--- /srv/rebuilderd/tmp/rebuilderdOeWOwz/inputs/qemu-user_10.1.2+ds-3+b1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdOeWOwz/out/qemu-user_10.1.2+ds-3+b1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2025-12-01 00:38:44.000000 debian-binary │ -rw-r--r-- 0 0 0 2280 2025-12-01 00:38:44.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29846024 2025-12-01 00:38:44.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 29844984 2025-12-01 00:38:44.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x1183d │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x85b438 0x0086b438 0x0086b438 0x00d80 0x00d80 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x85c1dc 0x85c1dc R E 0x10000 │ │ │ │ + ARM_EXIDX 0x85b630 0x0086b630 0x0086b630 0x00d80 0x00d80 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x85c3d4 0x85c3d4 R E 0x10000 │ │ │ │ LOAD 0x85c6dc 0x0087c6dc 0x0087c6dc 0xe92b4 0x20f756c RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x85c1bc 0x0086c1bc 0x0086c1bc 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x85c3b4 0x0086c3b4 0x0086c3b4 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x85c6dc 0x0087c6dc 0x0087c6dc 0x00038 0x000ec R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x85c6dc 0x0087c6dc 0x0087c6dc 0xa3924 0xa3924 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,21 +3,21 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2de5ee 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002ee7b0 2de7b0 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002ee7b8 2de7b8 57c684 00 A 0 0 8 │ │ │ │ - [ 8] .ARM.extab PROGBITS 0086ae3c 85ae3c 0005fc 00 A 0 0 4 │ │ │ │ - [ 9] .ARM.exidx ARM_EXIDX 0086b438 85b438 000d80 00 AL 5 0 4 │ │ │ │ - [10] .eh_frame PROGBITS 0086c1b8 85c1b8 000004 00 A 0 0 4 │ │ │ │ - [11] .note.ABI-tag NOTE 0086c1bc 85c1bc 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2de7e4 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002ee9a4 2de9a4 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002ee9b0 2de9b0 57c684 00 A 0 0 8 │ │ │ │ + [ 8] .ARM.extab PROGBITS 0086b034 85b034 0005fc 00 A 0 0 4 │ │ │ │ + [ 9] .ARM.exidx ARM_EXIDX 0086b630 85b630 000d80 00 AL 5 0 4 │ │ │ │ + [10] .eh_frame PROGBITS 0086c3b0 85c3b0 000004 00 A 0 0 4 │ │ │ │ + [11] .note.ABI-tag NOTE 0086c3b4 85c3b4 000020 00 A 0 0 4 │ │ │ │ [12] .tdata PROGBITS 0087c6dc 85c6dc 000038 00 WAT 0 0 4 │ │ │ │ [13] .tbss NOBITS 0087c714 85c714 0000b4 00 WAT 0 0 4 │ │ │ │ [14] .init_array INIT_ARRAY 0087c714 85c714 000088 04 WA 0 0 4 │ │ │ │ [15] .fini_array FINI_ARRAY 0087c79c 85c79c 000004 04 WA 0 0 4 │ │ │ │ [16] .data.rel.ro PROGBITS 0087c7a0 85c7a0 0a3300 00 WA 0 0 8 │ │ │ │ [17] .got PROGBITS 0091faa0 8ffaa0 00055c 04 WA 0 0 4 │ │ │ │ [18] .data PROGBITS 00920000 900000 045990 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: b36cba184e1d209a26d2fc1610bde3b3acf8e2da │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: c30c72dc269307a1ed21dac8457d9d3a48429607 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -260,15 +260,15 @@ │ │ │ │ @X@;hx`]@ │ │ │ │ @X@;hx`]@ │ │ │ │ @X@;hx`]@ │ │ │ │ @X@+hh`^@ │ │ │ │ @X@+hh`^@ │ │ │ │ @X@+hh`^@ │ │ │ │ @X@+hh`^@ │ │ │ │ -#ZF!h0h) │ │ │ │ +#ZF!h0h( │ │ │ │ ;F2F)F F │ │ │ │ UcemHHkoHHigHHHU │ │ │ │ [prz22x|22vt222[ │ │ │ │ VcemIIkoIIigIIIV │ │ │ │ [lnv33tx33rp333[ │ │ │ │ k@B@;@2@k@L │ │ │ │ &0*hSF!h │ │ │ │ @@ -1301,15 +1301,14 @@ │ │ │ │ 6"!I"H{DyD │ │ │ │ (l*F`a!F#i │ │ │ │ ?K?J{DzD │ │ │ │ :K;J{DzD │ │ │ │ 4K9F0F{D │ │ │ │ .J.K/MzD{D}D │ │ │ │ #M$K}D{D │ │ │ │ -K{DXhpGN-o │ │ │ │ -=b{a;cO │ │ │ │ CF:F)F0F │ │ │ │ RI FRJyD │ │ │ │ SF*F!F0F │ │ │ │ X`8K:h{D │ │ │ │ F'M}D,hL │ │ │ │ 9a1x`k{a0 │ │ │ │ @@ -1409,14 +1408,15 @@ │ │ │ │ jjjjj~jj │ │ │ │ %**** ***** │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ 9N:M:O~D}D │ │ │ │ +K{DXhpGV │ │ │ │ dF2FXF)F │ │ │ │ MF2F9F F │ │ │ │ IFMFoHxD │ │ │ │ .I/J@FyD │ │ │ │ +I@F+JyD │ │ │ │ r I H{DyDxD │ │ │ │ CF"F)F(F │ │ │ │ @@ -1493,15 +1493,15 @@ │ │ │ │ `#aca+h# │ │ │ │ "=I=H{DyDxD │ │ │ │ rOIOH{DyDxD │ │ │ │ r3I4H{DyDxD │ │ │ │ 'I(KjFyD8F{D │ │ │ │ : │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6400ff8 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e0334 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ vst4.8 {d16-d19}, [pc :128], lr │ │ │ │ vqsub.s64 d23, d21, d27 │ │ │ │ - andeq pc, r0, r9, ror lr @ │ │ │ │ + muleq r0, r1, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x902d0 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - mcr2 2, 3, pc, cr4, cr5, {3} @ │ │ │ │ - eorseq r1, r4, r4, lsr lr │ │ │ │ + @ instruction: 0xff7cf275 │ │ │ │ + eorseq r2, r4, ip, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x902fc │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - mcr2 2, 2, pc, cr14, cr5, {3} @ │ │ │ │ - eorseq r1, r4, r0, asr #28 │ │ │ │ + @ instruction: 0xff66f275 │ │ │ │ + eorseq r2, r4, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x90328 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - mrc2 2, 1, pc, cr8, cr5, {3} │ │ │ │ - eorseq r1, r4, ip, asr #28 │ │ │ │ + @ instruction: 0xff50f275 │ │ │ │ + eorseq r2, r4, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d20, d16, d0[7] │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ blmi 0x90354 │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 2, 1, pc, cr2, cr5, {3} @ │ │ │ │ - ldrshteq r5, [r4], -r8 │ │ │ │ + @ instruction: 0xff3af275 │ │ │ │ + ldrshteq r5, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf6430ff8 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x90380 │ │ │ │ sbcsvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 2, 0, pc, cr12, cr5, {3} @ │ │ │ │ - eorseq r7, r4, r0, ror r2 │ │ │ │ + @ instruction: 0xff24f275 │ │ │ │ + eorseq r7, r4, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ - vrhadd.s8 d16, d5, d31 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ + @ instruction: 0xf645012f │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x903ac │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r6, #468]! @ 0x1d4 │ │ │ │ - eorseq r1, r5, r4, asr #7 │ │ │ │ + @ instruction: 0xff0ef275 │ │ │ │ + ldrhteq r1, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ - vrhadd.s8 d16, d5, d31 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ + @ instruction: 0xf645012f │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x903d8 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - stc2l 2, cr15, [r0, #468]! @ 0x1d4 │ │ │ │ - eorseq r2, r5, r4, ror #13 │ │ │ │ + mrc2 2, 7, pc, cr8, cr5, {3} │ │ │ │ + ldrsbteq r2, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6420ff8 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vqdmlal.s q8, d0, d0[6] │ │ │ │ vcge.s8 d16, d0, d21 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ vhadd.s8 d16, d0, d31 │ │ │ │ vqsub.s64 d18, d5, d30 │ │ │ │ - strlt pc, [r8, #-3527] @ 0xfffff239 │ │ │ │ + strlt pc, [r8, #-3807] @ 0xfffff121 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - mvnseq pc, r0, asr #4 │ │ │ │ + mvnscs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r4, r0, asr #4 │ │ │ │ + andcc pc, ip, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s d18, d21, d19 │ │ │ │ - svclt 0x0000fdb3 │ │ │ │ - eorseq r2, r5, ip, ror lr │ │ │ │ + svclt 0x0000fecb │ │ │ │ + eorseq r3, r5, r4, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6440ff8 │ │ │ │ - vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d13, d21 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ eorscs r0, r2, #47 @ 0x2f │ │ │ │ - ldc2 2, cr15, [sl, #468] @ 0x1d4 │ │ │ │ + mrc2 2, 5, pc, cr2, cr5, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q11, q12 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + @ instruction: 0xf6460ff8 │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ blmi 0x90490 │ │ │ │ vhsub.s d18, d21, d2 │ │ │ │ - svclt 0x0000fd87 │ │ │ │ - eorseq r9, r5, r8, lsl r1 │ │ │ │ + svclt 0x0000fe9f │ │ │ │ + eorseq r9, r5, r0, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q11, q12 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + @ instruction: 0xf6460ff8 │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ blmi 0x904bc │ │ │ │ vqsub.s64 d18, d21, d24 │ │ │ │ - svclt 0x0000fd71 │ │ │ │ - eorseq r9, r5, r4, asr r1 │ │ │ │ + svclt 0x0000fe89 │ │ │ │ + eorseq r9, r5, ip, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf6480130 │ │ │ │ - vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ blmi 0x904e8 │ │ │ │ subvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [sl, #-468] @ 0xfffffe2c │ │ │ │ - eorseq r9, r5, r4, lsr r5 │ │ │ │ + mrc2 2, 3, pc, cr2, cr5, {3} │ │ │ │ + eorseq r9, r5, ip, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ vand d16, d7, d16 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0x90514 │ │ │ │ vhsub.s d18, d5, d31 │ │ │ │ - svclt 0x0000fd45 │ │ │ │ - eorseq r9, r5, r8, asr #17 │ │ │ │ + svclt 0x0000fe5d │ │ │ │ + eorseq r9, r5, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vrsra.s64 d17, d16, #64 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ vcge.s8 d16, d7, d21 │ │ │ │ - vsra.s64 d19, d28, #64 │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ vand d16, d7, d16 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ vst4.8 {d16-d19}, [pc :256], r0 │ │ │ │ vhsub.s d23, d21, d14 │ │ │ │ - strlt pc, [r8, #-3371] @ 0xfffff2d5 │ │ │ │ + strlt pc, [r8, #-3651] @ 0xfffff1bd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0x11acf646 │ │ │ │ + @ instruction: 0x31a4f646 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcne pc, r8, r6, asr #12 │ │ │ │ + sbccc pc, r0, r6, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - ldc2 2, cr15, [r8, #-468] @ 0xfffffe2c │ │ │ │ - eorseq r9, r5, r4, asr #19 │ │ │ │ + mrc2 2, 1, pc, cr0, cr5, {3} │ │ │ │ + ldrhteq r9, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d19, d28, #64 │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ vand d16, d7, d16 │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ blmi 0x90598 │ │ │ │ vqsub.s64 d18, d21, d20 │ │ │ │ - svclt 0x0000fd03 │ │ │ │ - ldrshteq r9, [r5], -r4 │ │ │ │ + svclt 0x0000fe1b │ │ │ │ + eorseq r9, r5, ip, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d19, d28, #64 │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmla.i d22, d0, d0[7] │ │ │ │ blmi 0x905c4 │ │ │ │ sbcsvs pc, pc, #64, 4 │ │ │ │ - stc2l 2, cr15, [ip], #468 @ 0x1d4 │ │ │ │ - eorseq r9, r5, r8, lsl sl │ │ │ │ + mcr2 2, 0, pc, cr4, cr5, {3} @ │ │ │ │ + eorseq r9, r5, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ blmi 0x905f0 │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000fcd7 │ │ │ │ - eorseq r9, r5, ip, lsl #28 │ │ │ │ + svclt 0x0000fdef │ │ │ │ + eorseq sl, r5, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ blmi 0x9061c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fcc1 │ │ │ │ - eorseq r9, r5, ip, lsl lr │ │ │ │ + svclt 0x0000fdd9 │ │ │ │ + eorseq sl, r5, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - stc2 2, cr15, [r8], #468 @ 0x1d4 │ │ │ │ + stc2l 2, cr15, [r0, #468] @ 0x1d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s q10, d0, d0[3] │ │ │ │ + vqdmlal.s q11, d0, d0[1] │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - ldc2 2, cr15, [r2], {117} @ 0x75 │ │ │ │ + stc2 2, cr15, [sl, #468]! @ 0x1d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ - @ instruction: 0xf6490130 │ │ │ │ - vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d23, d28, #64 │ │ │ │ + vand d16, d10, d16 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ blmi 0x906a0 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - ldc2l 2, cr15, [lr], #-468 @ 0xfffffe2c │ │ │ │ - eorseq fp, r5, r4, asr #9 │ │ │ │ + ldc2 2, cr15, [r6, #468] @ 0x1d4 │ │ │ │ + ldrhteq fp, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ blmi 0x906cc │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fc69 │ │ │ │ - ldrsbteq fp, [r5], -r8 │ │ │ │ + svclt 0x0000fd81 │ │ │ │ + ldrsbteq fp, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ blmi 0x906f8 │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000fc53 │ │ │ │ - eorseq fp, r5, r4, lsr #15 │ │ │ │ + svclt 0x0000fd6b │ │ │ │ + mlaseq r5, ip, r9, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ blmi 0x90730 │ │ │ │ vqsub.s64 d18, d5, d26 │ │ │ │ - svclt 0x0000fc3d │ │ │ │ - eorseq fp, r5, r0, ror #15 │ │ │ │ + svclt 0x0000fd55 │ │ │ │ + ldrsbteq fp, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q10, d0, d0[7] │ │ │ │ vcge.s8 d16, d10, d21 │ │ │ │ - vmla.f d20, d0, d0[0] │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ vand d16, d10, d16 │ │ │ │ - vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ eorcs r0, r4, #48 @ 0x30 │ │ │ │ - stc2 2, cr15, [r4], #-468 @ 0xfffffe2c │ │ │ │ + ldc2 2, cr15, [ip, #-468]! @ 0xfffffe2c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - stc2 2, cr15, [lr], {117} @ 0x75 │ │ │ │ + stc2 2, cr15, [r6, #-468]! @ 0xfffffe2c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - blx 0xffe4d0ca │ │ │ │ + ldc2 2, cr15, [r0, #-468] @ 0xfffffe2c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ blmi 0x907d4 │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000fbe5 │ │ │ │ - eorseq fp, r5, ip, lsl #23 │ │ │ │ + svclt 0x0000fcfd │ │ │ │ + eorseq fp, r5, r4, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ blmi 0x90800 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fbcf │ │ │ │ - mlaseq r5, ip, fp, fp │ │ │ │ + svclt 0x0000fce7 │ │ │ │ + mlaseq r5, r4, sp, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ blmi 0x9082c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fbb9 │ │ │ │ - eorseq fp, r5, r8, asr #25 │ │ │ │ + svclt 0x0000fcd1 │ │ │ │ + eorseq fp, r5, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[7] │ │ │ │ @ instruction: 0xf64a0130 │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ blmi 0x90858 │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - blx 0xfe8cd176 │ │ │ │ - ldrhteq fp, [r5], -r8 │ │ │ │ + ldc2 2, cr15, [sl], #468 @ 0x1d4 │ │ │ │ + ldrhteq fp, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[7] │ │ │ │ @ instruction: 0xf64a0130 │ │ │ │ - vmla.i d19, d16, d0[1] │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ blmi 0x90884 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - blx 0xfe34d1a2 │ │ │ │ - eorseq fp, r5, r4, asr #27 │ │ │ │ + stc2 2, cr15, [r4], #468 @ 0x1d4 │ │ │ │ + ldrhteq fp, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf64b0ff8 │ │ │ │ - vqdmlal.s , d16, d0[5] │ │ │ │ - @ instruction: 0xf64a0335 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ - @ instruction: 0xf64a0130 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + vrecps.f32 q8, q14, q12 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ + vcge.s8 d16, d11, d21 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ + vand d16, d11, d16 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ subscs r0, r1, #48 @ 0x30 │ │ │ │ - blx 0x1d4d1d2 │ │ │ │ + stc2 2, cr15, [ip], {117} @ 0x75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf64a0ff8 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ - @ instruction: 0xf64a0130 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ + vand d16, d11, d16 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x908dc │ │ │ │ vhsub.s q9, , q12 │ │ │ │ - svclt 0x0000fb61 │ │ │ │ - ldrshteq fp, [r5], -r8 │ │ │ │ + svclt 0x0000fc79 │ │ │ │ + ldrshteq ip, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf64a0ff8 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ - @ instruction: 0xf64a0130 │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ + vand d16, d11, d16 │ │ │ │ + vshr.s64 d17, d28, #64 │ │ │ │ blmi 0x90908 │ │ │ │ vhsub.s q9, , q0 │ │ │ │ - svclt 0x0000fb4b │ │ │ │ - eorseq ip, r5, r0, lsl r0 │ │ │ │ + svclt 0x0000fc63 │ │ │ │ + eorseq ip, r5, r8, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf64a0ff8 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ - @ instruction: 0xf64a0130 │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ + vand d16, d11, d16 │ │ │ │ + vshr.s64 d17, d28, #64 │ │ │ │ blmi 0x90934 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fb35 │ │ │ │ - eorseq ip, r5, r4, lsr #32 │ │ │ │ + svclt 0x0000fc4d │ │ │ │ + eorseq ip, r5, ip, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ blmi 0x90960 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fb1f │ │ │ │ - eorseq ip, r5, r8, asr r3 │ │ │ │ + svclt 0x0000fc37 │ │ │ │ + eorseq ip, r5, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ blmi 0x9098c │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000fb09 │ │ │ │ - ldrshteq ip, [r5], -r4 │ │ │ │ + svclt 0x0000fc21 │ │ │ │ + eorseq ip, r5, ip, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + vrsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - blx 0xffc4d2d8 │ │ │ │ + stc2 2, cr15, [r8], {117} @ 0x75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ blmi 0x909e4 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fadd │ │ │ │ - ldrhteq ip, [r5], -r0 │ │ │ │ + svclt 0x0000fbf5 │ │ │ │ + eorseq ip, r5, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6400ff8 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf640012f │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ + vrhadd.s8 d16, d1, d31 │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ blmi 0x90a0c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fac7 │ │ │ │ - mlaseq r5, r4, sl, ip │ │ │ │ + svclt 0x0000fbdf │ │ │ │ + eorseq ip, r5, ip, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0ff8 │ │ │ │ - vsubw.s8 q10, q8, d4 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d10, d21 │ │ │ │ - vmla.f d19, d0, d0[7] │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ vand d16, d10, d16 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ eorcs r0, fp, #48 @ 0x30 │ │ │ │ - blx 0xfebcd35c │ │ │ │ + blx 0xff1cd35e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vmla.f d19, d0, d0[7] │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ vand d16, d10, d16 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ blmi 0x90a68 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fa9b │ │ │ │ - mlaseq r5, r4, ip, ip │ │ │ │ + svclt 0x0000fbb3 │ │ │ │ + eorseq ip, r5, ip, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vmla.f d19, d0, d0[7] │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ vand d16, d10, d16 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ blmi 0x90a94 │ │ │ │ vhsub.s q9, , q15 │ │ │ │ - svclt 0x0000fa85 │ │ │ │ - eorseq ip, r5, r0, lsr #25 │ │ │ │ + svclt 0x0000fb9d │ │ │ │ + mlaseq r5, r8, lr, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ muleq r0, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 q11, q8, d8 │ │ │ │ @ instruction: 0xf64e0130 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vaddl.s8 q11, d16, d20 │ │ │ │ blmi 0x90ad4 │ │ │ │ vhsub.s d18, d5, d17 │ │ │ │ - svclt 0x0000fa65 │ │ │ │ - ldrsbteq r1, [r6], -r8 │ │ │ │ + svclt 0x0000fb7d │ │ │ │ + ldrsbteq r1, [r6], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0xf6460336 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - blx 0x134d420 │ │ │ │ + blx 0x194d422 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ blmi 0x90b2c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fa39 │ │ │ │ - eorseq r2, r6, r0, lsr #24 │ │ │ │ + svclt 0x0000fb51 │ │ │ │ + eorseq r2, r6, r8, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a68 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s64 q10, q12, │ │ │ │ - svclt 0x0000fa25 │ │ │ │ - rsbseq r3, pc, ip, lsr #22 │ │ │ │ - eorseq sp, r1, lr, lsr #17 │ │ │ │ - ldrsbteq sp, [r1], -r4 │ │ │ │ + svclt 0x0000fb3d │ │ │ │ + rsbseq r3, pc, r4, lsr #26 │ │ │ │ + eorseq sp, r1, r6, lsr #21 │ │ │ │ + eorseq sp, r1, ip, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a98 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s64 q10, q12, │ │ │ │ - svclt 0x0000fa0d │ │ │ │ - ldrshteq r3, [pc], #-174 │ │ │ │ - ldrshteq sp, [r1], -r4 │ │ │ │ - eorseq sp, r1, r0, lsl r9 │ │ │ │ + svclt 0x0000fb25 │ │ │ │ + ldrshteq r3, [pc], #-198 │ │ │ │ + eorseq sp, r1, ip, ror #21 │ │ │ │ + eorseq sp, r1, r8, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154ac8 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s64 q10, q12, │ │ │ │ - svclt 0x0000f9f5 │ │ │ │ - addeq r8, r4, r6, lsr #19 │ │ │ │ - eorseq r8, r2, r4, ror #7 │ │ │ │ - eorseq r8, r2, ip, asr #8 │ │ │ │ + svclt 0x0000fb0d │ │ │ │ + umulleq r8, r4, lr, fp │ │ │ │ + ldrsbteq r8, [r2], -ip │ │ │ │ + eorseq r8, r2, r4, asr #12 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r7, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ - vcgt.s d16, d8, d0 │ │ │ │ - strdcs pc, [r0], -r3 │ │ │ │ - @ instruction: 0xf930f279 │ │ │ │ + vcgt.s d16, d9, d0 │ │ │ │ + andcs pc, r0, fp, lsl #16 │ │ │ │ + blx 0x124d518 │ │ │ │ addcs sl, ip, #2048 @ 0x800 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - svc 0x005af298 │ │ │ │ + ldmda r2!, {r0, r3, r4, r7, r9, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ - vcgt.s d19, d8, d3 │ │ │ │ - andcs pc, r6, fp, asr #30 │ │ │ │ - @ instruction: 0xff14f28f │ │ │ │ + vcgt.s d19, d9, d3 │ │ │ │ + andcs pc, r6, r3, ror #16 │ │ │ │ + @ instruction: 0xf82cf290 │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ strbtmi r2, [r9], -r0, lsl #6 │ │ │ │ movwcs r2, #33280 @ 0x8200 │ │ │ │ stceq 0, cr15, [pc], #316 @ 0x10ca8 │ │ │ │ - stc2l 2, cr15, [sl, #432] @ 0x1b0 │ │ │ │ + cdp2 2, 14, cr15, cr2, cr12, {3} │ │ │ │ svclt 0x0000deff │ │ │ │ addseq lr, r0, r6, lsl #31 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ @ instruction: 0x4606b5f0 │ │ │ │ bmi 0x6e23c4 │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ @@ -638,200 +638,200 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s16 q5, d8, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - @ instruction: 0xf96cf287 │ │ │ │ + blx 0xfe14d5ec │ │ │ │ blmi 0x223408 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vaddl.s32 , d10, d1 │ │ │ │ - vmul.i8 , , │ │ │ │ + vpmin.s8 , , │ │ │ │ ldcllt 13, cr4, [r0, #80]! @ 0x50 │ │ │ │ addseq lr, r0, r6, lsl pc │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - eorseq r2, r2, r2, ror #20 │ │ │ │ - ldrdeq pc, [pc], -r0 @ │ │ │ │ - eoreq pc, pc, r8, asr #15 │ │ │ │ - eorseq sp, r2, r6, asr #25 │ │ │ │ + eorseq r2, r2, sl, asr ip │ │ │ │ + eoreq pc, pc, r8, asr #19 │ │ │ │ + eoreq pc, pc, r0, asr #19 │ │ │ │ + ldrhteq sp, [r2], -lr │ │ │ │ addseq lr, r0, ip, asr #29 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460541f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl pc, {r1, r4, fp, sp, lr} @ │ │ │ │ andhi pc, r2, r1, asr r8 @ │ │ │ │ mcrvs 8, 6, r6, cr3, cr8, {1} │ │ │ │ vqdmlal.s , d25, d11 │ │ │ │ - mcrrne 9, 9, pc, r1, cr1 @ │ │ │ │ - vaddl.s32 , d2, d13 │ │ │ │ - strmi pc, [r6], -r5, lsr #30 │ │ │ │ + mcrrne 10, 10, pc, r1, cr9 @ │ │ │ │ + vaddl.s32 , d3, d13 │ │ │ │ + strmi pc, [r6], -r5, lsr #16 │ │ │ │ andle r1, r8, r2, asr #24 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - @ instruction: 0xff68f287 │ │ │ │ + @ instruction: 0xf880f288 │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf2a24630 │ │ │ │ - ldmdavs r8!, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r8!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi lr, [r2], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ ldmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vmov.i32 d6, #115 @ 0x00000073 │ │ │ │ - svclt 0x0000be57 │ │ │ │ + svclt 0x0000bf6f │ │ │ │ addseq pc, r0, r6, lsr r3 @ │ │ │ │ addseq lr, r0, r6, lsl #29 │ │ │ │ @ instruction: 0x000002b0 │ │ │ │ - eorseq r9, r2, r6, ror #5 │ │ │ │ + ldrsbteq r9, [r2], -lr │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, sp, lsr pc @ │ │ │ │ subne pc, sp, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ - @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bef3 │ │ │ │ + @ instruction: 0xf1522103 │ │ │ │ + svclt 0x0000b807 │ │ │ │ addscs pc, r5, ip, asr #4 │ │ │ │ andeq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000beeb │ │ │ │ + svclt 0x0000bfff │ │ │ │ addspl pc, sp, r4, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bee3 │ │ │ │ + svclt 0x0000bff7 │ │ │ │ rsccs pc, r5, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bedb │ │ │ │ + svclt 0x0000bfef │ │ │ │ rsbscs pc, r1, ip, asr #12 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bed3 │ │ │ │ + svclt 0x0000bfe7 │ │ │ │ rscsvc pc, r9, fp, asr #4 │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000becb │ │ │ │ - sbcsne pc, r5, r9, asr #4 │ │ │ │ + svclt 0x0000bfdf │ │ │ │ + rscscc pc, sp, r9, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bec3 │ │ │ │ + svclt 0x0000bfd7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xfe84f04c │ │ │ │ ldcpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [ip], -r2, ror #22 │ │ │ │ strmi r2, [r0], r8, asr #4 │ │ │ │ tstls r6, lr, lsr #16 │ │ │ │ vrhadd.s8 d18, d3, d0 │ │ │ │ vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, sl, sp} │ │ │ │ ldrcc pc, [r4, #-2253]! @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc 2, 2, APSR_nzcv, cr8, cr8, {4} │ │ │ │ + svc 0x0070f298 │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vadd.i8 d26, d14, d13 │ │ │ │ vqdmlal.s , d0, d20 │ │ │ │ @ instruction: 0xf2982996 │ │ │ │ - @ instruction: 0xf44fee50 │ │ │ │ + @ instruction: 0xf44fef68 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i16 d10, d8, d0[0] │ │ │ │ - stmdavs r0!, {r1, r3, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ - mcr2 1, 5, pc, cr10, cr4, {2} @ │ │ │ │ - @ instruction: 0xf1512004 │ │ │ │ - @ instruction: 0xf002fefd │ │ │ │ + stmdavs r0!, {r1, r5, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xffbef154 │ │ │ │ + @ instruction: 0xf1522004 │ │ │ │ + @ instruction: 0xf002f811 │ │ │ │ andcs pc, r3, r1, lsl #17 │ │ │ │ - mrc2 1, 7, pc, cr8, cr1, {2} │ │ │ │ - stc2 1, cr15, [r6], #324 @ 0x144 │ │ │ │ + @ instruction: 0xf80cf152 │ │ │ │ + ldc2 1, cr15, [sl, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf8c9682b │ │ │ │ ldmdavs sl, {r4, r5} │ │ │ │ ldrmi fp, [ip], -r2, lsl #3 │ │ │ │ svccs 0x0004f854 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ smlatble r2, r3, r2, r4 │ │ │ │ @ instruction: 0xf8d9e008 │ │ │ │ @ instruction: 0xf8540030 │ │ │ │ @ instruction: 0xf1511d04 │ │ │ │ - stmdavs fp!, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ andcs sl, r3, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ vsubw.s32 , , d10 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r3], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ @ instruction: 0x81bdf000 │ │ │ │ - ldrne pc, [r8], #1604 @ 0x644 │ │ │ │ + ldrcc pc, [r0], #1604 @ 0x644 │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ submi pc, r0, r3, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c92300 │ │ │ │ @ instruction: 0xf155302c │ │ │ │ - stmdavs r0!, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vrhadd.s d27, d9, d16 │ │ │ │ - ldrdlt pc, [r8, -r3] │ │ │ │ + smlattlt r8, fp, sp, pc @ │ │ │ │ ldrmi r6, [r8, r3, ror #17] │ │ │ │ ldrcc r6, [r8], #-2659 @ 0xfffff59d │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xa018f8dd │ │ │ │ - blvs 0xfeb8e73c │ │ │ │ + bleq 0xff58d740 │ │ │ │ bleq 0x48d910 │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vrshl.u8 q10, q4, q8 │ │ │ │ @ instruction: 0xf85a8350 │ │ │ │ b 0x13dcec8 │ │ │ │ ldmdavc r9, {r0, r3, r7, r8, r9, sl} │ │ │ │ @ instruction: 0xf040292d │ │ │ │ ldmdavc r9, {r1, r2, r4, r5, r6, r8, pc}^ │ │ │ │ andeq pc, r1, #1073741826 @ 0x40000002 │ │ │ │ andls r1, r5, #92, 24 @ 0x5c00 │ │ │ │ tstle r2, sp, lsr #18 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, ip, sp, lr} │ │ │ │ ldmdavc r9, {r1, r2, r4, r5, ip, lr, pc}^ │ │ │ │ - ldrne pc, [r8, #1604] @ 0x644 │ │ │ │ + ldrcc pc, [r0, #1604] @ 0x644 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ pushcs {r1, r2, r3, r4, r6, r9, sl, lr} │ │ │ │ ldcne 15, cr11, [ip], {8} │ │ │ │ bvs 0x1bc8e60 │ │ │ │ orrslt r3, lr, r8, lsl r5 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ - mrc2 2, 6, pc, cr8, cr8, {4} │ │ │ │ + @ instruction: 0xffe8f298 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ bicslt r7, r9, r9, lsr #20 │ │ │ │ ldrmi r9, [r8, #2821] @ 0xb05 │ │ │ │ tstphi r5, #64, 6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1094457 │ │ │ │ ldmdavs r8!, {r1, r8, fp}^ │ │ │ │ stmiavs fp!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ bicle r2, r9, r0, lsl #22 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - andscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + andpl pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmlal.s32 q3, d9, d0 │ │ │ │ - andcs pc, r1, r3, lsr lr @ │ │ │ │ - ldc2l 2, cr15, [r2], #-484 @ 0xfffffe1c │ │ │ │ + andcs pc, r1, r3, lsr pc @ │ │ │ │ + stc2 2, cr15, [sl, #484] @ 0x1e4 │ │ │ │ @ instruction: 0xf8dd47b0 │ │ │ │ @ instruction: 0xe7e89014 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf8dd9e05 │ │ │ │ ldrmi r9, [r0, #28]! │ │ │ │ movwhi pc, #4928 @ 0x1340 @ │ │ │ │ ldrdcc pc, [r8], -r9 @ │ │ │ │ @@ -839,96 +839,96 @@ │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ mulne sp, r9, r8 │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf8539b06 │ │ │ │ @ instruction: 0xf8c93026 │ │ │ │ @ instruction: 0xf159303c │ │ │ │ - @ instruction: 0xf163f8c3 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf163f9d7 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, sl, r0 │ │ │ │ - blx 0xfe4cd47e │ │ │ │ + stc2 1, cr15, [r6], #396 @ 0x18c │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ vmlal.s16 q5, d8, d30 │ │ │ │ - addcs lr, r4, #8064 @ 0x1f80 │ │ │ │ + addcs lr, r4, #2400 @ 0x960 │ │ │ │ stmdage sp, {r8, sp} │ │ │ │ - ldcl 2, cr15, [r8, #-608]! @ 0xfffffda0 │ │ │ │ + mrc 2, 4, APSR_nzcv, cr0, cr8, {4} │ │ │ │ addvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r0, {r8, sp}^ │ │ │ │ - ldcl 2, cr15, [r2, #-608]! @ 0xfffffda0 │ │ │ │ + mcr 2, 4, pc, cr10, cr8, {4} @ │ │ │ │ bicsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs r8, {r8, sl, sp} │ │ │ │ - ldc2l 1, cr15, [r4], #324 @ 0x144 │ │ │ │ - cdp2 1, 15, cr15, cr12, cr10, {1} │ │ │ │ - blx 0xffccd8da │ │ │ │ + mcr2 1, 0, pc, cr8, cr1, {2} @ │ │ │ │ + @ instruction: 0xf810f12b │ │ │ │ + stc2 2, cr15, [sl, #-432] @ 0xfffffe50 │ │ │ │ andvs r4, r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf1582002 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldrdls r8, [r7], -r6 │ │ │ │ strbtcc pc, [ip], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrsbteq pc, [ip], -r9 @ │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - vsubhn.i64 d4, , │ │ │ │ - tstplt r8, sp, lsr #30 @ p-variant is OBSOLETE │ │ │ │ + vsubhn.i64 d4, q5, │ │ │ │ + tstplt r8, sp, lsr #16 @ p-variant is OBSOLETE │ │ │ │ eorsmi pc, ip, r9, asr #17 │ │ │ │ @ instruction: 0xf1582008 │ │ │ │ - @ instruction: 0x4607f811 │ │ │ │ + strmi pc, [r7], -r5, lsr #18 │ │ │ │ ldrdeq pc, [ip], -r9 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00181b5 │ │ │ │ @ instruction: 0xf8dff913 │ │ │ │ @ instruction: 0xf8c9a3d8 │ │ │ │ @ instruction: 0xf05c0038 │ │ │ │ @ instruction: 0x4604f9f5 │ │ │ │ - blx 0x184d44c │ │ │ │ + blx 0x1d4d44e │ │ │ │ teqpcc r3, #64, 4 @ p-variant is OBSOLETE │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - rsbcc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + rsbpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - msrmi R12_usr, r2 │ │ │ │ + tstpvs ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9b2f133 │ │ │ │ + blx 0xff1cd468 │ │ │ │ @ instruction: 0xf02b4605 │ │ │ │ @ instruction: 0xf899f9d7 │ │ │ │ strtmi r2, [r0], -ip │ │ │ │ movwpl pc, #34383 @ 0x864f @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bicscc pc, ip, r2, asr #4 │ │ │ │ + bicspl pc, r4, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1349305 │ │ │ │ - blls 0x1903b4 │ │ │ │ + blls 0x190804 │ │ │ │ strtmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[7] │ │ │ │ @ instruction: 0xf8d9012f │ │ │ │ @ instruction: 0xf1342034 │ │ │ │ - blvs 0xfeb1062c │ │ │ │ + blvs 0xfeb10a7c │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - vqshl.s64 d4, d8, #37 @ 0x25 │ │ │ │ - @ instruction: 0x4605ff5f │ │ │ │ + vqshl.s64 d4, d8, #38 @ 0x26 │ │ │ │ + @ instruction: 0x4605f85f │ │ │ │ @ instruction: 0xf0a0fa90 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - stc2l 1, cr15, [r2, #20]! │ │ │ │ - cdp2 1, 0, cr15, cr0, cr5, {0} │ │ │ │ + cdp2 1, 15, cr15, cr6, cr5, {0} │ │ │ │ + @ instruction: 0xff14f105 │ │ │ │ ldrsbteq pc, [r8], -r9 @ │ │ │ │ @ instruction: 0xff0af000 │ │ │ │ @ instruction: 0xf0004604 │ │ │ │ ldmibmi r0, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svccs 0x0070ee1d │ │ │ │ movweq pc, #33034 @ 0x810a @ │ │ │ │ addpl r4, ip, r0, lsr #12 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429300 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ tstcs fp, #-1073741813 @ 0xc000000b │ │ │ │ - @ instruction: 0xf8dcf133 │ │ │ │ + @ instruction: 0xf9f0f133 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ @ instruction: 0xf8d933c0 │ │ │ │ @ instruction: 0xf853a024 │ │ │ │ @ instruction: 0xf4133c08 │ │ │ │ svclt 0x000c7f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ @@ -945,51 +945,51 @@ │ │ │ │ @ instruction: 0xf8d90380 │ │ │ │ vhadd.s8 d16, d15, d4 │ │ │ │ vrshr.s64 d19, d4, #64 │ │ │ │ mulsvs r3, r6, r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbge r8, {r0, r1, r5, r8, pc} │ │ │ │ - @ instruction: 0xff54f15c │ │ │ │ + @ instruction: 0xf868f15d │ │ │ │ blcs 0x37cb0 │ │ │ │ ldrmi sp, [r8], -r7, rrx │ │ │ │ - asrscc pc, ip, #12 @ │ │ │ │ + @ instruction: 0x51a8f64c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf862f154 │ │ │ │ + @ instruction: 0xf976f154 │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - @ instruction: 0x4629fb71 │ │ │ │ + strtmi pc, [r9], -r9, lsl #25 │ │ │ │ andeq pc, r1, sl, lsl #2 │ │ │ │ vcgt.s32 d25, d10, d5 │ │ │ │ - blls 0x18fe60 │ │ │ │ + blls 0x1902b0 │ │ │ │ strbne fp, [r9, r9, lsr #7]! │ │ │ │ - @ instruction: 0xf14e4628 │ │ │ │ - @ instruction: 0x4604ff5d │ │ │ │ + @ instruction: 0xf14f4628 │ │ │ │ + @ instruction: 0x4604f871 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - addcc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + rsbspl pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmlal.s32 q3, d9, d0 │ │ │ │ - @ instruction: 0x4620fd15 │ │ │ │ - cdp2 2, 2, cr15, cr12, cr14, {1} │ │ │ │ + @ instruction: 0x4620fe15 │ │ │ │ + @ instruction: 0xff40f22e │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - @ instruction: 0xf8d9fb51 │ │ │ │ + @ instruction: 0xf8d9fc69 │ │ │ │ @ instruction: 0x4629003c │ │ │ │ - blx 0x134db82 │ │ │ │ + mcrr2 2, 10, pc, ip, cr4 @ │ │ │ │ movwls r1, #32259 @ 0x7e03 │ │ │ │ svcge 0x0022f6bf │ │ │ │ @ instruction: 0xf8d96820 │ │ │ │ vshr.s16 d4, d28, #7 │ │ │ │ - @ instruction: 0xf64cf88f │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64cf99f │ │ │ │ + vmla.f d21, d0, d0[2] │ │ │ │ strmi r0, [r3], -pc, lsr #2 │ │ │ │ andcs r4, r1, r2, lsr #12 │ │ │ │ - stc2l 2, cr15, [r0, #-676]! @ 0xfffffd5c │ │ │ │ + cdp2 2, 6, cr15, cr0, cr9, {5} │ │ │ │ vaddl.s32 q1, d0, d1 │ │ │ │ - @ instruction: 0x464efb95 │ │ │ │ + @ instruction: 0x464efc95 │ │ │ │ @ instruction: 0x901cf8dd │ │ │ │ ldrmi lr, [sl, #1740] @ 0x6cc │ │ │ │ orrhi pc, sl, r0, lsl #4 │ │ │ │ svcmi 0x0080f1ba │ │ │ │ subge pc, r0, r9, asr #17 │ │ │ │ sbcshi pc, sl, r0, asr #4 │ │ │ │ addscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ @@ -1005,104 +1005,104 @@ │ │ │ │ rsbvs fp, r3, r8, lsr pc │ │ │ │ ldclne 6, cr14, [r1], #-224 @ 0xffffff20 │ │ │ │ ldrsbteq pc, [r0], -r9 @ │ │ │ │ svclt 0x00ac4541 │ │ │ │ @ instruction: 0xf0072200 │ │ │ │ ldrmi r0, [r9], -r1, lsl #4 │ │ │ │ movwls r4, #21526 @ 0x5416 │ │ │ │ - blx 0xfe6cd6c2 │ │ │ │ + stc2 1, cr15, [lr], #324 @ 0x144 │ │ │ │ @ instruction: 0xf8d94682 │ │ │ │ @ instruction: 0xf1510030 │ │ │ │ - @ instruction: 0xf641fab5 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vqdmulh.s , q9, │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf64c0131 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ vaddl.s8 q0, d8, d31 │ │ │ │ - strmi pc, [r7], -r5, lsl #28 │ │ │ │ + @ instruction: 0x4607ff1d │ │ │ │ blls 0x17d760 │ │ │ │ @ instruction: 0xf64caa08 │ │ │ │ - vmla.f d19, d16, d0[6] │ │ │ │ + vmla.f d21, d16, d0[4] │ │ │ │ movwls r0, #33071 @ 0x812f │ │ │ │ - @ instruction: 0xf85cf27f │ │ │ │ + @ instruction: 0xf974f27f │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ @ instruction: 0x4638815c │ │ │ │ - blx 0xfeecdbda │ │ │ │ + ldc2l 2, cr15, [r2], {135} @ 0x87 │ │ │ │ ldrdcc pc, [r4], #-137 @ 0xffffff77 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bl 0xfea3147c │ │ │ │ tstcs r4, r6, lsl #16 │ │ │ │ andeq pc, r1, r8, lsl #2 │ │ │ │ - ldc2l 2, cr15, [sl, #184]! @ 0xb8 │ │ │ │ + @ instruction: 0xff0ef22e │ │ │ │ @ instruction: 0xf8d94605 │ │ │ │ stmdacs r0, {r2, r4} │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf80cf299 │ │ │ │ + @ instruction: 0xf91cf299 │ │ │ │ eorvs r2, r8, r1, lsl #6 │ │ │ │ ldcle 5, cr4, [r0, #-608] @ 0xfffffda0 │ │ │ │ ldmne r2!, {r1, r2, r8, fp, ip, pc}^ │ │ │ │ streq lr, [r8], r5, lsl #22 │ │ │ │ bl 0x1d8e34 │ │ │ │ bl 0x154004 │ │ │ │ @ instruction: 0xf85b0783 │ │ │ │ - @ instruction: 0xf2980f04 │ │ │ │ - @ instruction: 0xf847fffb │ │ │ │ + @ instruction: 0xf2990f04 │ │ │ │ + @ instruction: 0xf847f90b │ │ │ │ adcsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ movwcs sp, #503 @ 0x1f7 │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ eorcc pc, r8, r5, asr #16 │ │ │ │ - stc2l 2, cr15, [r4, #-184] @ 0xffffff48 │ │ │ │ + cdp2 2, 5, cr15, cr8, cr14, {1} │ │ │ │ @ instruction: 0xf10c4606 │ │ │ │ - blge 0x38f418 │ │ │ │ + blge 0x38f868 │ │ │ │ sbccc pc, r8, r6, asr #17 │ │ │ │ @ instruction: 0xf8c6ab40 │ │ │ │ @ instruction: 0xf8c430cc │ │ │ │ ldmdavs r3!, {r4, r7, r9, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vand d24, d14, d3 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf1502096 │ │ │ │ - blge 0x10500bc │ │ │ │ + blge 0x105050c │ │ │ │ blge 0x375e54 │ │ │ │ blge 0xbb5e54 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r3], -r7, lsl #16 │ │ │ │ ldrsbtne pc, [ip], -r9 @ │ │ │ │ - blx 0xfe3cd68c │ │ │ │ + blx 0xfe8cd68e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf5048102 │ │ │ │ @ instruction: 0xf1aa5408 │ │ │ │ ldrcc r0, [r0], #-1284 @ 0xfffffafc │ │ │ │ vhadd.s32 d14, d14, d1 │ │ │ │ - @ instruction: 0xf855fd61 │ │ │ │ + @ instruction: 0xf855fe75 │ │ │ │ stmdacs r0, {r2, r8, r9, sl, fp} │ │ │ │ @ instruction: 0x4650d1f9 │ │ │ │ - ldc2l 2, cr15, [sl, #-184] @ 0xffffff48 │ │ │ │ + cdp2 2, 6, cr15, cr14, cr14, {1} │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ ldmdals r3, {r2, r3, r4, r6, sl, ip, lr, pc} │ │ │ │ - blx 0x1d4d71e │ │ │ │ - blx 0xff1cd722 │ │ │ │ + stc2 1, cr15, [r8], {33} @ 0x21 │ │ │ │ + ldc2l 1, cr15, [sl], {33} @ 0x21 │ │ │ │ ldrdeq pc, [r8], -r9 │ │ │ │ - @ instruction: 0xff4af10e │ │ │ │ + @ instruction: 0xf85ef10f │ │ │ │ @ instruction: 0xf9acf03e │ │ │ │ stmdbge lr!, {r5, r9, sl, lr} │ │ │ │ blx 0xff34d4d6 │ │ │ │ ldrdeq pc, [r0], -r9 @ │ │ │ │ @ instruction: 0xf64fb128 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf0302196 │ │ │ │ @ instruction: 0xf105fe1d │ │ │ │ - strtmi pc, [r0], -r1, lsr #25 │ │ │ │ + @ instruction: 0x4620fdb5 │ │ │ │ @ instruction: 0xf92cf089 │ │ │ │ @ instruction: 0xf162a808 │ │ │ │ - @ instruction: 0xe6dbfe7f │ │ │ │ + @ instruction: 0xe6dbff93 │ │ │ │ @ instruction: 0xf1099807 │ │ │ │ - @ instruction: 0xf642fc75 │ │ │ │ - vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf642fd89 │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8c9002f │ │ │ │ strb r0, [r0], -ip, lsr #32 │ │ │ │ @ instruction: 0x23abf64a │ │ │ │ @ instruction: 0x23aaf6ca │ │ │ │ svceq 0x0080f5ba │ │ │ │ movwcs pc, #15274 @ 0x3baa @ │ │ │ │ addscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ @@ -1117,208 +1117,208 @@ │ │ │ │ ssat r0, #7, fp, asr #0 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ subpl pc, r4, r9, asr #17 │ │ │ │ ldrbeq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0049f57f │ │ │ │ @ instruction: 0xf64c4629 │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf158002f │ │ │ │ - strb pc, [r0, -r1, lsl #28] @ │ │ │ │ + smlald pc, r0, r5, pc @ │ │ │ │ muleq r0, r0, r0 │ │ │ │ - eorseq r4, r5, r8, lsl #24 │ │ │ │ - ldc2 1, cr15, [sl, #352]! @ 0x160 │ │ │ │ + eorseq r4, r5, r0, lsl #28 │ │ │ │ + mcr2 1, 6, pc, cr14, cr8, {2} @ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d9d09d │ │ │ │ tstcs r1, r8, lsl r0 │ │ │ │ - eorsmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + eorvs pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xff3cde0e │ │ │ │ + stc2l 2, cr15, [lr], {169} @ 0xa9 │ │ │ │ eorcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vmla.i d20, d0, d0[0] │ │ │ │ - vaddl.s8 q0, d7, d31 │ │ │ │ - strtmi pc, [r8], -r1, lsr #31 │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q0, d8, d31 │ │ │ │ + @ instruction: 0x4628f8b9 │ │ │ │ @ instruction: 0xf868f066 │ │ │ │ tstcs r1, r0, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmlal.s q10, d0, d0[7] │ │ │ │ + vmlal.s q11, d0, d0[5] │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ - blls 0x410278 │ │ │ │ + blls 0x410678 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - addmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + rsbsvs pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfec4de4a │ │ │ │ + ldc2 2, cr15, [r0], #676 @ 0x2a4 │ │ │ │ tstcs r1, r1, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vrshr.s64 d20, d4, #64 │ │ │ │ + vsubl.s8 q11, d16, d12 │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ - blls 0x4d0254 │ │ │ │ + blls 0x4d0654 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adcmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adcvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfe7cde6e │ │ │ │ + ldc2 2, cr15, [lr], {169} @ 0xa9 │ │ │ │ tstcs r1, r4, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vrshr.s64 d20, d28, #64 │ │ │ │ + vrshr.s64 d22, d20, #64 │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ - blls 0x510230 │ │ │ │ + blls 0x510630 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - sbcsmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + sbcvs pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfe34de92 │ │ │ │ + stc2 2, cr15, [ip], {169} @ 0xa9 │ │ │ │ tstcs r1, r7, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmlal.s q10, d16, d0[5] │ │ │ │ + vrshr.s64 q11, q6, #64 │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ - blls 0x79020c │ │ │ │ + blls 0x79060c │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rscsmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + rscsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x1ecdeb6 │ │ │ │ + ldc2l 2, cr15, [sl], #-676 @ 0xfffffd5c │ │ │ │ tstcs r1, pc, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ - blls 0x6d01e8 │ │ │ │ + blls 0x6d05e8 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - eorpl pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + andsvc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x1a4deda │ │ │ │ + stc2l 2, cr15, [r8], #-676 @ 0xfffffd5c │ │ │ │ @ instruction: 0xf1584628 │ │ │ │ - str pc, [sl, -r7, asr #26]! │ │ │ │ + @ instruction: 0xe72afe5b │ │ │ │ msrne CPSR_s, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - addcs pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - vmov.i16 d6, #123 @ 0x007b │ │ │ │ - andcs pc, r1, r3, lsr pc @ │ │ │ │ - @ instruction: 0xf996f279 │ │ │ │ + vshrn.i16 d6, , #8 │ │ │ │ + andcs pc, r1, fp, asr #16 │ │ │ │ + blx 0xfebcde40 │ │ │ │ strb r4, [r3], r3, lsl #12 │ │ │ │ vmla.i32 d2, d22, d0[1] │ │ │ │ - eorsvs pc, r0, r7, lsl #19 │ │ │ │ + eorsvs pc, r0, r7, lsl #21 │ │ │ │ submi lr, r0, #242221056 @ 0xe700000 │ │ │ │ stmdbls r8, {r0, r2, r6, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64faea0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ adcmi r2, r9, #1476395010 @ 0x58000002 │ │ │ │ qasxmi fp, r9, r8 │ │ │ │ subne pc, r4, r9, asr #17 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - rsccc pc, ip, ip, asr #12 │ │ │ │ + rscpl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2l 1, cr15, [r4, #-352] @ 0xfffffea0 │ │ │ │ + mcr2 1, 3, pc, cr8, cr8, {2} @ │ │ │ │ vmax.s8 d30, d21, d11 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0x46230096 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vmlal.s q10, d16, d0[4] │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0x9cdf5e │ │ │ │ + stc2 2, cr15, [r6], #-676 @ 0xfffffd5c │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - vmla.i8 , , │ │ │ │ + vpmin.s8 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r0, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - cdp2 2, 15, cr15, cr2, cr7, {4} │ │ │ │ + @ instruction: 0xf80af288 │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - svclt 0x0000f955 │ │ │ │ - subvs pc, r5, sp, asr #12 │ │ │ │ + svclt 0x0000fa6d │ │ │ │ + rsbeq pc, sp, lr, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bad1 │ │ │ │ - adcmi pc, r5, pc, asr #12 │ │ │ │ + svclt 0x0000bbe5 │ │ │ │ + sbcvs pc, sp, pc, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bac9 │ │ │ │ - eorcs pc, r5, r1, asr #4 │ │ │ │ + svclt 0x0000bbdd │ │ │ │ + submi pc, sp, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bac1 │ │ │ │ - rscscc pc, r1, r1, asr #4 │ │ │ │ + svclt 0x0000bbd5 │ │ │ │ + andsvs pc, r9, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bab9 │ │ │ │ - andspl pc, sp, r1, asr #12 │ │ │ │ + svclt 0x0000bbcd │ │ │ │ + subvc pc, r5, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bab1 │ │ │ │ - eorspl pc, r9, r1, asr #12 │ │ │ │ + svclt 0x0000bbc5 │ │ │ │ + rsbvc pc, r1, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000baa9 │ │ │ │ - subeq pc, r1, r2, asr #4 │ │ │ │ + svclt 0x0000bbbd │ │ │ │ + rsbcs pc, r9, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000baa1 │ │ │ │ - eorsmi pc, r5, r2, asr #12 │ │ │ │ + svclt 0x0000bbb5 │ │ │ │ + subsvs pc, sp, r2, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba99 │ │ │ │ - andeq pc, sp, r3, asr #12 │ │ │ │ + svclt 0x0000bbad │ │ │ │ + eorscs pc, r5, r3, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba91 │ │ │ │ - addscs pc, r1, r7, asr #12 │ │ │ │ + svclt 0x0000bba5 │ │ │ │ + adcsmi pc, r9, r7, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba89 │ │ │ │ - sbcspl pc, r1, r8, asr #4 │ │ │ │ + svclt 0x0000bb9d │ │ │ │ + rscsvc pc, r9, r8, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba81 │ │ │ │ - eorscc pc, r5, r5, asr #4 │ │ │ │ + svclt 0x0000bb95 │ │ │ │ + subspl pc, sp, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba79 │ │ │ │ - subcc pc, r1, r5, asr #4 │ │ │ │ + svclt 0x0000bb8d │ │ │ │ + rsbpl pc, r9, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba71 │ │ │ │ - subcc pc, sp, r5, asr #4 │ │ │ │ + svclt 0x0000bb85 │ │ │ │ + rsbspl pc, r5, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba69 │ │ │ │ - subscc pc, r9, r5, asr #4 │ │ │ │ + svclt 0x0000bb7d │ │ │ │ + addpl pc, r1, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba61 │ │ │ │ - rsbcc pc, r5, r5, asr #4 │ │ │ │ + svclt 0x0000bb75 │ │ │ │ + addpl pc, sp, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba59 │ │ │ │ - rsbscc pc, r1, r5, asr #4 │ │ │ │ + svclt 0x0000bb6d │ │ │ │ + addspl pc, r9, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba51 │ │ │ │ + svclt 0x0000bb65 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fc8 │ │ │ │ vmov.i32 , #0 @ 0x00000000 │ │ │ │ umulllt r2, fp, r6, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s16 q3, d15, d19 │ │ │ │ - bllt 0x12506dc │ │ │ │ + bllt 0x1250adc │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , , d6 │ │ │ │ - blls 0x1506c4 │ │ │ │ + blls 0x150ac4 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f7662 │ │ │ │ blx 0x5de56 │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x10977c4 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1330,37 +1330,37 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - stc2 2, cr15, [lr, #620] @ 0x26c │ │ │ │ + mcr2 2, 4, pc, cr14, cr11, {4} @ │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf44f9d05 │ │ │ │ stmdals r7, {r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr} │ │ │ │ andcc pc, ip, #166912 @ 0x28c00 │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x397822 │ │ │ │ bl 0x10c16b8 │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - blx 0xffa4e166 │ │ │ │ + stc2l 2, cr15, [r8], #676 @ 0x2a4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb688cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r0 │ │ │ │ vaddl.s32 , d17, d3 │ │ │ │ - mcrne 13, 0, pc, cr3, cr9, {0} @ │ │ │ │ + mcrne 14, 0, pc, cr3, cr9, {0} @ │ │ │ │ adcscs sp, lr, r8, lsr #26 │ │ │ │ vsubw.s32 , , d1 │ │ │ │ - blls 0x90b34 │ │ │ │ + blls 0x90f34 │ │ │ │ svclt 0x00cc2800 │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ andsmi r1, sl, #1440 @ 0x5a0 │ │ │ │ cdpne 1, 4, cr13, cr10, cr6, {1} │ │ │ │ teqle r2, sl, lsl #4 │ │ │ │ rscsmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -1372,73 +1372,73 @@ │ │ │ │ andne lr, r2, r2, asr #19 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vshr.s64 d2, d30, #31 │ │ │ │ - cdpne 12, 0, cr15, cr3, cr11, {7} │ │ │ │ + cdpne 13, 0, cr15, cr3, cr11, {7} │ │ │ │ ldrmi sp, [r9], -r1, lsl #26 │ │ │ │ ldrdcs lr, [r0, #-120] @ 0xffffff88 │ │ │ │ ldrb r4, [fp, fp, lsl #12] │ │ │ │ - cmnpcs r8, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + cmnpmi r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01b8f24b │ │ │ │ + asrscs pc, fp, #4 @ │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbceq pc, ip, fp, asr #4 │ │ │ │ + sbccs pc, r4, fp, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqsub.s64 q9, q10, q2 │ │ │ │ - vqdmulh.s , q14, │ │ │ │ - vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vfma.f32 , q14, │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d21 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ vand d16, d11, d16 │ │ │ │ - vmla.i d16, d16, d0[6] │ │ │ │ + vmla.i d18, d16, d0[4] │ │ │ │ sbcscs r0, r5, #48 @ 0x30 │ │ │ │ - blx 0xfecce152 │ │ │ │ + stc2l 2, cr15, [sl], {116} @ 0x74 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q12 │ │ │ │ - vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf6490ff8 │ │ │ │ + vmvn.i32 d16, #3328 @ 0x00000d00 │ │ │ │ vqsub.s8 d16, d9, d6 │ │ │ │ - vsra.s64 q8, , #64 │ │ │ │ + vsra.s64 q9, , #64 │ │ │ │ vand d16, d9, d6 │ │ │ │ - vaddl.s8 , d0, d29 │ │ │ │ - vshr.s8 d0, d6, #4 │ │ │ │ - pop {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vmov.i32 , #5 @ 0x00000005 │ │ │ │ + vshr.s8 d0, d6, #3 │ │ │ │ + pop {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1574008 │ │ │ │ - svclt 0x0000bee5 │ │ │ │ + svclt 0x0000bff9 │ │ │ │ @ instruction: 0xf1504801 │ │ │ │ - svclt 0x0000b8e3 │ │ │ │ + svclt 0x0000b9f7 │ │ │ │ addseq pc, r6, #140, 28 @ 0x8c0 │ │ │ │ - andpl pc, r5, sl, asr #12 │ │ │ │ + eorvc pc, sp, sl, asr #12 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000b961 │ │ │ │ - andspl pc, r1, sl, asr #12 │ │ │ │ + svclt 0x0000ba75 │ │ │ │ + eorsvc pc, r9, sl, asr #12 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000b959 │ │ │ │ - addeq pc, r1, ip, asr #4 │ │ │ │ + svclt 0x0000ba6d │ │ │ │ + adccs pc, r9, ip, asr #4 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000b951 │ │ │ │ + svclt 0x0000ba65 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x2157e0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - stc2 2, cr15, [r6], {36} @ 0x24 │ │ │ │ - ldc2 2, cr15, [r0], #-144 @ 0xffffff70 │ │ │ │ - blx 0xffb4e0e2 │ │ │ │ + ldc2 2, cr15, [sl, #144] @ 0x90 │ │ │ │ + stc2l 2, cr15, [r4, #-144] @ 0xffffff70 │ │ │ │ + stc2 2, cr15, [r0, #-200] @ 0xffffff38 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - ldclt 2, cr15, [r0], #-380 @ 0xfffffe84 │ │ │ │ + stcllt 2, cr15, [r4, #-380] @ 0xfffffe84 │ │ │ │ addseq lr, r5, #172, 16 @ 0xac0000 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d2104 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1448,15 +1448,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - ldc2 2, cr15, [sl, #428]! @ 0x1ac │ │ │ │ + cdp2 2, 12, cr15, cr14, cr11, {3} │ │ │ │ @ instruction: 0xf954f7ff │ │ │ │ addseq lr, r0, r8, lsr r2 │ │ │ │ andeq r0, r0, r0, asr r5 │ │ │ │ ldr r3, [pc, #20] @ 0x1188c │ │ │ │ ldr r2, [pc, #20] @ 0x11890 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1488,226 +1488,226 @@ │ │ │ │ @ instruction: 0xf645b510 │ │ │ │ @ instruction: 0xf2c01490 │ │ │ │ stmdavc r3!, {r1, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - adcsne pc, r8, ip, asr #4 │ │ │ │ + adcscc pc, r0, ip, asr #4 │ │ │ │ addeq pc, r6, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ orrsne pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r6, r0, asr #5 │ │ │ │ - adcsne pc, r8, ip, asr #4 │ │ │ │ + adcscc pc, r0, ip, asr #4 │ │ │ │ addeq pc, r6, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - addsvs pc, ip, r0, asr #12 │ │ │ │ + addseq pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - blt 0x13cde24 │ │ │ │ + bllt 0x18cde24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strtne pc, [ip], #1605 @ 0x645 │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ stmdavc r6!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2994692 │ │ │ │ - strmi pc, [r5], -pc, ror #20 │ │ │ │ + strmi pc, [r5], -pc, ror #22 │ │ │ │ cmple r0, r0, lsl #28 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf64db3b0 │ │ │ │ - vmvn.i16 , #12 @ 0x000c │ │ │ │ + vmvn.i16 , #4 @ 0x0004 │ │ │ │ ands r0, fp, pc, lsr #16 │ │ │ │ smladcs r0, r0, r0, r2 │ │ │ │ - @ instruction: 0xf97cf22e │ │ │ │ + blx 0xfe44e264 │ │ │ │ @ instruction: 0xf8044606 │ │ │ │ strtmi r7, [r8], -r1, lsl #22 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ - @ instruction: 0xf92ef235 │ │ │ │ + blx 0x10ce290 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vqadd.s64 q3, , │ │ │ │ - strmi pc, [r3], -r9, lsr #18 │ │ │ │ + @ instruction: 0x4603fa3d │ │ │ │ adcsvs r4, r3, r0, lsr r6 │ │ │ │ - cdp2 1, 12, cr15, cr0, cr13, {1} │ │ │ │ + @ instruction: 0xffd4f12d │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x12ce43c │ │ │ │ + blx 0x12ce43e │ │ │ │ @ instruction: 0xb1a84605 │ │ │ │ @ instruction: 0x4628213d │ │ │ │ - @ instruction: 0xf880f298 │ │ │ │ + @ instruction: 0xf998f298 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64ed1dc │ │ │ │ - @ instruction: 0xf2c00498 │ │ │ │ + @ instruction: 0xf2c02490 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vmla.f d16, d0, d0[5] │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x551eb4 │ │ │ │ sbccs r4, r4, #80, 12 @ 0x5000000 │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xff9cdf54 │ │ │ │ + blx 0xffecdf56 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r6, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64e87f0 │ │ │ │ - vmla.f d16, d0, d0[5] │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ blmi 0xd1b00 │ │ │ │ vqsub.s64 d18, d20, d22 │ │ │ │ - svclt 0x0000fa4b │ │ │ │ - eorseq r0, r4, ip, ror #29 │ │ │ │ - ldrsbteq r0, [r4], -r0 │ │ │ │ + svclt 0x0000fb63 │ │ │ │ + eorseq r1, r4, r4, ror #1 │ │ │ │ + eorseq r1, r4, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ ldc2 0, cr15, [r6, #-4]! │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - mcr2 2, 3, pc, cr4, cr9, {0} @ │ │ │ │ + @ instruction: 0xff78f219 │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - blx 0x1c4dff6 │ │ │ │ + stc2 1, cr15, [r4], {93} @ 0x5d │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xff98f14f │ │ │ │ + @ instruction: 0xf8acf150 │ │ │ │ @ instruction: 0xf1506f60 │ │ │ │ - svcvs 0x0060f9cd │ │ │ │ - @ instruction: 0xf952f22e │ │ │ │ + svcvs 0x0060fae1 │ │ │ │ + blx 0x19ce34c │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s32 d4, d14, d0 │ │ │ │ - svclt 0x0000b94d │ │ │ │ + svclt 0x0000ba61 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf12f4604 │ │ │ │ - @ instruction: 0xf64ef8c5 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ + vmul.i8 , , │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ strmi r0, [r5], -lr, lsr #2 │ │ │ │ - blx 0x1b4df8e │ │ │ │ + stc2 1, cr15, [r0], {50} @ 0x32 │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - ldc2 1, cr15, [sl], #200 @ 0xc8 │ │ │ │ + stc2l 1, cr15, [lr, #200] @ 0xc8 │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - msrvs (UNDEF: 100), lr │ │ │ │ + cmppeq ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + adcscs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1322318 │ │ │ │ - tstplt r8, sp, lsl #24 @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r1, lsr #26 @ p-variant is OBSOLETE │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf1624620 │ │ │ │ - strtmi pc, [r0], -fp, lsr #31 │ │ │ │ + @ instruction: 0xf1634620 │ │ │ │ + @ instruction: 0x4620f8bf │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4030 │ │ │ │ svclt 0x0000bb0f │ │ │ │ - eorseq r0, r4, r8, lsl #30 │ │ │ │ + eorseq r1, r4, r0, lsl #2 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, lsr #28 │ │ │ │ - stc2 1, cr15, [r2], {50} @ 0x32 │ │ │ │ + ldc2 1, cr15, [r6, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf64e2342 │ │ │ │ - vrshr.s64 q8, q4, #64 │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ strls r0, [r0], -lr, lsr #4 │ │ │ │ - tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1329203 │ │ │ │ - @ instruction: 0xf031fbd5 │ │ │ │ + @ instruction: 0xf031fce9 │ │ │ │ @ instruction: 0x4620f8db │ │ │ │ - ldc2l 1, cr15, [r0], #-200 @ 0xffffff38 │ │ │ │ + stc2 1, cr15, [r4, #200] @ 0xc8 │ │ │ │ movtcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf6429600 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf132012f │ │ │ │ - vldr d15, [pc, #796] @ 0x11e90 │ │ │ │ + ldc 12, cr15, [pc, #876] @ 0x11ee0 │ │ │ │ strcs r7, [r0, #-2840] @ 0xfffff4e8 │ │ │ │ strtvs r2, [r0], -r1, lsl #6 │ │ │ │ stc 0, cr2, [r4, #16] │ │ │ │ @ instruction: 0x66637bb0 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - @ instruction: 0xf88cf22e │ │ │ │ + @ instruction: 0xf9a0f22e │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s32 d6, d30, d19 │ │ │ │ - strbvs pc, [r0, -r7, lsl #17]! @ │ │ │ │ - @ instruction: 0xf90cf150 │ │ │ │ + @ instruction: 0x6760f99b │ │ │ │ + blx 0x84e0dc │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - cdp2 1, 14, cr15, cr14, cr15, {2} │ │ │ │ + @ instruction: 0xf802f150 │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - blx 0xff54e120 │ │ │ │ + blx 0xffa4e122 │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r4, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r2!, {r0, r4, r5, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r0, r4, ip, lsl pc │ │ │ │ + eorseq r1, r4, r4, lsl r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrvs pc, [ip], #1600 @ 0x640 │ │ │ │ + ldreq pc, [r4], #577 @ 0x241 │ │ │ │ ldrteq pc, [r4], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1044606 │ │ │ │ movtcs r0, #53904 @ 0xd290 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vsra.s64 d20, d8, #64 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf64e0133 │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ @ instruction: 0xf132022e │ │ │ │ - @ instruction: 0xf104fb75 │ │ │ │ + @ instruction: 0xf104fc89 │ │ │ │ strmi r0, [r5], -r0, lsr #5 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ @ instruction: 0xf64e4630 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf132012e │ │ │ │ - ldrtcc pc, [r4], #2917 @ 0xb65 @ │ │ │ │ + ldrtcc pc, [r4], #3193 @ 0xc79 @ │ │ │ │ movtcs r4, #9735 @ 0x2607 │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ - sbcseq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbcscs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x15ce11e │ │ │ │ + stc2l 1, cr15, [sl], #-200 @ 0xffffff38 │ │ │ │ subsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movtne pc, #22081 @ 0x5641 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strbvs r6, [r3, -r2, asr #12] │ │ │ │ subne pc, r1, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -1738,15 +1738,15 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf864f031 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f995 │ │ │ │ blx 0xff1cdd8e │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1624010 │ │ │ │ - svclt 0x0000bebd │ │ │ │ + svclt 0x0000bfd1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe8 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ @@ -1765,30 +1765,30 @@ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf88422d0 │ │ │ │ @ instruction: 0xf8c4307e │ │ │ │ andlt r2, r3, r4, lsl #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmiblt r8!, {r0, r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ sbcne pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - eorsne pc, r4, lr, asr #12 │ │ │ │ + eorcc pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf8f0f158 │ │ │ │ + blx 0x14e2c4 │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @ instruction: 0xf15850b0 │ │ │ │ - strmi pc, [r1], -fp, lsr #17 │ │ │ │ + @ instruction: 0x4601f9bf │ │ │ │ sbcle r2, sp, r0, lsl #16 │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {1} │ │ │ │ andls fp, r1, r3, asr r1 │ │ │ │ @ instruction: 0xf1624620 │ │ │ │ - cdpvs 14, 2, cr15, cr3, cr15, {3} │ │ │ │ + cdpvs 15, 2, cr15, cr3, cr3, {4} │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ cdpvs 6, 13, cr4, cr11, cr0, {1} │ │ │ │ stmdbls r1, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf1584608 │ │ │ │ - @ instruction: 0xe7bbf899 │ │ │ │ + ldr pc, [fp, sp, lsr #19]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @@ -1818,62 +1818,62 @@ │ │ │ │ bl 0xfeb69018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0], #-2843 @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1339402 │ │ │ │ - bmi 0x64fe90 │ │ │ │ + bmi 0x6502e0 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - orrsmi pc, r8, sp, asr #4 │ │ │ │ + orrsvs pc, r0, sp, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1324605 │ │ │ │ - bge 0xd0574 │ │ │ │ + bge 0xd09c4 │ │ │ │ @ instruction: 0xf12e4621 │ │ │ │ - stllt r7, [r0] │ │ │ │ + orrlt pc, r0, fp, lsr #27 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff5cf152 │ │ │ │ + @ instruction: 0xf870f153 │ │ │ │ @ instruction: 0xf1324628 │ │ │ │ - andcs pc, r1, fp, lsr sp @ │ │ │ │ - ldc2l 2, cr15, [lr], #-480 @ 0xfffffe20 │ │ │ │ - @ instruction: 0xf800f2a9 │ │ │ │ + andcs pc, r1, pc, asr #28 │ │ │ │ + ldc2 2, cr15, [r6, #480] @ 0x1e0 │ │ │ │ + @ instruction: 0xf900f2a9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, ip, asr pc │ │ │ │ + eorseq r1, r4, r4, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb690a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf162460d │ │ │ │ - cmnplt r0, r1, asr #25 @ p-variant is OBSOLETE │ │ │ │ + ldrsblt pc, [r0, #-213]! @ 0xffffff2b @ │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmpcs sp, r8, lsr sp │ │ │ │ - rsbeq pc, r4, lr, asr #12 │ │ │ │ + subscs pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [ip], #392 @ 0x188 │ │ │ │ + ldc2l 1, cr15, [r0, #392] @ 0x188 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldclt 1, cr15, [r4], #392 @ 0x188 │ │ │ │ + stcllt 1, cr15, [r8, #392] @ 0x188 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ rsbscc pc, pc, r0, lsl #17 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ svchi 0x005bf3bf │ │ │ │ andcc pc, sl, #160, 16 @ 0xa00000 │ │ │ │ movwcs r2, #0 │ │ │ │ @@ -1883,15 +1883,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpvs 15, 0, cr0, cr4, cr8, {7} │ │ │ │ @ instruction: 0xf8d4b084 │ │ │ │ @ instruction: 0xf1bcc06c │ │ │ │ andsle r0, r0, r0, lsl #30 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf1629001 │ │ │ │ - blls 0x9158c │ │ │ │ + blls 0x919dc │ │ │ │ andne lr, r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf8d34618 │ │ │ │ @ instruction: 0xf8dcc060 │ │ │ │ andlt r3, r4, ip, rrx │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -1899,21 +1899,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movtcs r4, #55836 @ 0xda1c │ │ │ │ - orrsmi pc, r8, sp, asr #4 │ │ │ │ + orrsvs pc, r0, sp, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, #4, 12 @ 0x400000 │ │ │ │ - rscseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf92af132 │ │ │ │ - blx 0xffd4e44a │ │ │ │ + blx 0xfce454 │ │ │ │ + stc2 1, cr15, [r8, #-184] @ 0xffffff48 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -1922,171 +1922,171 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x34028 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ sbcne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - subne pc, r8, lr, asr #12 │ │ │ │ + subcc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf1574010 │ │ │ │ - svclt 0x0000bfb1 │ │ │ │ - eorseq r0, r4, ip, asr pc │ │ │ │ + @ instruction: 0xf1584010 │ │ │ │ + svclt 0x0000b8c5 │ │ │ │ + eorseq r1, r4, r4, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb691f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #26 │ │ │ │ @ instruction: 0xf1324606 │ │ │ │ - movtcs pc, #10795 @ 0x2a2b @ │ │ │ │ + movtcs pc, #11071 @ 0x2b3f @ │ │ │ │ @ instruction: 0xf64e9500 │ │ │ │ - vrshr.s64 q8, q4, #64 │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf642022e │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf132012f │ │ │ │ - @ instruction: 0x6dc3f973 │ │ │ │ + vstrvs s31, [r3, #540] @ 0x21c │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xfff2f131 │ │ │ │ + @ instruction: 0xf906f132 │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - blx 0x24e4fc │ │ │ │ + blx 0x74e4fe │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - msreq (UNDEF: 100), lr │ │ │ │ + cmppcs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsne pc, r8, lr, asr #12 │ │ │ │ + subscc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstpeq r4, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ - vqsub.s64 d18, d19, d3 │ │ │ │ - @ instruction: 0xf64eff35 │ │ │ │ - vmla.f d16, d0, d0[5] │ │ │ │ + vqsub.s64 d18, d20, d3 │ │ │ │ + @ instruction: 0xf64ef84d │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ @ instruction: 0xf105002e │ │ │ │ addscs r0, r4, #20, 6 @ 0x50000000 │ │ │ │ - @ instruction: 0xff28f273 │ │ │ │ - eorseq r0, r4, r0, asr pc │ │ │ │ + @ instruction: 0xf840f274 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb692a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ mcrr2 0, 0, pc, r2, cr1 @ │ │ │ │ @ instruction: 0xf64e4601 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ vhadd.s d0, d4, d30 │ │ │ │ - strmi pc, [r6], -r5, asr #29 │ │ │ │ + @ instruction: 0x4606ffd9 │ │ │ │ @ instruction: 0xf1324628 │ │ │ │ - strmi pc, [r4], -fp, asr #19 │ │ │ │ + @ instruction: 0x4604fadf │ │ │ │ ldrtmi fp, [r1], -r0, asr #2 │ │ │ │ vmax.s d4, d6, d24 │ │ │ │ - stmdblt r8!, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8!, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vmax.s d4, d4, d24 │ │ │ │ - strmi pc, [r4], -r1, lsr #27 │ │ │ │ + @ instruction: 0x4604feb5 │ │ │ │ vmin.s32 d4, d13, d16 │ │ │ │ - strtmi pc, [r0], -sp, lsr #28 │ │ │ │ + strtmi pc, [r0], -r1, asr #30 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vsubhn.i32 d4, q4, q12 │ │ │ │ - strmi pc, [r4], -r9, ror #18 │ │ │ │ + strmi pc, [r4], -r9, ror #20 │ │ │ │ @ instruction: 0xf2984630 │ │ │ │ - bne 0x890690 │ │ │ │ + bne 0x890a90 │ │ │ │ vmax.s d4, d4, d24 │ │ │ │ - strmi pc, [r4], -r7, ror #27 │ │ │ │ + @ instruction: 0x4604fefb │ │ │ │ vmin.s32 d4, d13, d16 │ │ │ │ - @ instruction: 0x4620fe17 │ │ │ │ + strtmi pc, [r0], -fp, lsr #30 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ movtcs r4, #10777 @ 0x2a19 │ │ │ │ - tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ - sbcseq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbcscs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf8def132 │ │ │ │ + @ instruction: 0xf9f2f132 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - @ instruction: 0xf982f132 │ │ │ │ + blx 0xfe5ce614 │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ @ instruction: 0x309cf8d4 │ │ │ │ cmnlt fp, r1, lsl #12 │ │ │ │ - rsbsne pc, ip, lr, asr #12 │ │ │ │ + rsbscc pc, r4, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1539103 │ │ │ │ - stmdbls r3, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stcllt 2, cr15, [r2, #180]! @ 0xb4 │ │ │ │ - addsne pc, r0, lr, asr #12 │ │ │ │ + cdplt 2, 15, cr15, cr6, cr13, {1} │ │ │ │ + addcc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1539103 │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldcllt 2, cr15, [r4, #180] @ 0xb4 │ │ │ │ - eorseq r0, r4, r0, asr pc │ │ │ │ + cdplt 2, 14, cr15, cr8, cr13, {1} │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6939c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf64db082 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s d0, d5, d31 │ │ │ │ - stmdavs r3, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b373 │ │ │ │ blx 0xfeece1c2 │ │ │ │ @ instruction: 0xf7ff6821 │ │ │ │ @ instruction: 0x4606ff13 │ │ │ │ @ instruction: 0xf132b378 │ │ │ │ - bmi 0x7906d8 │ │ │ │ + bmi 0x790b28 │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ ldrtmi r2, [r0], -r2, asr #6 │ │ │ │ - sbcseq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbcscs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf88cf132 │ │ │ │ + @ instruction: 0xf9a0f132 │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ vsubl.s8 , d0, d12 │ │ │ │ mrcvs 2, 2, r2, cr11, cr6, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - mcr2 2, 5, pc, cr14, cr5, {1} @ │ │ │ │ + @ instruction: 0xffc2f235 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addsne pc, r8, lr, asr #12 │ │ │ │ + addscc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfeace76c │ │ │ │ + blx 0xfefce76e │ │ │ │ vhadd.s d18, d8, d1 │ │ │ │ - stmdavs r1!, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, lr, asr #12 │ │ │ │ + stmdavs r1!, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + adccc pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe84e780 │ │ │ │ + blx 0xfed4e782 │ │ │ │ vmax.s d4, d5, d16 │ │ │ │ - mulcs r1, r1, lr │ │ │ │ - blx 0xfe94ec20 │ │ │ │ - eorseq r0, r4, r0, asr pc │ │ │ │ + andcs pc, r1, r5, lsr #31 │ │ │ │ + blx 0xfef4ec22 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6944c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf02a4604 │ │ │ │ strmi pc, [r3], -pc, asr #17 │ │ │ │ andls fp, r1, r0, asr r1 │ │ │ │ @@ -2106,127 +2106,127 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [r2, #192] @ 0xc0 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ @ instruction: 0x4620feb3 │ │ │ │ @ instruction: 0xf8e4f02a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1624010 │ │ │ │ - svclt 0x0000bbdb │ │ │ │ + svclt 0x0000bcef │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb694bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blx 0xd4e2ce │ │ │ │ - @ instruction: 0xf8c6f132 │ │ │ │ + @ instruction: 0xf9daf132 │ │ │ │ andls r4, r0, #94208 @ 0x17000 │ │ │ │ @ instruction: 0xf64e2342 │ │ │ │ - vrshr.s64 q8, q4, #64 │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf642022e │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf132012f │ │ │ │ - cdpvs 8, 0, cr15, cr2, cr13, {0} │ │ │ │ + @ instruction: 0x6e02f921 │ │ │ │ andlt fp, r4, sl, lsl r1 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46114710 │ │ │ │ - andsmi pc, r8, r2, asr #12 │ │ │ │ + andsvs pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1329203 │ │ │ │ - strmi pc, [r4], -r7, asr #20 │ │ │ │ - sbcsne pc, r4, lr, asr #12 │ │ │ │ + @ instruction: 0x4604fb5b │ │ │ │ + sbccc pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r6], #-332 @ 0xfffffeb4 │ │ │ │ + stc2l 1, cr15, [sl, #-332] @ 0xfffffeb4 │ │ │ │ bls 0xe3b94 │ │ │ │ tstpne r5, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ - blx 0x194ebf0 │ │ │ │ + blx 0x1e4ebf2 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmdalt r2, {r2, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ - eorseq r0, r4, r0, asr pc │ │ │ │ + ldmdblt r6, {r2, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf1324606 │ │ │ │ - bmi 0xf5053c │ │ │ │ - @ instruction: 0xf64e2318 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ + bmi 0xf5098c │ │ │ │ + vcge.s8 d18, d15, d8 │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - sbceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + adcscs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xffd0f131 │ │ │ │ + @ instruction: 0xf8e4f132 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf80cf237 │ │ │ │ + @ instruction: 0xf920f237 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde644 │ │ │ │ umlalscc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - msrcs (UNDEF: 96), lr │ │ │ │ + cmppmi r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff7af237 │ │ │ │ + @ instruction: 0xf88ef238 │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde674 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf64e4620 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ - vrhadd.s d0, d7, d30 │ │ │ │ - strtmi pc, [r0], -r7, ror #30 │ │ │ │ + vsra.s64 d20, d12, #64 │ │ │ │ + vrhadd.s d0, d8, d30 │ │ │ │ + @ instruction: 0x4620f87b │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - @ instruction: 0x21b4f64e │ │ │ │ + @ instruction: 0x41acf64e │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff5ef237 │ │ │ │ + @ instruction: 0xf872f238 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s64 q2, q3, q8 │ │ │ │ - @ instruction: 0xf8d6bda3 │ │ │ │ + @ instruction: 0xf8d6beb7 │ │ │ │ @ instruction: 0xf64e20b8 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - vrhadd.s d0, d7, d30 │ │ │ │ - @ instruction: 0xf895ff4f │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vrhadd.s d0, d8, d30 │ │ │ │ + @ instruction: 0xf895f863 │ │ │ │ blcs 0x1e6b4 │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - cmppcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff42f237 │ │ │ │ + @ instruction: 0xf856f238 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - orrscs pc, r4, lr, asr #12 │ │ │ │ + orrmi pc, ip, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff38f237 │ │ │ │ + @ instruction: 0xf84cf238 │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - orrcs pc, r0, lr, asr #12 │ │ │ │ + cmnpmi r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff2ef237 │ │ │ │ + @ instruction: 0xf842f238 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - cmnpcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 104), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff24f237 │ │ │ │ + @ instruction: 0xf838f238 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq r0, r4, ip, lsl #31 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ andls r4, r5, #128, 12 @ 0x8000000 │ │ │ │ - @ instruction: 0xfff4f131 │ │ │ │ + @ instruction: 0xf908f132 │ │ │ │ @ instruction: 0xf64e4bb6 │ │ │ │ - vmlal.s q8, d16, d0[0] │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ movwls r0, #558 @ 0x22e │ │ │ │ - msrvs (UNDEF: 100), lr │ │ │ │ + cmppeq ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf1312318 │ │ │ │ - @ instruction: 0xf894ff47 │ │ │ │ + @ instruction: 0xf1322318 │ │ │ │ + @ instruction: 0xf894f85b │ │ │ │ andls r9, r4, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ movwls r6, #39075 @ 0x98a3 │ │ │ │ svccs 0x00007c27 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ movwls r6, #47523 @ 0xb9a3 │ │ │ │ @@ -2356,33 +2356,33 @@ │ │ │ │ ldrsbtcs pc, [r4], r8 @ │ │ │ │ addsmi r6, sl, #1456 @ 0x5b0 │ │ │ │ rscshi pc, r0, r0, asr #1 │ │ │ │ @ instruction: 0xf8d89b04 │ │ │ │ mrcvs 0, 0, r2, cr11, cr8, {6} │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf64e9904 │ │ │ │ - vmvn.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d23, q0, q14 │ │ │ │ movwls r0, #13358 @ 0x342e │ │ │ │ blvs 0x12786b8 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf64e4b22 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - stc2 1, cr15, [ip], {82} @ 0x52 │ │ │ │ + stc2 1, cr15, [r0, #328]! @ 0x148 │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r1, #54542 @ 0xd50e │ │ │ │ svcge 0x003cf47f │ │ │ │ - strbcs pc, [r4], #1614 @ 0x64e @ │ │ │ │ + ldrtmi pc, [ip], #1614 @ 0x64e @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - mvnne pc, lr, asr #12 │ │ │ │ + mvncc pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r9, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - ldc2l 1, cr15, [r8], #-328 @ 0xfffffeb8 │ │ │ │ + stc2 1, cr15, [ip, #328] @ 0x148 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8cd8ff0 │ │ │ │ smlad r7, r8, r0, ip │ │ │ │ eorlt pc, r0, sp, asr #17 │ │ │ │ @@ -2395,16 +2395,16 @@ │ │ │ │ strls lr, [ip], -r8, asr #13 │ │ │ │ @ instruction: 0x970be6bf │ │ │ │ @ instruction: 0xf8cde6b6 │ │ │ │ strt r9, [sp], r4, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, r7, lsr #30] │ │ │ │ - eorseq r0, r4, ip, lsl #31 │ │ │ │ - eorseq r0, r4, r0, lsr #31 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ + mlaseq r4, r8, r1, r1 │ │ │ │ vstrls s18, [r9, #-24] @ 0xffffffe8 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0x46294611 │ │ │ │ vqdmulh.s d15, d7, d0 │ │ │ │ tstls r6, r4, lsl #26 │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ vqdmulh.s d15, d2, d10 │ │ │ │ @@ -2420,15 +2420,15 @@ │ │ │ │ andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ blx 0x1f87a2 │ │ │ │ blx 0x1ceb92 │ │ │ │ blx 0x2ceb96 │ │ │ │ blx 0xceb9a │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x3522c0 │ │ │ │ + blls 0x352710 │ │ │ │ stmdals sl, {r0, r1, r2, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blx 0xb9bc2 │ │ │ │ blx 0x8efae │ │ │ │ stmdbls r8, {r1, r9, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ @ instruction: 0x2d009909 │ │ │ │ @@ -2448,70 +2448,70 @@ │ │ │ │ @ instruction: 0xf04030b3 │ │ │ │ stcls 0, cr8, [r9, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r0], -r0, asr #30 │ │ │ │ @ instruction: 0xf7ff9204 │ │ │ │ bls 0x151e60 │ │ │ │ @ instruction: 0xf64e4604 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ blmi 0xfe7a3018 │ │ │ │ - addmi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + addvs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls r9, r0, #327680 @ 0x50000 │ │ │ │ strls r2, [r3, #-752] @ 0xfffffd10 │ │ │ │ - blx 0xff5ced72 │ │ │ │ + stc2l 1, cr15, [sl], #328 @ 0x148 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xfe0cf0e8 │ │ │ │ + bllt 0xfe5cf0e8 │ │ │ │ stccs 13, cr9, [r0, #-40] @ 0xffffffd8 │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ strmi r9, [r8], -ip, lsl #6 │ │ │ │ bls 0x2f9460 │ │ │ │ vstrls d2, [r8, #-4] │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ stccs 3, cr9, [r1, #-28] @ 0xffffffe4 │ │ │ │ strcs fp, [r1, #-3896] @ 0xfffff0c8 │ │ │ │ blx 0xb7c7a │ │ │ │ blx 0x18ec6a │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x3521f8 │ │ │ │ + blls 0x352648 │ │ │ │ ldr r9, [sl, sl] │ │ │ │ @ instruction: 0xf64e9904 │ │ │ │ - @ instruction: 0xf2c044f0 │ │ │ │ + vmls.i d22, d16, d0[6] │ │ │ │ movwls r0, #13358 @ 0x342e │ │ │ │ blvs 0x127888c │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ blmi 0xfe0db460 │ │ │ │ - mvnne pc, lr, asr #12 │ │ │ │ + mvncc pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - str pc, [r9, -r3, lsr #23]! │ │ │ │ + @ instruction: 0xe729fcb7 │ │ │ │ andsne lr, sl, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1722902 │ │ │ │ @ instruction: 0xf6ff0200 │ │ │ │ blmi 0x1efe2a4 │ │ │ │ stmdals r5, {r1, r2, r3, r4, r5, r6, r9, sp} │ │ │ │ - strcc pc, [ip], #-1614 @ 0xfffff9b2 │ │ │ │ + strpl pc, [r4], #-1614 @ 0xfffff9b2 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - mvnne pc, lr, asr #12 │ │ │ │ + mvncc pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - ldr pc, [r3, -sp, lsl #23] │ │ │ │ + ldr pc, [r3, -r1, lsr #25] │ │ │ │ tstcs r6, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x1c3e298 │ │ │ │ stmdals r5, {r1, r2, r7, r9, sp} │ │ │ │ - strbcc pc, [r8], #-1614 @ 0xfffff9b2 @ │ │ │ │ + strbpl pc, [r0], #-1614 @ 0xfffff9b2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - mvnne pc, lr, asr #12 │ │ │ │ + mvncc pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - @ instruction: 0xe6fdfb77 │ │ │ │ + ldrbt pc, [sp], fp, lsl #25 @ │ │ │ │ stmib r8, {r1, r2, r9, ip, pc}^ │ │ │ │ blls 0x2a0da8 │ │ │ │ ldrcc lr, [r0, -r8, asr #19]! │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ addmi r9, sl, #8, 22 @ 0x2000 │ │ │ │ bvs 0xccd024 │ │ │ │ @@ -2523,85 +2523,85 @@ │ │ │ │ @ instruction: 0xf43f30b3 │ │ │ │ strbmi sl, [r0], -lr, lsr #29 │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ ldmib sp, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8}^ │ │ │ │ blmi 0x15e2d34 │ │ │ │ @ instruction: 0xf64e22e7 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ tstls r0, lr, lsr #2 │ │ │ │ - mvnne pc, lr, asr #12 │ │ │ │ + mvncc pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x11cee92 │ │ │ │ + mrrc2 1, 5, pc, sl, cr2 @ │ │ │ │ ldmib r4, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b598 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 1, APSR_nzcv, cr5, cr15, {7} │ │ │ │ addcs r4, lr, #76, 22 @ 0x13000 │ │ │ │ @ instruction: 0xf64e9805 │ │ │ │ - vaddhn.i16 d19, q8, q2 │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0xc4eebe │ │ │ │ + mcrr2 1, 5, pc, r4, cr2 @ │ │ │ │ ldmib r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b5a4 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mcrge 6, 1, pc, cr7, cr15, {7} @ │ │ │ │ addscs r4, r6, #66560 @ 0x10400 │ │ │ │ @ instruction: 0xf64e9805 │ │ │ │ - @ instruction: 0xf2c034bc │ │ │ │ + @ instruction: 0xf2c054b4 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0x6ceeea │ │ │ │ + stc2 1, cr15, [lr], #-328 @ 0xfffffeb8 │ │ │ │ ldmib r4, {r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b5c0 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 0, APSR_nzcv, cr9, cr15, {7} │ │ │ │ addscs r4, lr, #55296 @ 0xd800 │ │ │ │ @ instruction: 0xf64e9805 │ │ │ │ - @ instruction: 0xf2c034f4 │ │ │ │ + vmls.i d21, d16, d0[7] │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0x14ef16 │ │ │ │ + ldc2 1, cr15, [r8], {82} @ 0x52 │ │ │ │ bls 0x20c3f8 │ │ │ │ movwls fp, #52050 @ 0xcb52 │ │ │ │ blx 0x39602 │ │ │ │ blls 0x24ede8 │ │ │ │ blcs 0x789f8 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0x1f760a │ │ │ │ blx 0x1cedf2 │ │ │ │ blx 0x2cedf6 │ │ │ │ blx 0x10edfa │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x352060 │ │ │ │ + blls 0x3524b0 │ │ │ │ strb r9, [lr], r7 │ │ │ │ stmiblt sl, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blls 0x23763c │ │ │ │ blcs 0x78a28 │ │ │ │ @ instruction: 0xf102fb01 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0xf763e │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x352038 │ │ │ │ + blls 0x352488 │ │ │ │ ldrt r9, [sl], sl │ │ │ │ bcs 0x3924c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blls 0x2b7664 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf101fb07 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb0a │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - stc2l 2, cr15, [lr, #-416]! @ 0xfffffe60 │ │ │ │ + cdp2 2, 8, cr15, cr2, cr8, {3} │ │ │ │ andls r9, r8, ip, lsl #22 │ │ │ │ stmdbcs r0, {r0, r1, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0046f43f │ │ │ │ stmdbcc lr!, {r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r8, {r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1e0728 │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ @@ -2609,31 +2609,31 @@ │ │ │ │ blls 0x25edc4 │ │ │ │ bvs 0xccd198 │ │ │ │ adcscc pc, r4, r8, asr #17 │ │ │ │ sbcscs pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8949904 │ │ │ │ @ instruction: 0xf8813050 │ │ │ │ @ instruction: 0xe6b230b3 │ │ │ │ - eorseq r0, r4, r0, lsr #31 │ │ │ │ + mlaseq r4, r8, r1, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe3becc0 │ │ │ │ strmi r4, [ip], -lr, lsl #29 │ │ │ │ andls r4, r3, #5242880 @ 0x500000 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2l 1, cr15, [r4], {49} @ 0x31 │ │ │ │ + ldc2l 1, cr15, [r8, #196] @ 0xc4 │ │ │ │ @ instruction: 0x96002318 │ │ │ │ - sbceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + adcscs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrvs (UNDEF: 100), lr │ │ │ │ + cmppeq ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldc2 1, cr15, [r8], {49} @ 0x31 │ │ │ │ + stc2 1, cr15, [ip, #-196]! @ 0xffffff3c │ │ │ │ strmi r2, [r7], -r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2646,68 +2646,68 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - adceq pc, r8, sl, asr #4 │ │ │ │ + adccs pc, r0, sl, asr #4 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x7cf038 │ │ │ │ + blx 0xccf03a │ │ │ │ strmi r4, [r4], -sp, ror #22 │ │ │ │ - rsbspl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + rsbsvc pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64e2400 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1521229 │ │ │ │ - subs pc, r3, r3, asr #20 │ │ │ │ + subs pc, r3, r7, asr fp @ │ │ │ │ @ instruction: 0xf64e46bb │ │ │ │ - vmul.f d16, d16, d0[0] │ │ │ │ - @ instruction: 0xf64e092e │ │ │ │ - vqdmlsl.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf2c029b8 │ │ │ │ + vmla.i8 d16, d15, d30 │ │ │ │ + vorr.i32 q8, #201326592 @ 0x0c000000 │ │ │ │ strtmi r0, [r8], lr, lsr #14 │ │ │ │ beq 0x84ef7c │ │ │ │ ldrdmi pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002c08 │ │ │ │ @ instruction: 0xf8d880a5 │ │ │ │ bl 0x2d6ee8 │ │ │ │ @ instruction: 0xf8930301 │ │ │ │ blcs 0x1ee5c │ │ │ │ addhi pc, r2, r0 │ │ │ │ rsble r2, r6, r0, lsl #24 │ │ │ │ @ instruction: 0xf1314628 │ │ │ │ - tstpcs r8, #22784 @ p-variant is OBSOLETE @ 0x5900 │ │ │ │ + tstpcs r8, #6976 @ p-variant is OBSOLETE @ 0x1b40 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf1319600 │ │ │ │ - @ instruction: 0x2c02fbb3 │ │ │ │ + stccs 12, cr15, [r2], {199} @ 0xc7 │ │ │ │ stccs 0, cr13, [r3], {16} │ │ │ │ stccs 0, cr13, [r4], {69} @ 0x45 │ │ │ │ stccs 0, cr13, [r6], {58} @ 0x3a │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrsble r4, [r7, #80] @ 0x50 │ │ │ │ @ instruction: 0xf88b2001 │ │ │ │ ldrh r0, [ip], -fp │ │ │ │ umlalscc pc, r6, r0, r8 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ vmax.s8 d20, d10, d17 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vshr.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf1430035 │ │ │ │ - @ instruction: 0xf64ef9c9 │ │ │ │ - vmov.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vmov.i32 d16, #1024 @ 0x00000400 │ │ │ │ strmi r0, [r4], -lr, lsr #4 │ │ │ │ - mvnne pc, lr, asr #12 │ │ │ │ + mvncc pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ stmdals r3, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - @ instruction: 0xf9eef152 │ │ │ │ + blx 0xcf142 │ │ │ │ blmi 0xe1abfc │ │ │ │ blls 0x16cc68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2724,51 +2724,51 @@ │ │ │ │ @ instruction: 0xe7bbd194 │ │ │ │ @ instruction: 0xd1b52c07 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r9, r0] │ │ │ │ @ instruction: 0x4621e7b0 │ │ │ │ - sbceq pc, r4, sl, asr #4 │ │ │ │ + adcscs pc, ip, sl, asr #4 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf982f143 │ │ │ │ + blx 0xfe5cf170 │ │ │ │ @ instruction: 0x46044b1f │ │ │ │ - rscpl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + rscvc pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64e2400 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1521245 │ │ │ │ - ldr pc, [r7, r7, lsr #19]! │ │ │ │ - adceq pc, r8, sl, asr #4 │ │ │ │ + @ instruction: 0xe7b7fabb │ │ │ │ + adccs pc, r0, sl, asr #4 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf96af143 │ │ │ │ - ldrtpl pc, [ip], #1614 @ 0x64e @ │ │ │ │ + blx 0x1fcf1a0 │ │ │ │ + ldrtvc pc, [r4], #1614 @ 0x64e @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ blmi 0x4644a8 │ │ │ │ - mvnne pc, lr, asr #12 │ │ │ │ + mvncc pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdals r3, {r0, r9, ip, pc} │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - ldr pc, [pc, pc, lsl #19] │ │ │ │ - @ instruction: 0xf8eaf2a8 │ │ │ │ + ldr pc, [pc, r3, lsr #21] │ │ │ │ + @ instruction: 0xf9eaf2a8 │ │ │ │ @ instruction: 0xf1314628 │ │ │ │ - tstpcs r8, #195584 @ p-variant is OBSOLETE @ 0x2fc00 │ │ │ │ + tstpcs r8, #54016 @ p-variant is OBSOLETE @ 0xd300 │ │ │ │ @ instruction: 0xf64e9600 │ │ │ │ - vmlal.s q8, d16, d0[0] │ │ │ │ - @ instruction: 0xf64e022e │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ + vhsub.s8 d16, d15, d30 │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf131012e │ │ │ │ - @ instruction: 0xe769fb13 │ │ │ │ + strb pc, [r9, -r7, lsr #24]! @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, ip, lsl #31 │ │ │ │ - ldrhteq r0, [r4], -ip │ │ │ │ - ldrsbteq r0, [r4], -r4 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ + ldrhteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, ip, asr #3 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2804,96 +2804,96 @@ │ │ │ │ @ instruction: 0xf8d0d035 │ │ │ │ addsmi r2, r3, #248 @ 0xf8 │ │ │ │ mulcs r1, r8, pc @ │ │ │ │ andlt sp, r3, pc, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - rsbvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + rsbeq pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, lr, asr #12 │ │ │ │ + mvncc pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1521289 │ │ │ │ - andcs pc, r0, pc, lsl #18 │ │ │ │ + andcs pc, r0, r3, lsr #20 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blmi 0x2821cc │ │ │ │ - @ instruction: 0xf64e4660 │ │ │ │ - vmlal.s q11, d16, d0[1] │ │ │ │ + vmax.s8 q10, , q8 │ │ │ │ + vrshr.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf8f6f152 │ │ │ │ + blx 0x2cf330 │ │ │ │ @ instruction: 0xf7fde7e5 │ │ │ │ svclt 0x0000f9eb │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, ror #3 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf64e681b │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vtst.8 d22, d15, d11 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14e2238 │ │ │ │ - svclt 0x0000be9b │ │ │ │ + svclt 0x0000bfaf │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430fe8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ umulllt r0, r2, r6, r3 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ addcs r6, r7, #1769472 @ 0x1b0000 │ │ │ │ andvc pc, ip, r0, lsl #10 │ │ │ │ - msreq (UNDEF: 108), lr │ │ │ │ + msrcs (UNDEF: 100), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ movwcs r4, #1944 @ 0x798 │ │ │ │ ldmib sp, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ addcs r0, sl, #0, 2 │ │ │ │ subsvs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8c46035 │ │ │ │ @ instruction: 0x73ab5250 │ │ │ │ - cdp2 1, 7, cr15, cr4, cr14, {2} │ │ │ │ + @ instruction: 0xff88f14e │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xccf29c │ │ │ │ + bllt 0x11cf29c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ @ instruction: 0xf2c014b0 │ │ │ │ @ instruction: 0x46200496 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf14e3b04 │ │ │ │ - @ instruction: 0xf104fd75 │ │ │ │ - @ instruction: 0xf14e0020 │ │ │ │ - @ instruction: 0xf104ff8b │ │ │ │ - @ instruction: 0xf14e0058 │ │ │ │ - @ instruction: 0xf104ff87 │ │ │ │ + @ instruction: 0xf104fe89 │ │ │ │ + @ instruction: 0xf14f0020 │ │ │ │ + @ instruction: 0xf104f89f │ │ │ │ + @ instruction: 0xf14f0058 │ │ │ │ + @ instruction: 0xf104f89b │ │ │ │ pop {r4, r7} │ │ │ │ - @ instruction: 0xf14e4010 │ │ │ │ - svclt 0x0000bf81 │ │ │ │ + @ instruction: 0xf14f4010 │ │ │ │ + svclt 0x0000b895 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf64e681b │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ stmdami r1, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ - msreq (UNDEF: 108), lr │ │ │ │ + msrcs (UNDEF: 100), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - cdplt 1, 3, cr15, cr8, cr14, {2} │ │ │ │ + svclt 0x004cf14e │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #192, 4 │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2912,16 +2912,16 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff0 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46040396 │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vshl.s64 d17, d16, #0 │ │ │ │ eorscs r0, r8, #629145600 @ 0x25800000 │ │ │ │ - @ instruction: 0xf64e1d28 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vadd.f32 d17, d15, d24 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ sbccc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r2, #192, 4 │ │ │ │ @@ -2942,41 +2942,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #192, 4 │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - movweq pc, #33345 @ 0x8241 @ │ │ │ │ + movwcs pc, #577 @ 0x241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msreq (UNDEF: 108), lr │ │ │ │ + msrcs (UNDEF: 100), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvc pc, r8, lr, asr #12 │ │ │ │ + eorsne pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - vqsub.s64 q9, q1, │ │ │ │ - @ instruction: 0xf8c4ff83 │ │ │ │ + vqsub.s64 q9, , │ │ │ │ + @ instruction: 0xf8c4f89b │ │ │ │ strb r3, [r3, r0, asr #5] │ │ │ │ - movweq pc, #33345 @ 0x8241 @ │ │ │ │ + movwcs pc, #577 @ 0x241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msreq (UNDEF: 108), lr │ │ │ │ + msrcs (UNDEF: 100), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvc pc, r0, lr, asr #12 │ │ │ │ + subsne pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - vqsub.s64 q9, q1, │ │ │ │ - svclt 0x0000ff71 │ │ │ │ + vqsub.s64 q9, , │ │ │ │ + svclt 0x0000f889 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46040396 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - @ instruction: 0xf64e4817 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vtst.8 d20, d15, d7 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf6456013 │ │ │ │ @@ -3012,15 +3012,15 @@ │ │ │ │ blmi 0x9a4938 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - @ instruction: 0xf8f0f10a │ │ │ │ + blx 0x14f504 │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3036,32 +3036,32 @@ │ │ │ │ mrc2 7, 3, pc, cr14, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ cmnpcc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r3, lsr #7 │ │ │ │ - rsbeq pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + rsbcs pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscc r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ blcs 0x3fcbc │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - cdp2 2, 9, cr15, cr12, cr7, {5} │ │ │ │ + @ instruction: 0xff9cf2a7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ addseq r5, r6, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - ldc2 2, cr15, [r2, #176] @ 0xb0 │ │ │ │ + cdp2 2, 10, cr15, cr6, cr12, {1} │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9a00 │ │ │ │ strtmi r0, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf883609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3085,20 +3085,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vshl.s64 d17, d16, #0 │ │ │ │ sbccs r0, ip, #629145600 @ 0x25800000 │ │ │ │ @ instruction: 0xf64e1d28 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ ldrbtcc pc, [r0], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ - beq 0x1b50b4c │ │ │ │ + bcs 0x1950b4c │ │ │ │ beq 0xbcfd18 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23b94934 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d2d8 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3110,53 +3110,53 @@ │ │ │ │ sub fp, r0, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf894b174 │ │ │ │ sbcslt r3, fp, #112 @ 0x70 │ │ │ │ rscsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf8844620 │ │ │ │ @ instruction: 0xf10a9071 │ │ │ │ - @ instruction: 0x3601f83b │ │ │ │ + strcc pc, [r1], -pc, asr #18 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ eorvs r3, lr, r1, lsl #12 │ │ │ │ blcs 0x6d320 │ │ │ │ @ instruction: 0xf643dd11 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e0496 │ │ │ │ - vmul.f d16, d0, d0[7] │ │ │ │ + vmul.f d18, d0, d0[5] │ │ │ │ stmdavs r6!, {r1, r2, r3, r5, r8, fp} │ │ │ │ bicscs r4, pc, #1703936 @ 0x1a0000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ @ instruction: 0x47b0011c │ │ │ │ blcs 0x6d344 │ │ │ │ ldmdami r5, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf64e22e5 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ @ instruction: 0xf14e012e │ │ │ │ - @ instruction: 0xf857fc53 │ │ │ │ + @ instruction: 0xf857fd67 │ │ │ │ andcs r3, r1, #8 │ │ │ │ addcs pc, r0, r3, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464e87f0 │ │ │ │ - @ instruction: 0xf64ee7cf │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vabd.s8 q15, , │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ blmi 0x193798 │ │ │ │ andcs r2, r0, r5, asr #5 │ │ │ │ vshl.s64 d9, d0, d11 │ │ │ │ - svclt 0x0000f809 │ │ │ │ + svclt 0x0000f91d │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ @ instruction: 0x009659d0 │ │ │ │ - eorseq r1, r4, r8, lsl r0 │ │ │ │ + eorseq r1, r4, r0, lsl r2 │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldmpl r2, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldrdcc pc, [r0], r2 │ │ │ │ @ instruction: 0xf8c23b01 │ │ │ │ teqlt r3, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3167,26 +3167,26 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ ldmdavs r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldrtne pc, [r0], #1605 @ 0x645 @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ rscscs r1, r2, #32, 26 @ 0x800 │ │ │ │ - msreq (UNDEF: 108), lr │ │ │ │ + msrcs (UNDEF: 100), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strmi r9, [r8, r1, lsl #6]! │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ blcc 0x1651458 │ │ │ │ - stc2 1, cr15, [r2, #312]! @ 0x138 │ │ │ │ + cdp2 1, 11, cr15, cr6, cr14, {2} │ │ │ │ stcne 2, cr2, [r0, #-980]! @ 0xfffffc2c │ │ │ │ - msreq (UNDEF: 108), lr │ │ │ │ + msrcs (UNDEF: 100), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf14e4030 │ │ │ │ - svclt 0x0000bbef │ │ │ │ + svclt 0x0000bd03 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ rsbscc pc, r0, r0, lsl #17 │ │ │ │ @@ -3198,25 +3198,25 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf6434605 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ stcne 2, cr2, [r0, #-224]! @ 0xffffff20 │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8954798 │ │ │ │ tstlt fp, r1, ror r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldr r4, [r9, #-2062] @ 0xfffff7f2 │ │ │ │ rsbscc pc, r0, r5, lsl #17 │ │ │ │ orrslt r6, r3, r3, lsr #16 │ │ │ │ ldrbcc pc, [r0, -r3, asr #12]! @ │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ - stmdaeq ip!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r4!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdami r8, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x4642461e │ │ │ │ @ instruction: 0xf1a023b9 │ │ │ │ sbfxmi r0, r4, #2, #17 │ │ │ │ blcs 0x2d490 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3237,37 +3237,37 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4604bd70 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1441792 @ 0x160000 │ │ │ │ - @ instruction: 0xf64e1d18 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vmla.f32 d17, d15, d8 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ movwls r0, #4398 @ 0x112e │ │ │ │ @ instruction: 0xf89447b0 │ │ │ │ blls 0x5b634 │ │ │ │ stmdami r9, {r1, r5, r8, fp, ip, sp, pc} │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strb r4, [r7], #112 @ 0x70 │ │ │ │ @ instruction: 0xf884681a │ │ │ │ bcc 0x67648 │ │ │ │ ldmdavs sl, {r1, r3, r4, sp, lr} │ │ │ │ mvnsle r2, r1, lsl #20 │ │ │ │ eoreq pc, r0, r3, lsl #2 │ │ │ │ - stc2l 1, cr15, [sl], #312 @ 0x138 │ │ │ │ + ldc2l 1, cr15, [lr, #312]! @ 0x138 │ │ │ │ svclt 0x0000e7ed │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xffdcfd6a │ │ │ │ + stc2 2, cr15, [sl, #-176] @ 0xffffff50 │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ vpmax.s8 d25, d0, d0 │ │ │ │ strtmi r1, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf8a3609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3284,15 +3284,15 @@ │ │ │ │ stmdavs r3, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ subcc pc, ip, #12713984 @ 0xc20000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ subsmi pc, r0, #12713984 @ 0xc20000 │ │ │ │ blvc 0xeb514 │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ vhsub.s32 d9, d12, d1 │ │ │ │ - bls 0x92558 │ │ │ │ + bls 0x929a8 │ │ │ │ @ instruction: 0xf8d22100 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andlt sp, r2, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -3302,80 +3302,80 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdacc ip, {r0, r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmeq r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b0 │ │ │ │ - msreq (UNDEF: 108), lr │ │ │ │ + msrcs (UNDEF: 100), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf64ed056 │ │ │ │ - vmlsl.s q8, d0, d0[7] │ │ │ │ + vmlsl.s q9, d0, d0[5] │ │ │ │ @ instruction: 0xf505062e │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r1, lsl #18 │ │ │ │ - blx 0xff64fe3a │ │ │ │ + stc2l 2, cr15, [ip], #176 @ 0xb0 │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ adcsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andgt pc, r0, r4, asr #17 │ │ │ │ - blx 0xff4cfae4 │ │ │ │ + blx 0xff9cfae6 │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e5428 │ │ │ │ blcs 0x24e4c │ │ │ │ vsra.u64 , q5, #1 │ │ │ │ @ instruction: 0xf8848f5b │ │ │ │ @ instruction: 0xf8d5900e │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d7 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - msreq (UNDEF: 108), lr │ │ │ │ + msrcs (UNDEF: 100), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xfec4fb28 │ │ │ │ + blx 0xff14fb2a │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf14e47f0 │ │ │ │ - @ instruction: 0xf161bc53 │ │ │ │ - @ instruction: 0xf7fff92d │ │ │ │ + @ instruction: 0xf161bd67 │ │ │ │ + @ instruction: 0xf7fffa41 │ │ │ │ strtmi pc, [r8], -pc, asr #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe77 │ │ │ │ @ instruction: 0x463071ba │ │ │ │ - @ instruction: 0xf91ef161 │ │ │ │ + blx 0xccfb9c │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ @ instruction: 0xf64e4638 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ pop {r0, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf14e47f0 │ │ │ │ - svclt 0x0000ba8d │ │ │ │ + svclt 0x0000bba1 │ │ │ │ addseq r5, r6, r0, asr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r6, r3, r3, lsl #28 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3460c │ │ │ │ smlabblt fp, r8, r0, r3 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ vqadd.s32 d2, d12, d0 │ │ │ │ - @ instruction: 0xf016fafd │ │ │ │ + @ instruction: 0xf016fc11 │ │ │ │ stmib r0, {r4, r8, r9}^ │ │ │ │ andsle r4, sp, r0, lsl #12 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ tstlt fp, #131 @ 0x83 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c5731f │ │ │ │ @@ -3401,18 +3401,18 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d5d5d8 │ │ │ │ strtmi r1, [r2], -r0, asr #5 │ │ │ │ - @ instruction: 0xf64e2300 │ │ │ │ - vshr.s64 d23, d4, #64 │ │ │ │ + vcgt.s8 d18, d15, d0 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ strls r0, [r0], -lr, lsr #32 │ │ │ │ - stc2 1, cr15, [r4], #-344 @ 0xfffffea8 │ │ │ │ + ldc2 1, cr15, [r8, #-344]! @ 0xfffffea8 │ │ │ │ svclt 0x0000e7cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ strmi r4, [r4], ip, lsl #12 │ │ │ │ @@ -3421,29 +3421,29 @@ │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andvs r2, r8, r0, lsl #6 │ │ │ │ movwcc lr, #10692 @ 0x29c4 │ │ │ │ stmdblt r2, {r1, r4, fp, sp, lr}^ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xfff4fff0 │ │ │ │ + ldclt 2, cr15, [r0], {44} @ 0x2c │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf64fe7ea │ │ │ │ vmvn.i32 q9, #2560 @ 0x00000a00 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ rscle r2, pc, r0, lsl #20 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ stmdavs r5!, {r3, r5, r6, r7, r8, sl, ip, lr, pc}^ │ │ │ │ - sbcvc pc, r4, lr, asr #12 │ │ │ │ + adcsne pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc6822 │ │ │ │ strls r1, [r0, #-704] @ 0xfffffd40 │ │ │ │ - blx 0xff9cfcd2 │ │ │ │ + ldc2l 1, cr15, [sl], #344 @ 0x158 │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3515,74 +3515,74 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6aaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdavs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6aacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmvs r0, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmvs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6aaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdavs r0, {r0, r1, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andle r2, r7, sp, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf976f103 │ │ │ │ + blx 0xfe2cfd1c │ │ │ │ @ instruction: 0xf64f4602 │ │ │ │ vsubw.s8 , q0, d8 │ │ │ │ vcge.s8 d18, d26, d6 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vshr.s64 d20, d16, #64 │ │ │ │ ldmdavs r1, {r0, r2, r4, r5} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x104fe38 │ │ │ │ + mrrclt 1, 4, pc, r4, cr2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmiavs r0, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r0, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r0, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0, {r0, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0, {r0, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ movwcs r0, #2368 @ 0x940 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ ldmibeq fp, {r0, r1, r7, sl, fp, ip, lr} │ │ │ │ @@ -3600,66 +3600,66 @@ │ │ │ │ stmdavs r6, {r2, r3, r7, ip, sp} │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa5248 │ │ │ │ blcs 0x147ad4 │ │ │ │ strbmi sp, [r2, #-23] @ 0xffffffe9 │ │ │ │ ldrcc sp, [r1, #-2573] @ 0xfffff5f3 │ │ │ │ strbmi r4, [r5], #-1068 @ 0xfffffbd4 │ │ │ │ - stmdaeq r4, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmne ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svccs 0x0001f814 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ adcmi r4, r5, #176, 14 @ 0x2c00000 │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmple sp, r0, lsl #22 │ │ │ │ ble 0xffca4f40 │ │ │ │ - ldmibvc r4!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibne ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ @ instruction: 0x47b0ba12 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt fp, {r0, r1, r7, r8, fp, sp, lr}^ │ │ │ │ ble 0xff5a4f78 │ │ │ │ - ldmibvc ip!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibne r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ blt 0x14b63ec │ │ │ │ @ instruction: 0x47b0b292 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfef24fac │ │ │ │ - ldmibvc ip!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibne r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ sbfxmi r8, sl, #20, #17 │ │ │ │ ldclle 5, cr4, [r7], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfe924fdc │ │ │ │ - ldmibvc r4!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibne ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -3671,51 +3671,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - tstpeq ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ bhi 0xba5a10 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3d80 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s32 q8, , q10 │ │ │ │ - vceq.f32 d31, d15, d21 │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + vrecps.f32 d31, d15, d25 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blx 0x114832 │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ vmin.s8 d20, d31, d28 │ │ │ │ - vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ andlt r0, r3, lr, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - tstpeq ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ - vadd.f32 d29, d15, d17 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + @ instruction: 0xf64fdd21 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ @ instruction: 0x465c0033 │ │ │ │ beq 0x4e2e8 │ │ │ │ - beq 0x3504f4 │ │ │ │ + bcs 0x1504f4 │ │ │ │ beq 0xbd06bc │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ bl 0x10d9e50 │ │ │ │ ldrmi r7, [r8, r4, ror #7]! │ │ │ │ ldrbmi r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ adcmi r4, r6, #53477376 @ 0x3300000 │ │ │ │ @@ -3736,50 +3736,50 @@ │ │ │ │ stmibvs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi r4, [sp], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ bl 0x56194 │ │ │ │ - @ instruction: 0xf17b71c3 │ │ │ │ - @ instruction: 0x4603ff5d │ │ │ │ + @ instruction: 0xf17c71c3 │ │ │ │ + @ instruction: 0x4603f871 │ │ │ │ ldrmi fp, [r8], -r8, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r5, r0, lsr sp │ │ │ │ andcs r9, r3, #1 │ │ │ │ - @ instruction: 0xf17b6828 │ │ │ │ - @ instruction: 0xf8d4ffe3 │ │ │ │ + @ instruction: 0xf17c6828 │ │ │ │ + @ instruction: 0xf8d4f8f7 │ │ │ │ blls 0x57e68 │ │ │ │ eorle r2, r4, r3, lsl #18 │ │ │ │ andsle r2, r3, r6, lsl #18 │ │ │ │ @ instruction: 0xee1d4a18 │ │ │ │ ldmdbpl r1, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ movwls r6, #6184 @ 0x1828 │ │ │ │ - @ instruction: 0xf8d2f17c │ │ │ │ + @ instruction: 0xf9e6f17c │ │ │ │ blls 0x664c4 │ │ │ │ stmdacs r0, {r4, r8, ip, lr} │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ - @ instruction: 0xff96f17b │ │ │ │ + @ instruction: 0xf8aaf17c │ │ │ │ ldrb r2, [r4, r1, lsl #6] │ │ │ │ vadd.i8 d22, d1, d24 │ │ │ │ - vsubl.s8 q8, d0, d24 │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ mrc 2, 0, r0, cr13, cr4, {1} │ │ │ │ - @ instruction: 0xf17b4f70 │ │ │ │ - bmi 0x2d3b98 │ │ │ │ + @ instruction: 0xf17c4f70 │ │ │ │ + bmi 0x2d1fe8 │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ bicle r2, r6, r0, lsl #18 │ │ │ │ andcs lr, r2, #59244544 @ 0x3880000 │ │ │ │ stmdavs r8!, {r0, r8, sp} │ │ │ │ svcmi 0x0070ee1d │ │ │ │ - @ instruction: 0xf17b9301 │ │ │ │ - bmi 0x113b7c │ │ │ │ + @ instruction: 0xf17c9301 │ │ │ │ + bmi 0x111fcc │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xd1b82900 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3790,15 +3790,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strbmi r0, [r8], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf8dd6280 │ │ │ │ vmls.i16 d8, d5, d0[1] │ │ │ │ - stmdbge r6, {r1, r3, r4, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r1, r4, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xff78f7ff │ │ │ │ cmple pc, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a35 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldmib sp, {r0, r1, r2, r9, fp, ip, pc}^ │ │ │ │ @@ -3815,47 +3815,47 @@ │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r7, #436207616 @ 0x1a000000 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdals r6, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0x1fe970 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - blx 0x5d035a │ │ │ │ + stc2 1, cr15, [sl], #-496 @ 0xfffffe10 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b89a07 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ stmdage r6, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff1af17b │ │ │ │ + @ instruction: 0xf82ef17c │ │ │ │ blmi 0x69bd84 │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, r4, lsr #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf50dd129 │ │ │ │ smlabbcs r0, r5, sp, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc lr, [r0], -r7 │ │ │ │ - msreq R8_fiq, pc │ │ │ │ + msrcs R8_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xe7e04798 │ │ │ │ strb r4, [r2, r0, lsr #12]! │ │ │ │ adcsle r2, r0, r0, lsl #20 │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ strbmi r6, [r8], -r0, lsl #7 │ │ │ │ vsubl.s32 , d6, d3 │ │ │ │ - bls 0x113978 │ │ │ │ + bls 0x113d78 │ │ │ │ ldmdavs ip!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - orrseq pc, r8, pc, asr #4 │ │ │ │ + orrscs pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmib sp, {r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ strmi r2, [r0, r4, lsl #6]! │ │ │ │ vqdmlsl.s32 q7, d23, d9[0] │ │ │ │ - svclt 0x0000f855 │ │ │ │ + svclt 0x0000f955 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6aff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3873,48 +3873,48 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9e54 │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf17c9400 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blls 0x10861c │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - mcr2 1, 5, pc, cr10, cr11, {3} @ │ │ │ │ + @ instruction: 0xffbef17b │ │ │ │ blmi 0x39be64 │ │ │ │ blls 0x26decc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ vhadd.s8 d19, d15, d0 │ │ │ │ - vsra.s64 d16, d28, #64 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ - vqdmlsl.s32 q7, d22, d5[1] │ │ │ │ - svclt 0x0000fffd │ │ │ │ + vqdmlsl.s32 q7, d23, d5[1] │ │ │ │ + svclt 0x0000f8fd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c744 │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, , d0 │ │ │ │ - stmdbge r4, {r1, r4, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r3, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8dd4602 │ │ │ │ @@ -3931,23 +3931,23 @@ │ │ │ │ movweq lr, #15218 @ 0x3b72 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x94738 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - blx 0xbd0528 │ │ │ │ + blx 0x10d052a │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s32 q2, d6, d10[0] │ │ │ │ - @ instruction: 0xf1c9fe25 │ │ │ │ + @ instruction: 0xf1c9ff25 │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x656f64 │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -3958,97 +3958,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ vhadd.s8 , , │ │ │ │ - vsra.s64 d16, d8, #64 │ │ │ │ + vsra.s64 d18, d0, #64 │ │ │ │ ldmdavs r4!, {r1, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf17ba804 │ │ │ │ - strdcs pc, [r1], -sp │ │ │ │ + andcs pc, r1, r1, lsl pc @ │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ - vqdmlsl.s32 q7, d22, d12[1] │ │ │ │ - vrecps.f32 , , │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vqdmlsl.s32 q7, d23, d12[1] │ │ │ │ + vtst.8 , , │ │ │ │ + vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0x1140ac │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff74f271 │ │ │ │ + @ instruction: 0xf88cf272 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - eorseq r1, r4, r4, lsr r0 │ │ │ │ + eorseq r1, r4, ip, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr5, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, , d0 │ │ │ │ - strtmi lr, [r8], -r0, ror #25 │ │ │ │ + @ instruction: 0x4628edf8 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff6405 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548518 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -ip, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 5, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr0, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2355 @ 0x933 │ │ │ │ @ instruction: 0xf17cab02 │ │ │ │ - ldmiblt r8, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf17ba806 │ │ │ │ - mulcs r1, sp, sp │ │ │ │ + @ instruction: 0x2001feb1 │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vmul.i8 d21, d15, d18 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf102012e │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdmi lr, [r0], -r5 │ │ │ │ ldrb r4, [pc, r0, lsr #15] │ │ │ │ strb r4, [r1, r0, lsr #12]! │ │ │ │ - cdp2 2, 14, cr15, cr12, cr6, {5} │ │ │ │ - msrne R12_usr, pc │ │ │ │ + @ instruction: 0xffecf2a6 │ │ │ │ + tstpcc ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r4, pc, asr #4 │ │ │ │ + eorscc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ - vhsub.s , , │ │ │ │ - svclt 0x0000ff09 │ │ │ │ + vhsub.s , q1, │ │ │ │ + svclt 0x0000f821 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ + eorseq r1, r4, r0, asr #4 │ │ │ │ strlt r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ vmax.s8 d20, d0, d2 │ │ │ │ - vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ ldmib r3, {r0, r4, r5, r8}^ │ │ │ │ ldrbtmi lr, [r3], -r0 │ │ │ │ bl 0x15226c │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4081,60 +4081,60 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r3, lsr fp │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [r2], #-596 @ 0xfffffdac │ │ │ │ + stcl 2, cr15, [sl, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4632f991 │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ mvnseq pc, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ bicseq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54288 @ 0xd410 │ │ │ │ ldrls r2, [r2], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ @ instruction: 0x93219614 │ │ │ │ vcge.s8 d25, d0, d3 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vsubw.s8 q10, q0, d1 │ │ │ │ movwls r0, #809 @ 0x329 │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ blls 0x3c2958 │ │ │ │ biclt fp, lr, r3, ror #6 │ │ │ │ - stmdane ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdacc r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strtmi lr, [ip], #-2 │ │ │ │ andsle r1, r1, r6, ror fp │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - stc2 2, cr15, [r6], {166} @ 0xa6 │ │ │ │ + stc2 2, cr15, [r6, #664] @ 0x298 │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r0], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r5, lsl #12 │ │ │ │ - cdp2 2, 11, cr15, cr8, cr5, {4} │ │ │ │ + @ instruction: 0xffd0f285 │ │ │ │ ble 0xffa9f610 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movtmi pc, #37444 @ 0x9244 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [ip, lr, lsl #6] │ │ │ │ - cdp2 2, 2, cr15, cr6, cr6, {5} │ │ │ │ + @ instruction: 0xff26f2a6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0616880 │ │ │ │ @@ -4154,44 +4154,44 @@ │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ @ instruction: 0xff02f061 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0xfe850d08 │ │ │ │ + ldc 2, cr15, [r8], #596 @ 0x254 │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf924f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vqdmlal.s q9, d0, d1[1] │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - bicsne pc, r1, #64, 4 │ │ │ │ + movwmi pc, #4672 @ 0x1240 @ │ │ │ │ msreq CPSR_fc, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44abcc │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - ldmdbne r8!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbcc r0!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s32 , d6, d0 │ │ │ │ - blls 0x4532f8 │ │ │ │ + blls 0x4536f8 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vaddl.s8 q1, d5, d10 │ │ │ │ - stccs 14, cr15, [r0], {43} @ 0x2b │ │ │ │ + stccs 15, cr15, [r0], {67} @ 0x43 │ │ │ │ blmi 0x5caec0 │ │ │ │ blls 0xaee398 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4203,101 +4203,101 @@ │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ - vaddl.s8 q0, d4, d30 │ │ │ │ - bfc pc, (invalid: 31:20) @ │ │ │ │ - stc2 2, cr15, [r6, #664] @ 0x298 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ + vaddl.s8 q0, d5, d30 │ │ │ │ + @ instruction: 0xe7d4f8b7 │ │ │ │ + cdp2 2, 8, cr15, cr6, cr6, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r6, lsl sp │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ @ instruction: 0x46894630 │ │ │ │ vcgt.s32 d9, d11, d2 │ │ │ │ - strls pc, [r0], #-3163 @ 0xfffff3a5 │ │ │ │ + strls pc, [r0], #-3439 @ 0xfffff291 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ bvs 0xff965cb4 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ bllt 0xfe42625c │ │ │ │ stcle 2, cr4, [r2, #-536]! @ 0xfffffde8 │ │ │ │ ldmcc pc!, {r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ vadd.f32 d25, d9, d2 │ │ │ │ - vbic.i16 d20, #2048 @ 0x0800 │ │ │ │ + vbic.i16 d22, #0 @ 0x0000 │ │ │ │ @ instruction: 0x96030b32 │ │ │ │ bcc 0x107f0 │ │ │ │ - strne pc, [r4], pc, asr #4 │ │ │ │ + ldrbtcc pc, [ip], -pc, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0xf1c744b8 │ │ │ │ bl 0x2567e8 │ │ │ │ strtmi r0, [sl], -sl, lsl #6 │ │ │ │ @ instruction: 0x06db4631 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f81a │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ mvnle r4, r2, asr #11 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #28 │ │ │ │ - ldc2 2, cr15, [r6], {43} @ 0x2b │ │ │ │ + stc2 2, cr15, [sl, #172]! @ 0xac │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ vhadd.s8 d19, d15, d0 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ vmin.s32 d4, d11, d24 │ │ │ │ - ldrtmi pc, [r0], -r1, lsl #25 @ │ │ │ │ + @ instruction: 0x4630fd95 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0x13a4f24f │ │ │ │ + orrscc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x0000e798 │ │ │ │ - @ instruction: 0x13acf24f │ │ │ │ + @ instruction: 0x33a4f24f │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ strlt r4, [r0, #-1684] @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - msrcs (UNDEF: 96), r0 │ │ │ │ + cmppmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrd lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ strlt r4, [r0, #-1668] @ 0xfffff97c │ │ │ │ @ instruction: 0xf1bc9801 │ │ │ │ andle r0, r9, r5, lsl #30 │ │ │ │ - @ instruction: 0x11b4f24f │ │ │ │ + @ instruction: 0x31acf24f │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrdcc lr, [r0], -r0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ ldrmi lr, [r8, -r4, lsl #22] │ │ │ │ ldrd lr, [r0], -r0 │ │ │ │ - bicne pc, r8, pc, asr #4 │ │ │ │ + biccc pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adccs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ vaddw.s16 q1, , d0 │ │ │ │ - @ instruction: 0x4603ea94 │ │ │ │ + strmi lr, [r3], -ip, lsr #23 │ │ │ │ ldclcc 0, cr15, [pc], #316 @ 0x14610 │ │ │ │ vhadd.s8 d18, d4, d4 │ │ │ │ vaddw.s8 q10, q8, d1 │ │ │ │ vrhadd.s8 d16, d4, d1 │ │ │ │ vmvn.i32 q10, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8c30201 │ │ │ │ stmib r3, {r2, r7, lr, pc}^ │ │ │ │ @@ -4309,15 +4309,15 @@ │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - b 0x1ad0f74 │ │ │ │ + bl 0xfe0d0f74 │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ addmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4333,46 +4333,46 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strcs pc, [r4], #-591 @ 0xfffffdb1 │ │ │ │ + ldrbtcc pc, [ip], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + cmppcs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvncc pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s64 d9, d0, d9 │ │ │ │ - svclt 0x0000feaf │ │ │ │ + svclt 0x0000ffc3 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e4f8cc │ │ │ │ blmi 0x4c07c8 │ │ │ │ stmdavs r4, {r0, r1, r2, r9, fp, sp, pc}^ │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blne 0x15270c │ │ │ │ andeq lr, r1, #3358720 @ 0x334000 │ │ │ │ - stc2 2, cr15, [ip, #212] @ 0xd4 │ │ │ │ + mcr2 2, 5, pc, cr0, cr5, {1} @ │ │ │ │ blmi 0x2fa5d4 │ │ │ │ ldmdavs sl, {r6, fp, sp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r4, r0, lsr #23 │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s32 q2, q8, #6 │ │ │ │ - svclt 0x0000fc4b │ │ │ │ + svclt 0x0000fd4b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vrsra.s64 d18, d0, #64 │ │ │ │ ldmdavs ip, {r1, r2, r4, r7, r8, r9} │ │ │ │ @@ -4383,15 +4383,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsble r2, r1, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -4797,28 +4797,28 @@ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ stmib r0, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8983602 │ │ │ │ bcs 0x1ccd4 │ │ │ │ svcge 0x005bf43f │ │ │ │ @ instruction: 0xe718463c │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x5515ba │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + stc2 2, cr15, [r8], #-228 @ 0xffffff1c │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, pc, asr #4 │ │ │ │ + submi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s , , q6 │ │ │ │ - svclt 0x0000f8fb │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ + svclt 0x0000fa13 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6befc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x100f18 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4847,40 +4847,40 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd00 │ │ │ │ svclt 0x00010f01 │ │ │ │ andgt pc, r4, r0, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ andcs sp, r0, sp, ror #1 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xfecd167c │ │ │ │ + blx 0xff1d167e │ │ │ │ stmiblt fp!, {r0, r1, r4, r9, sl, fp, ip, sp, lr} │ │ │ │ movwcs r6, #2257 @ 0x8d1 │ │ │ │ subvs r2, r1, r0, lsl #4 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x2a6740 │ │ │ │ adcsne pc, fp, #64, 4 │ │ │ │ - blx 0xfe6d16ac │ │ │ │ - rsbscs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + blx 0xfebd16ae │ │ │ │ + rsbsmi pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s64 d1, d25, d21 │ │ │ │ - svclt 0x0000fa8b │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ + svclt 0x0000fb9f │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r4, r0, lsl #1 │ │ │ │ ldrmi r2, [pc], -r0, lsl #8 │ │ │ │ b 0x13e7ce8 │ │ │ │ @@ -5289,20 +5289,20 @@ │ │ │ │ ldrcs r8, [r0], #-430 @ 0xfffffe52 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf24fae7f │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0xfee15534 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [r0, #-448]! @ 0xfffffe40 │ │ │ │ + mcr2 2, 2, pc, cr8, cr0, {3} @ │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a1 │ │ │ │ eorle r0, r9, r4, lsl #30 │ │ │ │ bicshi pc, pc, r0, asr #4 │ │ │ │ @ instruction: 0xf89168c8 │ │ │ │ @@ -5329,21 +5329,21 @@ │ │ │ │ stccs 5, cr14, [r0], {107} @ 0x6b │ │ │ │ rscshi pc, r6, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e731 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ vmla.f32 d26, d15, d23 │ │ │ │ - vrshr.s64 d18, d28, #64 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s d4, d24, d15 │ │ │ │ - teqpmi r8, #3760 @ p-variant is OBSOLETE @ 0xeb0 │ │ │ │ + teqpmi r8, #1020 @ p-variant is OBSOLETE @ 0x3fc │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strb r4, [sp, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorvc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e517 │ │ │ │ @@ -5477,16 +5477,16 @@ │ │ │ │ beq 0x191880 │ │ │ │ @ instruction: 0xf04fe762 │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ @ instruction: 0xf7ff0905 │ │ │ │ @ instruction: 0x4653bb7d │ │ │ │ sbcle r2, r5, r0, lsl #22 │ │ │ │ ldrbt r2, [pc], -r0, lsl #8 │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ + eorseq r1, r4, ip, asr #5 │ │ │ │ ldmdahi r1, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ orreq pc, r1, r1, asr #32 │ │ │ │ blcs 0x357b4 │ │ │ │ addshi pc, r9, r0 │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000200 │ │ │ │ @ instruction: 0xf02240fe │ │ │ │ @@ -5503,15 +5503,15 @@ │ │ │ │ tstmi r8, #220, 24 @ 0xdc00 │ │ │ │ bl 0xfebcf194 │ │ │ │ andcs r0, r0, r7, lsl #6 │ │ │ │ ldcleq 0, cr6, [fp, #-800] @ 0xfffffce0 │ │ │ │ strb r6, [sl], -fp, lsl #1 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ vmlsl.s32 q7, d5, d13[1] │ │ │ │ - @ instruction: 0xf1bafb65 │ │ │ │ + @ instruction: 0xf1bafc65 │ │ │ │ andle r0, sl, r6, lsl #30 │ │ │ │ svceq 0x0005f1ba │ │ │ │ svcge 0x0065f47f │ │ │ │ svceq 0x000cf010 │ │ │ │ stmdbge sl, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mcrge 4, 1, pc, cr4, cr15, {3} @ │ │ │ │ ldmib sp, {r2, r3, r4, r6, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -5519,66 +5519,66 @@ │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe727af36 │ │ │ │ @ instruction: 0xf4bf45ae │ │ │ │ @ instruction: 0xe723af32 │ │ │ │ - sbcscs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + sbcmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d25 │ │ │ │ vqsub.s64 d2, d8, d6 │ │ │ │ - vadd.f32 , , │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vceq.f32 d31, d31, d1 │ │ │ │ + vmlal.s q10, d16, d0[5] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vqdmulh.s d4, d8, d17 │ │ │ │ - vmla.f32 , , │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf24ffe73 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x755d08 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d8 │ │ │ │ - @ instruction: 0xf1b9fd51 │ │ │ │ + @ instruction: 0xf1b9fe65 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ vqdmulh.s q13, , │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x5d5d24 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - andcs pc, r0, r3, asr #26 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + andcs pc, r0, r7, asr lr @ │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - andcs pc, r0, r5, lsr sp @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, r9, asr #28 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #11264 @ 0x2c00 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - vadd.f32 d31, d15, d27 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + @ instruction: 0xf24ffe3f │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x195970 │ │ │ │ vqsub.s64 q9, q0, │ │ │ │ - svclt 0x0000fb13 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + svclt 0x0000fc2b │ │ │ │ + eorseq r1, r4, ip, asr #5 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r8], #568 @ 0x238 │ │ │ │ svceq 0x00c52600 │ │ │ │ stclpl 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ @@ -5979,20 +5979,20 @@ │ │ │ │ ldrcs r8, [r0, #-439] @ 0xfffffe49 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf0457a90 │ │ │ │ strmi r0, [r3], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d31, d10 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0xfee95ffc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffccf26f │ │ │ │ + @ instruction: 0xf8e4f270 │ │ │ │ movweq lr, #39507 @ 0x9a53 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ str r4, [r1, fp, asr #12]! │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 d29, d0, d24 │ │ │ │ stmiavs r8, {r3, r5, r6, r7, r8, pc}^ │ │ │ │ @@ -6018,21 +6018,21 @@ │ │ │ │ ldrb r7, [sp, #-2124]! @ 0xfffff7b4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-250] @ 0xffffff06 │ │ │ │ ldr r6, [r6, -r8, lsl #17]! │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ stmdbge r4, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - adcscs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + adcsmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xfe49e830 │ │ │ │ - @ instruction: 0xf988f238 │ │ │ │ + blx 0xfe7528cc │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf008e5da │ │ │ │ strbmi r0, [ip], ip │ │ │ │ @ instruction: 0xf88da908 │ │ │ │ str r3, [r9, #-33]! @ 0xffffffdf │ │ │ │ @@ -6169,16 +6169,16 @@ │ │ │ │ strcc r0, [sl, r8]! │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r3, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff7109 │ │ │ │ @ instruction: 0xf04fbba7 │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ ldrb r0, [r6, -r5, lsl #18] │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ + eorseq r1, r4, ip, asr #5 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ bllt 0x1f5423c │ │ │ │ blcs 0x27b90 │ │ │ │ strcs sp, [r0, #-181] @ 0xffffff4b │ │ │ │ blvc 0x154fbfc │ │ │ │ @ instruction: 0xf0438813 │ │ │ │ @@ -6186,26 +6186,26 @@ │ │ │ │ strteq fp, [r0], -r4, ror #2 │ │ │ │ movweq pc, #836 @ 0x344 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #228, 18 @ 0x390000 │ │ │ │ blvc 0x154fc68 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - cdp2 2, 2, cr15, cr14, cr15, {3} │ │ │ │ + @ instruction: 0xff46f26f │ │ │ │ movweq lr, #35758 @ 0x8bae │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl sl │ │ │ │ @ instruction: 0xf040e641 │ │ │ │ strbt r4, [r5], -r0, lsl #1 │ │ │ │ - ldc2l 2, cr15, [r8, #656]! @ 0x290 │ │ │ │ + cdp2 2, 15, cr15, cr8, cr4, {5} │ │ │ │ svceq 0x0006f1b9 │ │ │ │ @ instruction: 0xf1b9d00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf018af5f │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa908 │ │ │ │ @ instruction: 0xe654ae1b │ │ │ │ @@ -6214,60 +6214,60 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0030f4ff │ │ │ │ adcmi lr, lr, #8650752 @ 0x840000 │ │ │ │ svcge 0x002cf67f │ │ │ │ vaba.s8 d30, d15, d13 │ │ │ │ - vrshr.s64 q9, q0, #64 │ │ │ │ + vmlal.s q10, d16, d0[2] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x95e2f4 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf800f238 │ │ │ │ - rsccs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xf914f238 │ │ │ │ + rscmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ - vqsub.s64 d2, d7, d7 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + vqsub.s64 d2, d8, d7 │ │ │ │ + vmla.i8 d31, d15, d5 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x6167e4 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ - vshl.s64 d9, d0, d7 │ │ │ │ - @ instruction: 0xf1bcffe3 │ │ │ │ + vshl.s64 d9, d0, d8 │ │ │ │ + @ instruction: 0xf1bcf8f7 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ vqdmulh.s q13, , │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x496800 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s d9, d7, d0 │ │ │ │ - ldrdcs pc, [r0], -r5 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + vhadd.s d9, d8, d0 │ │ │ │ + andcs pc, r0, r9, ror #17 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s d9, d7, d0 │ │ │ │ - andcs pc, r0, r7, asr #31 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + vhadd.s d9, d8, d0 │ │ │ │ + ldrdcs pc, [r0], -fp │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #6144 @ 0x1800 │ │ │ │ - vhadd.s d9, d7, d0 │ │ │ │ - svclt 0x0000ffbd │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + vhadd.s d9, d8, d0 │ │ │ │ + svclt 0x0000f8d1 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, ip, asr #5 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, r0, r1, lsl #1 │ │ │ │ vqrdmlsh.s q8, , d1[3] │ │ │ │ strtmi r5, [ip], -sl, lsl #14 │ │ │ │ @@ -6719,21 +6719,21 @@ │ │ │ │ @ instruction: 0xf1bb2600 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf89c80b5 │ │ │ │ @ instruction: 0xf045000a │ │ │ │ strmi r0, [r1], -r0, asr #10 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, pc, asr #4 │ │ │ │ + submi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - tstpmi r3, #12288 @ p-variant is OBSOLETE @ 0x3000 │ │ │ │ + tstpmi r3, #27648 @ p-variant is OBSOLETE @ 0x6c00 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xe7a84613 │ │ │ │ stmdale ip, {r2, r8, fp, sp} │ │ │ │ @ instruction: 0xf1b9aa06 │ │ │ │ andsle r0, r0, r6, lsl #30 │ │ │ │ blx 0x11fb00 │ │ │ │ @@ -6768,19 +6768,19 @@ │ │ │ │ bge 0x1b715c │ │ │ │ ldrdcc lr, [r2, -r2] │ │ │ │ @ instruction: 0xf1b9e7e1 │ │ │ │ suble r0, sp, r4, lsl #30 │ │ │ │ @ instruction: 0xf1b9d8f8 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ vfma.f32 d26, d31, d8 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0xfe4d7048 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - blx 0xfec5347a │ │ │ │ + stc2l 2, cr15, [r4], {55} @ 0x37 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ @ instruction: 0xf89cacef │ │ │ │ @ instruction: 0xf00e3002 │ │ │ │ bge 0x197bdc │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf88d095b │ │ │ │ @@ -6812,21 +6812,21 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-135] @ 0xffffff79 │ │ │ │ ldreq r6, [r6, #-2192]! @ 0xfffff770 │ │ │ │ str r6, [r4, #2257] @ 0x8d1 │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ bge 0x1c6894 │ │ │ │ stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ - adcscs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + adcsmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x191f498 │ │ │ │ - blx 0x1553532 │ │ │ │ + stc2l 2, cr15, [r8], #-220 @ 0xffffff24 │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf002e51a │ │ │ │ strmi r0, [r9], ip, lsl #8 │ │ │ │ @ instruction: 0xf88daa0a │ │ │ │ strbt r6, [r8], #-41 @ 0xffffffd7 │ │ │ │ @@ -6916,95 +6916,95 @@ │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x894dc4 │ │ │ │ tstcs r5, r0, lsr #4 │ │ │ │ @ instruction: 0x465ee552 │ │ │ │ adcle r2, sp, r0, lsl #28 │ │ │ │ strbt r2, [ip], -r0, lsl #10 │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + eorseq r1, r4, ip, asr #5 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ addeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sp], -r3, lsl #3 │ │ │ │ andeq pc, r0, #201326593 @ 0xc000001 │ │ │ │ ldrbmi pc, [lr, #5]! @ │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ b 0x1159578 │ │ │ │ vrhadd.u8 d16, d3, d2 │ │ │ │ ldr r0, [r5], r0, lsl #6 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xf85af26f │ │ │ │ + @ instruction: 0xf972f26f │ │ │ │ movweq pc, #4366 @ 0x110e @ │ │ │ │ b 0x10d99a4 │ │ │ │ beq 0xfffebb58 │ │ │ │ smullsvs r6, r7, r3, r0 │ │ │ │ @ instruction: 0xf041e631 │ │ │ │ ldrbt r4, [r8], -r0, lsl #3 │ │ │ │ andle r2, fp, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012ae82 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47faa0a │ │ │ │ pkhbt sl, r7, r3, lsl #28 │ │ │ │ - @ instruction: 0xf816f2a4 │ │ │ │ + @ instruction: 0xf916f2a4 │ │ │ │ movwmi lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrsmi r4, r3, r4, lsl #5 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {7} @ │ │ │ │ adcmi lr, pc, #56, 12 @ 0x3800000 │ │ │ │ mcrge 6, 2, pc, cr3, cr15, {3} @ │ │ │ │ vmin.s8 d30, d15, d20 │ │ │ │ - vrshr.s64 q9, q0, #64 │ │ │ │ + vmlal.s q10, d16, d0[2] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x75ee9c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0xb53780 │ │ │ │ - rsccs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + blx 0x1053782 │ │ │ │ + rscmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55f718 │ │ │ │ - blx 0x7d379c │ │ │ │ - strcc pc, [r0], #-591 @ 0xfffffdb1 │ │ │ │ + blx 0xcd379e │ │ │ │ + ldrbtmi pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x4537b8 │ │ │ │ + blx 0x9537ba │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xd37d4 │ │ │ │ + blx 0x5d37d6 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x1573bc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf9f8f237 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + blx 0x3537ea │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, ip, asr #5 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #576 @ 0x240 │ │ │ │ b 0x13e0734 │ │ │ │ @ instruction: 0xf3c03ed0 │ │ │ │ @@ -7412,20 +7412,20 @@ │ │ │ │ ldrcs r8, [r0], #-433 @ 0xfffffe4f │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d31, d6 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0xfee97660 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [sl], {110} @ 0x6e │ │ │ │ + ldc2 2, cr15, [r2, #440]! @ 0x1b8 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a3 │ │ │ │ eorle r0, r8, r4, lsl #30 │ │ │ │ mvnhi pc, r0, asr #4 │ │ │ │ stmdavc sp, {r3, r6, r7, fp, sp, lr}^ │ │ │ │ @@ -7451,21 +7451,21 @@ │ │ │ │ stccs 5, cr14, [r0], {114} @ 0x72 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e730 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ vmla.f32 d26, d15, d29 │ │ │ │ - vrshr.s64 d18, d28, #64 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vpadd.i d4, d22, d2 │ │ │ │ - teqpmi r8, #1392 @ p-variant is OBSOLETE @ 0x570 │ │ │ │ + teqpmi r8, #428 @ p-variant is OBSOLETE @ 0x1ac │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ ldrb r4, [r8, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorcc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e51d │ │ │ │ @@ -7602,40 +7602,40 @@ │ │ │ │ @ instruction: 0xf7ff2008 │ │ │ │ mlacs r0, fp, fp, fp │ │ │ │ beq 0x1939bc │ │ │ │ @ instruction: 0xf04fe75a │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ @ instruction: 0xf7ff0905 │ │ │ │ svclt 0x0000bb76 │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ + eorseq r1, r4, ip, asr #5 │ │ │ │ blcs 0x291e8 │ │ │ │ strcs sp, [r0], #-184 @ 0xffffff48 │ │ │ │ blvc 0x159126c │ │ │ │ @ instruction: 0xf0438813 │ │ │ │ andshi r0, r3, r1, lsl #7 │ │ │ │ strteq fp, [r8], -r5, ror #2 │ │ │ │ movweq pc, #837 @ 0x345 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #3883008 @ 0x3b4000 │ │ │ │ blvc 0x15912d4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64512 @ 0xfc00 │ │ │ │ - blx 0xd429a │ │ │ │ + ldc2 2, cr15, [sl], {110} @ 0x6e │ │ │ │ movweq lr, #60328 @ 0xeba8 │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl lr │ │ │ │ @ instruction: 0xf040e647 │ │ │ │ strbt r4, [sl], -r0, lsl #1 │ │ │ │ - blx 0xff354384 │ │ │ │ + blx 0xff354386 │ │ │ │ svceq 0x0006f1ba │ │ │ │ @ instruction: 0xf1bad00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf010af62 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa90a │ │ │ │ ldrb sl, [r9], -r1, lsr #28 │ │ │ │ @@ -7644,59 +7644,59 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0033f4ff │ │ │ │ ldrbmi lr, [r6, #-1828]! @ 0xfffff8dc │ │ │ │ svcge 0x002ff67f │ │ │ │ vabd.s8 d30, d15, d16 │ │ │ │ - vrshr.s64 q9, q0, #64 │ │ │ │ + vmlal.s q10, d16, d0[2] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x91f94c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4], {54} @ 0x36 │ │ │ │ - rsccs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + stc2l 2, cr15, [r8, #216]! @ 0xd8 │ │ │ │ + rscmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7201c8 │ │ │ │ - stc2l 2, cr15, [r6], {54} @ 0x36 │ │ │ │ - strcc pc, [r0], #-591 @ 0xfffffdb1 │ │ │ │ + ldc2l 2, cr15, [sl, #216] @ 0xd8 │ │ │ │ + ldrbtmi pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [r8], #216 @ 0xd8 │ │ │ │ + stc2l 2, cr15, [ip, #216] @ 0xd8 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ blge 0x10d4a90 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2 2, cr15, [sl], #216 @ 0xd8 │ │ │ │ + ldc2 2, cr15, [lr, #216]! @ 0xd8 │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [ip], {54} @ 0x36 │ │ │ │ + ldc2 2, cr15, [r0, #216]! @ 0xd8 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x197e88 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [r2], {54} @ 0x36 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + stc2 2, cr15, [r6, #216]! @ 0xd8 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, ip, asr #5 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ strmi r7, [r3], -r2, lsl #16 │ │ │ │ bcs 0x1661f8 │ │ │ │ ldm pc, {r1, r2, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorscs pc, fp, #2 │ │ │ │ movweq r3, #12578 @ 0x3122 │ │ │ │ ldrdgt lr, [r2, -r0] │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @@ -7752,20 +7752,20 @@ │ │ │ │ vqsub.s8 d22, d16, d0 │ │ │ │ ldrb r3, [r0, r9, ror #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6ecdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0xd7fa8 │ │ │ │ rscvs pc, sl, #64, 4 │ │ │ │ vhadd.s d9, d6, d0 │ │ │ │ - svclt 0x0000fc01 │ │ │ │ - eorseq r1, r4, r0, lsl r1 │ │ │ │ + svclt 0x0000fd15 │ │ │ │ + eorseq r1, r4, r8, lsl #6 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ ldrmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ @@ -8613,20 +8613,20 @@ │ │ │ │ blge 0x439560 │ │ │ │ andvc lr, r2, #3457024 @ 0x34c000 │ │ │ │ bls 0x1927a0 │ │ │ │ @ instruction: 0xf0002a04 │ │ │ │ ldmle r7!, {r0, r4, r7, pc}^ │ │ │ │ bcs 0x7f06c │ │ │ │ bge 0xc95958 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bd0 │ │ │ │ ldrtmi r7, [r8], -r1, ror #5 │ │ │ │ vabd.s d9, d5, d0 │ │ │ │ - stmdbcs r2, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r2, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0xfef95a74 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ @ instruction: 0xf1a39a02 │ │ │ │ blx 0xfecd9488 │ │ │ │ @ instruction: 0xf002f383 │ │ │ │ ldmdbeq fp, {r2, r3, r8, r9, sl}^ │ │ │ │ subcc pc, r1, sp, lsl #17 │ │ │ │ @@ -8688,22 +8688,22 @@ │ │ │ │ tstls sp, r8, lsl #4 │ │ │ │ ldr r9, [ip, #270] @ 0x10e │ │ │ │ @ instruction: 0xf7ff785b │ │ │ │ blls 0xc72a8 │ │ │ │ smuadeq ip, r3, r0 │ │ │ │ blge 0x4485e4 │ │ │ │ bge 0x655b84 │ │ │ │ - adcscs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + adcsmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d3 │ │ │ │ vqsub.s64 d2, d5, d2 │ │ │ │ - ldmdbcs pc!, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbcs pc!, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0x81b7f300 │ │ │ │ teqpeq pc, r1, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ rscshi pc, r2, r0 │ │ │ │ @ instruction: 0x464b461f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, #-417]! @ 0xfffffe5f │ │ │ │ @ instruction: 0xf1c19209 │ │ │ │ @@ -8824,16 +8824,16 @@ │ │ │ │ @ instruction: 0x2120e413 │ │ │ │ tstcs r5, r2, lsl #2 │ │ │ │ strb r9, [r3, r5, lsl #2]! │ │ │ │ strmi r4, [r9], ip, asr #13 │ │ │ │ @ instruction: 0x4641461c │ │ │ │ @ instruction: 0x46c84615 │ │ │ │ blt 0xbd6ba4 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r4, lsr #2 │ │ │ │ + eorseq r1, r4, r0, ror r3 │ │ │ │ + eorseq r1, r4, ip, lsl r3 │ │ │ │ stmdbeq r1, {r1, r2, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ tsteq r4, r5, asr sl │ │ │ │ @ instruction: 0xf64bbf04 │ │ │ │ @ instruction: 0xf6cf7191 │ │ │ │ strdle r7, [r0], -pc @ │ │ │ │ mcr2 10, 4, pc, cr4, cr4, {5} @ │ │ │ │ @@ -9025,79 +9025,79 @@ │ │ │ │ svceq 0x0006f1be │ │ │ │ @ instruction: 0xf1bed00c │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf014acb5 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab16 │ │ │ │ ldrt sl, [fp], #3112 @ 0xc28 │ │ │ │ - @ instruction: 0xffe0f2a1 │ │ │ │ + @ instruction: 0xf8e0f2a2 │ │ │ │ tstpl r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x4118e9dd │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ orrmi r4, fp, r5, lsr #5 │ │ │ │ stclge 4, cr15, [sp], #-1020 @ 0xfffffc04 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r4, r8, r9, ip, lr}^ │ │ │ │ addmi r4, fp, #-2147483642 @ 0x80000006 │ │ │ │ adcmi fp, r5, #8, 30 │ │ │ │ ldrmi sp, [r0, #498] @ 0x1f2 │ │ │ │ stclge 6, cr15, [r1], #-508 @ 0xfffffe04 │ │ │ │ vqshl.s8 q15, q1, │ │ │ │ - vrshr.s64 q9, q0, #64 │ │ │ │ + vmlal.s q10, d16, d0[2] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xa20f18 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf9eef235 │ │ │ │ - strcc pc, [r0], #-591 @ 0xfffffdb1 │ │ │ │ + blx 0xd57f6 │ │ │ │ + ldrbtmi pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #34816 @ 0x8800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf9e0f235 │ │ │ │ - rsccs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + blx 0xffd55810 │ │ │ │ + rscmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d9 │ │ │ │ vqsub.s64 d2, d5, d7 │ │ │ │ - ldrdcs pc, [r0], -r1 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, r5, ror #21 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #22528 @ 0x5800 │ │ │ │ vhadd.s d9, d5, d0 │ │ │ │ - vmla.i8 , , │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x459038 │ │ │ │ - vqsub.s32 q9, q6, │ │ │ │ - andcs pc, r0, pc, lsr #31 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + vqsub.s32 q9, , │ │ │ │ + andcs pc, r0, r7, asr #17 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9b0f235 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + blx 0xff155870 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, pc, asr #4 │ │ │ │ + submi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ - vhsub.s32 , q14, q6 │ │ │ │ - svclt 0x0000ff97 │ │ │ │ - eorseq r1, r4, r4, lsr #2 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r4, lsr r1 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - eorseq r1, r4, r8, asr #2 │ │ │ │ - eorseq r1, r4, r0, ror #2 │ │ │ │ + vhsub.s32 , , q6 │ │ │ │ + svclt 0x0000f8af │ │ │ │ + eorseq r1, r4, ip, lsl r3 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, ip, lsr #6 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, asr #6 │ │ │ │ + eorseq r1, r4, r8, asr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ svceq 0x00c54bb4 │ │ │ │ vmov.i32 d20, #-2080374784 @ 0x84000000 │ │ │ │ @@ -9145,16 +9145,16 @@ │ │ │ │ bl 0x1c7dca4 │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13db1a8 │ │ │ │ b 0x10f77a0 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ - vmla.i32 d16, d2, d0 │ │ │ │ - strmi pc, [r6], -r9, ror #31 │ │ │ │ + vmla.i32 d16, d3, d0 │ │ │ │ + @ instruction: 0x4606f8fd │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x16a886 │ │ │ │ bl 0x1ca5cc8 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -9166,15 +9166,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr6, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b2a9e4 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - @ instruction: 0xffc0f262 │ │ │ │ + @ instruction: 0xf8d4f263 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x16a696 │ │ │ │ bl 0x1cd491c │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -9397,21 +9397,21 @@ │ │ │ │ subsle r0, pc, r1, lsl #30 │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmple ip, r0, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 , , q0 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe8214b0 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xff22f234 │ │ │ │ + @ instruction: 0xf836f235 │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ orrhi pc, r4, r0 │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb492e8 │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -9421,20 +9421,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d31, d13 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0xfe2995c4 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [r8], #432 @ 0x1b0 │ │ │ │ + cdp2 2, 0, cr15, cr0, cr12, {3} │ │ │ │ blcs 0x8012c │ │ │ │ ldmdavc r7, {r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ @ instruction: 0x462be67c │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -9562,16 +9562,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e485 │ │ │ │ tstcs r4, r4, lsl #4 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ ldrdcs lr, [r0, -fp] │ │ │ │ svclt 0x0000e708 │ │ │ │ - eorseq r1, r4, ip, lsl #3 │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ + eorseq r1, r4, r4, lsl #7 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0x9a3c4 │ │ │ │ blx 0x8d5b4c │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ svceq 0x00c7409a │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -9605,75 +9605,75 @@ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrt r9, [r0], #-773 @ 0xfffffcfb │ │ │ │ blcs 0x403d8 │ │ │ │ smlatbcs r0, sp, r0, sp │ │ │ │ blvc 0x1a13204 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ vadd.f32 q13, , │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xd598a4 │ │ │ │ vqsub.s32 q9, q6, │ │ │ │ - @ instruction: 0xf040fb79 │ │ │ │ + @ instruction: 0xf040fc91 │ │ │ │ strb r4, [pc], r0, lsl #1 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bge 0x1c52d4 │ │ │ │ ldr r7, [r1, #2135] @ 0x857 │ │ │ │ - blx 0x115628e │ │ │ │ + mcrr2 2, 10, pc, r4, cr1 @ │ │ │ │ svceq 0x0006f1bc │ │ │ │ @ instruction: 0xf1bcd009 │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ bge 0x2c55a4 │ │ │ │ svceq 0x000cf011 │ │ │ │ ldcge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ ldmib sp, {r0, r3, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r8, r9}^ │ │ │ │ addsmi r1, r3, #12, 4 @ 0xc0000000 │ │ │ │ addmi fp, r8, #8, 30 │ │ │ │ addmi sp, r8, #15 │ │ │ │ @ instruction: 0xf4ff4193 │ │ │ │ @ instruction: 0xe726af34 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x7d9d00 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d4, d0 │ │ │ │ - adcmi pc, lr, #5440 @ 0x1540 │ │ │ │ + adcmi pc, lr, #1680 @ 0x690 │ │ │ │ svcge 0x0025f67f │ │ │ │ submi lr, r8, r7, lsl r7 │ │ │ │ andseq pc, r0, #72 @ 0x48 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ svceq 0x00c72110 │ │ │ │ ldr r4, [sl, #-1595]! @ 0xfffff9c5 │ │ │ │ - strcc pc, [r0], #-591 @ 0xfffffdb1 │ │ │ │ + ldrbtmi pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #18432 @ 0x4800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [sl, #-208]! @ 0xffffff30 │ │ │ │ + mcr2 2, 2, pc, cr14, cr4, {1} @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ ldrb r2, [ip], r8, lsl #2 │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r8, #-208]! @ 0xffffff30 │ │ │ │ + mrc2 2, 1, pc, cr12, cr4, {1} │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x159d70 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [lr, #-208] @ 0xffffff30 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + mrc2 2, 1, pc, cr2, cr4, {1} │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r1, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d3[3] │ │ │ │ andls r5, r8, sl, lsl #12 │ │ │ │ @@ -9727,15 +9727,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x17d6352 │ │ │ │ + ldc2l 2, cr15, [r2], #-392 @ 0xfffffe78 │ │ │ │ ldrmi r4, [r4], r6, lsl #12 │ │ │ │ blx 0xfe96b2f2 │ │ │ │ ldrbmi lr, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ bl 0x58e234 │ │ │ │ @ instruction: 0xf04f0909 │ │ │ │ @@ -9748,15 +9748,15 @@ │ │ │ │ svclt 0x00280101 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r2, r0, asr #32 │ │ │ │ bl 0xfec29210 │ │ │ │ ldrtmi r0, [sl], -lr │ │ │ │ tsteq r3, ip, ror #22 │ │ │ │ vcgt.s32 d18, d2, d0 │ │ │ │ - @ instruction: 0x4603fb35 │ │ │ │ + strmi pc, [r3], -r9, asr #24 │ │ │ │ strmi r2, [sl], r0 │ │ │ │ blx 0xfe96b46a │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d47f8 │ │ │ │ strbmi sp, [lr, #804] @ 0x324 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -10001,22 +10001,22 @@ │ │ │ │ ldr r0, [ip], r4, lsl #12 │ │ │ │ rsbsle r2, r6, r1, lsl #16 │ │ │ │ @ instruction: 0xf88d8823 │ │ │ │ vst4.8 {d17-d20}, [r3 :64], r9 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmnle r3, r0, lsl #28 │ │ │ │ suble r2, r4, r4, lsl #16 │ │ │ │ - eorcc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + eorpl pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d22 │ │ │ │ vqsub.s64 d3, d4, d11 │ │ │ │ - teqpmi r3, #430080 @ p-variant is OBSOLETE @ 0x69000 │ │ │ │ + teqpmi r3, #128000 @ p-variant is OBSOLETE @ 0x1f400 │ │ │ │ @ instruction: 0x81a4f000 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1aed064 │ │ │ │ @ instruction: 0xf1be0e05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r2, r9, lr │ │ │ │ @@ -10027,21 +10027,21 @@ │ │ │ │ ldrsbvs r2, [r3], #58 @ 0x3a │ │ │ │ smladcs r0, r0, r6, r2 │ │ │ │ orrslt r9, r3, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0467aa0 │ │ │ │ strmi r0, [r1], -r0, asr #12 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ mcrge 4, 3, pc, cr3, cr15, {1} @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, pc, asr #4 │ │ │ │ + submi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8e │ │ │ │ vhsub.s32 , q14, q6 │ │ │ │ - blls 0x197f3c │ │ │ │ + blls 0x19839c │ │ │ │ cmple r3, r1, lsl #22 │ │ │ │ andcs r7, r0, r2, asr r8 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ smlsdcs r0, r1, r6, lr │ │ │ │ strbvc pc, [r0, r7, asr #13]! @ │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ tstpeq pc, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @@ -10172,16 +10172,16 @@ │ │ │ │ beq 0xff26e1a4 │ │ │ │ @ instruction: 0xf048e54b │ │ │ │ strcs r0, [r4, #-772] @ 0xfffffcfc │ │ │ │ ldr r2, [r2, #2]! │ │ │ │ ldr r2, [r0, -r0, lsl #12] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, ip, lsl #3 │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ + eorseq r1, r4, r4, lsl #7 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec48520 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ stceq 1, cr15, [r0], #-664 @ 0xfffffd68 │ │ │ │ @ instruction: 0xf04f40b5 │ │ │ │ blx 0x1c0fc │ │ │ │ b 0x1199110 │ │ │ │ @@ -10224,74 +10224,74 @@ │ │ │ │ strcs fp, [r0, #-3042]! @ 0xfffff41e │ │ │ │ ldr r2, [r7, -r5] │ │ │ │ svccs 0x00009f03 │ │ │ │ @ instruction: 0x2600d096 │ │ │ │ blvc 0x1853b44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vadd.f32 d26, d31, d22 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xd1a254 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041fea1 │ │ │ │ + @ instruction: 0xf041ffb9 │ │ │ │ strb r4, [r4], r0, lsl #3 │ │ │ │ blcs 0x80dc0 │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {1} @ │ │ │ │ ldmdavc r2, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ stmdacs r6, {r1, r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r3, ip, lr, pc} │ │ │ │ svcge 0x0026f47f │ │ │ │ @ instruction: 0xf015aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r0], sp, asr #24 │ │ │ │ - cdp2 2, 6, cr15, cr0, cr0, {5} │ │ │ │ + @ instruction: 0xff60f2a0 │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ svcge 0x000af4ff │ │ │ │ strdcs lr, [r0], -ip │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf87ef234 │ │ │ │ + @ instruction: 0xf992f234 │ │ │ │ @ instruction: 0xf67f42be │ │ │ │ @ instruction: 0xe6edaefb │ │ │ │ andcs r4, r4, r9, asr r0 │ │ │ │ tstpeq r0, #72 @ p-variant is OBSOLETE @ 0x48 │ │ │ │ svceq 0x00ca2510 │ │ │ │ ldrbt r4, [ip], #1553 @ 0x611 │ │ │ │ andcs r2, r3, r8, lsl #10 │ │ │ │ vmax.s8 q15, , q2 │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x45a6e8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d4 │ │ │ │ - andcs pc, r0, r1, ror #16 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, r5, ror r9 @ │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s d9, d4, d0 │ │ │ │ - andcs pc, r0, r7, asr r8 @ │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + andcs pc, r0, fp, ror #18 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d4, d0 │ │ │ │ - svclt 0x0000f849 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + svclt 0x0000f95d │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de20c │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r3, r7, asr #11 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -10398,28 +10398,28 @@ │ │ │ │ rscsmi pc, lr, #2 │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr15, [r0], {67} @ 0x43 │ │ │ │ b 0x13eb060 │ │ │ │ @ instruction: 0xe7c71ed3 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ andcs lr, r0, r4, asr #15 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s d9, d3, d0 │ │ │ │ - vmax.f32 , , │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vhadd.s d9, d4, d0 │ │ │ │ + vadd.i8 , , │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x9a528 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fd37 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + svclt 0x0000fe4f │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ blcc 0x7848c │ │ │ │ ldmdale lr!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrcs r0, [r9], #-771 @ 0xfffffcfd │ │ │ │ andcs r0, r0, fp, lsr sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -10450,20 +10450,20 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ strlt lr, [r0, #-1999] @ 0xfffff831 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - tstpcc ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ andls r2, r0, r6, asr #5 │ │ │ │ - mcr2 2, 7, pc, cr10, cr3, {1} @ │ │ │ │ - mlaseq r4, r8, r1, r1 │ │ │ │ + @ instruction: 0xfffef233 │ │ │ │ + mlaseq r4, r0, r3, r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldclvc 6, cr15, [pc], #828 @ 0x1a880 │ │ │ │ umulllt r4, r2, r4, r5 │ │ │ │ @@ -10562,26 +10562,26 @@ │ │ │ │ tstcs r0, r0, lsl #28 │ │ │ │ ldmib r0, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldmne fp, {r1, r9, ip, sp}^ │ │ │ │ tstmi r3, #-2147483628 @ 0x80000014 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ ldr r2, [r8, r0, lsl #4] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x29ab94 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s64 q2, , q2 │ │ │ │ - andcs pc, r0, fp, lsl #28 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, pc, lsl pc @ │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsmi pc, r1, #64, 4 │ │ │ │ - mcr2 2, 0, pc, cr0, cr3, {1} @ │ │ │ │ + @ instruction: 0xff14f233 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, ip, lsr #3 │ │ │ │ + eorseq r1, r4, r4, lsr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6bf30 │ │ │ │ stmdavc r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10636,20 +10636,20 @@ │ │ │ │ bl 0x1dab21c │ │ │ │ movwle r0, #12804 @ 0x3204 │ │ │ │ tsteq fp, r8, lsl #12 │ │ │ │ ldr r4, [fp, r1, lsr #12]! │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscsmi pc, ip, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4, #-204]! @ 0xffffff34 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ + mcr2 2, 4, pc, cr8, cr3, {1} @ │ │ │ │ + eorseq r1, r4, r0, asr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ blcs 0x169438 │ │ │ │ @@ -10721,20 +10721,20 @@ │ │ │ │ subsmi sp, r8, #-2147483589 @ 0x8000003b │ │ │ │ andne lr, r7, #323584 @ 0x4f000 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ subsmi lr, r8, #34865152 @ 0x2140000 │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, pc, ror r7 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addpl pc, sp, #64, 4 │ │ │ │ - stc2l 2, cr15, [sl], {51} @ 0x33 │ │ │ │ - eorseq r1, r4, r0, ror #3 │ │ │ │ + ldc2l 2, cr15, [lr, #204] @ 0xcc │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ blcs 0x1701a0 │ │ │ │ @@ -10779,20 +10779,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [ip, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0xdaefc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s , , │ │ │ │ - svclt 0x0000fc57 │ │ │ │ - eorseq r1, r4, r0, lsl #4 │ │ │ │ + svclt 0x0000fd6b │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpcs 3, 8, cr15, cr4, cr0, {6} │ │ │ │ addlt r0, r3, r4, asr #23 │ │ │ │ vqshlu.s64 d20, d9, #0 │ │ │ │ @@ -10898,22 +10898,22 @@ │ │ │ │ andcs r8, r2, r3, lsl r0 │ │ │ │ ldmdahi r1, {r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ mcrcs 0, 0, r8, cr0, cr1, {0} │ │ │ │ stmdacs r4, {r0, r1, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ blcs 0x14eed0 │ │ │ │ svcge 0x0055f43f │ │ │ │ - subcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + subpl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d21 │ │ │ │ vqsub.s64 q3, , │ │ │ │ - bvc 0xff4999c4 │ │ │ │ + bvc 0xff499e14 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ ldmdahi r0, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ tstpeq r2, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01c │ │ │ │ strteq pc, [r0], -r0, asr #32 │ │ │ │ bicle r8, sp, r6, lsl r0 │ │ │ │ orrle r2, sl, r3, lsl #22 │ │ │ │ @@ -10941,15 +10941,15 @@ │ │ │ │ @ instruction: 0xf01ce781 │ │ │ │ svclt 0x00180f60 │ │ │ │ tstpeq r8, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r1, {r1, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf4412b01 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ ldrb sp, [r6, -r7, lsr #3] │ │ │ │ - eorseq r1, r4, r8, lsl r2 │ │ │ │ + eorseq r1, r4, r0, lsl r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdppl 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ vqrdmlsh.s q8, q8, d3[0] │ │ │ │ @@ -11049,21 +11049,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ vmax.f32 q13, , q9 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xb62e88 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - blx 0xdd775c │ │ │ │ + blx 0x12d775e │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11099,15 +11099,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - eorseq r1, r4, r8, lsl r2 │ │ │ │ + eorseq r1, r4, r0, lsl r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ vaddl.u8 , d17, d3 │ │ │ │ svceq 0x00cc5c0a │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11234,21 +11234,21 @@ │ │ │ │ stmdals sl, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ orrsle r2, lr, r0, lsl #18 │ │ │ │ addsle r2, lr, r4, lsl #20 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vrecps.f32 d26, d15, d24 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc2316c │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf8c4f233 │ │ │ │ + @ instruction: 0xf9d8f233 │ │ │ │ bvc 0x2da0 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ blls 0x2c6e3c │ │ │ │ svceq 0x0060f010 │ │ │ │ ldmdahi sl, {r1, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ movweq pc, #8256 @ 0x2040 @ │ │ │ │ msreq CPSR_, r2, asr #32 │ │ │ │ @@ -11287,15 +11287,15 @@ │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ orrle r0, r4, r8, lsl #6 │ │ │ │ vmlacs.f64 d9, d1, d10 │ │ │ │ ldmdahi fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r3, r3, lsl r0 │ │ │ │ svclt 0x0000e731 │ │ │ │ - eorseq r1, r4, r8, lsl r2 │ │ │ │ + eorseq r1, r4, r0, lsl r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @ instruction: 0xf0000bc3 │ │ │ │ @@ -11395,21 +11395,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ vmax.f32 q13, , q9 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xb633f0 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff82f232 │ │ │ │ + @ instruction: 0xf896f233 │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11445,15 +11445,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - eorseq r1, r4, r8, lsl r2 │ │ │ │ + eorseq r1, r4, r0, lsl r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r6], pc, lsl #1 │ │ │ │ stmdb r4, {r1, r2, r3, sl, fp, sp, pc} │ │ │ │ strmi r0, [r8], -pc │ │ │ │ @@ -11609,21 +11609,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x007bf47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1baaf7b │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ vrecps.f32 d26, d15, d11 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe523748 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r6, #200] @ 0xc8 │ │ │ │ + mcr2 2, 7, pc, cr10, cr2, {1} @ │ │ │ │ bvc 0xff4c1fc4 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ ldmdals ip, {r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ ldmdahi fp, {r0, r2, r8, fp, ip, pc} │ │ │ │ streq pc, [r2], -r1, asr #32 │ │ │ │ svceq 0x0060f011 │ │ │ │ eoreq pc, r0, #67 @ 0x43 │ │ │ │ @@ -11762,15 +11762,15 @@ │ │ │ │ vcge.s8 d20, d12, d16 │ │ │ │ @ instruction: 0xf6cf0111 │ │ │ │ tstmi r8, #-1073741761 @ 0xc000003f │ │ │ │ vseleq.f32 s30, s8, s28 │ │ │ │ ldr r1, [r4, -r9, lsl #22]! │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ ldrbt r2, [pc], -r2, lsl #6 │ │ │ │ - eorseq r1, r4, r8, lsr #4 │ │ │ │ + eorseq r1, r4, r0, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r5, r2, r7, asr #25 │ │ │ │ vqrdmlsh.s q8, q8, d2[0] │ │ │ │ @ instruction: 0xf1bc0316 │ │ │ │ @@ -11783,15 +11783,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x101f1e8 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe81ca02 │ │ │ │ blx 0xfe854636 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe8ec70e │ │ │ │ @@ -11923,38 +11923,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe310018 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12cff50 │ │ │ │ bicle r2, r2, r0, lsl #20 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xf958f26a │ │ │ │ + blx 0x1c585dc │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7ae │ │ │ │ str r4, [fp, r0, lsl #1]! │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x10d8542 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + mrrc2 2, 3, pc, r6, cr2 @ │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0, #-148] @ 0xffffff6c │ │ │ │ b 0x13eeb5c │ │ │ │ @ instruction: 0x46147cd0 │ │ │ │ @@ -11994,15 +11994,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353310 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blx 0xfe3d8258 │ │ │ │ + blx 0xfe8d825a │ │ │ │ bls 0x482980 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40296c │ │ │ │ blls 0x3acdb0 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12227,21 +12227,21 @@ │ │ │ │ ldrb r0, [pc, -r1, lsl #18] │ │ │ │ blcs 0x2da14 │ │ │ │ rschi pc, fp, r0 │ │ │ │ bvc 0xfe8254d0 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, pc, asr #4 │ │ │ │ + submi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ - vhsub.s32 , , q6 │ │ │ │ - @ instruction: 0x4603fef7 │ │ │ │ + vhsub.s32 , q13, q6 │ │ │ │ + strmi pc, [r3], -pc, lsl #16 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ stmcc r0, {r3} │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicne lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7d5ee0 │ │ │ │ bl 0x131c518 │ │ │ │ @@ -12345,97 +12345,97 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1575] @ 0xfffff9d9 │ │ │ │ svccs 0x0001e6f3 │ │ │ │ svccs 0x0004d05e │ │ │ │ ldmdavc r1, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {1} @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3e │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s64 d9, d0, d2 │ │ │ │ - blx 0xfecda330 │ │ │ │ + blx 0xfecda780 │ │ │ │ @ instruction: 0xf06ff382 │ │ │ │ subsmi r0, lr, #356515840 @ 0x15400000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {0} │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ streq lr, [lr, #-2981] @ 0xfffff45b │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ teqmi r3, #786432 @ 0xc0000 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ strcs r5, [r8, #-517] @ 0xfffffdfb │ │ │ │ strcs lr, [r0, #-1262]! @ 0xfffffb12 │ │ │ │ strbt r2, [fp], #1797 @ 0x705 │ │ │ │ stmdbcs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x0027f47f │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #41984 @ 0xa400 │ │ │ │ - stc2l 2, cr15, [r4, #420]! @ 0x1a4 │ │ │ │ + cdp2 2, 15, cr15, cr12, cr9, {3} │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ bcs 0x1d5e20 │ │ │ │ bcs 0x19034c │ │ │ │ bge 0x250964 │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf29ee6b4 │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ movwle r4, #24971 @ 0x618b │ │ │ │ svccs 0x0006aa04 │ │ │ │ mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ strbmi lr, [r6, #1893]! @ 0x765 │ │ │ │ bcs 0x1d2740 │ │ │ │ @ instruction: 0xf47faa08 │ │ │ │ @ instruction: 0xe75eae9d │ │ │ │ ldrb r7, [r0, #2129] @ 0x851 │ │ │ │ - strcc pc, [r0], #-591 @ 0xfffffdb1 │ │ │ │ + ldrbtmi pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xffbaf231 │ │ │ │ - rsbcc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xf8cef232 │ │ │ │ + subspl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ - vqsub.s64 q1, , │ │ │ │ - svclt 0x0000ffab │ │ │ │ + vqsub.s64 q1, q1, │ │ │ │ + svclt 0x0000f8bf │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, ip, lsr r3 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r4, lsr r5 │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -ip │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ - vhadd.s d9, d1, d0 │ │ │ │ - andcs pc, r0, sp, lsl #31 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + vhadd.s d9, d2, d0 │ │ │ │ + andcs pc, r0, r1, lsr #17 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s d9, d1, d0 │ │ │ │ - svclt 0x0000ff7f │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + vhadd.s d9, d2, d0 │ │ │ │ + svclt 0x0000f893 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldcmi 0, cr11, [fp, #592]! @ 0x250 │ │ │ │ vfnmavc.f32 s29, s2, s30 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -12483,15 +12483,15 @@ │ │ │ │ andcs lr, lr, #3358720 @ 0x334000 │ │ │ │ andscs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldmib sp, {r5, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1462306 │ │ │ │ - blls 0x45bfd0 │ │ │ │ + blls 0x45c420 │ │ │ │ stmdbls r5, {r0, r4, r9, fp, ip, pc} │ │ │ │ blls 0x26d138 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12761,20 +12761,20 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ rscshi pc, sp, r0 │ │ │ │ bvc 0xfe826128 │ │ │ │ strbeq pc, [r0], -r6, asr #32 @ │ │ │ │ strmi r4, [r4], r1, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf24fae76 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0xfef5ca00 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff2d92f4 │ │ │ │ + blx 0xff8d92f6 │ │ │ │ strcs r4, [r1, #-1651] @ 0xfffff98d │ │ │ │ smlabteq fp, r5, r3, pc @ │ │ │ │ @ instruction: 0x6180f5b1 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ stmdbne r9, {r0, r3, r7, r9}^ │ │ │ │ @ instruction: 0xf143460d │ │ │ │ ldrb r0, [r5, -r0, lsl #6] │ │ │ │ @@ -12888,20 +12888,20 @@ │ │ │ │ tstcs r2, r4, lsl #4 │ │ │ │ @ instruction: 0x2600e5d8 │ │ │ │ @ instruction: 0xf1b8e6c9 │ │ │ │ rsbsle r0, r2, r1, lsl #30 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ ldmdavc r3, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b40 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s64 d9, d0, d1 │ │ │ │ - blx 0xfef5bab0 │ │ │ │ + blx 0xfef5bf00 │ │ │ │ @ instruction: 0xf1bcf58c │ │ │ │ tstle r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf580fab0 │ │ │ │ @ instruction: 0xf1a53520 │ │ │ │ blx 0x31e3e0 │ │ │ │ @ instruction: 0xf04ffc05 │ │ │ │ blx 0x1eb74 │ │ │ │ @@ -12917,77 +12917,77 @@ │ │ │ │ andls ip, r5, ip, lsl r0 │ │ │ │ strcs lr, [r0, #-1133]! @ 0xfffffb93 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs lr, [r8], -r9, ror #8 │ │ │ │ blvc 0x1856a6c │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d15, d0 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x8dcc70 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041f993 │ │ │ │ + @ instruction: 0xf041faab │ │ │ │ str r4, [r9], r0, lsl #3 │ │ │ │ andle r2, sl, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012af55 │ │ │ │ bge 0x220804 │ │ │ │ stcge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf29ee67c │ │ │ │ - ldmib sp, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r0, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ andle r4, r6, #-1073741788 @ 0xc0000024 │ │ │ │ stmdbcs r6, {r3, r9, fp, sp, pc} │ │ │ │ mcrge 4, 3, pc, cr12, cr15, {3} @ │ │ │ │ ldrbmi lr, [r6, #-1832]! @ 0xfffff8d8 │ │ │ │ bge 0x1533e4 │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 3, pc, cr4, cr15, {3} @ │ │ │ │ ldmdavc r3, {r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vrshl.s8 q15, q14, │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x25d0dc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d1 │ │ │ │ - svclt 0x0000fb67 │ │ │ │ + svclt 0x0000fc7b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - rsbcc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + subspl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - tstpcs r3, r9, asr #22 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r3, sp, asr ip @ p-variant is OBSOLETE │ │ │ │ ldrt r2, [ip], r8, lsl #4 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x29d134 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xf5954a │ │ │ │ + mrrc2 2, 3, pc, r0, cr1 @ │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xbd9566 │ │ │ │ - eorseq r1, r4, ip, lsr r3 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + mcrr2 2, 3, pc, r2, cr1 @ │ │ │ │ + eorseq r1, r4, r4, lsr r5 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, sl, r2, asr #23 │ │ │ │ ldrmi r4, [r6], -r7, lsl #12 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -13009,15 +13009,15 @@ │ │ │ │ sbceq r5, r7, #80, 6 @ 0x40000001 │ │ │ │ movwmi pc, #67 @ 0x43 @ │ │ │ │ andeq pc, r1, #5 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ b 0x105d51c │ │ │ │ vrhadd.s8 d17, d17, d2 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ bl 0x9d5f4 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x41bcf8b2 │ │ │ │ subseq lr, r7, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r7], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -13033,26 +13033,26 @@ │ │ │ │ @ instruction: 0xf1cc4c0c │ │ │ │ blx 0xfeb2fe6a │ │ │ │ stmdage r6, {fp, lr, pc} │ │ │ │ streq lr, [ip], #-2844 @ 0xfffff4e4 │ │ │ │ bl 0x1241d74 │ │ │ │ @ instruction: 0xf8cd0808 │ │ │ │ @ instruction: 0xf1468004 │ │ │ │ - stmdbge r2, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf1464800 │ │ │ │ - blls 0xdb724 │ │ │ │ + blls 0xdbb74 │ │ │ │ submi pc, r0, #79 @ 0x4f │ │ │ │ subsmi sl, fp, #4, 18 @ 0x10000 │ │ │ │ blls 0x10199c │ │ │ │ bl 0x18c6db8 │ │ │ │ movwls r0, #4867 @ 0x1303 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - blx 0x15d92c4 │ │ │ │ + blx 0x1ad92c6 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ @ instruction: 0xf1433902 │ │ │ │ beq 0x1269db4 │ │ │ │ bicpl lr, r3, r1, asr #20 │ │ │ │ mcrrne 10, 5, r0, r8, cr11 │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ vqdmulh.s d15, d3, d0 │ │ │ │ @@ -13192,55 +13192,55 @@ │ │ │ │ blvc 0x858660 │ │ │ │ blvc 0xd861c │ │ │ │ blvc 0x158620 │ │ │ │ blvc 0x1d8624 │ │ │ │ addsle r2, r5, r0, lsl #18 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ vrhadd.s8 d29, d31, d7 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x61d0c4 │ │ │ │ - vqsub.s32 q9, q4, │ │ │ │ - ldc 15, cr15, [pc, #420] @ 0x1d1b8 │ │ │ │ + vqsub.s32 q9, , │ │ │ │ + ldc 8, cr15, [pc, #516] @ 0x1d218 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd8654 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x15865c │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdbcs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e770 │ │ │ │ strb r4, [sp, -r0, lsl #7]! │ │ │ │ - @ instruction: 0xff24f29d │ │ │ │ + @ instruction: 0xf824f29e │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf94cf231 │ │ │ │ + blx 0x1859928 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb74278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - stccc 2, cr15, [r0], {79} @ 0x4f │ │ │ │ + ldclmi 2, cr15, [r8], #316 @ 0x13c │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s d12, d1, d0 │ │ │ │ - svclt 0x0000f92f │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + svclt 0x0000fa43 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ @ instruction: 0x4696b530 │ │ │ │ mulsgt r9, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q14, d12, d4 │ │ │ │ ldmib r0, {sl, fp, ip}^ │ │ │ │ stmiavs r3, {r0, sl, sp}^ │ │ │ │ @@ -13511,21 +13511,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3], r3 │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ stmdbcs r4, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007df43f │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ vceq.f32 q13, , q8 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc65510 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - mrc2 2, 7, pc, cr2, cr0, {1} │ │ │ │ + @ instruction: 0xf806f231 │ │ │ │ vst3.32 @ instruction: 0xf481fab1 │ │ │ │ blx 0xfeecb964 │ │ │ │ strtcc pc, [r0], #-1162 @ 0xfffffb76 │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ blx 0x2ad7b4 │ │ │ │ sbcslt pc, fp, #6291456 @ 0x600000 │ │ │ │ @@ -13553,28 +13553,28 @@ │ │ │ │ cdpcc 4, 3, cr15, cr15, cr4, {0} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ blx 0x16456c │ │ │ │ str pc, [sl], r7, lsl #14 │ │ │ │ movweq pc, #16455 @ 0x4047 @ │ │ │ │ ldr r2, [fp, -r2, lsl #2]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0x2dda64 │ │ │ │ rscvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d0, d0 │ │ │ │ - @ instruction: 0xf017fea3 │ │ │ │ + @ instruction: 0xf017ffb7 │ │ │ │ svclt 0x00180f60 │ │ │ │ movweq pc, #32839 @ 0x8047 @ │ │ │ │ svcge 0x004af47f │ │ │ │ stccs 8, cr8, [r1], {3} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r1, r3 │ │ │ │ svclt 0x0000e70d │ │ │ │ - eorseq r1, r4, r8, lsr #4 │ │ │ │ - eorseq r1, r4, r8, asr #6 │ │ │ │ + eorseq r1, r4, r0, lsr #8 │ │ │ │ + eorseq r1, r4, r0, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ stmibmi r9, {r0, r1, r5, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x91216809 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -13732,15 +13732,15 @@ │ │ │ │ @ instruction: 0xf018868f │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ @ instruction: 0xf1bc81ff │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf1bb863a │ │ │ │ @ instruction: 0xf0010f04 │ │ │ │ eorcs r8, r8, #143 @ 0x8f │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldcge 1, cr14, [r4], {25} │ │ │ │ bleq 0xfffe6c8c │ │ │ │ andsls r9, r5, r4, lsl r5 │ │ │ │ @@ -13868,21 +13868,21 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ ldrhi pc, [pc, #64]! @ 0x1dabc │ │ │ │ svceq 0x0005f1bb │ │ │ │ ldrbhi pc, [r2] @ │ │ │ │ ldmib r2, {r1, r5, r9, sl, lr}^ │ │ │ │ ldmdavc r0, {r1, fp, ip}^ │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x460f0334 │ │ │ │ strmi pc, [r0], #-72 @ 0xffffffb8 │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldmdavc r0, {r2, r3, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa6356 │ │ │ │ @ instruction: 0xf8d3330a │ │ │ │ ldmdbvc r2!, {r2, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ bicsmi r2, r2, #0, 14 │ │ │ │ @ instruction: 0xe69d07d4 │ │ │ │ @ instruction: 0xf0874252 │ │ │ │ @@ -13950,15 +13950,15 @@ │ │ │ │ @ instruction: 0x43290800 │ │ │ │ b 0x106dfac │ │ │ │ ldmdals r8, {r1, r2, r3, r8} │ │ │ │ stmib sp, {r2, ip, pc}^ │ │ │ │ ldmdals r9, {r1, r2, r3, r4, fp, ip, sp, pc} │ │ │ │ andsne lr, ip, #3358720 @ 0x334000 │ │ │ │ mlacs r8, r5, r7, lr │ │ │ │ - stmeq r0, {r0, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacs r8!, {r0, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r4!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmib r2, {r2, r4, r7, fp, sp, lr}^ │ │ │ │ blx 0x227fa │ │ │ │ movwmi r8, #45066 @ 0xb00a │ │ │ │ svclt 0x001868d1 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ tstls r6, r5, lsl #2 │ │ │ │ @@ -14422,20 +14422,20 @@ │ │ │ │ bcs 0x2fb64 │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {1} @ │ │ │ │ bvc 0xfede6728 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46be463c │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ @ instruction: 0xf24fae5c │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0xff0de400 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [sl, #412] @ 0x19c │ │ │ │ + cdp2 2, 14, cr15, cr2, cr7, {3} │ │ │ │ tstls r3, r1, ror ip │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ bvc 0x1c7f36c │ │ │ │ tstlt r9, r6, lsl #2 │ │ │ │ stmdbcs r1, {r0, r4, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ movthi pc, #53248 @ 0xd000 @ │ │ │ │ ldmib r2, {r0, r4, r5, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -14621,15 +14621,15 @@ │ │ │ │ strmi r8, [lr, #910] @ 0x38e │ │ │ │ andeq lr, r8, r0, ror fp │ │ │ │ orrhi pc, ip, #128 @ 0x80 │ │ │ │ svceq 0x0006f1bb │ │ │ │ @ instruction: 0xf89dd0df │ │ │ │ @ instruction: 0xf7ff0069 │ │ │ │ svclt 0x0000ba1d │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ cdpeq 0, 0, cr15, cr6, cr15, {2} │ │ │ │ stmdaeq ip, {r5, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04846f3 │ │ │ │ @ instruction: 0xf88d0240 │ │ │ │ @ instruction: 0xf040e068 │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ @ instruction: 0xf7ff0e40 │ │ │ │ @@ -14886,20 +14886,20 @@ │ │ │ │ b 0xfe34526c │ │ │ │ stmiane r4!, {r2, r3, r4, r6, r8} │ │ │ │ strls r9, [r3], #-2566 @ 0xfffff5fa │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ str r9, [sp], r6, lsl #4 │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ vand d29, d31, d1 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xff35eb40 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svcls 0x000efa2b │ │ │ │ + svcls 0x000efb43 │ │ │ │ @ instruction: 0x2114469e │ │ │ │ @ instruction: 0xf7ff463c │ │ │ │ stmdbls r3, {r1, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ stmne ip, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ stmdbls r8, {r1, r2, r9, fp, ip, pc} │ │ │ │ bl 0x10c3ab4 │ │ │ │ andls r0, r6, #268435456 @ 0x10000000 │ │ │ │ @@ -15020,15 +15020,15 @@ │ │ │ │ stmdals r3, {r0, r2, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f4303 │ │ │ │ svclt 0x00140300 │ │ │ │ ldrmi r2, [r8], -r1 │ │ │ │ andls r9, r4, r3, lsl #6 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ vqshrn.s32 d11, q1, #4 │ │ │ │ - bls 0x11d090 │ │ │ │ + bls 0x11d490 │ │ │ │ tsteq r7, r2, lsl #20 │ │ │ │ b 0xc54b0 │ │ │ │ @ instruction: 0x4329050c │ │ │ │ adchi pc, pc, r0 │ │ │ │ bls 0x1307b0 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ svcne 0x0051aec7 │ │ │ │ @@ -15037,19 +15037,19 @@ │ │ │ │ @ instruction: 0xf1bbe55b │ │ │ │ @ instruction: 0xf43f0f06 │ │ │ │ @ instruction: 0xf1bbacb3 │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ bls 0x109f68 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr11, cr14, {7} │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0xe5f194 │ │ │ │ rscvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - ldmdahi r3!, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdahi r3!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdavc r0, {r0, r3, r6, fp}^ │ │ │ │ cdpmi 5, 2, cr15, cr0, cr12, {0} │ │ │ │ @ instruction: 0xf0430862 │ │ │ │ b 0x105f958 │ │ │ │ eorshi r7, r3, r4, asr #15 │ │ │ │ strmi pc, [r0], #-66 @ 0xffffffbe │ │ │ │ @ instruction: 0xf7fe4673 │ │ │ │ @@ -15088,90 +15088,90 @@ │ │ │ │ smlawteq r0, fp, r1, pc @ │ │ │ │ vst1.8 {d15-d16}, [fp :128], r5 │ │ │ │ @ instruction: 0xf101fa05 │ │ │ │ @ instruction: 0xf1ab430f │ │ │ │ blx 0x95f218 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ vqrshl.s8 d30, d1, d15 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vmlal.s q10, d16, d0[5] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vqdmulh.s32 d4, d15, d3 │ │ │ │ - svclt 0x0000faa1 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - eorseq r1, r4, r8, asr #6 │ │ │ │ - eorseq r1, r4, r4, lsr #2 │ │ │ │ - sbcscs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + svclt 0x0000fbb5 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, asr #10 │ │ │ │ + eorseq r1, r4, ip, lsl r3 │ │ │ │ + sbcmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d22 │ │ │ │ vqsub.s32 d2, d15, d6 │ │ │ │ - vpmax.s8 d31, d31, d11 │ │ │ │ - vrshr.s64 d18, d28, #64 │ │ │ │ + vpadd.i8 d31, d31, d15 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s32 d4, d15, d30 │ │ │ │ - bls 0x11d7f8 │ │ │ │ + bls 0x11dc48 │ │ │ │ smlawteq r0, fp, r1, pc @ │ │ │ │ @ instruction: 0xf70bfa22 │ │ │ │ blx 0xc5624 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, fp, lsr #3 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ ldrbt r4, [r9], pc, lsl #6 │ │ │ │ - strcc pc, [r0], #-591 @ 0xfffffdb1 │ │ │ │ + ldrbtmi pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #33792 @ 0x8400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x17db6fc │ │ │ │ + blx 0x1cdb6fe │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0x75f304 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , , │ │ │ │ - andcs pc, r0, r3, asr sl @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, r7, ror #22 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #24, 22 @ 0x6000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vpadd.i8 , , │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0x4def34 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf830f267 │ │ │ │ + @ instruction: 0xf948f267 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x3df348 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - andcs pc, r0, r1, lsr sl @ │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + andcs pc, r0, r5, asr #22 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - svclt 0x0000fa23 │ │ │ │ - eorseq r1, r4, r4, lsr #2 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r0, ror #7 │ │ │ │ - eorseq r1, r4, r4, lsr r1 │ │ │ │ - eorseq r1, r4, r0, ror #2 │ │ │ │ - eorseq r1, r4, r8, asr #2 │ │ │ │ + svclt 0x0000fb37 │ │ │ │ + eorseq r1, r4, ip, lsl r3 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, ip, lsr #6 │ │ │ │ + eorseq r1, r4, r8, asr r3 │ │ │ │ + eorseq r1, r4, r0, asr #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8924689 │ │ │ │ addlt lr, r6, r9, lsl r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q15, d14, d4 │ │ │ │ ldmib r0, {r9, sl, fp, ip}^ │ │ │ │ @@ -15414,21 +15414,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r3, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi ip, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ andvc sp, r3, fp, lsr #3 │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - tstpcc ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - @ instruction: 0xf816f22f │ │ │ │ - eorseq r1, r4, r8, ror #6 │ │ │ │ - eorseq r1, r4, r8, asr #6 │ │ │ │ + @ instruction: 0xf92af22f │ │ │ │ + eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r0, asr #10 │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ bl 0xfe94b4f0 │ │ │ │ @ instruction: 0xf1be0e0c │ │ │ │ stcle 15, cr0, [ip], #-0 │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldmib r1, {r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ @@ -15632,21 +15632,21 @@ │ │ │ │ stceq 3, cr15, [r0], {66} @ 0x42 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ @ instruction: 0xcc04e9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x9f6ec │ │ │ │ vqsub.s32 q9, q3, │ │ │ │ - svclt 0x0000fc55 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + svclt 0x0000fd6d │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ bcs 0x17d64c │ │ │ │ strlt sp, [r0, #-25] @ 0xffffffe7 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb864 │ │ │ │ stmdahi sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ @@ -15678,21 +15678,21 @@ │ │ │ │ stmib r3, {r0, r3, r4, ip, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x128ead8 │ │ │ │ andcs lr, r0, ip, ror r7 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs r4, r3, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - @ instruction: 0xf7fdfe07 │ │ │ │ + @ instruction: 0xf7fdff1b │ │ │ │ svclt 0x0000fcbf │ │ │ │ - eorseq r1, r4, r0, lsl #8 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cb91c │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -15766,19 +15766,19 @@ │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ stmdavc r4, {r0, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mul r1, r1, r8 │ │ │ │ mvnle r4, #116, 10 @ 0x1d000000 │ │ │ │ ldr r4, [fp, r8, lsl #12] │ │ │ │ ldc2 7, cr15, [ip], {253} @ 0xfd │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x9fcfc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2l 2, cr15, [r8, #-184] @ 0xffffff48 │ │ │ │ - eorseq r1, r4, r4, lsr r1 │ │ │ │ + cdp2 2, 6, cr15, cr12, cr14, {1} │ │ │ │ + eorseq r1, r4, ip, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -15870,19 +15870,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af67 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0060f43f │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x81fe9c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d14, d12 │ │ │ │ - @ instruction: 0xf1bcfc87 │ │ │ │ + @ instruction: 0xf1bcfd9b │ │ │ │ @ instruction: 0xd12c0f04 │ │ │ │ bcs 0xfda20 │ │ │ │ bcs 0x95a80 │ │ │ │ svclt 0x0008d81c │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svcge 0x004bf43f │ │ │ │ @ instruction: 0xf1bce7e6 │ │ │ │ @@ -15899,20 +15899,20 @@ │ │ │ │ ldr r0, [r6, -r1, lsl #24]! │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x1596f0 │ │ │ │ svcge 0x0055f43f │ │ │ │ ldrbeq lr, [sl, r8, asr #15] │ │ │ │ svcge 0x0037f53f │ │ │ │ andcs lr, r0, r0, ror r7 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andvs pc, pc, #64, 4 │ │ │ │ - mcrr2 2, 2, pc, ip, cr14 @ │ │ │ │ - eorseq r1, r4, r4, lsl r4 │ │ │ │ + stc2l 2, cr15, [r0, #-184]! @ 0xffffff48 │ │ │ │ + eorseq r1, r4, ip, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdaf28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -15981,20 +15981,20 @@ │ │ │ │ sbcshi pc, r4, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - blx 0x1d5c50c │ │ │ │ + blx 0xfe25c50e │ │ │ │ bls 0xf13b0 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r1, r2, r8}^ │ │ │ │ @ instruction: 0xf1435400 │ │ │ │ - svcls 0x0004fb55 │ │ │ │ + svcls 0x0004fc69 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x101ae9dd │ │ │ │ bl 0x1ee67ac │ │ │ │ svclt 0x00380202 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -16015,33 +16015,33 @@ │ │ │ │ strls sp, [r3, -sp, ror #23] │ │ │ │ bl 0x1c6a40c │ │ │ │ svclt 0x00240306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmin.s16 d20, d12, d18 │ │ │ │ - @ instruction: 0x4680fa31 │ │ │ │ + strmi pc, [r0], r5, asr #22 │ │ │ │ @ instruction: 0xf1b8430c │ │ │ │ @ instruction: 0xf1740f04 │ │ │ │ svclt 0x003c0300 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b82400 │ │ │ │ @ instruction: 0xf1440804 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r7, {sl, pc} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1438b1c │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r8, [r3], -r0, lsl #8 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1439808 │ │ │ │ - bls 0x6de848 │ │ │ │ + bls 0x6dec98 │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -16106,21 +16106,21 @@ │ │ │ │ subsle r3, r3, #-268435441 @ 0xf000000f │ │ │ │ bl 0x1e2ad7c │ │ │ │ svclt 0x00240306 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andle r9, r6, #201326592 @ 0xc000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ strbmi r4, [r1], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf978f25c │ │ │ │ + blx 0xfe35c704 │ │ │ │ movwcs r9, #3 │ │ │ │ blls 0x10499c │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ movwls r0, #4359 @ 0x1107 │ │ │ │ @ instruction: 0xf1434633 │ │ │ │ - @ instruction: 0xf04ffa57 │ │ │ │ + @ instruction: 0xf04ffb6b │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmib sp, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ bl 0xfeee5220 │ │ │ │ bl 0x1ea05c4 │ │ │ │ svclt 0x00380003 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ bl 0x1a2674c │ │ │ │ @@ -16167,20 +16167,20 @@ │ │ │ │ blls 0x13eda8 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmib sp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ stc 3, cr2, [sp, #36] @ 0x24 │ │ │ │ stmdals fp, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0x6db4b4 │ │ │ │ blvc 0x75b4b8 │ │ │ │ - @ instruction: 0xf9e8f143 │ │ │ │ + blx 0xfff5c394 │ │ │ │ ldrtmi r9, [sl], -r4, lsl #22 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdbls ip, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1439808 │ │ │ │ - ldmdbls sl, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls sl, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldreq lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ ldmdbls fp, {r3, fp, ip} │ │ │ │ svclt 0x0028414d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a26940 │ │ │ │ @@ -16438,25 +16438,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38c028 │ │ │ │ blcs 0x7e32c │ │ │ │ svcge 0x0056f43f │ │ │ │ - addcc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + rsbspl pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ vhsub.s32 , q7, q5 │ │ │ │ - strbmi pc, [pc], -sp, lsl #16 @ │ │ │ │ + strbmi pc, [pc], -r1, lsr #18 @ │ │ │ │ ldrb r4, [r5], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - mcr2 2, 6, pc, cr10, cr11, {2} @ │ │ │ │ + @ instruction: 0xffdef25b │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ @ instruction: 0xf1c92300 │ │ │ │ ldrmi r0, [sp], -r0, lsl #4 │ │ │ │ tstls r3, #4, 6 @ 0x10000000 │ │ │ │ @@ -16542,16 +16542,16 @@ │ │ │ │ addsmi r4, r8, r5, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67e4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r5, r3 │ │ │ │ - ldc2 2, cr15, [r4, #-616] @ 0xfffffd98 │ │ │ │ - eorseq r1, r4, r4, lsr #8 │ │ │ │ + mrc2 2, 0, pc, cr4, cr10, {4} │ │ │ │ + eorseq r1, r4, ip, lsl r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r4, asr #16 │ │ │ │ stccs 6, cr4, [r0], {3} │ │ │ │ @@ -16779,25 +16779,25 @@ │ │ │ │ ldrtmi r4, [ip], -r1, asr #12 │ │ │ │ strmi r4, [r7], -r0, ror #13 │ │ │ │ ldmvs r9, {r1, r3, r4, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, asr #13 │ │ │ │ ldmvs r9, {r3, r7, r9, sl, lr}^ │ │ │ │ ldr r4, [pc, pc, lsl #12]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x220cd8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d29, d1 │ │ │ │ - andcs pc, r0, r9, ror #26 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, sp, ror lr @ │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsmi pc, r4, #64, 4 │ │ │ │ - ldc2l 2, cr15, [lr, #-180] @ 0xffffff4c │ │ │ │ - eorseq r1, r4, r4, lsr r4 │ │ │ │ + cdp2 2, 7, cr15, cr2, cr13, {1} │ │ │ │ + eorseq r1, r4, ip, lsr #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r7, [pc], -r2, lsl #16 │ │ │ │ bcc 0x72070 │ │ │ │ @@ -16852,20 +16852,20 @@ │ │ │ │ tsteq r4, r3, ror fp │ │ │ │ b 0x1415534 │ │ │ │ strtmi r1, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d9 │ │ │ │ ldr r0, [r7, r1, lsl #4]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0xe0dfc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 q2, , q14 │ │ │ │ - svclt 0x0000fcd7 │ │ │ │ - eorseq r1, r4, r4, asr r4 │ │ │ │ + svclt 0x0000fdeb │ │ │ │ + eorseq r1, r4, ip, asr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ addlt r7, r4, r2, lsl #16 │ │ │ │ bcc 0x7217c │ │ │ │ stmdale r1!, {r0, r2, r9, fp, sp}^ │ │ │ │ @@ -16915,20 +16915,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [r3, r2, lsl #12]! │ │ │ │ andscs r2, r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0xe0ef8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - svclt 0x0000fc59 │ │ │ │ - eorseq r1, r4, ip, ror #8 │ │ │ │ + svclt 0x0000fd6d │ │ │ │ + eorseq r1, r4, r4, ror #12 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17046,23 +17046,23 @@ │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ strbmi r4, [r6, #-3072]! @ 0xfffff400 │ │ │ │ addsmi fp, r8, #8, 30 │ │ │ │ b 0x1410858 │ │ │ │ addsle r1, r2, r8 │ │ │ │ andeq pc, r1, r1, asr #4 │ │ │ │ vabdl.s16 q7, d26, d15 │ │ │ │ - andcs pc, r0, r5, lsr #18 │ │ │ │ - tstpcc ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, lsr #20 │ │ │ │ + tstppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rscsmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x145d512 │ │ │ │ + stc2l 2, cr15, [r4], #-180 @ 0xffffff4c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ + eorseq r1, r4, r8, lsr #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17165,24 +17165,24 @@ │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ strcs lr, [r0], #-2000 @ 0xfffff830 │ │ │ │ @ instruction: 0x46272010 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrmi lr, [ip], -sl, asr #15 │ │ │ │ strbmi r4, [r3], -r7, ror #12 │ │ │ │ strb r4, [r5, sl, asr #12] │ │ │ │ - @ instruction: 0xf836f29a │ │ │ │ + @ instruction: 0xf936f29a │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0x1612e8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vqsub.s32 d6, d29, d15 │ │ │ │ - svclt 0x0000fa61 │ │ │ │ + svclt 0x0000fb75 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ - eorseq r1, r4, ip, asr #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ + eorseq r1, r4, r4, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bvs 0x4b28ac │ │ │ │ stmvc ip, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ pkhtbmi r1, r9, r7, asr #24 │ │ │ │ @@ -17610,43 +17610,43 @@ │ │ │ │ streq lr, [r5, -lr, lsl #20] │ │ │ │ svclt 0x0008428f │ │ │ │ ldrdle r4, [r3], -r4 @ │ │ │ │ ldrbmi r9, [r3], r4, lsl #18 │ │ │ │ ldrb r9, [r7], -r2, lsl #2 │ │ │ │ tstls r2, fp, lsl #18 │ │ │ │ ldrb r4, [r3], -fp, lsl #13 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, pc, asr #4 │ │ │ │ + submi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s32 , q10, q6 │ │ │ │ - ldrdcs pc, [r0], -fp │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + strdcs pc, [r0], -r3 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 13, cr15, cr12, cr12, {1} │ │ │ │ - eorseq r1, r4, r0, ror #2 │ │ │ │ - eorseq r1, r4, r8, asr #2 │ │ │ │ + @ instruction: 0xfff0f22c │ │ │ │ + eorseq r1, r4, r8, asr r3 │ │ │ │ + eorseq r1, r4, r0, asr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x132545c │ │ │ │ ldmvc r7, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46044616 │ │ │ │ blcs 0x170178 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpcs 0, 6, cr15, cr13, cr3, {0} │ │ │ │ movweq r5, #15662 @ 0x3d2e │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ stmdage r4, {r2, r4, r5, r8, r9} │ │ │ │ ldrdgt lr, [r2, -r1] │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ bl 0xff748 │ │ │ │ andcs r3, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -17677,44 +17677,44 @@ │ │ │ │ @ instruction: 0xf8cd786b │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf7f33011 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0x191a30 │ │ │ │ @ instruction: 0xf04f9803 │ │ │ │ vceq.f32 d16, d1, d24 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ blx 0x3a1efa │ │ │ │ @ instruction: 0xf8d22207 │ │ │ │ addsmi r2, sl, #244, 4 @ 0x4000000f │ │ │ │ @ instruction: 0xe009d1b4 │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ stmdage r4, {r2, r4, r5, r8, r9} │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf04f7931 │ │ │ │ bicmi r0, r9, #0, 24 │ │ │ │ str r0, [r3, r9, asr #15]! │ │ │ │ stmdage r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4619469c │ │ │ │ @ instruction: 0x4631e79e │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs fp!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdgt lr, [r2, -r5] │ │ │ │ ldrb sl, [r4, r4, lsl #16] │ │ │ │ - stc2 2, cr15, [lr], {153} @ 0x99 │ │ │ │ + stc2 2, cr15, [lr, #-612] @ 0xfffffd9c │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0x161b38 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , q6, │ │ │ │ - svclt 0x0000fe39 │ │ │ │ + svclt 0x0000ff4d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #6 │ │ │ │ - eorseq r1, r4, r0, ror #7 │ │ │ │ + eorseq r1, r4, r0, ror #10 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb788a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ ldrmi r0, [r1], -r1, lsl #24 │ │ │ │ ldmdavc r8, {r2, r7, ip, sp, pc} │ │ │ │ @@ -17768,23 +17768,23 @@ │ │ │ │ ldclvc 6, cr15, [pc], #796 @ 0x21a90 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ subsvs r4, sl, lr, lsl #13 │ │ │ │ strmi r4, [sl], -r8, lsl #12 │ │ │ │ blvc 0x15cd90 │ │ │ │ blvc 0xdcd94 │ │ │ │ andcs lr, r0, r6, lsr #15 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2 2, cr15, [lr, #176]! @ 0xb0 │ │ │ │ + cdp2 2, 12, cr15, cr2, cr12, {1} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ + eorseq r1, r4, r0, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb789bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18d9d4 │ │ │ │ blcs 0x1d587c │ │ │ │ blvc 0x2d5d60 │ │ │ │ @@ -17835,27 +17835,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd00 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x261d5c │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - stc2 2, cr15, [r8, #-176]! @ 0xffffff50 │ │ │ │ + cdp2 2, 3, cr15, cr12, cr12, {1} │ │ │ │ blx 0xff85f89e │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x3de25a │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + stc2 2, cr15, [r6], #-400 @ 0xfffffe70 │ │ │ │ + eorseq r1, r4, r0, ror #13 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cdaec │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -17934,27 +17934,27 @@ │ │ │ │ bicle r2, r2, r5, lsl #22 │ │ │ │ str r4, [ip, r8, lsl #12]! │ │ │ │ @ instruction: 0xf8917844 │ │ │ │ ldrbmi lr, [r4, #-1]! │ │ │ │ strmi sp, [r8], -r8, ror #7 │ │ │ │ @ instruction: 0xf7fbe7a3 │ │ │ │ vqdmulh.s d31, d15, d21 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x1e1af0 │ │ │ │ vqsub.s32 q9, q2, │ │ │ │ - andcs pc, r0, r3, asr sl @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, fp, ror #22 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d12, d0 │ │ │ │ - svclt 0x0000fc55 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + svclt 0x0000fd69 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0xf8917848 │ │ │ │ addlt lr, r4, r0 │ │ │ │ andcs r4, r1, r3, asr #32 │ │ │ │ @@ -18024,44 +18024,44 @@ │ │ │ │ @ instruction: 0xf1bce6ac │ │ │ │ @ instruction: 0xd1b70f02 │ │ │ │ @ instruction: 0xf1bce796 │ │ │ │ bicsle r0, sp, r2, lsl #30 │ │ │ │ umullsmi lr, r0, r9, r7 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ vand d29, d31, d5 │ │ │ │ - vrshr.s64 d18, d28, #64 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vpadd.i32 d4, d12, d6 │ │ │ │ - vqdmulh.s d31, d31, d25 │ │ │ │ - vrshr.s64 q9, q0, #64 │ │ │ │ + vfma.f32 d31, d31, d29 │ │ │ │ + vmlal.s q10, d16, d0[2] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x429bc0 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0xfe6de47a │ │ │ │ + stc2 2, cr15, [lr], #176 @ 0xb0 │ │ │ │ vmin.s8 d20, d15, d0 │ │ │ │ - vmls.i d18, d16, d0[7] │ │ │ │ + vmls.i d20, d16, d0[5] │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x262094 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d12, d7 │ │ │ │ - vqdmulh.s d31, d31, d11 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vfma.f32 d31, d31, d15 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xe1cb0 │ │ │ │ vqsub.s32 q9, q2, │ │ │ │ - svclt 0x0000f973 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + svclt 0x0000fa8b │ │ │ │ + eorseq r1, r4, ip, asr #5 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -18149,19 +18149,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af6f │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0068f43f │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x7e2244 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d12, d12 │ │ │ │ - @ instruction: 0xf1bcfab3 │ │ │ │ + @ instruction: 0xf1bcfbc7 │ │ │ │ @ instruction: 0xd1290f04 │ │ │ │ bcs 0xffdc8 │ │ │ │ bcs 0x97e2c │ │ │ │ mvnle sp, sp, lsl r8 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xf1bce753 │ │ │ │ @@ -18177,20 +18177,20 @@ │ │ │ │ andcs sl, r1, #72, 30 @ 0x120 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e73d │ │ │ │ @ instruction: 0xe73372ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ @ instruction: 0xe7c7af5c │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0xe22b4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 d6, d12, d15 │ │ │ │ - svclt 0x0000fa7b │ │ │ │ - ldrshteq r1, [r4], -ip │ │ │ │ + svclt 0x0000fb8f │ │ │ │ + ldrshteq r1, [r4], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73678 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18232,17 +18232,17 @@ │ │ │ │ blls 0x2fbf20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffdef298 │ │ │ │ + @ instruction: 0xf8def299 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb790e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73748 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18284,17 +18284,17 @@ │ │ │ │ blls 0x2fbff0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff76f298 │ │ │ │ + @ instruction: 0xf876f299 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb791b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73818 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18335,18 +18335,18 @@ │ │ │ │ blmi 0x2321b4 │ │ │ │ blls 0x2fc0c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf298bd70 │ │ │ │ - svclt 0x0000ff0f │ │ │ │ + @ instruction: 0xf299bd70 │ │ │ │ + svclt 0x0000f80f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -18389,16 +18389,16 @@ │ │ │ │ blmi 0x232290 │ │ │ │ blls 0x2fc198 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 5, pc, cr4, cr8, {4} @ │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + @ instruction: 0xffa4f298 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd610 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ blmi 0xff50e3fc │ │ │ │ @@ -18541,29 +18541,29 @@ │ │ │ │ blhi 0x45d9c0 │ │ │ │ blhi 0x4dd9c4 │ │ │ │ blhi 0x55d9c8 │ │ │ │ blhi 0x5dd9cc │ │ │ │ blhi 0x65d9d0 │ │ │ │ blhi 0x6dd9d4 │ │ │ │ blhi 0x75d9d8 │ │ │ │ - @ instruction: 0xff58f140 │ │ │ │ + @ instruction: 0xf86cf141 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff50f140 │ │ │ │ + @ instruction: 0xf864f141 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - @ instruction: 0xff48f140 │ │ │ │ + @ instruction: 0xf85cf141 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff3cf140 │ │ │ │ + @ instruction: 0xf850f141 │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18603,15 +18603,15 @@ │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andcc lr, sl, sp, asr #19 │ │ │ │ strbmi lr, [r3], -r5, ror #13 │ │ │ │ strbmi sl, [sl], -ip, lsl #16 │ │ │ │ @ instruction: 0xf8cda90a │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf1408004 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, ip, sp}^ │ │ │ │ ldrb r6, [r6], ip, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ bleq 0x5e5f8 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -18688,28 +18688,28 @@ │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ stmdahi fp, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf8ac800b │ │ │ │ ldrt r2, [r2], r0 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x2a2ab4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d27, d25 │ │ │ │ - @ instruction: 0xf298fe7b │ │ │ │ - sha1c.32 , , │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + @ instruction: 0xf298ff8f │ │ │ │ + vadd.f32 , , │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xe26d4 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fc61 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + svclt 0x0000fd79 │ │ │ │ + eorseq r1, r4, r8, lsr #15 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xddaec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2061 @ 0xfffff7f3 │ │ │ │ @@ -18755,19 +18755,19 @@ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ bl 0x1e6e2ec │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x226f4 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s16 q10, , │ │ │ │ - strmi pc, [r4], -r1, asr #25 │ │ │ │ + @ instruction: 0x4604fdd5 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - stc2 1, cr15, [r2, #256]! @ 0x100 │ │ │ │ + cdp2 1, 11, cr15, cr6, cr0, {2} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e65734 │ │ │ │ @@ -18787,24 +18787,24 @@ │ │ │ │ blle 0xffb66368 │ │ │ │ bl 0x1c6cf6c │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r4, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s16 d20, d9, d26 │ │ │ │ - msrmi CPSR_c, #33024 @ 0x8100 │ │ │ │ + msrmi CPSR_c, #9536 @ 0x2540 │ │ │ │ @ instruction: 0xf1712802 │ │ │ │ svclt 0x003c0300 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf1413802 │ │ │ │ @ instruction: 0x463231ff │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmib sp, {r8}^ │ │ │ │ @ instruction: 0xf1401003 │ │ │ │ - ldmib sp, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r1, r0, ip, lsl #6 │ │ │ │ bne 0x1088fd8 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ bne 0x4a92a4 │ │ │ │ b 0x11e49fc │ │ │ │ ldmeq fp, {r0, r1, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ @@ -18911,20 +18911,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d0 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0xfe1df2de │ │ │ │ + ldc2 2, cr15, [sl], {89} @ 0x59 │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - stc2l 1, cr15, [r6], #-256 @ 0xffffff00 │ │ │ │ + ldc2l 1, cr15, [sl, #-256]! @ 0xffffff00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee61ac │ │ │ │ @@ -18946,27 +18946,27 @@ │ │ │ │ blle 0xffaa65e8 │ │ │ │ bl 0x1c6c9ec │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800002 │ │ │ │ movwcs r8, #130 @ 0x82 │ │ │ │ vmax.s16 d20, d9, d26 │ │ │ │ - b 0x10a1708 │ │ │ │ + b 0x10a1b58 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5f138 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - ldc2 1, cr15, [r2], {64} @ 0x40 │ │ │ │ + stc2 1, cr15, [r6, #-256]! @ 0xffffff00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -19048,21 +19048,21 @@ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ blls 0x202bd0 │ │ │ │ stccs 8, cr7, [r4, #-116] @ 0xffffff8c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ ldmdavc fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ @ instruction: 0xf24faeb1 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xdaabac │ │ │ │ subcc pc, sl, #64, 4 │ │ │ │ - blx 0xfe95f462 │ │ │ │ + ldc2 2, cr15, [r8], #172 @ 0xac │ │ │ │ andeq lr, r0, #339968 @ 0x53000 │ │ │ │ blx 0xfec56cbc │ │ │ │ cmnplt r8, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ msreq CPSR_, r2, lsr #3 │ │ │ │ @ instruction: 0xf502fa00 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1c2430d │ │ │ │ @@ -19096,28 +19096,28 @@ │ │ │ │ movwcs r9, #6661 @ 0x1a05 │ │ │ │ @ instruction: 0xe6597013 │ │ │ │ blge 0x2cf16c │ │ │ │ movwls r4, #14041 @ 0x36d9 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls sl, #19212 @ 0x4b0c │ │ │ │ @ instruction: 0xf298e671 │ │ │ │ - adcsmi pc, r2, #442368 @ 0x6c000 │ │ │ │ + adcsmi pc, r2, #110592 @ 0x1b000 │ │ │ │ svclt 0x002c41ab │ │ │ │ bleq 0x9eda0 │ │ │ │ bleq 0x5eda4 │ │ │ │ vqrshl.s8 q15, q2, │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x122d34 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000f931 │ │ │ │ - eorseq r1, r4, r0, asr #11 │ │ │ │ + svclt 0x0000fa49 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -19144,15 +19144,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4e10 │ │ │ │ b 0x1101008 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vadd.i16 d16, d9, d0 │ │ │ │ - @ instruction: 0x4606f9b5 │ │ │ │ + strmi pc, [r6], -r9, asr #21 │ │ │ │ @ instruction: 0x46404691 │ │ │ │ movwgt pc, #27556 @ 0x6ba4 @ │ │ │ │ blx 0x1344aa │ │ │ │ bl 0x1caf930 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdaeq r8, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -19164,15 +19164,15 @@ │ │ │ │ @ instruction: 0xf00e0203 │ │ │ │ svclt 0x00280201 │ │ │ │ bcs 0x2b558 │ │ │ │ cdpcc 1, 0, cr13, cr1, cr13, {2} │ │ │ │ @ instruction: 0x000cebb0 │ │ │ │ bl 0x1a7464c │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - @ instruction: 0xf98cf259 │ │ │ │ + blx 0xfe85f6d0 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d20 │ │ │ │ blx 0x1342fe │ │ │ │ bl 0x1cde584 │ │ │ │ andsle r0, r3, #57344 @ 0xe000 │ │ │ │ stmdane r0!, {r0, r7, r9, sl, lr} │ │ │ │ @@ -19251,29 +19251,29 @@ │ │ │ │ ldrdvs r0, [sl], #152 @ 0x98 @ │ │ │ │ movweq pc, #835 @ 0x343 @ │ │ │ │ stmib r5, {r3, r5, r6, ip, sp, lr}^ │ │ │ │ str r1, [sp, r1, lsl #6] │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ vadd.f32 d27, d15, d7 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x234858 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - blx 0x3df78c │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + blx 0x8df78e │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xfff6f262 │ │ │ │ - eorseq r1, r4, ip, lsl #3 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + @ instruction: 0xf90ef263 │ │ │ │ + eorseq r1, r4, r4, lsl #7 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7a108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x16e6e30 │ │ │ │ @ instruction: 0xf891b08a │ │ │ │ strcs ip, [r1], -r0 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -19293,15 +19293,15 @@ │ │ │ │ svclt 0x0044cc04 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf974f140 │ │ │ │ + blx 0xfe25f470 │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3b214 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19326,21 +19326,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - rsbcc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + subspl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7ab95c │ │ │ │ - @ instruction: 0xf978f22b │ │ │ │ + blx 0xfe35f8b8 │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19353,25 +19353,25 @@ │ │ │ │ movwne lr, #6596 @ 0x19c4 │ │ │ │ blmi 0x39cef8 │ │ │ │ blls 0x27d0bc │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ - @ instruction: 0xf297bc39 │ │ │ │ - vrecps.f32 d31, d15, d7 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + @ instruction: 0xf298bc39 │ │ │ │ + vtst.8 d31, d15, d7 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x12312c │ │ │ │ - vqsub.s32 q9, q1, │ │ │ │ - svclt 0x0000ff35 │ │ │ │ + vqsub.s32 q9, , │ │ │ │ + svclt 0x0000f84d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, ip, lsr r3 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r4, lsr r5 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 0xfedb48f8 │ │ │ │ @ instruction: 0x4604b098 │ │ │ │ andsls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -19408,15 +19408,15 @@ │ │ │ │ ldrmi r3, [r3], #-769 @ 0xfffffcff │ │ │ │ ldmib r1, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ @ instruction: 0xf88d7863 │ │ │ │ ldmib r4, {r0, r3, r4, ip, sp}^ │ │ │ │ @ instruction: 0xf1402302 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x1ef560 │ │ │ │ blle 0x52d544 │ │ │ │ @ instruction: 0x0c0ae9dd │ │ │ │ bcc 0x74c24 │ │ │ │ stmdane r0, {r0, r1, r2, r9, ip, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0x0c0ae9cd │ │ │ │ @@ -19685,79 +19685,79 @@ │ │ │ │ ldmdavc sl!, {r0, r1, r2, r5, r6, ip, lr, pc} │ │ │ │ addsmi r2, r0, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ bcs 0x97adc │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ vrecps.f32 q13, , │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ vpadd.i32 d4, d10, d24 │ │ │ │ - ldmdavc fp!, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavc fp!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00182b05 │ │ │ │ bicle r4, r6, r8, lsr r6 │ │ │ │ mulcc sp, r8, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmax.f32 d26, d15, d27 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xbe3684 │ │ │ │ vqsub.s32 q9, q1, │ │ │ │ - @ instruction: 0xf998fc89 │ │ │ │ + @ instruction: 0xf998fda1 │ │ │ │ @ instruction: 0xf8981007 │ │ │ │ stmdbcs r0, {r0, r1, r2, sp} │ │ │ │ @ instruction: 0xf8b8bfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8a80101 │ │ │ │ blcs 0x275f0 │ │ │ │ @ instruction: 0xf022d1de │ │ │ │ blcs 0xa43f8 │ │ │ │ blcs 0x117964 │ │ │ │ blcs 0x9794c │ │ │ │ ldrtmi fp, [r8], -r4, lsl #30 │ │ │ │ addsle r7, sl, fp, lsr r8 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x7a3acc │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - cdp2 2, 7, cr15, cr0, cr10, {1} │ │ │ │ + @ instruction: 0xff84f22a │ │ │ │ stmdage r6, {r0, r3, r4, r7, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ tstpcs r0, fp, lsl r8 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [fp], -r3, lsl #20 │ │ │ │ ldm r7, {r3, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ stm r4, {r0, r1, r2, r3} │ │ │ │ ldrb r0, [pc, #15]! @ 0x23647 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ vqshl.s64 d14, d1, #23 │ │ │ │ - @ instruction: 0xf24ffc27 │ │ │ │ - vmls.i d19, d0, d0[5] │ │ │ │ + vadd.f32 d31, d15, d23 │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x323b0c │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d10 │ │ │ │ - @ instruction: 0xf7f9fe4f │ │ │ │ + @ instruction: 0xf7f9ff63 │ │ │ │ vadd.f32 d31, d15, d7 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ blmi 0x1e372c │ │ │ │ vhsub.s32 d18, d18, d22 │ │ │ │ - svclt 0x0000fc35 │ │ │ │ + svclt 0x0000fd4d │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r0, lsl #12 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r8, ror #11 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, asr #15 │ │ │ │ + eorseq r1, r4, r0, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7a89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e7684 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19768,21 +19768,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xa37a4 │ │ │ │ vqsub.s32 q9, q1, │ │ │ │ - svclt 0x0000fbf9 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + svclt 0x0000fd11 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ bl 0x10f910 │ │ │ │ ldmdbvc r3, {r0, r6, r7, r8, ip, sp} │ │ │ │ andcs r4, r0, r4, lsl #13 │ │ │ │ ldrbeq r9, [fp, r2] │ │ │ │ @ instruction: 0xf1039000 │ │ │ │ andls r4, r3, r0, lsl #6 │ │ │ │ @@ -20045,21 +20045,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ blmi 0xa3bf8 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9cef262 │ │ │ │ - eorseq r1, r4, r8, lsl r6 │ │ │ │ + blx 0xff9e04d0 │ │ │ │ + eorseq r1, r4, r0, lsl r8 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ addlt r4, r4, lr, lsl #13 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ muleq pc, ip, r8 @ │ │ │ │ bllt 0xa4a770 │ │ │ │ mulne lr, ip, r8 │ │ │ │ @@ -20479,18 +20479,18 @@ │ │ │ │ blmi 0x2631fc │ │ │ │ blls 0x2fe24c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 2, pc, cr10, cr6, {4} @ │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + @ instruction: 0xff4af296 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2599 @ 0xfffff5d9 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -20527,18 +20527,18 @@ │ │ │ │ blmi 0x26313c │ │ │ │ blls 0x2fe30c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [sl, #600]! @ 0x258 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + mcr2 2, 7, pc, cr10, cr6, {4} @ │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000be27 │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000be23 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20562,15 +20562,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 2, cr15, [r4, #600]! @ 0x258 │ │ │ │ + mcr2 2, 5, pc, cr4, cr6, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20591,15 +20591,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2l 2, cr15, [sl, #-600]! @ 0xfffffda8 │ │ │ │ + mcr2 2, 3, pc, cr10, cr6, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ smlabbcs r0, sp, r0, fp │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -20620,15 +20620,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x162590 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #6 │ │ │ │ - svclt 0x0000fd31 │ │ │ │ + svclt 0x0000fe31 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ smlabbcs r1, sp, r0, fp │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -20649,15 +20649,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x162604 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #6 │ │ │ │ - svclt 0x0000fcf7 │ │ │ │ + svclt 0x0000fdf7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7394 │ │ │ │ @@ -20698,15 +20698,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple lr, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - mrc2 1, 3, pc, cr8, cr14, {1} │ │ │ │ + @ instruction: 0xff8cf13e │ │ │ │ bls 0x50b1b4 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48b1a0 │ │ │ │ blls 0x4355dc │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -20936,21 +20936,21 @@ │ │ │ │ ldrb r2, [fp, -r1, lsl #6] │ │ │ │ blcs 0x36254 │ │ │ │ rschi pc, sp, r0 │ │ │ │ bvc 0xfe86dd10 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, pc, asr #4 │ │ │ │ + submi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - @ instruction: 0x4603fad7 │ │ │ │ + strmi pc, [r3], -pc, ror #23 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ @ instruction: 0xf5a00015 │ │ │ │ movwmi r1, #4224 @ 0x1080 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0xecd4c │ │ │ │ ldrb r5, [r4, -r1, lsl #6]! │ │ │ │ tsteq r1, lr, lsl fp │ │ │ │ @@ -21055,96 +21055,96 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1569] @ 0xfffff9df │ │ │ │ svccs 0x0001e6f2 │ │ │ │ svccs 0x0004d05d │ │ │ │ ldmdavc r0, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr14, cr15, {1} @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3d │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d9 │ │ │ │ - blx 0xfece3aec │ │ │ │ + blx 0xfece3f3c │ │ │ │ strcs pc, [r8, #-898] @ 0xfffffc7e │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae730 │ │ │ │ b 0x1124360 │ │ │ │ adcsmi r0, r2, lr, lsl #6 │ │ │ │ @ instruction: 0xf1c69309 │ │ │ │ andls r0, r8, #40894464 @ 0x2700000 │ │ │ │ strbt r9, [r3], #1543 @ 0x607 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185dec0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d15, d23 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xa64c10 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041f9c3 │ │ │ │ + @ instruction: 0xf041fadb │ │ │ │ ldrt r4, [pc], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, pc, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ssat sl, #21, r7, lsl #26 │ │ │ │ - @ instruction: 0xf98af296 │ │ │ │ + blx 0xfe2e15d4 │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1d97ac │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r6, -r4, lsr #29]! │ │ │ │ mvnsle r4, #244, 10 @ 0x3d000000 │ │ │ │ bge 0x2af3bc │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ ldmdavc r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x425078 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d9 │ │ │ │ - vpadd.i8 d31, d31, d9 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + @ instruction: 0xf24ffcad │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x276480 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - blx 0xfe2e148e │ │ │ │ + ldc2 2, cr15, [lr], {41} @ 0x29 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, ip, lsr r3 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r4, lsr r5 │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ vhadd.s32 d9, d9, d0 │ │ │ │ - andcs pc, r0, sp, ror #22 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + andcs pc, r0, r1, lsl #25 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d9, d0 │ │ │ │ - svclt 0x0000fb5f │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + svclt 0x0000fc73 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d068 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -21334,19 +21334,19 @@ │ │ │ │ ldc2l 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf295bd70 │ │ │ │ - svclt 0x0000ff99 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + @ instruction: 0xf296bd70 │ │ │ │ + svclt 0x0000f899 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7e50 │ │ │ │ @ instruction: 0x46143cd0 │ │ │ │ @@ -21386,15 +21386,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - @ instruction: 0xf916f13e │ │ │ │ + blx 0xae1524 │ │ │ │ bls 0x50bc78 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48bc64 │ │ │ │ blls 0x4360a0 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21619,20 +21619,20 @@ │ │ │ │ ldrbmi lr, [r3], -r2, ror #14 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0, #-237] @ 0xffffff13 │ │ │ │ @ instruction: 0xf0457aa1 │ │ │ │ strmi r0, [fp], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf24faeb9 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0xfeca5494 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [r0, #384] @ 0x180 │ │ │ │ + cdp2 2, 9, cr15, cr8, cr0, {3} │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ rsbsmi pc, lr, r3, lsr #32 │ │ │ │ andeq pc, r0, r0, lsr #11 │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicpl lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7df1dc │ │ │ │ @@ -21738,19 +21738,19 @@ │ │ │ │ movwcs r0, #17668 @ 0x4504 │ │ │ │ strt r2, [r8], -r2, lsl #4 │ │ │ │ ldrbt r2, [r2], r0, lsl #10 │ │ │ │ subsle r2, lr, r1, lsl #30 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7850 │ │ │ │ vceq.f32 q13, , q15 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0xfa5a68 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ - cdp2 2, 10, cr15, cr0, cr8, {1} │ │ │ │ + @ instruction: 0xffb4f228 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ strbeq pc, [r5, #-111] @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425e │ │ │ │ blx 0xa8e4c │ │ │ │ bl 0xfe9a21dc │ │ │ │ blx 0x8a6a0c │ │ │ │ strcs pc, [r3, -r6, lsl #12] │ │ │ │ @@ -21758,76 +21758,76 @@ │ │ │ │ movwls pc, #37390 @ 0x920e @ │ │ │ │ andpl lr, r7, #3358720 @ 0x334000 │ │ │ │ strbt r2, [sp], #1288 @ 0x508 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185e998 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d15, d22 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xa656c0 │ │ │ │ vqsub.s32 q9, q0, │ │ │ │ - @ instruction: 0xf041fc6b │ │ │ │ + @ instruction: 0xf041fd83 │ │ │ │ ldrt r4, [lr], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, lr, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r3], r1, lsr #26 │ │ │ │ - ldc2 2, cr15, [r2], #-596 @ 0xfffffdac │ │ │ │ + ldc2 2, cr15, [r2, #-596]! @ 0xfffffdac │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1da25c │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r5, -r3, lsr #29]! │ │ │ │ ldmle r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ bge 0x2afe6c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdavc r0, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, , │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x425b28 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d8 │ │ │ │ - vceq.f32 , , │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vrecps.f32 , , │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x276f30 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - cdp2 2, 3, cr15, cr2, cr8, {1} │ │ │ │ + @ instruction: 0xff46f228 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, ip, lsr r3 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r4, lsr r5 │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -sp │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ vhadd.s32 d9, d8, d0 │ │ │ │ - andcs pc, r0, r5, lsl lr @ │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + andcs pc, r0, r9, lsr #30 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d8, d0 │ │ │ │ - svclt 0x0000fe07 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + svclt 0x0000ff1b │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8830c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21884,15 +21884,15 @@ │ │ │ │ svceq 0x00db9126 │ │ │ │ tstpeq ip, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ eorls r9, r9, #38797312 @ 0x2500000 │ │ │ │ @ instruction: 0xf0409028 │ │ │ │ eorcs r8, r8, #-989855744 @ 0xc5000000 │ │ │ │ @ instruction: 0xf003a82a │ │ │ │ movwls r0, #21249 @ 0x5301 │ │ │ │ - ldm lr!, {r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0x5e2208 │ │ │ │ movweq pc, #16436 @ 0x4034 @ │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r7, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21903,29 +21903,29 @@ │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ tstcs r8, #3358720 @ 0x334000 │ │ │ │ tstcs sl, #3358720 @ 0x334000 │ │ │ │ tstcs ip, #3358720 @ 0x334000 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ blvc 0xe0e74 │ │ │ │ - stc2 1, cr15, [sl, #-244] @ 0xffffff0c │ │ │ │ + mrc2 1, 0, pc, cr14, cr13, {1} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x60e84 │ │ │ │ - stc2 1, cr15, [r2, #-244] @ 0xffffff0c │ │ │ │ + mrc2 1, 0, pc, cr6, cr13, {1} │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ ldmdage r2!, {r2, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x60e94 │ │ │ │ - ldc2l 1, cr15, [sl], #244 @ 0xf4 │ │ │ │ + mcr2 1, 0, pc, cr14, cr13, {1} @ │ │ │ │ blvc 0xe0edc │ │ │ │ @ instruction: 0x4632463b │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ blvc 0x60ea8 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [lr], #244 @ 0xf4 │ │ │ │ + mcr2 1, 0, pc, cr2, cr13, {1} @ │ │ │ │ ldmib sp, {r2, r3, r4, r8, sl, fp, ip, pc}^ │ │ │ │ ldmib sp, {r3, r4, r9, sl, sp}^ │ │ │ │ ldmdbne r2, {r1, r3, r4, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0x3116e9dd │ │ │ │ ldcls 8, cr9, [r4, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0x0c00eb56 │ │ │ │ streq pc, [r0], -pc, asr #32 │ │ │ │ @@ -22013,16 +22013,16 @@ │ │ │ │ smlawteq r8, sp, r9, lr │ │ │ │ @ instruction: 0xf0344073 │ │ │ │ eorls r0, r5, #12, 2 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ andhi pc, r7, #64 @ 0x40 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - vsubw.s8 , , d5 │ │ │ │ - @ instruction: 0xf8baeffc │ │ │ │ + vsubw.s8 , q2, d5 │ │ │ │ + @ instruction: 0xf8bae914 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldrbt r3, [r9], r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strcs r8, [r0], #-2584 @ 0xfffff5e8 │ │ │ │ @ instruction: 0x4080f5b0 │ │ │ │ @@ -22499,19 +22499,19 @@ │ │ │ │ streq pc, [r4], #-68 @ 0xffffffbc │ │ │ │ andcs r2, r2, #4, 2 │ │ │ │ bcs 0x9f5c0 │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082a04 │ │ │ │ @ instruction: 0xf43f785b │ │ │ │ vceq.f32 d26, d31, d9 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0xfeca6650 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf8acf228 │ │ │ │ + @ instruction: 0xf9c0f228 │ │ │ │ strtcs r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7ff9306 │ │ │ │ strcs fp, [r8, -sl, ror #21] │ │ │ │ ldrdcs lr, [r0, -r1]! │ │ │ │ ldr r2, [lr, -r5, lsl #4]! │ │ │ │ movweq lr, #6743 @ 0x1a57 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ @@ -22539,20 +22539,20 @@ │ │ │ │ @ instruction: 0x9e08bab6 │ │ │ │ ldrdgt pc, [r8], -sp │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89ae59b │ │ │ │ svccs 0x0000700d │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {3} @ │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #136, 22 @ 0x22000 │ │ │ │ - mcr2 2, 2, pc, cr14, cr15, {2} @ │ │ │ │ + @ instruction: 0xff66f25f │ │ │ │ @ instruction: 0xf882fab2 │ │ │ │ blx 0xfee146b8 │ │ │ │ @ instruction: 0xf108f887 │ │ │ │ @ instruction: 0xf1a80820 │ │ │ │ @ instruction: 0xf1a80920 │ │ │ │ blx 0xa76e0 │ │ │ │ blx 0x222a84 │ │ │ │ @@ -22628,15 +22628,15 @@ │ │ │ │ ldrbt r4, [r0], #1776 @ 0x6f0 │ │ │ │ andle r2, sl, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951e18 │ │ │ │ svceq 0x000cf011 │ │ │ │ bge 0xffc6358c │ │ │ │ vshl.s64 d14, d2, #20 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1ccfc8 │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22645,55 +22645,55 @@ │ │ │ │ ldrdeq lr, [r8, -sp]! │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r2, r4, r5, r6, r7, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d1060 │ │ │ │ ldclge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ vmax.s8 q15, , │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x7f7c6c │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xff84f227 │ │ │ │ + @ instruction: 0xf898f228 │ │ │ │ andcs r2, r3, #8, 2 │ │ │ │ ldmdavc fp, {r0, r2, r3, r4, r9, sl, sp, lr, pc}^ │ │ │ │ bllt 0xff7e43fc │ │ │ │ - strcc pc, [r0], #-591 @ 0xfffffdb1 │ │ │ │ + ldrbtmi pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #22528 @ 0x5800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xff70f227 │ │ │ │ + @ instruction: 0xf884f228 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x4a68e0 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s32 d9, d7, d0 │ │ │ │ - vmax.f32 , , │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vhadd.s32 d9, d8, d0 │ │ │ │ + vtst.8 , , │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0x3264fc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [ip, #-380] @ 0xfffffe84 │ │ │ │ + mcr2 2, 3, pc, cr4, cr15, {2} @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x226910 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xff4ef227 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - eorseq r1, r4, r0, lsr r6 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r8, asr #2 │ │ │ │ - eorseq r1, r4, r0, ror #2 │ │ │ │ - eorseq r1, r4, r4, lsr r1 │ │ │ │ + @ instruction: 0xf862f228 │ │ │ │ + eorseq r1, r4, r0, ror r3 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, lsr #16 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, asr #6 │ │ │ │ + eorseq r1, r4, r8, asr r3 │ │ │ │ + eorseq r1, r4, ip, lsr #6 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb7a448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r9], r8 │ │ │ │ ldrdge pc, [r8, -sp]! │ │ │ │ movtcs lr, #10701 @ 0x29cd │ │ │ │ @@ -22771,15 +22771,15 @@ │ │ │ │ @ instruction: 0xf8cd4100 │ │ │ │ adcsmi r8, r3, r0, lsr #1 │ │ │ │ b 0x140aa64 │ │ │ │ @ instruction: 0xf0333bd2 │ │ │ │ @ instruction: 0xf041010c │ │ │ │ eorcs r8, r8, #212 @ 0xd4 │ │ │ │ vmlal.s8 q5, d3, d28 │ │ │ │ - @ instruction: 0x2e03ea12 │ │ │ │ + vmlacs.f64 d14, d3, d26 │ │ │ │ @ instruction: 0xf8bad105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r7, [r0], #-2856 @ 0xfffff4d8 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc 5, cr2, [sp] │ │ │ │ @@ -22790,29 +22790,29 @@ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf13c451e │ │ │ │ - @ instruction: 0x4642fe1d │ │ │ │ + @ instruction: 0x4642ff31 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ @ instruction: 0xf13ca81e │ │ │ │ - @ instruction: 0x4622fe15 │ │ │ │ + strtmi pc, [r2], -r9, lsr #30 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r6, {r8, sl, lr} │ │ │ │ @ instruction: 0xf13ca834 │ │ │ │ - ldc 14, cr15, [sp, #52] @ 0x34 │ │ │ │ + ldc 15, cr15, [sp, #132] @ 0x84 │ │ │ │ strbmi r7, [r2], -r4, lsl #22 │ │ │ │ ldmdbge r2, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ @ instruction: 0xf13c0800 │ │ │ │ - ldmdals lr, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdals lr, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrcs lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrls lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r1, r4, fp, ip}^ │ │ │ │ ldmdals pc, {r3, r4, r8, ip, sp} @ │ │ │ │ @ instruction: 0x0c00eb54 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -22888,15 +22888,15 @@ │ │ │ │ cdpcs 7, 0, cr8, cr5, cr7, {2} │ │ │ │ rschi pc, r1, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002d05 │ │ │ │ ldrtmi r8, [lr], pc, ror #5 │ │ │ │ andne lr, r2, #3637248 @ 0x378000 │ │ │ │ mullt r1, lr, r8 │ │ │ │ vhadd.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0420334 │ │ │ │ blx 0x36fb2 │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ stmib sp, {r2, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ bge 0xb2b06c │ │ │ │ biccc lr, fp, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -22910,15 +22910,15 @@ │ │ │ │ stmdals r3, {r2, r5, r8, r9, sl, pc} │ │ │ │ pop {r0, r3, r4, r5, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf89e0334 │ │ │ │ blx 0xd280e │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89a32f4 │ │ │ │ tstcs r0, r4 │ │ │ │ @ instruction: 0x07d243d2 │ │ │ │ svcge 0x0020e7cd │ │ │ │ @@ -22969,21 +22969,21 @@ │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ @ instruction: 0xf0103000 │ │ │ │ @ instruction: 0xf0400310 │ │ │ │ @ instruction: 0xf010827e │ │ │ │ svclt 0x001c0002 │ │ │ │ @ instruction: 0x461a4619 │ │ │ │ svcge 0x0067f47f │ │ │ │ - rsbcc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + subspl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x1eef254 │ │ │ │ - ldc2l 2, cr15, [ip], #156 @ 0x9c │ │ │ │ + cdp2 2, 1, cr15, cr0, cr7, {1} │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ strb fp, [r8, #704]! @ 0x2c0 │ │ │ │ @ instruction: 0x3326e9cd │ │ │ │ ldmibcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x332ae9cd │ │ │ │ cdpeq 1, 9, cr15, cr8, cr13, {0} │ │ │ │ @@ -22999,15 +22999,15 @@ │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ ldr fp, [r6], -r0, asr #5 │ │ │ │ @ instruction: 0xf89e2300 │ │ │ │ ldrmi fp, [r9], -r1 │ │ │ │ @ instruction: 0xe72c461a │ │ │ │ vrhadd.s8 d18, d1, d24 │ │ │ │ - vmull.s8 q8, d16, d0 │ │ │ │ + vmvn.i32 q9, #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf8de0c34 │ │ │ │ ldmib lr, {r3}^ │ │ │ │ blx 0x6f582 │ │ │ │ @ instruction: 0xf8dec104 │ │ │ │ tstmi r3, #12 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ @@ -23098,15 +23098,15 @@ │ │ │ │ umullvs pc, r0, sp, r8 @ │ │ │ │ rsbmi r2, sl, r1, lsl #6 │ │ │ │ adcsmi r2, r3, r4, lsl #10 │ │ │ │ blcc 0xff4e141c │ │ │ │ andseq pc, r0, r3, asr #32 │ │ │ │ svclt 0x0000e6e6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsr r6 │ │ │ │ + eorseq r1, r4, r8, lsr #16 │ │ │ │ mulne r1, lr, r8 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstlt r1, r3, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8de4603 │ │ │ │ @ instruction: 0xf5066004 │ │ │ │ @ instruction: 0xf108587f │ │ │ │ @@ -23285,15 +23285,15 @@ │ │ │ │ stmmi r0, {r1, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ @ instruction: 0xf8ce4200 │ │ │ │ @ instruction: 0xf8ce3008 │ │ │ │ tstcs r0, #12 │ │ │ │ eorcs lr, r8, #195035136 @ 0xba00000 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21777 @ 0x5511 │ │ │ │ @ instruction: 0xf89de604 │ │ │ │ strb r6, [r4], -r0, lsl #1 │ │ │ │ mulscs r1, sl, r8 │ │ │ │ @@ -23453,21 +23453,21 @@ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04fae1c │ │ │ │ @ instruction: 0xf89a0e00 │ │ │ │ @ instruction: 0xf04e100a │ │ │ │ strmi r0, [sl], -r0, asr #28 │ │ │ │ stmdbcs r0, {r3, r7, r9, sl, lr} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr1, cr15, {1} │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, pc, asr #4 │ │ │ │ + submi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bc9 │ │ │ │ - vhsub.s16 , q15, q6 │ │ │ │ - @ instruction: 0xf89aff29 │ │ │ │ + vhsub.s16 , , q6 │ │ │ │ + @ instruction: 0xf89af841 │ │ │ │ orrslt r0, r8, #16 │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ mullt r1, lr, r8 │ │ │ │ stmiami r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8aa4313 │ │ │ │ ldmib lr, {ip, sp}^ │ │ │ │ @@ -23599,15 +23599,15 @@ │ │ │ │ movwcs r9, #4904 @ 0x1328 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ @ instruction: 0x91294311 │ │ │ │ @ instruction: 0xf03340b3 │ │ │ │ @ instruction: 0xf040010c │ │ │ │ eorcs r8, r8, #48, 4 │ │ │ │ vmlal.s8 q5, d2, d28 │ │ │ │ - @ instruction: 0xf7ffeb9a │ │ │ │ + @ instruction: 0xf7ffecb2 │ │ │ │ stmdbls pc, {r3, r7, r8, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mvnsmi r8, #203 @ 0xcb │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ @ instruction: 0xf10343e9 │ │ │ │ blx 0x1b56d8 │ │ │ │ @ instruction: 0xf04ff000 │ │ │ │ @@ -23659,15 +23659,15 @@ │ │ │ │ strcs fp, [r1], -r8, lsr #30 │ │ │ │ @ instruction: 0xf1521876 │ │ │ │ svclt 0x00280600 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strls r0, [r4], -r1, lsl #12 │ │ │ │ strls r2, [r7], -r1, lsl #12 │ │ │ │ svclt 0x0000e5ad │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ @ instruction: 0xf8ba9907 │ │ │ │ strmi r3, [r8], r0 │ │ │ │ mullt r1, lr, r8 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf8aa460a │ │ │ │ strbmi r3, [r3], -r0 │ │ │ │ ldmiblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -23675,20 +23675,20 @@ │ │ │ │ strmi r0, [r2], -r0, asr #28 │ │ │ │ ldrb r4, [lr], #-1664 @ 0xfffff980 │ │ │ │ ldrsbthi pc, [ip], -sp @ │ │ │ │ ldrb r4, [sl], #-1734 @ 0xfffff93a │ │ │ │ mulne sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf24fae72 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xff3274b8 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - tstpcs r1, pc, ror #26 @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r1, r7, lr, pc @ │ │ │ │ stmdals r4, {r0, r4, r8, ip, pc} │ │ │ │ @ instruction: 0x9c0e990d │ │ │ │ stmdals r7, {r0, lr} │ │ │ │ andmi r9, r4, sl, lsl #30 │ │ │ │ subseq lr, r6, r6, lsl #21 │ │ │ │ svclt 0x000842a0 │ │ │ │ @ instruction: 0xf43f428f │ │ │ │ @@ -23818,20 +23818,20 @@ │ │ │ │ strbmi r3, [r3], -r0 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf43f2d06 │ │ │ │ vstrcs d10, [r5, #-684] @ 0xfffffd54 │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff46be │ │ │ │ vqdmlsl.s16 , d19, d1 │ │ │ │ - andcs pc, r0, r1, lsr ip @ │ │ │ │ - tstpcc ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsr sp @ │ │ │ │ + tstppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3e │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - cdp2 2, 5, cr15, cr12, cr6, {1} │ │ │ │ + @ instruction: 0xff70f226 │ │ │ │ b 0x28da58 │ │ │ │ b 0x68664 │ │ │ │ b 0x17aae64 │ │ │ │ rsbsle r0, r1, r4, lsl #8 │ │ │ │ eorsgt pc, ip, sp, asr #17 │ │ │ │ stmdbcs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @@ -23883,68 +23883,68 @@ │ │ │ │ @ instruction: 0x4321980f │ │ │ │ @ instruction: 0xf013e553 │ │ │ │ tstle r3, r0, ror #30 │ │ │ │ andeq pc, r8, r3, asr #32 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7ff2503 │ │ │ │ svclt 0x0000b9a9 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - eorseq r1, r4, r8, asr #6 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, asr #10 │ │ │ │ @ instruction: 0xf1c29904 │ │ │ │ blx 0x2677c0 │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ @ instruction: 0xf1a24301 │ │ │ │ blx 0xa677cc │ │ │ │ blx 0xaa3f58 │ │ │ │ movwmi pc, #4096 @ 0x1000 @ │ │ │ │ vabd.s8 d30, d15, d15 │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x8e7c20 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d6 │ │ │ │ - @ instruction: 0xf043fdc5 │ │ │ │ + @ instruction: 0xf043fed9 │ │ │ │ strcs r0, [r2, #-4] │ │ │ │ ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0x727c40 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , q3, │ │ │ │ - @ instruction: 0x2000fdb5 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, r9, asr #29 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b17 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [sl, #152]! @ 0x98 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + cdp2 2, 11, cr15, cr14, cr6, {1} │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, pc, asr #4 │ │ │ │ + submi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ vhsub.s16 , q15, q6 │ │ │ │ - mulcs r0, r1, fp │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, r9, lsr #25 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - mulcs r0, r3, sp │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + andcs pc, r0, r7, lsr #29 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - svclt 0x0000fd85 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r0, ror #7 │ │ │ │ - eorseq r1, r4, r8, asr #2 │ │ │ │ - eorseq r1, r4, r0, ror #2 │ │ │ │ - eorseq r1, r4, r4, lsr r1 │ │ │ │ + svclt 0x0000fe99 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, asr #6 │ │ │ │ + eorseq r1, r4, r8, asr r3 │ │ │ │ + eorseq r1, r4, ip, lsr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [fp], r5, lsr #1 │ │ │ │ strcs r4, [r0], -r3, asr #23 │ │ │ │ @ instruction: 0xf3c00bc4 │ │ │ │ @@ -24019,15 +24019,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf13b230e │ │ │ │ - ldmib sp, {r0, r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5b1cc │ │ │ │ blle 0x3cd9c4 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17b920c │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -24538,49 +24538,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ blls 0x153354 │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ blcs 0x886f4 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ ldcge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0xfefe862c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - bvc 0xfe9e647c │ │ │ │ + bvc 0xfe9e68cc │ │ │ │ svclt 0x00022e01 │ │ │ │ @ instruction: 0x460b7016 │ │ │ │ @ instruction: 0xf47f2040 │ │ │ │ str sl, [ip, #-3702] @ 0xfffff18a │ │ │ │ @ instruction: 0xf0403b18 │ │ │ │ str r0, [r5, #-4] │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ rscshi pc, pc, #0 │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr13, {3} │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - sbcscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + sbcspl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d26 │ │ │ │ vhsub.s32 d2, d22, d17 │ │ │ │ - mcrcs 8, 0, pc, cr5, cr5, {4} @ │ │ │ │ + @ instruction: 0x2e05f9a9 │ │ │ │ blvc 0x191c708 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vceq.f32 d26, d15, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xfe8a82a8 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - b 0x1627bd4 │ │ │ │ + b 0x1628034 │ │ │ │ @ instruction: 0xf0000306 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r9, pc} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ stmib r2, {r8, sp}^ │ │ │ │ stmdble r5, {r1, r8} │ │ │ │ @@ -24731,17 +24731,17 @@ │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subsvs pc, r0, sp, lsl #17 │ │ │ │ subcs r8, r0, r3, lsr #16 │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ ldrbt r8, [r4], #-35 @ 0xffffffdd │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, lsl #12 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ blcs 0x4700c │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -24929,67 +24929,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1da6774 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b1380 │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ vaddhn.i32 d14, q9, q1 │ │ │ │ - andcs pc, r0, r3, lsl #23 │ │ │ │ + andcs pc, r0, r3, lsl #25 │ │ │ │ beq 0x1230c0 │ │ │ │ b 0x13b9fac │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vmls.i d19, d0, d0[5] │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x9a8c68 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d5 │ │ │ │ - andcs pc, r0, r1, lsr #27 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + @ instruction: 0x2000feb5 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - blls 0x167e2c │ │ │ │ + blls 0x16827c │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44facc0 │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ vpmin.s8 , , │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x628ca8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d5 │ │ │ │ - andcs pc, r0, r1, lsl #27 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + mulcs r0, r5, lr │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - vmla.f32 , , │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vceq.f32 d31, d31, d7 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0x2e88e0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x16e51a6 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + ldc2l 2, cr15, [r2], #-372 @ 0xfffffe8c │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, pc, asr #4 │ │ │ │ + adcspl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - blx 0x13e51be │ │ │ │ - eorseq r1, r4, r0, lsl #12 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ + stc2l 2, cr15, [r6], #-372 @ 0xfffffe8c │ │ │ │ ldrshteq r1, [r4], -r8 │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ - eorseq r1, r4, r8, ror #11 │ │ │ │ + eorseq r1, r4, r8, asr #15 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ + eorseq r1, r4, r0, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb7fa64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blls 0x13a2e0 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -25077,15 +25077,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf13a230e │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5c254 │ │ │ │ blle 0x3cea4c │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17ba294 │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -25593,49 +25593,49 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ blcs 0x14fde8 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ @ instruction: 0x2000adba │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf880f225 │ │ │ │ + @ instruction: 0xf994f225 │ │ │ │ vmlacs.f32 s14, s3, s13 │ │ │ │ andsvc fp, r6, r2, lsl #30 │ │ │ │ subcs r4, r0, fp, lsl #12 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blcc 0xff062660 │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf012e50d │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf0178306 │ │ │ │ @ instruction: 0xf040070c │ │ │ │ cdpcs 0, 0, cr8, cr1, cr15, {7} │ │ │ │ ldclge 4, cr15, [sp, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vceq.f32 q13, , │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfeb3ab28 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf856f225 │ │ │ │ + @ instruction: 0xf96af225 │ │ │ │ cmple pc, r5, lsl #28 │ │ │ │ blcs 0x47fe4 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #166912 @ 0x28c00 │ │ │ │ - mrc2 2, 1, pc, cr8, cr12, {2} │ │ │ │ + @ instruction: 0xff50f25c │ │ │ │ movweq lr, #27223 @ 0x6a57 │ │ │ │ rsbshi pc, sl, #0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ stceq 1, cr15, [r5], {172} @ 0xac │ │ │ │ svceq 0x0001f1bc │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ @@ -25788,17 +25788,17 @@ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf88d331c │ │ │ │ stmdahi r3!, {r4, r6, sp, lr} │ │ │ │ vst4.16 {d18-d21}, [r3], r0 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e472 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, lsl #12 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ blcs 0x48090 │ │ │ │ sbcshi pc, r9, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -25988,67 +25988,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1be7800 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b240c │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf291e47b │ │ │ │ - andcs pc, r0, sp, lsr fp @ │ │ │ │ + andcs pc, r0, sp, lsr ip @ │ │ │ │ beq 0x12414c │ │ │ │ b 0x13bb038 │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vmls.i d19, d0, d0[5] │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x9a9cf4 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d4 │ │ │ │ - andcs pc, r0, fp, asr sp @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, pc, ror #28 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d4, d0 │ │ │ │ - blls 0x168da0 │ │ │ │ + blls 0x1691f0 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf04facb9 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ vpmin.s8 , , q12 │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x629d34 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d4 │ │ │ │ - andcs pc, r0, fp, lsr sp @ │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + andcs pc, r0, pc, asr #28 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d4, d0 │ │ │ │ - vadd.f32 d31, d15, d29 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vceq.f32 , , │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0x2e996c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x56622e │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + stc2 2, cr15, [ip], #-368 @ 0xfffffe90 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, pc, asr #4 │ │ │ │ + adcspl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - blx 0x266246 │ │ │ │ - eorseq r1, r4, r0, lsl #12 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ + stc2 2, cr15, [r0], #-368 @ 0xfffffe90 │ │ │ │ ldrshteq r1, [r4], -r8 │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ - eorseq r1, r4, r8, ror #11 │ │ │ │ + eorseq r1, r4, r8, asr #15 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ + eorseq r1, r4, r0, ror #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r2], #660 @ 0x294 │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -26134,15 +26134,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf139230e │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2dad8 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x29aa8 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -26673,45 +26673,45 @@ │ │ │ │ mrrcge 4, 7, pc, fp, cr15 @ │ │ │ │ svceq 0x0004f1bb │ │ │ │ orrhi pc, r8, r0, lsl #4 │ │ │ │ svceq 0x0001f1bb │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ ldcge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0xff16a788 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d4, d0 │ │ │ │ - @ instruction: 0xf012f811 │ │ │ │ + @ instruction: 0xf012f925 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01e8372 │ │ │ │ @ instruction: 0xf0400e0c │ │ │ │ stccs 1, cr8, [r1, #-88] @ 0xffffffa8 │ │ │ │ stclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ @ instruction: 0xf24faeb9 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfedfbccc │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xfff4f223 │ │ │ │ + @ instruction: 0xf908f224 │ │ │ │ bicvs pc, r0, r1, lsr #11 │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ stccs 4, cr14, [r5, #-820] @ 0xfffffccc │ │ │ │ blvc 0x191e860 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, , q15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xfeb2a3f4 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - teqpmi r2, #13376 @ p-variant is OBSOLETE @ 0x3440 │ │ │ │ + teqpmi r2, #3728 @ p-variant is OBSOLETE @ 0xe90 │ │ │ │ sbcshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ svcne 0x007a8130 │ │ │ │ svclt 0x009e2a01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r3, r9, lr │ │ │ │ @ instruction: 0xf10cd908 │ │ │ │ @@ -26872,17 +26872,17 @@ │ │ │ │ andeq pc, r5, #-1073741782 @ 0xc000002a │ │ │ │ bcs 0x97118 │ │ │ │ ldcge 6, cr15, [ip], #508 @ 0x1fc │ │ │ │ bl 0x763fb0 │ │ │ │ bl 0x13ad5e4 │ │ │ │ strbtmi r0, [r2], -r5, lsl #10 │ │ │ │ svclt 0x0000e773 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, lsl #12 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ bl 0xfec89478 │ │ │ │ @ instruction: 0xf47f7f95 │ │ │ │ strcs sl, [r6, #-3125] @ 0xfffff3cb │ │ │ │ tstcc r8, #3358720 @ 0x334000 │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subspl pc, r0, sp, lsl #17 │ │ │ │ @@ -27114,68 +27114,68 @@ │ │ │ │ svclt 0x001846ba │ │ │ │ strls r2, [r3, -r1, lsl #10] │ │ │ │ ldmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x10335a8 │ │ │ │ ldrmi r0, [sl], -r2, lsl #14 │ │ │ │ @ instruction: 0xf290e415 │ │ │ │ - strcs pc, [r0, -pc, ror #20] │ │ │ │ + strcs pc, [r0, -pc, ror #22] │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x103c4ac │ │ │ │ ldrtmi r0, [sl], -r2, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vmls.i d19, d0, d0[5] │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x9eae90 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d3 │ │ │ │ - @ instruction: 0xf1bbfc8d │ │ │ │ + @ instruction: 0xf1bbfda1 │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ strcs sl, [r0, #-3171] @ 0xfffff39d │ │ │ │ ldrbvc pc, [r0, #1735]! @ 0x6c7 @ │ │ │ │ blt 0x689f0 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x7aaeb8 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - ldc2l 2, cr15, [sl], #-140 @ 0xffffff74 │ │ │ │ - strcc pc, [r0], #-591 @ 0xfffffdb1 │ │ │ │ + stc2 2, cr15, [lr, #140] @ 0x8c │ │ │ │ + ldrbtmi pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #24, 22 @ 0x6000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2l 2, cr15, [ip], #-140 @ 0xffffff74 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + stc2 2, cr15, [r0, #140] @ 0x8c │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, pc, asr #4 │ │ │ │ + adcspl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #18432 @ 0x4800 │ │ │ │ - blx 0x15673a8 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + blx 0x1b673aa │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, pc, asr #4 │ │ │ │ + submi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, r7, asr #20 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + andcs pc, r0, pc, asr fp @ │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - svclt 0x0000fc45 │ │ │ │ - eorseq r1, r4, r0, lsl #12 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ + svclt 0x0000fd59 │ │ │ │ ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r8, ror #11 │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ + eorseq r1, r4, r8, asr #15 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, ror #15 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stcls 6, cr4, [sl], {29} │ │ │ │ @ instruction: 0xf0138823 │ │ │ │ andsle r0, pc, r0, lsl pc @ │ │ │ │ @@ -27234,15 +27234,15 @@ │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ cdp 7, 0, cr0, cr1, cr11, {7} │ │ │ │ vmov s0, r2 │ │ │ │ stmib sp, {r4, r7, r9, fp, ip}^ │ │ │ │ svclt 0x00480204 │ │ │ │ bne 0x10a6650 │ │ │ │ vrhadd.s8 d9, d0, d3 │ │ │ │ - mrc 8, 0, APSR_nzcv, cr0, cr11, {1} │ │ │ │ + @ instruction: 0xee10f94f │ │ │ │ bls 0x1793d8 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ stmdahi r2!, {r1, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andeq pc, r4, #66 @ 0x42 │ │ │ │ sbcsle r8, r0, r2, lsr #32 │ │ │ │ @@ -27348,15 +27348,15 @@ │ │ │ │ mcrr 13, 1, r9, r3, cr2 │ │ │ │ vldr d2, [sp, #64] @ 0x40 │ │ │ │ stmib sp, {r4, r8, r9, fp, sp}^ │ │ │ │ strbeq r2, [sp, r8, lsl #6]! │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ cdp 15, 11, cr11, cr1, cr8, {2} │ │ │ │ @ instruction: 0xf1ff2b42 │ │ │ │ - vstr d15, [sp, #852] @ 0x354 │ │ │ │ + stc 12, cr15, [sp, #932] @ 0x3a4 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ movwcs lr, #3078 @ 0xc06 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ andmi pc, r0, #44 @ 0x2c │ │ │ │ svclt 0x0008429a │ │ │ │ svceq 0x0000f1be │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27473,18 +27473,18 @@ │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xffa0f28f │ │ │ │ + @ instruction: 0xf8a0f290 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsr #1 │ │ │ │ strcs r4, [r0, -sp, asr #23] │ │ │ │ ldrbteq pc, [pc], -r0 @ │ │ │ │ @@ -27561,15 +27561,15 @@ │ │ │ │ mlashi r9, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4201 @ 0x1069 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1382310 │ │ │ │ - ldmib sp, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2f130 │ │ │ │ ldrdgt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2b0f8 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -28103,45 +28103,45 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ blcs 0x152524 │ │ │ │ cmnphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ mulcs r0, fp, sp │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc5 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2l 2, cr15, [r2], #136 @ 0x88 │ │ │ │ + ldc2l 2, cr15, [r6, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf0403bc0 │ │ │ │ ldrbt r0, [r1], #4 │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ teqphi r3, #0 @ p-variant is OBSOLETE │ │ │ │ mcreq 0, 0, pc, cr12, cr14, {0} @ │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2f01 │ │ │ │ svccs 0x0004ad68 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - sbcscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + sbcspl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d21 │ │ │ │ vhsub.s32 d2, d18, d17 │ │ │ │ - svccs 0x0005fcc1 │ │ │ │ + svccs 0x0005fdd5 │ │ │ │ blvc 0x191febc │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, , q13 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xfeb6ba50 │ │ │ │ vqsub.s16 q9, q5, │ │ │ │ - b 0x16ea42c │ │ │ │ + b 0x16ea88c │ │ │ │ @ instruction: 0xf0000307 │ │ │ │ @ instruction: 0xf1bc82a0 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1ac811a │ │ │ │ @ instruction: 0xf1bc0c05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -28303,17 +28303,17 @@ │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ tstcc lr, #3358720 @ 0x334000 │ │ │ │ subsvc pc, r8, sp, lsl #17 │ │ │ │ subcs r8, r0, r3, lsr #16 │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ strb r8, [r8], #-35 @ 0xffffffdd │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, lsl #12 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ blcs 0x4a7e0 │ │ │ │ rschi pc, r7, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf0436710 │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -28515,68 +28515,68 @@ │ │ │ │ ldrtmi r0, [r3], r1, lsl #22 │ │ │ │ @ instruction: 0x960246b0 │ │ │ │ @ instruction: 0xf7ff9603 │ │ │ │ b 0x109a840 │ │ │ │ movwcs r0, #2051 @ 0x803 │ │ │ │ @ instruction: 0x0c02ea40 │ │ │ │ ldrb r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ - @ instruction: 0xff7cf28e │ │ │ │ + @ instruction: 0xf87cf28f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r4, [r6], fp, lsl #6 │ │ │ │ b 0x1050bbc │ │ │ │ strbtmi r0, [r2], -r2, lsl #6 │ │ │ │ strbtmi r9, [r3], -r7, lsl #6 │ │ │ │ vrshl.s8 d30, d24, d31 │ │ │ │ - vmls.i d19, d0, d0[5] │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x9ac478 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d2 │ │ │ │ - mulcs r0, r9, r9 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, sp, lsr #21 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d2, d0 │ │ │ │ - blls 0x16a61c │ │ │ │ + blls 0x16aa6c │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44fac95 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ vpmin.s8 d27, d15, d21 │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x62c4b8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d2 │ │ │ │ - andcs pc, r0, r9, ror r9 @ │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + andcs pc, r0, sp, lsl #21 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d2, d0 │ │ │ │ - vmla.i8 , , │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0x2ec0f0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff52f259 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + @ instruction: 0xf86af25a │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, pc, asr #4 │ │ │ │ + adcspl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - @ instruction: 0xff46f259 │ │ │ │ - eorseq r1, r4, r0, lsl #12 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ + @ instruction: 0xf85ef25a │ │ │ │ ldrshteq r1, [r4], -r8 │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ - eorseq r1, r4, r8, ror #11 │ │ │ │ + eorseq r1, r4, r8, asr #15 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ + eorseq r1, r4, r0, ror #15 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8ec84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sp, r0, lsr #29 │ │ │ │ ldrdhi pc, [ip, #-141]! @ 0xffffff73 │ │ │ │ @@ -28657,15 +28657,15 @@ │ │ │ │ smladxcs r4, sl, r7, r9 │ │ │ │ b 0x10351c0 │ │ │ │ eorsls r3, r7, #193 @ 0xc1 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ teqls fp, #56 @ 0x38 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ vtst. d26, d13, d28 │ │ │ │ - blls 0x1e7220 │ │ │ │ + blls 0x1e7680 │ │ │ │ b 0x117ce48 │ │ │ │ @ instruction: 0xf0150307 │ │ │ │ movwls r0, #36704 @ 0x8f60 │ │ │ │ ldrthi pc, [r9], #64 @ 0x40 @ │ │ │ │ b 0xfe1d2f74 │ │ │ │ ldrbeq r0, [fp, r8, lsl #12] │ │ │ │ svclt 0x00449b64 │ │ │ │ @@ -28694,30 +28694,30 @@ │ │ │ │ stmib sp, {r1, r2, r3, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r5, r8, r9, sp}^ │ │ │ │ strbmi r2, [r2], -r8, lsr #6 │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ - @ instruction: 0xf1367b02 │ │ │ │ - shsub8mi pc, r2, r9 @ │ │ │ │ + @ instruction: 0xf1377b02 │ │ │ │ + ldrtmi pc, [r2], -sp, lsl #18 @ │ │ │ │ stmdbge r6!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #160] @ 0xa0 │ │ │ │ - @ instruction: 0xf1368b00 │ │ │ │ - @ instruction: 0x4642fff1 │ │ │ │ + @ instruction: 0xf1378b00 │ │ │ │ + strbmi pc, [r2], -r5, lsl #18 @ │ │ │ │ stmdbge r0!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #272] @ 0x110 │ │ │ │ - @ instruction: 0xf1368b00 │ │ │ │ - ldc 15, cr15, [sp, #932] @ 0x3a4 │ │ │ │ + @ instruction: 0xf1378b00 │ │ │ │ + ldc 8, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ ldrtmi r7, [r2], -r2, lsl #22 │ │ │ │ ldmdbge ip, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #120] @ 0x78 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ - @ instruction: 0xf1360900 │ │ │ │ - stcls 15, cr15, [r8, #-884]! @ 0xfffffc8c │ │ │ │ + @ instruction: 0xf1370900 │ │ │ │ + stcls 8, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ ldrdcs lr, [r4, -sp]! │ │ │ │ ldmib sp, {r2, r4, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdbne r2, {r1, r2, r5, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x0322e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r2], r9, lsr #26 │ │ │ │ svclt 0x00284169 │ │ │ │ @@ -29263,15 +29263,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ ldrbhi pc, [r7, #-0]! @ │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - svc 0x0056f27c │ │ │ │ + stmda lr!, {r0, r2, r3, r4, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ nopeq {69} @ 0x45 │ │ │ │ blls 0x251774 │ │ │ │ cmppeq r0, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ ldrbhi pc, [r4, #-64]! @ 0xffffffc0 @ │ │ │ │ vldrcs d9, [r2, #-16] │ │ │ │ @ instruction: 0xf0007b1b │ │ │ │ @@ -29602,49 +29602,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ bls 0x397dd4 │ │ │ │ vpmax.s8 d18, d0, d4 │ │ │ │ bls 0x38d2c4 │ │ │ │ sbcslt r3, r2, #20480 @ 0x5000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, sl, lsr #28 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc3 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf92cf221 │ │ │ │ + blx 0x1069928 │ │ │ │ streq pc, [r2, #-21] @ 0xffffffeb │ │ │ │ ldrthi pc, [sp], r0 @ │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ stccs 1, cr8, [r4], {125} @ 0x7d │ │ │ │ svcge 0x000af43f │ │ │ │ - sbcscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + sbcspl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d21 │ │ │ │ vhsub.s32 d2, d17, d17 │ │ │ │ - @ instruction: 0xf5acf90f │ │ │ │ + @ instruction: 0xf5acfa23 │ │ │ │ @ instruction: 0xf0414cc0 │ │ │ │ str r0, [lr], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x4605785c │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ ldrtmi lr, [r4], -r7, lsr #8 │ │ │ │ stccs 6, cr14, [r5], {189} @ 0xbd │ │ │ │ blls 0x16161c │ │ │ │ blcs 0x4be6c │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #169984 @ 0x29800 │ │ │ │ - mcr2 2, 7, pc, cr4, cr8, {2} @ │ │ │ │ + @ instruction: 0xfffcf258 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01c84a7 │ │ │ │ @ instruction: 0xf0000c3f │ │ │ │ andcs r8, r0, #-1459617792 @ 0xa9000000 │ │ │ │ @ instruction: 0x464e46d3 │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ac4689 │ │ │ │ @@ -29800,17 +29800,17 @@ │ │ │ │ bcs 0x4bdd8 │ │ │ │ ldrbhi pc, [r8, #-64] @ 0xffffffc0 @ │ │ │ │ andcs r2, r1, #0 │ │ │ │ andsvc r4, sl, r1, ror #12 │ │ │ │ strmi r4, [r2], -r5, lsl #12 │ │ │ │ strmi r4, [r4], r6, lsl #12 │ │ │ │ blt 0xff02b3a4 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r8, ror r6 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r0, ror r3 │ │ │ │ + eorseq r1, r4, r0, ror r8 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ @ instruction: 0xf89d9a64 │ │ │ │ @ instruction: 0x071130d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x1613e8 │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfecedfd4 │ │ │ │ @@ -29965,15 +29965,15 @@ │ │ │ │ @ instruction: 0xf7ff2338 │ │ │ │ blvc 0xfecdbfdc │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ bge 0xfe16a82c │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldmib sl, {r2, r3, r4, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0xffcea030 │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ cmpcs r0, r4, lsl #20 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ blt 0xfe0eb654 │ │ │ │ bvc 0xffb14a6c │ │ │ │ @@ -30430,15 +30430,15 @@ │ │ │ │ tstls r4, #7168 @ 0x1c00 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ @ instruction: 0x9c099b0b │ │ │ │ movwcs r9, #784 @ 0x310 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37642 @ 0x930a │ │ │ │ vshl.s8 d14, d22, #5 │ │ │ │ - bls 0x36bfa0 │ │ │ │ + bls 0x36c3a0 │ │ │ │ andls r4, ip, #-402653184 @ 0xe8000000 │ │ │ │ svcls 0x00029a0e │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf04f46de │ │ │ │ b 0x12b0998 │ │ │ │ strbmi r0, [r2], r2, lsl #4 │ │ │ │ strbmi r9, [r8], lr, lsl #4 │ │ │ │ @@ -30460,57 +30460,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46b846ba │ │ │ │ @ instruction: 0x46b946be │ │ │ │ @ instruction: 0x463e46bb │ │ │ │ andls r9, lr, #12, 2 │ │ │ │ @ instruction: 0xf7ff9702 │ │ │ │ vpmin.s8 d27, d31, d24 │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x86e2c0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, r5, ror sl @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, r9, lsl #23 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmls.i d19, d0, d0[5] │ │ │ │ + vpadd.i8 , , │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x5ee2f0 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0x176a6c4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + blx 0x1c6a6c6 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, pc, asr #4 │ │ │ │ + submi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ vhsub.s16 , q12, q6 │ │ │ │ - andcs pc, r0, r3, asr #16 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, fp, asr r9 @ │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x116a6f4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + blx 0x166a6f6 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, pc, asr #4 │ │ │ │ + adcspl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #6144 @ 0x1800 │ │ │ │ - @ instruction: 0xf82cf258 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r0, asr #12 │ │ │ │ - eorseq r1, r4, r8, ror r6 │ │ │ │ - eorseq r1, r4, r0, ror #2 │ │ │ │ - eorseq r1, r4, r8, asr #2 │ │ │ │ - eorseq r1, r4, ip, asr r6 │ │ │ │ + @ instruction: 0xf944f258 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, lsr r8 │ │ │ │ + eorseq r1, r4, r0, ror r8 │ │ │ │ + eorseq r1, r4, r8, asr r3 │ │ │ │ + eorseq r1, r4, r0, asr #6 │ │ │ │ + eorseq r1, r4, r4, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb850ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb7f710 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -30551,18 +30551,18 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf28cbd70 │ │ │ │ - svclt 0x0000ff93 │ │ │ │ + @ instruction: 0xf28dbd70 │ │ │ │ + svclt 0x0000f893 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d063 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmple lr, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -30745,18 +30745,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf28cbd70 │ │ │ │ - svclt 0x0000fe11 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + svclt 0x0000ff11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ bleq 0xff181168 │ │ │ │ @ instruction: 0xf0004614 │ │ │ │ @@ -30805,15 +30805,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13f0454 │ │ │ │ b 0x110ca4c │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d13, d0 │ │ │ │ - @ instruction: 0x4606fe93 │ │ │ │ + strmi pc, [r6], -r7, lsr #31 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x17fb32 │ │ │ │ bl 0x1cbaf74 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -30825,15 +30825,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr7, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b3fc90 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - cdp2 2, 6, cr15, cr10, cr13, {2} │ │ │ │ + @ instruction: 0xff7ef24d │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x17f942 │ │ │ │ bl 0x1ce9bc8 │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -31054,21 +31054,21 @@ │ │ │ │ stmdbcs r1, {r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf88dd05e │ │ │ │ stmdahi r3!, {r0, r3, r4, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0, #-140] @ 0xffffff74 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ vhadd.s8 , , q0 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe7b6754 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r0, #124] @ 0x7c │ │ │ │ + mcr2 2, 7, pc, cr4, cr15, {0} @ │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ cmnphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb5e58c │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -31078,20 +31078,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf24fae91 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0xfe22e868 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe5eb116 │ │ │ │ + stc2 2, cr15, [lr], #348 @ 0x15c │ │ │ │ blcs 0x953d0 │ │ │ │ ldmdavc r7, {r0, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ strtmi lr, [fp], -r0, lsl #13 │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -31217,16 +31217,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e48d │ │ │ │ @ instruction: 0xf04f0204 │ │ │ │ tstcs r2, r4, lsl #24 │ │ │ │ smlattcs r0, r5, r5, lr │ │ │ │ svclt 0x0000e70c │ │ │ │ - eorseq r1, r4, ip, lsl #3 │ │ │ │ - mlaseq r4, r8, r0, r1 │ │ │ │ + eorseq r1, r4, r4, lsl #7 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0xaf660 │ │ │ │ blx 0x8eade8 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ bleq 0xff1fec54 │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -31259,75 +31259,75 @@ │ │ │ │ @ instruction: 0xf04f2305 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ blls 0x127b48 │ │ │ │ adcle r2, lr, r0, lsl #22 │ │ │ │ ldr r2, [r1], r0, lsl #2 │ │ │ │ svccs 0x00007b67 │ │ │ │ ldclge 4, cr15, [r6, #508] @ 0x1fc │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #52, 22 @ 0xd000 │ │ │ │ - blx 0xb6b3e8 │ │ │ │ + blx 0x116b3ea │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ ldmdavc r7, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ vshl.s64 d14, d10, #12 │ │ │ │ - stmdbcs r6, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r6, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r5, {r3, ip, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ @ instruction: 0xf01caa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ strb sl, [r1], r2, lsr #25 │ │ │ │ movwvc lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, r7, lsl #5 │ │ │ │ orrsmi r4, r3, r7, lsl #5 │ │ │ │ svcge 0x003af4ff │ │ │ │ andcs lr, r0, ip, lsr #14 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1f │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2 2, cr15, [sl], {31} │ │ │ │ + ldc2 2, cr15, [lr, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xf67f42ae │ │ │ │ ldr sl, [sp, -fp, lsr #30] │ │ │ │ @ instruction: 0xf0484048 │ │ │ │ tstcs r4, r0, lsl r2 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrtmi r0, [fp], -r7, asr #23 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x4eefcc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - smlattcs r3, pc, fp, pc @ │ │ │ │ + tstpcs r3, r3, lsl #26 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - ldrdcs pc, [r0], -sp │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + strdcs pc, [r0], -r1 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + svclt 0x0000fce7 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb91780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -31415,21 +31415,21 @@ │ │ │ │ strcs r9, [r0, #-782] @ 0xfffffcf2 │ │ │ │ bl 0x1e80370 │ │ │ │ svclt 0x0028030a │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x2ecd8 @ │ │ │ │ ldrbmi sp, [r2], -r6, lsl #4 │ │ │ │ strbmi r4, [r0], -fp, lsr #12 │ │ │ │ vmax.s8 q10, , │ │ │ │ - strmi pc, [r4], -pc, asr #19 │ │ │ │ + strmi pc, [r4], -r3, ror #21 │ │ │ │ ldmdage r8, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ tstls r8, r0, lsl #14 │ │ │ │ @ instruction: 0xf1349009 │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x2b4560 │ │ │ │ blls 0x2f5774 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31446,30 +31446,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a54c │ │ │ │ bl 0x1c78d50 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - @ instruction: 0xf990f24d │ │ │ │ + blx 0xfe96b698 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a3ec │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2313] @ 0xfffff6f7 │ │ │ │ blhi 0x56a3b8 │ │ │ │ blhi 0x5ea3bc │ │ │ │ blhi 0x66a3c0 │ │ │ │ - blx 0x196b260 │ │ │ │ + blx 0x1e6b262 │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x176b270 │ │ │ │ + blx 0x1c6b272 │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31527,22 +31527,22 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d803c0 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -lr, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ vmax.s8 d20, d13, d25 │ │ │ │ - strmi pc, [r0], pc, ror #17 │ │ │ │ + strmi pc, [r0], r3, lsl #20 │ │ │ │ svclt 0x0000e006 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9c8f134 │ │ │ │ + blx 0xff76b398 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2018e9dd │ │ │ │ tstne r6, #3620864 @ 0x374000 │ │ │ │ bl 0x1df59a0 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1975868 │ │ │ │ @@ -31564,27 +31564,27 @@ │ │ │ │ blle 0xffab2b24 │ │ │ │ stmdacs r0, {r1, r3, sl, fp, ip, pc} │ │ │ │ movweq lr, #43889 @ 0xab71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrbmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s8 d18, d13, d0 │ │ │ │ - b 0x10ad1cc │ │ │ │ + b 0x10ad61c │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ stmdbls r9, {r1, r4, fp, sp, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x56a588 │ │ │ │ blhi 0x5ea58c │ │ │ │ blhi 0x66a590 │ │ │ │ - @ instruction: 0xf97cf134 │ │ │ │ + blx 0xfe46b430 │ │ │ │ ldmdbge r4, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf974f134 │ │ │ │ + blx 0xfe26b440 │ │ │ │ andcs sl, r0, #20, 16 @ 0x140000 │ │ │ │ bls 0x653798 │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39447 @ 0x9a17 │ │ │ │ cmpmi sl, r9, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed53bac │ │ │ │ @@ -31958,21 +31958,21 @@ │ │ │ │ stmdbls r6, {r0, r2, r3, r7, pc} │ │ │ │ rsbcc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ bcs 0x14f780 │ │ │ │ vhadd.s8 d29, d15, d28 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfea77578 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - mrc2 2, 5, pc, cr14, cr14, {0} │ │ │ │ + @ instruction: 0xffd2f21e │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01a8243 │ │ │ │ @ instruction: 0xf0000a3f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ stmdblt r7, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], #-808 @ 0xfffffcd8 │ │ │ │ streq pc, [r0, -sl, lsr #3]! │ │ │ │ @@ -32132,15 +32132,15 @@ │ │ │ │ @ instruction: 0xf0228110 │ │ │ │ @ instruction: 0xf0424280 │ │ │ │ strb r5, [r7, -r0, lsl #4]! │ │ │ │ sbcsle r2, sp, r0, lsl #18 │ │ │ │ blcs 0x1d6450 │ │ │ │ blge 0x6e3f4c │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - mlaseq r4, r0, r6, r1 │ │ │ │ + eorseq r1, r4, r8, lsl #17 │ │ │ │ @ instruction: 0xe010f8d3 │ │ │ │ ldcmi 5, cr15, [pc], {5} │ │ │ │ @ instruction: 0xf10c695f │ │ │ │ ldmib r3, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp}^ │ │ │ │ vsubl.u8 , d14, d2 │ │ │ │ cdpcs 6, 0, cr0, cr0, cr14, {0} │ │ │ │ bl 0x4639ac │ │ │ │ @@ -32250,20 +32250,20 @@ │ │ │ │ @ instruction: 0xf7ff930f │ │ │ │ ldrbmi fp, [r2], -pc, lsl #18 │ │ │ │ @ instruction: 0x464f46dc │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ blls 0x1e8e4c │ │ │ │ @ instruction: 0x2e007b5e │ │ │ │ mrrcge 4, 7, pc, r9, cr15 @ │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132096 @ 0x20400 │ │ │ │ - blx 0x1b6c364 │ │ │ │ + blx 0xfe16c366 │ │ │ │ @ instruction: 0x0c08ea4b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq lr, [lr, -r9, asr #20] │ │ │ │ strbmi r4, [r6], r2, asr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf042e4fc │ │ │ │ ldrb r4, [r9], -r0, lsl #5 │ │ │ │ @@ -32348,56 +32348,56 @@ │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #36, 2 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ addsmi r9, lr, #2048 @ 0x800 │ │ │ │ mrcge 6, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ vqrshl.s8 d30, d14, d31 │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ blmi 0x870044 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d14 │ │ │ │ - @ instruction: 0x2000fbb3 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, r7, asr #25 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1c │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xfea6c426 │ │ │ │ - @ instruction: 0xf970f28b │ │ │ │ + ldc2 2, cr15, [ip], #120 @ 0x78 │ │ │ │ + blx 0x1c6c5dc │ │ │ │ bls 0x1ffd40 │ │ │ │ svceq 0x00dd2010 │ │ │ │ tstpeq r0, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r4, #45088768 @ 0x2b00000 │ │ │ │ andcs lr, r3, #132, 8 @ 0x84000000 │ │ │ │ strb r2, [sp, #8] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x47008c │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - andcs pc, r0, pc, lsl #23 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, r3, lsr #25 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - vqdmulh.s d31, d31, d5 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vfma.f32 d31, d31, d9 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0x1efcbc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf96cf256 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r8, asr #2 │ │ │ │ - eorseq r1, r4, r4, lsr r1 │ │ │ │ - eorseq r1, r4, r0, ror #2 │ │ │ │ + blx 0xfe16c564 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, ror r3 │ │ │ │ + eorseq r1, r4, r0, asr #6 │ │ │ │ + eorseq r1, r4, ip, lsr #6 │ │ │ │ + eorseq r1, r4, r8, asr r3 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb83bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r0, asr #30 │ │ │ │ teqcs r0, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -32485,21 +32485,21 @@ │ │ │ │ eorhi pc, r0, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - @ instruction: 0xf970f24c │ │ │ │ + blx 0xfe16c6d4 │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x465aa816 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ @ instruction: 0xf1339009 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f1314 │ │ │ │ stmdals sl, {r9, sl, fp} │ │ │ │ bne 0xfe0d6620 │ │ │ │ bl 0x1e95e28 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a367bc │ │ │ │ @@ -32519,30 +32519,30 @@ │ │ │ │ @ instruction: 0xf1bc4619 │ │ │ │ blle 0xffaf3a14 │ │ │ │ bl 0x1c79e18 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xf92cf24c │ │ │ │ + blx 0x106c75c │ │ │ │ b 0x1081838 │ │ │ │ movwls r0, #25348 @ 0x6304 │ │ │ │ blvc 0xff1ab4b4 │ │ │ │ stcls 8, cr10, [r6], {14} │ │ │ │ blls 0x196648 │ │ │ │ strls r9, [r1], #-2313 @ 0xfffff6f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ blvc 0x4eb480 │ │ │ │ blvc 0x56b484 │ │ │ │ blvc 0x5eb488 │ │ │ │ - blx 0x6c324 │ │ │ │ + blx 0x56c326 │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r2, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9f8f133 │ │ │ │ + blx 0x36c336 │ │ │ │ ldmib sp, {r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2415 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne fp, {r1, r4, r8, sl} │ │ │ │ @ instruction: 0xed9f9917 │ │ │ │ strhmi r7, [sl, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -32598,20 +32598,20 @@ │ │ │ │ @ instruction: 0xf04f80fc │ │ │ │ strbmi r0, [ip, #-2304] @ 0xfffff700 │ │ │ │ movweq lr, #27509 @ 0x6b75 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #16711680 @ 0xff0000 │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf88ef24c │ │ │ │ + @ instruction: 0xf9a2f24c │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldrbmi r1, [sl], -r8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1339800 │ │ │ │ - @ instruction: 0xf04ff96f │ │ │ │ + @ instruction: 0xf04ffa83 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmib sp, {r1, r2, r4, sp}^ │ │ │ │ bne 0xfeeb6fd8 │ │ │ │ bl 0x1d16ba8 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x197691c │ │ │ │ @@ -32634,29 +32634,29 @@ │ │ │ │ blle 0xffaf3bdc │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ bl 0x1c79fe4 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xf846f24c │ │ │ │ + @ instruction: 0xf95af24c │ │ │ │ blvc 0x156b678 │ │ │ │ stmdbeq r8, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbls r9, {r7, r9, sl, lr} │ │ │ │ bls 0xda048 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf1337b16 │ │ │ │ - stmdals r8, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa912 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1338900 │ │ │ │ - ldmdage r2, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r2, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ stmdagt fp, {r1, r2, r4, r9, fp, ip, pc} │ │ │ │ bls 0x5762a8 │ │ │ │ blls 0x614c64 │ │ │ │ svclt 0x0024415a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0x0c00ebb4 │ │ │ │ @@ -32735,22 +32735,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x164220 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - eorcc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + eorpl pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s16 d3, d14, d11 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {177} @ 0xb1 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r4, fp]! │ │ │ │ @@ -32769,16 +32769,16 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a680 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ @ instruction: 0x4601fa75 │ │ │ │ vabdl.s8 q7, d26, d0 │ │ │ │ - svclt 0x0000fe3d │ │ │ │ - mlaseq r4, r0, r6, r1 │ │ │ │ + svclt 0x0000ff3d │ │ │ │ + eorseq r1, r4, r8, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb41a88 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -32819,17 +32819,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r8, #552] @ 0x228 │ │ │ │ + cdp2 2, 13, cr15, cr8, cr10, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb874f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -32872,16 +32872,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf28abd70 │ │ │ │ - svclt 0x0000fd6f │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + svclt 0x0000fe6f │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -lr, lsl #1 │ │ │ │ strcs r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -32927,17 +32927,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, lr, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s8 q2, q8, #2 │ │ │ │ - svclt 0x0000fd01 │ │ │ │ + svclt 0x0000fe01 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4605b091 │ │ │ │ stcls 8, cr10, [r0], #-8 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ @@ -32978,15 +32978,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s8 q2, q8, #2 │ │ │ │ - svclt 0x0000fc9b │ │ │ │ + svclt 0x0000fd9b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8152c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ @@ -33025,15 +33025,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 2, cr15, [ip], #-552 @ 0xfffffdd8 │ │ │ │ + ldc2 2, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -33073,15 +33073,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s8 q2, q8, #2 │ │ │ │ - svclt 0x0000fbdd │ │ │ │ + svclt 0x0000fcdd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb878e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ @@ -33121,18 +33121,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f14668 │ │ │ │ @ instruction: 0xf89df815 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - blx 0x1f6d1c2 │ │ │ │ - eorseq r1, r4, r0, lsr #13 │ │ │ │ + ldc2l 2, cr15, [ip], #-552 @ 0xfffffdd8 │ │ │ │ + mlaseq r4, r8, r8, r1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb879ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ strcs r7, [r0], #-712 @ 0xfffffd38 │ │ │ │ @@ -33172,18 +33172,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dffaf │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - blx 0x5ed28e │ │ │ │ - eorseq r1, r4, r0, lsr #13 │ │ │ │ + ldc2 2, cr15, [r6], {138} @ 0x8a │ │ │ │ + mlaseq r4, r8, r8, r1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0xb020d8 │ │ │ │ strmi r2, [lr], -r0, lsl #6 │ │ │ │ ldmdavs r2, {r2, r6, r7, r8, r9, sl, fp} │ │ │ │ @@ -33223,19 +33223,19 @@ │ │ │ │ ldc2 7, cr15, [r4, #932]! @ 0x3a4 │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff4af7f0 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d26, d1[2] │ │ │ │ - svclt 0x0000fab1 │ │ │ │ + svclt 0x0000fbb1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ - eorseq r1, r4, r0, lsr #13 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ + mlaseq r4, r8, r8, r1 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c430 │ │ │ │ blvc 0x6bf8c │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33293,19 +33293,19 @@ │ │ │ │ stc2 7, cr15, [r8, #-932]! @ 0xfffffc5c │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 7, 5, pc, cr14, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d26, d1[2] │ │ │ │ - svclt 0x0000fa25 │ │ │ │ + svclt 0x0000fb25 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ - eorseq r1, r4, r0, lsr #13 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ + mlaseq r4, r8, r8, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa422b4 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33342,18 +33342,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfe5d │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqshl.s64 q7, q0, #10 │ │ │ │ - svclt 0x0000f9c3 │ │ │ │ + svclt 0x0000fac3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9b972c │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33388,18 +33388,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcr2 7, 0, pc, cr0, cr0, {7} @ │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ ldrb r9, [r0, r1, lsl #18] │ │ │ │ - @ instruction: 0xf966f28a │ │ │ │ + blx 0x19ed5ec │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f97e4 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33435,18 +33435,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r2, #960]! @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [lr, r1, lsl #18] │ │ │ │ - @ instruction: 0xf908f28a │ │ │ │ + blx 0x26d6a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f98a0 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, sl, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33482,18 +33482,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfd45 │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqdmlsl.s q7, d26, d3[3] │ │ │ │ - svclt 0x0000f8ab │ │ │ │ + svclt 0x0000f9ab │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa425a4 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33530,18 +33530,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2l 7, cr15, [r4], #960 @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [pc, r1, lsl #18] │ │ │ │ - @ instruction: 0xf84af28a │ │ │ │ + @ instruction: 0xf94af28a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c39 │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33594,19 +33594,19 @@ │ │ │ │ b 0x1465658 │ │ │ │ @ instruction: 0xf8cd000e │ │ │ │ svclt 0x0018c024 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ ldrb r9, [r5, r8, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ - vqshl.s64 q7, , #9 │ │ │ │ - svclt 0x0000ffc9 │ │ │ │ + vqshl.s64 q7, , #10 │ │ │ │ + svclt 0x0000f8c9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c3a │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33661,18 +33661,18 @@ │ │ │ │ andeq lr, lr, r0, asr sl │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ andls r0, r8, #268435456 @ 0x10000000 │ │ │ │ stmdahi fp, {r1, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ ldrb r8, [r1, fp]! │ │ │ │ - @ instruction: 0xff44f289 │ │ │ │ + @ instruction: 0xf844f28a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8821c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac287c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -33711,17 +33711,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfabd │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - cdp2 2, 14, cr15, cr0, cr9, {4} │ │ │ │ + @ instruction: 0xffe0f289 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb882e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -33763,16 +33763,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eea806 │ │ │ │ @ instruction: 0xf89dfa55 │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - cdp2 2, 7, cr15, cr8, cr9, {4} │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + @ instruction: 0xff78f289 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb883b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ ldrdgt pc, [ip, -pc]! @ │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @@ -33838,24 +33838,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89dfa7f │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r9, fp]! │ │ │ │ - stc2l 2, cr15, [r2, #548]! @ 0x224 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + cdp2 2, 14, cr15, cr2, cr9, {4} │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - mcr2 2, 0, pc, cr0, cr4, {2} @ │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + @ instruction: 0xff18f254 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb884f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ teqpgt r0, pc @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -33921,24 +33921,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89df9d9 │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r7, fp]! │ │ │ │ - ldc2 2, cr15, [ip, #-548]! @ 0xfffffddc │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + cdp2 2, 3, cr15, cr12, cr9, {4} │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - ldc2l 2, cr15, [sl, #-336] @ 0xfffffeb0 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + mrc2 2, 3, pc, cr2, cr4, {2} │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -33982,23 +33982,23 @@ │ │ │ │ strb r3, [lr, r8] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ strtmi lr, [r1], -r9, asr #15 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ @ instruction: 0xf89df89f │ │ │ │ strb r3, [r0, r8] │ │ │ │ - stc2l 2, cr15, [r2], {137} @ 0x89 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + stc2l 2, cr15, [r2, #548] @ 0x224 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - stc2l 2, cr15, [r0], #336 @ 0x150 │ │ │ │ + ldc2l 2, cr15, [r8, #336]! @ 0x150 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac2d94 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -34037,17 +34037,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df831 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - mrrc2 2, 8, pc, r4, cr9 @ │ │ │ │ + ldc2l 2, cr15, [r4, #-548] @ 0xfffffddc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb887f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -34089,16 +34089,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ @ instruction: 0xf89dffc9 │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - blx 0xffb6e0de │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + stc2l 2, cr15, [ip], #548 @ 0x224 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ movwcs lr, #51661 @ 0xc9cd │ │ │ │ @@ -34134,17 +34134,17 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46214770 │ │ │ │ @ instruction: 0xf7ed4668 │ │ │ │ @ instruction: 0xf89dff6f │ │ │ │ ldrb r3, [fp, r0] │ │ │ │ - blx 0xfe4ee192 │ │ │ │ + ldc2 2, cr15, [r2], {137} @ 0x89 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8897c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a388 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34184,24 +34184,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - blx 0xbee25a │ │ │ │ + stc2 2, cr15, [lr], #-548 @ 0xfffffddc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x171cf8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d28, d28 │ │ │ │ - svclt 0x0000fd59 │ │ │ │ + svclt 0x0000fe6d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ - eorseq r1, r4, r8, asr #13 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ + eorseq r1, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a46c │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34241,23 +34241,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 1, cr15, cr4, cr8, {7} │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q1, #9 │ │ │ │ - @ instruction: 0x2000fabd │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + @ instruction: 0x2000fbbd │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - stc2l 2, cr15, [r8], #112 @ 0x70 │ │ │ │ + ldc2l 2, cr15, [ip, #112]! @ 0x70 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ - eorseq r1, r4, r8, asr #13 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ + eorseq r1, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x460b4c33 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r2, lsr sl │ │ │ │ @@ -34299,24 +34299,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #52, 6 @ 0xd0000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r0, fp, lsr #32] │ │ │ │ - blx 0x126e424 │ │ │ │ + blx 0x126e426 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x171ec4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d28, d28 │ │ │ │ - svclt 0x0000fc73 │ │ │ │ + svclt 0x0000fd87 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ - eorseq r1, r4, r8, asr #13 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ + eorseq r1, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a638 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34356,24 +34356,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xf9d6f289 │ │ │ │ + blx 0xff5ee508 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x171fa8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d28, d28 │ │ │ │ - svclt 0x0000fc01 │ │ │ │ + svclt 0x0000fd15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r8, asr #13 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ + eorseq r1, r4, r0, asr #17 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ bmi 0xbba724 │ │ │ │ @@ -34413,23 +34413,23 @@ │ │ │ │ stmiavc r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ mrrc2 7, 14, pc, lr, cr14 @ │ │ │ │ rscle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf0438823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q6, #9 │ │ │ │ - andcs pc, r0, r5, ror #18 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, r5, ror #20 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - blx 0xfe46e44e │ │ │ │ + stc2 2, cr15, [r4], #112 @ 0x70 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ - eorseq r1, r4, r0, ror #13 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -34460,34 +34460,34 @@ │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavc r2!, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ vrhadd.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ stmdage r2, {r2, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xf8d378a1 │ │ │ │ @ instruction: 0xf7ee22f8 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdahi r3!, {r3, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r3, r3, lsr #32] │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ vqshl.s64 q7, , #9 │ │ │ │ - andcs pc, r0, pc, ror #17 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, pc, ror #19 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - blx 0x6ee53a │ │ │ │ + stc2 2, cr15, [lr], #-112 @ 0xffffff90 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #13 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31de0 │ │ │ │ addlt r7, ip, pc, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r0, lsr #22 │ │ │ │ @@ -34514,21 +34514,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf89af289 │ │ │ │ + @ instruction: 0xf99af289 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31e84 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34555,22 +34555,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf848f289 │ │ │ │ + @ instruction: 0xf948f289 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31f2c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34596,23 +34596,23 @@ │ │ │ │ blls 0x30bef0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fff5 │ │ │ │ + @ instruction: 0xf289bd70 │ │ │ │ + svclt 0x0000f8f5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb890cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31fd4 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34638,21 +34638,21 @@ │ │ │ │ blls 0x30bf98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffa2f288 │ │ │ │ + @ instruction: 0xf8a2f289 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8916c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32074 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34679,22 +34679,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff50f288 │ │ │ │ + @ instruction: 0xf850f289 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3211c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34721,22 +34721,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fefd │ │ │ │ + svclt 0x0000fffd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb892bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x321c4 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34762,21 +34762,21 @@ │ │ │ │ blls 0x30c188 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 10, cr15, cr10, cr8, {4} │ │ │ │ + @ instruction: 0xffaaf288 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8935c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad7e4 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @ instruction: 0x461d4a1f │ │ │ │ @@ -34802,20 +34802,20 @@ │ │ │ │ blls 0x30c228 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 5, cr15, cr10, cr8, {4} │ │ │ │ + @ instruction: 0xff5af288 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb893fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad884 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34842,20 +34842,20 @@ │ │ │ │ blls 0x30c2c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fe0b │ │ │ │ + svclt 0x0000ff0b │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8949c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad924 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34881,21 +34881,21 @@ │ │ │ │ blmi 0x3b0b18 │ │ │ │ blls 0x30c368 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [ip, #544]! @ 0x220 │ │ │ │ + cdp2 2, 11, cr15, cr12, cr8, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8953c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32444 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -34923,22 +34923,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r8, #-544]! @ 0xfffffde0 │ │ │ │ + cdp2 2, 6, cr15, cr8, cr8, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb895e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x324ec │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34965,22 +34965,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r4, #-544] @ 0xfffffde0 │ │ │ │ + cdp2 2, 1, cr15, cr4, cr8, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8968c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32594 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -35007,22 +35007,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fcc1 │ │ │ │ + svclt 0x0000fdc1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3263c │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -35048,21 +35048,21 @@ │ │ │ │ blls 0x30c600 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [lr], #-544 @ 0xfffffde0 │ │ │ │ + stc2l 2, cr15, [lr, #-544]! @ 0xfffffde0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb897d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8364dc │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35090,17 +35090,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fc1b │ │ │ │ + svclt 0x0000fd1b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8986c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x876574 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35129,17 +35129,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff36f11a │ │ │ │ + stc2l 2, cr15, [ip], {136} @ 0x88 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836610 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35167,17 +35167,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fb81 │ │ │ │ + svclt 0x0000fc81 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f66a8 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35204,17 +35204,17 @@ │ │ │ │ blls 0x30c870 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xdef246 │ │ │ │ + ldc2 2, cr15, [r6], #-544 @ 0xfffffde0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x87673c │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35243,17 +35243,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffa6f2e0 │ │ │ │ + blx 0xffa6f2e2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8367d8 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35281,17 +35281,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fa9d │ │ │ │ + svclt 0x0000fb9d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6870 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35318,17 +35318,17 @@ │ │ │ │ blls 0x30ca38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x14ef40c │ │ │ │ + blx 0x14ef40e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x844238 │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35358,16 +35358,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fa03 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + svclt 0x0000fb03 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c42d8 │ │ │ │ @@ -35396,16 +35396,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9b6f288 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + blx 0xfedef544 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c4370 │ │ │ │ @@ -35434,16 +35434,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000f96b │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + svclt 0x0000fa6b │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35476,17 +35476,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf916f288 │ │ │ │ + blx 0x5ef684 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35518,17 +35518,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000f8c3 │ │ │ │ + svclt 0x0000f9c3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -35547,15 +35547,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf888f288 │ │ │ │ + @ instruction: 0xf988f288 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb89f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @@ -35596,23 +35596,23 @@ │ │ │ │ @ instruction: 0xf06f3029 │ │ │ │ andls r4, ip, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d11 │ │ │ │ andls r0, sp, r0, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r8, lsr #32] │ │ │ │ - @ instruction: 0xf826f288 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + @ instruction: 0xf926f288 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf844f253 │ │ │ │ + @ instruction: 0xf95cf253 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -35651,24 +35651,24 @@ │ │ │ │ eorcc pc, r9, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #45580 @ 0xb20c │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ stmib sp, {r0, r2, r3, ip, pc}^ │ │ │ │ movwcs r3, #21262 @ 0x530e │ │ │ │ eorcc pc, r8, sp, lsl #17 │ │ │ │ - vqdmlsl.s q7, d23, d0[2] │ │ │ │ - vrecps.f32 d31, d31, d23 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vqdmlsl.s q7, d24, d0[2] │ │ │ │ + vtst.8 d31, d31, d23 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xf2fec │ │ │ │ - vqsub.s16 q9, q1, │ │ │ │ - svclt 0x0000ffd5 │ │ │ │ + vqsub.s16 q9, , │ │ │ │ + svclt 0x0000f8ed │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fbf58 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32f68 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35694,23 +35694,23 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000ff61 │ │ │ │ + @ instruction: 0xf288bd10 │ │ │ │ + svclt 0x0000f861 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c000 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33010 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35736,21 +35736,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff0ef287 │ │ │ │ + @ instruction: 0xf80ef288 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c0a0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x330b0 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35776,21 +35776,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000febf │ │ │ │ + svclt 0x0000ffbf │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fc140 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33150 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35817,22 +35817,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fe6d │ │ │ │ + svclt 0x0000ff6d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c1e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x331f8 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35858,21 +35858,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 1, cr15, cr10, cr7, {4} │ │ │ │ + @ instruction: 0xff1af287 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c288 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33298 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35898,21 +35898,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fdcb │ │ │ │ + svclt 0x0000fecb │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x33354 │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ strcs r4, [r0], #-2593 @ 0xfffff5df │ │ │ │ @@ -35939,21 +35939,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, lr, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r8, #-540]! @ 0xfffffde4 │ │ │ │ + cdp2 2, 7, cr15, cr8, cr7, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x333fc │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ @@ -35981,21 +35981,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fd25 │ │ │ │ + svclt 0x0000fe25 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x334a4 │ │ │ │ @ instruction: 0x46117b1d │ │ │ │ @@ -36022,20 +36022,20 @@ │ │ │ │ blls 0x38d538 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r2], {135} @ 0x87 │ │ │ │ + ldc2l 2, cr15, [r2, #540] @ 0x21c │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -36068,17 +36068,17 @@ │ │ │ │ blls 0x50d5f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r4, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fc77 │ │ │ │ + svclt 0x0000fd77 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -36109,17 +36109,17 @@ │ │ │ │ blmi 0x231a60 │ │ │ │ blls 0x50d698 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #20 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r4], #-540 @ 0xfffffde4 │ │ │ │ + stc2 2, cr15, [r4, #-540]! @ 0xfffffde4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -36136,15 +36136,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xffbf00d2 │ │ │ │ + stc2l 2, cr15, [lr], #540 @ 0x21c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36184,23 +36184,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vqdmlsl.s q7, d23, d3[1] │ │ │ │ - vqdmulh.s d31, d31, d15 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + @ instruction: 0xf24ffc8f │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xf383c │ │ │ │ vqsub.s16 q9, q1, │ │ │ │ - svclt 0x0000fbad │ │ │ │ + svclt 0x0000fcc5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36238,23 +36238,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - blx 0x8f026a │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + stc2 2, cr15, [r2], #-540 @ 0xfffffde4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x10701ae │ │ │ │ + mrrc2 2, 5, pc, r8, cr2 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x83777c │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36282,17 +36282,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000facb │ │ │ │ + svclt 0x0000fbcb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ab0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x877814 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36321,17 +36321,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1f703b4 │ │ │ │ + blx 0x1f703b6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8378b0 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36359,17 +36359,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fa31 │ │ │ │ + svclt 0x0000fb31 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7948 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36396,17 +36396,17 @@ │ │ │ │ blls 0x30db10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9e6f287 │ │ │ │ + blx 0xff9f04e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8acd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fcae0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33af0 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36433,22 +36433,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000f99d │ │ │ │ + svclt 0x0000fa9d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ad7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fcb88 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33b98 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36475,22 +36475,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000f949 │ │ │ │ + svclt 0x0000fa49 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ae24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87cc30 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33c40 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36516,21 +36516,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8f6f287 │ │ │ │ + @ instruction: 0xf9f6f287 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8aec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87ccd0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33ce0 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36556,21 +36556,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000f8a7 │ │ │ │ + svclt 0x0000f9a7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8af64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x6855d8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -36593,16 +36593,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf85cf287 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + @ instruction: 0xf95cf287 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8afe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x68565c │ │ │ │ @@ -36626,16 +36626,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000f81b │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + svclt 0x0000f91b │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x33f94 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -36661,20 +36661,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffd4f286 │ │ │ │ + @ instruction: 0xf8d4f287 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3402c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36699,20 +36699,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff88f286 │ │ │ │ + @ instruction: 0xf888f287 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x340c4 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36736,21 +36736,21 @@ │ │ │ │ blls 0x28e060 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000ff3d │ │ │ │ + vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ + svclt 0x0000f83d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3415c │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36774,19 +36774,19 @@ │ │ │ │ blls 0x28e0f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 15, cr15, cr2, cr6, {4} │ │ │ │ + @ instruction: 0xfff2f286 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x341ec │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36811,20 +36811,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 10, cr15, cr8, cr6, {4} │ │ │ │ + @ instruction: 0xffa8f286 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34284 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36849,20 +36849,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fe5d │ │ │ │ + svclt 0x0000ff5d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3431c │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36886,19 +36886,19 @@ │ │ │ │ blls 0x28e2b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 1, cr15, cr2, cr6, {4} │ │ │ │ + @ instruction: 0xff12f286 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72f90c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ bmi 0x705b0c │ │ │ │ @@ -36922,18 +36922,18 @@ │ │ │ │ blls 0x28e348 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [sl, #536] @ 0x218 │ │ │ │ + cdp2 2, 12, cr15, cr10, cr6, {4} │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72f99c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -36958,18 +36958,18 @@ │ │ │ │ blls 0x28e3d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fd83 │ │ │ │ + svclt 0x0000fe83 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fa2c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -36993,19 +36993,19 @@ │ │ │ │ blmi 0x332ee0 │ │ │ │ blls 0x28e468 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [ip, #-536]! @ 0xfffffde8 │ │ │ │ + cdp2 2, 3, cr15, cr12, cr6, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3455c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -37031,20 +37031,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r0], #536 @ 0x218 │ │ │ │ + ldc2l 2, cr15, [r0, #536]! @ 0x218 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x345f4 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37069,20 +37069,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r4], #536 @ 0x218 │ │ │ │ + stc2 2, cr15, [r4, #536]! @ 0x218 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3468c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37107,20 +37107,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fc59 │ │ │ │ + svclt 0x0000fd59 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34724 │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -37144,19 +37144,19 @@ │ │ │ │ blls 0x28e6c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [lr], {134} @ 0x86 │ │ │ │ + stc2 2, cr15, [lr, #-536] @ 0xfffffde8 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7785b4 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37181,17 +37181,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fbc5 │ │ │ │ + svclt 0x0000fcc5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778640 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37216,17 +37216,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1ff11ae │ │ │ │ + ldc2l 2, cr15, [lr], #-536 @ 0xfffffde8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7786cc │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37251,17 +37251,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fb39 │ │ │ │ + svclt 0x0000fc39 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778758 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37286,17 +37286,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000faf3 │ │ │ │ + svclt 0x0000fbf3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8babc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7787e4 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37321,17 +37321,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfeb71350 │ │ │ │ + blx 0xfeb71352 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778870 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37356,17 +37356,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fa67 │ │ │ │ + svclt 0x0000fb67 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bbd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7788fc │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37391,17 +37391,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fa21 │ │ │ │ + svclt 0x0000fb21 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x74629c │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37427,16 +37427,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000f9d9 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + svclt 0x0000fad9 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bcf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x70632c │ │ │ │ @@ -37462,16 +37462,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf992f286 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + blx 0xfe4f1584 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7063b8 │ │ │ │ @@ -37497,16 +37497,16 @@ │ │ │ │ blls 0x28ec44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf94cf286 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + blx 0x1371610 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37536,17 +37536,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8fef286 │ │ │ │ + @ instruction: 0xf9fef286 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37575,17 +37575,17 @@ │ │ │ │ blmi 0x234598 │ │ │ │ blls 0x48ed80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8b0f286 │ │ │ │ + @ instruction: 0xf9b0f286 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -37604,15 +37604,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf876f286 │ │ │ │ + @ instruction: 0xf976f286 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8bfb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7bddbc │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34dcc │ │ │ │ @@ -37638,19 +37638,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000f833 │ │ │ │ + svclt 0x0000f933 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77de50 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34e60 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37674,19 +37674,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffeaf285 │ │ │ │ + @ instruction: 0xf8eaf286 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77dee0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34ef0 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37709,20 +37709,20 @@ │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000ffa3 │ │ │ │ + vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ + svclt 0x0000f8a3 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fdf70 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34f80 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37746,21 +37746,21 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000ff59 │ │ │ │ + vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ + svclt 0x0000f859 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e008 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35018 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37784,19 +37784,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff0ef285 │ │ │ │ + @ instruction: 0xf80ef286 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e098 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x350a8 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37820,19 +37820,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fec7 │ │ │ │ + svclt 0x0000ffc7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x7707a8 │ │ │ │ strcs r4, [r0], #-2589 @ 0xfffff5e3 │ │ │ │ @@ -37857,19 +37857,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 7, cr15, cr12, cr5, {4} │ │ │ │ + @ instruction: 0xff7cf285 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x770840 │ │ │ │ @@ -37895,19 +37895,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fe31 │ │ │ │ + svclt 0x0000ff31 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x6f08d8 │ │ │ │ @@ -37932,18 +37932,18 @@ │ │ │ │ blls 0x30f310 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r6, #532]! @ 0x214 │ │ │ │ + cdp2 2, 14, cr15, cr6, cr5, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37973,17 +37973,17 @@ │ │ │ │ blls 0x48f3b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r2, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fd95 │ │ │ │ + svclt 0x0000fe95 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -38012,17 +38012,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fd47 │ │ │ │ + svclt 0x0000fe47 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -38039,15 +38039,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 2, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ + cdp2 2, 1, cr15, cr0, cr5, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7793a4 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -38073,17 +38073,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fccd │ │ │ │ + svclt 0x0000fdcd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779430 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38108,17 +38108,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r6], {133} @ 0x85 │ │ │ │ + stc2 2, cr15, [r6, #532] @ 0x214 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7794bc │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38143,17 +38143,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fc41 │ │ │ │ + svclt 0x0000fd41 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779548 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38178,17 +38178,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fbfb │ │ │ │ + svclt 0x0000fcfb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe6b8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x356c8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38213,20 +38213,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fbb5 │ │ │ │ + svclt 0x0000fcb5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe750 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35760 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38251,20 +38251,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fb69 │ │ │ │ + svclt 0x0000fc69 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e7e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x357f8 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38288,19 +38288,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x7f226a │ │ │ │ + ldc2 2, cr15, [lr], {133} @ 0x85 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ca6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e878 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35888 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38324,19 +38324,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fad7 │ │ │ │ + svclt 0x0000fbd7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x14489e8 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -38389,17 +38389,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vqdmlsl.s q7, d21, d3[6] │ │ │ │ - svclt 0x0000fa55 │ │ │ │ + svclt 0x0000fb55 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39980 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38451,17 +38451,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdad4 │ │ │ │ blx 0xfecf67e0 │ │ │ │ blcs 0x74ce4 │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - @ instruction: 0xf9d8f285 │ │ │ │ + blx 0xff6724f4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ccf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39a78 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38513,17 +38513,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdbcc │ │ │ │ blx 0xfecf68d8 │ │ │ │ blcs 0x74ddc │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - @ instruction: 0xf95cf285 │ │ │ │ + blx 0x17725ec │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cde8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38568,17 +38568,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ @ instruction: 0xd1bd2b00 │ │ │ │ vqdmlsl.s q7, d21, d1[7] │ │ │ │ - svclt 0x0000f8ef │ │ │ │ + svclt 0x0000f9ef │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39c4c │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38622,17 +38622,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdd80 │ │ │ │ blx 0xfecf6a8c │ │ │ │ blcs 0x72790 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xf882f285 │ │ │ │ + @ instruction: 0xf982f285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cf9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39d24 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38676,17 +38676,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fde58 │ │ │ │ blx 0xfecf6b64 │ │ │ │ blcs 0x72868 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xf816f285 │ │ │ │ + @ instruction: 0xf916f285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39dfc │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38730,33 +38730,33 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdf30 │ │ │ │ blx 0xfecf6c3c │ │ │ │ blcs 0x72940 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xffaaf284 │ │ │ │ + @ instruction: 0xf8aaf285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, r8, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9da │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ - vand d29, d5, d1 │ │ │ │ - blmi 0xdf5f50 │ │ │ │ + vand d29, d6, d1 │ │ │ │ + blmi 0xdf43a0 │ │ │ │ blls 0x18fff0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r2, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38801,18 +38801,18 @@ │ │ │ │ bmi 0x2879dc │ │ │ │ mrc2 7, 2, pc, cr10, cr14, {6} │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ - vqshl.s64 d14, d5, #4 │ │ │ │ - svclt 0x0000ff1b │ │ │ │ + vqshl.s64 d14, d5, #5 │ │ │ │ + svclt 0x0000f81b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf6b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf65 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38824,15 +38824,15 @@ │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d016 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - @ instruction: 0xff5af245 │ │ │ │ + @ instruction: 0xf86ef246 │ │ │ │ ldmdavs sl, {r0, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r1, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -38870,17 +38870,17 @@ │ │ │ │ ldc2l 7, cr15, [r2, #888] @ 0x378 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabdl.s8 q7, d20, d22 │ │ │ │ - svclt 0x0000fe93 │ │ │ │ + svclt 0x0000ff93 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a104 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38928,17 +38928,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe142244 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - cdp2 2, 1, cr15, cr14, cr4, {4} │ │ │ │ + @ instruction: 0xff1ef284 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a1ec │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38986,17 +38986,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe14232c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - stc2 2, cr15, [sl, #528]! @ 0x210 │ │ │ │ + cdp2 2, 10, cr15, cr10, cr4, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, ip, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -39004,15 +39004,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9d2 │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vand d29, d5, d0 │ │ │ │ - blmi 0xe35758 │ │ │ │ + blmi 0xe35ba8 │ │ │ │ blls 0x1903f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39059,17 +39059,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c454 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d3, #4 │ │ │ │ - svclt 0x0000fd19 │ │ │ │ + svclt 0x0000fe19 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39129,17 +39129,17 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c574 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d6, #4 │ │ │ │ - svclt 0x0000fc8d │ │ │ │ + svclt 0x0000fd8d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39199,31 +39199,31 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c68c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d6, #4 │ │ │ │ - svclt 0x0000fc01 │ │ │ │ + svclt 0x0000fd01 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r8, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d015 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ - blx 0x13f2fe6 │ │ │ │ + stc2l 2, cr15, [r2], #-276 @ 0xfffffeec │ │ │ │ ldmdavs sl, {r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, asr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39262,17 +39262,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c780 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabdl.s8 q7, d20, d20 │ │ │ │ - svclt 0x0000fb83 │ │ │ │ + svclt 0x0000fc83 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba704 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39322,17 +39322,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - blx 0x2f328e │ │ │ │ + stc2 2, cr15, [sl], {132} @ 0x84 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8da8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba7f4 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39382,17 +39382,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - blx 0xfe4f337c │ │ │ │ + blx 0xfe4f337e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x1449a68 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -39445,17 +39445,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vqdmlsl.s q7, d20, d3[6] │ │ │ │ - svclt 0x0000fa15 │ │ │ │ + svclt 0x0000fb15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7d │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39593,15 +39593,15 @@ │ │ │ │ b 0x11c8724 │ │ │ │ blx 0xbb7ca8 │ │ │ │ ldrbtmi pc, [r0], r5, lsl #4 @ │ │ │ │ blx 0x3c7930 │ │ │ │ strb pc, [pc, -r1, lsl #28]! @ │ │ │ │ @ instruction: 0xf183fab3 │ │ │ │ strb r3, [r5, r0, lsr #2]! │ │ │ │ - @ instruction: 0xf8ecf284 │ │ │ │ + @ instruction: 0xf9ecf284 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8dec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39646,15 +39646,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vqdmlsl.s q7, d20, d2[7] │ │ │ │ - svclt 0x0000f883 │ │ │ │ + svclt 0x0000f983 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8df98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbace0 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39697,15 +39697,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vqdmlsl.s q7, d20, d2[7] │ │ │ │ - svclt 0x0000f81d │ │ │ │ + svclt 0x0000f91d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39749,16 +39749,16 @@ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ - vqdmlsl.s q7, d19, d2[7] │ │ │ │ - svclt 0x0000ffb3 │ │ │ │ + vqdmlsl.s q7, d20, d2[7] │ │ │ │ + svclt 0x0000f8b3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbae80 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39800,16 +39800,16 @@ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ - vqdmlsl.s q7, d19, d2[7] │ │ │ │ - svclt 0x0000ff4d │ │ │ │ + vqdmlsl.s q7, d20, d2[7] │ │ │ │ + svclt 0x0000f84d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39853,17 +39853,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vqshl.s64 d14, d25, #3 │ │ │ │ - svclt 0x0000fee5 │ │ │ │ + svclt 0x0000ffe5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -39901,17 +39901,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vqshl.s64 q7, q4, #3 │ │ │ │ - svclt 0x0000fe85 │ │ │ │ + svclt 0x0000ff85 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -39949,17 +39949,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vqshl.s64 q7, q4, #3 │ │ │ │ - svclt 0x0000fe25 │ │ │ │ + svclt 0x0000ff25 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stmdbmi r6!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -39994,17 +39994,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec666f0 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - stc2l 2, cr15, [sl, #524] @ 0x20c │ │ │ │ + cdp2 2, 12, cr15, cr10, cr3, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40030,17 +40030,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r2, #524] @ 0x20c │ │ │ │ + cdp2 2, 8, cr15, cr2, cr3, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40066,17 +40066,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [sl, #-524]! @ 0xfffffdf4 │ │ │ │ + cdp2 2, 3, cr15, cr10, cr3, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40102,30 +40102,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r2], #524 @ 0x20c │ │ │ │ + ldc2l 2, cr15, [r2, #524]! @ 0x20c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r0 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r3, #-1764] @ 0xfffff91c │ │ │ │ stmiblt ip, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - ldc2 2, cr15, [r8, #-272]! @ 0xfffffef0 │ │ │ │ + cdp2 2, 4, cr15, cr12, cr4, {2} │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, fp, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40160,17 +40160,17 @@ │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ blx 0xfef754f2 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vabdl.s8 q7, d19, d28 │ │ │ │ - svclt 0x0000fc7f │ │ │ │ + svclt 0x0000fd7f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb52c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40212,17 +40212,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe90434c │ │ │ │ blx 0x3828c │ │ │ │ b 0x1373690 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - ldc2 2, cr15, [r6], {131} @ 0x83 │ │ │ │ + ldc2 2, cr15, [r6, #-524] @ 0xfffffdf4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb5fc │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40264,31 +40264,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe90441c │ │ │ │ blx 0x3835c │ │ │ │ b 0x1373760 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - blx 0xfebf4142 │ │ │ │ + stc2 2, cr15, [lr], #524 @ 0x20c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb6cc │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d4, d1 │ │ │ │ - blmi 0x976740 │ │ │ │ + blmi 0x976b90 │ │ │ │ blls 0x1917e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40316,17 +40316,17 @@ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ @ instruction: 0xe7be4318 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vqshl.s64 q7, , #3 │ │ │ │ - svclt 0x0000fb47 │ │ │ │ + svclt 0x0000fc47 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ea14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb79c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40357,17 +40357,17 @@ │ │ │ │ bmi 0x24922c │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - blx 0xffd742b4 │ │ │ │ + blx 0xffd742b6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb840 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40398,30 +40398,30 @@ │ │ │ │ bmi 0x2492d0 │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - blx 0xfe8f4358 │ │ │ │ + blx 0xfe8f435a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eb5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r4 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r3, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r2, #-1764] @ 0xfffff91c │ │ │ │ stmiblt r4, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf9eaf244 │ │ │ │ + blx 0xffff4298 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sp, asr #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40457,17 +40457,17 @@ │ │ │ │ stmdbls r3, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x949e4 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7e78 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vabdl.s8 q7, d19, d26 │ │ │ │ - svclt 0x0000fa2d │ │ │ │ + svclt 0x0000fb2d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ec48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3b9b0 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40511,17 +40511,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe9047f8 │ │ │ │ blx 0x38738 │ │ │ │ b 0x1373b3c │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - @ instruction: 0xf9c0f283 │ │ │ │ + blx 0xff07451c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ed20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3ba88 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40565,31 +40565,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe9048d0 │ │ │ │ blx 0x38810 │ │ │ │ b 0x1373c14 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - @ instruction: 0xf954f283 │ │ │ │ + blx 0x15745f4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8edf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbfbb80 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d4, d0 │ │ │ │ - blmi 0x9b5e94 │ │ │ │ + blmi 0x9b62e4 │ │ │ │ blls 0x191c94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_irq │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -40618,17 +40618,17 @@ │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bc4319 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vqshl.s64 q7, q1, #3 │ │ │ │ - svclt 0x0000f8eb │ │ │ │ + svclt 0x0000f9eb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97bc34 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40661,17 +40661,17 @@ │ │ │ │ @ instruction: 0xffd4f7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - @ instruction: 0xf894f283 │ │ │ │ + @ instruction: 0xf994f283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ef78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97bce0 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40704,17 +40704,17 @@ │ │ │ │ @ instruction: 0xff7ef7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - @ instruction: 0xf83ef283 │ │ │ │ + @ instruction: 0xf93ef283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8f024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -40756,18 +40756,18 @@ │ │ │ │ andlt sp, r6, sp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ - vqshl.s64 d14, d25, #2 │ │ │ │ - svclt 0x0000ffd5 │ │ │ │ + vqshl.s64 d14, d25, #3 │ │ │ │ + svclt 0x0000f8d5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf8b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40811,17 +40811,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec673b4 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - @ instruction: 0xff68f282 │ │ │ │ + @ instruction: 0xf868f283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f1d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40847,17 +40847,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff20f282 │ │ │ │ + @ instruction: 0xf820f283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40883,17 +40883,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 13, cr15, cr8, cr2, {4} │ │ │ │ + @ instruction: 0xffd8f282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40919,17 +40919,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 9, cr15, cr0, cr2, {4} │ │ │ │ + @ instruction: 0xff90f282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [fp], r0 @ │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ @ instruction: 0xf8dc2100 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -40963,15 +40963,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfece7614 │ │ │ │ smlawbcc r0, r2, r1, pc @ │ │ │ │ vqdmlsl.s q7, d18, d3[3] │ │ │ │ - svclt 0x0000fe39 │ │ │ │ + svclt 0x0000ff39 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb889f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r0, asr #31 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -41051,15 +41051,15 @@ │ │ │ │ @ instruction: 0xf1c34322 │ │ │ │ blx 0x8793e8 │ │ │ │ msrmi CPSR_x, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf1c34099 │ │ │ │ @ instruction: 0xe78f037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r3, r0, lsr #6]! │ │ │ │ - stc2 2, cr15, [r8, #520] @ 0x208 │ │ │ │ + cdp2 2, 8, cr15, cr8, cr2, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000bd41 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000bd3d │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000bd39 │ │ │ │ @@ -41255,17 +41255,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xffc750ba │ │ │ │ + ldc2l 2, cr15, [r0], #520 @ 0x208 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41316,17 +41316,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1df51ae │ │ │ │ + ldc2l 2, cr15, [r6], #-520 @ 0xfffffdf8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41377,17 +41377,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfff752a0 │ │ │ │ + blx 0xfff752a2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8906c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41438,17 +41438,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfe0f5394 │ │ │ │ + blx 0xfe0f5396 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41499,17 +41499,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x275488 │ │ │ │ + blx 0x27548a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41560,17 +41560,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf98ef282 │ │ │ │ + blx 0xfe3f557c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41621,17 +41621,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf914f282 │ │ │ │ + blx 0x575670 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8943c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41682,17 +41682,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf89af282 │ │ │ │ + @ instruction: 0xf99af282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ @ instruction: 0xf7e12300 │ │ │ │ svclt 0x0000be75 │ │ │ │ @ instruction: 0xf7e12301 │ │ │ │ svclt 0x0000be71 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -41923,24 +41923,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb4f │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - cdp2 2, 11, cr15, cr8, cr1, {4} │ │ │ │ + @ instruction: 0xffb8f281 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x1795e4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d21, d4 │ │ │ │ - svclt 0x0000f8e3 │ │ │ │ + svclt 0x0000f9f7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, lsl #14 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9034c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xd8a9ac │ │ │ │ svceq 0x00c42300 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -41985,23 +41985,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ blx 0xff5771ac │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vqshl.s64 q7, q4, #1 │ │ │ │ - andcs pc, r0, sp, lsr lr @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, sp, lsr pc @ │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - @ instruction: 0xf868f215 │ │ │ │ + @ instruction: 0xf97cf215 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r8, asr #31 │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ bmi 0xe0aaa4 │ │ │ │ ldrbvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -42048,24 +42048,24 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r3, r4, lsl #16 │ │ │ │ blx 0x15f72a8 │ │ │ │ mulsmi r1, sp, r8 │ │ │ │ ldrb r9, [r6, r3, lsl #18] │ │ │ │ - ldc2 2, cr15, [lr, #516]! @ 0x204 │ │ │ │ + cdp2 2, 11, cr15, cr14, cr1, {4} │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x1797d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000ffe9 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + vqsub.s16 d6, d21, d4 │ │ │ │ + svclt 0x0000f8fd │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xdcaba0 │ │ │ │ bleq 0xff141f50 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -42110,24 +42110,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89df9d9 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - stc2l 2, cr15, [r2, #-516] @ 0xfffffdfc │ │ │ │ + cdp2 2, 4, cr15, cr2, cr1, {4} │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x1798d0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000ff6d │ │ │ │ + vqsub.s16 d6, d21, d4 │ │ │ │ + svclt 0x0000f881 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, lsr r7 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ movwls r2, #8960 @ 0x2300 │ │ │ │ @@ -42171,23 +42171,23 @@ │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdage r2, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a4f7e6 │ │ │ │ vqdmlsl.s q7, d17, d3[4] │ │ │ │ - andcs pc, r0, r9, asr #25 │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, r9, asr #27 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - mrc2 2, 7, pc, cr4, cr4, {0} │ │ │ │ + @ instruction: 0xf808f215 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #9 │ │ │ │ - eorseq r1, r4, r8, lsl #14 │ │ │ │ + eorseq r1, r4, r0, lsl #13 │ │ │ │ + eorseq r1, r4, r0, lsl #18 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdbmi r5!, {r0, r1, r3, r7, ip, sp, pc} │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -42231,23 +42231,23 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf85cf7ea │ │ │ │ strtmi lr, [r1], -r8, ror #15 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ @ instruction: 0xf8ddf82d │ │ │ │ ldrb ip, [sl, ip] │ │ │ │ - mrrc2 2, 8, pc, r0, cr1 @ │ │ │ │ + ldc2l 2, cr15, [r0, #-516] @ 0xfffffdfc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x139ab4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000fe7b │ │ │ │ + svclt 0x0000ff8f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #14 │ │ │ │ + eorseq r1, r4, r0, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r2, r2, r4, lsl #25 │ │ │ │ @ instruction: 0xf3c00bc2 │ │ │ │ @ instruction: 0xf1bc0309 │ │ │ │ @@ -42260,15 +42260,15 @@ │ │ │ │ @ instruction: 0xf043020f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103ce5c │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83a676 │ │ │ │ blx 0xfe8722aa │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90a382 │ │ │ │ @@ -42401,38 +42401,38 @@ │ │ │ │ tstle r4, r0, lsl #30 │ │ │ │ b 0x14186ac │ │ │ │ ldrmi r7, [lr, #3728] @ 0xe90 │ │ │ │ @ instruction: 0xf1bcd011 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ bcs 0x585b8 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x4f995c │ │ │ │ vqsub.s8 q9, q6, │ │ │ │ - stmdahi fp, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi fp, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf1bc800b │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf020d004 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r3, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - svclt 0x0000fd07 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + svclt 0x0000fe1b │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42454,15 +42454,15 @@ │ │ │ │ @ instruction: 0xf010b827 │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1f1e7d9 │ │ │ │ - mrc 9, 7, APSR_nzcv, cr0, cr9, {1} │ │ │ │ + vmov.f32 s31, s26 │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svceq 0x0010f013 │ │ │ │ @ instruction: 0xf892d026 │ │ │ │ @@ -42494,15 +42494,15 @@ │ │ │ │ @ instruction: 0xf021d1d5 │ │ │ │ b 0x17cd1f4 │ │ │ │ sbcsle r0, r7, r0, lsl #28 │ │ │ │ cdpmi 0, 0, cr15, cr0, cr1, {0} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ ldrbtmi r4, [r1], -r0, ror #12 │ │ │ │ bfi r8, r3, #0, #16 │ │ │ │ - stc2l 1, cr15, [r6, #-960]! @ 0xfffffc40 │ │ │ │ + mrc2 1, 3, pc, cr10, cr0, {7} │ │ │ │ blvc 0x10754d0 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r7], {142} @ 0x8e │ │ │ │ @@ -42529,15 +42529,15 @@ │ │ │ │ ldmib sp, {r0, r1, r6, r7, pc}^ │ │ │ │ blls 0x30f2a4 │ │ │ │ andeq pc, r1, #5 │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ b 0x1091fa4 │ │ │ │ vrhadd.s8 d17, d17, d2 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ bl 0xba36c │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x01bcf8b2 │ │ │ │ subseq lr, r6, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r6], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -42552,27 +42552,27 @@ │ │ │ │ blx 0xfe969ae6 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849be2 │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x1263b00 │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0xfecf5f9a │ │ │ │ + stc2l 1, cr15, [r6], {41} @ 0x29 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfeaf5faa │ │ │ │ + ldc2 1, cr15, [lr], #164 @ 0xa4 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1292304 │ │ │ │ - blls 0x178990 │ │ │ │ + blls 0x178de0 │ │ │ │ blcc 0xdff3c │ │ │ │ mvnscc pc, r1, asr #2 │ │ │ │ b 0x10fc49c │ │ │ │ beq 0x128ea38 │ │ │ │ @ instruction: 0xf1411c5a │ │ │ │ blx 0xbcb3e │ │ │ │ blx 0xfe8f5b46 │ │ │ │ @@ -42641,31 +42641,31 @@ │ │ │ │ stmdage r8, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 7, cr15, [sl, #924]! @ 0x39c │ │ │ │ stccs 7, cr14, [r0], {178} @ 0xb2 │ │ │ │ ldmdahi fp!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xe714803b │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x37a114 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - vqdmull.s , d1, d3[2] │ │ │ │ - vmul.i8 d31, d15, d3 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vmov.i32 , #8191 @ 0x00001fff │ │ │ │ + vpmin.s8 d31, d15, d3 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x1b9d34 │ │ │ │ vqsub.s8 q9, q6, │ │ │ │ - svclt 0x0000f931 │ │ │ │ + svclt 0x0000fa49 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ - eorseq r1, r4, r8, lsl r7 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ + eorseq r1, r4, r0, lsl r9 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff0baaa8 │ │ │ │ vaddl.u8 , d16, d2 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42677,15 +42677,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103d4e0 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83acfa │ │ │ │ blx 0xfe87292e │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90aa06 │ │ │ │ @@ -42819,38 +42819,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe32e318 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12ee21c │ │ │ │ @ instruction: 0xd1b52a00 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xffd8f24b │ │ │ │ + @ instruction: 0xf8f0f24c │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7a1 │ │ │ │ ldr r4, [lr, r0, lsl #1] │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9c2f214 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + blx 0xff5f67c8 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9cb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -42897,60 +42897,60 @@ │ │ │ │ blls 0xe85a8 │ │ │ │ b 0x10fc1ac │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq r4!, {r0, r1, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ bleq 0x173495c │ │ │ │ vadd.i8 q8, , │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ bl 0xfad2c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #136] @ 0x3a0ec │ │ │ │ @ instruction: 0xf8b38ba0 │ │ │ │ @ instruction: 0x462b61bc │ │ │ │ blx 0xfe9bb14a │ │ │ │ blx 0xfe9ea08a │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe84a17e │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - @ instruction: 0xf8e4f129 │ │ │ │ + @ instruction: 0xf9f8f129 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - @ instruction: 0xf8daf129 │ │ │ │ + @ instruction: 0xf9eef129 │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28b9ac │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dc4e0 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1298900 │ │ │ │ - blls 0x2f83f0 │ │ │ │ + blls 0x2f8840 │ │ │ │ stmdbge ip, {r1, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf129462b │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf129230c │ │ │ │ - bls 0x2783c0 │ │ │ │ + bls 0x278810 │ │ │ │ blls 0x2a4530 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8a6f129 │ │ │ │ + @ instruction: 0xf9baf129 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x74e60 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -42965,27 +42965,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1298b24 │ │ │ │ - @ instruction: 0x4622f879 │ │ │ │ + strtmi pc, [r2], -sp, lsl #19 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf129a824 │ │ │ │ - @ instruction: 0x465bf871 │ │ │ │ + ldrbmi pc, [fp], -r5, lsl #19 @ │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf129a816 │ │ │ │ - strtmi pc, [r2], -r9, ror #16 │ │ │ │ + @ instruction: 0x4622f97d │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf129a81a │ │ │ │ - svcls 0x0024f861 │ │ │ │ + svcls 0x0024f975 │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -43026,27 +43026,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x675878 │ │ │ │ blhi 0x77587c │ │ │ │ blhi 0x7f5880 │ │ │ │ blhi 0x875884 │ │ │ │ blhi 0x8f5888 │ │ │ │ blhi 0x97588c │ │ │ │ - @ instruction: 0xfffef128 │ │ │ │ + @ instruction: 0xf912f129 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xfff6f128 │ │ │ │ + @ instruction: 0xf90af129 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xffeef128 │ │ │ │ + @ instruction: 0xf902f129 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xffe6f128 │ │ │ │ + @ instruction: 0xf8faf129 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba720 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87c2a4 │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -43097,30 +43097,30 @@ │ │ │ │ ldrtmi r0, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ - @ instruction: 0xf1288b1c │ │ │ │ - svcls 0x0007ff6d │ │ │ │ + @ instruction: 0xf1298b1c │ │ │ │ + svcls 0x0007f881 │ │ │ │ blls 0x14bc8c │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #6] │ │ │ │ - @ instruction: 0xf128462b │ │ │ │ - blls 0x17a120 │ │ │ │ + @ instruction: 0xf129462b │ │ │ │ + blls 0x178570 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, sl, ip, sp} │ │ │ │ ldmdage r6, {r0, r1, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf1282400 │ │ │ │ - @ instruction: 0x4642ff59 │ │ │ │ + @ instruction: 0xf1292400 │ │ │ │ + strbmi pc, [r2], -sp, ror #16 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf128a81a │ │ │ │ - mcrls 15, 1, pc, cr4, cr1, {2} @ │ │ │ │ + @ instruction: 0xf129a81a │ │ │ │ + cdpls 8, 2, cr15, cr4, cr5, {3} │ │ │ │ @ instruction: 0xf04f9820 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ ldrbtmi r9, [r1], r5, lsr #30 │ │ │ │ @ instruction: 0xf04f9e21 │ │ │ │ bls 0x7bc3d0 │ │ │ │ @ instruction: 0x0c07eb56 │ │ │ │ @@ -43158,16 +43158,16 @@ │ │ │ │ bleq 0x1dc3058 │ │ │ │ b 0x11c100c │ │ │ │ b 0x140bf6c │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ - @ instruction: 0xf1280800 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf1290800 │ │ │ │ + ldmib sp, {r0, r1, r2, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7ecc8 │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x1403084 │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43405,39 +43405,39 @@ │ │ │ │ cmple r5, r0, lsl fp │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ vrhadd.s8 d29, d31, d10 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xafa910 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - stmdbcs r0, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0072f47f │ │ │ │ strmi r4, [fp], -sl, lsl #12 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldrb r4, [lr], sp, lsl #12 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bls 0x1a6618 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bllt 0xff438884 │ │ │ │ ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0xe6ce4615 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x6bad58 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - ldrbtmi pc, [r2], -r9, lsr #26 @ │ │ │ │ + @ instruction: 0x4672fe3d │ │ │ │ @ instruction: 0xf6c74674 │ │ │ │ @ instruction: 0x467572ff │ │ │ │ @ instruction: 0x46704673 │ │ │ │ ssat r2, #22, r4, lsl #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a662c │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43452,16 +43452,16 @@ │ │ │ │ blvc 0xfe721500 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ strmi pc, [r0, #37] @ 0x25 │ │ │ │ strpl pc, [r0, #-69] @ 0xffffffbb │ │ │ │ @ instruction: 0x2605e73d │ │ │ │ bllt 0x1f388fc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ - eorseq r1, r4, r8, lsr #14 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, lsr #18 │ │ │ │ andeq lr, r3, #80, 20 @ 0x50000 │ │ │ │ bls 0xeedb4 │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2eaa4 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece1130 │ │ │ │ @@ -43511,29 +43511,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f5e4 │ │ │ │ ldr r9, [fp, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [sp], -r2, lsl #24 │ │ │ │ ldr r9, [r3, r3, lsl #6]! │ │ │ │ - blx 0x13f73f4 │ │ │ │ - strcc pc, [r0], #-591 @ 0xfffffdb1 │ │ │ │ + blx 0x13f73f6 │ │ │ │ + ldrbtmi pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s16 d9, d0, d3 │ │ │ │ - andcs pc, r0, r7, ror ip @ │ │ │ │ - msrcs R12_fiq, pc │ │ │ │ + andcs pc, r0, fp, lsl #27 │ │ │ │ + msrmi R12_usr, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2l 2, cr15, [ip], #-76 @ 0xffffffb4 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r8, asr #2 │ │ │ │ + stc2 2, cr15, [r0, #76] @ 0x4c │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, asr #6 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ teqcs sl, #3358720 @ 0x334000 │ │ │ │ @@ -43577,15 +43577,15 @@ │ │ │ │ b 0x10fcbec │ │ │ │ movwls r7, #13259 @ 0x33cb │ │ │ │ bicvc lr, sl, #323584 @ 0x4f000 │ │ │ │ beq 0x16f5428 │ │ │ │ bvc 0xff2b5418 │ │ │ │ bleq 0x1735400 │ │ │ │ ldmdbeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - orreq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnpcs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldrbmi sl, [r2], -ip, lsl #18 │ │ │ │ strbmi pc, [r0], -pc, asr #32 @ │ │ │ │ blhi 0xfe9b618c │ │ │ │ @ instruction: 0x41bcf8b3 │ │ │ │ strteq r4, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ @@ -43593,45 +43593,45 @@ │ │ │ │ andpl pc, r0, r4, lsr #23 │ │ │ │ submi pc, r0, r0, asr #3 │ │ │ │ streq pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ andls r1, r0, r0, lsl #16 │ │ │ │ andls r4, sl, r4, ror #2 │ │ │ │ ldmdage r6, {r0, sl, ip, pc} │ │ │ │ @ instruction: 0xf128940b │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf128230c │ │ │ │ - bls 0x279964 │ │ │ │ + bls 0x279db4 │ │ │ │ blls 0x2a4f7c │ │ │ │ subsmi sl, r2, #1441792 @ 0x160000 │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1e7700a │ │ │ │ + stc2 1, cr15, [ip], {40} @ 0x28 │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldmne fp, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ movwls r9, #41728 @ 0xa300 │ │ │ │ blls 0x324bd0 │ │ │ │ movwls r4, #4443 @ 0x115b │ │ │ │ strbmi r9, [fp], -fp, lsl #6 │ │ │ │ - blx 0x1af7026 │ │ │ │ + ldc2l 1, cr15, [lr], #-160 @ 0xffffff60 │ │ │ │ ldmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ ldmdage r6, {r1, r3, r8, r9, sp} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - blx 0x187703a │ │ │ │ + ldc2l 1, cr15, [r4], #-160 @ 0xffffff60 │ │ │ │ stmdbge lr, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r0, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ bl 0x19cb4f0 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1284500 │ │ │ │ - movwcs pc, #2899 @ 0xb53 @ │ │ │ │ + movwcs pc, #3175 @ 0xc67 @ │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, fp, sp, pc}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bls 0x10b1c0 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @ instruction: 0xf14618e4 │ │ │ │ @@ -43643,27 +43643,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1288b24 │ │ │ │ - ldrbmi pc, [r2], -fp, lsr #22 @ │ │ │ │ + @ instruction: 0x4652fc3f │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf128a824 │ │ │ │ - ldrbmi pc, [fp], -r3, lsr #22 @ │ │ │ │ + @ instruction: 0x465bfc37 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ bls 0x12508c │ │ │ │ @ instruction: 0xf128a816 │ │ │ │ - @ instruction: 0x4652fb1b │ │ │ │ + ldrbmi pc, [r2], -pc, lsr #24 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r9, sl, lr} │ │ │ │ @ instruction: 0xf128a81a │ │ │ │ - stmdals r4!, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4!, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #22 │ │ │ │ @ instruction: 0x471ee9dd │ │ │ │ ldmib sp, {r0, r1, r3, r4, fp, ip}^ │ │ │ │ @ instruction: 0xf04f6222 │ │ │ │ vstmdbls r5!, {s0-s-1} │ │ │ │ ldmib sp, {r0, r5, fp, ip, pc}^ │ │ │ │ cmnmi r8, r8, lsl lr │ │ │ │ @@ -43701,28 +43701,28 @@ │ │ │ │ blhi 0x676304 │ │ │ │ blhi 0x6f6308 │ │ │ │ blhi 0x77630c │ │ │ │ blhi 0x7f6310 │ │ │ │ blhi 0x876314 │ │ │ │ blhi 0x8f6318 │ │ │ │ blhi 0x97631c │ │ │ │ - blx 0xfedf718c │ │ │ │ + blx 0xff2f718e │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, sl, lr} │ │ │ │ stmdage r4!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xfeb771a0 │ │ │ │ + blx 0xff0771a2 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ ldmdage r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0xfe9771b0 │ │ │ │ + blx 0xfee771b2 │ │ │ │ ldrtmi r4, [fp], -sl, asr #12 │ │ │ │ blge 0x7544c │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xfe7771c0 │ │ │ │ + blx 0xfec771c2 │ │ │ │ stcls 8, cr10, [r4], #-120 @ 0xffffff88 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ beq 0x76e6c │ │ │ │ stc 8, cr12, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ ldmdbne fp, {r1, r2, r3, r4, r8, r9, fp, pc} │ │ │ │ @@ -43778,28 +43778,28 @@ │ │ │ │ stceq 1, cr15, [r0], {108} @ 0x6c │ │ │ │ bl 0xfec4c778 │ │ │ │ strtmi r0, [r2], -r2, lsl #20 │ │ │ │ @ instruction: 0xf16ca820 │ │ │ │ @ instruction: 0xed8d0900 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1288b1c │ │ │ │ - vstrls s30, [r5, #-108] @ 0xffffff94 │ │ │ │ + vstrls d15, [r5, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0x464b4652 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, #-1536] @ 0xfffffa00 │ │ │ │ - blx 0x4f72d4 │ │ │ │ + blx 0x9f72d6 │ │ │ │ ldrbmi r4, [fp], -r2, lsr #12 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0x2f72e4 │ │ │ │ + blx 0x7f72e6 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #22 │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0x464ba918 │ │ │ │ @ instruction: 0xf128a81a │ │ │ │ - vmulls.f32 s30, s8, s2 │ │ │ │ + vmovls.32 d4[1], pc │ │ │ │ tstcs r0, r0, lsr #20 │ │ │ │ @ instruction: 0x5722e9dd │ │ │ │ ldmib sp, {r1, r4, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf04f431e │ │ │ │ cdpls 12, 2, cr0, cr5, cr0, {0} │ │ │ │ stmdals r1!, {r0, r5, r6, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -43837,15 +43837,15 @@ │ │ │ │ b 0x11c1aa8 │ │ │ │ b 0x140ca08 │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1679401 │ │ │ │ @ instruction: 0xf1280700 │ │ │ │ - ldmib sp, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7f764 │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp}^ │ │ │ │ submi lr, r9, #18 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43961,22 +43961,22 @@ │ │ │ │ @ instruction: 0xf89de7ae │ │ │ │ blcs 0x4734c │ │ │ │ @ instruction: 0xf8b8d1e8 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8a84380 │ │ │ │ ldrb r3, [lr], #0 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ blmi 0x17b5bc │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - vtst. , , │ │ │ │ - svclt 0x0000febf │ │ │ │ + vpmax.s d31, d15, d11 │ │ │ │ + svclt 0x0000ffbf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr #14 │ │ │ │ + eorseq r1, r4, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x843d30 │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -44005,17 +44005,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d15, d0 │ │ │ │ - svclt 0x0000fe71 │ │ │ │ + svclt 0x0000ff71 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ + eorseq r1, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb923c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0xc098f8df │ │ │ │ @ instruction: 0x460b4614 │ │ │ │ strtmi r4, [r1], -r3, lsr #20 │ │ │ │ @@ -44049,16 +44049,16 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d15, d0 │ │ │ │ - svclt 0x0000fe19 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ + svclt 0x0000ff19 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff258 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @@ -44067,21 +44067,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cbe74 │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xbb36c │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000fe15 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + svclt 0x0000ff2d │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb924c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff2b0 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -44089,21 +44089,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cbee8 │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xbb3c4 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000fde9 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + svclt 0x0000ff01 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff308 │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -44114,21 +44114,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fbecc │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0xbb428 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000fdb7 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + svclt 0x0000fecf │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12ff36c │ │ │ │ ldmibeq sl, {r0, r1, r4, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x6c03ea4f │ │ │ │ @@ -44143,39 +44143,39 @@ │ │ │ │ b 0x14133c4 │ │ │ │ bleq 0xff287f84 │ │ │ │ cmpmi r4, r1, asr #20 │ │ │ │ smlabtcs r1, r0, r9, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - ldc2l 2, cr15, [ip, #-296]! @ 0xfffffed8 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + cdp2 2, 9, cr15, cr4, cr10, {2} │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb925f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103f3e0 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + orrmi pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, pc, asr #4 │ │ │ │ + adcmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - ldc2l 2, cr15, [r8, #-296] @ 0xfffffed8 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + cdp2 2, 7, cr15, cr0, cr10, {2} │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2ff428 │ │ │ │ blvc 0xfe2e9c18 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmdblt sl, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44406,15 +44406,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46224770 │ │ │ │ stmdage r2, {r3, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xff8af7e3 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ strb pc, [r2, pc, lsr #29]! @ │ │ │ │ - blx 0x13f81f2 │ │ │ │ + mcrr2 2, 7, pc, lr, cr15 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r4], -fp, lsl #1 │ │ │ │ strmi r4, [r4], sp, lsl #12 │ │ │ │ @@ -44820,26 +44820,26 @@ │ │ │ │ @ instruction: 0xf04f462b │ │ │ │ @ instruction: 0xf06f37ff │ │ │ │ ldrb r4, [r2], r0 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r7], -r8, lsl #12 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0x27c328 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ vqsub.s16 , q9, q1 │ │ │ │ - stmdaeq pc, {r0, r6, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ + stmdaeq pc, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ tsteq r6, r3, asr sl │ │ │ │ strbvc lr, [r0, r7, asr #20] │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf7d4e6b6 │ │ │ │ svclt 0x0000fe41 │ │ │ │ - eorseq r1, r4, r8, lsr r7 │ │ │ │ + eorseq r1, r4, r0, lsr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r0, #-556] @ 0xfffffdd4 │ │ │ │ stmdavs sp!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9509 │ │ │ │ @@ -44900,15 +44900,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ ldrmi lr, [ip], -r7, lsr #15 │ │ │ │ ldrmi r4, [sl], r6, lsl #13 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ ldrb r0, [r2, r0, asr #24] │ │ │ │ - @ instruction: 0xff72f27e │ │ │ │ + @ instruction: 0xf872f27f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ movwcs fp, #149 @ 0x95 │ │ │ │ bmi 0x1d26fe0 │ │ │ │ @@ -45013,29 +45013,29 @@ │ │ │ │ b 0xfe10c27c │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - tstpcc ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ sbcmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf8bef212 │ │ │ │ - mcr2 2, 4, pc, cr6, cr14, {3} @ │ │ │ │ + @ instruction: 0xf9d2f212 │ │ │ │ + @ instruction: 0xff86f27e │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ eorseq r1, r4, r8, asr r7 │ │ │ │ - eorseq r1, r4, r8, lsl #11 │ │ │ │ - eorseq r1, r4, r0, asr r7 │ │ │ │ + eorseq r1, r4, r0, asr r9 │ │ │ │ + eorseq r1, r4, r0, lsl #15 │ │ │ │ + eorseq r1, r4, r8, asr #18 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -ip, lsl #1 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -45060,144 +45060,144 @@ │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e9fa37 │ │ │ │ - mrc2 2, 1, pc, cr2, cr14, {3} │ │ │ │ + @ instruction: 0xff32f27e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb93438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movtcs r4, #9740 @ 0x260c │ │ │ │ - bicsvc pc, r8, r1, asr #4 │ │ │ │ + bicsne pc, r0, r1, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcseq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbcscs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf108012f │ │ │ │ - @ instruction: 0xf8c0f84f │ │ │ │ + @ instruction: 0xf8c0f963 │ │ │ │ strmi r4, [r1], -r0, lsr #1 │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ ldrmi r9, [r8, r3] │ │ │ │ @ instruction: 0xf8d19903 │ │ │ │ @ instruction: 0xb12330ac │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstcs r1, r1, lsl #16 │ │ │ │ - ldclt 1, cr15, [sl, #28]! │ │ │ │ - eorseq r1, r4, r4, ror #15 │ │ │ │ + cdplt 1, 12, cr15, cr14, cr7, {0} │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb934ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmax.s8 d20, d15, d1 │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ vhadd.s8 d0, d10, d30 │ │ │ │ - strmi pc, [r5], -r1, asr #27 │ │ │ │ - @ instruction: 0xf91cf108 │ │ │ │ + @ instruction: 0x4605fed5 │ │ │ │ + blx 0xc786e8 │ │ │ │ tstcs r6, #53248 @ 0xd000 │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d31 │ │ │ │ - vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf108022e │ │ │ │ - strmi pc, [r4], -pc, lsl #16 │ │ │ │ + strmi pc, [r4], -r3, lsr #18 │ │ │ │ vmax.s8 d4, d3, d24 │ │ │ │ - strtmi pc, [r0], -r7, lsr #26 │ │ │ │ + @ instruction: 0x4620fe3b │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - eorseq r1, r4, r8, lsl r8 │ │ │ │ + eorseq r1, r4, r0, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9350c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf826f031 │ │ │ │ - @ instruction: 0xf892f108 │ │ │ │ + @ instruction: 0xf9a6f108 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ vcge.s8 d18, d15, d14 │ │ │ │ - vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d2, d30 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ - @ instruction: 0xf107012f │ │ │ │ - blvs 0x7c2cc │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf108012f │ │ │ │ + blvs 0x7a71c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r1, r4, r4, lsr #16 │ │ │ │ + eorseq r1, r4, ip, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0xf0304605 │ │ │ │ pld [r7, sp @ ] │ │ │ │ strmi pc, [r4], -r3, ror #21 │ │ │ │ @ instruction: 0xf1084628 │ │ │ │ - msrlt CPSR_f, #7274496 @ 0x6f0000 │ │ │ │ + msrlt CPSR_f, #2146304 @ 0x20c000 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ - submi pc, r4, pc, asr #4 │ │ │ │ + eorsvs pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 2, cr15, [r0, #-40]! @ 0xffffffd8 │ │ │ │ + cdp2 2, 7, cr15, cr4, cr10, {0} │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ - andls pc, r3, r7, ror #16 │ │ │ │ + andls pc, r3, fp, ror r9 @ │ │ │ │ vmax.s8 d4, d3, d24 │ │ │ │ - blls 0x13b6e0 │ │ │ │ + blls 0x13bb30 │ │ │ │ andcs fp, r0, #-1073741804 @ 0xc0000014 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ vaddl.s8 q9, d0, d29 │ │ │ │ andlt r0, r5, r3 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmdblt lr, {r3, r8, ip, sp, lr, pc}^ │ │ │ │ + blt 0x18f87cc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrtmi pc, [r4], #-591 @ 0xfffffdb1 @ │ │ │ │ + strtvs pc, [ip], #-591 @ 0xfffffdb1 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subcs r4, r4, #2048 @ 0x800 │ │ │ │ - vshl.s16 d9, d0, d1 │ │ │ │ - svclt 0x0000ff91 │ │ │ │ - eorseq r1, r4, r8, lsr r8 │ │ │ │ + vshl.s16 d9, d0, d2 │ │ │ │ + svclt 0x0000f8a5 │ │ │ │ + eorseq r1, r4, r0, lsr sl │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ tstlt r3, r0, lsr #1 │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xffaaf030 │ │ │ │ - @ instruction: 0xf816f108 │ │ │ │ + @ instruction: 0xf92af108 │ │ │ │ cmncs r0, #86016 @ 0x15000 │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d31 │ │ │ │ - vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf107022e │ │ │ │ - cdpvs 15, 2, cr15, cr3, cr9, {3} │ │ │ │ + vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf108022e │ │ │ │ + mcrvs 8, 1, pc, cr3, cr13, {3} @ │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ teqlt fp, r0, lsr #1 │ │ │ │ @ instruction: 0xb12b6b9b │ │ │ │ strtmi r9, [r9], -r3 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ cmplt r0, r3, lsl #20 │ │ │ │ ldrdcs r6, [r1], -r3 │ │ │ │ @@ -45205,61 +45205,61 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ andlt r4, r5, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r1, r4, r4, asr r8 │ │ │ │ + eorseq r1, r4, ip, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb93678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0304604 │ │ │ │ - @ instruction: 0xf107ff6f │ │ │ │ - bmi 0x43c3f8 │ │ │ │ + @ instruction: 0xf108ff6f │ │ │ │ + bmi 0x43a848 │ │ │ │ andls r2, r0, #116, 6 @ 0xd0000001 │ │ │ │ - msrmi R12_usr, r2 │ │ │ │ + tstpvs ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsmi pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + andsvs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xff2ef107 │ │ │ │ + @ instruction: 0xf842f108 │ │ │ │ @ instruction: 0xb1236c03 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r1, r4, r0, ror r8 │ │ │ │ + eorseq r1, r4, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb936d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xff42f030 │ │ │ │ - @ instruction: 0xf1074604 │ │ │ │ - bmi 0x43c39c │ │ │ │ + @ instruction: 0xf1084604 │ │ │ │ + bmi 0x43a7ec │ │ │ │ andls r2, r0, #-67108863 @ 0xfc000001 │ │ │ │ - msrmi R12_usr, r2 │ │ │ │ + tstpvs ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsmi pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + andsvs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xff00f107 │ │ │ │ + @ instruction: 0xf814f108 │ │ │ │ @ instruction: 0xb1236d43 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46184718 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r1, r4, ip, lsl #17 │ │ │ │ + eorseq r1, r4, r4, lsl #21 │ │ │ │ strlt fp, [r0, #-642] @ 0xfffffd7e │ │ │ │ addslt r1, fp, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0x0c03ea82 │ │ │ │ svcmi 0x0000f41c │ │ │ │ b 0xfe0f0568 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00014f00 │ │ │ │ @@ -45935,44 +45935,44 @@ │ │ │ │ bl 0xfeb941bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #14336 @ 0x3800 │ │ │ │ strbtmi r9, [r9], -r0, lsl #2 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf91cf1ed │ │ │ │ + blx 0xc7978c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vsub.f16 d27, d13, d0 │ │ │ │ - svclt 0x0000ff49 │ │ │ │ + vsub.f16 d27, d14, d0 │ │ │ │ + svclt 0x0000f849 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9420c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r0, sp, lsl #22 │ │ │ │ ldmdavs fp, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ - @ instruction: 0xf12b0300 │ │ │ │ - blmi 0x2bcdcc │ │ │ │ + @ instruction: 0xf12c0300 │ │ │ │ + blmi 0x2bb21c │ │ │ │ blls 0x97094 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff22f27d │ │ │ │ + @ instruction: 0xf822f27e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9425c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sl, #248, 30 @ 0x3e0 │ │ │ │ smlabtcs r1, r1, r3, pc @ │ │ │ │ @@ -45985,26 +45985,26 @@ │ │ │ │ stmdble sp, {r4, r8, r9, fp, sp} │ │ │ │ b 0x1407ce8 │ │ │ │ @ instruction: 0xf1a202c2 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ ldmfd sp!, {r8} │ │ │ │ svclt 0x00984008 │ │ │ │ andscc r2, r0, r8, lsl #4 │ │ │ │ - bllt 0x1bf9b64 │ │ │ │ + stcllt 2, cr15, [lr], #-708 @ 0xfffffd3c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf641bd08 │ │ │ │ - vrsra.s64 d16, d16, #64 │ │ │ │ + vsubw.s8 q9, q8, d24 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d20, d0, d0[7] │ │ │ │ + vmla.i d22, d0, d0[5] │ │ │ │ eorcs r0, lr, #46 @ 0x2e │ │ │ │ - @ instruction: 0xff0cf248 │ │ │ │ + @ instruction: 0xf824f249 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46030,15 +46030,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - stc2l 1, cr15, [r2, #208]! @ 0xd0 │ │ │ │ + mrc2 1, 7, pc, cr6, cr4, {1} │ │ │ │ blle 0xff74e688 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d570 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b3554 │ │ │ │ @@ -46046,17 +46046,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, , q8 │ │ │ │ - svclt 0x0000fe7f │ │ │ │ + svclt 0x0000ff7f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #17 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46082,15 +46082,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - @ instruction: 0xf916f135 │ │ │ │ + blx 0xaf96f8 │ │ │ │ blle 0xff74e758 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d640 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b3624 │ │ │ │ @@ -46098,17 +46098,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, , q8 │ │ │ │ - svclt 0x0000fe17 │ │ │ │ + svclt 0x0000ff17 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #17 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ bcs 0xc5a88 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @@ -46116,15 +46116,15 @@ │ │ │ │ b 0x140eaa8 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - mrrc2 1, 3, pc, lr, cr4 @ │ │ │ │ + ldc2l 1, cr15, [r2, #-208]! @ 0xffffff30 │ │ │ │ blle 0xffe0e7e0 │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd6c8 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46143,15 +46143,15 @@ │ │ │ │ b 0x140eb14 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - @ instruction: 0xff84f134 │ │ │ │ + @ instruction: 0xf898f135 │ │ │ │ blle 0xffe0e84c │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd734 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46214,15 +46214,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vmin.s d30, d13, d2 │ │ │ │ - svclt 0x0000fd2f │ │ │ │ + svclt 0x0000fe2f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x8ceeb4 │ │ │ │ @@ -46255,15 +46255,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s64 q15, q0, │ │ │ │ - svclt 0x0000fcdd │ │ │ │ + svclt 0x0000fddd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x94ef58 │ │ │ │ @@ -46298,15 +46298,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s64 q15, q13, │ │ │ │ - svclt 0x0000fc87 │ │ │ │ + svclt 0x0000fd87 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb94790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldmdavs fp, {r0, r4, r8, r9, fp, lr} │ │ │ │ @@ -46320,15 +46320,15 @@ │ │ │ │ blvc 0xf8bc0 │ │ │ │ blls 0x197628 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r7, r1, lsl r6 │ │ │ │ bl 0x17b748 │ │ │ │ vqrshl.s64 d30, d30, d13 │ │ │ │ - svclt 0x0000fc5b │ │ │ │ + svclt 0x0000fd5b │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb947f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x701578 │ │ │ │ stmdavs r4, {r1, r2, r7, ip, sp, pc} │ │ │ │ @@ -46353,15 +46353,15 @@ │ │ │ │ blvc 0x78c48 │ │ │ │ blls 0x1976b0 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vqshl.s64 q15, q13, │ │ │ │ - svclt 0x0000fc17 │ │ │ │ + svclt 0x0000fd17 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r0], sp, lsl #1 │ │ │ │ stcge 8, cr4, [r6, #-204] @ 0xffffff34 │ │ │ │ @@ -46411,15 +46411,15 @@ │ │ │ │ bmi 0x1fdb30 │ │ │ │ bls 0x317778 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ @ instruction: 0x46404619 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ str r4, [r5], #4080 @ 0xff0 │ │ │ │ - blx 0xfe8fa142 │ │ │ │ + stc2 2, cr15, [r2], #500 @ 0x1f4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], pc, lsl #1 │ │ │ │ strmi r4, [r5], -r8, lsr #22 │ │ │ │ @@ -46458,15 +46458,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, pc, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vshl.s64 d30, d24, d13 │ │ │ │ - svclt 0x0000fb45 │ │ │ │ + svclt 0x0000fc45 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb94a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi 0x869a38 │ │ │ │ ldrd lr, [r1, -r0] │ │ │ │ @@ -46496,15 +46496,15 @@ │ │ │ │ blvc 0x78e84 │ │ │ │ blls 0x1978ec │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xff77b898 │ │ │ │ - blx 0xffe7a294 │ │ │ │ + blx 0xffe7a296 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r6], #-864 @ 0xfffffca0 │ │ │ │ ldmib r2, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmdavs r4!, {r1, r8, sl, sp, lr} │ │ │ │ @@ -46539,15 +46539,15 @@ │ │ │ │ bmi 0x20ed30 │ │ │ │ bls 0x197978 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, r6, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xfe1fb944 │ │ │ │ - blx 0xfe8fa340 │ │ │ │ + blx 0xfe8fa342 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0x460a4617 │ │ │ │ ldmib r7, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ ldmdavs r6, {r0, r9, fp, ip, lr} │ │ │ │ ldrcc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -46788,15 +46788,15 @@ │ │ │ │ ldmdavs r1, {r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmul.i d27, d29, d5 │ │ │ │ - svclt 0x0000f8b1 │ │ │ │ + svclt 0x0000f9b1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [pc], {216} @ 0xd8 │ │ │ │ ldmdavs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ @@ -46824,15 +46824,15 @@ │ │ │ │ ldmdavs r1, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmla.i , , │ │ │ │ - svclt 0x0000f869 │ │ │ │ + svclt 0x0000f969 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf9420 │ │ │ │ blmi 0x98f64c │ │ │ │ @@ -46861,24 +46861,24 @@ │ │ │ │ blmi 0x3c6a38 │ │ │ │ blls 0x297ea4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, fp, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf81ef27d │ │ │ │ - cmppmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf91ef27d │ │ │ │ + cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsmi pc, ip, pc, asr #4 │ │ │ │ + rsbsvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d8, d27 │ │ │ │ - svclt 0x0000f83b │ │ │ │ + svclt 0x0000f953 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, asr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf94d4 │ │ │ │ blmi 0xa0f704 │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ @@ -46908,24 +46908,24 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ - vadd.i64 d27, d28, d19 │ │ │ │ - vrecps.f32 d31, d31, d31 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vadd.i64 d27, d29, d19 │ │ │ │ + vtst.8 d31, d31, d31 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ blmi 0xfdfdc │ │ │ │ eorcs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xffdcf247 │ │ │ │ + @ instruction: 0xf8f4f248 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, asr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9513c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, asr #31 │ │ │ │ bmi 0xa6a174 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ ldc 8, cr6, [r7, #824] @ 0x338 │ │ │ │ @@ -46955,24 +46955,24 @@ │ │ │ │ bmi 0x3cf3b0 │ │ │ │ bls 0x297ff8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff62f27c │ │ │ │ - cmppmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf862f27d │ │ │ │ + cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsmi pc, ip, pc, asr #4 │ │ │ │ + rsbsvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ - vhsub.s8 d18, d7, d27 │ │ │ │ - svclt 0x0000ff7f │ │ │ │ + vhsub.s8 d18, d8, d27 │ │ │ │ + svclt 0x0000f897 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, asr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb951f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf964c │ │ │ │ @ instruction: 0xf5b34c28 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ @@ -47003,24 +47003,24 @@ │ │ │ │ bmi 0x3cf470 │ │ │ │ bls 0x2980b8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00e6f7fe │ │ │ │ - @ instruction: 0xff02f27c │ │ │ │ - cmppmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf802f27d │ │ │ │ + cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsmi pc, ip, pc, asr #4 │ │ │ │ + rsbsvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ - vhsub.s8 d18, d7, d27 │ │ │ │ - svclt 0x0000ff1f │ │ │ │ + vhsub.s8 d18, d8, d27 │ │ │ │ + svclt 0x0000f837 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 12, cr4, [r2, #-356] @ 0xfffffe9c │ │ │ │ @ instruction: 0xf103b2db │ │ │ │ @@ -47028,15 +47028,15 @@ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmvc r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ b 0x140f8f8 │ │ │ │ vpmax.s8 q8, q8, │ │ │ │ - vqrdmlah.s d17, d16, d0[1] │ │ │ │ + @ instruction: 0xf2c03ebc │ │ │ │ svclt 0x00180e36 │ │ │ │ strmi r0, [r8], -fp, ror #1 │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ svclt 0x001246a3 │ │ │ │ @@ -47107,15 +47107,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, q14, q8 │ │ │ │ - svclt 0x0000fe33 │ │ │ │ + svclt 0x0000ff33 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #47359 @ 0x0000b8ff │ │ │ │ addlt r2, pc, r1, lsl #10 │ │ │ │ @@ -47123,15 +47123,15 @@ │ │ │ │ @ instruction: 0xf04f940d │ │ │ │ strmi r0, [r4], -r0, lsl #8 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ @ instruction: 0xf64f0001 │ │ │ │ @ instruction: 0xf6cf78f8 │ │ │ │ vtst.8 , q8, │ │ │ │ - vqrdmlah.s d17, d16, d0[1] │ │ │ │ + @ instruction: 0xf2c03ebc │ │ │ │ b 0x1401b48 │ │ │ │ strmi r0, [fp], -r0, asr #21 │ │ │ │ rsceq fp, r8, r8, lsl pc │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ @@ -47201,15 +47201,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, q14, q8 │ │ │ │ - svclt 0x0000fd77 │ │ │ │ + svclt 0x0000fe77 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ svclt 0x0018b2de │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -47241,20 +47241,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb95638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - ldc2l 2, cr15, [r8], #460 @ 0x1cc │ │ │ │ + ldc2l 2, cr15, [r8, #460]! @ 0x1cc │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ strmi fp, [r5], -r4, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ tstlt ip, r4, ror r2 │ │ │ │ - stc2l 2, cr15, [lr], #460 @ 0x1cc │ │ │ │ + stc2l 2, cr15, [lr, #460]! @ 0x1cc │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb95674 │ │ │ │ @@ -47264,25 +47264,25 @@ │ │ │ │ @ instruction: 0xb1bb6873 │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ ldmdble r1, {r0, r1, r5, r7, r9, lr} │ │ │ │ andcs r6, r0, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf8534638 │ │ │ │ strtmi r5, [r9], -r4, lsr #32 │ │ │ │ - blx 0xfeb7ac5a │ │ │ │ + stc2l 1, cr15, [r0], {238} @ 0xee │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf960f1ee │ │ │ │ + blx 0x1d7ac64 │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ stmiale sp!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1edbdf8 │ │ │ │ - @ instruction: 0x4607fcb3 │ │ │ │ + strmi pc, [r7], -r7, asr #27 │ │ │ │ svclt 0x0000e7da │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb956d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -47291,16 +47291,16 @@ │ │ │ │ ldrdgt pc, [r4], pc @ │ │ │ │ @ instruction: 0xf8dc7803 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ blcs 0x1c41500 │ │ │ │ stmdbge r1, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ blge 0x172584 │ │ │ │ - @ instruction: 0xf1202210 │ │ │ │ - bllt 0x87e20c │ │ │ │ + @ instruction: 0xf1212210 │ │ │ │ + bllt 0x87c65c │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ mrrcne 11, 0, r9, sl, cr3 │ │ │ │ bls 0x1725b8 │ │ │ │ mrrcne 0, 2, r6, r3, cr11 │ │ │ │ eorsvs fp, r2, r8, lsl pc │ │ │ │ blmi 0x5325a4 │ │ │ │ blls 0x198594 │ │ │ │ @@ -47309,23 +47309,23 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbge r1, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ blge 0x10a550 │ │ │ │ tstls r0, r0, lsl r2 │ │ │ │ - @ instruction: 0xf1209001 │ │ │ │ - stmdbls r0, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1219001 │ │ │ │ + stmdbls r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r3, r8, lsl #2 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andls r3, r1, r1 │ │ │ │ andcs lr, r1, pc, asr #15 │ │ │ │ ldrdcs lr, [r2], -sp │ │ │ │ vaba.s q15, q14, │ │ │ │ - svclt 0x0000fc8f │ │ │ │ + svclt 0x0000fd8f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb95780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ movwcs r4, #2590 @ 0xa1e │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r8, fp, sp} │ │ │ │ @@ -47334,42 +47334,42 @@ │ │ │ │ strmi r3, [r3], -r8 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ stmdbcs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ bge 0xf2628 │ │ │ │ andne pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ vcgt.s32 d25, d11, d1 │ │ │ │ - blls 0xbdc8c │ │ │ │ + blls 0xbe0cc │ │ │ │ ldmdane r8, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xb1035c9b │ │ │ │ blmi 0x44a5c8 │ │ │ │ blls 0x118630 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf641bd00 │ │ │ │ - vmlal.s q8, d16, d0[4] │ │ │ │ + vrshr.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xe7e10234 │ │ │ │ andcc r7, r1, r2, lsl #16 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ andls lr, r1, r7, ror #15 │ │ │ │ - cdp2 2, 14, cr15, cr6, cr11, {3} │ │ │ │ + @ instruction: 0xffe6f26b │ │ │ │ ldrmi r9, [r8], #-2817 @ 0xfffff4ff │ │ │ │ vabd.s q15, q14, │ │ │ │ - svclt 0x0000fc47 │ │ │ │ + svclt 0x0000fd47 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb95810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - @ instruction: 0xf816f0d8 │ │ │ │ + @ instruction: 0xf92af0d8 │ │ │ │ mcrrne 11, 0, r4, r2, cr4 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ pop {r3, r4, r6, r9, sp, lr} │ │ │ │ @ instruction: 0xf0044008 │ │ │ │ svclt 0x0000b8ef │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -47377,23 +47377,23 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdblt fp!, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r8, {r1, r2, r3, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf0d86bd1 │ │ │ │ - andlt pc, r5, pc, lsl #20 │ │ │ │ + andlt pc, r5, r3, lsr #22 │ │ │ │ bl 0x17c7dc │ │ │ │ ldmlt r4, {r2, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6456802 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ movwls r0, #13206 @ 0x3396 │ │ │ │ ldmdavs r8, {r0, r4, fp, sp, lr}^ │ │ │ │ smlabteq r1, sp, r9, lr │ │ │ │ - @ instruction: 0xf9eef136 │ │ │ │ + blx 0xfab5e │ │ │ │ stmdbls r2, {r0, fp, ip, pc} │ │ │ │ svcvs 0x00926e02 │ │ │ │ blls 0x1104d0 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ stmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ andcs r4, r0, #18432 @ 0x4800 │ │ │ │ @@ -47403,30 +47403,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ ldmdavs r1, {r3, r4, r6, fp, sp, lr} │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf9caf136 │ │ │ │ + blx 0xff7faba4 │ │ │ │ stmdbls r1, {fp, ip, pc} │ │ │ │ svcvs 0x009b6e03 │ │ │ │ blmi 0x150538 │ │ │ │ subsvs r2, sl, #0, 4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf004eb04 │ │ │ │ svclt 0x0000b897 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb958f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ bicslt r5, r5, r4, ror r2 │ │ │ │ vfms.f16 d20, d3, d3 │ │ │ │ - @ instruction: 0xb1e8fb97 │ │ │ │ + stlhlt r7, [r8] │ │ │ │ blcs 0x59398 │ │ │ │ bvs 0xff8b5b80 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf851d012 │ │ │ │ @@ -47448,32 +47448,32 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, sp, ror #22 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ tstcs r1, r6, lsl r6 │ │ │ │ andcs r2, r0, r0, lsl r2 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 1, 10, cr15, cr2, cr12, {7} │ │ │ │ + @ instruction: 0xffb6f1ec │ │ │ │ stccs 6, cr4, [r0], {7} │ │ │ │ tstcs r4, #102 @ 0x66 │ │ │ │ stmdami r6, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blcs 0x5881c │ │ │ │ adchi pc, r4, r0 │ │ │ │ cdpcs 8, 0, cr6, cr0, cr6, {3} │ │ │ │ adchi pc, r0, r0 │ │ │ │ blcs 0x5d02c │ │ │ │ @ instruction: 0x4630d07a │ │ │ │ - cdp2 2, 0, cr15, cr14, cr11, {3} │ │ │ │ + @ instruction: 0xff0ef26b │ │ │ │ @ instruction: 0x46024631 │ │ │ │ vmax.s32 d20, d11, d24 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r1, r2, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #20 │ │ │ │ andls r4, r3, #48, 12 @ 0x3000000 │ │ │ │ - cdp2 2, 0, cr15, cr0, cr11, {3} │ │ │ │ + @ instruction: 0xff00f26b │ │ │ │ @ instruction: 0xf04f687e │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ mcrcs 0, 0, ip, cr0, cr4, {0} │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ strtmi r9, [r8], #-2563 @ 0xfffff5fd │ │ │ │ ldrmi r9, [r5], -r5 │ │ │ │ cmplt r3, #1245184 @ 0x130000 │ │ │ │ @@ -47491,16 +47491,16 @@ │ │ │ │ stmdbge r5, {r0, r2} │ │ │ │ bge 0x229434 │ │ │ │ mrc2 7, 2, pc, cr10, cr15, {7} │ │ │ │ stmdals r5, {r1, r2, ip, pc} │ │ │ │ @ instruction: 0xf7ff7869 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, #5 │ │ │ │ - @ instruction: 0xf1ec4638 │ │ │ │ - @ instruction: 0xf815ffb9 │ │ │ │ + @ instruction: 0xf1ed4638 │ │ │ │ + @ instruction: 0xf815f8cd │ │ │ │ blcs 0x4e43c │ │ │ │ stclvc 1, cr13, [r1], #-848 @ 0xfffffcb0 │ │ │ │ @ instruction: 0xf645b121 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ ldmvs r9, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0x46384b36 │ │ │ │ @ instruction: 0xf8837c22 │ │ │ │ @@ -47515,90 +47515,90 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ blcs 0x101f03c │ │ │ │ blcs 0x1372928 │ │ │ │ blge 0x1f2c98 │ │ │ │ stmdbge r5, {r4, r9, sp} │ │ │ │ - cdp2 1, 4, cr15, cr2, cr0, {1} │ │ │ │ + @ instruction: 0xff56f120 │ │ │ │ strcs fp, [r0], #-504 @ 0xfffffe08 │ │ │ │ - @ instruction: 0xf1ec4638 │ │ │ │ - ldrb pc, [lr, sp, lsl #30] @ │ │ │ │ + @ instruction: 0xf1ed4638 │ │ │ │ + ldrb pc, [lr, r1, lsr #16] @ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9baf26b │ │ │ │ + blx 0xff2fb24c │ │ │ │ addle r2, r8, r0, lsl #16 │ │ │ │ strbmi r3, [r4, #-1044] @ 0xfffffbec │ │ │ │ svcge 0x0070f47f │ │ │ │ svccs 0x00002400 │ │ │ │ ubfx sp, r1, #1, #14 │ │ │ │ ldr r9, [r2, r6]! │ │ │ │ @ instruction: 0xf88d7803 │ │ │ │ @ instruction: 0xe7ae3018 │ │ │ │ andscs sl, r0, #6144 @ 0x1800 │ │ │ │ @ instruction: 0xf120a905 │ │ │ │ - stmdacs r0, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavc r9!, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ str r9, [r4, r5, lsl #16]! │ │ │ │ mrc2 7, 2, pc, cr0, cr15, {7} │ │ │ │ str r9, [r8, r5]! │ │ │ │ - ldrmi pc, [ip], #591 @ 0x24f │ │ │ │ + ldrvs pc, [r4], #591 @ 0x24f │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrmi pc, r8, pc, asr #4 │ │ │ │ + orrvs pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ andcs r7, r0, r2, ror r2 │ │ │ │ vshl.s8 d9, d0, d15 │ │ │ │ - vsub.f16 d31, d12, d1 │ │ │ │ - vpmax.s8 , , │ │ │ │ - @ instruction: 0xf2c044b8 │ │ │ │ + @ instruction: 0xf27cfe15 │ │ │ │ + vqdmulh.s , , │ │ │ │ + @ instruction: 0xf2c064b0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ blmi 0x1bedc8 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ - ldc2l 2, cr15, [r0], #60 @ 0x3c │ │ │ │ + cdp2 2, 0, cr15, cr4, cr15, {0} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - eorseq r1, r4, r8, ror #17 │ │ │ │ - ldrshteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r0, ror #21 │ │ │ │ + ldrshteq r1, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb95b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe8 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ umulllt r0, r4, r6, r4 │ │ │ │ bllt 0xe9c9cc │ │ │ │ subeq pc, r8, #268435460 @ 0x10000004 │ │ │ │ tstls r3, r0, lsr #12 │ │ │ │ - ldmda r0, {r0, r1, r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb r8!, {r0, r1, r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ vadd.i8 d9, d10, d3 │ │ │ │ - msrvs SPSR_, #960 @ 0x3c0 │ │ │ │ + msrvs SPSR_, #560 @ 0x230 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf998f1ee │ │ │ │ + blx 0xfeb7b124 │ │ │ │ vcgt.s8 d22, d17, d16 │ │ │ │ @ instruction: 0xf1ee0004 │ │ │ │ - eorvs pc, r0, #2408448 @ 0x24c000 │ │ │ │ + eorvs pc, r0, #684032 @ 0xa7000 │ │ │ │ stc2 7, cr15, [r8, #1012]! @ 0x3f4 │ │ │ │ movweq pc, #28672 @ 0x7000 @ │ │ │ │ andcc lr, pc, r4, asr #19 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbmi pc, [ip], #591 @ 0x24f @ │ │ │ │ + strbvs pc, [r4], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrmi pc, r8, pc, asr #4 │ │ │ │ + orrvs pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, pc, #2048 @ 0x800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 2, cr15, [r4], #60 @ 0x3c │ │ │ │ - eorseq r1, r4, r0, lsl r9 │ │ │ │ + ldc2 2, cr15, [r8, #60]! @ 0x3c │ │ │ │ + eorseq r1, r4, r8, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r2, [r4], -r0, lsl #20 │ │ │ │ @ instruction: 0xf101bfc2 │ │ │ │ @ instruction: 0x260037ff │ │ │ │ @@ -47622,47 +47622,47 @@ │ │ │ │ eorscc fp, r0, #148, 30 @ 0x250 │ │ │ │ sbcslt r3, r2, #1879048197 @ 0x70000005 │ │ │ │ ldmib r4, {r2, r3, r4, r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, r8, cr1 │ │ │ │ bicsle r4, r6, #136, 4 @ 0x80000008 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d10, d16 │ │ │ │ - @ instruction: 0xf1b8fd59 │ │ │ │ + @ instruction: 0xf1b8fe6d │ │ │ │ ldmible r7, {r0, r3, r8, r9, sl, fp}^ │ │ │ │ ldrdcc lr, [r1], -r4 │ │ │ │ subseq pc, r7, #8, 2 │ │ │ │ addmi r1, r1, #22784 @ 0x5900 │ │ │ │ @ instruction: 0xf04fd3d7 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - stc2l 2, cr15, [sl, #-40] @ 0xffffffd8 │ │ │ │ + cdp2 2, 5, cr15, cr14, cr10, {0} │ │ │ │ ldrhle r4, [r8, #45] @ 0x2d │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, sl, cr1 │ │ │ │ eorle r4, r0, #-1610612728 @ 0xa0000008 │ │ │ │ rsbvs r6, r2, r1, lsr #16 │ │ │ │ strbpl r2, [sl], #512 @ 0x200 │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andcs r5, r0, sl, asr #9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - stc2 2, cr15, [lr, #-40]! @ 0xffffffd8 │ │ │ │ + cdp2 2, 4, cr15, cr2, cr10, {0} │ │ │ │ svceq 0x0009f1b8 │ │ │ │ @ instruction: 0xf108bf94 │ │ │ │ @ instruction: 0xf1080230 │ │ │ │ @ instruction: 0xf04f0257 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - stc2 2, cr15, [r2, #-40]! @ 0xffffffd8 │ │ │ │ + cdp2 2, 3, cr15, cr6, cr10, {0} │ │ │ │ @ instruction: 0x4620e7d6 │ │ │ │ pop {r9, sp} │ │ │ │ @ instruction: 0xf04f41f0 │ │ │ │ vand , q13, │ │ │ │ - svclt 0x0000bd19 │ │ │ │ + svclt 0x0000be2d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xb82a68 │ │ │ │ bcs 0x6acd4 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -47685,15 +47685,15 @@ │ │ │ │ tstmi r9, #397312 @ 0x61000 │ │ │ │ bcs 0x1ab440 │ │ │ │ @ instruction: 0x460bbf98 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf88d3602 │ │ │ │ @ instruction: 0xf1ee3003 │ │ │ │ - adcsmi pc, r4, #15269888 @ 0xe90000 │ │ │ │ + adcsmi pc, r4, #4145152 @ 0x3f4000 │ │ │ │ @ instruction: 0xf816d010 │ │ │ │ @ instruction: 0xf1a22c02 │ │ │ │ blcs 0x27f800 │ │ │ │ @ instruction: 0x011bbf9c │ │ │ │ ldmible r4, {r0, r1, r3, r4, r6, r9, ip, sp, pc}^ │ │ │ │ movteq pc, #4514 @ 0x11a2 @ │ │ │ │ stmiale r8, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @@ -47703,15 +47703,15 @@ │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r7, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q6, q8 │ │ │ │ - svclt 0x0000f98b │ │ │ │ + svclt 0x0000fa8b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0], #-148 @ 0xffffff6c │ │ │ │ @ instruction: 0x46064b73 │ │ │ │ @@ -47721,24 +47721,24 @@ │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ teqlt r2, r0, lsl #6 │ │ │ │ strvc pc, [r8, -pc, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ blcs 0x58ca4 │ │ │ │ @ instruction: 0xf105d15b │ │ │ │ stclmi 8, cr3, [sl], #-1020 @ 0xfffffc04 │ │ │ │ - strpl pc, [r8, -pc, asr #4] │ │ │ │ + strvc pc, [r0, -pc, asr #4] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0x210044b0 │ │ │ │ @ instruction: 0xf1ee6a20 │ │ │ │ - andcs pc, r1, #10289152 @ 0x9d0000 │ │ │ │ + andcs pc, r1, #2899968 @ 0x2c4000 │ │ │ │ bvs 0x8504bc │ │ │ │ - @ instruction: 0xf894f1ee │ │ │ │ + @ instruction: 0xf9a8f1ee │ │ │ │ strtmi r6, [sl], -r0, lsr #20 │ │ │ │ @ instruction: 0xf1ee4631 │ │ │ │ - stccs 8, cr15, [r0, #-572] @ 0xfffffdc4 │ │ │ │ + @ instruction: 0x2d00f9a3 │ │ │ │ mrcne 13, 3, sp, cr3, cr11, {1} │ │ │ │ @ instruction: 0xf8132200 │ │ │ │ strmi r1, [sl], #-3841 @ 0xfffff0ff │ │ │ │ mvnsle r4, r3, asr #10 │ │ │ │ movwne pc, #13250 @ 0x33c2 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ @@ -47747,15 +47747,15 @@ │ │ │ │ @ instruction: 0xf88d2a09 │ │ │ │ @ instruction: 0xf88d3001 │ │ │ │ svclt 0x00c81000 │ │ │ │ cmppeq r7, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ andcs sp, r3, #2432 @ 0x980 │ │ │ │ bvs 0x8505c8 │ │ │ │ andcc pc, r2, sp, lsl #17 │ │ │ │ - @ instruction: 0xf86cf1ee │ │ │ │ + @ instruction: 0xf980f1ee │ │ │ │ ldmib r3, {r0, r1, r5, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0020100 │ │ │ │ @ instruction: 0xf002ff49 │ │ │ │ stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x12b2f54 │ │ │ │ blls 0x518cac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -47772,15 +47772,15 @@ │ │ │ │ @ instruction: 0xf64fe7d5 │ │ │ │ vrsra.s64 d18, d10, #64 │ │ │ │ @ instruction: 0x469a2396 │ │ │ │ blcs 0x60cec │ │ │ │ subcs sp, r5, #155 @ 0x9b │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - cdp 2, 11, cr15, cr2, cr10, {3} │ │ │ │ + svc 0x00caf26a │ │ │ │ movwle r4, #41644 @ 0xa2ac │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8d08f │ │ │ │ eorle r0, lr, pc, lsl #30 │ │ │ │ @ instruction: 0xf0043401 │ │ │ │ adcmi r0, ip, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf1b8d2f4 │ │ │ │ @@ -47809,111 +47809,111 @@ │ │ │ │ @ instruction: 0x3000f8ba │ │ │ │ sbcle r2, r9, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bge 0xb4424 │ │ │ │ tstpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - rscmi pc, r4, pc, asr #4 │ │ │ │ + sbcsvs pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf90cf12b │ │ │ │ + blx 0x87b1d8 │ │ │ │ vaba.s d30, d28, d24 │ │ │ │ - @ instruction: 0xf002f8af │ │ │ │ + @ instruction: 0xf002f9af │ │ │ │ @ instruction: 0xf100030f │ │ │ │ blcs 0x281298 │ │ │ │ eoreq pc, lr, #79 @ 0x4f │ │ │ │ teqcc r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xe7d03357 │ │ │ │ subcs r2, r4, #32, 2 │ │ │ │ vadd.i32 d26, d10, d1 │ │ │ │ - @ instruction: 0x4641ee52 │ │ │ │ + strbmi lr, [r1], -sl, ror #30 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldceq 0, cr15, [r4], #-316 @ 0xfffffec4 │ │ │ │ subhi pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e7af │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb95f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0x46042396 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ vmax.s32 d20, d11, d16 │ │ │ │ - andcs pc, r0, #27648 @ 0x6c00 │ │ │ │ + andcs pc, r0, #6912 @ 0x1b00 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr15, {7} │ │ │ │ orrscs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x60e14 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf12b002e │ │ │ │ - @ instruction: 0xe7dff8bf │ │ │ │ + @ instruction: 0xe7dff9d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb95fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ vmax.f32 , , │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf126002e │ │ │ │ - andcs pc, r0, r3, asr #25 │ │ │ │ + ldrdcs pc, [r0], -r7 │ │ │ │ cdp2 0, 9, cr15, cr10, cr2, {0} │ │ │ │ ldmfd sp!, {sp} │ │ │ │ @ instruction: 0xf0024008 │ │ │ │ svclt 0x0000bf03 │ │ │ │ - subpl pc, ip, pc, asr #4 │ │ │ │ + subvc pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00b0f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ ldc2 0, cr15, [r8, #12] │ │ │ │ stmdavs r3!, {r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ tstle ip, r1, lsl #22 │ │ │ │ ldmdavc fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ andsle r2, r7, r3, ror #22 │ │ │ │ tstle r6, r3, ror fp │ │ │ │ - mcr2 1, 2, pc, cr8, cr5, {1} @ │ │ │ │ + @ instruction: 0xff5cf135 │ │ │ │ pop {r4, r5, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0034010 │ │ │ │ sha1c.32 , q8, │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4010 │ │ │ │ vmax.f32 d27, d31, d13 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ strb pc, [r0, r7, lsl #31]! @ │ │ │ │ - mrc2 1, 1, pc, cr4, cr5, {1} │ │ │ │ + @ instruction: 0xff48f135 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - rsbpl pc, r0, pc, asr #4 │ │ │ │ + subsvc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x007af7ff │ │ │ │ blcs 0x118f88 │ │ │ │ ldrlt sp, [r0, #-323]! @ 0xfffffebd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r7, r3, lsl #16 │ │ │ │ bvs 0x6906a4 │ │ │ │ @ instruction: 0x4608691a │ │ │ │ andls r6, r4, #1523712 @ 0x174000 │ │ │ │ vrhadd.s32 d25, d11, d5 │ │ │ │ - bls 0x17d8e8 │ │ │ │ + bls 0x17dce8 │ │ │ │ andcs r0, r0, r3, asr #16 │ │ │ │ @ instruction: 0x41a84293 │ │ │ │ @ instruction: 0xf645d322 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf5030396 │ │ │ │ stmdbls r5, {r7, r8, sl, ip, lr} │ │ │ │ blvs 0xfea63ad0 │ │ │ │ @@ -47922,27 +47922,27 @@ │ │ │ │ blvs 0xfea87ed0 │ │ │ │ ldmib r2, {r3, r4, r7, fp, sp, lr}^ │ │ │ │ strls r2, [r2], #-768 @ 0xfffffd00 │ │ │ │ strls r6, [r1], #-2124 @ 0xfffff7b4 │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ stc2 0, cr15, [ip, #-12] │ │ │ │ vmul.i8 d27, d31, d24 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ andlt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x003cf7ff │ │ │ │ - subspl pc, ip, pc, asr #4 │ │ │ │ + subsvc pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vrecps.f32 d27, d15, d19 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ vmax.f32 d27, d15, d29 │ │ │ │ - vmla.i d21, d0, d0[4] │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ andlt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0024f7ff │ │ │ │ blcs 0xd9034 │ │ │ │ stmdavs r3, {r1, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ andeq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ movwne lr, #18899 @ 0x49d3 │ │ │ │ @@ -47953,15 +47953,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ umulllt r0, r7, r6, r2 │ │ │ │ strpl pc, [r0], #1282 @ 0x502 │ │ │ │ blvs 0xfe862f70 │ │ │ │ @ instruction: 0xf1ed9204 │ │ │ │ - blls 0x1beab8 │ │ │ │ + blls 0x1bef08 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvs 0xfe8a577c │ │ │ │ ldmvs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ strls r6, [r1, #-2125] @ 0xfffff7b3 │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ @@ -47969,57 +47969,57 @@ │ │ │ │ ldmib r4, {r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ ldmib r3, {r0, r2, r3, r8, r9}^ │ │ │ │ @ instruction: 0xf7ff1200 │ │ │ │ blvs 0x193e3e0 │ │ │ │ andlt r6, r7, r8, lsl r8 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrlt 7, 7, pc, cr6, cr15, {7} @ │ │ │ │ - subspl pc, ip, pc, asr #4 │ │ │ │ + subsvc pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrlt 7, 7, pc, cr0, cr15, {7} @ │ │ │ │ - rsbpl pc, r0, pc, asr #4 │ │ │ │ + subsvc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ svclt 0x0000bed7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb961c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - msrpl (UNDEF: 100), pc │ │ │ │ + cmppvc ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s q3, , q8 │ │ │ │ - blvs 0x193d444 │ │ │ │ + blvs 0x193d894 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000bec1 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r6], -pc, lsr #31 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - cmnppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 108), pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vpadd.i8 q3, , q12 │ │ │ │ - vtst.8 , q8, │ │ │ │ + vpmin.s8 d31, d0, d1 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ blcs 0x4b278 │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ movtlt r4, #34712 @ 0x8798 │ │ │ │ vstrcs d6, [r0, #-500] @ 0xfffffe0c │ │ │ │ mvnshi pc, r0 │ │ │ │ movw lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d5 │ │ │ │ vand q12, , │ │ │ │ - vaddhn.i16 d21, q8, q2 │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf8d5042e │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcc0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andcc pc, ip, ip, asr #17 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ @@ -48033,15 +48033,15 @@ │ │ │ │ stc2l 0, cr15, [r4], #-12 │ │ │ │ blvs 0x1fabe2c │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r0, r1, r5, r6, r7, r8, pc}^ │ │ │ │ bl 0xfe937c9c │ │ │ │ blcs 0x7bfcd4 │ │ │ │ orrshi pc, fp, r0, asr #4 │ │ │ │ - ldrpl pc, [ip], #591 @ 0x24f │ │ │ │ + ldrvc pc, [r4], #591 @ 0x24f │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x2720f0 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc1004 │ │ │ │ @@ -48060,15 +48060,15 @@ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ blvs 0x1f6bdc4 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ ldmib r4, {r2, r5, r7, r8, pc}^ │ │ │ │ bl 0xfe937d08 │ │ │ │ blcs 0x47fd40 │ │ │ │ tstphi pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - ldrpl pc, [ip, #591]! @ 0x24f │ │ │ │ + ldrvc pc, [r4, #591]! @ 0x24f │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x27255c │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc300c │ │ │ │ @@ -48081,15 +48081,15 @@ │ │ │ │ @ instruction: 0x2c006b7c │ │ │ │ msrhi SPSR_fxc, r0 │ │ │ │ movwgt lr, #6612 @ 0x19d4 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ vpadd.i8 d18, d0, d0 │ │ │ │ @ instruction: 0xf8d48133 │ │ │ │ vhadd.s8 d24, d15, d0 │ │ │ │ - vshl.s64 , q0, #0 │ │ │ │ + vmls.f d23, d16, d0[2] │ │ │ │ @ instruction: 0xf04f052e │ │ │ │ bl 0x24156c │ │ │ │ stcgt 14, cr0, [pc, #-48] @ 0x3f140 │ │ │ │ andeq pc, ip, r8, asr #16 │ │ │ │ andne pc, r4, lr, asr #17 │ │ │ │ andcs pc, r8, lr, asr #17 │ │ │ │ andcc pc, ip, lr, asr #17 │ │ │ │ @@ -48098,15 +48098,15 @@ │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ @ instruction: 0x2c006b7c │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ movw lr, #6612 @ 0x19d4 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d4 │ │ │ │ vqadd.s8 q12, , │ │ │ │ - vmls.f d21, d16, d0[5] │ │ │ │ + vshl.s64 , q6, #0 │ │ │ │ @ instruction: 0xf8d4052e │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcd0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ andcs pc, r8, ip, asr #17 │ │ │ │ @@ -48117,15 +48117,15 @@ │ │ │ │ @ instruction: 0xf8026063 │ │ │ │ blvs 0x1fa31e8 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r0, r2, r8, pc}^ │ │ │ │ bl 0xfe937dec │ │ │ │ blcs 0x5bfe24 │ │ │ │ sbcshi pc, sp, r0, asr #4 │ │ │ │ - ldrbtpl pc, [ip], #591 @ 0x24f @ │ │ │ │ + ldrbtvc pc, [r4], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x272240 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc300c │ │ │ │ @@ -48134,28 +48134,28 @@ │ │ │ │ @ instruction: 0xf8cc2008 │ │ │ │ @ instruction: 0xf8ac0010 │ │ │ │ stmdavs fp!, {r2, r4, ip, sp}^ │ │ │ │ tstcc r6, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf802606b │ │ │ │ ldmdavs r3!, {r0, r1, ip, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - tstpvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0x4620681c │ │ │ │ - stc2 2, cr15, [r0, #-428]! @ 0xfffffe54 │ │ │ │ + cdp2 2, 2, cr15, cr0, cr11, {3} │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ eorcc pc, r8, r7, lsl #17 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ blvs 0x1fbda80 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r1, r4, r6, r7, pc}^ │ │ │ │ bl 0xfe92fe64 │ │ │ │ blcs 0x7bfe94 │ │ │ │ addhi pc, fp, r0, asr #4 │ │ │ │ - strtvs pc, [r4], #-591 @ 0xfffffdb1 │ │ │ │ + ldreq pc, [ip], #-1615 @ 0xfffff9b1 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrd pc, [r0], -r5 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x3f22b8 │ │ │ │ @ instruction: 0xf84e060c │ │ │ │ rsbsvs r0, r1, ip │ │ │ │ stcgt 0, cr6, [r7], {178} @ 0xb2 │ │ │ │ @@ -48165,15 +48165,15 @@ │ │ │ │ movwcs lr, #2517 @ 0x9d5 │ │ │ │ rsbvs r3, fp, lr, lsl r3 │ │ │ │ andhi pc, r3, r2, lsl #16 │ │ │ │ ldmcs r4, {r0, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmeq r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ - @ instruction: 0xf916f209 │ │ │ │ + blx 0xafbad8 │ │ │ │ stmdbeq r0, {r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2600dd36 │ │ │ │ @ instruction: 0xe01746b2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ bl 0x319348 │ │ │ │ ldrmi r0, [r0], #-773 @ 0xfffffcfb │ │ │ │ andle r4, r2, #152, 4 @ 0x80000009 │ │ │ │ @@ -48186,155 +48186,155 @@ │ │ │ │ strcc sl, [r1], -r5 │ │ │ │ @ instruction: 0xd01b45b1 │ │ │ │ @ instruction: 0xf8d86b7c │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ orrlt fp, ip, #38 @ 0x26 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [r8], -lr, lsr #32 │ │ │ │ - @ instruction: 0xf85ef26b │ │ │ │ + @ instruction: 0xf95ef26b │ │ │ │ ldmib r4, {r0, r2, r9, sl, lr}^ │ │ │ │ bne 0xfe707f14 │ │ │ │ bicsle r4, r7, #152, 4 @ 0x80000009 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4620465a │ │ │ │ @ instruction: 0x36014619 │ │ │ │ - cdp2 2, 13, cr15, cr4, cr9, {0} │ │ │ │ + @ instruction: 0xffe8f209 │ │ │ │ strhle r4, [r3, #81]! @ 0x51 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [ip, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0x46282315 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - addpl pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rsbsvc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cdp2 2, 12, cr15, cr2, cr9, {0} │ │ │ │ + @ instruction: 0xffd6f209 │ │ │ │ tstcs r1, #156, 12 @ 0x9c00000 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ vand , , │ │ │ │ - vrshr.s64 d21, d28, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe6f1feb7 │ │ │ │ + ldrbt pc, [r1], fp, asr #31 @ │ │ │ │ @ instruction: 0x46204659 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf804f20a │ │ │ │ + @ instruction: 0xf918f20a │ │ │ │ @ instruction: 0x4659e7bd │ │ │ │ vmax.s32 d20, d10, d26 │ │ │ │ - @ instruction: 0xe7b2e9b0 │ │ │ │ + ldr lr, [r2, r8, asr #21]! │ │ │ │ ldrdeq pc, [ip], r2 │ │ │ │ tstcs lr, #91226112 @ 0x5700000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - vmax.s8 d20, d15, d24 │ │ │ │ - vsubl.s8 q11, d0, d20 │ │ │ │ + @ instruction: 0xf64f4628 │ │ │ │ + vmov.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe785fe9d │ │ │ │ + @ instruction: 0xe785ffb1 │ │ │ │ @ instruction: 0x46202314 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - rscpl pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + sbcsvc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cdp2 2, 9, cr15, cr2, cr9, {0} │ │ │ │ + @ instruction: 0xffa6f209 │ │ │ │ tstcs r6, #6029312 @ 0x5c0000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ vand , , │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - ldr pc, [r6, -r7, lsl #29]! │ │ │ │ + @ instruction: 0xe736ff9b │ │ │ │ @ instruction: 0x46202310 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - sbcspl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + sbcvc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cdp2 2, 7, cr15, cr12, cr9, {0} │ │ │ │ + @ instruction: 0xff90f209 │ │ │ │ tstcs lr, #228589568 @ 0xda00000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ vand , , │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + vrshr.s64 d23, d4, #64 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe67cfe71 │ │ │ │ + ldrbt pc, [ip], -r5, lsl #31 @ │ │ │ │ @ instruction: 0x46282216 │ │ │ │ - mvnspl pc, pc, asr #4 │ │ │ │ + mvnsvc pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffbcf209 │ │ │ │ + @ instruction: 0xf8d0f20a │ │ │ │ andscs lr, lr, #6029312 @ 0x5c0000 │ │ │ │ - vmax.s8 d20, d15, d24 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ - vrhadd.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe747ffb3 │ │ │ │ + @ instruction: 0xf64f4628 │ │ │ │ + vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ + vrhadd.s8 d0, d10, d30 │ │ │ │ + strb pc, [r7, -r7, asr #17] @ │ │ │ │ @ instruction: 0x46202214 │ │ │ │ - mvnpl pc, pc, asr #4 │ │ │ │ + bicsvc pc, ip, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffaaf209 │ │ │ │ + @ instruction: 0xf8bef20a │ │ │ │ andscs lr, r0, #229638144 @ 0xdb00000 │ │ │ │ vmax.s8 d20, d15, d16 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - vrhadd.s8 d0, d9, d30 │ │ │ │ - strt pc, [fp], r1, lsr #31 │ │ │ │ + vmla.f d23, d16, d0[2] │ │ │ │ + vrhadd.s8 d0, d10, d30 │ │ │ │ + @ instruction: 0xe6abf8b5 │ │ │ │ @ instruction: 0x46282215 │ │ │ │ - orrpl pc, r4, pc, asr #4 │ │ │ │ + cmnpvc ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff98f209 │ │ │ │ + @ instruction: 0xf8acf20a │ │ │ │ andscs lr, r1, #31457280 @ 0x1e00000 │ │ │ │ vmax.s8 d20, d15, d16 │ │ │ │ - vsra.s64 d21, d28, #64 │ │ │ │ - vrhadd.s8 d0, d9, d30 │ │ │ │ - ldrbt pc, [r5], -pc, lsl #31 @ │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ + vrhadd.s8 d0, d10, d30 │ │ │ │ + ldrbt pc, [r5], -r3, lsr #17 @ │ │ │ │ @ instruction: 0x4628221e │ │ │ │ - orrspl pc, ip, pc, asr #4 │ │ │ │ + orrsvc pc, r4, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff86f209 │ │ │ │ + @ instruction: 0xf89af20a │ │ │ │ svclt 0x0000e63d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf7d46b65 │ │ │ │ - vpmin.s8 d31, d15, d1 │ │ │ │ - vqdmlal.s q11, d0, d0[1] │ │ │ │ + @ instruction: 0xf64ffa11 │ │ │ │ + vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strmi r0, [r2], -lr, lsr #6 │ │ │ │ - cmppvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmax.s8 d4, d10, d24 │ │ │ │ - blvs 0x193ef88 │ │ │ │ + blvs 0x193f3d8 │ │ │ │ pop {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff4038 │ │ │ │ svclt 0x0000bc63 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb966b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - teqpeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ blvs 0xff8da248 │ │ │ │ - cdp2 2, 10, cr15, cr2, cr10, {0} │ │ │ │ + @ instruction: 0xffb6f20a │ │ │ │ pop {r0, r1, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ mcrrlt 7, 15, pc, sl, cr15 @ │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb966e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r6], {248} @ 0xf8 │ │ │ │ - vhsub.s8 d18, d15, d1 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + @ instruction: 0xf64f2201 │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ blvs 0x183f9b0 │ │ │ │ - cdp2 2, 8, cr15, cr10, cr10, {0} │ │ │ │ + @ instruction: 0xff9ef20a │ │ │ │ ldreq r6, [sl, r3, lsr #24] │ │ │ │ ldrbeq sp, [fp, -r7, lsl #8] │ │ │ │ blvs 0x1934548 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ blvs 0x186e5c8 │ │ │ │ - vhsub.s8 d18, d15, d2 │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf64f2202 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ vrhadd.s8 d0, d10, d30 │ │ │ │ - stcvs 14, cr15, [r3], #-692 @ 0xfffffd4c │ │ │ │ + stcvs 15, cr15, [r3], #-772 @ 0xfffffcfc │ │ │ │ strble r0, [lr, #1883]! @ 0x75b │ │ │ │ andcs r6, r4, #96, 22 @ 0x18000 │ │ │ │ - orrvs pc, r0, pc, asr #4 │ │ │ │ + cmnpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 2, 10, cr15, cr2, cr10, {0} │ │ │ │ + @ instruction: 0xffb6f20a │ │ │ │ pop {r0, r1, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ ldclt 7, cr15, [r4], {255} @ 0xff │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -48363,20 +48363,20 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xff2fd5d4 │ │ │ │ - eorseq r1, r4, ip, lsr #18 │ │ │ │ - eorseq r1, r4, r8, ror #18 │ │ │ │ + eorseq r1, r4, r4, lsr #22 │ │ │ │ + eorseq r1, r4, r0, ror #22 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -48401,42 +48401,42 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x1ffd66c │ │ │ │ - eorseq r1, r4, ip, lsr #18 │ │ │ │ - mlaseq r4, r0, r9, r1 │ │ │ │ + eorseq r1, r4, r4, lsr #22 │ │ │ │ + eorseq r1, r4, r8, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ tstle lr, r3, lsl #22 │ │ │ │ @ instruction: 0xf6456801 │ │ │ │ vaddl.s8 q9, d16, d16 │ │ │ │ bvs 0x2ff8f0 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ vhadd.s8 d29, d15, d15 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 , , │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 , q0, │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb49 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb968e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -48445,35 +48445,35 @@ │ │ │ │ vaddl.s8 q9, d16, d16 │ │ │ │ bvs 0x2ff954 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ vhadd.s8 d29, d15, d15 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vqdmulh.s d27, d15, d23 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 d27, d0, d15 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb17 │ │ │ │ orrslt r6, fp, r3, asr #16 │ │ │ │ stmdavs r3, {r0, r2, r3, r9, fp, lr} │ │ │ │ ldcvs 8, cr6, [r3], {25} │ │ │ │ movweq lr, #14897 @ 0x3a31 │ │ │ │ vrhadd.s8 d29, d15, d6 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ bicsvs r0, r1, #46 @ 0x2e │ │ │ │ bllt 0x1fd75c │ │ │ │ - subspl pc, ip, pc, asr #4 │ │ │ │ + subsvc pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ bllt 0x7d768 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ @@ -48485,19 +48485,19 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andcs r6, r8, #196608 @ 0x30000 │ │ │ │ ldmdavs r8, {r1, r2, r8, fp, lr} │ │ │ │ @ instruction: 0xffd4f7fe │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ blt 0xff5fd7bc │ │ │ │ - ldrhteq r1, [r4], -ip │ │ │ │ + ldrhteq r1, [r4], -r4 │ │ │ │ blvs 0x17123d0 │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000bacf │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ rsble r2, sl, r0, lsl #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -48537,37 +48537,37 @@ │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ rsbvs sp, r2, r3, lsl r2 │ │ │ │ ldrbpl r6, [r5], #2082 @ 0x822 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ @ instruction: 0xf04fe7d4 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - cdp2 2, 3, cr15, cr2, cr9, {0} │ │ │ │ + @ instruction: 0xff46f209 │ │ │ │ rsbscs lr, sp, #54001664 @ 0x3380000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d9, d16 │ │ │ │ - strtmi pc, [sl], -fp, lsr #28 │ │ │ │ + qasxmi pc, sl, pc @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d9, d16 │ │ │ │ - strb pc, [r1, r5, lsr #28] @ │ │ │ │ + @ instruction: 0xe7c1ff39 │ │ │ │ @ instruction: 0xf04f227d │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - cdp2 2, 1, cr15, cr14, cr9, {0} │ │ │ │ + @ instruction: 0xff32f209 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blcs 0xd99dc │ │ │ │ addshi pc, r1, r0, asr #4 │ │ │ │ svcmi 0x00934606 │ │ │ │ - blx 0xfeb7c2a4 │ │ │ │ + blx 0xfeb7c2a6 │ │ │ │ blvs 0xf6bf60 │ │ │ │ @ instruction: 0xf3402c00 │ │ │ │ bvs 0xfff9fb60 │ │ │ │ strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ andcc lr, ip, #3 │ │ │ │ @ instruction: 0xf000429c │ │ │ │ @@ -48585,132 +48585,132 @@ │ │ │ │ vtst.8 d22, d0, d18 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf8d20392 │ │ │ │ ldmdavs ip, {pc} │ │ │ │ rsbs fp, r2, r4, lsr #18 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rsble r2, lr, r0, lsl #24 │ │ │ │ - blx 0x1e7c30c │ │ │ │ + blx 0x1e7c30e │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ teqcs sl, r6 @ │ │ │ │ vmax.s32 q10, q5, q0 │ │ │ │ - bl 0xfe87dc78 │ │ │ │ - vmla.i8 d16, d15, d8 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + bl 0xfe87e0d8 │ │ │ │ + @ instruction: 0xf64f0908 │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ strbmi r0, [r0], -lr, lsr #2 │ │ │ │ vmax.s32 q10, q5, q5 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d069 │ │ │ │ @ instruction: 0xf8d33268 │ │ │ │ @ instruction: 0xf1bbb004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs sp, {r2, r3, r6, r7, pc} │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ ldrbmi r3, [ip, #-1296] @ 0xfffffaf0 │ │ │ │ sbchi pc, r5, r0 │ │ │ │ ldrdge pc, [ip], -r5 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0xf8da3401 │ │ │ │ vhadd.s32 d17, d10, d0 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs r4!, {r2, r4, r5, r7, pc} │ │ │ │ vmax.s32 q10, q5, q0 │ │ │ │ - stmdbvs r5!, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vhsub.s8 d4, d16, d5 │ │ │ │ bvs 0x91fc6c │ │ │ │ blne 0x1150c60 │ │ │ │ ldrbvc pc, [sp, #576]! @ 0x240 @ │ │ │ │ blvs 0x1e5043c │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ stmdble sl!, {r2, r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0x31acf640 │ │ │ │ + @ instruction: 0x51a4f640 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - mcrr2 2, 0, pc, sl, cr9 @ │ │ │ │ + ldc2l 2, cr15, [lr, #-36] @ 0xffffffdc │ │ │ │ @ instruction: 0x462a6b78 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ blvs 0x1f3f5c4 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ ldmfd sp!, {r8} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ vadd.i8 , , │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf8d2b9b3 │ │ │ │ stmdacs r0, {r2, r3, r7} │ │ │ │ vrhadd.s8 d29, d16, d10 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ strcs fp, [r0], #-2471 @ 0xfffff659 │ │ │ │ strcs lr, [r0, #-1939] @ 0xfffff86d │ │ │ │ @ instruction: 0xf64ce771 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ vand d0, d9, d19 │ │ │ │ - blvs 0x1e7eab0 │ │ │ │ + blvs 0x1e7ef00 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf8d5e7d3 │ │ │ │ @ instruction: 0xf1b88008 │ │ │ │ lslsle r0, r0, #30 │ │ │ │ - eorspl pc, r5, pc, asr #12 │ │ │ │ + subsvc pc, sp, pc, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ - blx 0xff2fc206 │ │ │ │ + ldc2l 1, cr15, [lr], {236} @ 0xec │ │ │ │ subcs r4, r7, r1, lsl #13 │ │ │ │ - @ instruction: 0xf902f200 │ │ │ │ - vhsub.s8 q9, , │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ + blx 0x5fc25c │ │ │ │ + @ instruction: 0xf64f2247 │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf7d0012e │ │ │ │ strmi lr, [r1], -sl, lsl #23 │ │ │ │ @ instruction: 0xf1ec4648 │ │ │ │ - mcrvs 14, 1, pc, cr3, cr13, {3} @ │ │ │ │ + mcrvs 15, 1, pc, cr3, cr1, {4} @ │ │ │ │ @ instruction: 0x3090f8d3 │ │ │ │ strtmi fp, [r0], -r3, ror #2 │ │ │ │ @ instruction: 0x46014798 │ │ │ │ - rscvs pc, r0, pc, asr #4 │ │ │ │ + sbcseq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - mrc2 1, 6, pc, cr6, cr15, {7} │ │ │ │ + @ instruction: 0xffeaf1ff │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 1, 6, cr15, cr12, cr12, {7} │ │ │ │ + @ instruction: 0xff80f1ec │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ - bvc 0x37c3d8 │ │ │ │ + bne 0x17d3d8 │ │ │ │ beq 0xbfc5a0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orrslt r6, r2, sl, asr r8 │ │ │ │ @ instruction: 0x4650681b │ │ │ │ movwne lr, #35587 @ 0x8b03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ - mrc2 1, 5, pc, cr14, cr15, {7} │ │ │ │ + @ instruction: 0xffd2f1ff │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 1, 5, cr15, cr4, cr12, {7} │ │ │ │ + @ instruction: 0xff68f1ec │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ ldrmi r6, [r0, #2138] @ 0x85a │ │ │ │ andcs sp, sl, ip, ror #7 │ │ │ │ - @ instruction: 0xf8c6f200 │ │ │ │ - movwvc pc, #591 @ 0x24f @ │ │ │ │ + @ instruction: 0xf9daf200 │ │ │ │ + mvnseq pc, #82837504 @ 0x4f00000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ blgt 0x1112e8 │ │ │ │ subsvs r6, r1, r0, lsl r0 │ │ │ │ ldrmi r4, [r1], -r8, asr #12 │ │ │ │ tsthi r3, fp, lsl r8 │ │ │ │ - cdp2 1, 3, cr15, cr14, cr12, {7} │ │ │ │ + @ instruction: 0xff52f1ec │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 1, 3, cr15, cr10, cr12, {7} │ │ │ │ + @ instruction: 0xff4ef1ec │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vhadd.s8 d2, d8, d0 │ │ │ │ - @ instruction: 0x4603fa75 │ │ │ │ + strmi pc, [r3], -r9, lsl #23 │ │ │ │ adcvs r4, fp, r8, asr #12 │ │ │ │ - ldc2 1, cr15, [lr], {236} @ 0xec │ │ │ │ + ldc2 1, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - vabd.s8 q15, , │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + @ instruction: 0xf64fe747 │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b925 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ bmi 0x66c26c │ │ │ │ blcs 0x5a77c │ │ │ │ strlt sp, [r0, #-3365] @ 0xfffff2db │ │ │ │ @@ -48742,27 +48742,27 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ strmi fp, [r5], -ip, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ @ instruction: 0xb1244274 │ │ │ │ - @ instruction: 0xf93ef272 │ │ │ │ + blx 0xffc580 │ │ │ │ addmi r6, r3, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r1, r4, r7, r8, r9} │ │ │ │ vmin.s d20, d2, d13 │ │ │ │ - mvnlt pc, r7, lsr #18 │ │ │ │ + mvnlt pc, r7, lsr #20 │ │ │ │ blvs 0x51243c │ │ │ │ vstmdble r2!, {d2-d1} │ │ │ │ bl 0x11a738 │ │ │ │ movwcs r0, #3139 @ 0xc43 │ │ │ │ and r4, r3, sl, lsl #12 │ │ │ │ andcc r3, ip, #201326592 @ 0xc000000 │ │ │ │ andsle r4, r8, r3, ror #10 │ │ │ │ @@ -48800,32 +48800,32 @@ │ │ │ │ eorcs pc, r3, r0, asr r8 @ │ │ │ │ addsmi r3, r6, #201326592 @ 0xc000000 │ │ │ │ strdlt sp, [r5, r7] │ │ │ │ cmnlt r3, fp, lsr #18 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ cmplt r4, ip, lsl r8 │ │ │ │ - @ instruction: 0xf8caf272 │ │ │ │ + @ instruction: 0xf9caf272 │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf8d4d004 │ │ │ │ stccs 2, cr4, [r0], {116} @ 0x74 │ │ │ │ strcs sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ ldrb fp, [r0, r4, lsr #18]! │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rscle r2, ip, r0, lsl #24 │ │ │ │ @ instruction: 0xf0d64620 │ │ │ │ - addmi pc, r5, #57088 @ 0xdf00 │ │ │ │ + addmi pc, r5, #15552 @ 0x3cc0 │ │ │ │ vorn , q9, q11 │ │ │ │ - movtlt pc, #2217 @ 0x8a9 @ │ │ │ │ + movtlt pc, #2473 @ 0x9a9 @ │ │ │ │ blvs 0x792940 │ │ │ │ stcle 13, cr2, [r0, #-0] │ │ │ │ ldrdgt pc, [ip], -r3 @ │ │ │ │ strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcc lr, ip, #2 │ │ │ │ andsle r4, r6, fp, lsr #5 │ │ │ │ @@ -48860,137 +48860,137 @@ │ │ │ │ ldc2l 0, cr15, [r4], {2} │ │ │ │ andlt fp, r2, r8, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d0 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ ldmib sp, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff0100 │ │ │ │ @ instruction: 0x4603ff51 │ │ │ │ stmdavs r2!, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x191ddf0 │ │ │ │ bcs 0x1a33e24 │ │ │ │ @ instruction: 0xf645d10d │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ vqsub.s8 d16, d31, d6 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ addsvs r0, r3, lr, lsr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ andlt r0, r2, lr, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00c8f7fe │ │ │ │ - subspl pc, ip, pc, asr #4 │ │ │ │ + subsvc pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00c2f7fe │ │ │ │ adccs pc, r0, #72351744 @ 0x4500000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ - eorpl pc, r8, pc, asr #4 │ │ │ │ + eorvc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ubfx r6, r3, #0, #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb97004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x119e7c │ │ │ │ ldmib r3, {r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff0101 │ │ │ │ teqplt r8, r1, lsl pc @ p-variant is OBSOLETE │ │ │ │ - eorpl pc, r8, pc, asr #4 │ │ │ │ + eorvc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x009ef7fe │ │ │ │ - subspl pc, ip, pc, asr #4 │ │ │ │ + subsvc pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0096f7fe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ andcs fp, r0, r5, lsl #1 │ │ │ │ - blx 0xfe57c67c │ │ │ │ + blx 0xfea7c67e │ │ │ │ stmdavs fp!, {r2, r9, sl, lr}^ │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ eorsle r2, ip, r3, lsl #20 │ │ │ │ ldrdeq lr, [r1, -r3] │ │ │ │ mcr2 7, 7, pc, cr8, cr15, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf134d03b │ │ │ │ - bmi 0x107f648 │ │ │ │ + bmi 0x107fa98 │ │ │ │ mlacc r8, r2, r8, pc @ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ sbceq pc, ip, #13959168 @ 0xd50000 │ │ │ │ - teqpvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne R8_fiq, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - msrvc CPSR_f, #-268435452 @ 0xf0000004 │ │ │ │ + msrne CPSR_, #82837504 @ 0x4f00000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs pc, r0, #13959168 @ 0xd50000 │ │ │ │ svclt 0x00082800 │ │ │ │ - vmax.s8 d20, d15, d11 │ │ │ │ - vmla.f d23, d0, d0[1] │ │ │ │ + @ instruction: 0xf64f460b │ │ │ │ + vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ - @ instruction: 0xf9b0f20a │ │ │ │ + blx 0xff17c6d8 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r5, fp, sp, lr} │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ stmdavs r2!, {r1, r2, r3, r5, r8, r9, fp, lr}^ │ │ │ │ blvs 0x165173c │ │ │ │ ldc2l 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xff4cf7fe │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d9, d16 │ │ │ │ - vtst.8 d27, d15, d9 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i8 d27, d15, d29 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ stccs 15, cr15, [r0], {63} @ 0x3f │ │ │ │ strdlt sp, [r5], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blvs 0x52f3c8 │ │ │ │ @ instruction: 0xddbb2b01 │ │ │ │ @ instruction: 0xf1044628 │ │ │ │ - @ instruction: 0xf104fa97 │ │ │ │ - mulls r3, sp, sl │ │ │ │ + @ instruction: 0xf104fbab │ │ │ │ + @ instruction: 0x9003fbb1 │ │ │ │ @ instruction: 0xf1064628 │ │ │ │ - @ instruction: 0xf8d5fc05 │ │ │ │ + @ instruction: 0xf8d5fd19 │ │ │ │ strmi r5, [r3], -ip, asr #5 │ │ │ │ - teqpvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne R8_fiq, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvc pc, r8, pc, asr #4 │ │ │ │ + eorne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vstrcs s18, [r0, #-12] │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ - teqpvc r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpne r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf962f20a │ │ │ │ + blx 0x1dfc774 │ │ │ │ @ instruction: 0xf64fe7b0 │ │ │ │ vsubw.s8 q9, q8, d28 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ - vrshl.s8 d29, d26, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf129002e │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf64fd5aa │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ + @ instruction: 0xf12a002e │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7a2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r4, r9, r7, fp │ │ │ │ @@ -49008,15 +49008,15 @@ │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s8 d19, d0, d5 │ │ │ │ vqdmlal.s q8, d0, d8 │ │ │ │ ldmdavs r2, {r1, r4, r7, r8, fp} │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ stc2 0, cr15, [r4], #8 │ │ │ │ - mcr2 1, 3, pc, cr2, cr15, {7} @ │ │ │ │ + @ instruction: 0xff76f1ff │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ mrscs r3, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8d3b133 │ │ │ │ strtpl r2, [r1], #704 @ 0x2c0 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldmdavc pc, {r0, r1, r8, r9, fp, ip, pc} @ │ │ │ │ @@ -49061,33 +49061,33 @@ │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andhi pc, r4, r3, asr #17 │ │ │ │ @ instruction: 0x46204b54 │ │ │ │ subsvs r9, sl, #4096 @ 0x1000 │ │ │ │ blx 0xff77c0b6 │ │ │ │ @ instruction: 0xf1ff4620 │ │ │ │ - ldrb pc, [r5, -r3, asr #28]! @ │ │ │ │ + @ instruction: 0xe775ff57 │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ sbccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ bcs 0x9744c │ │ │ │ strbtpl fp, [r5], #3842 @ 0xf02 │ │ │ │ strmi r3, [r0], r1, lsl #12 │ │ │ │ blx 0x3fe0ca │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - vaba.s8 q15, , q4 │ │ │ │ - @ instruction: 0x4603ff31 │ │ │ │ + vaba.s8 q15, q11, q4 │ │ │ │ + strmi pc, [r3], -r9, asr #16 │ │ │ │ @ instruction: 0x46582210 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, sp, pc} │ │ │ │ eorpl pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf11fab04 │ │ │ │ - strmi pc, [r3], -pc, asr #18 │ │ │ │ + strmi pc, [r3], -r3, ror #20 │ │ │ │ cmnle sl, r0, lsl #16 │ │ │ │ rsclt r9, sp, #4, 16 @ 0x40000 │ │ │ │ - blx 0xfeafc454 │ │ │ │ + blx 0xfeffc456 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ ldr r9, [r3, r1] │ │ │ │ @ instruction: 0xc014f8dd │ │ │ │ @ instruction: 0xf1bc4b3a │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ stmdacs r0, {r3, r4, r8, r9, fp, sp, lr} │ │ │ │ bvs 0xff6b76bc │ │ │ │ @@ -49101,50 +49101,50 @@ │ │ │ │ mulcc r4, fp, r8 │ │ │ │ @ instruction: 0xf8d9b1fb │ │ │ │ blcs 0x4c140 │ │ │ │ ldrmi sp, [sl], r2, lsr #1 │ │ │ │ @ instruction: 0xf8dae004 │ │ │ │ @ instruction: 0xf1baa274 │ │ │ │ addsle r0, fp, r0, lsl #30 │ │ │ │ - mrc2 2, 3, pc, cr0, cr1, {3} │ │ │ │ + @ instruction: 0xff70f271 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xd1f44298 │ │ │ │ sbccc pc, r0, #14286848 @ 0xda0000 │ │ │ │ stclpl 6, cr4, [r2], #320 @ 0x140 │ │ │ │ svclt 0x00022a01 │ │ │ │ ldrbmi r5, [r0], r5, ror #9 │ │ │ │ @ instruction: 0xf7fe3601 │ │ │ │ pkhtbmi pc, r2, pc, asr #18 @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ strtmi lr, [r0], -r6, lsl #15 │ │ │ │ - ldc2l 1, cr15, [ip, #1020] @ 0x3fc │ │ │ │ + mrc2 1, 7, pc, cr0, cr15, {7} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.f32 d27, d15, d4 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ tstle r6, lr, lsr #32 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8d3bde5 │ │ │ │ strb fp, [r5, ip, lsr #32] │ │ │ │ @ instruction: 0xf1ff4620 │ │ │ │ - blmi 0x47f8c4 │ │ │ │ + blmi 0x47fd14 │ │ │ │ blls 0x21a21c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00040300 │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ vhadd.s , q13, q12 │ │ │ │ - @ instruction: 0xf113fe63 │ │ │ │ + @ instruction: 0xf113ff63 │ │ │ │ svclt 0x00180f16 │ │ │ │ svceq 0x0022f113 │ │ │ │ svclt 0x000c4620 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - stc2 1, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ + mcr2 1, 6, pc, cr0, cr15, {7} @ │ │ │ │ rscle r2, r4, r0, lsl #24 │ │ │ │ strls lr, [r1, -ip, asr #15] │ │ │ │ movwcs lr, #1882 @ 0x75a │ │ │ │ @ instruction: 0xdeff791b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -49161,30 +49161,30 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ vpmax.s8 q11, q8, q11 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ ands fp, r0, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s , , q14 │ │ │ │ - ldmdavs r3!, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ strtmi pc, [r0], -fp, ror #23 │ │ │ │ @ instruction: 0xf8eef7fe │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ movwcs sp, #502 @ 0x1f6 │ │ │ │ vorn d23, d1, d19 │ │ │ │ - adcmi pc, r8, #14912 @ 0x3a40 │ │ │ │ + adcmi pc, r8, #3728 @ 0xe90 │ │ │ │ @ instruction: 0xf645d041 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ vqshl.s64 d16, d6, d17 │ │ │ │ - adcmi pc, r8, #14400 @ 0x3840 │ │ │ │ + adcmi pc, r8, #3600 @ 0xe10 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, lr, r0, lsl #22 │ │ │ │ - eorpl pc, r8, pc, asr #4 │ │ │ │ + eorvc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ strcs r2, [r1, #-1] │ │ │ │ blx 0x1e7c29c │ │ │ │ andcs fp, r0, r0, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -49198,15 +49198,15 @@ │ │ │ │ andcc lr, ip, #2 │ │ │ │ mulle r6, r8, r2 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ addmi r3, sp, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4616d1f7 │ │ │ │ strcs lr, [r0], -sp, lsr #15 │ │ │ │ vabd.s8 d30, d31, d27 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf7ffbd45 │ │ │ │ adcvs pc, r0, r1, ror ip @ │ │ │ │ @ instruction: 0xf645e7c5 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0xf7ff0496 │ │ │ │ @@ -49216,24 +49216,24 @@ │ │ │ │ ldr pc, [fp, r9, lsl #21]! │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - addvc pc, r0, pc, asr #4 │ │ │ │ + rsbsne pc, r8, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwls r4, #13841 @ 0x3611 │ │ │ │ @ instruction: 0xf1ff9202 │ │ │ │ - eorvs pc, r5, r5, lsl #21 │ │ │ │ + mlavs r5, r9, fp, pc @ │ │ │ │ @ instruction: 0xf1eb9001 │ │ │ │ - stmdbls r1, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ec6060 │ │ │ │ - @ instruction: 0xf1ebfa17 │ │ │ │ - blls 0x27f918 │ │ │ │ + @ instruction: 0xf1ebfb2b │ │ │ │ + blls 0x27fd68 │ │ │ │ movweq lr, #10692 @ 0x29c4 │ │ │ │ blls 0x126b54 │ │ │ │ adcvs r6, sl, fp, lsr #32 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -49244,27 +49244,27 @@ │ │ │ │ svceq 0x00ecf8cc │ │ │ │ blmi 0x4ec584 │ │ │ │ stmdavs r4, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blcc 0x17e4cc │ │ │ │ ldrmi r9, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xfff8f1fe │ │ │ │ + @ instruction: 0xf90cf1ff │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf9eaf1ec │ │ │ │ + blx 0xffffcb48 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r3, sl, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2l 2, cr15, [r8, #-488]! @ 0xfffffe18 │ │ │ │ + mcr2 2, 3, pc, cr8, cr10, {3} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb975cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ addlt r6, r7, r0, lsl #17 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @@ -49272,101 +49272,101 @@ │ │ │ │ addsmi r9, r9, #53248 @ 0xd000 │ │ │ │ stmdavs r1, {r0, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ eorpl pc, r3, r1, asr #16 │ │ │ │ bl 0x11a774 │ │ │ │ mvnslt r0, r1, lsl #24 │ │ │ │ ldrtmi r9, [fp], -r2, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - vmax.s8 d25, d15, d1 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + @ instruction: 0xf64f9601 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ @ instruction: 0xf8cd012e │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ andlt pc, r7, fp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcne 13, 15, fp, r9, cr0 │ │ │ │ movwls r9, #16901 @ 0x4205 │ │ │ │ - @ instruction: 0xf8aaf1ec │ │ │ │ + @ instruction: 0xf9bef1ec │ │ │ │ ldmib sp, {r5, r7, fp, sp, lr}^ │ │ │ │ ldrb r3, [r8, r4, lsl #4] │ │ │ │ @ instruction: 0x462a463b │ │ │ │ strls r4, [sp], -r0, lsr #12 │ │ │ │ - tstpeq r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ svclt 0x0000bf89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9765c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - cmppeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1ec6840 │ │ │ │ - tstpcs r0, sp, ror r9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fa91 │ │ │ │ @ instruction: 0xf1ec6868 │ │ │ │ - stmdavs fp!, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, ip, lsr #16 │ │ │ │ vtst.8 d6, d7, d9 │ │ │ │ - strhtvs pc, [r0], #-211 @ 0xffffff2d @ │ │ │ │ + rsbvs pc, r0, r7, asr #29 │ │ │ │ stmdavs r3, {r3, r5, r6, fp, sp, lr}^ │ │ │ │ andle r2, fp, r2, lsl #22 │ │ │ │ stmdavs r3, {sl, sp} │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf1ff3401 │ │ │ │ - stmdavs r8!, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r8!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ blcc 0xda5b0 │ │ │ │ ldmle r4!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ - @ instruction: 0xf1eb2101 │ │ │ │ - stmiavs sl!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1ec2101 │ │ │ │ + stmiavs sl!, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, fp, lsr #16 │ │ │ │ tstvs sl, r2, asr r8 │ │ │ │ stmiavs r8!, {r2, r3, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xff6cf1eb │ │ │ │ + @ instruction: 0xf880f1ec │ │ │ │ andcs r6, r0, r0, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb976dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - @ instruction: 0xf2c044f8 │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ @ instruction: 0x46050435 │ │ │ │ stmdavs r0!, {r0, r1, r7, ip, sp, pc} │ │ │ │ ands fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b170 │ │ │ │ - blx 0xfe2fcea6 │ │ │ │ + ldc2 2, cr15, [sl], {105} @ 0x69 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - orrmi pc, r8, pc, asr #4 │ │ │ │ + orrvs pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - cdp2 2, 14, cr15, cr8, cr13, {0} │ │ │ │ - eorseq r1, r4, ip, asr fp │ │ │ │ + @ instruction: 0xfffcf20d │ │ │ │ + eorseq r1, r4, r4, asr sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blmi 0x911f44 │ │ │ │ addlt r2, r4, r1, lsl #2 │ │ │ │ strmi r2, [r8], -ip, lsl #4 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xffb6f1ea │ │ │ │ + @ instruction: 0xf8caf1eb │ │ │ │ rsbcs pc, r8, #216, 16 @ 0xd80000 │ │ │ │ @ instruction: 0xb3224606 │ │ │ │ tstlt r3, #5439488 @ 0x530000 │ │ │ │ ldmdavs r5, {r8, r9, sl, sp} │ │ │ │ strne lr, [r7, #-2821] @ 0xfffff4fb │ │ │ │ ldmdbvs r9, {r0, r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xdd162900 │ │ │ │ @@ -49374,29 +49374,29 @@ │ │ │ │ andcs ip, r1, #2, 28 │ │ │ │ strbtmi r6, [r9], -fp, lsr #16 │ │ │ │ @ instruction: 0xf85e4630 │ │ │ │ strtmi lr, [r3], #-36 @ 0xffffffdc │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r0, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf1eb3e00 │ │ │ │ - stmiavs fp!, {r0, r2, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ adcmi r6, r2, #425984 @ 0x68000 │ │ │ │ @ instruction: 0xf8d8dceb │ │ │ │ ldmdavs r3, {r3, r5, r6, r9, sp}^ │ │ │ │ adcsmi r3, fp, #262144 @ 0x40000 │ │ │ │ blmi 0x2b6920 │ │ │ │ blls 0x11a618 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vorn q12, q13, q8 │ │ │ │ - svclt 0x0000fc61 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ ldmdavs fp, {r4, r7, r8, ip, sp, pc} │ │ │ │ @@ -49423,17 +49423,17 @@ │ │ │ │ bl 0xfeb97840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe0 │ │ │ │ vabdl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf5070796 │ │ │ │ addlt r5, r3, r0, lsl #13 │ │ │ │ @ instruction: 0xf13468b8 │ │ │ │ - tstpcs r0, r3, lsl #20 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r7, lsl fp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1ec6bb0 │ │ │ │ - ldmvs r8!, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r8!, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d06bb1 │ │ │ │ blcs 0x4d02c │ │ │ │ strcs sp, [r0, #-3355] @ 0xfffff2e5 │ │ │ │ strtmi r4, [r2], -ip, lsr #12 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ strmi r6, [r5], #-2993 @ 0xfffff44f │ │ │ │ adcmi r6, fp, #4915200 @ 0x4b0000 │ │ │ │ @@ -49444,49 +49444,49 @@ │ │ │ │ stmdavs r9, {r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf990f7fe │ │ │ │ ldmdavs r8, {r0, r1, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ andcs fp, r0, #101376 @ 0x18c00 │ │ │ │ @ instruction: 0xf64fe7f2 │ │ │ │ - vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[3] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc86c0 │ │ │ │ subpl pc, r3, #64, 4 │ │ │ │ - cdp2 2, 1, cr15, cr10, cr13, {0} │ │ │ │ - eorseq r1, r4, r4, ror fp │ │ │ │ + @ instruction: 0xff2ef20d │ │ │ │ + eorseq r1, r4, ip, ror #26 │ │ │ │ orrlt r6, r3, #4390912 @ 0x430000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb978d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ stmdavs r2, {r1, r2, r4, r7, r8, r9} │ │ │ │ strpl pc, [r0], #1283 @ 0x503 │ │ │ │ ldmvs r8, {r1, r7, ip, sp, pc} │ │ │ │ blvs 0xfe89a73c │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ orrlt r4, r8, r2, lsl #12 │ │ │ │ blvs 0xfe851f44 │ │ │ │ @ instruction: 0xf1ec9201 │ │ │ │ - ldmib r4, {r0, r1, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x81340 │ │ │ │ @ instruction: 0xf7fe6819 │ │ │ │ blvs 0x193ec60 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0x9fe718 │ │ │ │ - rsbpl pc, r0, pc, asr #4 │ │ │ │ + subsvc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ vpadd.i8 d27, d15, d13 │ │ │ │ - vmla.i d21, d0, d0[4] │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ svclt 0x0000bb17 │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -49518,18 +49518,18 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ strcs pc, [r0, r5, asr #12]! │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf5074604 │ │ │ │ ldmvs r8!, {r7, r9, sl, ip, lr} │ │ │ │ - @ instruction: 0xf944f134 │ │ │ │ + blx 0x167cca8 │ │ │ │ ldmdavs ip, {r0, r1, r5, fp, sp, lr} │ │ │ │ vmax.s32 d20, d9, d16 │ │ │ │ - stmdaeq r5, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdaeq r5, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ blvs 0xfec5206c │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ ldmvs r8!, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00182d00 │ │ │ │ vldrle d2, [r7, #-0] │ │ │ │ strcs r6, [r0], #-2995 @ 0xfffff44d │ │ │ │ @@ -49540,41 +49540,41 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xf8d02300 │ │ │ │ addsmi r2, r4, #112, 4 │ │ │ │ movwcs fp, #4012 @ 0xfac │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - eorpl pc, r8, pc, asr #4 │ │ │ │ + eorvc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ blt 0xfe67e834 │ │ │ │ blcs 0xda94c │ │ │ │ vhadd.s8 d29, d15, d5 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ ldrlt fp, [r0, #-2703]! @ 0xfffff571 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ strtcs pc, [r0], #1605 @ 0x645 │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ strpl pc, [r0, #1284] @ 0x504 │ │ │ │ andls r6, r1, r1, lsl r9 │ │ │ │ tstls r0, r8, lsl #12 │ │ │ │ - stc2 2, cr15, [r6, #420]! @ 0x1a4 │ │ │ │ + cdp2 2, 10, cr15, cr6, cr9, {3} │ │ │ │ stmdaeq r2, {r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe6ba8 │ │ │ │ blls 0xbecf0 │ │ │ │ ldmdavs sl, {r5, r7, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r1, r3, r5, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff6819 │ │ │ │ vrecps.f32 , , │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x197e89c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -49583,53 +49583,53 @@ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x3094f8d7 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x46054798 │ │ │ │ andscs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf1ea4608 │ │ │ │ - @ instruction: 0x4680fdf5 │ │ │ │ + strmi pc, [r0], r9, lsl #30 │ │ │ │ rsbeq pc, r8, #12976128 @ 0xc60000 │ │ │ │ @ instruction: 0xf648b1f5 │ │ │ │ - @ instruction: 0xf2c044f8 │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ stmdavs r0!, {r0, r2, r4, r5, sl} │ │ │ │ eors fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b370 │ │ │ │ - @ instruction: 0xf98cf269 │ │ │ │ + blx 0xfe77d2a0 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ andls r2, r3, r1, lsl #4 │ │ │ │ movwls sl, #18691 @ 0x4903 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ movwls r3, #20612 @ 0x5084 │ │ │ │ - @ instruction: 0xf1ea9406 │ │ │ │ - stmdbvs r3!, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1eb9406 │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ orrscc lr, fp, #3244032 @ 0x318000 │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ stmib r6, {r0, r1, r3, r8, ip, sp, pc}^ │ │ │ │ blmi 0x44d798 │ │ │ │ blls 0x21a998 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d781f0 │ │ │ │ ldr r5, [sp, ip, lsl #1]! │ │ │ │ - orrmi pc, r8, pc, asr #4 │ │ │ │ + orrvs pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - stc2l 2, cr15, [sl], {13} │ │ │ │ - blx 0xfe4fd354 │ │ │ │ + ldc2l 2, cr15, [lr, #52] @ 0x34 │ │ │ │ + blx 0xfe4fd356 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, ip, asr fp │ │ │ │ + eorseq r1, r4, r4, asr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, asr #31 │ │ │ │ addlt r4, r9, ip, lsr #20 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -49652,94 +49652,94 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ rsbpl pc, ip, #212, 16 @ 0xd40000 │ │ │ │ tstls r3, r0, lsl r6 │ │ │ │ stmdbge r2, {r0, r9, sp} │ │ │ │ movwls r9, #4869 @ 0x1305 │ │ │ │ strls r9, [r2, #-1796] @ 0xfffff8fc │ │ │ │ - cdp2 1, 13, cr15, cr8, cr10, {7} │ │ │ │ + @ instruction: 0xffecf1ea │ │ │ │ @ instruction: 0xf8d49b01 │ │ │ │ ldmdbvs r9, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0xf8c4440a │ │ │ │ cdpcs 2, 0, cr2, cr0, cr12, {3} │ │ │ │ adcsmi sp, r5, #219 @ 0xdb │ │ │ │ @ instruction: 0xf8c4bf08 │ │ │ │ sbcsle r2, r6, r0, ror r2 │ │ │ │ ldmdavs r1, {r1, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r7, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdavs r9, {r0, r1, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ - rsbseq pc, r8, pc, asr #12 │ │ │ │ + rsbscs pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf12440f0 │ │ │ │ - @ instruction: 0xf27abea1 │ │ │ │ - svclt 0x0000fa2d │ │ │ │ + vrsqrts.f16 d27, d26, d21 │ │ │ │ + svclt 0x0000fb2d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8d02101 │ │ │ │ @ instruction: 0xf1ea0268 │ │ │ │ - movwcs pc, #3701 @ 0xe75 @ │ │ │ │ + movwcs pc, #3977 @ 0xf89 @ │ │ │ │ orrscc lr, sl, #196, 18 @ 0x310000 │ │ │ │ rsbscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x504a20 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ mlacc r8, r3, r8, pc @ │ │ │ │ mulls r1, r3, r1 │ │ │ │ - @ instruction: 0xf9d2f271 │ │ │ │ + blx 0xff4fd454 │ │ │ │ stmdals r1, {r0, r2, r9, sl, lr} │ │ │ │ - mcr2 0, 0, pc, cr0, cr5, {6} @ │ │ │ │ + @ instruction: 0xff14f0d5 │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ - @ instruction: 0x01b8f64f │ │ │ │ + asrscs pc, pc, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xff9fd2d4 │ │ │ │ - ldc2l 0, cr15, [r2, #852]! @ 0x354 │ │ │ │ - teqpmi r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldcllt 2, cr15, [sl], #36 @ 0x24 │ │ │ │ + @ instruction: 0xff06f0d5 │ │ │ │ + teqpvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d9, d16 │ │ │ │ - svclt 0x0000bbd9 │ │ │ │ + svclt 0x0000bced │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0xf5040496 │ │ │ │ @ instruction: 0xf8955580 │ │ │ │ stmdblt r3!, {r2, r6, ip, sp} │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ blvs 0x1a70950 │ │ │ │ @ instruction: 0xf64f2205 │ │ │ │ - vmla.f d16, d16, d0[1] │ │ │ │ + vsra.s64 d18, d28, #64 │ │ │ │ vrhadd.s8 d0, d9, d30 │ │ │ │ - stmdavs r0!, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff6b69 │ │ │ │ blvs 0x1a809d0 │ │ │ │ stmdavs r3, {r5, r8, ip, sp, pc}^ │ │ │ │ mrrcne 8, 8, r6, sl, cr1 │ │ │ │ tstle r0, #-1610612728 @ 0xa0000008 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , q12, │ │ │ │ - blvs 0x1b3fea8 │ │ │ │ + blvs 0x1b402f8 │ │ │ │ @ instruction: 0xf7fe6818 │ │ │ │ movwcs pc, #2333 @ 0x91d @ │ │ │ │ subcc pc, r4, r5, lsl #17 │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ subvs fp, r2, r1, ror pc │ │ │ │ stmdavs r2, {r0, r1, r3, r4, r5, r8, sp} │ │ │ │ @@ -49747,17 +49747,17 @@ │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ ubfx r5, r1, #9, #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrcmi 15, 1, r0, cr9, cr0, {7} │ │ │ │ vmax.s8 d20, d15, d4 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blvs 0x1c41028 │ │ │ │ - blx 0x1ffd396 │ │ │ │ + ldc2 2, cr15, [r2], {8} │ │ │ │ blcs 0x5ad04 │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {28} │ │ │ │ blvs 0xc74cec │ │ │ │ ldclle 8, cr2, [r1, #-0] │ │ │ │ bl 0x5b760 │ │ │ │ movwcs r0, #64 @ 0x40 │ │ │ │ @@ -49769,30 +49769,30 @@ │ │ │ │ stccs 6, cr4, [r0, #-84] @ 0xffffffac │ │ │ │ vhadd.s8 , q0, q0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ eors fp, r9, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vcge.s d27, d17, d20 │ │ │ │ - stmdavs fp!, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0x712b2301 │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ umaalcs pc, r4, r6, r8 @ │ │ │ │ strmi lr, [r1], #-2499 @ 0xfffff63d │ │ │ │ andcs fp, r0, r2, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r6, r5, #112, 22 @ 0x1c000 │ │ │ │ - biceq pc, r4, pc, asr #12 │ │ │ │ + @ instruction: 0x21bcf64f │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x27d426 │ │ │ │ + ldc2 2, cr15, [ip], {9} │ │ │ │ blvs 0x1c92484 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ @ instruction: 0xb1b86b70 │ │ │ │ ldrdcc lr, [r1, -r0] │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ stmdavs r1, {r1, r4, r9, ip, lr, pc} │ │ │ │ eorscs r6, fp, #66 @ 0x42 │ │ │ │ @@ -49802,38 +49802,38 @@ │ │ │ │ subcc pc, r4, r6, lsl #17 │ │ │ │ pop {r0, r1, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, r5, r6, lr} │ │ │ │ ldmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b46af5 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , q12, │ │ │ │ - ubfx pc, r1, #24, #15 │ │ │ │ + strb pc, [lr, r5, ror #26]! @ │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ stmiavs r3!, {r1, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf504b1e3 │ │ │ │ @ instruction: 0xf6405580 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blvs 0x1a41138 │ │ │ │ - blx 0xfff7d498 │ │ │ │ + ldc2 2, cr15, [r0], {8} │ │ │ │ stmiavs r0!, {r0, r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ mrc2 7, 7, pc, cr8, cr15, {7} │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf872f7fe │ │ │ │ @ instruction: 0xf7fd68e0 │ │ │ │ rscvs pc, r0, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - rsbspl pc, r0, ip, asr #12 │ │ │ │ + rsbvc pc, r8, ip, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdalt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @@ -49845,15 +49845,15 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0000e7b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f16 q8, , q8 │ │ │ │ - cdpmi 8, 1, cr15, cr12, cr1, {5} │ │ │ │ + @ instruction: 0x4e1cf9a1 │ │ │ │ blvs 0xd6db18 │ │ │ │ ldcle 12, cr2, [r0, #-0] │ │ │ │ bl 0x15b8d4 │ │ │ │ movwcs r0, #1092 @ 0x444 │ │ │ │ and r4, r2, sl, lsr #12 │ │ │ │ adcmi r3, r3, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf855d027 │ │ │ │ @@ -49861,20 +49861,20 @@ │ │ │ │ mvnsle r4, r8, lsl #5 │ │ │ │ vmin.s8 d20, d0, d5 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ and fp, r7, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s d27, d1, d20 │ │ │ │ - stmdavs fp!, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0xf64f6b70 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vmla.f d18, d16, d0[3] │ │ │ │ vrhadd.s8 d0, d8, d30 │ │ │ │ - @ instruction: 0x4620fa95 │ │ │ │ + strtmi pc, [r0], -r9, lsr #23 │ │ │ │ @ instruction: 0xf7ff6b71 │ │ │ │ blvs 0x1d40794 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf7fe6818 │ │ │ │ bvs 0xffdaed80 │ │ │ │ strcs lr, [r0, #-2013] @ 0xfffff823 │ │ │ │ svclt 0x0000e7db │ │ │ │ @@ -49883,39 +49883,39 @@ │ │ │ │ bl 0xfeb97f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe8 │ │ │ │ @ instruction: 0xf2c02494 │ │ │ │ @ instruction: 0x46060496 │ │ │ │ stmdavs r0!, {r1, r7, ip, sp, pc} │ │ │ │ ldrtmi fp, [r1], -r8, asr #6 │ │ │ │ - stc2 2, cr15, [lr, #-28]! @ 0xffffffe4 │ │ │ │ + cdp2 2, 4, cr15, cr2, cr7, {0} │ │ │ │ andlt fp, r2, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe77d5c6 │ │ │ │ + ldc2 2, cr15, [r0], #28 │ │ │ │ stcne 2, cr2, [r1], {4} │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf82cf1ff │ │ │ │ + @ instruction: 0xf940f1ff │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - @ instruction: 0xff2cf205 │ │ │ │ + @ instruction: 0xf840f206 │ │ │ │ @ instruction: 0xf8439b01 │ │ │ │ andlt r0, r2, r5, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r8, r0, ror sp │ │ │ │ - @ instruction: 0xff62f1fe │ │ │ │ + @ instruction: 0xf876f1ff │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - @ instruction: 0xff16f205 │ │ │ │ + @ instruction: 0xf82af206 │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -49942,15 +49942,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9806c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xffdef270 │ │ │ │ + @ instruction: 0xf8def271 │ │ │ │ bmi 0x5edabc │ │ │ │ blcs 0x5bacc │ │ │ │ bvs 0xff4b8314 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @@ -49985,15 +49985,15 @@ │ │ │ │ @ instruction: 0xf04f9003 │ │ │ │ @ instruction: 0xf8840000 │ │ │ │ bcs 0x185020 │ │ │ │ rsbshi pc, r0, #0, 4 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ @ instruction: 0x97755e3c │ │ │ │ movwls r0, #965 @ 0x3c5 │ │ │ │ - @ instruction: 0xfff8f244 │ │ │ │ + @ instruction: 0xf910f245 │ │ │ │ blls 0x5af30 │ │ │ │ andscs pc, r5, r2, lsr r8 @ │ │ │ │ svcpl 0x0080f412 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ eorseq pc, r0, #1073741865 @ 0x40000029 │ │ │ │ stmdble sp, {r0, r3, r9, fp, sp} │ │ │ │ subeq pc, r1, #1073741865 @ 0x40000029 │ │ │ │ @@ -50027,17 +50027,17 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x63020 │ │ │ │ @ instruction: 0xf64fd037 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r0, #-1048]! @ 0xfffffbe8 │ │ │ │ @ instruction: 0xf64f4629 │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ - @ instruction: 0xf128002e │ │ │ │ - strht pc, [r8], -r9 @ │ │ │ │ + vshr.s64 q9, q0, #64 │ │ │ │ + @ instruction: 0xf129002e │ │ │ │ + eor pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf0002d7d │ │ │ │ stccs 0, cr8, [sl, #-780]! @ 0xfffffcf4 │ │ │ │ cmnphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002d23 │ │ │ │ stmdbvs r2!, {r0, r2, r7, pc}^ │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ vhsub.s8 d4, d16, d10 │ │ │ │ @@ -50075,22 +50075,22 @@ │ │ │ │ @ instruction: 0x0c02eb00 │ │ │ │ stmdale r0, {r2, r3, r7, r8, sl, lr}^ │ │ │ │ vsub.i8 d18, d0, d0 │ │ │ │ ldmdane r9, {r2, r4, r5, r8, pc} │ │ │ │ ldrdgt pc, [r4, -pc] │ │ │ │ strbtmi r9, [r0], #-769 @ 0xfffffcff │ │ │ │ stclvc 2, cr9, [r9], {0} │ │ │ │ - ldc 2, cr15, [r4], #416 @ 0x1a0 │ │ │ │ + stcl 2, cr15, [ip, #416] @ 0x1a0 │ │ │ │ bls 0x5b614 │ │ │ │ ldrmi r9, [r1], #-2817 @ 0xfffff4ff │ │ │ │ cmnvs r1, r2, lsr #19 │ │ │ │ strtmi r2, [sl], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0x61a26119 │ │ │ │ movwls lr, #1985 @ 0x7c1 │ │ │ │ - @ instruction: 0xff36f244 │ │ │ │ + @ instruction: 0xf84ef245 │ │ │ │ blls 0x5b0b4 │ │ │ │ andscs pc, r5, r2, lsr r8 @ │ │ │ │ svcpl 0x0080f412 │ │ │ │ stmdbvs r1!, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ ldrmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf1a5750a │ │ │ │ stmdbcs r9, {r4, r5, r8} │ │ │ │ @@ -50125,17 +50125,17 @@ │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x63184 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ strble r0, [r7, #1044]! @ 0x414 │ │ │ │ @ instruction: 0xf64f4629 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - cdp2 1, 15, cr15, cr4, cr8, {1} │ │ │ │ + @ instruction: 0xf808f129 │ │ │ │ ldrb r9, [sp, r0, lsl #22] │ │ │ │ smlatbcs r3, r2, r9, r6 │ │ │ │ rsbscc r6, sp, #1073741830 @ 0x40000006 │ │ │ │ ldrb r6, [ip, -r2, lsr #3] │ │ │ │ tstcs r0, r4, lsl #20 │ │ │ │ tstvs r8, r2 │ │ │ │ smlabtne r1, r2, r9, lr │ │ │ │ @@ -50174,40 +50174,40 @@ │ │ │ │ stclcs 14, cr6, [ip, #-180]! @ 0xffffff4c │ │ │ │ stclcs 13, cr2, [sl, #-180]! @ 0xffffff4c │ │ │ │ ldclcs 13, cr2, [fp, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0x572d2d59 │ │ │ │ ldclcs 13, cr2, [r3, #-340] @ 0xfffffeac │ │ │ │ stccs 1, cr5, [sp, #-180]! @ 0xffffff4c │ │ │ │ vmax.s8 d19, d0, d29 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #49 @ 0x31 │ │ │ │ stc2 7, cr15, [r6, #1012]! @ 0x3f4 │ │ │ │ ldrb r9, [r0, -r0, lsl #22]! │ │ │ │ tstcs r0, r4, ror sp │ │ │ │ movwls r6, #2912 @ 0xb60 │ │ │ │ - @ instruction: 0xff18f207 │ │ │ │ + @ instruction: 0xf82cf208 │ │ │ │ blvs 0xfe849634 │ │ │ │ - stc2l 1, cr15, [sl, #-940]! @ 0xfffffc54 │ │ │ │ + cdp2 1, 7, cr15, cr14, cr11, {7} │ │ │ │ andcs r4, r1, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ blls 0x7fc68 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vrecps.f32 q13, q0, q7 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fd0031 │ │ │ │ blls 0x80884 │ │ │ │ stclmi 7, cr14, [r9, #-340]! @ 0xfffffeac │ │ │ │ stclmi 7, cr14, [r9, #-908]! @ 0xfffffc74 │ │ │ │ stclmi 7, cr14, [r9, #-900]! @ 0xfffffc7c │ │ │ │ stclmi 7, cr14, [r9, #-892]! @ 0xfffffc84 │ │ │ │ stclmi 7, cr14, [r9, #-884]! @ 0xfffffc8c │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - blx 0x1f7d70c │ │ │ │ + blx 0xfe47d70e │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ andcs pc, r0, r3, asr ip @ │ │ │ │ ldc2 0, cr15, [lr] │ │ │ │ ldr r9, [ip, -r0, lsl #22]! │ │ │ │ strb r4, [sl, r1, ror #26] │ │ │ │ strb r4, [r8, r1, ror #26] │ │ │ │ strb r4, [r6, r1, ror #26] │ │ │ │ @@ -50216,15 +50216,15 @@ │ │ │ │ strb r4, [r0, r1, ror #26] │ │ │ │ ldr r4, [lr, r1, ror #26]! │ │ │ │ ldr r4, [ip, r1, ror #26]! │ │ │ │ ldr r4, [sl, r1, ror #26]! │ │ │ │ ldr r4, [r8, r1, ror #26]! │ │ │ │ ldr r4, [r6, r1, ror #26]! │ │ │ │ ldr r4, [r4, r1, ror #26]! │ │ │ │ - eorpl pc, r8, pc, asr #4 │ │ │ │ + eorvc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf7fd9300 │ │ │ │ blls 0x80810 │ │ │ │ ldclmi 7, cr14, [sp, #-108] @ 0xffffff94 │ │ │ │ ldclmi 7, cr14, [sp, #-676] @ 0xfffffd5c │ │ │ │ stmibvs r2!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -50238,121 +50238,121 @@ │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faf0d │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0415 │ │ │ │ @ instruction: 0xf64faf05 │ │ │ │ - vshr.s64 d17, d4, #64 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - cdp2 1, 1, cr15, cr2, cr8, {1} │ │ │ │ + @ instruction: 0xff26f128 │ │ │ │ ldrbt r9, [fp], r0, lsl #22 │ │ │ │ addcs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x63378 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr15, {1} │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 7, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf64f4629 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - ldc2l 1, cr15, [r8, #160]! @ 0xa0 │ │ │ │ + @ instruction: 0xff0cf128 │ │ │ │ strbt r9, [r1], r0, lsl #22 │ │ │ │ addcs pc, r6, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdacs r0, {fp, pc} │ │ │ │ mcrge 4, 0, pc, cr7, cr15, {1} @ │ │ │ │ adcvs pc, r8, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ streq r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldclge 5, cr15, [pc, #508]! @ 0x41574 │ │ │ │ @ instruction: 0xf64fb2d2 │ │ │ │ - vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - ldc2l 1, cr15, [lr, #160] @ 0xa0 │ │ │ │ + cdp2 1, 15, cr15, cr2, cr8, {1} │ │ │ │ ldrb r9, [r4, #2816]! @ 0xb00 │ │ │ │ addcs pc, lr, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x633e0 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr5, cr15, {1} │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r1], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 5, pc, cr13, cr15, {3} @ │ │ │ │ - andsne pc, r8, pc, asr #12 │ │ │ │ + andscc pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1289300 │ │ │ │ - blls 0x80ad0 │ │ │ │ + blls 0x80f20 │ │ │ │ @ instruction: 0xf64fe6a3 │ │ │ │ vrshr.s64 d18, d8, #64 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faeef │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ stmdbmi r7, {r0, r1, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - addcs pc, r4, pc, asr #12 │ │ │ │ + rsbsmi pc, ip, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2 1, cr15, [ip, #160]! @ 0xa0 │ │ │ │ + cdp2 1, 12, cr15, cr0, cr8, {1} │ │ │ │ ldrb r9, [sp], r0, lsl #22 │ │ │ │ - stc2l 2, cr15, [lr, #-484] @ 0xfffffe1c │ │ │ │ + mcr2 2, 2, pc, cr14, cr9, {3} @ │ │ │ │ blx 0xfe3ff336 │ │ │ │ - ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, ror #27 │ │ │ │ @ instruction: 0x00965ab4 │ │ │ │ - eorseq r1, r4, r0, ror #25 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, ip, lsr #24 │ │ │ │ - eorseq r1, r4, r4, asr ip │ │ │ │ - eorseq r1, r4, ip, ror ip │ │ │ │ - eorseq r1, r4, r8, lsl #26 │ │ │ │ - eorseq r1, r4, r4, lsr #25 │ │ │ │ - eorseq r1, r4, r4, lsl #24 │ │ │ │ - eorseq r1, r4, r8, asr #23 │ │ │ │ - eorseq r1, r4, r8, lsl ip │ │ │ │ - eorseq r1, r4, r0, asr #24 │ │ │ │ - ldrsbteq r1, [r4], -ip │ │ │ │ - eorseq r1, r4, r8, ror #24 │ │ │ │ - mlaseq r4, r0, ip, r1 │ │ │ │ - eorseq r1, r4, ip, asr #25 │ │ │ │ - ldrshteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r0, lsr #23 │ │ │ │ - eorseq r1, r4, ip, lsl #23 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, ip, lsr #27 │ │ │ │ + eorseq r1, r4, r4, lsr #28 │ │ │ │ + eorseq r1, r4, ip, asr #28 │ │ │ │ + eorseq r1, r4, r4, ror lr │ │ │ │ + eorseq r1, r4, r0, lsl #30 │ │ │ │ + mlaseq r4, ip, lr, r1 │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r0, asr #27 │ │ │ │ + eorseq r1, r4, r0, lsl lr │ │ │ │ + eorseq r1, r4, r8, lsr lr │ │ │ │ + ldrsbteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r0, ror #28 │ │ │ │ + eorseq r1, r4, r8, lsl #29 │ │ │ │ + eorseq r1, r4, r4, asr #29 │ │ │ │ + eorseq r1, r4, ip, ror #29 │ │ │ │ + mlaseq r4, r8, sp, r1 │ │ │ │ + eorseq r1, r4, r4, lsl #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x60541c │ │ │ │ ldmiblt r5!, {r0, r2, r3, r4, r8, r9, fp, sp, lr}^ │ │ │ │ strpl pc, [r0], #1280 @ 0x500 │ │ │ │ - stc2l 2, cr15, [r6], #448 @ 0x1c0 │ │ │ │ + stc2l 2, cr15, [r6, #448]! @ 0x1c0 │ │ │ │ strmi r2, [r6], -ip, lsl #4 │ │ │ │ bvs 0xff85c0f4 │ │ │ │ @ instruction: 0x63213101 │ │ │ │ - stc2l 1, cr15, [sl], {254} @ 0xfe │ │ │ │ + ldc2l 1, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ andcs r6, ip, #35840 @ 0x8c00 │ │ │ │ blcc 0x9a000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ sbcpl r1, r6, r2, asr #17 │ │ │ │ addsvs r7, r5, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x101568 │ │ │ │ sbcne pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 2, cr15, [r6, #-272] @ 0xfffffef0 │ │ │ │ + cdp2 2, 2, cr15, cr14, cr4, {2} │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - eorseq r1, r4, ip, lsl sp │ │ │ │ + eorseq r1, r4, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb986c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010ff8 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stmdacs r2, {r2, r4, ip, lr, pc} │ │ │ │ @@ -50431,17 +50431,17 @@ │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r6], #396 @ 0x18c │ │ │ │ subsle r2, ip, r3, ror fp │ │ │ │ suble r2, r5, r8, ror fp │ │ │ │ eorle r2, r3, ip, ror #22 │ │ │ │ ldrtmi r1, [r4], -r3, ror #24 │ │ │ │ @ instruction: 0x4631461e │ │ │ │ - adcsmi pc, r0, pc, asr #12 │ │ │ │ + adcvs pc, r8, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf8a8f124 │ │ │ │ + @ instruction: 0xf9bcf124 │ │ │ │ blcs 0x5f6b4 │ │ │ │ movwcs sp, #488 @ 0x1e8 │ │ │ │ eorvc r4, fp, r7, lsr r8 │ │ │ │ @ instruction: 0xf9fcf001 │ │ │ │ ldmdavs sl, {r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -50458,47 +50458,47 @@ │ │ │ │ movwcc r3, #29699 @ 0x7403 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ @ instruction: 0xf1031b49 │ │ │ │ andls r0, r6, #8, 4 @ 0x80000000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ - vrsra.s64 d21, d0, #64 │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ movwls r0, #816 @ 0x330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - blx 0xfe57e07a │ │ │ │ + ldc2 2, cr15, [r4], {121} @ 0x79 │ │ │ │ str r4, [pc, r5, lsl #8]! │ │ │ │ strtmi r9, [r8], -r6, lsl #22 │ │ │ │ @ instruction: 0x4634491c │ │ │ │ andls r1, r6, #1664 @ 0x680 │ │ │ │ blne 0x129b714 │ │ │ │ andcs r9, r1, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0x13b8f644 │ │ │ │ + movscc pc, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vcge.s , , │ │ │ │ - strmi pc, [r5], #-2943 @ 0xfffff481 │ │ │ │ + strmi pc, [r5], #-3199 @ 0xfffff381 │ │ │ │ stcls 7, cr14, [r6], {154} @ 0x9a │ │ │ │ ldmdbmi r2, {r3, r5, r9, sl, lr} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r3, r1, #117440512 @ 0x7000000 │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ strtmi r1, [r7], -r9, asr #22 │ │ │ │ - stcmi 6, cr15, [r4], #316 @ 0x13c │ │ │ │ + ldcvs 6, cr15, [ip], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf854340c │ │ │ │ ldc 12, cr14, [r7, #16] │ │ │ │ @ instruction: 0xf8cd7b00 │ │ │ │ @ instruction: 0xf8cde010 │ │ │ │ stc 0, cr12, [sp] │ │ │ │ strls r7, [r6], #-2818 @ 0xfffff4fe │ │ │ │ - blx 0x187e0e2 │ │ │ │ + stc2l 2, cr15, [r0], #-484 @ 0xfffffe1c │ │ │ │ strmi r4, [r5], #-1588 @ 0xfffff9cc │ │ │ │ vaba.s q15, , q13 │ │ │ │ - svclt 0x0000fbc5 │ │ │ │ + svclt 0x0000fcc5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, ip, ror #21 │ │ │ │ addseq r6, r6, ip, ror #23 │ │ │ │ blcs 0x5b824 │ │ │ │ push {r0, r1, r5, r6, ip, lr, pc} │ │ │ │ vst2.8 {d20-d21}, [pc :256], r0 │ │ │ │ bl 0xfeb98924 │ │ │ │ @@ -50547,36 +50547,36 @@ │ │ │ │ stmdavs fp!, {r2, r8, fp, ip, lr, pc} │ │ │ │ mlacc r0, r3, r8, pc @ │ │ │ │ andle r2, r6, r3, asr #22 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0014830 │ │ │ │ @ instruction: 0xf001b819 │ │ │ │ @ instruction: 0xf64fb817 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vshr.s64 q11, q0, #64 │ │ │ │ andlt r0, r2, lr, lsr #32 │ │ │ │ ldmdami r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ blt 0xfeeff7ec │ │ │ │ bfi r2, r6, #6, #20 │ │ │ │ ldrb r2, [r7, r4, lsr #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb98a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0x46050496 │ │ │ │ vadd.i64 d22, d2, d16 │ │ │ │ - @ instruction: 0xf04ff907 │ │ │ │ + @ instruction: 0xf04ffa07 │ │ │ │ vqsub.s8 , q8, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ mlavs r2, r2, r3, r0 │ │ │ │ cmplt ip, ip, lsl r8 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xffd6f7d1 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf920f0d5 │ │ │ │ + blx 0xd7db94 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0324038 │ │ │ │ svclt 0x0000bc63 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98a5c │ │ │ │ @@ -50587,19 +50587,19 @@ │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stclle 3, cr0, [ip, #-0] │ │ │ │ movwcs r2, #1552 @ 0x610 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ stmdbge r1, {r1, r3, r5, r6, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ - blx 0x67e26c │ │ │ │ + blx 0x67e26e │ │ │ │ blle 0xbc90a0 │ │ │ │ - @ instruction: 0xf974f11f │ │ │ │ - @ instruction: 0xf11c4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe27dd10 │ │ │ │ + @ instruction: 0xf11d4620 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf645d16c │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf7fd0596 │ │ │ │ strtmi pc, [r8], -r1, asr #16 │ │ │ │ stc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ orrpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ bvs 0xff70a0bc │ │ │ │ @@ -50612,121 +50612,121 @@ │ │ │ │ blls 0x19b93c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 123) │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , , q8 │ │ │ │ - stmdavs r3, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vmls.f16 , q14, q8 │ │ │ │ + stmdavs r3, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r3, r4, lsl #22 │ │ │ │ - adcvs pc, ip, pc, asr #12 │ │ │ │ - eoreq pc, lr, r0, asr #5 │ │ │ │ + adceq pc, r4, r0, asr #4 │ │ │ │ + eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf984f7cf │ │ │ │ vmax.s d20, d2, d24 │ │ │ │ - mulcs r0, r1, r8 │ │ │ │ + mulcs r0, r1, r9 │ │ │ │ @ instruction: 0x4617e7df │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ vmin.s d20, d8, d1 │ │ │ │ - @ instruction: 0x1e04f9d1 │ │ │ │ + @ instruction: 0x1e04fad1 │ │ │ │ @ instruction: 0xf645db1e │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf11f0596 │ │ │ │ - @ instruction: 0xf646f929 │ │ │ │ + @ instruction: 0xf646fa3d │ │ │ │ @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0xf7fc0696 │ │ │ │ qsub8mi pc, r8, fp @ │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ orrpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ bvs 0xff70a148 │ │ │ │ @ instruction: 0xf7fe711a │ │ │ │ @ instruction: 0x4603f93f │ │ │ │ stmib r5, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ eorsvs r3, r4, r1, lsl #6 │ │ │ │ - @ instruction: 0xf960f205 │ │ │ │ + blx 0x1d7e16c │ │ │ │ @ instruction: 0xe7b76070 │ │ │ │ - mrc2 2, 6, pc, cr6, cr11, {1} │ │ │ │ + @ instruction: 0xffeef23b │ │ │ │ blcs 0x15b970 │ │ │ │ @ instruction: 0xf64fd0d4 │ │ │ │ - vmla.i d20, d16, d0[6] │ │ │ │ + vmla.i d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7cf002e │ │ │ │ strb pc, [r7, sp, asr #18] @ │ │ │ │ - blx 0xfe37e35c │ │ │ │ - sbcsmi pc, ip, pc, asr #12 │ │ │ │ + blx 0xfe37e35e │ │ │ │ + sbcsvs pc, r4, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf944f7cf │ │ │ │ vmax.s d20, d2, d16 │ │ │ │ - sbfx pc, r1, #16, #28 │ │ │ │ + sbfx pc, r1, #18, #28 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ umulllt r0, r2, r6, r4 │ │ │ │ subne lr, ip, #212, 18 @ 0x350000 │ │ │ │ ldrdeq pc, [ip, -r4]! │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ @ instruction: 0xf8d4b978 │ │ │ │ @ instruction: 0xf1fe0134 │ │ │ │ - @ instruction: 0x2000f9bd │ │ │ │ + ldrdcs pc, [r0], -r1 │ │ │ │ teqpeq r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6412200 │ │ │ │ vorr.i32 d22, #9 @ 0x00000009 │ │ │ │ andls r0, r1, r4, lsl #2 │ │ │ │ ldc2l 7, cr15, [r6, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0xf0d49801 │ │ │ │ - @ instruction: 0xf64ffe51 │ │ │ │ + @ instruction: 0xf64fff65 │ │ │ │ vrsra.s64 q8, q6, #64 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - mrc2 1, 5, pc, cr8, cr14, {0} │ │ │ │ + @ instruction: 0xffccf11e │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6462300 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0xf04f0496 │ │ │ │ @ instruction: 0xf88d35ff │ │ │ │ blmi 0x70da38 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vhadd.s d14, d11, d8 │ │ │ │ - stmdavs r3, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00042b68 │ │ │ │ stmdavs r3, {r0, r2, r5, sp, lr} │ │ │ │ @ instruction: 0xd1222b04 │ │ │ │ movwcs r6, #2080 @ 0x820 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vrhadd.s d16, d8, d3 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0018dbed │ │ │ │ muleq r3, sp, r8 │ │ │ │ blmi 0x3b5aa0 │ │ │ │ blls 0x9bad0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xffd2f271 │ │ │ │ + @ instruction: 0xf8d2f272 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f6023 │ │ │ │ @ instruction: 0xe7e630ff │ │ │ │ - @ instruction: 0xf9fcf279 │ │ │ │ + blx 0xfff7e47c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ @ instruction: 0xf1b0ffad │ │ │ │ svclt 0x00183fff │ │ │ │ @@ -50740,23 +50740,23 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr0, {7} │ │ │ │ @ instruction: 0xf646dd10 │ │ │ │ @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0x46050696 │ │ │ │ movwcs r6, #2096 @ 0x830 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0x8fe4d0 │ │ │ │ + blx 0x8fe4d2 │ │ │ │ blle 0x2cbaf4 │ │ │ │ strmi r1, [r5], #-2596 @ 0xfffff5dc │ │ │ │ ldclle 12, cr2, [r3] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , , q8 │ │ │ │ - stmdavs r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscle r2, r7, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -50770,15 +50770,15 @@ │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf646b1bb │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0x46040396 │ │ │ │ tstlt r8, r8, asr r8 │ │ │ │ vcgt.s d25, d4, d3 │ │ │ │ - blls 0x13fc5c │ │ │ │ + blls 0x14005c │ │ │ │ blcs 0x5bbd8 │ │ │ │ @ instruction: 0xf64fdb09 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ blmi 0x8b0868 │ │ │ │ umaalcc pc, r4, r3, r8 @ │ │ │ │ blmi 0x7f0150 │ │ │ │ @@ -50788,87 +50788,87 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ stmdage r4, {r0, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf64f9101 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ tstls r0, lr, lsr #2 │ │ │ │ vmin.s d20, d9, d9 │ │ │ │ - stmdage r4, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r4, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d6f7fd │ │ │ │ movwcs r4, #2575 @ 0xa0f │ │ │ │ subcc pc, r4, r2, lsl #17 │ │ │ │ @ instruction: 0xf64fe7db │ │ │ │ vrsra.s64 d18, d20, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ rsclt sp, r1, #843055104 @ 0x32400000 │ │ │ │ - rscsmi pc, r8, pc, asr #12 │ │ │ │ + rscsvs pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf9a8f128 │ │ │ │ + blx 0xfef7e094 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000f94b │ │ │ │ + svclt 0x0000fa4b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - svclt 0x0000fdb9 │ │ │ │ + svclt 0x0000fed1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ strtcs pc, [r0], #1605 @ 0x645 │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r9], r4, asr #1 │ │ │ │ blmi 0x1e2d444 │ │ │ │ strmi r4, [sp], -r0, lsl #13 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9343 │ │ │ │ vcgt.s32 d16, d7, d0 │ │ │ │ - stmdavc r3!, {r1, r4, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r1, r3, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ suble r2, r2, r0, lsl #22 │ │ │ │ ldrbcc pc, [r0, r6, asr #12]! @ │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ blcs 0x5bd50 │ │ │ │ @ instruction: 0xf1b9db3b │ │ │ │ andle r0, r9, r0, lsl #30 │ │ │ │ bls 0x134aa80 │ │ │ │ @ instruction: 0xf1074649 │ │ │ │ - vhadd.s d16, d24, d24 │ │ │ │ - blls 0x1381aa8 │ │ │ │ + vhadd.s d16, d25, d24 │ │ │ │ + blls 0x137fea8 │ │ │ │ smlawtcc r8, r7, r8, pc @ │ │ │ │ tstcs r0, r0, asr #12 │ │ │ │ - mrc2 0, 7, pc, cr12, cr4, {6} │ │ │ │ + @ instruction: 0xf810f0d5 │ │ │ │ @ instruction: 0xf0324640 │ │ │ │ vstrcs s30, [r0, #-276] @ 0xfffffeec │ │ │ │ ldmdavs r8!, {r0, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ blle 0x8cbc98 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ movwcs r6, #291 @ 0x123 │ │ │ │ vqadd.s64 d22, d19, d27 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4634dd11 │ │ │ │ @ instruction: 0xf8141835 │ │ │ │ @ instruction: 0xf7ff0b01 │ │ │ │ adcmi pc, ip, #245760 @ 0x3c000 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldmdavs r8!, {r0, r1, r8, r9, fp, ip, sp, pc} │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vmin.s d20, d3, d17 │ │ │ │ - stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbsle sp, sl, sp, ror #25 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eorsvs r2, fp, r0 │ │ │ │ strtmi lr, [r8], -r0 │ │ │ │ ldmdavs sl, {r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -50883,19 +50883,19 @@ │ │ │ │ strbmi lr, [r0], -r8, ror #15 │ │ │ │ @ instruction: 0xf8a8f7ff │ │ │ │ @ instruction: 0xf8934b40 │ │ │ │ blcs 0x4de2c │ │ │ │ blmi 0xff6004 │ │ │ │ blvs 0x16d35c4 │ │ │ │ @ instruction: 0xf0d49200 │ │ │ │ - @ instruction: 0xf64ffc9f │ │ │ │ - vmla.f d16, d16, d0[1] │ │ │ │ + @ instruction: 0xf64ffdb3 │ │ │ │ + vsra.s64 d18, d28, #64 │ │ │ │ strmi r0, [r2], -lr, lsr #2 │ │ │ │ vadd.i8 d9, d8, d0 │ │ │ │ - blmi 0xe406e8 │ │ │ │ + blmi 0xe40b38 │ │ │ │ blvs 0x1693640 │ │ │ │ mrc2 7, 4, pc, cr6, cr14, {7} │ │ │ │ blvs 0x1654a18 │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ ldrdcc lr, [r1, -r0] │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ subvs sp, r2, sp, lsr r2 │ │ │ │ @@ -50903,15 +50903,15 @@ │ │ │ │ ldrdcs r5, [r0, -r1] │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf1ba54d1 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ blvs 0x1714a18 │ │ │ │ suble r2, r5, r0, lsl #22 │ │ │ │ movwls r4, #1616 @ 0x650 │ │ │ │ - blx 0x97e71e │ │ │ │ + stc2 2, cr15, [r4], #-416 @ 0xfffffe60 │ │ │ │ strmi r9, [r2], -r0, lsl #22 │ │ │ │ ldrdeq lr, [r1, -r3] │ │ │ │ addmi r1, sl, #36864 @ 0x9000 │ │ │ │ ldmdavs r9, {r0, r3, r5, r9, ip, lr, pc} │ │ │ │ @ instruction: 0x0c01eb00 │ │ │ │ tsteq r2, sl, lsl #22 │ │ │ │ andle r4, r3, #140, 10 @ 0x23000000 │ │ │ │ @@ -50924,54 +50924,54 @@ │ │ │ │ strmi r6, [sl], #-2137 @ 0xfffff7a7 │ │ │ │ ldmdavs fp, {r1, r3, r4, r6, sp, lr} │ │ │ │ ldrpl r2, [r9], #256 @ 0x100 │ │ │ │ stc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ movwcs r4, #2581 @ 0xa15 │ │ │ │ subcc pc, r4, r2, lsl #17 │ │ │ │ ldmdavs r8!, {r0, r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - mcr2 2, 1, pc, cr14, cr1, {3} @ │ │ │ │ + @ instruction: 0xff2ef271 │ │ │ │ eorscs lr, fp, #128, 14 @ 0x2000000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - blx 0xfe1fe5fa │ │ │ │ + ldc2 2, cr15, [sl], {7} │ │ │ │ ldrmi lr, [r8], -r3, asr #15 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x46194652 │ │ │ │ - @ instruction: 0xf970f207 │ │ │ │ + blx 0xfe17e608 │ │ │ │ ldrbmi lr, [r1], -r6, ror #15 │ │ │ │ movwls r4, #5728 @ 0x1660 │ │ │ │ vhsub.s32 d25, d7, d0 │ │ │ │ - ldmib sp, {r1, r2, r3, r5, r6, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r1, r2, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ ldrb r2, [r7, r0, lsl #6] │ │ │ │ @ instruction: 0x46184651 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - blx 0xfed7e628 │ │ │ │ + blx 0xff27e62a │ │ │ │ vaba.s q15, , q3 │ │ │ │ - svclt 0x0000f83f │ │ │ │ + svclt 0x0000f93f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ @ instruction: 0xf0ddfeef │ │ │ │ - mcrne 12, 2, pc, cr3, cr15, {4} @ │ │ │ │ + mcrne 13, 2, pc, cr3, cr3, {5} @ │ │ │ │ stmdble r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - ldc2 0, cr15, [ip], {212} @ 0xd4 │ │ │ │ + ldc2 0, cr15, [r0, #-848]! @ 0xfffffcb0 │ │ │ │ andlt r9, r4, r3, lsl #18 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stclt 1, cr15, [r4], {30} │ │ │ │ + ldclt 1, cr15, [r8, #120] @ 0x78 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ umulllt r0, r5, r6, r3 │ │ │ │ strcs r4, [r0], #-2076 @ 0xfffff7e4 │ │ │ │ @@ -50981,315 +50981,315 @@ │ │ │ │ @ instruction: 0xf646b1fa │ │ │ │ vrshr.s64 , q8, #64 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9} │ │ │ │ blle 0x65292c │ │ │ │ strpl pc, [r0, #1283] @ 0x503 │ │ │ │ umaalcc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0x4608b19b │ │ │ │ - blx 0xff6fe206 │ │ │ │ + stc2l 0, cr15, [lr], #848 @ 0x350 │ │ │ │ ldrmi r2, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf64f9001 │ │ │ │ - vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ stmdage r2, {r1, r2, r3, r5, r9} │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - @ instruction: 0xff78f278 │ │ │ │ + @ instruction: 0xf878f279 │ │ │ │ @ instruction: 0xf7fca802 │ │ │ │ @ instruction: 0xf885ff4d │ │ │ │ blmi 0x251fe8 │ │ │ │ blls 0x11bf44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffccf278 │ │ │ │ + @ instruction: 0xf8ccf279 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrdlt r4, [ip], r4 @ │ │ │ │ andcs r4, r0, #143654912 @ 0x8900000 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 2, 13, cr15, cr4, cr5, {0} │ │ │ │ + @ instruction: 0xffe8f205 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf88d4682 │ │ │ │ stccs 0, cr3, [r0], {23} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ - strvs pc, [ip, r2, asr #4]! │ │ │ │ + streq pc, [r4, r2, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - ldrpl pc, [r8], pc, asr #12 │ │ │ │ + ldrvc pc, [r0], pc, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ands r0, r0, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, sp, lr} │ │ │ │ stmdavs r0!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d464b │ │ │ │ @ instruction: 0xf1140217 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4620d07c │ │ │ │ - @ instruction: 0xfff8f205 │ │ │ │ + @ instruction: 0xf90cf206 │ │ │ │ svcmi 0x0004f855 │ │ │ │ ldrtmi fp, [r9], -r4, asr #3 │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - cdp2 2, 10, cr15, cr10, cr5, {0} │ │ │ │ + @ instruction: 0xffbef205 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ vadd.i8 d6, d9, d0 │ │ │ │ - stmdacs r0, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs fp!, {r1, r5, r6, r7, ip, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ rschi pc, lr, r0, asr #32 │ │ │ │ ldrmi r4, [r8], r0, lsr #12 │ │ │ │ - @ instruction: 0xffe0f205 │ │ │ │ + @ instruction: 0xf8f4f206 │ │ │ │ svcmi 0x0004f855 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ strtmi r2, [r1], -sl, lsl #4 │ │ │ │ vmax.s8 q2, , q0 │ │ │ │ - cdpne 8, 0, cr15, cr6, cr13, {6} │ │ │ │ + @ instruction: 0x1e06f9e1 │ │ │ │ strtmi sp, [r2], -ip, ror #26 │ │ │ │ andcs r2, r2, r1, lsl #2 │ │ │ │ strmi lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf86cf278 │ │ │ │ + @ instruction: 0xf96cf278 │ │ │ │ vmull.p8 , d0, d5 │ │ │ │ @ instruction: 0xf11e8177 │ │ │ │ - @ instruction: 0x4628fdd3 │ │ │ │ - ldc2 1, cr15, [r2, #120] @ 0x78 │ │ │ │ + strtmi pc, [r8], -r7, ror #29 │ │ │ │ + mcr2 1, 5, pc, cr6, cr14, {0} @ │ │ │ │ andscs sl, r0, #114688 @ 0x1c000 │ │ │ │ movwcs r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf8ad9408 │ │ │ │ blt 0x1d0e05c │ │ │ │ andscc pc, lr, sp, lsr #17 │ │ │ │ - mcr2 2, 4, pc, cr0, cr7, {3} @ │ │ │ │ + @ instruction: 0xff80f277 │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ tstcs r1, fp, asr #2 │ │ │ │ - vmax.s d20, d7, d24 │ │ │ │ - stmdacs r0, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vmax.s d20, d8, d24 │ │ │ │ + stmdacs r0, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ cmnphi r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ mulsvc r7, sp, r8 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ strbmi r8, [r2], -r3, asr #1 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldc2 7, cr15, [ip], {255} @ 0xff │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vhadd.s8 q12, q8, q13 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0x4619461a │ │ │ │ ldc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ands r2, r5, r1, lsl #8 │ │ │ │ - adcpl pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + addsvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - teqppl r8, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + teqpvc r0, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f9200 │ │ │ │ - vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ strbmi r0, [r8], -lr, lsr #2 │ │ │ │ rscvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffbaf122 │ │ │ │ - vmax.s8 d4, d5, d16 │ │ │ │ - strcs pc, [r0], #-3963 @ 0xfffff085 │ │ │ │ - vmin.s8 q2, , q0 │ │ │ │ - blmi 0x1f81e4c │ │ │ │ + @ instruction: 0xf8cef123 │ │ │ │ + vmax.s8 d4, d6, d16 │ │ │ │ + strcs pc, [r0], #-2191 @ 0xfffff771 │ │ │ │ + vmin.s8 q2, q3, q0 │ │ │ │ + blmi 0x1f8029c │ │ │ │ blls 0x31c0dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r4, asr #2 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - @ instruction: 0xf970f207 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe17e8bc │ │ │ │ + cmppmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [r0], -r4, lsl #12 │ │ │ │ - stc2l 2, cr15, [sl, #416]! @ 0x1a0 │ │ │ │ + cdp2 2, 14, cr15, cr10, cr8, {3} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ bl 0xfe862384 │ │ │ │ stcne 3, cr0, [r5], {8} │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ blcs 0x62408 │ │ │ │ ldrmi fp, [pc], -r8, lsr #31 │ │ │ │ strbmi sp, [r0], -r5, lsl #20 │ │ │ │ vcgt.s32 d25, d8, d3 │ │ │ │ - blls 0x1406b8 │ │ │ │ + blls 0x140ab8 │ │ │ │ ldmib r4, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ bne 0xfe28a4e0 │ │ │ │ vqsub.s8 d20, d16, d25 │ │ │ │ stmdavs r0!, {r0, r2, r3, r5, r7, pc} │ │ │ │ movweq lr, #31496 @ 0x7b08 │ │ │ │ addsmi r4, r8, #16, 8 @ 0x10000000 │ │ │ │ stmibne r3, {r0, r1, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0c04598 │ │ │ │ ldrtmi r8, [sl], -sl, lsr #1 │ │ │ │ @ instruction: 0xf7ce4641 │ │ │ │ stmdavs r3!, {r6, fp, sp, lr, pc}^ │ │ │ │ ldrmi r2, [pc], #-512 @ 0x42104 │ │ │ │ rsbvs r6, r7, r3, lsr #16 │ │ │ │ @ instruction: 0xf11e55da │ │ │ │ - @ instruction: 0xf64bfb2f │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64bfc43 │ │ │ │ + vmla.f d20, d0, d0[2] │ │ │ │ @ instruction: 0x46020130 │ │ │ │ vmax.s8 d4, d8, d16 │ │ │ │ - strtmi pc, [r8], -pc, lsr #17 │ │ │ │ - @ instruction: 0xf950f268 │ │ │ │ + strtmi pc, [r8], -r3, asr #19 │ │ │ │ + blx 0x147eac4 │ │ │ │ ldmib r4, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ bne 0xfe70ad30 │ │ │ │ rsbsle r4, sp, #152, 4 @ 0x80000009 │ │ │ │ stmibne fp!, {r5, fp, sp, lr}^ │ │ │ │ addsmi r4, r8, #16, 8 @ 0x10000000 │ │ │ │ stmibne r3, {r0, r1, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0c0429d │ │ │ │ strtmi r8, [r9], -r9, lsl #1 │ │ │ │ @ instruction: 0xf7ce463a │ │ │ │ stmdavs r3!, {r1, r3, r4, fp, sp, lr, pc}^ │ │ │ │ stmdavs r2!, {r8, sp} │ │ │ │ rsbvs r4, r3, fp, lsr r4 │ │ │ │ stmdavs r0!, {r0, r4, r6, r7, sl, ip, lr} │ │ │ │ @ instruction: 0xf12e4649 │ │ │ │ - @ instruction: 0x4605fc9b │ │ │ │ + strmi pc, [r5], -pc, lsr #27 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - cdp2 2, 13, cr15, cr6, cr6, {0} │ │ │ │ + @ instruction: 0xffeaf206 │ │ │ │ @ instruction: 0xf6ff2d00 │ │ │ │ smlsldx sl, fp, ip, pc @ │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf64f022e │ │ │ │ - vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6412300 │ │ │ │ - vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ - @ instruction: 0xf12212d9 │ │ │ │ - @ instruction: 0xe763ff1f │ │ │ │ + @ instruction: 0xf12312d9 │ │ │ │ + @ instruction: 0xe763f833 │ │ │ │ ldrbtcc pc, [r0], #1606 @ 0x646 @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ strls r4, [r6, -r0, asr #12] │ │ │ │ strbvs lr, [fp, #-2500] @ 0xfffff63c │ │ │ │ - ldc2 2, cr15, [r6, #-16]! │ │ │ │ + cdp2 2, 4, cr15, cr10, cr4, {0} │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ stmdage r6, {r8, r9, ip, pc} │ │ │ │ teqpcs r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf641463b │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ - @ instruction: 0xf64f0204 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ - @ instruction: 0xf120012e │ │ │ │ - @ instruction: 0xe733f8d1 │ │ │ │ + vhsub.s8 d16, d0, d4 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ + @ instruction: 0xf120012f │ │ │ │ + ldr pc, [r3, -r5, ror #19]! │ │ │ │ rscsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ - vmla.f d21, d0, d0[3] │ │ │ │ + vmla.f d23, d0, d0[1] │ │ │ │ @ instruction: 0xf641012e │ │ │ │ - vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ tstls r0, r4, lsr r3 │ │ │ │ - teqppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 1, 15, cr15, cr0, cr2, {1} │ │ │ │ + @ instruction: 0xf804f123 │ │ │ │ @ instruction: 0x4648e737 │ │ │ │ - addvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ - eoreq pc, lr, #192, 4 │ │ │ │ - teqppl r8, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + rsbseq pc, r8, #64, 4 │ │ │ │ + eoreq pc, pc, #192, 4 │ │ │ │ + teqpvc r0, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f9200 │ │ │ │ - vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf12212f3 │ │ │ │ - @ instruction: 0xe724fedd │ │ │ │ + @ instruction: 0xe724fff1 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - ldc2 1, cr15, [r8], #-184 @ 0xffffff48 │ │ │ │ + stc2l 1, cr15, [ip, #-184] @ 0xffffff48 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ @ instruction: 0xe799d09e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r9], -sl, lsr #12 │ │ │ │ - vmax.s8 d4, d6, d16 │ │ │ │ - str pc, [ip, r9, asr #30] │ │ │ │ + vmax.s8 d4, d7, d16 │ │ │ │ + @ instruction: 0xe78cf85d │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - @ instruction: 0xff42f206 │ │ │ │ + @ instruction: 0xf856f207 │ │ │ │ @ instruction: 0x463ae75f │ │ │ │ vmax.s32 q10, , │ │ │ │ - ldrb lr, [r4, -r2, asr #20] │ │ │ │ + @ instruction: 0xe754eb5a │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ - b 0xf7ebf8 │ │ │ │ + bl 0x157ebf8 │ │ │ │ svclt 0x0000e775 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0x4641461a │ │ │ │ vmax.s8 d4, d7, d16 │ │ │ │ - @ instruction: 0xf11ef883 │ │ │ │ - @ instruction: 0xf64bfa7d │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf11ef997 │ │ │ │ + @ instruction: 0xf64bfb91 │ │ │ │ + vmla.f d20, d0, d0[2] │ │ │ │ @ instruction: 0x46020130 │ │ │ │ - vmax.s8 d4, d7, d16 │ │ │ │ - qsub8mi pc, r9, sp @ │ │ │ │ + vmax.s8 d4, d8, d16 │ │ │ │ + @ instruction: 0x4629f911 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmax.s8 d4, d7, d16 │ │ │ │ - @ instruction: 0xe762f873 │ │ │ │ - blx 0xf7eb80 │ │ │ │ - @ instruction: 0xf64f4602 │ │ │ │ - vqdmlal.s q11, d0, d0[3] │ │ │ │ - movwls r0, #4910 @ 0x132e │ │ │ │ + strb pc, [r2, -r7, lsl #19]! @ │ │ │ │ + blx 0x157eb82 │ │ │ │ + vmax.s8 d20, d0, d2 │ │ │ │ + vqdmlal.s q8, d0, d0[1] │ │ │ │ + movwls r0, #4911 @ 0x132f │ │ │ │ blmi 0x6d3bc4 │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - teqppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 1, 12, cr15, cr2, cr2, {1} │ │ │ │ + @ instruction: 0xffd6f122 │ │ │ │ vmax.s d20, d1, d24 │ │ │ │ - @ instruction: 0xe6d2fbb7 │ │ │ │ - blx 0x97ebb0 │ │ │ │ - teqpvs r4, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ - msreq CPSR_fsx, #192, 4 │ │ │ │ + @ instruction: 0xe6d2fcb7 │ │ │ │ + blx 0xf7ebb2 │ │ │ │ + msreq CPSR_fs, #64, 4 │ │ │ │ + msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64f9301 │ │ │ │ - vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ stmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ andls r4, r0, #72, 12 @ 0x4800000 │ │ │ │ rsbsne pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1224b0a │ │ │ │ - ldrt pc, [lr], fp, lsr #29 @ │ │ │ │ - blx 0x47ebd8 │ │ │ │ - @ instruction: 0xf64f4602 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - movwls r0, #4910 @ 0x132e │ │ │ │ + @ instruction: 0xe6beffbf │ │ │ │ + blx 0xa7ebda │ │ │ │ + vmax.s8 d20, d0, d2 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + movwls r0, #4911 @ 0x132f │ │ │ │ blmi 0x153c1c │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ addne pc, r5, #64, 4 │ │ │ │ vaba.s q15, q12, q1 │ │ │ │ - svclt 0x0000fdc3 │ │ │ │ - eorseq r1, r4, r8, asr #26 │ │ │ │ + svclt 0x0000fec3 │ │ │ │ + eorseq r1, r4, r0, asr #30 │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb3ab781b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ stmdavs r3!, {r1, r2, r4, r7, sl} │ │ │ │ blle 0x5ccf38 │ │ │ │ umullscc pc, r0, r4, r8 @ │ │ │ │ ldrdcs fp, [r1, -r3] │ │ │ │ orrseq pc, r8, #4, 2 │ │ │ │ strmi r2, [r8], -r0, lsl #4 │ │ │ │ - mrrc2 1, 1, pc, r2, cr14 @ │ │ │ │ + stc2l 1, cr15, [r6, #-120]! @ 0xffffff88 │ │ │ │ blle 0x48c350 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ vqadd.s32 d19, d31, d4 │ │ │ │ - @ instruction: 0xf8c4fd6d │ │ │ │ + @ instruction: 0xf8c4fe6d │ │ │ │ @ instruction: 0xf11e00a0 │ │ │ │ - @ instruction: 0xf8c4fa05 │ │ │ │ + @ instruction: 0xf8c4fb19 │ │ │ │ andcs r0, r0, r4, lsr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8c42306 │ │ │ │ mulcs r0, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -51317,61 +51317,61 @@ │ │ │ │ @ instruction: 0xf8d4db2e │ │ │ │ @ instruction: 0x460e3094 │ │ │ │ @ instruction: 0xf0001c4a │ │ │ │ pkhtbmi r8, r1, r7, asr #1 │ │ │ │ @ instruction: 0xf0002b06 │ │ │ │ bllt 0xfe8a277c │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ - blx 0x77edba │ │ │ │ + ldc2 2, cr15, [ip], {113} @ 0x71 │ │ │ │ addpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ blvs 0x513e48 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ bvs 0xff5227a8 │ │ │ │ ldrdcs pc, [r0], r4 @ │ │ │ │ addsmi r6, r1, #1638400 @ 0x190000 │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdacs r0, {r3, r4, r8, fp, ip, sp, lr} │ │ │ │ rscshi pc, ip, r0 │ │ │ │ @ instruction: 0xa09cf8d4 │ │ │ │ - stc2 2, cr15, [sl, #-444] @ 0xfffffe44 │ │ │ │ + cdp2 2, 0, cr15, cr10, cr15, {3} │ │ │ │ ldrdcc pc, [ip], -fp @ │ │ │ │ sub r6, r2, r8, lsl r0 │ │ │ │ vmin.s q10, , q0 │ │ │ │ - @ instruction: 0x4648faff │ │ │ │ + @ instruction: 0x4648fbff │ │ │ │ @ instruction: 0xf9e6f7ff │ │ │ │ ldmdavs sl, {r1, r3, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, fp, r0, asr #32 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d48ff0 │ │ │ │ vqadd.s64 d16, d17, d12 │ │ │ │ - @ instruction: 0xf505fae7 │ │ │ │ + @ instruction: 0xf505fbe7 │ │ │ │ movwcs r5, #4736 @ 0x1280 │ │ │ │ addscc pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xa098f8d4 │ │ │ │ @ instruction: 0xf8924693 │ │ │ │ stmib r4, {r2, r6, ip, sp}^ │ │ │ │ blcs 0x5bd18 │ │ │ │ addhi pc, r6, r0 │ │ │ │ @ instruction: 0xf0d46b57 │ │ │ │ - @ instruction: 0xf0d4fafd │ │ │ │ - strdls pc, [r5], -r1 │ │ │ │ - ldc2l 2, cr15, [r4], {111} @ 0x6f │ │ │ │ + @ instruction: 0xf0d4fc11 │ │ │ │ + andls pc, r5, r5, lsl #20 │ │ │ │ + ldc2l 2, cr15, [r4, #444] @ 0x1bc │ │ │ │ @ instruction: 0xf11e4680 │ │ │ │ - bls 0x1c0a48 │ │ │ │ + bls 0x1c0e98 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf64f8001 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - ldrtmi r0, [r8], -lr, lsr #2 │ │ │ │ + vhadd.s8 d24, d0, d1 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ + ldrtmi r0, [r8], -pc, lsr #2 │ │ │ │ vmax.s8 d9, d7, d0 │ │ │ │ - @ instruction: 0xf7fdfeb3 │ │ │ │ + @ instruction: 0xf7fdffc7 │ │ │ │ movwcs pc, #2443 @ 0x98b @ │ │ │ │ subcc pc, r4, fp, lsl #17 │ │ │ │ movwcs r6, #4259 @ 0x10a3 │ │ │ │ @ instruction: 0xf8d4612b │ │ │ │ blcs 0x1ce710 │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ @@ -51383,150 +51383,150 @@ │ │ │ │ andeq r2, r4, r3, lsr #10 │ │ │ │ andeq r2, r4, r5, lsl #10 │ │ │ │ andeq r2, r4, r5, lsr #8 │ │ │ │ blcs 0x5c778 │ │ │ │ stmdavs r0!, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vorn d16, d3, d11 │ │ │ │ - stmdacs r1, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf89dd156 │ │ │ │ @ instruction: 0xf7fe001b │ │ │ │ ldrb pc, [r8, r9, ror #25] @ │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4650011b │ │ │ │ @ instruction: 0xf88d2365 │ │ │ │ vqadd.s64 d19, d3, d11 │ │ │ │ - stmdacs r1, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs sp, #24902 @ 0x6146 │ │ │ │ addscc pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #52690944 @ 0x3240000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r4, #80, 12 @ 0x5000000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - stc2 2, cr15, [ip], {115} @ 0x73 │ │ │ │ + stc2 2, cr15, [ip, #460] @ 0x1cc │ │ │ │ teqle r7, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xe7ba3094 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4650011b │ │ │ │ - blx 0x187ef1c │ │ │ │ + blx 0x187ef1e │ │ │ │ @ instruction: 0xd12b2801 │ │ │ │ mulscc fp, sp, r8 │ │ │ │ rscle r2, r0, r4, ror #22 │ │ │ │ rscle r2, sp, r5, ror #22 │ │ │ │ @ instruction: 0xd12c2b61 │ │ │ │ addseq pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #43778048 @ 0x29c0000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r1, #80, 12 @ 0x5000000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - stc2l 2, cr15, [sl], #-460 @ 0xfffffe34 │ │ │ │ + stc2l 2, cr15, [sl, #-460]! @ 0xfffffe34 │ │ │ │ tstle r5, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ @ instruction: 0xe7983094 │ │ │ │ vmin.s q10, , q0 │ │ │ │ - ldrb pc, [r1, -pc, asr #20] @ │ │ │ │ + ldrb pc, [r1, -pc, asr #22] @ │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ blcs 0x12e2d4 │ │ │ │ @ instruction: 0xf8d4d12b │ │ │ │ vqadd.s64 d16, d17, d8 │ │ │ │ - @ instruction: 0xf8d4fa45 │ │ │ │ + @ instruction: 0xf8d4fb45 │ │ │ │ vqadd.s64 d16, d17, d12 │ │ │ │ - strb pc, [r3, -r1, asr #20] @ │ │ │ │ + strb pc, [r3, -r1, asr #22] @ │ │ │ │ vmin.s q10, , q0 │ │ │ │ - @ instruction: 0x2e00fa3d │ │ │ │ + vmovcs.16 d0[0], pc │ │ │ │ svcge 0x003ef47f │ │ │ │ vaba.s d30, d8, d25 │ │ │ │ - andcs pc, r0, r9, ror #24 │ │ │ │ - teqppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r9, ror #26 │ │ │ │ + teqpvc r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsr #22 │ │ │ │ rsbscs pc, sl, #64, 4 │ │ │ │ - cdp2 2, 9, cr15, cr4, cr11, {0} │ │ │ │ - rscvs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ - eoreq pc, lr, #192, 4 │ │ │ │ - teqppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xffa8f20b │ │ │ │ + rsceq pc, r4, #64, 4 │ │ │ │ + eoreq pc, pc, #192, 4 │ │ │ │ + teqpvc r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d14 │ │ │ │ vqsub.s8 d2, d11, d29 │ │ │ │ - @ instruction: 0xf64ffe85 │ │ │ │ - @ instruction: 0xf2c064b4 │ │ │ │ - @ instruction: 0xf64f042e │ │ │ │ - vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ + vrecps.f32 d31, d16, d9 │ │ │ │ + vaddhn.i16 d16, q8, q14 │ │ │ │ + @ instruction: 0xf64f042f │ │ │ │ + vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ blmi 0x642abc │ │ │ │ andvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ - cdp2 2, 7, cr15, cr6, cr11, {0} │ │ │ │ - ldrbvc pc, [r8], #-1615 @ 0xfffff9b1 @ │ │ │ │ - strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - teqppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff8af20b │ │ │ │ + ldrbne pc, [r0], #-576 @ 0xfffffdc0 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x42618 │ │ │ │ + teqpvc r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ strls r7, [r0], #-528 @ 0xfffffdf0 │ │ │ │ - cdp2 2, 6, cr15, cr8, cr11, {0} │ │ │ │ - andsvc pc, r0, #82837504 @ 0x4f00000 │ │ │ │ - eoreq pc, lr, #192, 4 │ │ │ │ - teqppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff7cf20b │ │ │ │ + andne pc, r8, #64, 4 │ │ │ │ + eoreq pc, pc, #192, 4 │ │ │ │ + teqpvc r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vqsub.s8 d2, d11, d30 │ │ │ │ - andcs pc, r0, r9, asr lr @ │ │ │ │ - teqppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, ror #30 │ │ │ │ + teqpvc r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andls r7, r0, r4, lsr #4 │ │ │ │ - cdp2 2, 4, cr15, cr14, cr11, {0} │ │ │ │ + @ instruction: 0xff62f20b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, ip, asr sp │ │ │ │ + eorseq r1, r4, r4, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf64f0ff0 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ - vrhadd.s32 d16, d8, d30 │ │ │ │ - teqplt r0, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ + vrecps.f32 q8, q8, q8 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ + vrhadd.s32 d16, d8, d31 │ │ │ │ + teqplt r0, r1, lsl #24 @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8832201 │ │ │ │ blmi 0x88a8d4 │ │ │ │ ldrsbtgt pc, [r4], -r3 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib ip, {r0, r4, r5, ip, lr, pc}^ │ │ │ │ bl 0xfe93b2a8 │ │ │ │ blcs 0x3832e0 │ │ │ │ - @ instruction: 0xf64fd91f │ │ │ │ - vrsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf8dc032e │ │ │ │ + vmul.i8 d29, d0, d15 │ │ │ │ + vrsra.s64 d17, d16, #64 │ │ │ │ + @ instruction: 0xf8dc032f │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ bl 0xd66bc │ │ │ │ blgt 0x2036f8 │ │ │ │ andeq pc, lr, r5, asr #16 │ │ │ │ @ instruction: 0xf04f6061 │ │ │ │ adcvs r0, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x7323781b │ │ │ │ movwcs lr, #2524 @ 0x9dc │ │ │ │ @ instruction: 0xf8cc330d │ │ │ │ ldrbpl r3, [r1], #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64fbd70 │ │ │ │ - vrshr.s64 d23, d24, #64 │ │ │ │ - pop {r1, r2, r3, r5, r9} │ │ │ │ + vmla.f32 , q0, q8 │ │ │ │ + vrshr.s64 d17, d16, #64 │ │ │ │ + pop {r0, r1, r2, r3, r5, r9} │ │ │ │ movwcs r4, #53360 @ 0xd070 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 q2, q3, q8 │ │ │ │ - @ instruction: 0xf64fbce5 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - pop {r1, r2, r3, r5, r8} │ │ │ │ + vmla.f32 , q8, │ │ │ │ + vsra.s64 d17, d16, #64 │ │ │ │ + pop {r0, r1, r2, r3, r5, r8} │ │ │ │ andcs r4, sp, #112 @ 0x70 │ │ │ │ vmax.s8 q2, q3, q8 │ │ │ │ - svclt 0x0000be2f │ │ │ │ + svclt 0x0000bf43 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0x2094f8d3 │ │ │ │ andle r2, r6, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -51540,15 +51540,15 @@ │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d3bd10 │ │ │ │ addmi r0, r8, #164 @ 0xa4 │ │ │ │ vand , , │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ tstcs r2, lr, lsr #32 │ │ │ │ @ instruction: 0xf8c39201 │ │ │ │ @ instruction: 0xf7fc1094 │ │ │ │ stmdals r1, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7e8 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @@ -51561,33 +51561,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ addmi fp, r1, #131 @ 0x83 │ │ │ │ stmib sp, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ vhadd.s32 d19, d15, d0 │ │ │ │ - bls 0xc14a8 │ │ │ │ + bls 0xc18a8 │ │ │ │ addmi r9, r2, #0, 22 │ │ │ │ andcs fp, r5, #8, 30 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r4, #0, 26 │ │ │ │ - eorpl pc, r8, pc, asr #4 │ │ │ │ + eorvc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs pc, r4, r3, asr #17 │ │ │ │ blx 0xfef807e4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - adcsvc pc, r8, r7, asr #4 │ │ │ │ + adcsne pc, r0, r7, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ blt 0xfeb80804 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r0, r8, sp} │ │ │ │ @@ -51598,18 +51598,18 @@ │ │ │ │ @ instruction: 0xf64f4770 │ │ │ │ vrsra.s64 d18, d18, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xf64fd5ea │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ - @ instruction: 0xf127002e │ │ │ │ - svclt 0x0000bb71 │ │ │ │ + vrshl.s8 , q13, q8 │ │ │ │ + vmla.i d17, d16, d0[0] │ │ │ │ + @ instruction: 0xf127002f │ │ │ │ + svclt 0x0000bc85 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64fb1c4 │ │ │ │ @@ -51618,15 +51618,15 @@ │ │ │ │ and r4, r2, r5, lsl #12 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b174 │ │ │ │ stclpl 2, cr1, [fp], #-768 @ 0xfffffd00 │ │ │ │ mvnsle r2, r3, ror fp │ │ │ │ stmiblt r3!, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x46206bf9 │ │ │ │ - @ instruction: 0xf8ecf0d4 │ │ │ │ + blx 0x7ebf8 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ swpcs r6, sl, [r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -51634,18 +51634,18 @@ │ │ │ │ @ instruction: 0xf64fbdf8 │ │ │ │ vsubw.s8 q9, q8, d30 │ │ │ │ @ instruction: 0xf64f2396 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ ldreq r6, [fp], #-2067 @ 0xfffff7ed │ │ │ │ - @ instruction: 0xf64fd5dc │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - @ instruction: 0xf127002e │ │ │ │ - ldrb pc, [r5, r9, lsr #22] @ │ │ │ │ + vqrshl.s8 , q6, q8 │ │ │ │ + vmla.i d17, d16, d0[7] │ │ │ │ + @ instruction: 0xf127002f │ │ │ │ + @ instruction: 0xe7d5fc3d │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ @ instruction: 0x4611b510 │ │ │ │ vmlavs.f64 d9, d2, d3 │ │ │ │ mulsgt r0, sp, r8 │ │ │ │ ldrd pc, [r8], #-130 @ 0xffffff7e @ │ │ │ │ @ instruction: 0xf8cd9a02 │ │ │ │ @ instruction: 0xf1bec008 │ │ │ │ @@ -51746,25 +51746,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - andseq pc, ip, r0, asr #4 │ │ │ │ + andscs pc, r4, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf9caf204 │ │ │ │ - @ instruction: 0xf0d34604 │ │ │ │ - movwcs pc, #4067 @ 0xfe3 @ │ │ │ │ + blx 0xff7ff2c0 │ │ │ │ + @ instruction: 0xf0d44604 │ │ │ │ + movwcs pc, #2295 @ 0x8f7 @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8aaf7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + blt 0x127f2c4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ stmdblt r2!, {r1, r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -51775,25 +51775,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - eorseq pc, r0, r0, asr #4 │ │ │ │ + eorcs pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf990f204 │ │ │ │ - @ instruction: 0xf0d34604 │ │ │ │ - movwcs pc, #4009 @ 0xfa9 @ │ │ │ │ + blx 0xfe97f334 │ │ │ │ + @ instruction: 0xf0d44604 │ │ │ │ + movwcs pc, #2237 @ 0x8bd @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf870f7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmlt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + blt 0x3ff338 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -51805,51 +51805,51 @@ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ bcs 0xc60be4 │ │ │ │ ldmdavc r9, {r0, r8, ip, lr, pc}^ │ │ │ │ bcs 0xcaf948 │ │ │ │ ldmdavc sl, {r2, r3, r4, ip, lr, pc} │ │ │ │ tstle r2, r1, lsr sl │ │ │ │ bcs 0xf20cf8 │ │ │ │ - vqadd.s8 d29, d15, d23 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + @ instruction: 0xf64fd037 │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fc002e │ │ │ │ blmi 0xf00f3c │ │ │ │ blls 0x99cc0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle fp, r0, lsl #6 │ │ │ │ andcs fp, r0, r6, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ bcs 0x60d2c │ │ │ │ @ instruction: 0xf646d1df │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ vcge.s8 d16, d31, d6 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ andcs r0, r1, #46 @ 0x2e │ │ │ │ @ instruction: 0xf7fc731a │ │ │ │ ldrb pc, [lr, r7, asr #17] @ │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1032280 │ │ │ │ tstvc r9, #16 │ │ │ │ - svc 0x0000f266 │ │ │ │ - eorpl pc, r8, pc, asr #4 │ │ │ │ + ldmda r8, {r0, r1, r2, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + eorvc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b6f7fc │ │ │ │ addcs lr, r0, #53739520 @ 0x3340000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - vcgt.s32 d25, d6, d1 │ │ │ │ - blls 0xbe7e0 │ │ │ │ + vcgt.s32 d25, d7, d1 │ │ │ │ + blls 0xbcc40 │ │ │ │ ldcne 4, cr2, [r8], {0} │ │ │ │ blge 0x10b458 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ @ instruction: 0xf11c9004 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdals r4, {r0, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ bcs 0x60c34 │ │ │ │ bcs 0xf32890 │ │ │ │ blls 0x1372f0 │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3880 @ 0xfffff0d8 │ │ │ │ b 0x1437474 │ │ │ │ @@ -51863,116 +51863,116 @@ │ │ │ │ ldrb r3, [r9, r1] │ │ │ │ rscscc pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ stmdblt r4!, {r2, r8, r9, ip, sp, lr} │ │ │ │ stmdbge r5, {r7, r9, sp} │ │ │ │ @ instruction: 0xf7cd3010 │ │ │ │ vpmax.s8 d30, d31, d4 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf7fc002e │ │ │ │ @ instruction: 0xe78cf875 │ │ │ │ - @ instruction: 0xf904f278 │ │ │ │ + blx 0x17f668 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r2, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r4, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d36912 │ │ │ │ stmiane r0!, {r3, r5, r8, ip} │ │ │ │ ldmdale sl, {r3, r7, r9, lr} │ │ │ │ @ instruction: 0xf64c4d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8}^ │ │ │ │ blvs 0x1a4b8c4 │ │ │ │ - blx 0xff57f4e0 │ │ │ │ + blx 0xffa7f4e2 │ │ │ │ blvs 0x1a698d0 │ │ │ │ @ instruction: 0x01a8f103 │ │ │ │ strtmi r9, [r1], #-2560 @ 0xfffff600 │ │ │ │ ldc2l 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ andcs r6, r1, #109568 @ 0x1ac00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ vmax.f32 , q0, │ │ │ │ - vmla.i d16, d0, d0[1] │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ andlt r0, r3, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - cmnppl r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 104), r1 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0fc2201 │ │ │ │ - svclt 0x0000be55 │ │ │ │ + svclt 0x0000bf69 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56348 @ 0xdc1c │ │ │ │ - rscseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrsmi pc, r8, sp, asr #4 │ │ │ │ + orrsvs pc, r0, sp, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r5], -r0, lsl #8 │ │ │ │ - blx 0x13ff148 │ │ │ │ - blx 0xffeff13c │ │ │ │ + blx 0x18ff14a │ │ │ │ + stc2 0, cr15, [lr], {253} @ 0xfd │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - rscseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrsmi pc, r8, sp, asr #4 │ │ │ │ + orrsvs pc, r0, sp, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfff168 │ │ │ │ - blx 0xffaff15c │ │ │ │ + blx 0x14ff16a │ │ │ │ + blx 0xfffff15e │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subseq pc, ip, r0, asr #4 │ │ │ │ + subscs pc, r4, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vhsub.s8 d18, d3, d26 │ │ │ │ - svclt 0x0000f8a5 │ │ │ │ - eorseq r1, r4, r0, lsr #27 │ │ │ │ + svclt 0x0000f9bd │ │ │ │ + mlaseq r4, r8, pc, r1 @ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb99fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - @ instruction: 0xf64efa15 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ - @ instruction: 0xf0ff012e │ │ │ │ - vmax.f32 , q0, │ │ │ │ - vmla.f d16, d16, d0[1] │ │ │ │ + vqdmulh.s d31, d15, d25 │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf100012e │ │ │ │ + vtst.8 , q0, │ │ │ │ + vsra.s64 d18, d28, #64 │ │ │ │ pop {r0, r1, r2, r3, r5, r8} │ │ │ │ - @ instruction: 0xf0ff4008 │ │ │ │ - svclt 0x0000bf39 │ │ │ │ + @ instruction: 0xf1004008 │ │ │ │ + svclt 0x0000b84d │ │ │ │ andcs fp, r1, r0, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb99fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vrsra.s64 d23, d24, #64 │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ - vsra.s64 q8, q0, #64 │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ andcs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf86af243 │ │ │ │ + @ instruction: 0xf982f243 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ strmi r6, [r2], r9, lsl #16 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ @ instruction: 0xf8de6a0e │ │ │ │ ldmib r6, {r5, ip, sp}^ │ │ │ │ @@ -52010,20 +52010,20 @@ │ │ │ │ strmi fp, [r8], r5, lsl #1 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ ldrbne r2, [r3, r0, lsl #12] │ │ │ │ stmdbls r3, {r0, r1, r8, r9, ip, pc} │ │ │ │ b 0x14147c4 │ │ │ │ @ instruction: 0xf10573e8 │ │ │ │ strls r0, [r0, -r8, asr #32] │ │ │ │ - @ instruction: 0xf12b9101 │ │ │ │ - @ instruction: 0x4683fff5 │ │ │ │ + @ instruction: 0xf12c9101 │ │ │ │ + strmi pc, [r3], r9, lsl #18 │ │ │ │ bvs 0xff12fb90 │ │ │ │ cmppeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r0], -r3 @ │ │ │ │ - ldc2l 1, cr15, [r4, #172]! @ 0xac │ │ │ │ + @ instruction: 0xff08f12b │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ mulsle r0, fp, r5 │ │ │ │ bvs 0xfe71474c │ │ │ │ @ instruction: 0xd1fb459b │ │ │ │ ldrdcc pc, [r8], -fp @ │ │ │ │ cmnlt fp, fp, lsl #5 │ │ │ │ eorvs pc, r8, fp, asr #17 │ │ │ │ @@ -52084,15 +52084,15 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [r2, -r2] │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ ldmib r2, {r0, r8, r9, ip, pc}^ │ │ │ │ stmib r3, {r1, r8}^ │ │ │ │ ldmib r2, {r1, r2, r8}^ │ │ │ │ vrhadd.s d0, d9, d2 │ │ │ │ - @ instruction: 0xf04ff8ab │ │ │ │ + @ instruction: 0xf04ff9bf │ │ │ │ @ instruction: 0xf1b04200 │ │ │ │ blls 0x84078 │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ blx 0x10f2d60 │ │ │ │ blx 0x100014 │ │ │ │ svclt 0x0058f101 │ │ │ │ tstmi r2, r1, lsr #6 │ │ │ │ @@ -52168,21 +52168,21 @@ │ │ │ │ andsmi r4, r9, r0, lsl r0 │ │ │ │ svclt 0x00144308 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addmi lr, r2, #47710208 @ 0x2d80000 │ │ │ │ svclt 0x0034418b │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - bicspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ + bicsvc pc, r0, #68157440 @ 0x4100000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvneq pc, r0, asr #4 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d2, d27, d10 │ │ │ │ - svclt 0x0000f8d3 │ │ │ │ + svclt 0x0000f9e7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x43288 │ │ │ │ addlt r7, r9, fp, lsr #23 │ │ │ │ blmi 0xfeb149e4 │ │ │ │ stceq 1, cr15, [r7], {160} @ 0xa0 │ │ │ │ @@ -52244,19 +52244,19 @@ │ │ │ │ rsbeq r0, r8, r8, rrx │ │ │ │ adceq r0, pc, r8, rrx │ │ │ │ addeq r0, r3, sp, lsl #1 │ │ │ │ addeq r0, r8, sl, lsr #1 │ │ │ │ umullseq r0, r5, ip, r0 │ │ │ │ addseq r0, r2, r3, lsr #1 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x1b03730 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q1, , │ │ │ │ - @ instruction: 0x4610f83f │ │ │ │ + @ instruction: 0x4610f953 │ │ │ │ blmi 0x19cb684 │ │ │ │ blls 0x21d2f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrdlt r8, [r9], -r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52283,15 +52283,15 @@ │ │ │ │ andeq lr, lr, r2, lsr #20 │ │ │ │ tsteq r7, r5, lsr #20 │ │ │ │ b 0xfd20c │ │ │ │ b 0x183334 │ │ │ │ strb r0, [r0, r7, lsl #2] │ │ │ │ stmdbcs r0, {r4, r9, sl, lr} │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - mcr2 2, 7, pc, cr4, cr8, {1} @ │ │ │ │ + @ instruction: 0xfff8f238 │ │ │ │ ldr r1, [r8, r1, asr #15]! │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ b 0x14e37f0 │ │ │ │ @ instruction: 0xf0000305 │ │ │ │ blx 0xfeda37fc │ │ │ │ stccs 0, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ blx 0xfecf79d8 │ │ │ │ @@ -52303,15 +52303,15 @@ │ │ │ │ stmdbcs r0, {r0, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ msrhi SPSR_sx, r0 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - @ instruction: 0xe792fe95 │ │ │ │ + ldr pc, [r2, r9, lsr #31] │ │ │ │ vqrdmulh.s d15, d7, d2 │ │ │ │ smlatbeq lr, r2, fp, pc @ │ │ │ │ movwcc pc, #23310 @ 0x5b0e @ │ │ │ │ usada8 sl, r9, r4, r4 │ │ │ │ @ instruction: 0xf00eba10 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ strb sp, [r9, r5, lsl #1] │ │ │ │ @@ -52352,15 +52352,15 @@ │ │ │ │ blx 0x11b3174 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa45 │ │ │ │ svclt 0x0000e739 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, ip, ror #31 │ │ │ │ andseq pc, pc, lr │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf00eaf28 │ │ │ │ @ instruction: 0xf1ce0e3f │ │ │ │ @ instruction: 0xf1ae0120 │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ @@ -52383,15 +52383,15 @@ │ │ │ │ bl 0x19834bc │ │ │ │ ldrbt r0, [ip], r7, lsl #2 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0x467280b6 │ │ │ │ b 0x17d4d80 │ │ │ │ andle r0, r3, r7, lsl #2 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - stc2 2, cr15, [r2, #224]! @ 0xe0 │ │ │ │ + mrc2 2, 5, pc, cr6, cr8, {1} │ │ │ │ @ instruction: 0x46194610 │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ eoreq pc, r0, lr, lsr #3 │ │ │ │ eoreq pc, r0, #-2147483597 @ 0x80000033 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ @@ -52412,15 +52412,15 @@ │ │ │ │ strb r0, [r4], r0 │ │ │ │ rsble r2, sp, r0, lsl #18 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - @ instruction: 0xe7c5fdb9 │ │ │ │ + strb pc, [r5, sp, asr #29] @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ subsmi lr, r0, #187695104 @ 0xb300000 │ │ │ │ cmpeq r5, r5, ror #22 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ blx 0xfe977a3e │ │ │ │ strt r4, [sl], lr │ │ │ │ teqle r6, r0, lsl #18 │ │ │ │ @@ -52429,15 +52429,15 @@ │ │ │ │ suble r2, r4, r0, lsl #18 │ │ │ │ movweq lr, #31326 @ 0x7a5e │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf43f4629 │ │ │ │ @ instruction: 0x4672ae9c │ │ │ │ @ instruction: 0x4620463b │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - ldr pc, [r4], r7, asr #26 │ │ │ │ + @ instruction: 0xe694fe5b │ │ │ │ @ instruction: 0xf00eba50 │ │ │ │ stmiblt r1!, {r2, r8}^ │ │ │ │ str fp, [lr], r0, lsl #5 │ │ │ │ bfine r4, r0, #12, #6 │ │ │ │ stmdbcs r0, {r0, r1, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ b 0x14f76d4 │ │ │ │ andle r0, fp, r5, lsl #6 │ │ │ │ @@ -52445,57 +52445,57 @@ │ │ │ │ @ instruction: 0xf0a2fa92 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ blx 0xfecfcf7c │ │ │ │ bcs 0x7f790 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr11, cr15, {3} │ │ │ │ @ instruction: 0x46394670 │ │ │ │ @ instruction: 0x4629e677 │ │ │ │ - ldc2 2, cr15, [r2, #224]! @ 0xe0 │ │ │ │ + mcr2 2, 6, pc, cr6, cr8, {1} @ │ │ │ │ andlt lr, r0, #184, 12 @ 0xb800000 │ │ │ │ stmdbge r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - mcr2 1, 4, pc, cr6, cr15, {0} @ │ │ │ │ + @ instruction: 0xff9af11f │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ stmdbge r4, {r0, r1, r2, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - mcr2 1, 2, pc, cr12, cr15, {0} @ │ │ │ │ + @ instruction: 0xff60f11f │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0x4610e65d │ │ │ │ svceq 0x0000f1be │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {1} │ │ │ │ vmin.s q2, q4, │ │ │ │ - ldr pc, [r9], r7, ror #17 │ │ │ │ + @ instruction: 0xe699f9fb │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s d2, d8, d1 │ │ │ │ - @ instruction: 0x4608f8d1 │ │ │ │ + strmi pc, [r8], -r5, ror #19 │ │ │ │ @ instruction: 0xe64a4631 │ │ │ │ andseq pc, pc, lr │ │ │ │ eoreq pc, r0, r0, asr #3 │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ ldrbtmi lr, [r0], -r3, asr #12 │ │ │ │ @ instruction: 0xf1be4671 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0x4610ae3e │ │ │ │ - blx 0x5ffeec │ │ │ │ + blx 0xaffeee │ │ │ │ ldrbt r4, [sp], -r8, lsl #12 │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ - vrhadd.s d2, d7, d1 │ │ │ │ - ldrtmi pc, [r1], -r7, lsl #31 @ │ │ │ │ + vrhadd.s d2, d8, d1 │ │ │ │ + @ instruction: 0x4631f89b │ │ │ │ bcs 0x7cee0 │ │ │ │ blx 0xfe4f78f0 │ │ │ │ blx 0xfec7f8b4 │ │ │ │ strt pc, [r8], -r0, lsl #1 │ │ │ │ @ instruction: 0xf0a5fa95 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strt r3, [r1], -r0, lsr #32 │ │ │ │ - stc2 2, cr15, [r8], #-476 @ 0xfffffe24 │ │ │ │ + stc2 2, cr15, [r8, #-476]! @ 0xfffffe24 │ │ │ │ stmdale r3!, {r0, r1, r2, r3, fp, sp} │ │ │ │ vhsub.s8 d18, d4, d1 │ │ │ │ blx 0xdbb5c │ │ │ │ andmi pc, fp, #0, 6 │ │ │ │ @ instruction: 0xf648d115 │ │ │ │ andmi r1, fp, #136, 2 @ 0x22 │ │ │ │ @ instruction: 0xf413d10a │ │ │ │ @@ -52512,31 +52512,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x103b64 │ │ │ │ adcscs pc, r3, #64, 4 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - svclt 0x0000fe25 │ │ │ │ - eorseq r1, r4, ip, lsl #28 │ │ │ │ + svclt 0x0000ff39 │ │ │ │ + eorseq r2, r4, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x103b90 │ │ │ │ addmi pc, r9, #64, 4 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - svclt 0x0000fe0f │ │ │ │ - eorseq r1, r4, r8, lsr #28 │ │ │ │ + svclt 0x0000ff23 │ │ │ │ + eorseq r2, r4, r0, lsr #32 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ @ instruction: 0xf646cf70 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-662 @ 0xfffffd6a │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ stmibvs sl, {r0, r1, r4, sl, lr}^ │ │ │ │ @@ -52567,22 +52567,22 @@ │ │ │ │ mcrrne 11, 9, fp, sl, cr11 │ │ │ │ bllt 0xfe681764 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x183c40 │ │ │ │ sbcscc pc, sp, #64, 12 @ 0x4000000 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - @ instruction: 0x460afdb7 │ │ │ │ + strmi pc, [sl], -fp, asr #29 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addeq ip, sp, r2, lsl #9 │ │ │ │ - eorseq r1, r4, r8, asr lr │ │ │ │ + eorseq r2, r4, r0, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bvs 0x34774c │ │ │ │ @ instruction: 0x3c00e9d4 │ │ │ │ ldrdpl pc, [r0], -ip @ │ │ │ │ eorvs r6, fp, sl, lsl sl │ │ │ │ @@ -52622,15 +52622,15 @@ │ │ │ │ andcs r6, r0, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ @ instruction: 0xf1004607 │ │ │ │ strtmi r0, [r8], -r8, asr #12 │ │ │ │ @ instruction: 0xf12b4631 │ │ │ │ - bvs 0xfebc1d30 │ │ │ │ + bvs 0xfebc2180 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ blcs 0x5daf0 │ │ │ │ ldclvs 0, cr13, [sl, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0x46236013 │ │ │ │ ldrbvs r6, [sl, #-2274]! @ 0xfffff71e │ │ │ │ svcpl 0x0008f843 │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ @@ -52646,23 +52646,23 @@ │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ suble r2, fp, r0, lsl #26 │ │ │ │ strvs r6, [r2, #-2730] @ 0xfffff556 │ │ │ │ suble r2, r3, r0, lsl #20 │ │ │ │ adcvs r2, sl, #0, 4 │ │ │ │ tstcs r0, r8, lsr r2 │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - ldm ip, {r1, r2, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmib r4!, {r1, r2, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x612b9b01 │ │ │ │ bls 0x255164 │ │ │ │ cmppeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdvs r1, [fp, #-123]! @ 0xffffff85 │ │ │ │ @ instruction: 0x61aa9b08 │ │ │ │ ldrbne r6, [fp, pc, lsr #6] │ │ │ │ - @ instruction: 0xf12a61eb │ │ │ │ - stmdbvc r2!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf12b61eb │ │ │ │ + stmdbvc r2!, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r7, #2 │ │ │ │ svclt 0x00882a02 │ │ │ │ ldmdale r2, {r5, r9, sl, lr} │ │ │ │ strtmi r6, [r0], -r3, lsr #20 │ │ │ │ addsmi r6, ip, #5963776 @ 0x5b0000 │ │ │ │ and sp, ip, r3, lsl #2 │ │ │ │ @ instruction: 0xf0027902 │ │ │ │ @@ -52699,24 +52699,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbne fp, [r4, r2, lsl #1] │ │ │ │ strtmi r3, [r3], -r8, asr #32 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ strls r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ - blx 0xfe4ffe3c │ │ │ │ + blx 0xfe9ffe3e │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0x7604e9d1 │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ adcmi r4, r6, #8, 12 @ 0x800000 │ │ │ │ adcmi fp, pc, #8, 30 │ │ │ │ blvs 0x3f7db0 │ │ │ │ andsle r4, r1, r6, asr #10 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe7ffe60 │ │ │ │ + blx 0xfecffe62 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -52746,15 +52746,15 @@ │ │ │ │ ldmib r3, {r0, r1, r3, r4, r9, fp, sp, lr}^ │ │ │ │ ldmib r3, {r2, r9, lr}^ │ │ │ │ addsmi r5, sl, #402653184 @ 0x18000000 │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ @ instruction: 0xf04fd01f │ │ │ │ strbvs r3, [r3, #1023] @ 0x3ff │ │ │ │ @ instruction: 0xf643240c │ │ │ │ - vrsra.s64 q8, q12, #64 │ │ │ │ + vrsra.s64 q9, q8, #64 │ │ │ │ stmdavc sl, {r2, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11012 @ 0x2b04 @ │ │ │ │ cmplt pc, pc, lsl r9 @ │ │ │ │ @ instruction: 0xf1014606 │ │ │ │ strcs r0, [r0], #-1300 @ 0xfffffaec │ │ │ │ svcne 0x0004f855 │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @@ -52789,15 +52789,15 @@ │ │ │ │ adcsmi r4, r1, #4, 4 @ 0x40000000 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ ldmdbne fp, {r2, r5, ip, lr, pc} │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ svclt 0x0028414a │ │ │ │ submi r2, r0, #1 │ │ │ │ strdcs r6, [ip, -r8] │ │ │ │ - mvnseq pc, #70254592 @ 0x4300000 │ │ │ │ + mvnscs pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa1baa │ │ │ │ ldmdbvc lr, {r1, r8, r9, ip, sp} │ │ │ │ ldrcc fp, [r4, #-334] @ 0xfffffeb2 │ │ │ │ @ instruction: 0xf8552400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ @@ -52897,20 +52897,20 @@ │ │ │ │ movwcs lr, #35264 @ 0x89c0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf00d6800 │ │ │ │ andcs fp, r0, pc, ror #26 │ │ │ │ - mvneq pc, r0, asr #4 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r1, asr #5 │ │ │ │ - blx 0x9004e2 │ │ │ │ - eorseq r1, r4, r4, ror #28 │ │ │ │ + ldc2 2, cr15, [r6], #-40 @ 0xffffffd8 │ │ │ │ + eorseq r2, r4, ip, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9aec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bvs 0x72fee4 │ │ │ │ @ instruction: 0x2c04e9d3 │ │ │ │ movw lr, #27091 @ 0x69d3 │ │ │ │ @@ -53029,23 +53029,23 @@ │ │ │ │ ldr r2, [r5, r1] │ │ │ │ svclt 0x00b442a8 │ │ │ │ andcs r2, r1, r0 │ │ │ │ adcmi lr, r8, #144, 14 @ 0x2400000 │ │ │ │ andcs fp, r0, ip, lsr #31 │ │ │ │ str r2, [fp, r1] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x1c437c │ │ │ │ andsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - @ instruction: 0xf1b3fa19 │ │ │ │ + @ instruction: 0xf1b3fb2d │ │ │ │ svclt 0x0018000d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e77a │ │ │ │ - eorseq r1, r4, r4, ror lr │ │ │ │ + eorseq r2, r4, ip, rrx │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r0, #28] │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @@ -53301,20 +53301,20 @@ │ │ │ │ and r2, r0, ip, asr r1 │ │ │ │ bvs 0x8cc780 │ │ │ │ eorvc r4, r1, r8, lsr #12 │ │ │ │ mvnvs r4, r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x14411c │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - mvneq pc, r0, asr #4 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbcscs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xfff6f209 │ │ │ │ - mlaseq r4, r0, lr, r1 │ │ │ │ + @ instruction: 0xf90af20a │ │ │ │ + eorseq r2, r4, r8, lsl #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ ldmib ip, {r5, lr, pc}^ │ │ │ │ ldmib ip, {r2, r8, r9, sp}^ │ │ │ │ @@ -53486,15 +53486,15 @@ │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ movwmi r2, #42240 @ 0xa500 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ strcs fp, [r0, #-3864] @ 0xfffff0e8 │ │ │ │ stmdavc r2!, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf643210c │ │ │ │ - vrsra.s64 q8, q12, #64 │ │ │ │ + vrsra.s64 q9, q8, #64 │ │ │ │ blx 0x852be │ │ │ │ ldmdbvc pc, {r1, r8, r9, ip, sp} @ │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf8543414 │ │ │ │ ldrtmi r1, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #13434880 @ 0xcd0000 │ │ │ │ @@ -53760,23 +53760,23 @@ │ │ │ │ @ instruction: 0x3018f8de │ │ │ │ @ instruction: 0xf8de9308 │ │ │ │ @ instruction: 0xf8de301c │ │ │ │ movwls r0, #36884 @ 0x9014 │ │ │ │ bvs 0xb3e8dc │ │ │ │ ldrb r2, [ip, r9, lsr #4] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x1c4ef0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d1, d9, d26 │ │ │ │ - @ instruction: 0xf7fefc5f │ │ │ │ + @ instruction: 0xf7fefd73 │ │ │ │ svclt 0x0000fe3b │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r0, lsr #29 │ │ │ │ + mlaseq r4, r8, r0, r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, ip, lsl #12 │ │ │ │ @ instruction: 0xf1014680 │ │ │ │ tstcc ip, r0, lsr #4 │ │ │ │ @@ -53947,24 +53947,24 @@ │ │ │ │ @ instruction: 0xf8da301c │ │ │ │ ldmib r4, {r2, r4}^ │ │ │ │ movwls r9, #35846 @ 0x8c06 │ │ │ │ @ instruction: 0x8e04e9d4 │ │ │ │ bvs 0xb3ebd8 │ │ │ │ ldrb r2, [lr, r9, lsr #4] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x2051dc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - @ instruction: 0xf7fefae9 │ │ │ │ + @ instruction: 0xf7fefbfd │ │ │ │ svclt 0x0000fcc5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, ip, lsr #29 │ │ │ │ + eorseq r2, r4, r4, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9bf48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs fp, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ stmdavc r3!, {r2, r3, r4, fp, sp, lr} │ │ │ │ andsle r2, r4, ip, lsr fp │ │ │ │ @@ -54010,20 +54010,20 @@ │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ blls 0x14307c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ andlt r6, r4, r3, lsr #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xfee02e0c │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x1052d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d5, d9, d1 │ │ │ │ - svclt 0x0000fa6b │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + svclt 0x0000fb7f │ │ │ │ + ldrhteq r2, [r4], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ cmpplt r0, pc, asr #22 @ p-variant is OBSOLETE │ │ │ │ @@ -54059,15 +54059,15 @@ │ │ │ │ strbmi r6, [r0, #-2573]! @ 0xfffff5f3 │ │ │ │ ldrbmi fp, [sl, #3848] @ 0xf08 │ │ │ │ tstls r8, r9, asr #20 │ │ │ │ stmdavc r1!, {r0, r1, r2, r8, sl, ip, pc} │ │ │ │ ldmdbcs r0!, {r1, r2, r3, r6, ip, lr, pc} │ │ │ │ ldmdbcs r4!, {r0, r3, r4, r5, ip, lr, pc} │ │ │ │ andcs sp, ip, #44 @ 0x2c │ │ │ │ - mvnseq pc, #70254592 @ 0x4300000 │ │ │ │ + mvnscs pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #6914 @ 0x1b02 @ │ │ │ │ bcs 0x63350 │ │ │ │ @ instruction: 0xf104d0ae │ │ │ │ @ instruction: 0x46150314 │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @@ -54179,15 +54179,15 @@ │ │ │ │ @ instruction: 0xd1b62800 │ │ │ │ bvs 0x71f930 │ │ │ │ ldrdcs lr, [r4, -r3] │ │ │ │ movweq lr, #27091 @ 0x69d3 │ │ │ │ svclt 0x00084299 │ │ │ │ andsle r4, ip, r2, lsl #5 │ │ │ │ tstcs ip, r2, lsr #16 │ │ │ │ - mvnseq pc, #70254592 @ 0x4300000 │ │ │ │ + mvnscs pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x461d791b │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ movwcs r3, #1044 @ 0x414 │ │ │ │ svcne 0x0004f854 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ @@ -54257,20 +54257,20 @@ │ │ │ │ strtmi r9, [r8], -r3 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ strtmi r9, [r1], -r3, lsl #22 │ │ │ │ eorvs r4, r3, #40, 12 @ 0x2800000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ andcs fp, r0, r7, asr #19 │ │ │ │ - mvneq pc, r0, asr #4 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorcc pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf87cf209 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ + @ instruction: 0xf990f209 │ │ │ │ + eorseq r2, r4, r8, asr #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, ip, asr #20 │ │ │ │ movweq pc, #4164 @ 0x1044 @ │ │ │ │ tstle r3, sp, lsl #22 │ │ │ │ @@ -54657,15 +54657,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00b2f00b │ │ │ │ tstcs r0, r2, ror #20 │ │ │ │ movwcs r6, #12706 @ 0x31a2 │ │ │ │ eorvc r2, r3, r0, asr #4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ vhadd.s32 q11, q2, │ │ │ │ - @ instruction: 0xf04fe8e2 │ │ │ │ + @ instruction: 0xf04fe9fa │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xb03838 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9ca4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -54713,29 +54713,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ adclt r4, sp, r4, lsl #12 │ │ │ │ subscs r4, ip, #144384 @ 0x23400 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ @ instruction: 0x932b681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmda r0!, {r2, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmib r8, {r2, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ blge 0xa200a0 │ │ │ │ bcs 0x6a968 │ │ │ │ stcle 3, cr9, [r9, #-160] @ 0xffffff60 │ │ │ │ strtmi r2, [r3], -r8, lsr #32 │ │ │ │ blx 0x4dd2a │ │ │ │ @ instruction: 0xf8c34202 │ │ │ │ @ instruction: 0x33281238 │ │ │ │ @ instruction: 0xd1fa4293 │ │ │ │ strtmi pc, [r0], #1284 @ 0x504 │ │ │ │ andshi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cmpphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6434645 │ │ │ │ - vrsra.s64 q8, q12, #64 │ │ │ │ + vrsra.s64 q9, q8, #64 │ │ │ │ movwls r0, #29492 @ 0x7334 │ │ │ │ stmiavs sp!, {r2, r3, r5, r9, sl, lr} │ │ │ │ mulls r0, r4, r8 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ sbchi pc, r5, r0 │ │ │ │ andcs r9, ip, #7168 @ 0x1c00 │ │ │ │ andcc pc, r9, #2048 @ 0x800 │ │ │ │ @@ -54922,15 +54922,15 @@ │ │ │ │ ldrmi pc, [r0, #3505]! @ 0xdb1 │ │ │ │ stccs 1, cr13, [r0, #-988] @ 0xfffffc24 │ │ │ │ mcrge 4, 4, pc, cr6, cr15, {3} @ │ │ │ │ stmdavc r2!, {r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vpmax.s8 d2, d2, d5 │ │ │ │ @ instruction: 0xf641811f │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ bl 0x10692c │ │ │ │ @ instruction: 0xf04f03c2 │ │ │ │ @ instruction: 0xf04f38ff │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf04f8904 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @@ -54940,15 +54940,15 @@ │ │ │ │ stmib sp, {r3, r4, r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fe8902 │ │ │ │ @ instruction: 0x2d00f929 │ │ │ │ mcrge 4, 3, pc, cr0, cr15, {3} @ │ │ │ │ strcs lr, [r0], #-1962 @ 0xfffff856 │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ ldrls sl, [r4], #-2069 @ 0xfffff7eb │ │ │ │ - cdp 2, 10, cr15, cr10, cr3, {3} │ │ │ │ + svc 0x00c2f263 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8f6f7fd │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ ldr sl, [r9, pc, asr #28] │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8b8f7ff │ │ │ │ @@ -56216,15 +56216,15 @@ │ │ │ │ stmdacs r0, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ movwhi pc, #40960 @ 0xa000 @ │ │ │ │ movwcs r2, #13824 @ 0x3600 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ ldmdage r5, {r0, r1, r5, ip, sp, lr} │ │ │ │ andsge pc, r8, r4, asr #17 │ │ │ │ vmin.s32 d25, d2, d4 │ │ │ │ - @ instruction: 0x4631ecb4 │ │ │ │ + ldrtmi lr, [r1], -ip, asr #27 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0xf7fb32ff │ │ │ │ stccs 14, cr15, [r0, #-1020] @ 0xfffffc04 │ │ │ │ mrrcge 4, 7, pc, r8, cr14 @ │ │ │ │ stclt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ bcc 0x431e4 │ │ │ │ ldrbne lr, [r3, pc, ror #11] │ │ │ │ @@ -56984,51 +56984,51 @@ │ │ │ │ tstmi r9, #0, 4 │ │ │ │ andeq pc, r1, #2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ cdpne 13, 5, cr10, cr10, cr11, {1} │ │ │ │ ldrdcs r1, [r0], -r3 │ │ │ │ andcs lr, r0, sl, ror r5 │ │ │ │ - mvneq pc, r0, asr #4 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrdls r4, [r0], -r7 │ │ │ │ sbcvs pc, fp, #64, 4 │ │ │ │ - blx 0xc044ba │ │ │ │ + mcrr2 2, 0, pc, r2, cr6 @ │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - blx 0xff604118 │ │ │ │ + blx 0xffb0411a │ │ │ │ blls 0xaa2348 │ │ │ │ andcs lr, r0, r2, lsl r4 │ │ │ │ - mvneq pc, r0, asr #4 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, asr #23 │ │ │ │ adceq pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x7044e2 │ │ │ │ + stc2 2, cr15, [lr], #-24 @ 0xffffffe8 │ │ │ │ ldmiblt r8, {r0, r3, r5, fp, ip, pc} │ │ │ │ andne pc, r1, #133120 @ 0x20800 │ │ │ │ tstls r0, pc │ │ │ │ strbne r9, [r9, lr, lsl #4] │ │ │ │ @ instruction: 0xf7ff9111 │ │ │ │ strdcs fp, [r0], -ip │ │ │ │ - mvneq pc, r0, asr #4 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, asr #23 │ │ │ │ eorvc pc, ip, #64, 4 │ │ │ │ - blx 0x18450e │ │ │ │ + ldc2 2, cr15, [r8], {6} │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - blx 0xff78416c │ │ │ │ + blx 0xffc8416e │ │ │ │ blls 0xaa239c │ │ │ │ bllt 0xffa85d04 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xfef081d0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vqsub.s8 d0, d6, d15 │ │ │ │ - @ instruction: 0xf8d4faef │ │ │ │ + @ instruction: 0xf8d4fc03 │ │ │ │ blcs 0x67d84 │ │ │ │ stmdacs r0, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ orrhi pc, r4, r0, asr #6 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ vhsub.u8 d4, d16, d8 │ │ │ │ @ instruction: 0xf04f817f │ │ │ │ @ instruction: 0xf1c031ff │ │ │ │ @@ -57068,19 +57068,19 @@ │ │ │ │ @ instruction: 0xf8bcf7fb │ │ │ │ @ instruction: 0x46424633 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ mcr2 7, 6, pc, cr2, cr11, {7} @ │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdadbd │ │ │ │ vmax.f32 d27, d0, d7 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xfe2482a0 │ │ │ │ adcsvc pc, r2, #64, 4 │ │ │ │ vhadd.s8 d9, d6, d0 │ │ │ │ - vnmlsne.f32 s31, s21, s14 │ │ │ │ + vmovne.s8 pc, d26[0] │ │ │ │ mvnscc pc, #1073741840 @ 0x40000010 │ │ │ │ b 0x1601108 │ │ │ │ cpsid a, #0 │ │ │ │ svclt 0x000c31ff │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ @@ -57114,20 +57114,20 @@ │ │ │ │ @ instruction: 0xf1bba991 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf081a98d │ │ │ │ rsbvs r0, r1, #1073741824 @ 0x40000000 │ │ │ │ eorvc r2, r1, r7, lsr #2 │ │ │ │ stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x1708358 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d3, d22, d24 │ │ │ │ - vpmax.s d31, d2, d27 │ │ │ │ - ldmib r4, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + vpadd.i d31, d3, d31 │ │ │ │ + ldmib r4, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-316] @ 0xfffffec4 │ │ │ │ stclge 4, cr15, [sl, #-500] @ 0xfffffe0c │ │ │ │ mrclt 7, 4, APSR_nzcv, cr4, cr13, {7} │ │ │ │ cdpne 8, 5, cr9, cr10, cr9, {1} │ │ │ │ mvnscc pc, #1073741840 @ 0x40000010 │ │ │ │ @@ -57151,26 +57151,26 @@ │ │ │ │ @ instruction: 0xf7fdad21 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r8], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-108] @ 0xffffff94 │ │ │ │ ldcge 4, cr15, [r6, #-500] @ 0xfffffe0c │ │ │ │ mcrlt 7, 3, pc, cr0, cr13, {7} @ │ │ │ │ - mvneq pc, r0, asr #4 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b36 │ │ │ │ andls r0, r0, r2, lsl #4 │ │ │ │ - @ instruction: 0xf9e0f206 │ │ │ │ + blx 0xffd84754 │ │ │ │ @ instruction: 0xf7ff2600 │ │ │ │ vpmax.s8 , q0, │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xc88408 │ │ │ │ subvc pc, r5, #64, 4 │ │ │ │ vhadd.s8 d9, d6, d0 │ │ │ │ - @ instruction: 0x2600f9d3 │ │ │ │ + strcs pc, [r0], -r7, ror #21 │ │ │ │ svclt 0x0006f7fd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x8018f8d4 │ │ │ │ @ instruction: 0xf0089829 │ │ │ │ strmi pc, [r1], -sp, lsr #22 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xffe4f7fa │ │ │ │ @@ -57202,22 +57202,22 @@ │ │ │ │ @ instruction: 0x46424633 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdacb3 │ │ │ │ bvs 0xfe8f77e4 │ │ │ │ blt 0xff3c5ff0 │ │ │ │ - eorseq r1, r4, r8, ror #29 │ │ │ │ - eorseq r1, r4, r4, lsr #31 │ │ │ │ - ldrshteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, ip, lsr #30 │ │ │ │ - eorseq r1, r4, r4, lsl pc │ │ │ │ - mlaseq r4, r8, pc, r1 @ │ │ │ │ - eorseq r1, r4, r0, lsr #30 │ │ │ │ - eorseq r1, r4, r8, lsl #30 │ │ │ │ + eorseq r2, r4, r0, ror #1 │ │ │ │ + mlaseq r4, ip, r1, r2 │ │ │ │ + eorseq r2, r4, ip, ror #1 │ │ │ │ + eorseq r2, r4, r4, lsr #2 │ │ │ │ + eorseq r2, r4, ip, lsl #2 │ │ │ │ + mlaseq r4, r0, r1, r2 │ │ │ │ + eorseq r2, r4, r8, lsl r1 │ │ │ │ + eorseq r2, r4, r0, lsl #2 │ │ │ │ strtmi r2, [r1], -r6, ror #6 │ │ │ │ eorvc sl, r3, r3, lsl r8 │ │ │ │ ldc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdac95 │ │ │ │ movwcc fp, #7647 @ 0x1ddf │ │ │ │ bfine r4, sl, #12, #16 │ │ │ │ @@ -57249,15 +57249,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bvs 0x16f74a0 │ │ │ │ bcc 0xa2c08 │ │ │ │ @ instruction: 0xf001fb02 │ │ │ │ mvnle r4, #96, 10 @ 0x18000000 │ │ │ │ movwls r4, #5728 @ 0x1660 │ │ │ │ - blx 0xf84980 │ │ │ │ + blx 0x1484982 │ │ │ │ strmi r9, [r2], -r1, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ andeq lr, r0, #208, 18 @ 0x340000 │ │ │ │ movwgt lr, #2513 @ 0x9d1 │ │ │ │ movtlt fp, #12762 @ 0x31da │ │ │ │ stmdale r9, {r5, r6, r8, sl, lr} │ │ │ │ addsmi sp, sl, #1006632960 @ 0x3c000000 │ │ │ │ @@ -57287,33 +57287,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ vhadd.s8 d27, d16, d3 │ │ │ │ - vmov.i32 , #2303 @ 0x000008ff │ │ │ │ - @ instruction: 0xf6410c2f │ │ │ │ - vrsra.s64 d23, d20, #64 │ │ │ │ + vmov.i32 , #255 @ 0x000000ff │ │ │ │ + @ instruction: 0xf2420c2f │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ adccs r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s8 d12, d6, d0 │ │ │ │ - svclt 0x0000f8c9 │ │ │ │ + svclt 0x0000f9dd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ bvs 0x1b097dc │ │ │ │ @ instruction: 0xf643b1ab │ │ │ │ vorr.i32 , #201326592 @ 0x0c000000 │ │ │ │ vaba.s8 d16, d16, d6 │ │ │ │ - vmlsl.s , d0, d0[2] │ │ │ │ + vmlsl.s , d0, d0[0] │ │ │ │ strcs r0, [r0], #-1583 @ 0xfffff9d1 │ │ │ │ movweq lr, #63957 @ 0xf9d5 │ │ │ │ andeq pc, r4, r3, lsl #22 │ │ │ │ vtst.8 d22, d0, d27 │ │ │ │ ldrtmi r1, [r1], -pc, lsl #4 │ │ │ │ bvs 0x1b1a00c │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ @@ -57344,23 +57344,23 @@ │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ subseq pc, r4, ip, asr #17 │ │ │ │ rsbcs pc, r0, ip, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - stclne 2, cr15, [ip], #-256 @ 0xffffff00 │ │ │ │ + stclcc 2, cr15, [r4], #-256 @ 0xffffff00 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x47f34 │ │ │ │ - cmppne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andcs r7, r0, r6, asr #5 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf858f206 │ │ │ │ - eorseq r1, r4, r0, asr #31 │ │ │ │ + @ instruction: 0xf96cf206 │ │ │ │ + ldrhteq r2, [r4], -r8 │ │ │ │ teqppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ blvs 0x7229c4 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsl #31 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -57370,61 +57370,61 @@ │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ strmi fp, [r4], -r0, ror #3 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ rsccs r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - cmppne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmibvs r0!, {r3, r4, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf105462a │ │ │ │ vand d0, d13, d12 │ │ │ │ - rsccs pc, r6, #667648 @ 0xa3000 │ │ │ │ + rsccs pc, r6, #187392 @ 0x2dc00 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ andlt r0, r3, pc, lsr #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mcrrlt 1, 1, pc, r8, cr9 @ │ │ │ │ - ldrbtne pc, [r4], #-576 @ 0xfffffdc0 @ │ │ │ │ + ldcllt 1, cr15, [ip, #-100] @ 0xffffff9c │ │ │ │ + strbtcc pc, [ip], #-576 @ 0xfffffdc0 @ │ │ │ │ strteq pc, [pc], #-704 @ 0x482c8 │ │ │ │ - cmppne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ rsccs r4, r3, #2048 @ 0x800 │ │ │ │ vshl.s8 d9, d0, d6 │ │ │ │ - svclt 0x0000f811 │ │ │ │ - eorseq r1, r4, r4, ror #31 │ │ │ │ + svclt 0x0000f925 │ │ │ │ + ldrsbteq r2, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9f4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mcr2 7, 5, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0x4604b1d8 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ rsccs r6, lr, #1769472 @ 0x1b0000 │ │ │ │ - cmppne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1054798 │ │ │ │ stmibvs r0!, {r2, r3, r4, r8}^ │ │ │ │ - blx 0xff384b50 │ │ │ │ + blx 0xff884b52 │ │ │ │ @ instruction: 0x462022f0 │ │ │ │ - cmppne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1194030 │ │ │ │ - @ instruction: 0xf240bc0f │ │ │ │ - vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ + vadd.f32 d27, d0, d19 │ │ │ │ + vmls.i d19, d0, d0[7] │ │ │ │ vshl.s8 d16, d31, d0 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0xc8800 │ │ │ │ strls r2, [r0], #-749 @ 0xfffffd13 │ │ │ │ - @ instruction: 0xffd8f205 │ │ │ │ - ldrshteq r1, [r4], -r4 │ │ │ │ + @ instruction: 0xf8ecf206 │ │ │ │ + eorseq r2, r4, ip, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9f558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46044b1d │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -57432,58 +57432,58 @@ │ │ │ │ strmi r2, [r3], -r0, lsl #4 │ │ │ │ andmi lr, r3, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf643b1d8 │ │ │ │ vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs r5, {r1, r2, r4, r7, r9} │ │ │ │ vst1.8 {d20-d22}, [pc], r4 │ │ │ │ vhsub.s8 d23, d16, d1 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ strmi r0, [r8, pc, lsr #2]! │ │ │ │ stmibvs r0!, {r0, r1, r8, fp, sp, pc}^ │ │ │ │ - blx 0xa04bd2 │ │ │ │ + ldc2 2, cr15, [sl], #-52 @ 0xffffffcc │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d25, d0, d1 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ strtmi r0, [r0], -pc, lsr #2 │ │ │ │ - blx 0xff484816 │ │ │ │ + stc2l 1, cr15, [r4], #100 @ 0x64 │ │ │ │ bmi 0x2aefb8 │ │ │ │ bls 0x1a23fc │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R9_fiq │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [ip, #-456] @ 0xfffffe38 │ │ │ │ + mrc2 2, 2, pc, cr12, cr2, {3} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46060496 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ bvs 0x1947ee0 │ │ │ │ strcs fp, [r0, #-771] @ 0xfffffcfd │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ movwcc pc, #23296 @ 0x5b00 @ │ │ │ │ ldmibvs r8, {r0, r8, sl, ip, sp}^ │ │ │ │ - blx 0x904c4a │ │ │ │ + ldc2 2, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ adcmi r6, fp, #405504 @ 0x63000 │ │ │ │ strdlt sp, [fp, r2] │ │ │ │ - strbne pc, [r8], -r0, asr #4 @ │ │ │ │ + strbcc pc, [r0], -r0, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r1], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1193501 │ │ │ │ - bvs 0x1947268 │ │ │ │ + bvs 0x19476b8 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ @@ -57494,25 +57494,25 @@ │ │ │ │ @ instruction: 0xf7ff0496 │ │ │ │ bvs 0x1a07e6c │ │ │ │ strcs fp, [r0, #-774] @ 0xfffffcfa │ │ │ │ ldmib r4, {r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ blx 0xd4cba │ │ │ │ strcc r3, [r1, #-773] @ 0xfffffcfb │ │ │ │ vmul.i8 q3, , q4 │ │ │ │ - bvs 0x19475b4 │ │ │ │ + bvs 0x1947a04 │ │ │ │ adcmi r4, fp, #100663296 @ 0x6000000 │ │ │ │ strdlt sp, [fp, r3] │ │ │ │ - strbne pc, [r8, -r0, asr #4] @ │ │ │ │ + strbcc pc, [r0, -r0, asr #4] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r9], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1193501 │ │ │ │ - bvs 0x19471f4 │ │ │ │ + bvs 0x1947644 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -57522,15 +57522,15 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ adcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ - cmppne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r8, r1] │ │ │ │ blvs 0x10ee508 │ │ │ │ addmi r6, sl, #266240 @ 0x41000 │ │ │ │ strcs fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf8d0d020 │ │ │ │ bvs 0xff140584 │ │ │ │ @@ -57546,19 +57546,19 @@ │ │ │ │ andeq lr, ip, #166912 @ 0x28c00 │ │ │ │ blvs 0xfe0e1ac8 │ │ │ │ orrvs pc, r0, #683671552 @ 0x28c00000 │ │ │ │ strcs r6, [r0], #-1571 @ 0xfffff9dd │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ orrvs r4, r2, #704643072 @ 0x2a000000 │ │ │ │ addne pc, r1, #64, 4 │ │ │ │ - cmppne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ - blx 0xffd849cc │ │ │ │ + stc2 1, cr15, [r8], {25} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdgt pc, [r0], -r0 @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ @@ -57566,230 +57566,230 @@ │ │ │ │ bl 0xfeb9f78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430fe8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ umulllt r0, r3, r6, r3 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - cmppne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ ldrmi r9, [r8, r1, lsl #2] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdbls r1, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addsne pc, r3, #64, 4 │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1194030 │ │ │ │ - svclt 0x0000babd │ │ │ │ + svclt 0x0000bbd1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ ldmdavs pc, {r1, r2, r4, r7, r8, r9, sp} @ │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf646681b │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ vst3.32 {d16-d18}, [pc :64], r6 │ │ │ │ strtmi r7, [r0], -lr, asr #5 │ │ │ │ - cmppne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6462500 │ │ │ │ vmov.i32 d22, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0x47982696 │ │ │ │ strpl lr, [sp, #-2500] @ 0xfffff63c │ │ │ │ ldmdavs r3!, {r0, r1, r2, r3, r4, r5, r8, ip, sp, pc} │ │ │ │ eoreq pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #12864 @ 0x3240 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :256], r7 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x26000096 │ │ │ │ - blx 0xfe104ab0 │ │ │ │ + blx 0xfe604ab2 │ │ │ │ stc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ movwlt r6, #14947 @ 0x3a63 │ │ │ │ movwpl lr, #63956 @ 0xf9d4 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ stmibvs r8!, {r0, r9, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf820f20d │ │ │ │ + @ instruction: 0xf934f20d │ │ │ │ vmla.i8 q3, , q12 │ │ │ │ - bvs 0x1946868 │ │ │ │ + bvs 0x1946cb8 │ │ │ │ mvnsle r4, #-536870903 @ 0xe0000009 │ │ │ │ vrhadd.s8 d27, d16, d11 │ │ │ │ - vmlsl.s , d0, d0[2] │ │ │ │ + vmlsl.s , d0, d0[0] │ │ │ │ strcs r0, [r0, #-1583] @ 0xfffff9d1 │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ blx 0x59f4e │ │ │ │ strcc r3, [r1, #-5] │ │ │ │ - blx 0x1884af4 │ │ │ │ + blx 0x1d84af6 │ │ │ │ addsmi r6, sp, #405504 @ 0x63000 │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ vmax.s32 d20, d14, d5 │ │ │ │ - strmi pc, [r7], -pc, ror #23 │ │ │ │ + strmi pc, [r7], -pc, ror #25 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf5b580c7 │ │ │ │ svclt 0x00381f80 │ │ │ │ strne pc, [r0, #1103] @ 0x44f │ │ │ │ @ instruction: 0xf3002c00 │ │ │ │ cdpmi 0, 8, cr8, cr5, cr12, {7} │ │ │ │ ldrtmi r4, [lr], #-1593 @ 0xfffff9c7 │ │ │ │ vmin.s d4, d3, d16 │ │ │ │ - stmmi r3, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmmi r3, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46391a76 │ │ │ │ - @ instruction: 0xff1ef232 │ │ │ │ + @ instruction: 0xf832f233 │ │ │ │ @ instruction: 0xf100fb07 │ │ │ │ addmi r1, sp, #140288 @ 0x22400 │ │ │ │ adchi pc, r8, r0, asr #1 │ │ │ │ ldrtpl pc, [r0], #-1606 @ 0xfffff9ba @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ andcs r4, lr, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf64661e6 │ │ │ │ vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0x63212696 │ │ │ │ - @ instruction: 0xf812f116 │ │ │ │ + @ instruction: 0xf926f116 │ │ │ │ blcs 0x627e8 │ │ │ │ adchi pc, r2, r0, asr #32 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbvs r4, r3, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf82ef233 │ │ │ │ + @ instruction: 0xf942f233 │ │ │ │ bl 0xfed8f0e4 │ │ │ │ @ instruction: 0xf0c00f47 │ │ │ │ blne 0xffb289f4 │ │ │ │ strcc lr, [sl, #-2500] @ 0xfffff63c │ │ │ │ @ instruction: 0xf6466b23 │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ stmibvs r2!, {r1, r2, r4, r7}^ │ │ │ │ eorvs r1, r2, #224256 @ 0x36c00 │ │ │ │ @ instruction: 0xf1196323 │ │ │ │ - ldmdavs r3!, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdhi pc, [r4], -r4 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdbeq r7, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmibvs r2!, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ bvs 0xfe89a07c │ │ │ │ bvs 0x851b74 │ │ │ │ and r4, sp, r6, lsl r6 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf1153501 │ │ │ │ - bvs 0x1948770 │ │ │ │ + @ instruction: 0xf1163501 │ │ │ │ + bvs 0x1946bc0 │ │ │ │ eorle r4, fp, r8, lsr #11 │ │ │ │ ldmib r4, {r1, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ blx 0x4c7ba │ │ │ │ strmi r2, [r6], -r5 │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ ldmdane r6!, {r1, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldmne r6!, {r1, r2, r5, r8, r9, fp, sp, lr} │ │ │ │ svceq 0x0003f1b9 │ │ │ │ bne 0xcbcb48 │ │ │ │ - @ instruction: 0xffe4f115 │ │ │ │ + @ instruction: 0xf8f8f116 │ │ │ │ rscle r2, r3, r0, lsl #16 │ │ │ │ - @ instruction: 0xffacf234 │ │ │ │ - bicne pc, ip, #64, 4 │ │ │ │ + @ instruction: 0xf8c4f235 │ │ │ │ + biccc pc, r4, #64, 4 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vst2.8 {d25-d28}, [pc], r1 │ │ │ │ vqsub.s8 , q0, q1 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ vaddl.s8 , d0, d12 │ │ │ │ blmi 0x1250a30 │ │ │ │ - ldc2 1, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ + stc2l 1, cr15, [r4, #-112] @ 0xffffff90 │ │ │ │ strbmi lr, [r3], -ip, asr #15 │ │ │ │ andpl pc, r0, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1006810 │ │ │ │ submi r0, r2, #-1073741817 @ 0xc0000007 │ │ │ │ strtvs r4, [r1], #-17 @ 0xffffffef │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - @ instruction: 0xff80f125 │ │ │ │ + @ instruction: 0xf894f126 │ │ │ │ strmi r6, [r5], -r3, ror #20 │ │ │ │ bicslt r6, fp, r0, ror #7 │ │ │ │ ldmdaeq r9!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldreq pc, [r9, r8, asr #4]! │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ and r2, r0, r0, lsl #12 │ │ │ │ @ instruction: 0x6c236be5 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ strtmi r3, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8acf119 │ │ │ │ + @ instruction: 0xf9c0f119 │ │ │ │ strbmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46114638 │ │ │ │ - mcrr2 2, 0, pc, sl, cr12 @ │ │ │ │ + ldc2l 2, cr15, [lr, #-48] @ 0xffffffd0 │ │ │ │ bvs 0x1920fd8 │ │ │ │ mvnle r4, #-536870903 @ 0xe0000009 │ │ │ │ subne pc, r8, r8, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrt r4, [r9], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff9af232 │ │ │ │ + @ instruction: 0xf8aef233 │ │ │ │ ldrb r1, [r1, -r9, ror #20] │ │ │ │ - mrc2 1, 1, pc, cr4, cr8, {0} │ │ │ │ + @ instruction: 0xff48f118 │ │ │ │ @ instruction: 0xf04fb948 │ │ │ │ ldr r7, [r7, -r0, lsl #10]! │ │ │ │ andcs r6, lr, #224, 18 @ 0x380000 │ │ │ │ ldrmi r6, [r8], #-2849 @ 0xfffff4df │ │ │ │ - @ instruction: 0xff66f115 │ │ │ │ + @ instruction: 0xf87af116 │ │ │ │ stmiaeq r6, {r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff86f232 │ │ │ │ + @ instruction: 0xf89af233 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ bne 0x1c91484 │ │ │ │ @ instruction: 0xf1754299 │ │ │ │ svclt 0x00a80500 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [sl, -sp, lsl #12] │ │ │ │ - strtne pc, [ip], #576 @ 0x240 │ │ │ │ + strtcc pc, [r4], #576 @ 0x240 │ │ │ │ strteq pc, [pc], #-704 @ 0x4889c │ │ │ │ - cmppne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b14 │ │ │ │ andcs r7, r0, r6, asr #4 │ │ │ │ vshl.s8 d9, d0, d5 │ │ │ │ - blmi 0x507d48 │ │ │ │ + blmi 0x508198 │ │ │ │ rscsne pc, sp, #64, 4 │ │ │ │ - orrne pc, r0, r0, asr #4 │ │ │ │ + cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andpl pc, ip, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ @ instruction: 0xf11c012f │ │ │ │ - vpadd.i8 , q0, │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vfma.f32 d31, d16, d3 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ blmi 0x1c89a4 │ │ │ │ andcc pc, r5, #64, 4 │ │ │ │ - blx 0xfff051e4 │ │ │ │ + ldc2 2, cr15, [r2], {61} @ 0x3d │ │ │ │ addseq r6, r6, pc, ror sp │ │ │ │ addseq r6, r6, #128, 26 @ 0x2000 │ │ │ │ - eorseq r2, r4, ip, lsr #32 │ │ │ │ - eorseq r2, r4, r4 │ │ │ │ - eorseq r2, r4, ip, lsl r0 │ │ │ │ + eorseq r2, r4, r4, lsr #4 │ │ │ │ + ldrshteq r2, [r4], -ip │ │ │ │ + eorseq r2, r4, r4, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9fb0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ stcvs 12, cr0, [r2, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf8dcb082 │ │ │ │ @@ -57809,67 +57809,67 @@ │ │ │ │ @ instruction: 0xf646b12a │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bne 0xfe2999a4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00b4010 │ │ │ │ @ instruction: 0xf240be79 │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ vhsub.s8 d16, d0, d31 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0xd0984 │ │ │ │ subscc pc, pc, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8], #20 │ │ │ │ - eorseq r2, r4, ip, lsr r0 │ │ │ │ + stc2l 2, cr15, [ip, #20] │ │ │ │ + eorseq r2, r4, r4, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9fb98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ @ instruction: 0xf643681d │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ ldrtpl pc, [r0], #-1606 @ 0xfffff9ba @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ ldrmi r0, [r8, pc, lsr #2] │ │ │ │ orrslt r6, r5, r4, lsr #23 │ │ │ │ ldcvs 6, cr15, [r8], {70} @ 0x46 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8dc2200 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ stcvs 0, cr1, [fp, #136] @ 0x88 │ │ │ │ @ instruction: 0x0114e9d1 │ │ │ │ addsmi r1, r9, #110592 @ 0x1b000 │ │ │ │ andcc sp, r1, #1677721600 @ 0x64000000 │ │ │ │ addsmi r4, r5, #28, 8 @ 0x1c000000 │ │ │ │ vand , q8, │ │ │ │ vhsub.s8 d19, d16, d2 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1190096 │ │ │ │ - strtmi pc, [r0], -r1, lsr #17 │ │ │ │ + @ instruction: 0x4620f9b5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d16 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ vhsub.s8 d16, d0, d31 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0xd0a38 │ │ │ │ rsbscc pc, pc, #64, 4 │ │ │ │ - mrrc2 2, 0, pc, lr, cr5 @ │ │ │ │ - eorseq r2, r4, r4, asr r0 │ │ │ │ + ldc2l 2, cr15, [r2, #-20]! @ 0xffffffec │ │ │ │ + eorseq r2, r4, ip, asr #4 │ │ │ │ teqppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldrdne lr, [fp], -r3 │ │ │ │ bvs 0xfe7233bc │ │ │ │ addcs lr, r2, r0, lsr #23 │ │ │ │ bcc 0x8f588 │ │ │ │ andseq pc, r3, r2, lsl #22 │ │ │ │ @@ -58259,15 +58259,15 @@ │ │ │ │ @ instruction: 0xf8c22000 │ │ │ │ eorcc r0, r8, #56, 4 @ 0x80000003 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ adcmi pc, r0, #4, 10 @ 0x1000000 │ │ │ │ ands pc, r8, #13762560 @ 0xd20000 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf643d036 │ │ │ │ - vqshl.s64 q8, q12, #0 │ │ │ │ + vqshl.s64 q9, q8, #0 │ │ │ │ @ instruction: 0x46700734 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blcs 0xa7098 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ blcs 0xfd11c │ │ │ │ mvnslt sp, r5, asr #32 │ │ │ │ @@ -58339,20 +58339,20 @@ │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ strb r2, [r1, ip]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba03ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d2, d0 │ │ │ │ - vqdmlal.s q8, d0, d0[6] │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ sbcspl pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf896f205 │ │ │ │ + @ instruction: 0xf9aaf205 │ │ │ │ b 0x1436614 │ │ │ │ stcls 14, cr3, [r2], {65} @ 0x41 │ │ │ │ mulgt ip, sp, r8 │ │ │ │ blx 0x80a504 │ │ │ │ @ instruction: 0xf401fe8e │ │ │ │ b 0x10897e8 │ │ │ │ @ instruction: 0xf00c010e │ │ │ │ @@ -58450,19 +58450,19 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba0568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf643210c │ │ │ │ - vrsra.s64 q8, q12, #64 │ │ │ │ + vrsra.s64 q9, q8, #64 │ │ │ │ blx 0x8a04e │ │ │ │ ldmdbhi fp, {r1, r8, r9, ip, sp} │ │ │ │ ldrle r0, [sp], #-1689 @ 0xfffff967 │ │ │ │ - msreq SPSR_f, #536870916 @ 0x20000004 │ │ │ │ + msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r3, lsl #22 │ │ │ │ ldrsbne pc, [r4], #129 @ 0x81 @ │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xd1041c93 │ │ │ │ stmiavc r1, {r0, r1, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [r8, r0, lsl #17] │ │ │ │ @@ -58478,15 +58478,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r3], #-3336 @ 0xfffff2f8 │ │ │ │ @ instruction: 0xf99321c0 │ │ │ │ @ instruction: 0xf646228c │ │ │ │ vqdmlal.s q11, d0, d0[2] │ │ │ │ blx 0x9223a │ │ │ │ strb r3, [r7, r2]! │ │ │ │ - eorseq r2, r4, ip, ror r0 │ │ │ │ + eorseq r2, r4, r4, ror r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba05f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvc fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sl], -r2, lsl #1 │ │ │ │ blcs 0xdac10 │ │ │ │ blcc 0xff90c │ │ │ │ @@ -58500,15 +58500,15 @@ │ │ │ │ ldmvc r5, {r0, r4, r6, r7, fp, ip, sp, lr} │ │ │ │ eorsle r4, ip, sp, lsl #5 │ │ │ │ @ instruction: 0xf04f2902 │ │ │ │ svclt 0x00880504 │ │ │ │ stmib sp, {r1, r8, fp, ip, sp}^ │ │ │ │ addmi r3, sp, r0, lsl #4 │ │ │ │ vmax.s d4, d2, d25 │ │ │ │ - strhlt pc, [r8, #147] @ 0x93 @ │ │ │ │ + biclt pc, r8, r7, asr #21 │ │ │ │ andne lr, r0, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0xf0037953 │ │ │ │ bne 0xff04a05c │ │ │ │ tstpcs r3, #12, 22 @ p-variant is OBSOLETE @ 0x3000 │ │ │ │ andcs pc, r0, ip, lsl #22 │ │ │ │ @ instruction: 0x33286159 │ │ │ │ @@ -58536,15 +58536,15 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ adcmi pc, sp, r4, lsl #10 │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vqadd.s64 d19, d1, d24 │ │ │ │ - svclt 0x0000fb4b │ │ │ │ + svclt 0x0000fc4b │ │ │ │ tsteq r4, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d09902 │ │ │ │ @ instruction: 0x4323e04c │ │ │ │ svceq 0x0004f011 │ │ │ │ stceq 1, cr15, [r4], {14} │ │ │ │ @ instruction: 0xf8c0d124 │ │ │ │ @ instruction: 0xf001c04c │ │ │ │ @@ -58597,28 +58597,28 @@ │ │ │ │ ldrb r0, [lr, r2, lsl #4] │ │ │ │ ldrb r2, [ip, r3, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba07b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x109a84 │ │ │ │ subcs pc, fp, #268435460 @ 0x10000004 │ │ │ │ vhadd.s8 d9, d4, d0 │ │ │ │ - svclt 0x0000fe95 │ │ │ │ - eorseq r2, r4, r8, ror r3 │ │ │ │ + svclt 0x0000ffa9 │ │ │ │ + eorseq r2, r4, r0, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba07e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #53232 @ 0xcff0 │ │ │ │ blx 0x1357f6 │ │ │ │ tstls r1, r1, lsl #8 │ │ │ │ vadd.i64 d6, d18, d16 │ │ │ │ - stmdacs r1, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavc r3!, {r0, r2, r5, ip, lr, pc}^ │ │ │ │ strtle r0, [r2], #-1626 @ 0xfffff9a6 │ │ │ │ andne pc, r1, #201326595 @ 0xc000003 │ │ │ │ andsle r2, r0, r2, lsl #20 │ │ │ │ @ instruction: 0xf0129901 │ │ │ │ @ instruction: 0xd1250f01 │ │ │ │ svclt 0x00c82801 │ │ │ │ @@ -58642,22 +58642,22 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andlt r3, r9, #1073741824 @ 0x40000000 │ │ │ │ andlt r0, r2, r8, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorscs pc, ip, r0, asr #4 │ │ │ │ + eorsmi pc, r4, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vqsub.s64 q2, q14, │ │ │ │ - svclt 0x0000fc2b │ │ │ │ - eorseq r2, r4, ip, lsl #7 │ │ │ │ + svclt 0x0000fd43 │ │ │ │ + eorseq r2, r4, r4, lsl #11 │ │ │ │ rsble r2, r0, r0, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r5, ip, lsl #14 │ │ │ │ @ instruction: 0xf0012300 │ │ │ │ @@ -58748,74 +58748,74 @@ │ │ │ │ blx 0x10db72 │ │ │ │ ldmdbvc r3, {r0, r8, ip, sp, lr, pc} │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ ldmdale r3, {r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ bne 0x6ca4bc │ │ │ │ stmibvs r0, {r0, r1, r2, r3, r5} │ │ │ │ - subcs pc, r4, #64, 4 │ │ │ │ + eorsmi pc, ip, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r1, r0, #8, 20 @ 0x8000 │ │ │ │ @ instruction: 0xf04f9001 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - blx 0xff1061fc │ │ │ │ + blx 0xff1061fe │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmibvs r2, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1152180 │ │ │ │ - strtmi pc, [r0], -r3, lsr #22 │ │ │ │ + @ instruction: 0x4620fc37 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d0 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vmlal.s q10, d0, d0[1] │ │ │ │ stmibvs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ ldmvc r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ blcc 0x135f64 │ │ │ │ stmdbcs r2, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ ldc 8, cr13, [r2, #136] @ 0x88 │ │ │ │ subcs r7, r0, r2, lsl #22 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ addsmi r0, r8, pc, lsr #2 │ │ │ │ blvc 0x104ec8 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - blx 0xfe386268 │ │ │ │ + blx 0xfe38626a │ │ │ │ ldmvs r0, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.f d20, d0, d0[3] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ orrcs r1, r0, r0 │ │ │ │ vmax.s d20, d1, d16 │ │ │ │ - @ instruction: 0xe7b9fa7d │ │ │ │ + @ instruction: 0xe7b9fb7d │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x109d8c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d3, d4, d14 │ │ │ │ - svclt 0x0000fd11 │ │ │ │ - eorseq r2, r4, r4, lsr #7 │ │ │ │ + svclt 0x0000fe25 │ │ │ │ + mlaseq r4, ip, r5, r2 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r9], r4, lsl #30 │ │ │ │ ldrbteq pc, [r0], -r0, lsl #2 @ │ │ │ │ stmdbvs sp, {r2, r4, r7, r8, ip, sp, pc} │ │ │ │ ldreq pc, [r4, -r1, lsl #2] │ │ │ │ movwle lr, #12295 @ 0x3007 │ │ │ │ - blx 0xd8628a │ │ │ │ + mcrr2 2, 5, pc, ip, cr15 @ │ │ │ │ ble 0x293910 │ │ │ │ stmdavs r4!, {r1, r2, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r2, r4, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf10400aa │ │ │ │ @ instruction: 0x46380114 │ │ │ │ ldmible r0!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @@ -58838,20 +58838,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ andls r3, r0, pc, ror #4 │ │ │ │ - ldc2 2, cr15, [r2], #16 │ │ │ │ - ldrhteq r2, [r4], -r8 │ │ │ │ + stc2l 2, cr15, [r6, #16] │ │ │ │ + ldrhteq r2, [r4], -r0 │ │ │ │ ldrdgt pc, [ip], #-128 @ 0xffffff80 │ │ │ │ vaddw.s8 q9, q7, d0 │ │ │ │ ldrlt r3, [r0, #-336] @ 0xfffffeb0 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ streq pc, [r4], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf8cc64c4 │ │ │ │ b 0x140d9b8 │ │ │ │ @@ -58947,39 +58947,39 @@ │ │ │ │ stmiaeq r0, {sl, fp}^ │ │ │ │ andsgt pc, r2, r7, lsl #17 │ │ │ │ movwcs sp, #389 @ 0x185 │ │ │ │ @ instruction: 0xe7a9747b │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xe77a469c │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x589ffc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d6, d20, d7 │ │ │ │ - ldrdcs pc, [r0], -r9 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, ror #25 │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ adcvs pc, r2, #64, 4 │ │ │ │ - blx 0xff406372 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stc2l 2, cr15, [r2], #16 │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcs pc, r8, r0, asr #4 │ │ │ │ + rsbmi pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vqsub.s64 q3, q14, │ │ │ │ - vmul.i8 d31, d16, d21 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vpmax.s8 , q8, │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vaddl.s8 q10, d16, d8 │ │ │ │ blmi 0x109c48 │ │ │ │ rscvs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf9a8f23c │ │ │ │ - ldrsbteq r2, [r4], -r0 │ │ │ │ - eorseq r2, r4, r4, ror #7 │ │ │ │ + blx 0xff086484 │ │ │ │ + eorseq r2, r4, r8, asr #11 │ │ │ │ + ldrsbteq r2, [r4], -ip │ │ │ │ @ instruction: 0xf64cb510 │ │ │ │ vsra.s8 d23, d16, #2 │ │ │ │ stclvs 1, cr6, [r4], {255} @ 0xff │ │ │ │ @ instruction: 0xf8dd4319 │ │ │ │ stcne 0, cr14, [r3, #-32]! @ 0xffffffe0 │ │ │ │ eorvs r6, r1, r3, asr #9 │ │ │ │ stclvs 5, cr4, [r3], {114} @ 0x72 │ │ │ │ @@ -59440,19 +59440,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ b 0x14306f4 │ │ │ │ stmdbls r7, {r0, sl, fp, ip, sp, lr} │ │ │ │ eorle r4, sl, sl, lsl #5 │ │ │ │ tsteq r5, #150994944 @ 0x9000000 │ │ │ │ mulcs r0, r6, r7 │ │ │ │ - biccs pc, r0, r0, asr #4 │ │ │ │ + @ instruction: 0x41b8f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, asr #22 │ │ │ │ eorsvs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xfffef203 │ │ │ │ + @ instruction: 0xf912f204 │ │ │ │ tsteq r5, #1536 @ 0x600 │ │ │ │ streq r6, [r6, -r1, asr #25]! │ │ │ │ @ instruction: 0xf1019c08 │ │ │ │ stccs 12, cr0, [r0], {4} │ │ │ │ @ instruction: 0x9c08db6e │ │ │ │ streq pc, [r1], #-36 @ 0xffffffdc │ │ │ │ rsbsle r4, r5, r2, lsr #5 │ │ │ │ @@ -59521,15 +59521,15 @@ │ │ │ │ @ instruction: 0xf8c09a08 │ │ │ │ b 0x11ba54c │ │ │ │ bls 0x21b028 │ │ │ │ @ instruction: 0xf0434333 │ │ │ │ @ instruction: 0xf04373c0 │ │ │ │ tstmi r3, #208, 6 @ 0x40000003 │ │ │ │ str r6, [r1], fp │ │ │ │ - ldrshteq r2, [r4], -r8 │ │ │ │ + ldrshteq r2, [r4], -r0 │ │ │ │ @ instruction: 0xf8ddb510 │ │ │ │ @ instruction: 0xf1bcc008 │ │ │ │ svclt 0x00980fff │ │ │ │ asreq pc, pc, #8 @ │ │ │ │ blx 0xfe780924 │ │ │ │ blx 0xfecc6afc │ │ │ │ @ instruction: 0xf021f181 │ │ │ │ @@ -60004,20 +60004,20 @@ │ │ │ │ b 0x108f224 │ │ │ │ tstmi r9, #-2147483648 @ 0x80000000 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - biccs pc, r0, r0, asr #4 │ │ │ │ + @ instruction: 0x41b8f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andcc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe6073de │ │ │ │ - eorseq r2, r4, r0, lsl r4 │ │ │ │ + stc2 2, cr15, [sl], #12 │ │ │ │ + eorseq r2, r4, r8, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba1ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ pkhbtmi r4, ip, r5, lsl #12 │ │ │ │ ldrmi r4, [ip], -r2, lsl #12 │ │ │ │ stmdbls ip, {r0, r1, r8, sl, fp, sp} │ │ │ │ @@ -60218,20 +60218,20 @@ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ b 0x1122fa8 │ │ │ │ stclvs 3, cr0, [r2], {12} │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ strbvs r1, [r1], #3345 @ 0xd11 │ │ │ │ usada8 r0, r3, r0, r6 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x10b3d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d6, d19, d31 │ │ │ │ - svclt 0x0000f9eb │ │ │ │ - eorseq r2, r4, ip, lsl r4 │ │ │ │ + svclt 0x0000faff │ │ │ │ + eorseq r2, r4, r4, lsl r6 │ │ │ │ stmdbcs fp, {r0, r8, fp, ip, sp} │ │ │ │ addshi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrpl r9, [r6, #1654] @ 0x676 │ │ │ │ @ instruction: 0x96969696 │ │ │ │ @ instruction: 0x06209696 │ │ │ │ @ instruction: 0xf646b130 │ │ │ │ @@ -60307,23 +60307,23 @@ │ │ │ │ vqadd.u32 q10, , │ │ │ │ ldr r0, [r5, r7, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba226c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x1cb53c │ │ │ │ subsne pc, fp, #64, 4 │ │ │ │ vhadd.s8 d9, d3, d0 │ │ │ │ - vst2.8 {d31,d33}, [pc :256], r9 │ │ │ │ + vst1.16 {d31-d32}, [pc]! │ │ │ │ ldr r7, [fp, r0, lsl #5] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ svclt 0x0000e798 │ │ │ │ - eorseq r2, r4, r4, lsr r4 │ │ │ │ + eorseq r2, r4, ip, lsr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svccs 0x00006f07 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r4, r6, ip, lr, pc} │ │ │ │ addseq r6, fp, r2, asr #25 │ │ │ │ @@ -60361,16 +60361,16 @@ │ │ │ │ sbcsle r4, lr, #-1342177270 @ 0xb000000a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463287f0 │ │ │ │ tstpeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - vmax.s16 q10, , q4 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vmax.s16 q10, q7, q4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4627d0d6 │ │ │ │ @ instruction: 0xf8c8e7e8 │ │ │ │ andcs r5, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf06f87f0 │ │ │ │ @@ -60658,15 +60658,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - msreq SPSR_f, #536870916 @ 0x20000004 │ │ │ │ + msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicsmi pc, r8, #10354688 @ 0x9e0000 │ │ │ │ bicsne pc, r8, #9502720 @ 0x910000 │ │ │ │ @@ -61006,15 +61006,15 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.64 {d30}, [pc :128], sl │ │ │ │ strb r7, [r7, r0, lsl #6]! │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ svclt 0x0000e7e4 │ │ │ │ stmdale fp, {r0, r1, r8, fp, sp} │ │ │ │ - msreq SPSR_f, #536870916 @ 0x20000004 │ │ │ │ + msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ fstmiaxeq r1, {d14} @ Deprecated │ │ │ │ tstcs lr, r3, lsl r6 │ │ │ │ mvncs pc, #220, 16 @ 0xdc0000 │ │ │ │ bllt 0x209b78 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba2d84 │ │ │ │ @@ -61074,15 +61074,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - msreq SPSR_f, #536870916 @ 0x20000004 │ │ │ │ + msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ @ instruction: 0xf89e2301 │ │ │ │ @ instruction: 0xf89143d8 │ │ │ │ b 0x1350bf4 │ │ │ │ @@ -61190,15 +61190,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ - msreq SPSR_f, #536870916 @ 0x20000004 │ │ │ │ + msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -61213,15 +61213,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba308c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - msreq SPSR_f, #536870916 @ 0x20000004 │ │ │ │ + msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicscs pc, r8, #9568256 @ 0x920000 │ │ │ │ bicsne pc, r8, #144, 16 @ 0x900000 │ │ │ │ @@ -61240,15 +61240,15 @@ │ │ │ │ @ instruction: 0x4604c018 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ @ instruction: 0x461e4611 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib sp, {r1, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2304 │ │ │ │ @ instruction: 0xf242fed1 │ │ │ │ - vqdmlal.s q8, d0, d0[6] │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ @ instruction: 0x46010334 │ │ │ │ @ instruction: 0xf893440b │ │ │ │ bllt 0xfe390e7c │ │ │ │ teqeq r3, #57856 @ 0xe200 │ │ │ │ movwvc lr, #6723 @ 0x1a43 │ │ │ │ @ instruction: 0xf0439907 │ │ │ │ movwmi r7, #46032 @ 0xb3d0 │ │ │ │ @@ -61265,15 +61265,15 @@ │ │ │ │ stceq 1, cr15, [r4], {-0} │ │ │ │ msrmi SPSR_c, #67 @ 0x43 │ │ │ │ subgt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf443bf0c │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ tstmi r3, #160, 6 @ 0x80000002 │ │ │ │ vhadd.s8 d22, d2, d3 │ │ │ │ - vqdmlal.s q8, d0, d0[6] │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ strmi r0, [fp], #-820 @ 0xfffffccc │ │ │ │ bicsne pc, r8, #9633792 @ 0x930000 │ │ │ │ sbcle r2, sp, r0, lsl #26 │ │ │ │ blcs 0x32ba0 │ │ │ │ sadd8mi fp, sl, ip │ │ │ │ bicsvc pc, r0, #79 @ 0x4f │ │ │ │ blls 0x242474 │ │ │ │ @@ -61465,20 +61465,20 @@ │ │ │ │ rsbmi pc, r5, #66 @ 0x42 │ │ │ │ strbvs r1, [r1], #3353 @ 0xd19 │ │ │ │ andlt r6, r4, sl, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - biccs pc, r0, r0, asr #4 │ │ │ │ + @ instruction: 0x41b8f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf82cf202 │ │ │ │ - eorseq r2, r4, r0, ror #8 │ │ │ │ + @ instruction: 0xf940f202 │ │ │ │ + eorseq r2, r4, r8, asr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba34b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4694469e │ │ │ │ blls 0x2566cc │ │ │ │ stmdbcs r4, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -61528,21 +61528,21 @@ │ │ │ │ orrne pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbvs r1, [r1], #3345 @ 0xd11 │ │ │ │ andlt r6, r4, r3, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - biccs pc, r0, r0, asr #4 │ │ │ │ + @ instruction: 0x41b8f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ sbcscs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffaef201 │ │ │ │ + @ instruction: 0xf8c2f202 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq r2, r4, ip, ror #8 │ │ │ │ + eorseq r2, r4, r4, ror #12 │ │ │ │ vld1.64 {d0-d1}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba35c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -61646,58 +61646,58 @@ │ │ │ │ andlt r6, r2, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blls 0x17b99c │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d0, d8 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blcs 0xcca28 │ │ │ │ blmi 0x940604 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - @ instruction: 0x2000febf │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldrdcs pc, [r0], -r3 │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sp, lsl fp │ │ │ │ andcs pc, r2, #64, 4 │ │ │ │ - cdp2 2, 11, cr15, cr4, cr1, {0} │ │ │ │ - biccs pc, r0, r0, asr #4 │ │ │ │ + @ instruction: 0xffc8f201 │ │ │ │ + @ instruction: 0x41b8f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blcs 0xd45a0 │ │ │ │ blmi 0x6805b8 │ │ │ │ adcscc pc, r7, #64, 4 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - blmi 0x60c04c │ │ │ │ + blmi 0x60c49c │ │ │ │ rsbvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - blmi 0x58c040 │ │ │ │ + blmi 0x58c490 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ vhsub.s8 , , q3 │ │ │ │ - stclvs 14, cr15, [r1], {153} @ 0x99 │ │ │ │ + stclvs 15, cr15, [r1], {173} @ 0xad │ │ │ │ stcls 6, cr4, [r5], {99} @ 0x63 │ │ │ │ movne pc, #-536870900 @ 0xe000000c │ │ │ │ movwcc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0x43231d0a │ │ │ │ andvs r6, fp, r2, asr #9 │ │ │ │ vabd.s8 q15, q0, q8 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x28caa8 │ │ │ │ @ instruction: 0xf8cd4670 │ │ │ │ vhadd.s8 d30, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - svclt 0x0000fe81 │ │ │ │ - mlaseq r4, r0, r4, r2 │ │ │ │ - eorseq r2, r4, r0, ror #9 │ │ │ │ - eorseq r2, r4, r0, asr #9 │ │ │ │ - ldrsbteq r2, [r4], -r0 │ │ │ │ - eorseq r2, r4, r8, lsr #9 │ │ │ │ - eorseq r2, r4, r8, ror r4 │ │ │ │ + svclt 0x0000ff95 │ │ │ │ + eorseq r2, r4, r8, lsl #13 │ │ │ │ + ldrsbteq r2, [r4], -r8 │ │ │ │ + ldrhteq r2, [r4], -r8 │ │ │ │ + eorseq r2, r4, r8, asr #13 │ │ │ │ + eorseq r2, r4, r0, lsr #13 │ │ │ │ + eorseq r2, r4, r0, ror r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ addlt r2, r2, r0, lsl #12 │ │ │ │ @@ -61793,19 +61793,19 @@ │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ subsle r4, r0, r3, ror r5 │ │ │ │ tstle r6, r1, ror r5 │ │ │ │ svclt 0x00084283 │ │ │ │ tstle r1, r1, ror #10 │ │ │ │ adcsle r4, r3, r2, ror r5 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x90cc74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d2, d17, d2 │ │ │ │ - @ instruction: 0xf8d6fd9d │ │ │ │ + @ instruction: 0xf8d6feb1 │ │ │ │ ldrbmi lr, [r3, #-0]! │ │ │ │ ldrbmi sp, [r2, #-238]! @ 0xffffff12 │ │ │ │ @ instruction: 0xf8cdd0a2 │ │ │ │ ldrbtmi ip, [r2], -r4 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldmib r6, {r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ @@ -61830,15 +61830,15 @@ │ │ │ │ @ instruction: 0xf7ff68b1 │ │ │ │ stmdavs fp!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvs fp!, {r0, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r8, r9, ip, pc}^ │ │ │ │ stmiavs r9!, {r1, r3, r5, fp, sp, lr} │ │ │ │ ldrmi lr, [ip, #1920] @ 0x780 │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ - ldrshteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r8, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r2, r3, r4, lsl r4 │ │ │ │ @ instruction: 0x460e4690 │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ @@ -61869,15 +61869,15 @@ │ │ │ │ bicsle r3, r0, r1, lsl #28 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, q9, q8 │ │ │ │ - vmla.f d16, d0, d0[6] │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ bl 0x1ccdb8 │ │ │ │ movwcs r0, #134 @ 0x86 │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ addeq lr, r2, #1024 @ 0x400 │ │ │ │ mvncs pc, #13762560 @ 0xd20000 │ │ │ │ eorcs pc, r3, r8, asr #16 │ │ │ │ addsmi r3, r8, #335544320 @ 0x14000000 │ │ │ │ @@ -61944,22 +61944,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r4, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q8, q8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x18ced0 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ subsne pc, r3, #68157440 @ 0x4100000 │ │ │ │ - stc2l 2, cr15, [lr], #-4 │ │ │ │ - blx 0xe093dc │ │ │ │ + stc2 2, cr15, [r2, #4] │ │ │ │ + blx 0xe093de │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r4, r0, lsl #10 │ │ │ │ + ldrshteq r2, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ mcrne 6, 4, r4, cr11, cr12, {4} │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ mulspl ip, sp, r8 │ │ │ │ @@ -62226,19 +62226,19 @@ │ │ │ │ @ instruction: 0xf44f6cc2 │ │ │ │ vqdmlal.s q10, d14, d0[0] │ │ │ │ stcls 3, cr0, [r8], {240} @ 0xf0 │ │ │ │ movwmi lr, #51779 @ 0xca43 │ │ │ │ ldcne 3, cr4, [r4, #-140] @ 0xffffff74 │ │ │ │ andsvs r6, r3, r4, asr #9 │ │ │ │ andcs lr, r0, r6, asr #13 │ │ │ │ - biccs pc, r0, r0, asr #4 │ │ │ │ + @ instruction: 0x41b8f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl fp │ │ │ │ rscmi pc, r4, #64, 4 │ │ │ │ - blx 0xf0968c │ │ │ │ + blx 0x140968e │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ vst1.16 {d30}, [pc :256], r6 │ │ │ │ strb r7, [r3, -r0, lsl #6] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ vst1.16 {d30-d32}, [pc :256], r5 │ │ │ │ str r7, [ip, -r0, lsl #4] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ @@ -62255,28 +62255,28 @@ │ │ │ │ strt r7, [r5], -r0, lsl #7 │ │ │ │ strvc pc, [r0, #1103] @ 0x44f │ │ │ │ vst1.16 {d30-d32}, [pc :64], r7 │ │ │ │ strbt r7, [lr], r0, lsl #5 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.16 {d30}, [pc], ip │ │ │ │ ldr r7, [r9, -r0, lsl #7] │ │ │ │ - eorseq r2, r4, r0, lsr #10 │ │ │ │ + eorseq r2, r4, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba40f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x461a4615 │ │ │ │ blls 0x29e714 │ │ │ │ @ instruction: 0xf89d9300 │ │ │ │ movwls r3, #4136 @ 0x1028 │ │ │ │ movwls r9, #11019 @ 0x2b0b │ │ │ │ mlascc r0, sp, r8, pc @ │ │ │ │ blls 0x271b24 │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ - msreq SPSR_f, #536870916 @ 0x20000004 │ │ │ │ + msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -62325,19 +62325,19 @@ │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ addseq r0, r2, lr, lsr #32 │ │ │ │ eoreq r0, lr, r6, ror r0 │ │ │ │ rsbeq r0, r5, lr, lsr #32 │ │ │ │ eorseq r0, r9, r7, asr r0 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0xfe64d4c4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d4, d17, d26 │ │ │ │ - @ instruction: 0x4640f975 │ │ │ │ + strbmi pc, [r0], -r9, lsl #21 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ vabdl.s8 , d15, d2 │ │ │ │ movwcs r3, #512 @ 0x200 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf902f7fc │ │ │ │ ldmdavs sl, {r0, r2, r3, r7, r8, r9, fp, lr} │ │ │ │ @@ -62479,15 +62479,15 @@ │ │ │ │ vmov.i32 d0, #128 @ 0x00000080 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr.i32 d0, #0 @ 0x00000000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r4, r0, lsr r6 │ │ │ │ + eorseq r2, r4, r8, lsr #16 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andcc pc, r0, #-268435444 @ 0xf000000c │ │ │ │ strls r2, [r4, -r0, lsl #6] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ @ instruction: 0xffd4f7fb │ │ │ │ @@ -62693,26 +62693,26 @@ │ │ │ │ strbteq r0, [r8], #116 @ 0x74 │ │ │ │ @ instruction: 0xf004b292 │ │ │ │ vst3.8 {d0-d2}, [r0], lr │ │ │ │ adcseq r0, r1, r0, lsl #1 │ │ │ │ movwmi r4, #8994 @ 0x2322 │ │ │ │ msreq CPSR_, r1 │ │ │ │ ldrt r4, [r9], sl, lsl #6 │ │ │ │ - stc2l 2, cr15, [r6], #-436 @ 0xfffffe4c │ │ │ │ + stc2l 2, cr15, [r6, #-436]! @ 0xfffffe4c │ │ │ │ vbif d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbic d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorn d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbit d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r4, r8, lsr r5 │ │ │ │ - ldrhteq r2, [r4], -r8 │ │ │ │ + eorseq r2, r4, r0, lsr r7 │ │ │ │ + ldrhteq r2, [r4], -r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ ldrmi fp, [r4], r0, lsl #10 │ │ │ │ @ instruction: 0xf06f4619 │ │ │ │ stclvs 2, cr0, [r3, #28] │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ orrseq r4, r3, sl, lsl r4 │ │ │ │ @@ -62723,15 +62723,15 @@ │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r7, #134217731 @ 0x8000003 │ │ │ │ eorcc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ rsbmi pc, sl, #130 @ 0x82 │ │ │ │ @ instruction: 0xf85d600a │ │ │ │ andcs lr, r4, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf1174660 │ │ │ │ - svclt 0x0000ba41 │ │ │ │ + svclt 0x0000bb55 │ │ │ │ ldmdale r9!, {r0, r2, r3, r4, r5, r6, fp, sp} │ │ │ │ ldmdble pc, {r0, r5, r6, fp, sp} @ │ │ │ │ msreq SPSR_x, #160, 2 @ 0x28 │ │ │ │ vhadd.s8 d18, d15, d1 │ │ │ │ @ instruction: 0xf6c011f0 │ │ │ │ blx 0x4da54 │ │ │ │ andsmi pc, r9, r3, lsl #6 │ │ │ │ @@ -62783,26 +62783,26 @@ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmvs r3, {r8, sl, fp, ip, sp, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xfe709ef4 │ │ │ │ + blx 0xfec09ef6 │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d22000 │ │ │ │ stmib r3, {r2, r3, lr, pc}^ │ │ │ │ stmdbls r1, {r8} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8ccd01a │ │ │ │ ldrb r3, [r7, r0] │ │ │ │ @ instruction: 0xf1019001 │ │ │ │ tstls r0, r8 │ │ │ │ - blx 0xfe189f20 │ │ │ │ + blx 0xfe689f22 │ │ │ │ strmi r9, [r3], -r1, lsl #20 │ │ │ │ ldmdbvs r1, {r3, ip, sp} │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ tstvs r3, r0, lsl #18 │ │ │ │ andlt r6, r3, r9, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -62904,15 +62904,15 @@ │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r6, r2, r4, lsl #29 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ sha1c.32 q11, q9, │ │ │ │ - vmlsl.s q8, d0, d0[6] │ │ │ │ + vmlsl.s q9, d0, d0[4] │ │ │ │ @ instruction: 0xf6460634 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46052796 │ │ │ │ blhi 0xfecc8f9c │ │ │ │ stmdavs r2!, {r5, fp, ip, sp, lr}^ │ │ │ │ b 0x14280ac │ │ │ │ tstlt r8, #1179648 @ 0x120000 │ │ │ │ @@ -62942,15 +62942,15 @@ │ │ │ │ addsne r3, sl, r8, lsl #22 │ │ │ │ orrseq pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0xd1db429a │ │ │ │ stmdage ip, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r0, asr r2 │ │ │ │ vrhadd.s16 d18, d12, d0 │ │ │ │ - stmdavs r3!, {r3, r5, fp, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r6, r8, fp, sp, lr, pc}^ │ │ │ │ movwne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ addseq r8, fp, r7, ror r1 │ │ │ │ @ instruction: 0xf8d218f2 │ │ │ │ @ instruction: 0xf8999674 │ │ │ │ bcs 0x115a20 │ │ │ │ bcs 0x1819d8 │ │ │ │ @@ -62970,16 +62970,16 @@ │ │ │ │ movwcs r6, #14498 @ 0x38a2 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ sbc r8, r1, r4, asr #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ stmdage r2, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r8, lsr #4 │ │ │ │ - vrhadd.s16 d18, d11, d0 │ │ │ │ - stmdavs r3!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + vrhadd.s16 d18, d12, d0 │ │ │ │ + stmdavs r3!, {r1, r2, r8, fp, sp, lr, pc}^ │ │ │ │ movwne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ bvs 0xfeaedf50 │ │ │ │ orreq lr, r3, #6144 @ 0x1800 │ │ │ │ ldrbls pc, [r8, #2259] @ 0x8d3 @ │ │ │ │ bcs 0x67dc0 │ │ │ │ @ instruction: 0xf899d171 │ │ │ │ @@ -63009,15 +63009,15 @@ │ │ │ │ strtmi r0, [r8], -r8, lsl #17 │ │ │ │ @ instruction: 0xff6ef7fe │ │ │ │ @ instruction: 0xf8d84628 │ │ │ │ @ instruction: 0xf7fd161c │ │ │ │ eorcs pc, r8, #668 @ 0x29c │ │ │ │ stmdage ip, {r8, sp} │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ - svc 0x00a0f25b │ │ │ │ + ldm r8!, {r2, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ blcs 0x67d44 │ │ │ │ adchi pc, r4, r0 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ tstls r2, #-2147483644 @ 0x80000004 │ │ │ │ stmdbvs r3!, {r2, r3, r8, fp, sp, pc} │ │ │ │ movwls sl, #51729 @ 0xca11 │ │ │ │ stmdbvs r3!, {r3, r5, r9, sl, lr}^ │ │ │ │ @@ -63052,19 +63052,19 @@ │ │ │ │ tstls r6, r7, lsl #6 │ │ │ │ blvc 0x30917c │ │ │ │ mrc2 7, 3, pc, cr14, cr14, {7} │ │ │ │ mulscc r3, r9, r8 │ │ │ │ addsle r2, r3, r1, lsl #22 │ │ │ │ svceq 0x00fdf013 │ │ │ │ mulcs r0, r6, r0 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsr #22 │ │ │ │ rscsne pc, r3, #68157440 @ 0x4100000 │ │ │ │ - blx 0xff20a372 │ │ │ │ + ldc2l 2, cr15, [sl], {0} │ │ │ │ stmdbcs r1, {r0, r3, r4, r6, r7, r9, sl, fp, ip} │ │ │ │ adchi pc, ip, r0, lsl #4 │ │ │ │ bcs 0x68000 │ │ │ │ blcs 0x1420e4 │ │ │ │ svclt 0x001868a2 │ │ │ │ tstle r0, sl, lsl #6 │ │ │ │ tstls r2, r2, lsl #6 │ │ │ │ @@ -63091,15 +63091,15 @@ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e6b6 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, r2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r4, r4, asr r6 │ │ │ │ + eorseq r2, r4, ip, asr #16 │ │ │ │ tstne r8, #323584 @ 0x4f000 │ │ │ │ svceq 0x0080f018 │ │ │ │ svclt 0x00146922 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ movwls r4, #5657 @ 0x1619 │ │ │ │ @@ -63126,54 +63126,54 @@ │ │ │ │ teqlt r9, r4, ror #12 │ │ │ │ addpl pc, r0, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ pkhbt r6, r1, r2, lsl #20 │ │ │ │ strbt r2, [r3], sl, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ andcs lr, r0, r4, lsl #13 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r0, lsr #22 │ │ │ │ addne pc, r6, #68157440 @ 0x4100000 │ │ │ │ - blx 0xc0a4a2 │ │ │ │ + mcrr2 2, 0, pc, r2, cr0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x74e168 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ vhsub.s8 q1, q0, │ │ │ │ - vqdmulh.s32 d31, d13, d19 │ │ │ │ - andcs pc, r0, fp, ror #17 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + vfms.f32 d31, d13, d23 │ │ │ │ + andcs pc, r0, fp, ror #19 │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsl fp │ │ │ │ adcsne pc, lr, #68157440 @ 0x4100000 │ │ │ │ - blx 0x60a4d2 │ │ │ │ + stc2 2, cr15, [sl], #-0 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x44e198 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ vhsub.s8 d2, d16, d30 │ │ │ │ - andcs pc, r0, fp, lsl #22 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, lsl ip @ │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsl #22 │ │ │ │ eorscs pc, fp, #68157440 @ 0x4100000 │ │ │ │ - blx 0x8a4fe │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldc2 2, cr15, [r4], {-0} │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r0, asr #4 │ │ │ │ + sbcsmi pc, r4, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b06 │ │ │ │ vqsub.s64 d1, d24, d2 │ │ │ │ - svclt 0x0000f8e7 │ │ │ │ - eorseq r2, r4, ip, ror #12 │ │ │ │ - ldrshteq r2, [r4], -r0 │ │ │ │ - eorseq r2, r4, r4, asr r6 │ │ │ │ - eorseq r2, r4, r4, asr #13 │ │ │ │ - eorseq r2, r4, ip, lsl r7 │ │ │ │ + svclt 0x0000f9ff │ │ │ │ + eorseq r2, r4, r4, ror #16 │ │ │ │ + eorseq r2, r4, r8, ror #17 │ │ │ │ + eorseq r2, r4, ip, asr #16 │ │ │ │ + ldrhteq r2, [r4], -ip │ │ │ │ + eorseq r2, r4, r4, lsl r9 │ │ │ │ tstlt fp, r3, asr r8 │ │ │ │ strb r6, [fp, #-2130]! @ 0xfffff7ae │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba4f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r0, ror #31 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ @@ -63210,29 +63210,29 @@ │ │ │ │ mlagt r4, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ stcls 0, cr12, [sl], {4} │ │ │ │ mlagt ip, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9402 │ │ │ │ stcls 0, cr12, [ip], {12} │ │ │ │ mcr2 7, 1, pc, cr8, cr14, {7} @ │ │ │ │ - msreq SPSR_f, #536870916 @ 0x20000004 │ │ │ │ + msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ ldrdlt r1, [r5], -r8 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0000e79a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba5000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r0 │ │ │ │ ldmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r3, [r5], -r4, lsl #8 │ │ │ │ @ instruction: 0xff4cf7fd │ │ │ │ - msreq SPSR_f, #536870916 @ 0x20000004 │ │ │ │ + msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [r3], #-1570 @ 0xfffff9de │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ pop {r3, r4, r6, r7, r8, r9, ip} │ │ │ │ @ instruction: 0xe77f4038 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba5034 │ │ │ │ @@ -63248,15 +63248,15 @@ │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ b 0x108ece4 │ │ │ │ cps #3 │ │ │ │ strbvs r0, [r5], #1284 @ 0x504 │ │ │ │ bcc 0x17da90 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ - msreq SPSR_f, #536870916 @ 0x20000004 │ │ │ │ + msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r7, [r3], #-2145 @ 0xfffff79f │ │ │ │ bicspl pc, r8, #9633792 @ 0x930000 │ │ │ │ stmdavs r2!, {r0, r3, r5, r8, ip, sp, pc}^ │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdbmi r8, {r2, r3, r4, r5, r7, sl, sp, lr, pc} │ │ │ │ @@ -63376,15 +63376,15 @@ │ │ │ │ andmi lr, r0, #208, 18 @ 0x340000 │ │ │ │ msreq CPSR_f, r4, lsl #2 │ │ │ │ svclt 0x00984291 │ │ │ │ vhadd.s8 d6, d0, d1 │ │ │ │ eorcs r8, r8, #-2147483636 @ 0x8000000c │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ vcgt.s16 d25, d11, d3 │ │ │ │ - cdpvs 12, 14, cr14, cr9, cr0, {6} │ │ │ │ + mcrvs 13, 7, lr, cr9, cr8, {6} │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ addcs pc, r0, r5, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ andvs r9, ip, r3, lsl #22 │ │ │ │ msreq CPSR_s, r4, lsl #2 │ │ │ │ tsteq r1, r9, ror #13 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ @@ -63462,15 +63462,15 @@ │ │ │ │ movwmi lr, #2512 @ 0x9d0 │ │ │ │ eoreq pc, r8, #4, 2 │ │ │ │ svclt 0x0098429a │ │ │ │ vhadd.s8 d6, d0, d2 │ │ │ │ eorcs r8, r8, #141 @ 0x8d │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ strmi lr, [r6, -r7, asr #20] │ │ │ │ - ldc 2, cr15, [r2], {91} @ 0x5b │ │ │ │ + stc 2, cr15, [sl, #-364]! @ 0xfffffe94 │ │ │ │ @ instruction: 0xf0476eeb │ │ │ │ vst1.16 {d20}, [r7 :128], r3 │ │ │ │ andsvs r1, ip, r0, lsl #15 │ │ │ │ msreq CPSR_s, #4, 2 │ │ │ │ @ instruction: 0xf88466eb │ │ │ │ @ instruction: 0xf8c49000 │ │ │ │ rscvs r8, r6, r4 │ │ │ │ @@ -63482,19 +63482,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5b28ff0 │ │ │ │ andsle r6, r3, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ svcge 0x0009f43f │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0xcce6e0 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ vhsub.s8 d0, d16, d26 │ │ │ │ - stmdacs r4, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r4, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {1} │ │ │ │ strmi r4, [r2], -r3, lsl #5 │ │ │ │ @ instruction: 0x4603bf38 │ │ │ │ b 0x1247e14 │ │ │ │ strbtvs r4, [r8], #1542 @ 0x606 │ │ │ │ strbtmi pc, [r3], -r6, asr #32 @ │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @@ -63534,15 +63534,15 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x14cae4 │ │ │ │ strb r4, [r6], r4, lsl #12 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ @ instruction: 0x4604f9fd │ │ │ │ svclt 0x0000e76d │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r2, r4, r4, asr r7 │ │ │ │ + eorseq r2, r4, ip, asr #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], pc, lsl #1 │ │ │ │ strcs r4, [r0], #-2862 @ 0xfffff4d2 │ │ │ │ ldrmi r4, [r7], -r9, lsl #13 │ │ │ │ @@ -63586,15 +63586,15 @@ │ │ │ │ stcls 3, cr8, [r7], {240} @ 0xf0 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r3, [r3], -r2, lsl #4 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #18 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9400 │ │ │ │ @ instruction: 0xe7e0fc95 │ │ │ │ - stc2l 2, cr15, [r8, #-432]! @ 0xfffffe50 │ │ │ │ + cdp2 2, 6, cr15, cr8, cr12, {3} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x461fb090 │ │ │ │ @ instruction: 0x46884b33 │ │ │ │ @@ -63644,15 +63644,15 @@ │ │ │ │ stcls 6, cr4, [r7], {50} @ 0x32 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi lr, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd9905 │ │ │ │ strls ip, [r0], #-12 │ │ │ │ mrc2 7, 0, pc, cr6, cr11, {7} │ │ │ │ vaba.s32 q15, q14, │ │ │ │ - svclt 0x0000fcf5 │ │ │ │ + svclt 0x0000fdf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r7], -lr, lsl #1 │ │ │ │ blmi 0xc1fd2c │ │ │ │ @@ -63698,15 +63698,15 @@ │ │ │ │ andls r4, r3, sl, lsr r6 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf04f3c00 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ blx 0xfee0c56a │ │ │ │ vaba.s32 q15, q14, │ │ │ │ - svclt 0x0000fc89 │ │ │ │ + svclt 0x0000fd89 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4616b091 │ │ │ │ blmi 0xddfe04 │ │ │ │ @@ -63759,15 +63759,15 @@ │ │ │ │ strtmi r9, [r8], -r7, lsl #24 │ │ │ │ @ instruction: 0xf04f9302 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9400 │ │ │ │ ldrb pc, [sp, pc, lsr #26] @ │ │ │ │ - stc2 2, cr15, [lr], {108} @ 0x6c │ │ │ │ + stc2 2, cr15, [lr, #-432] @ 0xfffffe50 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ @ instruction: 0xf1a14bad │ │ │ │ @@ -64003,15 +64003,15 @@ │ │ │ │ @ instruction: 0x4652b23b │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ addseq r4, fp, r9, asr #12 │ │ │ │ @ instruction: 0x97104658 │ │ │ │ movwcs r4, #220 @ 0xdc │ │ │ │ ldrls fp, [r1], #-740 @ 0xfffffd1c │ │ │ │ vmax.s32 q15, q6, q13 │ │ │ │ - @ instruction: 0xf89dfa27 │ │ │ │ + @ instruction: 0xf89dfb27 │ │ │ │ @ instruction: 0x46523010 │ │ │ │ strbmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrbmi r9, [r8], -r3, lsl #22 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ blx 0xfef8ca42 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -64111,20 +64111,20 @@ │ │ │ │ tstcs lr, sl, lsr #12 │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ sbfx pc, r5, #21, #28 │ │ │ │ @ instruction: 0xf7fa9303 │ │ │ │ stmdbvc r5!, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r3, lsl #22]! │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x10f0b4 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff3230 │ │ │ │ - svclt 0x0000fb7d │ │ │ │ - eorseq r2, r4, ip, ror #14 │ │ │ │ + svclt 0x0000fc91 │ │ │ │ + eorseq r2, r4, r4, ror #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba5e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmdbvc fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ stceq 0, cr15, [r7], {3} │ │ │ │ @@ -64159,20 +64159,20 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bl 0xa04e8 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #3 │ │ │ │ strls r6, [r0, -r9, lsl #17] │ │ │ │ strtmi r4, [r1], -sl, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ ldrdcs lr, [r0], -r3 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbscs pc, r9, #268435460 @ 0x10000004 │ │ │ │ - blx 0x78b4c2 │ │ │ │ - eorseq r2, r4, r8, ror r7 │ │ │ │ + ldc2 1, cr15, [r0], #-1020 @ 0xfffffc04 │ │ │ │ + eorseq r2, r4, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba5ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ mulgt r1, r1, r8 │ │ │ │ svceq 0x0001f1bc │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ @@ -64213,20 +64213,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subvc r2, fp, r3, lsl #6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ ldrb r7, [r1, fp, asr #32]! │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x10f24c │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff224b │ │ │ │ - svclt 0x0000fab1 │ │ │ │ - eorseq r2, r4, r8, ror r3 │ │ │ │ + svclt 0x0000fbc5 │ │ │ │ + eorseq r2, r4, r0, ror r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0x46844a3e │ │ │ │ @ instruction: 0xf04f483e │ │ │ │ @@ -64260,19 +64260,19 @@ │ │ │ │ ldrmi sp, [lr, #2582] @ 0xa16 │ │ │ │ @ instruction: 0xf10ad1e9 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ blcs 0xd163c │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdaeq r1, {r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl fp │ │ │ │ rscscs pc, lr, #268435460 @ 0x10000004 │ │ │ │ - blx 0x150b654 │ │ │ │ + blx 0x1a0b656 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ cmplt r2, r6, ror #12 │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ @ instruction: 0x466033ff │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf8d5fecb │ │ │ │ @@ -64285,20 +64285,20 @@ │ │ │ │ blls 0x228ef8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - vrsqrts.f32 q12, , q8 │ │ │ │ - svclt 0x0000fff1 │ │ │ │ + vrsqrts.f32 q12, q14, q8 │ │ │ │ + svclt 0x0000f8f1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r4, r4, lsl #15 │ │ │ │ + eorseq r2, r4, ip, ror r9 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ - ldrshteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r8, ror #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ b 0x8bb0f0 │ │ │ │ eorsmi r0, r3, r2, lsl #12 │ │ │ │ addsmi r4, lr, #24117248 @ 0x1700000 │ │ │ │ @@ -64359,41 +64359,41 @@ │ │ │ │ @ instruction: 0xf04fd0d4 │ │ │ │ @ instruction: 0x463a33ff │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ mcr2 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ ldclne 7, cr14, [r3], #-816 @ 0xfffffcd0 │ │ │ │ blcs 0xd87d0 │ │ │ │ @ instruction: 0x4610d1da │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blmi 0x4737dc │ │ │ │ sbcscs pc, r0, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf98cf1ff │ │ │ │ + blx 0xfe88b7e0 │ │ │ │ vld3.32 @ instruction: 0xf4a5fa95 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ adcpl pc, r4, #4, 10 @ 0x1000000 │ │ │ │ bl 0x5b824 │ │ │ │ ldmdavs r1, {r1, r7, r9}^ │ │ │ │ adcsle r2, r1, r0, lsl #18 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x4f04f @ │ │ │ │ strls r4, [r0, #-1594] @ 0xfffff9c6 │ │ │ │ mcr2 7, 0, pc, cr0, cr15, {7} @ │ │ │ │ - vabd.s32 d30, d27, d26 │ │ │ │ - svclt 0x0000ff41 │ │ │ │ - eorseq r2, r4, r4, lsl #15 │ │ │ │ + vabd.s32 d30, d28, d26 │ │ │ │ + svclt 0x0000f841 │ │ │ │ + eorseq r2, r4, ip, ror r9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ - eorseq r2, r4, r4, lsl #16 │ │ │ │ + ldrshteq r2, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - mrc2 1, 3, pc, cr14, cr0, {7} │ │ │ │ + @ instruction: 0xff92f1f0 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib r5, {r2, r3, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0x612c0100 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @@ -64403,27 +64403,27 @@ │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r3], pc, lsl #1 │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ @ instruction: 0xf6452100 │ │ │ │ @ instruction: 0xf6480240 │ │ │ │ vmla.i d17, d0, d0[2] │ │ │ │ vqadd.s16 d18, d26, d6 │ │ │ │ - vfma.f32 d30, d16, d26 │ │ │ │ + vmla.f32 q15, q8, q1 │ │ │ │ vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fa0092 │ │ │ │ stmiami r5, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa48c4 │ │ │ │ stmiami r4, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stc2 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa48c3 │ │ │ │ stmiami r3, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stc2 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ - @ instruction: 0xf1192010 │ │ │ │ - @ instruction: 0xf646ff67 │ │ │ │ + @ instruction: 0xf11a2010 │ │ │ │ + @ instruction: 0xf646f87b │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ vrshr.u64 d18, d6, #64 │ │ │ │ @ instruction: 0xf64f4340 │ │ │ │ andls r7, r9, #65280 @ 0xff00 │ │ │ │ vmov.i32 d23, #131 @ 0x00000083 │ │ │ │ @ instruction: 0xf8823300 │ │ │ │ vqadd.s8 d19, d21, d4 │ │ │ │ @@ -64588,38 +64588,38 @@ │ │ │ │ blx 0xd774e │ │ │ │ movwcc r6, #4099 @ 0x1003 │ │ │ │ ldmibvs r3!, {r0, r1, r4, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61b33301 │ │ │ │ stmib r7, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s16 d19, d10, d23 │ │ │ │ - strmi lr, [r3], -r8, asr #22 │ │ │ │ + strmi lr, [r3], -r0, ror #24 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdavs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ ldrbtmi pc, [pc], #-1028 @ 0x4f374 @ │ │ │ │ streq pc, [r6], #-68 @ 0xffffffbc │ │ │ │ ldmdbvc ip, {r2, r3, r4, sp, lr} │ │ │ │ streq pc, [r2], #-869 @ 0xfffffc9b │ │ │ │ vand d23, d5, d12 │ │ │ │ - vmls.i d17, d16, d0[2] │ │ │ │ + vmls.i d19, d16, d0[0] │ │ │ │ orrsvs r0, ip, r2, lsr r4 │ │ │ │ @ instruction: 0xf8c71b9b │ │ │ │ blvs 0xd1b624 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ andlt r6, pc, r3, lsr r3 @ │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmiblt r2, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umullseq r0, r2, r4, r0 │ │ │ │ addseq r0, r2, r8, lsl r1 │ │ │ │ umullseq r0, r2, ip, r1 │ │ │ │ addseq r0, r2, r0, lsr #4 │ │ │ │ addseq r0, r2, r4, lsr #5 │ │ │ │ - eorseq r2, r4, r4, lsl r8 │ │ │ │ - eorseq r3, r4, r4, lsr #3 │ │ │ │ - eorseq r2, r4, r4, lsl #15 │ │ │ │ + eorseq r2, r4, ip, lsl #20 │ │ │ │ + mlaseq r4, ip, r3, r3 │ │ │ │ + eorseq r2, r4, ip, ror r9 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @ instruction: 0xf0067927 │ │ │ │ stmiavs r2!, {r0, r1, r2, r3, r8} │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ tstpeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, r7, ror #6 │ │ │ │ @@ -64688,19 +64688,19 @@ │ │ │ │ bfi r8, sl, #0, #14 │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r7, sl, r0, lsl #4 │ │ │ │ ldmdahi sl, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ bfi r8, sl, #0, #4 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0xa8f9b8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ - @ instruction: 0xf1fe525f │ │ │ │ - @ instruction: 0x461cfefb │ │ │ │ + @ instruction: 0xf1ff525f │ │ │ │ + ldrmi pc, [ip], -pc, lsl #16 │ │ │ │ str r4, [r1, r3, lsr #12] │ │ │ │ @ instruction: 0xf004789c │ │ │ │ blx 0x50552 │ │ │ │ stmiavc r4!, {r2, sl, sp, pc}^ │ │ │ │ streq pc, [pc], #-4 @ 0x4f51c │ │ │ │ strge pc, [r4], #-2816 @ 0xfffff500 │ │ │ │ strbteq r7, [pc], -r5, ror #17 │ │ │ │ @@ -64726,20 +64726,20 @@ │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ strls r4, [r3, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf04fe74a │ │ │ │ strcs r3, [r0, #-1791] @ 0xfffff901 │ │ │ │ bl 0x260ed0 │ │ │ │ strls r0, [r3, #-2310] @ 0xfffff6fa │ │ │ │ andcs lr, r0, r3, lsr r6 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adcpl pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 1, 5, pc, cr14, cr14, {7} @ │ │ │ │ - eorseq r3, r4, r4, lsr #3 │ │ │ │ + @ instruction: 0xffc2f1fe │ │ │ │ + mlaseq r4, ip, r3, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba67ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe8 │ │ │ │ vrsra.s64 q10, q12, #64 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ ldmdavs r9, {r1, r9, sl, lr} │ │ │ │ @@ -64785,17 +64785,17 @@ │ │ │ │ stmib r4, {r5, r8, r9, ip, sp, lr}^ │ │ │ │ ldmib r4, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ eorcs r3, r8, #6 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd677e │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldmib ip!, {r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + b 0xff58bfe4 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ - rscscs pc, r8, #64, 4 │ │ │ │ + rscsmi pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ movweq pc, #53315 @ 0xd043 @ │ │ │ │ stmdbvc r3, {r0, r1, sp, lr} │ │ │ │ vrhadd.u32 d22, d17, d2 │ │ │ │ tstvc r3, r2, lsl #6 │ │ │ │ mlane r4, r5, r8, pc @ │ │ │ │ @@ -64832,46 +64832,46 @@ │ │ │ │ stcvs 12, cr15, [r0, #772]! @ 0x304 │ │ │ │ @ instruction: 0x3612e9d4 │ │ │ │ @ instruction: 0x46311af6 │ │ │ │ blx 0x158b79e │ │ │ │ strmi r6, [r8], -r1, lsr #25 │ │ │ │ bvs 0xa7bb54 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #8 │ │ │ │ - @ instruction: 0xf9c2f115 │ │ │ │ + blx 0xff60bb8c │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bfieq r6, fp, #16, #12 │ │ │ │ strtmi sp, [r0], -r5, lsl #8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ @ instruction: 0xf11ab8d9 │ │ │ │ - @ instruction: 0x4605fbb7 │ │ │ │ + strmi pc, [r5], -fp, asr #25 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ strdcs sp, [r1, -r3] │ │ │ │ vmin.s8 d20, d0, d19 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vrshr.s64 q10, q12, #64 │ │ │ │ vhsub.s32 d16, d11, d31 │ │ │ │ - ldmib r4, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bcs 0x53fcc │ │ │ │ bne 0x150386c │ │ │ │ bne 0xfede101c │ │ │ │ @ instruction: 0xf7c446b0 │ │ │ │ strdlt pc, [r6, r1] │ │ │ │ - ldmdbcc r8, {r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbpl r0, {r6, r9, ip, sp, lr, pc} │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ stclvs 5, cr2, [r6] │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ ldmdbne r3!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ strcc r5, [r4, #-2422] @ 0xfffff68a │ │ │ │ vmax.s32 d25, d11, d0 │ │ │ │ - strmi pc, [r8, #2481]! @ 0x9b1 │ │ │ │ + strmi pc, [r8, #2737]! @ 0xab1 │ │ │ │ @ instruction: 0x4639d8f3 │ │ │ │ vhadd.s8 d18, d10, d10 │ │ │ │ - ldrtmi pc, [r8], -r7, ror #23 @ │ │ │ │ - blx 0xfe30bc1e │ │ │ │ + @ instruction: 0x4638fcff │ │ │ │ + ldc2 1, cr15, [lr], {26} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r2!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs lr, fp, lsl #4 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ blvs 0x94eb48 │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ @@ -64889,28 +64889,28 @@ │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - blx 0xfe40bfdc │ │ │ │ + blx 0xfe90bfde │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ blvc 0x80aea0 │ │ │ │ rscvs r4, ip, r1, lsr #12 │ │ │ │ ldreq pc, [r0], r5, lsl #2 │ │ │ │ @ instruction: 0xf105612c │ │ │ │ stmibvs fp!, {r3, r4, r5, r6, sl} │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r4, r5, lsl #2 │ │ │ │ stc 1, cr6, [r5, #940] @ 0x3ac │ │ │ │ vqdmulh.s16 d23, d10, d0 │ │ │ │ - @ instruction: 0xf854e8d8 │ │ │ │ + @ instruction: 0xf854e9f0 │ │ │ │ tstlt r8, r4, lsl #30 │ │ │ │ - @ instruction: 0xff48f1e5 │ │ │ │ + @ instruction: 0xf85cf1e6 │ │ │ │ mvnsle r4, r6, lsr #5 │ │ │ │ movmi pc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf5056baa │ │ │ │ @ instruction: 0xf50541a4 │ │ │ │ cmnvs sl, #164 @ 0xa4 │ │ │ │ andcs r3, r0, #24 │ │ │ │ cmnvs sl, sl, ror #4 │ │ │ │ @@ -64935,20 +64935,20 @@ │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ movwcs lr, #59844 @ 0xe9c4 │ │ │ │ stmibvs r3!, {r3, r5, r9, sp} │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd69da │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - stm lr, {r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmib r6!, {r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ subhi r2, r2, r0, lsl #4 │ │ │ │ stmdbvc r2, {r0, r1, r8, r9, sp} │ │ │ │ vhadd.u32 d23, d3, d5 │ │ │ │ vhsub.s8 d16, d0, d2 │ │ │ │ - vrsra.s64 q9, q12, #64 │ │ │ │ + vrsra.s64 q10, q8, #64 │ │ │ │ tstvc r2, pc, lsr #6 │ │ │ │ andcs r6, r1, #-1073741792 @ 0xc0000020 │ │ │ │ blvs 0x928978 │ │ │ │ tstmi r3, #170 @ 0xaa │ │ │ │ andcs r6, r0, r3, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -64964,15 +64964,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea0c6 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - ldmda r4, {r1, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb ip!, {r1, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -64990,21 +64990,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x8981ac │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [ip], {254} @ 0xfe │ │ │ │ + ldc2 1, cr15, [r0, #1016]! @ 0x3f8 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrhteq r3, [r4], -ip │ │ │ │ + ldrhteq r3, [r4], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrsbls pc, [ip, #-143] @ 0xffffff71 @ │ │ │ │ svchi 0x0070ee1d │ │ │ │ addslt r4, r5, r3, asr fp │ │ │ │ @@ -65014,66 +65014,66 @@ │ │ │ │ @ instruction: 0xf859460f │ │ │ │ tstcs r0, r8 │ │ │ │ stmibvs r3!, {r1, r2, r5, fp, ip}^ │ │ │ │ andmi pc, r3, r2, lsl #22 │ │ │ │ mvnvs r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf50069a3 │ │ │ │ movwcc r7, #4102 @ 0x1006 │ │ │ │ - vrhadd.s16 d22, d25, d19 │ │ │ │ - stmdbvc r3, {r4, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + vrhadd.s16 d22, d26, d19 │ │ │ │ + stmdbvc r3, {r3, r8, fp, sp, lr, pc} │ │ │ │ strmi r2, [r5], -r2, lsl #4 │ │ │ │ movweq pc, #9058 @ 0x2362 @ │ │ │ │ ldmdbvc r3!, {r0, r1, r8, ip, sp, lr} │ │ │ │ andeq pc, r7, #3 │ │ │ │ rsble r2, sp, r2, lsl #20 │ │ │ │ svclt 0x00082a03 │ │ │ │ bleq 0x8bb70 │ │ │ │ ldmib r4, {r0, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r6, lsl #6 │ │ │ │ @ instruction: 0x61a23201 │ │ │ │ blx 0xd82e6 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ @ instruction: 0xf50061e3 │ │ │ │ - vhadd.s16 d23, d9, d6 │ │ │ │ - @ instruction: 0x4604efd2 │ │ │ │ + vhadd.s16 d23, d10, d6 │ │ │ │ + strmi lr, [r4], -sl, ror #17 │ │ │ │ subcs r2, r0, #2 │ │ │ │ stmdbvc r3!, {r8, sp} │ │ │ │ movweq pc, #9056 @ 0x2360 @ │ │ │ │ @ instruction: 0x7123a803 │ │ │ │ - svc 0x00c6f259 │ │ │ │ + ldm lr, {r1, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r7, [r2], -fp, lsr #18 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ strvs lr, [r4, -r5, asr #19] │ │ │ │ biceq pc, r3, #-1409286143 @ 0xac000001 │ │ │ │ bleq 0xff34a3b8 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ movwcs r7, #4395 @ 0x112b │ │ │ │ @ instruction: 0xf10f806b │ │ │ │ - cmppcs r0, r7, lsl #20 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d26, d0, d3 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ vst1.8 {d16-d19}, [fp :128] │ │ │ │ @ instruction: 0xf10f7ba0 │ │ │ │ - stmdage r3, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfeb8c40e │ │ │ │ + stmdage r3, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldc2 2, cr15, [ip], #360 @ 0x168 │ │ │ │ movwcs r6, #4520 @ 0x11a8 │ │ │ │ stmiahi r3!, {r0, r1, r5, r6, pc} │ │ │ │ cmpcs r0, r2, asr r6 │ │ │ │ vld2.8 {d10-d11}, [r3], r3 │ │ │ │ smlsdcc r4, r2, r3, r7 │ │ │ │ bleq 0x14a3e8 │ │ │ │ cmnvs r7, r6, lsr #2 │ │ │ │ andlt pc, r4, r4, lsr #17 │ │ │ │ - @ instruction: 0xf9e8f10f │ │ │ │ + blx 0xfff8bf04 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ - adcvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + adcne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xf9f6f10f │ │ │ │ + blx 0x30bf16 │ │ │ │ vadd.i16 d26, d10, d3 │ │ │ │ - @ instruction: 0xf859fb8f │ │ │ │ + @ instruction: 0xf859fc9f │ │ │ │ movvs r3, r8 │ │ │ │ blmi 0x516688 │ │ │ │ blls 0x529b54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sp, r0, lsl #6 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -65081,22 +65081,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ @ instruction: 0xf04f7133 │ │ │ │ bvs 0x912718 │ │ │ │ eorvs r3, r3, #134217728 @ 0x8000000 │ │ │ │ andcs lr, r0, sp, lsl #15 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xffa0c32a │ │ │ │ - @ instruction: 0xf9aef26b │ │ │ │ + ldc2l 1, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ + blx 0xfec0c4e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r3, [r4], -ip │ │ │ │ + ldrhteq r3, [r4], -r4 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 14, 1, cr4, cr13, cr8, {1} │ │ │ │ @ instruction: 0x46915f70 │ │ │ │ @@ -65104,15 +65104,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea2f6 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - svc 0x003cf259 │ │ │ │ + ldmda r4, {r1, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -65130,21 +65130,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x8983dc │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe18c3ee │ │ │ │ + ldc2 1, cr15, [r8], {254} @ 0xfe │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrhteq r3, [r4], -ip │ │ │ │ + ldrhteq r3, [r4], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xee1d4a5d │ │ │ │ addlt r3, r3, r0, ror pc │ │ │ │ stmdblt r9!, {r0, r2, r4, r6, r7, fp, ip, lr}^ │ │ │ │ @@ -65154,25 +65154,25 @@ │ │ │ │ svccs 0x0004f854 │ │ │ │ cmnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf5b33320 │ │ │ │ mvnsle r7, r0, lsl #30 │ │ │ │ strmi r4, [r6], -r8, lsl #13 │ │ │ │ vadd.i8 d2, d0, d5 │ │ │ │ vqadd.s8 d24, d19, d7 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ bl 0x110918 │ │ │ │ stmibvs r8!, {r7, r8, r9}^ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ @ instruction: 0xf1006f9f │ │ │ │ mvnvs r0, r1, lsl #6 │ │ │ │ addhi pc, r1, r0, lsl #5 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - mcr 2, 6, pc, cr4, cr9, {2} @ │ │ │ │ + svc 0x00dcf259 │ │ │ │ strmi r7, [r4], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0632f01 │ │ │ │ addvc r0, r6, pc, ror r3 │ │ │ │ movweq pc, #9064 @ 0x2368 @ │ │ │ │ eorsle r7, ip, r3, lsl #2 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcle 0, cr7, [sp, #-780]! @ 0xfffffcf4 │ │ │ │ @@ -65181,15 +65181,15 @@ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrrne 9, 14, r6, r3, cr8 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x17e844c │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - mcr 2, 5, pc, cr2, cr9, {2} @ │ │ │ │ + svc 0x00baf259 │ │ │ │ movweq pc, #12296 @ 0x3008 @ │ │ │ │ @ instruction: 0xf1088882 │ │ │ │ b 0x1291cc0 │ │ │ │ strbmi r2, [r7, #-771] @ 0xfffffcfd │ │ │ │ cmnpeq r8, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @@ -65228,23 +65228,23 @@ │ │ │ │ andlt r3, r3, ip, lsl r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf50583f0 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - cdp2 2, 15, cr15, cr12, cr10, {3} │ │ │ │ + @ instruction: 0xfffcf26a │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x150234 │ │ │ │ andvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1fe9000 │ │ │ │ - svclt 0x0000fabd │ │ │ │ + svclt 0x0000fbd1 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrshteq r3, [r4], -r0 │ │ │ │ + eorseq r3, r4, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba6f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r1, -r8] │ │ │ │ @ instruction: 0xf7ff2000 │ │ │ │ bmi 0x20fa58 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @@ -65401,20 +65401,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x1104e0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fe02e6 │ │ │ │ - svclt 0x0000f967 │ │ │ │ - eorseq r3, r4, r8, lsl #4 │ │ │ │ + svclt 0x0000fa7b │ │ │ │ + eorseq r3, r4, r0, lsl #8 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs fp, [r0, #-143] @ 0xffffff71 │ │ │ │ ldrmi r4, [r4], -r9, lsl #13 │ │ │ │ @@ -65489,19 +65489,19 @@ │ │ │ │ stmdbcs r1, {r0, r2, r8, fp, ip, sp} │ │ │ │ ldrtmi sp, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xe7e06035 │ │ │ │ orrvs r2, r4, r1, lsl #2 │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ stmdbcs r0, {r1, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, asr #22 │ │ │ │ addcs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8b6f1fe │ │ │ │ + @ instruction: 0xf9caf1fe │ │ │ │ stc2 0, cr15, [ip], {12} │ │ │ │ @ instruction: 0xf8dde7bf │ │ │ │ @ instruction: 0x46d98014 │ │ │ │ bl 0x263a88 │ │ │ │ cdp 1, 1, cr0, cr13, cr1, {4} │ │ │ │ blls 0x15bf68 │ │ │ │ ldmpl r3!, {r0, r1, r3, r7, r8, sp, lr} │ │ │ │ @@ -65532,40 +65532,40 @@ │ │ │ │ andlt sp, pc, r7, lsr r1 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq pc, r8, r1, lsl #2 │ │ │ │ - blx 0xff40ca2c │ │ │ │ + blx 0xff90ca2e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ strbmi sl, [r8], -r5, lsr #30 │ │ │ │ blx 0xff88e21e │ │ │ │ andeq pc, r8, r9, lsl #2 │ │ │ │ vrhadd.s8 d2, d0, d1 │ │ │ │ - @ instruction: 0xe71bfbbf │ │ │ │ + @ instruction: 0xe71bfcd3 │ │ │ │ andne pc, r8, r8, asr #17 │ │ │ │ andscc pc, ip, #13828096 @ 0xd30000 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ andhi pc, r0, r3, asr #17 │ │ │ │ movweq pc, #33032 @ 0x8108 @ │ │ │ │ @ instruction: 0xf50158b1 │ │ │ │ @ instruction: 0xf8c141a0 │ │ │ │ @ instruction: 0xe7bd321c │ │ │ │ ldr r4, [r9, r2, ror #13] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x1d0730 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fe2264 │ │ │ │ - vtst.32 d31, d10, d31 │ │ │ │ - svclt 0x0000fe07 │ │ │ │ + vmul.i32 , q5, │ │ │ │ + svclt 0x0000ff07 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r0, lsr #4 │ │ │ │ + eorseq r3, r4, r8, lsl r4 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65592,21 +65592,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xffe8f1fd │ │ │ │ + @ instruction: 0xf8fcf1fe │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r8, lsl #4 │ │ │ │ + eorseq r3, r4, r0, lsl #8 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65633,21 +65633,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xff96f1fd │ │ │ │ + @ instruction: 0xf8aaf1fe │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r8, lsl #4 │ │ │ │ + eorseq r3, r4, r0, lsl #8 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65674,21 +65674,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xff44f1fd │ │ │ │ + @ instruction: 0xf858f1fe │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r8, lsl #4 │ │ │ │ + eorseq r3, r4, r0, lsl #8 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65715,21 +65715,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - mrc2 1, 7, pc, cr2, cr13, {7} │ │ │ │ + @ instruction: 0xf806f1fe │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r8, lsl #4 │ │ │ │ + eorseq r3, r4, r0, lsl #8 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65756,83 +65756,83 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - mcr2 1, 5, pc, cr0, cr13, {7} @ │ │ │ │ + @ instruction: 0xffb4f1fd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r8, lsl #4 │ │ │ │ + eorseq r3, r4, r0, lsl #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba77cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 14, r0, fp, cr0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ stmib sp, {r2, r5, r6, fp, ip, lr}^ │ │ │ │ bl 0x1591ec │ │ │ │ svcvs 0x00de0380 │ │ │ │ stmdbge r2, {r1, r2, r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1e44630 │ │ │ │ - strmi pc, [r3], -r7, lsl #24 │ │ │ │ + @ instruction: 0x4603fd1b │ │ │ │ @ instruction: 0x4618b1f0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf645bd70 │ │ │ │ - vmla.f d22, d0, d1[7] │ │ │ │ - @ instruction: 0xf6450123 │ │ │ │ - vaddl.s8 q11, d16, d5 │ │ │ │ + vmla.f32 , q3, q8 │ │ │ │ + vsra.s64 d16, d5, #64 │ │ │ │ + vrhadd.s8 d16, d6, d19 │ │ │ │ + vaddl.s8 q8, d16, d29 │ │ │ │ movwls r0, #4131 @ 0x1023 │ │ │ │ - blx 0x118cdb0 │ │ │ │ + blx 0x168cdb2 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ ldrbvs sl, [r8, r2, lsl #18] │ │ │ │ @ instruction: 0xf1e44630 │ │ │ │ - strmi pc, [r3], -r9, ror #23 │ │ │ │ + @ instruction: 0x4603fcfd │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mcrrne 9, 14, r6, r2, cr0 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x1668dc8 │ │ │ │ ldrmi r2, [r9], -r8, lsr #4 │ │ │ │ andmi pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldmib r2, {r0, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0xffb0cfb4 │ │ │ │ strmi r2, [r3], -r1, lsl #26 │ │ │ │ eoreq pc, r8, #79 @ 0x4f │ │ │ │ stmdbvc r1, {r1, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fb2ea │ │ │ │ vhadd.u32 d16, d2, d0 │ │ │ │ @ instruction: 0xf0010007 │ │ │ │ @ instruction: 0xf0610178 │ │ │ │ tstvc r9, fp, ror r1 │ │ │ │ vmin.u32 d20, d2, d9 │ │ │ │ subshi r2, r8, pc │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2529] @ 0xfffff61f │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @ instruction: 0xf1e49301 │ │ │ │ - blls 0xcf948 │ │ │ │ + blls 0xcfd98 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mcrrne 9, 14, r6, r8, cr1 @ │ │ │ │ svcvc 0x0000f5b1 │ │ │ │ ble 0x8e8e2c │ │ │ │ strmi pc, [r1], #-2818 @ 0xfffff4fe │ │ │ │ movwls r2, #4352 @ 0x1100 │ │ │ │ andvc pc, r6, r4, lsl #10 │ │ │ │ - ldmib ip, {r0, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + b 0xfed8d020 │ │ │ │ @ instruction: 0xf1039b01 │ │ │ │ ldmdbvc sl, {r3, r8} │ │ │ │ @ instruction: 0xf002805d │ │ │ │ @ instruction: 0xf0620278 │ │ │ │ tstvc sl, fp, ror r2 │ │ │ │ stmhi r2, {r0, r2, r6, pc} │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ @@ -65841,15 +65841,15 @@ │ │ │ │ ldmib sp, {r1, r7, pc}^ │ │ │ │ stmib r3, {r1, r9}^ │ │ │ │ tstvs sl, #536870912 @ 0x20000000 │ │ │ │ cmpvs sl, #55050240 @ 0x3480000 │ │ │ │ @ instruction: 0xf504e7c6 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - blx 0xd0d0a8 │ │ │ │ + blx 0xd0d0aa │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba790c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff8 │ │ │ │ ldrbne r2, [r3, r0] │ │ │ │ @ instruction: 0xff54f7ff │ │ │ │ @@ -66058,23 +66058,23 @@ │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ smlsdls r1, r8, r4, r4 │ │ │ │ addcs r9, r0, r0 │ │ │ │ ldc2l 0, cr15, [r0, #-104] @ 0xffffff98 │ │ │ │ ldrbmi r5, [r8], #-2344 @ 0xfffff6d8 │ │ │ │ blx 0xfe80ea58 │ │ │ │ andcs lr, r0, r3, lsr r7 │ │ │ │ - biccs pc, r0, r0, asr #4 │ │ │ │ + @ instruction: 0x41b8f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - mcrr2 1, 15, pc, r4, cr13 @ │ │ │ │ - blx 0x38d420 │ │ │ │ + ldc2l 1, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ + blx 0x38d422 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r0, lsr r2 │ │ │ │ + eorseq r3, r4, r8, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp, #-960] @ 0xfffffc40 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ strbtmi r5, [r1], #-2345 @ 0xfffff6d7 │ │ │ │ @@ -66107,15 +66107,15 @@ │ │ │ │ @ instruction: 0xf646003a │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ stmdacs ip, {r1, r2, r4, r7, r8, sp}^ │ │ │ │ umullsne pc, r4, r1, r8 @ │ │ │ │ ldmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ vrhadd.s8 , q1, │ │ │ │ - vmla.f d16, d0, d0[6] │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ bl 0x90ffc │ │ │ │ @ instruction: 0xf8d10180 │ │ │ │ stmdavs r8, {r2, r4, r6, r7, ip} │ │ │ │ @ instruction: 0xf0001c84 │ │ │ │ stmdacs r0, {r1, r2, r5, r6, r7, pc} │ │ │ │ tstcs r0, fp, lsl sl │ │ │ │ andlt r4, r2, r8, lsl #12 │ │ │ │ @@ -66199,19 +66199,19 @@ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ cmncs r8, #376 @ 0x178 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ blcs 0x60cd8 │ │ │ │ svcge 0x0073f47f │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x891158 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fd2226 │ │ │ │ - stmdacs sl!, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdacs sl!, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc fp!, {r0, r1, r4, r5, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf63f2814 │ │ │ │ andcs sl, r1, #392 @ 0x188 │ │ │ │ orrvc pc, r7, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #37568 @ 0x92c0 @ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -66234,15 +66234,15 @@ │ │ │ │ stmdavs r9, {r0, r1, r3, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @ instruction: 0x47a04611 │ │ │ │ ldmdacs r2, {r0, r1, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcge 0x0030f63f │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ str sl, [lr, -r2, lsl #30] │ │ │ │ - eorseq r3, r4, r4, asr #4 │ │ │ │ + eorseq r3, r4, ip, lsr r4 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ svclt 0x0000b985 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @@ -66269,15 +66269,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d10, d0 │ │ │ │ - svclt 0x0000f871 │ │ │ │ + svclt 0x0000f971 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba7fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ stcls 3, cr9, [r7], {-0} │ │ │ │ @@ -66292,15 +66292,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d10, d0 │ │ │ │ - svclt 0x0000f843 │ │ │ │ + svclt 0x0000f943 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 │ │ │ │ blls 0x275a28 │ │ │ │ @@ -66316,15 +66316,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d10, d0 │ │ │ │ - svclt 0x0000f813 │ │ │ │ + svclt 0x0000f913 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 │ │ │ │ blls 0x275a88 │ │ │ │ @@ -66340,16 +66340,16 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f32 d27, d9, d0 │ │ │ │ - svclt 0x0000ffe1 │ │ │ │ + vmls.f32 d27, d10, d0 │ │ │ │ + svclt 0x0000f8e1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba80dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f5aec │ │ │ │ @@ -66366,16 +66366,16 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f32 d27, d9, d0 │ │ │ │ - svclt 0x0000ffad │ │ │ │ + vmls.f32 d27, d10, d0 │ │ │ │ + svclt 0x0000f8ad │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f5b54 │ │ │ │ @@ -66393,101 +66393,101 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f32 d27, d9, d0 │ │ │ │ - svclt 0x0000ff77 │ │ │ │ + vmls.f32 d27, d10, d0 │ │ │ │ + svclt 0x0000f877 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ blmi 0xfef7d278 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, sp, lsl #16 │ │ │ │ addcs r9, r0, #-1610612736 @ 0xa0000000 │ │ │ │ @ instruction: 0x932d681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [r0, #-352] @ 0xfffffea0 │ │ │ │ + mcr 2, 1, pc, cr8, cr8, {2} @ │ │ │ │ movmi pc, #4, 10 @ 0x1000000 │ │ │ │ andscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ blcs 0x75bf0 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ - bne 0x1f8e91c │ │ │ │ + bcc 0x1d8e91c │ │ │ │ beq 0xc4daec │ │ │ │ @ instruction: 0xf64346a0 │ │ │ │ - @ instruction: 0xf2c00ef8 │ │ │ │ + @ instruction: 0xf2c02ef0 │ │ │ │ @ instruction: 0xf8cd0e34 │ │ │ │ blls 0x18908c │ │ │ │ mullt r0, r3, r8 │ │ │ │ svceq 0x0049f1bb │ │ │ │ addshi pc, lr, #0 │ │ │ │ svceq 0x0002f1bb │ │ │ │ adcshi pc, lr, #0 │ │ │ │ stmdbls r9, {r2, r3, r8, r9, sp} │ │ │ │ vqrdmulh.s d15, d11, d3 │ │ │ │ stmiapl fp, {r1, r3, r6, r7, fp, ip}^ │ │ │ │ @ instruction: 0x06d08912 │ │ │ │ rschi pc, sl, r0, asr #2 │ │ │ │ andcs r9, r4, r4, lsl #20 │ │ │ │ ldmvc r4, {r0, r8, sp} │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00882c02 │ │ │ │ adcmi r3, r0, r2, lsl #24 │ │ │ │ sbceq fp, r0, r0, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ - ldc2l 2, cr15, [lr, #-420] @ 0xfffffe5c │ │ │ │ + cdp2 2, 5, cr15, cr14, cr9, {3} │ │ │ │ strbvc lr, [r0, #2592]! @ 0xa20 │ │ │ │ movwcs r9, #51721 @ 0xca09 │ │ │ │ movwcs pc, #47875 @ 0xbb03 @ │ │ │ │ ldmdbvc sl, {r0, r3, r4, r8, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x9105799b │ │ │ │ stmdbcs r0, {r3, r8, r9, ip, pc} │ │ │ │ rsbhi pc, lr, #0 │ │ │ │ vqdmulh.s d25, d15, d4 │ │ │ │ - vqdmlal.s , d16, d28 │ │ │ │ + vqdmlal.s , d16, d20 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, fp}^ │ │ │ │ @ instruction: 0xf103b206 │ │ │ │ vaba.s8 d16, d0, d4 │ │ │ │ - vbic.i16 , #2048 @ 0x0800 │ │ │ │ + vbic.i16 , #0 @ 0x0000 │ │ │ │ strcs r0, [r0], #-2865 @ 0xfffff4cf │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ ldrbmi pc, [fp], -r3, lsr #23 @ │ │ │ │ strbmi r9, [sl], -r0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - ldc2 2, cr15, [r4, #-420]! @ 0xfffffe5c │ │ │ │ + cdp2 2, 3, cr15, cr4, cr9, {3} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ adcmi r4, r3, #221249536 @ 0xd300000 │ │ │ │ ldmib sp, {r1, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ cmplt sl, #1610612736 @ 0x60000000 │ │ │ │ movwls r1, #26899 @ 0x6913 │ │ │ │ vqdmulh.s d25, d0, d4 │ │ │ │ - vbic.i16 , #8 @ 0x0008 │ │ │ │ + vbic.i16 , #0 @ 0x0000 │ │ │ │ @ instruction: 0xf8cd0931 │ │ │ │ @ instruction: 0xf103b02c │ │ │ │ vaba.s8 d16, d15, d4 │ │ │ │ - vsubw.s8 , q8, d28 │ │ │ │ + vsubw.s8 , q8, d20 │ │ │ │ bl 0x211d9c │ │ │ │ movwls r0, #30596 @ 0x7784 │ │ │ │ svclt 0x000c2c00 │ │ │ │ ldrbmi r4, [r3], fp, asr #13 │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ blx 0x1e0f0ca │ │ │ │ andls r4, r0, fp, asr r6 │ │ │ │ bls 0x2194f4 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ - blls 0x210514 │ │ │ │ + blls 0x210914 │ │ │ │ stmdacs r0, {r0, sl, ip, sp} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xd1e7429c │ │ │ │ ldrdlt pc, [ip], -sp @ │ │ │ │ svceq 0x0031f1bb │ │ │ │ addshi pc, r1, r0, lsl #4 │ │ │ │ svceq 0x001ef1bb │ │ │ │ @@ -66500,46 +66500,46 @@ │ │ │ │ @ instruction: 0xf8533406 │ │ │ │ blcs 0x19d1c4 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ tstcs r6, sp, asr sl │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ blx 0xa29e2 │ │ │ │ tstcs r1, r3, lsl #6 │ │ │ │ - rsbscc pc, r4, #64, 4 │ │ │ │ + rsbpl pc, ip, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldc2l 2, cr15, [r8], {105} @ 0x69 │ │ │ │ + ldc2l 2, cr15, [r8, #420] @ 0x1a4 │ │ │ │ svclt 0x00a82800 │ │ │ │ blls 0x257210 │ │ │ │ ble 0x9e1bdc │ │ │ │ vqdmulh.s d25, d0, d4 │ │ │ │ - vqdmull.s , d16, d0[0] │ │ │ │ + @ instruction: 0xf2c05bb8 │ │ │ │ @ instruction: 0xf8cd0b2f │ │ │ │ @ instruction: 0xf1038018 │ │ │ │ blls 0x2535c4 │ │ │ │ stmibeq r4, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ blne 0xff722208 │ │ │ │ - ldrbcc pc, [r8, -r0, asr #4]! @ │ │ │ │ + ldrbpl pc, [r0, -r0, asr #4]! @ │ │ │ │ ldreq pc, [r1, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8594698 │ │ │ │ ldrbmi r3, [sl], -r4, lsl #30 │ │ │ │ mrscs r9, SP_irq │ │ │ │ svclt 0x000c2c00 │ │ │ │ @ instruction: 0x4653463b │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - ldc2 2, cr15, [r2], #420 @ 0x1a4 │ │ │ │ + ldc2 2, cr15, [r2, #420]! @ 0x1a4 │ │ │ │ svclt 0x00a82800 │ │ │ │ strmi r1, [r0, #2093]! @ 0x82d │ │ │ │ @ instruction: 0xf8ddd1ed │ │ │ │ blls 0x2f1210 │ │ │ │ cmnle pc, r0, lsl #22 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0x4631813c │ │ │ │ vhadd.s8 d18, d9, d10 │ │ │ │ - blls 0x18f1fc │ │ │ │ + blls 0x18f65c │ │ │ │ movwls r6, #18587 @ 0x489b │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blmi 0xdfce24 │ │ │ │ blls 0xbab240 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, pc, fp, asr #5 │ │ │ │ @@ -66552,27 +66552,27 @@ │ │ │ │ bls 0x171b90 │ │ │ │ stmdbls r4, {r2, sl, sp} │ │ │ │ stmiavc r8, {r1, r4, r7, fp, ip, sp, lr}^ │ │ │ │ bcs 0xd962c │ │ │ │ bcc 0x101030 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #1 │ │ │ │ swpls r4, r4, [r1] │ │ │ │ - addcc pc, r4, #64, 4 │ │ │ │ + rsbspl pc, ip, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ tstcs r1, r4, lsr #4 │ │ │ │ strls r0, [r0], #-228 @ 0xffffff1c │ │ │ │ - stc2l 2, cr15, [ip], #-420 @ 0xfffffe5c │ │ │ │ + stc2l 2, cr15, [ip, #-420]! @ 0xfffffe5c │ │ │ │ strbvc lr, [r0, #2592]! @ 0xa20 │ │ │ │ @ instruction: 0xf1bbe70c │ │ │ │ vrecps.f32 q0, q0, q1 │ │ │ │ @ instruction: 0xf1bb817c │ │ │ │ vmax.f32 q8, q0, q7 │ │ │ │ stcne 0, cr8, [r3, #712]! @ 0x2c8 │ │ │ │ vpmax.s8 d25, d3, d4 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ strcc r0, [r1], #-308 @ 0xfffffecc │ │ │ │ eorcs pc, r3, r2, asr r8 @ │ │ │ │ streq pc, [pc, -r2] │ │ │ │ movtcs pc, #9154 @ 0x23c2 @ │ │ │ │ orreq lr, r3, #1024 @ 0x400 │ │ │ │ teqpeq r8, r3 @ @ p-variant is OBSOLETE │ │ │ │ stmdacs r0, {r0, r1, r4, r8, fp} │ │ │ │ @@ -66584,328 +66584,328 @@ │ │ │ │ @ instruction: 0xf8d2018c │ │ │ │ @ instruction: 0xf8d121d8 │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, ip} │ │ │ │ bcs 0x80eec │ │ │ │ eorhi pc, r6, #64 @ 0x40 │ │ │ │ tstcs r1, r0, lsl #14 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vrshr.s64 d21, d12, #64 │ │ │ │ strcs r0, [r1, -pc, lsr #4] │ │ │ │ - ldc2 2, cr15, [r0], #-420 @ 0xfffffe5c │ │ │ │ + ldc2 2, cr15, [r0, #-420]! @ 0xfffffe5c │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrb r1, [r6, -sp, lsr #16] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r4, r8, asr r3 │ │ │ │ + eorseq r3, r4, r0, asr r5 │ │ │ │ vpadd.f32 d2, d0, d23 │ │ │ │ ldrtmi r8, [r1], -r2, lsr #4 │ │ │ │ strcc r2, [r1, #-32] @ 0xffffffe0 │ │ │ │ - @ instruction: 0xff8ef248 │ │ │ │ + @ instruction: 0xf8a6f249 │ │ │ │ mvnsle r2, r8, lsr #26 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ cmple r3, r0, lsl #24 │ │ │ │ blcs 0x77efc │ │ │ │ svcge 0x0073f43f │ │ │ │ blcs 0x77ef0 │ │ │ │ svcge 0x006ff43f │ │ │ │ ldrtmi r9, [r3], -r4, lsl #16 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ ldreq pc, [r0, -r0, lsl #2] │ │ │ │ stmdbvs r5, {sl, sp} │ │ │ │ - sbcscc pc, r8, r0, asr #4 │ │ │ │ + sbcspl pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xffe0f247 │ │ │ │ + @ instruction: 0xf8f8f248 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ stclne 1, cr11, [fp], #-692 @ 0xfffffd4c │ │ │ │ rscshi pc, r0, r0 │ │ │ │ - eorseq pc, r8, #64, 4 │ │ │ │ + eorscs pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ tstcs r1, fp, lsr #12 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ - strcc pc, [r1], #-3061 @ 0xfffff40b │ │ │ │ + strcc pc, [r1], #-3317 @ 0xfffff30b │ │ │ │ @ instruction: 0xf43f45a3 │ │ │ │ ldrtmi sl, [r1], -lr, asr #30 │ │ │ │ stccs 0, cr2, [r1], {44} @ 0x2c │ │ │ │ vqadd.s8 d29, d8, d2 │ │ │ │ - ldrtmi pc, [r3], -r7, lsr #28 @ │ │ │ │ + shasxmi pc, r3, pc @ │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ vshl.s8 d19, d1, d15 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ - vhadd.s8 d16, d7, d30 │ │ │ │ - strmi pc, [r3, #4029]! @ 0xfbd │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ + vhadd.s8 d16, d8, d30 │ │ │ │ + strmi pc, [r3, #2261]! @ 0x8d5 │ │ │ │ svcge 0x003bf43f │ │ │ │ eorcs r4, ip, r1, lsr r6 │ │ │ │ mvnle r2, r1, lsl #24 │ │ │ │ vtst.8 q11, q4, │ │ │ │ - bfi pc, r3, (invalid: 28:19) @ │ │ │ │ + ldrb pc, [r3, fp, lsr #30] @ │ │ │ │ @ instruction: 0xf04007a7 │ │ │ │ stmdbeq r4!, {r4, r7, r8, pc} │ │ │ │ @ instruction: 0x4633d0b6 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - sbcscc pc, r0, r0, asr #4 │ │ │ │ + sbcpl pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strcs pc, [r4, -fp, asr #12]! │ │ │ │ + ldrmi pc, [ip, -fp, asr #12] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - vrshl.s8 d18, d0, d7 │ │ │ │ - mul r1, pc, pc @ │ │ │ │ + vrshl.s8 d18, d0, d8 │ │ │ │ + @ instruction: 0xe001f8b7 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ svclt 0x005c07e1 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ strbeq sp, [r2, r1, lsl #8]! │ │ │ │ @ instruction: 0x462bd5f6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ - stmdaeq r4!, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdaeq r4!, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strcc sp, [r1, #-150] @ 0xffffff6a │ │ │ │ @ instruction: 0xf1abe7f3 │ │ │ │ blcs 0x920b8 │ │ │ │ sbchi pc, r6, r0, lsl #4 │ │ │ │ bls 0x158a40 │ │ │ │ @ instruction: 0xf8523401 │ │ │ │ blcs 0x41d448 │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - rsbne pc, r0, #805306372 @ 0x30000004 │ │ │ │ + subscc pc, r8, #805306372 @ 0x30000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ rsbsle r2, sp, r0, lsl #20 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ vhsub.s32 d16, d9, d31 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0005f1bb │ │ │ │ @ instruction: 0x81baf200 │ │ │ │ @ instruction: 0xf1ab2701 │ │ │ │ @ instruction: 0xf1bb0b03 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ vceq.f32 d26, d16, d28 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ tstlt r4, r1, lsr r3 │ │ │ │ stmdbls r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ ldrtmi r1, [r0], -r2, lsr #27 │ │ │ │ strcc r3, [r1], #-1793 @ 0xfffff8ff │ │ │ │ eorcs pc, r2, r1, asr r8 @ │ │ │ │ ldmdahi r2, {r0, r8, sp}^ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ - vrshr.s64 d19, d16, #64 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s32 d16, d9, d31 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stccs 6, cr14, [r7, #-580]! @ 0xfffffdbc │ │ │ │ svcge 0x003ff77f │ │ │ │ @ instruction: 0xf04007a3 │ │ │ │ stmdbeq r4!, {r1, r2, r3, r4, r8, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf1bbe78b │ │ │ │ @ instruction: 0xf0400f05 │ │ │ │ bls 0x171a34 │ │ │ │ @ instruction: 0xf8521da3 │ │ │ │ @ instruction: 0xf0033023 │ │ │ │ stmdbcs r0!, {r4, r5, r8} │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ msrhi R11_usr, r0 │ │ │ │ - sbcscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + sbcpl pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorscc pc, r4, r0, asr #4 │ │ │ │ + eorpl pc, ip, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ svclt 0x00182900 │ │ │ │ @ instruction: 0xf0034602 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ blcs 0x3e008c │ │ │ │ vrecps.f32 d27, d19, d13 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ bl 0x91964 │ │ │ │ vrhadd.s8 d16, d31, d3 │ │ │ │ - svclt 0x008c33d0 │ │ │ │ + svclt 0x008c53c8 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ eorcc pc, ip, #13697024 @ 0xd10000 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ vcgt.s8 d18, d0, d0 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d0, d17 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vrshr.s64 d21, d16, #64 │ │ │ │ stccs 2, cr0, [r0], {47} @ 0x2f │ │ │ │ uadd16mi fp, r3, r8 │ │ │ │ - blx 0x88de6a │ │ │ │ + stc2 2, cr15, [r0], #-420 @ 0xfffffe5c │ │ │ │ stmdacs r0, {r0, sl, ip, sp} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strb r2, [r4], -r1, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - addscc pc, r0, #64, 4 │ │ │ │ + addpl pc, r8, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x50de86 │ │ │ │ + ldc2 2, cr15, [r2], {105} @ 0x69 │ │ │ │ svclt 0x00a82800 │ │ │ │ str r1, [r1, sp, lsr #16] │ │ │ │ andcs r4, r3, #53477376 @ 0x3300000 │ │ │ │ - vrhadd.s8 d18, d0, d1 │ │ │ │ - vshr.s64 d22, d0, #64 │ │ │ │ + @ instruction: 0xf6402101 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ vqadd.s8 d16, d7, d20 │ │ │ │ - str pc, [lr, -r1, ror #29] │ │ │ │ + @ instruction: 0xe70efff9 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ vshl.s8 d18, d1, d0 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ strtmi r0, [r7], -pc, lsr #4 │ │ │ │ - blx 0xfff0deb4 │ │ │ │ + blx 0xfff0deb6 │ │ │ │ svclt 0x00a82800 │ │ │ │ strt r1, [r0], -sp, lsr #16 │ │ │ │ andseq pc, pc, #-1073741782 @ 0xc000002a │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldrsbmi fp, [r3], #34 @ 0x22 │ │ │ │ smuadeq r1, r3, r0 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {1} │ │ │ │ @ instruction: 0xf00be73e │ │ │ │ blcs 0x1f5252c │ │ │ │ svcge 0x003af43f │ │ │ │ str r2, [ip], -r0, lsl #14 │ │ │ │ ldr r9, [r4, #3077]! @ 0xc05 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - subcc pc, r0, #64, 4 │ │ │ │ + eorspl pc, r8, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xff68def8 │ │ │ │ + blx 0xff68defa │ │ │ │ vqdmulh.s d25, d0, d4 │ │ │ │ - vmul.f d19, d0, d0[2] │ │ │ │ + vmul.f d21, d0, d0[0] │ │ │ │ b 0x853a1c │ │ │ │ ldrmi r7, [pc], -r0, ror #11 │ │ │ │ ldreq pc, [r8], #-259 @ 0xfffffefd │ │ │ │ andcc lr, r6, #3522560 @ 0x35c000 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ strbmi r2, [sl], -r1, lsl #2 │ │ │ │ smladxcc r8, r0, r6, r4 │ │ │ │ - blx 0xff18df20 │ │ │ │ + blx 0xff18df22 │ │ │ │ svclt 0x00a82800 │ │ │ │ adcsmi r1, ip, #2949120 @ 0x2d0000 │ │ │ │ movwcs sp, #496 @ 0x1f0 │ │ │ │ ldr r9, [r0], -r5, lsl #6 │ │ │ │ tstcs r1, r4, lsl #20 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #22 │ │ │ │ mulls r3, r2, r8 │ │ │ │ mullt r2, r2, r8 │ │ │ │ bl 0x2abc0c │ │ │ │ @ instruction: 0xf8cd040b │ │ │ │ bl 0xf55f8 │ │ │ │ vshl.s8 d16, d4, d16 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ ldmib r4, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ vabd.s32 d20, d9, d6 │ │ │ │ - b 0x890050 │ │ │ │ + b 0x890450 │ │ │ │ ldmdavs fp!, {r5, r6, r7, r8, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ @ instruction: 0x462380b1 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - subscc pc, ip, #64, 4 │ │ │ │ + subspl pc, r4, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfe60df7c │ │ │ │ + blx 0xfe60df7e │ │ │ │ svclt 0x00a82800 │ │ │ │ ldcvc 8, cr1, [fp], #-180 @ 0xffffff4c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - rsbcc pc, r8, #64, 4 │ │ │ │ + rsbpl pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfe28df98 │ │ │ │ + blx 0xfe28df9a │ │ │ │ svclt 0x00a82800 │ │ │ │ @ instruction: 0xf1b9182d │ │ │ │ andsle r0, sp, r0, lsl #30 │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ - blcc 0x1d8df0c │ │ │ │ + blpl 0x1b8df0c │ │ │ │ bleq 0xc4e110 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x465af8d9 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xb018f8dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldcge 4, cr15, [r5, #252]! @ 0xfc │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ streq lr, [r9, r7, lsl #22] │ │ │ │ - ldmdbcc r4!, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbpl ip!, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x464af8b7 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ - stmdacs r0, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ @ instruction: 0x4633e597 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - sbccc pc, r8, r0, asr #4 │ │ │ │ + sbcpl pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - cdp2 2, 1, cr15, cr6, cr7, {2} │ │ │ │ + @ instruction: 0xff2ef247 │ │ │ │ ldrtle r0, [pc], #-2021 @ 0x51694 │ │ │ │ @ instruction: 0xf57f07a0 │ │ │ │ movwcs sl, #7778 @ 0x1e62 │ │ │ │ @ instruction: 0x46194630 │ │ │ │ - eorcs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + andsmi pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - blx 0xb8e050 │ │ │ │ + blx 0xb8e052 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ vrhadd.s8 , q0, │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ strbt r0, [r0], pc, lsr #4 │ │ │ │ - eorscc pc, r8, #64, 4 │ │ │ │ + eorspl pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrdcs lr, [r1, -fp] │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s32 d16, d9, d31 │ │ │ │ - b 0x88ff34 │ │ │ │ + b 0x890334 │ │ │ │ ldrt r7, [r7], #1504 @ 0x5e0 │ │ │ │ strne lr, [r1, -sp, asr #19] │ │ │ │ andls r4, r0, r3, lsl r6 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - addscc pc, r8, #64, 4 │ │ │ │ + addspl pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vabd.s32 d18, d9, d1 │ │ │ │ - stmdacs r0, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ blls 0x18abb4 │ │ │ │ stccs 8, cr6, [r0], {92} @ 0x5c │ │ │ │ stclge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ @ instruction: 0xd1b807a2 │ │ │ │ @ instruction: 0xf43f0924 │ │ │ │ strt sl, [r6], -r3, ror #27 │ │ │ │ mrscs r2, SP_irq │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vsubl.s8 q9, d0, d20 │ │ │ │ + vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ vqsub.s32 d16, d9, d19 │ │ │ │ - ldr pc, [r5, pc, ror #19]! │ │ │ │ + ldr pc, [r5, pc, ror #21]! │ │ │ │ tstcs r1, fp, ror r8 │ │ │ │ - vmin.s8 d20, d3, d16 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + @ instruction: 0xf6434630 │ │ │ │ + vmov.i32 d17, #2048 @ 0x00000800 │ │ │ │ vqsub.s32 d16, d9, d19 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf63fe74d │ │ │ │ @ instruction: 0x2700aefb │ │ │ │ svceq 0x0001f1bb │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ andcs lr, r0, r1, asr r6 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ eorsmi pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 1, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ + mrc2 1, 6, pc, cr14, cr12, {7} │ │ │ │ svceq 0x0043f1bb │ │ │ │ strcs fp, [r1, -r8, lsl #30] │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xe64a4653 │ │ │ │ - blx 0xfe30e122 │ │ │ │ - eorseq r3, r4, ip, ror r3 │ │ │ │ + stc2 2, cr15, [sl], {105} @ 0x69 │ │ │ │ + eorseq r3, r4, r4, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff0 │ │ │ │ addlt r7, r2, r9, lsl #16 │ │ │ │ stmdbcs r4, {r1, r9, sl, lr} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @@ -67032,20 +67032,20 @@ │ │ │ │ stmdavc fp, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf8c5e7a2 │ │ │ │ ldrb r8, [r6, r4, lsr #32] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsvs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ - eorseq r3, r4, r8, asr #7 │ │ │ │ + ldc2 1, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ + eorseq r3, r4, r0, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ vnmls.f32 s8, s27, s15 │ │ │ │ stmibvs r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8d0b08d │ │ │ │ @@ -67096,15 +67096,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-116] @ 0xffffff8c │ │ │ │ addhi pc, pc, r0 │ │ │ │ blx 0x11a72a │ │ │ │ movwls fp, #33546 @ 0x830a │ │ │ │ orrpl pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6439306 │ │ │ │ - vrsra.s64 q8, q12, #64 │ │ │ │ + vrsra.s64 q9, q8, #64 │ │ │ │ movwls r0, #29492 @ 0x7334 │ │ │ │ stmdavc pc!, {r0, r1, r3, r5, r6, r7, fp, sp, lr} @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r6, fp, sp, lr} │ │ │ │ svccs 0x00499303 │ │ │ │ ldm pc, {r1, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq pc, r7, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ rscseq r0, lr, r1, asr r0 │ │ │ │ @@ -67252,15 +67252,15 @@ │ │ │ │ ldrsh sp, [r5, #6] │ │ │ │ andcs r6, r1, #2801664 @ 0x2ac000 │ │ │ │ andcs r6, r0, #-2147483594 @ 0x80000036 │ │ │ │ andsvs r6, sl, fp, lsl sl │ │ │ │ bcs 0xcba24 │ │ │ │ adcshi pc, r9, #0 │ │ │ │ @ instruction: 0xf643230c │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ blx 0x1121e2 │ │ │ │ ldmdbvc lr, {r0, r1, r2, r8, r9, ip} │ │ │ │ blx 0x11a94a │ │ │ │ @ instruction: 0xf8931307 │ │ │ │ cdpcs 0, 0, cr9, cr0, cr5, {0} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf1052300 │ │ │ │ @@ -67434,19 +67434,19 @@ │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ blx 0x377be2 │ │ │ │ @ instruction: 0xf892b203 │ │ │ │ @ instruction: 0xf000021c │ │ │ │ stmdacs r1, {r0, r1, r2} │ │ │ │ usada8eq r0, r3, r0, sp │ │ │ │ andcs sp, r0, r1, lsr #32 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bbe │ │ │ │ andls r6, r0, r2, ror r2 │ │ │ │ - @ instruction: 0xf984f1fc │ │ │ │ + blx 0xfe68e7e4 │ │ │ │ movwcs r9, #51719 @ 0xca07 │ │ │ │ movwcs pc, #31491 @ 0x7b03 @ │ │ │ │ mulls r5, r3, r8 │ │ │ │ @ instruction: 0xf8d1e690 │ │ │ │ @ instruction: 0xf0400234 │ │ │ │ stmdacs r1, {r1, r8, r9, sl} │ │ │ │ eorsvc pc, r4, #12648448 @ 0xc10000 │ │ │ │ @@ -67547,15 +67547,15 @@ │ │ │ │ bl 0x1f04f4 │ │ │ │ ldmvs r2, {r1, r7, r9} │ │ │ │ ldmibvs sl, {r1, r5, sp, lr}^ │ │ │ │ andeq pc, r1, #34 @ 0x22 │ │ │ │ stmdbcc r1, {r1, r3, r4, r6, r7, r8, sp, lr} │ │ │ │ @ instruction: 0xf105d2e0 │ │ │ │ vqsub.s8 d16, d2, d4 │ │ │ │ - vmlsl.s q8, d0, d0[6] │ │ │ │ + vmlsl.s q9, d0, d0[4] │ │ │ │ bl 0xd3a7c │ │ │ │ movwcs r0, #648 @ 0x288 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ addeq lr, r3, r9, lsl #22 │ │ │ │ stcvc 2, cr3, [r1, #-16] │ │ │ │ stmdbcc r3, {r0, r4, r8, ip, sp, pc} │ │ │ │ stmdale sp, {r0, r8, fp, sp} │ │ │ │ @@ -67564,55 +67564,55 @@ │ │ │ │ @ instruction: 0xf8d10181 │ │ │ │ ldmdavs r1, {r3, r5, r6, r7, r8, r9} │ │ │ │ @ instruction: 0xf000fa0c │ │ │ │ stmdavs r1!, {r2, r3, r9, fp, sp, lr} │ │ │ │ eorvs r4, r1, r1, lsl #6 │ │ │ │ adcsmi r3, fp, #67108864 @ 0x4000000 │ │ │ │ ldrb sp, [r6], #486 @ 0x1e6 │ │ │ │ - mvnseq pc, r3, asr #12 │ │ │ │ + mvnscs pc, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8912740 │ │ │ │ str r6, [sp, #772] @ 0x304 │ │ │ │ - mvnseq pc, r3, asr #12 │ │ │ │ + mvnscs pc, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273c │ │ │ │ str r6, [r5, #724] @ 0x2d4 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #18 │ │ │ │ mcr2 7, 7, pc, cr6, cr6, {7} @ │ │ │ │ strtcs lr, [r2], #-1518 @ 0xfffffa12 │ │ │ │ stmibvs sl!, {r0, r1, r3, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ ldmibvs r2, {r0, r1, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf47f2b01 │ │ │ │ bcs 0xbd7dc │ │ │ │ ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - mvnseq pc, r3, asr #12 │ │ │ │ + mvnscs pc, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcs r6, [r0, -fp, lsr #20]! │ │ │ │ bvs 0x1b2a9e4 │ │ │ │ @ instruction: 0x6184f891 │ │ │ │ eorvs r7, fp, #47 @ 0x2f │ │ │ │ strtcs lr, [r4], #-1384 @ 0xfffffa98 │ │ │ │ @ instruction: 0xf643e7e6 │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ @ instruction: 0x273b0134 │ │ │ │ sbcvs pc, r8, #9502720 @ 0x910000 │ │ │ │ @ instruction: 0xf643e55e │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ @ instruction: 0x273e0134 │ │ │ │ rscvs pc, ip, #9502720 @ 0x910000 │ │ │ │ @ instruction: 0xf643e556 │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ smlaldxcs r0, r2, r4, r1 │ │ │ │ tstpvs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stmiavc r9!, {r1, r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #52543 @ 0xcd3f │ │ │ │ - mvnseq pc, r3, asr #12 │ │ │ │ + mvnscs pc, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorvc r4, ip, r7, lsr #12 │ │ │ │ movwne pc, #19203 @ 0x4b03 @ │ │ │ │ ldmib r5, {r1, r2, r3, r4, r8, fp, ip, sp, lr}^ │ │ │ │ stmib r5, {r0, r1, r2, r8, r9, sp}^ │ │ │ │ bvs 0x1b1aebc │ │ │ │ ldr r6, [r5, #-555]! @ 0xfffffdd5 │ │ │ │ @@ -67627,15 +67627,15 @@ │ │ │ │ eorspl pc, r8, #208, 16 @ 0xd00000 │ │ │ │ eorcc r3, r8, r1, lsl #2 │ │ │ │ @ instruction: 0xf893458a │ │ │ │ bl 0x15eb44 │ │ │ │ ldmvs fp, {r0, r1, r7, r8, r9} │ │ │ │ mvnle r6, fp, lsr #32 │ │ │ │ @ instruction: 0xe7144675 │ │ │ │ - ldrsbteq r3, [r4], -r8 │ │ │ │ + ldrsbteq r3, [r4], -r0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x000ff77f │ │ │ │ stcpl 6, cr15, [r0], {70} @ 0x46 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf8d00e28 │ │ │ │ @ instruction: 0xf0433234 │ │ │ │ @@ -67645,15 +67645,15 @@ │ │ │ │ @ instruction: 0xf893b301 │ │ │ │ bl 0x35eb84 │ │ │ │ ldmvs sl, {r0, r1, r7, r8, r9} │ │ │ │ eorscc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstcc r1, sl, lsl r0 │ │ │ │ strmi r3, [sl, #40] @ 0x28 │ │ │ │ ldrbt sp, [r0], r9, ror #3 │ │ │ │ - mvnseq pc, r3, asr #12 │ │ │ │ + mvnscs pc, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273f │ │ │ │ strbt r6, [fp], #760 @ 0x2f8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ blge 0x1ad0040 │ │ │ │ bllt 0x2050344 │ │ │ │ @ instruction: 0xf7fb4610 │ │ │ │ @@ -67669,21 +67669,21 @@ │ │ │ │ mvnvs r6, r3, lsr #4 │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf8cde465 │ │ │ │ ldrt r8, [fp], r8 │ │ │ │ @ instruction: 0xf7fb2108 │ │ │ │ strmi pc, [r3], -fp, lsr #19 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscsvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffaef1fb │ │ │ │ + @ instruction: 0xf8c2f1fc │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r4, ror #7 │ │ │ │ + ldrsbteq r3, [r4], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmibvs r3, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ andls r2, r9, r0, lsl #22 │ │ │ │ vcgt.u8 d25, d0, d11 │ │ │ │ @@ -67706,15 +67706,15 @@ │ │ │ │ @ instruction: 0xf5b01c43 │ │ │ │ @ instruction: 0xf8ca7f00 │ │ │ │ vmov.i32 d3, #12 @ 0x0000000c │ │ │ │ blx 0x2729ee │ │ │ │ eorcs sl, r8, #0 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vhadd.s16 d23, d7, d6 │ │ │ │ - @ instruction: 0xf896eaea │ │ │ │ + @ instruction: 0xf896ec02 │ │ │ │ sbcvc r3, r3, fp, lsl r2 │ │ │ │ @ instruction: 0xf8968882 │ │ │ │ addvc r3, r3, sl, lsl r2 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andscc pc, sp, #9830400 @ 0x960000 │ │ │ │ movwcs lr, #14855 @ 0x3a07 │ │ │ │ addhi r4, r3, r3, lsl r3 │ │ │ │ @@ -67729,15 +67729,15 @@ │ │ │ │ addsmi r3, r3, #40, 6 @ 0xa0000000 │ │ │ │ blls 0x2c6c50 │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf8d3930a │ │ │ │ @ instruction: 0x46102218 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf6438087 │ │ │ │ - vrsra.s64 q8, q12, #64 │ │ │ │ + vrsra.s64 q9, q8, #64 │ │ │ │ movwls r0, #33588 @ 0x8334 │ │ │ │ andls r2, r1, #0, 6 │ │ │ │ ldrmi r9, [r2], r1, lsl #20 │ │ │ │ andls r6, r1, #9568256 @ 0x920000 │ │ │ │ mulcs r0, sl, r8 │ │ │ │ ldrdls pc, [r4], -sl │ │ │ │ rsbsle r2, sp, r2, lsl #20 │ │ │ │ @@ -67893,15 +67893,15 @@ │ │ │ │ movwcs lr, #1893 @ 0x765 │ │ │ │ stmdbcs r0, {r1, r2, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0034f73f │ │ │ │ blls 0x2cc47c │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ adcmi pc, sp, r3, lsl #10 │ │ │ │ vqadd.s32 d19, d8, d24 │ │ │ │ - svclt 0x0000fa2b │ │ │ │ + svclt 0x0000fb2b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xa098f8df │ │ │ │ svcls 0x0070ee1d │ │ │ │ andvs pc, r9, sl, asr r8 @ │ │ │ │ @@ -68032,15 +68032,15 @@ │ │ │ │ @ instruction: 0xf04f943d │ │ │ │ ldrmi r0, [r6], -r0, lsl #8 │ │ │ │ ldrbeq r4, [fp, -ip, lsl #12] │ │ │ │ msrhi CPSR_, #1073741824 @ 0x40000000 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ vqadd.s16 d16, d23, d4 │ │ │ │ - @ instruction: 0x4658e85e │ │ │ │ + @ instruction: 0x4658e976 │ │ │ │ @ instruction: 0xffd6f7f2 │ │ │ │ @ instruction: 0xf7fe4658 │ │ │ │ ldrbmi pc, [r8], -fp, ror #30 @ │ │ │ │ blx 0x1f90926 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ @ instruction: 0xf8dbf82f │ │ │ │ blcs 0x5e9d8 │ │ │ │ @@ -68068,15 +68068,15 @@ │ │ │ │ movwcc fp, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf882429e │ │ │ │ mvnle r0, r9, lsl r2 │ │ │ │ @ instruction: 0x43a4f50b │ │ │ │ teqcc r4, #128, 4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ vcge.s16 d25, d7, d6 │ │ │ │ - stmibvs r3!, {r1, r2, r4, fp, sp, lr, pc}^ │ │ │ │ + stmibvs r3!, {r1, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf646b12b │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ bvs 0x4db430 │ │ │ │ @ instruction: 0x465a1a9b │ │ │ │ tstcc r2, #3325952 @ 0x32c000 │ │ │ │ @ instruction: 0xf8cb2100 │ │ │ │ mrc 0, 0, r1, cr13, cr12, {2} │ │ │ │ @@ -68170,31 +68170,31 @@ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ ldrtmi r0, [lr], -ip, lsl #20 │ │ │ │ ldmvc r9!, {r1, r3, r4, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xffbcf7fd │ │ │ │ subcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdage sp, {r8, sp} │ │ │ │ blmi 0x690bb8 │ │ │ │ - vcgt.s16 d25, d6, d14 │ │ │ │ - subcs lr, r0, #72, 30 @ 0x120 │ │ │ │ + vcgt.s16 d25, d7, d14 │ │ │ │ + subcs lr, r0, #96, 16 @ 0x600000 │ │ │ │ stmdage sp!, {r8, sp} │ │ │ │ - svc 0x0042f256 │ │ │ │ - mvnseq pc, r3, asr #12 │ │ │ │ + ldmda sl, {r0, r1, r2, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + mvnscs pc, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldcleq 1, cr15, [r4], #-52 @ 0xffffffcc │ │ │ │ blx 0x2db882 │ │ │ │ stmdbvc ip, {r2, r8, ip} │ │ │ │ stmibvc sl, {r0, r2, r3, r6, r8, fp, ip, sp, lr} │ │ │ │ stmdbeq r4, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ tstls r3, r9, lsl #18 │ │ │ │ addeq lr, r9, pc, asr #20 │ │ │ │ ldmdane r1!, {r1, r4, r7} │ │ │ │ strls r4, [pc], #-1120 @ 0x52b9c │ │ │ │ - vrshl.s32 d25, d13, d7 │ │ │ │ - @ instruction: 0xf8dbfff7 │ │ │ │ + vrshl.s32 d25, d13, d8 │ │ │ │ + @ instruction: 0xf8dbf8f7 │ │ │ │ @ instruction: 0x46383030 │ │ │ │ @ instruction: 0xf7f69315 │ │ │ │ ldrdls pc, [fp], -r9 │ │ │ │ @ instruction: 0xf0012d00 │ │ │ │ blx 0x2f30be │ │ │ │ @ instruction: 0xf8dd0104 │ │ │ │ @ instruction: 0x46da8054 │ │ │ │ @@ -68449,19 +68449,19 @@ │ │ │ │ @ instruction: 0xf5b25240 │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ @ instruction: 0xf5b286a2 │ │ │ │ @ instruction: 0xf0005f00 │ │ │ │ bcs 0x74a34 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr14, cr15, {1} │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0xfee13480 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1fb221d │ │ │ │ - rsbsmi pc, r0, #2473984 @ 0x25c000 │ │ │ │ + rsbsmi pc, r0, #700416 @ 0xab000 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, sp} │ │ │ │ stc2 10, cr15, [r6], #600 @ 0x258 @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ stceq 0, cr15, [r1], {44} @ 0x2c │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ strbthi pc, [sl], -r0, lsl #4 @ │ │ │ │ @@ -68634,15 +68634,15 @@ │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ ldmib r4, {r1, r2, r3, r4, r7, pc}^ │ │ │ │ strtmi r3, [sl], -r2, lsl #2 │ │ │ │ @ instruction: 0xf7f76860 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fd1f3 │ │ │ │ eors r0, r0, r1 │ │ │ │ - eorseq r3, r4, r0, asr r4 │ │ │ │ + eorseq r3, r4, r8, asr #12 │ │ │ │ blcs 0x79ef8 │ │ │ │ @ instruction: 0xf503db0c │ │ │ │ tstcc r8, #-1811939328 @ 0x94000000 │ │ │ │ andsne lr, r2, #3588096 @ 0x36c000 │ │ │ │ movteq lr, #15115 @ 0x3b0b │ │ │ │ @ instruction: 0xf5b21a52 │ │ │ │ addshi r3, sl, r0, lsl #31 │ │ │ │ @@ -68764,15 +68764,15 @@ │ │ │ │ movweq lr, #7082 @ 0x1baa │ │ │ │ streq lr, [r4, r2, lsl #22] │ │ │ │ orreq lr, r6, #166912 @ 0x28c00 │ │ │ │ vaddl.s8 q9, d14, d0 │ │ │ │ @ instruction: 0xf646508d │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ vfma.f32 d18, d18, d6 │ │ │ │ - vqrdmlah.s d16, d0, d0[6] │ │ │ │ + vqrdmlah.s d18, d0, d0[4] │ │ │ │ andls r0, lr, #52, 28 @ 0x340 │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, ip, pc}^ │ │ │ │ ldrls r6, [r1], #-2319 @ 0xfffff6f1 │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ and lr, ip, sp, asr #19 │ │ │ │ streq lr, [r5], sl, lsl #22 │ │ │ │ @ instruction: 0xf857463a │ │ │ │ @@ -69115,30 +69115,30 @@ │ │ │ │ strbmi r9, [r2], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9c8f7fb │ │ │ │ ldrbmi lr, [r8], -r3, lsl #14 │ │ │ │ @ instruction: 0xffccf7fd │ │ │ │ ldreq r6, [r9, -fp, lsr #16] │ │ │ │ svcge 0x00abf57e │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0x98fe82 │ │ │ │ + ldc2 1, cr15, [r8], #-88 @ 0xffffffa8 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf116afa4 │ │ │ │ - strmi pc, [r5], -r9, asr #20 │ │ │ │ + @ instruction: 0x4605fb5d │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603af9e │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ - andmi pc, r8, r0, asr #4 │ │ │ │ + andvs pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2 2, cr15, [r8], #-276 @ 0xfffffeec │ │ │ │ + ldc2l 2, cr15, [r0, #-276] @ 0xfffffeec │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ strtmi pc, [r9], -r9, lsr #21 │ │ │ │ vhadd.s8 d18, d6, d10 │ │ │ │ - strtmi pc, [r8], -pc, lsl #21 │ │ │ │ - blx 0xd0febc │ │ │ │ + strtmi pc, [r8], -r7, lsr #23 │ │ │ │ + blx 0x120febe │ │ │ │ svclt 0x0087f7fe │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ blls 0x2be9d8 │ │ │ │ @ instruction: 0xf1032002 │ │ │ │ movwcs r0, #1300 @ 0x514 │ │ │ │ @ instruction: 0xf852462a │ │ │ │ movwcc r1, #7940 @ 0x1f04 │ │ │ │ @@ -69323,15 +69323,15 @@ │ │ │ │ @ instruction: 0xf7fa4658 │ │ │ │ stmdbvs r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r6, [r2], -r0, ror #18 │ │ │ │ ldmdavc fp, {r0, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ blx 0xfe991d40 │ │ │ │ bllt 0xffc11d60 │ │ │ │ - rsbeq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + rsbcs pc, r0, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ andls r9, r0, #126976 @ 0x1f000 │ │ │ │ ldmvs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blls 0x525c04 │ │ │ │ @@ -69357,15 +69357,15 @@ │ │ │ │ vpmax.s8 d15, d4, d7 │ │ │ │ svceq 0x0008ea13 │ │ │ │ b 0x288198 │ │ │ │ movwcs r0, #514 @ 0x202 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fa4652 │ │ │ │ strb pc, [r9, pc, lsl #30]! @ │ │ │ │ - rsbeq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + rsbcs pc, r0, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24658 │ │ │ │ bls 0x860150 │ │ │ │ bls 0x838608 │ │ │ │ ldmvs ip, {r9, ip, pc} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @@ -69387,19 +69387,19 @@ │ │ │ │ eorcs sl, r8, r8, lsl #26 │ │ │ │ movwlt pc, #11008 @ 0x2b00 @ │ │ │ │ andscc pc, ip, #9633792 @ 0x930000 │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ andle r2, ip, r1, lsl #22 │ │ │ │ mulle sl, ip, r7 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0xff0d4328 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fa328e │ │ │ │ - andcc pc, r1, #274432 @ 0x43000 │ │ │ │ + andcc pc, r1, #89088 @ 0x15c00 │ │ │ │ @ instruction: 0xd1e74291 │ │ │ │ stmdavc fp!, {r0, r2, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43e4598 │ │ │ │ bl 0x2ffb48 │ │ │ │ vcgt.s8 d16, d21, d3 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldrt r5, [r1], #153 @ 0x99 │ │ │ │ @@ -69454,30 +69454,30 @@ │ │ │ │ @ instruction: 0xf57f712b │ │ │ │ movwcs sl, #2404 @ 0x964 │ │ │ │ strtmi r9, [r9], -sl, lsl #20 │ │ │ │ movwls r4, #1624 @ 0x658 │ │ │ │ mrc2 7, 2, pc, cr0, cr10, {7} │ │ │ │ ldmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46394610 │ │ │ │ - @ instruction: 0xf87ef116 │ │ │ │ + @ instruction: 0xf992f116 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf115acd9 │ │ │ │ - strmi pc, [r0], r3, lsr #31 │ │ │ │ + @ instruction: 0xf116acd9 │ │ │ │ + @ instruction: 0x4680f8b7 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603acd3 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ - rsccc pc, r0, r0, asr #4 │ │ │ │ + sbcspl pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf992f245 │ │ │ │ + blx 0xfeb108ac │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ strbmi pc, [r1], -r3, lsl #16 @ │ │ │ │ - vhadd.s8 d18, d5, d10 │ │ │ │ - strbmi pc, [r0], -r9, ror #31 @ │ │ │ │ - @ instruction: 0xff8cf115 │ │ │ │ + vhadd.s8 d18, d6, d10 │ │ │ │ + strbmi pc, [r0], -r1, lsl #18 @ │ │ │ │ + @ instruction: 0xf8a0f116 │ │ │ │ ldclt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ blx 0xfe511f9e │ │ │ │ @ instruction: 0xf7fe4603 │ │ │ │ ldmdavc r3!, {r1, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ blx 0xa7204c │ │ │ │ @ instruction: 0xf018f803 │ │ │ │ @ instruction: 0xf0400f01 │ │ │ │ @@ -69520,30 +69520,30 @@ │ │ │ │ andeq r4, r5, fp, lsr r1 │ │ │ │ andeq r3, r5, r1, ror #26 │ │ │ │ andeq r3, r5, r1, ror #26 │ │ │ │ andeq r4, r5, r1, ror #11 │ │ │ │ andeq r4, r5, fp, lsr r1 │ │ │ │ andeq r4, r5, pc, asr #4 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - @ instruction: 0xfffaf115 │ │ │ │ + @ instruction: 0xf90ef116 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf115ac70 │ │ │ │ - pkhbtmi pc, r0, pc, lsl #30 @ │ │ │ │ + @ instruction: 0xf116ac70 │ │ │ │ + @ instruction: 0x4680f833 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ strmi sl, [r3], -sl, ror #24 │ │ │ │ tstcs r1, sp, lsl r2 │ │ │ │ - rsccc pc, r8, r0, asr #4 │ │ │ │ + rscpl pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf90ef245 │ │ │ │ + blx 0xa109b4 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4658 │ │ │ │ @ instruction: 0x4641ff7f │ │ │ │ - vhadd.s8 d18, d5, d10 │ │ │ │ - strbmi pc, [r0], -r5, ror #30 @ │ │ │ │ - @ instruction: 0xff08f115 │ │ │ │ + vhadd.s8 d18, d6, d10 │ │ │ │ + @ instruction: 0x4640f87d │ │ │ │ + @ instruction: 0xf81cf116 │ │ │ │ mrrclt 7, 15, pc, r3, cr14 @ │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrsbtcs pc, [r0], -fp @ │ │ │ │ ldc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ ldrtmi lr, [r1], -sp, lsr #11 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @@ -69559,49 +69559,49 @@ │ │ │ │ stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf646826c │ │ │ │ vaddhn.i16 d21, q8, q0 │ │ │ │ bvs 0x89d364 │ │ │ │ stmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x6145d8 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fa72ff │ │ │ │ - @ instruction: 0xf8dbf8eb │ │ │ │ + @ instruction: 0xf8dbf9ff │ │ │ │ vhadd.s8 , , q6 │ │ │ │ vsubl.s8 q9, d14, d2 │ │ │ │ ldcne 2, cr3, [r8, #-416] @ 0xfffffe60 │ │ │ │ subeq pc, ip, fp, asr #17 │ │ │ │ blls 0x2ac1a4 │ │ │ │ vtst.8 d23, d2, d11 │ │ │ │ - vmlal.s q8, d0, d0[6] │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ stcls 2, cr0, [pc], #-208 @ 0x54078 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ subsle r2, r4, r0, lsl #24 │ │ │ │ ldrbmi r6, [r8], -r4, asr #17 │ │ │ │ str r4, [lr], -r0, lsr #15 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf8ddb921 │ │ │ │ @ instruction: 0xf7fe8054 │ │ │ │ svclt 0x0000bde3 │ │ │ │ - eorseq r3, r4, ip, ror r4 │ │ │ │ - eorseq r3, r4, ip, lsr r4 │ │ │ │ + eorseq r3, r4, r4, ror r6 │ │ │ │ + eorseq r3, r4, r4, lsr r6 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcc pc, [ip], #-139 @ 0xffffff75 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ rsbcc pc, r8, #-536870900 @ 0xe000000c │ │ │ │ @ instruction: 0xf8cb1d18 │ │ │ │ andsvs r0, sl, ip, asr #32 │ │ │ │ ldmdavc fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ - rsbeq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + rsbcs pc, r0, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ strtvs lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @@ -69613,41 +69613,41 @@ │ │ │ │ bl 0x31c5d4 │ │ │ │ addspl r0, r9, r3, lsl #7 │ │ │ │ stmdalt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf902f7f5 │ │ │ │ svclt 0x00eef7fe │ │ │ │ vrhadd.s8 d18, d2, d0 │ │ │ │ - vmlal.s q8, d0, d0[6] │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ bl 0xd4ac4 │ │ │ │ stcls 2, cr0, [sp], #-524 @ 0xfffffdf4 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ bgt 0xb7ea74 │ │ │ │ stccs 5, cr9, [r0], {-0} │ │ │ │ stmvs r4, {r1, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ mcrne 5, 6, lr, cr10, cr9, {5} │ │ │ │ blls 0x2a5a78 │ │ │ │ ldmvc fp, {r0, r2, r3, r5, fp, sp, pc}^ │ │ │ │ ldmdage sp, {r0, ip, pc} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ mrc2 7, 4, pc, cr12, cr8, {7} │ │ │ │ vrshl.s8 d30, d29, d18 │ │ │ │ - vmlal.s q8, d0, d0[6] │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ stcls 2, cr0, [pc], #-208 @ 0x54160 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8d25600 │ │ │ │ bls 0x854594 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ stmiavs r4, {r1, r5, r8, pc}^ │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ vqrshl.s8 d30, d7, d18 │ │ │ │ - vmlal.s q8, d0, d0[6] │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ bl 0xd4b2c │ │ │ │ ldrbmi r0, [r8], -r3, lsl #5 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ ldmib sp, {r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x47a0231d │ │ │ │ blls 0xccd894 │ │ │ │ bls 0x8e5bd4 │ │ │ │ @@ -69696,15 +69696,15 @@ │ │ │ │ blls 0xc38f2c │ │ │ │ svclt 0x00183b00 │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ movwls r9, #11040 @ 0x2b20 │ │ │ │ movwls r9, #2847 @ 0xb1f │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blx 0x1f1231a │ │ │ │ - msreq SPSR_f, #536870916 @ 0x20000004 │ │ │ │ + msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934658 │ │ │ │ @ instruction: 0xf7f913d8 │ │ │ │ ldr pc, [r8, #-3311] @ 0xfffff311 │ │ │ │ @ instruction: 0x46589b31 │ │ │ │ blcc 0x7a7e0 │ │ │ │ @@ -69740,15 +69740,15 @@ │ │ │ │ @ instruction: 0xf8dbaf54 │ │ │ │ strmi r1, [r8], -r8, asr #32 │ │ │ │ @ instruction: 0xf646b129 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ bvs 0x65d238 │ │ │ │ @ instruction: 0xf8db4408 │ │ │ │ bne 0x14dc518 │ │ │ │ - blx 0x1a9082e │ │ │ │ + ldc2l 1, cr15, [ip], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0x3012e9db │ │ │ │ @ instruction: 0xf7fe1ac0 │ │ │ │ strtmi fp, [r1], -r6, lsl #31 │ │ │ │ @ instruction: 0xf7f44658 │ │ │ │ strb pc, [pc, #-4085] @ 0x5340b @ │ │ │ │ adcmi r7, r3, #2818048 @ 0x2b0000 │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ @@ -69767,15 +69767,15 @@ │ │ │ │ ldrtmi lr, [r1], -pc, ror #8 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf886f7f5 │ │ │ │ mcrcs 5, 0, lr, cr0, cr10, {6} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrbmi r6, [r8], -r4, lsl #18 │ │ │ │ ldr r4, [r6], #1952 @ 0x7a0 │ │ │ │ - rsbeq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + rsbcs pc, r0, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ str r9, [r6], #2593 @ 0xa21 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46584613 │ │ │ │ @ instruction: 0xf7f6462a │ │ │ │ @@ -69831,96 +69831,96 @@ │ │ │ │ stmdbne r1, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ b 0x1122944 │ │ │ │ @ instruction: 0xf8db4301 │ │ │ │ b 0x1118678 │ │ │ │ andscs r3, r0, #134217728 @ 0x8000000 │ │ │ │ bicne lr, r0, #274432 @ 0x43000 │ │ │ │ andcs lr, r0, r2, ror #9 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsr fp │ │ │ │ rsbmi pc, r9, #268435460 @ 0x10000004 │ │ │ │ - mcr2 1, 6, pc, cr10, cr9, {7} @ │ │ │ │ + @ instruction: 0xffdef1f9 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0xd54a30 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f90253 │ │ │ │ - @ instruction: 0xf266febf │ │ │ │ - @ instruction: 0xf240fc87 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrsqrts.f32 , q11, │ │ │ │ + vadd.f32 d31, d16, d7 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ blmi 0xb94650 │ │ │ │ eorcc pc, r2, #68157440 @ 0x4100000 │ │ │ │ - stc2 2, cr15, [r4], #196 @ 0xc4 │ │ │ │ + ldc2 2, cr15, [ip, #196]! @ 0xc4 │ │ │ │ ldrbmi r9, [r8], -r9, lsl #22 │ │ │ │ @ instruction: 0xf7f46999 │ │ │ │ vmax.f32 d31, d0, d17 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ blmi 0x994674 │ │ │ │ rscscc pc, sl, #268435460 @ 0x10000004 │ │ │ │ - ldc2 2, cr15, [r2], {49} @ 0x31 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stc2 2, cr15, [sl, #196]! @ 0xc4 │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbmi pc, r8, r0, asr #4 │ │ │ │ + rsbvs pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b1d │ │ │ │ vqsub.s64 d3, d1, d30 │ │ │ │ - movwcs pc, #19589 @ 0x4c85 @ │ │ │ │ + movwcs pc, #19869 @ 0x4d9d @ │ │ │ │ subcc pc, ip, fp, asr #17 │ │ │ │ mrcle 0, 7, r6, cr15, cr2, {0} │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, r0, asr #4 │ │ │ │ + eorsvs pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d6 │ │ │ │ vqsub.s64 d6, d1, d27 │ │ │ │ - andcs pc, r0, r3, ror ip @ │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, fp, lsl #27 │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ sbcspl pc, r4, #268435460 @ 0x10000004 │ │ │ │ - mrc2 1, 3, pc, cr4, cr9, {7} │ │ │ │ + @ instruction: 0xff88f1f9 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ blmi 0x394adc │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f95271 │ │ │ │ - andcs pc, r0, r9, ror #28 │ │ │ │ - teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, ror pc @ │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ rsccs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - mrc2 1, 2, pc, cr14, cr9, {7} │ │ │ │ - eorseq r3, r4, r8, lsr #8 │ │ │ │ - eorseq r3, r4, ip, lsr r4 │ │ │ │ - eorseq r3, r4, r4, lsl #8 │ │ │ │ - eorseq r3, r4, r4, lsl r4 │ │ │ │ - mlaseq r4, r4, r4, r3 │ │ │ │ - eorseq r3, r4, r8, ror #8 │ │ │ │ - ldrshteq r3, [r4], -r0 │ │ │ │ + @ instruction: 0xff72f1f9 │ │ │ │ + eorseq r3, r4, r0, lsr #12 │ │ │ │ + eorseq r3, r4, r4, lsr r6 │ │ │ │ + ldrshteq r3, [r4], -ip │ │ │ │ + eorseq r3, r4, ip, lsl #12 │ │ │ │ + eorseq r3, r4, ip, lsl #13 │ │ │ │ + eorseq r3, r4, r0, ror #12 │ │ │ │ + eorseq r3, r4, r8, ror #11 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strvc pc, [r9, #-1103] @ 0xfffffbb1 │ │ │ │ vmax.s8 d20, d0, d7 │ │ │ │ pkhtbmi r2, r8, sl, asr #32 │ │ │ │ - blx 0xffc90e2c │ │ │ │ + stc2 1, cr15, [r4], {235} @ 0xeb │ │ │ │ tstcs r0, sl, lsr #12 │ │ │ │ vmax.s16 d20, d5, d4 │ │ │ │ - @ instruction: 0xf8dfe9b6 │ │ │ │ + @ instruction: 0xf8dfeace │ │ │ │ andcs lr, r6, #224, 4 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ vrhadd.s8 d21, d0, d4 │ │ │ │ - vmls.f d20, d16, d0[5] │ │ │ │ + vshl.s64 q11, q6, #0 │ │ │ │ @ instruction: 0xf8c4052f │ │ │ │ ldm lr, {r2, r7, sp} │ │ │ │ @ instruction: 0xf8c40003 │ │ │ │ andcs r2, r2, #52, 2 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ stmibvc r6, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmpcs r4, r4, lsr r0 │ │ │ │ @@ -69977,91 +69977,91 @@ │ │ │ │ subcs ip, lr, #15728640 @ 0xf00000 │ │ │ │ muleq r3, ip, r8 │ │ │ │ andeq lr, r3, r6, lsl #17 │ │ │ │ msreq CPSR_f, lr, lsl #2 │ │ │ │ @ instruction: 0xf7bb4648 │ │ │ │ @ instruction: 0x462eecf4 │ │ │ │ eorge pc, r2, #164, 16 @ 0xa40000 │ │ │ │ - bmi 0xfe4910a0 │ │ │ │ + bvs 0xfe2910a0 │ │ │ │ beq 0xc512a4 │ │ │ │ strvc lr, [pc, -r4, asr #19] │ │ │ │ subhi pc, r8, r4, asr #17 │ │ │ │ vhadd.s16 d30, d5, d3 │ │ │ │ - andcc pc, r1, r9, lsl #28 │ │ │ │ + andcc pc, r1, r9, lsl #30 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d5, d16 │ │ │ │ - strmi pc, [r3], -fp, lsr #20 │ │ │ │ + @ instruction: 0x4603fb3b │ │ │ │ blcs 0x66084 │ │ │ │ bl 0xfea08f94 │ │ │ │ vmax.s8 d16, d0, d9 │ │ │ │ - @ instruction: 0xf2c04a98 │ │ │ │ + @ instruction: 0xf2c06a90 │ │ │ │ strbvs r0, [r6, pc, lsr #20]! │ │ │ │ addvc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf8c4462e │ │ │ │ mul r3, r0, r0 │ │ │ │ - ldc2l 2, cr15, [r0, #340]! @ 0x154 │ │ │ │ + mrc2 2, 7, pc, cr0, cr5, {2} │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0x511144 │ │ │ │ + blx 0x911146 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bmi 0xfe991100 │ │ │ │ + bvs 0xfe791100 │ │ │ │ beq 0xc51304 │ │ │ │ adcvs pc, r4, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - ldc2l 2, cr15, [sl, #340] @ 0x154 │ │ │ │ + mrc2 2, 6, pc, cr10, cr5, {2} │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - @ instruction: 0xf9fcf255 │ │ │ │ + blx 0x391172 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bmi 0xfed9112c │ │ │ │ + bvs 0xfeb9112c │ │ │ │ beq 0xc51330 │ │ │ │ sbcvs pc, ip, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - stc2l 2, cr15, [r4, #340] @ 0x154 │ │ │ │ + mcr2 2, 6, pc, cr4, cr5, {2} @ │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - @ instruction: 0xf9e6f255 │ │ │ │ + blx 0xffe1119c │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ @ instruction: 0xf8c42336 │ │ │ │ vqadd.s8 q11, q8, q10 │ │ │ │ - vmull.s q10, d16, d0[1] │ │ │ │ + @ instruction: 0xf2c06abc │ │ │ │ strtmi r0, [lr], -pc, lsr #20 │ │ │ │ smlabtcc r8, r4, r8, pc @ │ │ │ │ vhadd.s16 d30, d5, d3 │ │ │ │ - andcc pc, r1, fp, lsr #27 │ │ │ │ + andcc pc, r1, fp, lsr #29 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d5, d16 │ │ │ │ - strmi pc, [r3], -sp, asr #19 │ │ │ │ + @ instruction: 0x4603fadd │ │ │ │ blcs 0x66140 │ │ │ │ bl 0xfea09050 │ │ │ │ vmax.s8 d16, d0, d9 │ │ │ │ - vmull.s q10, d16, d0[3] │ │ │ │ + vmull.s q11, d16, d0[1] │ │ │ │ @ instruction: 0xf8c40a2f │ │ │ │ @ instruction: 0x462e611c │ │ │ │ vhadd.s16 d30, d5, d3 │ │ │ │ - mulcc r1, r5, sp │ │ │ │ + mulcc r1, r5, lr │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d5, d16 │ │ │ │ - @ instruction: 0x4603f9b7 │ │ │ │ + strmi pc, [r3], -r7, asr #21 │ │ │ │ blcs 0x6616c │ │ │ │ bl 0xfea0907c │ │ │ │ @ instruction: 0xf8c40609 │ │ │ │ vrhadd.s8 q11, q0, q2 │ │ │ │ - @ instruction: 0xf2c046d4 │ │ │ │ + vmlsl.s q11, d16, d0[3] │ │ │ │ and r0, r3, pc, lsr #12 │ │ │ │ - stc2 2, cr15, [r0, #340] @ 0x154 │ │ │ │ + mcr2 2, 4, pc, cr0, cr5, {2} @ │ │ │ │ strmi r3, [r5], #-1 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xf9a2f255 │ │ │ │ + blx 0xfed11224 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ strvc pc, [r9], -r4, lsl #10 │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ streq lr, [r9, #-2981] @ 0xfffff45b │ │ │ │ cdpeq 1, 3, cr15, cr0, cr12, {0} │ │ │ │ @@ -70093,16 +70093,16 @@ │ │ │ │ @ instruction: 0xf8c28240 │ │ │ │ @ instruction: 0xf8c340b8 │ │ │ │ stmib r2, {r2, r3, r4, r8, r9}^ │ │ │ │ stmib r3, {r4, r5, r8, r9, sl, sp, lr}^ │ │ │ │ pop {r3, r6, r7, r8, ip} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000be79 │ │ │ │ - eorseq r3, r4, r8, lsr #9 │ │ │ │ - eorseq r3, r4, r0, lsr #10 │ │ │ │ + eorseq r3, r4, r0, lsr #13 │ │ │ │ + eorseq r3, r4, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebabb7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs r1, ip, lsl #12 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ bls 0xd45f4 │ │ │ │ @@ -70515,15 +70515,15 @@ │ │ │ │ svc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r8], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0xf85e6800 │ │ │ │ andcs r2, r6, r0 │ │ │ │ strbtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ vshr.s16 d4, d0, #7 │ │ │ │ - strmi fp, [r4], -pc, asr #23 │ │ │ │ + strmi fp, [r4], -pc, asr #25 │ │ │ │ tstls r3, r0, asr r2 │ │ │ │ blx 0x1f12ffe │ │ │ │ vnmls.f32 s8, s26, s24 │ │ │ │ blls 0x11cdd8 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ smlabbcs r0, sl, r8, r5 │ │ │ │ ldrmi r4, [r3], #-1040 @ 0xfffffbf0 │ │ │ │ @@ -72716,21 +72716,21 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bl 0xed59c │ │ │ │ ldrtmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ blx 0xfea15252 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r4, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpvc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + tstpne r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrcs pc, ip, r0, asr #12 │ │ │ │ + orrmi pc, r4, r0, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f74297 │ │ │ │ - svclt 0x0000f83d │ │ │ │ + svclt 0x0000f951 │ │ │ │ addeq r8, ip, lr, lsr #19 │ │ │ │ addeq r8, ip, r6, ror #18 │ │ │ │ addeq r8, ip, r8, asr #18 │ │ │ │ addeq r8, ip, r8, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -78642,20 +78642,20 @@ │ │ │ │ rsceq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bcs 0x91240 │ │ │ │ @ instruction: 0xe7d4d0d7 │ │ │ │ andseq pc, r0, r0, lsr #32 │ │ │ │ sbcsle r2, r2, r0, lsl #20 │ │ │ │ andcs lr, r0, pc, asr #15 │ │ │ │ - teqpvc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + msrne CPSR_f, #68, 4 @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, r0, asr #12 │ │ │ │ + orrsmi pc, r4, r0, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, sp, asr #4 │ │ │ │ - @ instruction: 0xf9f2f1f1 │ │ │ │ + blx 0x2196de │ │ │ │ addeq r2, ip, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb4124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ movweq pc, #28705 @ 0x7021 @ │ │ │ │ rsceq pc, r0, r1 │ │ │ │ @@ -78690,20 +78690,20 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf043e7f0 │ │ │ │ ldrmi r0, [r3], -r3, ror #5 │ │ │ │ stmiacc r0!, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ eorseq pc, pc, r0, lsr r0 @ │ │ │ │ strdcs sp, [r0], -r4 │ │ │ │ - orrscs pc, ip, r0, asr #12 │ │ │ │ + orrsmi pc, r4, r0, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ strdls r7, [r0], -r9 │ │ │ │ - @ instruction: 0xf994f1f1 │ │ │ │ - eorseq r3, r4, r8, asr #30 │ │ │ │ + blx 0xfea99798 │ │ │ │ + eorseq r4, r4, r0, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb41e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ @@ -81748,31 +81748,31 @@ │ │ │ │ @ instruction: 0xf410d023 │ │ │ │ andsle r6, r3, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb717c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ blmi 0x3e044c │ │ │ │ sbcne pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf1ee9000 │ │ │ │ - movwcs pc, #2481 @ 0x9b1 @ │ │ │ │ + movwcs pc, #2757 @ 0xac5 @ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b24770 │ │ │ │ rscsle r6, r5, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ movwcs sp, #4574 @ 0x11de │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - eorseq r3, r4, r8, ror #30 │ │ │ │ + eorseq r4, r4, r0, ror #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blmi 0xaf1a44 │ │ │ │ cdp 0, 1, cr11, cr13, cr7, {4} │ │ │ │ ldrbtmi r5, [fp], #-3952 @ 0xfffff090 │ │ │ │ @@ -81877,23 +81877,23 @@ │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmlt r8, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ blx 0xfe29e164 │ │ │ │ ldrb r9, [sp, r2, lsl #22] │ │ │ │ - orrscs pc, ip, r0, asr #12 │ │ │ │ + orrsmi pc, r4, r0, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ @ instruction: 0x46487296 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8acf1ee │ │ │ │ + @ instruction: 0xf9c0f1ee │ │ │ │ umulleq pc, fp, r2, sl @ │ │ │ │ addeq pc, fp, r0, lsr #20 │ │ │ │ - eorseq r3, r4, r0, lsl #31 │ │ │ │ + eorseq r4, r4, r8, ror r1 │ │ │ │ addeq pc, fp, r0, asr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdgt pc, [r0, -pc] │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @@ -81948,22 +81948,22 @@ │ │ │ │ svceq 0x0008f017 │ │ │ │ svclt 0x000c4631 │ │ │ │ andcs r2, r5, #805306368 @ 0x30000000 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt sl!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ blmi 0x1a076c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ee120b │ │ │ │ - svclt 0x0000f821 │ │ │ │ + svclt 0x0000f935 │ │ │ │ addeq pc, fp, r2, ror r9 @ │ │ │ │ addeq pc, fp, r8, lsr #18 │ │ │ │ - mlaseq r4, r8, pc, r3 @ │ │ │ │ + mlaseq r4, r0, r1, r4 │ │ │ │ addeq pc, fp, r4, lsr #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7, -r3] │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @@ -82045,24 +82045,24 @@ │ │ │ │ ldmibne r3, {r0, r8, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7f4442a │ │ │ │ @ instruction: 0xf3c7fb43 │ │ │ │ andcs r1, r3, #134217728 @ 0x8000000 │ │ │ │ ldr r7, [r7, r3, asr #1]! │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ blmi 0x2208f0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - @ instruction: 0xf1ed1275 │ │ │ │ - svclt 0x0000ff5f │ │ │ │ + @ instruction: 0xf1ee1275 │ │ │ │ + svclt 0x0000f873 │ │ │ │ addeq pc, fp, ip, ror r8 @ │ │ │ │ addeq pc, fp, r4, asr r8 @ │ │ │ │ addeq pc, fp, r0, lsl #16 │ │ │ │ addeq pc, fp, lr, ror #14 │ │ │ │ - ldrhteq r3, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, lsr #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7], #-3 │ │ │ │ stccs 0, cr11, [r2], {133} @ 0x85 │ │ │ │ @ instruction: 0x4615d974 │ │ │ │ @@ -82129,24 +82129,24 @@ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11efd0 │ │ │ │ ldrtmi lr, [r9], -lr, asr #15 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11f0ec │ │ │ │ @ instruction: 0xf640e7c8 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ blmi 0x220a40 │ │ │ │ sbcvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf1ed9000 │ │ │ │ - svclt 0x0000feb5 │ │ │ │ + svclt 0x0000ffc9 │ │ │ │ strdeq pc, [fp], ip │ │ │ │ ldrdeq pc, [fp], r4 │ │ │ │ addeq pc, fp, r8, asr r6 @ │ │ │ │ - eorseq r3, r4, r8, asr #31 │ │ │ │ + eorseq r4, r4, r0, asr #3 │ │ │ │ svclt 0x0000e606 │ │ │ │ svclt 0x0000e576 │ │ │ │ svclt 0x0000e68e │ │ │ │ svclt 0x0000e750 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -82274,15 +82274,15 @@ │ │ │ │ @ instruction: 0xf7f41a69 │ │ │ │ blmi 0x49f560 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [lr], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0x4631e7bb │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xe79ef9b9 │ │ │ │ - blx 0x1a1d12e │ │ │ │ + stc2l 2, cr15, [r6], #-360 @ 0xfffffe98 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addeq pc, fp, r8, lsr r5 @ │ │ │ │ strdeq pc, [fp], r2 │ │ │ │ addeq pc, fp, r4, ror #9 │ │ │ │ addeq pc, fp, r6, asr #9 │ │ │ │ addeq pc, fp, r4, ror r4 @ │ │ │ │ addeq pc, fp, lr, asr r4 @ │ │ │ │ @@ -82426,15 +82426,15 @@ │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msreq CPSR_f, #1073741826 @ 0x40000002 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf846f7f4 │ │ │ │ andhi pc, r3, r0, lsl #17 │ │ │ │ vaba.s16 d30, d26, d27 │ │ │ │ - svclt 0x0000fa37 │ │ │ │ + svclt 0x0000fb37 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addeq pc, fp, ip, asr r3 @ │ │ │ │ addeq pc, fp, r2, lsl #6 │ │ │ │ @ instruction: 0x008bf2b8 │ │ │ │ addeq pc, fp, sl, lsr #5 │ │ │ │ addeq pc, fp, ip, ror #4 │ │ │ │ addeq pc, fp, r8, asr #4 │ │ │ │ @@ -82457,20 +82457,20 @@ │ │ │ │ stcllt 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ ldcllt 7, cr15, [r8, #-984]! @ 0xfffffc28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ blmi 0x120f60 │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1ed9000 │ │ │ │ - svclt 0x0000fc27 │ │ │ │ - eorseq r3, r4, r0, ror #31 │ │ │ │ + svclt 0x0000fd3b │ │ │ │ + ldrsbteq r4, [r4], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r4, lsl #1 │ │ │ │ pkhbtmi r4, r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8dd9d0d │ │ │ │ @@ -82516,15 +82516,15 @@ │ │ │ │ strteq r6, [sp], #-2413 @ 0xfffff693 │ │ │ │ ldrmi sp, [r2], lr, asr #10 │ │ │ │ mrsls r2, R10_usr │ │ │ │ ldrmi r4, [r1], -r0, lsl #13 │ │ │ │ ldrmi r4, [fp], r0, ror #12 │ │ │ │ @ instruction: 0xf972f7fc │ │ │ │ andseq pc, r7, #0 │ │ │ │ - teqpvc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + msrne CPSR_f, #68, 4 @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x1323a8 │ │ │ │ bvs 0xfe8e19a0 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ @ instruction: 0x01034699 │ │ │ │ orreq pc, pc, #35 @ 0x23 │ │ │ │ bcs 0x71894 │ │ │ │ @@ -82668,20 +82668,20 @@ │ │ │ │ blt 0x1a9edb8 │ │ │ │ blt 0x181edbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ blmi 0x1212ac │ │ │ │ andscc pc, r6, #64, 4 │ │ │ │ @ instruction: 0xf1ed9000 │ │ │ │ - svclt 0x0000fa81 │ │ │ │ - eorseq r4, r4, r0, asr r0 │ │ │ │ + svclt 0x0000fb95 │ │ │ │ + eorseq r4, r4, r8, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ strvc lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @@ -82878,15 +82878,15 @@ │ │ │ │ ldclt 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f34ff0 │ │ │ │ strtmi fp, [r0], -r5, ror #28 │ │ │ │ mrscs r2, R9_usr │ │ │ │ mrc2 7, 4, pc, cr14, cr11, {7} │ │ │ │ andseq pc, r7, #0 │ │ │ │ - teqpvc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + msrne CPSR_f, #68, 4 @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdmi pc, [r0], #131 @ 0x83 │ │ │ │ bvs 0xfeb0deb4 │ │ │ │ movwne lr, #2635 @ 0xa4b │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ suble r2, r0, r0, lsl #20 │ │ │ │ @@ -82942,16 +82942,16 @@ │ │ │ │ addlt r4, r7, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ and pc, r5, r4, asr r8 @ │ │ │ │ @ instruction: 0xf8de9d0f │ │ │ │ ldmdbvs r6!, {r2, r6, sp, lr}^ │ │ │ │ ldrble r0, [r4, #-1078] @ 0xfffffbca │ │ │ │ @ instruction: 0xf0054691 │ │ │ │ - @ instruction: 0xf6430217 │ │ │ │ - vmvn.i32 d23, #255 @ 0x000000ff │ │ │ │ + vqsub.s8 d16, d4, d7 │ │ │ │ + vmull.s8 , d0, d24 │ │ │ │ bl 0x36430c │ │ │ │ strmi r0, [r7], -r2, lsl #25 │ │ │ │ ldrdvs pc, [r0], #140 @ 0x8c │ │ │ │ @ instruction: 0xf8deb35e │ │ │ │ bls 0x3e12ec │ │ │ │ andne lr, r5, #270336 @ 0x42000 │ │ │ │ streq lr, [lr, #-2977] @ 0xfffff45f │ │ │ │ @@ -83031,15 +83031,15 @@ │ │ │ │ andlt pc, r4, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r8, lsr r8 │ │ │ │ - eorseq r4, r4, r0, rrx │ │ │ │ + eorseq r4, r4, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb85a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83060,15 +83060,15 @@ │ │ │ │ andlt pc, r4, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r4, asr #15 │ │ │ │ - eorseq r4, r4, r0, rrx │ │ │ │ + eorseq r4, r4, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83089,15 +83089,15 @@ │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r0, asr r7 │ │ │ │ - eorseq r4, r4, r0, asr #1 │ │ │ │ + ldrhteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83118,15 +83118,15 @@ │ │ │ │ andlt pc, r4, r5, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrdeq lr, [fp], ip │ │ │ │ - eorseq r4, r4, r0, asr #1 │ │ │ │ + ldrhteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb86fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83147,15 +83147,15 @@ │ │ │ │ blx 0xff99f54a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r8, ror #12 │ │ │ │ - eorseq r4, r4, r0, lsr #2 │ │ │ │ + eorseq r4, r4, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83176,15 +83176,15 @@ │ │ │ │ andlt pc, r4, r1, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ strdeq lr, [fp], r4 │ │ │ │ - eorseq r4, r4, r0, lsr #2 │ │ │ │ + eorseq r4, r4, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb87e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83205,15 +83205,15 @@ │ │ │ │ blx 0x1c9f632 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r0, lsl #11 │ │ │ │ - eorseq r4, r4, r0, lsl #3 │ │ │ │ + eorseq r4, r4, r8, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83234,15 +83234,15 @@ │ │ │ │ @ instruction: 0xb004fcbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, ip, lsl #10 │ │ │ │ - eorseq r4, r4, r0, lsl #3 │ │ │ │ + eorseq r4, r4, r8, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb88cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83263,15 +83263,15 @@ │ │ │ │ blx 0xfff9f718 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, fp, r8, r4 │ │ │ │ - eorseq r4, r4, r0, ror #3 │ │ │ │ + ldrsbteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83292,15 +83292,15 @@ │ │ │ │ mcrr2 7, 15, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r4, lsr #8 │ │ │ │ - eorseq r4, r4, r0, ror #3 │ │ │ │ + ldrsbteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb89b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83321,15 +83321,15 @@ │ │ │ │ blx 0xfe29f800 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008be3b0 │ │ │ │ - eorseq r4, r4, r0, asr #4 │ │ │ │ + eorseq r4, r4, r8, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83350,15 +83350,15 @@ │ │ │ │ blx 0xff59f876 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, ip, lsr r3 │ │ │ │ - eorseq r4, r4, r0, asr #4 │ │ │ │ + eorseq r4, r4, r8, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83379,15 +83379,15 @@ │ │ │ │ blx 0x59f8e8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r8, asr #5 │ │ │ │ - eorseq r4, r4, r0, lsr #5 │ │ │ │ + mlaseq r4, r8, r4, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83408,15 +83408,15 @@ │ │ │ │ blx 0x189f95e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r4, asr r2 │ │ │ │ - eorseq r4, r4, r0, lsr #5 │ │ │ │ + mlaseq r4, r8, r4, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83437,15 +83437,15 @@ │ │ │ │ @ instruction: 0xf9a0f7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r0, ror #3 │ │ │ │ - eorseq r4, r4, r0, lsl #6 │ │ │ │ + ldrshteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83466,15 +83466,15 @@ │ │ │ │ blx 0xffb9fa44 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, ip, ror #2 │ │ │ │ - eorseq r4, r4, r0, lsl #6 │ │ │ │ + ldrshteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83497,15 +83497,15 @@ │ │ │ │ andlt pc, r4, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ strdeq lr, [fp], r8 │ │ │ │ - eorseq r4, r4, r0, ror #6 │ │ │ │ + eorseq r4, r4, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83528,15 +83528,15 @@ │ │ │ │ andlt pc, r4, r1, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, ip, ror r0 │ │ │ │ - eorseq r4, r4, r0, ror #6 │ │ │ │ + eorseq r4, r4, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83559,15 +83559,15 @@ │ │ │ │ andlt pc, r4, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r0 │ │ │ │ - eorseq r4, r4, r0, asr #7 │ │ │ │ + ldrhteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83590,15 +83590,15 @@ │ │ │ │ strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r4, lsl #31 │ │ │ │ - eorseq r4, r4, r0, asr #7 │ │ │ │ + ldrhteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83621,15 +83621,15 @@ │ │ │ │ andlt pc, r4, r1, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsl #30 │ │ │ │ - eorseq r4, r4, r0, lsr #8 │ │ │ │ + eorseq r4, r4, r8, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83652,15 +83652,15 @@ │ │ │ │ andlt pc, r4, r9, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, ip, lsl #29 │ │ │ │ - eorseq r4, r4, r0, lsr #8 │ │ │ │ + eorseq r4, r4, r8, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83683,15 +83683,15 @@ │ │ │ │ @ instruction: 0xb004ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsl lr │ │ │ │ - eorseq r4, r4, r0, lsl #9 │ │ │ │ + eorseq r4, r4, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83714,15 +83714,15 @@ │ │ │ │ strdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ umulleq sp, fp, r4, sp │ │ │ │ - eorseq r4, r4, r0, lsl #9 │ │ │ │ + eorseq r4, r4, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb904c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83745,15 +83745,15 @@ │ │ │ │ andlt pc, r4, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsl sp │ │ │ │ - eorseq r4, r4, r0, ror #9 │ │ │ │ + ldrsbteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb90c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83776,15 +83776,15 @@ │ │ │ │ andlt pc, r4, r1, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ umulleq sp, fp, ip, ip │ │ │ │ - eorseq r4, r4, r0, ror #9 │ │ │ │ + ldrsbteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83807,15 +83807,15 @@ │ │ │ │ @ instruction: 0xb004febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsr #24 │ │ │ │ - eorseq r4, r4, r0, asr #10 │ │ │ │ + eorseq r4, r4, r8, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb91c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83838,15 +83838,15 @@ │ │ │ │ andlt pc, r4, r5, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r4, lsr #23 │ │ │ │ - eorseq r4, r4, r0, asr #10 │ │ │ │ + eorseq r4, r4, r8, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb923c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83869,15 +83869,15 @@ │ │ │ │ andlt pc, r4, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsr #22 │ │ │ │ - eorseq r4, r4, r0, lsr #11 │ │ │ │ + mlaseq r4, r8, r7, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb92b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83900,15 +83900,15 @@ │ │ │ │ andlt pc, r4, r9, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, ip, lsr #21 │ │ │ │ - eorseq r4, r4, r0, lsr #11 │ │ │ │ + mlaseq r4, r8, r7, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83931,15 +83931,15 @@ │ │ │ │ andlt pc, r4, r5, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsr sl │ │ │ │ - eorseq r4, r4, r0, lsl #12 │ │ │ │ + ldrshteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb93b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83962,15 +83962,15 @@ │ │ │ │ andlt pc, r4, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x008bd9b4 │ │ │ │ - eorseq r4, r4, r0, lsl #12 │ │ │ │ + ldrshteq r4, [r4], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84004,15 +84004,15 @@ │ │ │ │ blx 0xff6202aa │ │ │ │ @ instruction: 0xf7ed4630 │ │ │ │ strtmi pc, [r0], -sp, ror #31 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bfe7 │ │ │ │ addeq sp, fp, r8, lsr r9 │ │ │ │ - eorseq r4, r4, r0, ror #12 │ │ │ │ + eorseq r4, r4, r8, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84046,15 +84046,15 @@ │ │ │ │ stc2 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7ed4630 │ │ │ │ strtmi pc, [r0], -fp, ror #31 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bfe5 │ │ │ │ umulleq sp, fp, r0, r8 │ │ │ │ - eorseq r4, r4, r0, ror #12 │ │ │ │ + eorseq r4, r4, r8, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x11d834 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcls 0, cr11, [r4], {137} @ 0x89 │ │ │ │ mlsgt r8, sp, r8, pc @ │ │ │ │ @@ -88589,15 +88589,15 @@ │ │ │ │ @ instruction: 0xb1a90101 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andeq pc, pc, r5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blx 0xd232c6 │ │ │ │ + mcrr2 2, 1, pc, r6, cr5 @ │ │ │ │ andsne lr, r5, r0, lsl #22 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmdble fp, {r2, fp, sp} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ stmiale r7!, {r0, r1, r2, r5, r8, sl, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ ldc2l 0, cr15, [r4], #-16 │ │ │ │ @@ -89076,21 +89076,21 @@ │ │ │ │ andcs r4, r0, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbe400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d4, d0 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf6442000 │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ adcne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf86cf1e7 │ │ │ │ + @ instruction: 0xf980f1e7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi fp, [r1], -r2, lsl #1 │ │ │ │ andsle r2, r4, r1, lsl #16 │ │ │ │ andle r2, ip, r2, lsl #16 │ │ │ │ @@ -89108,20 +89108,20 @@ │ │ │ │ blx 0xffba522e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ blmi 0x12774c │ │ │ │ sbcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e79000 │ │ │ │ - svclt 0x0000f831 │ │ │ │ - eorseq r4, r4, ip, asr #13 │ │ │ │ + svclt 0x0000f945 │ │ │ │ + eorseq r4, r4, r4, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdacs r3, {r2, r3, r9, sl, lr} │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {ip, sp, lr, pc} │ │ │ │ @@ -89149,20 +89149,20 @@ │ │ │ │ @ instruction: 0xf04fffbf │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ strtmi r3, [r1], -r1, lsl #6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x008af7f1 │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ blmi 0x1277f0 │ │ │ │ rscvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf1e69000 │ │ │ │ - svclt 0x0000ffdf │ │ │ │ - ldrsbteq r4, [r4], -ip │ │ │ │ + @ instruction: 0xf1e79000 │ │ │ │ + svclt 0x0000f8f3 │ │ │ │ + ldrsbteq r4, [r4], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sl], r6, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @@ -89240,16 +89240,16 @@ │ │ │ │ @ instruction: 0x4659b9f3 │ │ │ │ ldrmi r4, [sl], -r0, lsr #12 │ │ │ │ blx 0xfe725486 │ │ │ │ @ instruction: 0xf93cf7e9 │ │ │ │ strmi r2, [r4], -r3, lsl #28 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - vhadd.s8 , q2, q11 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf644d066 │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ bl 0x128174 │ │ │ │ strmi r0, [r1], -r6, lsl #7 │ │ │ │ strtmi r4, [r8], -sl, asr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00e0f7e8 │ │ │ │ @@ -89296,16 +89296,16 @@ │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ ldr pc, [r3, -r9, ror #29]! │ │ │ │ strb r2, [ip, -r0, lsl #12]! │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0xf7e88098 │ │ │ │ ldrtmi pc, [r9], -r7, lsr #24 @ │ │ │ │ @ instruction: 0xf7f54680 │ │ │ │ - vmla.i8 d31, d20, d29 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf644f9ad │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ bl 0x128254 │ │ │ │ strtmi r0, [r8], -r6, lsl #7 │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ @ instruction: 0xf7e84640 │ │ │ │ @ instruction: 0xe78bfe7d │ │ │ │ ldc2l 7, cr15, [sl], #-928 @ 0xfffffc60 │ │ │ │ @@ -89374,16 +89374,16 @@ │ │ │ │ ldrb r7, [r4], r2, lsl #14 │ │ │ │ movwls r9, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf1b8e6bb │ │ │ │ suble r0, lr, r0, lsl #30 │ │ │ │ @ instruction: 0xf0039b02 │ │ │ │ movwls r0, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf7e99802 │ │ │ │ - vadd.i8 d31, d4, d25 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf644f829 │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ @ instruction: 0x46020334 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ stmdbls r3, {r1, r4, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf834f7e9 │ │ │ │ ldr r4, [r7, -r1, lsl #13]! │ │ │ │ @@ -89414,39 +89414,39 @@ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf0039102 │ │ │ │ stmdbls r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 7, 0, cr14, cr1, cr10, {4} │ │ │ │ @ instruction: 0xf8bdbf04 │ │ │ │ movwls r3, #8200 @ 0x2008 │ │ │ │ @ instruction: 0xf640e7ae │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ blmi 0x56781c │ │ │ │ eorscs pc, pc, #64, 4 │ │ │ │ - blx 0xff023fe2 │ │ │ │ - asrscs pc, r0, #12 @ │ │ │ │ + ldc2l 2, cr15, [r6], {30} │ │ │ │ + @ instruction: 0x41a8f640 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsccs pc, r4, r0, asr #12 │ │ │ │ + sbcsmi pc, ip, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vqsub.s16 d7, d14, d0 │ │ │ │ - blls 0x126648 │ │ │ │ + blls 0x126aa8 │ │ │ │ @ instruction: 0xf0032600 │ │ │ │ @ instruction: 0xf04f02ff │ │ │ │ blx 0xfe8f4396 │ │ │ │ movwls r3, #8707 @ 0x2203 │ │ │ │ movwls r4, #13331 @ 0x3413 │ │ │ │ svclt 0x0000e63d │ │ │ │ umulleq r8, fp, ip, r6 │ │ │ │ umulleq r8, fp, r6, r5 │ │ │ │ addeq r8, fp, r2, asr r5 │ │ │ │ addeq r8, fp, ip, lsl #9 │ │ │ │ addeq r8, fp, r2, ror #8 │ │ │ │ - eorseq r4, r4, ip, ror #13 │ │ │ │ + eorseq r4, r4, r4, ror #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0124616 │ │ │ │ @@ -89850,21 +89850,21 @@ │ │ │ │ @ instruction: 0xf7e8464d │ │ │ │ @ instruction: 0xe7acfa95 │ │ │ │ @ instruction: 0x46444650 │ │ │ │ blx 0x1025db4 │ │ │ │ @ instruction: 0x464d4630 │ │ │ │ blx 0xf25dbc │ │ │ │ @ instruction: 0xf640e7a3 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ blmi 0xe7eec │ │ │ │ andpl pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf856f21e │ │ │ │ - eorseq r4, r4, r0, lsl #14 │ │ │ │ + @ instruction: 0xf96ef21e │ │ │ │ + ldrshteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbf044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andls r4, r0, #148897792 @ 0x8e00000 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -90383,21 +90383,21 @@ │ │ │ │ @ instruction: 0x4640e79f │ │ │ │ @ instruction: 0xf7e74635 │ │ │ │ @ instruction: 0x4658fe17 │ │ │ │ cdp2 7, 1, cr15, cr4, cr7, {7} │ │ │ │ ldrbmi r4, [r6], -r8, asr #12 │ │ │ │ cdp2 7, 1, cr15, cr0, cr7, {7} │ │ │ │ @ instruction: 0xf640e793 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ blmi 0xe8740 │ │ │ │ rscpl pc, r3, #64, 4 │ │ │ │ - stc2 2, cr15, [ip], #-116 @ 0xffffff8c │ │ │ │ - eorseq r4, r4, r4, lsl r7 │ │ │ │ + stc2l 2, cr15, [r4, #-116] @ 0xffffff8c │ │ │ │ + eorseq r4, r4, ip, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbf898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andls r4, r1, #148897792 @ 0x8e00000 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -90584,21 +90584,21 @@ │ │ │ │ ldmdals r4, {r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ stc2 7, cr15, [r4], {231} @ 0xe7 │ │ │ │ @ instruction: 0xf7e79813 │ │ │ │ ldmdals r5, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], #-924 @ 0xfffffc64 │ │ │ │ @ instruction: 0xf640e758 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ blmi 0xe8a64 │ │ │ │ sbcvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe725224 │ │ │ │ - eorseq r4, r4, r8, lsr #14 │ │ │ │ + blx 0xfed25226 │ │ │ │ + eorseq r4, r4, r0, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4698b091 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ ldcls 6, cr4, [ip, #-92] @ 0xffffffa4 │ │ │ │ @@ -90761,21 +90761,21 @@ │ │ │ │ @ instruction: 0xf7e79e07 │ │ │ │ stmdals pc, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ blx 0x926bea │ │ │ │ @ instruction: 0xf7e7980e │ │ │ │ stmdals sp, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0x7a6bf6 │ │ │ │ @ instruction: 0xf640e75d │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ blmi 0xe8d28 │ │ │ │ rsbsvs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf938f21d │ │ │ │ - eorseq r4, r4, r8, lsr r7 │ │ │ │ + blx 0x14a54e8 │ │ │ │ + eorseq r4, r4, r0, lsr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b095 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ stcls 6, cr4, [r2, #-92]! @ 0xffffffa4 │ │ │ │ @@ -90924,21 +90924,21 @@ │ │ │ │ @ instruction: 0xf7e7461c │ │ │ │ ldmdals r2, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9dcf7e7 │ │ │ │ @ instruction: 0xf7e79811 │ │ │ │ ldmdals r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9d6f7e7 │ │ │ │ @ instruction: 0xf640e778 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ blmi 0xe8fb4 │ │ │ │ adcsvs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xfff2f21c │ │ │ │ - eorseq r4, r4, r8, asr #14 │ │ │ │ + @ instruction: 0xf90af21d │ │ │ │ + eorseq r4, r4, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc010c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ ldmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ strmi lr, [r4, #777]! @ 0x309 │ │ │ │ @@ -90966,15 +90966,15 @@ │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ strls r4, [sl], #-1633 @ 0xfffff99f │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ svclt 0x0000be11 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r4, r4, r8, asr r7 │ │ │ │ + eorseq r4, r4, r0, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc01a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ addsmi r4, r1, #156, 12 @ 0x9c00000 │ │ │ │ @@ -91005,15 +91005,15 @@ │ │ │ │ stc2l 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r4, r4, r8, asr r7 │ │ │ │ + eorseq r4, r4, r0, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc0240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldc 6, cr4, [pc, #600] @ 0x692a4 │ │ │ │ @ instruction: 0xf04f7b0e │ │ │ │ bls 0x26c054 │ │ │ │ @@ -91259,21 +91259,21 @@ │ │ │ │ @ instruction: 0x462ae6d1 │ │ │ │ mrrc2 7, 14, pc, r2, cr14 @ │ │ │ │ @ instruction: 0x462ae752 │ │ │ │ blx 0xff0273e2 │ │ │ │ svclt 0x0000e74e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ blmi 0x1698f8 │ │ │ │ rscvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf1e49000 │ │ │ │ - vrecps.f16 , , │ │ │ │ - svclt 0x0000fd23 │ │ │ │ - eorseq r4, r4, r4, ror r7 │ │ │ │ + @ instruction: 0xf1e59000 │ │ │ │ + vadd.i16 , , │ │ │ │ + svclt 0x0000fe23 │ │ │ │ + eorseq r4, r4, ip, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x324adc │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ @@ -91327,15 +91327,15 @@ │ │ │ │ @ instruction: 0xf8cd4610 │ │ │ │ @ instruction: 0xf7fec008 │ │ │ │ andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r4, r4, ip, lsl #15 │ │ │ │ + eorseq r4, r4, r4, lsl #19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e74689 │ │ │ │ @@ -91425,15 +91425,15 @@ │ │ │ │ blx 0x18eac2 │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 2, APSR_nzcv, cr14, cr14, {7} │ │ │ │ - eorseq r4, r4, r8, lsr #15 │ │ │ │ + eorseq r4, r4, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc08d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91446,25 +91446,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsr #15 │ │ │ │ + eorseq r4, r4, r0, lsr #19 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc34a │ │ │ │ blls 0xf876c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a78b8 │ │ │ │ ldclt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ - eorseq r4, r4, r8, lsl r8 │ │ │ │ + eorseq r4, r4, r0, lsl sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91475,25 +91475,25 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb046 │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ - eorseq r4, r4, r8, lsl r8 │ │ │ │ + eorseq r4, r4, r0, lsl sl │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc3be │ │ │ │ blls 0xf87e0 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a792c │ │ │ │ ldcllt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - eorseq r4, r4, r8, lsl #17 │ │ │ │ + eorseq r4, r4, r0, lsl #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e64689 │ │ │ │ @@ -91583,15 +91583,15 @@ │ │ │ │ blx 0x18ed3a │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - ldrshteq r4, [r4], -r8 │ │ │ │ + ldrshteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91604,15 +91604,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r4, [r4], -r8 │ │ │ │ + ldrshteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91625,25 +91625,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ ldrdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, ror #18 │ │ │ │ + eorseq r4, r4, r0, ror #22 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc616 │ │ │ │ blls 0xf8a38 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a7b84 │ │ │ │ bllt 0xfeba7a0c │ │ │ │ - ldrsbteq r4, [r4], -r8 │ │ │ │ + ldrsbteq r4, [r4], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91654,15 +91654,15 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb312 │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ bllt 0xfe227a58 │ │ │ │ - ldrsbteq r4, [r4], -r8 │ │ │ │ + ldrsbteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91675,15 +91675,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r5, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, asr #20 │ │ │ │ + eorseq r4, r4, r0, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91696,15 +91696,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, fp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq r4, [r4], -r8 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91717,15 +91717,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r1, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsr #22 │ │ │ │ + eorseq r4, r4, r0, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91738,15 +91738,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ strdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlaseq r4, r8, fp, r4 │ │ │ │ + mlaseq r4, r0, sp, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91759,15 +91759,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsl #24 │ │ │ │ + eorseq r4, r4, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91780,15 +91780,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, ror ip │ │ │ │ + eorseq r4, r4, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91801,15 +91801,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, ror #25 │ │ │ │ + eorseq r4, r4, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91822,15 +91822,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, asr sp │ │ │ │ + eorseq r4, r4, r0, asr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf886f7e6 │ │ │ │ @ instruction: 0xf7e64604 │ │ │ │ @@ -91865,15 +91865,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ @ instruction: 0xff08f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, asr #27 │ │ │ │ + eorseq r4, r4, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r0, lsl #8 │ │ │ │ @@ -91884,15 +91884,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ mcr2 7, 7, pc, cr2, cr13, {7} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, lsr lr │ │ │ │ + eorseq r5, r4, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf646b086 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46942396 │ │ │ │ @@ -91916,15 +91916,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf850f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, lsr #29 │ │ │ │ + eorseq r5, r4, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf646b086 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46942396 │ │ │ │ @@ -91948,15 +91948,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf810f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r4, asr #29 │ │ │ │ + ldrhteq r5, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -91984,15 +91984,15 @@ │ │ │ │ @ instruction: 0xf9eaf7fd │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - eorseq r4, r4, r0, ror #29 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92021,15 +92021,15 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrshteq r4, [r4], -ip │ │ │ │ + ldrshteq r5, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92059,15 +92059,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r4, r4, r8, lsl pc │ │ │ │ + eorseq r5, r4, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc12c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92091,16 +92091,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ andlt pc, r6, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r4, lsr pc │ │ │ │ - eorseq r4, r4, ip, lsl #15 │ │ │ │ + eorseq r5, r4, ip, lsr #2 │ │ │ │ + eorseq r4, r4, r4, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc134c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92124,16 +92124,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ strdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r0, asr pc │ │ │ │ - eorseq r4, r4, ip, lsl #15 │ │ │ │ + eorseq r5, r4, r8, asr #2 │ │ │ │ + eorseq r4, r4, r4, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc13d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92163,15 +92163,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r4, r4, ip, ror #30 │ │ │ │ + eorseq r5, r4, r4, ror #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34ee88 │ │ │ │ @@ -92185,15 +92185,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r3, ror #30 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000b841 │ │ │ │ - eorseq r4, r4, r8, lsl #31 │ │ │ │ + eorseq r5, r4, r0, lsl #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92202,15 +92202,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bf3b │ │ │ │ - eorseq r4, r4, r8, lsl #31 │ │ │ │ + eorseq r5, r4, r0, lsl #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ movwls r9, #15626 @ 0x3d0a │ │ │ │ @@ -92246,15 +92246,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r9, ror #29 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e541f0 │ │ │ │ svclt 0x0000bfc7 │ │ │ │ - eorseq r4, r4, r4, lsr #31 │ │ │ │ + mlaseq r4, ip, r1, r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92263,15 +92263,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bec1 │ │ │ │ - eorseq r4, r4, r4, lsr #31 │ │ │ │ + mlaseq r4, ip, r1, r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34f018 │ │ │ │ @@ -92285,15 +92285,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ @ instruction: 0x4620fe9b │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e541f0 │ │ │ │ svclt 0x0000bf79 │ │ │ │ - eorseq r4, r4, r0, asr #31 │ │ │ │ + ldrhteq r5, [r4], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92302,15 +92302,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000be73 │ │ │ │ - eorseq r4, r4, r0, asr #31 │ │ │ │ + ldrhteq r5, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc1694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7ea4614 │ │ │ │ mvnscs pc, #27, 30 @ 0x6c │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ @@ -92348,15 +92348,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - ldrsbteq r4, [r4], -ip │ │ │ │ + ldrsbteq r5, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc174c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf81cf7eb │ │ │ │ mvnscs r9, #4096 @ 0x1000 │ │ │ │ @@ -92395,15 +92395,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ - eorseq r5, r4, ip, asr #32 │ │ │ │ + eorseq r5, r4, r4, asr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc1808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ blx 0xff5a85ae │ │ │ │ @ instruction: 0x46044632 │ │ │ │ @@ -92470,15 +92470,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfeb2871c │ │ │ │ - ldrhteq r5, [r4], -ip │ │ │ │ + ldrhteq r5, [r4], -r4 │ │ │ │ @ instruction: 0x468cb530 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ ldmib sp, {r0, r1, sl, sp}^ │ │ │ │ @ instruction: 0x4322e305 │ │ │ │ movwls sp, #20749 @ 0x510d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -92490,15 +92490,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe12876c │ │ │ │ - eorseq r5, r4, ip, lsr #2 │ │ │ │ + eorseq r5, r4, r4, lsr #6 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ blls 0x16d7a4 │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ subsmi r4, fp, #13631488 @ 0xd00000 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x6a7c0 │ │ │ │ b 0x37bfd8 │ │ │ │ blls 0x1aafa4 │ │ │ │ @@ -92517,75 +92517,75 @@ │ │ │ │ strmi r2, [r6], r4, lsl #24 │ │ │ │ @ instruction: 0xc014f8df │ │ │ │ ldrcs r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ blx 0x17c07a │ │ │ │ strls ip, [r6], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x13a87d8 │ │ │ │ - eorseq r5, r4, ip, lsr #2 │ │ │ │ + eorseq r5, r4, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc19f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r4, ip, r1, r5 │ │ │ │ + mlaseq r4, r4, r3, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf814f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, ip, asr #3 │ │ │ │ + eorseq r5, r4, r4, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xfff6f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrshteq r5, [r4], -ip │ │ │ │ + ldrshteq r5, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffd8f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, ip, lsr #4 │ │ │ │ + eorseq r5, r4, r4, lsr #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r0], r7, lsl #1 │ │ │ │ strmi r4, [r9], r5, lsl #12 │ │ │ │ cdpls 3, 0, cr9, cr14, cr5, {0} │ │ │ │ @@ -92600,15 +92600,15 @@ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r4, [r1, -r3, lsr #12] │ │ │ │ strls r9, [r2, #-1536] @ 0xfffffa00 │ │ │ │ @ instruction: 0xffa6f7fc │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [r0], #916 @ 0x394 │ │ │ │ - eorseq r5, r4, ip, lsr #4 │ │ │ │ + eorseq r5, r4, r4, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92621,15 +92621,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, asr r2 │ │ │ │ + eorseq r5, r4, r4, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92642,15 +92642,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, asr #5 │ │ │ │ + eorseq r5, r4, r4, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92663,15 +92663,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ @ instruction: 0xb006fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, lsr r3 │ │ │ │ + eorseq r5, r4, r4, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92684,15 +92684,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, lsr #7 │ │ │ │ + eorseq r5, r4, r4, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92705,15 +92705,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, lsl r4 │ │ │ │ + eorseq r5, r4, r4, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ ldcls 8, cr2, [r3, #-4] │ │ │ │ andls r9, r6, #-1073741823 @ 0xc0000001 │ │ │ │ @@ -92808,15 +92808,15 @@ │ │ │ │ blls 0x24ec18 │ │ │ │ eorsle r2, r4, r3, lsl #22 │ │ │ │ vfnmsne.f64 d9, d12, d7 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00982d03 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ - bicvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0x03b8f644 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r6, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r4, #840] @ 0x348 │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andls r9, r3, #20, 20 @ 0x14000 │ │ │ │ @@ -92887,22 +92887,22 @@ │ │ │ │ strcc r1, [r4], #-2274 @ 0xfffff71e │ │ │ │ @ instruction: 0xf802f7ed │ │ │ │ stmiale r3!, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ @ instruction: 0x4640fa77 │ │ │ │ blx 0x1da8d3c │ │ │ │ @ instruction: 0xf640e6e4 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf603002f │ │ │ │ @ instruction: 0xf6406314 │ │ │ │ vhsub.s16 , , q7 │ │ │ │ - svclt 0x0000f88f │ │ │ │ - eorseq r5, r4, ip, lsl #9 │ │ │ │ + svclt 0x0000f9a7 │ │ │ │ + eorseq r5, r4, r4, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -92915,16 +92915,16 @@ │ │ │ │ svccs 0x0003bb40 │ │ │ │ rschi pc, r5, r0 │ │ │ │ svclt 0x008c2e03 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f02 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vrhadd.s8 d24, d4, d2 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf6448102 │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ bl 0x12baf8 │ │ │ │ smlabbcs r0, r4, r2, r0 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf85280b6 │ │ │ │ strbmi r3, [r0], -r7, lsr #32 │ │ │ │ ldrbmi r9, [r2], -r7, lsl #24 │ │ │ │ @@ -93018,21 +93018,21 @@ │ │ │ │ stmiale r5!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf084e78f │ │ │ │ tstcs r1, r1, lsl #8 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr4, {6} │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf640af40 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf503002f │ │ │ │ vst2.16 {d22-d25}, [pc :128], r7 │ │ │ │ - vqsub.s16 q3, q5, q15 │ │ │ │ - cdpcs 15, 0, cr15, cr7, cr9, {4} │ │ │ │ + vqsub.s16 q3, , q15 │ │ │ │ + cdpcs 8, 0, cr15, cr7, cr1, {5} │ │ │ │ svcge 0x0023f67f │ │ │ │ @ instruction: 0xf63f2e27 │ │ │ │ @ instruction: 0xf646af20 │ │ │ │ vqdmlsl.s q11, d0, d20 │ │ │ │ @ instruction: 0xf7e42b96 │ │ │ │ @ instruction: 0x4607ff1f │ │ │ │ andeq lr, r5, #9216 @ 0x2400 │ │ │ │ @@ -93069,15 +93069,15 @@ │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ cdp2 7, 9, cr15, cr6, cr12, {7} │ │ │ │ stmiale r8!, {r1, r2, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ stmdals r6, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf908f7e5 │ │ │ │ svclt 0x0000e723 │ │ │ │ - eorseq r5, r4, r8, ror #9 │ │ │ │ + eorseq r5, r4, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc2290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stcls 12, cr9, [fp, #-40] @ 0xffffffd8 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ @@ -93095,15 +93095,15 @@ │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8df4663 │ │ │ │ strls ip, [r2], #-16 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ svclt 0x0000bc65 │ │ │ │ - eorseq r5, r4, r4, asr #10 │ │ │ │ + eorseq r5, r4, ip, lsr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc22f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], {216} @ 0xd8 │ │ │ │ mrc 6, 0, r4, cr13, cr13, {0} │ │ │ │ @ instruction: 0x46063f70 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -93199,21 +93199,21 @@ │ │ │ │ stmib r0, {r1, r2, r6, r7, ip, sp, lr}^ │ │ │ │ andvs r5, r4, #1572864 @ 0x180000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - vand q12, , q8 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf64581f0 │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ sbccs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf82af1e3 │ │ │ │ + @ instruction: 0xf93ef1e3 │ │ │ │ addeq r4, fp, r6, asr r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ @ instruction: 0xee1d492b │ │ │ │ @@ -94696,221 +94696,221 @@ │ │ │ │ @ instruction: 0xe7e6fd71 │ │ │ │ addeq r3, fp, r4, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc3be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ vmax.s8 d20, d9, d4 │ │ │ │ - vst2. {d31-d32}, [pc :256], r7 │ │ │ │ + vst2. {d31,d33}, [pc :256], r7 │ │ │ │ biccs r7, r2, r0, asr #5 │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ - mcrrne 14, 12, pc, r3, cr5 @ │ │ │ │ + mcrrne 15, 12, pc, r3, cr5 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ vhadd.s8 d29, d0, d8 │ │ │ │ - vsra.s64 d19, d0, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andls r0, r1, r1, lsr r1 │ │ │ │ - @ instruction: 0xf882f22c │ │ │ │ + @ instruction: 0xf99af22c │ │ │ │ cmplt r8, r3, lsl #12 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s16 d9, d0, d3 │ │ │ │ - strmi pc, [r1], -sp, ror #28 │ │ │ │ + strmi pc, [r1], -r5, lsl #31 │ │ │ │ stmdavs sl, {r0, fp, ip, pc} │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - @ instruction: 0xfff6f246 │ │ │ │ + @ instruction: 0xf8f6f247 │ │ │ │ ldrdcs lr, [r1, -sp] │ │ │ │ andvs r9, sl, r3, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ addlt r6, r6, r0, asr #17 │ │ │ │ stmdacs r0, {r2, r3, r9, sl, lr} │ │ │ │ ldmib r3, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ b 0x14b127c │ │ │ │ tstle lr, r2, lsl #24 │ │ │ │ movwls fp, #20788 @ 0x5134 │ │ │ │ - stc2 2, cr15, [r6], #244 @ 0xf4 │ │ │ │ + stc2 2, cr15, [r6, #244]! @ 0xf4 │ │ │ │ andcc r9, r1, r5, lsl #22 │ │ │ │ ldmvs r8, {r5, sp, lr}^ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mrcmi 13, 0, fp, cr12, cr0, {3} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ ldrmi r9, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vmvn.i32 d21, #3072 @ 0x00000c00 │ │ │ │ ldmdbne r0!, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - @ instruction: 0xf986f24e │ │ │ │ + blx 0xfe2293e8 │ │ │ │ andcc fp, r1, r4, lsr #2 │ │ │ │ svclt 0x00282840 │ │ │ │ eorvs r2, r0, r0, asr #32 │ │ │ │ andlt r1, r6, r0, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ cdp 8, 1, cr4, cr13, cr9, {0} │ │ │ │ movtcs r5, #3952 @ 0xf70 │ │ │ │ - teqpcc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl R12_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r0, r6, lsl #12 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d20, d24, d14 │ │ │ │ - @ instruction: 0x2c00f963 │ │ │ │ + @ instruction: 0x2c00fa63 │ │ │ │ andcc sp, r1, r0, ror #1 │ │ │ │ ldrb r6, [sp, r0, lsr #32] │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc3d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8b0a34 │ │ │ │ eorcs fp, r0, #141 @ 0x8d │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x0066f23c │ │ │ │ - @ instruction: 0xf984f245 │ │ │ │ + ldmda lr!, {r0, r2, r3, r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe1a9440 │ │ │ │ ldrmi r2, [r9], -r0, lsr #6 │ │ │ │ andls r2, r1, r1, lsl #4 │ │ │ │ - subscc pc, r0, r0, asr #12 │ │ │ │ + subpl pc, r8, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdage r3, {ip, pc} │ │ │ │ - @ instruction: 0xf93cf24e │ │ │ │ + blx 0xfa947c │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ vmax.f32 , q7, │ │ │ │ vsubw.s8 , q8, d8 │ │ │ │ mulsvs r8, r6, r3 │ │ │ │ blmi 0x499158 │ │ │ │ blls 0x346bc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r8, #64] @ 0x40 │ │ │ │ + mcr2 2, 7, pc, cr0, cr0, {0} @ │ │ │ │ vadd.i64 d6, d13, d0 │ │ │ │ - stmdbge r3, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r3, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404602 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0f8002f │ │ │ │ - @ instruction: 0xe7e0fe1d │ │ │ │ - @ instruction: 0xf97cf24e │ │ │ │ + @ instruction: 0xe7e0ff31 │ │ │ │ + blx 0x1fa94d0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xfe27088c │ │ │ │ eorcs fp, r8, #174 @ 0xae │ │ │ │ ldrbcc pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ bl 0x3b4fbc │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f932d │ │ │ │ - vcgt.s d0, d12, d0 │ │ │ │ - eorcs lr, r0, #22, 30 @ 0x58 │ │ │ │ + vcgt.s d0, d13, d0 │ │ │ │ + eorcs lr, r0, #3014656 @ 0x2e0000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - svc 0x0010f23c │ │ │ │ + stmda r8!, {r0, r2, r3, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ blcs 0x86c84 │ │ │ │ addshi pc, sl, r0 │ │ │ │ - @ instruction: 0xf92af245 │ │ │ │ + blx 0xb294f4 │ │ │ │ strne pc, [r8], #590 @ 0x24e │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - bicscc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + bicspl pc, r0, #64, 12 @ 0x4000000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ nopcs {0} @ │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmdage r5!, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf8def24e │ │ │ │ + @ instruction: 0xf9def24e │ │ │ │ @ instruction: 0xf7ffa825 │ │ │ │ rsbvs pc, r0, fp, ror #29 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andls r8, r5, r6, asr #1 │ │ │ │ - @ instruction: 0xf946f24a │ │ │ │ + blx 0x122953c │ │ │ │ stmdals r5, {r0, r9, sl, lr} │ │ │ │ smlatbls r5, r1, r0, r6 │ │ │ │ - @ instruction: 0xf99af22d │ │ │ │ + blx 0xfed294d4 │ │ │ │ blvc 0x1a282a0 │ │ │ │ andls r2, r0, r2, lsl #6 │ │ │ │ stmdbls r5, {r0, r2, r9, sp} │ │ │ │ stc 0, cr2, [sp] │ │ │ │ vqdmulh.s d23, d10, d2 │ │ │ │ - vfma.f32 , q0, │ │ │ │ + vmla.f32 , q0, │ │ │ │ vorr.i32 , #2048 @ 0x00000800 │ │ │ │ mulsvs r8, r2, r3 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xa15f8095 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0x2328a814 │ │ │ │ vcgt.s d9, d12, d12 │ │ │ │ - @ instruction: 0xf641eecc │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmax.f32 q15, q9, q10 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf6400131 │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ vhadd.s32 d0, d13, d31 │ │ │ │ - @ instruction: 0x4603f899 │ │ │ │ + @ instruction: 0x4603f9b1 │ │ │ │ andcs fp, r1, #88, 2 │ │ │ │ ldmdage r4, {r6, r8, sp} │ │ │ │ vcgt.s32 d9, d12, d5 │ │ │ │ - strmi pc, [r6], -r3, lsl #21 │ │ │ │ + @ instruction: 0x4606fb9b │ │ │ │ vadd.i32 d9, d11, d5 │ │ │ │ - mcrcs 14, 0, pc, cr1, cr3, {2} @ │ │ │ │ + cdpcs 15, 0, cr15, cr1, cr11, {3} │ │ │ │ andcs sp, r0, #61 @ 0x3d │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s8 d18, d5, d13 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, ip, pc} │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs r2, #1 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ - @ instruction: 0xf8e6f244 │ │ │ │ + @ instruction: 0xf9e6f244 │ │ │ │ vst2.8 {d25,d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ blx 0xfe8ad4e2 │ │ │ │ stmne r9, {r0, r1, r8, sl, ip} │ │ │ │ strpl pc, [r0, #-2819] @ 0xfffff4fd │ │ │ │ strbvc lr, [r2, #2885]! @ 0xb45 │ │ │ │ ldrne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdavs r3!, {r0, r9, sp}^ │ │ │ │ @ instruction: 0x2128a80a │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ ldrmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffb29598 │ │ │ │ + stc2 2, cr15, [r2], {44} @ 0x2c │ │ │ │ ldmdavs sl, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, pc, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8bdbd70 │ │ │ │ ldr r2, [pc, r2, rrx]! │ │ │ │ - addscc pc, r8, r0, asr #12 │ │ │ │ + addspl pc, r0, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r8, #-992] @ 0xfffffc20 │ │ │ │ + mcr2 0, 3, pc, cr12, cr8, {7} @ │ │ │ │ stmdage r6, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ - blx 0x10a962c │ │ │ │ + blx 0x10a962e │ │ │ │ strne lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ mcrrmi 4, 4, pc, sl, cr15 @ │ │ │ │ ldccc 6, cr15, [sl], {195} @ 0xc3 │ │ │ │ cmneq r8, r6, lsl #20 │ │ │ │ bne 0x172d26c │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r5, r0, ror #22 │ │ │ │ @@ -94920,31 +94920,31 @@ │ │ │ │ stmdbls r7, {} @ │ │ │ │ strcs pc, [ip, #-2978] @ 0xfffff45e │ │ │ │ b 0x106d060 │ │ │ │ sbcseq r7, fp, r3, asr r0 │ │ │ │ strpl pc, [r1, #-2828] @ 0xfffff4f4 │ │ │ │ bl 0x11b30b0 │ │ │ │ str r0, [pc, r0, lsl #10]! │ │ │ │ - stc2l 2, cr15, [ip], {16} │ │ │ │ + stc2l 2, cr15, [r4, #64]! @ 0x40 │ │ │ │ vadd.i64 d6, d13, d0 │ │ │ │ - stmdbge r5!, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r5!, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404602 │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0f8002f │ │ │ │ - stmdavs r0!, {r0, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2l 2, cr15, [r0, #172] @ 0xac │ │ │ │ + stmdavs r0!, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cdp2 2, 14, cr15, cr8, cr11, {1} │ │ │ │ rsbvs r2, r3, r0, lsl #6 │ │ │ │ vabd.s8 d30, d30, d24 │ │ │ │ - vtst.16 , q0, │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1029698 │ │ │ │ + vmul.i16 , q0, │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x142969a │ │ │ │ strmi sl, [r2], -r5, lsr #18 │ │ │ │ - rsccc pc, r4, r0, asr #12 │ │ │ │ + sbcspl pc, ip, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stc2 0, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ + mcr2 0, 1, pc, cr0, cr8, {7} @ │ │ │ │ svclt 0x0000e798 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ bmi 0x1ac1ed8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -94952,19 +94952,19 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vsubl.s8 , d16, d8 │ │ │ │ umulllt r2, r3, r6, r2 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ svceq 0x0000f1be │ │ │ │ strmi sp, [r3], -r9 │ │ │ │ - subsmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + subsvs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #2 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - andlt pc, r3, pc, ror lr @ │ │ │ │ + andlt pc, r3, pc, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -94976,15 +94976,15 @@ │ │ │ │ @ instruction: 0x9327681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi r6, [lr], -r3, lsr #16 │ │ │ │ blcs 0x7e88c │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0x001af8b9 │ │ │ │ @ instruction: 0xf1d32120 │ │ │ │ - andls pc, r3, r7, lsl #16 │ │ │ │ + andls pc, r3, fp, lsl r9 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b981e1 │ │ │ │ @ instruction: 0xf1bee01a │ │ │ │ eorsle r0, r7, r0, lsl #30 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ andcs sl, r0, #112, 30 @ 0x1c0 │ │ │ │ ldmdaeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -95012,22 +95012,22 @@ │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r6, r2, lsl #2 │ │ │ │ @ instruction: 0xf8434596 │ │ │ │ ldmle fp, {r5, r8, r9, fp, ip}^ │ │ │ │ bcs 0x86f64 │ │ │ │ ldrmi sp, [r0], -sp, asr #32 │ │ │ │ vhsub.s32 d9, d3, d2 │ │ │ │ - @ instruction: 0xf8b9f945 │ │ │ │ + @ instruction: 0xf8b9fa5d │ │ │ │ bls 0xf8f54 │ │ │ │ suble r2, r1, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrbtmi r2, [fp], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf640681b │ │ │ │ - vmvn.i32 q10, #2303 @ 0x000008ff │ │ │ │ + vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ @ instruction: 0xf8cda014 │ │ │ │ pkhbtmi ip, r0, r0 │ │ │ │ andne pc, r3, sl, asr r8 @ │ │ │ │ @ instruction: 0x46924637 │ │ │ │ strls r4, [r2], #-1716 @ 0xfffff94c │ │ │ │ blmi 0x1ba4f4c │ │ │ │ @@ -95043,42 +95043,42 @@ │ │ │ │ smlabbcs r0, fp, r8, r8 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ @ instruction: 0xf7ffb29c │ │ │ │ @ instruction: 0x463bfd7d │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ ldrbmi r9, [r0], -r4, lsl #20 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - blls 0x12c6a8 │ │ │ │ + blls 0x12caa8 │ │ │ │ ldrdge pc, [r0], -r3 │ │ │ │ @ instruction: 0x301af8b9 │ │ │ │ ldmle r6, {r0, r1, r4, r5, r7, r9, lr}^ │ │ │ │ ldrbmi r9, [r2], -r2, lsl #24 │ │ │ │ vmin.s32 d4, d3, d0 │ │ │ │ - stmdavs r7!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r7!, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x4638813c │ │ │ │ - @ instruction: 0xf8f4f223 │ │ │ │ + blx 0x3a9814 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8b9a81e │ │ │ │ vqadd.s64 d8, d12, d10 │ │ │ │ - @ instruction: 0xf64fed30 │ │ │ │ + @ instruction: 0xf64fee48 │ │ │ │ vmov.i32 , #0 @ 0x00000000 │ │ │ │ ldc 2, cr2, [pc, #600] @ 0x6d1f8 │ │ │ │ movwcs r7, #2887 @ 0xb47 │ │ │ │ ldmdavs r1, {r2, r9, ip, pc} │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ blvc 0x8285e8 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmib sp, {r0, r1, r6, r8, pc}^ │ │ │ │ andcs r3, r1, ip, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ ldrmi sl, [r9], -ip, lsl #22 │ │ │ │ - vcgt.s8 d25, d3, d2 │ │ │ │ - blls 0x3acd34 │ │ │ │ + vcgt.s8 d25, d4, d2 │ │ │ │ + blls 0x3ab134 │ │ │ │ strbmi pc, [sl, #-1103] @ 0xfffffbb1 @ │ │ │ │ ldrcc pc, [sl, #1731] @ 0x6c3 │ │ │ │ ldrdne lr, [sp], -sp │ │ │ │ andcc pc, r5, #166912 @ 0x28c00 │ │ │ │ blx 0x1b3052 │ │ │ │ bl 0x10f57ec │ │ │ │ stmib sp, {r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -95088,43 +95088,43 @@ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b82324 │ │ │ │ rsble r0, r9, r0, lsl #30 │ │ │ │ ldrmi r9, [sp], -r3, lsl #22 │ │ │ │ bl 0x13ea74 │ │ │ │ @ instruction: 0xf8da1648 │ │ │ │ cmnlt r0, r8, lsl r0 │ │ │ │ - @ instruction: 0xf9d6f23d │ │ │ │ + blx 0xff62990c │ │ │ │ tstcc r1, #31744 @ 0x7c00 │ │ │ │ tstls pc, #50331648 @ 0x3000000 │ │ │ │ movwcc r9, #6948 @ 0x1b24 │ │ │ │ blls 0x9d1cb8 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf10a9325 │ │ │ │ ldrbmi r0, [r6, #-2592] @ 0xfffff5e0 │ │ │ │ ldrtmi sp, [fp], -fp, ror #3 │ │ │ │ andcs sl, r1, #1966080 @ 0x1e0000 │ │ │ │ vrhadd.s32 d2, d12, d16 │ │ │ │ - blls 0x16b538 │ │ │ │ + blls 0x16b998 │ │ │ │ svcge 0x0070ee1d │ │ │ │ @ instruction: 0xb1ef699f │ │ │ │ cdpls 2, 0, cr2, cr3, cr0, {0} │ │ │ │ @ instruction: 0x4617465b │ │ │ │ svcge 0x0070ee1d │ │ │ │ andscc lr, sl, #3358720 @ 0x334000 │ │ │ │ ldmibvs r3!, {r4, r8, sp}^ │ │ │ │ tstls ip, #268435456 @ 0x10000000 │ │ │ │ stmdavs r3!, {r1, r3, r4, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbsgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf924f22c │ │ │ │ + blx 0xfa9924 │ │ │ │ @ instruction: 0x463069b6 │ │ │ │ - @ instruction: 0xf9a4f23d │ │ │ │ + blx 0xfe9a9970 │ │ │ │ mcrrne 8, 6, r6, r1, cr3 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf91af22c │ │ │ │ + blx 0xd29938 │ │ │ │ strbmi r1, [r3, #-3195] @ 0xfffff385 │ │ │ │ blvs 0xfeb21140 │ │ │ │ strtmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50780bd │ │ │ │ ldrmi r5, [pc], -r5, lsr #4 │ │ │ │ andscc r4, r8, #12, 22 @ 0x3000 │ │ │ │ @@ -95140,106 +95140,106 @@ │ │ │ │ addeq r2, fp, r0, lsl #26 │ │ │ │ addeq r2, fp, sl, ror ip │ │ │ │ addeq r2, fp, ip, asr #24 │ │ │ │ ldrdeq r2, [fp], r0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdage lr, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x21202201 │ │ │ │ - @ instruction: 0xf8eaf22c │ │ │ │ + blx 0x129998 │ │ │ │ @ instruction: 0xf6424b82 │ │ │ │ strtmi r1, [r8], #1367 @ 0x557 │ │ │ │ blvc 0x2028770 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0x2600a81a │ │ │ │ blvc 0x7a8738 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ bl 0x152978 │ │ │ │ ldmhi fp, {r3, r6, r8, r9} │ │ │ │ tstls sl, #1526726656 @ 0x5b000000 │ │ │ │ vadd.i32 q3, q6, │ │ │ │ - andcs pc, r1, #13697024 @ 0xd10000 │ │ │ │ + andcs pc, r1, #3817472 @ 0x3a4000 │ │ │ │ stmdavs r3!, {r0, r4, r9, sl, lr}^ │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - @ instruction: 0xf8c8f22c │ │ │ │ + @ instruction: 0xf9e0f22c │ │ │ │ @ instruction: 0xf8b94b72 │ │ │ │ @ instruction: 0x4631201a │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strtmi r9, [sl], #-2050 @ 0xfffff7fe │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldmhi sp, {r3, r4, r5, r9, sp} │ │ │ │ - mrrc 2, 3, pc, r4, cr12 @ │ │ │ │ + stcl 2, cr15, [ip, #-240]! @ 0xffffff10 │ │ │ │ stmdals r3, {r0, r1, r2, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff9607 │ │ │ │ blls 0x1ac344 │ │ │ │ @ instruction: 0xf8dd4607 │ │ │ │ @ instruction: 0x960c801c │ │ │ │ @ instruction: 0xf1086819 │ │ │ │ strtmi r0, [fp], #-824 @ 0xfffffcc8 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, r9, ip, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ andcs sl, r1, r8, lsl #18 │ │ │ │ strvs lr, [r8], -sp, asr #19 │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - cdp2 2, 8, cr15, cr0, cr3, {2} │ │ │ │ + @ instruction: 0xff80f243 │ │ │ │ @ instruction: 0xf44f9b08 │ │ │ │ @ instruction: 0xf6c3464a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r9, sl, ip, sp}^ │ │ │ │ blx 0xfe92d5b6 │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp}^ │ │ │ │ andcs pc, r0, #6144 @ 0x1800 │ │ │ │ rscvc lr, r1, #67584 @ 0x10800 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ - cdp2 2, 4, cr15, cr8, cr4, {2} │ │ │ │ + @ instruction: 0xff48f244 │ │ │ │ @ instruction: 0xf0f39010 │ │ │ │ - movwcs pc, #2785 @ 0xae1 @ │ │ │ │ + movwcs pc, #3061 @ 0xbf5 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, ip, pc}^ │ │ │ │ andcs fp, r1, #20, 6 @ 0x50000000 │ │ │ │ teqcs r8, r3, lsr #18 │ │ │ │ @ instruction: 0x26009318 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andsls r6, r1, r3, ror #18 │ │ │ │ @ instruction: 0xf1439319 │ │ │ │ stmdals r2, {r8, r9} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r8, sp, lr}^ │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x96179516 │ │ │ │ - @ instruction: 0xf870f22c │ │ │ │ + @ instruction: 0xf988f22c │ │ │ │ strbmi r6, [r1], -r3, ror #16 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf86af22c │ │ │ │ + @ instruction: 0xf982f22c │ │ │ │ strtmi r6, [r9], -r3, ror #16 │ │ │ │ andcs r4, r1, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0xf864f22c │ │ │ │ + @ instruction: 0xf97cf22c │ │ │ │ vadd.i32 q3, , q8 │ │ │ │ - blmi 0x10ab260 │ │ │ │ + blmi 0x10ab6c0 │ │ │ │ blls 0xa47268 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ eorlt r9, r9, r3, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldclt 1, cr15, [r2, #840] @ 0x348 │ │ │ │ + mcrlt 1, 5, pc, cr6, cr2, {6} @ │ │ │ │ @ instruction: 0xe737461f │ │ │ │ blcs 0x873a8 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdavs sl, {r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r9, ip, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmib sp, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r1, [r8], -ip, lsl #2 │ │ │ │ smlabtne lr, sp, r9, lr │ │ │ │ - vcgt.s d9, d15, d2 │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + vcgt.s8 d25, d0, d2 │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d22,d24,d26,d28}, [pc], lr │ │ │ │ @ instruction: 0xf6c3454a │ │ │ │ bls 0x37a8c8 │ │ │ │ cmneq r3, r8, asr #2 │ │ │ │ b 0x10740d4 │ │ │ │ bl 0x18855c4 │ │ │ │ ldmne fp, {r0}^ │ │ │ │ @@ -95251,15 +95251,15 @@ │ │ │ │ andcc pc, r5, #165888 @ 0x28800 │ │ │ │ stmdals sp, {r0, r1, r3, r4, fp, ip} │ │ │ │ andcs pc, r0, #5120 @ 0x1400 │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ stmdage r8, {r0, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - @ instruction: 0xff84f23f │ │ │ │ + @ instruction: 0xf884f240 │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ strbmi pc, [sl], -pc, asr #8 @ │ │ │ │ ldrcc pc, [sl], r3, asr #13 │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ b 0x1073c24 │ │ │ │ bl 0x1885600 │ │ │ │ ldmne fp, {r1}^ │ │ │ │ @@ -95269,38 +95269,38 @@ │ │ │ │ ldrdeq r0, [r9], #8 │ │ │ │ cmpvc r3, r1, asr #20 │ │ │ │ blx 0xfe953efa │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp} │ │ │ │ blx 0x213306 │ │ │ │ bl 0x10f5ae4 │ │ │ │ ldrb r0, [r9, -r1, lsl #4] │ │ │ │ - ldc2l 2, cr15, [r2, #308] @ 0x134 │ │ │ │ + cdp2 2, 13, cr15, cr2, cr13, {2} │ │ │ │ ... │ │ │ │ addeq r2, fp, r0, lsl #21 │ │ │ │ addeq r2, fp, r0, asr #20 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc4508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vaddhn.i16 d17, q8, q4 │ │ │ │ umulllt r2, r2, r6, r4 @ │ │ │ │ tstlt r8, r0, lsr #16 │ │ │ │ - blx 0x2a9bce │ │ │ │ + stc2 2, cr15, [r0], #-172 @ 0xffffff54 │ │ │ │ eorvs r2, r3, r0, lsl #6 │ │ │ │ cmppcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ mcrrne 8, 1, r6, r2, cr8 │ │ │ │ stmiavs r1!, {r0, r1, r2, ip, lr, pc} │ │ │ │ vcgt.s8 d25, d10, d1 │ │ │ │ - blls 0xeb8d0 │ │ │ │ + blls 0xebcd0 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmdavs r0!, {r1, r3, r4, sp, lr}^ │ │ │ │ vorr d11, d11, d8 │ │ │ │ - movwcs pc, #2803 @ 0xaf3 @ │ │ │ │ + movwcs pc, #3083 @ 0xc0b @ │ │ │ │ andlt r6, r2, r3, rrx │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -95310,39 +95310,39 @@ │ │ │ │ vaddhn.i16 d17, q8, q8 │ │ │ │ umulllt r2, r2, r6, r4 @ │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf640bd10 │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7ce002f │ │ │ │ bicslt pc, r8, r5, lsl #31 │ │ │ │ - ldc2l 0, cr15, [lr, #-860] @ 0xfffffca4 │ │ │ │ - vcge.s8 d18, d5, d11 │ │ │ │ - vmla.f d22, d16, d0[3] │ │ │ │ + mrc2 0, 3, pc, cr2, cr7, {6} │ │ │ │ + @ instruction: 0xf645231b │ │ │ │ + vmla.f d16, d16, d0[1] │ │ │ │ @ instruction: 0xf6400134 │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q11, d16, d0 │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - msrmi R12_usr, r2 │ │ │ │ + tstpvs ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff10f0d6 │ │ │ │ + @ instruction: 0xf824f0d7 │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrmi pc, [ip], #1600 @ 0x640 │ │ │ │ + ldrvs pc, [r4], #1600 @ 0x640 │ │ │ │ strteq pc, [pc], #-704 @ 0x6d3dc │ │ │ │ - bicvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + biceq pc, r4, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrmi pc, r8, r0, asr #12 │ │ │ │ + orrvs pc, r0, r0, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-538 @ 0xfffffde6 │ │ │ │ - @ instruction: 0xff84f1e0 │ │ │ │ + @ instruction: 0xf898f1e1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc45fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrdcs pc, [ip], r0 │ │ │ │ bcs 0x99618 │ │ │ │ @ instruction: 0xf8d0d13a │ │ │ │ @@ -95356,22 +95356,22 @@ │ │ │ │ @ instruction: 0xf04ebf08 │ │ │ │ ldmvs fp, {r0, r9, sl, fp} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf012685a │ │ │ │ @ instruction: 0xd1270c10 │ │ │ │ ldrble r0, [r4, #1682]! @ 0x692 │ │ │ │ - bicsvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + bicseq pc, r4, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a8f640 │ │ │ │ + asrvs pc, r0, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ - @ instruction: 0xf1e01243 │ │ │ │ - @ instruction: 0xf1beff4b │ │ │ │ + @ instruction: 0xf1e11243 │ │ │ │ + @ instruction: 0xf1bef85f │ │ │ │ andle r0, fp, r0, lsl #30 │ │ │ │ vst2.8 {d22-d23}, [pc :128], r9 │ │ │ │ @ instruction: 0xf6cf427c │ │ │ │ vqsub.s8 , q8, │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ andmi r0, sl, r4, lsl #6 │ │ │ │ eorvs r4, fp, r3, lsl r3 │ │ │ │ @@ -95394,15 +95394,15 @@ │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ strbtmi r5, [r8], -r8, lsl #10 │ │ │ │ stmib sp, {r4, r8, sl, ip, sp}^ │ │ │ │ eorcs r2, r0, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0x9c104b4d │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xfe2a9dd4 │ │ │ │ + bl 0xfe8a9dd4 │ │ │ │ cdpeq 1, 3, cr15, cr8, cr13, {0} │ │ │ │ strls r4, [r6, #-1772] @ 0xfffff914 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ ldm lr, {r9, sp} │ │ │ │ stm ip, {r0, r1} │ │ │ │ strtmi r0, [r8], -r3 │ │ │ │ @@ -95448,15 +95448,15 @@ │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d14 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xff14f0fd │ │ │ │ + @ instruction: 0xf828f0fe │ │ │ │ ldmdavs sl, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, sp, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95468,15 +95468,15 @@ │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ strcc r6, [r1, #-823] @ 0xfffffcc9 │ │ │ │ ldrbmi lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0xf505fb03 │ │ │ │ ldrpl lr, [r5, #-2639]! @ 0xfffff5b1 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - svclt 0x0000fc43 │ │ │ │ + svclt 0x0000fd43 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orrseq r6, r3, #1081344 @ 0x108000 │ │ │ │ stmdavs r2, {r0, r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, #7 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95523,93 +95523,93 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], sl, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0fc4616 │ │ │ │ - smlalbtlt pc, r0, r5, ip @ │ │ │ │ + ldrdlt pc, [r0, #-217] @ 0xffffff27 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x0691681a │ │ │ │ ldrbeq sp, [r2, #1065] @ 0x429 │ │ │ │ andlt sp, sl, sl, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0fc9306 │ │ │ │ - @ instruction: 0x4601fbd7 │ │ │ │ + strmi pc, [r1], -fp, ror #25 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ andls r9, r6, r6, lsl #22 │ │ │ │ ldmdavs fp, {r6, r9, sl, lr} │ │ │ │ svccc 0x0000f413 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d18-d21}, [pc], r0 │ │ │ │ addseq r2, fp, #128, 4 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @ instruction: 0xf7a42200 │ │ │ │ stmdals r6, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0fc41f0 │ │ │ │ - movwls fp, #39871 @ 0x9bbf │ │ │ │ + movwls fp, #40147 @ 0x9cd3 │ │ │ │ ldmibvs r2!, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ sbcmi pc, r0, #216, 16 @ 0xd80000 │ │ │ │ blvc 0x128da8 │ │ │ │ andls r4, r8, #49283072 @ 0x2f00000 │ │ │ │ @ instruction: 0x5604e9d6 │ │ │ │ blvc 0x228d9c │ │ │ │ @ instruction: 0xff4af7a6 │ │ │ │ blvc 0x228de4 │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ andvs lr, r4, sp, asr #19 │ │ │ │ - sbcmi pc, r0, r0, asr #12 │ │ │ │ + adcsvs pc, r8, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ strls r9, [r2, -r3, lsl #10] │ │ │ │ blvc 0xa8dbc │ │ │ │ - blx 0xff7a9b7e │ │ │ │ + ldc2l 0, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x0000e7b1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc499c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x771764 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ tstle pc, r3, lsl #5 │ │ │ │ tstcs r0, r8, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0b050d1 │ │ │ │ - stmdblt r0!, {r0, r1, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf834f107 │ │ │ │ + stmdblt r0!, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf948f107 │ │ │ │ andlt fp, r3, r8, ror r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0b0bd00 │ │ │ │ - @ instruction: 0xf107f8f1 │ │ │ │ - stmdacs r0, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf107fa05 │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andlt sp, r3, pc, ror #1 │ │ │ │ bl 0x1ab964 │ │ │ │ - ldmdalt r2!, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - andspl pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + stmdblt r6, {r0, r1, r2, r8, ip, sp, lr, pc}^ │ │ │ │ + andsvc pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0x41a8f640 │ │ │ │ + asrvs pc, r0, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1e02202 │ │ │ │ - svclt 0x0000fd75 │ │ │ │ + svclt 0x0000fe89 │ │ │ │ addeq r2, fp, r6, lsl #11 │ │ │ │ addeq r2, fp, r0, asr r3 │ │ │ │ - eorseq r5, r4, r4, lsl #14 │ │ │ │ + ldrshteq r5, [r4], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strmi r6, [r5], -fp, asr #19 │ │ │ │ @@ -95659,51 +95659,51 @@ │ │ │ │ stmdbvs r3!, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x0058039b │ │ │ │ strle r6, [r4, #-2086] @ 0xfffff7da │ │ │ │ strtmi r6, [r8], -fp, lsr #28 │ │ │ │ @ instruction: 0x47986fdb │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf0fc2100 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmibvs r3!, {r0, r1, r4, r6, r7, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ @ instruction: 0xf7a6461f │ │ │ │ @ instruction: 0x4632fe75 │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - subspl pc, ip, r0, asr #12 │ │ │ │ + subsvc pc, r4, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x429d1a │ │ │ │ + stc2 0, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ stmdbvs r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ tstlt fp, #588 @ 0x24c │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xe7b94798 │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8f9b0 │ │ │ │ ldmdavs r3!, {r0, r1, r2, r5, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1049]! @ 0x419 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ - eorspl pc, r0, r0, asr #12 │ │ │ │ + eorvc pc, r8, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffda9d4c │ │ │ │ + stc2 0, cr15, [r8], {252} @ 0xfc │ │ │ │ @ instruction: 0xe79a6838 │ │ │ │ sbcscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xd1a83301 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ strtmi r0, [r8], -r1, lsl #6 │ │ │ │ sbcscc pc, r0, #12910592 @ 0xc50000 │ │ │ │ ldc2 0, cr15, [r4, #-0] │ │ │ │ - @ instruction: 0x41a8f640 │ │ │ │ + asrvs pc, r0, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, r0, asr #12 │ │ │ │ + subvc pc, r8, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 , q12, │ │ │ │ - svclt 0x0000faa9 │ │ │ │ - eorseq r5, r4, r0, lsr #14 │ │ │ │ + svclt 0x0000fbc1 │ │ │ │ + eorseq r5, r4, r8, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xb0994bb8 │ │ │ │ ldmdavs fp, {r0, r1, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ @@ -95871,111 +95871,111 @@ │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8fcb0 │ │ │ │ blls 0x221f54 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x463ad5bf │ │ │ │ @ instruction: 0xf6404621 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d23, d16, d0[3] │ │ │ │ @ instruction: 0xf0fc002f │ │ │ │ - @ instruction: 0xe7b6f973 │ │ │ │ + ldr pc, [r6, r7, lsl #21]! │ │ │ │ @ instruction: 0xf0004650 │ │ │ │ @ instruction: 0xf8dafb99 │ │ │ │ @ instruction: 0x4680327c │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bge 0x3998f4 │ │ │ │ @ instruction: 0x46504639 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ blx 0xfef2bc7e │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ svclt 0x0000e713 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - cdp2 0, 8, cr15, cr2, cr15, {5} │ │ │ │ + @ instruction: 0xff96f0af │ │ │ │ @ instruction: 0xf8cdab0c │ │ │ │ smladxls sl, r0, r0, r8 │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ ldrbmi r0, [r0], -pc │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ blx 0xe29cca │ │ │ │ @ instruction: 0xf0af4604 │ │ │ │ - @ instruction: 0xf8dafe89 │ │ │ │ + @ instruction: 0xf8daff9d │ │ │ │ bl 0x13a648 │ │ │ │ subsvs r0, r7, r6, asr #5 │ │ │ │ eorsmi pc, r6, r3, asr #16 │ │ │ │ vabd.s8 d30, d0, d31 │ │ │ │ @ instruction: 0xf640310f │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf106002f │ │ │ │ - ldmib sl, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sl, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq r2, [ip, r2, lsr #6] │ │ │ │ @ instruction: 0xf422bf46 │ │ │ │ @ instruction: 0xf0235392 │ │ │ │ @ instruction: 0x4613031a │ │ │ │ orreq pc, r0, r3, lsl r0 @ │ │ │ │ smmlaeq r8, fp, r1, sp │ │ │ │ @ instruction: 0xf022bf42 │ │ │ │ @ instruction: 0xf8ca0204 │ │ │ │ strmi r2, [fp], r8, lsl #1 │ │ │ │ - stc2 1, cr15, [lr, #24]! │ │ │ │ + cdp2 1, 12, cr15, cr2, cr6, {0} │ │ │ │ @ instruction: 0x307ff89a │ │ │ │ blcs 0x9a870 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf88a2300 │ │ │ │ @ instruction: 0xf8da307f │ │ │ │ @ instruction: 0x462342d0 │ │ │ │ andsle r1, r3, r2, ror #24 │ │ │ │ @ instruction: 0xf6ff2b00 │ │ │ │ @ instruction: 0x46d3ae94 │ │ │ │ @ instruction: 0xf022e64f │ │ │ │ movwcs r0, #8832 @ 0x2280 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ addcs pc, r8, sl, asr #17 │ │ │ │ sbcscc pc, r0, #13238272 @ 0xca0000 │ │ │ │ - ldc2 1, cr15, [r0, #24] │ │ │ │ + cdp2 1, 10, cr15, cr4, cr6, {0} │ │ │ │ sbcscc pc, r0, #14286848 @ 0xda0000 │ │ │ │ @ instruction: 0xe7eb461c │ │ │ │ vst1.64 {d20-d22}, [pc :64], r3 │ │ │ │ strb r3, [sl], -r0, lsl #9 │ │ │ │ @ instruction: 0x101cf8db │ │ │ │ stmibvs r3!, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r0, asr #12 │ │ │ │ + adcvc pc, ip, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf8f4f0fc │ │ │ │ + blx 0x2aa14c │ │ │ │ @ instruction: 0xf8dbe730 │ │ │ │ blcs 0x7a774 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr14, cr15, {1} │ │ │ │ @ instruction: 0xf022695a │ │ │ │ cmpvs sl, r0, asr #5 │ │ │ │ blcs 0x883e0 │ │ │ │ @ instruction: 0xe655d1f8 │ │ │ │ - @ instruction: 0xf88af24d │ │ │ │ + @ instruction: 0xf98af24d │ │ │ │ blx 0x1fabc08 │ │ │ │ - @ instruction: 0x41a8f640 │ │ │ │ + asrvs pc, r0, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, r0, r0, asr #12 │ │ │ │ + addvc pc, r8, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vhsub.s16 q1, q4, │ │ │ │ - @ instruction: 0xf640f8a5 │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ + @ instruction: 0xf640f9bd │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ blmi 0x12de68 │ │ │ │ rsbscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf898f218 │ │ │ │ - eorseq r5, r4, ip, lsr #14 │ │ │ │ - eorseq r5, r4, r8, lsr r7 │ │ │ │ + @ instruction: 0xf9b0f218 │ │ │ │ + eorseq r5, r4, r4, lsr #18 │ │ │ │ + eorseq r5, r4, r0, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc4fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ vhadd.s16 d3, d27, d24 │ │ │ │ - ldmdblt r0, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ ldrdlt pc, [r3], -sp │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ @@ -96058,26 +96058,26 @@ │ │ │ │ andls lr, r8, sp, asr #15 │ │ │ │ ldrtmi sl, [r1], -r8, lsl #20 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf8ddfa61 │ │ │ │ stmdacs r0, {r5, ip, pc} │ │ │ │ strtmi sp, [r0], -r8, lsl #1 │ │ │ │ blx 0x14a9f40 │ │ │ │ - @ instruction: 0xffa6f24c │ │ │ │ + @ instruction: 0xf8a6f24d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ blmi 0xfe31a1c8 │ │ │ │ andls r2, r4, r0, lsl #2 │ │ │ │ smlatbls fp, r8, r0, r3 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 2, cr15, [r2], #-108 @ 0xffffff94 │ │ │ │ + ldc2 2, cr15, [sl, #-108]! @ 0xffffff94 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0x46048097 │ │ │ │ @ instruction: 0xf912f7a5 │ │ │ │ vnmls.f64 d4, d29, d2 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #4, 20 @ 0x4000 │ │ │ │ @@ -96159,61 +96159,61 @@ │ │ │ │ @ instruction: 0xf7ff2312 │ │ │ │ @ instruction: 0x4601f9f9 │ │ │ │ ldmib sp, {r3, r4, r5, r8, ip, sp, pc}^ │ │ │ │ bl 0xfa8e0 │ │ │ │ sbcsvs r0, sp, r3, asr #7 │ │ │ │ eorseq pc, r7, r2, asr #16 │ │ │ │ @ instruction: 0xf0afe7a8 │ │ │ │ - blge 0x42d25c │ │ │ │ + blge 0x42d6ac │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ stmdals r4, {r0, r1, r2, r3} │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ @ instruction: 0xf918f007 │ │ │ │ @ instruction: 0xf0af9008 │ │ │ │ - stmdbls r8, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf640e79f │ │ │ │ - vmov.i32 d21, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf640022f │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0x8bf988 │ │ │ │ eorcs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf8f6f1e0 │ │ │ │ + blx 0x32a890 │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x90188 │ │ │ │ @ instruction: 0xf64fd09a │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r3, #1051] @ 0x41b │ │ │ │ @ instruction: 0xf640462a │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d23, d16, d0[3] │ │ │ │ tstls r9, pc, lsr #32 │ │ │ │ - @ instruction: 0xff04f0fb │ │ │ │ + @ instruction: 0xf818f0fc │ │ │ │ str r9, [r9, r9, lsl #18] │ │ │ │ - cdp2 2, 10, cr15, cr6, cr12, {2} │ │ │ │ - andsvs pc, r0, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xffa6f24c │ │ │ │ + andeq pc, r8, #268435460 @ 0x10000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0x41a8f640 │ │ │ │ + asrvs pc, r0, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x376aa4 │ │ │ │ - @ instruction: 0xf8cef1e0 │ │ │ │ - strvs pc, [r0, #-1600] @ 0xfffff9c0 │ │ │ │ + @ instruction: 0xf9e2f1e0 │ │ │ │ + ldrbvc pc, [r8, #1600]! @ 0x640 @ │ │ │ │ streq pc, [pc, #-704]! @ 0x6dea8 │ │ │ │ - @ instruction: 0x41a8f640 │ │ │ │ + asrvs pc, r0, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ strtmi r7, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf1e09500 │ │ │ │ - @ instruction: 0xf7a2f8bf │ │ │ │ + @ instruction: 0xf7a2f9d3 │ │ │ │ svclt 0x0000f87b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addeq r1, fp, lr, lsr #27 │ │ │ │ - eorseq r5, r4, ip, asr #14 │ │ │ │ + eorseq r5, r4, r4, asr #18 │ │ │ │ stcpl 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0x4603b510 │ │ │ │ @ instruction: 0xf8dc4696 │ │ │ │ mrslt ip, (UNDEF: 0) │ │ │ │ @ instruction: 0xf1014460 │ │ │ │ ldmibvs ip, {r2, r3, r5, r9}^ │ │ │ │ @@ -96227,15 +96227,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc53d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf2198 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ - @ instruction: 0xf84ef0fb │ │ │ │ + @ instruction: 0xf962f0fb │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ movtcc pc, #50755 @ 0xc643 @ │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @@ -96243,39 +96243,39 @@ │ │ │ │ strtmi fp, [r0], -fp, lsl #2 │ │ │ │ @ instruction: 0x46204798 │ │ │ │ ldc2l 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ strmi r6, [r5], -r3, lsr #28 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ tstlt fp, fp, lsl sl │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - @ instruction: 0xf82ef0fb │ │ │ │ + @ instruction: 0xf942f0fb │ │ │ │ mvnlt r6, r3, lsl #17 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ strtmi fp, [r8], -r3, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ bcs 0x9ad9c │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ eorvs pc, r4, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [lr], #976 @ 0x3d0 │ │ │ │ - @ instruction: 0xf640e7e5 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf640012f │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + mcr2 0, 0, pc, cr2, cr4, {7} @ │ │ │ │ + vabd.s8 q15, , │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ + vrhadd.s8 d16, d1, d31 │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ blmi 0x12e334 │ │ │ │ vhsub.s16 q1, , │ │ │ │ - svclt 0x0000fe33 │ │ │ │ + svclt 0x0000ff4b │ │ │ │ addeq r1, fp, r2, asr fp │ │ │ │ - eorseq r5, r4, r4, ror #14 │ │ │ │ + eorseq r5, r4, ip, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc5490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ ldmdavc sl, {r2, r9, sl, lr} │ │ │ │ @@ -96284,56 +96284,56 @@ │ │ │ │ ldrdlt r6, [r9, #129]! @ 0x81 │ │ │ │ @ instruction: 0xb3a96911 │ │ │ │ teqlt r1, #593920 @ 0x91000 │ │ │ │ movwls r6, #6290 @ 0x1892 │ │ │ │ blls 0xc0100 │ │ │ │ andsvc r2, sl, r1, lsl #4 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ - stc2l 1, cr15, [ip], #836 @ 0x344 │ │ │ │ + mcr2 1, 0, pc, cr0, cr1, {6} @ │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ rsbcc pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xff38f010 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x41a8f640 │ │ │ │ + asrvs pc, r0, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvs pc, r4, r0, asr #12 │ │ │ │ + subseq pc, ip, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s16 d4, d7, d4 │ │ │ │ - @ instruction: 0xf640fdef │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ - @ instruction: 0xf640012f │ │ │ │ - vshr.s64 d22, d8, #64 │ │ │ │ + @ instruction: 0xf640ff07 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ + vrhadd.s8 d16, d1, d31 │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ blmi 0x2ae3d4 │ │ │ │ andsmi pc, r6, #64, 4 │ │ │ │ - stc2l 2, cr15, [r2, #92]! @ 0x5c │ │ │ │ - @ instruction: 0x41a8f640 │ │ │ │ + mrc2 2, 7, pc, cr10, cr7, {0} │ │ │ │ + asrvs pc, r0, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsvs pc, ip, r0, asr #12 │ │ │ │ + rsbseq pc, r4, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s16 d4, d7, d5 │ │ │ │ - svclt 0x0000fdd5 │ │ │ │ - eorseq r5, r4, r4, ror r7 │ │ │ │ + svclt 0x0000feed │ │ │ │ + eorseq r5, r4, ip, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf0109001 │ │ │ │ stmdals r1, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - teqppl r5, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc sp, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ - @ instruction: 0xf0faeb04 │ │ │ │ - svclt 0x0000bfd3 │ │ │ │ + @ instruction: 0xf0fbeb04 │ │ │ │ + svclt 0x0000b8e7 │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00144219 │ │ │ │ andcs r2, r0, r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8c0430b │ │ │ │ @@ -96361,15 +96361,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc55e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vhsub.s8 d17, d12, d12 │ │ │ │ - svclt 0x0000fbb3 │ │ │ │ + svclt 0x0000fcb3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d0 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ @@ -96385,58 +96385,58 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, r8, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ - @ instruction: 0xf640b18a │ │ │ │ - vqdmulh.s d22, d16, d0[2] │ │ │ │ - @ instruction: 0xf2450c2f │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ - @ instruction: 0xf6400334 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ + vrhadd.s8 d27, d17, d10 │ │ │ │ + vqdmulh.s d16, d16, d0[0] │ │ │ │ + @ instruction: 0xf6450c2f │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ + vcge.s8 d16, d1, d20 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ subscs r0, r7, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ - @ instruction: 0xf1dfc000 │ │ │ │ - andcs pc, r5, #61, 30 @ 0xf4 │ │ │ │ + @ instruction: 0xf1e0c000 │ │ │ │ + andcs pc, r5, #5308416 @ 0x510000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ sbcscs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xffc6f7ff │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc569c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - tstpcs r0, pc, ror r9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fa93 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x4608fab9 │ │ │ │ + strmi pc, [r8], -sp, asr #23 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - tstpcs r0, r1, lsr #16 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, lsr r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x4608f93f │ │ │ │ + @ instruction: 0x4608fa53 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x7e76c │ │ │ │ @@ -96466,40 +96466,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #2112 @ 0x840 │ │ │ │ + andcs pc, r0, #848 @ 0x350 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x4610fd11 │ │ │ │ + ldrmi pc, [r0], -r5, lsr #28 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #5056 @ 0x13c0 │ │ │ │ + andcs pc, r0, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x4610fd3f │ │ │ │ + @ instruction: 0x4610fe53 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -96510,25 +96510,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129c80 │ │ │ │ blvc 0x1a9c84 │ │ │ │ - mcr2 0, 0, pc, cr2, cr4, {7} @ │ │ │ │ + @ instruction: 0xff16f0f4 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d12, d0 │ │ │ │ - svclt 0x0000fc0b │ │ │ │ + svclt 0x0000fd0b │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x5a9d18 │ │ │ │ @@ -96537,25 +96537,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129cf0 │ │ │ │ blvc 0x1a9cf4 │ │ │ │ - ldc2l 0, cr15, [sl, #976]! @ 0x3d0 │ │ │ │ + @ instruction: 0xff0ef0f4 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d12, d0 │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ + svclt 0x0000fcd3 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ blx 0xfec9ab1c │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe49ab68 │ │ │ │ blx 0xfecead8c │ │ │ │ @@ -96586,31 +96586,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x17c1fcdd │ │ │ │ + @ instruction: 0x17c1fdf1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - movwcs pc, #3221 @ 0xc95 @ │ │ │ │ + movwcs pc, #3497 @ 0xda9 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - bfine pc, r9, (invalid: 25:1) @ │ │ │ │ + strbne pc, [r1, sp, lsr #27] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -97646,15 +97646,15 @@ │ │ │ │ stceq 1, cr15, [r8], {2} │ │ │ │ ldmne r0!, {r0, r1, r3, r4, r6, r8, r9, fp, ip} │ │ │ │ sbcseq r2, fp, r0, lsl #2 │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ svclt 0x00d84564 │ │ │ │ andlt r2, r2, r8, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - svclt 0x0098f27e │ │ │ │ + ldmlt r8, {r0, r1, r2, r3, r4, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ vbic.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, r9, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ ldrmi r0, [ip], -r1, lsl #28 │ │ │ │ biceq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -102032,44 +102032,44 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x73ce8 @ │ │ │ │ @ instruction: 0xf04fe7ec │ │ │ │ @ instruction: 0xe7e930ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcaef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ - cdp2 0, 4, cr15, cr10, cr9, {5} │ │ │ │ + @ instruction: 0xff5ef0a9 │ │ │ │ @ instruction: 0x13b4f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ pop {r0, r1, ip, lr, pc} │ │ │ │ @ instruction: 0xf0a94010 │ │ │ │ - @ instruction: 0xf240be55 │ │ │ │ + vmax.f32 , q0, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0x4620b134 │ │ │ │ cdp2 0, 12, cr15, cr12, cr1, {0} │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - blx 0xff930120 │ │ │ │ - cdp2 0, 6, cr15, cr0, cr9, {5} │ │ │ │ + blx 0xffe30122 │ │ │ │ + @ instruction: 0xff74f0a9 │ │ │ │ @ instruction: 0x13a8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi lr, [r0], #-2499 @ 0xfffff63d │ │ │ │ mcrr2 7, 13, pc, r0, cr4 @ │ │ │ │ vtbl.8 d4, {d15-d18}, d7 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstcc r1, r0, lsl #30 │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - cdplt 0, 2, cr15, cr6, cr9, {5} │ │ │ │ + svclt 0x003af0a9 │ │ │ │ addseq lr, r6, #220, 2 @ 0x37 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcaf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1010fe0 │ │ │ │ addlt r0, r4, ip, lsl r4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -102116,43 +102116,43 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xe7bfd1fa │ │ │ │ svchi 0x005bf3bf │ │ │ │ subsgt pc, r0, r5, asr #17 │ │ │ │ tstle r2, r1, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2411 @ 0xfffff695 │ │ │ │ vshl.s8 , q12, q9 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ - vshl.s8 d16, d31, d5 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + vaddhn.i16 d21, q0, q4 │ │ │ │ + @ instruction: 0xf645042f │ │ │ │ + vrsra.s64 d17, d8, #64 │ │ │ │ vcge.s8 d16, d2, d20 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vsra.s64 q10, q8, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128] │ │ │ │ andcs r7, r0, r0, asr r2 │ │ │ │ @ instruction: 0xf1da9400 │ │ │ │ - bl 0xb2788 │ │ │ │ + bl 0xb2bd8 │ │ │ │ stmibvs r2, {r0, r6, r8, r9}^ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7fa441a │ │ │ │ ldmib sp, {r0, r2, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ str r0, [sl, r2, lsl #2]! │ │ │ │ - vhadd.s8 d18, d5, d0 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + @ instruction: 0xf6452000 │ │ │ │ + vrsra.s64 d17, d8, #64 │ │ │ │ vcge.s8 d16, d2, d20 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vsra.s64 q10, q8, #64 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ subscc pc, r9, #64, 4 │ │ │ │ - blx 0xb30610 │ │ │ │ + blx 0x1030612 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcb0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ stmdbvs r6, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], #-261 @ 0xfffffefb @ │ │ │ │ - stc2 0, cr15, [r2, #676]! @ 0x2a4 │ │ │ │ + cdp2 0, 11, cr15, cr6, cr9, {5} │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ bcs 0x97c48 │ │ │ │ rschi pc, r5, r0, asr #32 │ │ │ │ @@ -102207,15 +102207,15 @@ │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ b 0xfe10585c │ │ │ │ @ instruction: 0xf0f74212 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000d06a │ │ │ │ addhi pc, r8, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle r0, r0, lsl #12 │ │ │ │ vadd.i8 d22, d0, d26 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r1, r4, r7, r8, r9} │ │ │ │ @@ -102278,30 +102278,30 @@ │ │ │ │ adcle r2, r2, r0, lsl #28 │ │ │ │ @ instruction: 0xf0014630 │ │ │ │ @ instruction: 0xf8d6fcff │ │ │ │ mcrcs 2, 0, r6, cr0, cr4, {3} │ │ │ │ @ instruction: 0xe79ad1f8 │ │ │ │ blcs 0x8e160 │ │ │ │ @ instruction: 0xe79fd1fc │ │ │ │ - ldc2 0, cr15, [r6], {169} @ 0xa9 │ │ │ │ + stc2 0, cr15, [sl, #676]! @ 0x2a4 │ │ │ │ eoreq pc, r8, r5, lsl #2 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ + mcr2 0, 0, pc, cr0, cr10, {7} @ │ │ │ │ @ instruction: 0xf413696b │ │ │ │ @ instruction: 0xf43f3600 │ │ │ │ ldrb sl, [ip, sp, ror #30] │ │ │ │ addseq lr, r6, #224, 2 @ 0x38 │ │ │ │ teqpmi r5, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf0f74200 │ │ │ │ - svclt 0x0000b827 │ │ │ │ + svclt 0x0000b93b │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdblt r3!, {r0, r1, r3, r4, fp, ip, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ @@ -102339,16 +102339,16 @@ │ │ │ │ bl 0xfebcb3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ blmi 0x1d18dc4 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2 0, cr15, [ip], {169} @ 0xa9 │ │ │ │ - ldc2 0, cr15, [sl], {169} @ 0xa9 │ │ │ │ + ldc2 0, cr15, [r0, #-676]! @ 0xfffffd5c │ │ │ │ + stc2 0, cr15, [lr, #-676]! @ 0xfffffd5c │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf1431852 │ │ │ │ stmib r4, {r8, r9}^ │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ @ instruction: 0xf010f9ab │ │ │ │ @@ -102367,15 +102367,15 @@ │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 0x74e2c │ │ │ │ addhi pc, r5, r0, asr #32 │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strteq pc, [r8], -r4, lsl #2 │ │ │ │ - blx 0x11b062a │ │ │ │ + mrrc2 0, 15, pc, r8, cr10 @ │ │ │ │ blvs 0xfe8ce7cc │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ @@ -102420,74 +102420,74 @@ │ │ │ │ blx 0x80e42 │ │ │ │ vhsub.s8 d31, d14, d2 │ │ │ │ vshr.s64 d17, d20, #64 │ │ │ │ b 0xfe0fc55c │ │ │ │ blx 0xc0c52 │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xf8b4f0f7 │ │ │ │ + @ instruction: 0xf9c8f0f7 │ │ │ │ ldmiblt fp!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r3, lsr #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf003bd70 │ │ │ │ streq pc, [r2, r5, lsl #18] │ │ │ │ svcge 0x0076f57f │ │ │ │ - mvnscs pc, r2, asr #4 │ │ │ │ + mvnsmi pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subcc pc, r0, r2, asr #4 │ │ │ │ + eorspl pc, r8, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbscs r4, r0, #15360 @ 0x3c00 │ │ │ │ - stc2l 2, cr15, [r6, #68] @ 0x44 │ │ │ │ - blx 0x1630602 │ │ │ │ + mrc2 2, 6, pc, cr14, cr1, {0} │ │ │ │ + stc2l 0, cr15, [sl], #-676 @ 0xfffffd5c │ │ │ │ vmin.s8 d20, d14, d16 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf0fa2196 │ │ │ │ - @ instruction: 0x9c00fbad │ │ │ │ + stcls 12, cr15, [r0], {193} @ 0xc1 │ │ │ │ vaba.s8 q15, q11, q2 │ │ │ │ - vadd.f32 d31, d18, d15 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vceq.f32 d31, d18, d15 │ │ │ │ + vsra.s64 q10, q8, #64 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x134440 │ │ │ │ vhsub.s16 q1, , │ │ │ │ - svclt 0x0000fdad │ │ │ │ + svclt 0x0000fec5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r5, [r4], -r8 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldrmi r2, [r7], -r0, lsl #12 │ │ │ │ - blx 0xbb0656 │ │ │ │ + mcrr2 0, 10, pc, r0, cr9 @ │ │ │ │ adcne pc, r8, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - ldc2l 0, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ + mcr2 0, 4, pc, cr12, cr10, {7} @ │ │ │ │ strbmi fp, [r2], -r0, lsr #6 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a07600 │ │ │ │ @ instruction: 0xf0fa0528 │ │ │ │ - strmi pc, [r4], -sp, lsl #27 │ │ │ │ + strmi pc, [r4], -r1, lsr #29 │ │ │ │ @ instruction: 0xf1a0b128 │ │ │ │ and r0, r2, r8, lsr #8 │ │ │ │ @ instruction: 0xf1a04625 │ │ │ │ strtmi r0, [r8], -r8, lsr #8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ movwcs pc, #3421 @ 0xd5d @ │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ cmplt ip, r8, lsr #32 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - ldc2l 0, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ + mcr2 0, 4, pc, cr12, cr10, {7} @ │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strb r4, [fp, #-496] @ 0xfffffe10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -102518,36 +102518,36 @@ │ │ │ │ beq 0xb05bc │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0a98ff0 │ │ │ │ - stmdals r3, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff58f7d3 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ vmax.s8 q10, q7, │ │ │ │ vaddl.s8 , d16, d24 │ │ │ │ stmib sp, {r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0fa6900 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [sl], -r0, ror #1 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a06900 │ │ │ │ @ instruction: 0xf0fa0828 │ │ │ │ - @ instruction: 0x4604fd13 │ │ │ │ + strmi pc, [r4], -r7, lsr #28 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ strteq pc, [r8], #-416 @ 0xfffffe60 │ │ │ │ andsle r4, fp, r3, asr #11 │ │ │ │ tstcs r1, r0, asr #12 │ │ │ │ stc2l 7, cr15, [r4], #1020 @ 0x3fc │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwvs lr, #2509 @ 0x9cd │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ - stc2 0, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ + mrc2 0, 0, pc, cr4, cr10, {7} │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ @ instruction: 0xb3ab4620 │ │ │ │ andle r4, r6, ip, asr r5 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ blls 0x133850 │ │ │ │ strteq pc, [r8], #-419 @ 0xfffffe5d │ │ │ │ strtmi lr, [r0], sl, ror #15 │ │ │ │ @@ -102584,309 +102584,309 @@ │ │ │ │ bfi r4, ip, (invalid: 12:3) │ │ │ │ teqpvc r4, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8e600 │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - sbcvc pc, r4, r5, asr #4 │ │ │ │ + adcsne pc, ip, r5, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - stclt 0, cr15, [r6], #-828 @ 0xfffffcc4 │ │ │ │ + ldclt 0, cr15, [sl, #-828]! @ 0xfffffcc4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, asr #20 │ │ │ │ vcge.s8 q9, q9, │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - subscc pc, r8, #536870916 @ 0x20000004 │ │ │ │ + subspl pc, r0, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cdp2 0, 9, cr15, cr4, cr15, {6} │ │ │ │ - addmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xffa8f0cf │ │ │ │ + rsbsvs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ movwcs pc, #54852 @ 0xd644 @ │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ orrvs r6, r3, #134217728 @ 0x8000000 │ │ │ │ addcs pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ teqpcc sp, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - msrcc (UNDEF: 108), r2 │ │ │ │ + msrpl (UNDEF: 100), r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwcs lr, #63936 @ 0xf9c0 │ │ │ │ sbcsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vshl.s8 q11, q1, q2 │ │ │ │ vsubl.s8 , d16, d5 │ │ │ │ strvs r0, [r3, #519] @ 0x207 │ │ │ │ vrshl.s8 q11, q1, q2 │ │ │ │ vqdmlal.s q11, d16, d1[5] │ │ │ │ strtmi r0, [r0], -r7, lsl #6 │ │ │ │ rsbscs pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - mrc2 0, 1, pc, cr8, cr2, {6} │ │ │ │ + @ instruction: 0xff4cf0d2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ - cmnpcc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 108), r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ orrne pc, r9, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ - adcne pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + adccc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf6449300 │ │ │ │ vsubw.s8 , q0, d9 │ │ │ │ tstls r5, r7, lsl #6 │ │ │ │ - ldc2 0, cr15, [r8], #832 @ 0x340 │ │ │ │ + stc2l 0, cr15, [ip, #832] @ 0x340 │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - rsbscc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + rsbspl pc, r4, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf9c4f0d3 │ │ │ │ + blx 0xff6b09c8 │ │ │ │ vmax.s8 d20, d2, d16 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ vqdmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf6440307 │ │ │ │ vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ tstls r5, r7, lsl #4 │ │ │ │ - mrc2 0, 3, pc, cr12, cr2, {6} │ │ │ │ + @ instruction: 0xff90f0d2 │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - adccc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + adcpl pc, r4, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf9acf0d3 │ │ │ │ + blx 0xff0b09f8 │ │ │ │ vmax.s8 d20, d2, d16 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ vrsra.s64 d16, d25, #64 │ │ │ │ vcgt.s8 d16, d4, d7 │ │ │ │ vrshr.s64 d23, d13, #64 │ │ │ │ tstls r5, r7, lsl #4 │ │ │ │ - mcr2 0, 3, pc, cr4, cr2, {6} @ │ │ │ │ + @ instruction: 0xff78f0d2 │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - rsccc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + rscpl pc, r4, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d34010 │ │ │ │ - svclt 0x0000b991 │ │ │ │ - ldrshteq r5, [r4], -r8 │ │ │ │ + svclt 0x0000baa5 │ │ │ │ + ldrshteq r5, [r4], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcb8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r8, lsr #26 │ │ │ │ teqcs ip, #24117248 @ 0x1700000 │ │ │ │ - subscc pc, r8, #536870916 @ 0x20000004 │ │ │ │ + subspl pc, r0, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vrshl.s8 d25, d0, d2 │ │ │ │ - vaddw.s8 q10, q0, d16 │ │ │ │ + vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0cf012f │ │ │ │ - vadd.f32 , q1, │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + @ instruction: 0xf242fe79 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ strmi r0, [r6], -pc, lsr #2 │ │ │ │ vmax.s d4, d5, d16 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - orreq pc, ip, r9, asr #12 │ │ │ │ + orrcs pc, r4, r9, asr #12 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vmax.s d4, d5, d16 │ │ │ │ - ldmdblt r8, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ movweq pc, #49413 @ 0xc105 @ │ │ │ │ ldrtmi r2, [r8], -sl, lsr #5 │ │ │ │ - ldcmi 2, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ + stcvs 2, cr15, [ip], #-264 @ 0xfffffef8 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x74478 │ │ │ │ - cmppcc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strgt lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - stc2 0, cr15, [r6], #-960 @ 0xfffffc40 │ │ │ │ + ldc2 0, cr15, [sl, #-960]! @ 0xfffffc40 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - eorseq r5, r4, r0, lsl r8 │ │ │ │ + eorseq r5, r4, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcb9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #45056 @ 0xb000 │ │ │ │ - msrmi R8_usr, r2 │ │ │ │ + tstpvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - cdpvc 13, 0, cr15, cr0, cr11, {0} │ │ │ │ + mcrvc 14, 0, pc, cr0, cr15, {0} @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r0, lsl r8 │ │ │ │ + eorseq r5, r4, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ vcge.s8 d18, d2, d28 │ │ │ │ - vaddw.s8 q10, q0, d16 │ │ │ │ + vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - subscc pc, r8, #536870916 @ 0x20000004 │ │ │ │ + subspl pc, r0, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2l 0, cr15, [r8], #828 @ 0x33c │ │ │ │ + ldc2l 0, cr15, [ip, #828]! @ 0x33c │ │ │ │ andlt r6, r2, r4, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, r0, lsl r8 │ │ │ │ + eorseq r5, r4, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcba34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #12, 20 @ 0xc000 │ │ │ │ - msrmi R8_usr, r2 │ │ │ │ + tstpvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - movwcs pc, #3269 @ 0xcc5 @ │ │ │ │ + movwcs pc, #3545 @ 0xdd9 @ │ │ │ │ andlt r6, r3, r3, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r0, lsl r8 │ │ │ │ + eorseq r5, r4, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcba7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #12, 20 @ 0xc000 │ │ │ │ - msrmi R8_usr, r2 │ │ │ │ + tstpvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - stmibvs r0, {r0, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r0, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r0, lsl r8 │ │ │ │ + eorseq r5, r4, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcbac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ vcge.s8 d18, d2, d28 │ │ │ │ - vaddw.s8 q10, q0, d16 │ │ │ │ + vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - subscc pc, r8, #536870916 @ 0x20000004 │ │ │ │ + subspl pc, r0, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldc2l 0, cr15, [ip], #-828 @ 0xfffffcc4 │ │ │ │ + ldc2 0, cr15, [r0, #828] @ 0x33c │ │ │ │ movsne pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvc r7, ip, r4, lsl #12 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r0, lsl r8 │ │ │ │ + eorseq r5, r4, r8, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x686178 │ │ │ │ teqcs ip, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - msrmi R8_usr, r2 │ │ │ │ + tstpvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d2, d0 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - strmi pc, [r4], fp, asr #24 │ │ │ │ + pkhtbmi pc, r4, pc, asr #26 @ │ │ │ │ bge 0x1061dc │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrdmi pc, [r0], -ip @ │ │ │ │ @ instruction: 0xf0e29402 │ │ │ │ - blmi 0x2f3424 │ │ │ │ + blmi 0x2f3874 │ │ │ │ blls 0x14e9cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe23129c │ │ │ │ + blx 0xfe23129e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r4, r0, lsl r8 │ │ │ │ + eorseq r5, r4, r8, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x6c61f8 │ │ │ │ teqcs ip, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - msrmi R8_usr, r2 │ │ │ │ + tstpvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d2, d0 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - andcs pc, r0, #2816 @ 0xb00 │ │ │ │ + andcs pc, r0, #1984 @ 0x7c0 │ │ │ │ andls r4, r2, #7340032 @ 0x700000 │ │ │ │ strtmi r4, [r9], -r3, lsr #12 │ │ │ │ bge 0x106298 │ │ │ │ - blx 0x1d30d64 │ │ │ │ + blx 0xfe230d66 │ │ │ │ blls 0x120e00 │ │ │ │ blmi 0x2cd2d0 │ │ │ │ blls 0x14ea50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x11b1320 │ │ │ │ + blx 0x11b1322 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r4, r0, lsl r8 │ │ │ │ + eorseq r5, r4, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbc18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ teqcs ip, #86016 @ 0x15000 │ │ │ │ - msrmi R8_usr, r2 │ │ │ │ + tstpvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - vpadd.i8 , q15, │ │ │ │ + sha1c.32 , q15, │ │ │ │ vsubw.s8 , q8, d21 │ │ │ │ andcs r2, r1, #1476395010 @ 0x58000002 │ │ │ │ andsvc r9, sl, r3 │ │ │ │ stc2l 0, cr15, [r4], #-0 │ │ │ │ blx 0x1632a4e │ │ │ │ andcs r9, r1, #196608 @ 0x30000 │ │ │ │ movwne lr, #31184 @ 0x79d0 │ │ │ │ @@ -102894,235 +102894,235 @@ │ │ │ │ @ instruction: 0xf7cefafd │ │ │ │ andcs pc, r0, r1, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r0, lsl r8 │ │ │ │ + eorseq r5, r4, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbc84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #61440 @ 0xf000 │ │ │ │ - msrmi R8_usr, r2 │ │ │ │ + tstpvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - stmdbvs r1, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - addeq pc, ip, #76546048 @ 0x4900000 │ │ │ │ + stmdbvs r1, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + addcs pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - msrmi CPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + msrvs CPSR_s, #536870916 @ 0x20000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00142901 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf1d2eb04 │ │ │ │ - svclt 0x0000b8a7 │ │ │ │ - eorseq r5, r4, r0, lsl r8 │ │ │ │ + svclt 0x0000b9bb │ │ │ │ + eorseq r5, r4, r8, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x12ff94 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ blmi 0xff3a0d64 │ │ │ │ eorcs r2, r4, #0, 2 │ │ │ │ stmdage fp, {r1, r2, r9, sl, lr} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ ldmdavs fp, {r1, r3, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f931d │ │ │ │ - vcgt.s d0, d4, d0 │ │ │ │ - stmdbge r4, {r2, r4, r5, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + vcgt.s d0, d5, d0 │ │ │ │ + stmdbge r4, {r2, r3, r7, fp, sp, lr, pc} │ │ │ │ addvs pc, r5, r4, asr #12 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ stc2l 7, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ ldrtmi r9, [r0], -r4, lsl #24 │ │ │ │ - cmppmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xfeab1282 │ │ │ │ + ldc2 1, cr15, [ip], #852 @ 0x354 │ │ │ │ @ instruction: 0xff30f7d3 │ │ │ │ @ instruction: 0xf7d34605 │ │ │ │ strtmi pc, [sl], -r7, lsl #31 │ │ │ │ vmax.s8 d20, d2, d3 │ │ │ │ - vmla.f d20, d0, d0[7] │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ - blx 0xfe73129e │ │ │ │ - orrmi pc, ip, r2, asr #4 │ │ │ │ + stc2 1, cr15, [lr], #852 @ 0x354 │ │ │ │ + orrvs pc, r4, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0xfe5312ae │ │ │ │ + stc2 1, cr15, [r6], #852 @ 0x354 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ strtmi r9, [r1], -r6, lsl #16 │ │ │ │ - stc2l 2, cr15, [r4], #24 │ │ │ │ + ldc2l 2, cr15, [r8, #24]! │ │ │ │ strmi r9, [r2], -r7, lsl #22 │ │ │ │ - @ instruction: 0x41a8f242 │ │ │ │ + asrvs pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d54630 │ │ │ │ - stmdals r5, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d4, d6, d17 │ │ │ │ - blls 0x233edc │ │ │ │ + blls 0x23432c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strmi r8, [r2], -r5, ror #2 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ vmin.s8 d20, d2, d16 │ │ │ │ - vsra.s64 q10, q0, #64 │ │ │ │ + vmla.f d22, d16, d0[2] │ │ │ │ @ instruction: 0xf1d5012f │ │ │ │ - vstrls d15, [sl, #-444] @ 0xfffffe44 │ │ │ │ + stcls 12, cr15, [sl, #-524] @ 0xfffffdf4 │ │ │ │ stmdaeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ blx 0x28642e │ │ │ │ vhadd.s8 d15, d6, d5 │ │ │ │ - @ instruction: 0x462afcbf │ │ │ │ + @ instruction: 0x462afdd3 │ │ │ │ vmax.s8 d20, d2, d3 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ - blx 0x1831316 │ │ │ │ + ldc2l 1, cr15, [r2], #-852 @ 0xfffffcac │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ blx 0x2993d2 │ │ │ │ vhadd.s8 d15, d6, d2 │ │ │ │ - svcls 0x0009fcaf │ │ │ │ + svcls 0x0009fdc3 │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf007fb08 │ │ │ │ - stc2 2, cr15, [r8], #24 │ │ │ │ + ldc2 2, cr15, [ip, #24]! │ │ │ │ strmi r9, [r4], -r2, lsl #20 │ │ │ │ blls 0x26cc74 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0x41a8f242 │ │ │ │ + asrvs pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x11b134a │ │ │ │ + mrrc2 1, 13, pc, r8, cr5 @ │ │ │ │ blcs 0x9b810 │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ - vsra.s64 q10, q0, #64 │ │ │ │ + vmla.f d22, d16, d0[2] │ │ │ │ strtmi r0, [r2], -pc, lsr #2 │ │ │ │ - blx 0xdb136a │ │ │ │ + mcrr2 1, 13, pc, r8, cr5 @ │ │ │ │ movwcs r9, #2570 @ 0xa0a │ │ │ │ vmin.s8 d20, d2, d16 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf1d5012f │ │ │ │ - strcs pc, [r0, #-2859] @ 0xfffff4d5 │ │ │ │ + strcs pc, [r0, #-3135] @ 0xfffff3c1 │ │ │ │ @ instruction: 0x2708e9dd │ │ │ │ stcge 6, cr4, [fp, #-172] @ 0xffffff54 │ │ │ │ strls r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - msrpl R12_fiq, r2 │ │ │ │ + msrvc R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d59700 │ │ │ │ - stmdbge fp, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge fp, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - @ instruction: 0xff0ef0f6 │ │ │ │ + @ instruction: 0xf822f0f7 │ │ │ │ stcgt 12, cr10, [pc, #-80] @ 0x74c04 │ │ │ │ strmi ip, [r7], -pc, lsl #8 │ │ │ │ strgt ip, [pc], #-3343 @ 0x74c5c │ │ │ │ eorvs r6, r3, fp, lsr #16 │ │ │ │ rsbsle r2, r9, r0, lsl #30 │ │ │ │ bvc 0xfe4b0484 │ │ │ │ blvs 0x1b302e8 │ │ │ │ @ instruction: 0x4630463b │ │ │ │ blpl 0x1a70754 │ │ │ │ bvc 0x5f03ec │ │ │ │ - msrpl (UNDEF: 100), r2 │ │ │ │ + cmppvc ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blvs 0x1302b8 │ │ │ │ blmi 0x1a70768 │ │ │ │ bcs 0xfe4b04e8 │ │ │ │ blvc 0x1f06a0 │ │ │ │ blvc 0x230530 │ │ │ │ blvc 0xb02cc │ │ │ │ - blx 0xffcb13f0 │ │ │ │ - @ instruction: 0xf0f5a81a │ │ │ │ - cdp 15, 11, cr15, cr0, cr5, {4} │ │ │ │ + stc2 1, cr15, [r4], {213} @ 0xd5 │ │ │ │ + @ instruction: 0xf0f6a81a │ │ │ │ + mrc 8, 5, APSR_nzcv, cr0, cr9, {4} │ │ │ │ ldmdage sl, {r6, r8, r9, fp, pc} │ │ │ │ - @ instruction: 0xff6ef0f5 │ │ │ │ + @ instruction: 0xf882f0f6 │ │ │ │ blvc 0xb078c │ │ │ │ ldmdage sl, {r1, r3, r8, sp} │ │ │ │ bleq 0x10b0598 │ │ │ │ bleq 0x127078c │ │ │ │ blx 0x4b0884 │ │ │ │ andscs fp, pc, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf0f5221b │ │ │ │ - @ instruction: 0x4604fefb │ │ │ │ - @ instruction: 0xf0f5a81a │ │ │ │ - mrc 15, 5, APSR_nzcv, cr4, cr7, {4} │ │ │ │ + @ instruction: 0xf0f6221b │ │ │ │ + strmi pc, [r4], -pc, lsl #16 │ │ │ │ + @ instruction: 0xf0f6a81a │ │ │ │ + cdp 8, 11, cr15, cr4, cr11, {5} │ │ │ │ vneg.f64 d16, d0 │ │ │ │ @ instruction: 0xd60dfa10 │ │ │ │ blvs 0x130354 │ │ │ │ - asrpl pc, r2, #4 @ │ │ │ │ + orrsvc pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ blvc 0x230570 │ │ │ │ blcs 0x66fe40 │ │ │ │ - blx 0xff13144c │ │ │ │ + blx 0xff63144e │ │ │ │ @ instruction: 0xf1cb4620 │ │ │ │ - ldmdage r7, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff54f0f5 │ │ │ │ + ldmdage r7, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf868f0f6 │ │ │ │ blhi 0x10b07c8 │ │ │ │ - @ instruction: 0xf0f5a817 │ │ │ │ - ldmdage r7, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0f6a817 │ │ │ │ + ldmdage r7, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ bleq 0x10b05f4 │ │ │ │ bleq 0xff0b0808 │ │ │ │ bcc 0x4b055c │ │ │ │ svclt 0x00332b0b │ │ │ │ andcs r2, r3, #1879048194 @ 0x70000002 │ │ │ │ tstcs r0, sl, lsl #2 │ │ │ │ - mcr2 0, 6, pc, cr10, cr5, {7} @ │ │ │ │ + @ instruction: 0xffdef0f5 │ │ │ │ ldmdage r7, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff66f0f5 │ │ │ │ + @ instruction: 0xf87af0f6 │ │ │ │ bleq 0x10b0808 │ │ │ │ blx 0x4b0900 │ │ │ │ vmax.s8 d29, d2, d9 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ mrrc 1, 2, r0, r3, cr15 │ │ │ │ @ instruction: 0x46302b10 │ │ │ │ @ instruction: 0xf1d59400 │ │ │ │ - @ instruction: 0x4620fa95 │ │ │ │ - @ instruction: 0xfff0f1ca │ │ │ │ + strtmi pc, [r0], -r9, lsr #23 │ │ │ │ + @ instruction: 0xf904f1cb │ │ │ │ ldcmi 8, cr10, [r1], #-44 @ 0xffffffd4 │ │ │ │ - @ instruction: 0xff16f0f6 │ │ │ │ - vmin.s8 d20, d2, d16 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf82af0f7 │ │ │ │ + @ instruction: 0xf6424630 │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf1d5012f │ │ │ │ - stmdavs r2!, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrvs R8_usr, r2 │ │ │ │ + stmdavs r2!, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + tstpeq r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d54630 │ │ │ │ - stmdavs r2!, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - teqpvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stmdavs r2!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + teqpeq r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d54630 │ │ │ │ - vpmin.s8 , q0, │ │ │ │ + vqdmulh.s d31, d16, d11 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs sl, {r1, r4, r7, r8, r9} │ │ │ │ rsble r2, pc, r0, lsl #20 │ │ │ │ ldrmi r2, [r3], -r0, lsl #8 │ │ │ │ strtmi r4, [r2], -r5, lsr #12 │ │ │ │ rscsne pc, r8, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3440a │ │ │ │ strmi r1, [sp], #-764 @ 0xfffffd04 │ │ │ │ movwne pc, #2259 @ 0x8d3 @ │ │ │ │ @ instruction: 0xf8d3440c │ │ │ │ blcs 0x8178c │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - cmppvs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x16b1520 │ │ │ │ + blx 0x1bb1522 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - msrvs (UNDEF: 108), r2 │ │ │ │ + msreq (UNDEF: 100), r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x14b1530 │ │ │ │ + blx 0x19b1532 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - orrvs pc, r8, r2, asr #4 │ │ │ │ + orreq pc, r0, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x12b1540 │ │ │ │ + blx 0x17b1542 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, lr, r3, asr #2 │ │ │ │ blhi 0x1300f4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -103133,35 +103133,35 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r6, #220, 2 @ 0x37 │ │ │ │ bvs 0x1f059c │ │ │ │ bcc 0xfe4b0648 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ blvc 0x1a70914 │ │ │ │ - bicsmi pc, r0, r2, asr #4 │ │ │ │ + bicvs pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blvs 0x1a30920 │ │ │ │ blpl 0x27085c │ │ │ │ blpl 0xb047c │ │ │ │ - blx 0x6b15a0 │ │ │ │ + blx 0xbb15a2 │ │ │ │ strbt r9, [r2], sl, lsl #20 │ │ │ │ bvc 0x1f05c8 │ │ │ │ vmax.s8 d20, d2, d2 │ │ │ │ - vsra.s64 q10, q0, #64 │ │ │ │ + vmla.f d22, d16, d0[2] │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ blvs 0x1a70944 │ │ │ │ bcc 0xfe4b0684 │ │ │ │ blvc 0x1a7094c │ │ │ │ blpl 0x270888 │ │ │ │ blpl 0xb04a8 │ │ │ │ - blx 0x1315cc │ │ │ │ + blx 0x6315ce │ │ │ │ ldr r9, [r1], sl, lsl #26 │ │ │ │ @ instruction: 0x46154614 │ │ │ │ vaba.s8 d30, d22, d13 │ │ │ │ - svclt 0x0000f805 │ │ │ │ + svclt 0x0000f905 │ │ │ │ ldrdcc lr, [r0], -r2 │ │ │ │ movwcc fp, #5136 @ 0x1410 │ │ │ │ ldmvs r3, {r0, r1, r4, sp, lr} │ │ │ │ strtmi r6, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ blhi 0x28cfdc │ │ │ │ addsvs r4, r3, r3, lsl #8 │ │ │ │ blhi 0x34f1e4 │ │ │ │ @@ -103180,69 +103180,69 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubl.s8 , d0, d12 │ │ │ │ @ instruction: 0x460c2296 │ │ │ │ - bicscc pc, ip, r2, asr #4 │ │ │ │ + bicspl pc, r4, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [ip, #832] @ 0x340 │ │ │ │ - @ instruction: 0x61a4f242 │ │ │ │ + mrc2 0, 5, pc, cr0, cr0, {6} │ │ │ │ + orrseq pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9b8f1d5 │ │ │ │ - bicsne pc, ip, #82837504 @ 0x4f00000 │ │ │ │ + blx 0xff3b1660 │ │ │ │ + bicscc pc, r4, #82837504 @ 0x4f00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - sbcscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + sbcpl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - @ instruction: 0x61bcf242 │ │ │ │ + @ instruction: 0x01b4f642 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9a6f1d5 │ │ │ │ + blx 0xfef31684 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ strb r4, [sp, #56] @ 0x38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ blx 0x3b2f2c │ │ │ │ andpl pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - bicscc pc, ip, r2, asr #4 │ │ │ │ + bicspl pc, r4, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [sl, #-832]! @ 0xfffffcc0 │ │ │ │ - @ instruction: 0x61a4f242 │ │ │ │ + mrc2 0, 3, pc, cr14, cr0, {6} │ │ │ │ + orrseq pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf986f1d5 │ │ │ │ - bicsne pc, ip, #82837504 @ 0x4f00000 │ │ │ │ + blx 0xfe7316c4 │ │ │ │ + bicscc pc, r4, #82837504 @ 0x4f00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - sbcscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + sbcpl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - @ instruction: 0x61bcf242 │ │ │ │ + @ instruction: 0x01b4f642 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf974f1d5 │ │ │ │ + blx 0xfe2b16e8 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ ldr r4, [fp, #56] @ 0x38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ blmi 0xb59bd0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ - blx 0xffdb181e │ │ │ │ + stc2 2, cr15, [ip, #-80] @ 0xffffffb0 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ blmi 0xa29494 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7da58e8 │ │ │ │ blmi 0x974020 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ @@ -103266,22 +103266,22 @@ │ │ │ │ @ instruction: 0xf7dd5828 │ │ │ │ strmi pc, [r4], -r3, ror #24 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - msreq CPSR_fs, #72351744 @ 0x4500000 │ │ │ │ + msrcs CPSR_s, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsvs pc, r4, r2, asr #4 │ │ │ │ + biceq pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, r2, asr #4 │ │ │ │ + rsceq pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - vqsub.s16 q1, q8, │ │ │ │ - svclt 0x0000ff3f │ │ │ │ + vqsub.s16 q1, , │ │ │ │ + svclt 0x0000f857 │ │ │ │ @ instruction: 0x008aabb8 │ │ │ │ umulleq sl, sl, ip, fp @ │ │ │ │ addeq sl, sl, lr, lsl #23 │ │ │ │ addeq sl, sl, r0, ror #22 │ │ │ │ addeq sl, sl, ip, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmibvs r4, {r1, r8, fp, ip, sp}^ │ │ │ │ @@ -103387,23 +103387,23 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d5, d16 │ │ │ │ - @ instruction: 0xf242fe31 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + @ instruction: 0xf642ff31 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ blmi 0x1352fc │ │ │ │ vqsub.s16 d2, d16, d25 │ │ │ │ - svclt 0x0000fe4f │ │ │ │ + svclt 0x0000ff67 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r4, ip, lsr r8 │ │ │ │ + eorseq r5, r4, r4, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @@ -103462,15 +103462,15 @@ │ │ │ │ movwcs r2, #798 @ 0x31e │ │ │ │ andls r9, r6, #4, 2 │ │ │ │ bmi 0xff059364 │ │ │ │ ldmdavs r2, {r0, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf04f9211 │ │ │ │ stmib sp, {r9}^ │ │ │ │ @ instruction: 0xf0a8330f │ │ │ │ - bge 0x4b40b8 │ │ │ │ + bge 0x4b4508 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf808f003 │ │ │ │ strmi r9, [r3], -r4, lsl #20 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vsra.u64 d24, d15, #62 │ │ │ │ bcs 0x75b94 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ @@ -103680,57 +103680,57 @@ │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ ldrb sp, [r0, r2, lsr #1]! │ │ │ │ andeq pc, r8, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r9, r1, #4, 4 @ 0x40000000 │ │ │ │ ldrb r9, [pc], -pc, lsl #4 │ │ │ │ tstcs r0, r6, lsl #16 │ │ │ │ - ldc2l 0, cr15, [r6], {244} @ 0xf4 │ │ │ │ + stc2l 0, cr15, [sl, #976]! @ 0x3d0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf0f4af71 │ │ │ │ - @ instruction: 0x4607fbfb │ │ │ │ + strmi pc, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blmi 0xfede1484 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, r9, asr r8 @ │ │ │ │ stccs 13, cr6, [r0, #-884] @ 0xfffffc8c │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8d8441d │ │ │ │ bne 0xffb4176c │ │ │ │ stmib sp, {r1, r4, r6, r7, r9, fp, ip}^ │ │ │ │ blls 0x1be30c │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rscsvc pc, r4, #536870916 @ 0x20000004 │ │ │ │ + rscne pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf9f8f245 │ │ │ │ + blx 0xffeb2028 │ │ │ │ smlatbcs r1, r6, fp, r4 │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf642681b │ │ │ │ - vsubl.s8 q8, d0, d4 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf859022f │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldc 6, cr3, [r3, #720] @ 0x2d0 │ │ │ │ vstr d7, [sp] │ │ │ │ vqdmulh.s d23, d5, d0 │ │ │ │ - blmi 0xfe7f3ecc │ │ │ │ + blmi 0xfe7f42cc │ │ │ │ @ instruction: 0xf8d84638 │ │ │ │ ldrbtmi r1, [fp], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0xf859681b │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8b343a0 │ │ │ │ @ instruction: 0x4652a2b4 │ │ │ │ stc2 7, cr15, [r4, #-632] @ 0xfffffd88 │ │ │ │ @ instruction: 0x001af8b8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf64280a4 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q9, d0, d24 │ │ │ │ blmi 0xfe4f602c │ │ │ │ andls r2, r4, #0, 12 │ │ │ │ and r9, r3, r6, lsl #10 │ │ │ │ adcsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ addshi pc, r6, r0, asr #6 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf8596812 │ │ │ │ @@ -103742,15 +103742,15 @@ │ │ │ │ tstcs r8, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf8d14638 │ │ │ │ @ instruction: 0x210126b4 │ │ │ │ @ instruction: 0x2c06fb03 │ │ │ │ vldr s18, [ip, #16] │ │ │ │ vstr d7, [sp] │ │ │ │ vqdmulh.s d23, d5, d0 │ │ │ │ - @ instruction: 0xf8d8f9a5 │ │ │ │ + @ instruction: 0xf8d8faa5 │ │ │ │ bl 0xfe9b9830 │ │ │ │ ldrtmi r0, [r8], -sl, lsl #4 │ │ │ │ ssatmi r4, #11, r1, asr #8 │ │ │ │ stc2l 7, cr15, [ip], {158} @ 0x9e │ │ │ │ @ instruction: 0x001af8b8 │ │ │ │ @ instruction: 0xe7d14b79 │ │ │ │ @ instruction: 0xf64f4a79 │ │ │ │ @@ -103762,43 +103762,43 @@ │ │ │ │ andsmi r4, r3, fp, asr r2 │ │ │ │ strvs r1, [ip, #2788] @ 0xae4 │ │ │ │ strtmi r4, [r8], r0, asr #12 │ │ │ │ ldc2l 7, cr15, [r2, #-840]! @ 0xfffffcb8 │ │ │ │ stcls 7, cr14, [r7], {7} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf0a8fc89 │ │ │ │ - vst2. {d31-d32}, [pc :64]! │ │ │ │ + vst2. {d31,d33}, [pc :256], r1 │ │ │ │ strtmi r3, [r0], -r0, lsl #7 │ │ │ │ sbcscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xd0561c91 │ │ │ │ eorsle r1, r0, r3, asr ip │ │ │ │ @ instruction: 0xf0403203 │ │ │ │ @ instruction: 0xf64f80b5 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ mcrge 4, 0, pc, cr1, cr15, {1} @ │ │ │ │ - sbcvc pc, r4, r2, asr #4 │ │ │ │ + adcsne pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe0b1c16 │ │ │ │ + ldc2 0, cr15, [r4], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf64fe5f9 │ │ │ │ vqdmlal.s q9, d16, d0[7] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64fadf7 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ @ instruction: 0xf8d8adef │ │ │ │ @ instruction: 0x4641301c │ │ │ │ - vpmax.s8 d25, d2, d6 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + @ instruction: 0xf6429a06 │ │ │ │ + vshr.s64 q8, q12, #64 │ │ │ │ @ instruction: 0xf0f4002f │ │ │ │ - strb pc, [r3, #2917]! @ 0xb65 @ │ │ │ │ + strb pc, [r3, #3193]! @ 0xc79 @ │ │ │ │ @ instruction: 0x4691463c │ │ │ │ @ instruction: 0xf64fe67c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ addshi pc, sl, r0, asr #32 │ │ │ │ bls 0x1485c0 │ │ │ │ @@ -103808,16 +103808,16 @@ │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ str r5, [sl, -r2, lsl #6]! │ │ │ │ blls 0x15ccc8 │ │ │ │ cmple sl, #645922816 @ 0x26800000 │ │ │ │ blcs 0x9c4c0 │ │ │ │ @ instruction: 0x4639d139 │ │ │ │ vhadd.s32 d2, d4, d10 │ │ │ │ - @ instruction: 0x4638fb5d │ │ │ │ - blx 0xb1c9a │ │ │ │ + @ instruction: 0x4638fc75 │ │ │ │ + ldc2 0, cr15, [r4], {244} @ 0xf4 │ │ │ │ stmdbls pc, {r4, r5, r6, r9, sl, sp, lr, pc} @ │ │ │ │ vmls.i8 d18, d0, d1 │ │ │ │ @ instruction: 0xf64f808b │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ umaalne r2, r9, r6, r3 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r8, ip, pc} │ │ │ │ svceq 0x000cf013 │ │ │ │ @@ -103837,76 +103837,76 @@ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fad8c │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ tstcs r0, #200, 18 @ 0x320000 │ │ │ │ cdpls 5, 0, cr14, cr2, cr5, {4} │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsbeq pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rsbcs pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmin.s8 d20, d5, d19 │ │ │ │ - ldmeq r6!, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmeq r6!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d16, d25 │ │ │ │ - vmov.i16 d19, #2048 @ 0x0800 │ │ │ │ + vmov.i16 d21, #0 @ 0x0000 │ │ │ │ bl 0x1b820c │ │ │ │ stmdavs fp!, {r1, r2, r7, r9, sl} │ │ │ │ movwls r4, #1618 @ 0x652 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf8d0f245 │ │ │ │ + @ instruction: 0xf9d0f245 │ │ │ │ ldrhle r4, [r4, #37]! @ 0x25 │ │ │ │ ldrtmi lr, [fp], -r7, lsr #15 │ │ │ │ tstcs r1, pc, lsl r2 │ │ │ │ - subeq pc, ip, r2, asr #12 │ │ │ │ + subcs pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stc2 2, cr15, [r0], #140 @ 0x8c │ │ │ │ + ldc2 2, cr15, [r8, #140]! @ 0x8c │ │ │ │ @ instruction: 0xf8d89b03 │ │ │ │ @ instruction: 0x4638101c │ │ │ │ andeq lr, sl, #166912 @ 0x28c00 │ │ │ │ @ instruction: 0xf79e4451 │ │ │ │ ldr pc, [r1, fp, ror #23] │ │ │ │ - vhadd.s8 d18, d2, d0 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + @ instruction: 0xf6422000 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ blmi 0x2f5e58 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d8127d │ │ │ │ - svclt 0x0000fcab │ │ │ │ + svclt 0x0000fdbf │ │ │ │ addeq sl, sl, lr, ror #9 │ │ │ │ umulleq sl, sl, ip, r4 @ │ │ │ │ addeq sl, sl, sl, asr r4 │ │ │ │ addeq sl, sl, lr, lsr #8 │ │ │ │ strdeq sl, [sl], r2 │ │ │ │ umulleq sl, sl, r6, r3 @ │ │ │ │ ldrdeq sl, [sl], ip │ │ │ │ - eorseq r5, r4, r4, ror #16 │ │ │ │ - eorvc pc, ip, r2, asr #4 │ │ │ │ + eorseq r5, r4, ip, asr sl │ │ │ │ + eorne pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeeb1da4 │ │ │ │ + blx 0xff3b1da6 │ │ │ │ vaba.s8 q15, , q7 │ │ │ │ - vpmin.s8 , q1, │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf642fb5b │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0f4002f │ │ │ │ - ldrb pc, [lr, -pc, lsr #21]! @ │ │ │ │ - bicsvs pc, r4, r2, asr #4 │ │ │ │ + ldrb pc, [lr, -r3, asr #23]! @ │ │ │ │ + biceq pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvc pc, r8, r2, asr #4 │ │ │ │ + rsbne pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 d7, d16, d31 │ │ │ │ - svclt 0x0000fa71 │ │ │ │ - eorseq r5, r4, r8, asr r8 │ │ │ │ + svclt 0x0000fb89 │ │ │ │ + eorseq r5, r4, r0, asr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebccc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf9958 │ │ │ │ strmi fp, [lr], -r8, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ - @ instruction: 0xf0a70300 │ │ │ │ - ldrtmi pc, [r0], -pc, ror #31 @ │ │ │ │ + @ instruction: 0xf0a80300 │ │ │ │ + ldrtmi pc, [r0], -r3, lsl #18 @ │ │ │ │ ldc2 7, cr15, [r0], {210} @ 0xd2 │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ blmi 0x8b4934 │ │ │ │ blls 0x24faac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -103935,15 +103935,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - svclt 0x0000f9e9 │ │ │ │ + svclt 0x0000fae9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ rsbcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ movwcc r3, #33288 @ 0x8208 │ │ │ │ blne 0x2b3be4 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ @@ -103971,30 +103971,30 @@ │ │ │ │ @ instruction: 0xf79a4010 │ │ │ │ @ instruction: 0xf8c0bb21 │ │ │ │ ldrmi ip, [ip], r8, lsr #32 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cmnpeq r0, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ + msrcs SPSR_f, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq pc, r0, r2, asr #12 │ │ │ │ + cmnpcs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addseq pc, r8, r2, asr #12 │ │ │ │ + addscs pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf9bcf210 │ │ │ │ - cmnpeq r0, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ + blx 0xff5b23ac │ │ │ │ + msrcs SPSR_f, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq pc, r0, r2, asr #12 │ │ │ │ + cmnpcs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbceq pc, r4, r2, asr #12 │ │ │ │ + adcscs pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9acf210 │ │ │ │ + blx 0xff1b23cc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdhi pc, [r0], -r1 │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ ldrsbtcc pc, [r8], -r8 @ │ │ │ │ @@ -104073,28 +104073,28 @@ │ │ │ │ strbmi r1, [r8], -r1, ror #22 │ │ │ │ subsmi r4, pc, #956301312 @ 0x39000000 │ │ │ │ movwls r4, #9786 @ 0x263a │ │ │ │ b 0x1533b40 │ │ │ │ ldrtmi r9, [r9], #2818 @ 0xb02 │ │ │ │ ldrmi r1, [lr], #-2788 @ 0xfffff51c │ │ │ │ ldr r9, [r2, r3, lsl #22]! │ │ │ │ - orreq pc, r0, r2, asr #12 │ │ │ │ + cmnpcs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r0, r2, asr #12 │ │ │ │ + rsccs pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ vqsub.s16 d7, d16, d3 │ │ │ │ - @ instruction: 0xf642f8f3 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + @ instruction: 0xf642fa0b │ │ │ │ + vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0xf5dcc │ │ │ │ eorne pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf8e6f210 │ │ │ │ - eorseq r5, r4, ip, ror r8 │ │ │ │ + @ instruction: 0xf9fef210 │ │ │ │ + eorseq r5, r4, r4, ror sl │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmvs fp, {r1, r6, fp, sp, lr} │ │ │ │ @@ -104262,41 +104262,41 @@ │ │ │ │ @ instruction: 0xf6466f70 │ │ │ │ vqdmlsl.s q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-2966 @ 0xfffff46a │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xe72c675a │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ stmdavs r0!, {r0, r1, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf84af0f4 │ │ │ │ + @ instruction: 0xf95ef0f4 │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ - @ instruction: 0xff70f0f3 │ │ │ │ + @ instruction: 0xf884f0f4 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0db │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - subne pc, r0, r2, asr #12 │ │ │ │ + eorscc pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf960f223 │ │ │ │ + blx 0x1eb2888 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ blx 0xffe33e8c │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - subsne pc, r4, #69206016 @ 0x4200000 │ │ │ │ + subcc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmax.s8 d20, d4, d24 │ │ │ │ - strtmi pc, [r2], -pc, ror #26 │ │ │ │ + strtmi pc, [r2], -pc, ror #28 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf926f79e │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - @ instruction: 0xffa2f223 │ │ │ │ + @ instruction: 0xf8baf224 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - svclt 0x0042f0f3 │ │ │ │ + ldmdalt r6, {r2, r4, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7da6920 │ │ │ │ blmi 0x5f4dc0 │ │ │ │ ldrbtmi r9, [fp], #-2563 @ 0xfffff5fd │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ movwls lr, #22366 @ 0x575e │ │ │ │ blx 0xfe4b3fbe │ │ │ │ @@ -104419,15 +104419,15 @@ │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4633fbb9 │ │ │ │ @ instruction: 0xf10d4604 │ │ │ │ strtmi r0, [r9], -fp, lsl #4 │ │ │ │ @ instruction: 0xf88d4640 │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7dbfc51 │ │ │ │ - cdp2 2, 2, cr15, cr0, cr4, {2} │ │ │ │ + @ instruction: 0xff20f244 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ @@ -104458,15 +104458,15 @@ │ │ │ │ ldrtmi pc, [r3], -r1, lsr #23 @ │ │ │ │ @ instruction: 0xf10d4684 │ │ │ │ strtmi r0, [r0], -sl, lsl #4 │ │ │ │ strbtmi r4, [r4], -r9, lsr #12 │ │ │ │ andgt pc, sl, sp, lsr #17 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ vaba.s8 q15, q10, │ │ │ │ - svclt 0x0000fdd3 │ │ │ │ + svclt 0x0000fed3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ @ instruction: 0x46154b1d │ │ │ │ @@ -104494,15 +104494,15 @@ │ │ │ │ @ instruction: 0xf0020220 │ │ │ │ @ instruction: 0x4633fb75 │ │ │ │ bge 0x107d78 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ @ instruction: 0xe7d7fbbb │ │ │ │ - stc2 2, cr15, [sl, #272] @ 0x110 │ │ │ │ + cdp2 2, 8, cr15, cr10, cr4, {2} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r6, lsl #1 │ │ │ │ blvc 0x971a14 │ │ │ │ @@ -104535,15 +104535,15 @@ │ │ │ │ blx 0x113240e │ │ │ │ @ instruction: 0x460c4633 │ │ │ │ strtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ blx 0x1b34416 │ │ │ │ vaba.s8 q15, q10, q1 │ │ │ │ - svclt 0x0000fd39 │ │ │ │ + svclt 0x0000fe39 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcd638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ @@ -104556,30 +104556,30 @@ │ │ │ │ @ instruction: 0xf8d0be8f │ │ │ │ bl 0x56e500 │ │ │ │ tstle r7, lr, lsl #30 │ │ │ │ @ instruction: 0x0c03eb02 │ │ │ │ svceq 0x0020f1bc │ │ │ │ @ instruction: 0xf1cebf98 │ │ │ │ stmible sl!, {r8, r9}^ │ │ │ │ - cmnpeq r0, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ + msrcs SPSR_f, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq pc, r0, r2, asr #12 │ │ │ │ + cmnpcs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbceq pc, r4, r2, asr #12 │ │ │ │ + adcscs pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [r8, #-60]! @ 0xffffffc4 │ │ │ │ - cmnpeq r0, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ + cdp2 2, 4, cr15, cr0, cr15, {0} │ │ │ │ + msrcs SPSR_f, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq pc, r0, r2, asr #12 │ │ │ │ + cmnpcs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addseq pc, r8, r2, asr #12 │ │ │ │ + addscs pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8, #-60] @ 0xffffffc4 │ │ │ │ + cdp2 2, 3, cr15, cr0, cr15, {0} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcd6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ andeq pc, r7, r2, lsl r0 @ │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ vst2.8 {d2-d5}, [r2], r0 │ │ │ │ @@ -104634,20 +104634,20 @@ │ │ │ │ @ instruction: 0xf1bc448c │ │ │ │ svclt 0x00980f10 │ │ │ │ stmible r9, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [sl], #-162 @ 0xffffff5e │ │ │ │ svclt 0x00182a10 │ │ │ │ bfi r1, ip, (invalid: 20:3) │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsubw.s8 q8, q8, d12 │ │ │ │ + vsubw.s8 q9, q8, d4 │ │ │ │ @ instruction: 0xf6420334 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ subscs r0, r7, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1d79000 │ │ │ │ - svclt 0x0000fe9d │ │ │ │ + svclt 0x0000ffb1 │ │ │ │ movweq pc, #28672 @ 0x7000 @ │ │ │ │ ldmibmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r7, r0, lsr #32 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ andcc fp, r8, pc, ror ip │ │ │ │ ldmdavc pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @@ -104693,15 +104693,15 @@ │ │ │ │ stmdavs r0, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ andcc pc, r2, ip, asr #16 │ │ │ │ andlt r4, r3, r8, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0aa9a04 │ │ │ │ - svclt 0x0000f8dd │ │ │ │ + svclt 0x0000f9f1 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcd8a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ addlt r6, r2, r2, lsl #28 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -104756,19 +104756,19 @@ │ │ │ │ @ instruction: 0xf001b300 │ │ │ │ blcs 0xb738c │ │ │ │ @ instruction: 0xf001d01e │ │ │ │ blcs 0x1373a4 │ │ │ │ @ instruction: 0xf001d02d │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r8} │ │ │ │ @ instruction: 0xf642d00a │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0xbf6c58 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - stc2 1, cr15, [sl, #860]! @ 0x35c │ │ │ │ + mrc2 1, 5, pc, cr14, cr7, {6} │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bllt 0xfeb50820 │ │ │ │ ldrtmi r9, [r0], -ip, lsl #18 │ │ │ │ mcr2 7, 2, pc, cr2, cr7, {7} @ │ │ │ │ strb r8, [r4, ip] │ │ │ │ cdpne 2, 4, cr0, cr8, cr4, {1} │ │ │ │ @@ -104799,20 +104799,20 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98898 │ │ │ │ @ instruction: 0xf64fd0c2 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [fp, #1051]! @ 0x41b │ │ │ │ strtmi r9, [r9], -ip, lsl #20 │ │ │ │ - rsbsne pc, ip, r2, asr #12 │ │ │ │ + rsbscc pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1fb2c1a │ │ │ │ + ldc2 0, cr15, [r0], {243} @ 0xf3 │ │ │ │ svclt 0x0000e7b2 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, lsr #17 │ │ │ │ + mlaseq r4, r8, sl, r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfebca824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ blmi 0x173f4c4 │ │ │ │ @@ -104885,35 +104885,35 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf64fe78a │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r9, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74658 │ │ │ │ andcs pc, r0, r5, asr sp @ │ │ │ │ - cmppne ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ - stc2 1, cr15, [r8], #860 @ 0x35c │ │ │ │ - blx 0x1cb32c0 │ │ │ │ + ldc2 1, cr15, [ip, #860]! @ 0x35c │ │ │ │ + blx 0x1cb32c2 │ │ │ │ bicscs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98a28 │ │ │ │ @ instruction: 0xf64fd0e7 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ @ instruction: 0x46299a19 │ │ │ │ - adcne pc, r4, r2, asr #12 │ │ │ │ + addscc pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfedb2da8 │ │ │ │ + blx 0xff2b2daa │ │ │ │ svclt 0x0000e7d7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - ldrhteq r5, [r4], -r0 │ │ │ │ + eorseq r5, r4, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcdbf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ @ instruction: 0xf1bcd00e │ │ │ │ svclt 0x000c0fe0 │ │ │ │ @@ -104933,15 +104933,15 @@ │ │ │ │ cdp 8, 1, cr4, cr13, cr9, {0} │ │ │ │ stcls 15, cr3, [r2], {112} @ 0x70 │ │ │ │ sbcpl r6, r4, r2, lsl r8 │ │ │ │ smlabbcs r0, r8, r8, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blls 0x125e98 │ │ │ │ - cdp2 0, 15, cr15, cr12, cr9, {5} │ │ │ │ + @ instruction: 0xf810f0aa │ │ │ │ @ instruction: 0xf7f79902 │ │ │ │ svclt 0x0000fcef │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -105022,43 +105022,43 @@ │ │ │ │ svcvs 0x0000e850 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r0, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr4, cr4, {7} │ │ │ │ ldrb r7, [r9, -ip, asr #1]! │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x6f7080 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d732ba │ │ │ │ - @ instruction: 0xf64ffb97 │ │ │ │ + @ instruction: 0xf64ffcab │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdbls ip, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ @ instruction: 0xf64ffc2f │ │ │ │ vrsra.s64 q9, q6, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bls 0x3ac3b4 │ │ │ │ @ instruction: 0xf6424629 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d19, d16, d0[2] │ │ │ │ @ instruction: 0xf0f3002f │ │ │ │ - @ instruction: 0xe7e4f99b │ │ │ │ + strb pc, [r4, pc, lsr #21]! @ │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x1770d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d732cd │ │ │ │ - svclt 0x0000fb6b │ │ │ │ + svclt 0x0000fc7f │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, asr #17 │ │ │ │ + ldrhteq r5, [r4], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrvs 6, 0, r4, cr3, cr13, {0} │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0xf8d34614 │ │ │ │ @@ -105170,19 +105170,19 @@ │ │ │ │ @ instruction: 0xe74adcf6 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x90e6c │ │ │ │ ldmdbls r3, {r4, r5, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f74638 │ │ │ │ andcs pc, r0, fp, lsl fp @ │ │ │ │ - cmppne ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, asr #22 │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ - blx 0x1c3357c │ │ │ │ + blx 0xfe13357e │ │ │ │ stmdacc r5, {r2, fp, ip, pc} │ │ │ │ svclt 0x00982802 │ │ │ │ ldmdale r2!, {r0, r3, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf8030a22 │ │ │ │ b 0x1109a38 │ │ │ │ beq 0xa8f64c │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @@ -105232,43 +105232,43 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98f5c │ │ │ │ @ instruction: 0xf64fd087 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r0, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46319a13 │ │ │ │ - rscsne pc, r8, r2, asr #12 │ │ │ │ + rscscc pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf81af0f3 │ │ │ │ + @ instruction: 0xf92ef0f3 │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - cmppne ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andmi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf9eaf1d7 │ │ │ │ + blx 0x33684 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - ldrsbteq r5, [r4], -r0 │ │ │ │ + eorseq r5, r4, r8, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ vhadd.s8 d27, d30, d11 │ │ │ │ vmull.s , d16, d0[5] │ │ │ │ @ instruction: 0x46912a96 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ cdpne 3, 1, cr9, cr3, cr3, {0} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf64f9305 │ │ │ │ - vbic.i32 d21, #1280 @ 0x00000500 │ │ │ │ + vorr.i32 , #3328 @ 0x00000d00 │ │ │ │ movwls r0, #33571 @ 0x8323 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf0f78300 │ │ │ │ - @ instruction: 0x4604ff9f │ │ │ │ + @ instruction: 0xf0f88300 │ │ │ │ + @ instruction: 0x4604f8b3 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ bvs 0xfe117208 │ │ │ │ stmdbvs r3, {r0, r1, r8, fp, ip, pc} │ │ │ │ streq lr, [r1, #-2594] @ 0xfffff5de │ │ │ │ b 0x11d15a8 │ │ │ │ ldrbeq r0, [r0, -r9, lsl #10] │ │ │ │ strbeq sp, [r9, -fp, lsl #10]! │ │ │ │ @@ -105287,254 +105287,254 @@ │ │ │ │ bls 0x1ed0d4 │ │ │ │ andeq pc, r1, #2 │ │ │ │ andcs fp, r0, #40, 30 @ 0xa0 │ │ │ │ ldrmi fp, [r8, #2866]! @ 0xb32 │ │ │ │ sbchi pc, r5, r0, asr #1 │ │ │ │ @ instruction: 0x4651bbbd │ │ │ │ @ instruction: 0xf0f74620 │ │ │ │ - stmdbls r8, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - @ instruction: 0xf994f0f2 │ │ │ │ + blx 0xfeab33b4 │ │ │ │ stmdble fp!, {r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ @ instruction: 0xe7b91c7e │ │ │ │ cmple pc, sl, asr #10 │ │ │ │ rscsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - movwcs pc, #3421 @ 0xd5d @ │ │ │ │ + movwcs pc, #3697 @ 0xe71 @ │ │ │ │ @ instruction: 0x61264620 │ │ │ │ vrhadd.s8 q11, q7, │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - ubfx pc, r5, #24, #6 │ │ │ │ + strb pc, [r5, r9, ror #26]! @ │ │ │ │ movwls r2, #24632 @ 0x6038 │ │ │ │ - cdp2 1, 1, cr15, cr12, cr8, {6} │ │ │ │ + @ instruction: 0xff30f1c8 │ │ │ │ @ instruction: 0xf8c09b06 │ │ │ │ ldrbmi fp, [r1], -r4, lsr #32 │ │ │ │ orrvs r3, r6, r1, lsl #22 │ │ │ │ movwcs r6, #515 @ 0x203 │ │ │ │ eorsls pc, r0, r0, asr #17 │ │ │ │ cmpvs r3, r8 │ │ │ │ - mcrr2 0, 15, pc, r2, cr7 @ │ │ │ │ + ldc2l 0, cr15, [r6, #-988] @ 0xfffffc24 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ adcvs r8, r5, #140 @ 0x8c │ │ │ │ ldrbmi lr, [r1], -lr, asr #15 │ │ │ │ andls r4, r6, #32, 12 @ 0x2000000 │ │ │ │ - ldc2 0, cr15, [r6, #-988]! @ 0xfffffc24 │ │ │ │ + mcr2 0, 2, pc, cr10, cr7, {7} @ │ │ │ │ @ instruction: 0x46201e73 │ │ │ │ @ instruction: 0xf8c44651 │ │ │ │ @ instruction: 0x61a3b01c │ │ │ │ - ldc2 0, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ + stc2l 0, cr15, [r4, #-988] @ 0xfffffc24 │ │ │ │ ldrmi r9, [r8, #2566]! @ 0xa06 │ │ │ │ adchi pc, r6, r0, asr #1 │ │ │ │ adcsle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf1c82038 │ │ │ │ - movwcs pc, #3571 @ 0xdf3 @ │ │ │ │ + movwcs pc, #3847 @ 0xf07 @ │ │ │ │ vrhadd.s8 d22, d30, d6 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf8c02196 │ │ │ │ movwvs fp, #20516 @ 0x5024 │ │ │ │ strcc lr, [r7, -r0, asr #19] │ │ │ │ @ instruction: 0xf0f73008 │ │ │ │ - @ instruction: 0xe7a9fc19 │ │ │ │ + str pc, [r9, sp, lsr #26]! │ │ │ │ @ instruction: 0x46204651 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movweq pc, #33188 @ 0x81a4 @ │ │ │ │ @ instruction: 0xf0f79309 │ │ │ │ - blls 0x2364e0 │ │ │ │ + blls 0x236930 │ │ │ │ addsmi r9, lr, #28672 @ 0x7000 │ │ │ │ ldrmi sp, [r8, #2069]! @ 0x815 │ │ │ │ tstphi ip, r0, asr #1 @ p-variant is OBSOLETE │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - @ instruction: 0xf92af0f2 │ │ │ │ + blx 0x1033488 │ │ │ │ @ instruction: 0xf1b9e752 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ andlt r9, fp, r4, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mrcne 15, 3, r8, cr3, cr0, {7} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ vqadd.s8 d27, d14, d12 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61a32196 │ │ │ │ @ instruction: 0xf0f79206 │ │ │ │ - bls 0x23609c │ │ │ │ + bls 0x2364ec │ │ │ │ @ instruction: 0xf63f45b8 │ │ │ │ @ instruction: 0xf0c0af35 │ │ │ │ stccs 0, cr8, [r0, #-680] @ 0xfffffd58 │ │ │ │ eorscs sp, r8, r0, ror #1 │ │ │ │ - stc2 1, cr15, [sl, #800]! @ 0x320 │ │ │ │ + cdp2 1, 11, cr15, cr14, cr8, {6} │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdacc r7, {r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andcc r6, r8, r3, asr #4 │ │ │ │ @ instruction: 0xf0f76285 │ │ │ │ - @ instruction: 0xe7cffbd1 │ │ │ │ + strb pc, [pc, r5, ror #25] @ │ │ │ │ stmdals r4, {r0, r2, r3, r4, r6, r8, ip, sp, pc} │ │ │ │ andlt r6, fp, r5, lsr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r0, r0 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - ldc2 0, cr15, [sl], #988 @ 0x3dc │ │ │ │ + stc2l 0, cr15, [lr, #988] @ 0x3dc │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - teqppl r5, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc sp, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8daf0f2 │ │ │ │ + @ instruction: 0xf9eef0f2 │ │ │ │ @ instruction: 0x4620e7b2 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - stc2 0, cr15, [sl], #988 @ 0x3dc │ │ │ │ + ldc2 0, cr15, [lr, #988]! @ 0x3dc │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61632196 │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ @ instruction: 0x61230301 │ │ │ │ - blx 0xfe8b3566 │ │ │ │ + ldc2 0, cr15, [r4], #988 @ 0x3dc │ │ │ │ addsle r2, sp, r0, lsl #26 │ │ │ │ mcrcs 7, 0, lr, cr0, cr11, {5} │ │ │ │ @ instruction: 0xf1b8d17a │ │ │ │ strdle r3, [r9, -pc]! │ │ │ │ @ instruction: 0xf1c82038 │ │ │ │ - movwcs pc, #3425 @ 0xd61 @ │ │ │ │ + movwcs pc, #3701 @ 0xe75 @ │ │ │ │ vrhadd.s8 d22, d30, d6 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ stmib r0, {r1, r2, r4, r7, r8, sp}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf8c03008 │ │ │ │ @ instruction: 0xf0f79028 │ │ │ │ - str pc, [r5, r7, lsl #23] │ │ │ │ + @ instruction: 0xe785fc9b │ │ │ │ teqle r7, r0, lsl #26 │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - stc2l 1, cr15, [ip, #-800] @ 0xfffffce0 │ │ │ │ + cdp2 1, 6, cr15, cr0, cr8, {6} │ │ │ │ bls 0x1489d8 │ │ │ │ tstpeq r1, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcc r6, r8, r7, lsl #4 │ │ │ │ vrhadd.s8 d22, d14, d1 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ tstvs sl, #-2147483611 @ 0x80000025 │ │ │ │ bicsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0f7625a │ │ │ │ - strb pc, [sp, -pc, ror #22]! @ │ │ │ │ + strb pc, [sp, -r3, lsl #25]! @ │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andls r2, r0, #0, 6 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf0f79301 │ │ │ │ - @ instruction: 0x4604fe59 │ │ │ │ + strmi pc, [r4], -sp, ror #30 │ │ │ │ sbcle r2, r7, r0, lsl #16 │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ vrhadd.s8 , q15, q2 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - movwcs pc, #3157 @ 0xc55 @ │ │ │ │ + movwcs pc, #3433 @ 0xd69 @ │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61262196 │ │ │ │ @ instruction: 0xf0f76163 │ │ │ │ - strb pc, [fp, -sp, asr #22] @ │ │ │ │ + strb pc, [fp, -r1, ror #24] @ │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - ldc2 1, cr15, [r4, #-800] @ 0xfffffce0 │ │ │ │ + cdp2 1, 2, cr15, cr8, cr8, {6} │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0f73008 │ │ │ │ - bls 0x175f40 │ │ │ │ + bls 0x176390 │ │ │ │ ldrhtcs lr, [r8], -r4 │ │ │ │ @ instruction: 0xf1c89203 │ │ │ │ - bls 0x176664 │ │ │ │ + bls 0x176ab4 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ movwvs r6, #8711 @ 0x2207 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andslt pc, ip, r0, asr #17 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ tstvs r3, r8 │ │ │ │ - blx 0x9b365e │ │ │ │ + ldc2 0, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [lr, -r1, lsr #30]! │ │ │ │ @ instruction: 0x46031e72 │ │ │ │ vhadd.s8 d25, d14, d1 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ andls r2, r0, #150 @ 0x96 │ │ │ │ - mcr2 0, 0, pc, cr12, cr7, {7} @ │ │ │ │ + @ instruction: 0xff20f0f7 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ svcge 0x0077f43f │ │ │ │ ldrmi r6, [r9, #2691] @ 0xa83 │ │ │ │ svcge 0x0073f47f │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r6], {247} @ 0xf7 │ │ │ │ + ldc2 0, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ strtmi sp, [r3], -ip │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ vshl.s8 d25, d1, d14 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ andls r2, r0, #150 @ 0x96 │ │ │ │ - ldc2l 0, cr15, [r0, #988]! @ 0x3dc │ │ │ │ + @ instruction: 0xff04f0f7 │ │ │ │ ldmiblt r8, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ mvnvs r8, r8, lsl r0 │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - strbt pc, [fp], sp, ror #21 @ │ │ │ │ + strbt pc, [fp], r1, lsl #24 @ │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0x6123b014 │ │ │ │ - blx 0xff8b36e4 │ │ │ │ + blx 0xffdb36e6 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ usat sl, #26, sp, asr #29 │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ vrhadd.s8 , q15, q8 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - @ instruction: 0xf1a4fbd1 │ │ │ │ + @ instruction: 0xf1a4fce5 │ │ │ │ ldmib r4, {r3}^ │ │ │ │ stmib r5, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64f2306 │ │ │ │ - vbic.i32 d21, #5 @ 0x00000005 │ │ │ │ - @ instruction: 0xf0f10123 │ │ │ │ - ldrb pc, [r1, sp, ror #31] @ │ │ │ │ + vorr.i32 , #13 @ 0x0000000d │ │ │ │ + @ instruction: 0xf0f20123 │ │ │ │ + ldrb pc, [r1, r1, lsl #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebce544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ tstls r3, r4, lsl #12 │ │ │ │ - blx 0x1c33748 │ │ │ │ + blx 0xfe13374a │ │ │ │ lsllt r9, r3, #18 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ andpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf8c4430b │ │ │ │ @ instruction: 0xf8a23088 │ │ │ │ andlt r0, r4, sl, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf642bd10 │ │ │ │ - vmvn.i32 d18, #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf642042f │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0xf7850 │ │ │ │ strls r2, [r0], #-563 @ 0xfffffdcd │ │ │ │ - @ instruction: 0xffb0f1d6 │ │ │ │ - eorseq r5, r4, r0, ror #17 │ │ │ │ + @ instruction: 0xf8c4f1d7 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ vnmls.f32 s8, s26, s22 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ blcs 0xe38d8 │ │ │ │ tstcs r2, r4, lsl #30 │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -105547,68 +105547,68 @@ │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ @ instruction: 0xf0a638ff │ │ │ │ - @ instruction: 0xf04ffad3 │ │ │ │ + @ instruction: 0xf04ffbe7 │ │ │ │ andcs r3, r0, #4177920 @ 0x3fc000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vmla.i8 d24, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72096 │ │ │ │ - @ instruction: 0x4604fd55 │ │ │ │ + strmi pc, [r4], -r9, ror #28 │ │ │ │ ands fp, r2, r0, lsr r9 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [ip, #-988]! @ 0xfffffc24 │ │ │ │ + mcr2 0, 4, pc, cr0, cr7, {7} @ │ │ │ │ cmnlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #19 │ │ │ │ stmdbvs r1!, {r0, r1, r5, r7, r9, fp, sp, lr} │ │ │ │ strmi r3, [r8, r1, lsl #4]! │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stmdbcs r0, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a6d0ec │ │ │ │ - strtmi pc, [r0], -r5, asr #21 │ │ │ │ + @ instruction: 0x4620fbd9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ movwcs fp, #32910 @ 0x808e │ │ │ │ @ instruction: 0xf6422101 │ │ │ │ - vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf64c022f │ │ │ │ - @ instruction: 0xf2c07494 │ │ │ │ + vmov.i32 q10, #1024 @ 0x00000400 │ │ │ │ + vhsub.s8 d16, d13, d31 │ │ │ │ + vaddhn.i16 d17, q8, q6 │ │ │ │ movwls r0, #13363 @ 0x3433 │ │ │ │ strmi r9, [r0], r1, lsl #6 │ │ │ │ vhsub.s8 d25, d11, d5 │ │ │ │ - vsubl.s8 q8, d16, d24 │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ strls r0, [r2], #-563 @ 0xfffffdcd │ │ │ │ @ instruction: 0xf6429204 │ │ │ │ - vsubl.s8 q9, d16, d12 │ │ │ │ + vsubl.s8 q10, d16, d4 │ │ │ │ andls r0, r0, #-268435454 @ 0xf0000002 │ │ │ │ - subcs pc, r8, #69206016 @ 0x4200000 │ │ │ │ + submi pc, r0, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xd33dae │ │ │ │ + ldc2 2, cr15, [r2], #-268 @ 0xfffffef4 │ │ │ │ bcc 0x735e0 │ │ │ │ - blx 0x1eb3740 │ │ │ │ + blx 0xfe3b3742 │ │ │ │ blcc 0x735e8 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ blge 0xb1bf0 │ │ │ │ - ldc2l 0, cr15, [sl], #988 @ 0x3dc │ │ │ │ + mcr2 0, 0, pc, cr14, cr7, {7} @ │ │ │ │ eorsle r2, r9, r0, lsl #16 │ │ │ │ - strbcs pc, [r4, -r2, asr #12]! @ │ │ │ │ + ldrbmi pc, [ip, -r2, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ movwcs r6, #35490 @ 0x8aa2 │ │ │ │ @ instruction: 0xf01269a0 │ │ │ │ stmdbvs r6!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf0122172 │ │ │ │ @@ -105623,84 +105623,84 @@ │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ ldrtmi lr, [sl], -fp, lsl #4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andls r9, r4, r6, lsl #6 │ │ │ │ movwls r4, #9792 @ 0x2640 │ │ │ │ strls r9, [r5, #-1289] @ 0xfffffaf7 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffcb3e30 │ │ │ │ + blx 0xffcb3e32 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0f7ab00 │ │ │ │ - @ instruction: 0x4604fcdf │ │ │ │ + @ instruction: 0x4604fdf3 │ │ │ │ bicle r2, fp, r0, lsl #16 │ │ │ │ pop {r1, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a64df0 │ │ │ │ - svclt 0x0000ba41 │ │ │ │ + svclt 0x0000bb55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebce74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72096 │ │ │ │ - smlaltblt pc, r0, r5, ip @ │ │ │ │ + strhlt pc, [r0, #-217] @ 0xffffff27 @ │ │ │ │ andlt r6, r4, r0, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0a6bd10 │ │ │ │ - cmpplt r0, r3, asr #20 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, r7, asr fp @ p-variant is OBSOLETE │ │ │ │ andlt r2, r4, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsl sp │ │ │ │ - @ instruction: 0xf9fef0a6 │ │ │ │ + blx 0x533836 │ │ │ │ strtmi r9, [r2], -r3, lsl #22 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r2], {247} @ 0xf7 │ │ │ │ + ldc2 0, cr15, [r6, #988] @ 0x3dc │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ - blx 0x233850 │ │ │ │ + blx 0x733852 │ │ │ │ andlt r6, r4, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0a6bd10 │ │ │ │ - @ instruction: 0xe7d9f9fb │ │ │ │ + ldrb pc, [r9, pc, lsl #22] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebce7d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ tstle sl, #268435464 @ 0x10000008 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ - blx 0x433884 │ │ │ │ + blx 0x933886 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ stmib sp, {r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0f71300 │ │ │ │ - blx 0xfecb6768 │ │ │ │ + blx 0xfecb6bb8 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf642bd00 │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0xf76e8 │ │ │ │ rsbcs pc, pc, #64, 4 │ │ │ │ - mrrc2 2, 0, pc, r8, cr14 @ │ │ │ │ - ldrshteq r5, [r4], -r0 │ │ │ │ + ldc2l 2, cr15, [r0, #-56]! @ 0xffffffc8 │ │ │ │ + eorseq r5, r4, r8, ror #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed853 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ @@ -105710,15 +105710,15 @@ │ │ │ │ bcs 0x890ac │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r7], -lr, asr #2 │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a6443c │ │ │ │ - b 0x1b5d94 │ │ │ │ + b 0x1b61e4 │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ vcgt.s8 d29, d14, d26 │ │ │ │ vqdmlsl.s , d16, d0[5] │ │ │ │ @ instruction: 0xf10a2796 │ │ │ │ strd r3, [sl], -pc @ │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ @@ -105727,78 +105727,78 @@ │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ blne 0xb6c30c │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f71900 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x776e0 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64287f0 │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vaddl.s8 q10, d16, d12 │ │ │ │ blmi 0x5f77c4 │ │ │ │ andsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xffb33f4a │ │ │ │ - msrcs R8_usr, r2 │ │ │ │ + stc2 2, cr15, [r2, #-56] @ 0xffffffc8 │ │ │ │ + tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r4, r2, asr #12 │ │ │ │ + adcsmi pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s8 q1, q7, │ │ │ │ - @ instruction: 0xf642fbdd │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + @ instruction: 0xf642fcf5 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vshr.s64 d20, d16, #64 │ │ │ │ blmi 0x2b77f8 │ │ │ │ rsbscs pc, sl, #64, 4 │ │ │ │ - blx 0xff4b3f7e │ │ │ │ - msrcs R8_usr, r2 │ │ │ │ + stc2l 2, cr15, [r8], #56 @ 0x38 │ │ │ │ + tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccs pc, r0, r2, asr #12 │ │ │ │ + addsmi pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s8 q1, q7, │ │ │ │ - svclt 0x0000fbc3 │ │ │ │ - eorseq r5, r4, r8, lsl #18 │ │ │ │ + svclt 0x0000fcdb │ │ │ │ + eorseq r5, r4, r0, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - blx 0xfe53407a │ │ │ │ + ldc2 2, cr15, [r2], {63} @ 0x3f │ │ │ │ @ instruction: 0xf0a64606 │ │ │ │ - @ instruction: 0xf645f943 │ │ │ │ + @ instruction: 0xf645fa57 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf04f0396 │ │ │ │ vmla.i8 d16, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ ldmvs ip, {r1, r2, r4, r7, sp} │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00ad45b0 │ │ │ │ rsbsmi r4, r3, #37 @ 0x25 │ │ │ │ blne 0xb8781c │ │ │ │ @ instruction: 0xf106bfb6 │ │ │ │ @ instruction: 0xf10434ff │ │ │ │ stmdbne r4!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ strbmi r4, [fp], -sl, lsr #12 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1f33b9e │ │ │ │ + stc2 0, cr15, [lr], {247} @ 0xf7 │ │ │ │ ldmib r0, {r6, r8, ip, sp, pc}^ │ │ │ │ bvs 0xfe2403e0 │ │ │ │ @ instruction: 0xf17342a2 │ │ │ │ @ instruction: 0xd3250300 │ │ │ │ strle r0, [sl], #-1979 @ 0xfffff845 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -105813,48 +105813,48 @@ │ │ │ │ @ instruction: 0xf0172396 │ │ │ │ @ instruction: 0xf1040f05 │ │ │ │ svclt 0x00140101 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ ldmdavs r8, {r0, r3, r6, r8, r9, fp, ip} │ │ │ │ andlt r4, r3, r8, lsr #8 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrclt 2, 5, APSR_nzcv, cr12, cr15, {1} │ │ │ │ + svclt 0x00bcf23f │ │ │ │ ldrmi r3, [r0, #2056]! @ 0x808 │ │ │ │ and sp, ip, r3, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, r9, fp, sp, lr} │ │ │ │ andcc r4, r8, pc, lsl r3 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x17b3c16 │ │ │ │ + ldc2l 0, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf642e7c8 │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ blmi 0xf790c │ │ │ │ adcscs pc, r5, #64, 4 │ │ │ │ - blx 0x1234092 │ │ │ │ - eorseq r5, r4, r0, lsr #18 │ │ │ │ + mrrc2 2, 0, pc, lr, cr14 @ │ │ │ │ + eorseq r5, r4, r8, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrne 6, 0, r4, cr2, cr0, {4} │ │ │ │ @ instruction: 0xf388fab8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdbeq fp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf000429a │ │ │ │ strmi r8, [lr], -ip, asr #1 │ │ │ │ strmi r2, [r1], r0, lsl #10 │ │ │ │ - @ instruction: 0xf886f0a6 │ │ │ │ + @ instruction: 0xf99af0a6 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x333c7e │ │ │ │ + ldc2 0, cr15, [lr], {247} @ 0xf7 │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ strbteq r6, [r1], r4, lsl #21 │ │ │ │ @ instruction: 0xf014d57c │ │ │ │ eorle r0, r1, r2, lsl #14 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d9d067 │ │ │ │ @ instruction: 0xf8d33060 │ │ │ │ @@ -105862,21 +105862,21 @@ │ │ │ │ rsble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf7d04640 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d0d05b │ │ │ │ vshr.u8 d26, d4, #6 │ │ │ │ @ instruction: 0xf10a3a80 │ │ │ │ @ instruction: 0xf0a60a01 │ │ │ │ - @ instruction: 0x4650f873 │ │ │ │ + ldrbmi pc, [r0], -r7, lsl #19 @ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff5b41f4 │ │ │ │ + blx 0xff5b41f6 │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmvs r9, {r1, r9, sl, lr} │ │ │ │ addsmi r4, r0, #72, 4 @ 0x80000004 │ │ │ │ subsmi sp, r3, #372736 @ 0x5b000 │ │ │ │ andsmi r4, lr, r5, lsl r6 │ │ │ │ rsbsle r2, pc, r0, lsl #20 │ │ │ │ @@ -105896,32 +105896,32 @@ │ │ │ │ blx 0xfe0b62c8 │ │ │ │ ldmdble pc, {r0, r1, r5, r7, r8, sl, lr}^ @ │ │ │ │ @ instruction: 0xf04f1935 │ │ │ │ stmdals r3, {fp} │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0f78004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bvs 0xfe12bd00 │ │ │ │ @ instruction: 0x06d24317 │ │ │ │ stmdbls r6, {r0, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andcs r4, r2, #70254592 @ 0x4300000 │ │ │ │ strtmi r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ streq pc, [r2, -r7, asr #32] │ │ │ │ blx 0xff635980 │ │ │ │ @ instruction: 0xf04fe7d7 │ │ │ │ @ instruction: 0xf0a60a01 │ │ │ │ - @ instruction: 0x4650f81b │ │ │ │ + ldrbmi pc, [r0], -pc, lsr #18 @ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ beq 0xb3ae4 │ │ │ │ - @ instruction: 0xf80cf0a6 │ │ │ │ + @ instruction: 0xf920f0a6 │ │ │ │ andlt r4, r9, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdmi r8, [lr], -r0 │ │ │ │ bne 0x1cc9274 │ │ │ │ @@ -105938,40 +105938,40 @@ │ │ │ │ @ instruction: 0xf007bf54 │ │ │ │ @ instruction: 0xf0470707 │ │ │ │ vabd.s8 d16, d14, d1 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x463a2396 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ vqshl.s64 d4, d16, d15 │ │ │ │ - strb pc, [r4, -r3, asr #27]! @ │ │ │ │ + strb pc, [r4, -r3, asr #29]! @ │ │ │ │ strb r9, [r7, r7, lsl #26]! │ │ │ │ beq 0xf3b54 │ │ │ │ @ instruction: 0xf642e7ef │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0xf7ae8 │ │ │ │ sbccs pc, lr, #64, 4 │ │ │ │ - blx 0x16b426c │ │ │ │ - eorseq r5, r4, r0, lsr r9 │ │ │ │ + blx 0x1cb426e │ │ │ │ + eorseq r5, r4, r8, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcec40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ andle r2, r3, r1, lsl #16 │ │ │ │ svclt 0x00182802 │ │ │ │ andle r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf83cf212 │ │ │ │ + @ instruction: 0xf954f212 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ svclt 0x0000fcc3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r4, r4, asr #28 │ │ │ │ @@ -105982,20 +105982,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x468087f0 │ │ │ │ vmin.s8 d20, d30, d2 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ @ instruction: 0xf6452696 │ │ │ │ vabdl.s8 q9, d16, d0 │ │ │ │ - @ instruction: 0xf0a50796 │ │ │ │ - strcs pc, [r0, #-4003] @ 0xfffff05d │ │ │ │ + @ instruction: 0xf0a60796 │ │ │ │ + strcs pc, [r0, #-2231] @ 0xfffff749 │ │ │ │ strbmi r4, [r2], -r1, lsl #13 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9f0f0f7 │ │ │ │ + blx 0x1b3eb2 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldrmi r2, [r0, #774] @ 0x306 │ │ │ │ movweq lr, #15221 @ 0x3b75 │ │ │ │ @ instruction: 0xf8dcd33e │ │ │ │ b 0xafbbac │ │ │ │ @ instruction: 0xf0330301 │ │ │ │ @@ -106005,29 +106005,29 @@ │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ cmnplt r8, #2768 @ p-variant is OBSOLETE @ 0xad0 │ │ │ │ bl 0xfe991df0 │ │ │ │ subsmi r0, r1, #8, 6 @ 0x20000000 │ │ │ │ eorle r4, r6, #-1342177272 @ 0xb0000008 │ │ │ │ @ instruction: 0xf1b92001 │ │ │ │ strdle r3, [r0, #255] @ 0xff │ │ │ │ - @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0a69003 │ │ │ │ + stmdals r3, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldmib ip, {r0, r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r2, r2, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ @ instruction: 0xf102d2f0 │ │ │ │ strb r0, [r8, r1, lsl #16] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - @ instruction: 0xf0a5d1eb │ │ │ │ - vmax.f32 d31, d14, d29 │ │ │ │ + @ instruction: 0xf0a6d1eb │ │ │ │ + vadd.i8 , q7, │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0x46422096 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f74500 │ │ │ │ - strhlt pc, [r8, #-145] @ 0xffffff6f @ │ │ │ │ + smlalbtlt pc, r8, r5, sl @ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ bl 0xfeab1a54 │ │ │ │ ldr r0, [r0, r2, lsl #16]! │ │ │ │ ldrb r2, [r4, r0] │ │ │ │ ldrb r4, [r5, r8, asr #12] │ │ │ │ str fp, [r5, r1, lsl #2] │ │ │ │ @@ -106035,56 +106035,56 @@ │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebced84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf0a54616 │ │ │ │ - vmax.f32 d31, d14, d1 │ │ │ │ + @ instruction: 0xf0a64616 │ │ │ │ + vtst.8 d31, d14, d5 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r5, r9, fp, ip} │ │ │ │ ldmdale r5!, {r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x46112210 │ │ │ │ @ instruction: 0xff62f7ff │ │ │ │ ldm r4, {r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ - @ instruction: 0xf0a5000f │ │ │ │ - @ instruction: 0x4628feff │ │ │ │ + @ instruction: 0xf0a6000f │ │ │ │ + @ instruction: 0x4628f813 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - cdp2 0, 15, cr15, cr4, cr5, {5} │ │ │ │ + @ instruction: 0xf808f0a6 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stc2 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ mvncs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x99c68 │ │ │ │ @ instruction: 0xf64fd0f4 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [sp, #1051]! @ 0x41b │ │ │ │ @ instruction: 0xf6424631 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf0f2002f │ │ │ │ - @ instruction: 0xe7e5f995 │ │ │ │ - cmppne ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strb pc, [r5, r9, lsr #21]! @ │ │ │ │ + cmppcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andscc pc, ip, r2, asr #12 │ │ │ │ + andspl pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbccs r4, lr, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf958f20e │ │ │ │ - eorseq r5, r4, r0, asr #18 │ │ │ │ + blx 0x1cb446c │ │ │ │ + eorseq r5, r4, r8, lsr fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdbmi r5, {r3, r7, r9, sl, lr}^ │ │ │ │ ldmdbeq sp, {r1, r2, r3, r7, ip, sp, pc} │ │ │ │ tstls sp, r9, lsl #16 │ │ │ │ @@ -106161,23 +106161,23 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmiavs r4!, {r1, r2, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldm r4, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strcc r2, [r8], #-895 @ 0xfffffc81 │ │ │ │ ldrsbeq lr, [pc, #-132] @ 0x77d00 │ │ │ │ andcs lr, r0, r9, asr #15 │ │ │ │ - cmppne ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ - blx 0xfecb44f4 │ │ │ │ - @ instruction: 0xf878f243 │ │ │ │ + blx 0xff1b44f6 │ │ │ │ + @ instruction: 0xf978f243 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r8, asr r9 │ │ │ │ + eorseq r5, r4, r0, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcefb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ streq pc, [r7], #-2 │ │ │ │ movweq pc, #28706 @ 0x7022 @ │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ @@ -106208,15 +106208,15 @@ │ │ │ │ blmi 0x248a6c │ │ │ │ blls 0x1d1e98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf824f243 │ │ │ │ + @ instruction: 0xf924f243 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r5, r4, lsl r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ @@ -106259,25 +106259,25 @@ │ │ │ │ b 0x1088728 │ │ │ │ strb r4, [r5, r1, lsl #6] │ │ │ │ stmdavs fp, {r1, r3, fp, sp, lr}^ │ │ │ │ strmi lr, [r8], -r2, asr #15 │ │ │ │ blx 0x1835f02 │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ @ instruction: 0x2000e7bc │ │ │ │ - cmppne ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf9ecf1d6 │ │ │ │ + blx 0xb467e │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff9903 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ str r4, [r9, fp, lsl #12]! │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r8, ror #18 │ │ │ │ + eorseq r5, r4, r0, ror #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, lsl r9 │ │ │ │ mcrvs 6, 1, r4, cr10, cr14, {0} │ │ │ │ @ instruction: 0xf8d29808 │ │ │ │ @@ -106323,21 +106323,21 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8c7c │ │ │ │ blx 0x234000 │ │ │ │ blx 0xa3480c │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b44318 │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x1784d4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d612db │ │ │ │ - svclt 0x0000f96d │ │ │ │ + svclt 0x0000fa81 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r4, ror r9 │ │ │ │ + eorseq r5, r4, ip, ror #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, lsl r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106377,28 +106377,28 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8d54 │ │ │ │ blx 0x2340d8 │ │ │ │ blx 0xa348e4 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ addlt r4, r0, #24, 6 @ 0x60000000 │ │ │ │ @ instruction: 0xf642e7c2 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x3385ac │ │ │ │ sbcsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - @ instruction: 0xf900f1d6 │ │ │ │ + blx 0x5b4854 │ │ │ │ ldr r8, [r5, r8, lsl #16]! │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ addlt pc, r0, #1296 @ 0x510 │ │ │ │ @ instruction: 0xf851e7ae │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ str r2, [r9, pc]! │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, lsl #19 │ │ │ │ + eorseq r5, r4, r8, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd8 │ │ │ │ @ instruction: 0xf645461a │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ umulllt r0, r7, r6, r3 │ │ │ │ @@ -106414,15 +106414,15 @@ │ │ │ │ @ instruction: 0x2c00d90c │ │ │ │ blls 0x3ac270 │ │ │ │ tstcs r0, r1 │ │ │ │ andlt r6, r7, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - orreq pc, ip, #72351744 @ 0x4500000 │ │ │ │ + orrcs pc, r4, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ tstls r3, r8, lsl #12 │ │ │ │ @ instruction: 0xf8d39205 │ │ │ │ movwls r3, #16684 @ 0x412c │ │ │ │ @ instruction: 0xf9d6f7ff │ │ │ │ stmdbls r3, {r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -106445,30 +106445,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5a59c0d │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf0a89400 │ │ │ │ - andcs pc, r0, r9, lsl #22 │ │ │ │ - msrcs R8_usr, r2 │ │ │ │ + andcs pc, r0, sp, lsl ip @ │ │ │ │ + tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ eorcc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf876f1d6 │ │ │ │ - mrrccc 6, 4, pc, r4, cr2 @ │ │ │ │ + @ instruction: 0xf98af1d6 │ │ │ │ + mcrrpl 6, 4, pc, ip, cr2 @ │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x77f18 │ │ │ │ - msrcs R8_usr, r2 │ │ │ │ + tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andcs r7, r0, r3, asr r2 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf866f1d6 │ │ │ │ - eorseq r5, r4, r0, lsr #19 │ │ │ │ - eorseq r5, r4, ip, lsl #19 │ │ │ │ + @ instruction: 0xf97af1d6 │ │ │ │ + mlaseq r4, r8, fp, r5 │ │ │ │ + eorseq r5, r4, r4, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vmull.s8 q9, d16, d0 │ │ │ │ @ instruction: 0x46150c96 │ │ │ │ addlt r4, r6, sl, lsl r6 │ │ │ │ @@ -106480,16 +106480,16 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r6, {r0, r8, r9, sp} │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ ldmdacc r0, {r0, r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0a89400 │ │ │ │ - @ instruction: 0xf645fac3 │ │ │ │ - vsubw.s8 q8, q8, d12 │ │ │ │ + @ instruction: 0xf645fbd7 │ │ │ │ + vsubw.s8 q9, q8, d4 │ │ │ │ bl 0x138f60 │ │ │ │ strmi r0, [r8], -r2, lsl #7 │ │ │ │ andls r9, r5, #-1073741824 @ 0xc0000000 │ │ │ │ ldrdcc pc, [ip, -r3]! │ │ │ │ @ instruction: 0xf7ff9304 │ │ │ │ blls 0x1b67e8 │ │ │ │ andmi r9, r3, #49152 @ 0xc000 │ │ │ │ @@ -106509,28 +106509,28 @@ │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andlt r4, r6, r8, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x2f87bc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - @ instruction: 0xf1d5322e │ │ │ │ - @ instruction: 0xf642fff9 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf1d6322e │ │ │ │ + @ instruction: 0xf642f90d │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0x140320 │ │ │ │ subscc pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xffeaf1d5 │ │ │ │ - eorseq r5, r4, r0, lsr #19 │ │ │ │ - eorseq r5, r4, r4, asr #19 │ │ │ │ + @ instruction: 0xf8fef1d6 │ │ │ │ + mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcf538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [fp], -r8, lsl #4 │ │ │ │ vmovvs r3, s4 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106552,15 +106552,15 @@ │ │ │ │ umulllt r2, r4, r6, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r7, {r0, r8, r9, sp} │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xd34648 │ │ │ │ + blx 0x123464a │ │ │ │ andls r4, r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7ff9102 │ │ │ │ ldmib sp, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0101202 │ │ │ │ tstle r5, r4, lsl #30 │ │ │ │ biceq pc, r0, #192, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -106587,30 +106587,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf6458ff0 │ │ │ │ vmlsl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0x460e0a96 │ │ │ │ @ instruction: 0xf0a54605 │ │ │ │ - @ instruction: 0xf04ffaeb │ │ │ │ + @ instruction: 0xf04ffbff │ │ │ │ @ instruction: 0xf8da0900 │ │ │ │ strbmi r2, [fp], -r8 │ │ │ │ andeq pc, ip, fp, lsl #2 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ b 0x1a0849c │ │ │ │ strtmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0f69600 │ │ │ │ - @ instruction: 0x4604fd31 │ │ │ │ + strmi pc, [r4], -r5, asr #28 │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -fp, asr #12 │ │ │ │ stmdbvs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r6, #-984] @ 0xfffffc28 │ │ │ │ + mrc2 0, 2, pc, cr10, cr6, {7} │ │ │ │ @ instruction: 0xf10b4607 │ │ │ │ movwls r0, #8972 @ 0x230c │ │ │ │ - teqppl r5, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + cmppvc sp, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ msreq CPSR_xc, #192, 4 │ │ │ │ ldmib r4, {r0, r1, r8, r9, ip, pc}^ │ │ │ │ andcs r3, r0, r4, lsl #4 │ │ │ │ ldrdgt lr, [r6, -r4] │ │ │ │ ldrmi r4, [lr], fp, lsr #5 │ │ │ │ bleq 0xb4a50 │ │ │ │ strbmi sp, [r6, #-804]! @ 0xfffffcdc │ │ │ │ @@ -106621,52 +106621,52 @@ │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uqasxmi fp, r2, r8 │ │ │ │ andcc r4, r1, #32, 8 @ 0x20000000 │ │ │ │ bl 0xfe9008b0 │ │ │ │ sbcsmi r0, sl, lr, lsl #4 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - b 0xfe7b4d80 │ │ │ │ + bl 0xfedb4d80 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ adcle r2, r5, r0, lsl #30 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #18 │ │ │ │ - ldc2 0, cr15, [r0, #-984] @ 0xfffffc28 │ │ │ │ + mcr2 0, 1, pc, cr4, cr6, {7} @ │ │ │ │ ldrb r4, [r0, r7, lsl #12] │ │ │ │ @ instruction: 0xf8da1ae8 │ │ │ │ bl 0x19044ec │ │ │ │ @ instruction: 0xf1c30242 │ │ │ │ sbcsmi r0, r8, r0, lsr #28 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {5} │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ blx 0x89fb6 │ │ │ │ strb pc, [fp, r8] @ │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - blx 0xff8348e0 │ │ │ │ + blx 0xffd348e2 │ │ │ │ @ instruction: 0xf1a49903 │ │ │ │ - @ instruction: 0xf0f00008 │ │ │ │ - ldrb pc, [r3, r1, lsl #30] @ │ │ │ │ + @ instruction: 0xf0f10008 │ │ │ │ + bfi pc, r5, #16, #4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addmi fp, r8, #135 @ 0x87 │ │ │ │ adcshi pc, sp, r0, lsl #4 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0c0428b │ │ │ │ @ instruction: 0xf00280ce │ │ │ │ ldrmi r0, [r7], -r0, asr #7 │ │ │ │ @ instruction: 0xf0002b80 │ │ │ │ @ instruction: 0x460480bb │ │ │ │ - blx 0x17b47e4 │ │ │ │ + blx 0x1cb47e6 │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ bleq 0x2b45b8 │ │ │ │ b 0x1927cc │ │ │ │ b 0x19b9570 │ │ │ │ andsle r0, pc, r3, lsl #10 │ │ │ │ bleq 0x10b4608 │ │ │ │ @@ -106688,51 +106688,51 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strbne pc, [r4, lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf7ff464e │ │ │ │ @ instruction: 0xf64fff15 │ │ │ │ - vbic.i32 d21, #1280 @ 0x00000500 │ │ │ │ + vorr.i32 , #3328 @ 0x00000d00 │ │ │ │ movwls r0, #13091 @ 0x3323 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f65900 │ │ │ │ - strmi pc, [r2], sp, ror #24 │ │ │ │ + strmi pc, [r2], r1, lsl #27 │ │ │ │ eorsle r2, sl, r0, lsl #16 │ │ │ │ mlacs r8, r0, r8, pc @ │ │ │ │ vmvn.i32 d20, #-1459617792 @ 0xa9000000 │ │ │ │ tstmi r6, #128, 4 │ │ │ │ - blx 0x1b349c8 │ │ │ │ + blx 0x20349ca │ │ │ │ ldrdeq lr, [r4, -sl] │ │ │ │ @ instruction: 0x2018f8da │ │ │ │ @ instruction: 0xf17142a0 │ │ │ │ movwle r0, #28928 @ 0x7100 │ │ │ │ teqle lr, #1342177289 @ 0x50000009 │ │ │ │ @ instruction: 0xf1aa9903 │ │ │ │ @ instruction: 0xf0f00008 │ │ │ │ - ldrb pc, [sp, r3, lsl #29] @ │ │ │ │ + bfi pc, r7, (invalid: 31:29) @ │ │ │ │ ldrbmi r1, [r0], -r1, ror #28 │ │ │ │ andsne pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca4639 │ │ │ │ andls r9, r4, #28 │ │ │ │ - @ instruction: 0xf952f0f6 │ │ │ │ + blx 0x1a349fc │ │ │ │ addsmi r9, r5, #4, 20 @ 0x4000 │ │ │ │ ldrsbtcs sp, [r8], -r0 │ │ │ │ ldrdvc pc, [r8], -sl @ │ │ │ │ @ instruction: 0xf1c79203 │ │ │ │ - bls 0x17728c │ │ │ │ + bls 0x1776dc │ │ │ │ andvs r1, r2, #27392 @ 0x6b00 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c06307 │ │ │ │ andcc r9, r8, ip, lsl r0 │ │ │ │ andsls pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf0f66103 │ │ │ │ - @ instruction: 0xf1bbf939 │ │ │ │ + @ instruction: 0xf1bbfa4d │ │ │ │ addsle r0, r8, r0, lsl #30 │ │ │ │ blcs 0x9f274 │ │ │ │ @ instruction: 0xf46fbf0c │ │ │ │ @ instruction: 0xf04f6308 │ │ │ │ @ instruction: 0xe78933ff │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r2, r7, r0 │ │ │ │ @@ -106741,38 +106741,38 @@ │ │ │ │ movwls r2, #21249 @ 0x5301 │ │ │ │ stclne 7, cr14, [sl], #-592 @ 0xfffffdb0 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andscs pc, r0, sl, asr #17 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ andscs pc, r4, sl, asr #17 │ │ │ │ - @ instruction: 0xf916f0f6 │ │ │ │ + blx 0xb34a74 │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0075f43f │ │ │ │ @ instruction: 0xf642e7da │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x438774 │ │ │ │ rscsne pc, pc, #64, 4 │ │ │ │ - ldc2 2, cr15, [r2], {13} │ │ │ │ - msrcs R8_usr, r2 │ │ │ │ + stc2 2, cr15, [sl, #-52]! @ 0xffffffcc │ │ │ │ + tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccc pc, r0, r2, asr #12 │ │ │ │ + addspl pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vhsub.s8 d2, d13, d2 │ │ │ │ - @ instruction: 0xf642fc05 │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + @ instruction: 0xf642fd1d │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0xf87a8 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xffeb4f2a │ │ │ │ - ldrsbteq r5, [r4], -r4 │ │ │ │ + ldc2 2, cr15, [r0, #-52] @ 0xffffffcc │ │ │ │ + eorseq r5, r4, ip, asr #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ mvnne pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi fp, [lr], -r4, lsl #1 │ │ │ │ @@ -106783,69 +106783,69 @@ │ │ │ │ beq 0xb4864 │ │ │ │ ldrbmi r4, [r3], -r9, lsr #16 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ b 0x292a28 │ │ │ │ strls r0, [r0], #-1029 @ 0xfffffbfb │ │ │ │ strtmi r0, [r2], -sp, lsr #3 │ │ │ │ stmdbeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xfeeb4b1e │ │ │ │ + stc2l 0, cr15, [ip], {246} @ 0xf6 │ │ │ │ ldmdavs fp!, {r7, r8, ip, sp, pc}^ │ │ │ │ streq lr, [r9], #-2980 @ 0xfffff45c │ │ │ │ sbcsmi r3, ip, r8, lsr #32 │ │ │ │ andeq pc, r4, r6, lsl #22 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, r2, lsr #12 │ │ │ │ strls r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ @ instruction: 0xf0f64815 │ │ │ │ - teqplt r8, fp @ @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, pc, lsr #25 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt sl, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bfi r6, r9, #1, #5 │ │ │ │ b 0x1a78e54 │ │ │ │ eorscc r0, r0, r5, lsl #10 │ │ │ │ - blx 0xfe1b4eb8 │ │ │ │ + blx 0xfe6b4eba │ │ │ │ andvs r4, r5, #12, 18 @ 0x30000 │ │ │ │ eorge pc, r4, r0, asr #17 │ │ │ │ bls 0x232ea8 │ │ │ │ andls r3, r3, r8 │ │ │ │ - @ instruction: 0xf88cf0f6 │ │ │ │ + @ instruction: 0xf9a0f0f6 │ │ │ │ strb r9, [r5, r3, lsl #16]! │ │ │ │ - msrcs R8_usr, r2 │ │ │ │ + tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcscc pc, r0, r2, asr #12 │ │ │ │ + sbcpl pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vqsub.s8 d3, d29, d21 │ │ │ │ - svclt 0x0000fb8b │ │ │ │ + svclt 0x0000fca3 │ │ │ │ addseq lr, r6, #240, 2 @ 0x3c │ │ │ │ - eorseq r5, r4, r4, ror #19 │ │ │ │ + ldrsbteq r5, [r4], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ umaalmi pc, r0, sp, r8 @ │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - cdpcs 8, 0, cr15, cr0, cr15, {6} │ │ │ │ + @ instruction: 0x2e00f9e3 │ │ │ │ @ instruction: 0xf645d063 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vcge.s8 d16, d30, d6 │ │ │ │ vmull.s , d16, d0[5] │ │ │ │ vpmin.s8 d18, d30, d6 │ │ │ │ vbic.i16 d19, #3072 @ 0x0c00 │ │ │ │ @ instruction: 0xf6422b96 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ @ instruction: 0xf8d3022f │ │ │ │ @ instruction: 0xf04f9008 │ │ │ │ @ instruction: 0xf8cd38ff │ │ │ │ andls sl, r5, #8 │ │ │ │ usada8eq sl, sp, r0, lr │ │ │ │ @ instruction: 0xf1b8d47f │ │ │ │ @ instruction: 0xf0003fff │ │ │ │ @@ -106853,63 +106853,63 @@ │ │ │ │ ldrbmi r4, [r2], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7fb2000 │ │ │ │ @ instruction: 0xf8dbfda7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ strtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x46524639 │ │ │ │ - blx 0xfe7b5142 │ │ │ │ + ldc2 2, cr15, [ip], {57} @ 0x39 │ │ │ │ @ instruction: 0xd12d4550 │ │ │ │ ldrbmi r4, [r5], #-1111 @ 0xfffffba9 │ │ │ │ @ instruction: 0x060aebb6 │ │ │ │ b 0x2ec9b8 │ │ │ │ movwcs r0, #2565 @ 0xa05 │ │ │ │ ldrbmi r9, [r2], -r2, lsl #16 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ - blx 0x7b4c56 │ │ │ │ + ldc2 0, cr15, [r0], #-984 @ 0xfffffc28 │ │ │ │ bvs 0xfe0e5680 │ │ │ │ strble r0, [r4, #-1800] @ 0xfffff8f8 │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ svclt 0x002842b3 │ │ │ │ @ instruction: 0x469a4633 │ │ │ │ bicle r2, sl, r0, lsl #24 │ │ │ │ ldrble r0, [sl], #-1995 @ 0xfffff835 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ @ instruction: 0xf8dbd077 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ tstls r1, r0, asr #12 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #8 │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - blx 0x18b519e │ │ │ │ + stc2l 2, cr15, [r0], #-228 @ 0xffffff1c │ │ │ │ sbcsle r4, r1, r0, asr r5 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ vmax.s q2, , q0 │ │ │ │ - @ instruction: 0xf0a5f8b3 │ │ │ │ - @ instruction: 0x4630f87d │ │ │ │ + @ instruction: 0xf0a5f9b3 │ │ │ │ + @ instruction: 0x4630f991 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf892f0a5 │ │ │ │ + @ instruction: 0xf9a6f0a5 │ │ │ │ mulls r4, r8, r9 │ │ │ │ - @ instruction: 0xf856f0a5 │ │ │ │ + @ instruction: 0xf96af0a5 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #16 │ │ │ │ strmi r9, [r3], -r1 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf0f69802 │ │ │ │ - ldrdlt pc, [r0, -fp]! │ │ │ │ + msrlt LR_irq, pc │ │ │ │ @ instruction: 0xf0a59004 │ │ │ │ - stmdals r4, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a5e7b9 │ │ │ │ - @ instruction: 0xf04ff85b │ │ │ │ + @ instruction: 0xf04ff96f │ │ │ │ @ instruction: 0xf1b836ff │ │ │ │ ldrshle r3, [r3, #255] @ 0xff │ │ │ │ - @ instruction: 0xf854f0a5 │ │ │ │ + @ instruction: 0xf968f0a5 │ │ │ │ andlt r4, r7, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ @@ -106924,24 +106924,24 @@ │ │ │ │ blvs 0xfe500bfc │ │ │ │ @ instruction: 0x4629b1ba │ │ │ │ @ instruction: 0xf8db4790 │ │ │ │ ldrbmi r1, [r2], -r0 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #8 │ │ │ │ stc 7, cr15, [r6], {151} @ 0x97 │ │ │ │ stmdals r5, {r1, r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - vrhadd.s d2, d12, d1 │ │ │ │ - strmi pc, [r0], r7, lsl #30 │ │ │ │ + vrhadd.s d2, d13, d1 │ │ │ │ + strmi pc, [r0], r7, lsl #16 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x005bf47f │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x4628e79d │ │ │ │ @ instruction: 0x4628e7d9 │ │ │ │ stmdals r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmax.s d4, d12, d17 │ │ │ │ - @ instruction: 0x4680fef7 │ │ │ │ + @ instruction: 0x4680fff7 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x007ff47f │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcfbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @@ -107122,15 +107122,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf900f242 │ │ │ │ + blx 0xb5598 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcfe9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ @@ -107145,15 +107145,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8d2f242 │ │ │ │ + @ instruction: 0xf9d2f242 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ ldrmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0xf89d3810 │ │ │ │ strls r2, [r1], #-4 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ @@ -107287,16 +107287,16 @@ │ │ │ │ blls 0x1d2f70 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmla.f32 d27, d1, d0 │ │ │ │ - svclt 0x0000ffb5 │ │ │ │ + vmla.f32 d27, d2, d0 │ │ │ │ + svclt 0x0000f8b5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bbb5 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bbdd │ │ │ │ @@ -107563,15 +107563,15 @@ │ │ │ │ ldmib sp, {r0, r1, r2, r3}^ │ │ │ │ stm sp, {r3, r8} │ │ │ │ @ instruction: 0xf5ab0003 │ │ │ │ stmdbls r5, {r3, ip, lr} │ │ │ │ movwcs lr, #2526 @ 0x9de │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ @ instruction: 0xe7d4fa75 │ │ │ │ - stc2 2, cr15, [lr, #260] @ 0x104 │ │ │ │ + cdp2 2, 8, cr15, cr14, cr1, {2} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd0580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ @@ -113592,20 +113592,20 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x7f19c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2ee798 │ │ │ │ + b 0x2ee998 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd63b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xfeabb9b4 │ │ │ │ + blx 0xff0bb9b6 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @@ -113673,68 +113673,68 @@ │ │ │ │ ldrtcc pc, [r8], #-2240 @ 0xfffff740 @ │ │ │ │ cmpeq fp, #311296 @ 0x4c000 │ │ │ │ cdpcc 8, 12, cr15, cr0, cr0, {6} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - andcs pc, r0, r5, asr #12 │ │ │ │ + rscscc pc, r8, r5, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - stclt 0, cr15, [r2, #784] @ 0x310 │ │ │ │ + cdplt 0, 9, cr15, cr6, cr4, {6} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf645b082 │ │ │ │ - vabal.s8 q9, d0, d0 │ │ │ │ + vshl.s64 , q12, #0 │ │ │ │ tstcs fp, #52, 10 @ 0xd000000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ strmi r0, [r0], pc, lsr #4 │ │ │ │ - @ instruction: 0xffeaf0c4 │ │ │ │ + @ instruction: 0xf8fef0c5 │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - sbcseq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbcscs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf6429300 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ movtcs r0, #8495 @ 0x212f │ │ │ │ - @ instruction: 0xf0c44606 │ │ │ │ - @ instruction: 0xf105ffdb │ │ │ │ + @ instruction: 0xf0c54606 │ │ │ │ + @ instruction: 0xf105f8ef │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64e234d │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ vhsub.s8 d16, d13, d30 │ │ │ │ - vsra.s64 d20, d8, #64 │ │ │ │ - @ instruction: 0xf0c40133 │ │ │ │ - @ instruction: 0xf105ffcb │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ + @ instruction: 0xf0c50133 │ │ │ │ + @ instruction: 0xf105f8df │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64e2315 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ - @ instruction: 0xf0c4012e │ │ │ │ - @ instruction: 0xf106ffbb │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ + @ instruction: 0xf0c5012e │ │ │ │ + @ instruction: 0xf106f8cf │ │ │ │ strmi r0, [r0], r0, asr #5 │ │ │ │ msrpl (UNDEF: 101), r1 │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c14638 │ │ │ │ - ldrtmi pc, [r8], -r1, asr #24 @ │ │ │ │ + @ instruction: 0x4638fd55 │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c02206 │ │ │ │ - movwcs pc, #2823 @ 0xb07 @ │ │ │ │ + movwcs pc, #3099 @ 0xc1b @ │ │ │ │ @ instruction: 0x36c44619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ adcvc pc, r1, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - ldc2 0, cr15, [r4], {194} @ 0xc2 │ │ │ │ + stc2 0, cr15, [r8, #776]! @ 0x308 │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ vmvn.i32 d20, #3328 @ 0x00000d00 │ │ │ │ vhsub.s8 d16, d0, d7 │ │ │ │ vrsra.s64 d20, d1, #64 │ │ │ │ strbvs r0, [r2, #776]! @ 0x308 │ │ │ │ vmax.s8 q11, , │ │ │ │ @@ -113763,33 +113763,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2 1, cr15, [sl], #-800 @ 0xfffffce0 │ │ │ │ + stc2l 1, cr15, [lr, #-800] @ 0xfffffce0 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - tstpmi ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vmax.s32 d4, d10, d24 │ │ │ │ - @ instruction: 0xf64dfbd3 │ │ │ │ - vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64dfce3 │ │ │ │ + vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ stmdacs r0, {r4, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - eormi pc, r0, r2, asr #12 │ │ │ │ + andsvs pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2l 1, cr15, [lr], {199} @ 0xc7 │ │ │ │ - @ instruction: 0xf0c44606 │ │ │ │ - strmi pc, [r5], -r5, ror #31 │ │ │ │ + ldc2l 1, cr15, [r2, #796]! @ 0x31c │ │ │ │ + @ instruction: 0xf0c54606 │ │ │ │ + @ instruction: 0x4605f8f9 │ │ │ │ @ instruction: 0xf1c84620 │ │ │ │ - ldrtmi pc, [r0], -r3, ror #26 @ │ │ │ │ - mcrr2 1, 12, pc, lr, cr0 @ │ │ │ │ + @ instruction: 0x4630fe77 │ │ │ │ + stc2l 1, cr15, [r2, #-768]! @ 0xfffffd00 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd66b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -113810,21 +113810,21 @@ │ │ │ │ ldrtmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ stmdals r0, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0084621 │ │ │ │ addmi pc, sp, #268 @ 0x10c │ │ │ │ addmi fp, r6, #8, 30 │ │ │ │ @ instruction: 0xf642d0de │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d20, d0, d0[0] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0xff5d8 │ │ │ │ vhsub.s8 q1, q11, q8 │ │ │ │ - svclt 0x0000fce1 │ │ │ │ - ldrsbteq r5, [r4], -r4 │ │ │ │ + svclt 0x0000fdf9 │ │ │ │ + eorseq r5, r4, ip, asr #27 │ │ │ │ @ instruction: 0xf413694b │ │ │ │ mrsle r3, ELR_hyp │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ teqlt r1, ip, asr r3 │ │ │ │ bicscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -113835,173 +113835,173 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c15 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c43410 │ │ │ │ - @ instruction: 0x4606febd │ │ │ │ + @ instruction: 0x4606ffd1 │ │ │ │ strls r2, [r0], #-834 @ 0xfffffcbe │ │ │ │ - sbcseq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbcscs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - cdp2 0, 11, cr15, cr0, cr4, {6} │ │ │ │ + @ instruction: 0xffc4f0c4 │ │ │ │ adcspl pc, ip, r6, asr #17 │ │ │ │ tstlt fp, fp, ror #16 │ │ │ │ addscc pc, ip, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r4, lsr sl │ │ │ │ + eorseq r5, r4, ip, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd67cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #12, 20 @ 0xc000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fdf9 │ │ │ │ + @ instruction: 0xf500ff0d │ │ │ │ @ instruction: 0xf89030a8 │ │ │ │ andlt r0, r3, r2, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #57344 @ 0xe000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fdd5 │ │ │ │ + @ instruction: 0xf500fee9 │ │ │ │ sbccc r3, r0, sl, lsr #1 │ │ │ │ stceq 8, cr15, [r8], {80} @ 0x50 │ │ │ │ sbcvs pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fdad │ │ │ │ + @ instruction: 0xf500fec1 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt r3, ip, asr r3 │ │ │ │ cmppeq r0, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd00 │ │ │ │ andlt r0, r3, ip, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd68c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fd7b │ │ │ │ + @ instruction: 0xf500fe8f │ │ │ │ @ instruction: 0xf8d030aa │ │ │ │ ldrheq r3, [sl, -r8] │ │ │ │ @ instruction: 0xf413d414 │ │ │ │ @ instruction: 0xf6427f00 │ │ │ │ - vsubw.s8 q10, q8, d0 │ │ │ │ + vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf642032f │ │ │ │ - vmla.i d20, d0, d0[7] │ │ │ │ + vmla.i d22, d0, d0[5] │ │ │ │ svclt 0x0008002f │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - subsmi pc, r8, r2, asr #12 │ │ │ │ + subsvs pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fd3b │ │ │ │ + @ instruction: 0xf500fe4f │ │ │ │ @ instruction: 0xf8d030aa │ │ │ │ ldrheq r3, [sl, -r8] │ │ │ │ @ instruction: 0xf013d414 │ │ │ │ @ instruction: 0xf6420f04 │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vrsra.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf642032f │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ svclt 0x0008002f │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addsmi pc, r0, r2, asr #12 │ │ │ │ + addvs pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd69c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ @ instruction: 0xf642460c │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldc2l 0, cr15, [sl], #784 @ 0x310 │ │ │ │ + cdp2 0, 0, cr15, cr14, cr4, {6} │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cmppmi r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802354 │ │ │ │ andlt r3, r2, sp, asr r3 │ │ │ │ @@ -114015,97 +114015,97 @@ │ │ │ │ @ instruction: 0xf8c0335d │ │ │ │ andlt r4, r2, ip, asr #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf642460c │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldc2 0, cr15, [r8], #784 @ 0x310 │ │ │ │ + stc2l 0, cr15, [ip, #784] @ 0x310 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ eorne lr, lr, #3457024 @ 0x34c000 │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5000202 │ │ │ │ stmib r3, {r3, r5, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf880122e │ │ │ │ andlt r4, r2, r2, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r0, [ip, r2, lsl #4]! │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c1d │ │ │ │ @ instruction: 0xf6424616 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ tstcs fp, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf0c49400 │ │ │ │ - orrlt pc, sp, r5, lsl #25 │ │ │ │ + @ instruction: 0xb18dfd99 │ │ │ │ adccc pc, sl, r0, lsl #10 │ │ │ │ ldrsbtcc pc, [r8], r0 @ │ │ │ │ movwvs pc, #67 @ 0x43 @ │ │ │ │ adcscc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ @ instruction: 0xf6424630 │ │ │ │ - vsubl.s8 q10, d16, d20 │ │ │ │ + vrshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ eorsvs pc, sp, #64, 4 │ │ │ │ - blx 0x17bbcb2 │ │ │ │ + ldc2l 0, cr15, [r0], #-916 @ 0xfffffc6c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #139264 @ 0x22000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - andcs pc, r0, #16640 @ 0x4100 │ │ │ │ + andcs pc, r0, #5440 @ 0x1540 │ │ │ │ @ instruction: 0xf64f4604 │ │ │ │ - vbic.i32 d21, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf6450323 │ │ │ │ - vbic.i32 d22, #9 @ 0x00000009 │ │ │ │ + vorr.i32 , #3328 @ 0x00000d00 │ │ │ │ + vcgt.s8 d16, d6, d19 │ │ │ │ + vmla.f d16, d0, d1[4] │ │ │ │ vrhadd.s8 d16, d4, d19 │ │ │ │ - vshr.s64 d18, d1, #64 │ │ │ │ + vshr.s64 d20, d25, #64 │ │ │ │ @ instruction: 0xf1b50023 │ │ │ │ - @ instruction: 0xf504f865 │ │ │ │ + @ instruction: 0xf504f979 │ │ │ │ @ instruction: 0xf50433a8 │ │ │ │ strcs r3, [r0], #-684 @ 0xfffffd54 │ │ │ │ - mvnsmi pc, r2, asr #12 │ │ │ │ + mvnsvs pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ streq pc, [r0, #-2243]! @ 0xfffff73d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strtmi lr, [r9], #-2498 @ 0xfffff63e │ │ │ │ adcne pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldrbne pc, [r4, #2243]! @ 0x8c3 @ │ │ │ │ @@ -114115,75 +114115,75 @@ │ │ │ │ andne pc, r1, #79 @ 0x4f │ │ │ │ ldrbcs pc, [r8, #2243]! @ 0x8c3 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fbf1 │ │ │ │ + @ instruction: 0xf500fd05 │ │ │ │ @ instruction: 0xf8d636a8 │ │ │ │ @ instruction: 0xf1b50520 │ │ │ │ - @ instruction: 0xf8d6fea9 │ │ │ │ + @ instruction: 0xf8d6ffbd │ │ │ │ biclt r0, r0, r4, lsr #17 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1c05502 │ │ │ │ - strtmi pc, [r0], -r9, lsl #19 │ │ │ │ + @ instruction: 0x4620fa9d │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1c02202 │ │ │ │ - @ instruction: 0xf8d6f97b │ │ │ │ + @ instruction: 0xf8d6fa8f │ │ │ │ bicslt r0, r8, r8, lsr #17 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1c05502 │ │ │ │ - strtmi pc, [r0], -sp, ror #18 │ │ │ │ + strtmi pc, [r0], -r1, lsl #21 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmdblt ip, {r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + blt 0x1cbc180 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ @ instruction: 0xf642460c │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfe43bdd6 │ │ │ │ + stc2 0, cr15, [r2], #784 @ 0x310 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstppl r3, #0, 10 @ p-variant is OBSOLETE │ │ │ │ cmppcs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ @ instruction: 0xf003681b │ │ │ │ biclt r0, r2, r0, lsl #7 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ addcs pc, ip, r4, asr #17 │ │ │ │ @@ -114214,38 +114214,38 @@ │ │ │ │ tstcs r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4430a │ │ │ │ andcs r2, r1, #136 @ 0x88 │ │ │ │ blcs 0x981d8 │ │ │ │ @ instruction: 0xf793d0cd │ │ │ │ lslvs pc, sp, pc @ │ │ │ │ svclt 0x0000e7c9 │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcmi 0, cr11, [r6], #520 @ 0x208 │ │ │ │ @ instruction: 0xf0c44606 │ │ │ │ - tstpcs fp, #25344 @ p-variant is OBSOLETE @ 0x6300 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + tstpcs fp, #7616 @ p-variant is OBSOLETE @ 0x1dc0 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf0c4012f │ │ │ │ - @ instruction: 0x4603fbb7 │ │ │ │ + strmi pc, [r3], -fp, asr #25 │ │ │ │ stccc 6, cr4, [r0], #-192 @ 0xffffff40 │ │ │ │ ldrsbtcc pc, [ip], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ strls r2, [r0], #-795 @ 0xfffffce5 │ │ │ │ @ instruction: 0xf6424630 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf0c4012f │ │ │ │ - @ instruction: 0xf500fb13 │ │ │ │ + @ instruction: 0xf500fc27 │ │ │ │ ldmib r4, {r1, r3, r5, r7, sl, ip, sp}^ │ │ │ │ ldreq r3, [pc, #558] @ 0x7fdf2 │ │ │ │ addhi pc, lr, r0, asr #2 │ │ │ │ orreq pc, r0, r3, asr #32 │ │ │ │ svclt 0x0055015d │ │ │ │ @ instruction: 0xf043460b │ │ │ │ @ instruction: 0xf8c403a0 │ │ │ │ @@ -114285,41 +114285,41 @@ │ │ │ │ @ instruction: 0x46902296 │ │ │ │ ldmdavc r2, {r0, r1, r3, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @ instruction: 0xf64fb92a │ │ │ │ vmvn.i32 d23, #2048 @ 0x00000800 │ │ │ │ ldmdavc r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ movtcs fp, #53650 @ 0xd192 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - rscseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrsmi pc, r8, sp, asr #4 │ │ │ │ + orrsvs pc, r0, sp, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfeb3bf9c │ │ │ │ + blx 0xff03bf9e │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - mrc2 0, 1, pc, cr12, cr15, {5} │ │ │ │ + @ instruction: 0xff50f0bf │ │ │ │ @ instruction: 0x3660f8d5 │ │ │ │ svceq 0x000ef013 │ │ │ │ msrhi CPSR_sxc, r0, asr #32 │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf10005d9 │ │ │ │ vst4.32 {d8-d11}, [r3 :64], sl │ │ │ │ @ instruction: 0xf0027300 │ │ │ │ bcs 0xc04b8 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ @ instruction: 0xf0007f00 │ │ │ │ movtcs r8, #53592 @ 0xd158 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - rscseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrsmi pc, r8, sp, asr #4 │ │ │ │ + orrsvs pc, r0, sp, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe1bbfe8 │ │ │ │ + blx 0xfe6bbfea │ │ │ │ andlt r4, r2, lr, asr #18 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrclt 0, 0, APSR_nzcv, cr4, cr15, {5} │ │ │ │ + svclt 0x0028f0bf │ │ │ │ @ instruction: 0xf57f0159 │ │ │ │ @ instruction: 0xf443af7a │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ ldrheq r3, [pc, -r8] │ │ │ │ @ instruction: 0xf500d556 │ │ │ │ vrshl.s8 d19, d24, d30 │ │ │ │ vaddl.s8 , d16, d21 │ │ │ │ @@ -114368,61 +114368,61 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d5d0b0 │ │ │ │ @ instruction: 0xf0111730 │ │ │ │ svclt 0x00186f60 │ │ │ │ @ instruction: 0xd1a92100 │ │ │ │ - msrmi R12_fiq, r2 │ │ │ │ + msrvs R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andpl pc, ip, r2, asr #12 │ │ │ │ + andvc pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ vhsub.s8 d6, d22, d12 │ │ │ │ - movwcs pc, #6275 @ 0x1883 @ │ │ │ │ + movwcs pc, #6555 @ 0x199b @ │ │ │ │ @ instruction: 0xf8854630 │ │ │ │ @ instruction: 0xf64e3605 │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ movtcs r0, #53806 @ 0xd22e │ │ │ │ vabd.s8 d25, d13, d0 │ │ │ │ - vsra.s64 d20, d8, #64 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf0c40133 │ │ │ │ - stmdbmi r7, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [r4, #764] @ 0x2fc │ │ │ │ + stmdbmi r7, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + mrc2 0, 4, pc, cr8, cr15, {5} │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ svclt 0x0000e74f │ │ │ │ - eorseq r5, r4, r8, lsl #24 │ │ │ │ - eorseq r5, r4, r4, asr #24 │ │ │ │ - eorseq r5, r4, r0, lsl sp │ │ │ │ - eorseq r5, r4, ip, lsl ip │ │ │ │ - ldrhteq r5, [r4], -r0 │ │ │ │ + eorseq r5, r4, r0, lsl #28 │ │ │ │ + eorseq r5, r4, ip, lsr lr │ │ │ │ + eorseq r5, r4, r8, lsl #30 │ │ │ │ + eorseq r5, r4, r4, lsl lr │ │ │ │ + eorseq r5, r4, r8, lsr #29 │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ vsubw.s8 q8, q8, d21 │ │ │ │ vcgt.s8 d16, d15, d7 │ │ │ │ vsubl.s8 q11, d0, d9 │ │ │ │ @ instruction: 0xf6420207 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 q11, q8, d8 │ │ │ │ @ instruction: 0xf0c7012f │ │ │ │ - ldrtmi pc, [r0], -sp, ror #20 @ │ │ │ │ - addspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ + ldrtmi pc, [r0], -r1, lsl #23 @ │ │ │ │ + addvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrsmi pc, r0, r2, asr #12 │ │ │ │ + orrvs pc, r8, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [r8, #-796] @ 0xfffffce4 │ │ │ │ + cdp2 0, 5, cr15, cr12, cr7, {6} │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ ldrle r0, [r3, #-1943] @ 0xfffff869 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ strcs pc, [r2], -r5, lsl #17 │ │ │ │ movteq pc, #5711 @ 0x164f @ │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ sbcpl pc, r1, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - bicpl pc, ip, r2, asr #12 │ │ │ │ + bicvc pc, r4, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x13bc19c │ │ │ │ + blx 0x18bc19e │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf57f0118 │ │ │ │ @ instruction: 0xf8d5aedd │ │ │ │ vst1.32 {d1-d3}, [r1], r0 │ │ │ │ @ instruction: 0xf5b12170 │ │ │ │ eorle r2, r8, r0, ror pc │ │ │ │ @ instruction: 0x11a5f24e │ │ │ │ @@ -114432,21 +114432,21 @@ │ │ │ │ stmdavc r9, {r0, r1, r9, sl} │ │ │ │ @ instruction: 0xf64fb939 │ │ │ │ vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ stmdavc r9, {r1, r2, r4, r7, r8, sp} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ movtcs sl, #57075 @ 0xdef3 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - rscseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrsmi pc, r8, sp, asr #4 │ │ │ │ + orrsvs pc, r0, sp, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf984f0c4 │ │ │ │ + blx 0xfe6bc1e8 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - ldc2 0, cr15, [r6, #-764] @ 0xfffffd04 │ │ │ │ + mcr2 0, 1, pc, cr10, cr15, {5} @ │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ ldmib r4, {r1, r2, r3, r4, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ svcmi 0x002a322e │ │ │ │ @ instruction: 0xf898e6da │ │ │ │ andcs r3, r1, #0 │ │ │ │ strcs pc, [r4], -r5, lsl #17 │ │ │ │ @ instruction: 0xf64fb93b │ │ │ │ @@ -114457,86 +114457,86 @@ │ │ │ │ vst3.32 {d18-d20}, [pc :256], r8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ andsmi r4, r3, r0, lsl #6 │ │ │ │ svcvs 0x0080f1b3 │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ ldrtmi r2, [r0], -sp, asr #6 │ │ │ │ @ instruction: 0xf64e9700 │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ vhsub.s8 d16, d13, d30 │ │ │ │ - vsra.s64 d20, d8, #64 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf0c40133 │ │ │ │ - ldmdbmi r7, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r6], #764 @ 0x2fc │ │ │ │ + ldmdbmi r7, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldc2l 0, cr15, [sl, #764]! @ 0x2fc │ │ │ │ stmdbcs r0, {r1, r2, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf8d5e735 │ │ │ │ svceq 0x001b3738 │ │ │ │ svcge 0x000bf47f │ │ │ │ - msrmi R12_fiq, r2 │ │ │ │ + msrvs R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, r2, asr #12 │ │ │ │ + subvc pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ - vqsub.s8 q3, , │ │ │ │ - movtcs pc, #57275 @ 0xdfbb @ │ │ │ │ + vqsub.s8 q3, q11, │ │ │ │ + movtcs pc, #55507 @ 0xd8d3 @ │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - rscseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrsmi pc, r8, sp, asr #4 │ │ │ │ + orrsvs pc, r0, sp, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf92cf0c4 │ │ │ │ + blx 0x10bc298 │ │ │ │ @ instruction: 0xf0bf4905 │ │ │ │ - @ instruction: 0xe696fcbf │ │ │ │ + @ instruction: 0xe696fdd3 │ │ │ │ @ instruction: 0xe6d84618 │ │ │ │ - eorseq r5, r4, r4, asr #24 │ │ │ │ - eorseq r5, r4, r0, lsl #25 │ │ │ │ - eorseq r5, r4, ip, lsl ip │ │ │ │ - eorseq r5, r4, r0, ror #25 │ │ │ │ + eorseq r5, r4, ip, lsr lr │ │ │ │ + eorseq r5, r4, r8, ror lr │ │ │ │ + eorseq r5, r4, r4, lsl lr │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #540 @ 0x21c │ │ │ │ pkhbtmi r2, r1, fp, lsl #6 │ │ │ │ @ instruction: 0xf642460e │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf906f0c4 │ │ │ │ + blx 0x73c2e4 │ │ │ │ strbmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf0c43420 │ │ │ │ - tstpcs fp, #200704 @ p-variant is OBSOLETE @ 0x31000 │ │ │ │ + tstpcs fp, #70656 @ p-variant is OBSOLETE @ 0x11400 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf507012f │ │ │ │ @ instruction: 0xf0c45508 │ │ │ │ - @ instruction: 0xf8d0f983 │ │ │ │ + @ instruction: 0xf8d0fa97 │ │ │ │ ldrcc r3, [r0, #-200] @ 0xffffff38 │ │ │ │ @ instruction: 0x4631b113 │ │ │ │ ldrmi r4, [r8, r8, asr #12] │ │ │ │ strtcc pc, [r8], #1287 @ 0x507 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ adccs pc, r4, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ strtmi pc, [r0], r7, lsl #10 │ │ │ │ - stcl 2, cr15, [sl], #164 @ 0xa4 │ │ │ │ + cdp 2, 0, cr15, cr2, cr9, {1} │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ vmin.s8 d20, d15, d26 │ │ │ │ vmla.f d17, d16, d1[4] │ │ │ │ @ instruction: 0xf5070107 │ │ │ │ @ instruction: 0xf1b538aa │ │ │ │ - @ instruction: 0xf8d4fc5f │ │ │ │ + @ instruction: 0xf8d4fd73 │ │ │ │ ldrtmi r0, [sl], -r0, lsr #10 │ │ │ │ @ instruction: 0x41a9f24f │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ - mrrc2 1, 11, pc, r6, cr5 @ │ │ │ │ + stc2l 1, cr15, [sl, #-724]! @ 0xfffffd2c │ │ │ │ @ instruction: 0x37c4f8d4 │ │ │ │ msrcc SPSR_f, r6, asr #17 │ │ │ │ @ instruction: 0x3660f8d4 │ │ │ │ orrcc pc, r4, r6, asr #17 │ │ │ │ @ instruction: 0xf8d49302 │ │ │ │ @ instruction: 0xf8c63664 │ │ │ │ @ instruction: 0xf8d43180 │ │ │ │ @@ -114655,23 +114655,23 @@ │ │ │ │ vmla.f , q8, d2[6] │ │ │ │ @ instruction: 0xf1b96980 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ streq r8, [r3], sp, lsl #2 │ │ │ │ addseq sp, r2, r5, lsl r5 │ │ │ │ @ instruction: 0xf8d44649 │ │ │ │ vshl.s32 q0, q0, │ │ │ │ - @ instruction: 0xf8d4ebda │ │ │ │ + @ instruction: 0xf8d4ecf2 │ │ │ │ strbmi r2, [r9], -ip, lsl #12 │ │ │ │ strbeq pc, [r4], #2260 @ 0x8d4 @ │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xf8d4ebd2 │ │ │ │ + @ instruction: 0xf8d4ecea │ │ │ │ @ instruction: 0xf8d4260c │ │ │ │ strbmi r0, [r9], -r8, asr #9 │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xf8d4ebca │ │ │ │ + @ instruction: 0xf8d4ece2 │ │ │ │ bcs 0x89aa8 │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c434cc │ │ │ │ @ instruction: 0xf8c434d0 │ │ │ │ @ instruction: 0xf8c434ec │ │ │ │ @ instruction: 0xf8c434f0 │ │ │ │ @@ -114682,15 +114682,15 @@ │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ strh r8, [r9], -fp │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ strdeq pc, [r1], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c43508 │ │ │ │ @ instruction: 0xf505350c │ │ │ │ vqadd.s8 d21, d0, d30 │ │ │ │ strcs r1, [r1], #-769 @ 0xfffffcff │ │ │ │ subcc pc, r3, #10878976 @ 0xa60000 │ │ │ │ @ instruction: 0xf8863018 │ │ │ │ @@ -114773,83 +114773,83 @@ │ │ │ │ @ instruction: 0x4638febd │ │ │ │ ldc2l 0, cr15, [r6, #16]! │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ bllt 0xfe73c444 │ │ │ │ streq pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ - b 0xffbbccc0 │ │ │ │ + stc 2, cr15, [r4], {41} @ 0x29 │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ streq pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - b 0xff9bccd0 │ │ │ │ + bl 0xfffbccd0 │ │ │ │ @ instruction: 0xf8d4e740 │ │ │ │ addseq r0, r2, r4, ror #9 │ │ │ │ vrhadd.s32 d2, d9, d0 │ │ │ │ - @ instruction: 0xf8d4eade │ │ │ │ + @ instruction: 0xf8d4ebf6 │ │ │ │ @ instruction: 0xf8d42610 │ │ │ │ smlattcs r0, r8, r4, r0 │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xe70fead6 │ │ │ │ + str lr, [pc, -lr, ror #23] │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ ldrbeq pc, [r4], #2260 @ 0x8d4 @ │ │ │ │ - b 0xff43ccfc │ │ │ │ + bl 0xffa3ccfc │ │ │ │ @ instruction: 0x260cf8d4 │ │ │ │ ldrbeq pc, [ip], #2260 @ 0x8d4 @ │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - b 0xff23cd0c │ │ │ │ + bl 0xff83cd0c │ │ │ │ ldrsbtcc pc, [ip], r8 @ │ │ │ │ @ instruction: 0xf57f071a │ │ │ │ @ instruction: 0xf8d4aef8 │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ ldrbeq pc, [r8], #2260 @ 0x8d4 @ │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xf8d4eaba │ │ │ │ + @ instruction: 0xf8d4ebd2 │ │ │ │ @ instruction: 0xf8d4260c │ │ │ │ smlattcs r0, r0, r4, r0 │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xe6e6eab2 │ │ │ │ + strbt lr, [r6], sl, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf645b097 │ │ │ │ - vabdl.s8 q9, d0, d0 │ │ │ │ + vqshl.s64 , q12, #0 │ │ │ │ @ instruction: 0x460c0734 │ │ │ │ bvc 0xffdbd8d0 │ │ │ │ andls r2, r9, #1811939328 @ 0x6c000000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf0c34683 │ │ │ │ - @ instruction: 0xf500fe87 │ │ │ │ + @ instruction: 0xf500ff9b │ │ │ │ @ instruction: 0xf8955500 │ │ │ │ mcrcs 3, 0, r6, cr0, cr12, {2} │ │ │ │ subshi pc, r9, #64 @ 0x40 │ │ │ │ bpl 0x2bd8e4 │ │ │ │ movwpl pc, #34048 @ 0x8500 @ │ │ │ │ - ldrvc pc, [r0, -r2, asr #12]! │ │ │ │ + strne pc, [r8, -r3, asr #4]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - blne 0x1dbce30 │ │ │ │ + blcc 0x1bbce30 │ │ │ │ bleq 0xc3cff8 │ │ │ │ - stmibvs r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibeq r0, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10a4680 │ │ │ │ tstcc r0, #12, 20 @ 0xc000 │ │ │ │ ldrtmi r9, [r2], -sl, lsl #6 │ │ │ │ svccc 0x0004f85a │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfe2bc8ae │ │ │ │ + ldc2 0, cr15, [ip], {229} @ 0xe5 │ │ │ │ movweq pc, #12294 @ 0x3006 @ │ │ │ │ ldrbmi r2, [r9], -r3, lsl #22 │ │ │ │ svclt 0x00084620 │ │ │ │ strcc r4, [r1], -r9, asr #12 │ │ │ │ - blx 0x203c8c2 │ │ │ │ + ldc2 0, cr15, [r2], {229} @ 0xe5 │ │ │ │ mvnle r2, r0, lsl lr │ │ │ │ bcc 0xfeb3d954 │ │ │ │ beq 0xff0bc960 │ │ │ │ tstcc r2, sl, asr r9 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ @ instruction: 0xf8d5820e │ │ │ │ @ instruction: 0xf8d53428 │ │ │ │ @@ -114872,41 +114872,41 @@ │ │ │ │ andseq r6, fp, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stclvs 0, cr15, [r0], {12} │ │ │ │ cmnpmi ip, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstmi sl, #64, 18 @ 0x100000 │ │ │ │ svclt 0x0058070b │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ addvc lr, r0, #270336 @ 0x42000 │ │ │ │ vmov.f32 , #3 @ 0x40400000 │ │ │ │ strle r0, [ip, #-817] @ 0xfffffccf │ │ │ │ mrceq 8, 3, APSR_nzcv, cr0, cr5, {6} │ │ │ │ - bicspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ + bicvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - bicspl pc, r0, r2, asr #12 │ │ │ │ + bicvc pc, r8, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00182800 │ │ │ │ vrsubhn.i16 d20, q1, │ │ │ │ stmdbcs r0, {r3, r8} │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ mrcne 8, 3, APSR_nzcv, cr0, cr5, {6} │ │ │ │ - rscpl pc, ip, r2, asr #12 │ │ │ │ + rscvc pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ mrcne 8, 0, APSR_nzcv, cr12, cr1, {6} │ │ │ │ svceq 0x0001f011 │ │ │ │ - mvnspl pc, r2, asr #12 │ │ │ │ + mvnsvc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ stmib sp, {r9, fp, sp}^ │ │ │ │ svclt 0x00ac3104 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ - teqpvc ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpne r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf012205a │ │ │ │ andls r5, r0, r0, lsl #30 │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122043 │ │ │ │ svclt 0x000c5f80 │ │ │ │ @@ -114915,98 +114915,98 @@ │ │ │ │ svcvc 0x0080f012 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ svclt 0x000c9001 │ │ │ │ mcrreq 0, 4, pc, r1, cr15 @ │ │ │ │ mrrceq 0, 4, pc, r4, cr15 @ │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf0e5c00c │ │ │ │ - blls 0x2ff200 │ │ │ │ + blls 0x2ff650 │ │ │ │ @ instruction: 0xf140039a │ │ │ │ @ instruction: 0xf5088177 │ │ │ │ @ instruction: 0xf8d838a8 │ │ │ │ @ instruction: 0xf0133660 │ │ │ │ @ instruction: 0xf0400f0e │ │ │ │ @ instruction: 0x071b81f2 │ │ │ │ - @ instruction: 0xf642d01d │ │ │ │ - vmlsl.s8 , d16, d8 │ │ │ │ + vqadd.s8 d29, d3, d13 │ │ │ │ + vmlsl.s8 , d16, d0 │ │ │ │ strcs r0, [r0, -pc, lsr #20] │ │ │ │ @ instruction: 0xf007087b │ │ │ │ rsbseq r0, sl, r1, lsl #2 │ │ │ │ cmpne r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf5011c50 │ │ │ │ bl 0x1dcdc8 │ │ │ │ ldmib r1, {r0, r6, r7, r8}^ │ │ │ │ stmib sp, {r2, r7, r8, ip, sp}^ │ │ │ │ andls r1, r0, r1, lsl #14 │ │ │ │ stmib sp, {r0, r8, r9, sl, ip, sp}^ │ │ │ │ strtmi r3, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf0e54651 │ │ │ │ - adcsmi pc, r7, #790528 @ 0xc1000 │ │ │ │ + adcsmi pc, r7, #218112 @ 0x35400 │ │ │ │ stmdals sl, {r1, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf92cf00c │ │ │ │ - cmnpvc r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpne r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfedbca54 │ │ │ │ + blx 0xff2bca56 │ │ │ │ usatcc pc, #24, r8, asr #17 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3664f8d8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ teqphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ mrccs 8, 5, APSR_nzcv, cr12, cr5, {6} │ │ │ │ - @ instruction: 0xf6424620 │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + vmax.s8 d20, d3, d16 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ andslt r0, r7, pc, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xfe7bca84 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0xfecbca84 │ │ │ │ + cmppeq r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vabdl.u8 q15, d18, d0 │ │ │ │ movwls r0, #58241 @ 0xe381 │ │ │ │ svclt 0x00181ede │ │ │ │ stmdals pc, {r0, r9, sl, sp} @ │ │ │ │ stmiacs fp!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmiacs sl!, {r1, r3, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf810f008 │ │ │ │ bicscs lr, r4, #3489792 @ 0x354000 │ │ │ │ strtmi r9, [r0], -sp, lsl #2 │ │ │ │ - tstpvs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blvs 0xff2bd064 │ │ │ │ + bleq 0xff0be064 │ │ │ │ bleq 0xd7d22c │ │ │ │ - blx 0x1fbcac4 │ │ │ │ + blx 0xfe4bcac6 │ │ │ │ vqdmulh.s d25, d15, d10 │ │ │ │ - vbic.i16 , #4 @ 0x0004 │ │ │ │ + vmul.f d19, d0, d0[7] │ │ │ │ strcs r0, [r0, -lr, lsr #18] │ │ │ │ bpl 0x2fdb4c │ │ │ │ @ instruction: 0xf10a950c │ │ │ │ vldmiane fp!, {s0-s7} │ │ │ │ blvc 0x13bdb4 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - @ instruction: 0xf6423701 │ │ │ │ - vaddw.s8 q11, q0, d24 │ │ │ │ + vabd.s8 d19, d3, d1 │ │ │ │ + vaddw.s8 q8, q0, d16 │ │ │ │ blx 0x280c1a │ │ │ │ stc 3, cr15, [sp, #12] │ │ │ │ @ instruction: 0xf10a7b00 │ │ │ │ @ instruction: 0xf1b30a08 │ │ │ │ svclt 0x00943f55 │ │ │ │ @ instruction: 0x464d465d │ │ │ │ @ instruction: 0xf0e59502 │ │ │ │ - svccs 0x001ffa59 │ │ │ │ + svccs 0x001ffb6d │ │ │ │ stcls 1, cr13, [ip, #-916] @ 0xfffffc6c │ │ │ │ - @ instruction: 0xf6424620 │ │ │ │ - vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmax.s8 d20, d3, d16 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmib r5, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf0e523d2 │ │ │ │ - blls 0x37f0c4 │ │ │ │ + blls 0x37f514 │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ bicsvc lr, r3, #90112 @ 0x16000 │ │ │ │ @ instruction: 0x81bdf040 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46209e11 │ │ │ │ cdpcs 3, 0, cr9, cr0, cr3, {0} │ │ │ │ movwls r9, #19214 @ 0x4b0e │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf016234e │ │ │ │ svclt 0x000c4f80 │ │ │ │ @@ -115016,98 +115016,98 @@ │ │ │ │ cmpcs r3, sp, lsr #2 │ │ │ │ svcpl 0x0080f016 │ │ │ │ svclt 0x000c9101 │ │ │ │ cmpcs r6, sp, lsr #2 │ │ │ │ svceq 0x0001f016 │ │ │ │ tstls r2, r2, lsr r6 │ │ │ │ ldrbtcs fp, [r4], -ip, lsl #30 │ │ │ │ - @ instruction: 0xf6422668 │ │ │ │ - vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmax.s8 q9, , q12 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ strls r0, [r5], -pc, lsr #2 │ │ │ │ - blx 0x73cb88 │ │ │ │ + blx 0xc3cb8a │ │ │ │ @ instruction: 0xf5039b0a │ │ │ │ tstls r0, #168, 6 @ 0xa0000002 │ │ │ │ pkhtbcc pc, r8, r3, asr #17 @ │ │ │ │ svcvs 0x0070f013 │ │ │ │ @ instruction: 0xf8d5d017 │ │ │ │ @ instruction: 0xf8d52448 │ │ │ │ ldreq r3, [r6, ip, asr #8] │ │ │ │ cmpcs sl, ip, asr #30 │ │ │ │ ldrbeq r2, [r0, sp, lsr #2] │ │ │ │ subscs fp, r3, ip, asr #30 │ │ │ │ stmib sp, {r0, r2, r3, r5, sp}^ │ │ │ │ strtmi r1, [r0], -r0 │ │ │ │ - cmppvs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9fcf0e5 │ │ │ │ + blx 0x4bcbc6 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ ldreq r3, [pc, -r8, lsl #13] │ │ │ │ msrhi SPSR_x, r0, asr #32 │ │ │ │ stmdbls sp, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ blls 0x3c1dbc │ │ │ │ @ instruction: 0xf642bf4b │ │ │ │ - vqsub.s8 , q8, q4 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vqsub.s8 , q8, q0 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ vsubl.s8 q8, d0, d31 │ │ │ │ ldreq r0, [r8, #-561] @ 0xfffffdcf │ │ │ │ svclt 0x004b4620 │ │ │ │ - bicspl pc, ip, #69206016 @ 0x4200000 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + bicsvc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + cmnppl r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x004b0489 │ │ │ │ - mvnpl pc, r2, asr #12 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsvc pc, ip, r2, asr #12 │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0e50133 │ │ │ │ - blls 0x2fefc4 │ │ │ │ + blls 0x2ff414 │ │ │ │ svclt 0x005c039b │ │ │ │ - bicvs pc, r8, pc, asr #4 │ │ │ │ + biceq pc, r0, pc, asr #12 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ msrhi CPSR_fx, r0, asr #2 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ ldc2 0, cr15, [r6], {11} │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrsbthi pc, [ip], -sp @ │ │ │ │ @ instruction: 0xf00b4640 │ │ │ │ strmi pc, [r7], -r7, ror #31 │ │ │ │ @ instruction: 0xf00b4640 │ │ │ │ shsub8mi pc, sl, fp @ │ │ │ │ - @ instruction: 0xf6424603 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vmax.s8 d20, d3, d3 │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ strtmi r0, [r0], -pc, lsr #2 │ │ │ │ - @ instruction: 0xf9aaf0e5 │ │ │ │ + blx 0xff03cc68 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ @ instruction: 0xf0133688 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ blls 0x4a0ef0 │ │ │ │ pkhtbcc pc, r4, r3, asr #17 @ │ │ │ │ @ instruction: 0xf0400718 │ │ │ │ blls 0x3210c4 │ │ │ │ - stmibvs r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibeq r0, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldmdane r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdacc ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldrbvs pc, [r8, r2, asr #12]! @ │ │ │ │ + ldrbeq pc, [r0, r3, asr #4]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ bpl 0xfbdd18 │ │ │ │ blvc 0x13bf78 │ │ │ │ ldc 6, cr4, [sl, #200] @ 0xc8 │ │ │ │ ldrtmi r6, [r9], -r0, lsl #22 │ │ │ │ ldrbeq r4, [r3, r0, lsr #12]! │ │ │ │ blvc 0xbbf54 │ │ │ │ blvs 0x13bf58 │ │ │ │ sbcshi pc, sl, r0, asr #2 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ @ instruction: 0xf0e59010 │ │ │ │ - @ instruction: 0xf50af97b │ │ │ │ + @ instruction: 0xf50afa8f │ │ │ │ vmulcs.f32 s14, s1, s0 │ │ │ │ blls 0x4b50dc │ │ │ │ pkhtbcc pc, r8, r3, asr #17 @ │ │ │ │ svcvs 0x0070f013 │ │ │ │ rscshi pc, r4, r0, asr #32 │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -115119,26 +115119,26 @@ │ │ │ │ stccc 8, cr15, [r8], {90} @ 0x5a │ │ │ │ blcs 0x92174 │ │ │ │ @ instruction: 0xf000da71 │ │ │ │ blcs 0x6015f0 │ │ │ │ @ instruction: 0xf8d5d06d │ │ │ │ @ instruction: 0x07df35d0 │ │ │ │ @ instruction: 0xf642bf44 │ │ │ │ - vrsra.s64 , q2, #64 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ strbtle r0, [r8], #-815 @ 0xfffffcd1 │ │ │ │ - bicspl pc, r0, #69206016 @ 0x4200000 │ │ │ │ + bicvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstcs fp, #99 @ 0x63 │ │ │ │ @ instruction: 0xf8cd4658 │ │ │ │ @ instruction: 0xf642a000 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf0c3012f │ │ │ │ - @ instruction: 0xf500fc19 │ │ │ │ + @ instruction: 0xf500fd2d │ │ │ │ @ instruction: 0xf5005500 │ │ │ │ andls r5, sl, r1, lsl r3 │ │ │ │ strtcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ @ instruction: 0xf8d56819 │ │ │ │ @ instruction: 0xf0033428 │ │ │ │ b 0x11515c8 │ │ │ │ @ instruction: 0xf8d57342 │ │ │ │ @@ -115172,15 +115172,15 @@ │ │ │ │ mcrge 6, 3, pc, cr5, cr15, {1} @ │ │ │ │ streq lr, [r3, r7, lsl #22] │ │ │ │ movtcc pc, #2263 @ 0x8d7 @ │ │ │ │ cdpne 3, 13, cr9, cr14, cr14, {0} │ │ │ │ @ instruction: 0x2601bf18 │ │ │ │ @ instruction: 0x2620e65b │ │ │ │ vmax.s8 d30, d0, d13 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ bcs 0x81720 │ │ │ │ svclt 0x00ac9304 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf012215a │ │ │ │ tstls r0, r0, lsl #30 │ │ │ │ @@ -115194,45 +115194,45 @@ │ │ │ │ bl 0xc4714 │ │ │ │ smlabbls r5, r0, r1, r0 │ │ │ │ cmpcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122154 │ │ │ │ tstls r3, r0, lsl pc │ │ │ │ svclt 0x000c4620 │ │ │ │ @ instruction: 0x2120211a │ │ │ │ - @ instruction: 0xf6429106 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d25, d3, d6 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0e5012f │ │ │ │ - strb pc, [sl, #2231] @ 0x8b7 @ │ │ │ │ + strb pc, [sl, #2507] @ 0x9cb @ │ │ │ │ mrccc 8, 2, APSR_nzcv, cr8, cr5, {6} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8d5ae20 │ │ │ │ bl 0x1d048c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicsmi r3, fp, #28, 28 @ 0x1c0 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ ldr r9, [r4], -lr, lsl #6 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf50a3601 │ │ │ │ @ instruction: 0xf0e57a80 │ │ │ │ - @ instruction: 0xe70ff89f │ │ │ │ - cmnpvs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xe70ff9b3 │ │ │ │ + cmnpeq r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andslt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmlt r4, {r0, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt r8!, {r0, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46209b11 │ │ │ │ - msrvs (UNDEF: 108), r2 │ │ │ │ + msreq (UNDEF: 100), r3 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ addcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf88af0e5 │ │ │ │ + @ instruction: 0xf99ef0e5 │ │ │ │ @ instruction: 0xf8d5e692 │ │ │ │ @ instruction: 0x07df35d0 │ │ │ │ @ instruction: 0xf642bf4b │ │ │ │ - @ instruction: 0xf64253d4 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64273cc │ │ │ │ + vqdmlal.s , d16, d0[2] │ │ │ │ vsubw.s8 q8, q0, d31 │ │ │ │ ldrt r0, [r9], -pc, lsr #6 │ │ │ │ strbcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ @ instruction: 0xf57f0799 │ │ │ │ ldmib sp, {r0, r1, r2, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf007100e │ │ │ │ strmi pc, [r0], pc, lsl #28 │ │ │ │ @@ -115242,41 +115242,41 @@ │ │ │ │ cdp2 0, 0, cr15, cr8, cr7, {0} │ │ │ │ andcc r4, r1, r3, lsl #13 │ │ │ │ stmdacs r3!, {r8}^ │ │ │ │ @ instruction: 0x81b1f300 │ │ │ │ svclt 0x00c84540 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ mcrge 7, 7, pc, cr14, cr15, {3} @ │ │ │ │ - @ instruction: 0xf6429b0a │ │ │ │ - vorr.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + vqdmulh.s d25, d3, d10 │ │ │ │ + vorr.i32 d17, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf04f072f │ │ │ │ @ instruction: 0xf503093a │ │ │ │ - @ instruction: 0xf6424aa8 │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + vpmax.s8 d20, d19, d24 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf10a012f │ │ │ │ bl 0x30344c │ │ │ │ stmib sp, {r0, r1, r3, r9, fp, ip}^ │ │ │ │ tstls fp, r9, lsl #24 │ │ │ │ ldrdcs lr, [sl, -sp] │ │ │ │ strtmi r4, [r0], -r3, asr #12 │ │ │ │ - @ instruction: 0xf844f0e5 │ │ │ │ + @ instruction: 0xf958f0e5 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4655db18 │ │ │ │ and r4, r7, lr, asr r6 │ │ │ │ ldccc 14, cr3, [r0, #-4] │ │ │ │ @ instruction: 0x46204639 │ │ │ │ andls pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf836f0e5 │ │ │ │ + @ instruction: 0xf94af0e5 │ │ │ │ ldrdeq lr, [r0, -r5] │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ strtmi r2, [r0], -sl, lsl #2 │ │ │ │ ldrtmi r9, [r9], -r2, lsl #2 │ │ │ │ - @ instruction: 0xf828f0e5 │ │ │ │ + @ instruction: 0xf93cf0e5 │ │ │ │ @ instruction: 0xf1089b09 │ │ │ │ @ instruction: 0xf50a0801 │ │ │ │ strbmi r7, [r3, #-2688] @ 0xfffff580 │ │ │ │ ssat sp, #16, r6, asr #25 │ │ │ │ strbcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ @ instruction: 0xf57f07df │ │ │ │ ldmib sp, {r3, r4, r5, r6, r9, sl, fp, sp, pc}^ │ │ │ │ @@ -115291,113 +115291,113 @@ │ │ │ │ @ instruction: 0xf0014241 │ │ │ │ @ instruction: 0xf04f0103 │ │ │ │ @ instruction: 0xf5030b00 │ │ │ │ @ instruction: 0xf000429e │ │ │ │ svclt 0x00580303 │ │ │ │ andcc r4, r8, #-1342177276 @ 0xb0000004 │ │ │ │ strmi r3, [r1], r1, lsl #6 │ │ │ │ - ldcvs 6, cr15, [r0], #264 @ 0x108 │ │ │ │ + stceq 2, cr15, [r8], #268 @ 0x10c │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x80938 │ │ │ │ beq 0xfe17b578 │ │ │ │ b 0x547f4c │ │ │ │ svclt 0x00380320 │ │ │ │ @ instruction: 0xf8cd4603 │ │ │ │ - @ instruction: 0xf6409030 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vqadd.s8 d25, d1, d16 │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ addsne r0, fp, r0, lsr r0 │ │ │ │ subsls pc, r4, sp, asr #17 │ │ │ │ bl 0x1264a8 │ │ │ │ movwcc r0, #4803 @ 0x12c3 │ │ │ │ ldrls r4, [r4, #-1680] @ 0xfffff970 │ │ │ │ @ instruction: 0xf8cd009b │ │ │ │ movwls ip, #53316 @ 0xd044 │ │ │ │ @ instruction: 0xf1bb9009 │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ ldmdbls r1, {r0, r1, r2, r6, r7, pc} │ │ │ │ @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xffd4f0e4 │ │ │ │ + @ instruction: 0xf8e8f0e5 │ │ │ │ stccs 13, cr9, [r1, #-48] @ 0xffffffd0 │ │ │ │ addshi pc, sl, r0 │ │ │ │ stccs 14, cr1, [r1, #-684] @ 0xfffffd54 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ stceq 0, cr15, [r7], {11} │ │ │ │ stceq 1, cr15, [r7], {172} @ 0xac │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - @ instruction: 0xf6429b0c │ │ │ │ - @ instruction: 0xf2c069b8 │ │ │ │ + vqdmulh.s d25, d3, d12 │ │ │ │ + @ instruction: 0xf2c009b0 │ │ │ │ @ instruction: 0x9d0d092f │ │ │ │ @ instruction: 0x46461c5f │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ svclt 0x00b442af │ │ │ │ andscs r4, r0, #85983232 @ 0x5200000 │ │ │ │ ldmdb r6!, {r2, r8, sl, fp, sp}^ │ │ │ │ andsle r0, r2, r2, lsl #2 │ │ │ │ vstrcc d9, [r4, #-36] @ 0xffffffdc │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf0e49302 │ │ │ │ - strb pc, [sp, r9, lsr #31]! @ │ │ │ │ + @ instruction: 0xf0e59302 │ │ │ │ + @ instruction: 0xe7edf8bd │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ ldc2 0, cr15, [lr, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ tstls r2, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0xf8dde78b │ │ │ │ - vhadd.s8 d28, d15, d28 │ │ │ │ - vqdmlsl.s q11, d16, d0[2] │ │ │ │ + @ instruction: 0xf64fc02c │ │ │ │ + vqdmlsl.s q8, d16, d0[0] │ │ │ │ vaba.s8 d16, d15, d19 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d19, d0, d0[7] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf10b0100 │ │ │ │ @ instruction: 0xf1bc0b01 │ │ │ │ svclt 0x00140f00 │ │ │ │ @ instruction: 0x46294639 │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ - @ instruction: 0x61b8f642 │ │ │ │ + asrseq pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff84f0e4 │ │ │ │ + @ instruction: 0xf898f0e5 │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0011f1bb │ │ │ │ @ instruction: 0xf8ddd1a1 │ │ │ │ @ instruction: 0x462b9030 │ │ │ │ ldrsbhi pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ ldcls 14, cr9, [r4, #-76] @ 0xffffffb4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ bls 0x3352fc │ │ │ │ - strbvs pc, [r4], r2, asr #12 @ │ │ │ │ + ldrteq pc, [ip], r3, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf5029509 │ │ │ │ @ instruction: 0x4625593c │ │ │ │ and r4, sl, ip, lsl r6 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0e49704 │ │ │ │ - @ instruction: 0xf1b8ff65 │ │ │ │ + @ instruction: 0xf0e59704 │ │ │ │ + @ instruction: 0xf1b8f879 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ @ instruction: 0xf50980ab │ │ │ │ @ instruction: 0xed997980 │ │ │ │ strbmi r7, [r2], -r0, lsl #22 │ │ │ │ blge 0x13b4d8 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svceq 0x0001f018 │ │ │ │ blge 0xbb4b4 │ │ │ │ blvc 0x13c3b8 │ │ │ │ strls sp, [r4], #-486 @ 0xfffffe1a │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff4cf0e4 │ │ │ │ + @ instruction: 0xf860f0e5 │ │ │ │ blcs 0xfad38 │ │ │ │ @ instruction: 0xf64ad824 │ │ │ │ @ instruction: 0xf6ca22ab │ │ │ │ blx 0x10984a │ │ │ │ @ instruction: 0xf10cfc0b │ │ │ │ @ instruction: 0xf1bc3caa │ │ │ │ svclt 0x002c3f55 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ svclt 0x0000e774 │ │ │ │ - eorseq r5, r4, ip, ror #26 │ │ │ │ + eorseq r5, r4, r4, ror #30 │ │ │ │ adccs pc, fp, #77594624 @ 0x4a00000 │ │ │ │ adccs pc, sl, #211812352 @ 0xca00000 │ │ │ │ @ instruction: 0x2c0bfba2 │ │ │ │ b 0x14495e4 │ │ │ │ blx 0x104042 │ │ │ │ @ instruction: 0xf1acbc1c │ │ │ │ blx 0xfef83dec │ │ │ │ @@ -115405,73 +115405,73 @@ │ │ │ │ @ instruction: 0xe75f1c5c │ │ │ │ ble 0x38818c │ │ │ │ bleq 0xfd214 │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bb465a │ │ │ │ subsle r0, r8, r0, lsl pc │ │ │ │ @ instruction: 0x46209911 │ │ │ │ - @ instruction: 0xff16f0e4 │ │ │ │ + @ instruction: 0xf82af0e5 │ │ │ │ @ instruction: 0xf8dde744 │ │ │ │ strb ip, [sp, -r8, asr #32] │ │ │ │ - @ instruction: 0xf6424620 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ - @ instruction: 0xf0e4012f │ │ │ │ - blls 0x3c0a40 │ │ │ │ + vmax.s8 d20, d3, d16 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ + @ instruction: 0xf0e5012f │ │ │ │ + blls 0x3bee90 │ │ │ │ ble 0xffd0817c │ │ │ │ ldrvs lr, [r3, #-2525] @ 0xfffff623 │ │ │ │ blls 0x312884 │ │ │ │ - @ instruction: 0xf64046b0 │ │ │ │ - @ instruction: 0xf2c066d0 │ │ │ │ + vmin.s8 d20, d17, d16 │ │ │ │ + vmlsl.s q8, d16, d0[2] │ │ │ │ @ instruction: 0xf5030630 │ │ │ │ - @ instruction: 0xf642533c │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vcge.s8 d21, d3, d28 │ │ │ │ + vshr.s64 q8, q2, #64 │ │ │ │ bl 0x140ef4 │ │ │ │ strls r1, [fp, #-2825] @ 0xfffff4f7 │ │ │ │ stmdbls r9, {r0, r3, ip, pc} │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ - cdp2 0, 15, cr15, cr0, cr4, {7} │ │ │ │ + @ instruction: 0xf804f0e5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - @ instruction: 0xf642db22 │ │ │ │ - vmull.s q11, d16, d0[5] │ │ │ │ + vqdmulh.s d29, d3, d18 │ │ │ │ + @ instruction: 0xf2c00adc │ │ │ │ ldrbmi r0, [sp], -pc, lsr #20 │ │ │ │ and r4, r6, pc, asr #12 │ │ │ │ ldccc 15, cr3, [r0, #-4] │ │ │ │ stc 6, cr9, [sp, #8] │ │ │ │ @ instruction: 0xf0e47b00 │ │ │ │ - ldmib r5, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r2, [r1], -r2, lsl #6 │ │ │ │ ldc 6, cr4, [r5, #128] @ 0x80 │ │ │ │ svccs 0x00007b00 │ │ │ │ - vand , , q8 │ │ │ │ - vmla.f d22, d16, d0[2] │ │ │ │ + @ instruction: 0xf64fd1f0 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ stc 1, cr0, [sp, #204] @ 0xcc │ │ │ │ tstls r2, r0, lsl #22 │ │ │ │ - mvnvs pc, r2, asr #12 │ │ │ │ + bicseq pc, ip, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - cdp2 0, 12, cr15, cr10, cr4, {7} │ │ │ │ + @ instruction: 0xffdef0e4 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blvc 0xfe0be2c8 │ │ │ │ svceq 0x0020f1b8 │ │ │ │ stcls 1, cr13, [fp, #-820] @ 0xfffffccc │ │ │ │ strtmi lr, [r0], -r9, asr #10 │ │ │ │ - @ instruction: 0x61a8f642 │ │ │ │ + asreq pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmib sp, {r0, r3, r5, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e46513 │ │ │ │ - @ instruction: 0xe7b0feb7 │ │ │ │ + ldr pc, [r0, fp, asr #31]! │ │ │ │ stcls 6, cr4, [r9, #-176] @ 0xffffff50 │ │ │ │ @ instruction: 0xf04fe53b │ │ │ │ ldrb r0, [r1], -r3, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd80d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - mcr2 1, 7, pc, cr0, cr14, {5} @ │ │ │ │ + @ instruction: 0xfff4f1be │ │ │ │ stccc 5, cr15, [r8], #16 │ │ │ │ bls 0xa72f0 │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ subvs r3, r2, r4, lsr #17 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115485,15 +115485,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd8128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - mrc2 1, 5, pc, cr4, cr14, {5} │ │ │ │ + @ instruction: 0xffc8f1be │ │ │ │ stccc 5, cr15, [r8], #16 │ │ │ │ bls 0xa7348 │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ subvs r3, r2, r8, lsr #17 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115506,23 +115506,23 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf645b087 │ │ │ │ - vabal.s8 q9, d0, d0 │ │ │ │ + vshl.s64 , q12, #0 │ │ │ │ @ instruction: 0x460c0534 │ │ │ │ rscsvc pc, r4, #20971520 @ 0x1400000 │ │ │ │ andls r2, r0, #1811939328 @ 0x6c000000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf918f0c3 │ │ │ │ + blx 0xbbd2bc │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmib r2, {r1, sl, fp, sp}^ │ │ │ │ b 0x1450078 │ │ │ │ b 0x145db10 │ │ │ │ b 0x111de14 │ │ │ │ b 0x11418fc │ │ │ │ @@ -115642,33 +115642,33 @@ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00a43f0 │ │ │ │ @ instruction: 0xf8d1b959 │ │ │ │ @ instruction: 0xf8d125d0 │ │ │ │ vst3. {d28,d30,d32}, [r2 :64], r4 │ │ │ │ ldr r7, [lr, r0, lsl #5]! │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf505012f │ │ │ │ andls r7, r0, r2, ror r3 │ │ │ │ rsbcs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf89ef1cd │ │ │ │ - msrmi R12_fiq, r2 │ │ │ │ + @ instruction: 0xf9b2f1cd │ │ │ │ + msrvs R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsvc pc, ip, r2, asr #12 │ │ │ │ + adcsne pc, r4, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ msrvc SPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ subscs pc, r7, #64, 4 │ │ │ │ - cdp2 2, 8, cr15, cr4, cr4, {0} │ │ │ │ - msrmi R12_fiq, r2 │ │ │ │ + @ instruction: 0xff9cf204 │ │ │ │ + msrvs R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcvc pc, r8, r2, asr #12 │ │ │ │ + sbcne pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ msrvc SPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ subscs pc, sl, #64, 4 │ │ │ │ - cdp2 2, 7, cr15, cr6, cr4, {0} │ │ │ │ + @ instruction: 0xff8ef204 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andmi r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebd8414 │ │ │ │ @@ -115804,15 +115804,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebd862c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1fa0ff8 │ │ │ │ - b 0x110003c │ │ │ │ + b 0x110048c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ tsteq r2, r0, asr r9 │ │ │ │ @@ -115825,15 +115825,15 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ teqcs r8, #208, 18 @ 0x340000 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - ldc2l 1, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ + @ instruction: 0xff10f1fa │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe733ca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -115863,57 +115863,57 @@ │ │ │ │ svcvs 0x0070f012 │ │ │ │ @ instruction: 0xf8d3d004 │ │ │ │ @ instruction: 0xf0122084 │ │ │ │ andsle r0, r8, pc, lsl #4 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ stc2 0, cr15, [r2] │ │ │ │ tstlt r9, r0, lsl #18 │ │ │ │ - @ instruction: 0xf0e34628 │ │ │ │ - ldrb pc, [r3, r1, lsl #30] @ │ │ │ │ + @ instruction: 0xf0e44628 │ │ │ │ + bfi pc, r5, #16, #4 @ │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ stc2l 0, cr15, [r2], {0} │ │ │ │ stmdbcs r0, {r8, fp, ip, pc} │ │ │ │ @ instruction: 0x4669d1f4 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ stmdbls r0, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r5, r0, lsl #18 │ │ │ │ strtmi lr, [r0], -ip, ror #15 │ │ │ │ movwpl pc, #34383 @ 0x864f @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bicsvc pc, r4, r2, asr #12 │ │ │ │ + bicne pc, ip, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xc3d86c │ │ │ │ + blx 0x113d86e │ │ │ │ vaba.s q7, , q5 │ │ │ │ - svclt 0x0000fc97 │ │ │ │ + svclt 0x0000fd97 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ svcmi 0x0034b08d │ │ │ │ ldmdbmi r4!, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ strls r0, [r0, -pc, lsr #4] │ │ │ │ stmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f910b │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf0c2012f │ │ │ │ - @ instruction: 0x4605fe1f │ │ │ │ + @ instruction: 0x4605ff33 │ │ │ │ strtcc pc, [r8], #1285 @ 0x505 │ │ │ │ - @ instruction: 0xf0c24630 │ │ │ │ - tstpcs fp, #292 @ p-variant is OBSOLETE @ 0x124 │ │ │ │ + @ instruction: 0xf0c34630 │ │ │ │ + tstpcs fp, #6094848 @ p-variant is OBSOLETE @ 0x5d0000 │ │ │ │ eoreq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0c2022f │ │ │ │ - movwcs pc, #3739 @ 0xe9b @ │ │ │ │ + movwcs pc, #4015 @ 0xfaf @ │ │ │ │ @ instruction: 0xf894930a │ │ │ │ blcs 0x8ef28 │ │ │ │ rsbhi pc, r7, #64 @ 0x40 │ │ │ │ strcc pc, [ip, r5, lsl #10]! │ │ │ │ ldmib r7, {r0, r7, r9, sl, lr}^ │ │ │ │ tstmi r3, #56, 4 @ 0x80000003 │ │ │ │ @ instruction: 0xf505d111 │ │ │ │ @@ -115925,28 +115925,28 @@ │ │ │ │ subhi pc, r5, #64 @ 0x40 │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmdbge sl, {r3, r4, r5, r8, r9, sp} │ │ │ │ @ instruction: 0xf7904630 │ │ │ │ stmdbls sl, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640b1f1 │ │ │ │ - cdp2 0, 8, cr15, cr6, cr3, {7} │ │ │ │ + @ instruction: 0xff9af0e3 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r0, #64 @ 0x40 │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ blcc 0xfe733e48 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r4, r8, ror #23 │ │ │ │ + eorseq r5, r4, r0, ror #27 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ strtmi sl, [r8], -sl, lsl #18 │ │ │ │ @ instruction: 0xff24f7ff │ │ │ │ stmdbcs r0, {r1, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf505d1d9 │ │ │ │ @ instruction: 0xf50532ab │ │ │ │ strmi r3, [sl], sl, lsr #3 │ │ │ │ @@ -116146,48 +116146,48 @@ │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ teqle r8, r0, lsr #19 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ ldrmi r8, [r0], -r5, asr #3 │ │ │ │ tstcs r4, r3, lsl #4 │ │ │ │ @ instruction: 0xf140015a │ │ │ │ @ instruction: 0xf1be81ac │ │ │ │ - tstpcs r4, sp, lsl sl @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, r1, lsr fp @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - @ instruction: 0xf8c4fa17 │ │ │ │ + @ instruction: 0xf8c4fb2b │ │ │ │ @ instruction: 0xf8da04dc │ │ │ │ @ instruction: 0x071b30bc │ │ │ │ @ instruction: 0x81adf140 │ │ │ │ stmdals r3, {r2, r8, sp} │ │ │ │ - blx 0x3be0a8 │ │ │ │ + blx 0x8be0aa │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ stmdals r3, {r3, r4, r6, r7, sl} │ │ │ │ - blx 0x23e0b4 │ │ │ │ + blx 0x73e0b6 │ │ │ │ @ instruction: 0x2610f8d4 │ │ │ │ strbteq pc, [r0], #2244 @ 0x8c4 @ │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ strhlt r8, [r2, #-16]! │ │ │ │ tstcs r4, r0, lsl r6 │ │ │ │ - @ instruction: 0xf9faf1be │ │ │ │ + blx 0x43e0ce │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0xf8d404e4 │ │ │ │ @ instruction: 0xf1be0610 │ │ │ │ - @ instruction: 0xf8c4f9f3 │ │ │ │ + @ instruction: 0xf8c4fb07 │ │ │ │ ldmib sl, {r3, r5, r6, r7, sl}^ │ │ │ │ @ instruction: 0xf01c3c2e │ │ │ │ andsle r0, r4, r8, lsl #30 │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ cmnlt r2, r3, ror #2 │ │ │ │ ldrmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf1be9203 │ │ │ │ - smlattcs r4, r1, r9, pc @ │ │ │ │ + strdcs pc, [r4, -r5] │ │ │ │ streq pc, [r0, #-2244] @ 0xfffff73c │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - @ instruction: 0xf8c4f9db │ │ │ │ + @ instruction: 0xf8c4faef │ │ │ │ ldmib sl, {r2, r8, sl}^ │ │ │ │ blcs 0x90ad4 │ │ │ │ svclt 0x00be4628 │ │ │ │ adcscc pc, r8, sl, asr #17 │ │ │ │ movweq pc, #16460 @ 0x404c @ │ │ │ │ adcscc pc, ip, sl, asr #17 │ │ │ │ blx 0xfe83da4c │ │ │ │ @@ -116218,31 +116218,31 @@ │ │ │ │ ldrtmi sl, [r0], -sl, lsl #18 │ │ │ │ teqcs r8, #3260416 @ 0x31c000 │ │ │ │ blx 0xff5bf8de │ │ │ │ stmdbcs r0, {r1, r3, r8, fp, ip, pc} │ │ │ │ ldcge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf507e5d6 │ │ │ │ strbmi r7, [r0], -r3, lsl #6 │ │ │ │ - sbcsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ + sbcsne pc, r0, #805306372 @ 0x30000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - msrmi R12_fiq, r2 │ │ │ │ + msrvs R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf0e372c4 │ │ │ │ - str pc, [r9, #2695]! @ 0xa87 │ │ │ │ + str pc, [r9, #2971]! @ 0xb9b │ │ │ │ @ instruction: 0x2603f894 │ │ │ │ @ instruction: 0xf43f428a │ │ │ │ blmi 0xfef2d244 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ eorseq pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1d3de7c │ │ │ │ + blx 0xfe23de7e │ │ │ │ bls 0x1bb144 │ │ │ │ cmple lr, r0, lsl #20 │ │ │ │ @ instruction: 0x2660f8d4 │ │ │ │ @ instruction: 0xf8d49208 │ │ │ │ @ instruction: 0xf4132768 │ │ │ │ @ instruction: 0xf4227f00 │ │ │ │ @ instruction: 0xf8d40e70 │ │ │ │ @@ -116270,20 +116270,20 @@ │ │ │ │ @ instruction: 0xf8d42664 │ │ │ │ @ instruction: 0xf0222668 │ │ │ │ @ instruction: 0xf8c402f0 │ │ │ │ stmdbcs r0, {r3, r5, r6, r9, sl, sp} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ blmi 0xfe4fb234 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmlal.s q8, d0, d0[1] │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ subeq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x8bdf20 │ │ │ │ + blx 0xdbdf22 │ │ │ │ vmls.f q15, , d2[0] │ │ │ │ ldrb r2, [ip, #3648]! @ 0xe40 │ │ │ │ rsbsvs pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0xf0229808 │ │ │ │ @ instruction: 0xf8c402ff │ │ │ │ @ instruction: 0xf8d42664 │ │ │ │ @ instruction: 0xf0222668 │ │ │ │ @@ -116320,26 +116320,26 @@ │ │ │ │ stmdbcs r0, {r0, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf01ce66d │ │ │ │ @ instruction: 0xf43f0f02 │ │ │ │ @ instruction: 0x4628ae31 │ │ │ │ cdp2 0, 5, cr15, cr6, cr1, {0} │ │ │ │ @ instruction: 0xf1be2010 │ │ │ │ - movwcs pc, #2095 @ 0x82f @ │ │ │ │ + movwcs pc, #2371 @ 0x943 @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vbic.i32 q10, #256 @ 0x00000100 │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ stmiacc r4!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf10760da │ │ │ │ @ instruction: 0xf8c403a4 │ │ │ │ sbcvs r0, r3, r4, lsr #17 │ │ │ │ @ instruction: 0xf1be2010 │ │ │ │ - movwcs pc, #2073 @ 0x819 @ │ │ │ │ + movwcs pc, #2349 @ 0x92d @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vqdmlal.s q10, d16, d1[1] │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ stmiacc r8!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf8c460da │ │ │ │ @@ -116352,158 +116352,158 @@ │ │ │ │ @ instruction: 0xf8d41664 │ │ │ │ @ instruction: 0xf0211668 │ │ │ │ @ instruction: 0xf8c4010f │ │ │ │ stmdbls r4, {r3, r5, r6, r9, sl, ip} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ sbfx sl, r0, #26, #19 │ │ │ │ @ instruction: 0x46404b3e │ │ │ │ - strbtne pc, [r8], #-579 @ 0xfffffdbd @ │ │ │ │ + strbtcc pc, [r0], #-579 @ 0xfffffdbd @ │ │ │ │ strteq pc, [pc], #-704 @ 0x81ccc │ │ │ │ - msrmi R12_fiq, r2 │ │ │ │ + msrvs R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ adcsne pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf97af0e3 │ │ │ │ + blx 0xfe43e06c │ │ │ │ @ instruction: 0xf1bee49c │ │ │ │ - tstpcs r4, r1, ror r8 @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r4, r5, r9, pc @ │ │ │ │ strbeq pc, [r0], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - tstpcs r4, fp, ror #16 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, pc, ror r9 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - @ instruction: 0xf8c4f865 │ │ │ │ + @ instruction: 0xf8c4f979 │ │ │ │ @ instruction: 0xf8d404c8 │ │ │ │ @ instruction: 0xe65d2610 │ │ │ │ strbmi r4, [r0], -ip, lsr #22 │ │ │ │ - strtne pc, [r4], #-579 @ 0xfffffdbd │ │ │ │ + ldrcc pc, [ip], #-579 @ 0xfffffdbd │ │ │ │ strteq pc, [pc], #-704 @ 0x81d14 │ │ │ │ - msrmi R12_fiq, r2 │ │ │ │ + msrvs R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ addne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf956f0e3 │ │ │ │ + blx 0x1b3e0b4 │ │ │ │ blmi 0x9baf0c │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmls.i d17, d0, d0[1] │ │ │ │ + vmvn.i32 d19, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf642042f │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf0e312a3 │ │ │ │ - strbt pc, [r7], #-2373 @ 0xfffff6bb @ │ │ │ │ - @ instruction: 0xf8a0f239 │ │ │ │ - msrmi R12_fiq, r2 │ │ │ │ + strbt pc, [r7], #-2649 @ 0xfffff5a7 @ │ │ │ │ + @ instruction: 0xf9a0f239 │ │ │ │ + msrvs R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbseq pc, r8, r3, asr #4 │ │ │ │ + rsbscs pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b17 │ │ │ │ vqsub.s8 q0, q10, q2 │ │ │ │ - @ instruction: 0xf642f8bd │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + @ instruction: 0xf642f9d5 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ blmi 0x4c1e38 │ │ │ │ subne pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8b0f204 │ │ │ │ - msrmi R12_fiq, r2 │ │ │ │ + @ instruction: 0xf9c8f204 │ │ │ │ + msrvs R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, r8, r3, asr #4 │ │ │ │ + adccc pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b0a │ │ │ │ vhsub.s8 d2, d4, d10 │ │ │ │ - @ instruction: 0xf642f8a3 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + @ instruction: 0xf642f9bb │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x181e6c │ │ │ │ andcs pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf896f204 │ │ │ │ + @ instruction: 0xf9aef204 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ - eorseq r5, r4, r8, lsl #28 │ │ │ │ + eorseq r5, r4, ip, ror #31 │ │ │ │ + eorseq r6, r4, r0 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd8fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x86e018 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s32 d0, d7, d0 │ │ │ │ - stmiavs r3!, {r1, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r3, r4, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ subspl pc, r5, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ blcs 0x9be84 │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ - eormi pc, r0, r2, asr #12 │ │ │ │ + andsvs pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6429309 │ │ │ │ - vmov.i32 d20, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d12 │ │ │ │ strls r0, [fp], #-559 @ 0xfffffdd1 │ │ │ │ @ instruction: 0xf64f9201 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ andls r0, r4, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xf80ef1c5 │ │ │ │ + @ instruction: 0xf922f1c5 │ │ │ │ strbtmi r9, [r8], -r0 │ │ │ │ - @ instruction: 0xffe4f0c1 │ │ │ │ - @ instruction: 0xf1bd9800 │ │ │ │ - blmi 0x301c3c │ │ │ │ + @ instruction: 0xf8f8f0c2 │ │ │ │ + @ instruction: 0xf1be9800 │ │ │ │ + blmi 0x30008c │ │ │ │ blls 0x3dbea4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf81af239 │ │ │ │ + @ instruction: 0xf91af239 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd9068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6452000 │ │ │ │ - vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vhadd.s8 d18, d6, d0 │ │ │ │ + vorr.i32 d16, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d16, d3, d20 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ andcs r0, sl, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1cc9000 │ │ │ │ - svclt 0x0000fa39 │ │ │ │ + svclt 0x0000fb4d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd9094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x102364 │ │ │ │ andls r2, r0, pc, lsl #4 │ │ │ │ - blx 0xa3e5e0 │ │ │ │ - eorseq r5, r4, r4, lsr lr │ │ │ │ + blx 0xf3e5e2 │ │ │ │ + eorseq r6, r4, ip, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x10238c │ │ │ │ andls r2, r0, r4, lsl r2 │ │ │ │ - blx 0x53e608 │ │ │ │ - eorseq r5, r4, ip, asr #28 │ │ │ │ + blx 0xa3e60a │ │ │ │ + eorseq r6, r4, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x1023b4 │ │ │ │ andls r2, r0, r9, lsl r2 │ │ │ │ - @ instruction: 0xf9fef1cc │ │ │ │ - eorseq r5, r4, r4, ror #28 │ │ │ │ + blx 0x53e632 │ │ │ │ + eorseq r6, r4, ip, asr r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r8, r0, lsl #10 │ │ │ │ @@ -116548,16 +116548,16 @@ │ │ │ │ bcs 0x14c02c8 │ │ │ │ b 0x15c02cc │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf64f2296 │ │ │ │ @ instruction: 0xf8327cff │ │ │ │ strbmi r1, [r1, #-17]! @ 0xffffffef │ │ │ │ - @ instruction: 0xf645d00d │ │ │ │ - vsubl.s8 q11, d16, d0 │ │ │ │ + vhadd.s8 d29, d6, d13 │ │ │ │ + vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ bl 0x1028b0 │ │ │ │ movwls r1, #4609 @ 0x1201 │ │ │ │ @ instruction: 0x47906892 │ │ │ │ @ instruction: 0xf5039b01 │ │ │ │ stmdb r3, {r1, r2, r4, r8, r9, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -116629,21 +116629,21 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ orrvc pc, r6, #12582912 @ 0xc00000 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d3, d8 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ blmi 0x1021e4 │ │ │ │ rsbsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 13, cr15, cr10, cr3, {0} │ │ │ │ - eorseq r5, r4, r0, asr #29 │ │ │ │ + @ instruction: 0xfff2f203 │ │ │ │ + ldrhteq r6, [r4], -r8 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ tstpeq pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ @@ -116692,16 +116692,16 @@ │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310e54 │ │ │ │ - @ instruction: 0xf645d80c │ │ │ │ - vsubl.s8 q11, d16, d0 │ │ │ │ + vadd.i8 d29, d6, d12 │ │ │ │ + vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ bl 0x102af0 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmdaeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -116715,16 +116715,16 @@ │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310eb0 │ │ │ │ - @ instruction: 0xf645d80b │ │ │ │ - vsubl.s8 q11, d16, d0 │ │ │ │ + vadd.i8 d29, d6, d11 │ │ │ │ + vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ bl 0x102b4c │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ ldrbeq r3, [fp, r8, lsl #9] │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf0000848 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -116751,16 +116751,16 @@ │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310f40 │ │ │ │ - @ instruction: 0xf645d80b │ │ │ │ - vsubl.s8 q11, d16, d0 │ │ │ │ + vadd.i8 d29, d6, d11 │ │ │ │ + vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ bl 0x102bdc │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ ldrbeq r3, [fp, r8, lsl #9] │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf0000848 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -116810,15 +116810,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ mulmi sl, r8, r4 │ │ │ │ ldrne pc, [ip], #2256 @ 0x8d0 │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stclt 0, cr15, [ip], #764 @ 0x2fc │ │ │ │ + stcllt 0, cr15, [r0, #764] @ 0x2fc │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ cmncc r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185c8c │ │ │ │ @@ -116842,15 +116842,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, sl, r0, lsl #9 │ │ │ │ strne pc, [r4], #2256 @ 0x8d0 │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stcllt 0, cr15, [ip], #-764 @ 0xfffffd04 │ │ │ │ + stclt 0, cr15, [r0, #764] @ 0x2fc │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ cmncc r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185d0c │ │ │ │ @@ -116875,15 +116875,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, fp, r0, lsl #9 │ │ │ │ strne pc, [r4], #2256 @ 0x8d0 │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stclt 0, cr15, [sl], #-764 @ 0xfffffd04 │ │ │ │ + ldclt 0, cr15, [lr, #-764]! @ 0xfffffd04 │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ cmncc r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185d90 │ │ │ │ @@ -116908,27 +116908,27 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ mulmi fp, r8, r4 │ │ │ │ ldrne pc, [ip], #2256 @ 0x8d0 │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xffabe874 │ │ │ │ + ldcllt 0, cr15, [ip], #764 @ 0x2fc │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ cmpeq fp, r0, asr #2 │ │ │ │ stmdbcs r0, {r2, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d158 │ │ │ │ blcs 0x8eac4 │ │ │ │ @ instruction: 0xf8d0d177 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x48321c │ │ │ │ stmdale r2!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - stcvs 6, cr15, [r0], {69} @ 0x45 │ │ │ │ + ldcleq 2, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb6b │ │ │ │ vraddhn.i16 d19, , q4 │ │ │ │ @ instruction: 0xf0830340 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ @@ -116950,15 +116950,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0bbb3 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r6!, {r1, r3, r8, fp, sp}^ │ │ │ │ - orrvs pc, r0, #72351744 @ 0x4500000 │ │ │ │ + cmnpeq r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ blcs 0x9db98 │ │ │ │ blcs 0x176994 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -116998,16 +116998,16 @@ │ │ │ │ @ instruction: 0x414cf890 │ │ │ │ cmnle ip, r0, lsl #24 │ │ │ │ ldrdmi pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ ldceq 0, cr15, [pc], {4} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ @ instruction: 0xf04fbf8f │ │ │ │ - @ instruction: 0xf6450c01 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + @ instruction: 0xf2460c01 │ │ │ │ + vmvn.i32 q8, #524288 @ 0x00080000 │ │ │ │ bl 0x1837b8 │ │ │ │ svclt 0x0098048c │ │ │ │ ldrsbgt pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ subsle r2, ip, r0, lsl #22 │ │ │ │ strvc pc, [r0], #962 @ 0x3c2 │ │ │ │ rsble r2, pc, r0, lsl #24 │ │ │ │ @@ -117133,16 +117133,16 @@ │ │ │ │ @ instruction: 0xf8b44606 │ │ │ │ blcs 0xf91224 │ │ │ │ vtst.8 , q7, │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf8322296 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ - @ instruction: 0xf645d04f │ │ │ │ - vsubw.s8 q11, q8, d0 │ │ │ │ + vhadd.s8 , q3, │ │ │ │ + vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ bl 0x1435d4 │ │ │ │ ldmvs fp, {r1, r8, r9, ip} │ │ │ │ @ instruction: 0x46054798 │ │ │ │ ldrtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ @ instruction: 0xf504fec9 │ │ │ │ stmdacs r0, {r1, r2, r4, r8, r9, sp, lr} │ │ │ │ @@ -117202,15 +117202,15 @@ │ │ │ │ andle r0, r9, r1, lsl #2 │ │ │ │ ldrne pc, [r8], #2262 @ 0x8d6 │ │ │ │ @ instruction: 0xf8d6400a │ │ │ │ mulmi pc, ip, r4 @ │ │ │ │ svclt 0x0014433a │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf0bf9303 │ │ │ │ - blls 0x181084 │ │ │ │ + blls 0x1814d4 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebd9c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf89d0fe8 │ │ │ │ @ instruction: 0x46076018 │ │ │ │ @ instruction: 0x46314615 │ │ │ │ @@ -117220,16 +117220,16 @@ │ │ │ │ addsmi r2, sl, #80, 20 @ 0x50000 │ │ │ │ blcs 0xfb6aa0 │ │ │ │ vtst.8 d29, d14, d26 │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf8322296 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ - @ instruction: 0xf645d030 │ │ │ │ - vsubw.s8 q11, q8, d0 │ │ │ │ + vqadd.s8 d29, d6, d16 │ │ │ │ + vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ bl 0x143730 │ │ │ │ ldrtmi r1, [r8], -r2, lsl #6 │ │ │ │ @ instruction: 0x4798689b │ │ │ │ ldmdbeq r8, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdbne ip, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrmi pc, [r8, #-879] @ 0xfffffc91 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ @@ -117293,21 +117293,21 @@ │ │ │ │ @ instruction: 0xf8c60205 │ │ │ │ andlt r2, r3, ip, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ blmi 0x102c44 │ │ │ │ rsbsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9aaf203 │ │ │ │ - eorseq r5, r4, r0, lsl #30 │ │ │ │ + blx 0xff13f39c │ │ │ │ + ldrshteq r6, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd9d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @ instruction: 0xf890339a │ │ │ │ cmncc r0, #144, 8 @ 0x90000000 │ │ │ │ @ instruction: 0xf001b083 │ │ │ │ @@ -117505,15 +117505,15 @@ │ │ │ │ bcs 0xb8314 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ blcs 0x8f3e8 │ │ │ │ @ instruction: 0xf8d0d164 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ blcc 0x483b40 │ │ │ │ ldmdale r8, {r1, r3, r8, r9, fp, sp} │ │ │ │ - orrvs pc, r0, r5, asr #12 │ │ │ │ + cmnpeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldmdblt fp, {r0, r1, r3, r6, r8, sl, fp, sp, lr}^ │ │ │ │ strne pc, [r8], #2256 @ 0x8d0 │ │ │ │ strle r0, [r7, #-1801] @ 0xfffff8f7 │ │ │ │ bllt 0xfeb3af64 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @@ -117523,15 +117523,15 @@ │ │ │ │ bcs 0x311738 │ │ │ │ @ instruction: 0xf8d0d90a │ │ │ │ @ instruction: 0xf0000848 │ │ │ │ stmdacs r0, {r6} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - orrvs pc, r0, #72351744 @ 0x4500000 │ │ │ │ + cmnpeq r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ tstlt sl, #5760 @ 0x1680 │ │ │ │ mvnle r2, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -117568,15 +117568,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f4e4 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x483c3c │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - stcvs 6, cr15, [r0], {69} @ 0x45 │ │ │ │ + ldcleq 2, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vraddhn.i16 d28, q14, q4 │ │ │ │ b 0x5062e0 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117596,16 +117596,16 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f558 │ │ │ │ ldrdne pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ - @ instruction: 0xf645d8e6 │ │ │ │ - vsubw.s8 q11, q8, d0 │ │ │ │ + vadd.i8 , q11, q11 │ │ │ │ + vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ bl 0x143d10 │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117640,15 +117640,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f604 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x483d5c │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - stcvs 6, cr15, [r0], {69} @ 0x45 │ │ │ │ + ldcleq 2, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vraddhn.i16 d28, q14, q4 │ │ │ │ b 0x506300 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117668,16 +117668,16 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f678 │ │ │ │ ldrdne pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ - @ instruction: 0xf645d8e6 │ │ │ │ - vsubw.s8 q11, q8, d0 │ │ │ │ + vadd.i8 , q11, q11 │ │ │ │ + vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ bl 0x143e30 │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117715,15 +117715,15 @@ │ │ │ │ ldmdavs r2, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdbcs r0, {r9} │ │ │ │ andcs sp, r1, r1, rrx │ │ │ │ movwcs sl, #2306 @ 0x902 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ - cdp2 2, 3, cr15, cr6, cr13, {1} │ │ │ │ + @ instruction: 0xff36f22d │ │ │ │ @ instruction: 0xf44f9c02 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ bls 0x150088 │ │ │ │ strmi pc, [r3], -r4, lsr #23 │ │ │ │ strvs pc, [r2], -r3, lsl #22 │ │ │ │ stmiane r4!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ strbtvc lr, [r3], r6, asr #22 │ │ │ │ @@ -117763,15 +117763,15 @@ │ │ │ │ andlt sp, r9, r2, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdage r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - @ instruction: 0xff6cf229 │ │ │ │ + @ instruction: 0xf86cf22a │ │ │ │ @ instruction: 0x2604e9dd │ │ │ │ submi pc, sl, pc, asr #8 │ │ │ │ addscc pc, sl, r3, asr #13 │ │ │ │ svcls 0x00039c02 │ │ │ │ cmpeq r3, r1, ror r1 │ │ │ │ b 0x10c9d58 │ │ │ │ bl 0x18dba38 │ │ │ │ @@ -117796,17 +117796,17 @@ │ │ │ │ @ instruction: 0xf8d5d00b │ │ │ │ mulmi fp, r8, r4 │ │ │ │ ldrne pc, [ip], #2261 @ 0x8d5 │ │ │ │ @ instruction: 0x0c01ea0c │ │ │ │ movweq lr, #51795 @ 0xca53 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ andls r2, r1, #0, 2 │ │ │ │ - ldc2l 0, cr15, [r8], #760 @ 0x2f8 │ │ │ │ + mcr2 0, 0, pc, cr12, cr14, {5} @ │ │ │ │ ldr r9, [lr, r1, lsl #20] │ │ │ │ - ldc2 2, cr15, [r8, #220] @ 0xdc │ │ │ │ + mrc2 2, 4, pc, cr8, cr7, {1} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebda56c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xff2ef7ff │ │ │ │ @@ -118152,32 +118152,32 @@ │ │ │ │ svclt 0x00080201 │ │ │ │ andle r4, r9, r1, lsl r6 │ │ │ │ ldrcs pc, [r8], #2259 @ 0x8d3 │ │ │ │ @ instruction: 0xf8d34011 │ │ │ │ mulsmi r5, ip, r4 │ │ │ │ svclt 0x0014430d │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - blx 0xcbfbe0 │ │ │ │ + blx 0x11bfbe2 │ │ │ │ svclt 0x0000e7bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcc pc, [fp, r0, lsl #10]! │ │ │ │ stmdapl r8, {r8, sl, ip, sp, lr, pc} │ │ │ │ mvnscs r2, sl, ror r2 │ │ │ │ rscsne pc, r8, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - strvs pc, [r0], #1605 @ 0x645 │ │ │ │ + ldrbteq pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ ldrteq pc, [r4], #-704 @ 0xfffffd40 @ │ │ │ │ ldmibne r8!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ vmax.s32 d2, d6, d0 │ │ │ │ - andcs lr, r0, #6684672 @ 0x660000 │ │ │ │ + andcs lr, r0, #2064384 @ 0x1f8000 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r2, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdahi r5!, {r3, r4, r5, r6, r8, r9, sp} │ │ │ │ ldmdale r8!, {r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ strbmi r6, [r0], -r3, ror #16 │ │ │ │ @ instruction: 0xb1d84798 │ │ │ │ andseq pc, pc, #5 │ │ │ │ @@ -118203,21 +118203,21 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrsbne pc, [r8, #135] @ 0x87 @ │ │ │ │ @ instruction: 0xf8d74311 │ │ │ │ @ instruction: 0xf8c721dc │ │ │ │ tstmi sl, #216, 2 @ 0x36 │ │ │ │ bicscs pc, ip, r7, asr #17 │ │ │ │ vabd.s8 q15, , q11 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vaddl.s8 q10, d16, d12 │ │ │ │ blmi 0x103a7c │ │ │ │ vhsub.s8 q1, q9, q6 │ │ │ │ - svclt 0x0000fa8f │ │ │ │ - eorseq r5, r4, r4, lsl pc │ │ │ │ + svclt 0x0000fba7 │ │ │ │ + eorseq r6, r4, ip, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdabd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ blx 0xfffc19de │ │ │ │ ldrcc pc, [r9, #1286] @ 0x506 │ │ │ │ ldrbvc pc, [r8, #1285]! @ 0x505 @ │ │ │ │ @@ -118367,15 +118367,15 @@ │ │ │ │ movwvs pc, #21765 @ 0x5505 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ strle r0, [r6, #-1979] @ 0xfffff845 │ │ │ │ sbcseq fp, r2, sl, lsr #2 │ │ │ │ @ instruction: 0xf5052100 │ │ │ │ vhadd.s32 d6, d5, d6 │ │ │ │ - @ instruction: 0xf8d5eeda │ │ │ │ + @ instruction: 0xf8d5eff2 │ │ │ │ @ instruction: 0xf0073470 │ │ │ │ @ instruction: 0x462807f9 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ @ instruction: 0xf8c5433b │ │ │ │ pop {r4, r5, r6, sl, ip, sp} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ @ instruction: 0xf1b8bedd │ │ │ │ @@ -118446,20 +118446,20 @@ │ │ │ │ svcvs 0x0040f013 │ │ │ │ @ instruction: 0xf003d043 │ │ │ │ @ instruction: 0xf1b36370 │ │ │ │ eorsle r6, lr, r0, ror pc │ │ │ │ strcc pc, [fp, r9, lsl #10]! │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ andsne pc, r7, sp, lsl #4 │ │ │ │ - cdp 2, 3, cr15, cr10, cr5, {1} │ │ │ │ + svc 0x0052f225 │ │ │ │ @ instruction: 0x96482610 │ │ │ │ strbtls r2, [r0], -lr, lsl #4 │ │ │ │ tstpne pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrsbvs pc, [ip, #135] @ 0x87 @ │ │ │ │ - msrcc CPSR_s, #805306372 @ 0x30000004 │ │ │ │ + tstppl ip, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstpne r4, sp, lsr #17 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r8], -r4, asr #6 │ │ │ │ @ instruction: 0xf8ad2305 │ │ │ │ @ instruction: 0xf88d1174 │ │ │ │ stmdbge r4, {r1, r2, r4, r8, sp}^ │ │ │ │ cmnpcs r6, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @@ -118471,15 +118471,15 @@ │ │ │ │ @ instruction: 0xf6409661 │ │ │ │ @ instruction: 0x964b467a │ │ │ │ strcs r9, [r4], -r3, ror #12 │ │ │ │ tstpvs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ strbcs pc, [sp], -r2, asr #4 @ │ │ │ │ streq pc, [r8], -r0, asr #5 │ │ │ │ @ instruction: 0x966b9653 │ │ │ │ - strtcc pc, [ip], -r3, asr #4 │ │ │ │ + strtpl pc, [r4], -r3, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf004965c │ │ │ │ @ instruction: 0xf8d5ffe9 │ │ │ │ vmin.s8 d19, d24, d8 │ │ │ │ vmov.i32 d16, #48896 @ 0x0000bf00 │ │ │ │ blx 0x90ca08 │ │ │ │ ldrbeq pc, [r9, r3, lsl #6] @ │ │ │ │ @@ -118504,30 +118504,30 @@ │ │ │ │ @ instruction: 0xf50d4648 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf0044ff0 │ │ │ │ @ instruction: 0xf509bd6b │ │ │ │ vst1.32 {d19-d21}, [pc :128], fp │ │ │ │ strdcs r7, [r0, -r0] │ │ │ │ vadd.i32 q5, , q2 │ │ │ │ - strcs lr, [sl, r8, asr #27]! │ │ │ │ + strcs lr, [sl, r0, ror #29]! │ │ │ │ ldrsbpl pc, [r8, #134] @ 0x86 @ │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcs ip, lr, asr #10 │ │ │ │ andcs r9, r6, #427819008 @ 0x19800000 │ │ │ │ ldrdpl pc, [r0, #134]! @ 0x86 │ │ │ │ bleq 0xfffbc │ │ │ │ @ instruction: 0xf04f9500 │ │ │ │ ldrbls r0, [lr, #-2567]! @ 0xfffff5f9 │ │ │ │ andne pc, pc, r0, asr #12 │ │ │ │ ldrsbpl pc, [ip, #134] @ 0x86 @ │ │ │ │ - mvnscs pc, #805306372 @ 0x30000004 │ │ │ │ + mvnsmi pc, #805306372 @ 0x30000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ ldrdvs pc, [r4, #134]! @ 0x86 │ │ │ │ vcgt.s8 , , q2 │ │ │ │ - vmull.p8 , d0, d4 │ │ │ │ + @ instruction: 0xf2c04efc │ │ │ │ @ instruction: 0xf8ad0e2f │ │ │ │ @ instruction: 0xf8ad0114 │ │ │ │ movwcs r0, #20948 @ 0x51d4 │ │ │ │ tstpne r6, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf88d4648 │ │ │ │ stmdbge r4, {r1, r2, r4, r6, r7, r8, ip}^ │ │ │ │ tstpcs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @@ -118535,41 +118535,41 @@ │ │ │ │ cmnpcs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ strbls r2, [r7, #-512]! @ 0xfffffe00 │ │ │ │ strbcs pc, [sp, #-578] @ 0xfffffdbe @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ ldrbls r9, [r3, #-1687] @ 0xfffff969 │ │ │ │ ldrbtmi pc, [sl], -r0, asr #12 @ │ │ │ │ vrshl.s8 , , │ │ │ │ - vmov.i16 d19, #0 @ 0x0000 │ │ │ │ + vmlal.s8 , d0, d8 │ │ │ │ strbls r0, [fp], -pc, lsr #16 │ │ │ │ ldrbtls r9, [fp], -r3, ror #12 │ │ │ │ @ instruction: 0xf8cd9583 │ │ │ │ @ instruction: 0xf640e170 │ │ │ │ vmull.p8 q10, d0, d9 │ │ │ │ stmib sp, {r0, r1, r9, sl, fp, ip, sp}^ │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, lr, pc}^ │ │ │ │ @ instruction: 0x9761bc5f │ │ │ │ ldrbgt lr, [r8, -sp, asr #19]! │ │ │ │ bicsge pc, r9, sp, lsl #17 │ │ │ │ cmnp r5, sp, asr #17 @ p-variant is OBSOLETE │ │ │ │ mcrls 6, 0, r9, cr0, cr3, {4} │ │ │ │ bicshi pc, r0, sp, asr #17 │ │ │ │ - ldmdacc r8, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdapl r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf8cd959b │ │ │ │ @ instruction: 0xf04f8230 │ │ │ │ srsia sp, #15 │ │ │ │ @ instruction: 0xf88de235 │ │ │ │ @ instruction: 0xf04f5294 │ │ │ │ @ instruction: 0xf88d0509 │ │ │ │ @ instruction: 0xf88da239 │ │ │ │ ldrbcs r5, [pc, #662]! @ 0x841d6 │ │ │ │ @ instruction: 0xbc8fe9cd │ │ │ │ strmi lr, [r8, #2509]! @ 0x9cd │ │ │ │ - ldrcs pc, [ip, #579]! @ 0x243 │ │ │ │ + ldrmi pc, [r4, #579]! @ 0x243 │ │ │ │ streq pc, [pc, #-704]! @ 0x83c90 │ │ │ │ strls r9, [r4, #1937]! @ 0x791 │ │ │ │ strbmi pc, [pc, #-1600] @ 0x83918 @ │ │ │ │ strls r9, [fp, #1686]! @ 0x696 │ │ │ │ ldreq pc, [r5, #579]! @ 0x243 │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ vqrshl.s8 d25, d19, d19 │ │ │ │ @@ -118581,26 +118581,26 @@ │ │ │ │ strbt pc, [fp], r1, lsr #30 @ │ │ │ │ stmdbmi r6, {r1, r8, r9, sp} │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xff1af004 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ svclt 0x0000e6e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r6, r4, r0, ror #17 │ │ │ │ - eorseq r6, r4, r0, lsr #16 │ │ │ │ + ldrsbteq r6, [r4], -r8 │ │ │ │ + eorseq r6, r4, r8, lsl sl │ │ │ │ strtcc pc, [fp], r9, lsl #10 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ vtst.32 d10, d5, d5 │ │ │ │ - tstcs r1, r4, lsr #26 │ │ │ │ + tstcs r1, ip, lsr lr │ │ │ │ blge 0x83e70c │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r7, r8, asr #12 │ │ │ │ andcs r9, r0, #24, 4 @ 0x80000001 │ │ │ │ @ instruction: 0x27ff49b1 │ │ │ │ - movscs pc, #805306372 @ 0x30000004 │ │ │ │ + @ instruction: 0x43a8f243 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstls r4, #6553600 @ 0x640000 │ │ │ │ movwmi pc, #38464 @ 0x9640 @ │ │ │ │ movwcc pc, #12992 @ 0x32c0 @ │ │ │ │ blge 0x83e710 │ │ │ │ subscc pc, r5, sp, asr #17 │ │ │ │ orrvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @@ -118623,15 +118623,15 @@ │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ stc2 0, cr15, [r0], {4} │ │ │ │ ldmibmi r7, {r0, r1, r2, r4, r8, r9, sp} │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ cdp2 0, 12, cr15, cr4, cr4, {0} │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ adcseq pc, r7, sp, lsl #2 │ │ │ │ - ldcl 2, cr15, [r8], {37} @ 0x25 │ │ │ │ + ldcl 2, cr15, [r0, #148]! @ 0x94 │ │ │ │ movtmi pc, #63040 @ 0xf640 @ │ │ │ │ vcge.s8 d25, d3, d19 │ │ │ │ vrsra.s64 d16, d21, #64 │ │ │ │ teqls fp, #8, 6 @ 0x20000000 │ │ │ │ movtmi pc, #53827 @ 0xd243 @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ vcge.s8 d25, d3, d28 │ │ │ │ @@ -118644,15 +118644,15 @@ │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst2.16 {d23-d26}, [pc], r0 │ │ │ │ teqls r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf88d230d │ │ │ │ @ instruction: 0xf64030b6 │ │ │ │ @ instruction: 0xf8ad130f │ │ │ │ vqadd.s8 d19, d19, d20 │ │ │ │ - vrsra.s64 d18, d28, #64 │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0x932c032f │ │ │ │ mcrr2 0, 0, pc, r6, cr4 @ │ │ │ │ @ instruction: 0xf3c36fb3 │ │ │ │ movwls r2, #33732 @ 0x83c4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0], -r7, ror #1 │ │ │ │ addsvc pc, r5, r2, asr #12 │ │ │ │ @@ -118673,40 +118673,40 @@ │ │ │ │ strls r9, [r5, #-777] @ 0xfffffcf7 │ │ │ │ movtcs pc, #53826 @ 0xd242 @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ strvc pc, [r5, #1601] @ 0x641 │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ andsne lr, r1, sp, asr #19 │ │ │ │ vrshl.s8 d25, d12, d3 │ │ │ │ - vmls.f d18, d16, d0[1] │ │ │ │ + vshl.s64 d20, d28, #0 │ │ │ │ ldrls r0, [r3], #-1327 @ 0xfffffad1 │ │ │ │ vrshl.s8 d25, d13, d3 │ │ │ │ - vshl.s64 q9, q0, #0 │ │ │ │ + vmls.f d20, d16, d0[2] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, sl}^ │ │ │ │ strls r3, [lr, #-2310] @ 0xfffff6fa │ │ │ │ - strbcs pc, [r0, #579]! @ 0x243 @ │ │ │ │ + ldrbmi pc, [r8, #579] @ 0x243 @ │ │ │ │ streq pc, [pc, #-704]! @ 0x83e68 │ │ │ │ andpl lr, pc, #3358720 @ 0x334000 │ │ │ │ stmdals sp, {r0, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 1, 8, cr15, cr8, cr2, {6} │ │ │ │ + @ instruction: 0xff9cf1c2 │ │ │ │ @ instruction: 0x46814631 │ │ │ │ @ instruction: 0xf1c2980e │ │ │ │ - ldrtmi pc, [r1], -r3, lsl #29 @ │ │ │ │ + shadd8mi pc, r1, r7 @ │ │ │ │ stmdals pc, {r0, r2, r9, sl, lr} @ │ │ │ │ - cdp2 1, 7, cr15, cr14, cr2, {6} │ │ │ │ + @ instruction: 0xff92f1c2 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - rsccs pc, ip, r3, asr #4 │ │ │ │ + rscmi pc, r4, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ beq 0x100294 │ │ │ │ - cdp2 1, 7, cr15, cr4, cr2, {6} │ │ │ │ + @ instruction: 0xff88f1c2 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r2, r4, r0, lsl #2 │ │ │ │ @ instruction: 0xf04fa844 │ │ │ │ vqdmulh.s32 d0, d5, d14 │ │ │ │ - bls 0x53f280 │ │ │ │ + bls 0x53f6e0 │ │ │ │ @ instruction: 0xf0069911 │ │ │ │ ldcls 12, cr0, [r0], {7} │ │ │ │ stmib sp, {r2, r8, r9, sp}^ │ │ │ │ cmpls r4, fp, ror #2 │ │ │ │ ldrbls r9, [r5], #-2315 @ 0xfffff6f5 │ │ │ │ ldmeq r4!, {r0, r2, r3, r5, r6, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf044916e │ │ │ │ @@ -118757,28 +118757,28 @@ │ │ │ │ stmib sp, {r2, r3, r6, r9, sp, lr, pc}^ │ │ │ │ strls sl, [r4, pc, lsl #19] │ │ │ │ eorspl pc, r7, #9240576 @ 0x8d0000 │ │ │ │ eorspl pc, r8, #9240576 @ 0x8d0000 │ │ │ │ svcls 0x000c949d │ │ │ │ @ instruction: 0xf004979f │ │ │ │ stmdals r4, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [lr, #-748]! @ 0xfffffd14 │ │ │ │ + mcr2 1, 4, pc, cr2, cr11, {5} @ │ │ │ │ @ instruction: 0xf1bb9803 │ │ │ │ - stmdals r2, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r8, #-748]! @ 0xfffffd14 │ │ │ │ + stmdals r2, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrc2 1, 3, pc, cr12, cr11, {5} │ │ │ │ @ instruction: 0xf1bb9801 │ │ │ │ - blls 0x2c3804 │ │ │ │ + blls 0x2c3c54 │ │ │ │ @ instruction: 0xf47f429e │ │ │ │ ldcls 15, cr10, [r3], {91} @ 0x5b │ │ │ │ @ instruction: 0x901cf8dd │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ vrshl.s64 q7, , q3 │ │ │ │ - svclt 0x0000fe05 │ │ │ │ - eorseq r5, r4, r0, lsr #30 │ │ │ │ - eorseq r5, r4, r0, lsl #31 │ │ │ │ + svclt 0x0000ff05 │ │ │ │ + eorseq r6, r4, r8, lsl r1 │ │ │ │ + eorseq r6, r4, r8, ror r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -118868,15 +118868,15 @@ │ │ │ │ stmiblt r3!, {r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x485088 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6462301 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -118895,22 +118895,22 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000cdc08 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strtmi r4, [r0], -sl, lsr #6 │ │ │ │ - @ instruction: 0xffa6f07f │ │ │ │ - orrsmi pc, r0, r3, asr #4 │ │ │ │ + @ instruction: 0xf8baf080 │ │ │ │ + orrvs pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcmi pc, ip, r3, asr #4 │ │ │ │ + adcvs pc, r4, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, sp, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [r4, #-4]! │ │ │ │ - eorseq r6, r4, ip, ror #18 │ │ │ │ + cdp2 2, 3, cr15, cr12, cr1, {0} │ │ │ │ + eorseq r6, r4, r4, ror #22 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdcs lr, [sl, -r3]! │ │ │ │ ldrtle r0, [fp], #-1427 @ 0xfffffa6d │ │ │ │ bcs 0x87ffc │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ blle 0x6718b8 │ │ │ │ strtle r0, [fp], #-2009 @ 0xfffff827 │ │ │ │ @@ -118952,15 +118952,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x312da0 │ │ │ │ @ instruction: 0xf646d811 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 d19, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8530334 │ │ │ │ blcs 0x1105f8 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2.16 {d0-d1}, [r0], r8 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -118979,15 +118979,15 @@ │ │ │ │ strtle r0, [r6], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31320c │ │ │ │ @ instruction: 0xf646d81b │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x102888 │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf85f0 │ │ │ │ blcs 0x17ba30 │ │ │ │ @@ -119024,15 +119024,15 @@ │ │ │ │ strtle r0, [r6], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3132c0 │ │ │ │ @ instruction: 0xf646d81b │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x1027d4 │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf86a4 │ │ │ │ blcs 0x17bae4 │ │ │ │ @@ -119070,15 +119070,15 @@ │ │ │ │ strble r0, [r9], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x313378 │ │ │ │ @ instruction: 0xf646d841 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ blx 0xfed0c7d4 │ │ │ │ stmdbeq sp!, {r1, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdacc r8!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, #32, 12 @ 0x2000000 │ │ │ │ strcc pc, [r0], -r3, asr #7 │ │ │ │ @ instruction: 0xffecf003 │ │ │ │ @@ -119141,15 +119141,15 @@ │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ cmnppl r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ ldceq 0, cr15, [pc], {5} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ stmdale r5, {r0, sl, fp} │ │ │ │ - strbne pc, [r0, #-1606] @ 0xfffff9ba @ │ │ │ │ + ldrcc pc, [r8, #-1606]! @ 0xfffff9ba │ │ │ │ ldreq pc, [r4, #-704]! @ 0xfffffd40 │ │ │ │ eorgt pc, ip, r5, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d380b4 │ │ │ │ strcs r2, [r0], -ip, asr #4 │ │ │ │ @ instruction: 0xf5014615 │ │ │ │ andcc r4, r8, #-1879048183 @ 0x90000009 │ │ │ │ @@ -119207,15 +119207,15 @@ │ │ │ │ @ instruction: 0xf893808d │ │ │ │ bcs 0x8d6bc │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ cmnpcs r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31319c │ │ │ │ @ instruction: 0xf646d813 │ │ │ │ - vmls.i d17, d0, d0[0] │ │ │ │ + vmvn.i32 d19, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf8540434 │ │ │ │ bcs 0x10c9f4 │ │ │ │ mcrrle 0, 7, sp, pc, cr3 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf000808e │ │ │ │ @ instruction: 0xf0016000 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ @@ -119330,15 +119330,15 @@ │ │ │ │ cdpeq 0, 1, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf1ae4625 │ │ │ │ stccs 4, cr0, [sl], {16} │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cdpne 6, 4, cr15, cr0, cr6, {2} │ │ │ │ + cdpcc 6, 3, cr15, cr8, cr6, {2} │ │ │ │ cdpeq 2, 3, cr15, cr4, cr0, {6} │ │ │ │ eor pc, r4, lr, asr r8 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ b 0x1479010 │ │ │ │ bcs 0xa06ac │ │ │ │ vmlsne.f32 s29, s6, s28 │ │ │ │ @ instruction: 0xf01edb61 │ │ │ │ @@ -119405,15 +119405,15 @@ │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #59987 @ 0xea53 │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8d1d115 │ │ │ │ ldrmi r3, [sp], -r0, ror #2 │ │ │ │ @ instruction: 0xf646e77c │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ blcs 0x150d10 │ │ │ │ svcge 0x005cf43f │ │ │ │ bicle r2, r7, r1, lsl #22 │ │ │ │ vst1.16 {d14}, [r3 :256], r5 │ │ │ │ @ instruction: 0x432b2380 │ │ │ │ svcge 0x0053f43f │ │ │ │ @@ -119457,20 +119457,20 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdbf3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ tstcs fp, #155648 @ 0x26000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0bf022f │ │ │ │ - @ instruction: 0xf500fa41 │ │ │ │ + @ instruction: 0xf500fb55 │ │ │ │ @ instruction: 0xf8535329 │ │ │ │ ldreq r3, [sl], #-3080 @ 0xfffff3f8 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119495,26 +119495,26 @@ │ │ │ │ @ instruction: 0xe7d0d1f5 │ │ │ │ cmppcc r8, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ strble r0, [ip, #667] @ 0x29b │ │ │ │ @ instruction: 0xf892e7e7 │ │ │ │ blcs 0x91b4c │ │ │ │ @ instruction: 0xf8d2d1eb │ │ │ │ strb r4, [r5, ip, asr #4]! │ │ │ │ - eorseq r6, r4, r4, lsl #19 │ │ │ │ + eorseq r6, r4, ip, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdbfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0bf022f │ │ │ │ - @ instruction: 0xf500f9e9 │ │ │ │ + @ instruction: 0xf500fafd │ │ │ │ @ instruction: 0xf8535329 │ │ │ │ ldreq r3, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119525,26 +119525,26 @@ │ │ │ │ strcs sp, [r0], #-237 @ 0xffffff13 │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - eorseq r6, r4, r4, lsl #19 │ │ │ │ + eorseq r6, r4, ip, ror fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0x1056680 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf9acf0bf │ │ │ │ + blx 0xff0c1184 │ │ │ │ addcc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ tstppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r0, r2, lsl #12 │ │ │ │ ldmdbvs r8, {r0, r1, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ streq r4, [r5], r6, lsl #12 │ │ │ │ andlt sp, r6, r0, asr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -119593,15 +119593,15 @@ │ │ │ │ @ instruction: 0xf8cc2300 │ │ │ │ b 0x115ca84 │ │ │ │ @ instruction: 0xf8cc1282 │ │ │ │ @ instruction: 0xf7ff4ec8 │ │ │ │ svclt 0x0000fa7d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r6, r4, r4, lsl #19 │ │ │ │ + eorseq r6, r4, ip, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdc178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0xdc2f80 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ ldc 6, cr4, [pc, #52] @ 0x84fc0 │ │ │ │ @@ -119609,15 +119609,15 @@ │ │ │ │ @ instruction: 0xf504fa87 │ │ │ │ cdpcs 12, 0, cr6, cr1, cr12, {2} │ │ │ │ ldceq 8, cr15, [r4], #784 @ 0x310 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ tstcs r7, r0, lsr #12 │ │ │ │ blvc 0x1403dc │ │ │ │ - blx 0x4c11ac │ │ │ │ + blx 0x9c11ae │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdc1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ @@ -119628,15 +119628,15 @@ │ │ │ │ movwcs fp, #275 @ 0x113 │ │ │ │ ldrbtcc pc, [r0], #-2240 @ 0xfffff740 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ adccc pc, sl, r0, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s32 , , q8 │ │ │ │ - svclt 0x0000bbbf │ │ │ │ + svclt 0x0000bcbf │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bl 0x88fb0 │ │ │ │ @ instruction: 0xf64202c1 │ │ │ │ @ instruction: 0xf6420c30 │ │ │ │ @ instruction: 0x008c03b0 │ │ │ │ @@ -119665,30 +119665,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [sl, #-2075] @ 0xfffff7e5 │ │ │ │ vmax.f32 , , q2 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ strble r0, [fp, #47]! @ 0x2f │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0e44070 │ │ │ │ - vmov.f32 , #-17 @ 0xc1880000 │ │ │ │ + @ instruction: 0xf0e54070 │ │ │ │ + vmul.i , , d1[5] │ │ │ │ blcs 0x89db4 │ │ │ │ blcs 0x3b9434 │ │ │ │ @ instruction: 0x33aaf504 │ │ │ │ tstpeq r3, r6, lsr #32 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ tstcc r2, r8, lsl #30 │ │ │ │ strtmi r2, [fp], #-544 @ 0xfffffde0 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ blt 0xfeec2f04 │ │ │ │ - rscsmi pc, r8, r3, asr #4 │ │ │ │ + rscsvs pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdc2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe1090a8 │ │ │ │ stmibvc ip, {r1, r6, sl, fp} │ │ │ │ @@ -119732,15 +119732,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r0]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ blx 0xb42fca │ │ │ │ adccc pc, sl, r5, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s32 d3, d4, d16 │ │ │ │ - strtmi lr, [r1], -ip, lsr #24 │ │ │ │ + strtmi lr, [r1], -r4, asr #26 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xff2cf7ff │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119786,28 +119786,28 @@ │ │ │ │ vst2.8 {d16,d18}, [pc], r8 │ │ │ │ strcs r6, [r0], #-1988 @ 0xfffff83c │ │ │ │ bleq 0x6c1698 │ │ │ │ cdpne 2, 3, cr15, cr1, cr5, {2} │ │ │ │ cdpeq 2, 0, cr15, cr8, cr0, {6} │ │ │ │ sbcseq pc, r5, r5, asr #4 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ - cmnppl r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 104), r3 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addpl pc, r0, #805306372 @ 0x30000004 │ │ │ │ + rsbsvc pc, r8, #805306372 @ 0x30000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ and lr, r2, sp, asr #19 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdals r4, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 1, cr15, [r8, #772] @ 0x304 │ │ │ │ + cdp2 1, 14, cr15, cr12, cr1, {6} │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1c19805 │ │ │ │ - adcscs pc, fp, #13504 @ 0x34c0 │ │ │ │ + adcscs pc, fp, #3696 @ 0xe70 │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ - bl 0xfe9c1b3c │ │ │ │ + ldc 2, cr15, [ip], #144 @ 0x90 │ │ │ │ tstls r7, #2048 @ 0x800 │ │ │ │ blls 0x14dab4 │ │ │ │ @ instruction: 0x46504659 │ │ │ │ movwcs r9, #9007 @ 0x232f │ │ │ │ stceq 0, cr15, [lr], {79} @ 0x4f │ │ │ │ andscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9309 │ │ │ │ @@ -119833,39 +119833,39 @@ │ │ │ │ adcshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd3708 │ │ │ │ @ instruction: 0xf640c0a8 │ │ │ │ @ instruction: 0xf8cd4c41 │ │ │ │ @ instruction: 0xf8cd90c4 │ │ │ │ @ instruction: 0xf003c034 │ │ │ │ ldrtmi pc, [r0], -r9, asr #26 @ │ │ │ │ - stc2 1, cr15, [r2, #-744] @ 0xfffffd18 │ │ │ │ + mrc2 1, 0, pc, cr6, cr10, {5} │ │ │ │ @ instruction: 0xf1ba4628 │ │ │ │ - blls 0xc4738 │ │ │ │ + blls 0xc4b88 │ │ │ │ @ instruction: 0xd1a5429c │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbvs pc, [r4, pc, asr #8]! @ │ │ │ │ blcc 0x1601c5c │ │ │ │ bleq 0x2c1e50 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ vshl.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf2c03a9d │ │ │ │ vpmax.s8 d16, d3, d8 │ │ │ │ - vsra.s64 d21, d0, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vrshr.s64 d23, d8, #64 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ strtmi r1, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf1c19802 │ │ │ │ - strtmi pc, [r1], -r5, ror #26 │ │ │ │ + @ instruction: 0x4621fe79 │ │ │ │ stmdals r3, {r1, r2, r9, sl, lr} │ │ │ │ - stc2l 1, cr15, [r0, #-772]! @ 0xfffffcfc │ │ │ │ + cdp2 1, 7, cr15, cr4, cr1, {6} │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s32 d0, d4, d13 │ │ │ │ - movwcs lr, #11058 @ 0x2b32 │ │ │ │ + movwcs lr, #11338 @ 0x2c4a │ │ │ │ andcs r9, r0, #0, 18 │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9321 │ │ │ │ @ instruction: 0x9712401e │ │ │ │ @@ -119891,16 +119891,16 @@ │ │ │ │ mcrrmi 6, 4, pc, r2, cr0 @ │ │ │ │ adcshi pc, r4, sp, asr #17 │ │ │ │ addsgt pc, r4, sp, asr #17 │ │ │ │ adcslt pc, ip, sp, asr #17 │ │ │ │ sbcls pc, r4, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [r6], {3} │ │ │ │ @ instruction: 0xf1ba4630 │ │ │ │ - strtmi pc, [r8], -pc, lsl #25 │ │ │ │ - stc2 1, cr15, [ip], {186} @ 0xba │ │ │ │ + strtmi pc, [r8], -r3, lsr #27 │ │ │ │ + stc2 1, cr15, [r0, #744]! @ 0x2e8 │ │ │ │ addsmi r9, ip, #1024 @ 0x400 │ │ │ │ blmi 0x4bc2bc │ │ │ │ blls 0xe5f494 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r9, r3, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -119912,93 +119912,93 @@ │ │ │ │ andvs pc, r3, #201326595 @ 0xc000003 │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ vmov.f32 d16, #-26 @ 0xc1d00000 │ │ │ │ andcc r5, r1, #201326592 @ 0xc000000 │ │ │ │ andls r3, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e6dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r6, r4, r0, lsr #19 │ │ │ │ + mlaseq r4, r8, fp, r6 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ vmax.s32 d2, d4, d0 │ │ │ │ - @ instruction: 0x2710eabc │ │ │ │ + @ instruction: 0x2710ebd4 │ │ │ │ stmdbge r6, {r1, r2, r3, r9, sp} │ │ │ │ andscs pc, ip, sp, lsl #17 │ │ │ │ adccs r4, sl, #80, 12 @ 0x5000000 │ │ │ │ andvc lr, sl, #3358720 @ 0x334000 │ │ │ │ ldrls r4, [r0, #-1586] @ 0xfffff9ce │ │ │ │ - teqppl r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + msrvc CPSR_f, #805306372 @ 0x30000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ ldrbvs pc, [sp, #580]! @ 0x244 @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ ldrls r9, [r5, #-774] @ 0xfffffcfa │ │ │ │ blx 0x10c14b8 │ │ │ │ @ instruction: 0x366cf8d4 │ │ │ │ @ instruction: 0xf57f0419 │ │ │ │ subscs sl, sl, #2480 @ 0x9b0 │ │ │ │ @ instruction: 0xf10d4631 │ │ │ │ vqadd.s32 d0, d4, d14 │ │ │ │ - @ instruction: 0xf8d4ea9a │ │ │ │ + @ instruction: 0xf8d4ebb2 │ │ │ │ @ instruction: 0x46323670 │ │ │ │ ldrbmi sl, [r0], -r6, lsl #18 │ │ │ │ smladls sl, r0, r3, r9 │ │ │ │ ldrls r2, [r5, #-770] @ 0xfffffcfe │ │ │ │ eorcc pc, r1, sp, lsl #17 │ │ │ │ ldrls r2, [r1], -r8, lsr #7 │ │ │ │ vcgt.s8 d25, d3, d11 │ │ │ │ - vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ movwls r0, #25391 @ 0x632f │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ blx 0x7c1500 │ │ │ │ @ instruction: 0x3700f8d4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #124, 28 @ 0x7c0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ strcs r0, [r1, #-30] @ 0xffffffe2 │ │ │ │ - b 0x1d41da0 │ │ │ │ + bl 0xfe341da0 │ │ │ │ @ instruction: 0x3674f8d4 │ │ │ │ adccs r2, r8, #16, 2 │ │ │ │ andvc pc, lr, r0, asr #4 │ │ │ │ andne lr, sl, #3358720 @ 0x334000 │ │ │ │ eorne lr, r2, #3358720 @ 0x334000 │ │ │ │ tstls r0, #0, 4 │ │ │ │ @ instruction: 0xf8ada906 │ │ │ │ vqadd.s8 d16, d3, d12 │ │ │ │ - vqdmlal.s , d0, d0[1] │ │ │ │ + vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8ad032f │ │ │ │ movwls r0, #24700 @ 0x607c │ │ │ │ movwcs r4, #9808 @ 0x2650 │ │ │ │ eorpl pc, r1, sp, lsl #17 │ │ │ │ ldrbvs pc, [sp, #580]! @ 0x244 @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ strls r9, [sp, #-1301]! @ 0xfffffaeb │ │ │ │ - ldrbpl pc, [r0, #-579] @ 0xfffffdbd @ │ │ │ │ + strbvc pc, [r8, #-579] @ 0xfffffdbd @ │ │ │ │ streq pc, [pc, #-704]! @ 0x85298 │ │ │ │ @ instruction: 0xf003951e │ │ │ │ @ instruction: 0xe64cfc31 │ │ │ │ movwcs r4, #10510 @ 0x290e │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2 0, cr15, [sl], #-12 │ │ │ │ stmdbmi ip, {r0, r2, r3, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0034650 │ │ │ │ strbt pc, [r1], -r3, lsr #24 @ │ │ │ │ - stc2 2, cr15, [r8], {53} @ 0x35 │ │ │ │ - orrsmi pc, r0, r3, asr #4 │ │ │ │ + stc2 2, cr15, [r8, #212] @ 0xd4 │ │ │ │ + orrvs pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, ip, r3, asr #4 │ │ │ │ + subsvc pc, r4, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ vqsub.s8 d6, d16, d14 │ │ │ │ - svclt 0x0000fca5 │ │ │ │ - eorseq r7, r4, r0, lsl #3 │ │ │ │ - eorseq r7, r4, r0, lsr #2 │ │ │ │ - eorseq r6, r4, ip, lsl #19 │ │ │ │ + svclt 0x0000fdbd │ │ │ │ + eorseq r7, r4, r8, ror r3 │ │ │ │ + eorseq r7, r4, r8, lsl r3 │ │ │ │ + eorseq r6, r4, r4, lsl #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf85131b0 │ │ │ │ @ instruction: 0xf0111c08 │ │ │ │ smlabble r9, r0, pc, r6 @ │ │ │ │ orrscc pc, r8, #0, 10 │ │ │ │ @@ -120501,41 +120501,41 @@ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ stmib r4, {r0, r1, r9, fp, sp, pc}^ │ │ │ │ smlabbcs r8, r6, r1, r0 │ │ │ │ stmdage r4, {r5, r8, r9, fp, lr} │ │ │ │ blvc 0x1c13cc │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xffe2f0e7 │ │ │ │ + @ instruction: 0xf8f6f0e8 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ blmi 0x6fc9e8 │ │ │ │ blls 0x25fe1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ stmdals r3, {r3, sl, ip, lr, pc} │ │ │ │ - blx 0x154215c │ │ │ │ + blx 0x1a4215e │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c42100 │ │ │ │ @ instruction: 0xe7e0321c │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf0de9101 │ │ │ │ - stmdbls r1, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - vmax.s8 d20, d3, d2 │ │ │ │ - vshr.s64 d22, d24, #64 │ │ │ │ + @ instruction: 0xf0df9101 │ │ │ │ + stmdbls r1, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434602 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf0e4002f │ │ │ │ - @ instruction: 0xe7e8f89f │ │ │ │ - @ instruction: 0xf842f235 │ │ │ │ + @ instruction: 0xe7e8f9b3 │ │ │ │ + @ instruction: 0xf942f235 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r4, r8, ip │ │ │ │ @@ -120556,45 +120556,45 @@ │ │ │ │ andcs r4, r0, #19 │ │ │ │ rsccc lr, lr, #192, 18 @ 0x300000 │ │ │ │ andlt fp, r4, r9, lsr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4604bd10 │ │ │ │ - ldc2l 0, cr15, [r6], {238} @ 0xee │ │ │ │ + stc2l 0, cr15, [sl, #952]! @ 0x3b8 │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf7fb9003 │ │ │ │ stmdals r3, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4010 │ │ │ │ @ instruction: 0xf642ba6d │ │ │ │ - vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vqdmlal.s q9, d0, d0[0] │ │ │ │ - vcge.s8 d16, d3, d20 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + vbic.i32 d20, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf6430334 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x8425e0 │ │ │ │ + blx 0xd425e2 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r5, r8, sp} │ │ │ │ blt 0xec3e90 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ - blx 0xffe4229a │ │ │ │ + stc2 0, cr15, [sl, #-952] @ 0xfffffc48 │ │ │ │ @ instruction: 0xf5a64604 │ │ │ │ strmi r5, [sp], -r8 │ │ │ │ @ instruction: 0xf7fb3810 │ │ │ │ movwcs pc, #2741 @ 0xab5 @ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1f64620 │ │ │ │ - andcs pc, r0, #7667712 @ 0x750000 │ │ │ │ + andcs pc, r0, #2244608 @ 0x224000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdd110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @@ -120650,21 +120650,21 @@ │ │ │ │ @ instruction: 0xf851b085 │ │ │ │ andls r1, r3, r8, lsl #24 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, #139 @ 0x8b │ │ │ │ andsmi r3, r1, r1, lsl #22 │ │ │ │ tstls r2, sl, lsl r3 │ │ │ │ @ instruction: 0xf0979201 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r1, -sp] │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ee3810 │ │ │ │ andlt pc, r5, r5, asr #19 │ │ │ │ bl 0x1c4184 │ │ │ │ - ldcllt 0, cr15, [r8], {151} @ 0x97 │ │ │ │ + stcllt 0, cr15, [ip, #604]! @ 0x25c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdd21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0060ff8 │ │ │ │ tstpcs r0, r9, asr #24 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -120714,17 +120714,17 @@ │ │ │ │ strhlt r8, [r3, #-15] │ │ │ │ @ instruction: 0xf3a3fa93 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ blcs 0x10a258 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ movwls r2, #25344 @ 0x6300 │ │ │ │ vadd.i32 d9, d4, d1 │ │ │ │ - strmi pc, [r3], -r5, ror #18 │ │ │ │ + strmi pc, [r3], -r5, ror #20 │ │ │ │ movwls r3, #20577 @ 0x5061 │ │ │ │ - stc2 1, cr15, [lr, #740]! @ 0x2e4 │ │ │ │ + mcr2 1, 6, pc, cr2, cr9, {5} @ │ │ │ │ strtmi r2, [r9], -r0, ror #4 │ │ │ │ @ instruction: 0xf78a4604 │ │ │ │ blls 0x2001f0 │ │ │ │ @ instruction: 0xf1049901 │ │ │ │ mrrcne 0, 6, r0, sl, cr0 │ │ │ │ ldmda r0!, {r1, r3, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rscvs r9, r3, r2, lsl #22 │ │ │ │ @@ -120774,41 +120774,41 @@ │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ svcvs 0x0082f413 │ │ │ │ addhi pc, fp, r0 │ │ │ │ blcc 0xfeac3608 │ │ │ │ strtmi r9, [r2], -r3, lsl #18 │ │ │ │ streq pc, [r0, #-2267]! @ 0xfffff725 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ - @ instruction: 0xf1ae4ff0 │ │ │ │ - orrlt fp, lr, #4048 @ 0xfd0 │ │ │ │ + @ instruction: 0xf1af4ff0 │ │ │ │ + orrlt fp, lr, #1114112 @ 0x110000 │ │ │ │ blcs 0x1205a0 │ │ │ │ ldrteq fp, [r3], #-3864 @ 0xfffff0e8 │ │ │ │ stmibvc r9!, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ biceq lr, r8, #274432 @ 0x43000 │ │ │ │ b 0x1147a50 │ │ │ │ b 0x114f130 │ │ │ │ stmdbvc r9!, {r0, r7, r8, r9, ip, sp}^ │ │ │ │ bicne lr, r1, #274432 @ 0x43000 │ │ │ │ orrpl pc, r0, #67 @ 0x43 │ │ │ │ @ instruction: 0xf53f9303 │ │ │ │ @ instruction: 0xf50baf57 │ │ │ │ stmdbls r3, {r3, r5, r7, r8, r9, ip, sp} │ │ │ │ streq pc, [r0, #-2259]! @ 0xfffff72d │ │ │ │ - stc2l 1, cr15, [sl, #696]! @ 0x2b8 │ │ │ │ + cdp2 1, 15, cr15, cr14, cr14, {5} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdbvs r3, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf53f061b │ │ │ │ - vmax.f32 q13, , │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + @ instruction: 0xf643af49 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ blmi 0x1446308 │ │ │ │ rscpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 1, 2, pc, cr8, cr15, {7} @ │ │ │ │ + @ instruction: 0xff60f1ff │ │ │ │ orrsne pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ bfi r2, r3, #12, #3 │ │ │ │ svcmi 0x0080f012 │ │ │ │ rscscs fp, ip, #12, 30 @ 0x30 │ │ │ │ andsmi r2, sl, #240, 4 │ │ │ │ tstls r6, r8, lsl pc │ │ │ │ svcge 0x0042f47f │ │ │ │ @@ -120846,21 +120846,21 @@ │ │ │ │ blvs 0x98027c │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stclvs 15, cr10, [r3], #452 @ 0x1c4 │ │ │ │ stcvs 3, cr11, [r3], #44 @ 0x2c │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stcvs 15, cr10, [r3], #-428 @ 0xfffffe54 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - vmax.f32 q13, , │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf643af67 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ blmi 0x7463d8 │ │ │ │ andspl pc, r2, #68157440 @ 0x4100000 │ │ │ │ - stc2l 1, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ + mrc2 1, 7, pc, cr8, cr15, {7} │ │ │ │ movwmi pc, #5187 @ 0x1443 @ │ │ │ │ ldrb r6, [r1, -r3, lsr #2] │ │ │ │ blcs 0x1206dc │ │ │ │ strcs fp, [pc], -r6, lsl #30 │ │ │ │ ldclcs 4, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stclvs 6, cr14, [r3], #-716 @ 0xfffffd34 │ │ │ │ @@ -120871,30 +120871,30 @@ │ │ │ │ vst1.16 {d13[2]}, [r3], lr │ │ │ │ vsubw.u8 , , d0 │ │ │ │ movwls r4, #25408 @ 0x6340 │ │ │ │ bcs 0xbfe88 │ │ │ │ bls 0x2faa5c │ │ │ │ ldrsbtcs pc, [r8], r2 @ │ │ │ │ ldrtle r0, [r9], #338 @ 0x152 │ │ │ │ - vabd.s8 d30, d19, d17 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + @ instruction: 0xf643e7a1 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ blmi 0x10643c │ │ │ │ adcsmi pc, r5, #68157440 @ 0x4100000 │ │ │ │ - stc2 1, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ - eorseq r7, r4, ip, asr #4 │ │ │ │ + mcr2 1, 6, pc, cr6, cr15, {7} @ │ │ │ │ + eorseq r7, r4, r4, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdd594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff0 │ │ │ │ strmi r3, [r5], -r8, lsr #9 │ │ │ │ @ instruction: 0xf8d44601 │ │ │ │ @ instruction: 0xf1ae0520 │ │ │ │ - stmdbvs r3, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d4d11d │ │ │ │ rsceq r1, fp, ip, lsr #10 │ │ │ │ strcs pc, [r4, #-2260]! @ 0xfffff72c │ │ │ │ sbceq lr, r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf415d41e │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @@ -120929,29 +120929,29 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmla.f32 d27, d3, d0 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643bd10 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x106524 │ │ │ │ @ instruction: 0xf1ff2237 │ │ │ │ - svclt 0x0000fd3b │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + svclt 0x0000fe53 │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff8 │ │ │ │ strmi r3, [r1], -r8, lsr #9 │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ - ldc2 1, cr15, [r8], #696 @ 0x2b8 │ │ │ │ + stc2l 1, cr15, [ip, #696] @ 0x2b8 │ │ │ │ @ instruction: 0xf4136903 │ │ │ │ svclt 0x00026fa0 │ │ │ │ strcc pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ @ instruction: 0xf8c43301 │ │ │ │ andcs r3, r0, ip, lsr #10 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -121248,16 +121248,16 @@ │ │ │ │ @ instruction: 0xf01b4693 │ │ │ │ svclt 0x00080fe0 │ │ │ │ andmi pc, r0, r0, asr #32 │ │ │ │ teqlt r2, #5 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ stmib r4, {r0, r1, r3, lr}^ │ │ │ │ - @ instruction: 0xf0ed03ec │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0ee03ec │ │ │ │ + stmdacs r0, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5a4d05e │ │ │ │ ldccc 4, cr5, [r0], {8} │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ @ instruction: 0x4620fc53 │ │ │ │ stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ @ instruction: 0xf8d5fd3b │ │ │ │ @@ -121298,22 +121298,22 @@ │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ ldr r4, [r6, fp] │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ str r4, [lr, fp] │ │ │ │ - eorscs pc, r8, #69206016 @ 0x4200000 │ │ │ │ + eorsmi pc, r0, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ blmi 0xdf4f8 │ │ │ │ - stc2l 1, cr15, [r4], #-796 @ 0xfffffce4 │ │ │ │ - eorseq r7, r4, r0, lsl #5 │ │ │ │ + ldc2l 1, cr15, [r8, #-796]! @ 0xfffffce4 │ │ │ │ + eorseq r7, r4, r8, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebddc40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x86c08 │ │ │ │ addlt r7, r3, r9, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 3, cr2, [sp, #704] @ 0x2c0 │ │ │ │ @@ -121405,32 +121405,32 @@ │ │ │ │ smlabtle r4, r0, r8, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vadd.f32 d27, d3, d8 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643bd08 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x106c98 │ │ │ │ @ instruction: 0xf1ff222d │ │ │ │ - svclt 0x0000f981 │ │ │ │ - mlaseq r4, r0, r2, r7 │ │ │ │ + svclt 0x0000fa99 │ │ │ │ + eorseq r7, r4, r8, lsl #9 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315848 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x1074e4 │ │ │ │ ldclvs 2, cr0, [r0, #524] @ 0x20c │ │ │ │ svclt 0x00183803 │ │ │ │ sbceq r2, r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r8, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121442,15 +121442,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315898 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x107534 │ │ │ │ ldclvs 2, cr0, [r0, #524] @ 0x20c │ │ │ │ svclt 0x00183803 │ │ │ │ sbceq r2, r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r8, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121462,15 +121462,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3158e8 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ bl 0xc7184 │ │ │ │ stclvs 1, cr0, [fp, #524] @ 0x20c │ │ │ │ tstle r4, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0824770 │ │ │ │ sbceq r0, r0, r1 │ │ │ │ @@ -121484,15 +121484,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315940 │ │ │ │ vtst.8 d29, d7, d1 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x1075dc │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ vstrle d2, [r8, #-4] │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -121507,15 +121507,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ ldmiblt fp!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31559c │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vqdmlal.s q9, d0, d0[0] │ │ │ │ + vbic.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x147a38 │ │ │ │ ldclvs 3, cr0, [fp, #520] @ 0x208 │ │ │ │ tstle r3, r2, lsl #22 │ │ │ │ rscseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ blle 0x290d78 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -121529,15 +121529,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3159f4 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x107690 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ biceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ addmi pc, r0, r0, lsl #8 │ │ │ │ @@ -121552,15 +121552,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315a50 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x1076ec │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ biceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ addmi pc, r0, r0, lsl #8 │ │ │ │ @@ -121575,15 +121575,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ ldmiblt r3, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3156ac │ │ │ │ vadd.i8 d29, d7, d7 │ │ │ │ - vqdmlal.s q9, d0, d0[0] │ │ │ │ + vbic.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x147b48 │ │ │ │ ldclvs 3, cr0, [fp, #520] @ 0x208 │ │ │ │ andcs fp, r0, fp, lsr #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r5, r1, lsl #7]! │ │ │ │ @@ -121604,15 +121604,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xd53404 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315b20 │ │ │ │ vtst.8 d29, d7, d4 │ │ │ │ - vqdmulh.s d18, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2303 @ 0x000008ff │ │ │ │ bl 0x389fbc │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ blcs 0x153064 │ │ │ │ @ instruction: 0xf500d10a │ │ │ │ stmib r0, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -121631,15 +121631,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d419 │ │ │ │ ldmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315b8c │ │ │ │ vadd.i8 d29, d7, d15 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x107828 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r6, r3, lsl #22 │ │ │ │ eorsvs pc, r9, r0, lsl #10 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -121655,15 +121655,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3157ec │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ bl 0xc7488 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121679,15 +121679,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31584c │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ bl 0xc74e8 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121702,15 +121702,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x4878e4 │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - movtcs pc, #583 @ 0x247 @ │ │ │ │ + teqpmi r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x1227e8 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ tsteq fp, r0, asr #7 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121725,15 +121725,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487940 │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - movtcs pc, #583 @ 0x247 @ │ │ │ │ + teqpmi r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x122844 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ ldrbeq r3, [fp], -r4, asr #7 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121748,15 +121748,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x48799c │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - movtcs pc, #583 @ 0x247 @ │ │ │ │ + teqpmi r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x1228a0 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ ldrbeq r3, [fp], #752 @ 0x2f0 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121772,15 +121772,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3159c0 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ bl 0xc765c │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121796,15 +121796,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315a20 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ bl 0xc76bc │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121820,15 +121820,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315a80 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ bl 0xc771c │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121844,15 +121844,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x34ff90 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9ca │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487b1c │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - cmppcs r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ mvnlt r6, sl, asr #27 │ │ │ │ addscc pc, r6, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ stmeq r3, {r4, r7, fp, ip, sp, lr, pc} │ │ │ │ bfine r4, r8, (invalid: 6:1) │ │ │ │ @@ -121885,22 +121885,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmla.f32 d27, d3, d0 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643bd10 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x107418 │ │ │ │ @ instruction: 0xf1fe2237 │ │ │ │ - svclt 0x0000fdc1 │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + svclt 0x0000fed9 │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ bicslt r6, r3, fp, lsl #22 │ │ │ │ bl 0xa16b0 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -121911,22 +121911,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmla.f32 d27, d3, d0 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643bd10 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x107480 │ │ │ │ @ instruction: 0xf1fe2237 │ │ │ │ - svclt 0x0000fd8d │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + svclt 0x0000fea5 │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0220ff8 │ │ │ │ blvs 0x30a460 │ │ │ │ stmiavs ip, {r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmlaeq.f64 d14, d2, d0 │ │ │ │ @@ -121939,21 +121939,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf840bd10 │ │ │ │ @ instruction: 0xf8cec002 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r3, asr #4 │ │ │ │ + subne pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ - ldc2l 1, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + mcr2 1, 3, pc, cr14, cr14, {7} @ │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34b42c │ │ │ │ stmiavs ip, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ @@ -121965,22 +121965,22 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r5, #194 @ 0xc2 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmla.f32 d27, d3, d0 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643bd10 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x107558 │ │ │ │ @ instruction: 0xf1fe2237 │ │ │ │ - svclt 0x0000fd21 │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + svclt 0x0000fe39 │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d426 │ │ │ │ ldmdblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ @@ -122003,15 +122003,15 @@ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ bicsle r2, lr, r0, lsl #20 │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ ldrble r0, [r6, #2002] @ 0x7d2 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ bl 0xc79f8 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ sbcle r2, sl, r1, lsl #20 │ │ │ │ bicsle r2, sl, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -122026,15 +122026,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487df4 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - cmppcs r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122055,15 +122055,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ ldrbeq r3, [sl, #-50] @ 0xffffffce │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122078,15 +122078,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487ec4 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - cmppcs r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122107,15 +122107,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122130,15 +122130,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487f94 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - cmppcs r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122159,15 +122159,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ ldreq r3, [sl, #50] @ 0x32 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122182,15 +122182,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x488064 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - cmppcs r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122211,15 +122211,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122234,15 +122234,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x488134 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - cmppcs r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122263,15 +122263,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122307,15 +122307,15 @@ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ bicsle r2, lr, r0, lsl #20 │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ ldrble r0, [r6, #2002] @ 0x7d2 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ bl 0xc7eb8 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ sbcle r2, sl, r1, lsl #20 │ │ │ │ bicsle r2, sl, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -122336,15 +122336,15 @@ │ │ │ │ @ instruction: 0xf890bbbb │ │ │ │ bllt 0xfe153f70 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31668c │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r7, {r0, r1, r3, r9, sl, lr} │ │ │ │ - cmppcs r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrmi r6, [r9], -fp, asr #27 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ ldrle r0, [r3, #-2002] @ 0xfffff82e │ │ │ │ andeq pc, r1, #140 @ 0x8c │ │ │ │ @ instruction: 0xed903901 │ │ │ │ @@ -122375,33 +122375,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ bl 0x96c60 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicmi r1, r9, #12, 24 @ 0xc00 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [r9, fp, lsl #12]! │ │ │ │ - msrvc (UNDEF: 96), r3 │ │ │ │ + cmppne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addvc pc, ip, r3, asr #4 │ │ │ │ + addne pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1fe720e │ │ │ │ - svclt 0x0000f9ed │ │ │ │ - eorseq r7, r4, r8, asr #5 │ │ │ │ + svclt 0x0000fb05 │ │ │ │ + eorseq r7, r4, r0, asr #9 │ │ │ │ addscc pc, r9, #0, 10 │ │ │ │ adcscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stcne 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svcvc 0x0000f411 │ │ │ │ @ instruction: 0xf890d137 │ │ │ │ stmiblt r0, {r2, r3, r6, r8}^ │ │ │ │ ldrdeq pc, [r0, #-131]! @ 0xffffff7d │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdacs sl, {r4, fp, ip, sp} │ │ │ │ vadd.i8 d29, d7, d16 │ │ │ │ - vqdmulh.s d18, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2303 @ 0x000008ff │ │ │ │ bl 0x38ac10 │ │ │ │ @ instruction: 0xf8dc0c80 │ │ │ │ cmnlt r0, ip, asr r0 │ │ │ │ tstle r5, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -122429,15 +122429,15 @@ │ │ │ │ vdiveq.f64 d14, d12, d0 │ │ │ │ stc 8, cr15, [ip], {222} @ 0xde │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf1bcd01b │ │ │ │ stmib sp, {r8}^ │ │ │ │ svclt 0x00182000 │ │ │ │ @ instruction: 0xf0632101 │ │ │ │ - ldmdacs r1, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0x14ffec │ │ │ │ @ instruction: 0xf8d101c1 │ │ │ │ sbceq r1, ip, ip, lsr #5 │ │ │ │ @@ -122461,15 +122461,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316884 │ │ │ │ vadd.i8 d29, d7, d11 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x108520 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ ldrbeq r3, [fp, r0, ror #25] │ │ │ │ @ instruction: 0xf8d0d425 │ │ │ │ vst3.16 {d0-d2}, [r0], r0 │ │ │ │ stmdacs r0, {r7, ip, sp} │ │ │ │ @@ -122503,21 +122503,21 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r3, asr #4 │ │ │ │ + subne pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8eef1fe │ │ │ │ - mlaseq r4, r0, r2, r7 │ │ │ │ + blx 0x244500 │ │ │ │ + eorseq r7, r4, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdef14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ orrslt r6, fp, fp, lsl #22 │ │ │ │ bl 0xa2054 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122525,32 +122525,32 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r3, asr #4 │ │ │ │ + subne pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8c2f1fe │ │ │ │ - mlaseq r4, r0, r2, r7 │ │ │ │ + @ instruction: 0xf9daf1fe │ │ │ │ + eorseq r7, r4, r8, lsl #9 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ ldreq sp, [fp, #1044] @ 0x414 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3169c8 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x108664 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ vstrle d2, [r3, #-4] │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strbeq pc, [r0], #-2256 @ 0xfffff730 @ │ │ │ │ andcc pc, r0, r0, lsl #8 │ │ │ │ @@ -122566,15 +122566,15 @@ │ │ │ │ ldreq fp, [r3, #419] @ 0x1a3 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316a28 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x1086c4 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ble 0xffe51e0c │ │ │ │ @@ -122611,21 +122611,21 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ svclt 0x001a0fcb │ │ │ │ eorseq pc, r7, #2 │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ ldrb r0, [r6, r7, lsl #4] │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r3, asr #4 │ │ │ │ + subne pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf816f1fe │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + @ instruction: 0xf92ef1fe │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940ff8 │ │ │ │ addscc pc, r6, #0, 10 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x260cf8d2 │ │ │ │ @@ -122646,26 +122646,26 @@ │ │ │ │ andgt pc, r2, r0, asr #16 │ │ │ │ @ instruction: 0xf840d5eb │ │ │ │ @ instruction: 0xf8cec002 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - adcvc pc, r8, r3, asr #4 │ │ │ │ + adcne pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0e24661 │ │ │ │ - vadd.i8 d27, d3, d3 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643b917 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x10800c │ │ │ │ - @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000ffc7 │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + @ instruction: 0xf1fe2237 │ │ │ │ + svclt 0x0000f8df │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff8 │ │ │ │ teqlt r3, #11264 @ 0x2c00 │ │ │ │ bl 0xa22a4 │ │ │ │ stccs 14, cr0, [r1], {3} │ │ │ │ @@ -122682,22 +122682,22 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r5, [ip, #2244] @ 0x8c4 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ strdpl sp, [r2], #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmla.f32 d27, d3, d0 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643bd10 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x10808c │ │ │ │ - @ instruction: 0xf1fd222d │ │ │ │ - svclt 0x0000ff87 │ │ │ │ - mlaseq r4, r0, r2, r7 │ │ │ │ + @ instruction: 0xf1fe222d │ │ │ │ + svclt 0x0000f89f │ │ │ │ + eorseq r7, r4, r8, lsl #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdf1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff0 │ │ │ │ blcs 0xa2c1c │ │ │ │ @ instruction: 0xf8d1d03e │ │ │ │ stmiane r4, {r2, r3, sp, lr, pc}^ │ │ │ │ @@ -122727,21 +122727,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ble 0x193460 │ │ │ │ strle r0, [r2, #-301] @ 0xfffffed3 │ │ │ │ svceq 0x0001f1be │ │ │ │ pkhtbeq sp, r9, sl, asr #1 │ │ │ │ ubfx sp, r8, #9, #14 │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r3, asr #4 │ │ │ │ + subne pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff2ef1fd │ │ │ │ - mlaseq r4, r0, r2, r7 │ │ │ │ + @ instruction: 0xf846f1fe │ │ │ │ + eorseq r7, r4, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdf294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0x460c3c99 │ │ │ │ ldrdne pc, [r8], ip @ │ │ │ │ strle r0, [r9, #-1545] @ 0xfffff9f7 │ │ │ │ @@ -122782,27 +122782,27 @@ │ │ │ │ @ instruction: 0xf4116a89 │ │ │ │ tstle r6, r0, ror #30 │ │ │ │ stmdbcs r6, {r0, r5, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf423bf18 │ │ │ │ tstle r0, lr, ror r3 │ │ │ │ teqpvs r2, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - vrhadd.s8 d29, d3, d14 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643d10e │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x24821c │ │ │ │ @ instruction: 0xf1fd222d │ │ │ │ - @ instruction: 0xf1bcfebf │ │ │ │ + @ instruction: 0xf1bcffd7 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ tsteq ip, r0, lsl #22 │ │ │ │ pop {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf0054038 │ │ │ │ svclt 0x0000bce5 │ │ │ │ - mlaseq r4, r0, r2, r7 │ │ │ │ + eorseq r7, r4, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, r9, lsl #25 │ │ │ │ ldceq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ @ instruction: 0xf85c6b09 │ │ │ │ @@ -122832,22 +122832,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subpl fp, r2, r0, lsl sp │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmla.f32 d27, d3, d0 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643bd10 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x1082e4 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fe5b │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + svclt 0x0000ff73 │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xe010f8d1 │ │ │ │ svceq 0x0010f01e │ │ │ │ stclvs 1, cr13, [ip], {21} │ │ │ │ @@ -122861,22 +122861,22 @@ │ │ │ │ bcs 0xdc588 │ │ │ │ @ instruction: 0xf01ed002 │ │ │ │ andle r0, r0, r0, lsr #30 │ │ │ │ andcs r6, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - vand q12, , q8 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64381f0 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x108358 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fe21 │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + svclt 0x0000ff39 │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdf4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34c298 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -122885,22 +122885,22 @@ │ │ │ │ smlabtle r4, r0, r8, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vadd.f32 d27, d3, d8 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643bd08 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x1083b8 │ │ │ │ @ instruction: 0xf1fd222d │ │ │ │ - svclt 0x0000fdf1 │ │ │ │ - mlaseq r4, r0, r2, r7 │ │ │ │ + svclt 0x0000ff09 │ │ │ │ + eorseq r7, r4, r8, lsl #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdf510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs sp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r2, lr, lsl r6 │ │ │ │ strmi r4, [fp], -r4, lsl #12 │ │ │ │ andle r2, r2, r1, lsl #26 │ │ │ │ @@ -122917,22 +122917,22 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmplt r3, fp, lsl #22 │ │ │ │ andlt r5, r2, r2, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmla.f32 , , q8 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643bd70 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x108438 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fdb1 │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + svclt 0x0000fec9 │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ @ instruction: 0xf012690a │ │ │ │ @ instruction: 0xd1280f10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ @ instruction: 0xf1bee048 │ │ │ │ @@ -122951,21 +122951,21 @@ │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r0, r0, #-2147483646 @ 0x80000002 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r3, asr #4 │ │ │ │ + subne pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - stc2l 1, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ - mlaseq r4, r0, r2, r7 │ │ │ │ + mcr2 1, 4, pc, cr6, cr13, {7} @ │ │ │ │ + eorseq r7, r4, r8, lsl #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strtcc pc, [r8], r0, lsl #10 │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x958d8 │ │ │ │ @@ -123000,15 +123000,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1ac0520 │ │ │ │ - strmi pc, [r5], -r5, lsr #25 │ │ │ │ + @ instruction: 0x4605fdb9 │ │ │ │ stmdbvs r3, {r5, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ strmi r4, [r9], r2, lsl #13 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -123073,15 +123073,15 @@ │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf8d63528 │ │ │ │ ldmne sp, {r5, r8, sl} │ │ │ │ andge pc, r2, r3, asr r8 @ │ │ │ │ ldrdls pc, [r4], -r5 │ │ │ │ - ldc2 1, cr15, [r2], {172} @ 0xac │ │ │ │ + stc2 1, cr15, [r6, #-688]! @ 0xfffffd50 │ │ │ │ @ instruction: 0x46054652 │ │ │ │ strbmi r4, [fp], -r1, lsl #12 │ │ │ │ stccs 6, cr4, [r0, #-352] @ 0xfffffea0 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1], #-1324 @ 0xfffffad4 │ │ │ │ adcmi r4, r3, #168, 12 @ 0xa800000 │ │ │ │ strbmi sp, [r0], -lr, asr #25 │ │ │ │ @@ -123091,57 +123091,57 @@ │ │ │ │ svclt 0x00008ff8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdf810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ strmi r3, [r6], -r8, lsr #9 │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ - blx 0x13c4cd8 │ │ │ │ + blx 0x18c4cda │ │ │ │ vhsub.s8 d18, d6, d0 │ │ │ │ vsra.s64 d21, d1, #64 │ │ │ │ @ instruction: 0xf1ae0108 │ │ │ │ - movwcs pc, #2613 @ 0xa35 @ │ │ │ │ + movwcs pc, #2889 @ 0xb49 @ │ │ │ │ @ instruction: 0xf8c44632 │ │ │ │ vrshl.s8 d19, d28, d6 │ │ │ │ vbic.i32 q10, #1 @ 0x00000001 │ │ │ │ strmi r0, [r7], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf9fcf1ae │ │ │ │ + blx 0x4c4d02 │ │ │ │ strpl pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ strtmi r2, [r8], -r8, lsl #2 │ │ │ │ - blx 0xfe6c4d32 │ │ │ │ + stc2 1, cr15, [ip], #732 @ 0x2dc │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ strtmi r0, [r8], -r4, lsr #10 │ │ │ │ - blx 0xfe544d3e │ │ │ │ + stc2 1, cr15, [r6], #732 @ 0x2dc │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ strtmi r0, [r8], -r8, lsr #10 │ │ │ │ - blx 0xfe3c4d4a │ │ │ │ + stc2 1, cr15, [r0], #732 @ 0x2dc │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ @ instruction: 0x46280530 │ │ │ │ - blx 0xfe244d56 │ │ │ │ + ldc2 1, cr15, [sl], {183} @ 0xb7 │ │ │ │ strne pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c40534 │ │ │ │ ldrtmi r3, [r2], -ip, lsr #10 │ │ │ │ ldrne pc, [r8, #-2244]! @ 0xfffff73c │ │ │ │ vmin.s8 d20, d6, d24 │ │ │ │ vaddw.s8 , q8, d9 │ │ │ │ @ instruction: 0xf1ae0108 │ │ │ │ - @ instruction: 0xf8d4f9d3 │ │ │ │ + @ instruction: 0xf8d4fae7 │ │ │ │ adcmi r3, fp, #44, 10 @ 0xb000000 │ │ │ │ ldrtmi sp, [r8], -r4, lsl #2 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - cdplt 1, 9, cr15, cr0, cr13, {5} │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + svclt 0x00a4f1ad │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, ip, r3, asr #4 │ │ │ │ + sbcsne pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1fd7285 │ │ │ │ - svclt 0x0000fc0f │ │ │ │ - ldrsbteq r7, [r4], -r8 │ │ │ │ + svclt 0x0000fd27 │ │ │ │ + ldrsbteq r7, [r4], -r0 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf890b12b │ │ │ │ vmla.f q8, q0, d2[2] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @ instruction: 0xf8904770 │ │ │ │ vmla.f q8, q0, d2[4] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @@ -123152,22 +123152,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andeq pc, r0, r3, asr #12 │ │ │ │ + rscsne pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1fd626e │ │ │ │ - svclt 0x0000fbdb │ │ │ │ - eorseq r7, r4, r8, ror #5 │ │ │ │ + svclt 0x0000fcf3 │ │ │ │ + eorseq r7, r4, r0, ror #9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02100 │ │ │ │ @ instruction: 0xf41330b8 │ │ │ │ svclt 0x00142f70 │ │ │ │ @@ -123214,22 +123214,22 @@ │ │ │ │ smlabbcs r0, r0, r0, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf500bd10 │ │ │ │ @ instruction: 0xf5003396 │ │ │ │ eorscc r5, r0, #268435460 @ 0x10000004 │ │ │ │ bgt 0xff0c6b58 │ │ │ │ - vaba.s8 d30, d19, d29 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + @ instruction: 0xf643e7bd │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ blmi 0x1088e0 │ │ │ │ eorscc pc, r1, #268435460 @ 0x10000004 │ │ │ │ - blx 0x184501e │ │ │ │ - eorseq r7, r4, r4, lsl #6 │ │ │ │ + ldc2l 1, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ + ldrshteq r7, [r4], -ip │ │ │ │ eorscs pc, r8, #144, 16 @ 0x900000 │ │ │ │ andeq pc, r1, #2 │ │ │ │ svclt 0x0096f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdfa40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -123254,27 +123254,27 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0054070 │ │ │ │ @ instruction: 0xf505b953 │ │ │ │ subcs r5, r0, #71 @ 0x47 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ eorcc r2, r0, r0, lsl #2 │ │ │ │ - stmia r2!, {r0, r5, r9, ip, sp, lr, pc} │ │ │ │ + ldmib sl!, {r0, r5, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xa6928 │ │ │ │ strb sp, [r9, r3, ror #1]! │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vhadd.s32 q3, , │ │ │ │ - @ instruction: 0xf505e894 │ │ │ │ + @ instruction: 0xf505e9ac │ │ │ │ vst4.8 {d21-d24}, [pc :256], r3 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ vqadd.s32 d3, d1, d16 │ │ │ │ - orrscs lr, pc, ip, lsl #17 │ │ │ │ + orrscs lr, pc, r4, lsr #19 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ b 0x246a30 │ │ │ │ ldreq r0, [r3, r4, lsl #4] │ │ │ │ ldrb sp, [r4, r3, asr #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdfafc │ │ │ │ @@ -123329,43 +123329,43 @@ │ │ │ │ @ instruction: 0xf1a394b8 │ │ │ │ b 0x2c9dfc │ │ │ │ rsclt r0, sp, #12, 24 @ 0xc00 │ │ │ │ svcvs 0x0080f1bc │ │ │ │ orrshi pc, r4, r0 │ │ │ │ ldmdble lr, {r0, r1, r2, r8, r9, fp, sp} │ │ │ │ ldmdble ip, {r0, r8, sl, fp, sp} │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcseq pc, r8, r3, asr #12 │ │ │ │ + sbcscs pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b83 │ │ │ │ @ instruction: 0xf1fd5257 │ │ │ │ - blls 0x3c73d8 │ │ │ │ + blls 0x3c7838 │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmiavs r5!, {r1, r2, r3, r7, r8, pc}^ │ │ │ │ stccs 3, cr11, [r1, #-180] @ 0xffffff4c │ │ │ │ stmdbvc r5!, {r1, r2, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182d13 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ stmdacs r7, {r0, r2, r6, r7, r8, pc} │ │ │ │ cmpphi sl, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - movtcs pc, #583 @ 0x247 @ │ │ │ │ + teqpmi r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ ldrdgt pc, [r0, -r0]! │ │ │ │ b 0xca2fac │ │ │ │ eorle r0, r9, ip, lsl #24 │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r4, r3, asr #12 │ │ │ │ + eorcc pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf64133d8 │ │ │ │ @ instruction: 0xf1fd5288 │ │ │ │ - strtmi pc, [lr], sp, asr #20 │ │ │ │ + strtmi pc, [lr], r5, ror #22 │ │ │ │ stmibvc r0!, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf507816f │ │ │ │ @ instruction: 0xf89430a8 │ │ │ │ vst4.8 {d28-d31}, [pc], r4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf8d04500 │ │ │ │ @@ -123379,17 +123379,17 @@ │ │ │ │ smlabtle r7, fp, r6, r0 │ │ │ │ strteq r6, [r8], -r5, ror #18 │ │ │ │ sbcshi pc, pc, r0, asr #2 │ │ │ │ stmdacs r0, {r5, r8, r9, fp, sp, lr} │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ vorr.i32 q10, #131072 @ 0x00020000 │ │ │ │ mrrcne 0, 9, r8, r3, cr10 │ │ │ │ - eorscs pc, r8, r3, asr #12 │ │ │ │ + eorsmi pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - tstpcs r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ adcsmi r9, r2, #61440 @ 0xf000 │ │ │ │ addhi pc, r6, r0, asr #5 │ │ │ │ andcc r4, r1, #185597952 @ 0xb100000 │ │ │ │ bleq 0x104efc │ │ │ │ stmib sp, {r1, r2, r3, r9, ip, pc}^ │ │ │ │ @@ -123423,15 +123423,15 @@ │ │ │ │ strcs sp, [r1, #-315] @ 0xfffffec5 │ │ │ │ rsbcs lr, r0, #216, 14 @ 0x3600000 │ │ │ │ ldmdage r2, {r0, r5, r9, sl, lr} │ │ │ │ bl 0x7c6960 │ │ │ │ stmibvs r2!, {r0, r1, r5, r6, r8, fp, ip, sp, lr}^ │ │ │ │ stmdals fp, {r0, r5, fp, sp, lr} │ │ │ │ andls r9, r8, #603979776 @ 0x24000000 │ │ │ │ - @ instruction: 0xf978f1be │ │ │ │ + blx 0xfe3c524c │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ stccs 6, cr4, [r0, #-524] @ 0xfffffdf4 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ movwcc r8, #4353 @ 0x1101 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r2], sl │ │ │ │ ldrtmi r5, [r8], -r0, lsl #4 │ │ │ │ @@ -123439,15 +123439,15 @@ │ │ │ │ movwcs r9, #8729 @ 0x2219 │ │ │ │ movwls sl, #2322 @ 0x912 │ │ │ │ movwcs r4, #5698 @ 0x1642 │ │ │ │ blvs 0x1832b8 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blx 0x1ac6b80 │ │ │ │ @ instruction: 0xf1b74658 │ │ │ │ - stmib sp, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r2], -r2, lsl #12 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ blls 0x28750c │ │ │ │ @@ -123465,128 +123465,128 @@ │ │ │ │ cmnle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r7, r4, r8, lsl r3 │ │ │ │ + eorseq r7, r4, r0, lsl r5 │ │ │ │ stmdals sl, {r0, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf920f1be │ │ │ │ + blx 0xdc52fc │ │ │ │ strmi r4, [r3], r2, asr #12 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ andvs lr, r3, sp, asr #19 │ │ │ │ ldrtmi r9, [r8], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fda901 │ │ │ │ @ instruction: 0x4658fa1f │ │ │ │ - @ instruction: 0xf88af1b7 │ │ │ │ + @ instruction: 0xf99ef1b7 │ │ │ │ strls lr, [r2], -sp, asr #19 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ stmdavs r2!, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ andcs r9, r2, #4, 4 @ 0x40000000 │ │ │ │ ldrb r9, [r4, -r0, lsl #4]! │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x46284b5d │ │ │ │ @ instruction: 0xf6419500 │ │ │ │ @ instruction: 0xf1c552d6 │ │ │ │ - @ instruction: 0x0669fb57 │ │ │ │ + strbteq pc, [r9], -fp, ror #24 @ │ │ │ │ svcge 0x0022f57f │ │ │ │ stmdacs r0, {r5, r8, r9, fp, sp, lr} │ │ │ │ svcge 0x001ef47f │ │ │ │ bllt 0x1ea39e0 │ │ │ │ stmdacs r0, {r5, r6, sl, fp, sp, lr} │ │ │ │ svcge 0x0018f47f │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, r8, r3, asr #12 │ │ │ │ + adccc pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b50 │ │ │ │ @ instruction: 0xf1fd5296 │ │ │ │ - stmdacs r1, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 6, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcseq pc, ip, r3, asr #12 │ │ │ │ + adcscs pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b48 │ │ │ │ @ instruction: 0xf1fd5255 │ │ │ │ - strtmi pc, [lr], r1, lsr #18 │ │ │ │ + @ instruction: 0x46aefa39 │ │ │ │ strt r9, [sl], ip, lsl #10 │ │ │ │ tstlt r8, r0, ror #22 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ stmdacs r0, {r5, sl, fp, sp, lr} │ │ │ │ strbteq sp, [fp], -r3, rrx │ │ │ │ usat sp, #11, r0, asr #9 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ strbt sp, [r7], ip, asr #1 │ │ │ │ - @ instruction: 0xf8e2f232 │ │ │ │ - vhadd.s8 d18, d3, d0 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + @ instruction: 0xf9e2f232 │ │ │ │ + @ instruction: 0xf6432000 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0xe89194 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1c55285 │ │ │ │ - andcs pc, r0, sp, lsl #22 │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + andcs pc, r0, r1, lsr #24 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsr fp │ │ │ │ subspl pc, lr, #68157440 @ 0x4100000 │ │ │ │ - blx 0x14540e │ │ │ │ + ldc2 1, cr15, [r6], {197} @ 0xc5 │ │ │ │ @ instruction: 0xf67f2d01 │ │ │ │ strb sl, [r3, sl, lsl #29] │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbseq pc, ip, r3, asr #12 │ │ │ │ + rsbscs pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b2a │ │ │ │ @ instruction: 0xf1fd5242 │ │ │ │ - vadd.i8 , , │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + @ instruction: 0xf643f9fd │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q9, d0, d12 │ │ │ │ blmi 0x988de8 │ │ │ │ eorspl pc, lr, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf8d8f1fd │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + @ instruction: 0xf9f0f1fd │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subeq pc, r8, r3, asr #12 │ │ │ │ + subcs pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b1d │ │ │ │ @ instruction: 0xf1fd52ea │ │ │ │ - vadd.i8 , , │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + @ instruction: 0xf643f9e3 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vaddl.s8 q9, d0, d8 │ │ │ │ + vaddl.s8 q10, d0, d0 │ │ │ │ blmi 0x648e1c │ │ │ │ adcspl pc, r3, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf8bef1fd │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + @ instruction: 0xf9d6f1fd │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, r3, asr #12 │ │ │ │ + andsmi pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b10 │ │ │ │ @ instruction: 0xf1fd52b4 │ │ │ │ - vtst.8 d31, d19, d17 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + @ instruction: 0xf643f9c9 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[2] │ │ │ │ blmi 0x308e50 │ │ │ │ addspl pc, r1, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf8a4f1fd │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + @ instruction: 0xf9bcf1fd │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andne pc, r4, r3, asr #12 │ │ │ │ + rscscs pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1fd525b │ │ │ │ - svclt 0x0000f897 │ │ │ │ - eorseq r7, r4, ip, lsr r3 │ │ │ │ - eorseq r7, r4, r8, lsl r3 │ │ │ │ + svclt 0x0000f9af │ │ │ │ + eorseq r7, r4, r4, lsr r5 │ │ │ │ + eorseq r7, r4, r0, lsl r5 │ │ │ │ push {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ bl 0xfebdffcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0, #-4072] @ 0xfffff018 │ │ │ │ @ instruction: 0x4690461e │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ @@ -123620,44 +123620,44 @@ │ │ │ │ strtmi sp, [fp], -r3, rrx │ │ │ │ strbmi r9, [sp], -r0, lsl #24 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bleq 0xfeb44f94 │ │ │ │ bllt 0xbda8c0 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ vadd.i32 d6, d0, d16 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108d03a │ │ │ │ strbtcc r0, [r0], #-2049 @ 0xfffff7ff │ │ │ │ ldmle r2!, {r0, r6, r7, r8, sl, lr}^ │ │ │ │ strtmi r4, [r9], fp, asr #12 │ │ │ │ @ instruction: 0xf1b9461d │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1ba4648 │ │ │ │ - blls 0x1084d4 │ │ │ │ + blls 0x108924 │ │ │ │ @ instruction: 0xf10a3701 │ │ │ │ adcsmi r0, fp, #24, 20 @ 0x18000 │ │ │ │ ldrdlt sp, [r3], -r4 │ │ │ │ blhi 0x14418c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ - mrc2 1, 0, pc, cr8, cr10, {5} │ │ │ │ + @ instruction: 0xff2cf1ba │ │ │ │ sbcsle r2, r3, r0, lsl #16 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blvs 0x1c35cc │ │ │ │ stc 5, cr4, [r4, #772] @ 0x304 │ │ │ │ ldmible r7, {r1, r3, r8, r9, fp, pc}^ │ │ │ │ svcne 0x0060f854 │ │ │ │ @ instruction: 0xf1ba4628 │ │ │ │ - stmdacs r0, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ stmdavs r0!, {ip} │ │ │ │ - cdp2 2, 9, cr15, cr12, cr0, {1} │ │ │ │ + @ instruction: 0xffacf220 │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0x6126464b │ │ │ │ ldrmi r4, [sp], -r9, lsr #13 │ │ │ │ cmnvs r3, sl, lsr #7 │ │ │ │ movwcs lr, #43476 @ 0xa9d4 │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da400a │ │ │ │ @@ -123673,23 +123673,23 @@ │ │ │ │ mulscc ip, sl, r8 │ │ │ │ @ instruction: 0xf10ab9b3 │ │ │ │ adcsmi r0, sl, #48, 20 @ 0x30000 │ │ │ │ @ instruction: 0xf89ad0b3 │ │ │ │ blcs 0x94f40 │ │ │ │ @ instruction: 0xf8dad0f0 │ │ │ │ @ instruction: 0xf1ba0000 │ │ │ │ - strmi pc, [r1], pc, ror #23 │ │ │ │ + strmi pc, [r1], r3, lsl #26 │ │ │ │ orrle r2, r4, r0, lsl #26 │ │ │ │ mulcs r0, fp, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x0018f8da │ │ │ │ @ instruction: 0xf1ba4627 │ │ │ │ - @ instruction: 0xf10afbdf │ │ │ │ + @ instruction: 0xf10afcf3 │ │ │ │ pkhbtmi r0, r1, r8, lsl #20 │ │ │ │ svclt 0x0000e78b │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x14442c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -123735,21 +123735,21 @@ │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf10106d9 │ │ │ │ ldreq r8, [sl], sl, ror #8 │ │ │ │ ldrbhi pc, [r4], #-320 @ 0xfffffec0 @ │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ andspl pc, ip, sp, lsl #4 │ │ │ │ vfms.f32 q2, q0, q9 │ │ │ │ - @ instruction: 0xf50bece0 │ │ │ │ + @ instruction: 0xf50bedf8 │ │ │ │ cmncc r0, #-1409286142 @ 0xac000002 │ │ │ │ strtvs pc, [r8], sp, lsl #10 │ │ │ │ strvs pc, [r4, #1284] @ 0x504 │ │ │ │ andne pc, r3, #64, 4 │ │ │ │ ldrcs pc, [pc, #-2221] @ 0x8879f │ │ │ │ - rscscs pc, r0, #70254592 @ 0x4300000 │ │ │ │ + rscmi pc, r8, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrcs pc, [r8, #-2253] @ 0xfffff733 │ │ │ │ cmpcs r0, #3457024 @ 0x34c000 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #2 │ │ │ │ strne pc, [r1, #-2189]! @ 0xfffff773 │ │ │ │ movwcs lr, #2502 @ 0x9c6 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -123810,25 +123810,25 @@ │ │ │ │ @ instruction: 0xf50d9b00 │ │ │ │ @ instruction: 0xf8d366a8 │ │ │ │ @ instruction: 0x03a340b8 │ │ │ │ subscs sp, r9, #209715200 @ 0xc800000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vst4.8 {d16-d19}, [pc :128], r1 │ │ │ │ vrshl.s32 d6, d12, d16 │ │ │ │ - @ instruction: 0x01a7ec4a │ │ │ │ + @ instruction: 0x01a7ed62 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stccc 8, cr15, [r2], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ mvnseq pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8464658 │ │ │ │ @ instruction: 0xf44f3c14 │ │ │ │ stmib r6, {r1, r3, r7, r8, r9, sp, lr}^ │ │ │ │ @ instruction: 0xf6445303 │ │ │ │ - vorr.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2403c28 │ │ │ │ @ instruction: 0xf826730f │ │ │ │ @ instruction: 0xf2483c24 │ │ │ │ vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ mvnsvs r0, r8, lsl #6 │ │ │ │ @ instruction: 0xf44fbf44 │ │ │ │ @@ -123847,31 +123847,31 @@ │ │ │ │ ldrbhi pc, [ip, #-257]! @ 0xfffffeff @ │ │ │ │ setend be │ │ │ │ @ instruction: 0x01a2856f │ │ │ │ ldrbhi pc, [pc, #-257] @ 0x890e7 @ │ │ │ │ @ instruction: 0x3738f8da │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ and r8, r9, sp, asr #10 │ │ │ │ - eorseq r7, r4, r0, lsl #7 │ │ │ │ - eorseq r7, r4, r0, asr #14 │ │ │ │ - eorseq r7, r4, r0, lsl #25 │ │ │ │ - ldrsbteq r9, [r4], -r0 │ │ │ │ - eorseq r9, r4, r0, asr ip │ │ │ │ + eorseq r7, r4, r8, ror r5 │ │ │ │ + eorseq r7, r4, r8, lsr r9 │ │ │ │ + eorseq r7, r4, r8, ror lr │ │ │ │ + eorseq r9, r4, r8, asr #25 │ │ │ │ + eorseq r9, r4, r8, asr #28 │ │ │ │ strcc pc, [fp, fp, lsl #10]! │ │ │ │ andsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vhadd.s32 d0, d0, d24 │ │ │ │ - strcs lr, [r8, #3054]! @ 0xbee │ │ │ │ + strcs lr, [r8, #3334]! @ 0xd06 │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04f2310 │ │ │ │ strcs r0, [r0], #2054 @ 0x806 │ │ │ │ @ instruction: 0xf8069708 │ │ │ │ - @ instruction: 0xf643cc24 │ │ │ │ - vorr.i16 d23, #4 @ 0x0004 │ │ │ │ + @ instruction: 0xf244cc24 │ │ │ │ + vqdmlal.s , d0, d12 │ │ │ │ @ instruction: 0xf886092f │ │ │ │ @ instruction: 0xf846c03c │ │ │ │ @ instruction: 0xf44f9c28 │ │ │ │ @ instruction: 0xf8867290 │ │ │ │ swpcs ip, ip, [r0] │ │ │ │ rscsgt pc, ip, r6, lsl #17 │ │ │ │ andsvc pc, sl, r6, lsr #11 │ │ │ │ @@ -123899,15 +123899,15 @@ │ │ │ │ ldclmi 6, cr15, [r9], #276 @ 0x114 │ │ │ │ stceq 2, cr15, [r8], {192} @ 0xc0 │ │ │ │ rscsmi pc, lr, r6, lsl #17 │ │ │ │ andsgt pc, ip, r6, asr #17 │ │ │ │ strcc pc, [r5], #1606 @ 0x646 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0x61b4930a │ │ │ │ - ldcvc 6, cr15, [ip], {67} @ 0x43 │ │ │ │ + ldcne 2, cr15, [r4], {68} @ 0x44 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x88fcc │ │ │ │ @ instruction: 0xf8c66273 │ │ │ │ tstcs r0, #56 @ 0x38 │ │ │ │ addsgt pc, r8, r6, asr #17 │ │ │ │ rscsgt pc, r8, r6, asr #17 │ │ │ │ cmppgt r8, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ blhi 0x1c44940 │ │ │ │ @@ -123917,68 +123917,68 @@ │ │ │ │ @ instruction: 0xc1b8f8c6 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ bic pc, r1, r6, lsl #17 │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xc1bcf886 │ │ │ │ @ instruction: 0xe1bef886 │ │ │ │ blhi 0xc4924 │ │ │ │ - bl 0x1d45b90 │ │ │ │ + stc 2, cr15, [sl], {32} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ @ instruction: 0xf880020f │ │ │ │ andscs r2, r0, #100 @ 0x64 │ │ │ │ ldrcs lr, [r4, #-2496]! @ 0xfffff640 │ │ │ │ @ instruction: 0x27c0f8da │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ vst3.8 {d22-d24}, [pc], r4 │ │ │ │ @ instruction: 0xf8807120 │ │ │ │ @ instruction: 0xf04fe069 │ │ │ │ movwvs r0, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf8802100 │ │ │ │ - @ instruction: 0xf64380c9 │ │ │ │ - vmull.s8 , d0, d20 │ │ │ │ + vhadd.s8 q12, q10, │ │ │ │ + vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ bicvc r0, r4, pc, lsr #24 │ │ │ │ @ instruction: 0xf04f6145 │ │ │ │ @ instruction: 0xf8c00802 │ │ │ │ strbvs r9, [r5, -r0, rrx] │ │ │ │ sbcmi pc, r7, r0, lsl #17 │ │ │ │ strvs pc, [r0], #1103 @ 0x44f │ │ │ │ rsccs pc, r8, r0, asr #17 │ │ │ │ stc 2, cr2, [r0, #364] @ 0x16c │ │ │ │ vstr d8, [r0, #40] @ 0x28 │ │ │ │ vqdmlsl.s32 q4, d6, d18 │ │ │ │ tstvs ip, r3, lsr #1 │ │ │ │ strvc pc, [r8], #1103 @ 0x44f │ │ │ │ andgt pc, r0, r3, asr #17 │ │ │ │ - ldcvc 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ + stcne 2, cr15, [r8], #-272 @ 0xfffffef0 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x89080 │ │ │ │ @ instruction: 0xf8c3671c │ │ │ │ @ instruction: 0xf640c0c0 │ │ │ │ @ instruction: 0xf8c34419 │ │ │ │ vhadd.s8 d24, d6, d12 │ │ │ │ vmvn.i32 d21, #511 @ 0x000001ff │ │ │ │ bicsvs r0, ip, r8, lsl #24 │ │ │ │ rscsgt pc, ip, r3, asr #17 │ │ │ │ ldrmi pc, [ip], #-1600 @ 0xfffff9c0 │ │ │ │ sbchi pc, ip, r3, asr #17 │ │ │ │ sbcsmi pc, ip, r3, asr #17 │ │ │ │ - bl 0x9c5c2c │ │ │ │ + ldc 2, cr15, [ip], #-128 @ 0xffffff80 │ │ │ │ orrsvs pc, r5, #696254464 @ 0x29800000 │ │ │ │ strtvc pc, [r4], #1446 @ 0x5a6 │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ andls pc, r0, r3, asr #17 │ │ │ │ stmdbeq pc, {r0, r1, r2, r3, r6, ip, sp, lr, pc} @ │ │ │ │ andgt pc, r9, r3, lsl #17 │ │ │ │ ldcne 2, cr15, [r0], {72} @ 0x48 │ │ │ │ andls pc, r4, r3, lsl #17 │ │ │ │ andsgt pc, r0, r3, asr #17 │ │ │ │ stc 1, cr6, [r3, #372] @ 0x174 │ │ │ │ vqdmulh.s32 d8, d0, d10 │ │ │ │ - vldr d14, [r7, #40] @ 0x28 │ │ │ │ + ldc 12, cr14, [r7, #136] @ 0x88 │ │ │ │ @ instruction: 0xf5a67b72 │ │ │ │ andscs r6, r0, #35913728 @ 0x2240000 │ │ │ │ stmib r4, {r0, r8, r9, sp}^ │ │ │ │ tstcs r0, r4, lsl #10 │ │ │ │ blvc 0x344a08 │ │ │ │ submi pc, r3, r6, lsr #5 │ │ │ │ blvc 0x944a10 │ │ │ │ @@ -123994,64 +123994,64 @@ │ │ │ │ @ instruction: 0x676390fc │ │ │ │ movwcc pc, #12864 @ 0x3240 @ │ │ │ │ sbchi pc, r9, r4, lsl #17 │ │ │ │ rsbcc pc, r7, r4, lsr #17 │ │ │ │ movwmi pc, #58944 @ 0xe640 @ │ │ │ │ @ instruction: 0xf5a667e3 │ │ │ │ movwls r6, #5001 @ 0x1389 │ │ │ │ - teqpvc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + teqpne r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf6466023 │ │ │ │ vqdmlal.s q11, d0, d1[2] │ │ │ │ mvnvs r0, #8, 6 @ 0x20000000 │ │ │ │ addscc pc, ip, r4, asr #17 │ │ │ │ - movtvc pc, #1603 @ 0x643 @ │ │ │ │ + teqpne r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - @ instruction: 0xf6436623 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vmax.s8 d22, d4, d19 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf8c4032f │ │ │ │ vhadd.s32 , q8, q0 │ │ │ │ - @ instruction: 0xf8c7eac2 │ │ │ │ + @ instruction: 0xf8c7ebda │ │ │ │ @ instruction: 0xf5a6903c │ │ │ │ @ instruction: 0xf04f797a │ │ │ │ @ instruction: 0xf04f020f │ │ │ │ teqvc sl, r3, lsl #2 │ │ │ │ andscs r7, r0, #-1879048185 @ 0x90000007 │ │ │ │ stmib r7, {r8, sp}^ │ │ │ │ vabal.s32 q1, d6, d4 │ │ │ │ subscs r3, fp, #227 @ 0xe3 │ │ │ │ - cmppvc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + movtne pc, #33348 @ 0x8244 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vqadd.s32 d6, d0, d27 │ │ │ │ - @ instruction: 0xf04feaaa │ │ │ │ + @ instruction: 0xf04febc2 │ │ │ │ @ instruction: 0xf889030f │ │ │ │ @ instruction: 0xf8da3004 │ │ │ │ andscs r3, r0, #12, 12 @ 0xc00000 │ │ │ │ andspl pc, r4, r9, asr #17 │ │ │ │ strbvc pc, [r2, #-1446]! @ 0xfffffa5a @ │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ andscs pc, r0, r9, asr #17 │ │ │ │ addcc pc, r3, r6, lsr #5 │ │ │ │ @ instruction: 0xf04f225b │ │ │ │ andseq r0, fp, #4, 24 @ 0x400 │ │ │ │ andgt pc, r9, r9, lsl #17 │ │ │ │ eorcc pc, r8, r9, asr #17 │ │ │ │ - cmppvc r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + cmppne r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ - b 0xfe2c5d64 │ │ │ │ + bl 0xfe8c5d64 │ │ │ │ @ instruction: 0x2610f8da │ │ │ │ movweq pc, #61519 @ 0xf04f @ │ │ │ │ @ instruction: 0x712b62aa │ │ │ │ bmi 0xff311900 │ │ │ │ ldmge r6!, {r0, r1, r6, r9, sl, lr} │ │ │ │ strcs r6, [r0, pc, lsr #2]! │ │ │ │ vrhadd.s8 q11, q0, │ │ │ │ @ instruction: 0x812f4704 │ │ │ │ - strbvc pc, [r0, -r3, asr #12]! @ │ │ │ │ + ldrbne pc, [r8, -r4, asr #4] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ff602f │ │ │ │ blls 0xc8710 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ b 0x114c568 │ │ │ │ bfieq r2, r2, #7, #21 │ │ │ │ ldmibmi pc!, {r2, r3, r4, r8, sl, ip, lr, pc} @ │ │ │ │ @@ -124102,20 +124102,20 @@ │ │ │ │ stmvs r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strbvc pc, [r0, -r4, asr #7] @ │ │ │ │ ldrmi lr, [ip, #-2515] @ 0xfffff62d │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, r0, #65 @ 0x41 │ │ │ │ @ instruction: 0x4641225a │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - b 0xc5e74 │ │ │ │ + bl 0x6c5e74 │ │ │ │ stmib r6, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8064500 │ │ │ │ mvncs r3, #32, 24 @ 0x2000 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ - bicvc pc, r0, #70254592 @ 0x4300000 │ │ │ │ + @ instruction: 0x13b8f244 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ stccc 8, cr15, [r4], #-152 @ 0xffffff68 │ │ │ │ movwvs pc, #49728 @ 0xc240 @ │ │ │ │ strhlt r6, [pc, -r3]! │ │ │ │ @ instruction: 0x21a82310 │ │ │ │ @@ -124126,19 +124126,19 @@ │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ ldmib r3, {r8, r9, fp, ip, pc}^ │ │ │ │ ldrbeq r4, [sl, -lr, lsr #6] │ │ │ │ tstphi sl, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strvc pc, [r4, #1446]! @ 0x5a6 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ adcvc pc, r2, r6, lsr #11 │ │ │ │ - mvnsvc pc, #70254592 @ 0x4300000 │ │ │ │ + mvnsne pc, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf640602b │ │ │ │ vtst.32 d4, d0, d13 │ │ │ │ - blls 0x343d8c │ │ │ │ + blls 0x3441ec │ │ │ │ ldclcc 8, cr15, [ip], #280 @ 0x118 │ │ │ │ cdpvc 4, 3, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x37d0f8da │ │ │ │ adcvs r2, fp, #0, 4 │ │ │ │ stmdbls r7, {r3, r4, r6, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ @@ -124241,18 +124241,18 @@ │ │ │ │ andsle r2, r3, r0, ror pc │ │ │ │ @ instruction: 0xf5044c08 │ │ │ │ @ instruction: 0x46217510 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, ip, #9109504 @ 0x8b0000 │ │ │ │ strd sp, [r7], -r7 │ │ │ │ - eorseq fp, r4, r0, lsr r3 │ │ │ │ - eorseq fp, r4, r0, lsl #9 │ │ │ │ - eorseq fp, r4, r8, lsl ip │ │ │ │ - ldrsbteq sp, [r4], -r8 │ │ │ │ + eorseq fp, r4, r8, lsr #10 │ │ │ │ + eorseq fp, r4, r8, ror r6 │ │ │ │ + eorseq fp, r4, r0, lsl lr │ │ │ │ + ldrsbteq sp, [r4], -r0 │ │ │ │ usatcc pc, #0, sl, asr #17 @ │ │ │ │ svceq 0x0070f413 │ │ │ │ @ instruction: 0xf8dad130 │ │ │ │ @ instruction: 0xf0133760 │ │ │ │ @ instruction: 0xd12b6f70 │ │ │ │ @ instruction: 0x51a9f50d │ │ │ │ tstcc ip, lr, lsl fp │ │ │ │ @@ -124283,174 +124283,174 @@ │ │ │ │ strbvs pc, [fp, #1293]! @ 0x50d @ │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf83af7ff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ svclt 0x0000e663 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r8, sp, fp │ │ │ │ - ldrshteq fp, [r4], -r8 │ │ │ │ - eorseq sp, r4, r8, lsl sl │ │ │ │ + mlaseq r4, r0, pc, fp @ │ │ │ │ + ldrshteq fp, [r4], -r0 │ │ │ │ + eorseq sp, r4, r0, lsl ip │ │ │ │ @ instruction: 0xf5044c08 │ │ │ │ strtmi r7, [r1], -r8, lsr #10 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, r5, #2424832 @ 0x250000 │ │ │ │ blls 0xbe0c4 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf57f0153 │ │ │ │ and sl, r1, r4, ror #23 │ │ │ │ - eorseq r8, r4, r0, lsr #1 │ │ │ │ + mlaseq r4, r8, r2, r8 │ │ │ │ strtvs pc, [r8], #1293 @ 0x50d │ │ │ │ bcc 0xfeac6d2c │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a42100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vmul.i32 d0, d0, d0 │ │ │ │ - @ instruction: 0xf50ae872 │ │ │ │ + @ instruction: 0xf50ae98a │ │ │ │ strtcs r6, [r8], ip, asr #25 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8440201 │ │ │ │ @ instruction: 0xf8843c1c │ │ │ │ vst4.16 {d18-d21}, [pc], r1 │ │ │ │ andcs r7, r1, #67108865 @ 0x4000001 │ │ │ │ stccc 8, cr15, [r2], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0xf04f87e3 │ │ │ │ stmib r4, {r0, r1, fp}^ │ │ │ │ vmul.i8 d18, d6, d1 │ │ │ │ vmls.f d21, d0, d1[1] │ │ │ │ @ instruction: 0xf8a40508 │ │ │ │ stmib r4, {r1, r2, r3, r4, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf6432929 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf8a4012f │ │ │ │ stmib r4, {r1, r2, r3, r4, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf6432941 │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vshr.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf8a4002f │ │ │ │ @ instruction: 0xf844315e │ │ │ │ @ instruction: 0xf04f6c14 │ │ │ │ strbtvs r0, [r6], #514 @ 0x202 │ │ │ │ - mvnscs pc, #70254592 @ 0x4300000 │ │ │ │ + mvnsmi pc, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ adcvs pc, ip, r4, asr #17 │ │ │ │ stccc 8, cr15, [r8], #-272 @ 0xfffffef0 │ │ │ │ - ldrbpl pc, [ip, r3, asr #12]! @ │ │ │ │ + ldrbvc pc, [r4, r3, asr #12]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ smlabtvs ip, r4, r8, pc @ │ │ │ │ adccs pc, r1, r4, lsl #17 │ │ │ │ - movwcc pc, #34371 @ 0x8643 @ │ │ │ │ + movwpl pc, #1603 @ 0x643 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ smlabbhi r1, r4, r8, pc @ │ │ │ │ @ instruction: 0xf64363a3 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ tstls r4, pc, lsr #4 │ │ │ │ @ instruction: 0xf6439203 │ │ │ │ - vorr.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r5, pc, lsr #6 │ │ │ │ addscc pc, r8, r4, asr #17 │ │ │ │ - rsccc pc, r8, #70254592 @ 0x4300000 │ │ │ │ + rscpl pc, r0, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldcls 8, cr15, [r8], {68} @ 0x44 │ │ │ │ @ instruction: 0xf6436765 │ │ │ │ - vbic.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf8c4032f │ │ │ │ @ instruction: 0xf8c450d4 │ │ │ │ @ instruction: 0xf64330f8 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf8c4012f │ │ │ │ @ instruction: 0xf6435134 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf643032f │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf8c4002f │ │ │ │ @ instruction: 0xf6433158 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - biccc pc, ip, #70254592 @ 0x4300000 │ │ │ │ + bicpl pc, r4, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf6439306 │ │ │ │ - vqdmlal.s q10, d0, d0[0] │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ andls r0, r7, #-1140850688 @ 0xbc000000 │ │ │ │ @ instruction: 0xf6439108 │ │ │ │ - vmov.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ andls r0, r9, pc, lsr #4 │ │ │ │ @ instruction: 0xf643930a │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ andls r0, fp, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf643910c │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ ldrls r0, [sp, -pc, lsr #32] │ │ │ │ @ instruction: 0xf643900d │ │ │ │ - vrsra.s64 d20, d8, #64 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf643032f │ │ │ │ - vrshr.s64 d20, d20, #64 │ │ │ │ + vsubl.s8 q11, d16, d28 │ │ │ │ movwls r0, #57903 @ 0xe22f │ │ │ │ @ instruction: 0xf643920f │ │ │ │ - vsra.s64 q10, q0, #64 │ │ │ │ + vmla.f d22, d16, d0[2] │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmla.i d20, d16, d0[7] │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ tstls r0, pc, lsr #32 │ │ │ │ @ instruction: 0xf6439011 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf643032f │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmov.i32 d23, #3072 @ 0x00000c00 │ │ │ │ tstls r2, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf6439213 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmla.i d21, d0, d0[3] │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ tstls r4, pc, lsr #32 │ │ │ │ @ instruction: 0xf6439015 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf50d032f │ │ │ │ tstls r6, #163 @ 0xa3 │ │ │ │ - rsbspl pc, r4, #70254592 @ 0x4300000 │ │ │ │ + rsbvc pc, ip, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andsls r9, r7, #1 │ │ │ │ - orrspl pc, r0, r3, asr #12 │ │ │ │ + orrvc pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0x53acf643 │ │ │ │ + @ instruction: 0x73a4f643 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstls r9, #24, 2 │ │ │ │ - sbcpl pc, r8, #70254592 @ 0x4300000 │ │ │ │ + sbcvc pc, r0, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - mvnpl pc, r3, asr #12 │ │ │ │ + bicsvc pc, ip, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls fp, sl, lsl r2 │ │ │ │ - mvnspl pc, #70254592 @ 0x4300000 │ │ │ │ + mvnvc pc, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - strvs pc, [r8, -r3, asr #12] │ │ │ │ + streq pc, [r0, -r4, asr #4] │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0x971e931c │ │ │ │ - ldrvs pc, [r8, -r3, asr #12] │ │ │ │ + ldreq pc, [r0, -r4, asr #4] │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - @ instruction: 0xf643971f │ │ │ │ - vabdl.s8 q11, d0, d24 │ │ │ │ + vaba.s8 d25, d4, d15 │ │ │ │ + vabdl.s8 q8, d0, d16 │ │ │ │ strls r0, [r0, -pc, lsr #14]! │ │ │ │ - ldrvs pc, [r8, -r3, asr #12]! │ │ │ │ + ldreq pc, [r0, -r4, asr #4]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - @ instruction: 0xf6439721 │ │ │ │ - vqdmlsl.s q11, d0, d0[2] │ │ │ │ + vabd.s8 d25, d4, d17 │ │ │ │ + vqdmlsl.s q8, d0, d0[0] │ │ │ │ strls r0, [r2, -pc, lsr #14]! │ │ │ │ - ldrbvs pc, [r0, -r3, asr #12] @ │ │ │ │ + strbeq pc, [r8, -r4, asr #4] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - @ instruction: 0xf6439723 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabd.s8 d25, d4, d19 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ strls r0, [r4, -pc, lsr #14]! │ │ │ │ - strbvs pc, [r4, -r3, asr #12]! @ │ │ │ │ + ldrbeq pc, [ip, -r4, asr #4] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ldc 7, cr9, [ip, #148] @ 0x94 │ │ │ │ @ instruction: 0xf6437b08 │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + vmov.i32 , #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf8c4062f │ │ │ │ mcrls 1, 0, r6, cr2, cr8, {5} │ │ │ │ streq pc, [r4, -pc, asr #32] │ │ │ │ blvc 0xc5150 │ │ │ │ - stmdami r4!, {r0, r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdavs ip, {r0, r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ blvc 0x3451bc │ │ │ │ andsvs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ tstcs r2, #3, 28 @ 0x30 │ │ │ │ rsbsvs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ cdpls 1, 0, cr2, cr4, cr11, {1} │ │ │ │ @@ -124808,15 +124808,15 @@ │ │ │ │ @ instruction: 0xf884ee1e │ │ │ │ strcs r6, [r2], -r1, asr #30 │ │ │ │ cdphi 8, 2, cr15, cr1, cr4, {4} │ │ │ │ ldmpl pc, {r0, r2, r3, r8, sl, ip, sp, lr, pc} @ │ │ │ │ cdpvc 8, 2, cr15, cr12, cr4, {6} │ │ │ │ cdp 8, 7, cr15, cr14, cr4, {5} │ │ │ │ svclt 0x0000e002 │ │ │ │ - eorseq r8, r4, r0, asr #6 │ │ │ │ + eorseq r8, r4, r8, lsr r5 │ │ │ │ cdpvc 8, 8, cr15, cr12, cr4, {6} │ │ │ │ cdp 8, 13, cr15, cr14, cr4, {5} │ │ │ │ cdpvc 8, 14, cr15, cr12, cr4, {6} │ │ │ │ svc 0x003ef8a4 │ │ │ │ cdpvs 8, 2, cr15, cr4, cr4, {6} │ │ │ │ cdpls 8, 2, cr15, cr8, cr4, {6} │ │ │ │ cdppl 8, 5, cr15, cr4, cr4, {6} │ │ │ │ @@ -124856,47 +124856,47 @@ │ │ │ │ movwls sl, #31742 @ 0x7bfe │ │ │ │ strpl pc, [r9, sp, lsl #10]! │ │ │ │ ldrcc r9, [r8, -r1, lsl #28] │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0x36604658 │ │ │ │ blx 0xfefc81ae │ │ │ │ ldrhle r4, [r7, #39]! @ 0x27 │ │ │ │ - strbtcc pc, [r0], -sp, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r4], -r0, asr #5 @ │ │ │ │ strpl pc, [r1, r6, lsl #10] │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0x36604658 │ │ │ │ blx 0xfec481ca │ │ │ │ ldrhle r4, [r7, #39]! @ 0x27 │ │ │ │ pkhtbcc pc, r0, sl, asr #17 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ rsbhi pc, sl, r1, asr #32 │ │ │ │ @ instruction: 0xa01cf8dd │ │ │ │ - stmibvs r8, {r0, r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibeq r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf5a42704 │ │ │ │ strtmi r7, [r8], r4, lsr #13 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - mcr2 1, 1, pc, cr4, cr12, {5} @ │ │ │ │ + @ instruction: 0xff38f1bc │ │ │ │ stcvc 4, cr15, [r1], #444 @ 0x1bc │ │ │ │ subscs r4, fp, #5242880 @ 0x500000 │ │ │ │ andeq lr, ip, r4, lsl #22 │ │ │ │ vrhadd.s16 d2, d15, d0 │ │ │ │ - @ instruction: 0xf04febf4 │ │ │ │ + @ instruction: 0xf04fed0c │ │ │ │ andcs r0, r0, #16, 28 @ 0x100 │ │ │ │ @ instruction: 0x46584651 │ │ │ │ @ instruction: 0x71b7230f │ │ │ │ teqvc r3, r1, lsl #14 │ │ │ │ ldrshtvs r2, [r5], -pc │ │ │ │ @ instruction: 0x23a87273 │ │ │ │ eorshi pc, ip, r6, asr #17 │ │ │ │ movw lr, #18886 @ 0x49c6 │ │ │ │ blx 0x1fc822e │ │ │ │ @ instruction: 0xf1b54628 │ │ │ │ - svccs 0x0010fd7f │ │ │ │ + svccs 0x0010fe93 │ │ │ │ blls 0xbe9a8 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ orrvc pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf50baf3b │ │ │ │ @ instruction: 0xf50b33ab │ │ │ │ movwls r3, #35496 @ 0x8aa8 │ │ │ │ @@ -124905,15 +124905,15 @@ │ │ │ │ @ instruction: 0x3654f89a │ │ │ │ @ instruction: 0xf0412b00 │ │ │ │ @ instruction: 0xf0498016 │ │ │ │ @ instruction: 0xf50d4900 │ │ │ │ vst1.32 {d22-d24}, [pc :128], r8 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ - bl 0xfef46afc │ │ │ │ + ldcl 2, cr15, [r2], {31} │ │ │ │ @ instruction: 0xf806230f │ │ │ │ ldrbcs r3, [r0, #3108]! @ 0xc24 │ │ │ │ addscc pc, ip, r6, lsl #17 │ │ │ │ teqpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0x270160b3 │ │ │ │ vst1.32 {d22-d24}, [pc :256], r3 │ │ │ │ ldrtvs r2, [r3], #896 @ 0x380 │ │ │ │ @@ -124929,28 +124929,28 @@ │ │ │ │ smlabbcc r1, r6, r8, pc @ │ │ │ │ movwpl pc, #16960 @ 0x4240 @ │ │ │ │ adccc pc, r0, r6, lsr #17 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ adccc pc, r8, r6, asr #17 │ │ │ │ - orrsvs pc, r8, #70254592 @ 0x4300000 │ │ │ │ + orrseq pc, r0, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ msrpl CPSR_c, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ subscs r6, ip, #-1073741796 @ 0xc000001c │ │ │ │ sbcscc pc, r4, r6, asr #17 │ │ │ │ - movvs pc, #70254592 @ 0x4300000 │ │ │ │ + orrseq pc, r8, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - @ instruction: 0xf64363b3 │ │ │ │ - vsubw.s8 q11, q8, d28 │ │ │ │ + vcge.s8 d22, d20, d19 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ - @ instruction: 0xf6433098 │ │ │ │ - vrsra.s64 d22, d20, #64 │ │ │ │ + vqadd.s8 d19, d20, d8 │ │ │ │ + vsubw.s8 q8, q8, d28 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ blls 0x2966fc │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf5a6c0c8 │ │ │ │ @ instruction: 0xf84670a2 │ │ │ │ @ instruction: 0xf5a65c14 │ │ │ │ ldrbtvs r7, [r5], #1188 @ 0x4a4 │ │ │ │ @@ -124961,27 +124961,27 @@ │ │ │ │ @ instruction: 0xf8c66477 │ │ │ │ stmib r6, {r2, r8, ip, sp, lr}^ │ │ │ │ stc 8, cr9, [r6, #192] @ 0xc0 │ │ │ │ @ instruction: 0xf8c67b18 │ │ │ │ @ instruction: 0xf8c6e118 │ │ │ │ stmib r6, {r3, r5, r8, lr, pc}^ │ │ │ │ vadd.i16 , , q4 │ │ │ │ - blls 0x2c5090 │ │ │ │ + blls 0x2c54f0 │ │ │ │ andcs r7, r0, #1879048198 @ 0x70000006 │ │ │ │ strtmi r6, [r1], -r5, ror #2 │ │ │ │ strcs r6, [r2, #-3995] @ 0xfffff065 │ │ │ │ ldrbmi r6, [r8], -r2, ror #5 │ │ │ │ ldrbvs pc, [r3, sp, lsl #10] @ │ │ │ │ biccs pc, r4, #201326595 @ 0xc000003 │ │ │ │ vst1.32 {d22-d25}, [pc :128], r3 │ │ │ │ stmib r4, {r8, r9, ip, sp, lr}^ │ │ │ │ vst2.8 {d21-d24}, [pc], r3 │ │ │ │ @ instruction: 0xf50d6304 │ │ │ │ @ instruction: 0x632365a4 │ │ │ │ - bicvs pc, r0, #70254592 @ 0x4300000 │ │ │ │ + @ instruction: 0x03b8f244 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ @ instruction: 0xf6453005 │ │ │ │ vsubw.s8 , q0, d5 │ │ │ │ strbtvs r0, [r3], #-776 @ 0xfffffcf8 │ │ │ │ @@ -125012,15 +125012,15 @@ │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0xfe3c840c │ │ │ │ mvnsle r4, r7, lsr #5 │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ @ instruction: 0xf1a672c0 │ │ │ │ @ instruction: 0xf5050028 │ │ │ │ vqrshl.s16 d7, d28, d31 │ │ │ │ - @ instruction: 0xf8daeae6 │ │ │ │ + @ instruction: 0xf8daebfe │ │ │ │ @ instruction: 0xf8c637d0 │ │ │ │ andcs r3, r1, r0, lsr #2 │ │ │ │ tstcs r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d39c01 │ │ │ │ vshr.u64 d19, d24, #61 │ │ │ │ @ instruction: 0xf8c663c0 │ │ │ │ movwcs r3, #4288 @ 0x10c0 │ │ │ │ @@ -125045,26 +125045,26 @@ │ │ │ │ orrcs r3, r0, #168 @ 0xa8 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ orrsvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r6, #179 @ 0xb3 │ │ │ │ sbccc pc, r4, r6, asr #17 │ │ │ │ teqpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ smlawtcc r8, r6, r8, pc @ │ │ │ │ - bicvs pc, ip, #70254592 @ 0x4300000 │ │ │ │ + biceq pc, r4, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ - bicsvs pc, r8, #70254592 @ 0x4300000 │ │ │ │ + bicseq pc, r0, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - @ instruction: 0xf64363b3 │ │ │ │ - vqdmlal.s q11, d16, d0[4] │ │ │ │ + vcge.s8 d22, d20, d19 │ │ │ │ + vrsra.s64 q8, q4, #64 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ @ instruction: 0xf6403098 │ │ │ │ @ instruction: 0xf8a6430f │ │ │ │ - @ instruction: 0xf643309c │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vqadd.s8 d19, d20, d12 │ │ │ │ + vrsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ vqadd.s8 , q12, q12 │ │ │ │ vsubw.s8 q8, q8, d9 │ │ │ │ @ instruction: 0xf8c60308 │ │ │ │ vand d19, d6, d28 │ │ │ │ vsubw.s8 q10, q0, d9 │ │ │ │ stmib r6, {r3, r8, r9}^ │ │ │ │ @@ -125099,106 +125099,106 @@ │ │ │ │ @ instruction: 0xf8da3aa8 │ │ │ │ @ instruction: 0xf4133760 │ │ │ │ @ instruction: 0xf43e2f70 │ │ │ │ stmdbmi r8, {r0, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9d6f7fe │ │ │ │ ldcllt 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ - eorseq r8, r4, r0, lsl r6 │ │ │ │ - eorseq r9, r4, r0, lsr r3 │ │ │ │ - mlaseq r4, r0, r9, r9 │ │ │ │ - ldrsbteq r9, [r4], -r0 │ │ │ │ - eorseq sl, r4, r0, lsl r3 │ │ │ │ - ldrshteq sl, [r4], -r0 │ │ │ │ + eorseq r8, r4, r8, lsl #16 │ │ │ │ + eorseq r9, r4, r8, lsr #10 │ │ │ │ + eorseq r9, r4, r8, lsl #23 │ │ │ │ + eorseq r9, r4, r8, asr #25 │ │ │ │ + eorseq sl, r4, r8, lsl #10 │ │ │ │ + eorseq sl, r4, r8, ror #13 │ │ │ │ strtvs pc, [r8], sp, lsl #10 │ │ │ │ strcc pc, [fp, fp, lsl #10]! │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vmla.i16 d0, d15, d2 │ │ │ │ - vpmax.s8 d30, d6, d16 │ │ │ │ + vpadd.i8 d30, d6, d24 │ │ │ │ vmull.s , d0, d1[2] │ │ │ │ tstcs r0, r8, lsl #20 │ │ │ │ vhsub.s8 d18, d16, d24 │ │ │ │ stmdb r6, {r0, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf04f9107 │ │ │ │ @ instruction: 0xf8260003 │ │ │ │ @ instruction: 0xf643ec22 │ │ │ │ - vqdmlal.s q9, d0, d0[0] │ │ │ │ + vbic.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8a6032f │ │ │ │ @ instruction: 0xf846e03e │ │ │ │ @ instruction: 0xf6433c28 │ │ │ │ - vmvn.i32 q9, #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ stmib r6, {r0, r1, r2, r3, r5, sl}^ │ │ │ │ @ instruction: 0xf8a69111 │ │ │ │ @ instruction: 0xf04fe09e │ │ │ │ stmib r6, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf6439129 │ │ │ │ - vabal.s8 q9, d16, d4 │ │ │ │ + vbic.i32 q10, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf8a6052f │ │ │ │ stmib r6, {r1, r2, r3, r4, r5, r6, r7, sp, lr, pc}^ │ │ │ │ vrhadd.s8 , q0, │ │ │ │ @ instruction: 0xf8463c02 │ │ │ │ @ instruction: 0xf6432c14 │ │ │ │ - @ instruction: 0xf2c028d8 │ │ │ │ + @ instruction: 0xf2c048d0 │ │ │ │ ldrbtvs r0, [r2], #2095 @ 0x82f │ │ │ │ adccs pc, ip, r6, asr #17 │ │ │ │ smlabtcs ip, r6, r8, pc @ │ │ │ │ subcc pc, r1, r6, lsl #17 │ │ │ │ - movtcs pc, #34371 @ 0x8643 @ │ │ │ │ + movtmi pc, #1603 @ 0x643 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ smlabbeq r1, r6, r8, pc @ │ │ │ │ @ instruction: 0xf64363b3 │ │ │ │ - vmla.i d18, d0, d0[7] │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ strls r0, [r3], #-47 @ 0xffffffd1 │ │ │ │ @ instruction: 0xf6439002 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q10, d0, d0[2] │ │ │ │ strls r0, [r4, #-815] @ 0xfffffcd1 │ │ │ │ addscc pc, r8, r6, asr #17 │ │ │ │ - addscs pc, r0, r3, asr #12 │ │ │ │ + addmi pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ adcls pc, r1, r6, lsl #17 │ │ │ │ @ instruction: 0xf6439005 │ │ │ │ - vorr.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ @ instruction: 0xf8c6a014 │ │ │ │ @ instruction: 0xf64330f8 │ │ │ │ - @ instruction: 0xf2c0249c │ │ │ │ + @ instruction: 0xf2c04494 │ │ │ │ @ instruction: 0xf8c6042f │ │ │ │ strls sl, [r6], #-116 @ 0xffffff8c │ │ │ │ - strcs pc, [r8, #1603]! @ 0x643 │ │ │ │ + strmi pc, [r0, #1603]! @ 0x643 │ │ │ │ streq pc, [pc, #-704]! @ 0x8a3c4 │ │ │ │ sbcsge pc, r4, r6, asr #17 │ │ │ │ @ instruction: 0xf6439507 │ │ │ │ - vshr.s64 d18, d20, #64 │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ andls r0, r8, pc, lsr #32 │ │ │ │ blvc 0xfc5cf4 │ │ │ │ - msrcs SPSR_, #70254592 @ 0x4300000 │ │ │ │ + cmppmi r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cmppcc r8, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6439b02 │ │ │ │ - vmls.i d18, d16, d0[3] │ │ │ │ + vmls.i d20, d16, d0[1] │ │ │ │ stc 4, cr0, [r6, #188] @ 0xbc │ │ │ │ vldr d7, [r7] │ │ │ │ @ instruction: 0xf6437b3e │ │ │ │ - vmla.i d18, d16, d0[0] │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf8c6002f │ │ │ │ blls 0x156da4 │ │ │ │ ldrcc pc, [r8, #-1549] @ 0xfffff9f3 │ │ │ │ blvc 0x6c5ce4 │ │ │ │ blvc 0x10c5d2c │ │ │ │ andscc pc, r8, #12976128 @ 0xc60000 │ │ │ │ vstr d9, [r6, #16] │ │ │ │ vldr d7, [r7, #192] @ 0xc0 │ │ │ │ strls r7, [r9], #-2882 @ 0xfffff4be │ │ │ │ strtvs pc, [r3], #1293 @ 0x50d │ │ │ │ rsbscc pc, r8, #12976128 @ 0xc60000 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ @ instruction: 0xf6439401 │ │ │ │ - vmls.i d18, d16, d0[5] │ │ │ │ + @ instruction: 0xf2c044dc │ │ │ │ @ instruction: 0xf8a6042f │ │ │ │ strls lr, [sl], #-350 @ 0xfffffea2 │ │ │ │ msrcc SPSR_c, r6, lsl #17 │ │ │ │ movweq pc, #20559 @ 0x504f @ │ │ │ │ cmpls r9, r6, asr #19 │ │ │ │ msrcs SPSR_fs, r6, asr #17 │ │ │ │ @ instruction: 0xe1bef8a6 │ │ │ │ @@ -125368,27 +125368,27 @@ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ blls 0xca8b8 │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @ instruction: 0xf57e01e2 │ │ │ │ subscs sl, ip, #12, 28 @ 0xc0 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r3], #-36 @ 0xffffffdc │ │ │ │ - ldmda ip, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + ldmdb r4!, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf50d4aa2 │ │ │ │ @ instruction: 0xf80660a3 │ │ │ │ strcs r4, [r2, #-3105] @ 0xfffff3df │ │ │ │ @ instruction: 0xf8062405 │ │ │ │ @ instruction: 0xf44f4c1f │ │ │ │ stmdb r6, {r7, sl, sp, lr}^ │ │ │ │ strtcs r5, [r8], #1031 @ 0x407 │ │ │ │ ldcmi 8, cr15, [r4], {70} @ 0x46 │ │ │ │ ldrmi pc, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ stcmi 8, cr15, [ip], {70} @ 0x46 │ │ │ │ - ldrvc pc, [r0], #1603 @ 0x643 │ │ │ │ + strne pc, [r8], #580 @ 0x244 │ │ │ │ strteq pc, [pc], #-704 @ 0x8a9f0 │ │ │ │ stcmi 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ strbpl pc, [sp], #-582 @ 0xfffffdba @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fe61b4 │ │ │ │ andcs pc, r0, #28672 @ 0x7000 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -125396,15 +125396,15 @@ │ │ │ │ blls 0xca84c │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @ instruction: 0xf57e07e2 │ │ │ │ @ instruction: 0xf44fadd9 │ │ │ │ @ instruction: 0x21007290 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ strvs pc, [r3, #1293]! @ 0x50d │ │ │ │ - svc 0x00e4f21e │ │ │ │ + ldm ip!, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ strbvs pc, [r7], #1293 @ 0x50d @ │ │ │ │ ldmdacc r8!, {r1, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #4147 @ 0x1033 │ │ │ │ stccc 8, cr15, [r3], #-24 @ 0xffffffe8 │ │ │ │ ldccc 8, cr15, [pc], {6} │ │ │ │ eorscc pc, sp, r6, lsl #17 │ │ │ │ subcc pc, r1, r6, lsl #17 │ │ │ │ @@ -125419,26 +125419,26 @@ │ │ │ │ @ instruction: 0xf8062303 │ │ │ │ mvnscs r3, #8448 @ 0x2100 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ orrvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ stccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ ldrbtvs r2, [r3], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf8c623c0 │ │ │ │ - @ instruction: 0xf64330ac │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vhadd.s8 d19, d20, d28 │ │ │ │ + vrsra.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2463c28 │ │ │ │ vsubw.s8 , q0, d25 │ │ │ │ cmnvs r3, r8, lsl #6 │ │ │ │ - @ instruction: 0x73a8f643 │ │ │ │ + movne pc, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vcge.s8 d22, d16, d19 │ │ │ │ @ instruction: 0xf8a64303 │ │ │ │ - @ instruction: 0xf643303f │ │ │ │ - vrsra.s64 d23, d20, #64 │ │ │ │ + vqadd.s8 d19, d4, d31 │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ vqadd.s8 d19, d16, d8 │ │ │ │ @ instruction: 0xf8a66303 │ │ │ │ @ instruction: 0x4629309f │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3560 │ │ │ │ adcmi pc, ip, #47, 30 @ 0xbc │ │ │ │ @@ -125446,33 +125446,33 @@ │ │ │ │ @ instruction: 0xf0133760 │ │ │ │ @ instruction: 0xf0400ff0 │ │ │ │ blls 0xaba60 │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ ldcllt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ eoreq pc, r1, r6, lsr #3 │ │ │ │ - svc 0x0080f21e │ │ │ │ + ldm r8, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x66756634 │ │ │ │ ldreq pc, [r1], #-879 @ 0xfffffc91 │ │ │ │ streq pc, [fp, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0x432c2301 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ tstcs r0, #1929379840 @ 0x73000000 │ │ │ │ @ instruction: 0xf8466034 │ │ │ │ ldrtvs r3, [r3], #3096 @ 0xc18 │ │ │ │ @ instruction: 0xf84623a8 │ │ │ │ ldrbtvs r3, [r3], #3092 @ 0xc14 │ │ │ │ @ instruction: 0xf8062303 │ │ │ │ - @ instruction: 0xf6433c22 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + @ instruction: 0xf2443c22 │ │ │ │ + vrsra.s64 d17, d24, #64 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf6403c28 │ │ │ │ @ instruction: 0xf826730f │ │ │ │ - @ instruction: 0xf6433c24 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + @ instruction: 0xf2443c24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0x63b3032f │ │ │ │ movwcc pc, #62016 @ 0xf240 @ │ │ │ │ movwne pc, #12992 @ 0x32c0 @ │ │ │ │ eorscc pc, sp, r6, asr #17 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ andcs r8, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -125527,31 +125527,31 @@ │ │ │ │ @ instruction: 0x462175f0 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, r5, #2096 @ 0x830 │ │ │ │ @ instruction: 0xf8dad1f7 │ │ │ │ @ instruction: 0xf7fe36d8 │ │ │ │ svclt 0x0000bd53 │ │ │ │ - eorseq r7, r4, r0, lsr #15 │ │ │ │ - eorseq r7, r4, r0, asr #20 │ │ │ │ - ldrsbteq sp, [r4], -r8 │ │ │ │ - eorseq sp, r4, r8, asr r3 │ │ │ │ - eorseq sp, r4, r8, lsr r5 │ │ │ │ - ldrhteq sp, [r4], -r8 │ │ │ │ - eorseq fp, r4, r0, lsl #15 │ │ │ │ - eorseq r9, r4, r0, asr sl │ │ │ │ - eorseq r9, r4, r0, lsl r2 │ │ │ │ - eorseq r9, r4, r0, asr r1 │ │ │ │ - ldrhteq r9, [r4], -r0 │ │ │ │ - ldrshteq r9, [r4], -r0 │ │ │ │ - mlaseq r4, r8, sl, fp │ │ │ │ - ldrshteq fp, [r4], -r8 │ │ │ │ - eorseq fp, r4, r8, asr fp │ │ │ │ - ldrhteq fp, [r4], -r8 │ │ │ │ - ldrhteq fp, [r4], -r8 │ │ │ │ + mlaseq r4, r8, r9, r7 │ │ │ │ + eorseq r7, r4, r8, lsr ip │ │ │ │ + ldrsbteq sp, [r4], -r0 │ │ │ │ + eorseq sp, r4, r0, asr r5 │ │ │ │ + eorseq sp, r4, r0, lsr r7 │ │ │ │ + ldrhteq sp, [r4], -r0 │ │ │ │ + eorseq fp, r4, r8, ror r9 │ │ │ │ + eorseq r9, r4, r8, asr #24 │ │ │ │ + eorseq r9, r4, r8, lsl #8 │ │ │ │ + eorseq r9, r4, r8, asr #6 │ │ │ │ + eorseq r9, r4, r8, lsr #7 │ │ │ │ + eorseq r9, r4, r8, ror #5 │ │ │ │ + mlaseq r4, r0, ip, fp │ │ │ │ + ldrshteq fp, [r4], -r0 │ │ │ │ + eorseq fp, r4, r0, asr sp │ │ │ │ + ldrhteq fp, [r4], -r0 │ │ │ │ + ldrhteq fp, [r4], -r0 │ │ │ │ andcs r4, r0, #2785280 @ 0x2a8000 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ blls 0xca5d8 │ │ │ │ ldrsbtmi pc, [r8], r3 @ │ │ │ │ ldcllt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ @ instruction: 0xf5044ca6 │ │ │ │ @ instruction: 0x46217590 │ │ │ │ @@ -125590,28 +125590,28 @@ │ │ │ │ stmibmi sl, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ mcr2 7, 0, pc, cr6, cr13, {7} @ │ │ │ │ stcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ eoreq pc, r4, r6, lsr #3 │ │ │ │ vshl.s16 d2, d1, d14 │ │ │ │ - movwcs lr, #3682 @ 0xe62 │ │ │ │ + movwcs lr, #3962 @ 0xf7a │ │ │ │ rsbsvs r4, r3, sl, lsl r6 │ │ │ │ stmcc r4, {r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ movwcs r6, #16435 @ 0x4033 │ │ │ │ ldccc 8, cr15, [pc], {6} │ │ │ │ stmdb r6, {r4, r8, r9, sp}^ │ │ │ │ ldrbmi r4, [r8], -r7, lsl #6 │ │ │ │ @ instruction: 0x23a84c7c │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ movwne pc, #12864 @ 0x3240 @ │ │ │ │ ldrvs pc, [r4, #1284]! @ 0x504 │ │ │ │ stccc 8, cr15, [r1], #-152 @ 0xffffff68 │ │ │ │ - movweq pc, #49732 @ 0xc244 @ │ │ │ │ + movwcs pc, #16964 @ 0x4244 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movtpl pc, #4678 @ 0x1246 @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @ instruction: 0xf7fd6173 │ │ │ │ @ instruction: 0x4621fdd7 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @@ -125715,44 +125715,44 @@ │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8d39b00 │ │ │ │ @ instruction: 0xf7fe20b8 │ │ │ │ stmdbmi r0!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefd07 │ │ │ │ svclt 0x0000b8de │ │ │ │ - eorseq fp, r4, r8, asr r8 │ │ │ │ - eorseq fp, r4, r0, ror #6 │ │ │ │ - eorseq fp, r4, r0, asr r1 │ │ │ │ - ldrshteq fp, [r4], -r0 │ │ │ │ - ldrhteq sl, [r4], -r0 │ │ │ │ - eorseq sl, r4, r0, asr lr │ │ │ │ - eorseq sp, r4, r8, ror r7 │ │ │ │ - eorseq sp, r4, r8, lsl r7 │ │ │ │ - eorseq ip, r4, r8, lsl r8 │ │ │ │ - ldrhteq ip, [r4], -r8 │ │ │ │ - eorseq ip, r4, r8, asr r7 │ │ │ │ - ldrhteq ip, [r4], -r8 │ │ │ │ - mlaseq r4, r8, r6, ip │ │ │ │ - ldrshteq ip, [r4], -r8 │ │ │ │ - ldrsbteq ip, [r4], -r8 │ │ │ │ - ldrsbteq fp, [r4], -r8 │ │ │ │ - eorseq fp, r4, r8, ror pc │ │ │ │ - eorseq fp, r4, r8, asr lr │ │ │ │ - ldrshteq sl, [r4], -r0 │ │ │ │ - eorseq sl, r4, r0, asr r8 │ │ │ │ - ldrshteq sl, [r4], -r0 │ │ │ │ - eorseq sl, r4, r0, lsr r7 │ │ │ │ - mlaseq r4, r0, r7, sl │ │ │ │ - ldrsbteq sl, [r4], -r0 │ │ │ │ - eorseq sl, r4, r0, lsl r6 │ │ │ │ - eorseq sl, r4, r0, ror r6 │ │ │ │ - eorseq sl, r4, r0, asr r5 │ │ │ │ - ldrhteq sl, [r4], -r0 │ │ │ │ - eorseq r7, r4, r0, lsl #10 │ │ │ │ - ldrshteq r9, [r4], -r0 │ │ │ │ + eorseq fp, r4, r0, asr sl │ │ │ │ + eorseq fp, r4, r8, asr r5 │ │ │ │ + eorseq fp, r4, r8, asr #6 │ │ │ │ + eorseq fp, r4, r8, ror #5 │ │ │ │ + eorseq fp, r4, r8, lsr #1 │ │ │ │ + eorseq fp, r4, r8, asr #32 │ │ │ │ + eorseq sp, r4, r0, ror r9 │ │ │ │ + eorseq sp, r4, r0, lsl r9 │ │ │ │ + eorseq ip, r4, r0, lsl sl │ │ │ │ + ldrhteq ip, [r4], -r0 │ │ │ │ + eorseq ip, r4, r0, asr r9 │ │ │ │ + ldrhteq ip, [r4], -r0 │ │ │ │ + mlaseq r4, r0, r8, ip │ │ │ │ + ldrshteq ip, [r4], -r0 │ │ │ │ + ldrsbteq ip, [r4], -r0 │ │ │ │ + ldrsbteq ip, [r4], -r0 │ │ │ │ + eorseq ip, r4, r0, ror r1 │ │ │ │ + eorseq ip, r4, r0, asr r0 │ │ │ │ + eorseq sl, r4, r8, ror #25 │ │ │ │ + eorseq sl, r4, r8, asr #20 │ │ │ │ + eorseq sl, r4, r8, ror #19 │ │ │ │ + eorseq sl, r4, r8, lsr #18 │ │ │ │ + eorseq sl, r4, r8, lsl #19 │ │ │ │ + eorseq sl, r4, r8, asr #17 │ │ │ │ + eorseq sl, r4, r8, lsl #16 │ │ │ │ + eorseq sl, r4, r8, ror #16 │ │ │ │ + eorseq sl, r4, r8, asr #14 │ │ │ │ + eorseq sl, r4, r8, lsr #15 │ │ │ │ + ldrshteq r7, [r4], -r8 │ │ │ │ + eorseq r9, r4, r8, ror #23 │ │ │ │ andcs r4, r0, #13376 @ 0x3440 │ │ │ │ @ instruction: 0x4658a956 │ │ │ │ strtvc pc, [r8], #-1285 @ 0xfffffafb │ │ │ │ stc2l 7, cr15, [r0], {253} @ 0xfd │ │ │ │ stmdbge lr!, {r9, sp}^ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0x4629fcbb │ │ │ │ @@ -125765,33 +125765,33 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d26, d21, d6 │ │ │ │ vaddl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf6450008 │ │ │ │ vmla.f d17, d16, d1[7] │ │ │ │ @ instruction: 0xf6450108 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf6430208 │ │ │ │ - vqdmulh.s d23, d0, d0[6] │ │ │ │ + vhsub.s8 d16, d4, d8 │ │ │ │ + vqdmulh.s d17, d0, d0[4] │ │ │ │ movwls r0, #7215 @ 0x1c2f │ │ │ │ @ instruction: 0xf8cdab9e │ │ │ │ movwls sl, #8228 @ 0x2024 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8cd9006 │ │ │ │ @ instruction: 0xf8cdc02c │ │ │ │ @ instruction: 0xf009b00c │ │ │ │ strbmi r0, [r9], -r1, lsl #6 │ │ │ │ strbvc pc, [r8, -pc, ror #8] @ │ │ │ │ b 0x1471048 │ │ │ │ - @ instruction: 0xf1bb0883 │ │ │ │ - @ instruction: 0x4604ff11 │ │ │ │ + @ instruction: 0xf1bc0883 │ │ │ │ + strmi pc, [r4], -r5, lsr #16 │ │ │ │ @ instruction: 0xf5a619f0 │ │ │ │ subscs r7, r9, #19398656 @ 0x1280000 │ │ │ │ vaddw.u8 q9, , d0 │ │ │ │ vrshl.s16 q0, q1, q7 │ │ │ │ - blls 0x2463b8 │ │ │ │ + blls 0x246818 │ │ │ │ @ instruction: 0xf0459a04 │ │ │ │ stmdbls r5, {r3, r8, sl} │ │ │ │ blne 0x705980 │ │ │ │ vst4.8 {d22-d25}, [pc :256], ip │ │ │ │ @ instruction: 0x71bd6aa0 │ │ │ │ mvnscs r6, #-335544317 @ 0xec000003 │ │ │ │ andcs r6, r0, #973078528 @ 0x3a000000 │ │ │ │ @@ -125799,70 +125799,70 @@ │ │ │ │ vcgt.s8 d26, d0, d4 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r8, r9, sp, lr} │ │ │ │ stmdals r3, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ andlt pc, r8, r7, lsl #17 │ │ │ │ andhi pc, r9, r7, lsl #17 │ │ │ │ mrrc2 7, 15, pc, lr, cr13 @ │ │ │ │ @ instruction: 0xf1b44620 │ │ │ │ - @ instruction: 0xf5a6fe61 │ │ │ │ + @ instruction: 0xf5a6ff75 │ │ │ │ @ instruction: 0x46497432 │ │ │ │ - rsbsvc pc, r0, r3, asr #12 │ │ │ │ + rsbne pc, r8, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - mrc2 1, 6, pc, cr12, cr11, {5} │ │ │ │ + @ instruction: 0xfff0f1bb │ │ │ │ ldcvc 4, cr15, [r0], #-444 @ 0xfffffe44 │ │ │ │ subscs r4, r9, #7340032 @ 0x700000 │ │ │ │ andeq lr, ip, r6, lsl #22 │ │ │ │ vrhadd.s16 d2, d14, d0 │ │ │ │ - bls 0x1c6350 │ │ │ │ + bls 0x1c67b0 │ │ │ │ vmla.i8 d25, d0, d5 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4168 @ 0x1048 @ │ │ │ │ blls 0x227a3c │ │ │ │ @ instruction: 0x71a563e3 │ │ │ │ strtvs r2, [r2], #-1532 @ 0xfffffa04 │ │ │ │ strbtvs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ andlt pc, r8, r4, lsl #17 │ │ │ │ ldrdne lr, [r2], -sp │ │ │ │ andsge pc, r0, r4, asr #17 │ │ │ │ eorvs r6, r7, r5, ror #2 │ │ │ │ stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0xf1b44638 │ │ │ │ - blls 0x30a99c │ │ │ │ + blls 0x30adec │ │ │ │ @ instruction: 0x360cf8d3 │ │ │ │ svclt 0x00282b20 │ │ │ │ strbmi r2, [fp, #-800] @ 0xfffffce0 │ │ │ │ @ instruction: 0xf8ddd893 │ │ │ │ @ instruction: 0xf8dda024 │ │ │ │ @ instruction: 0xf8dab00c │ │ │ │ blcs 0x98934 │ │ │ │ mrrcge 4, 3, pc, r5, cr15 @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf645ab86 │ │ │ │ vmla.f d17, d16, d1[7] │ │ │ │ @ instruction: 0xf6450108 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf6430208 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vhsub.s8 d16, d4, d8 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #4143 @ 0x102f │ │ │ │ @ instruction: 0xf8cdab9e │ │ │ │ movwls sl, #8216 @ 0x2018 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8cd9009 │ │ │ │ @ instruction: 0xf009b00c │ │ │ │ strbmi r0, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf5a69809 │ │ │ │ b 0x1469260 │ │ │ │ @ instruction: 0xf1bb0a83 │ │ │ │ - strmi pc, [r4], -r3, lsl #29 │ │ │ │ + @ instruction: 0x4604ff97 │ │ │ │ subvc pc, r8, pc, ror #8 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vqshrun.s16 d17, q8, #7 │ │ │ │ vabd.s16 q0, q7, q1 │ │ │ │ - b 0x148629c │ │ │ │ + b 0x14866fc │ │ │ │ blls 0x1905bc │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf0459a05 │ │ │ │ stmdbls r1, {r2, r8, sl} │ │ │ │ blvs 0xfe0c82a4 │ │ │ │ andmi pc, r0, r8, asr #17 │ │ │ │ subcc pc, r0, r8, asr #17 │ │ │ │ @@ -125872,38 +125872,38 @@ │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf8a89803 │ │ │ │ @ instruction: 0xf8883004 │ │ │ │ @ instruction: 0xf8887006 │ │ │ │ @ instruction: 0xf8885008 │ │ │ │ @ instruction: 0xf7fda009 │ │ │ │ strtmi pc, [r0], -fp, asr #23 │ │ │ │ - stc2l 1, cr15, [lr, #720] @ 0x2d0 │ │ │ │ + mcr2 1, 7, pc, cr2, cr4, {5} @ │ │ │ │ ldrtvc pc, [r0], #-1135 @ 0xfffffb91 @ │ │ │ │ - @ instruction: 0xf6434649 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmax.s8 q10, q2, │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf109002f │ │ │ │ @ instruction: 0xf1bb0901 │ │ │ │ - strmi pc, [r0], r9, asr #28 │ │ │ │ + pkhtbmi pc, r0, sp, asr #30 @ │ │ │ │ @ instruction: 0xf5a61930 │ │ │ │ subscs r7, r9, #838860800 @ 0x32000000 │ │ │ │ vrhadd.s16 d2, d14, d0 │ │ │ │ - bls 0x20622c │ │ │ │ + bls 0x20668c │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf04a80a3 │ │ │ │ rsbvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ mvnscs r9, r4, lsl #22 │ │ │ │ cmnvs r1, r3, lsr #8 │ │ │ │ andcs r6, r0, #1644167168 @ 0x62000000 │ │ │ │ ldrdne lr, [r2], -sp │ │ │ │ eorvc r7, r5, #-1073741783 @ 0xc0000029 │ │ │ │ andslt pc, r0, r4, asr #17 │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ blx 0xfe8491e6 │ │ │ │ @ instruction: 0xf1b44640 │ │ │ │ - blls 0x24a87c │ │ │ │ + blls 0x24accc │ │ │ │ @ instruction: 0x3610f8d3 │ │ │ │ svclt 0x00282b20 │ │ │ │ strbmi r2, [fp, #-800] @ 0xfffffce0 │ │ │ │ blls 0xc144c │ │ │ │ @ instruction: 0xa018f8dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @@ -125921,23 +125921,23 @@ │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0x1cc9242 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ blt 0xfec0924c │ │ │ │ tstcs r0, sl, asr r2 │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - bl 0xff347ad8 │ │ │ │ + stcl 2, cr15, [r2], #120 @ 0x78 │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @ instruction: 0x465823f0 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ teqpvc r2, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ vqadd.s8 d22, d20, d19 │ │ │ │ - vsubw.s8 q8, q0, d4 │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2403c28 │ │ │ │ @ instruction: 0xf826230f │ │ │ │ @ instruction: 0xf7fd3c24 │ │ │ │ @ instruction: 0xf7fefb4d │ │ │ │ @ instruction: 0xf049ba1b │ │ │ │ @ instruction: 0xf7fe4940 │ │ │ │ @@ -125955,28 +125955,28 @@ │ │ │ │ @ instruction: 0xf7fed1f7 │ │ │ │ @ instruction: 0xf50dbf89 │ │ │ │ @ instruction: 0xf50d63a3 │ │ │ │ @ instruction: 0xf50b66a8 │ │ │ │ @ instruction: 0xf50d3aa8 │ │ │ │ movwls r6, #5540 @ 0x15a4 │ │ │ │ stmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - eorseq fp, r4, r0, ror #9 │ │ │ │ - ldrsbteq r9, [r4], -r0 │ │ │ │ - ldrhteq ip, [r4], -r8 │ │ │ │ - eorseq sp, r4, r8, ror r1 │ │ │ │ - mlaseq r4, r8, r7, fp │ │ │ │ - ldrshteq fp, [r4], -r8 │ │ │ │ - ldrshteq r8, [r4], -r0 │ │ │ │ + ldrsbteq fp, [r4], -r8 │ │ │ │ + eorseq r9, r4, r8, asr #31 │ │ │ │ + ldrhteq ip, [r4], -r0 │ │ │ │ + eorseq sp, r4, r0, ror r3 │ │ │ │ + mlaseq r4, r0, r9, fp │ │ │ │ + ldrshteq fp, [r4], -r0 │ │ │ │ + eorseq r8, r4, r8, ror #13 │ │ │ │ strtvc pc, [r4], r4, lsr #11 │ │ │ │ adcscs r4, ip, #68157440 @ 0x4100000 │ │ │ │ adcvc pc, r2, r4, lsr #11 │ │ │ │ - cmnpvs r4, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + msreq SPSR_fs, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vqadd.s16 d6, d14, d19 │ │ │ │ - @ instruction: 0xf04feb6e │ │ │ │ + @ instruction: 0xf04fec86 │ │ │ │ rsbsvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ cmnvs r3, r8, lsr #7 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ ldclls 8, cr15, [r8], {68} @ 0x44 │ │ │ │ @ instruction: 0xf8044642 │ │ │ │ vqdmulh.s , , d1[4] │ │ │ │ @ instruction: 0xf84463c0 │ │ │ │ @@ -125990,39 +125990,39 @@ │ │ │ │ movwcs r6, #49971 @ 0xc333 │ │ │ │ stclcc 8, cr15, [r3], #16 │ │ │ │ @ instruction: 0xf84423fc │ │ │ │ movwcs r3, #3284 @ 0xcd4 │ │ │ │ ldccc 8, cr15, [ip], #272 @ 0x110 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf6436073 │ │ │ │ - vsubw.s8 q11, q8, d0 │ │ │ │ + vqadd.s8 q11, q2, │ │ │ │ + vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf844032f │ │ │ │ @ instruction: 0xf7fd3ce8 │ │ │ │ @ instruction: 0x4642fad5 │ │ │ │ orrvs pc, fp, sp, lsl #10 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefacf │ │ │ │ vmin.f32 d11, d15, d7 │ │ │ │ - vmla.f32 , , │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - @ instruction: 0xf643012f │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + @ instruction: 0xf643fe7d │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vmla.i d17, d16, d0[3] │ │ │ │ blmi 0x2cb464 │ │ │ │ addscc pc, r5, #68157440 @ 0x4100000 │ │ │ │ - ldc2 1, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + mrc2 1, 5, pc, cr2, cr10, {7} │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, r3, asr #12 │ │ │ │ + rsceq pc, r8, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1fa2228 │ │ │ │ - svclt 0x0000fd8d │ │ │ │ - ldrhteq r9, [r4], -r0 │ │ │ │ - ldclt 1, cr15, [r6, #-676] @ 0xfffffd5c │ │ │ │ + svclt 0x0000fea5 │ │ │ │ + eorseq r9, r4, r8, lsr #25 │ │ │ │ + cdplt 1, 2, cr15, cr10, cr9, {5} │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03218 │ │ │ │ @ instruction: 0xf8d05210 │ │ │ │ @ instruction: 0xf0031160 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x115bc6c │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -126168,28 +126168,28 @@ │ │ │ │ ldreq r2, [r2, #168] @ 0xa8 │ │ │ │ addhi pc, pc, r0, lsl #2 │ │ │ │ @ instruction: 0x214cf895 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf1ae80c9 │ │ │ │ stmdbcs sl, {r4, r8} │ │ │ │ addhi pc, r5, r0, lsl #4 │ │ │ │ - subcs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + eorsmi pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ bcs 0x166d90 │ │ │ │ @ instruction: 0xf64fd17b │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf10006d1 │ │ │ │ @ instruction: 0xf5a58096 │ │ │ │ vrshl.s8 d21, d8, d4 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ ldccc 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf08b4628 │ │ │ │ - @ instruction: 0x4628fa35 │ │ │ │ + strtmi pc, [r8], -r9, asr #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00240f0 │ │ │ │ rsbsmi fp, r2, r5, ror #20 │ │ │ │ ldrbeq r4, [r1, #34] @ 0x22 │ │ │ │ @ instruction: 0xf8d5d50d │ │ │ │ streq r1, [r8], r0, asr #7 │ │ │ │ @ instruction: 0xf64fd409 │ │ │ │ @@ -126227,19 +126227,19 @@ │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ b 0xfe0bb480 │ │ │ │ eormi r0, r2, r6, lsl #4 │ │ │ │ svcge 0x005af57f │ │ │ │ @ instruction: 0xf0004b3d │ │ │ │ @ instruction: 0xf006010f │ │ │ │ vhsub.s8 d16, d4, d15 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[2] │ │ │ │ bl 0x14b7e8 │ │ │ │ bl 0x14c138 │ │ │ │ @ instruction: 0xf0de0181 │ │ │ │ - @ instruction: 0xf8d5fc07 │ │ │ │ + @ instruction: 0xf8d5fd1b │ │ │ │ b 0xfe20bcbc │ │ │ │ eormi r0, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf024e744 │ │ │ │ blcs 0x14c7c4 │ │ │ │ @ instruction: 0xf505d0da │ │ │ │ @ instruction: 0xf10c3c99 │ │ │ │ @ instruction: 0xe7cd0cb0 │ │ │ │ @@ -126252,61 +126252,61 @@ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf43f4022 │ │ │ │ ldrb sl, [r0, -fp, lsr #30]! │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x06d26812 │ │ │ │ vrshl.s8 , , q10 │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ blcs 0xcc054 │ │ │ │ sadd16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf0004b1c │ │ │ │ @ instruction: 0xf006020f │ │ │ │ bl 0x14b7e4 │ │ │ │ bl 0x14c1b4 │ │ │ │ blvs 0xffa8c5b0 │ │ │ │ vhadd.s8 d25, d4, d0 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0de002f │ │ │ │ - ldrb pc, [r0, r3, asr #23] @ │ │ │ │ + @ instruction: 0xe7d0fcd7 │ │ │ │ ldrdcs pc, [r8, #-133] @ 0xffffff7b │ │ │ │ addeq pc, r1, #134217731 @ 0x8000003 │ │ │ │ vaba.s8 d30, d4, d29 │ │ │ │ - vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ strb r0, [r3, pc, lsr #2]! │ │ │ │ - subseq pc, r4, r4, asr #4 │ │ │ │ + subcs pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blx 0xfecc7b5e │ │ │ │ + stc2l 0, cr15, [r4], {222} @ 0xde │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ vaba.s8 q15, q2, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ movwls r0, #8239 @ 0x202f │ │ │ │ - blx 0xfea47b72 │ │ │ │ + ldc2 0, cr15, [sl], #888 @ 0x378 │ │ │ │ ldrb r9, [lr, -r2, lsl #22] │ │ │ │ - rscseq pc, ip, r4, asr #4 │ │ │ │ + rscscs pc, r4, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0de9302 │ │ │ │ - blls 0x14a680 │ │ │ │ + blls 0x14aad0 │ │ │ │ svclt 0x0000e765 │ │ │ │ - eorseq sp, r4, r8, ror sl │ │ │ │ + eorseq sp, r4, r0, ror ip │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe2a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d3, d0 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + @ instruction: 0xf6432000 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x14bcf0 │ │ │ │ andvc pc, r7, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf1c29000 │ │ │ │ - svclt 0x0000fd5f │ │ │ │ - ldrhteq sp, [r4], -r8 │ │ │ │ + svclt 0x0000fe73 │ │ │ │ + ldrhteq sp, [r4], -r0 │ │ │ │ cmplt r1, r3, lsl #12 │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [sl, r3]! │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5004770 │ │ │ │ adcscc r3, r0, #-1879048183 @ 0x90000009 │ │ │ │ @@ -126316,15 +126316,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe2a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r1, r3, r0, ror #24 │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - stc2l 0, cr15, [r0], {95} @ 0x5f │ │ │ │ + ldc2l 0, cr15, [r4, #380] @ 0x17c │ │ │ │ blls 0xd58d4 │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r2, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ mrscs sp, (UNDEF: 1) │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [sl, r3]! │ │ │ │ @@ -126565,15 +126565,15 @@ │ │ │ │ usat r3, #10, r8, lsl #1 │ │ │ │ @ instruction: 0xf3c20f90 │ │ │ │ stmdacc r1, {r0, r2, r8, sl, lr} │ │ │ │ stmdacs r2, {r1, r8, sl, ip, pc} │ │ │ │ stmcs r0, {r1, r2, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf8f │ │ │ │ @ instruction: 0xf64d0a03 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vabal.s8 q9, d0, d8 │ │ │ │ bl 0x1cd144 │ │ │ │ vabal.u8 q8, d18, d0 │ │ │ │ andls r5, r3, r0, asr #1 │ │ │ │ andvc pc, r1, r2, asr #7 │ │ │ │ svclt 0x00989005 │ │ │ │ sbcge pc, ip, #13959168 @ 0xd50000 │ │ │ │ strvs pc, [r0, #-974] @ 0xfffffc32 │ │ │ │ @@ -126824,74 +126824,74 @@ │ │ │ │ andcs lr, r2, sl, ror #14 │ │ │ │ strcs r2, [r1, -ip, lsl #12] │ │ │ │ @ instruction: 0xf00ee5ee │ │ │ │ andls r0, r3, r1, lsl #6 │ │ │ │ strmi r9, [r3], -r6, lsl #6 │ │ │ │ addscc pc, r8, r6, lsl #10 │ │ │ │ strdcs lr, [r0], -sp │ │ │ │ - msrvc (UNDEF: 96), r3 │ │ │ │ + cmppne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf938f1c2 │ │ │ │ + blx 0x13c8794 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ shsaxmi sl, r3, r1 │ │ │ │ stcls 6, cr14, [r6, #-528] @ 0xfffffdf0 │ │ │ │ sbcsle r2, lr, r0, lsl #26 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf506d8c6 │ │ │ │ @ instruction: 0x26273a9a │ │ │ │ @ instruction: 0xf506e6d5 │ │ │ │ @ instruction: 0x26303a9a │ │ │ │ - vmin.s8 q15, , │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + @ instruction: 0xf643e6d1 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmla.i d17, d16, d0[0] │ │ │ │ + vshr.s64 d19, d24, #64 │ │ │ │ blmi 0x14c180 │ │ │ │ submi pc, sl, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xff0cf1f9 │ │ │ │ - ldrsbteq sp, [r4], -r0 │ │ │ │ - eorseq sp, r4, r8, ror #21 │ │ │ │ + @ instruction: 0xf824f1fa │ │ │ │ + eorseq sp, r4, r8, asr #25 │ │ │ │ + eorseq sp, r4, r0, ror #25 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ subeq pc, r0, #16 │ │ │ │ ldmdacc r0, {r4, r8, ip, lr, pc} │ │ │ │ ldmdale r5, {r0, r3, fp, sp} │ │ │ │ - tstpeq r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movwcs pc, #34381 @ 0x864d @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ rsceq pc, ip, #13828096 @ 0xd30000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, r1, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vmin.s8 d20, d3, d0 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + @ instruction: 0xf6434610 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x14c5e8 │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ @ instruction: 0xf1c25261 │ │ │ │ - svclt 0x0000f8e3 │ │ │ │ - eorseq sp, r4, r4, lsr #22 │ │ │ │ + svclt 0x0000f9f7 │ │ │ │ + eorseq sp, r4, ip, lsl sp │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ movscc r4, #2097152 @ 0x200000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvc 0x0000f413 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02809 │ │ │ │ stmdbcc r0, {r5, r6, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - ldmdalt r2, {r0, r1, r2, r3, r4, r6, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r6!, {r0, r1, r2, r3, r4, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r6, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -126922,30 +126922,30 @@ │ │ │ │ msrcc SPSR_x, r2 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strlt lr, [r0, #-2020] @ 0xfffff81c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d2, d2 │ │ │ │ mulls r0, fp, r2 │ │ │ │ - @ instruction: 0xf874f1c2 │ │ │ │ - eorseq sp, r4, r8, lsr fp │ │ │ │ + @ instruction: 0xf988f1c2 │ │ │ │ + eorseq sp, r4, r0, lsr sp │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf890b9d1 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31ae78 │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - subcs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + eorsmi pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldclvs 15, cr11, [r1, #608] @ 0x260 │ │ │ │ svclt 0x0076f7ff │ │ │ │ ldrdne pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, r1, asr #7 │ │ │ │ svclt 0x0070f7ff │ │ │ │ @@ -126970,15 +126970,15 @@ │ │ │ │ ldreq pc, [r0, -r1, asr #3] │ │ │ │ ldrtpl pc, [r3], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf500010a │ │ │ │ ldrtcc r6, [r0], -pc, asr #6 │ │ │ │ ldrmi r0, [r3], #-319 @ 0xfffffec1 │ │ │ │ @ instruction: 0x46184416 │ │ │ │ tstcs r0, sl, lsr r6 │ │ │ │ - bl 0xfe6c8b38 │ │ │ │ + ldc 2, cr15, [r0], #116 @ 0x74 │ │ │ │ orrvc pc, r0, #0, 10 │ │ │ │ ldrhle r4, [r6, #35]! @ 0x23 │ │ │ │ stceq 0, cr15, [r3], {21} │ │ │ │ strbtmi fp, [r6], r8, lsl #30 │ │ │ │ b 0x1480330 │ │ │ │ @ instruction: 0xf04f130c │ │ │ │ @ instruction: 0xf1a332ff │ │ │ │ @@ -127005,28 +127005,28 @@ │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ andcc r0, r8, r0, lsl #24 │ │ │ │ adcmi r4, r0, #241172480 @ 0xe600000 │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsne pc, r8, r4, asr #4 │ │ │ │ + sbcscc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ @ instruction: 0xf1f952b9 │ │ │ │ - vmla.f32 d31, d19, d31 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + @ instruction: 0xf643fed7 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ blmi 0x10c434 │ │ │ │ adcspl pc, sl, #536870916 @ 0x20000004 │ │ │ │ - ldc2 1, cr15, [r2, #996]! @ 0x3e4 │ │ │ │ - eorseq sp, r4, r8, asr #22 │ │ │ │ + mcr2 1, 6, pc, cr10, cr9, {7} @ │ │ │ │ + eorseq sp, r4, r0, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe358c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ orrscc pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xb08331b0 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -127035,15 +127035,15 @@ │ │ │ │ cmple r8, r0, lsl #18 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ cmple pc, r0, lsl #20 │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31ac00 │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - cmppcs r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ stclvs 15, cr11, [r9, #608] @ 0x260 │ │ │ │ eorscs pc, r8, #148, 16 @ 0x940000 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0xf7fc9100 │ │ │ │ @@ -127084,21 +127084,21 @@ │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ bicmi r1, r9, #12, 24 @ 0xc00 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ mcrrne 7, 10, lr, r1, cr12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mrclt 7, 7, APSR_nzcv, cr10, cr15, {7} │ │ │ │ - bicsvs pc, r0, r3, asr #4 │ │ │ │ + biceq pc, r8, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r3, asr #4 │ │ │ │ + subne pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ - stc2 1, cr15, [r2, #-996]! @ 0xfffffc1c │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + mrc2 1, 1, pc, cr10, cr9, {7} │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe36ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x460d3399 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d34616 │ │ │ │ @@ -127107,15 +127107,15 @@ │ │ │ │ @ instruction: 0xf890d148 │ │ │ │ blcs 0x98a00 │ │ │ │ @ instruction: 0xf8d0d13f │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48d158 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ bl 0x10cdbc │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0xf8946dd1 │ │ │ │ @ instruction: 0x46202238 │ │ │ │ @ instruction: 0xf0029101 │ │ │ │ @ instruction: 0xf7fc0201 │ │ │ │ blvs 0xb8a9c8 │ │ │ │ @@ -127147,22 +127147,22 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ ldr r0, [ip, r1, lsl #2]! │ │ │ │ strtmi r1, [r0], -r1, asr #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ - @ instruction: 0xf243be7b │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf643be7b │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x10c654 │ │ │ │ @ instruction: 0xf1f92237 │ │ │ │ - svclt 0x0000fca3 │ │ │ │ - eorseq r7, r4, r4, ror #4 │ │ │ │ + svclt 0x0000fdbb │ │ │ │ + eorseq r7, r4, ip, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe37ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x469e3c9a │ │ │ │ ldmib ip, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x071cc31c │ │ │ │ @@ -127204,19 +127204,19 @@ │ │ │ │ @ instruction: 0xf8934696 │ │ │ │ @ instruction: 0xf0022238 │ │ │ │ andmi r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst4.32 {d29-d32}, [pc :256]! │ │ │ │ mrscs r5, R8_usr │ │ │ │ subvs pc, pc, r3, lsl #10 │ │ │ │ vcgt.s16 d9, d13, d0 │ │ │ │ - blls 0xc6d84 │ │ │ │ + blls 0xc71e4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5032100 │ │ │ │ eorscc r5, r0, r3, lsr r0 │ │ │ │ - ldmib ip!, {r0, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + b 0xff5c8ef0 │ │ │ │ orrscs r9, pc, r0, lsl #16 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00040f0 │ │ │ │ @ instruction: 0x4696b97f │ │ │ │ bcs 0x11405c │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ @@ -127467,34 +127467,34 @@ │ │ │ │ @ instruction: 0xf00beb04 │ │ │ │ svclt 0x0000b863 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebe3c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff0 │ │ │ │ - vaddhn.i16 d19, q8, q0 │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf1040434 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf7f53410 │ │ │ │ adcmi pc, ip, #2539520 @ 0x26c000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #352256 @ 0x56000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fb87 │ │ │ │ + @ instruction: 0xf500fc9b │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8cd88 │ │ │ │ @ instruction: 0xf5007b38 │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ @ instruction: 0xf04310bc │ │ │ │ vst2.32 {d22-d25}, [r3], r0 │ │ │ │ @@ -127567,56 +127567,56 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcs r2, r3, r2, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #23 │ │ │ │ + ldrsbteq lr, [r4], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe3e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - strcc pc, [r0], #1614 @ 0x64e │ │ │ │ + ldrbtpl pc, [r8], #-1614 @ 0xfffff9b2 @ │ │ │ │ ldrteq pc, [r4], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460f │ │ │ │ tstcs fp, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ strmi r0, [r6], -pc, lsr #4 │ │ │ │ - blx 0x16c8f2e │ │ │ │ + stc2l 0, cr15, [ip], #-732 @ 0xfffffd24 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46300378 │ │ │ │ @ instruction: 0xf64e9300 │ │ │ │ - vrshr.s64 q8, q4, #64 │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ movtcs r0, #8750 @ 0x222e │ │ │ │ - tstpmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x12c8f4e │ │ │ │ + mrrc2 0, 11, pc, ip, cr7 @ │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ @ instruction: 0xf8c070bc │ │ │ │ andlt r4, r3, r8, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #237568 @ 0x3a000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fa93 │ │ │ │ + @ instruction: 0xf500fba7 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 2, cr3, [pc, #684] @ 0x8cf70 │ │ │ │ ldrmi r7, [r0], -r2, lsr #22 │ │ │ │ blvs 0x948348 │ │ │ │ ldrsbtne pc, [r8], r3 @ │ │ │ │ tstpvc r2, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ adcsne pc, r8, r3, asr #17 │ │ │ │ @@ -127661,26 +127661,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #23 │ │ │ │ + ldrsbteq lr, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe3f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #64, 20 @ 0x40000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fa13 │ │ │ │ + @ instruction: 0xf500fb27 │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 1, cr3, [pc, #684] @ 0x8d070 │ │ │ │ @ instruction: 0xf5007b2a │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d20-d23}, [r3 :256], ip │ │ │ │ @ instruction: 0xf8c27308 │ │ │ │ @@ -127731,26 +127731,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #23 │ │ │ │ + ldrsbteq lr, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe40b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #303104 @ 0x4a000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f987 │ │ │ │ + @ instruction: 0xf500fa9b │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d188 │ │ │ │ @ instruction: 0xf5007b32 │ │ │ │ ldc 0, cr3, [pc, #672] @ 0x8d184 │ │ │ │ @ instruction: 0xf8d26b32 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d17-d20}, [r3 :256], ip │ │ │ │ @@ -127810,26 +127810,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #23 │ │ │ │ + ldrsbteq lr, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe41f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #286720 @ 0x46000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f8e7 │ │ │ │ + @ instruction: 0xf500f9fb │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d2c8 │ │ │ │ @ instruction: 0xf5007b2e │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d17-d20}, [r3 :256], ip │ │ │ │ @ instruction: 0xf8c27308 │ │ │ │ @@ -127886,26 +127886,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #23 │ │ │ │ + ldrsbteq lr, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #80, 20 @ 0x50000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f84f │ │ │ │ + @ instruction: 0xf500f963 │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d3f8 │ │ │ │ @ instruction: 0xf5007b36 │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ @ instruction: 0xf04310bc │ │ │ │ vst2.32 {d22-d25}, [r3], r0 │ │ │ │ @@ -127972,15 +127972,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcs r2, r3, r2, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #23 │ │ │ │ + ldrsbteq lr, [r4], -r8 │ │ │ │ orrscc pc, sl, #0, 10 │ │ │ │ blvs 0x1759fb8 │ │ │ │ @ instruction: 0xd0140fdb │ │ │ │ stmdbcs r1, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf500dd19 │ │ │ │ lslscc r3, r9 @ │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -128018,20 +128018,20 @@ │ │ │ │ movwcs fp, #3328 @ 0xd00 │ │ │ │ svclt 0x0000e7f3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q10, d0, d0[0] │ │ │ │ - vcge.s8 d16, d3, d20 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf6430334 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xffe0f1c0 │ │ │ │ + @ instruction: 0xf8f4f1c1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460db091 │ │ │ │ ldrmi sl, [r1], r8, lsl #30 │ │ │ │ movwls r9, #24090 @ 0x5e1a │ │ │ │ @@ -128422,15 +128422,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrble r0, [r2], #1353 @ 0x549 │ │ │ │ movweq pc, #8323 @ 0x2083 @ │ │ │ │ vabd.s32 q7, , │ │ │ │ - svclt 0x0000fa8d │ │ │ │ + svclt 0x0000fb8d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrcc pc, [r9, r1, lsl #10] │ │ │ │ stcge 0, cr11, [r6], {141} @ 0x8d │ │ │ │ @@ -128447,15 +128447,15 @@ │ │ │ │ @ instruction: 0xf891d161 │ │ │ │ blcs 0x99ef4 │ │ │ │ @ instruction: 0xf8d1d158 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48e64c │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2501 │ │ │ │ - vmlal.s q10, d0, d0[0] │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ bl 0x10e2b0 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf857ff2b │ │ │ │ vmull.u8 q9, d2, d8 │ │ │ │ b 0x1865cf8 │ │ │ │ @@ -128526,15 +128526,15 @@ │ │ │ │ orrscc pc, sl, #25165824 @ 0x1800000 │ │ │ │ bvs 0x75a840 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ svclt 0x0008433b │ │ │ │ mvnseq r2, r1, lsl #14 │ │ │ │ movteq lr, #42891 @ 0xa78b │ │ │ │ bfi sp, r3, #11, #16 │ │ │ │ - @ instruction: 0xf9bcf22d │ │ │ │ + blx 0xfefca3cc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdcs pc, [r8], r3 @ │ │ │ │ ldrdle r0, [r9], -r3 │ │ │ │ strle r0, [r7], #-275 @ 0xfffffeed │ │ │ │ biceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ @@ -128556,15 +128556,15 @@ │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ blcs 0x9a0a8 │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48e800 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2501 │ │ │ │ - vmlal.s q10, d0, d0[0] │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ bl 0x10e464 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4629fa99 │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ blx 0xff2cbba4 │ │ │ │ @@ -128599,15 +128599,15 @@ │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r2, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ blx 0xfe1cbc32 │ │ │ │ vabd.s32 q7, , │ │ │ │ - svclt 0x0000f92b │ │ │ │ + svclt 0x0000fa2b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc51b90 │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -128618,15 +128618,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31c8c0 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - submi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + eorsvs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ blx 0x7cbc94 │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -128651,15 +128651,15 @@ │ │ │ │ mcrrcc 8, 13, pc, r8, cr0 @ │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stclcc 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - @ instruction: 0xf8c2f22d │ │ │ │ + @ instruction: 0xf9c2f22d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -128679,15 +128679,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf88af22d │ │ │ │ + @ instruction: 0xf98af22d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc51cd0 │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -128698,15 +128698,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31ca00 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - submi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + eorsvs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf97cf7fe │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -128731,15 +128731,15 @@ │ │ │ │ mcrrcc 8, 13, pc, r8, cr0 @ │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stclcc 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - @ instruction: 0xf822f22d │ │ │ │ + @ instruction: 0xf922f22d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -128759,15 +128759,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffeaf22c │ │ │ │ + @ instruction: 0xf8eaf22d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe50c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ @ instruction: 0x46044b17 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -128787,16 +128787,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f32 , q6, q8 │ │ │ │ - svclt 0x0000ffb1 │ │ │ │ + vmls.f32 , , q8 │ │ │ │ + svclt 0x0000f8b1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ @ instruction: 0xf8d3b570 │ │ │ │ ldmib r3, {r5, r6, r8, r9, lr}^ │ │ │ │ ubfxeq lr, sl, #5, #6 │ │ │ │ @ instruction: 0xf501d51c │ │ │ │ @ instruction: 0xf8d33cab │ │ │ │ @@ -137727,20 +137727,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebedce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vbic.i32 q10, #2048 @ 0x00000800 │ │ │ │ - vcge.s8 d16, d3, d20 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf6430334 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - blx 0xffed31ea │ │ │ │ + stc2 1, cr15, [ip, #-732] @ 0xfffffd24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebedd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r3, r9, ip @ │ │ │ │ ldceq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ stcgt 8, cr15, [r8], {92} @ 0x5c │ │ │ │ @@ -137809,19 +137809,19 @@ │ │ │ │ bicsle r0, lr, r0, lsl #30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bedab2 │ │ │ │ adcle r0, pc, r0, lsl #30 │ │ │ │ biccs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrble r0, [r4], #1364 @ 0x554 │ │ │ │ mulcs r0, ip, r7 │ │ │ │ - msrvc (UNDEF: 96), r3 │ │ │ │ + cmppne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsr #23 │ │ │ │ addscc pc, r7, #64, 4 │ │ │ │ - blx 0x165332e │ │ │ │ + stc2l 1, cr15, [sl], #-732 @ 0xfffffd24 │ │ │ │ svcmi 0x0080f01c │ │ │ │ @ instruction: 0xf500d08e │ │ │ │ ldrbcc r3, [r0], #-1178 @ 0xfffffb66 │ │ │ │ vst1.8 {d6-d7}, [r4 :128], r4 │ │ │ │ b 0x15afde4 │ │ │ │ adcsle r0, ip, lr, lsl #28 │ │ │ │ stmibvs r8, {r2, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -137849,21 +137849,21 @@ │ │ │ │ eorscs lr, r0, r1, lsr #15 │ │ │ │ @ instruction: 0xf891e79f │ │ │ │ movweq r0, #39 @ 0x27 │ │ │ │ andseq pc, r0, r0, asr #32 │ │ │ │ stmibvs r8, {r0, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, ip, r0, asr #32 │ │ │ │ - vmul.i8 d29, d19, d3 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + @ instruction: 0xf643d993 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d16, d5, d31 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ blmi 0xfe096dac │ │ │ │ subcc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf8f6f1ef │ │ │ │ + blx 0x4534b4 │ │ │ │ str r2, [r4, r8, lsr #32] │ │ │ │ @ instruction: 0xe7822034 │ │ │ │ str r2, [r0, r2, lsr #32] │ │ │ │ mlaeq r7, r1, r8, pc @ │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0xe77a0011 │ │ │ │ @ instruction: 0xe7782035 │ │ │ │ @@ -137874,21 +137874,21 @@ │ │ │ │ @ instruction: 0xf040bf14 │ │ │ │ andscs r0, r3, r4, lsl r0 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmibvs r8, {r0, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ svcge 0x0063f67f │ │ │ │ - msrvc (UNDEF: 96), r3 │ │ │ │ + cmppne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvc pc, ip, r4, asr #12 │ │ │ │ + eorne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ @ instruction: 0xf1ef324a │ │ │ │ - andscs pc, r9, r5, asr #17 │ │ │ │ + @ instruction: 0x2019f9dd │ │ │ │ eorcs lr, r1, r3, asr r7 │ │ │ │ @ instruction: 0xf8d0e751 │ │ │ │ bcs 0x9fb08 │ │ │ │ svcge 0x001cf6bf │ │ │ │ andcs lr, r4, r9, lsr r7 │ │ │ │ eorscs r6, pc, #36864 @ 0x9000 │ │ │ │ andne lr, r1, r0, asr #20 │ │ │ │ @@ -137930,95 +137930,95 @@ │ │ │ │ andmi pc, r6, r0, asr #4 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ vaba.s8 d30, d16, d16 │ │ │ │ str r4, [sp, r9]! │ │ │ │ @ instruction: 0xe6fa223f │ │ │ │ str r2, [r9, r1]! │ │ │ │ str r2, [r7, pc]! │ │ │ │ - vhadd.s8 d18, d3, d0 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf6432000 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xd172e8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b7322e │ │ │ │ - vst1.16 {d15-d16}, [r2 :128], r3 │ │ │ │ + @ instruction: 0xf402fb77 │ │ │ │ b 0x151f83c │ │ │ │ @ instruction: 0xf43f020e │ │ │ │ strb sl, [lr], r7, lsr #29 │ │ │ │ ldrb r2, [lr], r3, lsr #32 │ │ │ │ ldrb r2, [ip], fp, lsr #32 │ │ │ │ @ instruction: 0xe6da201b │ │ │ │ - msrvc (UNDEF: 96), r3 │ │ │ │ + cmppne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, r8, r4, asr #12 │ │ │ │ + andne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d19 │ │ │ │ @ instruction: 0xf1ef3269 │ │ │ │ - vtst.8 d31, d3, d29 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + @ instruction: 0xf643f955 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d16, d5, d31 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x7d6f38 │ │ │ │ subcc pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf830f1ef │ │ │ │ - msrvc (UNDEF: 96), r3 │ │ │ │ + @ instruction: 0xf948f1ef │ │ │ │ + cmppne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, r3, asr #4 │ │ │ │ + rsbsne pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b18 │ │ │ │ @ instruction: 0xf1ef72d6 │ │ │ │ - vadd.i8 d31, d3, d19 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + @ instruction: 0xf643f93b │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d16, d5, d31 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x496f6c │ │ │ │ addcc pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf816f1ef │ │ │ │ - msrvc (UNDEF: 96), r3 │ │ │ │ + @ instruction: 0xf92ef1ef │ │ │ │ + cmppne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, r8, r4, asr #12 │ │ │ │ + andne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ @ instruction: 0xf1ef3252 │ │ │ │ - vadd.i8 d31, d3, d9 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + @ instruction: 0xf643f921 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d16, d5, d31 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x156fa0 │ │ │ │ subscc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xfffcf1ee │ │ │ │ - eorseq lr, r4, r4, lsr #25 │ │ │ │ - mlaseq r4, r4, ip, lr │ │ │ │ - ldrhteq lr, [r4], -r4 │ │ │ │ - eorseq lr, r4, r4, lsl #25 │ │ │ │ + @ instruction: 0xf914f1ef │ │ │ │ + mlaseq r4, ip, lr, lr │ │ │ │ + eorseq lr, r4, ip, lsl #29 │ │ │ │ + eorseq lr, r4, ip, lsr #29 │ │ │ │ + eorseq lr, r4, ip, ror lr │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5004683 │ │ │ │ @ instruction: 0xf50b5608 │ │ │ │ ldrcc r3, [r0], -sl, lsr #19 │ │ │ │ blmi 0xff3a878c │ │ │ │ ldrtmi fp, [r0], -r7, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sl], r0, lsl #6 │ │ │ │ - blx 0x9d30e4 │ │ │ │ + blx 0xed30e6 │ │ │ │ ldrsbtcc pc, [r8], r9 @ │ │ │ │ @ instruction: 0xf50b4602 │ │ │ │ vabal.u8 , d3, d0 │ │ │ │ blcs 0x9fc40 │ │ │ │ adchi pc, ip, r0, asr #32 │ │ │ │ cmppcc ip, #9764864 @ p-variant is OBSOLETE @ 0x950000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d5808d │ │ │ │ @ instruction: 0xf0033370 │ │ │ │ blcc 0x497bd4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2301 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xd7438 │ │ │ │ svclt 0x00980183 │ │ │ │ svccs 0x00026ccb │ │ │ │ @ instruction: 0xf8d5d07f │ │ │ │ @ instruction: 0xf4111ec0 │ │ │ │ rsbsle r5, fp, r0, lsl #2 │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ @@ -138075,15 +138075,15 @@ │ │ │ │ vstmiane r3, {s29-s104} │ │ │ │ stcmi 0, cr15, [r2], {76} @ 0x4c │ │ │ │ strcs r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ cdpeq 8, 12, cr15, cr4, cr5, {6} │ │ │ │ ldrtmi r4, [r0], -r2, ror #12 │ │ │ │ cdpge 8, 12, cr15, cr8, cr5, {6} │ │ │ │ cdpmi 8, 12, cr15, cr12, cr5, {6} │ │ │ │ - @ instruction: 0xf9b4f06d │ │ │ │ + blx 0xff2d321c │ │ │ │ cmppcc r8, #13959168 @ p-variant is OBSOLETE @ 0xd50000 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ tstcs r0, sp, ror r7 │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ @ instruction: 0xf1b89103 │ │ │ │ stmible r5, {r0, r1, r8, r9, sl, fp} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @@ -138106,15 +138106,15 @@ │ │ │ │ blge 0x1cb310 │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ @ instruction: 0xf1a7fd1d │ │ │ │ ldmib sp, {r1, r9, sl, fp}^ │ │ │ │ b 0x115fce8 │ │ │ │ @ instruction: 0xf64e3c42 │ │ │ │ - vbic.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ bls 0x117db8 │ │ │ │ @ instruction: 0xf1074443 │ │ │ │ @ instruction: 0xf89338ff │ │ │ │ tstmi r3, #168 @ 0xa8 │ │ │ │ mlacs r5, r4, r8, pc @ │ │ │ │ vstmiane r2, {s29-s104} │ │ │ │ mlacs r4, r4, r8, pc @ │ │ │ │ @@ -138180,60 +138180,60 @@ │ │ │ │ @ instruction: 0x071b30b8 │ │ │ │ vst3. {d29,d31,d33}, [r0 :128], r1 │ │ │ │ mrscs r6, (UNDEF: 4) │ │ │ │ b 0x1190ea4 │ │ │ │ @ instruction: 0xf04c1c8b │ │ │ │ b 0x13aa248 │ │ │ │ ldrb r0, [r4, lr, lsl #24] │ │ │ │ - @ instruction: 0xf6442000 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ blmi 0x4576d0 │ │ │ │ andls r2, r0, lr, lsl #5 │ │ │ │ - @ instruction: 0xf870f1b7 │ │ │ │ - cmppvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf984f1b7 │ │ │ │ + cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addvc pc, ip, r4, asr #12 │ │ │ │ + addne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r2, #9216 @ 0x2400 │ │ │ │ - cdp2 1, 5, cr15, cr8, cr14, {7} │ │ │ │ - cmppvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff70f1ee │ │ │ │ + cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvc pc, r4, r4, asr #12 │ │ │ │ + sbcsne pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r7, #3072 @ 0xc00 │ │ │ │ - cdp2 1, 4, cr15, cr12, cr14, {7} │ │ │ │ + @ instruction: 0xff64f1ee │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq lr, [r4], -r0 │ │ │ │ - eorseq lr, r4, r8, lsl #26 │ │ │ │ - cmppvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + eorseq lr, r4, r8, ror #29 │ │ │ │ + eorseq lr, r4, r0, lsl #30 │ │ │ │ + cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvc pc, ip, r4, asr #12 │ │ │ │ + rsbne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r1, #18432 @ 0x4800 │ │ │ │ - cdp2 1, 3, cr15, cr10, cr14, {7} │ │ │ │ - cmppvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff52f1ee │ │ │ │ + cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andeq pc, r8, r5, asr #4 │ │ │ │ + andcs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, fp, #13312 @ 0x3400 │ │ │ │ - cdp2 1, 2, cr15, cr14, cr14, {7} │ │ │ │ - cmppvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff46f1ee │ │ │ │ + cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r4, r4, asr #12 │ │ │ │ + sbcne pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r5, #6144 @ 0x1800 │ │ │ │ - cdp2 1, 2, cr15, cr2, cr14, {7} │ │ │ │ - @ instruction: 0xf6442000 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xff3af1ee │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ blmi 0x197768 │ │ │ │ ldrdls r2, [r0], -ip │ │ │ │ - @ instruction: 0xf824f1b7 │ │ │ │ - eorseq lr, r4, r8, lsl #26 │ │ │ │ - eorseq lr, r4, ip, lsr sp │ │ │ │ - eorseq lr, r4, r8, lsr #26 │ │ │ │ + @ instruction: 0xf938f1b7 │ │ │ │ + eorseq lr, r4, r0, lsl #30 │ │ │ │ + eorseq lr, r4, r4, lsr pc │ │ │ │ + eorseq lr, r4, r0, lsr #30 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdcs lr, [sl, -r3]! │ │ │ │ b 0x1461acc │ │ │ │ b 0x1170218 │ │ │ │ ble 0x85bfd8 │ │ │ │ strle r0, [r0, #-2009]! @ 0xfffff827 │ │ │ │ biccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @@ -138287,86 +138287,86 @@ │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ @ instruction: 0x46164c13 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ @ instruction: 0xf6420200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf0ac022f │ │ │ │ - eorcs pc, r4, #7, 30 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf0ad022f │ │ │ │ + eorcs pc, r4, #1769472 @ 0x1b0000 │ │ │ │ tstcs r0, r4, lsl #12 │ │ │ │ vadd.i16 d10, d2, d3 │ │ │ │ - ldmdbls r0, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ + ldmdbls r0, {r2, r5, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ qasxmi pc, r0, r5 @ │ │ │ │ ldrtmi sl, [r2], -r2, lsl #22 │ │ │ │ strcs r4, [r2], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7ff9402 │ │ │ │ svclt 0x0000fd83 │ │ │ │ - eorseq lr, r4, r4, asr sp │ │ │ │ + eorseq lr, r4, ip, asr #30 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x55b310 │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ strmi r2, [lr], -r4, lsr #4 │ │ │ │ tstcs r0, r3, lsl #16 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xffa53c70 │ │ │ │ + bl 0x53c70 │ │ │ │ movwcs r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xf06c9302 │ │ │ │ - andcs pc, r0, #652 @ 0x28c │ │ │ │ + @ instruction: 0xf06d9302 │ │ │ │ + andcs pc, r0, #11993088 @ 0xb70000 │ │ │ │ blge 0xe8c4c │ │ │ │ @ instruction: 0xf8c4a902 │ │ │ │ @ instruction: 0xf8c42cbc │ │ │ │ @ instruction: 0x46026cb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strtmi pc, [fp], -r1, ror #22 │ │ │ │ ldceq 8, cr15, [r4], #784 @ 0x310 │ │ │ │ andmi pc, sl, #79 @ 0x4f │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xffbaf06c │ │ │ │ + @ instruction: 0xf8cef06d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb0 │ │ │ │ blmi 0x628ce8 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r3, {r2, r5, r9, sp} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xfedd3cd4 │ │ │ │ + bl 0xff3d3cd4 │ │ │ │ bmi 0x4a2890 │ │ │ │ tstcs r5, ip, lsl #30 │ │ │ │ tstcs fp, #-2147483647 @ 0x80000001 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf6429102 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ strcs r0, [r3, #-303] @ 0xfffffed1 │ │ │ │ @ instruction: 0xf0ac9509 │ │ │ │ - ldmdbls r4, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls r4, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ mcr2 7, 6, pc, cr8, cr13, {6} @ │ │ │ │ ldrtmi sl, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq lr, r4, r4, asr sp │ │ │ │ + eorseq lr, r4, ip, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -138388,30 +138388,30 @@ │ │ │ │ bl 0xce50c │ │ │ │ ldrdne r7, [r0], #-0 │ │ │ │ orrvc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ ldmdale r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - cmpppl ip, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + cmppvc r4, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorseq pc, r0, r5, asr #4 │ │ │ │ + eorcs pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subscc pc, r2, #64, 4 │ │ │ │ - ldc2 1, cr15, [lr], #952 @ 0x3b8 │ │ │ │ - cmpppl ip, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + ldc2l 1, cr15, [r6, #952] @ 0x3b8 │ │ │ │ + cmppvc r4, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subeq pc, r4, r5, asr #4 │ │ │ │ + eorscs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subscc pc, lr, #64, 4 │ │ │ │ - stc2 1, cr15, [lr], #952 @ 0x3b8 │ │ │ │ + stc2l 1, cr15, [r6, #952] @ 0x3b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf89d6825 │ │ │ │ stmdblt r5, {r3, r4, sp}^ │ │ │ │ @@ -138421,15 +138421,15 @@ │ │ │ │ stmdane r0, {r0, r1, r3, r4, r6, r8, lr} │ │ │ │ blne 0x13e7b24 │ │ │ │ vsubw.u8 , , d2 │ │ │ │ @ instruction: 0xf04f234a │ │ │ │ subseq r6, r9, r0, lsl #1 │ │ │ │ orrpl pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8eaf1e4 │ │ │ │ + @ instruction: 0xf9fef1e4 │ │ │ │ @ instruction: 0xf44f1c43 │ │ │ │ vbic.i32 q10, #15 @ 0x0000000f │ │ │ │ andcs r0, r0, pc, lsl #2 │ │ │ │ bicne lr, r3, r1, lsl #20 │ │ │ │ stmdaeq fp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ eorvs r0, r5, r8, asr #15 │ │ │ │ smlabbcs r0, r3, r4, pc @ │ │ │ │ @@ -138438,15 +138438,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ andcs pc, r0, pc, asr #8 │ │ │ │ subseq r9, r9, r1, lsl #4 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8c8f1e4 │ │ │ │ + @ instruction: 0xf9dcf1e4 │ │ │ │ andcs r1, r0, r1, asr #24 │ │ │ │ vst1.64 {d0-d3}, [r1], r9 │ │ │ │ stccs 1, cr2, [r0, #-508] @ 0xfffffe04 │ │ │ │ stclne 0, cr13, [fp], #-892 @ 0xfffffc84 │ │ │ │ orrvc lr, r1, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ orrseq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -138535,22 +138535,22 @@ │ │ │ │ subcs pc, sl, r3, asr #7 │ │ │ │ andvs pc, r0, r0, lsl #9 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ subeq r3, r0, r1 │ │ │ │ vqshl.u64 d30, d7, #3 │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r3], r7 │ │ │ │ ldrb r7, [r7, r0, lsl #1] │ │ │ │ - tstpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, r5, asr #4 │ │ │ │ + rsbcs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1ee327a │ │ │ │ - svclt 0x0000fb9b │ │ │ │ - eorseq lr, r4, r4, ror sp │ │ │ │ + svclt 0x0000fcb3 │ │ │ │ + eorseq lr, r4, ip, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46154b37 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -138602,15 +138602,15 @@ │ │ │ │ ldclt 7, cr15, [ip, #-652] @ 0xfffffd74 │ │ │ │ stmdahi r2!, {r0, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ strtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7a34618 │ │ │ │ @ instruction: 0xe7dafdf7 │ │ │ │ - blx 0xffe54130 │ │ │ │ + blx 0xffe54132 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebeeab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x14db818 │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @@ -138682,23 +138682,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #3 @ │ │ │ │ mvnsmi pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf64fe79a │ │ │ │ @ instruction: 0xf6c772ff │ │ │ │ vqsub.u32 , q1, │ │ │ │ @ instruction: 0xe793031e │ │ │ │ - blx 0x1654270 │ │ │ │ + blx 0x1654272 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x197eac │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b622a6 │ │ │ │ - svclt 0x0000fc81 │ │ │ │ + svclt 0x0000fd95 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r4, sp, lr │ │ │ │ + eorseq lr, r4, ip, lsl #31 │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -138791,15 +138791,15 @@ │ │ │ │ submi r5, fp, r3, asr #17 │ │ │ │ @ instruction: 0x0c03ea02 │ │ │ │ svceq 0x0040f41c │ │ │ │ vmov.i32 d29, #155 @ 0x0000009b │ │ │ │ blcc 0xec990 │ │ │ │ svclt 0x008f2b02 │ │ │ │ @ instruction: 0xf64e2400 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ bl 0x11846c │ │ │ │ @ instruction: 0xf5000283 │ │ │ │ svclt 0x00985300 │ │ │ │ @ instruction: 0xf5006c94 │ │ │ │ @ instruction: 0xf8835240 │ │ │ │ @ instruction: 0xf8834f9a │ │ │ │ @ instruction: 0xf8834fac │ │ │ │ @@ -139035,178 +139035,178 @@ │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #60, 4 @ 0xc0000003 │ │ │ │ @ instruction: 0xff08f7a0 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c864 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f34e4 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - tstpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf9a8f1b6 │ │ │ │ - eorseq lr, r4, r0, asr #27 │ │ │ │ + blx 0xfefd4684 │ │ │ │ + ldrhteq lr, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #60, 4 @ 0xc0000003 │ │ │ │ cdp2 7, 12, cr15, cr10, cr0, {5} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c8d8 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f3558 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - tstpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf96ef1b6 │ │ │ │ - eorseq lr, r4, r0, asr #27 │ │ │ │ + blx 0xfe1546f8 │ │ │ │ + ldrhteq lr, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ andscc fp, r8, #130 @ 0x82 │ │ │ │ cdp2 7, 12, cr15, cr4, cr0, {5} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c948 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f35c8 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - tstpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf936f1b6 │ │ │ │ - eorseq lr, r4, r0, asr #27 │ │ │ │ + blx 0x1354768 │ │ │ │ + ldrhteq lr, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ andscc fp, r8, #130 @ 0x82 │ │ │ │ cdp2 7, 6, cr15, cr2, cr0, {5} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c9b8 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f3638 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - tstpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf8fef1b6 │ │ │ │ - eorseq lr, r4, r0, asr #27 │ │ │ │ + blx 0x5547d8 │ │ │ │ + ldrhteq lr, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c3e │ │ │ │ @ instruction: 0xf8cd0c18 │ │ │ │ @ instruction: 0xf7a0c000 │ │ │ │ andcc pc, r1, pc, asr #29 │ │ │ │ ldmdale sl, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf64e9b04 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf5030234 │ │ │ │ bl 0x12ce30 │ │ │ │ ldmvs r9, {r7, r9} │ │ │ │ b 0xfe0f368c │ │ │ │ @ instruction: 0xf0027202 │ │ │ │ submi r4, sl, r0, ror r2 │ │ │ │ mullt r2, sl, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - tstpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf8c2f1b6 │ │ │ │ - eorseq lr, r4, r0, asr #27 │ │ │ │ + @ instruction: 0xf9d6f1b6 │ │ │ │ + ldrhteq lr, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c3e │ │ │ │ @ instruction: 0xf8cd0c18 │ │ │ │ @ instruction: 0xf7a0c000 │ │ │ │ andcc pc, r1, pc, lsr lr @ │ │ │ │ ldmdale sl, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf64e9b04 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf5030234 │ │ │ │ bl 0x12cea8 │ │ │ │ ldmvs r9, {r7, r9} │ │ │ │ b 0xfe0f3704 │ │ │ │ @ instruction: 0xf0027202 │ │ │ │ submi r4, sl, r0, ror r2 │ │ │ │ mullt r2, sl, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - tstpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf886f1b6 │ │ │ │ - eorseq lr, r4, r0, asr #27 │ │ │ │ + @ instruction: 0xf99af1b6 │ │ │ │ + ldrhteq lr, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebef3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf79d0ff8 │ │ │ │ tstpcs r0, fp, asr sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -140316,23 +140316,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ rscsmi pc, r8, r3, asr #8 │ │ │ │ vst1.32 {d14}, [r3 :128], r0 │ │ │ │ vst2.8 {d20-d23}, [r3], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe799007f │ │ │ │ - ldc2 2, cr15, [r2, #132] @ 0x84 │ │ │ │ + cdp2 2, 9, cr15, cr2, cr1, {1} │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x199834 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - @ instruction: 0xf1b422a6 │ │ │ │ - svclt 0x0000ffbd │ │ │ │ + @ instruction: 0xf1b522a6 │ │ │ │ + svclt 0x0000f8d1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r4, sp, lr │ │ │ │ + eorseq lr, r4, ip, lsl #31 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000ba8b │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000ba87 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf05a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -140419,22 +140419,22 @@ │ │ │ │ vst2. {d20-d23}, [r3 :256] │ │ │ │ ldr r0, [r3, r0, ror #7] │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ rscvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x9954b @ │ │ │ │ tstpeq lr, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vabd.s32 d14, d17, d10 │ │ │ │ - andcs pc, r0, r5, asr #25 │ │ │ │ - tstpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, asr #27 │ │ │ │ + tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adccs pc, r6, #64, 4 │ │ │ │ - mrc2 1, 7, pc, cr0, cr4, {5} │ │ │ │ + @ instruction: 0xf804f1b5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r4, sp, lr │ │ │ │ + eorseq lr, r4, ip, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf072c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe1d4b4 │ │ │ │ addlt fp, r0, #134 @ 0x86 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -140484,15 +140484,15 @@ │ │ │ │ @ instruction: 0xf7a18023 │ │ │ │ @ instruction: 0xe7ccfe3b │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xff1ef7a1 │ │ │ │ blvc 0x92ae0c │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ bfi r4, r8, (invalid: 12:2) │ │ │ │ - mcrr2 2, 2, pc, r2, cr1 @ │ │ │ │ + stc2l 2, cr15, [r2, #-132] @ 0xffffff7c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b8cf │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000b8cb │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf0828 │ │ │ │ @@ -140555,25 +140555,25 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r6, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [lr, #644]! @ 0x284 │ │ │ │ @ instruction: 0x46134614 │ │ │ │ vaba.s32 d14, d17, d25 │ │ │ │ - svclt 0x0000fbb5 │ │ │ │ + svclt 0x0000fcb5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ble 0x6a3730 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebf0938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ bl 0x161748 │ │ │ │ @ instruction: 0xf1e20141 │ │ │ │ - andcc pc, r1, fp, lsr #16 │ │ │ │ + andcc pc, r1, pc, lsr r9 @ │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -140839,37 +140839,37 @@ │ │ │ │ streq pc, [r3], #-3549 @ 0xfffff223 │ │ │ │ ldrsheq sp, [r1, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, r1, asr #20 │ │ │ │ movwcs r4, #8970 @ 0x230a │ │ │ │ strtmi r2, [r8], -ip, lsl #2 │ │ │ │ - ldc2 0, cr15, [ip], {106} @ 0x6a │ │ │ │ + ldc2 0, cr15, [r0, #-424]! @ 0xfffffe58 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x15a060 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b45251 │ │ │ │ - svclt 0x0000fba7 │ │ │ │ - ldrsbteq lr, [r4], -ip │ │ │ │ + svclt 0x0000fcbb │ │ │ │ + ldrsbteq lr, [r4], -r4 │ │ │ │ mcrlt 7, 5, pc, cr8, cr2, {7} @ │ │ │ │ svclt 0x0018f7f2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r4, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sp], #-1672 @ 0xfffff978 │ │ │ │ addlt r6, r5, sp, lsr #16 │ │ │ │ ldrmi r4, [r2], r4, lsl #12 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf08000c8 │ │ │ │ - @ instruction: 0x4607f89f │ │ │ │ + @ instruction: 0x4607f9b3 │ │ │ │ strvs lr, [r0, #-2520] @ 0xfffff628 │ │ │ │ stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0x46201e3a │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ tstpeq r1, r6 @ p-variant is OBSOLETE │ │ │ │ @@ -140938,19 +140938,19 @@ │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ svclt 0x0048015a │ │ │ │ ldrdpl pc, [r8], -r8 │ │ │ │ andge pc, r0, r4, asr #17 │ │ │ │ movwcs lr, #6084 @ 0x17c4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - orrslt pc, r0, sp, ror #27 │ │ │ │ + orrslt pc, r0, r1, lsl #30 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ stmdavs r6, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - cmpplt r0, r5, ror #27 @ p-variant is OBSOLETE │ │ │ │ + ldrshlt pc, [r0, #-233] @ 0xffffff17 @ │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ cmncs r7, #96, 14 @ 0x1800000 │ │ │ │ orrsvc pc, r0, #216006656 @ 0xce00000 │ │ │ │ rsbseq pc, r7, #1879048196 @ 0x70000004 │ │ │ │ adccc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ ldrdcs lr, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -140969,15 +140969,15 @@ │ │ │ │ strmi r0, [pc], -r0, lsl #6 │ │ │ │ ldrmi r6, [r1], -r4, asr #32 │ │ │ │ ldrmi r6, [r5], -r4 │ │ │ │ sbcvs r6, r4, r4, lsl #1 │ │ │ │ stmdage r2, {r2, r8, sp, lr} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0869404 │ │ │ │ - blge 0x158004 │ │ │ │ + blge 0x158454 │ │ │ │ adcsvs ip, r0, r7, lsl #22 │ │ │ │ @ instruction: 0x462860f1 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r8, sp, lr} │ │ │ │ eorsvs r6, r2, #2752512 @ 0x2a0000 │ │ │ │ stmdavs sl!, {r0, r8, r9, ip, pc}^ │ │ │ │ stmiavs sl!, {r1, r4, r5, r6, r9, sp, lr} │ │ │ │ stmiavs sl!, {r1, r4, r5, r7, r9, sp, lr}^ │ │ │ │ @@ -141065,30 +141065,30 @@ │ │ │ │ @ instruction: 0xf8d53c10 │ │ │ │ @ instruction: 0xf84c3f7c │ │ │ │ @ instruction: 0xf8d53c0c │ │ │ │ @ instruction: 0xf84c3f80 │ │ │ │ @ instruction: 0xf8d53c08 │ │ │ │ @ instruction: 0xf84c3f84 │ │ │ │ str r3, [r0, r4, lsl #24] │ │ │ │ - @ instruction: 0xffb8f220 │ │ │ │ + @ instruction: 0xf8b8f221 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf112c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x1b1dcd4 │ │ │ │ strmi fp, [sp], -r3, lsr #1 │ │ │ │ addcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcl 2, cr15, [r4, #-60] @ 0xffffffc4 │ │ │ │ + cdp 2, 6, cr15, cr12, cr15, {0} │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf085a801 │ │ │ │ - stmdage r1, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff46f085 │ │ │ │ + stmdage r1, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf85af086 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -141136,15 +141136,15 @@ │ │ │ │ @ instruction: 0xf8c32094 │ │ │ │ @ instruction: 0xf8de2f7c │ │ │ │ @ instruction: 0xf8c32098 │ │ │ │ @ instruction: 0xf8de2f80 │ │ │ │ @ instruction: 0xf8c3209c │ │ │ │ strtmi r2, [r1], -r4, lsl #31 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - @ instruction: 0xff8cf085 │ │ │ │ + @ instruction: 0xf8a0f086 │ │ │ │ blmi 0xa62040 │ │ │ │ blls 0x8f40ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 117) │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -141176,77 +141176,77 @@ │ │ │ │ @ instruction: 0xf8c24380 │ │ │ │ @ instruction: 0xf8d53f78 │ │ │ │ @ instruction: 0xf8c231fc │ │ │ │ @ instruction: 0xf8d53f7c │ │ │ │ @ instruction: 0xf8c23200 │ │ │ │ ldrb r3, [r5, -r0, lsl #31]! │ │ │ │ ldr r2, [r2, r1]! │ │ │ │ - cdp2 2, 13, cr15, cr10, cr0, {1} │ │ │ │ + @ instruction: 0xffdaf220 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x461d6b58 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ - cdp2 0, 12, cr15, cr12, cr5, {4} │ │ │ │ + @ instruction: 0xffe0f085 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ bllt 0xb74180 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf0a12003 │ │ │ │ - @ instruction: 0xb1b8fbed │ │ │ │ + @ instruction: 0xb1b8fd01 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf7ff9003 │ │ │ │ blls 0x19999c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ stc2l 7, cr15, [r0, #-1020] @ 0xfffffc04 │ │ │ │ andlt fp, r4, r0, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xffb56378 │ │ │ │ + bllt 0x56378 │ │ │ │ bicscs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xbc1d8 │ │ │ │ @ instruction: 0xf64fd0d2 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [fp, #1051] @ 0x41b │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ vmax.s8 d20, d5, d25 │ │ │ │ - vaddl.s8 q8, d16, d12 │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ @ instruction: 0xf0cf002f │ │ │ │ - @ instruction: 0xe7c1fedb │ │ │ │ + strb pc, [r1, pc, ror #31] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ @ instruction: 0x460f4699 │ │ │ │ stcls 6, cr4, [ip, #-576] @ 0xfffffdc0 │ │ │ │ @ instruction: 0xf0856b68 │ │ │ │ - @ instruction: 0xf64ffe73 │ │ │ │ + @ instruction: 0xf64fff87 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf5a02396 │ │ │ │ @ instruction: 0xf024745e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2955 @ 0xb8b │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - blx 0xfe5d645a │ │ │ │ + stc2 0, cr15, [r8], #644 @ 0x284 │ │ │ │ @ instruction: 0x4641b318 │ │ │ │ andls r2, r3, r0, lsl #5 │ │ │ │ svc 0x00cef775 │ │ │ │ strbmi r9, [r9], -r3, lsl #22 │ │ │ │ orrcc r4, r0, #44040192 @ 0x2a00000 │ │ │ │ ldrmi r9, [r8], -r3, lsl #6 │ │ │ │ ldc2 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ @@ -141260,46 +141260,46 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463083f0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf08643f0 │ │ │ │ - @ instruction: 0xf64fba85 │ │ │ │ + @ instruction: 0xf64fbb99 │ │ │ │ vqdmlal.s q9, d16, d2[3] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r6, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4622d5bf │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ - adcseq pc, r8, r5, asr #4 │ │ │ │ + adcscs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - cdp2 0, 7, cr15, cr6, cr15, {6} │ │ │ │ + @ instruction: 0xff8af0cf │ │ │ │ svclt 0x0000e7b5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf1464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ blvs 0x11a30cc │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0763bb3b │ │ │ │ andcs sp, fp, ip │ │ │ │ - @ instruction: 0xf990f086 │ │ │ │ + blx 0xfe9d649c │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, ror #1 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vld4. {d29,d31,d33,d35}, [pc :128], r3 │ │ │ │ mrscs r7, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -141309,37 +141309,37 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ strmi sp, [r1], -r9, asr #11 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ - rsceq pc, r8, r5, asr #4 │ │ │ │ + rsccs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - cdp2 0, 2, cr15, cr6, cr15, {6} │ │ │ │ + @ instruction: 0xff3af0cf │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf1504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ blvs 0x11a316c │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ strbeq fp, [r3, -r3, asr #22]! │ │ │ │ andcs sp, fp, ip │ │ │ │ - @ instruction: 0xf940f086 │ │ │ │ + blx 0x15d653c │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621725e │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e9 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ stc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -141350,25 +141350,25 @@ │ │ │ │ blcs 0xbc3e4 │ │ │ │ @ instruction: 0xf64fd0cf │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r8, #1050] @ 0x41a │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf0cf002f │ │ │ │ - sbfx pc, r5, #27, #31 │ │ │ │ + ldr pc, [lr, r9, ror #29]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf15a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ andls r2, r1, r0, ror #4 │ │ │ │ @ instruction: 0xf0a12003 │ │ │ │ - stmdbls r1, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6ce2277 │ │ │ │ @ instruction: 0xf04f7290 │ │ │ │ @ instruction: 0xf6ce0cad │ │ │ │ mulsvs r9, r0, ip │ │ │ │ @@ -141405,22 +141405,22 @@ │ │ │ │ strbvs r6, [r1, #-1282] @ 0xfffffafe │ │ │ │ andlt r6, r3, r3, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd00 │ │ │ │ - vsubw.s8 q11, q0, d0 │ │ │ │ + vrsra.s64 , q12, #64 │ │ │ │ vcge.s8 d16, d5, d20 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ vhadd.s8 d16, d0, d31 │ │ │ │ @ instruction: 0xf1eb2273 │ │ │ │ - svclt 0x0000fd2d │ │ │ │ + svclt 0x0000fe45 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf1694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bcc 0xde45c │ │ │ │ andmi fp, sl, #130 @ 0x82 │ │ │ │ strmi sp, [r4], -r5, lsr #2 │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ @@ -141439,25 +141439,25 @@ │ │ │ │ strmi r6, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x460abd10 │ │ │ │ tstcs r1, r7 │ │ │ │ - @ instruction: 0xf8b6f086 │ │ │ │ + @ instruction: 0xf9caf086 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svceq 0x0008f010 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ - @ instruction: 0xf8a2f086 │ │ │ │ + @ instruction: 0xf9b6f086 │ │ │ │ svclt 0x0000e7ea │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bpl 0x2d7bb8 │ │ │ │ ldrbvs pc, [ip, -pc, asr #8]! @ │ │ │ │ @@ -141488,30 +141488,30 @@ │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ andseq r0, r2, ip, lsr #1 │ │ │ │ movwcs r0, #4114 @ 0x1012 │ │ │ │ ldrsbtne pc, [ip], -fp @ │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - @ instruction: 0xf9a0f0a1 │ │ │ │ + blx 0xfedd6840 │ │ │ │ @ instruction: 0x314df89b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8117 │ │ │ │ stmdavs r0, {r4, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0xc8dd4 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r9 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5abd059 │ │ │ │ ldrbmi r5, [sl], -r8, lsl #6 │ │ │ │ addmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1b56882 │ │ │ │ + ldc2l 0, cr15, [lr], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldcle 0, cr8, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf0004242 │ │ │ │ ldreq r0, [r5, r1, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ ldrbeq r0, [r0, -r2, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -141534,44 +141534,44 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001fa03 │ │ │ │ @ instruction: 0xf0404210 │ │ │ │ @ instruction: 0xf0108122 │ │ │ │ @ instruction: 0xf04000a0 │ │ │ │ addsmi r8, r9, #-1073741819 @ 0xc0000005 │ │ │ │ tstphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - tstpvs r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + movweq pc, #33359 @ 0x824f @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrsne pc, r4, r5, asr #4 │ │ │ │ + orrcc pc, ip, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b312c7 │ │ │ │ - addlt pc, r2, #912 @ 0x390 │ │ │ │ + addlt pc, r2, #308 @ 0x134 │ │ │ │ movwvs pc, #5709 @ 0x164d @ │ │ │ │ svclt 0x00184540 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ @ instruction: 0xf8db80b0 │ │ │ │ tstcs r1, ip, lsr r0 │ │ │ │ - @ instruction: 0xf0852005 │ │ │ │ - @ instruction: 0x4658ffdf │ │ │ │ - stc2 0, cr15, [r4], #536 @ 0x218 │ │ │ │ + @ instruction: 0xf0862005 │ │ │ │ + @ instruction: 0x4658f8f3 │ │ │ │ + ldc2 0, cr15, [r8, #536]! @ 0x218 │ │ │ │ @ instruction: 0xf50be754 │ │ │ │ movwcs r3, #5272 @ 0x1498 │ │ │ │ movwcc pc, #2180 @ 0x884 @ │ │ │ │ @ instruction: 0x214df89b │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf8db80c2 │ │ │ │ @ instruction: 0xf5b1101c │ │ │ │ vrecps.f32 q9, q0, q8 │ │ │ │ @ instruction: 0xf5a1809d │ │ │ │ blcc 0xe3494 │ │ │ │ ldmdale pc, {r0, r2, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ mrcpl 3, 2, r4, cr14, cr2, {2} │ │ │ │ @ instruction: 0x46504736 │ │ │ │ - stc2l 0, cr15, [r6, #-500]! @ 0xfffffe0c │ │ │ │ + mrc2 0, 3, pc, cr10, cr13, {3} │ │ │ │ @ instruction: 0x214df89b │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0xf8cb4413 │ │ │ │ @ instruction: 0xe7d2303c │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ @@ -141634,35 +141634,35 @@ │ │ │ │ andeq sl, r9, r3, lsr #13 │ │ │ │ andeq sl, r9, r9, ror #15 │ │ │ │ @ instruction: 0xf7d34650 │ │ │ │ ldrb pc, [r8, -fp, lsr #23] @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8dbaef6 │ │ │ │ tstcs r2, ip, lsr r0 │ │ │ │ - @ instruction: 0xf0852004 │ │ │ │ - strb pc, [lr, -pc, lsr #30] @ │ │ │ │ + @ instruction: 0xf0862004 │ │ │ │ + strb pc, [lr, -r3, asr #16] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldrbmi r3, [r8], -r4, lsl #6 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ @ instruction: 0xf8db9303 │ │ │ │ movwls r3, #8208 @ 0x2010 │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ @ instruction: 0xf8db9301 │ │ │ │ movwls r3, #8 │ │ │ │ movwcs lr, #2523 @ 0x9db │ │ │ │ - mrc2 0, 2, pc, cr6, cr8, {4} │ │ │ │ + @ instruction: 0xff6af098 │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r3, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf8dbe72f │ │ │ │ @ instruction: 0x4618103c │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - @ instruction: 0xf854f0a1 │ │ │ │ + @ instruction: 0xf968f0a1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8dbaf34 │ │ │ │ stmdavs r1, {r4, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061d │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @@ -141674,70 +141674,70 @@ │ │ │ │ @ instruction: 0xf94af7f3 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8db8092 │ │ │ │ @ instruction: 0xf8cb3558 │ │ │ │ strb r3, [sl, -r0] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r8], #876 @ 0x36c │ │ │ │ - cdp2 0, 14, cr15, cr0, cr5, {4} │ │ │ │ + @ instruction: 0xfff4f085 │ │ │ │ strdcs lr, [r2, -pc] │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdpl pc, [r8], -fp │ │ │ │ @ instruction: 0x4600e9db │ │ │ │ - @ instruction: 0xf86ef083 │ │ │ │ + @ instruction: 0xf982f083 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r9, r0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcpl 0x0000e850 │ │ │ │ smlatble r3, r5, r2, r4 │ │ │ │ movwvs lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - @ instruction: 0xf86ef083 │ │ │ │ + @ instruction: 0xf982f083 │ │ │ │ submi r1, r1, #96, 22 @ 0x18000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ ldrbmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f00749 │ │ │ │ blne 0x19d9f9c │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf8cb34ff │ │ │ │ ldr r4, [r0, -r0] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ - @ instruction: 0xfff0f0a0 │ │ │ │ + @ instruction: 0xf904f0a1 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldrdmi pc, [r4], -fp │ │ │ │ stmdavs r5, {r0, r8, r9, sp} │ │ │ │ stmdavs r6, {r3, r9, sp}^ │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffe4f0a0 │ │ │ │ + @ instruction: 0xf8f8f0a1 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdavs r4, {r0, r1, fp, sp, lr}^ │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf82af083 │ │ │ │ + @ instruction: 0xf93ef083 │ │ │ │ ldrdne pc, [r8], -fp │ │ │ │ ldrbmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ strcc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ svchi 0x005bf3bf │ │ │ │ rsbsne lr, pc, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x000842b2 │ │ │ │ smlatble r4, r9, r2, r4 │ │ │ │ ldrbtcc lr, [ip], #-2240 @ 0xfffff740 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q10, #1 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0831206 │ │ │ │ - movwcs pc, #2083 @ 0x823 @ │ │ │ │ + movwcs pc, #2359 @ 0x937 @ │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ bls 0x26c2e8 │ │ │ │ svclt 0x00084296 │ │ │ │ @ instruction: 0xf04f428d │ │ │ │ svclt 0x00145200 │ │ │ │ tstcs r1, r9, lsl r6 │ │ │ │ @ instruction: 0xf7f00749 │ │ │ │ @@ -141754,39 +141754,39 @@ │ │ │ │ @ instruction: 0xe6cc3554 │ │ │ │ @ instruction: 0x314df89b │ │ │ │ @ instruction: 0xf8db2104 │ │ │ │ @ instruction: 0x4608203c │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #8964 @ 0x2304 │ │ │ │ @ instruction: 0xf0851ad2 │ │ │ │ - strbt pc, [r0], -r1, asr #28 @ │ │ │ │ + uqsax pc, r0, r5 @ │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ @ instruction: 0xf010fdad │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - cdp2 0, 3, cr15, cr4, cr5, {4} │ │ │ │ + @ instruction: 0xff48f085 │ │ │ │ @ instruction: 0xf89be697 │ │ │ │ blcs 0xa6f38 │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe763218 │ │ │ │ eorscc pc, ip, fp, asr #17 │ │ │ │ andcs lr, r8, r7, asr #12 │ │ │ │ - stc2l 0, cr15, [r4, #532] @ 0x214 │ │ │ │ - @ instruction: 0xf082e643 │ │ │ │ - pkhtb pc, r4, r1, asr #31 @ │ │ │ │ + cdp2 0, 13, cr15, cr8, cr5, {4} │ │ │ │ + @ instruction: 0xf083e643 │ │ │ │ + str pc, [r4], r5, ror #17 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - asrsne pc, r5, #4 @ │ │ │ │ + @ instruction: 0x31a8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [r6], {152} @ 0x98 │ │ │ │ + stc2 0, cr15, [sl, #608]! @ 0x260 │ │ │ │ @ instruction: 0xf86ef776 │ │ │ │ - rsbne pc, ip, r5, asr #4 │ │ │ │ + rsbcc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe0d6d80 │ │ │ │ + blx 0xfe5d6d82 │ │ │ │ svclt 0x0000e6b7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ addlt r5, r2, r8, lsl #6 │ │ │ │ @ instruction: 0xf64f460c │ │ │ │ @@ -141813,22 +141813,22 @@ │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + andseq pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x1f56d92 │ │ │ │ + stc2 0, cr15, [lr], {169} @ 0xa9 │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsr sp │ │ │ │ @ instruction: 0xff44f778 │ │ │ │ @@ -141843,21 +141843,21 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d231b │ │ │ │ @ instruction: 0xf6424614 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ - @ instruction: 0xf64e012f │ │ │ │ - vmov.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ + vrhadd.s8 d16, d15, d31 │ │ │ │ + vmov.i32 d16, #1024 @ 0x00000400 │ │ │ │ andls r0, r0, #52, 4 @ 0x40000003 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x10d6e06 │ │ │ │ + mrrc2 0, 10, pc, r4, cr9 @ │ │ │ │ biclt r4, ip, r3, lsl #12 │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 12) │ │ │ │ @ instruction: 0xf7789303 │ │ │ │ stmdavs sl!, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt r8, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @@ -141876,22 +141876,22 @@ │ │ │ │ strb r2, [r9, r8, ror #2]! │ │ │ │ @ instruction: 0xe7e1ba12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ - @ instruction: 0xf64e460e │ │ │ │ - vmov.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vmax.s8 d20, d15, d14 │ │ │ │ + vmov.i32 d16, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6420234 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfffd6e8c │ │ │ │ + ldc2 0, cr15, [r0], {169} @ 0xa9 │ │ │ │ @ instruction: 0x33a8f500 │ │ │ │ @ instruction: 0x3660f8d3 │ │ │ │ svceq 0x000ef013 │ │ │ │ tstcs r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r3, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf500dc2d │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ @@ -141936,23 +141936,23 @@ │ │ │ │ andcs pc, r4, r7, lsr #29 │ │ │ │ svclt 0x0000e7bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - andsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + andseq pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdavs r8!, {r0, r1, r2, r3, r5, r9} │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xfe156f80 │ │ │ │ + blx 0xfe656f82 │ │ │ │ @ instruction: 0xf4126922 │ │ │ │ tstle sl, r4, lsl #30 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ biccc r4, r0, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf85368e1 │ │ │ │ tsteq r8, r8, lsl #24 │ │ │ │ stmdbcs r1, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @@ -141968,24 +141968,24 @@ │ │ │ │ ldreq r6, [r2], fp, ror #18 │ │ │ │ andeq pc, r4, r5, lsl #2 │ │ │ │ subcs fp, r0, #72, 30 @ 0x120 │ │ │ │ tstpeq r1, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00586169 │ │ │ │ movwls r2, #12832 @ 0x3220 │ │ │ │ vadd.i8 d22, d5, d17 │ │ │ │ - vmls.i d17, d16, d0[4] │ │ │ │ + @ instruction: 0xf2c034d8 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ stmdbvs fp!, {r0, r1, r3, sp, lr, pc}^ │ │ │ │ - mvnne pc, r5, asr #4 │ │ │ │ + bicscc pc, r8, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ mrrcne 1, 0, r9, r9, cr1 @ │ │ │ │ subcs r6, r0, #1073741850 @ 0x4000001a │ │ │ │ stmdavs r1!, {r3, r5, r8, sl, fp, ip} │ │ │ │ vcgt.s8 d25, d5, d3 │ │ │ │ - vaddhn.i16 d17, q8, q12 │ │ │ │ + vaddhn.i16 d19, q8, q8 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ blx 0xc58bfe │ │ │ │ adccc pc, r8, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8d29b03 │ │ │ │ @ instruction: 0xf8422550 │ │ │ │ andlt r6, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -141994,25 +141994,25 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + andseq pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - orrlt pc, r4, fp, lsl #20 │ │ │ │ + orrlt pc, r4, pc, lsl fp @ │ │ │ │ blmi 0x522dd0 │ │ │ │ blls 0x174e3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -142020,35 +142020,35 @@ │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ @ instruction: 0xf8d05000 │ │ │ │ movwls r3, #11964 @ 0x2ebc │ │ │ │ stc2l 7, cr15, [sl, #480] @ 0x1e0 │ │ │ │ blls 0x147240 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ - @ instruction: 0xf1914628 │ │ │ │ - andcs pc, r4, fp, ror pc @ │ │ │ │ + @ instruction: 0xf1924628 │ │ │ │ + andcs pc, r4, pc, lsl #17 │ │ │ │ vaba.s32 q7, q8, │ │ │ │ - svclt 0x0000f83d │ │ │ │ + svclt 0x0000f93d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + andseq pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - msrlt CPSR_fs, #3194880 @ 0x30c000 │ │ │ │ + msrlt CPSR_fs, #880640 @ 0xd7000 │ │ │ │ svclt 0x00182c01 │ │ │ │ andle r2, pc, r0 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r7, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -142058,41 +142058,41 @@ │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8, r0] │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ tstplt r0, pc, ror sp @ p-variant is OBSOLETE │ │ │ │ blt 0x781aa0 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - @ instruction: 0xff30f191 │ │ │ │ + @ instruction: 0xf844f192 │ │ │ │ ldrb r2, [sp, r4] │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x14f278 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ - vabd.s16 q7, , │ │ │ │ - svclt 0x0000ffe5 │ │ │ │ + vabd.s32 q7, q8, │ │ │ │ + svclt 0x0000f8e5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf20d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ - andsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + andseq pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #753664 @ 0xb8000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - @ instruction: 0xf500f96b │ │ │ │ + @ instruction: 0xf500fa7f │ │ │ │ strmi r3, [r4], -r8, lsr #7 │ │ │ │ ldrbcs pc, [r0, #-2259] @ 0xfffff72d @ │ │ │ │ streq pc, [r0, #-2259]! @ 0xfffff72d │ │ │ │ eorne pc, r5, r2, asr r8 @ │ │ │ │ blx 0x16d8ee0 │ │ │ │ @ instruction: 0xb1b84601 │ │ │ │ @ instruction: 0xf50468c3 │ │ │ │ @@ -142102,15 +142102,15 @@ │ │ │ │ @ instruction: 0xf7edd41e │ │ │ │ andls pc, r2, r7, lsr #20 │ │ │ │ stc2 7, cr15, [r8, #-480]! @ 0xfffffe20 │ │ │ │ blls 0x147384 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf1914630 │ │ │ │ - ldrdcs pc, [r4], -r9 │ │ │ │ + andcs pc, r4, sp, ror #31 │ │ │ │ ldmdavs sl, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sp, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -142120,46 +142120,46 @@ │ │ │ │ stc2 7, cr15, [r8, #-480] @ 0xfffffe20 │ │ │ │ ldmib sp, {r3, r5, r8, ip, sp, pc}^ │ │ │ │ blt 0x523b90 │ │ │ │ stmib sp, {r0, r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ andcs r3, r8, #536870912 @ 0x20000000 │ │ │ │ bl 0x3ec854 │ │ │ │ @ instruction: 0xf1910102 │ │ │ │ - @ instruction: 0x2008feb5 │ │ │ │ - vaba.s16 q7, , q5 │ │ │ │ - svclt 0x0000ff77 │ │ │ │ + andcs pc, r8, r9, asr #31 │ │ │ │ + vaba.s32 q7, q8, q5 │ │ │ │ + svclt 0x0000f877 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf21b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ - @ instruction: 0xf64e4616 │ │ │ │ - vorr.i32 d22, #786432 @ 0x000c0000 │ │ │ │ + vmin.s8 d20, d15, d6 │ │ │ │ + vorr.i32 d16, #262144 @ 0x00040000 │ │ │ │ bmi 0x151c494 │ │ │ │ strls r2, [r0, #-795] @ 0xfffffce5 │ │ │ │ @ instruction: 0xf642460f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf6420200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a9022f │ │ │ │ - @ instruction: 0x4604f8fd │ │ │ │ + @ instruction: 0x4604fa11 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ mcrcs 0, 0, r3, cr3, cr0, {0} │ │ │ │ mrcne 8, 3, APSR_nzcv, cr0, cr3, {6} │ │ │ │ stmdbcc r0, {r0, r2, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf006e8df │ │ │ │ mcrrne 6, 0, r4, fp, cr4 │ │ │ │ stclcs 1, cr6, [ip, #-344]! @ 0xfffffea8 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8fcf050 │ │ │ │ + blx 0x4d7158 │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ strbeq lr, [r6, #2821] @ 0xb05 │ │ │ │ strtcc lr, [lr], #-2516 @ 0xfffff62c │ │ │ │ @ instruction: 0xf1c268ea │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1a98b0 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -142181,18 +142181,18 @@ │ │ │ │ bl 0xa74f0 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ tstplt r0, r9, lsl #25 @ p-variant is OBSOLETE │ │ │ │ blt 0x781c8c │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - mrc2 1, 1, pc, cr10, cr1, {4} │ │ │ │ + @ instruction: 0xff4ef191 │ │ │ │ ldrb r2, [r6, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf8baf050 │ │ │ │ + @ instruction: 0xf9cef050 │ │ │ │ @ instruction: 0xf504e7bc │ │ │ │ @ instruction: 0xf8d434aa │ │ │ │ ldreq r3, [sp, #184] @ 0xb8 │ │ │ │ vrshl.s8 , q5, │ │ │ │ bl 0xa74fc │ │ │ │ strb r0, [r0, r1, lsl #1]! │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ @@ -142207,37 +142207,37 @@ │ │ │ │ bl 0xa7530 │ │ │ │ strb r0, [sl, r1, lsl #1] │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ strle r0, [r9, #347]! @ 0x15b │ │ │ │ tstpcc sp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ - @ instruction: 0xf04fe7bf │ │ │ │ - andls pc, r2, pc, asr #30 │ │ │ │ + @ instruction: 0xf050e7bf │ │ │ │ + andls pc, r2, r3, ror #16 │ │ │ │ mcrr2 7, 7, pc, r8, cr8 @ │ │ │ │ sbcle r2, r0, r0, lsl #16 │ │ │ │ vaba.s16 d14, d31, d28 │ │ │ │ - svclt 0x0000fec3 │ │ │ │ + svclt 0x0000ffc3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ - andsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + andseq pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #1277952 @ 0x138000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f910b │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - @ instruction: 0xf500f849 │ │ │ │ + @ instruction: 0xf500f95d │ │ │ │ @ instruction: 0xf8d333a8 │ │ │ │ @ instruction: 0xf0133660 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ mrrcle 2, 10, r4, r1, cr2 │ │ │ │ @ instruction: 0x31aaf500 │ │ │ │ stcpl 5, cr15, [r8], {-0} │ │ │ │ @@ -142274,57 +142274,57 @@ │ │ │ │ svclt 0x00189309 │ │ │ │ blls 0x12cbb4 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ blt 0x72cab4 │ │ │ │ uqadd16mi fp, r3, ip │ │ │ │ andscs r4, r0, #20, 12 @ 0x1400000 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - stc2 1, cr15, [r0, #580] @ 0x244 │ │ │ │ + mrc2 1, 4, pc, cr4, cr1, {4} │ │ │ │ @ instruction: 0xe7be2010 │ │ │ │ @ instruction: 0xf0040863 │ │ │ │ bl 0x19c214 │ │ │ │ bl 0xa0320 │ │ │ │ @ instruction: 0xf50000c4 │ │ │ │ ldmib r0, {r0, r1, r4, r5, ip, lr}^ │ │ │ │ stmib sp, {r4, r7, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7782304 │ │ │ │ msrlt (UNDEF: 56), r5 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ blt 0x789a78 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdbge r4, {r3, r9, sp} │ │ │ │ @ instruction: 0xf1914630 │ │ │ │ - andcs pc, r8, r3, ror #26 │ │ │ │ + andcs pc, r8, r7, ror lr @ │ │ │ │ strbtmi lr, [r0], -r1, lsr #15 │ │ │ │ blx 0x18d920e │ │ │ │ @ instruction: 0xf7789004 │ │ │ │ tstplt r0, r1, lsr #23 @ p-variant is OBSOLETE │ │ │ │ blt 0x781e64 │ │ │ │ andcs r9, r4, #4, 6 @ 0x10000000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 1, cr15, [r2, #-580] @ 0xfffffdbc │ │ │ │ + mcr2 1, 3, pc, cr6, cr1, {4} @ │ │ │ │ ldr r2, [r0, r4] │ │ │ │ - mrc2 2, 0, pc, cr4, cr15, {0} │ │ │ │ + @ instruction: 0xff14f21f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + andseq pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #1081344 @ 0x108000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ - @ instruction: 0xf0a8012f │ │ │ │ - stccs 15, cr15, [pc], {155} @ 0x9b │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ + @ instruction: 0xf0a9012f │ │ │ │ + stccs 8, cr15, [pc], {175} @ 0xaf │ │ │ │ ldccs 13, cr13, [r9], {88} @ 0x58 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xe8f2f4 │ │ │ │ blls 0x175324 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -142360,43 +142360,43 @@ │ │ │ │ movwmi r0, #47442 @ 0xb952 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ tstplt r0, r3, lsr #22 @ p-variant is OBSOLETE │ │ │ │ blt 0x781f58 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - ldc2l 1, cr15, [r4], {145} @ 0x91 │ │ │ │ + stc2l 1, cr15, [r8, #580]! @ 0x244 │ │ │ │ str r2, [sl, r4]! │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ addeq lr, r4, r0, lsl #22 │ │ │ │ andscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strb sp, [r9, sp, ror #1]! │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf7f03010 │ │ │ │ andls pc, r2, r9, lsr #16 │ │ │ │ blx 0x1d916a │ │ │ │ rscle r2, r2, r0, lsl #16 │ │ │ │ vaba.s16 q7, , q7 │ │ │ │ - svclt 0x0000fd7f │ │ │ │ + svclt 0x0000fe7f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf25a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #13631488 @ 0xd00000 │ │ │ │ - @ instruction: 0xf64e4614 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmin.s8 d20, d15, d4 │ │ │ │ + vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6420134 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff0af0a8 │ │ │ │ + @ instruction: 0xf81ef0a9 │ │ │ │ @ instruction: 0xf7784606 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ blt 0x3077d8 │ │ │ │ svclt 0x00082c0f │ │ │ │ tstpeq r1, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stcle 0, cr13, [ip, #-96] @ 0xffffffa0 │ │ │ │ svclt 0x00182c19 │ │ │ │ @@ -142441,28 +142441,28 @@ │ │ │ │ @ instruction: 0x301032ff │ │ │ │ @ instruction: 0xffe2f7ef │ │ │ │ svclt 0x0000e7ca │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1900ff0 │ │ │ │ - strmi pc, [r4], -r7, asr #25 │ │ │ │ - stc2l 1, cr15, [r4], {144} @ 0x90 │ │ │ │ + @ instruction: 0x4604fddb │ │ │ │ + ldc2l 1, cr15, [r8, #576] @ 0x240 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xff6af1ad │ │ │ │ + @ instruction: 0xf87ef1ae │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1ad4630 │ │ │ │ - strtmi pc, [r8], -r9, lsr #26 │ │ │ │ - @ instruction: 0xff40f190 │ │ │ │ + @ instruction: 0x4628fe3d │ │ │ │ + @ instruction: 0xf854f191 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf1904070 │ │ │ │ - qasxmi fp, r0, fp │ │ │ │ + @ instruction: 0xf1914070 │ │ │ │ + strtmi fp, [r0], -pc, asr #16 │ │ │ │ ldc2 7, cr15, [r6], {165} @ 0xa5 │ │ │ │ blcs 0xb5688 │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ stc2 7, cr15, [r8], #660 @ 0x294 │ │ │ │ blcs 0xb56b4 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ @@ -142491,49 +142491,49 @@ │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ addshi pc, sl, r0 │ │ │ │ usatcc pc, #24, r7, asr #17 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d7d004 │ │ │ │ @ instruction: 0xf4133664 │ │ │ │ cmnle r3, r0, ror pc │ │ │ │ - ldrvs pc, [ip, -lr, asr #12] │ │ │ │ + ldreq pc, [r4, -pc, asr #4] │ │ │ │ ldreq pc, [r4, -r0, asr #5]! │ │ │ │ tstcs fp, #0, 14 │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8d4022f │ │ │ │ tstls r3, ip, ror #4 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 2, cr15, cr8, cr8, {5} │ │ │ │ + @ instruction: 0xff3cf0a8 │ │ │ │ stmibcc r8!, {r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5009405 │ │ │ │ stmib sp, {r1, r3, r5, r7, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf5058806 │ │ │ │ stmib sp, {r1, r2, r3, r4, r7, r8, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8cd8808 │ │ │ │ @ instruction: 0xf8d98028 │ │ │ │ @ instruction: 0xf19a0520 │ │ │ │ - stmdbls r3, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ smlabbls r0, r2, r6, r4 │ │ │ │ strtmi sl, [r9], -r6, lsl #16 │ │ │ │ - movtcs pc, #581 @ 0x245 @ │ │ │ │ + teqpmi r8, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - subscs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + subsmi pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ cdp2 7, 9, cr15, cr12, cr4, {5} │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 0xff657c6a │ │ │ │ + stc2l 1, cr15, [sl], #656 @ 0x290 │ │ │ │ @ instruction: 0xf8c9aa05 │ │ │ │ @ instruction: 0xf64a0550 │ │ │ │ vaddw.s8 q10, q8, d17 │ │ │ │ @ instruction: 0xf8d90109 │ │ │ │ @ instruction: 0xf19a0520 │ │ │ │ - stmdage r6, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r6, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff30f7a4 │ │ │ │ strtmi r4, [r0], -fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ adccs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ bicvs pc, r9, sl, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @@ -142553,52 +142553,52 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xb96c4 │ │ │ │ vhadd.s8 d29, d21, d4 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ tstpcs r0, r7, lsr pc @ p-variant is OBSOLETE │ │ │ │ tstls r0, r3, lsl #12 │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vrshr.s64 d18, d21, #64 │ │ │ │ @ instruction: 0xf64a0209 │ │ │ │ vaddw.s8 , q8, d9 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ @ instruction: 0xe76ff979 │ │ │ │ - andscs pc, r4, r5, asr #4 │ │ │ │ + andmi pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff22f7a4 │ │ │ │ strmi r9, [r3], -r0, lsl #10 │ │ │ │ eorcc pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vorr.i32 d22, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ ldrb pc, [r1, -r5, ror #18] @ │ │ │ │ tstcs fp, #0, 14 │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf8d4012f │ │ │ │ @ instruction: 0xf0a8526c │ │ │ │ - @ instruction: 0xf500fd8b │ │ │ │ + @ instruction: 0xf500fe9f │ │ │ │ strls r3, [r0, #-1706] @ 0xfffff956 │ │ │ │ @ instruction: 0xf506a805 │ │ │ │ vand d23, d21, d22 │ │ │ │ - vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q10, d0, d0[7] │ │ │ │ vcgt.s8 d16, d5, d31 │ │ │ │ - vsubl.s8 q9, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d0 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ stmib sp, {r0, r2, fp, pc}^ │ │ │ │ strbmi r8, [r1], r7, lsl #16 │ │ │ │ - bne 0xfead8008 │ │ │ │ + bcc 0xfe8d8008 │ │ │ │ beq 0xd581f8 │ │ │ │ blvc 0xfee58b14 │ │ │ │ streq pc, [r8, #-263] @ 0xfffffef9 │ │ │ │ stmdaeq r8, {r0, r1, r2, r8, ip, sp, lr, pc}^ │ │ │ │ cdp2 7, 0, cr15, cr0, cr4, {5} │ │ │ │ strcc lr, [r8, #-2] │ │ │ │ andsle r4, ip, r8, lsr #11 │ │ │ │ @@ -142622,80 +142622,80 @@ │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vrshr.s64 d18, d17, #64 │ │ │ │ @ instruction: 0xf64a0209 │ │ │ │ vaddw.s8 , q8, d21 │ │ │ │ strls r0, [r0, #-265] @ 0xfffffef7 │ │ │ │ @ instruction: 0xf904f7a5 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ strls pc, [r0, #-3757] @ 0xfffff153 │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ vrshr.s64 d19, d17, #64 │ │ │ │ strtmi r0, [r0], -r9, lsl #4 │ │ │ │ tstpne sp, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8f0f7a5 │ │ │ │ ldrsbtcc pc, [r8], r6 @ │ │ │ │ strcc pc, [r8, r4, lsl #10]! │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe76daed5 │ │ │ │ - andcs pc, r8, r5, asr #4 │ │ │ │ + andmi pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 7, 9, cr15, cr0, cr4, {5} │ │ │ │ strls r4, [r0, #-1539] @ 0xfffff9fd │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vrshr.s64 d19, d17, #64 │ │ │ │ vhsub.s8 d16, d11, d9 │ │ │ │ vaddw.s8 , q0, d13 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ @ instruction: 0xf8d6f8d3 │ │ │ │ vshr.u64 d19, d24, #61 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ vaba.s8 q15, , q1 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ @ instruction: 0xf8cdfe75 │ │ │ │ strmi r8, [r3], -r0 │ │ │ │ vabd.s16 q7, , q9 │ │ │ │ - svclt 0x0000fb4d │ │ │ │ + svclt 0x0000fc4d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf2a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - rsbvs pc, r8, lr, asr #12 │ │ │ │ + rsbeq pc, r0, pc, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ ldrbvc pc, [r8, #1284]! @ 0x504 @ │ │ │ │ - blx 0xffc57abc │ │ │ │ + stc2 0, cr15, [r2], {168} @ 0xa8 │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ blx 0xff5d97bc │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - mlaseq r4, ip, lr, lr │ │ │ │ + mlaseq r4, r4, r0, pc @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f87a5c │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf04f012f │ │ │ │ vbic.i16 q8, #8 @ 0x0008 │ │ │ │ andls r0, r0, #3227648 @ 0x314000 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldc2 0, cr15, [r8], #672 @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [ip, #672] @ 0x2a0 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ - mvncs pc, #1342177284 @ 0x50000004 │ │ │ │ + bicsmi pc, r8, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cdpcc 5, 10, cr15, cr11, cr0, {0} │ │ │ │ blvc 0x1256f00 │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ blmi 0x11d6f10 │ │ │ │ @@ -142798,27 +142798,27 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstne r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ - mlaseq r4, r8, r0, pc @ │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ + mlaseq r4, r0, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fbb9 │ │ │ │ + @ instruction: 0xf500fccd │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 2, cr3, [pc, #684] @ 0x9bd24 │ │ │ │ @ instruction: 0xf5007b0d │ │ │ │ @ instruction: 0xf8d330a8 │ │ │ │ vst4.32 {d17-d20}, [r1 :256], r8 │ │ │ │ @ instruction: 0xf8c31188 │ │ │ │ cmncs r0, #184 @ 0xb8 │ │ │ │ @@ -142828,29 +142828,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fb7f │ │ │ │ + @ instruction: 0xf500fc93 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vcgt.s8 d19, d21, d26 │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ @ instruction: 0xf500022f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr2, [pc, #976] @ 0x9becc │ │ │ │ @ instruction: 0xf8d37b0c │ │ │ │ vst4.32 {d18-d21}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf8c31288 │ │ │ │ cmncs r0, #184 @ 0xb8 │ │ │ │ @@ -142860,26 +142860,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fb3f │ │ │ │ + @ instruction: 0xf500fc53 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 1, cr3, [pc, #684] @ 0x9be18 │ │ │ │ @ instruction: 0xf5007b0e │ │ │ │ @ instruction: 0xf8d330a8 │ │ │ │ vst4.32 {d18-d21}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf8c34288 │ │ │ │ stc 0, cr2, [r1, #736] @ 0x2e0 │ │ │ │ @@ -142892,29 +142892,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500faff │ │ │ │ + @ instruction: 0xf500fc13 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9bfcc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -142928,29 +142928,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fab7 │ │ │ │ + @ instruction: 0xf500fbcb │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c05c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -142964,29 +142964,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fa6f │ │ │ │ + @ instruction: 0xf500fb83 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c0ec │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143000,29 +143000,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fa27 │ │ │ │ + @ instruction: 0xf500fb3b │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c17c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143036,29 +143036,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f9df │ │ │ │ + @ instruction: 0xf500faf3 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c20c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143072,29 +143072,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f997 │ │ │ │ + @ instruction: 0xf500faab │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c29c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143108,29 +143108,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f94f │ │ │ │ + @ instruction: 0xf500fa63 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c32c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143144,29 +143144,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r1, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf31b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f907 │ │ │ │ + @ instruction: 0xf500fa1b │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c3bc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143180,29 +143180,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f8bf │ │ │ │ + @ instruction: 0xf500f9d3 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c44c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143216,29 +143216,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r8, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf32d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f877 │ │ │ │ + @ instruction: 0xf500f98b │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c4dc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143252,29 +143252,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f82f │ │ │ │ + @ instruction: 0xf500f943 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c56c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143288,29 +143288,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r8, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf33f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500ffe7 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf0a8022f │ │ │ │ + @ instruction: 0xf500f8fb │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c5fc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0431384 │ │ │ │ @ instruction: 0xf8c20380 │ │ │ │ @@ -143324,29 +143324,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #188416 @ 0x2e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500ff9f │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf0a8022f │ │ │ │ + @ instruction: 0xf500f8b3 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vcgt.s8 d19, d21, d26 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf500012f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr1, [pc, #976] @ 0x9c68c │ │ │ │ @ instruction: 0xf8d37b1e │ │ │ │ vst4.32 {d17-d20}, [r1 :256], r8 │ │ │ │ @ instruction: 0xf8c31142 │ │ │ │ stc 0, cr1, [r0, #736] @ 0x2e0 │ │ │ │ @@ -143376,29 +143376,29 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #352256 @ 0x56000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500ff37 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf0a8022f │ │ │ │ + @ instruction: 0xf500f84b │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c75c │ │ │ │ @ instruction: 0xf8d17b2c │ │ │ │ @ instruction: 0xf04330b8 │ │ │ │ @ instruction: 0xf0437389 │ │ │ │ @ instruction: 0xf8c10310 │ │ │ │ @@ -143466,29 +143466,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11221011 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf36c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500fe7f │ │ │ │ + @ instruction: 0xf500ff93 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vbic.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ @ instruction: 0xf04f35f4 │ │ │ │ @ instruction: 0xf2c80c10 │ │ │ │ ldc 12, cr0, [pc, #840] @ 0x9c84c │ │ │ │ @ instruction: 0xf8d17b2e │ │ │ │ b 0x11687ec │ │ │ │ @@ -143560,29 +143560,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231121 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r1, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500fdbf │ │ │ │ + @ instruction: 0xf500fed3 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vqdmlal.s , d0, d0[1] │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9ca4c │ │ │ │ @ instruction: 0xf8d17b30 │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0430350 │ │ │ │ @ instruction: 0xf8c10318 │ │ │ │ @@ -143656,29 +143656,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf39c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500fcff │ │ │ │ + @ instruction: 0xf500fe13 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vqdmlal.s , d0, d0[1] │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9cbcc │ │ │ │ @ instruction: 0xf8d17b30 │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0430350 │ │ │ │ @ instruction: 0xf8c10308 │ │ │ │ @@ -143752,32 +143752,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, sp, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r7, cr6 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0a70400 │ │ │ │ - @ instruction: 0xf500fc39 │ │ │ │ + @ instruction: 0xf500fd4d │ │ │ │ @ instruction: 0xf50033a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ strmi r0, [r4], -pc, lsr #4 │ │ │ │ blvc 0xdd8000 │ │ │ │ ldrbcs pc, [r4, #2243]! @ 0x8c3 @ │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ ldrsbtcs pc, [r8], r1 @ │ │ │ │ subne pc, r2, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @@ -143800,19 +143800,19 @@ │ │ │ │ ldrcs pc, [r8, -r3, asr #17]! │ │ │ │ @ instruction: 0x2660f8d3 │ │ │ │ andcs pc, pc, #34 @ 0x22 │ │ │ │ rscseq pc, r0, #34 @ 0x22 │ │ │ │ andcs pc, r1, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ strbtcs pc, [r0], -r3, asr #17 @ │ │ │ │ - vqsub.s8 q1, q6, q5 │ │ │ │ - andcs lr, r0, #1016 @ 0x3f8 │ │ │ │ + vqsub.s8 q1, , q5 │ │ │ │ + andcs lr, r0, #360448 @ 0x58000 │ │ │ │ stmdbge r2, {r5, r9, sl, lr} │ │ │ │ ldcleq 0, cr15, [ip], #316 @ 0x13c │ │ │ │ - msrvs CPSR_, #68, 12 @ 0x4400000 │ │ │ │ + tstpeq r8, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ andspl pc, r1, sp, lsl #17 │ │ │ │ vcgt.s8 d25, d0, d2 │ │ │ │ vshl.s8 d22, d15, d0 │ │ │ │ @ instruction: 0xf8cd4324 │ │ │ │ movwls ip, #57372 @ 0xe01c │ │ │ │ andmi pc, ip, sp, lsr #17 │ │ │ │ @@ -143822,34 +143822,34 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, sp, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 d11, d14, d16 │ │ │ │ - svclt 0x0000fa21 │ │ │ │ + svclt 0x0000fb21 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #339968 @ 0x53000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, #1048576 @ 0x100000 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf0a72510 │ │ │ │ - @ instruction: 0xf500fba3 │ │ │ │ + @ instruction: 0xf500fcb7 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 4, cr3, [pc, #684] @ 0x9cd50 │ │ │ │ @ instruction: 0xf5007b2e │ │ │ │ ldc 14, cr3, [pc, #672] @ 0x9cd4c │ │ │ │ @ instruction: 0xf8d36b2e │ │ │ │ @ instruction: 0xf50e20b8 │ │ │ │ stmdbmi r6, {r2, r3, r6, r7, sl, fp, sp, lr}^ │ │ │ │ @@ -143916,56 +143916,56 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01200000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ - ldrshteq pc, [r4], -r8 @ │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ + ldrshteq pc, [r4], -r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf6424605 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xffcd8e9c │ │ │ │ + stc2 0, cr15, [r4], {167} @ 0xa7 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ @ instruction: 0x33abf504 │ │ │ │ ldmib r1, {r0, r1, r2, r8, sp, pc}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ andlt r0, r3, r8, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1c48e58 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ @ instruction: 0xf2c40890 │ │ │ │ andls r1, r0, #196608 @ 0x30000 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfef58f08 │ │ │ │ + blx 0xff458f0a │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ - cmppcc ip, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + cmpppl r4, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strtcc pc, [fp], #1280 @ 0x500 │ │ │ │ blvc 0x11182fc │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ vbic.i32 q9, #134217728 @ 0x08000000 │ │ │ │ @@ -144056,32 +144056,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r0, r0, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01230000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r2, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ - eorseq pc, r4, r8, lsl r2 @ │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ + eorseq pc, r4, r0, lsl r4 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f8902c │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128] │ │ │ │ vmul.f d21, d4, d3[0] │ │ │ │ andls r1, r0, #49152 @ 0xc000 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf9d0f0a7 │ │ │ │ + blx 0xff9d90dc │ │ │ │ strtcc pc, [r8], #1280 @ 0x500 │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ - msrcc SPSR_fs, #1342177284 @ 0x50000004 │ │ │ │ + msrpl SPSR_s, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strcc pc, [fp, #1280]! @ 0x500 │ │ │ │ ldrbcc pc, [r4, #2244]! @ 0x8c4 @ │ │ │ │ stclvs 5, cr15, [ip], {4} │ │ │ │ blvc 0x12984dc │ │ │ │ ldmdaeq r8!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmiaeq r5, {r6, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @@ -144184,32 +144184,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ beq 0x9d00c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ - eorseq pc, r4, r8, ror r5 @ │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ + eorseq pc, r4, r0, ror r7 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f09230 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ vmvn.i16 q8, #17664 @ 0x4500 │ │ │ │ andls r1, r0, #8192 @ 0x2000 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf8ccf0a7 │ │ │ │ + @ instruction: 0xf9e0f0a7 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ - cmnpcc ip, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + cmnppl r4, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cdpcc 5, 10, cr15, cr11, cr0, {0} │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ blvc 0x11986e4 │ │ │ │ ldmdbeq r8!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmibeq r5, {r6, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @@ -144310,30 +144310,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstne r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ - mlaseq r4, r8, r0, pc @ │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ + mlaseq r4, r0, r2, pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0xfe189434 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ strbcs r0, [r3], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ vhsub.s8 d16, d0, d31 │ │ │ │ vmlsl.s8 q9, d1, d18 │ │ │ │ - @ instruction: 0xf0a60a11 │ │ │ │ - @ instruction: 0xf500ffcb │ │ │ │ + @ instruction: 0xf0a70a11 │ │ │ │ + @ instruction: 0xf500f8df │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 14, cr3, [pc, #684] @ 0x9d500 │ │ │ │ @ instruction: 0xf5007b4e │ │ │ │ @ instruction: 0xf50535a8 │ │ │ │ ldc 12, cr6, [pc, #816] @ 0x9d590 │ │ │ │ @ instruction: 0xf8d36b4d │ │ │ │ vqadd.s8 d18, d17, d28 │ │ │ │ @@ -144445,16 +144445,16 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbeq r0, {r0, r1} │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ - eorseq pc, r4, r8, lsr r6 @ │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ + eorseq pc, r4, r0, lsr r8 @ │ │ │ │ @ instruction: 0x33a8f500 │ │ │ │ tstcs pc, r0, lsl r5 @ │ │ │ │ mvnseq pc, r0, asr #5 │ │ │ │ stcpl 4, cr15, [r9], {79} @ 0x4f │ │ │ │ stcne 2, cr15, [r1], {193} @ 0xc1 │ │ │ │ smmlsmi r8, r3, r8, pc @ │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ @@ -144529,23 +144529,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf4778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #516096 @ 0x7e000 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0a6022f │ │ │ │ - @ instruction: 0xf500fe23 │ │ │ │ + @ instruction: 0xf500ff37 │ │ │ │ @ instruction: 0xf50034a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c43eab │ │ │ │ @ instruction: 0xf50435f4 │ │ │ │ ldc 3, cr6, [pc, #816] @ 0x9d8e8 │ │ │ │ @ instruction: 0xf5007b45 │ │ │ │ @ instruction: 0xf8d23cac │ │ │ │ @ instruction: 0xf8d210bc │ │ │ │ @@ -144652,15 +144652,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r1, r1, r1, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrsmi r3, (UNDEF: 1) │ │ │ │ andeq r0, r0, r0 │ │ │ │ beq 0x89d804 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #1 │ │ │ │ + eorseq pc, r4, r4, lsl #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf498c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @@ -150453,15 +150453,15 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 0, APSR_nzcv, cr6, cr1, {5} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ vadd.i8 d19, d0, d1 │ │ │ │ - vrsra.s64 q9, q12, #64 │ │ │ │ + vrsra.s64 q10, q8, #64 │ │ │ │ addlt r0, r7, r5, lsr r3 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ eormi pc, r0, r3, asr r8 @ │ │ │ │ cdp2 7, 1, cr15, cr4, cr12, {5} │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r1, {r0, r2, ip, pc} │ │ │ │ @@ -150479,15 +150479,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - mvnscs pc, #64, 4 │ │ │ │ + mvnsmi pc, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f4b0 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdavs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [lr, #688] @ 0x2b0 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150506,15 +150506,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - mvnscs pc, #64, 4 │ │ │ │ + mvnsmi pc, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f51c │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [r8, #688]! @ 0x2b0 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150533,15 +150533,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - mvnscs pc, #64, 4 │ │ │ │ + mvnsmi pc, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f588 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdbvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [r2, #-688]! @ 0xfffffd50 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150684,15 +150684,15 @@ │ │ │ │ strtmi r4, [r6], ip, lsr #13 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ @ instruction: 0xf8cd9b07 │ │ │ │ @ instruction: 0xf8cdc010 │ │ │ │ pop {r2, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c44070 │ │ │ │ svclt 0x0000bc55 │ │ │ │ - eorseq r0, r5, r8, lsl r3 │ │ │ │ + eorseq r0, r5, r0, lsl r5 │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #26 │ │ │ │ addsmi r4, sp, #24117248 @ 0x1700000 │ │ │ │ b 0x1489e04 │ │ │ │ blls 0x242978 │ │ │ │ bl 0x1d8a610 │ │ │ │ ble 0x3e6624 │ │ │ │ @@ -150703,15 +150703,15 @@ │ │ │ │ strls r4, [r7], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r6], #-784 @ 0xfffffcf0 │ │ │ │ strls r4, [r5], #-1555 @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c540f0 │ │ │ │ svclt 0x0000bcbd │ │ │ │ - eorseq r0, r5, r8, lsl #7 │ │ │ │ + eorseq r0, r5, r0, lsl #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3b5070 │ │ │ │ bls 0x2e2634 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ adcsmi r9, r4, #9216 @ 0x2400 │ │ │ │ @@ -150725,15 +150725,15 @@ │ │ │ │ @ instruction: 0xf7c441f0 │ │ │ │ ldc 12, cr11, [pc, #52] @ 0xa3698 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ pop {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf7c541f0 │ │ │ │ svclt 0x0000bf0d │ │ │ │ ... │ │ │ │ - ldrshteq r0, [r5], -r8 │ │ │ │ + ldrshteq r0, [r5], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x2b3898 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ svcls 0x000917dc │ │ │ │ svclt 0x000842b4 │ │ │ │ andle r4, sp, fp, lsr #5 │ │ │ │ @@ -150744,15 +150744,15 @@ │ │ │ │ strls lr, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ bllt 0xff9615c8 │ │ │ │ smladls r6, r3, r6, r4 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c541f0 │ │ │ │ svclt 0x0000bc69 │ │ │ │ - eorseq r0, r5, r8, ror #8 │ │ │ │ + eorseq r0, r5, r0, ror #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3cb2fc │ │ │ │ ldmib sp, {sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0x149c6fc │ │ │ │ adcmi r7, r3, #236, 6 @ 0xb0000003 │ │ │ │ ldrbmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ @@ -150766,35 +150766,35 @@ │ │ │ │ @ instruction: 0xf7c443f0 │ │ │ │ @ instruction: 0xf11ebbb9 │ │ │ │ movwls r3, #29695 @ 0x73ff │ │ │ │ ldrbtcc pc, [pc], #324 @ 0xa3714 @ │ │ │ │ pop {r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf7c643f0 │ │ │ │ svclt 0x0000bf49 │ │ │ │ - ldrsbteq r0, [r5], -r8 │ │ │ │ + ldrsbteq r0, [r5], -r0 │ │ │ │ @ instruction: 0xf04f4b06 │ │ │ │ blx 0x3a679e │ │ │ │ strmi r3, [r8], -r0, lsl #24 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf7c4c008 │ │ │ │ svclt 0x0000bb9f │ │ │ │ - eorseq r0, r5, r8, asr #10 │ │ │ │ + eorseq r0, r5, r0, asr #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x120f9e0 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ strvs lr, [r8, #-2525]! @ 0xfffff623 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb r0, {r1, r2, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0x16dff8c │ │ │ │ blmi 0x102bf98 │ │ │ │ movwls r4, #37026 @ 0x90a2 │ │ │ │ tstls r0, #1610612745 @ 0x60000009 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ tsteq r1, r5, ror fp │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ @@ -150848,29 +150848,29 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stcls 6, cr4, [fp], #-128 @ 0xffffff80 │ │ │ │ ldrtmi r9, [sl], -sl, lsr #22 │ │ │ │ strls r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ blx 0xfe76177a │ │ │ │ vabd.s16 q7, , q10 │ │ │ │ - svclt 0x0000fb13 │ │ │ │ + svclt 0x0000fc13 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r0, [r5], -r8 │ │ │ │ + ldrhteq r0, [r5], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x110fb10 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ strtpl lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmia r8!, {r1, r2, r9, ip, sp, lr, pc} │ │ │ │ + stmib r0, {r1, r2, r9, ip, sp, lr, pc}^ │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -150920,72 +150920,72 @@ │ │ │ │ stcge 4, cr9, [r4], {1} │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ strmi pc, [r8], #-2818 @ 0xfffff4fe │ │ │ │ strls r9, [r2], #-2602 @ 0xfffff5d6 │ │ │ │ blx 0x1fe1894 │ │ │ │ vaba.s16 q7, , │ │ │ │ - svclt 0x0000fa83 │ │ │ │ + svclt 0x0000fb83 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r5, r0, asr #11 │ │ │ │ + ldrhteq r0, [r5], -r8 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5212 │ │ │ │ blls 0x1949e4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 6, cr15, cr12, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, asr #11 │ │ │ │ + eorseq r0, r5, r0, asr #15 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b523a │ │ │ │ blls 0x194a0c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 5, cr15, cr8, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, lsr r6 │ │ │ │ + eorseq r0, r5, r0, lsr r8 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5262 │ │ │ │ blls 0x194a34 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 4, cr15, cr4, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, lsr #13 │ │ │ │ + eorseq r0, r5, r0, lsr #17 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b528a │ │ │ │ blls 0x194a5c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 3, cr15, cr0, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, lsl r7 │ │ │ │ + eorseq r0, r5, r0, lsl r9 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b52b2 │ │ │ │ blls 0x194a84 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 1, cr15, cr12, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, lsl #15 │ │ │ │ + eorseq r0, r5, r0, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfac64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + ldclmi 2, cr15, [r0], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cfc88 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4500 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -150996,15 +150996,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfacb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + ldclmi 2, cr15, [r0], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cfcd4 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4510 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151018,15 +151018,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfacfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x235350 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mvnscs pc, #64, 4 │ │ │ │ + mvnsmi pc, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151041,15 +151041,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfad58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x2353ac │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mvnscs pc, #64, 4 │ │ │ │ + mvnsmi pc, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151064,15 +151064,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfadb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x235408 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mvnscs pc, #64, 4 │ │ │ │ + mvnsmi pc, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151087,15 +151087,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfae10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x235464 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mvnscs pc, #64, 4 │ │ │ │ + mvnsmi pc, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151105,41 +151105,41 @@ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d0, d1 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 q10, q8, #64 │ │ │ │ ldrlt r0, [r0], #-565 @ 0xfffffdcb │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ stmdblt r0!, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d0, d1 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 q10, q8, #64 │ │ │ │ ldrlt r0, [r0], #-565 @ 0xfffffdcb │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ stmdblt r6, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d0, d1 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 q10, q8, #64 │ │ │ │ ldrlt r0, [r0], #-565 @ 0xfffffdcb │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -151188,15 +151188,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ cdp2 7, 0, cr15, cr6, cr4, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r5, r8, lsl #17 │ │ │ │ + eorseq r0, r5, r0, lsl #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -151241,15 +151241,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldc2 7, cr15, [ip, #784] @ 0x310 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrshteq r0, [r5], -r8 │ │ │ │ + ldrshteq r0, [r5], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfb098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xffa4f7ab │ │ │ │ @@ -151279,15 +151279,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldc2l 7, cr15, [r0, #-784] @ 0xfffffcf0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r5, r8, ror #18 │ │ │ │ + eorseq r0, r5, r0, ror #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -151332,60 +151332,60 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ stc2l 7, cr15, [r6], #784 @ 0x310 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrsbteq r0, [r5], -r8 │ │ │ │ + ldrsbteq r0, [r5], -r0 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b587a │ │ │ │ blls 0x19504c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xee1f30 │ │ │ │ - eorseq r0, r5, r8, asr #20 │ │ │ │ + eorseq r0, r5, r0, asr #24 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b58a2 │ │ │ │ blls 0x195074 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0x9e1f58 │ │ │ │ - ldrhteq r0, [r5], -r8 │ │ │ │ + ldrhteq r0, [r5], -r0 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b58ca │ │ │ │ blls 0x19509c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0x4e1f80 │ │ │ │ - eorseq r0, r5, r8, lsr #22 │ │ │ │ + eorseq r0, r5, r0, lsr #26 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b58f2 │ │ │ │ blls 0x1950c4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0xfffe1fa8 │ │ │ │ - mlaseq r5, r8, fp, r0 │ │ │ │ + mlaseq r5, r0, sp, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + ldclmi 2, cr15, [r0], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d02c8 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4910 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151396,15 +151396,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + ldclmi 2, cr15, [r0], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d0314 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4920 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151415,15 +151415,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + ldclmi 2, cr15, [r0], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d0360 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4930 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151434,15 +151434,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + ldclmi 2, cr15, [r0], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d03ac │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4940 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151453,15 +151453,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + ldclmi 2, cr15, [r0], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d03f8 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4950 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151477,159 +151477,159 @@ │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5a96 │ │ │ │ blls 0x195268 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0xb6214c │ │ │ │ - eorseq r0, r5, r8, asr ip │ │ │ │ + eorseq r0, r5, r0, asr lr │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5abe │ │ │ │ blls 0x195290 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x662174 │ │ │ │ - eorseq r0, r5, ip, lsr #25 │ │ │ │ + eorseq r0, r5, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad306 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r8!, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r5, asr #4 │ │ │ │ + andsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1025e │ │ │ │ - svclt 0x0000fe15 │ │ │ │ - eorseq r0, r5, r0, lsl #26 │ │ │ │ - eorseq r0, r5, r0, lsl sp │ │ │ │ + svclt 0x0000ff2d │ │ │ │ + ldrshteq r0, [r5], -r8 │ │ │ │ + eorseq r0, r5, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad362 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmiblt sl, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r5, asr #4 │ │ │ │ + andsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e102a6 │ │ │ │ - svclt 0x0000fde7 │ │ │ │ - eorseq r0, r5, r0, lsl #27 │ │ │ │ - mlaseq r5, r0, sp, r0 │ │ │ │ + svclt 0x0000feff │ │ │ │ + eorseq r0, r5, r8, ror pc │ │ │ │ + eorseq r0, r5, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad3be │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt ip, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r5, asr #4 │ │ │ │ + andsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e102ee │ │ │ │ - svclt 0x0000fdb9 │ │ │ │ - eorseq r0, r5, r0, lsl #28 │ │ │ │ - eorseq r0, r5, r0, lsl lr │ │ │ │ + svclt 0x0000fed1 │ │ │ │ + ldrshteq r0, [r5], -r8 │ │ │ │ + eorseq r1, r5, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad41a │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmdblt lr!, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r5, asr #4 │ │ │ │ + andsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11236 │ │ │ │ - svclt 0x0000fd8b │ │ │ │ - eorseq r0, r5, r4, ror #28 │ │ │ │ - eorseq r0, r5, r4, ror lr │ │ │ │ + svclt 0x0000fea3 │ │ │ │ + eorseq r1, r5, ip, asr r0 │ │ │ │ + eorseq r1, r5, ip, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb006 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [sl, #-780] @ 0xfffffcf4 │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r5, asr #4 │ │ │ │ + andsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11245 │ │ │ │ - svclt 0x0000fd61 │ │ │ │ - eorseq r0, r5, r8, asr #29 │ │ │ │ - ldrsbteq r0, [r5], -r8 │ │ │ │ + svclt 0x0000fe79 │ │ │ │ + eorseq r1, r5, r0, asr #1 │ │ │ │ + ldrsbteq r1, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb05a │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 7, cr15, [r0], #780 @ 0x30c │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r5, asr #4 │ │ │ │ + andsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11259 │ │ │ │ - svclt 0x0000fd37 │ │ │ │ - eorseq r0, r5, ip, lsr #30 │ │ │ │ - eorseq r0, r5, ip, lsr pc │ │ │ │ + svclt 0x0000fe4f │ │ │ │ + eorseq r1, r5, r4, lsr #2 │ │ │ │ + eorseq r1, r5, r4, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfb688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -151639,22 +151639,22 @@ │ │ │ │ blls 0x1d44bc │ │ │ │ ldc2 7, cr15, [r8], {194} @ 0xc2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvc pc, ip, r5, asr #4 │ │ │ │ + eorne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1e16216 │ │ │ │ - svclt 0x0000fd03 │ │ │ │ - mlaseq r5, r0, pc, r0 @ │ │ │ │ + svclt 0x0000fe1b │ │ │ │ + eorseq r1, r5, r8, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfb6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -151664,46 +151664,46 @@ │ │ │ │ blls 0x1d4520 │ │ │ │ blx 0xffa6241e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvc pc, ip, r5, asr #4 │ │ │ │ + eorne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11268 │ │ │ │ - svclt 0x0000fcd1 │ │ │ │ - eorseq r0, r5, r0, lsr #31 │ │ │ │ + svclt 0x0000fde9 │ │ │ │ + mlaseq r5, r8, r1, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r0, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stc 4, cr3, [sp, #8] │ │ │ │ @ instruction: 0xf7c67b00 │ │ │ │ ldrdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmla.f32 d27, d5, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ - vrhadd.s8 d16, d5, d31 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + @ instruction: 0xf645bd10 │ │ │ │ + vsra.s64 q8, q12, #64 │ │ │ │ + @ instruction: 0xf645012f │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ blmi 0x1a4650 │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 1, cr15, [r4], #900 @ 0x384 │ │ │ │ + ldc2 1, cr15, [ip, #900]! @ 0x384 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r0, [r5], -r0 │ │ │ │ + eorseq r1, r5, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blls 0x23602c │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ ldc 1, cr13, [pc, #116] @ 0xa4638 │ │ │ │ @@ -151718,23 +151718,23 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46084614 │ │ │ │ stcmi 6, cr4, [fp], {33} @ 0x21 │ │ │ │ strls r4, [r6], #-1634 @ 0xfffff99e │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c34010 │ │ │ │ andcs fp, r0, pc, lsl ip │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 7, cr15, cr4, cr9, {5} │ │ │ │ + @ instruction: 0xff88f1a9 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r0, r5, r0, asr #31 │ │ │ │ - ldrsbteq r0, [r5], -ip │ │ │ │ + ldrhteq r1, [r5], -r8 │ │ │ │ + ldrsbteq r1, [r5], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, lr, lsl #13 │ │ │ │ blls 0x22e640 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -151752,107 +151752,107 @@ │ │ │ │ @ instruction: 0x46724611 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0x4c0cfb0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c34010 │ │ │ │ ldrdcs fp, [r0], -fp @ │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 3, cr15, cr0, cr9, {5} │ │ │ │ + @ instruction: 0xff44f1a9 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r0, r5, ip, ror #31 │ │ │ │ - eorseq r1, r5, r4, lsr #32 │ │ │ │ + eorseq r1, r5, r4, ror #3 │ │ │ │ + eorseq r1, r5, ip, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb2da │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xfece25e8 │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r5, asr #4 │ │ │ │ + andsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e112cf │ │ │ │ - svclt 0x0000fbf7 │ │ │ │ - eorseq r1, r5, r4, lsr r0 │ │ │ │ - eorseq r1, r5, r4, asr #32 │ │ │ │ + svclt 0x0000fd0f │ │ │ │ + eorseq r1, r5, ip, lsr #4 │ │ │ │ + eorseq r1, r5, ip, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb32e │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xfe26263c │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r5, asr #4 │ │ │ │ + andsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1220a │ │ │ │ - svclt 0x0000fbcd │ │ │ │ - mlaseq r5, r8, r0, r1 │ │ │ │ - eorseq r1, r5, r8, lsr #1 │ │ │ │ + svclt 0x0000fce5 │ │ │ │ + mlaseq r5, r0, r2, r1 │ │ │ │ + eorseq r1, r5, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb382 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0x17e2690 │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r5, asr #4 │ │ │ │ + andsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1224e │ │ │ │ - svclt 0x0000fba3 │ │ │ │ - ldrshteq r1, [r5], -ip │ │ │ │ - eorseq r1, r5, ip, lsl #2 │ │ │ │ + svclt 0x0000fcbb │ │ │ │ + ldrshteq r1, [r5], -r4 │ │ │ │ + eorseq r1, r5, r4, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb9b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb3d6 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xd626e4 │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r5, asr #4 │ │ │ │ + andsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e12289 │ │ │ │ - svclt 0x0000fb79 │ │ │ │ - eorseq r1, r5, r0, ror #2 │ │ │ │ - eorseq r1, r5, r0, ror r1 │ │ │ │ + svclt 0x0000fc91 │ │ │ │ + eorseq r1, r5, r8, asr r3 │ │ │ │ + eorseq r1, r5, r8, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfba04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -151906,22 +151906,22 @@ │ │ │ │ blls 0x1a78fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ blx 0xe27e8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvc pc, ip, r5, asr #4 │ │ │ │ + eorsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1229e │ │ │ │ - svclt 0x0000faed │ │ │ │ - eorseq r1, r5, r4, asr #3 │ │ │ │ + svclt 0x0000fc05 │ │ │ │ + ldrhteq r1, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfbb18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstle r7, r2, lsl #16 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ @@ -151931,22 +151931,22 @@ │ │ │ │ blls 0x1a7960 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf9cef7c2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvc pc, ip, r5, asr #4 │ │ │ │ + eorsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e122a6 │ │ │ │ - svclt 0x0000fabb │ │ │ │ - ldrsbteq r1, [r5], -r4 │ │ │ │ + svclt 0x0000fbd3 │ │ │ │ + eorseq r1, r5, ip, asr #7 │ │ │ │ svceq 0x0001f011 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ rscscs fp, pc, #20, 30 @ 0x50 │ │ │ │ streq r2, [fp, r0, lsl #4] │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ smlsldxeq r4, fp, pc, r2 @ │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @@ -152014,22 +152014,22 @@ │ │ │ │ stmibvs r2, {r2, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r2, r3, r4, r5, r6, r7, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - orrcc pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnppl r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvc pc, r8, r5, asr #4 │ │ │ │ + rsbne pc, r0, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x561244 │ │ │ │ + blx 0xb61246 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebfbcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x4603c058 │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0x4608d017 │ │ │ │ @@ -152040,22 +152040,22 @@ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andeq lr, ip, #164864 @ 0x28400 │ │ │ │ pop {r0, r3, r4, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf7b04008 │ │ │ │ pop {r0, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7b04008 │ │ │ │ - vmul.i8 , , │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - vrhadd.s8 d16, d5, d31 │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + @ instruction: 0xf645b971 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf645012f │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ blmi 0x124bd8 │ │ │ │ andne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf9e0f1e1 │ │ │ │ - mlaseq r5, r8, r3, r1 │ │ │ │ + blx 0xffee12a8 │ │ │ │ + mlaseq r5, r0, r5, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfbd30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ umulllt r2, r5, r6, r3 │ │ │ │ tstls r3, ip, lsl r8 │ │ │ │ @@ -153697,20 +153697,20 @@ │ │ │ │ rscpl pc, ip, r4, lsl #17 │ │ │ │ svceq 0x002be789 │ │ │ │ ldr r6, [r9, -r3, lsr #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfd6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + @ instruction: 0xf6452000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x1269b4 │ │ │ │ strdls r2, [r0], -sp │ │ │ │ - cdp2 1, 15, cr15, cr14, cr7, {5} │ │ │ │ - eorseq r1, r5, ip, lsr #7 │ │ │ │ + @ instruction: 0xf812f1a8 │ │ │ │ + eorseq r1, r5, r4, lsr #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfd70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ ldmdale r1!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ @@ -154032,463 +154032,521 @@ │ │ │ │ strmi r0, [r3], #-0 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ stmiblt ip, {r1, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq r9, r7, r8, ror r1 │ │ │ │ beq 0xfe393e20 │ │ │ │ cdpne 3, 8, cr15, cr1, cr1, {6} │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #1 │ │ │ │ stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ andsgt pc, r4, r0, asr #17 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - @ instruction: 0xf8c05200 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - tstvs r3, r3, lsl #2 │ │ │ │ - smlabtcs r0, r0, r9, lr │ │ │ │ + stccs 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + vaddw.u8 q11, , d3 │ │ │ │ + @ instruction: 0xf8c05300 │ │ │ │ + vaddl.u8 q14, d1, d4 │ │ │ │ + andvs r4, r3, r3, lsl #2 │ │ │ │ + andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ vsubl.u8 q9, d1, d1 │ │ │ │ bl 0x132e7c │ │ │ │ subseq r0, fp, ip, asr #4 │ │ │ │ stmib r0, {r0, r7, sp, lr}^ │ │ │ │ andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmlsl.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0031c81 │ │ │ │ + andcs r0, r1, #28, 6 @ 0x70000000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ - beq 0xfe36f294 │ │ │ │ - subeq lr, ip, #2048 @ 0x800 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - @ instruction: 0xf0034242 │ │ │ │ - vorr.i32 d16, #39936 @ 0x00009c00 │ │ │ │ - movwmi r1, #45441 @ 0xb181 │ │ │ │ - addvs r0, r3, r2, asr r0 │ │ │ │ - andcs r6, r0, r2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1868ee8 │ │ │ │ - bleq 0xff365cc4 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + bl 0x13ecb0 │ │ │ │ + subvs r0, r2, ip, asr #4 │ │ │ │ + andvs r0, r1, r9, asr #32 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + blx 0x1868eec │ │ │ │ + bleq 0xff365cc8 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ cmnpmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u , d17, d3[2] │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - tstvs r2, r3, lsl #24 │ │ │ │ + vmlal.u , d17, d0[0] │ │ │ │ + addvs r2, r2, r3, lsl #24 │ │ │ │ vshr.u64 d16, d11, #63 │ │ │ │ - @ instruction: 0xf8c052c0 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - orrvs r2, r3, r3, lsl #2 │ │ │ │ - smlalbbvs r6, r1, r2, r0 │ │ │ │ + @ instruction: 0xf8c04203 │ │ │ │ + vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ + orrvs r3, r3, r3, lsl #2 │ │ │ │ + smlabtcs r3, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ + stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ + movwgt lr, #27072 @ 0x69c0 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ @ instruction: 0x2c02e9c0 │ │ │ │ - @ instruction: 0xf00161c3 │ │ │ │ - stmib r0, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ - @ instruction: 0xf8c02300 │ │ │ │ - vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mcrrcs 3, 12, pc, r0, cr1 @ │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + stmib r0, {r0, r9, sp}^ │ │ │ │ + vsubw.u8 q14, , d2 │ │ │ │ vmull.u8 , d1, d3 │ │ │ │ - @ instruction: 0xf8c01101 │ │ │ │ - orrvs ip, r1, r0, lsl r0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - vmlal.u , d17, d2[2] │ │ │ │ - @ instruction: 0xf04f4303 │ │ │ │ - cmpvs r2, r1, lsl #24 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - @ instruction: 0xf8c02340 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - smlabbvs r2, r0, r1, r2 │ │ │ │ - andvs r6, r1, r3, lsl #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + @ instruction: 0xf8c02380 │ │ │ │ + sbclt ip, r9, #16 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ - b 0x11675c4 │ │ │ │ + b 0x11675c0 │ │ │ │ vst2.8 {d0-d3}, [r2], ip │ │ │ │ subsmi r1, sl, r0, lsl #4 │ │ │ │ vst1.16 {d0-d3}, [r3], fp │ │ │ │ vcgt.u8 d16, d17, d0 │ │ │ │ subsmi r6, r3, r0, lsl #3 │ │ │ │ bicpl lr, r1, #339968 @ 0x53000 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xfe393fd0 │ │ │ │ + beq 0xfe393fcc │ │ │ │ stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ andsgt pc, r4, r0, asr #17 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - orrne pc, r1, r1, asr #7 │ │ │ │ - movwmi r2, #45569 @ 0xb201 │ │ │ │ - @ instruction: 0xf8c06002 │ │ │ │ - andcs lr, r0, #12 │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - subvs r6, r2, r3, lsl #2 │ │ │ │ + stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + @ instruction: 0xf04f2200 │ │ │ │ + b 0x116a3e8 │ │ │ │ + subvs r0, r2, ip, lsl #6 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + and pc, r0, r0, asr #17 │ │ │ │ + tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ + stmib r0, {r1, r7, sp, lr}^ │ │ │ │ + andcs r1, r0, r3, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + stccs 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + @ instruction: 0xf8c06043 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + addvs r5, r2, r0, lsl #6 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + tstvs r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - @ instruction: 0x2c00e9c0 │ │ │ │ + svclt 0x00004770 │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - smlabtcs r3, r1, r3, pc @ │ │ │ │ - stmib r0, {r1, r8, sp, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #2 │ │ │ │ + mrsvs r2, LR_svc │ │ │ │ + andsgt pc, r4, r0, asr #17 │ │ │ │ + subpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + stclpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + andcs r4, r1, #-1073741824 @ 0xc0000000 │ │ │ │ + stmib r0, {r0, r1, r6, r7, r8, sp, lr}^ │ │ │ │ + andvs ip, r2, r2, lsl #2 │ │ │ │ + andcs r6, r0, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwcs fp, #1280 @ 0x500 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - smlabbvs r2, r3, r1, r6 │ │ │ │ andeq pc, pc, #1 │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - @ instruction: 0xf8c053c0 │ │ │ │ - vaddl.u8 q15, d1, d12 │ │ │ │ - @ instruction: 0xf8c05140 │ │ │ │ - mrsvs ip, (UNDEF: 66) │ │ │ │ - movwne lr, #6592 @ 0x19c0 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + cmpvs r2, r3, lsl #24 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + movwcc lr, #2496 @ 0x9c0 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + movwcc lr, #27072 @ 0x69c0 │ │ │ │ + smlabtcs r2, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - vsubw.u8 q9, , d0 │ │ │ │ - @ instruction: 0xf0013c03 │ │ │ │ - @ instruction: 0xf8c0020f │ │ │ │ - orrvs ip, r3, r0, lsl r0 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - @ instruction: 0xf8c051c0 │ │ │ │ - cmpvs r2, ip │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + svclt 0x00004770 │ │ │ │ stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ mvnseq pc, #3 │ │ │ │ andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ vaddw.u8 q11, , d2 │ │ │ │ - @ instruction: 0xf8c04203 │ │ │ │ - sbcvs lr, r2, r0 │ │ │ │ + @ instruction: 0xf8c05240 │ │ │ │ + subvs lr, r2, r0 │ │ │ │ sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ vmla.f q11, , d3[0] │ │ │ │ - stmib r0, {r6, r8, ip, lr}^ │ │ │ │ - andcs r1, r0, r1, lsl #4 │ │ │ │ + stmib r0, {r0, r1, r8, lr}^ │ │ │ │ + andcs r2, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ mvnseq pc, #3 │ │ │ │ cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ vsubl.u8 q9, d1, d0 │ │ │ │ - @ instruction: 0xf8c04c03 │ │ │ │ + @ instruction: 0xf8c05cc0 │ │ │ │ vmov.i32 d30, #144 @ 0x00000090 │ │ │ │ - smlalbtvs r5, r3, r0, r1 │ │ │ │ - @ instruction: 0x1c02e9c0 │ │ │ │ + cmpvs r3, r3, lsl #2 │ │ │ │ + smlabtgt r2, r0, r9, lr │ │ │ │ andcs lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - blx 0x1869158 │ │ │ │ - @ instruction: 0xf403fc81 │ │ │ │ - bleq 0xff33fcb4 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - ldrlt r4, [r0, #-90] @ 0xffffffa6 │ │ │ │ - b 0x14938b0 │ │ │ │ - vmov.i32 d18, #37631 @ 0x000092ff │ │ │ │ - @ instruction: 0xf1bc4e03 │ │ │ │ - stmdale r3!, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - ldrne r0, [ip], -r4, lsl #4 │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - sbcvs r2, r3, r0, lsl #4 │ │ │ │ - movwpl pc, #961 @ 0x3c1 @ │ │ │ │ - and pc, r4, r0, asr #17 │ │ │ │ + blx 0x186914c │ │ │ │ + @ instruction: 0xf402fc81 │ │ │ │ + bleq 0xff37f8ac │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movwvs pc, #1027 @ 0x403 @ │ │ │ │ + ldrlt r4, [r0, #-83] @ 0xffffffad │ │ │ │ + vrshr.u64 , q1, #63 │ │ │ │ + vmull.p8 , d1, d0 │ │ │ │ + @ instruction: 0xf4134c03 │ │ │ │ + andsle r6, r2, r0, asr #8 │ │ │ │ + @ instruction: 0xf8c009db │ │ │ │ + mrsvs lr, (UNDEF: 3) │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + addeq pc, r0, #66 @ 0x42 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ - andvs r6, r3, r2, lsl #2 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + beq 0x7961b0 │ │ │ │ + @ instruction: 0xf8c06104 │ │ │ │ + @ instruction: 0xf8c0e000 │ │ │ │ + blcs 0x196d8c │ │ │ │ + vadd.i8 , , q13 │ │ │ │ + @ instruction: 0xf85c0c08 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + andeq r6, sl, r5, asr sp │ │ │ │ + ldrdeq r6, [sl], -r1 │ │ │ │ + @ instruction: 0x000a6db3 │ │ │ │ + muleq sl, r5, sp │ │ │ │ + movwcc pc, #4175 @ 0x104f @ │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + vqdmulh.s d15, d2, d3 │ │ │ │ + andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf04fbd10 │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + blx 0x16f1ce │ │ │ │ + stmib r0, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ + andcs r1, r0, r2, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - andcc pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - strb r2, [r8, r0, lsl #4]! │ │ │ │ - andcs pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - strb r2, [r2, r0, lsl #4]! │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - @ instruction: 0xe7de09d2 │ │ │ │ + andmi lr, r2, #2048 @ 0x800 │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfdfa8 │ │ │ │ + bl 0xfebfdff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r4, [r4], sp │ │ │ │ @ instruction: 0xf890b11c │ │ │ │ ldrdlt r2, [r2, #-14] │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbvs r3, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - blcs 0xf85ec │ │ │ │ + blcs 0xf863c │ │ │ │ @ instruction: 0xf646d12a │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mlacs r2, r6, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ ldmdavs sp, {r0, r1, r9, ip, pc} │ │ │ │ - stc2 7, cr15, [ip], {169} @ 0xa9 │ │ │ │ + stc2l 7, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x176bb4 │ │ │ │ + bls 0x176c04 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c585b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x16744c │ │ │ │ + bl 0x16749c │ │ │ │ strtmi r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ svceq 0x0018f851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffa4f7a9 │ │ │ │ + @ instruction: 0xff7cf7a9 │ │ │ │ strtmi r2, [r0], -r2, lsl #6 │ │ │ │ strdlt r6, [r4], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvc pc, r4, r5, asr #4 │ │ │ │ + sbcsne pc, ip, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1df6248 │ │ │ │ - svclt 0x0000f84f │ │ │ │ - addeq r8, r7, r0, lsl #27 │ │ │ │ - ldrsbteq r1, [r5], -r0 │ │ │ │ + svclt 0x0000f93f │ │ │ │ + addeq r8, r7, r0, lsr sp │ │ │ │ + eorseq r1, r5, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe058 │ │ │ │ + bl 0xfebfe0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r3, [r5], sp │ │ │ │ - bllt 0x1b78678 │ │ │ │ + bllt 0x1b786c8 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ smullseq pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs sp!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - mcrr2 7, 10, pc, r0, cr9 @ │ │ │ │ + ldc2 7, cr15, [r8], {169} @ 0xa9 │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ - bl 0x16f69c │ │ │ │ + bl 0x16f6ec │ │ │ │ strtmi r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ svceq 0x0018f851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff58f7a9 │ │ │ │ + @ instruction: 0xff30f7a9 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf7a830de │ │ │ │ - @ instruction: 0xf44fff5b │ │ │ │ + @ instruction: 0xf44fff33 │ │ │ │ stmdavs r9!, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7b09003 │ │ │ │ - stmdals r3, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7ae4601 │ │ │ │ - stmdavs r9!, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7b072a4 │ │ │ │ - sbfx pc, r1, #30, #26 │ │ │ │ - addeq r8, r7, sl, ror #25 │ │ │ │ + ldr pc, [r9, r9, lsr #30]! │ │ │ │ + umulleq r8, r7, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe108 │ │ │ │ + bl 0xfebfe158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7a89101 │ │ │ │ - stmdbls r1, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ae9000 │ │ │ │ - bls 0xe5558 │ │ │ │ + bls 0xe5508 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ - svclt 0x0000b909 │ │ │ │ + svclt 0x0000b8e1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe13c │ │ │ │ + bl 0xfebfe18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7a82496 │ │ │ │ - vrecps.f32 d31, d3, d15 │ │ │ │ + @ instruction: 0xf243fef7 │ │ │ │ @ instruction: 0x46051234 │ │ │ │ @ instruction: 0xf7b06821 │ │ │ │ - @ instruction: 0x4629feb5 │ │ │ │ + strtmi pc, [r9], -sp, lsl #29 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8d2f7ae │ │ │ │ + @ instruction: 0xf8aaf7ae │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ eorsne pc, r4, #805306372 @ 0x30000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x0014f7b0 │ │ │ │ + mcrlt 7, 7, pc, cr12, cr0, {5} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe17c │ │ │ │ + bl 0xfebfe1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7a82496 │ │ │ │ - @ instruction: 0xf243feff │ │ │ │ + @ instruction: 0xf243fed7 │ │ │ │ @ instruction: 0x46051234 │ │ │ │ @ instruction: 0xf7b06821 │ │ │ │ - @ instruction: 0x4629fe95 │ │ │ │ + strtmi pc, [r9], -sp, ror #28 │ │ │ │ andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8b2f7ae │ │ │ │ + @ instruction: 0xf88af7ae │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ eorsne pc, r4, #805306372 @ 0x30000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr4, cr0, {5} │ │ │ │ + mcrlt 7, 6, pc, cr12, cr0, {5} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfe1bc │ │ │ │ + bl 0xfebfe20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7ad4604 │ │ │ │ - vrecps.f32 d31, d30, d9 │ │ │ │ + vrecps.f32 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46212396 │ │ │ │ ldclvs 6, cr4, [sl], {32} │ │ │ │ - @ instruction: 0xff2cf7ad │ │ │ │ + @ instruction: 0xff04f7ad │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf7ad4010 │ │ │ │ - svclt 0x0000bfef │ │ │ │ - blx 0x1869420 │ │ │ │ - bleq 0xff3661fc │ │ │ │ + svclt 0x0000bfc7 │ │ │ │ + blx 0x1869470 │ │ │ │ + bleq 0xff36624c │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ sbcslt r4, fp, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x1494410 │ │ │ │ - @ instruction: 0xf1bc2c12 │ │ │ │ - stmdale r4!, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - ldrne r0, [sp, -r4, lsl #4] │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - @ instruction: 0xf04f2200 │ │ │ │ - sbcvs r0, r3, r1, lsl #24 │ │ │ │ - movwcs r6, #65 @ 0x41 │ │ │ │ - @ instruction: 0xf8c06102 │ │ │ │ - addvs ip, r3, r0 │ │ │ │ + mcrrvs 4, 1, pc, r0, cr2 @ │ │ │ │ + ldmibeq r2, {r0, r4, ip, lr, pc}^ │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stmib r0, {r1, r8, sp, lr}^ │ │ │ │ + @ instruction: 0xf043c100 │ │ │ │ + andcs r0, r0, #128, 6 │ │ │ │ + movwcs lr, #10688 @ 0x29c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf04fbd00 │ │ │ │ - andcs r3, r0, #256 @ 0x100 │ │ │ │ - vqrdmulh.s d15, d3, d12 │ │ │ │ - @ instruction: 0xf04fe7e7 │ │ │ │ - andcs r2, r0, #256 @ 0x100 │ │ │ │ - vqrdmulh.s d15, d3, d12 │ │ │ │ - @ instruction: 0xf043e7e1 │ │ │ │ - ldmibeq r2, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7dd │ │ │ │ - blx 0x186949c │ │ │ │ + beq 0x538e48 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + smlabtgt r0, r0, r9, lr │ │ │ │ + stmiale sl!, {r0, r1, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf851a101 │ │ │ │ + svclt 0x0000f022 │ │ │ │ + andeq r7, sl, pc, rrx │ │ │ │ + andeq r7, sl, r5, ror #1 │ │ │ │ + andeq r7, sl, r9, asr #1 │ │ │ │ + andeq r7, sl, sp, lsr #1 │ │ │ │ + andcc pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + andcs r2, r0, r2, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + andcs pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + andcs r2, r0, r2, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + andcs r2, r0, r2, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + blx 0x1869530 │ │ │ │ @ instruction: 0xf403fc81 │ │ │ │ - bleq 0xff33fff8 │ │ │ │ + bleq 0xff34008c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ strlt r4, [r0, #-90] @ 0xffffffa6 │ │ │ │ - b 0x1493bf4 │ │ │ │ - @ instruction: 0xf1bc2c12 │ │ │ │ - stmdale r7!, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - bne 0x8a78a8 │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - @ instruction: 0xf04f2200 │ │ │ │ - sbcvs r0, r3, r0, lsl #24 │ │ │ │ + vrshr.u64 , , #63 │ │ │ │ + @ instruction: 0xf4125e00 │ │ │ │ + andsle r6, r4, r0, asr #24 │ │ │ │ + @ instruction: 0xf04f09d2 │ │ │ │ + @ instruction: 0xf8c00c00 │ │ │ │ + mrsvs lr, (UNDEF: 2) │ │ │ │ andgt pc, r4, r0, asr #17 │ │ │ │ - movwpl pc, #961 @ 0x3c1 @ │ │ │ │ - vaddw.u8 q11, , d2 │ │ │ │ - andvs r2, r3, r3, lsl #2 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + orreq pc, r0, #67 @ 0x43 │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + beq 0x556550 │ │ │ │ + and pc, r0, r0, asr #17 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + stmiale r9!, {r0, r1, r9, fp, sp}^ │ │ │ │ + stceq 2, cr15, [r4], {15} │ │ │ │ + @ instruction: 0xf022f85c │ │ │ │ + andeq r7, sl, r5, lsr r1 │ │ │ │ + @ instruction: 0x000a71b1 │ │ │ │ + muleq sl, r3, r1 │ │ │ │ + andeq r7, sl, r5, ror r1 │ │ │ │ + andcc pc, r1, #79 @ 0x4f │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf04fbd00 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + blx 0x12f5ae │ │ │ │ + stmib r0, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + andcs r1, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf04f0c00 │ │ │ │ - stclt 14, cr0, [r0, #-0] │ │ │ │ - stccc 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x3af8d2 │ │ │ │ - strb pc, [r4, r3, lsl #6]! @ │ │ │ │ - stccs 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x3af8de │ │ │ │ - ldrb pc, [lr, r3, lsl #6] @ │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - @ instruction: 0xe7da09d2 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ ldmdbvs r2, {r1, fp, sp, lr}^ │ │ │ │ strle r0, [r6, #-1043] @ 0xfffffbed │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stclvs 0, cr11, [r4, #-520] @ 0xfffffdf8 │ │ │ │ - blvs 0xff301324 │ │ │ │ + blvs 0xff30140c │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x12645c │ │ │ │ - bls 0xaf154 │ │ │ │ + blls 0x126374 │ │ │ │ + bls 0xaf23c │ │ │ │ sbcsvs r6, r8, r9, asr sp │ │ │ │ ldrvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -154500,190 +154558,190 @@ │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stclvs 0, cr11, [r4, #-520] @ 0xfffffdf8 │ │ │ │ - blvs 0xff301384 │ │ │ │ + blvs 0xff30146c │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x1263fc │ │ │ │ - bls 0xaf1a8 │ │ │ │ + blls 0x126314 │ │ │ │ + bls 0xaf290 │ │ │ │ sbcsvs r6, r8, r9, asr sp │ │ │ │ ldrvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe3b0 │ │ │ │ + bl 0xfebfe498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ - streq pc, [pc], #-0 @ 0xa71c0 │ │ │ │ + streq pc, [pc], #-0 @ 0xa72a8 │ │ │ │ strle r0, [ip, #-1475]! @ 0xfffffa3d │ │ │ │ andeq pc, r8, #164, 2 @ 0x29 │ │ │ │ svclt 0x00882a03 │ │ │ │ stmdble r6, {r0, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7a8bd70 │ │ │ │ - @ instruction: 0xf646fdd5 │ │ │ │ + @ instruction: 0xf646fd61 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6042196 │ │ │ │ strmi r4, [r4], -ip, asr #4 │ │ │ │ stmdavs r9, {r1, r4, r7} │ │ │ │ - stc2l 7, cr15, [r6, #-704]! @ 0xfffffd40 │ │ │ │ + ldc2l 7, cr15, [r2], #704 @ 0x2c0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - ldrtmi pc, [r0], -r7, lsl #20 @ │ │ │ │ + @ instruction: 0x4630f993 │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - ldrdcs pc, [r0], -r7 │ │ │ │ + andcs pc, r0, r3, ror #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7a8bd70 │ │ │ │ - @ instruction: 0xf646fdb5 │ │ │ │ + @ instruction: 0xf646fd41 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vand d18, d30, d6 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d20, d6 │ │ │ │ @ instruction: 0x46046215 │ │ │ │ stmdavs r9, {r0, r8, r9, ip, pc} │ │ │ │ ldclvs 0, cr0, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xffe2f7b0 │ │ │ │ + @ instruction: 0xff6ef7b0 │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf7b56d59 │ │ │ │ - ldrb pc, [r3, r3, asr #22] @ │ │ │ │ + ldrb pc, [r3, pc, asr #21] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe458 │ │ │ │ + bl 0xfebfe540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, asr #26 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - ldc2l 7, cr15, [r0, #-824]! @ 0xfffffcc8 │ │ │ │ + ldc2l 7, cr15, [ip], #824 @ 0x338 │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - stc2 7, cr15, [ip, #724]! @ 0x2d4 │ │ │ │ + ldc2 7, cr15, [r8, #-724]! @ 0xfffffd2c │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-100]! @ 0xffffff9c │ │ │ │ + fstmdbxvs r3!, {d31-d112} @ Deprecated │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - stc2 7, cr15, [lr, #724] @ 0x2d4 │ │ │ │ + ldc2 7, cr15, [sl, #-724] @ 0xfffffd2c │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x462a2396 │ │ │ │ - blvs 0xff6f8b40 │ │ │ │ - blx 0x652ba │ │ │ │ + blvs 0xff6f8c28 │ │ │ │ + blx 0xfe3653a2 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf7b565a3 │ │ │ │ - movwcs pc, #11657 @ 0x2d89 @ │ │ │ │ + movwcs pc, #11541 @ 0x2d15 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - fstmdbxvs r3!, {d31-d144} @ Deprecated │ │ │ │ + fstmdbxvs r3!, {d31-d86} @ Deprecated │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf7b565a3 │ │ │ │ - strb pc, [r7, r9, ror #26] @ │ │ │ │ + @ instruction: 0xe7c7fcf5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfe50c │ │ │ │ + bl 0xfebfe5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8904611 │ │ │ │ ldrdlt r2, [r4], sp │ │ │ │ - bllt 0x1138b30 │ │ │ │ - bcs 0x1c162c │ │ │ │ + bllt 0x1138c18 │ │ │ │ + bcs 0x1c1714 │ │ │ │ stmdale r6, {r0, r3, ip, lr, pc} │ │ │ │ eorsle r2, fp, r3, lsl #20 │ │ │ │ andlt r4, r4, sl, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bcs 0x421168 │ │ │ │ + bcs 0x421250 │ │ │ │ vand d29, d14, d20 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0x461a2196 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7fd6bc9 │ │ │ │ - blls 0x1a6234 │ │ │ │ + blls 0x1a614c │ │ │ │ ldrmi r6, [sl], #-3426 @ 0xfffff29e │ │ │ │ @ instruction: 0xf7b565a2 │ │ │ │ - movwcs pc, #11587 @ 0x2d43 @ │ │ │ │ + movwcs pc, #11471 @ 0x2ccf @ │ │ │ │ andlt r6, r4, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d0 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0x461a2196 │ │ │ │ - blvs 0xff30bf8c │ │ │ │ - blx 0xfe86537a │ │ │ │ - blls 0x182910 │ │ │ │ + blvs 0xff30c074 │ │ │ │ + blx 0xb65462 │ │ │ │ + blls 0x1829f8 │ │ │ │ rscvs r2, r1, r3, lsl #2 │ │ │ │ strvs r4, [r2, #1050]! @ 0x41a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - blmi 0x16786c │ │ │ │ + @ instruction: 0xf6452000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x167954 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ - @ instruction: 0xf1a6221b │ │ │ │ - svclt 0x0000ffa1 │ │ │ │ - eorseq r1, r5, r4, ror #7 │ │ │ │ + @ instruction: 0xf1a7221b │ │ │ │ + svclt 0x0000f841 │ │ │ │ + ldrsbteq r1, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe5c8 │ │ │ │ + bl 0xfebfe6b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0xb00d8 │ │ │ │ + blcs 0xb01c0 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ @ instruction: 0xf1bcc0d9 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ ldreq r6, [r2, sl, lsl #16] │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ stmvs r3, {r0, r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-16] │ │ │ │ - bne 0xfe738c2c │ │ │ │ + bne 0xfe738d14 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fb5b │ │ │ │ + @ instruction: 0xf894fae7 │ │ │ │ @ instruction: 0xf08000d9 │ │ │ │ @ instruction: 0xf7a90001 │ │ │ │ - @ instruction: 0xf646f977 │ │ │ │ + @ instruction: 0xf646f903 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d16, d6 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - ldc2l 7, cr15, [r2], #-704 @ 0xfffffd40 │ │ │ │ + blx 0x653d2 │ │ │ │ @ instruction: 0xf8946d62 │ │ │ │ stmdavs fp!, {r0, r3, r4, r6, r7} │ │ │ │ tstpeq r3, r2 @ p-variant is OBSOLETE │ │ │ │ - bne 0x176fc38 │ │ │ │ + bne 0x176fd20 │ │ │ │ svclt 0x000c4290 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0x46204419 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -154698,330 +154756,330 @@ │ │ │ │ ldrdpl pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r2, r8, lsl #1 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ stmdbeq pc, {r0, r1, ip, sp, lr, pc} @ │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf7a86588 │ │ │ │ - @ instruction: 0x4631fc7d │ │ │ │ + ldrtmi pc, [r1], -r9, lsl #24 @ │ │ │ │ @ instruction: 0xf0454682 │ │ │ │ @ instruction: 0xf7ad0503 │ │ │ │ - @ instruction: 0xf7a8fc8d │ │ │ │ - svccs 0x000ffc75 │ │ │ │ + @ instruction: 0xf7a8fc19 │ │ │ │ + svccs 0x000ffc01 │ │ │ │ teqle pc, r6, lsl #12 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1654b2 │ │ │ │ - stc2l 7, cr15, [r6], #-672 @ 0xfffffd60 │ │ │ │ + blx 0xfe465598 │ │ │ │ + blx 0xffd6544a │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle sp, r7, lsl #12 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffd654d0 │ │ │ │ - stc2 7, cr15, [sl], {168} @ 0xa8 │ │ │ │ + blx 0x20655b8 │ │ │ │ + ldc2 7, cr15, [r6], {168} @ 0xa8 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ cdp 6, 1, cr4, cr13, cr0, {4} │ │ │ │ - blcs 0x4bb2ac │ │ │ │ + blcs 0x4bb394 │ │ │ │ ldrtmi fp, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x463a4639 │ │ │ │ @ instruction: 0xf7b54631 │ │ │ │ - ldmdbmi r7, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r7, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1!, {r6, r9, sl, lr}^ │ │ │ │ strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf7b94451 │ │ │ │ - andlt pc, r2, pc, asr #16 │ │ │ │ + @ instruction: 0xf7b84451 │ │ │ │ + ldrdlt pc, [r2], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - mcrr2 7, 10, pc, r0, cr13 @ │ │ │ │ - stc2 7, cr15, [r8], #-672 @ 0xfffffd60 │ │ │ │ + blx 0xff3e54d6 │ │ │ │ + blx 0xfede54c6 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ sbcle r4, r1, r7, lsl #12 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r2], #-692 @ 0xfffffd4c │ │ │ │ + blx 0xff0654f2 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq r8, r7, r4, ror r6 │ │ │ │ + addeq r8, r7, ip, lsl #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, lsl #16 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7a84690 │ │ │ │ - cdpcs 12, 0, cr15, cr15, cr9, {0} │ │ │ │ + vmovcs.32 d31[0], pc │ │ │ │ teqle lr, r5, lsl #12 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe665588 │ │ │ │ + blx 0x965670 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt fp, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0xf897fc6f │ │ │ │ + @ instruction: 0xf897fbfb │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x40163c │ │ │ │ + blcs 0x401724 │ │ │ │ strtmi sp, [r8], -lr, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ rscle r2, r4, r0, lsl #22 │ │ │ │ andeq pc, r1, #200, 2 @ 0x32 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ad0092 │ │ │ │ - ldrb pc, [ip, sp, asr #24] @ │ │ │ │ + @ instruction: 0xe7dcfbd9 │ │ │ │ vmlsl.s8 , d8, d15 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - mcrr2 7, 10, pc, r4, cr13 @ │ │ │ │ + blx 0xff4e559a │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ad1026 │ │ │ │ - @ instruction: 0xe7c1fbd5 │ │ │ │ - blcs 0xc1aa0 │ │ │ │ - bmi 0x3db94c │ │ │ │ + strb pc, [r1, r1, ror #22] @ │ │ │ │ + blcs 0xc1b88 │ │ │ │ + bmi 0x3dba34 │ │ │ │ svceq 0x0070ee1d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ stmpl r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svceq 0x009cf851 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - blx 0xfe3e54ea │ │ │ │ + blx 0x6e55d2 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq r8, r7, r0, asr r5 │ │ │ │ + addeq r8, r7, r8, ror #8 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrcc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe86c │ │ │ │ + bl 0xfebfe954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r5], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7a89201 │ │ │ │ - bls 0x12649c │ │ │ │ - bcs 0x478e94 │ │ │ │ + bls 0x1263b4 │ │ │ │ + bcs 0x478f7c │ │ │ │ @ instruction: 0xf895d131 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8f30 │ │ │ │ + blcs 0xb9018 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vpmin.s8 d31, d14, d3 │ │ │ │ + vmul.i8 d31, d30, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0xff6b04fc │ │ │ │ + blvs 0xff6b05e4 │ │ │ │ @ instruction: 0xf06f2103 │ │ │ │ rscvs r0, r9, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - strtmi pc, [r1], -pc, lsr #31 │ │ │ │ + qasxmi pc, r1, fp @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xffaaf7ad │ │ │ │ + @ instruction: 0xff36f7ad │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0x865592 │ │ │ │ + blx 0xfeb65678 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [fp, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d16 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ movwls r2, #5014 @ 0x1396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0x18655b2 │ │ │ │ + blx 0xffb65698 │ │ │ │ ldrb r9, [r0, r1, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe920 │ │ │ │ + bl 0xfebfea08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7a89201 │ │ │ │ - bls 0x1263e8 │ │ │ │ - bcs 0x478f4c │ │ │ │ + bls 0x126300 │ │ │ │ + bcs 0x479034 │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8fc4 │ │ │ │ + blcs 0xb90ac │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vmul.i8 d31, d30, d25 │ │ │ │ + vmla.i8 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stclvs 3, cr2, [r1, #-600]! @ 0xfffffda8 │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0x154c364 │ │ │ │ + bne 0x154c44c │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ - blvs 0xfe6f8390 │ │ │ │ - @ instruction: 0xf9aaf7fd │ │ │ │ + blvs 0xfe6f8478 │ │ │ │ + @ instruction: 0xf936f7fd │ │ │ │ tstcs r3, r1, lsl #22 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ strtmi r6, [r9], -r1, ror #1 │ │ │ │ @ instruction: 0xf7ad6bd8 │ │ │ │ - strtmi pc, [r9], -r9, asr #30 │ │ │ │ + @ instruction: 0x4629fed5 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xff44f7ad │ │ │ │ + cdp2 7, 13, cr15, cr0, cr13, {5} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xfeee565c │ │ │ │ + blx 0x11e5744 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [r3, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d16 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ movwls r2, #5014 @ 0x1396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xffee567c │ │ │ │ + blx 0xfe1e5764 │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ svceq 0x001b30d8 │ │ │ │ @ instruction: 0xf8d0d04f │ │ │ │ vshr.u64 q9, q0, #62 │ │ │ │ - bcs 0xb00e0 │ │ │ │ + bcs 0xb01c8 │ │ │ │ ldrblt sp, [r0, #329]! @ 0x149 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ - blcs 0x10a8510 │ │ │ │ + blcs 0x10a85f8 │ │ │ │ @ instruction: 0xf646d04b │ │ │ │ vabdl.s8 q11, d0, d20 │ │ │ │ stmdavs sl!, {r1, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf7a89203 │ │ │ │ - bls 0x1a6308 │ │ │ │ - bcs 0x47902c │ │ │ │ + bls 0x1a6220 │ │ │ │ + bcs 0x479114 │ │ │ │ @ instruction: 0xf894d134 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb90a4 │ │ │ │ + blcs 0xb918c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vmla.i8 , q7, │ │ │ │ + vtst.8 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0xff6b0690 │ │ │ │ + blvs 0xff6b0778 │ │ │ │ andcs r4, r3, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf06f60e2 │ │ │ │ @ instruction: 0xf7ad0201 │ │ │ │ - strtmi pc, [r9], -r5, ror #29 │ │ │ │ + @ instruction: 0x4629fe71 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - cdp2 7, 14, cr15, cr0, cr13, {5} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr13, {5} │ │ │ │ ldmdavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ - blx 0x16e571c │ │ │ │ + @ instruction: 0xf9e4f7b0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [r3, #1]! │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8539303 │ │ │ │ @ instruction: 0xf7ad1022 │ │ │ │ - blls 0x1a62dc │ │ │ │ + blls 0x1a61f4 │ │ │ │ @ instruction: 0xf8d0e7cd │ │ │ │ - blcs 0xf3bb0 │ │ │ │ + blcs 0xf3c98 │ │ │ │ @ instruction: 0xf890dcaf │ │ │ │ - blcs 0xb3ae4 │ │ │ │ + blcs 0xb3bcc │ │ │ │ @ instruction: 0xf646d0ab │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andls r4, r3, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf7a8681e │ │ │ │ - stmdbmi sl, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi sl, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r9, [r9], #-2563 @ 0xfffff5fd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ orrsvc pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf7a90120 │ │ │ │ - @ instruction: 0xe790fa3b │ │ │ │ - addeq r8, r7, lr, lsr #5 │ │ │ │ + ldr pc, [r0, r7, asr #19] │ │ │ │ + addeq r8, r7, r6, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfeaf4 │ │ │ │ + bl 0xfebfebdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs pc, {r3, r4, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0xf7a84605 │ │ │ │ - svccs 0x000ffa43 │ │ │ │ + svccs 0x000ff9cf │ │ │ │ tstle fp, r6, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8d0f7fd │ │ │ │ + @ instruction: 0xf85cf7fd │ │ │ │ umlalscc pc, sl, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ eorle r2, lr, sp, lsl #22 │ │ │ │ ldmiblt r3, {r0, r1, r5, fp, sp, lr} │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xd65808 │ │ │ │ + @ instruction: 0xf9bef7ad │ │ │ │ stmdbvs r3!, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89303 │ │ │ │ - blls 0x1a61bc │ │ │ │ - blcs 0x479180 │ │ │ │ + blls 0x1a60d4 │ │ │ │ + blcs 0x479268 │ │ │ │ @ instruction: 0xf895d12c │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ - blcs 0xb9254 │ │ │ │ + blcs 0xb933c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r1, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x170598 │ │ │ │ + ldmib r4, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x170680 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stclmi 0, cr15, [r6, #-12] │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r9, sl, sp}^ │ │ │ │ sbcle r2, sp, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @@ -155029,200 +155087,200 @@ │ │ │ │ @ instruction: 0xf851681b │ │ │ │ ldmpl r7, {r2, r3, r4, r7, r8, r9, sl, fp}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrtmi r4, [r7], #-1083 @ 0xfffffbc5 │ │ │ │ @ instruction: 0xf7a99700 │ │ │ │ - ldr pc, [r5, pc, asr #19]! │ │ │ │ + sbfx pc, fp, #18, #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf9f4f7ad │ │ │ │ - bcs 0xe1920 │ │ │ │ + @ instruction: 0xf980f7ad │ │ │ │ + bcs 0xe1a08 │ │ │ │ @ instruction: 0x4639d03b │ │ │ │ - @ instruction: 0xf7af4638 │ │ │ │ - and pc, r7, r1, lsl r8 @ │ │ │ │ + @ instruction: 0xf7ae4638 │ │ │ │ + mul r7, sp, pc @ │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xf82af7ae │ │ │ │ + @ instruction: 0xffb6f7ad │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7adb1c3 │ │ │ │ - @ instruction: 0x4630fa1d │ │ │ │ + ldrtmi pc, [r0], -r9, lsr #19 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0xd71d4 │ │ │ │ + bcs 0xd72bc │ │ │ │ ldrtmi sp, [r9], -ip, ror #1 │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - ubfx pc, sp, #24, #8 │ │ │ │ + strb pc, [r7, r9, ror #23]! @ │ │ │ │ ldrmi fp, [r1], -r2, lsl #19 │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - strb pc, [r1, r1, ror #19]! @ │ │ │ │ - blx 0x1ae58e4 │ │ │ │ + strb pc, [r1, sp, ror #18]! @ │ │ │ │ + @ instruction: 0xf9f4f7ad │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 7, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ + ldc2 7, cr15, [r0, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf7a8e7d0 │ │ │ │ - vmul.i8 d31, d30, d13 │ │ │ │ + vmla.i8 d31, d14, d25 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andscs r2, pc, #1476395010 @ 0x58000002 │ │ │ │ ldclvs 6, cr4, [r9], {5} │ │ │ │ - ldc2 7, cr15, [sl], #-692 @ 0xfffffd4c │ │ │ │ + blx 0xff265a02 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7ad2201 │ │ │ │ - @ instruction: 0x462afd93 │ │ │ │ + @ instruction: 0x462afd1f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x96592e │ │ │ │ + blx 0xfec65a14 │ │ │ │ svclt 0x0000e7ba │ │ │ │ - ldrdeq r8, [r7], r6 │ │ │ │ + addeq r8, r7, lr, ror #1 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x134698 │ │ │ │ + blcs 0x134780 │ │ │ │ ldrblt sp, [r0, #-2386]! @ 0xfffff6ae │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r2, fp, lsl #16 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr3, {1} │ │ │ │ svceq 0x000df1be │ │ │ │ @ instruction: 0x460cd03c │ │ │ │ strmi r6, [r5], -r9, asr #16 │ │ │ │ suble r2, r6, r4, lsl #18 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r1, r4, r5, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ - @ instruction: 0xf040d02e │ │ │ │ - movtlt pc, #36831 @ 0x8fdf @ │ │ │ │ + @ instruction: 0xf041d02e │ │ │ │ + movtlt pc, #34937 @ 0x8879 @ │ │ │ │ movwls r6, #6179 @ 0x1823 │ │ │ │ - @ instruction: 0xf95cf7a8 │ │ │ │ + @ instruction: 0xf8e8f7a8 │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x4792f4 │ │ │ │ + blcs 0x4793dc │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffe8f7fc │ │ │ │ + @ instruction: 0xff74f7fc │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x46316b90 │ │ │ │ - @ instruction: 0xf95cf7ad │ │ │ │ + @ instruction: 0xf8e8f7ad │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7a8d00c │ │ │ │ - @ instruction: 0xf646fdfd │ │ │ │ + @ instruction: 0xf646fd89 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xf940f7b0 │ │ │ │ + @ instruction: 0xf8ccf7b0 │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r4, #6000 @ 0x1770 │ │ │ │ - @ instruction: 0xf922f7a8 │ │ │ │ + @ instruction: 0xf8aef7a8 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf92cf7ad │ │ │ │ + @ instruction: 0xf8b8f7ad │ │ │ │ strb r9, [r9, r1, lsl #20] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf6464f31 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ ldcmi 6, cr2, [r0, #-600]! @ 0xfffffda8 │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf7a76830 │ │ │ │ - strbmi pc, [r4, #-3773] @ 0xfffff143 @ │ │ │ │ + strbmi pc, [r4, #-3657] @ 0xfffff1b7 @ │ │ │ │ svceq 0x0004f845 │ │ │ │ vand , q15, │ │ │ │ vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ vst3.32 {d18-d20}, [pc :64], r6 │ │ │ │ ldmdavs r0!, {r2, r8, ip, sp, lr} │ │ │ │ - rscsvc pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + rscsne pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cdp2 7, 10, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 7, 3, cr15, cr8, cr7, {5} │ │ │ │ tstpvc r6, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7a764e3 │ │ │ │ - @ instruction: 0xf44ffea1 │ │ │ │ + @ instruction: 0xf44ffe2d │ │ │ │ strmi r7, [r3], -r5, lsl #2 │ │ │ │ - rscmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + sbcsvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - cdp2 7, 9, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 7, 2, cr15, cr2, cr7, {5} │ │ │ │ tstpvc r7, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ - vsubl.s8 q8, d0, d4 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7a76523 │ │ │ │ - vceq.f32 d31, d19, d11 │ │ │ │ + @ instruction: 0xf243fe17 │ │ │ │ strtvs r0, [r0], #400 @ 0x190 │ │ │ │ - andeq pc, r8, #72351744 @ 0x4500000 │ │ │ │ + andcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf7a76830 │ │ │ │ - @ instruction: 0xf645fedf │ │ │ │ - vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf645fe6b │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ strmi r0, [r3], -pc, lsr #4 │ │ │ │ orrseq pc, r8, r3, asr #4 │ │ │ │ strbvs r6, [r3, #2096]! @ 0x830 │ │ │ │ - cdp2 7, 13, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 7, 6, cr15, cr0, cr7, {5} │ │ │ │ andcs r6, r0, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ - ldrshteq r1, [r5], -r0 │ │ │ │ + eorseq r1, r5, r8, ror #11 │ │ │ │ addseq lr, r6, #112, 4 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x147ed10 │ │ │ │ + b 0x147edf8 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0xab064 │ │ │ │ + bcc 0xab14c │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe1385b8 │ │ │ │ + b 0xfe1386a0 │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x14a1c44 │ │ │ │ + b 0x14a1d2c │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x14a1c38 │ │ │ │ + b 0x14a1d20 │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x1184ca0 │ │ │ │ + b 0x1184d88 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ldmdblt sl, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ andcs lr, ip, #270336 @ 0x42000 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andvs lr, ip, r2, asr #20 │ │ │ │ @@ -155230,40 +155288,40 @@ │ │ │ │ eorsle r2, r9, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ ldrlt sp, [r0, #-247]! @ 0xffffff09 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ @ instruction: 0xf1ae25ff │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ - blx 0x1e8d64 │ │ │ │ - blx 0xa244f0 │ │ │ │ - blx 0x224cfc │ │ │ │ + blx 0x1e8e4c │ │ │ │ + blx 0xa245d8 │ │ │ │ + blx 0x224de4 │ │ │ │ msrmi CPSR_x, #14, 28 @ 0xe0 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ movwcc r4, #4881 @ 0x1311 │ │ │ │ andsle r2, sl, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ @ instruction: 0xe7e5d0f7 │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x1496478 │ │ │ │ - b 0x1480944 │ │ │ │ + b 0x1496560 │ │ │ │ + b 0x1480a2c │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ addsmi r4, r0, #0, 6 │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ andcs lr, r0, #41680896 @ 0x27c0000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1479b08 │ │ │ │ + b 0x1479bf0 │ │ │ │ @ instruction: 0xf01c410c │ │ │ │ @ instruction: 0xf4010f80 │ │ │ │ svclt 0x0018117c │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, r8, lsr r1 │ │ │ │ cmnppl pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -155277,163 +155335,163 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ - ldc2l 7, cr15, [r0], #660 @ 0x294 │ │ │ │ + ldc2l 7, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ stmib r3, {r0, r3, r4, r7, r8, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0x665a011a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andle r2, r9, r1, lsl #20 │ │ │ │ tstle pc, r4, lsl #20 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x00e2f7af │ │ │ │ + svclt 0x006ef7af │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x0092f7af │ │ │ │ + svclt 0x001ef7af │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebfeff0 │ │ │ │ + bl 0xfebff0d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - blmi 0x1282c0 │ │ │ │ + @ instruction: 0xf6452000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x1283a8 │ │ │ │ @ instruction: 0x900022bc │ │ │ │ - blx 0x1ee44a4 │ │ │ │ - eorseq r1, r5, r0, lsr r4 │ │ │ │ + blx 0x6e458e │ │ │ │ + eorseq r1, r5, r8, lsr #12 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrlt 7, 2, pc, cr14, cr12, {7} @ │ │ │ │ + ldcllt 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf7ac1022 │ │ │ │ - svclt 0x0000bfc1 │ │ │ │ + svclt 0x0000bf4d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff040 │ │ │ │ + bl 0xfebff128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7a72100 │ │ │ │ - stmdbls r1, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xb966c │ │ │ │ + stmdbls r1, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bls 0xb9754 │ │ │ │ tstle r9, pc, lsl #18 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ stclvs 6, cr4, [r3, #-128]! @ 0xffffff80 │ │ │ │ strtmi r2, [r9], -r0, lsl #18 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ andeq lr, r3, #165888 @ 0x28800 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - mcr2 7, 1, pc, cr2, cr12, {7} @ │ │ │ │ + stc2 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ - @ instruction: 0xfff2f7ac │ │ │ │ + @ instruction: 0xff7ef7ac │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff0bc │ │ │ │ + bl 0xfebff1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ rsbmi fp, sp, #49152 @ 0xc000 │ │ │ │ umlalscs pc, sl, r6, r8 @ │ │ │ │ smlattlt sl, r1, r8, r6 │ │ │ │ andle r2, r9, sp, lsl #18 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #16 │ │ │ │ svclt 0x00182a00 │ │ │ │ andlt r4, r4, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00a4f7ff │ │ │ │ - bcs 0xc207c │ │ │ │ - bllt 0xf9c2c0 │ │ │ │ + bcs 0xc2164 │ │ │ │ + bllt 0xf9c3a8 │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - vmax.f32 , q7, │ │ │ │ + @ instruction: 0xf24efed3 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ mulls r2, r6, r2 │ │ │ │ @ instruction: 0x462a6b51 │ │ │ │ - @ instruction: 0xffbaf7ac │ │ │ │ + @ instruction: 0xff46f7ac │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r2, {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ svceq 0x009cf851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff0cf7a8 │ │ │ │ + cdp2 7, 9, cr15, cr8, cr8, {5} │ │ │ │ strb r6, [r9, r1, ror #17] │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - blvs 0x10a85ac │ │ │ │ + blvs 0x10a8694 │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x009cf851 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - cdp2 7, 14, cr15, cr14, cr8, {5} │ │ │ │ + cdp2 7, 7, cr15, cr10, cr8, {5} │ │ │ │ str r6, [fp, r1, ror #17]! │ │ │ │ - addeq r7, r7, ip, asr ip │ │ │ │ - addeq r7, r7, lr, lsl ip │ │ │ │ + addeq r7, r7, r4, ror fp │ │ │ │ + addeq r7, r7, r6, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff194 │ │ │ │ + bl 0xfebff27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi fp, [r1], -r2, lsl #1 │ │ │ │ andsle r2, r8, pc, lsl #24 │ │ │ │ andle r2, sl, sp, lsl #24 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ac4010 │ │ │ │ - @ instruction: 0xf8d0befd │ │ │ │ + @ instruction: 0xf8d0be89 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ @ instruction: 0x4608d5f0 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7ad9100 │ │ │ │ - stmdbls r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf890e7e8 │ │ │ │ ldrdls r2, [r1], -r9 │ │ │ │ - bcs 0xb9800 │ │ │ │ + bcs 0xb98e8 │ │ │ │ svclt 0x000c9100 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blx 0x4e5ea6 │ │ │ │ + blx 0xfe7e5f8c │ │ │ │ andcs r9, r3, r1, lsl #22 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ sbcsvs r9, r8, r0, lsl #18 │ │ │ │ bfi r6, sl, #11, #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -155448,62 +155506,62 @@ │ │ │ │ svclt 0x00aef7ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x127ad0 │ │ │ │ + blls 0x1279e8 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ tstle r0, pc, lsl #22 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ - blcs 0xb995c │ │ │ │ + blcs 0xb9a44 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - ldmib r4, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x170c84 │ │ │ │ + ldmib r4, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x170d6c │ │ │ │ ldm pc, {r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ stmdacs r1!, {r0, r1, ip, sp, lr, pc} │ │ │ │ vpadd.i8 d16, d14, d1 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe7eefe99 │ │ │ │ + strb pc, [lr, r5, lsr #28]! @ │ │ │ │ ldrtmi fp, [r1], -sl, asr #6 │ │ │ │ @ instruction: 0xf7ae4630 │ │ │ │ - @ instruction: 0xe007fcb7 │ │ │ │ + and pc, r7, r3, asr #24 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084631 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - ldc2l 7, cr15, [r0], {173} @ 0xad │ │ │ │ + mrrc2 7, 10, pc, ip, cr13 @ │ │ │ │ ldrtmi r6, [r2], -r3, lsr #17 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7acb17b │ │ │ │ - ldr pc, [r5, r3, asr #29]! │ │ │ │ + ldr pc, [r5, pc, asr #28]! │ │ │ │ rscsle r2, r5, r0, lsl #20 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf90cf7ad │ │ │ │ + @ instruction: 0xf898f7ad │ │ │ │ ldmdblt sl!, {r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - cdp2 7, 9, cr15, cr0, cr12, {5} │ │ │ │ + cdp2 7, 1, cr15, cr12, cr12, {5} │ │ │ │ @ instruction: 0xf7ace7ea │ │ │ │ - @ instruction: 0xe7a5ff17 │ │ │ │ + str pc, [r5, r3, lsr #29]! │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x17e5f90 │ │ │ │ + @ instruction: 0xf9e8f7ad │ │ │ │ @ instruction: 0xf7a7e7e2 │ │ │ │ - @ instruction: 0xf24efe55 │ │ │ │ + vadd.f32 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andscs r2, pc, #1476395010 @ 0x58000002 │ │ │ │ ldclvs 6, cr4, [r9], {7} │ │ │ │ - @ instruction: 0xf8f2f7ad │ │ │ │ + @ instruction: 0xf87ef7ad │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7ad2201 │ │ │ │ - ldrtmi pc, [sl], -fp, asr #20 @ │ │ │ │ + @ instruction: 0x463af9d7 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffdaf7ac │ │ │ │ + @ instruction: 0xff66f7ac │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d20, d2 │ │ │ │ @@ -155512,48 +155570,48 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x469881f0 │ │ │ │ movwls r6, #2187 @ 0x88b │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - blls 0xe79d0 │ │ │ │ - blcs 0x479964 │ │ │ │ + blls 0xe78e8 │ │ │ │ + blcs 0x479a4c │ │ │ │ @ instruction: 0xf896d136 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb9a00 │ │ │ │ + blcs 0xb9ae8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r2!, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ae00d2 │ │ │ │ - strtmi pc, [r9], -r7, asr #24 │ │ │ │ + @ instruction: 0x4629fbd3 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ - blcs 0x482308 │ │ │ │ + blcs 0x4823f0 │ │ │ │ movwls sp, #4112 @ 0x1010 │ │ │ │ - cdp2 7, 0, cr15, cr4, cr7, {5} │ │ │ │ + ldc2 7, cr15, [r0, #668] @ 0x29c │ │ │ │ vqdmulh.s d25, d14, d1 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r0, r6, r1 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - cdp2 7, 1, cr15, cr0, cr12, {5} │ │ │ │ + ldc2 7, cr15, [ip, #688] @ 0x2b0 │ │ │ │ strtmi r9, [r9], -r0, lsl #20 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r4, #688]! @ 0x2b0 │ │ │ │ + stc2 7, cr15, [r0, #688] @ 0x2b0 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330d4 │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ mvneq pc, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ @@ -155572,107 +155630,107 @@ │ │ │ │ adcvc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0x4618e772 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff43c │ │ │ │ + bl 0xfebff524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ ldmdblt r1!, {r0, r8, sp}^ │ │ │ │ @ instruction: 0x4601b1f2 │ │ │ │ andls r2, r1, r4, lsl #4 │ │ │ │ - cdp2 7, 1, cr15, cr4, cr12, {5} │ │ │ │ + stc2 7, cr15, [r0, #688]! @ 0x2b0 │ │ │ │ strmi r9, [r2], -r1, lsl #16 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ cdpne 14, 5, cr11, cr9, cr15, {4} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ @ instruction: 0xf1c3d0ef │ │ │ │ strmi r0, [r1], -r1, lsl #4 │ │ │ │ addseq r9, r2, r1 │ │ │ │ - ldc2l 7, cr15, [ip, #688]! @ 0x2b0 │ │ │ │ + stc2 7, cr15, [r8, #688] @ 0x2b0 │ │ │ │ strb r9, [r6, r1, lsl #16]! │ │ │ │ @ instruction: 0x4601b21a │ │ │ │ addseq r9, r2, r1 │ │ │ │ @ instruction: 0xf7ac4252 │ │ │ │ - stmdals r1, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7dd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r4, lsl #1 │ │ │ │ ldrdcc pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04691 │ │ │ │ strmi r2, [sp], -r8, lsl #1 │ │ │ │ orrvs pc, r8, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf0024604 │ │ │ │ @ instruction: 0xf043020f │ │ │ │ andls r0, r3, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7a79302 │ │ │ │ - @ instruction: 0x4629fd59 │ │ │ │ + strtmi pc, [r9], -r5, ror #25 │ │ │ │ @ instruction: 0xf7ac4680 │ │ │ │ - @ instruction: 0xf7a7fd6b │ │ │ │ - strmi pc, [r7], -r7, lsl #27 │ │ │ │ - ldc2l 7, cr15, [r0, #-668] @ 0xfffffd64 │ │ │ │ + @ instruction: 0xf7a7fcf7 │ │ │ │ + @ instruction: 0x4607fd13 │ │ │ │ + ldc2l 7, cr15, [ip], {167} @ 0xa7 │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - ldmdbmi r3, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r3, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ ldmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdapl r1, {r1, r9, ip, sp}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf94ef7b8 │ │ │ │ + @ instruction: 0xf8daf7b8 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x4b9c00 │ │ │ │ + blcs 0x4b9ce8 │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7b44630 │ │ │ │ - @ instruction: 0x4632fbb1 │ │ │ │ + @ instruction: 0x4632fb3d │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr14, cr15, {7} @ │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ - addeq r7, r7, sl, ror r8 │ │ │ │ + umulleq r7, r7, r2, r7 @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff558 │ │ │ │ + bl 0xfebff640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7ff9301 │ │ │ │ - blls 0x1279e4 │ │ │ │ + blls 0x127acc │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs r3!, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7ac9101 │ │ │ │ - bls 0x127960 │ │ │ │ + bls 0x127878 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -155695,108 +155753,108 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa902c │ │ │ │ + blcs 0xa9114 │ │ │ │ stmiavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrmi r4, [r8], r7, lsl #12 │ │ │ │ movwls r6, #14411 @ 0x384b │ │ │ │ - stc2 7, cr15, [r8], #668 @ 0x29c │ │ │ │ + ldc2 7, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x479c5c │ │ │ │ + blcs 0x479d44 │ │ │ │ @ instruction: 0xf895d13d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xde644a │ │ │ │ + blx 0xff0e6530 │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - ldc2 7, cr15, [r6], {167} @ 0xa7 │ │ │ │ + stc2 7, cr15, [r2], #-668 @ 0xfffffd64 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x479c7c │ │ │ │ + blcs 0x479d64 │ │ │ │ @ instruction: 0xf897d134 │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x96646e │ │ │ │ + blx 0xfec66554 │ │ │ │ @ instruction: 0xb3a36923 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svclt 0x00144629 │ │ │ │ andscs r4, pc, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - tstpcs r0, #888832 @ p-variant is OBSOLETE @ 0xd9000 │ │ │ │ + tstpcs r0, #413696 @ p-variant is OBSOLETE @ 0x65000 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ @ instruction: 0xf7ae4630 │ │ │ │ - @ instruction: 0x4638fad3 │ │ │ │ + @ instruction: 0x4638fa5f │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ ldc2l 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe7c1fc73 │ │ │ │ + @ instruction: 0xe7c1fbff │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2l 7, cr15, [sl], #-688 @ 0xfffffd50 │ │ │ │ - blcs 0xc2974 │ │ │ │ + blx 0xffe6647e │ │ │ │ + blcs 0xc2a5c │ │ │ │ strbmi sp, [r2], -sl, asr #3 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ac9303 │ │ │ │ - andscs pc, r0, #3856 @ 0xf10 │ │ │ │ + andscs pc, r0, #2000 @ 0x7d0 │ │ │ │ strtmi r9, [r9], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ae4632 │ │ │ │ - strb pc, [ip, r1, lsr #21] @ │ │ │ │ + strb pc, [ip, sp, lsr #20] @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff728 │ │ │ │ + bl 0xfebff810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [ip], -fp, lsl #16 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ - stc2 7, cr15, [r8], #-668 @ 0xfffffd64 │ │ │ │ + blx 0xfede64c2 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1222b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfede6548 │ │ │ │ + blx 0x10e6630 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf878f7af │ │ │ │ + @ instruction: 0xf804f7af │ │ │ │ strtmi r6, [r9], -r2, ror #16 │ │ │ │ ldreq r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - stc2l 7, cr15, [lr, #688] @ 0x2b0 │ │ │ │ + ldc2l 7, cr15, [sl, #-688] @ 0xfffffd50 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, fp, lsl #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - ldrb pc, [sp, pc, lsl #24] @ │ │ │ │ + bfi pc, fp, #23, #7 @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -155804,50 +155862,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, fp, asr #17 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r9, [r6], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7a74680 │ │ │ │ - blls 0x127540 │ │ │ │ - blcs 0x479df4 │ │ │ │ + blls 0x127458 │ │ │ │ + blcs 0x479edc │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb9e90 │ │ │ │ + blcs 0xb9f78 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmdbvs r3!, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000b383 │ │ │ │ svclt 0x00144629 │ │ │ │ andscs r4, pc, #60817408 @ 0x3a00000 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0xf646fa1d │ │ │ │ + @ instruction: 0xf646f9a9 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmiavs r0!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ tstls r1, r9, lsl r8 │ │ │ │ - @ instruction: 0xf874f7a8 │ │ │ │ + @ instruction: 0xf800f7a8 │ │ │ │ strmi r9, [r3], -r1, lsl #18 │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ strbmi r4, [r0], -r8, asr #15 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ stc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - stmdbvs r3!, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7ac4628 │ │ │ │ - @ instruction: 0xe7d0fe39 │ │ │ │ + ldrb pc, [r0, r5, asr #27] @ │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330d4 │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ eorseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrmi lr, [r8], -ip, lsl #15 │ │ │ │ @@ -155877,61 +155935,61 @@ │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ movtvc lr, #19011 @ 0x4a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa9304 │ │ │ │ + blcs 0xa93ec │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ @ instruction: 0x46054691 │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - blls 0x127408 │ │ │ │ + blls 0x127320 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ teqle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb9fc4 │ │ │ │ + blcs 0xba0ac │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r3!, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x1273e4 │ │ │ │ - blcs 0x47a13c │ │ │ │ + blls 0x1272fc │ │ │ │ + blcs 0x47a224 │ │ │ │ @ instruction: 0xf897d133 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba028 │ │ │ │ + blcs 0xba110 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf7a7f9b7 │ │ │ │ - @ instruction: 0xf646fb83 │ │ │ │ + @ instruction: 0xf7a7f943 │ │ │ │ + @ instruction: 0xf646fb0f │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vst4.32 {d18,d20,d22,d24}, [pc :64], r6 │ │ │ │ andls r7, r1, r9, lsl #4 │ │ │ │ @ instruction: 0xf7ac6809 │ │ │ │ - blls 0x1275a0 │ │ │ │ + blls 0x1274b8 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0x47c84630 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r7, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x366656 │ │ │ │ + blx 0xfe66673c │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [ip, r1, lsl #22] @ │ │ │ │ + strb pc, [ip, sp, lsl #21] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1bc3434 │ │ │ │ @@ -155941,56 +155999,56 @@ │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #19011 @ 0x4a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa9404 │ │ │ │ + blcs 0xa94ec │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ @ instruction: 0x46054690 │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - blls 0x127308 │ │ │ │ + blls 0x127220 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ teqle r0, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xba0c4 │ │ │ │ + blcs 0xba1ac │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r2!, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a79201 │ │ │ │ - bls 0x1272e4 │ │ │ │ - bcs 0x47a048 │ │ │ │ + bls 0x1271fc │ │ │ │ + bcs 0x47a130 │ │ │ │ @ instruction: 0xf896d128 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf936f7fc │ │ │ │ + @ instruction: 0xf8c2f7fc │ │ │ │ ldrmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrtmi r4, [r0], -r0, asr #15 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ - blx 0xfe566866 │ │ │ │ + blx 0xfe56694e │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - bfi pc, r5, (invalid: 21:14) @ │ │ │ │ + strb pc, [lr, r1, lsr #20] @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519001 │ │ │ │ @ instruction: 0xf7ac1022 │ │ │ │ - blls 0x1272d0 │ │ │ │ + blls 0x1271e8 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullspl pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ @@ -156007,29 +156065,29 @@ │ │ │ │ mcrrmi 10, 4, lr, r4, cr12 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ strmi r6, [ip], -sp, lsl #17 │ │ │ │ @ instruction: 0x4693461e │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - vstrcs s30, [pc, #-268] @ 0xa87fc │ │ │ │ + @ instruction: 0x2d0ff9cf │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf897d175 │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8d0f7fc │ │ │ │ + @ instruction: 0xf85cf7fc │ │ │ │ @ instruction: 0xf7a76865 │ │ │ │ - @ instruction: 0x4681fa33 │ │ │ │ + @ instruction: 0x4681f9bf │ │ │ │ cmple r0, pc, lsl #26 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8c0f7fc │ │ │ │ + @ instruction: 0xf84cf7fc │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldreq pc, [ip, #-1612]! @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #704] @ 0x2c0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdavs r3!, {r2, r3, r5, r9, fp, lr} │ │ │ │ @@ -156037,54 +156095,54 @@ │ │ │ │ andcs pc, r2, sl, asr r8 @ │ │ │ │ andeq lr, r2, r9, lsl #22 │ │ │ │ andls r4, r1, r3, lsl r4 │ │ │ │ @ instruction: 0xf1bb4442 │ │ │ │ andsle r0, r5, r0, lsl #30 │ │ │ │ ldrdeq pc, [r4, r5]! │ │ │ │ andls r4, r0, #606208 @ 0x94000 │ │ │ │ - blx 0x766820 │ │ │ │ + @ instruction: 0xf9a6f7a8 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4642 │ │ │ │ andcs pc, r1, r1, lsl #22 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ eoreq pc, r8, #13959168 @ 0xd50000 │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ - blx 0x1e684c │ │ │ │ + @ instruction: 0xf990f7a8 │ │ │ │ vabd.s8 q15, q15, q12 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ac1025 │ │ │ │ - @ instruction: 0x2e00f9fd │ │ │ │ - blmi 0x61ccc4 │ │ │ │ + @ instruction: 0x2e00f989 │ │ │ │ + blmi 0x61cdac │ │ │ │ svccs 0x0070ee1d │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c4692 │ │ │ │ vbic.i32 d16, #786432 @ 0x000c0000 │ │ │ │ ldmpl r3, {r1, r4, r7, r8, sl}^ │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d56831 │ │ │ │ strmi r0, [fp], #-420 @ 0xfffffe5c │ │ │ │ bicsvc pc, r2, r5, lsl #10 │ │ │ │ - @ instruction: 0xf9def7a8 │ │ │ │ + @ instruction: 0xf96af7a8 │ │ │ │ vabd.s8 d30, d30, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ac1025 │ │ │ │ - @ instruction: 0xe789f9d7 │ │ │ │ - addeq r7, r7, r8, lsl r2 │ │ │ │ + str pc, [r9, r3, ror #18] │ │ │ │ + addeq r7, r7, r0, lsr r1 │ │ │ │ addseq ip, r2, r0, ror #19 │ │ │ │ addseq ip, r2, r4, ror #20 │ │ │ │ - addeq r7, r7, r4, lsr #3 │ │ │ │ + strheq r7, [r7], ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt r4, r4, lsr r2 │ │ │ │ @@ -156093,106 +156151,106 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa9664 │ │ │ │ + blcs 0xa974c │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #13836 @ 0x360c │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf98ef7a7 │ │ │ │ + @ instruction: 0xf91af7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a294 │ │ │ │ + blcs 0x47a37c │ │ │ │ @ instruction: 0xf895d14d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf81af7fc │ │ │ │ + @ instruction: 0xffa6f7fb │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - @ instruction: 0xf97cf7a7 │ │ │ │ + @ instruction: 0xf908f7a7 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ cmple r5, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf808f7fc │ │ │ │ - @ instruction: 0xf96cf7a7 │ │ │ │ + @ instruction: 0xff94f7fb │ │ │ │ + @ instruction: 0xf8f8f7a7 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf8fef7af │ │ │ │ + @ instruction: 0xf88af7af │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x2bee20 │ │ │ │ + bl 0x2bef08 │ │ │ │ movwls r0, #4866 @ 0x1302 │ │ │ │ @ instruction: 0xf64c1813 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrtmi r0, [sl], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf5009200 │ │ │ │ @ instruction: 0xf8d0712b │ │ │ │ @ instruction: 0xf7a802ac │ │ │ │ - @ instruction: 0x4630f95f │ │ │ │ + ldrtmi pc, [r0], -fp, ror #17 @ │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ - blx 0x1266afc │ │ │ │ + blx 0x1266be4 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - ldr pc, [r1, r9, asr #18]! │ │ │ │ + sbfx pc, r5, #17, #18 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf940f7ac │ │ │ │ + @ instruction: 0xf8ccf7ac │ │ │ │ svclt 0x0000e7ba │ │ │ │ - addeq r7, r7, r4, lsr #1 │ │ │ │ + @ instruction: 0x00876fbc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffd60 │ │ │ │ + bl 0xfebffe48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x126fa4 │ │ │ │ + blls 0x126ebc │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xba408 │ │ │ │ + blcs 0xba4f0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - qadd8mi pc, r9, r7 @ │ │ │ │ + strtmi pc, [r9], -r3, lsr #30 │ │ │ │ eorcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xfee66a60 │ │ │ │ + blx 0x1166b48 │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strdcs pc, [r1], -r3 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe7e2f8f7 │ │ │ │ + strb pc, [r2, r3, lsl #17]! @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r4, lsl #26 │ │ │ │ ldrsbtmi pc, [r8], #132 @ 0x84 @ │ │ │ │ ldclcs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @@ -156201,381 +156259,381 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461f83f0 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r1], r3, lsl #6 │ │ │ │ strmi r4, [r0], r5, lsl #12 │ │ │ │ - @ instruction: 0xf8bef7a7 │ │ │ │ + @ instruction: 0xf84af7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a430 │ │ │ │ + blcs 0x47a518 │ │ │ │ @ instruction: 0xf895d161 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff4af7fb │ │ │ │ + mrc2 7, 6, pc, cr6, cr11, {7} │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - @ instruction: 0xf8acf7a7 │ │ │ │ + @ instruction: 0xf838f7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a450 │ │ │ │ + blcs 0x47a538 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff38f7fb │ │ │ │ + mcr2 7, 6, pc, cr4, cr11, {7} @ │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - ldc2l 7, cr15, [r2, #-668] @ 0xfffffd64 │ │ │ │ + ldc2l 7, cr15, [lr], {167} @ 0xa7 │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2282 @ 0xfffff716 │ │ │ │ stmib sp, {r0, r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x461a0092 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf500d015 │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ @ instruction: 0xf7a80330 │ │ │ │ - @ instruction: 0x4640f891 │ │ │ │ + @ instruction: 0x4640f81d │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf978f7ff │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50083f0 │ │ │ │ @ instruction: 0xf8d0716d │ │ │ │ @ instruction: 0xf7a803b4 │ │ │ │ - @ instruction: 0xe7e8f87b │ │ │ │ + strb pc, [r8, r7, lsl #16]! @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf874f7ac │ │ │ │ + @ instruction: 0xf800f7ac │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [sl], #696 @ 0x2b8 │ │ │ │ + mcrr2 7, 10, pc, r6, cr14 @ │ │ │ │ vaba.s8 d30, d30, d28 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ - @ instruction: 0xf7ac1023 │ │ │ │ - ldr pc, [sp, r5, ror #16] │ │ │ │ + @ instruction: 0xf7ab1023 │ │ │ │ + @ instruction: 0xe79dfff1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2 7, cr15, [r8], {174} @ 0xae │ │ │ │ + ldc2 7, cr15, [r4], {174} @ 0xae │ │ │ │ svclt 0x0000e7ae │ │ │ │ - addeq r6, r7, lr, lsl #30 │ │ │ │ + addeq r6, r7, r6, lsr #28 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfff20 │ │ │ │ + bl 0xfec00008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [sp], -fp, asr #16 │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ - @ instruction: 0xf82cf7a7 │ │ │ │ + @ instruction: 0xffb8f7a6 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ cmple r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 5, pc, cr8, cr11, {7} │ │ │ │ + mcr2 7, 2, pc, cr4, cr11, {7} @ │ │ │ │ andls r6, r1, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf81af7a7 │ │ │ │ - bcs 0x48f560 │ │ │ │ + @ instruction: 0xffa6f7a6 │ │ │ │ + bcs 0x48f648 │ │ │ │ @ instruction: 0xf894d14b │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 5, pc, cr6, cr11, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr2, cr11, {7} │ │ │ │ ldrmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf8a4f7ad │ │ │ │ + @ instruction: 0xf830f7ad │ │ │ │ andls r6, r1, #15335424 @ 0xea0000 │ │ │ │ - @ instruction: 0xf802f7a7 │ │ │ │ - bcs 0x48f590 │ │ │ │ + @ instruction: 0xff8ef7a6 │ │ │ │ + bcs 0x48f678 │ │ │ │ @ instruction: 0xf894d128 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 4, pc, cr14, cr11, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr10, cr11, {7} │ │ │ │ ldrmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - @ instruction: 0xf8a8f7ac │ │ │ │ + @ instruction: 0xf834f7ac │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r9, ror #17 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [r7, sp, ror #31]! │ │ │ │ + @ instruction: 0xe7b7ff79 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519001 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - blls 0x128d80 │ │ │ │ + blls 0x128c98 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r1, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xffd8f7ab │ │ │ │ + @ instruction: 0xff64f7ab │ │ │ │ ldr r9, [r4, r1, lsl #22]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r2, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4690 │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ - @ instruction: 0xffaef7a6 │ │ │ │ + @ instruction: 0xff3af7a6 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r8, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 1, pc, cr10, cr11, {7} │ │ │ │ + stc2l 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - @ instruction: 0xff9cf7a6 │ │ │ │ + @ instruction: 0xff28f7a6 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89580cc │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba708 │ │ │ │ + blcs 0xba7f0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1bafe27 │ │ │ │ + @ instruction: 0xf1bafdb3 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf1b9fde1 │ │ │ │ + @ instruction: 0xf1b9fd6d │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - @ instruction: 0x463afdd9 │ │ │ │ + ldrtmi pc, [sl], -r5, ror #26 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf816f7ad │ │ │ │ + @ instruction: 0xffa2f7ac │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, sp, ror #16 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1ee6d8a │ │ │ │ + blx 0x1e6e72 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf7ae4638 │ │ │ │ - @ instruction: 0x463afb71 │ │ │ │ + @ instruction: 0x463afafd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xfff0f7ac │ │ │ │ + @ instruction: 0xff7cf7ac │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf7a6800c │ │ │ │ - strmi pc, [r7], -fp, asr #30 │ │ │ │ + @ instruction: 0x4607fed7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf500681b │ │ │ │ ldmpl r2, {r0, r1, r2, r7, r8, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - @ instruction: 0xff36f7a7 │ │ │ │ + cdp2 7, 12, cr15, cr2, cr7, {5} │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, sp, lsl r8 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf7a668f7 │ │ │ │ - strmi pc, [r0], pc, lsl #30 │ │ │ │ + pkhbtmi pc, r0, fp, lsl #29 @ │ │ │ │ cmple r2, pc, lsl #30 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + stc2 7, cr15, [r8, #-1004]! @ 0xfffffc14 │ │ │ │ movwls r6, #14387 @ 0x3833 │ │ │ │ - cdp2 7, 15, cr15, cr14, cr6, {5} │ │ │ │ + cdp2 7, 8, cr15, cr10, cr6, {5} │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ cmple r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ - cdp2 7, 14, cr15, cr14, cr6, {5} │ │ │ │ + ldc2 7, cr15, [r6, #-1004] @ 0xfffffc14 │ │ │ │ + cdp2 7, 7, cr15, cr10, cr6, {5} │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf7ac9003 │ │ │ │ - stmdals r3, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r4, [r0], -r0 │ │ │ │ - cdp2 7, 12, cr15, cr12, cr13, {5} │ │ │ │ + cdp2 7, 5, cr15, cr8, cr13, {5} │ │ │ │ @ instruction: 0x464268f1 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0x4628ffdb │ │ │ │ @ instruction: 0x463a6831 │ │ │ │ @ instruction: 0xffd6f7fe │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe734fed9 │ │ │ │ + ldr pc, [r4, -r5, ror #28]! │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - cdp2 7, 13, cr15, cr0, cr11, {5} │ │ │ │ + cdp2 7, 5, cr15, cr12, cr11, {5} │ │ │ │ vaba.s8 d30, d14, d8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1027 │ │ │ │ - str pc, [sp, r7, asr #29]! │ │ │ │ + sbfx pc, r3, #28, #14 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 7, 11, cr15, cr14, cr11, {5} │ │ │ │ + cdp2 7, 4, cr15, cr10, cr11, {5} │ │ │ │ vabd.s8 q15, q7, q13 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe7adfeb5 │ │ │ │ - addeq r6, r7, r2, asr ip │ │ │ │ + str pc, [sp, r1, asr #28]! │ │ │ │ + addeq r6, r7, sl, ror #22 │ │ │ │ @ instruction: 0x461db530 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ mulmi ip, sp, r8 │ │ │ │ @ instruction: 0xce34e9d0 │ │ │ │ - b 0x1c955d4 │ │ │ │ + b 0x1c956bc │ │ │ │ @ instruction: 0xf00e0e0e │ │ │ │ orrlt r0, r3, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1498540 │ │ │ │ - b 0x13b83f4 │ │ │ │ - b 0x1c7c1c0 │ │ │ │ + b 0x1498628 │ │ │ │ + b 0x13b84dc │ │ │ │ + b 0x1c7c2a8 │ │ │ │ @ instruction: 0xf00c0c0c │ │ │ │ - blcs 0xa9c94 │ │ │ │ + blcs 0xa9d7c │ │ │ │ strtmi sp, [fp], -lr, ror #3 │ │ │ │ pop {r0, r1, sl, ip, pc} │ │ │ │ @ instruction: 0xe6b74030 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - cdp2 7, 6, cr15, cr8, cr6, {5} │ │ │ │ + ldc2l 7, cr15, [r4, #664]! @ 0x298 │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ rschi pc, r3, r0, asr #32 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ + stc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ ldrdhi pc, [r8], -r6 │ │ │ │ - cdp2 7, 5, cr15, cr6, cr6, {5} │ │ │ │ + stc2l 7, cr15, [r2, #664]! @ 0x298 │ │ │ │ @ instruction: 0xf1b84604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba9d4 │ │ │ │ + blcs 0xbaabc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fce1 │ │ │ │ + @ instruction: 0xf1b9fc6d │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf1baf8b9 │ │ │ │ + @ instruction: 0xf1baf845 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - cdp2 7, 6, cr15, cr10, cr6, {5} │ │ │ │ + ldc2l 7, cr15, [r6, #664]! @ 0x298 │ │ │ │ @ instruction: 0xf7a64680 │ │ │ │ - strtmi pc, [r9], -r7, ror #28 │ │ │ │ + @ instruction: 0x4629fdf3 │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - ldc2 7, cr15, [lr], #-716 @ 0xfffffd34 │ │ │ │ + blx 0xff3670e6 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [sl], #-716 @ 0xfffffd34 │ │ │ │ + blx 0xff2670ee │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7af4640 │ │ │ │ - ldmvs r3!, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a9 │ │ │ │ @ instruction: 0x462130d9 │ │ │ │ - blcs 0xbaa34 │ │ │ │ + blcs 0xbab1c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4648fcb1 │ │ │ │ + @ instruction: 0x4648fc3d │ │ │ │ @ instruction: 0xf7b34621 │ │ │ │ - strbmi pc, [sl], -r3, lsr #24 @ │ │ │ │ + strbmi pc, [sl], -pc, lsr #23 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf920f7af │ │ │ │ + @ instruction: 0xf8acf7af │ │ │ │ @ instruction: 0xf6464642 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0x46212896 │ │ │ │ @ instruction: 0xf7b34628 │ │ │ │ - @ instruction: 0xf7a6fc83 │ │ │ │ - andscs pc, pc, #3, 28 @ 0x30 │ │ │ │ + @ instruction: 0xf7a6fc0f │ │ │ │ + andscs pc, pc, #9152 @ 0x23c0 │ │ │ │ andls r4, r3, r9, lsr #12 │ │ │ │ - mrrc2 7, 10, pc, sl, cr12 @ │ │ │ │ - ldc2l 7, cr15, [ip, #664]! @ 0x298 │ │ │ │ + blx 0xffa6712a │ │ │ │ + stc2 7, cr15, [r8, #664] @ 0x298 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae4681 │ │ │ │ - mulcs r1, r1, sp │ │ │ │ - blx 0xfec67044 │ │ │ │ + andcs pc, r1, sp, lsl sp @ │ │ │ │ + blx 0xf6712c │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ - blls 0x18d1b0 │ │ │ │ + blls 0x18d298 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf7ad9004 │ │ │ │ - @ instruction: 0xf8d8fd7f │ │ │ │ + @ instruction: 0xf8d8fd0b │ │ │ │ strbmi r1, [r8], -r0 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 7, cr15, [sl, #696]! @ 0x2b8 │ │ │ │ + ldc2l 7, cr15, [r6, #-696]! @ 0xfffffd48 │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ ldrdcs pc, [r1], -sp │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -156588,54 +156646,54 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ orrvs pc, r7, r0, lsl #10 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - stc2l 7, cr15, [ip, #668] @ 0x29c │ │ │ │ + ldc2l 7, cr15, [r8, #-668] @ 0xfffffd64 │ │ │ │ vaba.s8 q15, q15, q2 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1028 │ │ │ │ - @ instruction: 0xf1b9fdc5 │ │ │ │ + @ instruction: 0xf1b9fd51 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xff8e70f6 │ │ │ │ + blx 0x1be71de │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf81cf7fd │ │ │ │ + @ instruction: 0xffa8f7fc │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ab4628 │ │ │ │ - ldmvs r4!, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r4!, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ adcsle r2, r3, pc, lsl #24 │ │ │ │ - ldc2 7, cr15, [r4, #664] @ 0x298 │ │ │ │ + stc2 7, cr15, [r0, #-664]! @ 0xfffffd68 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534680 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - blmi 0x4a88fc │ │ │ │ + blmi 0x4a8814 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x13f5cc │ │ │ │ + bl 0x13f6b4 │ │ │ │ andls r0, r1, r8 │ │ │ │ vaba.s8 d30, d30, d22 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - ldr pc, [sp, -pc, lsl #27] │ │ │ │ + sdiv sp, fp, sp │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldrb pc, [r6, -r5, lsl #27] @ │ │ │ │ - addeq r6, r7, r6, lsl #19 │ │ │ │ - strdeq r6, [r7], r8 │ │ │ │ + smmul r6, r1, sp │ │ │ │ + umulleq r6, r7, lr, r8 │ │ │ │ + addeq r6, r7, r0, lsl r8 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -156650,94 +156708,94 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ @ instruction: 0x46904699 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - ldc2 7, cr15, [ip, #-664]! @ 0xfffffd68 │ │ │ │ + stc2l 7, cr15, [r8], {166} @ 0xa6 │ │ │ │ strmi r2, [r7], -pc, lsl #24 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff2e731e │ │ │ │ + blx 0x15e7406 │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - stc2 7, cr15, [sl, #-664]! @ 0xfffffd68 │ │ │ │ + ldc2 7, cr15, [r6], #664 @ 0x298 │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ cmnle r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfee67342 │ │ │ │ + blx 0x116742a │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01f │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xf954f7ac │ │ │ │ + @ instruction: 0xf8e0f7ac │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff90f7ad │ │ │ │ + @ instruction: 0xff1cf7ad │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x4628d11d │ │ │ │ @ instruction: 0x46226831 │ │ │ │ mcr2 7, 0, pc, cr4, cr14, {7} @ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 6 @ 0xc0000003 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff9af7ab │ │ │ │ + @ instruction: 0xff26f7ab │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff72f7ad │ │ │ │ + cdp2 7, 15, cr15, cr14, cr13, {5} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmvs r2!, {r0, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69203 │ │ │ │ - bls 0x1a875c │ │ │ │ + bls 0x1a8674 │ │ │ │ teqle r8, pc, lsl #20 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xbac70 │ │ │ │ + bcs 0xbad58 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a81a8 │ │ │ │ + blls 0x1a80c0 │ │ │ │ @ instruction: 0xee1d4a1b │ │ │ │ @ instruction: 0xf64c1f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [sl], #-146 @ 0xffffff6e │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ orrvs pc, r7, r0, lsl #10 │ │ │ │ movwls r4, #5139 @ 0x1413 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - ldc2l 7, cr15, [r2], {167} @ 0xa7 │ │ │ │ + mrrc2 7, 10, pc, lr, cr7 @ │ │ │ │ vaba.s8 d30, d30, d19 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [r7, fp, asr #25] │ │ │ │ + @ instruction: 0xe797fc57 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r2], {171} @ 0xab │ │ │ │ + mcrr2 7, 10, pc, lr, cr11 @ │ │ │ │ vaba.s8 q15, q7, q14 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r8], #684 @ 0x2ac │ │ │ │ + mcrr2 7, 10, pc, r4, cr11 @ │ │ │ │ strb r9, [r7, r3, lsl #22] │ │ │ │ - addeq r6, r7, sl, lsl #15 │ │ │ │ + addeq r6, r7, r2, lsr #13 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b084 │ │ │ │ @ instruction: 0xf8d060d0 │ │ │ │ @@ -156753,189 +156811,189 @@ │ │ │ │ mcrrvc 10, 4, lr, r5, cr12 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrmi r6, [sl], lr, asr #16 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r4, [r0], r7, lsl #12 │ │ │ │ - stc2l 7, cr15, [lr], #-664 @ 0xfffffd68 │ │ │ │ + blx 0xfff67432 │ │ │ │ strmi r2, [r4], -pc, lsl #28 │ │ │ │ @ instruction: 0xf897d15b │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ - blcs 0xbad44 │ │ │ │ + blcs 0xbae2c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs fp!, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a8648 │ │ │ │ - blcs 0x47acf0 │ │ │ │ + blls 0x1a8560 │ │ │ │ + blcs 0x47add8 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ - blcs 0xbada8 │ │ │ │ + blcs 0xbae90 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r3], -r9, ror #21 @ │ │ │ │ + @ instruction: 0x4633fa75 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - stmiavs fp!, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, sl, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a8614 │ │ │ │ + blls 0x1a852c │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524607 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xf1bafc4f │ │ │ │ + @ instruction: 0xf1bafbdb │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ @ instruction: 0xf7a72000 │ │ │ │ - ldrtmi pc, [fp], -pc, ror #17 @ │ │ │ │ + @ instruction: 0x463bf87b │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ad6400 │ │ │ │ - @ instruction: 0xf1b9fd81 │ │ │ │ + @ instruction: 0xf1b9fd0d │ │ │ │ @ instruction: 0xd1290f00 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4622 │ │ │ │ andcs pc, r1, r3, lsr #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r6], #-684 @ 0xfffffd54 │ │ │ │ + blx 0xfed67502 │ │ │ │ vaba.s8 d30, d30, d31 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1026 │ │ │ │ - @ instruction: 0xe7a4fc1d │ │ │ │ + str pc, [r4, r9, lsr #23]! │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ab4620 │ │ │ │ - @ instruction: 0xf1b9fc57 │ │ │ │ + @ instruction: 0xf1b9fbe3 │ │ │ │ sbcsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7ab221f │ │ │ │ - shsub8mi pc, r2, sp @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsl #31 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcrr2 7, 10, pc, sl, cr11 @ │ │ │ │ + blx 0xff66753a │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ movwls r4, #9735 @ 0x2607 │ │ │ │ - blx 0xff66747a │ │ │ │ + blx 0x1967562 │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ - blcs 0x47ae00 │ │ │ │ + blcs 0x47aee8 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x19675e8 │ │ │ │ + @ instruction: 0xf9eef7fb │ │ │ │ movwls r6, #10403 @ 0x28a3 │ │ │ │ - blx 0xff1e749e │ │ │ │ + blx 0x14e7586 │ │ │ │ strmi r9, [r0], r2, lsl #22 │ │ │ │ cmple r3, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x14e760c │ │ │ │ + @ instruction: 0xf9dcf7fb │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r3, {r2, r3, r4, r5, r7, r8, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ ldrtmi r9, [r3], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8d0461a │ │ │ │ @ instruction: 0xf7a704bc │ │ │ │ - stmiavs r3!, {r0, r3, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a84c4 │ │ │ │ + blls 0x1a83dc │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519002 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - bls 0x168508 │ │ │ │ + bls 0x168420 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xff967522 │ │ │ │ + blx 0x1c6760a │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ andcs pc, r1, r7, lsl #25 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xfe367552 │ │ │ │ + blx 0x66763a │ │ │ │ vaba.s8 d30, d30, d28 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - str pc, [r1, r1, lsl #23]! │ │ │ │ - addeq r6, r7, r6, asr #10 │ │ │ │ + str pc, [r1, sp, lsl #22]! │ │ │ │ + addeq r6, r7, lr, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec008c4 │ │ │ │ + bl 0xfec009ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fd8 │ │ │ │ ldrdlt r3, [r5], r9 │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ - blcs 0xb9a18 │ │ │ │ + blcs 0xb9b00 │ │ │ │ @ instruction: 0xf014d054 │ │ │ │ suble r6, r9, r0, ror r3 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7a64605 │ │ │ │ - blls 0x1a842c │ │ │ │ + blls 0x1a8344 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ cmnle r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xbafa0 │ │ │ │ + blcs 0xbb088 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs r2!, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69203 │ │ │ │ - bls 0x1a8408 │ │ │ │ - bcs 0x47af24 │ │ │ │ + bls 0x1a8320 │ │ │ │ + bcs 0x47b00c │ │ │ │ @ instruction: 0xf895d146 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13864 @ 0x3628 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9c8f7fb │ │ │ │ - bmi 0xa90340 │ │ │ │ + @ instruction: 0xf954f7fb │ │ │ │ + bmi 0xa90428 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r0, {r1, r3, r7, fp, ip, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xb1f70092 │ │ │ │ @ instruction: 0x61a8f500 │ │ │ │ strbeq pc, [r0, #-2256] @ 0xfffff730 @ │ │ │ │ - blx 0xa67606 │ │ │ │ + blx 0xfed676ec │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ movwcs pc, #7181 @ 0x1c0d @ │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @@ -156943,132 +157001,132 @@ │ │ │ │ ldrmi sp, [r8], -sl, lsr #3 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q8, q8 │ │ │ │ @ instruction: 0xf8d051c4 │ │ │ │ @ instruction: 0xf7a705c4 │ │ │ │ - ldrb pc, [pc, r7, lsl #22] @ │ │ │ │ + bfi pc, r3, #21, #11 @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - blls 0x1a83b8 │ │ │ │ + blls 0x1a82d0 │ │ │ │ vaba.s8 d30, d30, d25 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe79cfaf5 │ │ │ │ - addeq r6, r7, ip, lsr r4 │ │ │ │ + ldr pc, [ip, r1, lsl #21] │ │ │ │ + addeq r6, r7, r4, asr r3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r1], r5, lsl #12 │ │ │ │ @ instruction: 0xf7a6469a │ │ │ │ - @ instruction: 0x2c0ffacd │ │ │ │ + @ instruction: 0x2c0ffa59 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808e │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb0a4 │ │ │ │ + blcs 0xbb18c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldmvs r4!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfefe76ac │ │ │ │ + ldmvs r4!, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x12e7794 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf948f7fb │ │ │ │ + @ instruction: 0xf8d4f7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ - blx 0xff6e76dc │ │ │ │ + stc2 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ + blx 0x19e77c4 │ │ │ │ @ instruction: 0xf7a64604 │ │ │ │ - @ instruction: 0x4641fad5 │ │ │ │ + strbmi pc, [r1], -r1, ror #20 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf8acf7b3 │ │ │ │ + @ instruction: 0xf838f7b3 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - @ instruction: 0xf8a8f7b3 │ │ │ │ + @ instruction: 0xf834f7b3 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf1ba4620 │ │ │ │ subsle r0, r3, r0, lsl #30 │ │ │ │ - stc2l 7, cr15, [r0, #696] @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [ip, #-696] @ 0xfffffd48 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0xfe367710 │ │ │ │ + blx 0x6677f8 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r4, r7, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf916f7fb │ │ │ │ - blx 0x1f67730 │ │ │ │ + @ instruction: 0xf8a2f7fb │ │ │ │ + blx 0x267818 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple fp, r0, lsl #13 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf906f7fb │ │ │ │ - blx 0xfe867750 │ │ │ │ + @ instruction: 0xf892f7fb │ │ │ │ + blx 0xb67838 │ │ │ │ strmi r4, [r1], r2, asr #12 │ │ │ │ @ instruction: 0xf7b34639 │ │ │ │ - strbmi pc, [sl], -pc, lsr #17 @ │ │ │ │ + @ instruction: 0x464af83b │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r2, #-696]! @ 0xfffffd48 │ │ │ │ + ldc2l 7, cr15, [lr], #696 @ 0x2b8 │ │ │ │ ldmdavs r6!, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - blx 0x17e776c │ │ │ │ + @ instruction: 0xf9e8f7a6 │ │ │ │ strmi r4, [r0], r1, lsr #12 │ │ │ │ - @ instruction: 0xfffcf7b2 │ │ │ │ + @ instruction: 0xff88f7b2 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0xf7a6fb53 │ │ │ │ - @ instruction: 0x4621fa51 │ │ │ │ - @ instruction: 0xf7b34607 │ │ │ │ - strtmi pc, [r8], -fp, lsl #16 │ │ │ │ + @ instruction: 0x4621f9dd │ │ │ │ + @ instruction: 0xf7b24607 │ │ │ │ + qadd8mi pc, r8, r7 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ - blx 0x12e78f6 │ │ │ │ + blx 0x12e79de │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2l 7, cr15, [lr, #-696] @ 0xfffffd48 │ │ │ │ + ldc2l 7, cr15, [sl], {174} @ 0xae │ │ │ │ vabd.s8 d30, d30, d26 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - ldmvs r4!, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xce77c4 │ │ │ │ + ldmvs r4!, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9bcf7a6 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ svcge 0x0074f43f │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0xf677f0 │ │ │ │ + @ instruction: 0xf9c6f7ab │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0076f43f │ │ │ │ @ instruction: 0x46392210 │ │ │ │ - @ instruction: 0xf7ad4638 │ │ │ │ - @ instruction: 0xe76ff855 │ │ │ │ + @ instruction: 0xf7ac4638 │ │ │ │ + strb pc, [pc, -r1, ror #31]! @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0xae7814 │ │ │ │ + @ instruction: 0xf9b4f7ab │ │ │ │ vabd.s8 d30, d30, d20 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1028 │ │ │ │ - usad8 fp, pc, sl @ │ │ │ │ + str pc, [fp, fp, lsr #19] │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -157085,804 +157143,804 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xaa5e4 │ │ │ │ + blcs 0xaa6cc │ │ │ │ stmvs lr, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf9d0f7a6 │ │ │ │ + @ instruction: 0xf95cf7a6 │ │ │ │ strmi r2, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf894d170 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb27c │ │ │ │ + blcs 0xbb364 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fa2204 │ │ │ │ + stmdavs fp!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a810c │ │ │ │ - blcs 0x47b22c │ │ │ │ + blls 0x1a8024 │ │ │ │ + blcs 0x47b314 │ │ │ │ @ instruction: 0xf894d17d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb2a0 │ │ │ │ + blcs 0xbb388 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r3], -fp, asr #16 @ │ │ │ │ + @ instruction: 0xf7fa2204 │ │ │ │ + @ instruction: 0x4633ffd7 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - andcs pc, r0, pc, lsr #23 │ │ │ │ - cdp2 7, 6, cr15, cr4, cr6, {5} │ │ │ │ + andcs pc, r0, fp, lsr fp @ │ │ │ │ + ldc2l 7, cr15, [r0, #664]! @ 0x298 │ │ │ │ andls r6, r3, #15335424 @ 0xea0000 │ │ │ │ @ instruction: 0xf7a64680 │ │ │ │ - bls 0x1a80d4 │ │ │ │ + bls 0x1a7fec │ │ │ │ cmple r7, pc, lsl #20 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xbb2d8 │ │ │ │ + bcs 0xbb3c0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a7b20 │ │ │ │ + @ instruction: 0xf7fa2204 │ │ │ │ + blls 0x1a9a38 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #16 │ │ │ │ - @ instruction: 0xf978f7ad │ │ │ │ + @ instruction: 0xf904f7ad │ │ │ │ andls r6, r3, #2752512 @ 0x2a0000 │ │ │ │ - @ instruction: 0xf988f7a6 │ │ │ │ - bcs 0x49028c │ │ │ │ + @ instruction: 0xf914f7a6 │ │ │ │ + bcs 0x490374 │ │ │ │ @ instruction: 0xf894d131 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf814f7fb │ │ │ │ + @ instruction: 0xffa0f7fa │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdacc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ad4633 │ │ │ │ - stmiavs r9!, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r9!, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0x1be7aac │ │ │ │ + blx 0x1be7b94 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ andcs pc, r1, r7, ror #20 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf96af7ab │ │ │ │ + @ instruction: 0xf8f6f7ab │ │ │ │ vabd.s8 d30, d30, d15 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf960f7ab │ │ │ │ + @ instruction: 0xf8ecf7ab │ │ │ │ strb r9, [lr, r3, lsl #22] │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - blls 0x1a8064 │ │ │ │ + blls 0x1a7f7c │ │ │ │ vabd.s8 d30, d30, d24 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - str pc, [r2, fp, asr #18] │ │ │ │ + @ instruction: 0xe782f8d7 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00d44 │ │ │ │ + bl 0xfec00e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a69301 │ │ │ │ - blls 0x127fc0 │ │ │ │ + blls 0x127ed8 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbb3ec │ │ │ │ + blcs 0xbb4d4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [r9], -r5, lsr #31 │ │ │ │ + qasxmi pc, r9, r1 @ │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0x4630fe5d │ │ │ │ + ldrtmi pc, [r0], -r9, ror #27 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ - blx 0x167b80 │ │ │ │ + blx 0x167c68 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf906f7ab │ │ │ │ + @ instruction: 0xf892f7ab │ │ │ │ svclt 0x0000e7e3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, lr, lsl #12 │ │ │ │ ldrdne pc, [r4], r0 │ │ │ │ ldmdavs r3!, {r2, r9, sl, lr} │ │ │ │ streq lr, [r1, -r2, asr #20] │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7f44 │ │ │ │ - blcs 0x47b3f0 │ │ │ │ + blls 0x1a7e5c │ │ │ │ + blcs 0x47b4d8 │ │ │ │ @ instruction: 0xf894d13b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb468 │ │ │ │ + blcs 0xbb550 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf7a6ff67 │ │ │ │ - strtmi pc, [r9], -fp, asr #17 │ │ │ │ + @ instruction: 0xf7a6fef3 │ │ │ │ + @ instruction: 0x4629f857 │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - ldmvs r3!, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r3!, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7f14 │ │ │ │ - blcs 0x47b420 │ │ │ │ + blls 0x1a7e2c │ │ │ │ + blcs 0x47b508 │ │ │ │ @ instruction: 0xf894d12c │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb498 │ │ │ │ + blcs 0xbb580 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x669960 │ │ │ │ + blmi 0x669878 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r2, [r0, -r0, lsl #4] │ │ │ │ @ instruction: 0xf8d44441 │ │ │ │ andls r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003462a │ │ │ │ @ instruction: 0xf7b8030f │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ vmul.i8 d27, d30, d11 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - strb pc, [r4, r9, lsr #17] @ │ │ │ │ + @ instruction: 0xe7c4f835 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8a0f7ab │ │ │ │ + @ instruction: 0xf82cf7ab │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - addeq r5, r7, sl, asr #30 │ │ │ │ + addeq r5, r7, r2, ror #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ - @ instruction: 0xf876f7a6 │ │ │ │ + @ instruction: 0xf802f7a6 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17c │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb570 │ │ │ │ + blcs 0xbb658 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7e58 │ │ │ │ - blcs 0x47b4dc │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7a59303 │ │ │ │ + blls 0x1a9d70 │ │ │ │ + blcs 0x47b5c4 │ │ │ │ @ instruction: 0xf896d173 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb594 │ │ │ │ + blcs 0xbb67c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462bfef1 │ │ │ │ + @ instruction: 0x462bfe7d │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - blx 0x1567ba4 │ │ │ │ + @ instruction: 0xf9def7ad │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r1, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe43f0 │ │ │ │ @ instruction: 0xf7adb93b │ │ │ │ - @ instruction: 0xf1b9fabd │ │ │ │ + @ instruction: 0xf1b9fa49 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ movwls r6, #14627 @ 0x3923 │ │ │ │ - @ instruction: 0xf832f7a6 │ │ │ │ + @ instruction: 0xffbef7a5 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ cmple r9, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 5, pc, cr14, cr10, {7} │ │ │ │ + mcr2 7, 2, pc, cr10, cr10, {7} @ │ │ │ │ andls r6, r3, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf820f7a6 │ │ │ │ - bcs 0x49055c │ │ │ │ + @ instruction: 0xffacf7a5 │ │ │ │ + bcs 0x490644 │ │ │ │ @ instruction: 0xf896d141 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 5, pc, cr12, cr10, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr8, cr10, {7} │ │ │ │ stmib sp, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrtmi r8, [sl], -r0, lsl #6 │ │ │ │ strtmi r4, [r9], -fp, lsr #12 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmdavs r3!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13865 @ 0x3629 │ │ │ │ - @ instruction: 0xf7ab6c58 │ │ │ │ - blls 0x1a7de0 │ │ │ │ + @ instruction: 0xf7aa6c58 │ │ │ │ + blls 0x1a9cf8 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ab6c98 │ │ │ │ - str pc, [sp, pc, lsl #19]! │ │ │ │ + @ instruction: 0xe7adf91b │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf804f7ab │ │ │ │ + @ instruction: 0xff90f7aa │ │ │ │ vabd.s8 d30, d30, d3 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xe78cfffb │ │ │ │ + str pc, [ip, r7, lsl #31] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xfff2f7aa │ │ │ │ + @ instruction: 0xff7ef7aa │ │ │ │ vaba.s8 d30, d30, d22 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xffe8f7aa │ │ │ │ + @ instruction: 0xff74f7aa │ │ │ │ ldr r9, [lr, r3, lsl #22]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7a54690 │ │ │ │ - svccs 0x000fffc1 │ │ │ │ + svccs 0x000fff4d │ │ │ │ @ instruction: 0xd12e4604 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 2, pc, cr14, cr10, {7} @ │ │ │ │ + ldc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ movwls r6, #6379 @ 0x18eb │ │ │ │ - @ instruction: 0xffb0f7a5 │ │ │ │ + @ instruction: 0xff3cf7a5 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1252b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 1, pc, cr12, cr10, {7} │ │ │ │ + stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ - @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf1b8f83b │ │ │ │ + @ instruction: 0xf7ab4620 │ │ │ │ + @ instruction: 0xf1b8ffc7 │ │ │ │ @ instruction: 0xd1230f00 │ │ │ │ - blcs 0xc3f08 │ │ │ │ + blcs 0xc3ff0 │ │ │ │ stmdavs r9!, {r1, r3, r4, r5, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ vadd.i8 d27, d30, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7aa1027 │ │ │ │ - bfi pc, sp, (invalid: 31:17) @ │ │ │ │ + ldrb pc, [r1, r9, lsr #30] @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff94f7aa │ │ │ │ + @ instruction: 0xff20f7aa │ │ │ │ @ instruction: 0x4621463a │ │ │ │ - @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf1b8f817 │ │ │ │ + @ instruction: 0xf7ab4620 │ │ │ │ + @ instruction: 0xf1b8ffa3 │ │ │ │ sbcsle r0, fp, r0, lsl #30 │ │ │ │ movwls r6, #6443 @ 0x192b │ │ │ │ - @ instruction: 0xff72f7a5 │ │ │ │ + cdp2 7, 15, cr15, cr14, cr5, {5} │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ tstle lr, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + stc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7aa4620 │ │ │ │ - stmdavs fp!, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xff6af7aa │ │ │ │ + cdp2 7, 15, cr15, cr6, cr10, {5} │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - @ instruction: 0xff66f7aa │ │ │ │ + cdp2 7, 15, cr15, cr2, cr10, {5} │ │ │ │ vaba.s8 d30, d30, d23 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - ubfx pc, sp, #30, #2 │ │ │ │ + strb pc, [r1, r9, ror #29]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec01108 │ │ │ │ + bl 0xfec011f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ ldrmi r2, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x15df78 │ │ │ │ + blcs 0x15e060 │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d4bd10 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ vqshl.s8 d29, d10, d14 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0x16b2d98 │ │ │ │ + blvs 0x16b2e80 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7aa4010 │ │ │ │ - @ instruction: 0xf894bf37 │ │ │ │ + @ instruction: 0xf894bec3 │ │ │ │ stmdblt sl!, {r0, r3, r4, r6, r7, sp} │ │ │ │ tstle r3, pc, lsl #16 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - strle r0, [pc], #-1682 @ 0xa9f5c │ │ │ │ + strle r0, [pc], #-1682 @ 0xaa044 │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdalt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f4608 │ │ │ │ tstls r0, r3, lsl #4 │ │ │ │ - blx 0x13e7e26 │ │ │ │ + blx 0xff6e7f0c │ │ │ │ ldrb r9, [ip, r0, lsl #18] │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xff0ceb94 │ │ │ │ + blvs 0xff0cec7c │ │ │ │ @ instruction: 0xf7ab9100 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [r8], -r0, lsl #4 │ │ │ │ - blx 0xee7e4e │ │ │ │ + blx 0xff1e7f34 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vadd.i8 d25, d0, d0 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - cdp2 7, 10, cr15, cr12, cr13, {5} │ │ │ │ + cdp2 7, 3, cr15, cr8, cr13, {5} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldr r6, [r0, r3, lsr #11]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 13, cr15, cr6, cr5, {5} │ │ │ │ + cdp2 7, 6, cr15, cr2, cr5, {5} │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb8b0 │ │ │ │ + blcs 0xbb998 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x129b0c │ │ │ │ - blcs 0x47b828 │ │ │ │ + blls 0x129a24 │ │ │ │ + blcs 0x47b910 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb8e0 │ │ │ │ + blcs 0xbb9c8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldrtmi pc, [sl], -fp, asr #26 @ │ │ │ │ + @ instruction: 0x463afcd7 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ smmlsr fp, r0, r7, r4 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - cdp2 7, 11, cr15, cr0, cr10, {5} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr10, {5} │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - ldrtmi pc, [sl], -r7, lsr #29 @ │ │ │ │ + @ instruction: 0x463afe33 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - cdp2 7, 9, cr15, cr8, cr10, {5} │ │ │ │ + cdp2 7, 2, cr15, cr4, cr10, {5} │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - cdp2 7, 9, cr15, cr4, cr10, {5} │ │ │ │ + cdp2 7, 2, cr15, cr0, cr10, {5} │ │ │ │ svclt 0x0000e7d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r6, [sp], -fp, asr #17 │ │ │ │ ldrmi r4, [r1], r6, lsl #12 │ │ │ │ @ instruction: 0xf8dd9301 │ │ │ │ @ instruction: 0xf7a58028 │ │ │ │ - blls 0x129a60 │ │ │ │ - blcs 0x47b8d0 │ │ │ │ + blls 0x129978 │ │ │ │ + blcs 0x47b9b8 │ │ │ │ @ instruction: 0xf896d11b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb98c │ │ │ │ + blcs 0xbba74 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r5, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - @ instruction: 0x4621fa11 │ │ │ │ + @ instruction: 0x4621f99d │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmdavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vabd.s8 d30, d14, d2 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - ubfx pc, r7, #28, #5 │ │ │ │ + strb pc, [r4, r3, ror #27]! @ │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 7, 4, cr15, cr14, cr10, {5} │ │ │ │ + ldc2l 7, cr15, [sl, #680] @ 0x2a8 │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - cdp2 7, 4, cr15, cr10, cr10, {5} │ │ │ │ + ldc2l 7, cr15, [r6, #680] @ 0x2a8 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 2, cr15, cr0, cr5, {5} │ │ │ │ + stc2 7, cr15, [ip, #660]! @ 0x294 │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbba1c │ │ │ │ + blcs 0xbbb04 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x1299ac │ │ │ │ - blcs 0x47b990 │ │ │ │ + blls 0x1298c4 │ │ │ │ + blcs 0x47ba78 │ │ │ │ @ instruction: 0xf896d155 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbba40 │ │ │ │ + blcs 0xbbb28 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462afc9b │ │ │ │ + strtmi pc, [sl], -r7, lsr #24 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmdavs r3!, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x12997c │ │ │ │ - blcs 0x47b9b8 │ │ │ │ + blls 0x129894 │ │ │ │ + blcs 0x47baa0 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbba70 │ │ │ │ + blcs 0xbbb58 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldrtmi pc, [sl], -r3, lsl #25 @ │ │ │ │ + ldrtmi pc, [sl], -pc, lsl #24 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe69347f0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r8, #680]! @ 0x2a8 │ │ │ │ + ldc2l 7, cr15, [r4, #-680]! @ 0xfffffd58 │ │ │ │ vaba.s8 d30, d30, d29 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0x463afddf │ │ │ │ + ldrtmi pc, [sl], -fp, ror #26 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - ldc2l 7, cr15, [r0, #680] @ 0x2a8 │ │ │ │ + ldc2l 7, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - stc2l 7, cr15, [ip, #680] @ 0x2a8 │ │ │ │ + ldc2l 7, cr15, [r8, #-680] @ 0xfffffd58 │ │ │ │ vaba.s8 q15, q15, q1 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - str pc, [sl, r3, asr #27]! │ │ │ │ + str pc, [sl, pc, asr #26]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r1, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - ldc2 7, cr15, [sl, #660] @ 0x294 │ │ │ │ + stc2 7, cr15, [r6, #-660]! @ 0xfffffd6c │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbb28 │ │ │ │ + blcs 0xbbc10 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs fp!, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x1298a0 │ │ │ │ - blcs 0x47ba90 │ │ │ │ + blls 0x1297b8 │ │ │ │ + blcs 0x47bb78 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbb4c │ │ │ │ + blcs 0xbbc34 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r2, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - strtmi pc, [r1], -fp, ror #19 │ │ │ │ + @ instruction: 0x4621f977 │ │ │ │ ldrbmi r4, [r0, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r2], -fp, asr #12 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vmax.s8 d30, d14, d18 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7aa1024 │ │ │ │ - @ instruction: 0xe7d2fd77 │ │ │ │ + ldrb pc, [r2, r3, lsl #26] @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2l 7, cr15, [lr, #-680]! @ 0xfffffd58 │ │ │ │ + ldc2l 7, cr15, [sl], #680 @ 0x2a8 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x46212796 │ │ │ │ @ instruction: 0xf7aa6c78 │ │ │ │ - ldcvs 13, cr15, [r8], #404 @ 0x194 │ │ │ │ + ldcvs 12, cr15, [r8], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7aa4621 │ │ │ │ - ldrb pc, [r8, r1, ror #26] @ │ │ │ │ + ldrb pc, [r8, sp, ror #25] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ umulllt r4, r1, r8, r6 │ │ │ │ movwvs lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4693 │ │ │ │ strmi sl, [sp], -r8, lsr #32 │ │ │ │ andseq pc, pc, #3 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ svclt 0x00180f00 │ │ │ │ - blx 0x1a34f28 │ │ │ │ + blx 0x1a35010 │ │ │ │ teqple r7, r2, lsl #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a5686e │ │ │ │ - strmi pc, [r4], -sp, lsr #26 │ │ │ │ + @ instruction: 0x4604fcb9 │ │ │ │ tstle fp, pc, lsl #28 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfef68336 │ │ │ │ + blx 0x126841e │ │ │ │ @ instruction: 0xf7a64648 │ │ │ │ - @ instruction: 0x4621f9d9 │ │ │ │ + strtmi pc, [r1], -r5, ror #18 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1b847d8 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ ldrbmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ strb r4, [r7, #4080] @ 0xff0 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [r8], #680 @ 0x2a8 │ │ │ │ vabd.s8 q15, q15, q10 │ │ │ │ vmvn.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x46212696 │ │ │ │ @ instruction: 0xf7aa6c70 │ │ │ │ - ldcvs 13, cr15, [r0], #76 @ 0x4c │ │ │ │ + ldcvs 12, cr15, [r0], #636 @ 0x27c │ │ │ │ @ instruction: 0xf7aa4621 │ │ │ │ - strb pc, [r1, pc, lsl #26]! @ │ │ │ │ + @ instruction: 0xe7e1fc9b │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bicsvc lr, r9, pc, asr #20 │ │ │ │ @ instruction: 0xf7aa6cd8 │ │ │ │ - @ instruction: 0xe7bdfd1f │ │ │ │ + ldr pc, [sp, fp, lsr #25]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec015b8 │ │ │ │ + bl 0xfec016a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf0014607 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r4} │ │ │ │ - blcs 0xda030 │ │ │ │ + blcs 0xda118 │ │ │ │ cdpls 8, 0, cr6, cr8, cr12, {7} │ │ │ │ vst1.16 {d15-d16}, [r0 :128], r4 │ │ │ │ stmib sp, {r1, r2, r4, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a52300 │ │ │ │ - @ instruction: 0x4601fcd5 │ │ │ │ + strmi pc, [r1], -r1, ror #24 │ │ │ │ strmi r4, [ip], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf98cf7a6 │ │ │ │ + @ instruction: 0xf918f7a6 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ ldrmi r4, [r0, r0, lsr #12] │ │ │ │ - bllt 0x1190ffc │ │ │ │ + bllt 0x11910e4 │ │ │ │ ldrtmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrb r4, [fp, #-240]! @ 0xffffff10 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r0, #4065 @ 0xfe1 │ │ │ │ ldclvs 2, cr9, [r8], {1} │ │ │ │ - stc2l 7, cr15, [r8], #680 @ 0x2a8 │ │ │ │ - ldc2 7, cr15, [r6], #660 @ 0x294 │ │ │ │ + ldc2l 7, cr15, [r4], #-680 @ 0xfffffd58 │ │ │ │ + mcrr2 7, 10, pc, r2, cr5 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7a6460c │ │ │ │ - bls 0x1289e0 │ │ │ │ + bls 0x1288f8 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blls 0xbc274 │ │ │ │ + blls 0xbc35c │ │ │ │ @ instruction: 0x46216c58 │ │ │ │ @ instruction: 0xf7aa9300 │ │ │ │ - blls 0xe9734 │ │ │ │ + blls 0xe964c │ │ │ │ ldcvs 6, cr4, [r8], {33} @ 0x21 │ │ │ │ - ldc2 7, cr15, [r8], #680 @ 0x2a8 │ │ │ │ + mcrr2 7, 10, pc, r4, cr10 @ │ │ │ │ vaba.s8 q15, q15, q3 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xe7ef2396 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0165c │ │ │ │ + bl 0xfec01744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59201 │ │ │ │ - stclvs 12, cr15, [r3, #-572]! @ 0xfffffdc4 │ │ │ │ - bls 0xfbc78 │ │ │ │ + stclvs 12, cr15, [r3, #-108]! @ 0xffffff94 │ │ │ │ + bls 0xfbd60 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ strtmi r0, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf8941ad2 │ │ │ │ - blcs 0xb67e8 │ │ │ │ + blcs 0xb68d0 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - blx 0x6e847a │ │ │ │ + blx 0xfe9e8560 │ │ │ │ tstle r3, pc, lsl #28 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ strle r0, [r7], #-1691 @ 0xfffff965 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff6aacc4 │ │ │ │ - @ instruction: 0xf8a6f7ab │ │ │ │ + blvs 0xff6aadac │ │ │ │ + @ instruction: 0xf832f7ab │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ab2201 │ │ │ │ - @ instruction: 0xf646f8a1 │ │ │ │ + @ instruction: 0xf646f82d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46282396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xf04ffc15 │ │ │ │ + @ instruction: 0xf04ffba1 │ │ │ │ strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0171c │ │ │ │ + bl 0xfec01804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x1295e8 │ │ │ │ + blls 0x129500 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbbdc4 │ │ │ │ + blcs 0xbbeac │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x4629fab9 │ │ │ │ + strtmi pc, [r9], -r5, asr #20 │ │ │ │ andcs r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8a0f7ad │ │ │ │ + @ instruction: 0xf82cf7ad │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, r5, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xe7e2fc19 │ │ │ │ + strb pc, [r2, r5, lsr #23]! @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec017a8 │ │ │ │ + bl 0xfec01890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x12955c │ │ │ │ + blls 0x129474 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xd1292b0f │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbbe50 │ │ │ │ + blcs 0xbbf38 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x628fa8 │ │ │ │ + blmi 0x628ec0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c58d3 │ │ │ │ vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strtmi r0, [fp], #-658 @ 0xfffffd6e │ │ │ │ bicvs pc, r9, r2, lsl #10 │ │ │ │ @ instruction: 0x0648f8d2 │ │ │ │ @ instruction: 0xf7a6461a │ │ │ │ - @ instruction: 0x4630fb99 │ │ │ │ + ldrtmi pc, [r0], -r5, lsr #22 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ stc2l 7, cr15, [r2], {253} @ 0xfd │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xff2684d6 │ │ │ │ + blx 0x15685be │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - umulleq r5, r7, r4, r5 │ │ │ │ + addeq r5, r7, ip, lsr #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -157901,36 +157959,36 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ mcr2 7, 7, pc, cr12, cr12, {7} @ │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7aa4620 │ │ │ │ - blmi 0x62966c │ │ │ │ - blls 0x30470c │ │ │ │ + blmi 0x629584 │ │ │ │ + blls 0x3047f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x36465c │ │ │ │ - blls 0x304738 │ │ │ │ + blmi 0x364744 │ │ │ │ + blls 0x304820 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s16 q4, q8, q8 │ │ │ │ - svclt 0x0000fbcf │ │ │ │ + svclt 0x0000fc5b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -157950,647 +158008,647 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ stc2 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7aa4620 │ │ │ │ - blmi 0x6295a8 │ │ │ │ - blls 0x3047d0 │ │ │ │ + blmi 0x6294c0 │ │ │ │ + blls 0x3048b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x364720 │ │ │ │ - blls 0x3047fc │ │ │ │ + blmi 0x364808 │ │ │ │ + blls 0x3048e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s16 q4, q8, q8 │ │ │ │ - svclt 0x0000fb6d │ │ │ │ + svclt 0x0000fbf9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec019d0 │ │ │ │ + bl 0xfec01ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7fd9301 │ │ │ │ - blls 0x12956c │ │ │ │ + blls 0x129654 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7aa9101 │ │ │ │ - bls 0x1294e8 │ │ │ │ + bls 0x129400 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ - blx 0xfece8822 │ │ │ │ + blx 0xfece890a │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r3!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ ldrmi r6, [r6], -r2, ror #18 │ │ │ │ bicsle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0xe7dd4256 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01a64 │ │ │ │ + bl 0xfec01b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7a5681c │ │ │ │ - bmi 0x4ea58c │ │ │ │ + bmi 0x4ea4a4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c588b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #-2147483612 @ 0x80000024 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ stmib sp, {r3, r5, r6, r7, fp, ip}^ │ │ │ │ strtmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ bicvs pc, ip, r1, lsl #4 │ │ │ │ @ instruction: 0xf7a66808 │ │ │ │ - andlt pc, r3, r5, lsl #21 │ │ │ │ + andlt pc, r3, r1, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r5, [r7], r0 │ │ │ │ + addeq r5, r7, r8, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec01acc │ │ │ │ + bl 0xfec01bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @ instruction: 0xf1a03280 │ │ │ │ addlt r0, r2, r8, lsl #6 │ │ │ │ svclt 0x00882b01 │ │ │ │ stmdble r1, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xd1242810 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf7a5681c │ │ │ │ - bmi 0x62a514 │ │ │ │ + bmi 0x62a42c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldceq 6, cr15, [ip], #-304 @ 0xfffffed0 │ │ │ │ ldceq 2, cr15, [r2], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ mvnvs pc, ip, lsl #10 │ │ │ │ vmlaeq.f64 d14, d0, d3 │ │ │ │ smmlseq r0, ip, r8, pc @ │ │ │ │ @ instruction: 0xf8cd4423 │ │ │ │ @ instruction: 0xf7a6e000 │ │ │ │ - andlt pc, r2, sp, lsl sl @ │ │ │ │ + andlt pc, r2, r9, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmla.f32 d27, d5, d0 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + @ instruction: 0xf645bd10 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ - blmi 0x16aa00 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ + blmi 0x16aae8 │ │ │ │ rsbsne pc, r9, #64, 4 │ │ │ │ - blx 0xff3e70b8 │ │ │ │ - addeq r5, r7, r0, ror r2 │ │ │ │ - eorseq r1, r5, r4, asr #8 │ │ │ │ + blx 0x1ce71a2 │ │ │ │ + addeq r5, r7, r8, lsl #3 │ │ │ │ + eorseq r1, r5, ip, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01b5c │ │ │ │ + bl 0xfec01c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle fp, r0, lsl #22 │ │ │ │ - blcs 0x384cfc │ │ │ │ + blcs 0x384de4 │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - bcs 0xb2cec │ │ │ │ + bcs 0xb2dd4 │ │ │ │ orrhi pc, r3, r0, asr #32 │ │ │ │ vqdmulh.s d2, d0, d13 │ │ │ │ ldm pc, {r1, r3, r4, r7, pc}^ @ │ │ │ │ rsbeq pc, pc, r3, lsl r0 @ │ │ │ │ eorseq r0, fp, pc, rrx │ │ │ │ smlaltbeq r0, r5, sp, r0 │ │ │ │ rscseq r0, r4, fp, ror r0 │ │ │ │ tsteq pc, sp, lsr #2 │ │ │ │ cmpeq r6, sp, asr #1 │ │ │ │ umullseq r0, r8, r8, r0 │ │ │ │ movwls r0, #8349 @ 0x209d │ │ │ │ - cdp2 7, 14, cr15, cr12, cr2, {5} │ │ │ │ + cdp2 7, 7, cr15, cr8, cr2, {5} │ │ │ │ ldrsbne pc, [r4], #132 @ 0x84 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf0114605 │ │ │ │ stcvs 15, cr0, [r1, #32]! │ │ │ │ @ instruction: 0xf64f9802 │ │ │ │ @ instruction: 0xf6cf72fe │ │ │ │ @ instruction: 0x460e62ff │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ - blvs 0xff6fb3cc │ │ │ │ + blvs 0xff6fb4b4 │ │ │ │ @ instruction: 0xf7ab462b │ │ │ │ - @ instruction: 0xf894f8c1 │ │ │ │ + @ instruction: 0xf894f84d │ │ │ │ stmdbcs r0, {r0, r2, r3, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -sl, asr #2 │ │ │ │ - @ instruction: 0xf9eaf7b2 │ │ │ │ + @ instruction: 0xf976f7b2 │ │ │ │ @ instruction: 0xf7aa4628 │ │ │ │ - @ instruction: 0xf894f971 │ │ │ │ + @ instruction: 0xf894f8fd │ │ │ │ strvs r3, [r6, #221]! @ 0xdd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, r7, ror #2 │ │ │ │ @ instruction: 0xff64f7ff │ │ │ │ ldmdblt fp!, {r0, r1, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andseq lr, sl, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf7aa9202 │ │ │ │ - svcvs 0x0023f959 │ │ │ │ + svcvs 0x0023f8e5 │ │ │ │ strvs r9, [r2, #2562]! @ 0xa02 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf894811e │ │ │ │ stmiavs r2!, {r0, r2, r3, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x1545fb4 │ │ │ │ + bne 0x154609c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstcs r1, r9, ror r1 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 7, 5, cr15, cr10, cr5, {5} │ │ │ │ + stc2l 7, cr15, [r6, #660]! @ 0x294 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xe783f99d │ │ │ │ + str pc, [r3, r9, lsr #18] │ │ │ │ smlatbcs r1, r2, r8, r6 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7fc1ad2 │ │ │ │ strb pc, [r3, pc, ror #23] @ │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - ldr pc, [r3, fp, ror #19]! │ │ │ │ + @ instruction: 0xe7b3f99f │ │ │ │ @ instruction: 0xf6466d62 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmiavs r0!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdavs sp, {r7, r9, fp, ip} │ │ │ │ - cdp2 7, 3, cr15, cr10, cr5, {5} │ │ │ │ + stc2l 7, cr15, [r6, #660] @ 0x294 │ │ │ │ vnmls.f32 s8, s27, s31 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ bicsvc pc, r4, r1, lsl #4 │ │ │ │ @ instruction: 0xf7a66808 │ │ │ │ - tstpcs r0, r3, asr r9 @ p-variant is OBSOLETE │ │ │ │ + ldrdcs pc, [r0, -pc] │ │ │ │ @ instruction: 0xf7b24608 │ │ │ │ - @ instruction: 0xe79df97d │ │ │ │ + ldr pc, [sp, r9, lsl #18] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x1544d58 │ │ │ │ + bne 0x1544e40 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - @ instruction: 0xfff4f7f9 │ │ │ │ - bls 0x146068 │ │ │ │ + @ instruction: 0xff80f7f9 │ │ │ │ + bls 0x146150 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - @ instruction: 0xf97ef7b2 │ │ │ │ + @ instruction: 0xf90af7b2 │ │ │ │ movwcs lr, #1930 @ 0x78a │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xf94ef7a5 │ │ │ │ + @ instruction: 0xf8daf7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r9, r2, r3, lsl #6 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - stmdals r2, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7aa4601 │ │ │ │ - blls 0x1aa110 │ │ │ │ + blls 0x1aa028 │ │ │ │ vst2.8 {d25-d26}, [pc], r2 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf93ef7ad │ │ │ │ + @ instruction: 0xf8caf7ad │ │ │ │ @ instruction: 0xf7a52003 │ │ │ │ - @ instruction: 0xf04ffdef │ │ │ │ + @ instruction: 0xf04ffd7b │ │ │ │ @ instruction: 0x4602419c │ │ │ │ @ instruction: 0xf7fb200d │ │ │ │ - @ instruction: 0xe763f977 │ │ │ │ + strb pc, [r3, -r3, lsl #18]! @ │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf7a530de │ │ │ │ - @ instruction: 0xf646f927 │ │ │ │ + @ instruction: 0xf646f8b3 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12964 @ 0x32a4 │ │ │ │ ldmdavs r9, {r1, ip, pc} │ │ │ │ - @ instruction: 0xf8b8f7ad │ │ │ │ + @ instruction: 0xf844f7ad │ │ │ │ vld2.8 {d25-d26}, [pc], r2 │ │ │ │ strmi r1, [r1], -r0, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r8, #-680] @ 0xfffffd58 │ │ │ │ + stc2l 7, cr15, [r4], #680 @ 0x2a8 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xf894f917 │ │ │ │ + @ instruction: 0xf894f8a3 │ │ │ │ ldrdcs r3, [r2], -r9 │ │ │ │ strhne pc, [r0], #132 @ 0x84 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ cmpvs r3, r1, asr #20 │ │ │ │ orrmi pc, r8, r1, asr #32 │ │ │ │ - @ instruction: 0xffd0f7f9 │ │ │ │ + @ instruction: 0xff5cf7f9 │ │ │ │ movwcs lr, #1848 @ 0x738 │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xf8fcf7a5 │ │ │ │ + @ instruction: 0xf888f7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r9, r2, r3, lsl #6 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - stmdals r2, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7aa4601 │ │ │ │ - blls 0x1aa06c │ │ │ │ + blls 0x1a9f84 │ │ │ │ vst2.8 {d25-d26}, [pc], r2 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8ecf7ad │ │ │ │ + @ instruction: 0xf878f7ad │ │ │ │ strhne pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf0412002 │ │ │ │ @ instruction: 0x91024194 │ │ │ │ - ldc2 7, cr15, [r8, #660] @ 0x294 │ │ │ │ + stc2 7, cr15, [r4, #-660]! @ 0xfffffd6c │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7fb200b │ │ │ │ - str pc, [sp, -r1, lsr #18] │ │ │ │ + str pc, [sp, -sp, lsr #17] │ │ │ │ @ instruction: 0xee1d4a5c │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ @ instruction: 0xf64c6812 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmdavs fp, {r1, r4, r7} │ │ │ │ @ instruction: 0xf600588a │ │ │ │ @ instruction: 0xf8d00158 │ │ │ │ ldrmi r0, [r3], #-2136 @ 0xfffff7a8 │ │ │ │ @ instruction: 0xf7a62200 │ │ │ │ - usat pc, #21, r1, lsl #17 @ │ │ │ │ + usat pc, #21, sp, lsl #16 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x1544ea8 │ │ │ │ + bne 0x1544f90 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - @ instruction: 0xff4cf7f9 │ │ │ │ - bls 0x1461b8 │ │ │ │ + mrc2 7, 6, pc, cr8, cr9, {7} │ │ │ │ + bls 0x1462a0 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - bmi 0x1324938 │ │ │ │ + bmi 0x1324a20 │ │ │ │ svcne 0x0070ee1d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ bicseq pc, ip, r0, lsl #12 │ │ │ │ ldmeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf868f7a6 │ │ │ │ + @ instruction: 0xfff4f7a5 │ │ │ │ svcvs 0x0060e6cc │ │ │ │ - b 0x116edd4 │ │ │ │ + b 0x116eebc │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fd4b │ │ │ │ + @ instruction: 0xf646fcd7 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf88ef7ad │ │ │ │ - blcs 0x4247c8 │ │ │ │ + @ instruction: 0xf81af7ad │ │ │ │ + blcs 0x4248b0 │ │ │ │ andge sp, r1, #76, 16 @ 0x4c0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - strdeq sl, [sl], -sp │ │ │ │ - strdeq sl, [sl], -sp │ │ │ │ - strdeq sl, [sl], -r9 │ │ │ │ - andeq sl, sl, sp, lsl sp │ │ │ │ - strdeq sl, [sl], -sp │ │ │ │ - andeq sl, sl, sp, lsl sp │ │ │ │ - andeq sl, sl, r1, lsr fp │ │ │ │ - andeq sl, sl, sp, lsl sp │ │ │ │ - andeq sl, sl, r7, lsl #23 │ │ │ │ - andeq sl, sl, r3, ror #21 │ │ │ │ - andeq sl, sl, sp, lsl sp │ │ │ │ - andeq sl, sl, sp, lsl sp │ │ │ │ - andeq sl, sl, sp, lsl sp │ │ │ │ - strdeq sl, [sl], -sp │ │ │ │ + andeq sl, sl, r5, ror #27 │ │ │ │ + andeq sl, sl, r5, ror #27 │ │ │ │ + andeq sl, sl, r1, ror #21 │ │ │ │ + andeq sl, sl, r5, lsl #28 │ │ │ │ + andeq sl, sl, r5, ror #27 │ │ │ │ + andeq sl, sl, r5, lsl #28 │ │ │ │ + andeq sl, sl, r9, lsl ip │ │ │ │ + andeq sl, sl, r5, lsl #28 │ │ │ │ + andeq sl, sl, pc, ror #24 │ │ │ │ + andeq sl, sl, fp, asr #23 │ │ │ │ + andeq sl, sl, r5, lsl #28 │ │ │ │ + andeq sl, sl, r5, lsl #28 │ │ │ │ + andeq sl, sl, r5, lsl #28 │ │ │ │ + andeq sl, sl, r5, ror #27 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ - @ instruction: 0xf7a530de │ │ │ │ - @ instruction: 0xf646f85f │ │ │ │ + @ instruction: 0xf7a430de │ │ │ │ + @ instruction: 0xf646ffeb │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12964 @ 0x32a4 │ │ │ │ ldmdavs r9, {r1, ip, pc} │ │ │ │ - @ instruction: 0xfff0f7ac │ │ │ │ + @ instruction: 0xff7cf7ac │ │ │ │ vld2.8 {d25-d26}, [pc], r2 │ │ │ │ strmi r1, [r1], -r0, lsl #4 │ │ │ │ - ldc2 7, cr15, [r0], {170} @ 0xaa │ │ │ │ + ldc2 7, cr15, [ip], {170} @ 0xaa │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf7ad6819 │ │ │ │ - ldrbt pc, [sl], -pc, asr #16 @ │ │ │ │ + @ instruction: 0xf7ac6819 │ │ │ │ + @ instruction: 0xe67affdb │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x1544f98 │ │ │ │ + bne 0x1545080 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - mrc2 7, 6, pc, cr4, cr9, {7} │ │ │ │ - bls 0x1462a8 │ │ │ │ + mcr2 7, 3, pc, cr0, cr9, {7} @ │ │ │ │ + bls 0x146390 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - @ instruction: 0xe669f895 │ │ │ │ + strbt pc, [r9], -r9, asr #16 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andls r4, r2, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ + stclvs 14, cr15, [r3, #-316]! @ 0xfffffec4 │ │ │ │ strtmi r9, [r0], -r2, lsl #20 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ - svclt 0x0000b881 │ │ │ │ - ldrdeq r5, [r7], lr │ │ │ │ - addeq r4, r7, r6, lsl #31 │ │ │ │ - addeq r4, r7, r4, lsr pc │ │ │ │ + svclt 0x0000b835 │ │ │ │ + strdeq r4, [r7], r6 │ │ │ │ + umulleq r4, r7, lr, lr │ │ │ │ + addeq r4, r7, ip, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01f64 │ │ │ │ + bl 0xfec0204c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @ instruction: 0x460d20d0 │ │ │ │ smullsne pc, r9, r0, r8 @ │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbcs r0, {r1, r7, ip, sp, pc} │ │ │ │ svclt 0x00184604 │ │ │ │ ldreq r2, [r2, #939] @ 0x3ab │ │ │ │ @ instruction: 0xf894d533 │ │ │ │ - blcs 0xb7150 │ │ │ │ + blcs 0xb7238 │ │ │ │ @ instruction: 0xf894d04f │ │ │ │ ldrdcs r2, [r2], -r9 │ │ │ │ @ instruction: 0xf082882b │ │ │ │ - b 0x116b5a4 │ │ │ │ + b 0x116b68c │ │ │ │ @ instruction: 0xf0436342 │ │ │ │ @ instruction: 0xf7a54588 │ │ │ │ - @ instruction: 0xf894fcad │ │ │ │ + @ instruction: 0xf894fc39 │ │ │ │ @ instruction: 0x460630d8 │ │ │ │ ldrtmi fp, [r2], -r3, lsl #3 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - @ instruction: 0xf832f7fb │ │ │ │ + @ instruction: 0xffbef7fa │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blcs 0xc6a64 │ │ │ │ + blcs 0xc6b4c │ │ │ │ vrhadd.s8 , q7, q5 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff6fc668 │ │ │ │ - mcr2 7, 3, pc, cr10, cr9, {7} @ │ │ │ │ + blvs 0xff6fc750 │ │ │ │ + ldc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf8d0e7df │ │ │ │ movwls r0, #4292 @ 0x10c4 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf7970940 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs sl!, {r0, r6, r7, ip, lr, pc} │ │ │ │ addsmi r9, sl, #1024 @ 0x400 │ │ │ │ svcvs 0x0023d1bd │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-308]! @ 0xfffffecc │ │ │ │ + stclvs 13, cr15, [r3, #-868]! @ 0xfffffc9c │ │ │ │ strvs r2, [r3, #16]! │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ vabd.s8 q15, q15, q2 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stclvs 3, cr2, [r1, #-600]! @ 0xfffffda8 │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - blvs 0xff6f178c │ │ │ │ + blvs 0xff6f1874 │ │ │ │ @ instruction: 0xf7f99201 │ │ │ │ - bls 0x12a738 │ │ │ │ + bls 0x12a650 │ │ │ │ stclvs 3, cr2, [r1, #-24]! @ 0xffffffe8 │ │ │ │ strvs r4, [r1, #1041]! @ 0x411 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ rscvs r2, r3, r0, asr #1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - mcrr2 7, 10, pc, r4, cr5 @ │ │ │ │ + blx 0xff4e8dfa │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - str pc, [r4, r7, lsl #31]! │ │ │ │ + @ instruction: 0xe7a4ff13 │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - ldc2 7, cr15, [r4], #-660 @ 0xfffffd6c │ │ │ │ + blx 0xff0e8e1a │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - @ instruction: 0xe7b1ff77 │ │ │ │ + ldr pc, [r1, r3, lsl #30]! │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #134217731 @ 0x8000003 │ │ │ │ rsble r2, r9, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec020c4 │ │ │ │ + bl 0xfec021ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8160 @ 0x1fe0 │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ ldrtle r0, [sl], #-1427 @ 0xfffffa6d │ │ │ │ svcvs 0x0022680b │ │ │ │ @ instruction: 0xf043b29b │ │ │ │ - bcs 0xbc46c │ │ │ │ + bcs 0xbc554 │ │ │ │ @ instruction: 0xf646d15b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ andcs r2, r0, #-2147483611 @ 0x80000025 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7f96bc9 │ │ │ │ - blls 0x1aa680 │ │ │ │ + blls 0x1aa598 │ │ │ │ strtmi r6, [r8], -r2, ror #26 │ │ │ │ ldmdavs sp, {r1, r5, r7, r8, sl, sp, lr} │ │ │ │ - blx 0xfff68da6 │ │ │ │ + blx 0xfe268e8e │ │ │ │ @ instruction: 0xee1d4a34 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ tstpvs r6, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a56808 │ │ │ │ - movwcs pc, #12051 @ 0x2f13 @ │ │ │ │ + movwcs pc, #11935 @ 0x2e9f @ │ │ │ │ andcs r6, r1, r3, ror #1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd30 │ │ │ │ smlabtls r3, r4, r0, r0 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf7970940 │ │ │ │ - stmdbls r3, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r3, fp, sp, lr} │ │ │ │ - blcs 0xfeb9f24c │ │ │ │ + blcs 0xfeb9f334 │ │ │ │ svcvs 0x0023d1b7 │ │ │ │ vqdmulh.s , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff6fc7fc │ │ │ │ - stc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ + blvs 0xff6fc8e4 │ │ │ │ + stc2 7, cr15, [ip, #-996]! @ 0xfffffc1c │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7ff2010 │ │ │ │ movwcs pc, #11421 @ 0x2c9d @ │ │ │ │ ldrb r6, [r4, r3, ror #1] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvs 0x00604770 │ │ │ │ - b 0x112f0ec │ │ │ │ + b 0x112f1d4 │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fbad │ │ │ │ + @ instruction: 0xf646fb39 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12810 @ 0x320a │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - blls 0x1aab7c │ │ │ │ + blls 0x1aaa94 │ │ │ │ svcvs 0x0060e795 │ │ │ │ - b 0x116f134 │ │ │ │ + b 0x116f21c │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fb9b │ │ │ │ + @ instruction: 0xf646fb27 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - cdp2 7, 13, cr15, cr14, cr12, {5} │ │ │ │ + cdp2 7, 6, cr15, cr10, cr12, {5} │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - addeq r4, r7, lr, asr ip │ │ │ │ + addeq r4, r7, r6, ror fp │ │ │ │ ldmdblt r3!, {r0, r1, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf7a52000 │ │ │ │ - @ instruction: 0xf646fb79 │ │ │ │ + @ instruction: 0xf646fb05 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vst4.32 {d18,d20,d22,d24}, [pc :64], r6 │ │ │ │ stmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - cdp2 7, 11, cr15, cr12, cr12, {5} │ │ │ │ + cdp2 7, 4, cr15, cr8, cr12, {5} │ │ │ │ andcs r9, r0, #1024 @ 0x400 │ │ │ │ mullt r3, sl, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02248 │ │ │ │ + bl 0xfec02330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf7a44607 │ │ │ │ - @ instruction: 0x4605fe9b │ │ │ │ + strmi pc, [r5], -r7, lsr #28 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - blx 0x1568ef6 │ │ │ │ + blx 0xff868fdc │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfe5e8f14 │ │ │ │ + blx 0x8e8ffc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7a94628 │ │ │ │ - shsub8mi pc, r2, sp @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsl #31 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xfff8f7a9 │ │ │ │ + @ instruction: 0xff84f7a9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7aa2208 │ │ │ │ - strtmi pc, [sl], -r7, lsr #18 │ │ │ │ + @ instruction: 0x462af8b3 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmdalt r2, {r1, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x009ef7a9 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec022b8 │ │ │ │ + bl 0xfec023a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a49301 │ │ │ │ - blls 0x12aa4c │ │ │ │ + blls 0x12a964 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbc960 │ │ │ │ + blcs 0xbca48 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r9], -fp, ror #25 │ │ │ │ + @ instruction: 0x4629fc77 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrtmi pc, [r0], -r7, lsr #31 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ @ instruction: 0xff48f7fc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - cdp2 7, 4, cr15, cr12, cr9, {5} │ │ │ │ + ldc2l 7, cr15, [r8, #676] @ 0x2a4 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0232c │ │ │ │ + bl 0xfec02414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -fp, lsl #12 │ │ │ │ ldmdale pc!, {r0, r1, r2, r3, r8, fp, sp}^ @ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcs 0xb711a4 │ │ │ │ + blcs 0xb7128c │ │ │ │ ldmdbcc r9!, {r1, r4, r5, r9, ip, sp} │ │ │ │ ldrbpl r4, [r5, #-64] @ 0xffffffc0 │ │ │ │ stmdaeq r8, {r2, r5, r6, sl, sp, lr} │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldcvs 3, cr2, [r4], {1} │ │ │ │ strcc lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ @@ -158615,411 +158673,411 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ mcrrvs 2, 0, r2, ip, cr2 │ │ │ │ vabd.s8 q15, q15, q10 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ andcs r2, r2, #-2147483611 @ 0x80000025 │ │ │ │ ldrb r6, [sp, ip, lsl #26] │ │ │ │ @ instruction: 0xf7a49101 │ │ │ │ - vadd.f32 , q15, │ │ │ │ + vadd.f32 , q7, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46042296 │ │ │ │ ldclvs 2, cr9, [r1], {0} │ │ │ │ - @ instruction: 0xff38f7a9 │ │ │ │ + cdp2 7, 12, cr15, cr4, cr9, {5} │ │ │ │ strtmi r9, [r1], -r0, lsl #20 │ │ │ │ ldcvs 6, cr4, [r2], {32} │ │ │ │ - @ instruction: 0xff46f7a9 │ │ │ │ + cdp2 7, 13, cr15, cr2, cr9, {5} │ │ │ │ andcs r9, r9, #1024 @ 0x400 │ │ │ │ smlabtls r0, r8, r7, lr │ │ │ │ - stc2l 7, cr15, [lr, #656] @ 0x290 │ │ │ │ + ldc2l 7, cr15, [sl, #-656] @ 0xfffffd70 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ mcrrvs 6, 0, r4, sl, cr4 │ │ │ │ @ instruction: 0xf7a96d09 │ │ │ │ - blls 0xeb160 │ │ │ │ + blls 0xeb078 │ │ │ │ ldr r2, [r9, r3, lsl #4]! │ │ │ │ @ instruction: 0xf7a49100 │ │ │ │ - vmla.f32 d31, d30, d31 │ │ │ │ + vadd.f32 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x461e2396 │ │ │ │ mrrcvs 6, 0, r4, sl, cr4 │ │ │ │ @ instruction: 0xf7a96d19 │ │ │ │ - andscs pc, pc, #796 @ 0x31c │ │ │ │ + andscs pc, pc, #332 @ 0x14c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 7, cr15, [ip], {170} @ 0xaa │ │ │ │ + blx 0xfe6e91be │ │ │ │ ldcvs 6, cr4, [r1], #136 @ 0x88 │ │ │ │ @ instruction: 0xf7ab4620 │ │ │ │ - blls 0xe9704 │ │ │ │ + blls 0xe961c │ │ │ │ ldr r2, [pc, r9, lsl #4] │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vmlal.s q8, d0, d0[0] │ │ │ │ + vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ - mrrc2 2, 0, pc, r8, cr15 @ │ │ │ │ - mrrc2 7, 6, pc, lr, cr5 @ │ │ │ │ + stc2l 2, cr15, [r4], #60 @ 0x3c │ │ │ │ + blx 0xffb690d6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d04605 │ │ │ │ - blmi 0x122b5c0 │ │ │ │ + blmi 0x122b6a8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, q0, d0 │ │ │ │ cmnlt r8, r0, asr #32 │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3ebe98 │ │ │ │ + blcs 0x3ebf80 │ │ │ │ stmdavs fp, {r0, r2, ip, lr, pc} │ │ │ │ andle r2, r2, sp, lsl #22 │ │ │ │ - blcs 0x4055c8 │ │ │ │ + blcs 0x4056b0 │ │ │ │ andcs sp, r0, pc, lsl #26 │ │ │ │ ldmdavs sl, {r0, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, pc, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7a481f0 │ │ │ │ - strmi pc, [r0], r5, ror #26 │ │ │ │ - stc2l 7, cr15, [r2, #-656]! @ 0xfffffd70 │ │ │ │ + @ instruction: 0x4680fcf1 │ │ │ │ + stc2l 7, cr15, [lr], #656 @ 0x290 │ │ │ │ strmi r6, [r7], -r3, lsr #16 │ │ │ │ suble r2, r9, pc, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524640 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ eorsle r2, r8, pc, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524638 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdale r8!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andcs r2, r2, r6, lsl #10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xff96f7a9 │ │ │ │ + @ instruction: 0xff22f7a9 │ │ │ │ stmdage r5, {r0, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - bls 0x252b30 │ │ │ │ + bls 0x252c18 │ │ │ │ andls r2, r3, #0 │ │ │ │ - @ instruction: 0xf9f0f7a5 │ │ │ │ + @ instruction: 0xf97cf7a5 │ │ │ │ strmi r9, [r3], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf8cd9701 │ │ │ │ @ instruction: 0xf7ab8000 │ │ │ │ - strtmi pc, [r8], -r1, asr #25 │ │ │ │ + strtmi pc, [r8], -sp, asr #24 │ │ │ │ strbmi r6, [r2], -r1, lsr #17 │ │ │ │ mcr2 7, 1, pc, cr6, cr12, {7} @ │ │ │ │ str r2, [sp, r1]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - cdp2 7, 7, cr15, cr14, cr9, {5} │ │ │ │ + cdp2 7, 0, cr15, cr10, cr9, {5} │ │ │ │ andcs lr, r1, #224, 14 @ 0x3800000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 7, cr15, [r6, #676] @ 0x2a4 │ │ │ │ + stc2 7, cr15, [r2, #-676]! @ 0xfffffd5c │ │ │ │ ldrdcs lr, [r0, -sl] │ │ │ │ @ instruction: 0xf7a94638 │ │ │ │ - strb pc, [sl, r5, asr #26] @ │ │ │ │ + @ instruction: 0xe7cafcd1 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [r0, #-676] @ 0xfffffd5c │ │ │ │ + stc2l 7, cr15, [ip], {169} @ 0xa9 │ │ │ │ vaba.s8 d14, d31, d25 │ │ │ │ - andcs pc, r0, pc, lsl #27 │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + andcs pc, r0, fp, lsl lr @ │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rsbsmi pc, ip, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffbaf1a2 │ │ │ │ + @ instruction: 0xf85af1a3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r5, ip, asr r4 │ │ │ │ + eorseq r1, r5, r4, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02598 │ │ │ │ + bl 0xfec02680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x66f320 │ │ │ │ + blmi 0x66f408 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpvs 3, 4, cr0, cr3, cr0, {0} │ │ │ │ mcrvs 1, 4, fp, cr3, cr3, {5} │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ movwls sl, #2051 @ 0x803 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ - blls 0xbdbfc │ │ │ │ - bls 0x205408 │ │ │ │ + blls 0xbdce4 │ │ │ │ + bls 0x2054f0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ tstle r4, r0, lsl #4 │ │ │ │ ldrdeq lr, [r3, -sp] │ │ │ │ andlt r2, r7, r0, lsl #4 │ │ │ │ - bl 0x1e954c │ │ │ │ - bllt 0xff069284 │ │ │ │ + bl 0x1e9634 │ │ │ │ + bllt 0x136936c │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf9cef7a2 │ │ │ │ + @ instruction: 0xf95af7a2 │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ ldcvs 0, cr2, [r1, #4] │ │ │ │ @ instruction: 0x669366d1 │ │ │ │ ldrbvs r9, [r0], -r1, lsl #18 │ │ │ │ vaba.s8 q7, , q6 │ │ │ │ - svclt 0x0000fd4b │ │ │ │ + svclt 0x0000fdd7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - bllt 0xfea692b4 │ │ │ │ + bllt 0xd6939c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02614 │ │ │ │ + bl 0xfec026fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x42f3bc │ │ │ │ + blmi 0x42f4a4 │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ stmdage r1, {r0, r9, sl, lr} │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrc2 7, 3, pc, cr10, cr15, {7} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r3, r8, ip, lr, pc}^ │ │ │ │ strtmi r0, [r3], -r1, lsl #2 │ │ │ │ andlt r2, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xfe1e92f8 │ │ │ │ - ldc2 2, cr15, [lr, #-60] @ 0xffffffc4 │ │ │ │ + bllt 0x4e93e0 │ │ │ │ + stc2 2, cr15, [sl, #60]! @ 0x3c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02660 │ │ │ │ + bl 0xfec02748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf940f7a5 │ │ │ │ + @ instruction: 0xf8ccf7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ac4008 │ │ │ │ - svclt 0x0000bc81 │ │ │ │ + svclt 0x0000bc0d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec026a4 │ │ │ │ + bl 0xfec0278c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ stmib sp, {r1, r3, r9, sl, lr}^ │ │ │ │ - blvs 0xff6ef4bc │ │ │ │ - blx 0xe94a6 │ │ │ │ - bls 0xd14c8 │ │ │ │ + blvs 0xff6ef5a4 │ │ │ │ + blx 0xfe3e958c │ │ │ │ + bls 0xd15b0 │ │ │ │ ldrmi r6, [r3], #-3395 @ 0xfffff2bd │ │ │ │ andlt r6, r3, r3, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - orrcc pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnppl r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbteq pc, [r4], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02708 │ │ │ │ + bl 0xfec027f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - subseq pc, ip, #72351744 @ 0x4500000 │ │ │ │ + subscs pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1a23281 │ │ │ │ - svclt 0x0000fee7 │ │ │ │ - eorseq r1, r5, r8, ror #8 │ │ │ │ + svclt 0x0000ff87 │ │ │ │ + eorseq r1, r5, r0, ror #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0273c │ │ │ │ + bl 0xfec02824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - ldc2 7, cr15, [lr], {164} @ 0xa4 │ │ │ │ + blx 0xfeb694ca │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - ldc2 7, cr15, [r0], #-676 @ 0xfffffd5c │ │ │ │ + blx 0xfefe94e6 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmdalt r2, {r0, r2, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r4, r7, r4, lsl r6 │ │ │ │ + svclt 0x009ef7b4 │ │ │ │ + addeq r4, r7, ip, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0278c │ │ │ │ + bl 0xfec02874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - blx 0xffe69432 │ │ │ │ + blx 0xfe16951a │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - stc2 7, cr15, [r8], {169} @ 0xa9 │ │ │ │ + blx 0xfe5e9536 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00ecf7b4 │ │ │ │ - addeq r4, r7, r4, asr #11 │ │ │ │ + svclt 0x0078f7b4 │ │ │ │ + ldrdeq r4, [r7], ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec027dc │ │ │ │ + bl 0xfec028c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - blx 0xff469482 │ │ │ │ + blx 0x176956a │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - blx 0xff8e949e │ │ │ │ + blx 0x1be9586 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00c6f7b4 │ │ │ │ - addeq r4, r7, r4, ror r5 │ │ │ │ + svclt 0x0052f7b4 │ │ │ │ + addeq r4, r7, ip, lsl #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0282c │ │ │ │ + bl 0xfec02914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - blx 0xfea694d2 │ │ │ │ + blx 0xd695ba │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - blx 0xfeee94ee │ │ │ │ + blx 0x11e95d6 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00a0f7b4 │ │ │ │ - addeq r4, r7, r4, lsr #10 │ │ │ │ + svclt 0x002cf7b4 │ │ │ │ + addeq r4, r7, ip, lsr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0287c │ │ │ │ + bl 0xfec02964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116ea28 │ │ │ │ - b 0x11743b0 │ │ │ │ + b 0x116eb10 │ │ │ │ + b 0x1174498 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - blx 0x1be9546 │ │ │ │ + blx 0xffee962c │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0x2069562 │ │ │ │ + blx 0x36964a │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11f484 │ │ │ │ + blls 0x11f56c │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x0060f7b4 │ │ │ │ - addeq r4, r7, lr, lsr #9 │ │ │ │ + mcrlt 7, 7, pc, cr12, cr4, {5} @ │ │ │ │ + addeq r4, r7, r6, asr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ movwls r4, #13968 @ 0x3690 │ │ │ │ - blx 0x116959a │ │ │ │ + blx 0xff469680 │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ cmple lr, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9caf7f9 │ │ │ │ + @ instruction: 0xf956f7f9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmdavs r3!, {r3, r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1aa3e0 │ │ │ │ - blcs 0x47cf58 │ │ │ │ + blls 0x1aa2f8 │ │ │ │ + blcs 0x47d040 │ │ │ │ @ instruction: 0xf895d156 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbcfec │ │ │ │ + blcs 0xbd0d4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4622f9b5 │ │ │ │ + strtmi pc, [r2], -r1, asr #18 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x1be9606 │ │ │ │ + blx 0xffee96ec │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7ff030f │ │ │ │ qsub16mi pc, r2, pc @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x17e9626 │ │ │ │ + blx 0xffae970c │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf996f7f9 │ │ │ │ + @ instruction: 0xf922f7f9 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf7a94620 │ │ │ │ - @ instruction: 0xf895fb4d │ │ │ │ + @ instruction: 0xf895fad9 │ │ │ │ @ instruction: 0x462130d9 │ │ │ │ - blcs 0xbd028 │ │ │ │ + blcs 0xbd110 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf7a90201 │ │ │ │ - movwcs pc, #16173 @ 0x3f2d @ │ │ │ │ + movwcs pc, #16057 @ 0x3eb9 @ │ │ │ │ strtmi r6, [r1], -fp, ror #1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r6, [fp, #3064]! @ 0xbf8 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a941f0 │ │ │ │ - vpmin.s8 , q15, │ │ │ │ + vpmax.s8 d27, d30, d1 │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf8572796 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - @ instruction: 0xf1b8faed │ │ │ │ + @ instruction: 0xf1b8fa79 │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7a94620 │ │ │ │ - str pc, [r0, r5, lsr #22]! │ │ │ │ + @ instruction: 0xe7a0fab1 │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ - blx 0xff8e969c │ │ │ │ + blx 0x1be9784 │ │ │ │ svclt 0x0000e7ad │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ @@ -159032,131 +159090,131 @@ │ │ │ │ stmdbvs r2!, {r6, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9303 │ │ │ │ @ instruction: 0x4606fb37 │ │ │ │ - blx 0xfe8e96dc │ │ │ │ + blx 0xbe97c4 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strbmi pc, [sl], -fp, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8def7f9 │ │ │ │ + @ instruction: 0xf86af7f9 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf7a94630 │ │ │ │ - stmiavs r1!, {r0, r2, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ - blx 0xfe1e9876 │ │ │ │ + blx 0xfe1e995e │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1e69890 │ │ │ │ - blcs 0xc5a30 │ │ │ │ + bllt 0x1e69978 │ │ │ │ + blcs 0xc5b18 │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r3, #1476395010 @ 0x58000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7a96bd8 │ │ │ │ - ldrtmi pc, [r9], -r5, lsr #29 @ │ │ │ │ + @ instruction: 0x4639fe31 │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - cdp2 7, 10, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 7, 2, cr15, cr12, cr9, {5} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0x5e9794 │ │ │ │ + @ instruction: 0xf9a0f7ac │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r5, fp, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa61c │ │ │ │ + blcs 0x1fa704 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a56d0 │ │ │ │ + blcs 0x4a57b8 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02b48 │ │ │ │ + bl 0xfec02c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28101 @ 0x6dc5 @ │ │ │ │ + movwcs pc, #27985 @ 0x6d51 @ │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1870 @ 0x74e │ │ │ │ strb r2, [fp, -r1, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa680 │ │ │ │ + blcs 0x1fa768 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a566c │ │ │ │ + blcs 0x4a5754 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02bac │ │ │ │ + bl 0xfec02c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28051 @ 0x6d93 @ │ │ │ │ + movwcs pc, #27935 @ 0x6d1f @ │ │ │ │ ldr r2, [pc, -r8, lsl #4] │ │ │ │ andcs r2, r8, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1820 @ 0x71c │ │ │ │ ldr r2, [r9, -r8, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa6e4 │ │ │ │ + blcs 0x1fa7cc │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a5608 │ │ │ │ + blcs 0x4a56f0 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02c10 │ │ │ │ + bl 0xfec02cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28001 @ 0x6d61 @ │ │ │ │ + movwcs pc, #27885 @ 0x6ced @ │ │ │ │ strbt r2, [sp], r9, lsl #4 │ │ │ │ andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1770 @ 0x6ea │ │ │ │ strbt r2, [r7], r9, lsl #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -159172,130 +159230,130 @@ │ │ │ │ stmdbvs sl!, {r6, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fb9303 │ │ │ │ @ instruction: 0x4680ff3b │ │ │ │ - @ instruction: 0xf988f7a4 │ │ │ │ + @ instruction: 0xf914f7a4 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ strmi r4, [r6], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #14 │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ - strtmi pc, [r9], -r7, asr #31 │ │ │ │ + qsaxmi pc, r9, r3 @ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ - blx 0xfece9a90 │ │ │ │ + blx 0xfece9b78 │ │ │ │ stmdbcs pc, {r0, r3, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d4d103 │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ ldrtmi sp, [r2], -r6, lsl #8 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1ae9aac │ │ │ │ + blt 0x1ae9b94 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4631 │ │ │ │ - blvs 0xff6ac2d4 │ │ │ │ - ldc2 7, cr15, [lr, #676] @ 0x2a4 │ │ │ │ + blvs 0xff6ac3bc │ │ │ │ + stc2 7, cr15, [sl, #-676]! @ 0xfffffd5c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7a92201 │ │ │ │ - @ instruction: 0xf646fd99 │ │ │ │ + @ instruction: 0xf646fd25 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - @ instruction: 0xf04ff90d │ │ │ │ + @ instruction: 0xf04ff899 │ │ │ │ strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02d18 │ │ │ │ + bl 0xfec02e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116eec4 │ │ │ │ - b 0x117484c │ │ │ │ + b 0x116efac │ │ │ │ + b 0x1174934 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xf91ef7a4 │ │ │ │ + @ instruction: 0xf8aaf7a4 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xf930f7a9 │ │ │ │ + @ instruction: 0xf8bcf7a9 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11f920 │ │ │ │ + blls 0x11fa08 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldclt 7, cr15, [r4, #-720] @ 0xfffffd30 │ │ │ │ - addeq r4, r7, r2, lsl r0 │ │ │ │ + stclt 7, cr15, [r0], #720 @ 0x2d0 │ │ │ │ + addeq r3, r7, sl, lsr #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stclvs 8, cr6, [r6, #-528] @ 0xfffffdf0 │ │ │ │ - blne 0xfe9c5fe8 │ │ │ │ + blne 0xfe9c60d0 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorle r2, sl, r0 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ mcr2 7, 4, pc, cr8, cr11, {7} @ │ │ │ │ stmdbvs fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1a9f34 │ │ │ │ - blcs 0x47d5f0 │ │ │ │ + blls 0x1a9e4c │ │ │ │ + blcs 0x47d6d8 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd478 │ │ │ │ + blcs 0xbd560 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - usaxmi pc, r3, pc @ │ │ │ │ + ldrbmi pc, [r3], -fp, ror #29 @ │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff80f7ff │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ - strtmi pc, [r0], -r5, lsl #30 │ │ │ │ + @ instruction: 0x4620fe91 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf9eef7fc │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - @ instruction: 0xe7dcf8b9 │ │ │ │ + ldrb pc, [ip, r5, asr #16] @ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldr r0, [r7, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ ldr r0, [r1, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @@ -159308,58 +159366,58 @@ │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stclvs 8, cr6, [r6, #-528] @ 0xfffffdf0 │ │ │ │ - blne 0xfe9c60d0 │ │ │ │ + blne 0xfe9c61b8 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorsle r2, r4, r0 │ │ │ │ ldrmi r4, [sl], ip, lsl #12 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf8f8f7fc │ │ │ │ stmdbvs r3!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1a9e4c │ │ │ │ - blcs 0x47d6d8 │ │ │ │ + @ instruction: 0xf7a39303 │ │ │ │ + blls 0x1abd64 │ │ │ │ + blcs 0x47d7c0 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd580 │ │ │ │ + blcs 0xbd668 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - ldrbmi pc, [r3], -fp, ror #29 @ │ │ │ │ + @ instruction: 0x4653fe77 │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xff0cf7ff │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46394252 │ │ │ │ @ instruction: 0xf7a94638 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf936f7fc │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ - @ instruction: 0xf7a91023 │ │ │ │ - @ instruction: 0xe7d2f83b │ │ │ │ - blcs 0xc5ed4 │ │ │ │ + @ instruction: 0xf7a81023 │ │ │ │ + ldrb pc, [r2, r7, asr #31] @ │ │ │ │ + blcs 0xc5fbc │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ str r0, [r7, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ @@ -159367,93 +159425,93 @@ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldrb r0, [fp, -pc, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1faa90 │ │ │ │ + blcs 0x1fab78 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a5b3c │ │ │ │ + blcs 0x4a5c24 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02fbc │ │ │ │ + bl 0xfec030a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27531 @ 0x6b8b @ │ │ │ │ + movwcs pc, #27415 @ 0x6b17 @ │ │ │ │ strb r2, [pc, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1868 @ 0x74c │ │ │ │ strb r2, [r9, -r1, lsl #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02fe0 │ │ │ │ + bl 0xfec030c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116f18c │ │ │ │ - b 0x1174b14 │ │ │ │ + b 0x116f274 │ │ │ │ + b 0x1174bfc │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xffbaf7a3 │ │ │ │ + @ instruction: 0xff46f7a3 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xffccf7a8 │ │ │ │ + @ instruction: 0xff58f7a8 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11fbe8 │ │ │ │ + blls 0x11fcd0 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xfed69d18 │ │ │ │ - addeq r3, r7, sl, asr #26 │ │ │ │ + bllt 0x1069e00 │ │ │ │ + addeq r3, r7, r2, ror #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec03054 │ │ │ │ + bl 0xfec0313c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116f200 │ │ │ │ - b 0x1174b88 │ │ │ │ + b 0x116f2e8 │ │ │ │ + b 0x1174c70 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xff80f7a3 │ │ │ │ + @ instruction: 0xff0cf7a3 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xff92f7a8 │ │ │ │ + @ instruction: 0xff1ef7a8 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11fc5c │ │ │ │ + blls 0x11fd44 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x1f69d8c │ │ │ │ - ldrdeq r3, [r7], r6 │ │ │ │ + bllt 0x269e74 │ │ │ │ + addeq r3, r7, lr, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movwcs pc, #57345 @ 0xe001 @ │ │ │ │ strmi fp, [ip], -r7, lsl #1 │ │ │ │ @ instruction: 0xf1b34607 │ │ │ │ @@ -159474,414 +159532,414 @@ │ │ │ │ mvnhi pc, #536870912 @ 0x20000000 │ │ │ │ vpadd.i8 q9, q9, │ │ │ │ @ instruction: 0xf5a382c4 │ │ │ │ @ instruction: 0xf5b37380 │ │ │ │ stmiale r1!, {r2, r3, r7, r8, r9, sl, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, sl, sp, asr r4 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r3, asr sp │ │ │ │ - andeq sp, sl, r9, lsr r2 │ │ │ │ - andeq ip, sl, r9, ror #28 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r3 │ │ │ │ - @ instruction: 0x000ad6b9 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r9, asr #15 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, asr r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq lr, sl, r1, asr #7 │ │ │ │ - andeq lr, sl, r3, lsr r3 │ │ │ │ - andeq sp, sl, r1, asr #16 │ │ │ │ - andeq ip, sl, r9, ror #28 │ │ │ │ - muleq sl, fp, r5 │ │ │ │ - strdeq sp, [sl], -r9 │ │ │ │ - andeq sp, sl, fp, asr r4 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq lr, [sl], -r5 │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, r3, asr sp │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, sp, asr #20 │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, r1, asr r9 │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, fp, asr #17 │ │ │ │ - strdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ + andeq lr, sl, r5, asr #10 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, fp, lsr lr │ │ │ │ + andeq sp, sl, r1, lsr #6 │ │ │ │ + andeq ip, sl, r1, asr pc │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r4 │ │ │ │ + andeq sp, sl, r1, lsr #15 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000ad8b1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr r8 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r7, asr #27 │ │ │ │ + andeq lr, sl, r9, lsr #9 │ │ │ │ + andeq lr, sl, fp, lsl r4 │ │ │ │ + andeq sp, sl, r9, lsr #18 │ │ │ │ + andeq ip, sl, r1, asr pc │ │ │ │ + andeq sp, sl, r3, lsl #13 │ │ │ │ + andeq sp, sl, r1, ror #11 │ │ │ │ + andeq sp, sl, r3, asr #10 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq lr, [sl], -sp │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + andeq sp, sl, fp, lsr lr │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + andeq sp, sl, r5, ror #1 │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + andeq sp, sl, r5, lsr fp │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + andeq sp, sl, r9, lsr sl │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + andeq sp, sl, r7, asr #27 │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + andeq sp, sl, r5, ror #1 │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + @ instruction: 0x000ad9b3 │ │ │ │ + andeq ip, sl, r3, ror #27 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ cmnpvs pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ mvnvc pc, #192, 12 @ 0xc000000 │ │ │ │ vaddl.u8 q10, d1, d11 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @ instruction: 0xf1b33803 │ │ │ │ @ instruction: 0xf0006f44 │ │ │ │ @ instruction: 0xf7a380be │ │ │ │ - strmi pc, [r2], sp, ror #25 │ │ │ │ - stc2l 7, cr15, [sl], #652 @ 0x28c │ │ │ │ + sxtab16mi pc, r2, r9, ror #24 @ │ │ │ │ + ldc2l 7, cr15, [r6], #-652 @ 0xfffffd74 │ │ │ │ strmi r2, [r1], -pc, lsl #28 │ │ │ │ @ instruction: 0xf0404605 │ │ │ │ @ instruction: 0xf89780ab │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1e6a3b6 │ │ │ │ + blx 0x16a49e │ │ │ │ rsclt r0, r2, #3719168 @ 0x38c000 │ │ │ │ movweq pc, #8195 @ 0x2003 @ │ │ │ │ stmdbne r0, {r2, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x12cb68 │ │ │ │ + blx 0x12cc50 │ │ │ │ vst1.8 {d15-d18}, [r4], r3 │ │ │ │ @ instruction: 0xf1400300 │ │ │ │ stmdblt r3, {r1, r3, r6, r7, pc} │ │ │ │ @ instruction: 0x46294252 │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ - strtmi pc, [r9], -r5, asr #26 │ │ │ │ + @ instruction: 0x4629fcd1 │ │ │ │ @ instruction: 0xf7a84650 │ │ │ │ - @ instruction: 0xf1b9fcdb │ │ │ │ + @ instruction: 0xf1b9fc67 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ svceq 0x0023812a │ │ │ │ @ instruction: 0xf14002e0 │ │ │ │ - blcs 0x48c914 │ │ │ │ + blcs 0x48c9fc │ │ │ │ ldrbhi pc, [r9], #-0 @ │ │ │ │ addeq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf14205e1 │ │ │ │ - bcs 0xcce3c │ │ │ │ + bcs 0xccf24 │ │ │ │ rsbhi pc, sl, #2 │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ tstls r0, r3, lsl #2 │ │ │ │ @ instruction: 0x46524638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strtmi r6, [r1], r1, lsr #24 │ │ │ │ stc2l 7, cr15, [r8], {255} @ 0xff │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #8, 4 @ 0x80000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - @ instruction: 0xff74f7ab │ │ │ │ + @ instruction: 0xff00f7ab │ │ │ │ @ instruction: 0xf640e086 │ │ │ │ addsmi r1, r3, #-536870911 @ 0xe0000001 │ │ │ │ addshi pc, r2, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ rschi pc, pc, r2, lsl #1 │ │ │ │ andsvc pc, lr, #64, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ vcgt.s8 q12, q8, │ │ │ │ addsmi r7, r3, #268435456 @ 0x10000000 │ │ │ │ adcshi pc, r0, #536870912 @ 0x20000000 │ │ │ │ sbcvs pc, r0, pc, ror #8 │ │ │ │ - blcs 0x7fd49c │ │ │ │ + blcs 0x7fd584 │ │ │ │ stcge 6, cr15, [ip, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf63f2b1d │ │ │ │ andge sl, r1, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000acdb1 │ │ │ │ - andeq sp, sl, r3, asr sp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - @ instruction: 0x000acdb1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - @ instruction: 0x000acdb1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, sp, asr #20 │ │ │ │ - @ instruction: 0x000acdb1 │ │ │ │ - andeq sp, sl, r1, asr r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, pc, asr #24 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #17 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ + muleq sl, r9, lr │ │ │ │ + andeq sp, sl, fp, lsr lr │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, ror #1 │ │ │ │ + muleq sl, r9, lr │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + muleq sl, r9, lr │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, lsr fp │ │ │ │ + muleq sl, r9, lr │ │ │ │ + andeq sp, sl, r9, lsr sl │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r7, lsr sp │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, ror #1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000ad9b3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - mcrr2 7, 10, pc, r8, cr8 @ │ │ │ │ + blx 0xff5ea4b2 │ │ │ │ @ instruction: 0xf001e754 │ │ │ │ vhsub.s8 d16, d14, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ rsceq r6, r4, #1342177281 @ 0x50000001 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x46156d58 │ │ │ │ addshi pc, r1, r0, asr #2 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r8, r9, ip, pc} │ │ │ │ - cdp2 7, 5, cr15, cr8, cr11, {5} │ │ │ │ + stc2l 7, cr15, [r4, #684]! @ 0x2ac │ │ │ │ vldrvs d25, [r9, #-16] │ │ │ │ eoreq pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9b8f7b0 │ │ │ │ + @ instruction: 0xf944f7b0 │ │ │ │ vldrvs d25, [r9, #-16] │ │ │ │ eoreq pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9ccf7b0 │ │ │ │ + @ instruction: 0xf958f7b0 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ cmple fp, r0, lsl #30 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -159892,601 +159950,601 @@ │ │ │ │ @ instruction: 0xf0806f50 │ │ │ │ @ instruction: 0xf64082eb │ │ │ │ addsmi r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ bicshi pc, r5, r2, lsl #4 │ │ │ │ andcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ @ instruction: 0xf6a38270 │ │ │ │ - blcs 0x7b51c4 │ │ │ │ + blcs 0x7b52ac │ │ │ │ ldcge 6, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf63f2b1c │ │ │ │ andge sl, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000adbb1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, sp, asr #20 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, asr r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r5, asr #19 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #17 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ + muleq sl, r9, ip │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, ror #1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, lsr fp │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr sl │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, sp, lsr #21 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, ror #1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000ad9b3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xfee6a4ee │ │ │ │ + blx 0x116a5d6 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ @ instruction: 0x462980f2 │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ - @ instruction: 0x462afc13 │ │ │ │ + @ instruction: 0x462afb9f │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ @ instruction: 0xf853e6cf │ │ │ │ @ instruction: 0xf8532026 │ │ │ │ movwls r1, #16424 @ 0x4028 │ │ │ │ - @ instruction: 0xf9d4f7b0 │ │ │ │ + @ instruction: 0xf960f7b0 │ │ │ │ @ instruction: 0xf6469b04 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x462a2196 │ │ │ │ stmdavs r9, {r3, r4, r6, r8, sl, fp, sp, lr} │ │ │ │ - cdp2 7, 5, cr15, cr14, cr11, {5} │ │ │ │ - ldc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ - blcs 0x4a644c │ │ │ │ + stc2l 7, cr15, [sl, #684]! @ 0x2ac │ │ │ │ + stc2 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ + blcs 0x4a6534 │ │ │ │ movwhi pc, #0 @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #8, 4 @ 0x80000000 │ │ │ │ vtst.8 d22, d14, d9 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ smullseq r2, r2, r6, r3 @ │ │ │ │ ldcvs 3, cr9, [r8], {4} │ │ │ │ - stc2 7, cr15, [r8, #684]! @ 0x2ac │ │ │ │ - blx 0x1aea54a │ │ │ │ + ldc2 7, cr15, [r4, #-684]! @ 0xfffffd54 │ │ │ │ + blx 0xffdea630 │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ ldcvs 5, cr0, [r9], {226} @ 0xe2 │ │ │ │ orreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf142461d │ │ │ │ - blcs 0xcc9c4 │ │ │ │ + blcs 0xccaac │ │ │ │ bichi pc, ip, r2 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ ldrtmi r2, [r8], -r3, lsl #8 │ │ │ │ @ instruction: 0xf0034652 │ │ │ │ strls r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - blx 0xfed6a6e6 │ │ │ │ + blx 0xfed6a7ce │ │ │ │ vld1.16 {d30}, [pc], r2 │ │ │ │ vmax.s8 d22, d16, d0 │ │ │ │ ldrtmi r1, [r3], #-541 @ 0xfffffde3 │ │ │ │ @ instruction: 0xf63f4293 │ │ │ │ strdge sl, [r1, -r9] │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - andeq sp, sl, sp, lsr #1 │ │ │ │ - andeq sp, sl, r3, asr sp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq ip, sl, r1, asr #30 │ │ │ │ - andeq sp, sl, sp, lsr #1 │ │ │ │ - ldrdeq sp, [sl], -r5 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq sp, sl, sp, lsr #1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, sp, asr #20 │ │ │ │ - andeq sp, sl, sp, lsr #1 │ │ │ │ - andeq sp, sl, r1, asr r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, pc, asr #24 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, r3, lsr r3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq ip, sl, r1, asr #30 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #17 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, sp, asr #22 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r3, asr sp │ │ │ │ - andeq sp, sl, r9, lsr r2 │ │ │ │ - andeq ip, sl, r9, ror #28 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r3 │ │ │ │ - @ instruction: 0x000ad6b9 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r9, asr #15 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, asr r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, pc, asr #24 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, r3, lsr r3 │ │ │ │ - andeq sp, sl, r1, asr #16 │ │ │ │ - andeq ip, sl, r9, ror #28 │ │ │ │ - muleq sl, fp, r5 │ │ │ │ - strdeq sp, [sl], -r9 │ │ │ │ - andeq sp, sl, fp, asr r4 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ + muleq sl, r5, r1 │ │ │ │ + andeq sp, sl, fp, lsr lr │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr #32 │ │ │ │ + muleq sl, r5, r1 │ │ │ │ + @ instruction: 0x000adbbd │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + muleq sl, r5, r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, lsr fp │ │ │ │ + muleq sl, r5, r1 │ │ │ │ + andeq sp, sl, r9, lsr sl │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r7, lsr sp │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, fp, lsl r4 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr #32 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000ad9b3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, lsr ip │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, fp, lsr lr │ │ │ │ + andeq sp, sl, r1, lsr #6 │ │ │ │ + andeq ip, sl, r1, asr pc │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r4 │ │ │ │ + andeq sp, sl, r1, lsr #15 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000ad8b1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr r8 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r7, lsr sp │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, fp, lsl r4 │ │ │ │ + andeq sp, sl, r9, lsr #18 │ │ │ │ + andeq ip, sl, r1, asr pc │ │ │ │ + andeq sp, sl, r3, lsl #13 │ │ │ │ + andeq sp, sl, r1, ror #11 │ │ │ │ + andeq sp, sl, r3, asr #10 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ cmppvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #2965504 @ 0x2d4000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000ad2b1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r9, lsr r2 │ │ │ │ - andeq ip, sl, r9, ror #28 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r3 │ │ │ │ - @ instruction: 0x000ad6b9 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r9, asr #15 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, asr r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, asr #16 │ │ │ │ - andeq ip, sl, r9, ror #28 │ │ │ │ - muleq sl, fp, r5 │ │ │ │ - strdeq sp, [sl], -r9 │ │ │ │ - andeq sp, sl, fp, asr r4 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ + muleq sl, r9, r3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, lsr #6 │ │ │ │ + andeq ip, sl, r1, asr pc │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r4 │ │ │ │ + andeq sp, sl, r1, lsr #15 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000ad8b1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr r8 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr #18 │ │ │ │ + andeq ip, sl, r1, asr pc │ │ │ │ + andeq sp, sl, r3, lsl #13 │ │ │ │ + andeq sp, sl, r1, ror #11 │ │ │ │ + andeq sp, sl, r3, asr #10 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ movwvs pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ - blcs 0x8571cc │ │ │ │ + blcs 0x8572b4 │ │ │ │ stmdbge ip!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x000ad2b1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - @ instruction: 0x000adbb1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq ip, sl, r1, asr #30 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r5 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, sp, asr #20 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, asr r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r5, asr #19 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq ip, sl, r1, asr #30 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #17 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, sp, asr #22 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - @ instruction: 0xf878f7a3 │ │ │ │ + muleq sl, r9, r3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + muleq sl, r9, ip │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr #32 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000adbbd │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, lsr fp │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr sl │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, sp, lsr #21 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr #32 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000ad9b3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, lsr ip │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ + @ instruction: 0xf804f7a3 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ submi pc, ip, #8, 12 @ 0x800000 │ │ │ │ strcs r4, [r2], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf808f7ab │ │ │ │ + @ instruction: 0xff94f7aa │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ @ instruction: 0x46524638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff24f7fe │ │ │ │ - @ instruction: 0xf7a3e452 │ │ │ │ - @ instruction: 0xf8d7f85f │ │ │ │ + @ instruction: 0xf7a2e452 │ │ │ │ + @ instruction: 0xf8d7ffeb │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x46384652 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ @ instruction: 0xf646fcc7 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6082396 │ │ │ │ strtmi r4, [r0], -ip, asr #4 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf850f7ab │ │ │ │ + @ instruction: 0xffdcf7aa │ │ │ │ @ instruction: 0xf008e438 │ │ │ │ @ instruction: 0xf004050f │ │ │ │ - blcs 0x46d944 │ │ │ │ - stccs 15, cr11, [pc, #-96] @ 0xaccac │ │ │ │ + blcs 0x46da2c │ │ │ │ + stccs 15, cr11, [pc, #-96] @ 0xacd94 │ │ │ │ stmiage lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ subne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ stmdavs r9, {r1, r4, r6, r7} │ │ │ │ ldrmi r6, [r0], r0, lsl #24 │ │ │ │ @ instruction: 0xf7ab9304 │ │ │ │ - @ instruction: 0xf7a3fa67 │ │ │ │ - strtmi pc, [sl], -r7, lsr #16 │ │ │ │ + @ instruction: 0xf7a2f9f3 │ │ │ │ + @ instruction: 0x462affb3 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7a3f863 │ │ │ │ - bls 0x1eadcc │ │ │ │ + @ instruction: 0xf7a2f863 │ │ │ │ + bls 0x1ecce4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fb460f │ │ │ │ vmov.i16 , #203 @ 0x00cb │ │ │ │ - blcs 0x2bd96c │ │ │ │ + blcs 0x2bda54 │ │ │ │ ldrthi pc, [fp], #-2 @ │ │ │ │ rsbshi pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0xff39706c │ │ │ │ + blmi 0xff397154 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldmne r2!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2832 @ 0xfffff4f0 │ │ │ │ - @ instruction: 0xf7a4461a │ │ │ │ - @ instruction: 0xf8daf80b │ │ │ │ + @ instruction: 0xf7a3461a │ │ │ │ + @ instruction: 0xf8daff97 │ │ │ │ strbmi r1, [r2], -r0 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ - blx 0xff46ac58 │ │ │ │ - @ instruction: 0xf8e2f7fa │ │ │ │ - bllt 0xff86adb0 │ │ │ │ + blx 0x176ad40 │ │ │ │ + @ instruction: 0xf896f7fa │ │ │ │ + bllt 0xff86ae98 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43f2bc0 │ │ │ │ @ instruction: 0xf7a2a897 │ │ │ │ - @ instruction: 0xf008ffe5 │ │ │ │ + @ instruction: 0xf008ff71 │ │ │ │ strmi r0, [r1], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf820f7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ sbcseq r6, sl, r9, lsl #16 │ │ │ │ sbcseq r6, sp, r0, lsl #24 │ │ │ │ - blx 0x2eaca4 │ │ │ │ + @ instruction: 0xf994f7ab │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0022b01 │ │ │ │ - blcs 0x14d668 │ │ │ │ + blcs 0x14d750 │ │ │ │ mvnhi pc, r2 │ │ │ │ @ instruction: 0xf0422b00 │ │ │ │ rscscs r8, pc, r6, lsl r6 @ │ │ │ │ - ldc2l 7, cr15, [r8], #-652 @ 0xfffffd74 │ │ │ │ + stc2 7, cr15, [r4], {163} @ 0xa3 │ │ │ │ strmi r0, [r4], -r3, ror #1 │ │ │ │ eorseq pc, r8, r3 │ │ │ │ - ldc2l 7, cr15, [r2], #-652 @ 0xfffffd74 │ │ │ │ - blmi 0xfe87e62c │ │ │ │ + blx 0x6ad96 │ │ │ │ + blmi 0xfe87e714 │ │ │ │ svcne 0x0070ee1d │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q8, │ │ │ │ ldrmi r5, [sl], #-332 @ 0xfffffeb4 │ │ │ │ andls r4, r2, #28, 8 @ 0x1c000000 │ │ │ │ strls r1, [r1], #-2290 @ 0xfffff70e │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-1356 @ 0xfffffab4 │ │ │ │ @ instruction: 0xf7a3461a │ │ │ │ - @ instruction: 0xf8daffdd │ │ │ │ + @ instruction: 0xf8daff69 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ strtmi r0, [sl], -r0, asr #32 │ │ │ │ - blx 0x1d6ad10 │ │ │ │ - @ instruction: 0xf886f7fa │ │ │ │ - bllt 0xfe16ae68 │ │ │ │ + @ instruction: 0xf9fef7ab │ │ │ │ + @ instruction: 0xf83af7fa │ │ │ │ + bllt 0xfe16af50 │ │ │ │ svceq 0x0040f414 │ │ │ │ ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ssatmi r4, #11, r9, lsl #13 │ │ │ │ stmdavs r9!, {r1, r4, r6, r7} │ │ │ │ @ instruction: 0xf7ab6c18 │ │ │ │ - @ instruction: 0xf7a2f9b7 │ │ │ │ - @ instruction: 0xf004ff77 │ │ │ │ + @ instruction: 0xf7a2f943 │ │ │ │ + @ instruction: 0xf004ff03 │ │ │ │ strmi r0, [r7], -pc, lsl #6 │ │ │ │ @ instruction: 0xf14205e2 │ │ │ │ @ instruction: 0xf1a381f6 │ │ │ │ - bcs 0x16d6d0 │ │ │ │ + bcs 0x16d7b8 │ │ │ │ ldmdage ip, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a29304 │ │ │ │ - blls 0x1ecc60 │ │ │ │ + blls 0x1ecb78 │ │ │ │ stmdavs r9!, {r0, r1, r7, r9, sl, lr} │ │ │ │ movtmi pc, #50691 @ 0xc603 @ │ │ │ │ @ instruction: 0xf7aa009a │ │ │ │ - rscscs pc, pc, #4048 @ 0xfd0 │ │ │ │ + rscscs pc, pc, #2192 @ 0x890 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0xfe7ead7a │ │ │ │ + blx 0xaeae62 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ - @ instruction: 0xff6af7a7 │ │ │ │ + cdp2 7, 15, cr15, cr6, cr7, {5} │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {136} @ 0x88 │ │ │ │ strbthi pc, [lr], #-2 @ │ │ │ │ tstle r4, r1, lsl #24 │ │ │ │ @ instruction: 0xee1d4969 │ │ │ │ @@ -160495,52 +160553,52 @@ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d051dc │ │ │ │ @ instruction: 0xf7a305dc │ │ │ │ - @ instruction: 0xf8daff47 │ │ │ │ + @ instruction: 0xf8dafed3 │ │ │ │ vhadd.s8 d1, d6, d0 │ │ │ │ @ instruction: 0xf8d96215 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - blx 0x2eade4 │ │ │ │ - @ instruction: 0xf81cf7fa │ │ │ │ - @ instruction: 0xfffaf7f9 │ │ │ │ - bllt 0x66af40 │ │ │ │ + @ instruction: 0xf994f7ab │ │ │ │ + @ instruction: 0xffd0f7f9 │ │ │ │ + @ instruction: 0xffaef7f9 │ │ │ │ + bllt 0x66b028 │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x00d0f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ssatmi r4, #11, r9, lsl #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7ab6c18 │ │ │ │ - @ instruction: 0xf7a2f94b │ │ │ │ - @ instruction: 0xf004ff0b │ │ │ │ + @ instruction: 0xf7a2f8d7 │ │ │ │ + @ instruction: 0xf004fe97 │ │ │ │ strmi r0, [r7], -pc, lsl #6 │ │ │ │ @ instruction: 0xf14205e1 │ │ │ │ @ instruction: 0xf1a381c7 │ │ │ │ - bcs 0x16d7a8 │ │ │ │ + bcs 0x16d890 │ │ │ │ svcge 0x00b0f63e │ │ │ │ @ instruction: 0xf7a29304 │ │ │ │ - blls 0x1ecb88 │ │ │ │ + blls 0x1ecaa0 │ │ │ │ stmdavs r9!, {r0, r1, r7, r9, sl, lr} │ │ │ │ movtmi pc, #50691 @ 0xc603 @ │ │ │ │ @ instruction: 0xf7aa009a │ │ │ │ - rscscs pc, pc, #2320 @ 0x910 │ │ │ │ + rscscs pc, pc, #464 @ 0x1d0 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0xceae52 │ │ │ │ + blx 0xfefeaf38 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ - cdp2 7, 15, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 7, 8, cr15, cr10, cr7, {5} │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {51} @ 0x33 │ │ │ │ strbhi pc, [r7], #-2 @ │ │ │ │ @ instruction: 0xd1a82c01 │ │ │ │ @ instruction: 0xee1d4934 │ │ │ │ @@ -160549,35 +160607,35 @@ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d0618a │ │ │ │ @ instruction: 0xf7a30450 │ │ │ │ - @ instruction: 0xe792fedb │ │ │ │ + ldr pc, [r2, r7, ror #28] │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x0072f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7ab6c30 │ │ │ │ - @ instruction: 0xf7a2f8ed │ │ │ │ - mvnscs pc, sp, lsr #29 │ │ │ │ + @ instruction: 0xf7a2f879 │ │ │ │ + mvnscs pc, r9, lsr lr @ │ │ │ │ andls r4, r4, r2, lsl #12 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0054f47e │ │ │ │ addpl pc, r1, r4, asr #7 │ │ │ │ stmdavs fp!, {r0, r4, r5, sl, fp, sp, lr} │ │ │ │ - streq pc, [pc], #-8 @ 0xad050 │ │ │ │ + streq pc, [pc], #-8 @ 0xad138 │ │ │ │ stmdacs r2, {r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x83a5f002 │ │ │ │ @ instruction: 0xf0022803 │ │ │ │ stmdacs r1, {r0, r3, r7, r8, r9, pc} │ │ │ │ ldmdami r2, {r1, r2, r4, r8, ip, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -160585,27 +160643,27 @@ │ │ │ │ strmi r4, [r2], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ strmi r1, [sl], -r0, lsl #4 │ │ │ │ teqpvc r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - cdp2 7, 9, cr15, cr2, cr3, {5} │ │ │ │ + cdp2 7, 1, cr15, cr14, cr3, {5} │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #4, 4 @ 0x40000000 │ │ │ │ svclt 0x0000e749 │ │ │ │ - strdeq r2, [r7], r8 │ │ │ │ - addeq r2, r7, r4, asr #26 │ │ │ │ - addeq r2, r7, r2, ror ip │ │ │ │ - umulleq r2, r7, sl, fp │ │ │ │ - addeq r2, r7, ip, lsl #22 │ │ │ │ + addeq r2, r7, r0, lsl sp │ │ │ │ + addeq r2, r7, ip, asr ip │ │ │ │ + addeq r2, r7, sl, lsl #23 │ │ │ │ + @ instruction: 0x00872ab2 │ │ │ │ + addeq r2, r7, r4, lsr #20 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43e2bc0 │ │ │ │ @ instruction: 0xf7a2af19 │ │ │ │ - @ instruction: 0xf008fe67 │ │ │ │ + @ instruction: 0xf008fdf3 │ │ │ │ strmi r0, [r1], -pc, lsl #4 │ │ │ │ tstls r4, r8, lsr r6 │ │ │ │ mcr2 7, 5, pc, cr2, cr10, {7} @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ @@ -160618,337 +160676,337 @@ │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x61baf500 │ │ │ │ ldrbeq pc, [r0, #2256] @ 0x8d0 @ │ │ │ │ - cdp2 7, 0, cr15, cr14, cr3, {5} │ │ │ │ + ldc2 7, cr15, [sl, #652] @ 0x28c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #1342177280 @ 0x50000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - @ instruction: 0xf90ef7ab │ │ │ │ - @ instruction: 0xff22f7f9 │ │ │ │ - blt 0x86b130 │ │ │ │ + @ instruction: 0xf89af7ab │ │ │ │ + mrc2 7, 6, pc, cr6, cr9, {7} │ │ │ │ + blt 0x86b218 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ stcvs 8, cr6, [r0], {9} │ │ │ │ vshr.u64 q8, q1, #60 │ │ │ │ movwls r5, #17411 @ 0x4403 │ │ │ │ - @ instruction: 0xf852f7ab │ │ │ │ + @ instruction: 0xffdef7aa │ │ │ │ @ instruction: 0x2c0b9b04 │ │ │ │ mcrge 6, 6, pc, cr0, cr14, {1} @ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq lr, sl, r5, lsr #32 │ │ │ │ - ldrdeq sp, [sl], -fp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - muleq sl, r1, pc @ │ │ │ │ - andeq sp, sl, r7, asr #30 │ │ │ │ - strdeq sp, [sl], -sp @ │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - @ instruction: 0x000adeb3 │ │ │ │ - andeq sp, sl, r9, ror #28 │ │ │ │ - strdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - @ instruction: 0x000addb5 │ │ │ │ + andeq lr, sl, sp, lsl #2 │ │ │ │ + andeq lr, sl, r3, asr #1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, r9, ror r0 │ │ │ │ + andeq lr, sl, pc, lsr #32 │ │ │ │ + andeq sp, sl, r5, ror #31 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + muleq sl, fp, pc @ │ │ │ │ + andeq sp, sl, r1, asr pc │ │ │ │ + andeq sp, sl, r7, ror #29 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + muleq sl, sp, lr │ │ │ │ @ instruction: 0xf57e02e2 │ │ │ │ @ instruction: 0xf414aea1 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf24eae9d │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf6462596 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vqshlu.s64 d18, d6, #4 │ │ │ │ @ instruction: 0xf0044103 │ │ │ │ stcvs 3, cr0, [r8], #-60 @ 0xffffffc4 │ │ │ │ movwls r4, #18089 @ 0x46a9 │ │ │ │ - mcr2 7, 3, pc, cr0, cr8, {7} @ │ │ │ │ + stc2l 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ addpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - blls 0x1c72a0 │ │ │ │ + blls 0x1c7388 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - bcs 0x13ecac │ │ │ │ + bcs 0x13ed94 │ │ │ │ msrhi SPSR_fsc, #2 │ │ │ │ @ instruction: 0xf0022a03 │ │ │ │ - bcs 0x10dc38 │ │ │ │ + bcs 0x10dd20 │ │ │ │ vand d13, d3, d15 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r0, r3, #218 @ 0xda │ │ │ │ bichi pc, sl, #-2147483632 @ 0x80000010 │ │ │ │ - @ instruction: 0xf802f7ab │ │ │ │ + @ instruction: 0xff8ef7aa │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - @ instruction: 0xf8dafdc1 │ │ │ │ + @ instruction: 0xf8dafd4d │ │ │ │ vhadd.s8 d1, d7, d0 │ │ │ │ @ instruction: 0xe6786215 │ │ │ │ @ instruction: 0xf47e0723 │ │ │ │ @ instruction: 0xf404ae55 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vceq.f32 q13, q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vrsra.u64 d18, d6, #60 │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ movwls r5, #17537 @ 0x4481 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ @ instruction: 0xf7f86c18 │ │ │ │ - @ instruction: 0xf7a2fe15 │ │ │ │ - blls 0x1ec8ac │ │ │ │ + @ instruction: 0xf7a2fda1 │ │ │ │ + blls 0x1ec7c4 │ │ │ │ stccs 6, cr4, [r1], {5} │ │ │ │ eorhi pc, r4, #2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ ldmiblt r4, {r2, r3, r9, pc} │ │ │ │ @ instruction: 0xee1d4a53 │ │ │ │ ldcvs 15, cr1, [fp], {112} @ 0x70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ @ instruction: 0xf64d4402 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6000092 │ │ │ │ @ instruction: 0xf8d001e8 │ │ │ │ @ instruction: 0xf7a308e8 │ │ │ │ - strtmi pc, [sl], -r5, asr #26 │ │ │ │ + @ instruction: 0x462afcd1 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf004461d │ │ │ │ ldmdavs r1!, {r0, r1, r2, r3, r8, r9, sl} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ ssatmi r4, #19, r9, lsl #13 │ │ │ │ - @ instruction: 0xff94f7aa │ │ │ │ + @ instruction: 0xff20f7aa │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ orrne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ @ instruction: 0xf1410264 │ │ │ │ - blcs 0xce5a4 │ │ │ │ + blcs 0xce68c │ │ │ │ ldrhi pc, [sp, #1]! │ │ │ │ - stc2l 7, cr15, [ip, #992] @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [r8, #-992] @ 0xfffffc20 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r5, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - @ instruction: 0xf8dafd45 │ │ │ │ + @ instruction: 0xf8dafcd1 │ │ │ │ vhadd.s8 d1, d8, d0 │ │ │ │ ldrb r6, [ip, #533]! @ 0x215 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0046c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - vmov.f32 , #-0.1640625 @ 0xbe280000 │ │ │ │ - blcs 0x142168 │ │ │ │ - ldrbhi pc, [pc, #-1] @ 0xad367 @ │ │ │ │ + vqrdmlah.s , q10, d1[4] │ │ │ │ + blcs 0x142250 │ │ │ │ + ldrbhi pc, [pc, #-1] @ 0xad44f @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vmla.f32 d10, d23, d31 │ │ │ │ - blcs 0x105bc8 │ │ │ │ + blcs 0x105cb0 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ ldrhi pc, [r4, #-1]! │ │ │ │ adceq r6, r7, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1426da8 │ │ │ │ @ instruction: 0xf7aa80c3 │ │ │ │ - blmi 0x5ad088 │ │ │ │ + blmi 0x5acfa0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpcs r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 7, cr15, [lr], #652 @ 0x28c │ │ │ │ + stc2 7, cr15, [sl], {163} @ 0xa3 │ │ │ │ andeq pc, pc, #8 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ svclt 0x0000e5b3 │ │ │ │ - addeq r2, r7, lr, ror sl │ │ │ │ - addeq r2, r7, r2, ror #18 │ │ │ │ - addeq r2, r7, ip, ror #17 │ │ │ │ - addeq r2, r7, sl, ror #16 │ │ │ │ - ldrdeq r2, [r7], ip │ │ │ │ + umulleq r2, r7, r6, r9 │ │ │ │ + addeq r2, r7, sl, ror r8 │ │ │ │ + addeq r2, r7, r4, lsl #16 │ │ │ │ + addeq r2, r7, r2, lsl #15 │ │ │ │ + strdeq r2, [r7], r4 │ │ │ │ @ instruction: 0xf6460c23 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf0032596 │ │ │ │ vhsub.s8 d16, d14, d15 │ │ │ │ vmvn.i32 q9, #67108864 @ 0x04000000 │ │ │ │ vmin.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ ldcvs 8, cr6, [r0], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - blls 0x1ed010 │ │ │ │ + blls 0x1ecf28 │ │ │ │ andeq pc, pc, r4 │ │ │ │ mvnseq pc, #3 │ │ │ │ @ instruction: 0xf7a34318 │ │ │ │ - blmi 0xff3eb9f8 │ │ │ │ + blmi 0xff3eb910 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf64f9001 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldcvs 0, cr0, [r2], #-584 @ 0xfffffdb8 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2089 @ 0xfffff7d7 │ │ │ │ teqpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbcseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - ldc2 7, cr15, [sl], #652 @ 0x28c │ │ │ │ + mcrr2 7, 10, pc, r6, cr3 @ │ │ │ │ andeq pc, pc, #8 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldcvs 8, cr6, [r0], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9ff7b │ │ │ │ - @ instruction: 0xf7f9fd8f │ │ │ │ - @ instruction: 0xf7fffd6d │ │ │ │ + @ instruction: 0xf7f9ff07 │ │ │ │ + @ instruction: 0xf7f9fd43 │ │ │ │ + @ instruction: 0xf7fffd21 │ │ │ │ vadd.i8 d27, d31, d9 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccc 0x007cf5b3 │ │ │ │ ldcge 4, cr15, [lr, #-504]! @ 0xfffffe08 │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ ldcge 4, cr15, [r8, #-248]! @ 0xffffff08 │ │ │ │ - stc2 7, cr15, [r6], {162} @ 0xa2 │ │ │ │ + ldc2 7, cr15, [r2], {162} @ 0xa2 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorsne pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0x4605469a │ │ │ │ @ instruction: 0xf7aa6819 │ │ │ │ - vmov.i32 d31, #51199 @ 0x0000c7ff │ │ │ │ - blcs 0x1022a0 │ │ │ │ + @ instruction: 0xf3c4fba3 │ │ │ │ + blcs 0x102388 │ │ │ │ msrhi CPSR_fsxc, r2 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ ldmdblt r3!, {r1, r5, r8, pc} │ │ │ │ strtmi r0, [r9], -r2, lsr #1 │ │ │ │ andseq pc, ip, #2 │ │ │ │ - @ instruction: 0xf7a84628 │ │ │ │ - strtmi pc, [r9], -pc, ror #16 │ │ │ │ + @ instruction: 0xf7a74628 │ │ │ │ + qsub8mi pc, r9, fp @ │ │ │ │ @ instruction: 0x4628221c │ │ │ │ @ instruction: 0xf7a7462e │ │ │ │ - @ instruction: 0xf04fff0b │ │ │ │ + @ instruction: 0xf04ffe97 │ │ │ │ @ instruction: 0xf8da4070 │ │ │ │ @ instruction: 0xf7a35000 │ │ │ │ - bmi 0xfe86b93c │ │ │ │ + bmi 0xfe86b854 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c588b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #-2147483612 @ 0x80000024 │ │ │ │ ldmne r0!, {r2, r3, r4, fp, ip}^ │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ vshl.s8 d4, d27, d1 │ │ │ │ stmdavs r8, {r2, r3, r6, r7, r8, sp, lr} │ │ │ │ - mrrc2 7, 10, pc, lr, cr3 @ │ │ │ │ + blx 0xffb6b46e │ │ │ │ ldmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0046c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - vmov.i64 , #0xffff0000000000ff │ │ │ │ - blcs 0x142330 │ │ │ │ + @ instruction: 0xf3c4fdfd │ │ │ │ + blcs 0x142418 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vfma.f32 q5, , │ │ │ │ - blcs 0x105d90 │ │ │ │ + blcs 0x105e78 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x83b9f001 │ │ │ │ adceq r6, r7, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1416da8 │ │ │ │ @ instruction: 0xf7aa8706 │ │ │ │ - blmi 0x206cec0 │ │ │ │ + blmi 0x206cdd8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnseq pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 7, cr15, [sl], {163} @ 0xa3 │ │ │ │ + blx 0xfea6b4f6 │ │ │ │ andeq pc, pc, #8 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9fed9 │ │ │ │ - @ instruction: 0xf7fefced │ │ │ │ + @ instruction: 0xf7f9fe65 │ │ │ │ + @ instruction: 0xf7fefca1 │ │ │ │ vmax.f32 , , │ │ │ │ vsubw.s8 q8, q0, d15 │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccc 0x007cf5b3 │ │ │ │ ldcge 4, cr15, [lr], {126} @ 0x7e │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ ldcge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ - blx 0xffa6b44a │ │ │ │ + blx 0x1d6b532 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d3, d5 │ │ │ │ @ instruction: 0x469a123c │ │ │ │ vrsubhn.i16 d20, q2, q3 │ │ │ │ ldmdavs r9, {r0, r7, sl, ip, lr} │ │ │ │ - blx 0x1deb486 │ │ │ │ - blx 0xff66b46a │ │ │ │ + blx 0xeb56e │ │ │ │ + blx 0x196b552 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0xffaeb486 │ │ │ │ + blx 0x1deb56e │ │ │ │ @ instruction: 0xf0022c01 │ │ │ │ stccs 1, cr8, [r2], {143} @ 0x8f │ │ │ │ adcshi pc, r2, r2 │ │ │ │ strcs fp, [r7], #-2404 @ 0xfffff69c │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - ldrtmi pc, [sl], -fp, ror #28 @ │ │ │ │ + @ instruction: 0x463afdf7 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2l 7, cr15, [r8, #-668] @ 0xfffffd64 │ │ │ │ + stc2l 7, cr15, [r4], #668 @ 0x29c │ │ │ │ mvnsle r3, r1, lsl #24 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ ldrdpl pc, [r0], -sl │ │ │ │ - @ instruction: 0xf874f7a3 │ │ │ │ + @ instruction: 0xf800f7a3 │ │ │ │ vnmla.f32 s8, s26, s24 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ smmla r7, r2, r8, r6 │ │ │ │ strvc pc, [r6, #-1135] @ 0xfffffb91 │ │ │ │ ldmdbne r9, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf012408a │ │ │ │ @ instruction: 0xf47f0f55 │ │ │ │ @@ -160965,2355 +161023,2355 @@ │ │ │ │ vqadd.s8 d2, d18, d6 │ │ │ │ @ instruction: 0xf0046215 │ │ │ │ strmi r0, [sl], pc, lsl #6 │ │ │ │ stmdavs r9, {r0, r7, r9, sl, lr} │ │ │ │ sbcseq r6, r2, r0, lsl #24 │ │ │ │ strpl pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7aa9304 │ │ │ │ - blls 0x1ecd94 │ │ │ │ + blls 0x1eccac │ │ │ │ @ instruction: 0xf63e2c0b │ │ │ │ andge sl, r1, #13056 @ 0x3300 │ │ │ │ @ instruction: 0xf024f852 │ │ │ │ - muleq sl, pc, r2 @ │ │ │ │ - andeq lr, sl, r5, asr r2 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, sp, lsl #4 │ │ │ │ - muleq sl, r3, r1 │ │ │ │ - andeq lr, sl, fp, asr #2 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, r3, lsl #2 │ │ │ │ - strheq lr, [sl], -r9 │ │ │ │ - andeq lr, sl, pc, rrx │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, r9, ror #5 │ │ │ │ + andeq lr, sl, r7, lsl #7 │ │ │ │ + andeq lr, sl, sp, lsr r3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + strdeq lr, [sl], -r5 │ │ │ │ + andeq lr, sl, fp, ror r2 │ │ │ │ + andeq lr, sl, r3, lsr r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, fp, ror #3 │ │ │ │ + andeq lr, sl, r1, lsr #3 │ │ │ │ + andeq lr, sl, r7, asr r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq lr, [sl], -r1 │ │ │ │ movweq pc, #61448 @ 0xf008 @ │ │ │ │ - blcs 0x47f124 │ │ │ │ + blcs 0x47f20c │ │ │ │ ldcge 4, cr15, [r2], {62} @ 0x3e │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ stcge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ @ instruction: 0xf7aa6c28 │ │ │ │ - @ instruction: 0xf7a2fd89 │ │ │ │ - @ instruction: 0xf3c4fb49 │ │ │ │ + @ instruction: 0xf7a2fd15 │ │ │ │ + @ instruction: 0xf3c4fad5 │ │ │ │ strmi r5, [r6], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blcs 0x14f454 │ │ │ │ + blcs 0x14f53c │ │ │ │ ldrhi pc, [r7], -r1 │ │ │ │ @ instruction: 0x6c2ab99b │ │ │ │ rsceq r9, r2, r4, lsl #4 │ │ │ │ @ instruction: 0xf0029904 │ │ │ │ @ instruction: 0x46080238 │ │ │ │ - @ instruction: 0xf9f4f7ab │ │ │ │ + @ instruction: 0xf980f7ab │ │ │ │ ldrtmi r6, [r0], -r9, lsr #24 │ │ │ │ - @ instruction: 0xf8d6f7af │ │ │ │ + @ instruction: 0xf862f7af │ │ │ │ @ instruction: 0xf1420721 │ │ │ │ @ instruction: 0x463180fe │ │ │ │ @ instruction: 0xf7a94630 │ │ │ │ - ldrtmi pc, [r2], -r1, lsr #30 @ │ │ │ │ + ldrtmi pc, [r2], -sp, lsr #29 @ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ stc2 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ svclt 0x0016f7fe │ │ │ │ - addeq r2, r7, ip, asr r7 │ │ │ │ - addeq r2, r7, r0, lsr #13 │ │ │ │ - addeq r2, r7, r4, lsl r6 │ │ │ │ - addeq r2, r7, r2, asr r5 │ │ │ │ + addeq r2, r7, r4, ror r6 │ │ │ │ + @ instruction: 0x008725b8 │ │ │ │ + addeq r2, r7, ip, lsr #10 │ │ │ │ + addeq r2, r7, sl, ror #8 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - stc2l 7, cr15, [r4, #-680] @ 0xfffffd58 │ │ │ │ + ldc2l 7, cr15, [r0], {170} @ 0xaa │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ strbhi pc, [lr], #-1 @ │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01abaf │ │ │ │ strthi pc, [fp], #-1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - blx 0x1feb77e │ │ │ │ + blx 0x2eb866 │ │ │ │ vnmla.f64 d4, d29, d7 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r7, r8, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldrb pc, [r5, #2805]! @ 0xaf5 @ │ │ │ │ + ldrb pc, [r5, #2689]! @ 0xa81 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - stc2 7, cr15, [r8, #-680] @ 0xfffffd58 │ │ │ │ + ldc2 7, cr15, [r4], {170} @ 0xaa │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ adcshi pc, ip, #1 │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01ab73 │ │ │ │ addshi pc, r9, #1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - blx 0x10eb7f6 │ │ │ │ + blx 0xff3eb8dc │ │ │ │ vnmls.f64 d4, d29, d26 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldr pc, [r9, #2745]! @ 0xab9 │ │ │ │ + ldr pc, [r9, #2629]! @ 0xa45 │ │ │ │ movweq pc, #62031 @ 0xf24f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ab4b │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf7a2ab45 │ │ │ │ - @ instruction: 0xf646fa93 │ │ │ │ + @ instruction: 0xf646fa1f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ eorsne pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0x4606469a │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7aa6819 │ │ │ │ - @ instruction: 0xf7a2fa21 │ │ │ │ - strtmi pc, [r9], -r3, lsl #21 │ │ │ │ + @ instruction: 0xf7a2f9ad │ │ │ │ + strtmi pc, [r9], -pc, lsl #20 │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - @ instruction: 0x2c01fa95 │ │ │ │ + @ instruction: 0x2c01fa21 │ │ │ │ andhi pc, r8, r2 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stmdblt r4!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 7, cr15, [r8, #-668] @ 0xfffffd64 │ │ │ │ + stc2 7, cr15, [r4], #668 @ 0x29c │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - @ instruction: 0x3c01fbdf │ │ │ │ + @ instruction: 0x3c01fb6b │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ @ instruction: 0xf8da4070 │ │ │ │ @ instruction: 0xf7a25000 │ │ │ │ - bmi 0xfe0ed548 │ │ │ │ + bmi 0xfe0ed460 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vrsubhn.i16 d30, q2, q2 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ - stc2 7, cr15, [r8], {170} @ 0xaa │ │ │ │ + ldc2 7, cr15, [r4], {170} @ 0xaa │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x18e98c │ │ │ │ - bge 0xffd6aa00 │ │ │ │ + blcs 0x18ea74 │ │ │ │ + bge 0xffd6aae8 │ │ │ │ andsvs pc, r5, #1879048192 @ 0x70000000 │ │ │ │ - b 0x1478514 │ │ │ │ + b 0x14785fc │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ ldmdavs r1!, {r1, r2, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ stcvs 2, cr0, [r8, #668]! @ 0x29c │ │ │ │ strhi pc, [r5, #321]! @ 0x141 │ │ │ │ - ldc2l 7, cr15, [r2], #-680 @ 0xfffffd58 │ │ │ │ + blx 0x6b8b6 │ │ │ │ vnmla.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - @ instruction: 0xe615fa31 │ │ │ │ + @ instruction: 0xe615f9bd │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7aa6c30 │ │ │ │ - vqdmulh.s , q2, d3[1] │ │ │ │ - blcs 0x142784 │ │ │ │ + @ instruction: 0xf3c4fbd3 │ │ │ │ + blcs 0x14286c │ │ │ │ orrhi pc, sl, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0x118450 │ │ │ │ + blcs 0x118538 │ │ │ │ msrhi SPSR_sxc, #1 │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf500518c │ │ │ │ @ instruction: 0xf8d06161 │ │ │ │ @ instruction: 0xf8d00d8c │ │ │ │ @ instruction: 0xf7a30e10 │ │ │ │ - ldrbt pc, [r7], #2507 @ 0x9cb @ │ │ │ │ + ldrbt pc, [r7], #2391 @ 0x957 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0086c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - vmull.u8 , d4, d11 │ │ │ │ + @ instruction: 0xf3c4fb97 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r6, r3, #3211264 @ 0x310000 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ rschi pc, sp, r1, asr #2 │ │ │ │ - blx 0x6b8b6 │ │ │ │ + blx 0xfe36b99e │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ stcvs 15, cr2, [r8, #448]! @ 0x1c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ mvnne pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [fp], #-840 @ 0xfffffcb8 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - vmul.i8 d15, d23, d3 │ │ │ │ + vmul.i8 d15, d7, d15 │ │ │ │ @ instruction: 0xf8da6215 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - stc2 7, cr15, [r0], {170} @ 0xaa │ │ │ │ - blx 0xfe5eba30 │ │ │ │ + stc2 7, cr15, [ip], {170} @ 0xaa │ │ │ │ + blx 0x12ebb18 │ │ │ │ ldclt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7aa6c30 │ │ │ │ - @ instruction: 0xf3c4fbc9 │ │ │ │ - blcs 0x142880 │ │ │ │ + vorr.i16 , #50432 @ 0xc500 │ │ │ │ + blcs 0x142968 │ │ │ │ subshi pc, lr, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0x118354 │ │ │ │ + blcs 0x11843c │ │ │ │ subhi pc, r0, #1 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldcvs 8, cr5, [r2], #-844 @ 0xfffffcb4 │ │ │ │ ldrmi r0, [sl], #-678 @ 0xfffffd5a │ │ │ │ @ instruction: 0xf64e440b │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ svclt 0x004c0192 │ │ │ │ ldcleq 8, cr15, [r4, #-324] @ 0xfffffebc │ │ │ │ svceq 0x0030f851 │ │ │ │ @ instruction: 0xf7a39200 │ │ │ │ - ldrbt pc, [sp], #-2385 @ 0xfffff6af @ │ │ │ │ - addeq r2, r7, sl, asr #7 │ │ │ │ - addeq r2, r7, r2, asr r3 │ │ │ │ - addeq r2, r7, ip, lsr #5 │ │ │ │ - addeq r2, r7, r2, asr #4 │ │ │ │ - ldrdeq r2, [r7], r6 │ │ │ │ - addeq r2, r7, r0, ror #2 │ │ │ │ - addeq r2, r7, r0, ror #1 │ │ │ │ + ldrbt pc, [sp], #-2269 @ 0xfffff723 @ │ │ │ │ + addeq r2, r7, r2, ror #5 │ │ │ │ + addeq r2, r7, sl, ror #4 │ │ │ │ + addeq r2, r7, r4, asr #3 │ │ │ │ + addeq r2, r7, sl, asr r1 │ │ │ │ + addeq r2, r7, lr, ror #1 │ │ │ │ + addeq r2, r7, r8, ror r0 │ │ │ │ + strdeq r1, [r7], r8 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - blx 0xfe16b9ae │ │ │ │ + blx 0x46ba96 │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ subshi pc, r2, #1 │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01a9ed │ │ │ │ eorhi pc, pc, #1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xf9baf7f8 │ │ │ │ + @ instruction: 0xf946f7f8 │ │ │ │ vnmla.f64 d4, d29, d10 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r7, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldrt pc, [r3], #-2355 @ 0xfffff6cd @ │ │ │ │ + ldrt pc, [r3], #-2239 @ 0xfffff741 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ ldmdavs r9, {r1, r3, r4, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf7aa46a9 │ │ │ │ - @ instruction: 0x2c02fb47 │ │ │ │ + @ instruction: 0x2c02fad3 │ │ │ │ tstphi ip, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01a9b3 │ │ │ │ movwhi pc, #4097 @ 0x1001 @ │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ @ instruction: 0xf8d0715c │ │ │ │ ldmpl r3, {r2, r3, r4, r6, r8, r9, sl}^ │ │ │ │ ldrmi r6, [r3], #-3114 @ 0xfffff3d6 │ │ │ │ @ instruction: 0xf7a3461a │ │ │ │ - strbt pc, [r5], #2239 @ 0x8bf @ │ │ │ │ + strbt pc, [r5], #2123 @ 0x84b @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf7aa6c28 │ │ │ │ - @ instruction: 0xf7a2fb19 │ │ │ │ - @ instruction: 0xf3c4f8d9 │ │ │ │ + @ instruction: 0xf7a2faa5 │ │ │ │ + vmul.i , q2, d1[5] │ │ │ │ @ instruction: 0xf6025201 │ │ │ │ @ instruction: 0x46074254 │ │ │ │ addseq r6, r2, r1, lsr r8 │ │ │ │ - @ instruction: 0xf86cf7aa │ │ │ │ + @ instruction: 0xfff8f7a9 │ │ │ │ ldrtmi r2, [r9], -r7, lsl #4 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf004fd0d │ │ │ │ + @ instruction: 0xf004fc99 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ - blx 0xebab2 │ │ │ │ + blx 0xfe3ebb98 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r1, #16384000 @ 0xfa0000 │ │ │ │ ldrmi r6, [sl], #-3498 @ 0xfffff256 │ │ │ │ stcvs 2, cr9, [sl], #-0 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ strbeq pc, [r8], #2256 @ 0x8d0 @ │ │ │ │ - @ instruction: 0xf8bef7a3 │ │ │ │ + @ instruction: 0xf84af7a3 │ │ │ │ andeq pc, pc, #8 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8], #-196 @ 0xffffff3c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9fb7f │ │ │ │ - @ instruction: 0xf7fef993 │ │ │ │ + @ instruction: 0xf7f9fb0b │ │ │ │ + @ instruction: 0xf7fef947 │ │ │ │ vmull.u8 , d20, d15 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - blx 0xff26bb24 │ │ │ │ + blx 0x156bc0c │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ - b 0x146e724 │ │ │ │ + b 0x146e80c │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf7aa87fa │ │ │ │ - blmi 0x1cec77c │ │ │ │ + blmi 0x1cec694 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #36, 30 @ 0x90 │ │ │ │ - @ instruction: 0xf7a3461a │ │ │ │ - rsceq pc, r5, #5177344 @ 0x4f0000 │ │ │ │ + @ instruction: 0xf7a2461a │ │ │ │ + rsceq pc, r5, #876 @ 0x36c │ │ │ │ mrcge 5, 5, APSR_nzcv, cr9, cr15, {1} │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7f84639 │ │ │ │ - @ instruction: 0xf8d9f8e3 │ │ │ │ + @ instruction: 0xf8d9f86f │ │ │ │ andls r2, r4, #64 @ 0x40 │ │ │ │ @ instruction: 0xf8d99904 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - blx 0x1aebb8a │ │ │ │ + blx 0xffdebc70 │ │ │ │ vrsubhn.i16 d30, q10, │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ vqadd.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ @ instruction: 0x461d6215 │ │ │ │ stmdavs r1, {r1, r7, r9, sl, lr} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ streq pc, [pc], -r4 │ │ │ │ @ instruction: 0xf0084699 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - @ instruction: 0x6da8fa7b │ │ │ │ + @ instruction: 0x6da8fa07 │ │ │ │ orrne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ adceq r4, r2, #51380224 @ 0x3100000 │ │ │ │ ldrbhi pc, [sl, -r0, asr #2]! @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf7f88046 │ │ │ │ - blmi 0x13ec000 │ │ │ │ + blmi 0x13ebf18 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r2, r3, r8, ip, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf804f7a3 │ │ │ │ + @ instruction: 0xff90f7a2 │ │ │ │ vmlsl.u q15, d4, d3[7] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - blx 0x12ebc20 │ │ │ │ + @ instruction: 0xf9d4f7aa │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - vmvn.i16 d31, #52992 @ 0xcf00 │ │ │ │ - stcvs 0, cr5, [pc, #4]! @ 0xadd94 │ │ │ │ + vmul.f , q10, d3[2] │ │ │ │ + stcvs 0, cr5, [pc, #4]! @ 0xade7c │ │ │ │ @ instruction: 0xf7a26c2c │ │ │ │ - blmi 0xd6d074 │ │ │ │ + blmi 0xd6cf8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdbne r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrtmi r4, [sl], #-1040 @ 0xfffffbf0 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xe739461a │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xa6c648 │ │ │ │ + blmi 0xa6c560 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7ffffdb │ │ │ │ + @ instruction: 0xf7ffff67 │ │ │ │ vpmin.s8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf9faf7aa │ │ │ │ + @ instruction: 0xf986f7aa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r4, r6, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xffb6f7a2 │ │ │ │ - blt 0xfee6be48 │ │ │ │ - addeq r2, r7, r6, asr #32 │ │ │ │ - ldrdeq r1, [r7], sl │ │ │ │ + @ instruction: 0xff42f7a2 │ │ │ │ + blt 0xfee6bf30 │ │ │ │ addeq r1, r7, lr, asr pc │ │ │ │ - ldrdeq r1, [r7], r0 │ │ │ │ - addeq r1, r7, r2, asr #28 │ │ │ │ - ldrdeq r1, [r7], r8 │ │ │ │ - umulleq r1, r7, ip, sp │ │ │ │ - addeq r1, r7, r2, asr sp │ │ │ │ + strdeq r1, [r7], r2 │ │ │ │ + addeq r1, r7, r6, ror lr │ │ │ │ + addeq r1, r7, r8, ror #27 │ │ │ │ + addeq r1, r7, sl, asr sp │ │ │ │ + strdeq r1, [r7], r0 │ │ │ │ + @ instruction: 0x00871cb4 │ │ │ │ + addeq r1, r7, sl, ror #24 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xff6ec594 │ │ │ │ + blmi 0xff6ec4ac │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvs (UNDEF: 108), r1 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7ffff81 │ │ │ │ + @ instruction: 0xf7ffff0d │ │ │ │ vpmax.s8 d11, d19, d1 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf9a0f7aa │ │ │ │ + @ instruction: 0xf92cf7aa │ │ │ │ vnmla.f64 d4, d29, d6 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r3, r4, r5, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff5cf7a2 │ │ │ │ - blt 0x17ebefc │ │ │ │ + cdp2 7, 14, cr15, cr8, cr2, {5} │ │ │ │ + blt 0x17ebfe4 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xfee2c500 │ │ │ │ + blmi 0xfee2c418 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrpl (UNDEF: 100), r1 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7ffff37 │ │ │ │ + @ instruction: 0xf7fffec3 │ │ │ │ vpmin.s8 d11, d3, d23 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf956f7aa │ │ │ │ + @ instruction: 0xf8e2f7aa │ │ │ │ vnmls.f64 d4, d29, d19 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r3, r4, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff12f7a2 │ │ │ │ - blt 0x56bf90 │ │ │ │ + cdp2 7, 9, cr15, cr14, cr2, {5} │ │ │ │ + blt 0x56c078 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xfe56c46c │ │ │ │ + blmi 0xfe56c384 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi ip, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffeed │ │ │ │ + @ instruction: 0xf7fffe79 │ │ │ │ vmla.i8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf90cf7aa │ │ │ │ + @ instruction: 0xf898f7aa │ │ │ │ vnmls.f64 d4, d29, d0 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r5, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 12, cr15, cr8, cr2, {5} │ │ │ │ + cdp2 7, 5, cr15, cr4, cr2, {5} │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0x1cac3d8 │ │ │ │ + blmi 0x1cac2f0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc r5, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffea3 │ │ │ │ + @ instruction: 0xf7fffe2f │ │ │ │ vmla.i8 d11, d19, d19 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf8c2f7aa │ │ │ │ + @ instruction: 0xf84ef7aa │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 7, cr15, cr14, cr2, {5} │ │ │ │ + cdp2 7, 0, cr15, cr10, cr2, {5} │ │ │ │ ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0x13ec344 │ │ │ │ + blmi 0x13ec25c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a2f501 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffe59 │ │ │ │ + @ instruction: 0xf7fffde5 │ │ │ │ vmul.i8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf878f7aa │ │ │ │ + @ instruction: 0xf804f7aa │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ biccc r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffe35 │ │ │ │ + @ instruction: 0xf7fffdc1 │ │ │ │ vmul.i8 d11, d3, d21 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf854f7aa │ │ │ │ + @ instruction: 0xffe0f7a9 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ teqcc ip, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffe11 │ │ │ │ + @ instruction: 0xf7fffd9d │ │ │ │ vmul.i8 d11, d3, d1 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf830f7aa │ │ │ │ + @ instruction: 0xffbcf7a9 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ stmdbcc r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffded │ │ │ │ + @ instruction: 0xf7fffd79 │ │ │ │ svclt 0x0000b8ed │ │ │ │ - addeq r1, r7, r8, ror #25 │ │ │ │ - umulleq r1, r7, lr, ip │ │ │ │ - addeq r1, r7, r4, asr ip │ │ │ │ - addeq r1, r7, sl, lsl #24 │ │ │ │ - addeq r1, r7, r0, asr #23 │ │ │ │ - addeq r1, r7, r6, ror fp │ │ │ │ - addeq r1, r7, ip, lsr #22 │ │ │ │ - addeq r1, r7, r2, ror #21 │ │ │ │ - umulleq r1, r7, r8, sl │ │ │ │ - addeq r1, r7, lr, asr #20 │ │ │ │ - addeq r1, r7, r6, lsl #20 │ │ │ │ - @ instruction: 0x008719be │ │ │ │ + addeq r1, r7, r0, lsl #24 │ │ │ │ + @ instruction: 0x00871bb6 │ │ │ │ + addeq r1, r7, ip, ror #22 │ │ │ │ + addeq r1, r7, r2, lsr #22 │ │ │ │ + ldrdeq r1, [r7], r8 │ │ │ │ + addeq r1, r7, lr, lsl #21 │ │ │ │ + addeq r1, r7, r4, asr #20 │ │ │ │ + strdeq r1, [r7], sl │ │ │ │ + @ instruction: 0x008719b0 │ │ │ │ + addeq r1, r7, r6, ror #18 │ │ │ │ + addeq r1, r7, lr, lsl r9 │ │ │ │ + ldrdeq r1, [r7], r6 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a900da │ │ │ │ - blmi 0xff6ae1f0 │ │ │ │ + blmi 0xff6ae108 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r0, {r2, r3, r6, r7, r8, fp, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 7, cr15, [r0, #648]! @ 0x288 │ │ │ │ + ldc2 7, cr15, [ip, #-648]! @ 0xfffffd78 │ │ │ │ ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a900da │ │ │ │ - blmi 0xff26e1a8 │ │ │ │ + blmi 0xff26e0c0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a8f601 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffd8b │ │ │ │ + @ instruction: 0xf7fffd17 │ │ │ │ vadd.i8 d11, d19, d11 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xffaaf7a9 │ │ │ │ + @ instruction: 0xff36f7a9 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r5, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [r6, #-648]! @ 0xfffffd78 │ │ │ │ + ldc2l 7, cr15, [r2], #648 @ 0x288 │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a900da │ │ │ │ - blmi 0xfe9ae114 │ │ │ │ + blmi 0xfe9ae02c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r3, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffd41 │ │ │ │ + @ instruction: 0xf7fffccd │ │ │ │ vmul.i , q2, d1[0] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - @ instruction: 0xff54f7a9 │ │ │ │ + cdp2 7, 14, cr15, cr0, cr9, {5} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ - b 0x146ed08 │ │ │ │ + b 0x146edf0 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf7a9841d │ │ │ │ - blmi 0xfe22e098 │ │ │ │ + blmi 0xfe22dfb0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r2, r8, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [ip], {162} @ 0xa2 │ │ │ │ + stc2l 7, cr15, [r8], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf53f02e1 │ │ │ │ @ instruction: 0xf8d9ab46 │ │ │ │ @ instruction: 0x46390058 │ │ │ │ - ldc2l 7, cr15, [r0, #-988]! @ 0xfffffc24 │ │ │ │ + ldc2l 7, cr15, [ip], #988 @ 0x3dc │ │ │ │ ldrsbcc pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ ldrmi r9, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ac4618 │ │ │ │ - str pc, [r4], #3951 @ 0xf6f │ │ │ │ + str pc, [r4], #3835 @ 0xefb │ │ │ │ @ instruction: 0xf47d070a │ │ │ │ @ instruction: 0xf7a1ad91 │ │ │ │ - @ instruction: 0xf3c4fcdf │ │ │ │ + vqdmulh.s , q2, d3[6] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6022396 │ │ │ │ strmi r4, [r5], -ip, asr #4 │ │ │ │ addseq r6, r2, r9, lsl r8 │ │ │ │ - stc2l 7, cr15, [lr], #-676 @ 0xfffffd5c │ │ │ │ + blx 0xfff6c376 │ │ │ │ @ instruction: 0xf008462a │ │ │ │ ldrtmi r0, [r8], -pc, lsl #2 │ │ │ │ stc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ ldmlt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stmdavs r9!, {r2, r8, r9, ip, pc} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ - cdp2 7, 15, cr15, cr6, cr9, {5} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr9, {5} │ │ │ │ @ instruction: 0xf3c49b04 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ stmdavs r9!, {r0, r2, r4, r9, sp, lr} │ │ │ │ smullseq r6, r2, r8, sp │ │ │ │ - cdp2 7, 14, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 7, 7, cr15, cr8, cr9, {5} │ │ │ │ @ instruction: 0x6c199b04 │ │ │ │ @ instruction: 0x46086d9a │ │ │ │ - @ instruction: 0xfff6f7a9 │ │ │ │ - ldc2l 7, cr15, [r0, #988] @ 0x3dc │ │ │ │ + @ instruction: 0xff82f7a9 │ │ │ │ + ldc2l 7, cr15, [ip, #-988] @ 0xfffffc24 │ │ │ │ @ instruction: 0xf0089b04 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r8, lsl ip │ │ │ │ - @ instruction: 0xff7af7a9 │ │ │ │ - stc2 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ - stc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ + @ instruction: 0xff06f7a9 │ │ │ │ + stc2l 7, cr15, [r2, #-992] @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ stmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stmdavs r9!, {r2, r8, r9, ip, pc} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ - cdp2 7, 12, cr15, cr2, cr9, {5} │ │ │ │ + cdp2 7, 4, cr15, cr14, cr9, {5} │ │ │ │ @ instruction: 0xf3c49b04 │ │ │ │ stmdavs r9!, {r0, r1, r9, lr} │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ smullseq r6, r2, r8, sp │ │ │ │ - cdp2 7, 11, cr15, cr8, cr9, {5} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr9, {5} │ │ │ │ @ instruction: 0x6c199b04 │ │ │ │ @ instruction: 0x46086d9a │ │ │ │ - @ instruction: 0xf832f7aa │ │ │ │ - blcs 0x8683d0 │ │ │ │ + @ instruction: 0xffbef7a9 │ │ │ │ + blcs 0x8684b8 │ │ │ │ stcge 6, cr15, [r0, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #1856 @ 0x740 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000ae5bf │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r3, asr sp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq ip, sl, r1, asr #30 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r5 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, sp, asr #20 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, asr r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq lr, sl, r1, lsr r5 │ │ │ │ - andeq lr, sl, r3, lsr r3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq ip, sl, r1, asr #30 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #17 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, sp, asr #22 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ + andeq lr, sl, r7, lsr #13 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, fp, lsr lr │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr #32 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000adbbd │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, lsr fp │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr sl │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r7, asr #27 │ │ │ │ + andeq lr, sl, r9, lsl r6 │ │ │ │ + andeq lr, sl, fp, lsl r4 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr #32 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000ad9b3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, lsr ip │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ @ instruction: 0xf3c4acd9 │ │ │ │ @ instruction: 0xf0084403 │ │ │ │ stccs 6, cr0, [fp], {15} │ │ │ │ ldclge 6, cr15, [r2], {61} @ 0x3d │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq ip, sl, sp, ror #10 │ │ │ │ - andeq lr, sl, r5, lsl #12 │ │ │ │ - andeq lr, sl, r9, lsl #12 │ │ │ │ - andeq ip, sl, sp, ror #10 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - muleq sl, r1, r5 │ │ │ │ - muleq sl, r1, r5 │ │ │ │ - muleq sl, r1, r5 │ │ │ │ - muleq sl, r1, r5 │ │ │ │ - addeq r1, r7, r4, asr #18 │ │ │ │ - strdeq r1, [r7], ip │ │ │ │ - @ instruction: 0x008718b2 │ │ │ │ - addeq r1, r7, r8, ror #16 │ │ │ │ - strdeq r1, [r7], r2 │ │ │ │ - stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + andeq ip, sl, r5, asr r6 │ │ │ │ + andeq lr, sl, sp, ror #13 │ │ │ │ + strdeq lr, [sl], -r1 │ │ │ │ + andeq ip, sl, r5, asr r6 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, r9, ror r6 │ │ │ │ + andeq lr, sl, r9, ror r6 │ │ │ │ + andeq lr, sl, r9, ror r6 │ │ │ │ + andeq lr, sl, r9, ror r6 │ │ │ │ + addeq r1, r7, ip, asr r8 │ │ │ │ + addeq r1, r7, r4, lsl r8 │ │ │ │ + addeq r1, r7, sl, asr #15 │ │ │ │ + addeq r1, r7, r0, lsl #15 │ │ │ │ + addeq r1, r7, sl, lsl #14 │ │ │ │ + stc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ strbmi pc, [ip], #-1540 @ 0xfffff9fc @ │ │ │ │ - blx 0xffe6c426 │ │ │ │ + blx 0xfe16c50e │ │ │ │ @ instruction: 0x46014632 │ │ │ │ ldrtmi r9, [r8], -r4 │ │ │ │ ldc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adceq r9, r2, r4, lsl #16 │ │ │ │ @ instruction: 0xf7a96819 │ │ │ │ - @ instruction: 0xf7fdfbef │ │ │ │ + @ instruction: 0xf7fdfb7b │ │ │ │ @ instruction: 0xf001bfd7 │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ vqrshl.s8 d18, d6, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7a96c18 │ │ │ │ - blls 0x1ede2c │ │ │ │ + blls 0x1edd44 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vadd.i8 d6, d2, d25 │ │ │ │ ldcvs 2, cr6, [r8, #84] @ 0x54 │ │ │ │ @ instruction: 0xf7a900d2 │ │ │ │ - blls 0x1ede18 │ │ │ │ + blls 0x1edd30 │ │ │ │ ldcvs 12, cr6, [sl, #100] @ 0x64 │ │ │ │ @ instruction: 0xf7a94608 │ │ │ │ - ldr pc, [r9, -r9, asr #30] │ │ │ │ - ldc2 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ - blx 0xff06c496 │ │ │ │ + @ instruction: 0xe719fed5 │ │ │ │ + mcrr2 7, 15, pc, r8, cr8 @ │ │ │ │ + blx 0x136c57e │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbmi pc, [ip], #-1540 @ 0xfffff9fc @ │ │ │ │ movwls r4, #22021 @ 0x5605 │ │ │ │ ldmdavs r9, {r1, r5, r7} │ │ │ │ - blx 0x146c4ce │ │ │ │ - blx 0xfecec4b2 │ │ │ │ + blx 0xff76c5b4 │ │ │ │ + blx 0xfec59a │ │ │ │ @ instruction: 0x46014632 │ │ │ │ ldrtmi r9, [r8], -r4 │ │ │ │ - blx 0xffbec61e │ │ │ │ + blx 0xffbec706 │ │ │ │ strtmi r9, [r9], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7a74628 │ │ │ │ - blls 0x22e2f8 │ │ │ │ + blls 0x22e210 │ │ │ │ strtmi r0, [r8], -r2, lsr #1 │ │ │ │ @ instruction: 0xf7a96819 │ │ │ │ - @ instruction: 0xf7fdfba7 │ │ │ │ + @ instruction: 0xf7fdfb33 │ │ │ │ @ instruction: 0xf5a3bf8f │ │ │ │ - blcs 0x847298 │ │ │ │ + blcs 0x847380 │ │ │ │ mcrrge 6, 3, pc, r8, cr13 @ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x000ad2b1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - @ instruction: 0x000adbb1 │ │ │ │ - andeq sp, sl, r9, lsr r2 │ │ │ │ - andeq ip, sl, r9, ror #28 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r3 │ │ │ │ - @ instruction: 0x000ad6b9 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r9, asr #15 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, asr r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, asr #16 │ │ │ │ - andeq ip, sl, r9, ror #28 │ │ │ │ - muleq sl, fp, r5 │ │ │ │ - strdeq sp, [sl], -r9 │ │ │ │ - andeq sp, sl, fp, asr r4 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ + muleq sl, r9, r3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + muleq sl, r9, ip │ │ │ │ + andeq sp, sl, r1, lsr #6 │ │ │ │ + andeq ip, sl, r1, asr pc │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r4 │ │ │ │ + andeq sp, sl, r1, lsr #15 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000ad8b1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr r8 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr #18 │ │ │ │ + andeq ip, sl, r1, asr pc │ │ │ │ + andeq sp, sl, r3, lsl #13 │ │ │ │ + andeq sp, sl, r1, ror #11 │ │ │ │ + andeq sp, sl, r3, asr #10 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ svcvc 0x0008f5b3 │ │ │ │ svcge 0x00a0f4fe │ │ │ │ movtvc pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x8596e8 │ │ │ │ - blge 0xfff6bfec │ │ │ │ + blcs 0x8597d0 │ │ │ │ + blge 0xfff6c0d4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, sl, r7, lsl #16 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r3, asr sp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, r9, ror r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, r9, ror r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq sp, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ + andeq lr, sl, pc, ror #17 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, fp, lsr lr │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, r1, ror #16 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r4 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r7, asr #27 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, r1, ror #16 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, ror #11 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ svceq 0x0040f414 │ │ │ │ - blge 0xfedeb878 │ │ │ │ + blge 0xfedeb960 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ stmdavs r9!, {r1, r4, r6, r7} │ │ │ │ @ instruction: 0xf7a96c30 │ │ │ │ - @ instruction: 0xf7a1fd2f │ │ │ │ - vmull.u , d20, d3[7] │ │ │ │ + @ instruction: 0xf7a1fcbb │ │ │ │ + vmvn.i16 , #51968 @ 0xcb00 │ │ │ │ strmi r5, [r2], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x1904ec │ │ │ │ + blcs 0x1905d4 │ │ │ │ strhi pc, [r7, -r0]! │ │ │ │ @ instruction: 0xf47e2b01 │ │ │ │ @ instruction: 0x4620adf9 │ │ │ │ andls r2, r4, #-1073741821 @ 0xc0000003 │ │ │ │ stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - blmi 0xff5d9604 │ │ │ │ + blmi 0xff5d96ec │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d061ed │ │ │ │ @ instruction: 0xf7a20768 │ │ │ │ - @ instruction: 0xf7fefad7 │ │ │ │ + @ instruction: 0xf7fefa63 │ │ │ │ @ instruction: 0xf004bdd7 │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ vqrshl.s8 d18, d6, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7a96c18 │ │ │ │ - blls 0x1edbe4 │ │ │ │ + blls 0x1edafc │ │ │ │ @ instruction: 0x46086c19 │ │ │ │ - @ instruction: 0xf820f7aa │ │ │ │ + @ instruction: 0xffacf7a9 │ │ │ │ subsmi lr, r2, #240, 10 @ 0x3c000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x8ec6de │ │ │ │ + blx 0xfebec7c4 │ │ │ │ svclt 0x000bf7fd │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf7ae8116 │ │ │ │ - @ instruction: 0xf8d7f841 │ │ │ │ + @ instruction: 0xf7ad8116 │ │ │ │ + @ instruction: 0xf8d7ffcd │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ ldrbmi r2, [r2], -r1, lsl #8 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf954f7fd │ │ │ │ mcrlt 7, 4, pc, cr2, cr13, {7} @ │ │ │ │ andsvs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf640815b │ │ │ │ addsmi r6, r3, #805306368 @ 0x30000000 │ │ │ │ - blge 0xe6c274 │ │ │ │ + blge 0xe6c35c │ │ │ │ movwvs pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ andge sl, r1, #50176 @ 0xc400 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, sp, asr #20 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, asr r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #17 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - blx 0x126c784 │ │ │ │ + andeq sp, sl, r5, ror #1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, lsr fp │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr sl │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, ror #1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000ad9b3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ + @ instruction: 0xf9d2f7a1 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ tstcs r2, r4, lsl #12 │ │ │ │ tstls r0, r2, asr r6 │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ mcr2 7, 5, pc, cr14, cr12, {7} @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r4, [r9], r1, lsr #12 │ │ │ │ - @ instruction: 0xf7ae6c18 │ │ │ │ - @ instruction: 0xf7fdf809 │ │ │ │ + @ instruction: 0xf7ad6c18 │ │ │ │ + @ instruction: 0xf7fdff95 │ │ │ │ andls fp, r4, #9024 @ 0x2340 │ │ │ │ - blx 0xbec7b8 │ │ │ │ + @ instruction: 0xf9b8f7a1 │ │ │ │ strmi r9, [r4], -r4, lsl #20 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ - bcs 0xaf580 │ │ │ │ + bcs 0xaf668 │ │ │ │ rschi pc, sl, r0 │ │ │ │ ldrbmi r2, [r2], -r1, lsl #2 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ mrc2 7, 4, pc, cr0, cr12, {7} │ │ │ │ @ instruction: 0xf5a3e7e0 │ │ │ │ - blcs 0x84765c │ │ │ │ - bge 0xff26c254 │ │ │ │ + blcs 0x847744 │ │ │ │ + bge 0xff26c33c │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #798720 @ 0xc3000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000ad2b1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq ip, sl, r1, asr #30 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r5 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, sp, asr #20 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, asr r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq ip, sl, r1, asr #30 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #17 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, sp, asr #22 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ + muleq sl, r9, r3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr #32 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000adbbd │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, lsr fp │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr sl │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsr #32 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + @ instruction: 0x000ad9b3 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r5, lsr ip │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ movwvc pc, #8867 @ 0x22a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #512000 @ 0x7d000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r3, asr sp │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, r9, ror r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, pc, asr #24 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, r9, ror r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq sp, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - @ instruction: 0xff32f7ad │ │ │ │ + andeq sp, sl, fp, lsr lr │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, r1, ror #16 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r4 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r7, lsr sp │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, r1, ror #16 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, ror #11 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ + cdp2 7, 11, cr15, cr14, cr13, {5} │ │ │ │ @ instruction: 0xf8d72402 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ @ instruction: 0xf7ade6ef │ │ │ │ - @ instruction: 0xf8d7ff2b │ │ │ │ + @ instruction: 0xf8d7feb7 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ @ instruction: 0x46314652 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7fd9500 │ │ │ │ @ instruction: 0xf7fdf83f │ │ │ │ @ instruction: 0xf6a3bd6d │ │ │ │ - blcs 0x7bb6a4 │ │ │ │ - bge 0xa6c394 │ │ │ │ + blcs 0x7bb78c │ │ │ │ + bge 0xa6c47c │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x000adbb1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, r9, ror r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, r9, ror r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq sp, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ + muleq sl, r9, ip │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, r1, ror #16 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r4 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, r1, ror #16 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, ror #11 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ strtmi r9, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4652 │ │ │ │ ldrbt pc, [r7], r7, lsr #27 @ │ │ │ │ - addeq r1, r7, lr, lsl #7 │ │ │ │ + addeq r1, r7, r6, lsr #5 │ │ │ │ movwvc pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ - blcs 0x7592a4 │ │ │ │ + blcs 0x75938c │ │ │ │ ldmibge r8, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, sl, r9, ror r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr #3 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq lr, sl, r9, ror r7 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - strdeq sp, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, r1, lsr r1 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq sp, sl, fp, asr #12 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - andeq fp, sl, r9, ror #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - blx 0xb6ca5a │ │ │ │ + andeq lr, sl, r1, ror #16 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r4 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl #5 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq lr, sl, r1, ror #16 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, ror #11 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, lsl r2 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, lsr r7 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + ldrdeq fp, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, asr #9 │ │ │ │ + blx 0xfee6cb40 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stcvs 15, cr2, [r8, #448]! @ 0x1c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ orrvs pc, r8, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [fp], #-840 @ 0xfffffcb8 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fff8bf │ │ │ │ + @ instruction: 0xf7fff84b │ │ │ │ @ instruction: 0xf7a9bbe1 │ │ │ │ - blmi 0xfed2d82c │ │ │ │ + blmi 0xfed2d744 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r3, r5, r6, r8, sp}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8a6f7a2 │ │ │ │ + @ instruction: 0xf832f7a2 │ │ │ │ svclt 0x0011f7fe │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f78161 │ │ │ │ - blmi 0xfe9ed10c │ │ │ │ + blmi 0xfe9ed024 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r4, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ strtmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r4, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf7a29400 │ │ │ │ - @ instruction: 0xf7fef88b │ │ │ │ - blcs 0xde824 │ │ │ │ + @ instruction: 0xf7fef817 │ │ │ │ + blcs 0xde90c │ │ │ │ eorshi pc, lr, #0 │ │ │ │ - @ instruction: 0xf920f7f7 │ │ │ │ + @ instruction: 0xf8acf7f7 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r4, r5, r6, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef899 │ │ │ │ + @ instruction: 0xf7fef825 │ │ │ │ @ instruction: 0xf7a9bb52 │ │ │ │ - blmi 0xfe3ad788 │ │ │ │ + blmi 0xfe3ad6a0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #168, 30 @ 0x2a0 │ │ │ │ - @ instruction: 0xf7a2461a │ │ │ │ - @ instruction: 0xf7fff855 │ │ │ │ + @ instruction: 0xf7a1461a │ │ │ │ + @ instruction: 0xf7ffffe1 │ │ │ │ ldmdavs r1!, {r2, fp, ip, sp, pc} │ │ │ │ stcvs 2, cr0, [r8, #656]! @ 0x290 │ │ │ │ mvnshi pc, #64, 2 │ │ │ │ - blx 0xfe96cb68 │ │ │ │ + blx 0xc6cc50 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r7, r8, ip}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ - @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef861 │ │ │ │ + @ instruction: 0xf7a16808 │ │ │ │ + @ instruction: 0xf7feffed │ │ │ │ sha1c.32 , , │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ adceq r6, r3, #168, 26 @ 0x2a00 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ mvnhi pc, #64, 2 │ │ │ │ - blx 0x206cbb0 │ │ │ │ + blx 0x36cc98 │ │ │ │ vnmla.f64 d4, d13, d28 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r8, ip, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ - @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef83d │ │ │ │ + @ instruction: 0xf7a16808 │ │ │ │ + @ instruction: 0xf7feffc9 │ │ │ │ stcvs 12, cr11, [r8, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7f74639 │ │ │ │ - blmi 0x18acfe4 │ │ │ │ + blmi 0x18acefc │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf820f7a2 │ │ │ │ - bllt 0x8ecd70 │ │ │ │ + @ instruction: 0xffacf7a1 │ │ │ │ + bllt 0x8ece58 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xf88af7f7 │ │ │ │ + @ instruction: 0xf816f7f7 │ │ │ │ @ instruction: 0xee1d4b51 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r4, r6, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ - @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef803 │ │ │ │ - @ instruction: 0xf7f7bb03 │ │ │ │ - blmi 0x122cf74 │ │ │ │ + @ instruction: 0xf7a16808 │ │ │ │ + @ instruction: 0xf7feff8f │ │ │ │ + @ instruction: 0xf7f6bb03 │ │ │ │ + blmi 0x122ee8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf5010192 │ │ │ │ ldmpl r2, {r0, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffbef7a1 │ │ │ │ + @ instruction: 0xff4af7a1 │ │ │ │ mcrlt 7, 1, pc, cr9, cr14, {7} @ │ │ │ │ adceq r6, r6, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1406da8 │ │ │ │ @ instruction: 0xf7a983aa │ │ │ │ - blmi 0xead620 │ │ │ │ + blmi 0xead538 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpcc ip, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7feffc9 │ │ │ │ + @ instruction: 0xf7feff55 │ │ │ │ vpmax.s8 , , │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r6, r5, #3211264 @ 0x310000 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ rschi pc, pc, #64, 2 │ │ │ │ - @ instruction: 0xf9e6f7a9 │ │ │ │ + @ instruction: 0xf972f7a9 │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7feffa3 │ │ │ │ - @ instruction: 0xf7f7baa3 │ │ │ │ - blmi 0x6eceb4 │ │ │ │ + @ instruction: 0xf7feff2f │ │ │ │ + @ instruction: 0xf7f6baa3 │ │ │ │ + blmi 0x6eedcc │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff88f7a1 │ │ │ │ - blt 0x112cea0 │ │ │ │ - @ instruction: 0x00870fb8 │ │ │ │ - addeq r0, r7, r6, lsl #31 │ │ │ │ - addeq r0, r7, r8, asr #30 │ │ │ │ - addeq r0, r7, r2, lsl pc │ │ │ │ - ldrdeq r0, [r7], ip │ │ │ │ - addeq r0, r7, r2, lsr #29 │ │ │ │ - addeq r0, r7, sl, asr lr │ │ │ │ - addeq r0, r7, r0, lsr #28 │ │ │ │ - addeq r0, r7, r6, ror #27 │ │ │ │ - @ instruction: 0x00870db6 │ │ │ │ - addeq r0, r7, r4, ror sp │ │ │ │ - addeq r0, r7, sl, lsr #26 │ │ │ │ - strdeq r0, [r7], r0 @ │ │ │ │ - @ instruction: 0xffdaf7f6 │ │ │ │ + @ instruction: 0xff14f7a1 │ │ │ │ + blt 0x112cf88 │ │ │ │ + ldrdeq r0, [r7], r0 @ │ │ │ │ + umulleq r0, r7, lr, lr │ │ │ │ + addeq r0, r7, r0, ror #28 │ │ │ │ + addeq r0, r7, sl, lsr #28 │ │ │ │ + strdeq r0, [r7], r4 │ │ │ │ + @ instruction: 0x00870dba │ │ │ │ + addeq r0, r7, r2, ror sp │ │ │ │ + addeq r0, r7, r8, lsr sp │ │ │ │ + strdeq r0, [r7], lr │ │ │ │ + addeq r0, r7, lr, asr #25 │ │ │ │ + addeq r0, r7, ip, lsl #25 │ │ │ │ + addeq r0, r7, r2, asr #24 │ │ │ │ + addeq r0, r7, r8, lsl #24 │ │ │ │ + @ instruction: 0xff66f7f6 │ │ │ │ vnmla.f64 d4, d29, d6 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ stcvs 8, cr6, [r8, #108]! @ 0x6c │ │ │ │ stcvs 8, cr5, [fp], #-848 @ 0xfffffcb0 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0xf851461a │ │ │ │ strls r0, [r0], #-3424 @ 0xfffff2a0 │ │ │ │ - @ instruction: 0xff2af7a1 │ │ │ │ + cdp2 7, 11, cr15, cr6, cr1, {5} │ │ │ │ ldclt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-677 @ 0xfffffd5b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ @ instruction: 0xf140440b │ │ │ │ @ instruction: 0xf64e8295 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf8510192 │ │ │ │ andls r0, r0, #180, 30 @ 0x2d0 │ │ │ │ - @ instruction: 0xff12f7a1 │ │ │ │ - blt 0x106cf34 │ │ │ │ + cdp2 7, 9, cr15, cr14, cr1, {5} │ │ │ │ + blt 0x106d01c │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf500bf4b │ │ │ │ @ instruction: 0xf50071de │ │ │ │ @ instruction: 0xf8d07110 │ │ │ │ @ instruction: 0xf8d001bc │ │ │ │ @ instruction: 0xf7a10240 │ │ │ │ - @ instruction: 0xf7fefef5 │ │ │ │ + @ instruction: 0xf7fefe81 │ │ │ │ @ instruction: 0x6da8ba21 │ │ │ │ @ instruction: 0xf7f64639 │ │ │ │ - blmi 0xfe96edac │ │ │ │ + blmi 0xfe96ecc4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvc pc, r8, r1, lsl #10 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff04f7a1 │ │ │ │ - blt 0x1ecfa8 │ │ │ │ + cdp2 7, 9, cr15, cr0, cr1, {5} │ │ │ │ + blt 0x1ed090 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xff6ef7f6 │ │ │ │ + mrc2 7, 7, pc, cr10, cr6, {7} │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r3, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefee7 │ │ │ │ + @ instruction: 0xf7fefe73 │ │ │ │ @ instruction: 0x6da8b9e7 │ │ │ │ @ instruction: 0xf7f64639 │ │ │ │ - blmi 0xfe2aed38 │ │ │ │ + blmi 0xfe2aec50 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r7, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 12, cr15, cr10, cr1, {5} │ │ │ │ + cdp2 7, 5, cr15, cr6, cr1, {5} │ │ │ │ stmiblt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xff34f7f6 │ │ │ │ + mcr2 7, 6, pc, cr0, cr6, {7} @ │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefead │ │ │ │ - blmi 0x1c5d714 │ │ │ │ + @ instruction: 0xf7fefe39 │ │ │ │ + blmi 0x1c5d7fc │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0xf64d6829 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ andls r4, r0, #184549376 @ 0xb000000 │ │ │ │ svclt 0x004b02a1 │ │ │ │ orrsvs pc, r4, r0, lsl #12 │ │ │ │ tstpvc r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ mrceq 8, 4, APSR_nzcv, cr4, cr0, {6} │ │ │ │ svceq 0x0018f8d0 │ │ │ │ - cdp2 7, 6, cr15, cr4, cr1, {5} │ │ │ │ + ldc2l 7, cr15, [r0, #644]! @ 0x284 │ │ │ │ ldmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmla.f64 d4, d13, d16 │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-679 @ 0xfffffd59 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ @ instruction: 0xf140440b │ │ │ │ @ instruction: 0xf64d816f │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #146 @ 0x92 │ │ │ │ orrsvc pc, ip, r0, lsl #12 │ │ │ │ svceq 0x009cf8d0 │ │ │ │ - cdp2 7, 4, cr15, cr10, cr1, {5} │ │ │ │ + ldc2l 7, cr15, [r6, #644] @ 0x284 │ │ │ │ ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mcr2 7, 7, pc, cr2, cr6, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr14, cr6, {7} @ │ │ │ │ @ instruction: 0xee1d4b53 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r6, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefe5b │ │ │ │ + @ instruction: 0xf7fefde7 │ │ │ │ @ instruction: 0x6da8b914 │ │ │ │ ldmdavs r1!, {r0, r2, r5, r7, r9} │ │ │ │ cmpphi sp, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf87cf7a9 │ │ │ │ + @ instruction: 0xf808f7a9 │ │ │ │ vnmla.f64 d4, d13, d4 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r8, ip, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefe39 │ │ │ │ + @ instruction: 0xf7fefdc5 │ │ │ │ vpmin.s8 d11, d7, d13 │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ adceq r6, r4, #168, 26 @ 0x2a00 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ cmpphi r4, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf856f7a9 │ │ │ │ + @ instruction: 0xffe2f7a8 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefe15 │ │ │ │ - blmi 0xa9d974 │ │ │ │ + @ instruction: 0xf7fefda1 │ │ │ │ + blmi 0xa9da5c │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r0, lsl #10 │ │ │ │ ubfxeq pc, r0, #17, #1 │ │ │ │ stcvs 8, cr5, [sl], #-844 @ 0xfffffcb4 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - ldc2 7, cr15, [lr, #644]! @ 0x284 │ │ │ │ + stc2l 7, cr15, [sl, #-644] @ 0xfffffd7c │ │ │ │ stmiblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf600681b │ │ │ │ @ instruction: 0xf8d00164 │ │ │ │ ldmpl r3, {r2, r5, r6, fp}^ │ │ │ │ ldrmi r6, [r3], #-3114 @ 0xfffff3d6 │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fefda9 │ │ │ │ + @ instruction: 0xf7fefd35 │ │ │ │ @ instruction: 0xf04fb9cf │ │ │ │ @ instruction: 0xf7a130ff │ │ │ │ - msreq (UNDEF: 99), sp │ │ │ │ + msreq (UNDEF: 99), r9 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ @ instruction: 0xf7a10020 │ │ │ │ - strmi pc, [r2], -r7, lsl #21 │ │ │ │ + @ instruction: 0x4602fa13 │ │ │ │ mrclt 7, 0, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - addeq r0, r7, r6, lsl #25 │ │ │ │ - addeq r0, r7, lr, asr ip │ │ │ │ - addeq r0, r7, sl, lsr #24 │ │ │ │ - addeq r0, r7, r8, ror #23 │ │ │ │ - addeq r0, r7, lr, lsr #23 │ │ │ │ - addeq r0, r7, r4, ror fp │ │ │ │ - addeq r0, r7, sl, lsr fp │ │ │ │ - addeq r0, r7, r6, lsl #22 │ │ │ │ - ldrdeq r0, [r7], r2 │ │ │ │ - umulleq r0, r7, r6, sl │ │ │ │ - addeq r0, r7, r6, asr sl │ │ │ │ - addeq r0, r7, sl, lsl #20 │ │ │ │ - ldrdeq r0, [r7], r8 │ │ │ │ + umulleq r0, r7, lr, fp │ │ │ │ + addeq r0, r7, r6, ror fp │ │ │ │ + addeq r0, r7, r2, asr #22 │ │ │ │ + addeq r0, r7, r0, lsl #22 │ │ │ │ + addeq r0, r7, r6, asr #21 │ │ │ │ + addeq r0, r7, ip, lsl #21 │ │ │ │ + addeq r0, r7, r2, asr sl │ │ │ │ + addeq r0, r7, lr, lsl sl │ │ │ │ + addeq r0, r7, sl, ror #19 │ │ │ │ addeq r0, r7, lr, lsr #19 │ │ │ │ + addeq r0, r7, lr, ror #18 │ │ │ │ + addeq r0, r7, r2, lsr #18 │ │ │ │ + strdeq r0, [r7], r0 @ │ │ │ │ + addeq r0, r7, r6, asr #17 │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ - blx 0x19ed0c0 │ │ │ │ + @ instruction: 0xf9f0f7a1 │ │ │ │ strmi r0, [r4], -r3, lsr #2 │ │ │ │ eorseq pc, r0, r3 │ │ │ │ - blx 0x186d0cc │ │ │ │ + @ instruction: 0xf9eaf7a1 │ │ │ │ @ instruction: 0xf7fd4602 │ │ │ │ - blcc 0x3de9f8 │ │ │ │ + blcc 0x3deae0 │ │ │ │ @ instruction: 0xf63c2b03 │ │ │ │ mvneq sl, #1200 @ 0x4b0 │ │ │ │ orrshi pc, r6, #0, 2 │ │ │ │ @ instruction: 0xf10003a3 │ │ │ │ - blmi 0xff25002c │ │ │ │ + blmi 0xff250114 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpmi r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldmne r3!, {r0, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf8d99300 │ │ │ │ @ instruction: 0xf8d03040 │ │ │ │ ldrmi r0, [r3], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fdfd91 │ │ │ │ + @ instruction: 0xf7fdfd1d │ │ │ │ movwls fp, #19844 @ 0x4d84 │ │ │ │ - ldc2l 7, cr15, [r8, #-640]! @ 0xfffffd80 │ │ │ │ + stc2 7, cr15, [r4, #-640] @ 0xfffffd80 │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ strmi r6, [r3], r9, lsr #16 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrsbeq pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a800da │ │ │ │ - @ instruction: 0xf8d9ffab │ │ │ │ + @ instruction: 0xf8d9ff37 │ │ │ │ @ instruction: 0x46301054 │ │ │ │ - blx 0x3ed172 │ │ │ │ + blx 0xfe6ed258 │ │ │ │ mcrlt 7, 0, pc, cr5, cr13, {7} @ │ │ │ │ vnmls.f64 d4, d29, d31 │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ bicsvs pc, fp, r0, lsl #10 │ │ │ │ @ instruction: 0x06d8f8d0 │ │ │ │ - stc2 7, cr15, [r6, #-644]! @ 0xfffffd7c │ │ │ │ + ldc2 7, cr15, [r2], #644 @ 0x284 │ │ │ │ svclt 0x0016f7fd │ │ │ │ vnmls.f64 d4, d29, d22 │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ cmppvs r4, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0654f8d0 │ │ │ │ - ldc2 7, cr15, [r2, #-644] @ 0xfffffd7c │ │ │ │ + ldc2 7, cr15, [lr], {161} @ 0xa1 │ │ │ │ svclt 0x0002f7fd │ │ │ │ @ instruction: 0xf7a09304 │ │ │ │ - blls 0x1ee804 │ │ │ │ + blls 0x1ee71c │ │ │ │ stmdavs r9!, {r1, r2, r9, sl, lr} │ │ │ │ vmax.s8 d4, d19, d3 │ │ │ │ @ instruction: 0xf8d96315 │ │ │ │ sbcseq r0, sl, r4, asr r0 │ │ │ │ - @ instruction: 0xff6ef7a8 │ │ │ │ + cdp2 7, 15, cr15, cr10, cr8, {5} │ │ │ │ ldrsbne pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - @ instruction: 0xf7fdfacf │ │ │ │ + @ instruction: 0xf7fdfa5b │ │ │ │ stcvs 14, cr11, [fp], #-208 @ 0xffffff30 │ │ │ │ movwls r0, #16738 @ 0x4162 │ │ │ │ eoreq pc, r0, #2 │ │ │ │ movwcs r9, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf7a94608 │ │ │ │ - @ instruction: 0x6c29fbdd │ │ │ │ + @ instruction: 0x6c29fb69 │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - @ instruction: 0xf7fefabf │ │ │ │ + @ instruction: 0xf7fefa4b │ │ │ │ @ instruction: 0xf7a8b9ee │ │ │ │ - blmi 0xfe36f0b4 │ │ │ │ + blmi 0xfe36efcc │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpne r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 7, cr15, [r4, #-644] @ 0xfffffd7c │ │ │ │ + stc2 7, cr15, [r0], #644 @ 0x284 │ │ │ │ ldmlt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldcleq 8, cr15, [r8, #324] @ 0x144 │ │ │ │ @ instruction: 0xf7a19200 │ │ │ │ - @ instruction: 0xf7fefcdd │ │ │ │ + @ instruction: 0xf7fefc69 │ │ │ │ @ instruction: 0xf7a8b809 │ │ │ │ - blmi 0x1eef068 │ │ │ │ + blmi 0x1eeef80 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrspl pc, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [ip], #644 @ 0x284 │ │ │ │ + ldc2l 7, cr15, [r8], #-644 @ 0xfffffd7c │ │ │ │ ldmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff12f7a8 │ │ │ │ + cdp2 7, 9, cr15, cr14, cr8, {5} │ │ │ │ vnmla.f64 d4, d13, d26 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r3, r5, r6, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefcd1 │ │ │ │ + @ instruction: 0xf7fefc5d │ │ │ │ @ instruction: 0xf7a8b8b5 │ │ │ │ - blmi 0x186eff8 │ │ │ │ + blmi 0x186ef10 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 7, cr15, [r4], #644 @ 0x284 │ │ │ │ + mcrr2 7, 10, pc, r0, cr1 @ │ │ │ │ svclt 0x00b4f7fd │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf5009200 │ │ │ │ @ instruction: 0xf8d0719c │ │ │ │ @ instruction: 0xf7a10138 │ │ │ │ - @ instruction: 0xf7fdfc7b │ │ │ │ + @ instruction: 0xf7fdfc07 │ │ │ │ @ instruction: 0xf7a8bfa7 │ │ │ │ - blmi 0x136efa4 │ │ │ │ + blmi 0x136eebc │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r9, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 7, cr15, [ip], {161} @ 0xa1 │ │ │ │ + ldc2 7, cr15, [r8], {161} @ 0xa1 │ │ │ │ ldmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cdp2 7, 11, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 7, 3, cr15, cr14, cr8, {5} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r5, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefc71 │ │ │ │ + @ instruction: 0xf7fefbfd │ │ │ │ @ instruction: 0xf7a8b855 │ │ │ │ - blmi 0xd2ef38 │ │ │ │ + blmi 0xd2ee50 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcc pc, r8, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - mrrc2 7, 10, pc, r6, cr1 @ │ │ │ │ + blx 0xff96d476 │ │ │ │ ldmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cdp2 7, 7, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 7, 0, cr15, cr8, cr8, {5} │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r7, r8, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdfc3b │ │ │ │ + @ instruction: 0xf7fdfbc7 │ │ │ │ @ instruction: 0xf7a8bf3b │ │ │ │ - blmi 0x6eeecc │ │ │ │ + blmi 0x6eede4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdfc1f │ │ │ │ + @ instruction: 0xf7fdfbab │ │ │ │ svclt 0x0000bf1f │ │ │ │ - addeq r0, r7, r4, lsl #18 │ │ │ │ - addeq r0, r7, lr, lsr #17 │ │ │ │ - addeq r0, r7, r6, lsl #17 │ │ │ │ - addeq r0, r7, r8, lsl #16 │ │ │ │ - @ instruction: 0x008707bc │ │ │ │ - addeq r0, r7, r2, lsl #15 │ │ │ │ - addeq r0, r7, ip, asr #14 │ │ │ │ - strdeq r0, [r7], r8 │ │ │ │ - addeq r0, r7, r2, asr #13 │ │ │ │ - addeq r0, r7, ip, lsl #13 │ │ │ │ - addeq r0, r7, r6, asr r6 │ │ │ │ - addeq r0, r7, r0, lsr #12 │ │ │ │ + addeq r0, r7, ip, lsl r8 │ │ │ │ + addeq r0, r7, r6, asr #15 │ │ │ │ + umulleq r0, r7, lr, r7 │ │ │ │ + addeq r0, r7, r0, lsr #14 │ │ │ │ + ldrdeq r0, [r7], r4 │ │ │ │ + umulleq r0, r7, sl, r6 │ │ │ │ + addeq r0, r7, r4, ror #12 │ │ │ │ + addeq r0, r7, r0, lsl r6 │ │ │ │ + ldrdeq r0, [r7], sl │ │ │ │ + addeq r0, r7, r4, lsr #11 │ │ │ │ + addeq r0, r7, lr, ror #10 │ │ │ │ + addeq r0, r7, r8, lsr r5 │ │ │ │ @ instruction: 0x01226c2b │ │ │ │ @ instruction: 0xf0029304 │ │ │ │ stmdbls r4, {r4, r5, r9} │ │ │ │ strmi r2, [r8], -r0, lsl #6 │ │ │ │ - blx 0xfe9ed464 │ │ │ │ + blx 0xced54c │ │ │ │ ldrtmi r6, [r0], -r9, lsr #24 │ │ │ │ - @ instruction: 0xf986f7ad │ │ │ │ + @ instruction: 0xf912f7ad │ │ │ │ @ instruction: 0x07224631 │ │ │ │ @ instruction: 0x81b4f140 │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - @ instruction: 0xf7fefff5 │ │ │ │ - blmi 0xff85d894 │ │ │ │ + @ instruction: 0xf7feff81 │ │ │ │ + blmi 0xff85d97c │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrscc pc, r4, r0, lsl #12 │ │ │ │ ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldmne r2!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2964 @ 0xfffff46c │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fdfbd5 │ │ │ │ + @ instruction: 0xf7fdfb61 │ │ │ │ strtmi fp, [r0], -r8, asr #23 │ │ │ │ andls r2, r4, #-1073741809 @ 0xc000000f │ │ │ │ stc2l 7, cr15, [r8, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - blmi 0xff45a7bc │ │ │ │ + blmi 0xff45a8a4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d06107 │ │ │ │ @ instruction: 0xf7a10870 │ │ │ │ - @ instruction: 0xf7fdfbb3 │ │ │ │ + @ instruction: 0xf7fdfb3f │ │ │ │ @ instruction: 0x4620beb3 │ │ │ │ andls r2, r4, #-1073741817 @ 0xc0000007 │ │ │ │ stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - blmi 0xff05a778 │ │ │ │ + blmi 0xff05a860 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d071ec │ │ │ │ @ instruction: 0xf7a107ec │ │ │ │ - @ instruction: 0xf7fdfb91 │ │ │ │ - bmi 0xfed5f0dc │ │ │ │ + @ instruction: 0xf7fdfb1d │ │ │ │ + bmi 0xfed5f1c4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-3099 @ 0xfffff3e5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ tstpvs pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmibeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xf6d542 │ │ │ │ + blx 0xff26d628 │ │ │ │ ldcllt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ vnmls.f32 s8, s27, s17 │ │ │ │ ldcvs 15, cr1, [fp], {112} @ 0x70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ @ instruction: 0xf64d4402 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6000092 │ │ │ │ @ instruction: 0xf8d0116c │ │ │ │ @ instruction: 0xf7a1096c │ │ │ │ - @ instruction: 0xf7fdfb25 │ │ │ │ + @ instruction: 0xf7fdfab1 │ │ │ │ ldrdeq fp, [r2, -lr]! │ │ │ │ @ instruction: 0xf0024629 │ │ │ │ @ instruction: 0x46280210 │ │ │ │ @ instruction: 0xf7a5320c │ │ │ │ - @ instruction: 0xf7fdff4d │ │ │ │ + @ instruction: 0xf7fdfed9 │ │ │ │ ldrdeq fp, [r2], #236 @ 0xec @ │ │ │ │ @ instruction: 0xf0024629 │ │ │ │ @ instruction: 0x46280218 │ │ │ │ @ instruction: 0xf7a53204 │ │ │ │ - @ instruction: 0xf7fdff43 │ │ │ │ + @ instruction: 0xf7fdfecf │ │ │ │ @ instruction: 0xf203bed2 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ - b 0x14701ac │ │ │ │ + b 0x1470294 │ │ │ │ @ instruction: 0xf14002c3 │ │ │ │ @ instruction: 0xf7a88154 │ │ │ │ - blmi 0xfe4eecec │ │ │ │ + blmi 0xfe4eec04 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpcs r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xced5da │ │ │ │ + blx 0xfefed6c0 │ │ │ │ stcllt 7, cr15, [sp, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7a52210 │ │ │ │ - @ instruction: 0x463afdbb │ │ │ │ + ldrtmi pc, [sl], -r7, asr #26 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2 7, cr15, [r8], #660 @ 0x294 │ │ │ │ + ldc2 7, cr15, [r4], #-660 @ 0xfffffd6c │ │ │ │ svclt 0x0050f7fd │ │ │ │ mrc 8, 0, r4, cr13, cr14, {3} │ │ │ │ ldrbtmi ip, [r8], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xf85c6800 │ │ │ │ strmi r0, [r1], #-0 │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andne lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf500460a │ │ │ │ @ instruction: 0xf8d07173 │ │ │ │ @ instruction: 0xf7a103cc │ │ │ │ - @ instruction: 0xf7fdfb0b │ │ │ │ + @ instruction: 0xf7fdfa97 │ │ │ │ ldmdami r3!, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ strmi r4, [r2], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ strmi r1, [sl], -r0, lsl #4 │ │ │ │ cmppvc r2, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ movteq pc, #35024 @ 0x88d0 @ │ │ │ │ - blx 0xffd6d654 │ │ │ │ + blx 0x206d73c │ │ │ │ mrrclt 7, 15, pc, lr, cr13 @ │ │ │ │ @ instruction: 0xee1d4967 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2105 @ 0xfffff7c7 │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ vrhadd.s8 d2, d0, d0 │ │ │ │ @ instruction: 0xf8d061e4 │ │ │ │ @ instruction: 0xf7a106e4 │ │ │ │ - @ instruction: 0xf7fdfadb │ │ │ │ + @ instruction: 0xf7fdfa67 │ │ │ │ ldmdbmi sp, {r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r8!, {r0, r6, fp, ip, lr}^ │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ strmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ bicvs pc, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x0660f8d0 │ │ │ │ - blx 0xff1ed6b0 │ │ │ │ - bllt 0x1fad824 │ │ │ │ + blx 0x14ed798 │ │ │ │ + bllt 0x1fad90c │ │ │ │ @ instruction: 0xee1d4952 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d041d4 │ │ │ │ @ instruction: 0xf7a104d4 │ │ │ │ - @ instruction: 0xf7fdfaad │ │ │ │ + @ instruction: 0xf7fdfa39 │ │ │ │ stmdbmi r8, {r2, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r9!, {r6, fp, ip, lr} │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0x61abf500 │ │ │ │ ldrbeq pc, [r8, #-2256] @ 0xfffff730 @ │ │ │ │ - blx 0xfe66d70c │ │ │ │ - bllt 0x142d880 │ │ │ │ + blx 0x96d7f4 │ │ │ │ + bllt 0x142d968 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7a52210 │ │ │ │ - ldrtmi pc, [sl], -r1, lsr #26 @ │ │ │ │ + ldrtmi pc, [sl], -sp, lsr #25 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xffaed736 │ │ │ │ + blx 0x1ded81e │ │ │ │ stmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 7, cr15, [r4, #-660] @ 0xfffffd6c │ │ │ │ + stc2 7, cr15, [r0], #660 @ 0x294 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0x3c01fbdb │ │ │ │ + @ instruction: 0x3c01fb67 │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ vrecps.f32 , , q13 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ - b 0x1470360 │ │ │ │ + b 0x1470448 │ │ │ │ @ instruction: 0xf14002c3 │ │ │ │ @ instruction: 0xf7a88097 │ │ │ │ - blmi 0xbaeb3c │ │ │ │ + blmi 0xbaea54 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x166d78c │ │ │ │ + @ instruction: 0xf9e2f7a1 │ │ │ │ ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 7, cr15, [r0], #660 @ 0x294 │ │ │ │ + stc2l 7, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0x3c01fbcd │ │ │ │ + @ instruction: 0x3c01fb59 │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ rscscs fp, pc, #1840 @ 0x730 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 6, cr15, cr14, cr5, {5} │ │ │ │ + ldc2l 7, cr15, [sl, #660]! @ 0x294 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr15, cr13, {7} │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ @ instruction: 0xf7a572ff │ │ │ │ - @ instruction: 0xf7fdfe67 │ │ │ │ + @ instruction: 0xf7fdfdf3 │ │ │ │ andscs fp, r0, #248, 28 @ 0xf80 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - cdp2 7, 2, cr15, cr2, cr5, {5} │ │ │ │ + stc2 7, cr15, [lr, #660]! @ 0x294 │ │ │ │ svclt 0x0000e487 │ │ │ │ - addeq r0, r7, ip, lsl #11 │ │ │ │ - addeq r0, r7, r6, asr #10 │ │ │ │ - addeq r0, r7, r2, lsl #10 │ │ │ │ - ldrdeq r0, [r7], r6 │ │ │ │ - addeq r0, r7, ip, lsr #9 │ │ │ │ - addeq r0, r7, r0, asr #8 │ │ │ │ - strdeq r0, [r7], lr │ │ │ │ - addeq r0, r7, ip, asr #7 │ │ │ │ - umulleq r0, r7, sl, r3 │ │ │ │ - addeq r0, r7, ip, ror #6 │ │ │ │ - addeq r0, r7, lr, lsr r3 │ │ │ │ - addeq r0, r7, r0, lsl r3 │ │ │ │ - umulleq r0, r7, r0, r2 │ │ │ │ + addeq r0, r7, r4, lsr #9 │ │ │ │ + addeq r0, r7, lr, asr r4 │ │ │ │ + addeq r0, r7, sl, lsl r4 │ │ │ │ + addeq r0, r7, lr, ror #7 │ │ │ │ + addeq r0, r7, r4, asr #7 │ │ │ │ + addeq r0, r7, r8, asr r3 │ │ │ │ + addeq r0, r7, r6, lsl r3 │ │ │ │ + addeq r0, r7, r4, ror #5 │ │ │ │ + @ instruction: 0x008702b2 │ │ │ │ + addeq r0, r7, r4, lsl #5 │ │ │ │ + addeq r0, r7, r6, asr r2 │ │ │ │ + addeq r0, r7, r8, lsr #4 │ │ │ │ + addeq r0, r7, r8, lsr #3 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - strbt pc, [r3], #-3585 @ 0xfffff1ff @ │ │ │ │ - ldc2 7, cr15, [r8], #-672 @ 0xfffffd60 │ │ │ │ + strbt pc, [r3], #-3469 @ 0xfffff273 @ │ │ │ │ + blx 0xff1ed922 │ │ │ │ vnmls.f64 d4, d13, d29 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdf9f7 │ │ │ │ + @ instruction: 0xf7fdf983 │ │ │ │ @ instruction: 0xf7a8bc34 │ │ │ │ - blmi 0x92ea44 │ │ │ │ + blmi 0x92e95c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcs pc, ip, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf9dcf7a1 │ │ │ │ + @ instruction: 0xf968f7a1 │ │ │ │ ldclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ - stc2 7, cr15, [r2], {168} @ 0xa8 │ │ │ │ + blx 0xfe46d98e │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, ip}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdf9bf │ │ │ │ + @ instruction: 0xf7fdf94b │ │ │ │ strdcs fp, [r0], -ip │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorvc pc, r2, #64, 4 │ │ │ │ - mrrc2 1, 9, pc, r6, cr14 @ │ │ │ │ - addeq r0, r7, lr, asr #3 │ │ │ │ - umulleq r0, r7, r8, r1 │ │ │ │ - addeq r0, r7, r2, ror #2 │ │ │ │ - eorseq r1, r5, ip, lsl #9 │ │ │ │ + ldc2l 1, cr15, [r6], #632 @ 0x278 │ │ │ │ + addeq r0, r7, r6, ror #1 │ │ │ │ + strheq r0, [r7], r0 @ │ │ │ │ + addeq r0, r7, sl, ror r0 │ │ │ │ + eorseq r1, r5, r4, lsl #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec06c68 │ │ │ │ + bl 0xfec06d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7a09808 │ │ │ │ - strmi pc, [r3], -r3, asr #28 │ │ │ │ + strmi pc, [r3], -pc, asr #27 │ │ │ │ smullseq pc, r8, r4, r8 @ │ │ │ │ ldrmi fp, [sl], -r0, lsl #3 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf9c8f7f6 │ │ │ │ + @ instruction: 0xf954f7f6 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldmdblt r0!, {r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - @ instruction: 0xf800f7f5 │ │ │ │ - blls 0x10b04c │ │ │ │ + @ instruction: 0xff8cf7f4 │ │ │ │ + blls 0x10b134 │ │ │ │ strvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x0062e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - cdp2 7, 1, cr15, cr6, cr0, {5} │ │ │ │ + stc2 7, cr15, [r2, #640]! @ 0x280 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ @ instruction: 0xf7a8720a │ │ │ │ - blls 0x12e050 │ │ │ │ + blls 0x12df68 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8dcb084 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x13c71c │ │ │ │ + blcs 0x13c804 │ │ │ │ stmdavs fp, {r0, r2, r3, r4, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, r8, sp, lsl #22 │ │ │ │ ldrsbt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ stmvs fp, {r0, r1, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @@ -163322,124 +163380,124 @@ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd069 │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xc090f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf79dd171 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strmi r6, [r0], r1, lsr #27 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf7a52008 │ │ │ │ - stmdavs sl!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sl!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a09203 │ │ │ │ - bls 0x1adfa0 │ │ │ │ - bcs 0x48138c │ │ │ │ + bls 0x1adeb8 │ │ │ │ + bcs 0x481474 │ │ │ │ @ instruction: 0xf894d150 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff94f7f4 │ │ │ │ + @ instruction: 0xff20f7f4 │ │ │ │ ldrmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7a56bb0 │ │ │ │ - stmiavs fp!, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ andsle r2, r0, r4, lsl #22 │ │ │ │ - @ instruction: 0xf0384620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0394620 │ │ │ │ + stmdacs r0, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r8!, {r3, r6, ip, lr, pc} │ │ │ │ - stc2 7, cr15, [r6, #640]! @ 0x280 │ │ │ │ + ldc2 7, cr15, [r2, #-640]! @ 0xfffffd80 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a86819 │ │ │ │ - stclvs 8, cr15, [r3, #-932]! @ 0xfffffc5c │ │ │ │ + stclvs 8, cr15, [r3, #-468]! @ 0xfffffe2c │ │ │ │ stmiavs r1!, {r0, r9, sp} │ │ │ │ - bne 0xff301454 │ │ │ │ - blx 0xfe66dbb6 │ │ │ │ + bne 0xff30153c │ │ │ │ + blx 0xfe66dc9e │ │ │ │ @ instruction: 0xf7a54640 │ │ │ │ - @ instruction: 0xf894f877 │ │ │ │ + @ instruction: 0xf894f803 │ │ │ │ strvs r3, [r7, #217]! @ 0xd9 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xfe26dbd6 │ │ │ │ + blx 0xfe26dcbe │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xe7f54618 │ │ │ │ eorne pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7a59003 │ │ │ │ - blls 0x1adf44 │ │ │ │ + blls 0x1ade5c │ │ │ │ @ instruction: 0xf04fe7b3 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd4671 │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ ldrb pc, [r9, pc, lsl #30] @ │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, r2, asr #4 │ │ │ │ + eorsvs pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1d6226f │ │ │ │ - svclt 0x0000f943 │ │ │ │ - eorseq r1, r5, r0, lsr #9 │ │ │ │ + svclt 0x0000f9e7 │ │ │ │ + mlaseq r5, r8, r6, r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec06e6c │ │ │ │ + bl 0xfec06f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ smullseq pc, r8, r0, r8 @ │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4619b178 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - movwcs pc, #12113 @ 0x2f51 @ │ │ │ │ + movwcs pc, #11997 @ 0x2edd @ │ │ │ │ andlt r6, r2, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0020bd70 │ │ │ │ ldmdblt r0!, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - @ instruction: 0xff04f7f4 │ │ │ │ - blls 0x10b244 │ │ │ │ + mrc2 7, 4, pc, cr0, cr4, {7} │ │ │ │ + blls 0x10b32c │ │ │ │ strvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x0062e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - ldc2 7, cr15, [sl, #-640] @ 0xfffffd80 │ │ │ │ + stc2 7, cr15, [r6], #640 @ 0x280 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ - @ instruction: 0xf7a8720a │ │ │ │ - blls 0x12de58 │ │ │ │ + @ instruction: 0xf7a7720a │ │ │ │ + blls 0x12fd70 │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec06f08 │ │ │ │ + bl 0xfec06ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffa6f7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -163447,24 +163505,24 @@ │ │ │ │ svclt 0x0000bd08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x13c954 │ │ │ │ + blcs 0x13ca3c │ │ │ │ stmdavs fp, {r2, r3, r6, r8, fp, ip, lr, pc} │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ eorsle r2, r9, r0, lsl #22 │ │ │ │ stmdacs r0, {r3, r6, fp, sp, lr} │ │ │ │ svcvs 0x0023d144 │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ @ instruction: 0x3090f8d4 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0xb7f5c │ │ │ │ + blcs 0xb8044 │ │ │ │ movwcs sp, #66 @ 0x42 │ │ │ │ ldrmi r6, [r1], sl, ror #16 │ │ │ │ @ instruction: 0x6d22b97a │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r0, r3, ip, lr, pc}^ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @@ -163473,169 +163531,169 @@ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdavs fp!, {r0, r3, r5, r7, pc} │ │ │ │ eorsle r2, r4, r0, lsl #22 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ stmiavs fp!, {r9, sp} │ │ │ │ addsmi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2f81c0 │ │ │ │ - blx 0xfeaedd90 │ │ │ │ + bne 0xff2f82a8 │ │ │ │ + blx 0xfeaede78 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r9, {r0, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - blcs 0xc9f7c │ │ │ │ + blcs 0xca064 │ │ │ │ @ instruction: 0xf8d2d0c6 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, r3, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ cmnle r8, r0, ror r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ umlalscs pc, sp, r4, r8 @ │ │ │ │ @ instruction: 0xd1b92a00 │ │ │ │ umlalscc pc, ip, r4, r8 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @ instruction: 0xf79de7b4 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r0], r2, lsr #27 │ │ │ │ - bllt 0xfe181858 │ │ │ │ + bllt 0xfe181940 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andcs r4, r1, #3145728 @ 0x300000 │ │ │ │ - blvs 0xfe2f7e60 │ │ │ │ - cdp2 7, 9, cr15, cr8, cr5, {5} │ │ │ │ + blvs 0xfe2f7f48 │ │ │ │ + cdp2 7, 2, cr15, cr4, cr5, {5} │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strmi r6, [r8], -r9, lsl #23 │ │ │ │ - @ instruction: 0xf824f7a5 │ │ │ │ + @ instruction: 0xffb0f7a4 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ stmiavs fp!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x000c0200 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ @ instruction: 0x4640fa57 │ │ │ │ - @ instruction: 0xff38f7a4 │ │ │ │ + cdp2 7, 12, cr15, cr4, cr4, {5} │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ - blcs 0xca010 │ │ │ │ + blcs 0xca0f8 │ │ │ │ stmiavs r1!, {r1, r5, r6, r8, ip, lr, pc} │ │ │ │ stclvs 2, cr2, [r3, #-4]! │ │ │ │ - bne 0xff3016f0 │ │ │ │ - blx 0x12ede50 │ │ │ │ + bne 0xff3017d8 │ │ │ │ + blx 0x12edf38 │ │ │ │ @ instruction: 0xf79fe79e │ │ │ │ - strmi pc, [r7], -r9, lsl #31 │ │ │ │ - @ instruction: 0xff86f79f │ │ │ │ + @ instruction: 0x4607ff15 │ │ │ │ + @ instruction: 0xff12f79f │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff18f7a7 │ │ │ │ + cdp2 7, 10, cr15, cr4, cr7, {5} │ │ │ │ @ instruction: 0xf7a02004 │ │ │ │ - @ instruction: 0x4632fc35 │ │ │ │ + ldrtmi pc, [r2], -r1, asr #23 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf82ef7a5 │ │ │ │ + @ instruction: 0xffbaf7a4 │ │ │ │ @ instruction: 0xf7a02001 │ │ │ │ - ldrtmi pc, [sl], -sp, lsr #24 @ │ │ │ │ + @ instruction: 0x463afbb9 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf9ecf7a5 │ │ │ │ + @ instruction: 0xf978f7a5 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x460e463a │ │ │ │ andcs r4, pc, r3, asr #12 │ │ │ │ @ instruction: 0xf7a56b89 │ │ │ │ - blvs 0xfed2f6b8 │ │ │ │ + blvs 0xfed2f5d0 │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - @ instruction: 0xf816f7a5 │ │ │ │ + @ instruction: 0xffa2f7a4 │ │ │ │ @ instruction: 0xf038e7b2 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0040f47f │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ @ instruction: 0xe765307c │ │ │ │ - mcrr2 7, 9, pc, sl, cr13 @ │ │ │ │ + blx 0xff66de4a │ │ │ │ strmi r6, [r7], -r6, lsr #27 │ │ │ │ - @ instruction: 0xff4cf79f │ │ │ │ + mrc2 7, 6, pc, cr8, cr15, {4} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - cdp2 7, 13, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 7, 6, cr15, cr10, cr7, {5} │ │ │ │ @ instruction: 0x4641463b │ │ │ │ andcs r2, r8, r4, lsl #4 │ │ │ │ - cdp2 7, 2, cr15, cr2, cr5, {5} │ │ │ │ + stc2 7, cr15, [lr, #660]! @ 0x294 │ │ │ │ @ instruction: 0xf04f4649 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r8], -r1, lsr #29 @ │ │ │ │ - cdp2 7, 13, cr15, cr2, cr4, {5} │ │ │ │ + cdp2 7, 5, cr15, cr14, cr4, {5} │ │ │ │ ldr r6, [r4, -r6, lsr #11]! │ │ │ │ @ instruction: 0xf7a02004 │ │ │ │ - @ instruction: 0xf646fbe9 │ │ │ │ + @ instruction: 0xf646fb75 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xff2cf7a7 │ │ │ │ + cdp2 7, 11, cr15, cr8, cr7, {5} │ │ │ │ svclt 0x0000e78f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec07150 │ │ │ │ + bl 0xfec07238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r4], #128 @ 0x80 │ │ │ │ - blx 0xfecc1794 │ │ │ │ + blx 0xfecc187c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff36f792 │ │ │ │ + mcr2 7, 6, pc, cr2, cr2, {4} @ │ │ │ │ @ instruction: 0xf894b140 │ │ │ │ - blcs 0xbc2d4 │ │ │ │ + blcs 0xbc3bc │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ teqcs ip, #112, 6 @ 0xc0000001 │ │ │ │ andle r4, r8, fp, lsr #5 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ pop {r8, r9, ip, sp, lr} │ │ │ │ andcs r4, r1, #112 @ 0x70 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svcvs 0x0023be6b │ │ │ │ vmla.i8 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff701820 │ │ │ │ - stc2 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ + blvs 0xff701908 │ │ │ │ + ldc2 7, cr15, [sl, #-976] @ 0xfffffc30 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7fa2010 │ │ │ │ movwcs pc, #11403 @ 0x2c8b @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xfe76de52 │ │ │ │ + blx 0xa6df3a │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - @ instruction: 0xe7d6fedd │ │ │ │ + ldrb pc, [r6, r9, ror #28] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec071ec │ │ │ │ + bl 0xfec072d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r2, r0 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0002dc15 │ │ │ │ stmiblt sl, {r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r5, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb2000 │ │ │ │ - blls 0x12e710 │ │ │ │ - bls 0xca19c │ │ │ │ + blls 0x12e7f8 │ │ │ │ + bls 0xca284 │ │ │ │ smullseq pc, r9, r3, r8 @ │ │ │ │ ldrmi r2, [r8], -r0, lsl #16 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf96cf7f7 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -163648,207 +163706,207 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d0469a │ │ │ │ addlt r3, r7, r4, asr #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blcs 0x101ab0 │ │ │ │ + blcs 0x101b98 │ │ │ │ ldmdbcs pc, {r2, r3, r4, ip, lr, pc} @ │ │ │ │ andcs sp, r1, #16, 16 @ 0x100000 │ │ │ │ smlabbcs r0, sl, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ tstle r6, sl, lsl #4 │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ ldccs 0, cr8, [r6, #-860] @ 0xfffffca4 │ │ │ │ - blcs 0x1a449c │ │ │ │ + blcs 0x1a4584 │ │ │ │ @ instruction: 0xf033d102 │ │ │ │ tstle ip, r2, lsl #6 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ umullcs pc, pc, r0, r8 @ │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ svclt 0x00142916 │ │ │ │ @ instruction: 0xf0022200 │ │ │ │ - bcs 0xb08c0 │ │ │ │ + bcs 0xb09a8 │ │ │ │ sbchi pc, r4, r0, asr #32 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf6c8408b │ │ │ │ andsmi r0, r3, #-268435448 @ 0xf0000008 │ │ │ │ @ instruction: 0xf79fd0e2 │ │ │ │ - @ instruction: 0x4606fe5d │ │ │ │ + strmi pc, [r6], -r9, ror #27 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ addshi pc, fp, r0, asr #32 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vcgt.s8 d25, d14, d3 │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ andcs r2, r0, #39321600 @ 0x2580000 │ │ │ │ - blvs 0xfff01974 │ │ │ │ - stc2l 7, cr15, [r4], #976 @ 0x3d0 │ │ │ │ + blvs 0xfff01a5c │ │ │ │ + ldc2l 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ - blls 0x1819a0 │ │ │ │ + blls 0x181a88 │ │ │ │ movwls r6, #18459 @ 0x481b │ │ │ │ - blx 0x6df88 │ │ │ │ + blx 0xfe36e070 │ │ │ │ vnmla.f32 s8, s26, s25 │ │ │ │ - blls 0x1b7ed0 │ │ │ │ + blls 0x1b7fb8 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl sl, {r0, r2, r8, ip, pc} │ │ │ │ ldrmi r4, [r0], #-2409 @ 0xfffff697 │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldrmi r0, [r3], #-146 @ 0xffffff6e │ │ │ │ ldrtmi r4, [r2], #-1667 @ 0xfffff97d │ │ │ │ ldceq 8, cr15, [ip], {208} @ 0xd0 │ │ │ │ - cdp2 7, 1, cr15, cr4, cr0, {5} │ │ │ │ + stc2 7, cr15, [r0, #640]! @ 0x280 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ adcshi pc, r4, r0, lsl #4 │ │ │ │ - orrcc pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnppl r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x194d58 │ │ │ │ + bl 0x194e40 │ │ │ │ ldrtmi r0, [r1], -r9, lsl #7 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf7a4212c │ │ │ │ - pldw [pc, r7 @ ] │ │ │ │ - blvs 0xfef2f9c0 │ │ │ │ + pldw [pc, r3, lsr #28] │ │ │ │ + blvs 0xfef2f8d8 │ │ │ │ @ instruction: 0xf7a44680 │ │ │ │ - @ instruction: 0xf8d4fe2b │ │ │ │ + @ instruction: 0xf8d4fdb7 │ │ │ │ strbmi r3, [r1], -r8, lsl #1 │ │ │ │ @ instruction: 0x27e24632 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ - mcr2 7, 0, pc, cr8, cr15, {4} @ │ │ │ │ + ldc2 7, cr15, [r4, #636] @ 0x27c │ │ │ │ @ instruction: 0xf44f9b03 │ │ │ │ @ instruction: 0x468072b2 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - andcs pc, r4, #10048 @ 0x2740 │ │ │ │ + andcs pc, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 7, cr15, cr8, cr4, {5} │ │ │ │ + cdp2 7, 0, cr15, cr4, cr4, {5} │ │ │ │ strbmi r9, [r1], -r0, lsl #14 │ │ │ │ @ instruction: 0xf8d44632 │ │ │ │ strtmi r3, [r0], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf109d024 │ │ │ │ @ instruction: 0x463133ff │ │ │ │ ldrtmi r2, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - bls 0x1b09dc │ │ │ │ + bls 0x1b0ac4 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ ldrdcs pc, [r4, #-131] @ 0xffffff7d │ │ │ │ - cdp2 7, 5, cr15, cr12, cr4, {5} │ │ │ │ + stc2l 7, cr15, [r8, #656]! @ 0x290 │ │ │ │ strtmi r9, [r8], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7a0681d │ │ │ │ - bmi 0xfaec34 │ │ │ │ - blls 0x2019e0 │ │ │ │ + bmi 0xfaeb4c │ │ │ │ + blls 0x201ac8 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stceq 8, cr15, [r0, #-876]! @ 0xfffffc94 │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrmi r4, [lr], #-1049 @ 0xfffffbe7 │ │ │ │ strtmi r9, [fp], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0x96014935 │ │ │ │ - ldc2l 7, cr15, [lr, #640] @ 0x280 │ │ │ │ + stc2l 7, cr15, [sl, #-640]! @ 0xfffffd80 │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svcvs 0x00638ff0 │ │ │ │ - b 0x10b4318 │ │ │ │ + b 0x10b4400 │ │ │ │ @ instruction: 0xf7a01003 │ │ │ │ - @ instruction: 0xf646fa73 │ │ │ │ + @ instruction: 0xf646f9ff │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12810 @ 0x320a │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - @ instruction: 0xe758fdb5 │ │ │ │ + ldrb pc, [r8, -r1, asr #26] @ │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f0052 │ │ │ │ @ instruction: 0xf033af2b │ │ │ │ @ instruction: 0xf43f0302 │ │ │ │ strb sl, [r2, -r7, lsr #30] │ │ │ │ @ instruction: 0xf7a02003 │ │ │ │ - @ instruction: 0xf894fa5b │ │ │ │ + @ instruction: 0xf894f9e7 │ │ │ │ @ instruction: 0x460530d8 │ │ │ │ strtmi fp, [sl], -r3, asr #2 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f52001 │ │ │ │ - movwcs pc, #11743 @ 0x2ddf @ │ │ │ │ + movwcs pc, #11627 @ 0x2d6b @ │ │ │ │ strb r6, [r9, r3, ror #1] │ │ │ │ ldmdblt fp, {r0, r1, r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-132]! @ 0xffffff7c │ │ │ │ + fstmdbxvs r3!, {d31-d116} @ Deprecated │ │ │ │ strb r6, [r8, r3, lsr #11]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xf6e110 │ │ │ │ + @ instruction: 0xf9c6f7a0 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - @ instruction: 0xe7e3fd7d │ │ │ │ - vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - blmi 0x27076c │ │ │ │ + strb pc, [r3, r9, lsl #26]! @ │ │ │ │ + @ instruction: 0xf6452000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x270854 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf19e527b │ │ │ │ - svclt 0x0000f821 │ │ │ │ - addeq pc, r6, r4, ror #20 │ │ │ │ + svclt 0x0000f8c1 │ │ │ │ + addeq pc, r6, ip, ror r9 @ │ │ │ │ addseq r0, r3, r0, asr #15 │ │ │ │ - umulleq pc, r6, r8, r9 @ │ │ │ │ + @ instruction: 0x0086f8b0 │ │ │ │ addseq r0, r3, r4, asr #16 │ │ │ │ - ldrhteq r1, [r5], -ip │ │ │ │ + ldrhteq r1, [r5], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec074d8 │ │ │ │ + bl 0xfec075c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x2ccef0 │ │ │ │ + blcs 0x2ccfd8 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdavs r9, {r0, r9, ip, sp} │ │ │ │ svclt 0x00183b00 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, r1, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec07524 │ │ │ │ + bl 0xfec0760c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x2ccf3c │ │ │ │ + blcs 0x2cd024 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r9, lsl #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0756c │ │ │ │ + bl 0xfec07654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ biclt r1, fp, #64, 6 │ │ │ │ ldrmi r6, [r4], -r3, lsl #26 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ @@ -163864,15 +163922,15 @@ │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0010f01c │ │ │ │ stmdavs fp, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r4, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x42002c │ │ │ │ + bcs 0x420114 │ │ │ │ vqadd.s8 , q15, │ │ │ │ vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6462096 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf8502c96 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ @ instruction: 0xf8dc3021 │ │ │ │ @@ -163884,15 +163942,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d3 │ │ │ │ - blcs 0xb511c │ │ │ │ + blcs 0xb5204 │ │ │ │ addhi pc, r8, r0 │ │ │ │ ldrd pc, [r4], -r1 │ │ │ │ svceq 0x000ff1be │ │ │ │ addhi pc, r2, r0 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ @@ -163904,78 +163962,78 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1ca4810 │ │ │ │ + b 0x1ca48f8 │ │ │ │ @ instruction: 0xf003131c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ ldrmi r0, [lr, #514] @ 0x202 │ │ │ │ - bcs 0x4200ec │ │ │ │ + bcs 0x4201d4 │ │ │ │ stmdavs sl, {r0, r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ smullsle r4, r4, r3, r2 @ │ │ │ │ - stc2 7, cr15, [lr], #636 @ 0x27c │ │ │ │ + ldc2 7, cr15, [sl], #-636 @ 0xfffffd84 │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf79f4606 │ │ │ │ - blls 0x12f678 │ │ │ │ - blcs 0x481ea8 │ │ │ │ + blls 0x12f590 │ │ │ │ + blcs 0x481f90 │ │ │ │ @ instruction: 0xf899d14b │ │ │ │ vqadd.s8 , q15, │ │ │ │ vbic.i16 q9, #1024 @ 0x0400 │ │ │ │ @ instruction: 0x46012b96 │ │ │ │ strbmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f9301 │ │ │ │ - blls 0x12f64c │ │ │ │ - blcs 0x481cf0 │ │ │ │ + blls 0x12f564 │ │ │ │ + blcs 0x481dd8 │ │ │ │ @ instruction: 0xf899d13f │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc1e00 │ │ │ │ + blcs 0xc1ee8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - ldrtmi pc, [sl], -fp, ror #21 @ │ │ │ │ + @ instruction: 0x463afa77 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe66e3a4 │ │ │ │ + blx 0x96e48c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ stmiavs fp!, {r0, r3, r4, fp, sp, lr} │ │ │ │ eorcc pc, r3, fp, asr r8 @ │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7ac4640 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #19 @ │ │ │ │ + ldrtmi pc, [r1], -sp, ror #18 @ │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ ldc2 7, cr15, [r4, #-988]! @ 0xfffffc24 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f74648 │ │ │ │ str pc, [sp, pc, lsr #26] │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46932296 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r2], #-656 @ 0xfffffd70 │ │ │ │ + blx 0xff06e4ce │ │ │ │ @ instruction: 0xf85be7b7 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - strb pc, [r4, sp, lsr #24] @ │ │ │ │ + @ instruction: 0xe7c4fbb9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec07768 │ │ │ │ + bl 0xfec07850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ cmnlt fp, #64, 6 │ │ │ │ stcvs 6, cr4, [r2, #-76] @ 0xffffffb4 │ │ │ │ @ instruction: 0x4098f8d2 │ │ │ │ svcvs 0x0070f414 │ │ │ │ @@ -163988,15 +164046,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0010f01c │ │ │ │ @ instruction: 0xf8d1d0e9 │ │ │ │ @ instruction: 0xf02cc000 │ │ │ │ - bcs 0x3f0dc4 │ │ │ │ + bcs 0x3f0eac │ │ │ │ stmdavs sl, {r0, r1, r5, r6, r7, ip, lr, pc}^ │ │ │ │ eorcs fp, r0, #163840 @ 0x28000 │ │ │ │ vhadd.s8 q11, q7, q5 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8512196 │ │ │ │ strmi r1, [r8], -ip, lsr #32 │ │ │ │ bfi r4, r8, #15, #14 │ │ │ │ @@ -164006,119 +164064,119 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d2 │ │ │ │ - blcs 0xb5304 │ │ │ │ + blcs 0xb53ec │ │ │ │ @ instruction: 0xf8d1d078 │ │ │ │ @ instruction: 0xf1bee004 │ │ │ │ rsbsle r0, r3, pc, lsl #30 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ @ instruction: 0xf04fd111 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0x76e62e │ │ │ │ + blx 0x76e716 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1ca49f4 │ │ │ │ + b 0x1ca4adc │ │ │ │ @ instruction: 0xf003131c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ stmdblt fp, {r0, r1, r3, r7, fp, sp, lr} │ │ │ │ addvs r2, fp, r0, lsr #6 │ │ │ │ - blx 0xff16e4ee │ │ │ │ + blx 0x146e5d6 │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf79f4606 │ │ │ │ - blls 0x12f4a0 │ │ │ │ - blcs 0x482080 │ │ │ │ + blls 0x12f3b8 │ │ │ │ + blcs 0x482168 │ │ │ │ @ instruction: 0xf899d143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc1fac │ │ │ │ + blcs 0xc2094 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - stmdavs fp!, {r0, r2, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f9301 │ │ │ │ - blls 0x12f47c │ │ │ │ - blcs 0x481ec0 │ │ │ │ + blls 0x12f394 │ │ │ │ + blcs 0x481fa8 │ │ │ │ @ instruction: 0xf899d13a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc1fd0 │ │ │ │ + blcs 0xc20b8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - ldrtmi pc, [sl], -r3, lsl #20 @ │ │ │ │ + ldrtmi pc, [sl], -pc, lsl #19 @ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9aef7ac │ │ │ │ + @ instruction: 0xf93af7ac │ │ │ │ ldrtmi r6, [r1], -fp, lsr #17 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ ldrbne r9, [fp, r1, lsl #6] │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7ac4640 │ │ │ │ - @ instruction: 0x4631f8fd │ │ │ │ + ldrtmi pc, [r1], -r9, lsl #17 @ │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ mrrc2 7, 15, pc, r0, cr7 @ │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f74648 │ │ │ │ ldr pc, [fp, fp, asr #24] │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - ldr pc, [ip, pc, asr #22]! │ │ │ │ + sbfx pc, fp, #21, #29 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x126e5be │ │ │ │ + blx 0xff56e6a4 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, pc, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r6, [r7], -fp, asr #17 │ │ │ │ addlt r6, r2, sl, lsl #17 │ │ │ │ strmi r3, [ip], -r1, lsl #6 │ │ │ │ ldmne sl, {r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x8c1f74 │ │ │ │ + bcs 0x8c205c │ │ │ │ stmdavs sl, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ - blx 0x4ee5ea │ │ │ │ + blx 0xfe7ee6d0 │ │ │ │ strmi r9, [r6], -r0, lsl #20 │ │ │ │ - bcs 0x497378 │ │ │ │ + bcs 0x497460 │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf99af7f4 │ │ │ │ + @ instruction: 0xf926f7f4 │ │ │ │ strbmi r9, [r2], -r0, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7a6b34f │ │ │ │ - @ instruction: 0x4628f9d1 │ │ │ │ + @ instruction: 0x4628f95d │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ - blx 0xffdee782 │ │ │ │ + blx 0xffdee86a │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -164129,53 +164187,53 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7a64770 │ │ │ │ - @ instruction: 0xe7d4f9d5 │ │ │ │ + ldrb pc, [r4, r1, ror #18] @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - blx 0xff7ee690 │ │ │ │ + blx 0x1aee778 │ │ │ │ strb r9, [r4, r0, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, fp, r0, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwpl lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ adcmi r4, fp, #6291456 @ 0x600000 │ │ │ │ stmdavs sl, {r0, r4, r6, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe97d438 │ │ │ │ - bcs 0x47284c │ │ │ │ + bl 0xfe97d520 │ │ │ │ + bcs 0x472934 │ │ │ │ andls sp, r3, #70 @ 0x46 │ │ │ │ - blx 0xfea6e6bc │ │ │ │ + blx 0xd6e7a4 │ │ │ │ vpmax.s8 d25, d14, d3 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xfed6e6e4 │ │ │ │ + blx 0x106e7cc │ │ │ │ movwls r6, #14371 @ 0x3823 │ │ │ │ - blx 0xfe6ee6d8 │ │ │ │ + blx 0x9ee7c0 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x482268 │ │ │ │ + blcs 0x482350 │ │ │ │ @ instruction: 0xf896d127 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf924f7f4 │ │ │ │ + @ instruction: 0xf8b0f7f4 │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8e0f7a6 │ │ │ │ + @ instruction: 0xf86cf7a6 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f7464a │ │ │ │ andcs pc, r1, sp, ror fp @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -164183,69 +164241,69 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - @ instruction: 0xe7d7fa79 │ │ │ │ + ldrb pc, [r7, r5, lsl #20] @ │ │ │ │ @ instruction: 0xf79f2000 │ │ │ │ - @ instruction: 0x4607ff1b │ │ │ │ + strmi pc, [r7], -r7, lsr #29 │ │ │ │ @ instruction: 0xf04fe7c0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r3, asr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec07afc │ │ │ │ + bl 0xfec07be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ @ instruction: 0xf1bc2c40 │ │ │ │ teqle r2, r0, lsl #30 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ - bllt 0xf82130 │ │ │ │ - blx 0xeee798 │ │ │ │ + bllt 0xf82218 │ │ │ │ + @ instruction: 0xf9c4f79f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46052f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x51a4f600 │ │ │ │ stceq 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ - @ instruction: 0xf9f2f7a0 │ │ │ │ + @ instruction: 0xf97ef7a0 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ andcs pc, r1, fp, lsl fp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strbtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf978f7ff │ │ │ │ andcs lr, r0, pc, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r6, r0, asr r2 @ │ │ │ │ + addeq pc, r6, r8, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec07b90 │ │ │ │ + bl 0xfec07c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x8cd5c0 │ │ │ │ + blcs 0x8cd6a8 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @@ -164265,15 +164323,15 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xff7af7f6 │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ strtmi pc, [r8], -pc, asr #24 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0xffeee9ec │ │ │ │ + blx 0xffeeead4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -164298,15 +164356,15 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xff38f7f6 │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ strtmi pc, [r8], -sp, ror #25 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0xfee6ea70 │ │ │ │ + blx 0xfee6eb58 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -164323,29 +164381,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [sl], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904691 │ │ │ │ strmi r2, [lr], -pc, lsl #1 │ │ │ │ - blls 0x742308 │ │ │ │ + blls 0x7423f0 │ │ │ │ ldrdlt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #40216 @ 0x9d18 │ │ │ │ biceq lr, sl, #274432 @ 0x43000 │ │ │ │ bicne lr, fp, #274432 @ 0x43000 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1195f28 │ │ │ │ + b 0x1196010 │ │ │ │ @ instruction: 0xf89d33c9 │ │ │ │ - b 0x118cccc │ │ │ │ - b 0x1181724 │ │ │ │ - blls 0x7cd02c │ │ │ │ - blls 0x815738 │ │ │ │ + b 0x118cdb4 │ │ │ │ + b 0x118180c │ │ │ │ + blls 0x7cd114 │ │ │ │ + blls 0x815820 │ │ │ │ movwls r9, #33030 @ 0x8106 │ │ │ │ - mrrc2 7, 13, pc, r0, cr10 @ │ │ │ │ + blx 0xff7eeb82 │ │ │ │ strmi r2, [r5], -lr, lsl #28 │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ @ instruction: 0xf0002e0f │ │ │ │ @ instruction: 0xf8d480ce │ │ │ │ ldrsbeq r3, [r8, #-0] │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ movwls r7, #29440 @ 0x7300 │ │ │ │ @@ -164356,50 +164414,50 @@ │ │ │ │ cmpeq r2, r7, lsl #22 │ │ │ │ ldrbeq r4, [r8, fp, asr #1] │ │ │ │ rschi pc, r4, r0, asr #2 │ │ │ │ smlalcc pc, r7, r4, r8 @ │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0xcbb28 │ │ │ │ + blcs 0xcbc10 │ │ │ │ eorhi pc, sp, #0 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ andshi pc, r8, #64 @ 0x40 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 15, cr15, [r3, #-572]! @ 0xfffffdc4 │ │ │ │ + stclvs 15, cr15, [r3, #-108]! @ 0xffffff94 │ │ │ │ @ instruction: 0xf79f65a3 │ │ │ │ - @ instruction: 0x4606f959 │ │ │ │ + strmi pc, [r6], -r5, ror #17 │ │ │ │ @ instruction: 0xf8d89806 │ │ │ │ @ instruction: 0xf79fb000 │ │ │ │ - strmi pc, [r0], r7, lsr #27 │ │ │ │ + @ instruction: 0x4680fd33 │ │ │ │ @ instruction: 0xf79f9807 │ │ │ │ - strmi pc, [r2], r3, lsr #27 │ │ │ │ + strmi pc, [r2], pc, lsr #26 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - blmi 0xfeaf0244 │ │ │ │ + blmi 0xfeaf015c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9002 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ - bl 0x130e28 │ │ │ │ - bl 0x13180c │ │ │ │ + bl 0x130f10 │ │ │ │ + bl 0x1318f4 │ │ │ │ movwls r0, #4360 @ 0x1108 │ │ │ │ movweq lr, #47874 @ 0xbb02 │ │ │ │ ldrtmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ cmnpvs r3, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0030f8d0 │ │ │ │ - @ instruction: 0xf90af7a0 │ │ │ │ + @ instruction: 0xf896f7a0 │ │ │ │ @ instruction: 0xf003692b │ │ │ │ - bcs 0xf1440 │ │ │ │ - bcs 0x164d80 │ │ │ │ + bcs 0xf1528 │ │ │ │ + bcs 0x164e68 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf4138446 │ │ │ │ @ instruction: 0xf0407a00 │ │ │ │ @ instruction: 0xf0038188 │ │ │ │ svccs 0x00000310 │ │ │ │ msrhi CPSR_sx, r0 │ │ │ │ @@ -164409,61 +164467,61 @@ │ │ │ │ stcvs 2, cr8, [fp], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdpcs 3, 0, cr8, cr0, cr7, {4} │ │ │ │ strhi pc, [ip], #-0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ - @ instruction: 0xf8d2f79f │ │ │ │ + @ instruction: 0xf85ef79f │ │ │ │ @ instruction: 0xf6404a86 │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [sl], #-403 @ 0xfffffe6d │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ strmi r3, [r5], -r0 │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ ldrmi r4, [r3], #-1046 @ 0xfffffbea │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ strls r0, [r0], -r0, asr #27 │ │ │ │ - @ instruction: 0xf872f7a0 │ │ │ │ - @ instruction: 0xf888f79f │ │ │ │ + @ instruction: 0xfffef79f │ │ │ │ + @ instruction: 0xf814f79f │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ - cdp2 7, 2, cr15, cr8, cr11, {5} │ │ │ │ + ldc2 7, cr15, [r4, #684]! @ 0x2ac │ │ │ │ stmdbls r4, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ pldw [pc, pc, ror r9] │ │ │ │ - @ instruction: 0x4629f87d │ │ │ │ + strtmi pc, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7ab4606 │ │ │ │ - stmdbls r8, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf974f7f7 │ │ │ │ svceq 0x0000f1ba │ │ │ │ vhadd.s8 d29, d14, d12 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stmiavs r5!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ - bne 0xfeb4bc20 │ │ │ │ - @ instruction: 0xff00f7f3 │ │ │ │ + bne 0xfeb4bd08 │ │ │ │ + mcr2 7, 4, pc, cr12, cr3, {7} @ │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x1d4c9c │ │ │ │ + blls 0x1d4d84 │ │ │ │ cmpeq fp, pc, asr #20 │ │ │ │ smlalcs pc, r7, r4, r8 @ │ │ │ │ @ instruction: 0xf1b9015b │ │ │ │ cmnle sl, r0, lsl #30 │ │ │ │ - b 0x1196d04 │ │ │ │ + b 0x1196dec │ │ │ │ stmdals r9, {r7, r8, r9, sp} │ │ │ │ - b 0x11819e4 │ │ │ │ - b 0x11819fc │ │ │ │ + b 0x1181acc │ │ │ │ + b 0x1181ae4 │ │ │ │ movwmi r3, #45962 @ 0xb38a │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0xd5924 │ │ │ │ + bcs 0xd5a0c │ │ │ │ tstphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a09805 │ │ │ │ sbcslt r0, fp, #603979776 @ 0x24000000 │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stccs 1, cr8, [r0, #-100] @ 0xffffff9c │ │ │ │ svcge 0x001bf47f │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ @@ -164471,15 +164529,15 @@ │ │ │ │ ldrbeq r6, [sp, #-2075] @ 0xfffff7e5 │ │ │ │ subhi pc, r9, #0, 2 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0090f7fe │ │ │ │ - b 0x1497958 │ │ │ │ + b 0x1497a40 │ │ │ │ cmpeq fp, fp, asr #4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, ip, lr, pc} │ │ │ │ stmdbls r5, {r2, r5, r6, r7, ip, lr, pc} │ │ │ │ orrcs lr, r1, #274432 @ 0x43000 │ │ │ │ teqmi fp, #147456 @ 0x24000 │ │ │ │ movtmi lr, #6723 @ 0x1a43 │ │ │ │ @@ -164487,17 +164545,17 @@ │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #29631 @ 0x73bf │ │ │ │ svccs 0x0000e6f1 │ │ │ │ stclvs 1, cr13, [r2, #-880]! @ 0xfffffc90 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6f783c │ │ │ │ + blvs 0xff6f7924 │ │ │ │ @ instruction: 0xf7f3462a │ │ │ │ - stclvs 14, cr15, [r3, #-612]! @ 0xfffffd9c │ │ │ │ + stclvs 14, cr15, [r3, #-148]! @ 0xffffff6c │ │ │ │ rscvs r2, r2, r5, lsl #4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -164506,79 +164564,79 @@ │ │ │ │ teqmi fp, #1275068416 @ 0x4c000000 │ │ │ │ movwmi lr, #43587 @ 0xaa43 │ │ │ │ movtpl pc, #61507 @ 0xf043 @ │ │ │ │ movwne pc, #1091 @ 0x443 @ │ │ │ │ @ instruction: 0xf8949307 │ │ │ │ stmiblt fp!, {r0, r1, r2, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf8d4b1f8 │ │ │ │ - bl 0x27d0e4 │ │ │ │ + bl 0x27d1cc │ │ │ │ stmdbvs r3, {r0, r1, r6, r9}^ │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {1} @ │ │ │ │ stmdals r8, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrcs lr, r0, r1, asr #20 │ │ │ │ teqmi fp, #738197504 @ 0x2c000000 │ │ │ │ movwmi lr, #43587 @ 0xaa43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0xd5a14 │ │ │ │ + bcs 0xd5afc │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x317a14 │ │ │ │ - blcs 0x15d970 │ │ │ │ + blcc 0x317afc │ │ │ │ + blcs 0x15da58 │ │ │ │ adchi pc, r2, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64faea4 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r9, #1369] @ 0x559 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - ldrbvc pc, [r8, #-591] @ 0xfffffdb1 @ │ │ │ │ + ldrbne pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - msrvc (UNDEF: 104), pc │ │ │ │ + msrne (UNDEF: 96), pc │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ umullgt pc, pc, r4, r8 @ │ │ │ │ svccs 0x00004632 │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - ldrbteq pc, [r8], -r5, asr #12 @ │ │ │ │ + ldrbtcs pc, [r0], -r5, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - ldrbeq pc, [ip, #-1605]! @ 0xfffff9bb @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xb0b8c │ │ │ │ + ldrbcs pc, [r4, #-1605]! @ 0xfffff9bb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xb0c74 │ │ │ │ svceq 0x0000f1bc │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ @ instruction: 0xf6454653 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ strls r0, [r1, #-47] @ 0xffffffd1 │ │ │ │ - @ instruction: 0xf870f0b9 │ │ │ │ + @ instruction: 0xf910f0b9 │ │ │ │ svclt 0x0000e764 │ │ │ │ - addeq lr, r6, r8, lsr #31 │ │ │ │ - addeq lr, r6, sl, lsl pc │ │ │ │ + addeq lr, r6, r0, asr #29 │ │ │ │ + addeq lr, r6, r2, lsr lr │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf1b9af27 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf79e812d │ │ │ │ - @ instruction: 0x4607ffb9 │ │ │ │ - @ instruction: 0xff82f79e │ │ │ │ + strmi pc, [r7], -r5, asr #30 │ │ │ │ + @ instruction: 0xff0ef79e │ │ │ │ strmi r9, [r0], r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481fd │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc271c │ │ │ │ + blcs 0xc2804 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - pldw [lr, sp, lsl #28] │ │ │ │ - blls 0x2f0c70 │ │ │ │ - blcs 0x4828b4 │ │ │ │ + pldw [lr, r9 @ ] │ │ │ │ + blls 0x2f0b88 │ │ │ │ + blcs 0x48299c │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ + stc2 7, cr15, [r8, #972] @ 0x3cc │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7ab4638 │ │ │ │ - stclvs 13, cr15, [fp], #-668 @ 0xfffffd64 │ │ │ │ + stclvs 13, cr15, [fp], #-204 @ 0xffffff34 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdpcs 2, 0, cr8, cr0, cr3, {2} │ │ │ │ addshi pc, r9, #0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ @ instruction: 0xf8d84ac9 │ │ │ │ @@ -164587,136 +164645,136 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8510193 │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf79f6700 │ │ │ │ - stmdbvs r9!, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f064a │ │ │ │ vqrdmlah.s q13, , d3[0] │ │ │ │ strtmi r3, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffc0f7f4 │ │ │ │ + @ instruction: 0xff4cf7f4 │ │ │ │ @ instruction: 0x4620e6bf │ │ │ │ - cdp2 7, 15, cr15, cr6, cr4, {6} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr4, {6} │ │ │ │ strmi r6, [r2], fp, lsr #18 │ │ │ │ @ instruction: 0xf8d4e671 │ │ │ │ - blls 0x1f924c │ │ │ │ + blls 0x1f9334 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - blcc 0x311160 │ │ │ │ - blcs 0x15dab4 │ │ │ │ + blcc 0x311248 │ │ │ │ + blcs 0x15db9c │ │ │ │ rscshi pc, sl, r0, lsl #4 │ │ │ │ mulscs r4, sp, r8 │ │ │ │ - orrcc pc, r0, #268435460 @ 0x10000004 │ │ │ │ + cmnppl r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ @ instruction: 0xf28bfa5f │ │ │ │ strhcc pc, [lr, #-131] @ 0xffffff7d @ │ │ │ │ bfieq r4, r3, #2, #25 │ │ │ │ ldclge 5, cr15, [r2, #508]! @ 0x1fc │ │ │ │ ldrdcs pc, [r4], #132 @ 0x84 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0x1115cc │ │ │ │ + bcs 0x1116b4 │ │ │ │ stclge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d89807 │ │ │ │ @ instruction: 0xf79f8000 │ │ │ │ - blmi 0xfe96fe7c │ │ │ │ + blmi 0xfe96fd94 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x61acf600 │ │ │ │ @ instruction: 0xf8d04443 │ │ │ │ @ instruction: 0xf79f0eac │ │ │ │ - strb pc, [fp, #3795] @ 0xed3 @ │ │ │ │ + strb pc, [fp, #3679] @ 0xe5f @ │ │ │ │ @ instruction: 0xf6466f63 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ umaalne r2, r0, r6, r8 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - blx 0xfe7eee4a │ │ │ │ + blx 0xaeef32 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 7, 14, cr15, cr2, cr6, {5} │ │ │ │ + cdp2 7, 6, cr15, cr14, cr6, {5} │ │ │ │ stmibvs fp!, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ - blcs 0xbd3a0 │ │ │ │ + blcs 0xbd488 │ │ │ │ stclge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x00cc2e0d │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ @ instruction: 0x0653ea16 │ │ │ │ stclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ @ instruction: 0xf413692b │ │ │ │ - vmax.s d6, d13, d0 │ │ │ │ - svcvs 0x0023bbd1 │ │ │ │ + @ instruction: 0xf43f6600 │ │ │ │ + svcvs 0x0023adfc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vand q12, q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ strcs r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-316]! @ 0xfffffec4 │ │ │ │ + stclvs 12, cr15, [r3, #-876]! @ 0xfffffc94 │ │ │ │ stmdbvs fp!, {r0, r1, r5, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5e9 │ │ │ │ - bcs 0xf9340 │ │ │ │ - blls 0x225068 │ │ │ │ + bcs 0xf9428 │ │ │ │ + blls 0x225150 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ stmible r7, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbt sl, [r4], ip, lsl #27 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {3} @ │ │ │ │ ldrbmi lr, [fp], -r8, ror #12 │ │ │ │ svclt 0x00182b04 │ │ │ │ cmnle r7, lr, lsl #22 │ │ │ │ - blcc 0x317c70 │ │ │ │ - blcs 0x15dbcc │ │ │ │ + blcc 0x317d58 │ │ │ │ + blcs 0x15dcb4 │ │ │ │ ldclge 6, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ - blcs 0xeae30 │ │ │ │ + blcs 0xeaf18 │ │ │ │ adchi pc, r0, r0, asr #32 │ │ │ │ - blcs 0xcc11c │ │ │ │ + blcs 0xcc204 │ │ │ │ cmpphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf6468187 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ mrc 8, 0, r2, cr13, cr6, {4} │ │ │ │ @ instruction: 0xf79ebf70 │ │ │ │ - bmi 0x19f0a90 │ │ │ │ + bmi 0x19f09a8 │ │ │ │ tstpmi ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldceq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf79f9600 │ │ │ │ - blls 0x1f0a08 │ │ │ │ + blls 0x1f0920 │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blls 0x1d1390 │ │ │ │ + blls 0x1d1478 │ │ │ │ @ instruction: 0xf0002b0d │ │ │ │ - bls 0x1d1528 │ │ │ │ + bls 0x1d1610 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf7a30022 │ │ │ │ - strb pc, [r5, #3697]! @ 0xe71 @ │ │ │ │ - mrc2 7, 2, pc, cr8, cr14, {4} │ │ │ │ + strb pc, [r5, #3581]! @ 0xdfd @ │ │ │ │ + stc2l 7, cr15, [r4, #632]! @ 0x278 │ │ │ │ strmi r9, [r7], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480bf │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ strbmi r4, [fp, #-1568] @ 0xfffff9e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stclvs 12, cr15, [fp], #-908 @ 0xfffffc74 │ │ │ │ + stclvs 12, cr15, [fp], #-444 @ 0xfffffe44 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr9, {1} │ │ │ │ msrhi SPSR_x, r0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ @ instruction: 0xf8d84a42 │ │ │ │ @@ -164725,306 +164783,306 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8510193 │ │ │ │ stmib sp, {r2, r3, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf79f6700 │ │ │ │ - @ instruction: 0xe6eafe3b │ │ │ │ + strbt pc, [sl], r7, asr #27 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [fp, #3338]! @ 0xd0a │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79c930d │ │ │ │ - @ instruction: 0x6da3fb15 │ │ │ │ + @ instruction: 0x6da3faa1 │ │ │ │ andls r9, fp, ip, lsl #6 │ │ │ │ - mrc2 7, 0, pc, cr6, cr14, {4} │ │ │ │ + stc2 7, cr15, [r2, #632]! @ 0x278 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ addvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a6900a │ │ │ │ - blls 0x43081c │ │ │ │ + blls 0x430734 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x2d75a0 │ │ │ │ + blx 0x2d7688 │ │ │ │ strmi pc, [r8], -r3, lsl #4 │ │ │ │ - blx 0x12ef010 │ │ │ │ + @ instruction: 0xf9d4f7a4 │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ andcs r1, r8, sl, lsl #6 │ │ │ │ - stc2l 7, cr15, [r6], #656 @ 0x290 │ │ │ │ + ldc2l 7, cr15, [r2], #-656 @ 0xfffffd70 │ │ │ │ movwcs r4, #9794 @ 0x2642 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blls 0x295d98 │ │ │ │ + blls 0x295e80 │ │ │ │ stc2l 7, cr15, [r2], #-1016 @ 0xfffffc08 │ │ │ │ stmdals fp, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7a360e3 │ │ │ │ - blls 0x3f07f4 │ │ │ │ + blls 0x3f070c │ │ │ │ ldrb r6, [r5, -r3, lsr #11] │ │ │ │ @ instruction: 0xf79f6aa8 │ │ │ │ - strmi pc, [r5], -r9, lsr #21 │ │ │ │ + @ instruction: 0x4605fa35 │ │ │ │ ldmib r5, {r0, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f010a │ │ │ │ - @ instruction: 0x4605fabd │ │ │ │ - blls 0x32a72c │ │ │ │ - ldrbvc pc, [r8, #-591] @ 0xfffffdb1 @ │ │ │ │ + strmi pc, [r5], -r9, asr #20 │ │ │ │ + blls 0x32a814 │ │ │ │ + ldrbne pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ stmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi fp, [r2], -r1, lsl #6 │ │ │ │ - vrhadd.s8 d25, d15, d0 │ │ │ │ - vmla.f d23, d0, d0[6] │ │ │ │ + @ instruction: 0xf64f9100 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf6450130 │ │ │ │ - vmvn.i32 q8, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf894062f │ │ │ │ svccs 0x0000c08f │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - ldrbeq pc, [ip, #-1605]! @ 0xfffff9bb @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xb0f38 │ │ │ │ + ldrbcs pc, [r4, #-1605]! @ 0xfffff9bb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xb1020 │ │ │ │ @ instruction: 0xf1bc4653 │ │ │ │ svclt 0x00180f00 │ │ │ │ @ instruction: 0xf6454635 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vshr.s64 q9, q10, #64 │ │ │ │ strls r0, [r3, #-47] @ 0xffffffd1 │ │ │ │ - mrc2 0, 4, pc, cr10, cr8, {5} │ │ │ │ + @ instruction: 0xff3af0b8 │ │ │ │ svclt 0x0000e58e │ │ │ │ - addeq lr, r6, r2, lsl #25 │ │ │ │ - addeq lr, r6, r0, ror #23 │ │ │ │ - addeq lr, r6, r0, ror #21 │ │ │ │ - addeq lr, r6, sl, asr sl │ │ │ │ + umulleq lr, r6, sl, fp │ │ │ │ + strdeq lr, [r6], r8 │ │ │ │ + strdeq lr, [r6], r8 │ │ │ │ + addeq lr, r6, r2, ror r9 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf79f681e │ │ │ │ - bmi 0xfea6fbd4 │ │ │ │ + bmi 0xfea6faec │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ bicvs pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf79f06cc │ │ │ │ - ldr pc, [pc, #-3497] @ 0xb04bb │ │ │ │ + ldr pc, [pc, #-3381] @ 0xb0617 │ │ │ │ vpmax.s8 d25, d14, d4 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - strb pc, [r0, -r1, lsr #27] @ │ │ │ │ + strb pc, [r0, -sp, lsr #26] @ │ │ │ │ vpmax.s8 d25, d14, d8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - @ instruction: 0xe61dfd97 │ │ │ │ + ldr pc, [sp], -r3, lsr #26 │ │ │ │ vpmax.s8 d25, d14, d4 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - str pc, [r2], -sp, lsl #27 │ │ │ │ + @ instruction: 0xe602fd19 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f011b │ │ │ │ stcvs 12, cr10, [r3, #-332]! @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf4136fdb │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ @ instruction: 0xf646ac4d │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ stmdals r7, {r1, r2, r4, r7, fp, sp} │ │ │ │ @ instruction: 0xf8d8920a │ │ │ │ @ instruction: 0xf79f8000 │ │ │ │ - blmi 0xfe16fb40 │ │ │ │ + blmi 0xfe16fa58 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ msrvs R8_fiq, r0 │ │ │ │ @ instruction: 0xf8d04443 │ │ │ │ @ instruction: 0xf79f0e28 │ │ │ │ - strt pc, [sp], #-3381 @ 0xfffff2cb │ │ │ │ + strt pc, [sp], #-3265 @ 0xfffff33f │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f0599 │ │ │ │ @ instruction: 0xf06faee2 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7a44628 │ │ │ │ - ldrb pc, [sl], r3, lsl #19 @ │ │ │ │ + ldrb pc, [sl], pc, lsl #18 @ │ │ │ │ @ instruction: 0xf6466f60 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0x105b2896 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf9f2f79f │ │ │ │ + @ instruction: 0xf97ef79f │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 7, cr15, [r8, #-664]! @ 0xfffffd68 │ │ │ │ - blvs 0xc2acec │ │ │ │ - stc2 7, cr15, [ip, #-632]! @ 0xfffffd88 │ │ │ │ + stc2l 7, cr15, [r4], {166} @ 0xa6 │ │ │ │ + blvs 0xc2add4 │ │ │ │ + ldc2 7, cr15, [r8], #632 @ 0x278 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - @ instruction: 0xe6b4fcbf │ │ │ │ - ldc2l 7, cr15, [r4, #-632] @ 0xfffffd88 │ │ │ │ + ldrt pc, [r4], fp, asr #24 @ │ │ │ │ + stc2l 7, cr15, [r0], #632 @ 0x278 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r6, [r5], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - str pc, [fp], #3925 @ 0xf55 │ │ │ │ + str pc, [fp], #3809 @ 0xee1 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtmi r6, [r8], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - ldrb pc, [r0, #4075] @ 0xfeb @ │ │ │ │ + ldrb pc, [r0, #3959] @ 0xf77 @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtmi r6, [r8], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - strb pc, [r6, #3339] @ 0xd0b @ │ │ │ │ + strb pc, [r6, #3223] @ 0xc97 @ │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [r4, #-632]! @ 0xfffffd88 │ │ │ │ + ldc2l 7, cr15, [r0], #632 @ 0x278 │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf9b2f79f │ │ │ │ + @ instruction: 0xf93ef79f │ │ │ │ vnmla.f32 s8, s26, s26 │ │ │ │ @ instruction: 0x469b3f70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldmdbne r3, {r1, r4, r7}^ │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - ldrb pc, [ip], -r9, asr #25 @ │ │ │ │ + @ instruction: 0xe65cfc55 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [r2, #-632] @ 0xfffffd88 │ │ │ │ + stc2l 7, cr15, [lr], {158} @ 0x9e │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdls pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf990f79f │ │ │ │ + @ instruction: 0xf91cf79f │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ - bl 0x131648 │ │ │ │ + bl 0x131730 │ │ │ │ @ instruction: 0xf6000309 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - stc2 7, cr15, [r6], #636 @ 0x27c │ │ │ │ + ldc2 7, cr15, [r2], #-636 @ 0xfffffd84 │ │ │ │ @ instruction: 0xf646e680 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf79e2896 │ │ │ │ - @ instruction: 0x4606fd1f │ │ │ │ + strmi pc, [r6], -fp, lsr #25 │ │ │ │ @ instruction: 0xf8d89806 │ │ │ │ @ instruction: 0xf79f9000 │ │ │ │ - blmi 0xc2f9e0 │ │ │ │ + blmi 0xc2f8f8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - strb pc, [r9, #-3203] @ 0xfffff37d @ │ │ │ │ + strb pc, [r9, #-3087] @ 0xfffff3f1 @ │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [ip], #632 @ 0x278 │ │ │ │ + stc2 7, cr15, [r8], {158} @ 0x9e │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf94af79f │ │ │ │ + @ instruction: 0xf8d6f79f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldmdbne r3, {r1, r4, r7}^ │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - @ instruction: 0xf7fffc61 │ │ │ │ + @ instruction: 0xf7fffbed │ │ │ │ ldrdcs fp, [r0], -r7 │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ andsmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff24f19c │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + @ instruction: 0xffc4f19c │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addeq pc, r4, r5, asr #12 │ │ │ │ + rsbscs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b09 │ │ │ │ @ instruction: 0xf1d43297 │ │ │ │ - svclt 0x0000fd0b │ │ │ │ - addeq lr, r6, r8, lsr r9 │ │ │ │ - addeq lr, r6, r2, lsr #17 │ │ │ │ - addeq lr, r6, ip, asr #15 │ │ │ │ - addeq lr, r6, r8, lsl #15 │ │ │ │ - addeq lr, r6, r2, asr #14 │ │ │ │ - strdeq lr, [r6], ip │ │ │ │ - eorseq r1, r5, r8, ror #9 │ │ │ │ - ldrsbteq r1, [r5], -r0 │ │ │ │ + svclt 0x0000fdaf │ │ │ │ + addeq lr, r6, r0, asr r8 │ │ │ │ + @ instruction: 0x0086e7ba │ │ │ │ + addeq lr, r6, r4, ror #13 │ │ │ │ + addeq lr, r6, r0, lsr #13 │ │ │ │ + addeq lr, r6, sl, asr r6 │ │ │ │ + addeq lr, r6, r4, lsl r6 │ │ │ │ + eorseq r1, r5, r0, ror #13 │ │ │ │ + eorseq r1, r5, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec086f8 │ │ │ │ + bl 0xfec087e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe0 │ │ │ │ addlt lr, r6, r0 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ svceq 0x0001f1be │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ - b 0x57a118 │ │ │ │ + b 0x57a200 │ │ │ │ svclt 0x0018035c │ │ │ │ mrsle r2, LR_mon │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 4 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ svcvs 0x0080f1b2 │ │ │ │ @ instruction: 0xf1aed00b │ │ │ │ - bcs 0x1f1d54 │ │ │ │ + bcs 0x1f1e3c │ │ │ │ ldrmi sp, [r8], -sl, lsl #16 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ ldclle 15, cr0, [r4, #52]! @ 0x34 │ │ │ │ stmiavs sl, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdbvs ip, {r0, r4, r5, r6, r9, sl, lr} │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ ldmdavs fp, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfedef56c │ │ │ │ + blx 0xfedef654 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec08790 │ │ │ │ + bl 0xfec08878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe0 │ │ │ │ addlt lr, r6, r0 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ svceq 0x0001f1be │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ - b 0x539db0 │ │ │ │ + b 0x539e98 │ │ │ │ svclt 0x0018025c │ │ │ │ mrsle r2, R12_fiq │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ svcvs 0x0080f1b3 │ │ │ │ @ instruction: 0xf1aed00b │ │ │ │ - blcs 0x1f21ec │ │ │ │ + blcs 0x1f22d4 │ │ │ │ ldrmi sp, [r0], -sl, lsl #16 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ ldclle 15, cr0, [r4, #52]! @ 0x34 │ │ │ │ strmi r6, [ip], fp, lsl #18 │ │ │ │ @@ -165049,156 +165107,156 @@ │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r5, ip, lsl #12 │ │ │ │ ldrdcs lr, [r1, -r1] │ │ │ │ @ instruction: 0xf7f34605 │ │ │ │ - stmdavs r3!, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [r6], -r3, lsl #6 │ │ │ │ - blx 0xfe76f4d2 │ │ │ │ + blx 0xa6f5ba │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xa6f640 │ │ │ │ + @ instruction: 0xf9b2f7f3 │ │ │ │ bicslt r6, ip, r4, ror #16 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ andcs pc, r1, pc, ror #21 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a31023 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r4!, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs lr, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf822f79f │ │ │ │ + @ instruction: 0xffaef79e │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmne r9!, {r1, r4, r7}^ │ │ │ │ ldrtmi r9, [r3], #-256 @ 0xffffff00 │ │ │ │ bicvs pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - blx 0x19ef56a │ │ │ │ + blx 0xffcef650 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stclvs 8, cr6, [sl, #-688]! @ 0xfffffd50 │ │ │ │ - blvs 0xff702f9c │ │ │ │ + blvs 0xff703084 │ │ │ │ @ instruction: 0xf7f31aa2 │ │ │ │ - movwcs pc, #51679 @ 0xc9df @ │ │ │ │ + movwcs pc, #51563 @ 0xc96b @ │ │ │ │ rscvs r2, fp, r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq lr, r6, ip, lsr #9 │ │ │ │ + addeq lr, r6, r4, asr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ andcc lr, r2, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf003005b │ │ │ │ - blx 0x19323c0 │ │ │ │ + blx 0x19324a8 │ │ │ │ strtmi pc, [r2], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf914f7f3 │ │ │ │ + @ instruction: 0xf8a0f7f3 │ │ │ │ @ instruction: 0xf79e4607 │ │ │ │ - @ instruction: 0x4631fb1d │ │ │ │ + ldrtmi pc, [r1], -r9, lsr #21 @ │ │ │ │ @ instruction: 0xf7a34680 │ │ │ │ - cmpplt ip, r9, asr #22 @ p-variant is OBSOLETE │ │ │ │ + ldrdlt pc, [ip, #-165] @ 0xffffff5b │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1f6f768 │ │ │ │ + blt 0x1f6f850 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs lr, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffc2f79e │ │ │ │ + @ instruction: 0xff4ef79e │ │ │ │ @ instruction: 0xee1d4917 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x2b19e4 │ │ │ │ + bl 0x2b1acc │ │ │ │ tstls r0, r3, lsl #2 │ │ │ │ vqshl.s8 d4, d19, d0 │ │ │ │ @ instruction: 0xf8d061cc │ │ │ │ @ instruction: 0xf79f06cc │ │ │ │ - vqdmulh.s d31, d14, d3 │ │ │ │ + vpmax.s8 d31, d30, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stmiavs ip!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r6, [r8], -sl, ror #26 │ │ │ │ - bne 0xfe94c724 │ │ │ │ - @ instruction: 0xf97ef7f3 │ │ │ │ + bne 0xfe94c80c │ │ │ │ + @ instruction: 0xf90af7f3 │ │ │ │ rscvs r2, fp, ip, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ - addeq lr, r6, ip, ror #7 │ │ │ │ + addeq lr, r6, r4, lsl #6 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ rsble r2, r5, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r9, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -r4, lsl #1 │ │ │ │ stmdbcs pc, {r2, r9, sl, lr} @ │ │ │ │ stmdavs fp!, {r2, r6, ip, lr, pc}^ │ │ │ │ suble r2, r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf79e9102 │ │ │ │ - stmdbls r2, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13831 @ 0x3607 │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ - blx 0xff1ef6bc │ │ │ │ + blx 0x14ef7a4 │ │ │ │ andls r6, r2, #6946816 @ 0x6a0000 │ │ │ │ - blx 0xfeb6f6b0 │ │ │ │ + blx 0xe6f798 │ │ │ │ strmi r9, [r0], r2, lsl #20 │ │ │ │ - bcs 0x49844c │ │ │ │ + bcs 0x498534 │ │ │ │ @ instruction: 0xf894d143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc30cc │ │ │ │ + blcs 0xc31b4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - eorcs pc, pc, r5, lsr r9 @ │ │ │ │ - blx 0x1cef6e8 │ │ │ │ + eorcs pc, pc, r1, asr #17 │ │ │ │ + @ instruction: 0xf9fcf7a3 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r0, r6, asr #32 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf94ef7fa │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424631 │ │ │ │ @ instruction: 0xf7f302c0 │ │ │ │ - ldrdcs pc, [r1], -r1 │ │ │ │ + andcs pc, r1, sp, asr r8 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -165210,48 +165268,48 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8534770 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - @ instruction: 0xe7c0fa73 │ │ │ │ + @ instruction: 0xe7c0f9ff │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ subsle r2, r6, r0, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec08ae8 │ │ │ │ + bl 0xfec08bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r6], -r5, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ eorsle r2, r7, pc, lsl #22 │ │ │ │ - bcs 0x48ba28 │ │ │ │ + bcs 0x48bb10 │ │ │ │ movwls sp, #12340 @ 0x3034 │ │ │ │ - blx 0x116f780 │ │ │ │ + @ instruction: 0xf9cef79e │ │ │ │ vqdmulh.s d25, d14, d3 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r2, r6, r1 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - blx 0x146f7a8 │ │ │ │ - blx 0xe6f798 │ │ │ │ + @ instruction: 0xf9daf7a3 │ │ │ │ + @ instruction: 0xf9c2f79e │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strmi r9, [r7], -r2, lsl #20 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ stmdavs sl!, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - @ instruction: 0xf86ef7f3 │ │ │ │ + @ instruction: 0xfffaf7f2 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ eorcs pc, pc, sp, lsl fp @ │ │ │ │ - @ instruction: 0xf9f2f7a3 │ │ │ │ + @ instruction: 0xf97ef7a3 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -165270,30 +165328,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #17 │ │ │ │ cmple pc, r0, lsl #26 │ │ │ │ @ instruction: 0x9014f8d1 │ │ │ │ vshll.u8 , d15, #1 │ │ │ │ subsle r2, r9, r0, lsl #22 │ │ │ │ - bcs 0x48b9ec │ │ │ │ + bcs 0x48bad4 │ │ │ │ @ instruction: 0x4607d056 │ │ │ │ ldrmi r4, [r8], -r8, lsl #13 │ │ │ │ @ instruction: 0xf1ca462c │ │ │ │ - movwcs pc, #7041 @ 0x1b81 @ │ │ │ │ + movwcs pc, #7201 @ 0x1c21 @ │ │ │ │ @ instruction: 0xf8874602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2 7, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ stmib sp, {r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0035504 │ │ │ │ movwls r0, #13071 @ 0x330f │ │ │ │ vpmax.u8 , q2, │ │ │ │ strble r0, [lr, #-2010] @ 0xfffff826 │ │ │ │ - @ instruction: 0xf9c6f79e │ │ │ │ + @ instruction: 0xf952f79e │ │ │ │ strmi r2, [r1], -r2, ror #7 │ │ │ │ strmi r9, [r6], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ @ instruction: 0xf8d8fe31 │ │ │ │ strcc r3, [r1, #-0] │ │ │ │ eorsle r4, r4, r3, lsr #5 │ │ │ │ @@ -165301,74 +165359,74 @@ │ │ │ │ @ instruction: 0xf8d7d13f │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ strtmi sp, [r1], -sl, asr #8 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ strmi pc, [fp, #2733]! @ 0xaad │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0x96f8cc │ │ │ │ + @ instruction: 0xf9aef7a3 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ ldrbmi fp, [fp], -fp, lsr #2 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ - blls 0x1f0a18 │ │ │ │ + blls 0x1f0b00 │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ - blcs 0xcd948 │ │ │ │ + blcs 0xcda30 │ │ │ │ andlt sp, r7, sl, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strmi fp, [fp, #2287]! @ 0x8ef │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf9f8f7a3 │ │ │ │ + @ instruction: 0xf984f7a3 │ │ │ │ strls r2, [r5], -r1, lsl #6 │ │ │ │ strcc r9, [r1], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xd1a92c10 │ │ │ │ strtmi lr, [r1], -lr, asr #15 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ strmi pc, [fp, #2673]! @ 0xa71 │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #160 @ 0xa0 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf7a33401 │ │ │ │ - ldr pc, [r9, r3, ror #19] │ │ │ │ + ldr pc, [r9, pc, ror #18] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscsvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4631 │ │ │ │ - blvs 0xff6b22d8 │ │ │ │ - ldc2 7, cr15, [ip, #652] @ 0x28c │ │ │ │ + blvs 0xff6b23c0 │ │ │ │ + stc2 7, cr15, [r8, #-652]! @ 0xfffffd74 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7a34630 │ │ │ │ - @ instruction: 0xf646fd97 │ │ │ │ + @ instruction: 0xf646fd23 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - @ instruction: 0xf04ff90b │ │ │ │ + @ instruction: 0xf04ff897 │ │ │ │ strmi r3, [fp, #1023]! @ 0x3ff │ │ │ │ @ instruction: 0xd09f65bb │ │ │ │ @ instruction: 0xf8d8e799 │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ @ instruction: 0xf7f69a05 │ │ │ │ svcvs 0x00bbfa3f │ │ │ │ adcle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf79e2000 │ │ │ │ - @ instruction: 0xf646fdf5 │ │ │ │ + @ instruction: 0xf646fd81 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf938f7a6 │ │ │ │ + @ instruction: 0xf8c4f7a6 │ │ │ │ ldrvs r2, [fp, r0, lsl #6]! │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -165377,46 +165435,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, asr #17 │ │ │ │ cmple fp, r0, lsl #24 │ │ │ │ @ instruction: 0x8014f8d1 │ │ │ │ vmovl.u8 , d15 │ │ │ │ subsle r2, r5, r0, lsl #22 │ │ │ │ - bcs 0x48bb98 │ │ │ │ + bcs 0x48bc80 │ │ │ │ @ instruction: 0x4605d052 │ │ │ │ ldrmi r4, [r8], -lr, lsl #12 │ │ │ │ @ instruction: 0xf1ca9103 │ │ │ │ - movwcs pc, #6827 @ 0x1aab @ │ │ │ │ + movwcs pc, #6987 @ 0x1b4b @ │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ rsbscc pc, ip, r5, lsl #17 │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf7f54626 │ │ │ │ @ instruction: 0xf8d5fce5 │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ - beq 0x4adba8 │ │ │ │ + beq 0x4adc90 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blx 0x12d67b0 │ │ │ │ + blx 0x12d6898 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf79ed53d │ │ │ │ - strcc pc, [r1], -sp, ror #17 │ │ │ │ + @ instruction: 0x3601f879 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc3464 │ │ │ │ + blcs 0xc354c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - rsccs pc, r2, r9, ror pc @ │ │ │ │ + rsccs pc, r2, r5, lsl #30 │ │ │ │ andls r4, r0, r3, asr r6 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ ldrmi pc, [r3, #3993]! @ 0xf99 │ │ │ │ andcs sp, r4, #4 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf94cf7a3 │ │ │ │ + @ instruction: 0xf8d8f7a3 │ │ │ │ ldmdbvs fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ stmdbls r3, {r0, r1, r3, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x464a465b │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ svcvs 0x00abfb1b │ │ │ │ andlt fp, r5, fp, ror fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -165426,33 +165484,33 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strcc fp, [r1], #-2077 @ 0xfffff7e3 │ │ │ │ @ instruction: 0xd1ba2c10 │ │ │ │ - blls 0x16bba4 │ │ │ │ + blls 0x16bc8c │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8bef7a3 │ │ │ │ + @ instruction: 0xf84af7a3 │ │ │ │ ldrtmi r2, [r9], -r2, ror #7 │ │ │ │ strbmi r9, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46284653 │ │ │ │ @ instruction: 0xff62f7f9 │ │ │ │ svclt 0x000845b3 │ │ │ │ adcle r3, r8, r1, lsl #8 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf912f7a3 │ │ │ │ + @ instruction: 0xf89ef7a3 │ │ │ │ andcs lr, r0, r1, lsr #15 │ │ │ │ - stc2l 7, cr15, [lr, #-632] @ 0xfffffd88 │ │ │ │ + ldc2l 7, cr15, [sl], {158} @ 0x9e │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - movwcs pc, #2193 @ 0x891 @ │ │ │ │ + movwcs pc, #2077 @ 0x81d @ │ │ │ │ andlt r6, r5, fp, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -165466,133 +165524,133 @@ │ │ │ │ @ instruction: 0xf1b5b087 │ │ │ │ rsble r6, r8, r0, lsl #31 │ │ │ │ rsbsle r2, r2, pc, lsl #24 │ │ │ │ stccs 8, cr6, [pc], {76} @ 0x4c │ │ │ │ @ instruction: 0xf890d06f │ │ │ │ stccs 0, cr5, [r0, #-868] @ 0xfffffc9c │ │ │ │ stccs 0, cr13, [sp], {100} @ 0x64 │ │ │ │ - bcs 0x1a5e78 │ │ │ │ + bcs 0x1a5f60 │ │ │ │ stmvs sp, {r1, r2, r8, ip, lr, pc} │ │ │ │ svclt 0x001842a5 │ │ │ │ rsble r2, r2, pc, lsl #26 │ │ │ │ rsble r2, r0, sp, lsl #26 │ │ │ │ ldrmi r4, [sl], pc, lsl #12 │ │ │ │ @ instruction: 0x46044690 │ │ │ │ - @ instruction: 0xf84ef79e │ │ │ │ + @ instruction: 0xffdaf79d │ │ │ │ ldmdavs fp!, {r0, r2, r9, sl, lr} │ │ │ │ cmple pc, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ - blcs 0xc350c │ │ │ │ + blcs 0xc35f4 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr6, cr2, {7} │ │ │ │ + mcr2 7, 3, pc, cr2, cr2, {7} @ │ │ │ │ @ instruction: 0x462968fa │ │ │ │ @ instruction: 0xf7a34628 │ │ │ │ - ldmdavs fp!, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ ldmvs fp!, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf79e469b │ │ │ │ - @ instruction: 0xf8d4f831 │ │ │ │ + @ instruction: 0xf79d469b │ │ │ │ + @ instruction: 0xf8d4ffbd │ │ │ │ andcs r3, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ - b 0x1175944 │ │ │ │ + b 0x1175a2c │ │ │ │ @ instruction: 0xf8840308 │ │ │ │ @ instruction: 0xf04320df │ │ │ │ suble r0, r2, r0, ror #7 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ @ instruction: 0x46396e30 │ │ │ │ - stc2l 7, cr15, [lr, #680]! @ 0x2a8 │ │ │ │ + ldc2l 7, cr15, [sl, #-680]! @ 0xfffffd58 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ @ instruction: 0x6df0f911 │ │ │ │ @ instruction: 0xf7aa4629 │ │ │ │ - @ instruction: 0xf1bafde5 │ │ │ │ + @ instruction: 0xf1bafd71 │ │ │ │ cmple ip, r0, lsl #30 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stccs 15, cr8, [pc], {240} @ 0xf0 │ │ │ │ stmdavs ip, {r0, r3, ip, lr, pc}^ │ │ │ │ andle r2, r6, pc, lsl #24 │ │ │ │ @ instruction: 0xd1a32a03 │ │ │ │ - stccs 8, cr6, [pc, #-564] @ 0xb1b6c │ │ │ │ + stccs 8, cr6, [pc, #-564] @ 0xb1c54 │ │ │ │ adcmi fp, r5, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf04fd19e │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r7, r0, lsl #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0056f7fd │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ - @ instruction: 0xfff8f7a2 │ │ │ │ + @ instruction: 0xff84f7a2 │ │ │ │ movwls lr, #22436 @ 0x57a4 │ │ │ │ - @ instruction: 0xffdef79d │ │ │ │ - @ instruction: 0xf79e9003 │ │ │ │ - strmi pc, [r0], pc, lsl #16 │ │ │ │ - @ instruction: 0xffd8f79d │ │ │ │ + @ instruction: 0xff6af79d │ │ │ │ + @ instruction: 0xf79d9003 │ │ │ │ + pkhbtmi pc, r0, fp, lsl #31 @ │ │ │ │ + @ instruction: 0xff64f79d │ │ │ │ andls r4, r4, r9, lsr #12 │ │ │ │ - @ instruction: 0xffeaf7a2 │ │ │ │ + @ instruction: 0xff76f7a2 │ │ │ │ @ instruction: 0xee1d4a16 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl r9, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andcs r4, r0, r1, lsl #8 │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r9, [r0], -r0 │ │ │ │ - blx 0xff56fcc2 │ │ │ │ + blx 0x186fdaa │ │ │ │ @ instruction: 0x46416e30 │ │ │ │ - @ instruction: 0xf80ef7a6 │ │ │ │ + @ instruction: 0xff9af7a5 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x4c3720 │ │ │ │ + blcs 0x4c3808 │ │ │ │ ldrtmi fp, [r9], -fp, lsl #30 │ │ │ │ stmdals r3, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7aa9903 │ │ │ │ - bls 0x1b16ec │ │ │ │ + bls 0x1b1604 │ │ │ │ @ instruction: 0x46204659 │ │ │ │ @ instruction: 0xf8aef7f6 │ │ │ │ mulscs pc, r6, r7 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a24ff0 │ │ │ │ - svclt 0x0000bf7f │ │ │ │ - addeq sp, r6, r8, lsl #27 │ │ │ │ + svclt 0x0000bf0b │ │ │ │ + addeq sp, r6, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0904c │ │ │ │ + bl 0xfec09134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x11743d0 │ │ │ │ + b 0x11744b8 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x11742ec │ │ │ │ + b 0x11743d4 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r1, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec090ac │ │ │ │ + bl 0xfec09194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165600,39 +165658,39 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r1, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec090ec │ │ │ │ + bl 0xfec091d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x1174470 │ │ │ │ + b 0x1174558 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x117438c │ │ │ │ + b 0x1174474 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ @ instruction: 0x2001feb1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0914c │ │ │ │ + bl 0xfec09234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165640,15 +165698,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ mulcs r1, r1, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0918c │ │ │ │ + bl 0xfec09274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165656,15 +165714,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r1, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec091cc │ │ │ │ + bl 0xfec092b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165707,172 +165765,172 @@ │ │ │ │ @ instruction: 0xf1bebf18 │ │ │ │ rscle r0, r0, sp, lsl #30 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ ldrmi r8, [r3], r1, lsl #2 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf79d80a7 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x4838b4 │ │ │ │ + stmdavs fp!, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x48399c │ │ │ │ addshi pc, r7, r0, asr #32 │ │ │ │ smullscc pc, r9, sl, r8 @ │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blcs 0xc38b4 │ │ │ │ + blcs 0xc399c │ │ │ │ svclt 0x000c4650 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [lr], {242} @ 0xf2 │ │ │ │ ldrtmi r6, [r1], -sl, lsr #18 │ │ │ │ @ instruction: 0xf7a24630 │ │ │ │ - @ instruction: 0xf8dafedf │ │ │ │ - b 0x117e2dc │ │ │ │ + @ instruction: 0xf8dafe6b │ │ │ │ + b 0x117e3c4 │ │ │ │ @ instruction: 0xf043030b │ │ │ │ movwls r0, #29664 @ 0x73e0 │ │ │ │ movwls r6, #18539 @ 0x486b │ │ │ │ movwvc lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0xf79b9308 │ │ │ │ - strmi pc, [r5], -pc, asr #22 │ │ │ │ + @ instruction: 0x4605fadb │ │ │ │ @ instruction: 0xf79b9005 │ │ │ │ - andls pc, r6, fp, asr #22 │ │ │ │ - mcr2 7, 4, pc, cr2, cr13, {4} @ │ │ │ │ + ldrdls pc, [r6], -r7 │ │ │ │ + mcr2 7, 0, pc, cr14, cr13, {4} @ │ │ │ │ @ instruction: 0x46814631 │ │ │ │ - stc2 7, cr15, [r2], #-680 @ 0xfffffd58 │ │ │ │ + blx 0xfec7008a │ │ │ │ stclvs 6, cr4, [r2, #172]! @ 0xac │ │ │ │ andcs r4, r9, r9, asr #12 │ │ │ │ - cdp2 7, 4, cr15, cr0, cr6, {5} │ │ │ │ - mcr2 7, 2, pc, cr2, cr13, {4} @ │ │ │ │ + stc2l 7, cr15, [ip, #664] @ 0x298 │ │ │ │ + stc2l 7, cr15, [lr, #628] @ 0x274 │ │ │ │ @ instruction: 0x46814631 │ │ │ │ - cdp2 7, 5, cr15, cr4, cr2, {5} │ │ │ │ - mrc2 7, 1, pc, cr12, cr13, {4} │ │ │ │ + stc2l 7, cr15, [r0, #648]! @ 0x288 │ │ │ │ + stc2l 7, cr15, [r8, #628] @ 0x274 │ │ │ │ @ instruction: 0xf79d4680 │ │ │ │ - svccs 0x000ffe39 │ │ │ │ + svccs 0x000ffdc5 │ │ │ │ cmnle r3, r5, lsl #12 │ │ │ │ smullscc pc, r9, sl, r8 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r6], {242} @ 0xf2 │ │ │ │ + mrrc2 7, 15, pc, r2, cr2 @ │ │ │ │ svceq 0x0003f1bb │ │ │ │ @ instruction: 0xf79dd05b │ │ │ │ - cdpvs 14, 2, cr15, cr1, cr7, {1} │ │ │ │ + mcrvs 13, 1, pc, cr1, cr3, {5} @ │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - ldmdbmi r5, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi r5, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], sl │ │ │ │ ldrbtmi r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ stcls 8, cr6, [r7, #-36] @ 0xffffffdc │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r5, [r0], -r1, asr #16 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ ldrtmi r9, [r2], -r2, lsl #4 │ │ │ │ - @ instruction: 0xffa0f7ae │ │ │ │ + @ instruction: 0xff2cf7ae │ │ │ │ @ instruction: 0x46424633 │ │ │ │ andcs r4, r9, r1, asr #12 │ │ │ │ - stc2l 7, cr15, [r0, #-652] @ 0xfffffd74 │ │ │ │ + stc2l 7, cr15, [ip], {163} @ 0xa3 │ │ │ │ strbmi r9, [r1], -r4, lsl #26 │ │ │ │ eoreq pc, r5, r4, asr r8 @ │ │ │ │ - cdp2 7, 1, cr15, cr8, cr2, {5} │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #28 │ │ │ │ stc2 7, cr15, [r4, #648]! @ 0x288 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #28 │ │ │ │ + ldc2 7, cr15, [r0, #-648]! @ 0xfffffd78 │ │ │ │ @ instruction: 0xf7a29805 │ │ │ │ - @ instruction: 0xf854fd9b │ │ │ │ + @ instruction: 0xf854fd27 │ │ │ │ tstcs r1, r5, lsr #32 │ │ │ │ - cdp2 7, 2, cr15, cr6, cr2, {5} │ │ │ │ + ldc2 7, cr15, [r2, #648]! @ 0x288 │ │ │ │ @ instruction: 0xf7a24630 │ │ │ │ - stclvs 13, cr15, [r0, #588]! @ 0x24c │ │ │ │ + stclvs 13, cr15, [r0, #124]! @ 0x7c │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a54ff0 │ │ │ │ - bcs 0x1a1c40 │ │ │ │ + bcs 0x1a1b58 │ │ │ │ svcge 0x0063f47f │ │ │ │ stccs 8, cr6, [pc], {204} @ 0xcc │ │ │ │ strmi fp, [r4, #3864]! @ 0xf18 │ │ │ │ svcge 0x005df47f │ │ │ │ vaba.s8 d30, d14, d25 │ │ │ │ vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8542496 │ │ │ │ @ instruction: 0xf7a21023 │ │ │ │ - strb pc, [sp, -sp, ror #27]! @ │ │ │ │ + @ instruction: 0xe76dfd79 │ │ │ │ @ instruction: 0xf7a2202f │ │ │ │ - ldrb pc, [r4, -fp, lsr #27] @ │ │ │ │ + smmulr r4, r7, sp │ │ │ │ eorne pc, r7, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r4, #648]! @ 0x288 │ │ │ │ + ldc2l 7, cr15, [r0, #-648]! @ 0xfffffd78 │ │ │ │ @ instruction: 0xf79de7a0 │ │ │ │ - @ instruction: 0x4607fdff │ │ │ │ - ldc2l 7, cr15, [ip, #628]! @ 0x274 │ │ │ │ + strmi pc, [r7], -fp, lsl #27 │ │ │ │ + stc2 7, cr15, [r8, #628] @ 0x274 │ │ │ │ @ instruction: 0xf79d4606 │ │ │ │ - bls 0x2f1918 │ │ │ │ - bcs 0x483a14 │ │ │ │ + bls 0x2f1830 │ │ │ │ + bcs 0x483afc │ │ │ │ @ instruction: 0xf89ad136 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #34384 @ 0x8650 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrrc2 7, 15, pc, r0, cr2 @ │ │ │ │ + blx 0xff7f02d2 │ │ │ │ @ instruction: 0xf8da9b08 │ │ │ │ ldrtmi r2, [r0], -r4, lsl #1 │ │ │ │ svclt 0x000b2a10 │ │ │ │ @ instruction: 0x461a4619 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ - blx 0xffdf00e2 │ │ │ │ + blx 0xfe0f01ca │ │ │ │ @ instruction: 0xee1d4919 │ │ │ │ @ instruction: 0xf8da0f70 │ │ │ │ ldrbtmi r2, [r9], #-136 @ 0xffffff78 │ │ │ │ ldrtmi r6, [r3], -r9, lsl #16 │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmdals r7, {r0, r6, fp, ip, lr} │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ andls r2, r2, #0, 4 │ │ │ │ ldrtmi r4, [r8], -r9, asr #8 │ │ │ │ @ instruction: 0xf7ae6e22 │ │ │ │ - ldrtmi pc, [r9], -fp, lsr #30 @ │ │ │ │ + @ instruction: 0x4639feb7 │ │ │ │ andcs r6, r9, r3, lsr #28 │ │ │ │ @ instruction: 0xf7a6463a │ │ │ │ - ldrtmi pc, [r9], -r1, asr #28 @ │ │ │ │ + ldrtmi pc, [r9], -sp, asr #27 @ │ │ │ │ @ instruction: 0xf7aa4640 │ │ │ │ - str pc, [r1, pc, lsr #22] │ │ │ │ + @ instruction: 0xe781fabb │ │ │ │ andls r9, r9, r8, lsl #22 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl, #648] @ 0x288 │ │ │ │ + stc2 7, cr15, [r6, #-648]! @ 0xfffffd78 │ │ │ │ strb r9, [ip, r9, lsl #22] │ │ │ │ stccs 8, cr6, [pc], {204} @ 0xcc │ │ │ │ strmi fp, [r4, #3864]! @ 0xf18 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr7, cr15, {1} │ │ │ │ @ instruction: 0xf47f2c0d │ │ │ │ @ instruction: 0xe6d2aef6 │ │ │ │ - addeq sp, r6, r2, lsr #20 │ │ │ │ - addeq sp, r6, r2, lsr r9 │ │ │ │ + addeq sp, r6, sl, lsr r9 │ │ │ │ + addeq sp, r6, sl, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec094ac │ │ │ │ + bl 0xfec09594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x1174830 │ │ │ │ + b 0x1174918 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x117474c │ │ │ │ + b 0x1174834 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r9, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0950c │ │ │ │ + bl 0xfec095f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165880,39 +165938,39 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r9, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0954c │ │ │ │ + bl 0xfec09634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x11748d0 │ │ │ │ + b 0x11749b8 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x11747ec │ │ │ │ + b 0x11748d4 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r9, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec095ac │ │ │ │ + bl 0xfec09694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165920,15 +165978,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ andcs pc, r1, r9, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec095ec │ │ │ │ + bl 0xfec096d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165936,15 +165994,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ strdcs pc, [r1], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0962c │ │ │ │ + bl 0xfec09714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165952,15 +166010,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0966c │ │ │ │ + bl 0xfec09754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r8, r9, ip, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165969,19 +166027,19 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ andcs pc, r1, r7, ror #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec096b0 │ │ │ │ + bl 0xfec09798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x4cf0d0 │ │ │ │ + blcs 0x4cf1b8 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ @@ -165995,17 +166053,17 @@ │ │ │ │ @ instruction: 0x4123680c │ │ │ │ strle r0, [r4], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xf7ffbc10 │ │ │ │ @ instruction: 0xf7ffbb21 │ │ │ │ @ instruction: 0xbc10bb1f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - bllt 0xfea7050c │ │ │ │ + bllt 0xfea705f4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec09720 │ │ │ │ + bl 0xfec09808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r3, r8 │ │ │ │ strmi r6, [r2], -fp, lsl #16 │ │ │ │ svceq 0x000ff1bc │ │ │ │ @ instruction: 0xf1bcd019 │ │ │ │ svclt 0x000c0f0d │ │ │ │ @@ -166017,22 +166075,22 @@ │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ andlt pc, r3, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ - blcs 0xb5574 │ │ │ │ + blcs 0xb565c │ │ │ │ @ instruction: 0xf04fd0e8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1f06f4 │ │ │ │ - bllt 0x1cf0578 │ │ │ │ + bl 0x1f07dc │ │ │ │ + bllt 0x1cf0660 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0978c │ │ │ │ + bl 0xfec09874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #24 │ │ │ │ @ instruction: 0xf1bc4602 │ │ │ │ andsle r0, r9, pc, lsl #30 │ │ │ │ svceq 0x000df1bc │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @@ -166051,15 +166109,15 @@ │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7fdeb04 │ │ │ │ svclt 0x0000bb3b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec097f8 │ │ │ │ + bl 0xfec098e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ strmi ip, [r3], -r0 │ │ │ │ eorle r2, r8, pc, lsl #20 │ │ │ │ svclt 0x00182a0d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @@ -166088,20 +166146,20 @@ │ │ │ │ sbcsle r0, lr, r0, lsl #30 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7fdeb04 │ │ │ │ svclt 0x0000baf1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0988c │ │ │ │ + bl 0xfec09974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt ip, r3, r0, lsl #4 │ │ │ │ - bcs 0x483ea8 │ │ │ │ - bcs 0x426740 │ │ │ │ + bcs 0x483f90 │ │ │ │ + bcs 0x426828 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ andsle r0, fp, r1, lsl #28 │ │ │ │ rscsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ subeq pc, r5, r6, asr #4 │ │ │ │ andeq pc, sl, r0, asr #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -166110,1841 +166168,1842 @@ │ │ │ │ movwcs lr, #0 │ │ │ │ ldc2l 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - bcs 0x40c90c │ │ │ │ + bcs 0x40c9f4 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldrb r0, [fp, r1, lsl #28] │ │ │ │ rscsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd0de │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1f0884 │ │ │ │ - blt 0xfeaf0708 │ │ │ │ + bl 0x1f096c │ │ │ │ + blt 0xfeaf07f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0991c │ │ │ │ + bl 0xfec09a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfeff65a4 │ │ │ │ + blmi 0xfeff668c │ │ │ │ @ instruction: 0x460cb093 │ │ │ │ strmi r2, [r5], -r0, lsr #4 │ │ │ │ - bl 0x3fab30 │ │ │ │ + bl 0x3fac18 │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ @ instruction: 0xf1f70300 │ │ │ │ - vorr.i16 q15, #204 @ 0x00cc │ │ │ │ + vmlsl.u8 q15, d4, d0 │ │ │ │ @ instruction: 0xf10c6c42 │ │ │ │ - blcs 0x23f744 │ │ │ │ - strhi pc, [lr], -r1, lsl #4 │ │ │ │ + blcs 0x23f82c │ │ │ │ + ldrhi pc, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ subseq r0, lr, r7, asr #32 │ │ │ │ sbcseq r0, ip, ip, lsl #1 │ │ │ │ tsteq r7, r4, lsl #2 │ │ │ │ mvneq r0, r7 │ │ │ │ - strhi pc, [lr], #-256 @ 0xffffff00 │ │ │ │ + ldrhi pc, [r1], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf0040a20 │ │ │ │ - @ instruction: 0xf0041210 │ │ │ │ - vmull.u8 q8, d4, d15 │ │ │ │ - vmull.p8 , d4, d3 │ │ │ │ - @ instruction: 0xf3c45342 │ │ │ │ - vrsubhn.i16 d20, q2, │ │ │ │ - @ instruction: 0xf0001742 │ │ │ │ - bcs 0x4b2bc0 │ │ │ │ - bicshi pc, r6, #0 │ │ │ │ + vmov.i32 d17, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0001c42 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + vabdl.u8 , d4, d3 │ │ │ │ + vmull.p8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0045342 │ │ │ │ + bcs 0x4b40a8 │ │ │ │ + bicshi pc, r9, #0 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ strle r0, [r3, #-1936] @ 0xfffff870 │ │ │ │ svcvs 0x0060f414 │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ andvc pc, r0, pc, asr #8 │ │ │ │ andmi pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf1b04010 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ - @ instruction: 0xf1a18623 │ │ │ │ - bcs 0x1f2fd8 │ │ │ │ + @ instruction: 0xf1a18627 │ │ │ │ + bcs 0x1f30c0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbafc4 │ │ │ │ + bcs 0xbb0ac │ │ │ │ rscshi pc, r3, r0 │ │ │ │ strcs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf8cd4628 │ │ │ │ - smladls r2, r0, r0, lr │ │ │ │ - @ instruction: 0x6c00e9cd │ │ │ │ + strls r4, [r4, -r8, lsr #12] │ │ │ │ + andgt pc, r8, sp, asr #17 │ │ │ │ + str lr, [r0], -sp, asr #19 │ │ │ │ strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ @ instruction: 0xf97ef7fe │ │ │ │ vaddl.u8 q15, d20, d28 │ │ │ │ - blcc 0x1074f0 │ │ │ │ + blcc 0x1075d8 │ │ │ │ vqdmulh.s d2, d1, d14 │ │ │ │ - ldm pc, {r0, r3, r4, r6, r9, sl, pc}^ @ │ │ │ │ - eorseq pc, r4, #19 │ │ │ │ - sbcseq r0, fp, #-268435441 @ 0xf000000f │ │ │ │ - addeq r0, r7, #-268435446 @ 0xf000000a │ │ │ │ - @ instruction: 0x01a901cd │ │ │ │ - cmpeq r7, sp, lsl r2 │ │ │ │ - cmneq fp, fp, lsl #4 │ │ │ │ - teqeq r4, r1 @ │ │ │ │ - subeq r0, lr, #-805306362 @ 0xd0000006 │ │ │ │ + ldm pc, {r0, r1, r3, r4, r6, r9, sl, pc}^ @ │ │ │ │ + eorseq pc, r6, #19 │ │ │ │ + sbcseq r0, lr, #134217728 @ 0x8000000 │ │ │ │ + addeq r0, r9, #805306379 @ 0x3000000b │ │ │ │ + @ instruction: 0x01ab01cf │ │ │ │ + cmpeq r9, pc, lsl r2 │ │ │ │ + cmneq sp, sp, lsl #4 │ │ │ │ + teqeq r4, r3 @ │ │ │ │ + subseq r0, r0, #-268435450 @ 0xf0000006 │ │ │ │ @ instruction: 0x73a8f004 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ - ldrthi pc, [r0], #-0 @ │ │ │ │ - rscshi pc, ip, #0, 4 │ │ │ │ + ldrthi pc, [r3], #-0 @ │ │ │ │ + rscshi pc, pc, #0, 4 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ rscshi pc, ip, r0 │ │ │ │ - @ instruction: 0x83b4f200 │ │ │ │ + @ instruction: 0x83b7f200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vabal.u8 q12, d4, d7 │ │ │ │ + vabal.u8 q12, d4, d11 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ vaddl.u8 q8, d4, d11 │ │ │ │ @ instruction: 0xf3c453c0 │ │ │ │ tstls ip, r3, lsl #4 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ - @ instruction: 0xf8d585df │ │ │ │ + @ instruction: 0xf8d585e3 │ │ │ │ stmdbge r8, {r3, r7, lr} │ │ │ │ strtmi r9, [r8], -sp │ │ │ │ @ instruction: 0xf004930a │ │ │ │ andls r0, fp, #1006632960 @ 0x3c000000 │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84508 │ │ │ │ rsb pc, r7, fp, asr #31 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x1b7170 │ │ │ │ + b 0x1b7258 │ │ │ │ @ instruction: 0xf1b30302 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - vqshl.s8 d8, d10, d0 │ │ │ │ - @ instruction: 0xf5b382f2 │ │ │ │ + vqshl.s8 d8, d13, d0 │ │ │ │ + @ instruction: 0xf5b382f5 │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ vqadd.s8 d8, d16, d9 │ │ │ │ - blcs 0xd371c │ │ │ │ - strthi pc, [r6], #0 │ │ │ │ + blcs 0xd3810 │ │ │ │ + strthi pc, [r9], #0 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x1b3318 │ │ │ │ + b 0x1b3400 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ - vrhadd.s8 q4, q8, q2 │ │ │ │ - @ instruction: 0xf5b38576 │ │ │ │ + vrhadd.s8 q4, q8, q3 │ │ │ │ + @ instruction: 0xf5b3857a │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - vqsub.s8 d8, d0, d15 │ │ │ │ - blcs 0xd46bc │ │ │ │ - subhi pc, r7, #1 │ │ │ │ + vhsub.s8 d8, d0, d17 │ │ │ │ + blcs 0xd47ac │ │ │ │ + subhi pc, r9, #1 │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r8 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r9 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ - @ instruction: 0xf0040110 │ │ │ │ - addmi r0, fp, #15 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-10 │ │ │ │ - bichi pc, r3, #1 │ │ │ │ + vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ + addmi r3, fp, #3 │ │ │ │ + streq pc, [pc], #-4 @ 0xb29c4 │ │ │ │ + strls r9, [sl], #-8 │ │ │ │ + bichi pc, r5, #1 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst2. {d24-d27}, [pc :64], lr │ │ │ │ + vst2. {d24-d27}, [pc :128], r0 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ stmdbge r8, {r0, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xe018fed9 │ │ │ │ - bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + orrpl pc, r0, r4, asr #7 │ │ │ │ + sbcpl pc, r0, r4, asr #7 │ │ │ │ vsubl.u8 , d20, d18 │ │ │ │ - movwls r4, #37123 @ 0x9103 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - mrsls r6, (UNDEF: 56) │ │ │ │ - movwls r0, #41696 @ 0xa2e0 │ │ │ │ - orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - movwls r5, #49984 @ 0xc340 │ │ │ │ - rscshi pc, r2, #0, 2 │ │ │ │ + tstls fp, r0, asr #6 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + vaddl.u8 , d4, d9 │ │ │ │ + stmib sp, {sp, lr}^ │ │ │ │ + andls r3, sl, ip, lsl #4 │ │ │ │ + smlattls r8, r0, r2, r0 │ │ │ │ + rscshi pc, r5, #0, 2 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf908f7ff │ │ │ │ - blmi 0xe7a940 │ │ │ │ - blls 0x50c9a8 │ │ │ │ + blmi 0xe7aa28 │ │ │ │ + blls 0x50ca90 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0410300 │ │ │ │ - @ instruction: 0xb01383df │ │ │ │ + andslt r8, r3, r1, ror #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ tstpeq r7, #68, 6 @ p-variant is OBSOLETE @ 0x10000001 │ │ │ │ smullsne pc, r9, r5, r8 @ │ │ │ │ addvc pc, r0, #20 │ │ │ │ orreq lr, r3, #323584 @ 0x4f000 │ │ │ │ - adcshi pc, sl, #64 @ 0x40 │ │ │ │ + adcshi pc, sp, #64 @ 0x40 │ │ │ │ strtmi r2, [r8], -r0, lsl #18 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ ldrmi r2, [r9], #-260 @ 0xfffffefc │ │ │ │ stc2l 7, cr15, [r4], {244} @ 0xf4 │ │ │ │ vqshl.u64 q15, q6, #4 │ │ │ │ - @ instruction: 0xf0045304 │ │ │ │ - blcs 0x1b31c4 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r1, r9, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d4 │ │ │ │ + blcs 0x1bf27c │ │ │ │ vsubl.u8 , d4, d11 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r2, ip, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0xf0009408 │ │ │ │ - blcs 0x2134b0 │ │ │ │ + andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + @ instruction: 0xf0041203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf0002409 │ │ │ │ + blcs 0x2135a4 │ │ │ │ andcs sp, r0, r1 │ │ │ │ stmdbge r8, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ strb pc, [r0, r9, ror #27] @ │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r4, r4, asr #7 │ │ │ │ + sbcpl pc, r0, r4, asr #7 │ │ │ │ cdpcc 3, 0, cr15, cr3, cr4, {6} │ │ │ │ - sbcne pc, r4, r4, asr #7 │ │ │ │ - mcrrne 3, 12, pc, r1, cr4 @ │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf3c42b02 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - strls lr, [fp], #-268 @ 0xfffffef4 │ │ │ │ - strhi pc, [fp], -r0 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x11416c │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + @ instruction: 0xf0042b02 │ │ │ │ + andls r0, sl, pc, lsl #8 │ │ │ │ + str lr, [ip], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf000910e │ │ │ │ + blcs 0x19430c │ │ │ │ + strbhi pc, [r7, #0]! @ │ │ │ │ + @ instruction: 0xf8d52b01 │ │ │ │ + strtmi r3, [r8], -r8, lsl #1 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - andls r9, sl, #14 │ │ │ │ - stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - eorsgt pc, ip, sp, asr #17 │ │ │ │ + eorgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - strbhi pc, [r8] @ │ │ │ │ + strbhi pc, [pc] @ 0xb2af8 @ │ │ │ │ @ instruction: 0xf8b8f7f9 │ │ │ │ svclt 0x0000e791 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ smlabteq fp, r4, r3, pc @ │ │ │ │ sbcpl pc, r0, r4, asr #7 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ smlabtgt ip, sp, r9, lr │ │ │ │ - strhi pc, [ip, #-64] @ 0xffffffc0 │ │ │ │ + ldrhi pc, [r0, #-64] @ 0xffffffc0 │ │ │ │ movweq lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf8d5a908 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - blvc 0xff0ae0c4 │ │ │ │ + blvc 0xff12e1ac │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blvc 0x2ee084 │ │ │ │ + blvc 0x2ee16c │ │ │ │ @ instruction: 0xf90cf7f9 │ │ │ │ - vbic.i32 q15, #-1056964608 @ 0xc1000000 │ │ │ │ - rsclt r2, r1, #201326592 @ 0xc000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - subseq r9, fp, fp, lsl #2 │ │ │ │ - movwls r2, #49408 @ 0xc100 │ │ │ │ - svccs 0x0070f414 │ │ │ │ + rsclt lr, r3, #29622272 @ 0x1c40000 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ + andls r2, sl, #112, 30 @ 0x1c0 │ │ │ │ + movteq lr, #14927 @ 0x3a4f │ │ │ │ + @ instruction: 0xf04f930c │ │ │ │ + movwls r0, #37632 @ 0x9300 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - movwls r9, #33290 @ 0x820a │ │ │ │ - orrsle r9, r8, r9, lsl #2 │ │ │ │ + orrsle r9, r6, r8, lsl #6 │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x4135ac │ │ │ │ + bcs 0x413698 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ stmdbge r8, {r1, sl, fp} │ │ │ │ @ instruction: 0xf6444628 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ @ instruction: 0xf7f7c000 │ │ │ │ - strb pc, [sp, -fp, lsl #25] @ │ │ │ │ + strb pc, [fp, -r9, lsl #25] @ │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b38629 │ │ │ │ + @ instruction: 0xf5b3862a │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #8058 @ 0x1f7a │ │ │ │ - andls r2, r0, #0, 4 │ │ │ │ - andls sl, sl, #8, 18 @ 0x20000 │ │ │ │ - andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strtmi r9, [r8], -r9, lsl #4 │ │ │ │ - adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - movwls r4, #32924 @ 0x809c │ │ │ │ - @ instruction: 0xf7f7940c │ │ │ │ - str pc, [r9, -fp, lsl #24]! │ │ │ │ + movwcs sl, #3960 @ 0xf78 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strtmi r9, [r8], -r0, lsl #6 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + addsmi fp, sl, r5, ror #5 │ │ │ │ + vhsub.s8 d25, d5, d12 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + strls r0, [fp, #-517] @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7f79308 │ │ │ │ + str pc, [r7, -r9, lsl #24]! │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ @ instruction: 0xf5b38650 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - vmov.f32 q13, #-0.171875 @ 0xbe300000 │ │ │ │ + vmov.f32 q13, #-0.15625 @ 0xbe200000 │ │ │ │ rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - blx 0x1972c54 │ │ │ │ + blx 0x1972d40 │ │ │ │ pldw [sp, r2, lsl #12] │ │ │ │ - @ instruction: 0x2c0ff93d │ │ │ │ + stccs 8, cr15, [pc], {199} @ 0xc7 │ │ │ │ @ instruction: 0xf0414607 │ │ │ │ @ instruction: 0xf8958143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc43c4 │ │ │ │ + blcs 0xc44b0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f12204 │ │ │ │ - ldrtmi pc, [r0], -r9, asr #31 @ │ │ │ │ - stc2l 7, cr15, [r8, #628]! @ 0x274 │ │ │ │ + shsaxmi pc, r0, r3 @ │ │ │ │ + ldc2l 7, cr15, [r2, #-628]! @ 0xfffffd8c │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf7f34638 │ │ │ │ - ldrbt pc, [fp], r9, ror #22 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xe6f9faf3 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - subseq r9, r2, sl, lsl #6 │ │ │ │ - andls fp, ip, #805306382 @ 0x3000000e │ │ │ │ - rscsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ - @ instruction: 0x73b1f646 │ │ │ │ + andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ + @ instruction: 0xf646005b │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ + movwls r0, #49674 @ 0xc20a │ │ │ │ + movweq pc, #4679 @ 0x1247 @ │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf7f7c020 │ │ │ │ - @ instruction: 0xe6d7fbb9 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf1bc4628 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + @ instruction: 0xf8cd3503 │ │ │ │ + vaddl.u8 q14, d4, d16 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f79409 │ │ │ │ + @ instruction: 0xe6d5fbb7 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - subseq r9, r2, sl, lsl #6 │ │ │ │ - andls fp, ip, #805306382 @ 0x3000000e │ │ │ │ - sbcsne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ + andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ + vqadd.s8 q8, q3, │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + movwls r0, #49674 @ 0xc20a │ │ │ │ @ instruction: 0x13a9f246 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf7f7c020 │ │ │ │ - ssat pc, #20, r5, lsl #23 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r8, lsl #18 │ │ │ │ - andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ - rsclt r0, r5, #1342177280 @ 0x50000000 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - strls r4, [fp, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf1bc4628 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + @ instruction: 0xf8cd3503 │ │ │ │ + vaddl.u8 q14, d4, d16 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f79409 │ │ │ │ - @ instruction: 0xe699fb7b │ │ │ │ + ssat pc, #18, r3, lsl #23 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ + andls r0, ip, #82 @ 0x52 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + movwls fp, #33509 @ 0x82e5 │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f79409 │ │ │ │ + @ instruction: 0xe697fb79 │ │ │ │ rsceq r0, r0, #8960 @ 0x2300 │ │ │ │ - strthi pc, [lr], #256 @ 0x100 │ │ │ │ + ldrthi pc, [r3], #256 @ 0x100 @ │ │ │ │ vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ + stmdbge r8, {r0, r1, r3, r9} │ │ │ │ addslt r4, fp, #40, 12 @ 0x2800000 │ │ │ │ - stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7f52308 │ │ │ │ - sxtab16 pc, r8, r1, ror #24 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7f54308 │ │ │ │ + str pc, [r6], pc, ror #24 │ │ │ │ rsceq r0, r7, #8960 @ 0x2300 │ │ │ │ - strhi pc, [r0], #256 @ 0x100 │ │ │ │ + strhi pc, [r2], #256 @ 0x100 │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57f0656 │ │ │ │ - tsteq fp, #184, 28 @ 0xb80 │ │ │ │ + tsteq fp, #2912 @ 0xb60 │ │ │ │ andeq pc, fp, r4, asr #7 │ │ │ │ tstmi r8, #-1342177271 @ 0xb0000009 │ │ │ │ - ldc2l 7, cr15, [lr, #-628] @ 0xfffffd8c │ │ │ │ + stc2l 7, cr15, [r8], #628 @ 0x274 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf99cf7f5 │ │ │ │ - vmvn.i32 q15, #-1073741824 @ 0xc0000000 │ │ │ │ - andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf99af7f5 │ │ │ │ + vmlsl.u q15, d4, d2[7] │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + strtmi r5, [r8], -r0, lsl #6 │ │ │ │ + subseq sl, r2, r8, lsl #18 │ │ │ │ + andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + rsclt r0, r5, #1342177280 @ 0x50000000 │ │ │ │ + strls r9, [fp, #-776] @ 0xfffffcf8 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1290 @ 0xfffffaf6 │ │ │ │ + blx 0xe70d52 │ │ │ │ + vmov.i32 q15, #-1006632960 @ 0xc4000000 │ │ │ │ + rsclt r2, r2, #201326592 @ 0xc000000 │ │ │ │ + svccs 0x0070f414 │ │ │ │ + b 0x14975b0 │ │ │ │ + @ instruction: 0xf3c40343 │ │ │ │ + movwls r3, #49667 @ 0xc203 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf04f920a │ │ │ │ + stmib sp, {r9}^ │ │ │ │ + @ instruction: 0xf47f3208 │ │ │ │ + strcs sl, [r1], #-3706 @ 0xfffff186 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f79400 │ │ │ │ + @ instruction: 0xe635fb73 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ andls r0, ip, #82 @ 0x52 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ movwls fp, #33509 @ 0x82e5 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-1291 @ 0xfffffaf5 │ │ │ │ - blx 0xef0c66 │ │ │ │ - vmov.i32 q15, #-973078528 @ 0xc6000000 │ │ │ │ - andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svccs 0x0070f414 │ │ │ │ - b 0x14978c0 │ │ │ │ - andls r0, ip, #536870916 @ 0x20000004 │ │ │ │ - andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf47f9209 │ │ │ │ - strcs sl, [r1], #-3708 @ 0xfffff184 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xe637fb75 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r8, lsl #18 │ │ │ │ - andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ - vhsub.s8 d25, d6, d0 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ - rsclt r0, r5, #1342177280 @ 0x50000000 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - strls r4, [fp, #-1027] @ 0xfffffbfd │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f79409 │ │ │ │ - @ instruction: 0xe61dfaff │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xe61bfafd │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - subseq r9, r2, sl, lsl #6 │ │ │ │ - andls fp, ip, #805306382 @ 0x3000000e │ │ │ │ - subne pc, r1, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ + andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ + vqadd.s8 q8, q3, │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ + movwls r0, #49674 @ 0xc20a │ │ │ │ @ instruction: 0x03b5f246 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf7f7c020 │ │ │ │ - ldrb pc, [r9, #2779]! @ 0xadb @ │ │ │ │ + @ instruction: 0xf1bc4628 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + @ instruction: 0xf8cd3503 │ │ │ │ + vaddl.u8 q14, d4, d16 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f79409 │ │ │ │ + ldrb pc, [r7, #2777]! @ 0xad9 @ │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwls fp, #45795 @ 0xb2e3 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vst2.8 {d9-d12}, [r4], sl │ │ │ │ - vbic.i32 q9, #52992 @ 0x0000cf00 │ │ │ │ - @ instruction: 0xf5b35e00 │ │ │ │ - qsaxmi r2, r8, sp │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vst3.8 {d5,d7,d9}, [r4], r0 │ │ │ │ + @ instruction: 0xf5b4247f │ │ │ │ + b 0x147ebd4 │ │ │ │ + @ instruction: 0xf6440343 │ │ │ │ + vmvn.i32 d22, #327680 @ 0x00050000 │ │ │ │ + movwls r0, #50181 @ 0xc405 │ │ │ │ + andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - ldrvs pc, [r5, #-1604]! @ 0xfffff9bc │ │ │ │ - streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ - vhsub.s8 d25, d6, d12 │ │ │ │ - vsubl.s8 q9, d0, d13 │ │ │ │ - svclt 0x0008020a │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - ldrmi sl, [lr, #2312] @ 0x908 │ │ │ │ - strtmi fp, [sl], -r8, lsl #30 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8cdb2e5 │ │ │ │ - vaddl.u8 q15, d4, d16 │ │ │ │ - strls r4, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f79409 │ │ │ │ - strb pc, [r9, #2731] @ 0xaab @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - subseq r9, r2, sl, lsl #6 │ │ │ │ - andls fp, ip, #805306382 @ 0x3000000e │ │ │ │ + @ instruction: 0xf04fbf08 │ │ │ │ + stmdbge r8, {r1, sl, fp} │ │ │ │ + svclt 0x0008429d │ │ │ │ + @ instruction: 0xf8cd4622 │ │ │ │ + strls ip, [r8, #-0] │ │ │ │ + blx 0xfeaf0e6c │ │ │ │ + vmls.f q15, q10, d2[1] │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + rsclt r5, r2, #0, 24 │ │ │ │ + subseq r9, fp, fp, lsl #4 │ │ │ │ adceq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ - teqpeq r9, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + vcgt.s8 d25, d6, d12 │ │ │ │ + vbic.i32 d16, #2304 @ 0x00000900 │ │ │ │ + strtmi r0, [r8], -sl, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf7f7c020 │ │ │ │ - str pc, [r5, #2695]! @ 0xa87 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, sl, #91 @ 0x5b │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ - rsclt r5, r3, #0, 4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - movwls r4, #46083 @ 0xb403 │ │ │ │ - @ instruction: 0xf7ff9409 │ │ │ │ - ldr pc, [r1, #3055] @ 0xbef │ │ │ │ - svcvc 0x00a0f1b3 │ │ │ │ - eorhi pc, pc, #0 │ │ │ │ - svcvc 0x00a8f1b3 │ │ │ │ - msrhi SPSR_fx, r0 │ │ │ │ - svcvc 0x0088f1b3 │ │ │ │ - ldcge 4, cr15, [pc, #508]! @ 0xb3028 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf003a908 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r3, [ip, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d13 │ │ │ │ - strls r4, [fp, #-1283] @ 0xfffffafd │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + movwcs sl, #6408 @ 0x1908 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + eorgt pc, r0, sp, asr #17 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1290 @ 0xfffffaf6 │ │ │ │ - stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ - @ instruction: 0xf1b3e56a │ │ │ │ - @ instruction: 0xf0007fa0 │ │ │ │ - addsmi r8, r3, #148, 2 @ 0x25 │ │ │ │ - cmpphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r1, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r7, #508] @ 0x1fc │ │ │ │ - vqdmlal.s q9, d0, d0[4] │ │ │ │ - eormi r0, r3, r0, lsr #7 │ │ │ │ - @ instruction: 0xf0002b60 │ │ │ │ - vqrshl.s8 d8, d13, d0 │ │ │ │ - blcs 0x8d36d8 │ │ │ │ - ldrbthi pc, [lr], #0 @ │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - blcs 0xd421c │ │ │ │ - stcge 4, cr15, [r5, #508] @ 0x1fc │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0xf5b3805a │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - @ instruction: 0xf404ad7a │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf5b34203 │ │ │ │ - andls r4, r8, #112, 30 @ 0x1c0 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xb2ecc │ │ │ │ + blx 0xfe1f0eb4 │ │ │ │ + vabal.u8 q15, d20, d18 │ │ │ │ + stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ + rsclt r4, r2, #40, 12 @ 0x2800000 │ │ │ │ + andls r0, fp, #91 @ 0x5b │ │ │ │ + vsubw.u8 , q2, d12 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + movwls r4, #33795 @ 0x8403 │ │ │ │ andmi lr, r9, #3358720 @ 0x334000 │ │ │ │ - stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ - stmdbge r8, {r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - str pc, [ip, #-3055]! @ 0xfffff411 │ │ │ │ - vadd.f32 q11, q7, q12 │ │ │ │ - vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ - stmiavs sl!, {r1, r2, r4, r7, sl, sp} │ │ │ │ - bne 0x557b0c │ │ │ │ - movwmi r4, #42536 @ 0xa628 │ │ │ │ - @ instruction: 0xf7f16ba1 │ │ │ │ - @ instruction: 0xf895fde3 │ │ │ │ - blls 0x277264 │ │ │ │ - addsmi r2, r1, #0, 4 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - strtmi r2, [r8], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf7f44419 │ │ │ │ - ldr pc, [r1, #-2553] @ 0xfffff607 │ │ │ │ - ldrsbeq pc, [r0], #133 @ 0x85 @ │ │ │ │ - cmpne r0, #77824 @ 0x13000 │ │ │ │ - adchi pc, r0, r0, asr #32 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ - stmdbge r8, {r1, r2, r8, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fe4628 │ │ │ │ - str pc, [r2, #-2783] @ 0xfffff521 │ │ │ │ - ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ - strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ - svceq 0x000ef010 │ │ │ │ - ldcge 4, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ - andvc pc, r0, pc, asr #8 │ │ │ │ - andmi pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf1b04010 │ │ │ │ - @ instruction: 0xf0006f80 │ │ │ │ - @ instruction: 0xf1a1824c │ │ │ │ - bcs 0x1f377c │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbb768 │ │ │ │ - stcge 4, cr15, [r1, #-252]! @ 0xffffff04 │ │ │ │ - strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - ands pc, r0, sp, asr #17 │ │ │ │ - stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ - andls r6, r5, #0, 24 │ │ │ │ - @ instruction: 0xf7fd9203 │ │ │ │ - ldrb pc, [fp], #3501 @ 0xdad @ │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-36 @ 0xb2f88 @ │ │ │ │ - @ instruction: 0xf7f79408 │ │ │ │ - ldrb pc, [r3], #3815 @ 0xee7 @ │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - stcge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - smlabteq fp, r4, r3, pc @ │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - smlabtgt ip, sp, r9, lr │ │ │ │ - addshi pc, r9, #64 @ 0x40 │ │ │ │ - movweq lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8d5a908 │ │ │ │ + blx 0xffbf0efe │ │ │ │ + @ instruction: 0xf1b3e58e │ │ │ │ + @ instruction: 0xf0007fa0 │ │ │ │ + @ instruction: 0xf1b38230 │ │ │ │ + @ instruction: 0xf0007fa8 │ │ │ │ + @ instruction: 0xf1b3816a │ │ │ │ + @ instruction: 0xf47f7f88 │ │ │ │ + @ instruction: 0xf8d5adbc │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - blvc 0xfe8ee440 │ │ │ │ + stmdbge r8, {r1, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blvc 0x2ee600 │ │ │ │ - ldc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ - andscs lr, r0, #-1308622848 @ 0xb2000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d12 │ │ │ │ + strls r0, [sp, #-1291] @ 0xfffffaf5 │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + vmls.f , q10, d0[0] │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ + strb pc, [r7, #-3275]! @ 0xfffff335 @ │ │ │ │ + svcvc 0x00a0f1b3 │ │ │ │ + orrshi pc, r4, r0 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + andscs r8, r0, #-1073741801 @ 0xc0000017 │ │ │ │ + andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - eorcs sl, r0, #58880 @ 0xe600 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svcne 0x0020f1b3 │ │ │ │ - strthi pc, [r2], #0 │ │ │ │ - @ instruction: 0x81a8f200 │ │ │ │ + cmncs r0, #148, 26 @ 0x2500 │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + blcs 0x18c3000 │ │ │ │ + ldrhi pc, [ip, #-0] │ │ │ │ + andshi pc, r3, #0, 4 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ - @ instruction: 0xf5b38546 │ │ │ │ - @ instruction: 0xf0001f00 │ │ │ │ - blcs 0xd4444 │ │ │ │ - ldclge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + blcs 0x10d4378 │ │ │ │ + ldrbhi pc, [pc], #0 @ 0xb2f88 @ │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + orrcs sl, r0, #8320 @ 0x2080 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0049108 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - tstls sl, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0019409 │ │ │ │ - vst4.8 {d24-d27}, [pc :256], r0 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - andshi pc, pc, r1 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + blcs 0xc3024 │ │ │ │ + subshi pc, r9, r1 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + ldclge 4, cr15, [r7, #-508]! @ 0xfffffe04 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf47f2408 │ │ │ │ + andcs sl, r0, #104, 26 @ 0x1a00 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0xffbf0fa6 │ │ │ │ + stclvs 5, cr14, [r8, #-164]! @ 0xffffff5c │ │ │ │ + ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ + movwls r6, #30890 @ 0x78aa │ │ │ │ + @ instruction: 0x46281a12 │ │ │ │ + blvs 0xfe903c0c │ │ │ │ + stc2l 7, cr15, [ip, #-964]! @ 0xfffffc3c │ │ │ │ + smullsne pc, r9, r5, r8 @ │ │ │ │ + andcs r9, r0, #7168 @ 0x1c00 │ │ │ │ + svclt 0x000c4291 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + ldrmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf9f6f7f4 │ │ │ │ + @ instruction: 0xf8d5e50e │ │ │ │ + b 0x573348 │ │ │ │ + @ instruction: 0xf0401350 │ │ │ │ + stmdbge r8, {r5, r7, pc} │ │ │ │ + @ instruction: 0xf7fe4628 │ │ │ │ + str pc, [r3, #-3383] @ 0xfffff2c9 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0xff7f1018 │ │ │ │ + @ instruction: 0xf8d5e4ff │ │ │ │ + @ instruction: 0x079420d0 │ │ │ │ + @ instruction: 0xf010d503 │ │ │ │ + @ instruction: 0xf43f0f0e │ │ │ │ + @ instruction: 0xf44fad30 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ + andsmi r4, r0, r0 │ │ │ │ + svcvs 0x0080f1b0 │ │ │ │ + subhi pc, sp, #0 │ │ │ │ + andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ + svclt 0x00942a05 │ │ │ │ + andcs r2, r1, #0, 4 │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + andcs sl, r0, #1920 @ 0x780 │ │ │ │ + strls r4, [r4, -r8, lsr #12] │ │ │ │ + andgt pc, r8, sp, asr #17 │ │ │ │ + str lr, [r0], -sp, asr #19 │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + stc2 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ + stmdbge r8, {r3, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0244628 │ │ │ │ + strls r4, [r8], #-1151 @ 0xfffffb81 │ │ │ │ + mcr2 7, 7, pc, cr4, cr7, {7} @ │ │ │ │ + @ instruction: 0xf5b3e4d0 │ │ │ │ + @ instruction: 0xf47f0fa0 │ │ │ │ + @ instruction: 0xf3c4ad06 │ │ │ │ + vmull.u8 , d4, d3 │ │ │ │ + vaddw.u8 q8, q2, d11 │ │ │ │ + vmla.i , q10, d0[0] │ │ │ │ + @ instruction: 0xf4144303 │ │ │ │ + stmib sp, {r9, ip}^ │ │ │ │ + @ instruction: 0xf040c10c │ │ │ │ + stmib sp, {r1, r3, r4, r7, r9, pc}^ │ │ │ │ + stmdbge r8, {r1, r3, r8, r9} │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + ldc 6, cr4, [pc, #-160] @ 0xb3010 │ │ │ │ + @ instruction: 0xf0037b9f │ │ │ │ + stc 3, cr0, [sp, #60] @ 0x3c │ │ │ │ + @ instruction: 0xf7f87b08 │ │ │ │ + strt pc, [pc], #3091 @ 0xb30c0 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + stclge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + b 0x1b3b54 │ │ │ │ + @ instruction: 0xf1b30302 │ │ │ │ + @ instruction: 0xf0001f20 │ │ │ │ + vshl.s8 d8, d17, d16 │ │ │ │ + blcs 0x8d3788 │ │ │ │ + strbhi pc, [r5, #-0] @ │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + strhi pc, [pc, #-0] @ 0xb30f0 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf44facce │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - stmdbge r8, {r1, r2, r3, r5, r7, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f5020a │ │ │ │ - strbt pc, [ip], #-2861 @ 0xfffff4d3 @ │ │ │ │ - ldrbeq r4, [r7, sl, lsl #2] │ │ │ │ - svcge 0x005cf57f │ │ │ │ - movwvc pc, #79 @ 0x4f @ │ │ │ │ - tstcs r0, r1, lsl #4 │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - ldrb pc, [pc], #-3575 @ 0xb3078 @ │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91094293 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + streq pc, [pc], #-4 @ 0xb3118 │ │ │ │ + strls r9, [sl], #-264 @ 0xfffffef8 │ │ │ │ + eorhi pc, pc, r1 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vst4.8 {d24-d27}, [pc :64], lr │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + stcge 4, cr15, [fp], #508 @ 0x1fc │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + subsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blx 0xb71122 │ │ │ │ + tstmi sl, r9, ror #8 │ │ │ │ + @ instruction: 0xf57f07d7 │ │ │ │ + @ instruction: 0xf04faf5c │ │ │ │ + andcs r7, r1, #0, 6 │ │ │ │ + strtmi r2, [r8], -r0, lsl #2 │ │ │ │ + ldc2l 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf8d5e45c │ │ │ │ + andcs r3, r2, #136 @ 0x88 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d12 │ │ │ │ + strls r0, [sp, #-1291] @ 0xfffffaf5 │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + vmls.f , q10, d0[0] │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ + strb pc, [r2], #-3549 @ 0xfffff223 @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r8, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r3, [ip, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d13 │ │ │ │ - strls r4, [fp, #-1283] @ 0xfffffafd │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r9], #-1290 @ 0xfffffaf6 │ │ │ │ - stc2l 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ - @ instruction: 0xf8d5e445 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0xf003920c │ │ │ │ - @ instruction: 0xf004030f │ │ │ │ - strtmi r0, [r8], -pc, lsl #4 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r4, fp, #805306368 @ 0x30000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #-268435456 @ 0xf0000000 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r1, lr, #196, 4 @ 0x4000000c │ │ │ │ + andls sl, pc, #8, 18 @ 0x20000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, ip, #40, 12 @ 0x2800000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r5, r9, #64, 4 │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ - rsceq r5, r4, #64, 4 │ │ │ │ - @ instruction: 0xf04f9209 │ │ │ │ - @ instruction: 0xf1000202 │ │ │ │ - @ instruction: 0xf7f882fc │ │ │ │ - strt pc, [r0], #-3399 @ 0xfffff2b9 │ │ │ │ + andls r4, fp, #805306368 @ 0x30000000 │ │ │ │ + andls r2, r8, #268435456 @ 0x10000000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, lr, #228, 4 @ 0x4000000e │ │ │ │ + andeq pc, r2, #79 @ 0x4f │ │ │ │ + rscshi pc, ip, #0, 2 │ │ │ │ + stc2l 7, cr15, [r4, #-992] @ 0xfffffc20 │ │ │ │ + @ instruction: 0xf8d5e41d │ │ │ │ + strtmi r3, [r8], -r8, lsl #1 │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d12 │ │ │ │ + strls r0, [sp, #-1291] @ 0xfffffaf5 │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + vmls.f , q10, d0[0] │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ + str pc, [r1], #-2917 @ 0xfffff49b │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ + b 0x1b3ca4 │ │ │ │ + blcs 0x18b3e30 │ │ │ │ + bicshi pc, sp, #0 │ │ │ │ + rschi pc, r3, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002b20 │ │ │ │ + blcs 0x10d46cc │ │ │ │ + strhi pc, [r4, #-0] │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + orrcs sl, r0, #40, 24 @ 0x2800 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sl, #35 @ 0x23 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r3, r9, #50331648 @ 0x3000000 │ │ │ │ + blcs 0xd8290 │ │ │ │ + ldrhi pc, [sp, -r0] │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + ldcge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + @ instruction: 0xf95ef7f6 │ │ │ │ + bllt 0xff53127c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf003a908 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r3, [ip, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d13 │ │ │ │ - strls r4, [fp, #-1283] @ 0xfffffafd │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r9], #-1290 @ 0xfffffaf6 │ │ │ │ - blx 0x1af110e │ │ │ │ - rsbcs lr, r0, #4, 8 @ 0x4000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - @ instruction: 0xf0002b60 │ │ │ │ - vcge.s8 q4, q8, q7 │ │ │ │ - blcs 0x8d34cc │ │ │ │ - strhi pc, [r6, #-0]! │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - blcs 0xd4564 │ │ │ │ - stcge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b3871e │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #3092 @ 0xc14 │ │ │ │ - ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fff961 │ │ │ │ - @ instruction: 0xf8d5bbd4 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - andls r3, ip, #805306368 @ 0x30000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d15 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + andls r0, ip, #1006632960 @ 0x3c000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 , d4, d13 │ │ │ │ - andls r4, fp, #805306368 @ 0x30000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #-268435456 @ 0xf0000000 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r1, lr, #196, 4 @ 0x4000000c │ │ │ │ + andls r5, r9, #64, 4 │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ - andls r5, r9, #64, 4 │ │ │ │ - addne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - addshi pc, r1, #64 @ 0x40 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ - bllt 0xfecb11d8 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - strcc pc, [r3], -r4, asr #7 │ │ │ │ - sbcne pc, r4, r4, asr #7 │ │ │ │ - cdpne 3, 4, cr15, cr1, cr4, {6} │ │ │ │ - stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - vmlsl.u8 q9, d4, d2 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - strls r6, [fp], #-268 @ 0xfffffef4 │ │ │ │ - subhi pc, ip, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - @ instruction: 0xf8d58221 │ │ │ │ - strcs r3, [r0], #-136 @ 0xffffff78 │ │ │ │ - andls r2, lr, r1, lsl #20 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + andls r4, fp, #805306368 @ 0x30000000 │ │ │ │ + andls r2, r8, #268435456 @ 0x10000000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf414920e │ │ │ │ + @ instruction: 0xf0401280 │ │ │ │ + stmdbge r8, {r0, r4, r7, r9, pc} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffcd3 │ │ │ │ + @ instruction: 0xf3c4bbac │ │ │ │ + vsubl.u8 , d4, d1 │ │ │ │ + vmla.i , q10, d0[0] │ │ │ │ + vrsubhn.i16 d19, q2, │ │ │ │ + vmla.f , q10, d0[1] │ │ │ │ + vqdmulh.s , q2, d1[0] │ │ │ │ + bcs 0x146af0 │ │ │ │ + streq pc, [pc], #-4 @ 0xb32e8 │ │ │ │ + stmib sp, {r1, r3, ip, pc}^ │ │ │ │ + @ instruction: 0xf000640c │ │ │ │ + tstls lr, fp, asr #4 │ │ │ │ + @ instruction: 0xf8d52a03 │ │ │ │ + @ instruction: 0xf0003088 │ │ │ │ + strtmi r8, [r8], -r0, lsr #4 │ │ │ │ + @ instruction: 0xf04f2a01 │ │ │ │ + @ instruction: 0xf04f0400 │ │ │ │ + stmdbge r8, {r8, sl} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ - eors pc, ip, sp, asr #17 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + eorsgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - andhi pc, r8, #0 │ │ │ │ - stc2 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ - bllt 0x20b1238 │ │ │ │ + andhi pc, r9, #0 │ │ │ │ + stc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ + bllt 0x1fb1328 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ andeq pc, fp, r4, asr #7 │ │ │ │ vaddw.u8 , q2, d12 │ │ │ │ vqdmulh.s , q10, d0[0] │ │ │ │ adceq r4, r1, #805306368 @ 0x30000000 │ │ │ │ msrhi CPSR_xc, r0, lsl #2 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ andls sl, sp, r8, lsl #18 │ │ │ │ andls r4, fp, #40, 12 @ 0x2800000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ stmib sp, {r3, r5, lr, pc}^ │ │ │ │ @ instruction: 0xf7f84508 │ │ │ │ - @ instruction: 0xf7fffcfb │ │ │ │ - @ instruction: 0xf8d5bb60 │ │ │ │ + @ instruction: 0xf7fffcf7 │ │ │ │ + @ instruction: 0xf8d5bb5c │ │ │ │ andcs r3, r0, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strls r0, [sp, #-1291] @ 0xfffffaf5 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs r9, [r1, #-1291] @ 0xfffffaf5 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ - strls r5, [sl, #-1088] @ 0xfffffbc0 │ │ │ │ - @ instruction: 0xf7f89409 │ │ │ │ - @ instruction: 0xf7fffcdf │ │ │ │ - @ instruction: 0xf5b3bb44 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ + @ instruction: 0xf7fffcdb │ │ │ │ + @ instruction: 0xf5b3bb40 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - subcs r8, r0, #-1627389952 @ 0x9f000000 │ │ │ │ + subcs r8, r0, #-1660944384 @ 0x9d000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b38486 │ │ │ │ + @ instruction: 0xf5b38484 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - vqdmulh.s q13, , q15 │ │ │ │ + vqdmulh.s q13, , q13 │ │ │ │ vsubw.s8 q8, q8, d0 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91084293 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb32f0 │ │ │ │ - strls r9, [r9], #-266 @ 0xfffffef6 │ │ │ │ - blge 0x17304f4 │ │ │ │ + @ instruction: 0x910a4293 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + streq pc, [pc], #-4 @ 0xb33e0 │ │ │ │ + strls r9, [r9], #-264 @ 0xfffffef8 │ │ │ │ + blge 0x16305e4 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fff9dd │ │ │ │ - cmpcs r0, sl, lsl fp │ │ │ │ + @ instruction: 0xf7fff9d9 │ │ │ │ + cmpcs r0, r6, lsl fp │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - addsmi r8, r3, #240, 6 @ 0xc0000003 │ │ │ │ - mvnhi pc, #0 │ │ │ │ + addsmi r8, r3, #-1207959549 @ 0xb8000003 │ │ │ │ + bicshi pc, pc, #0 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - blge 0x123051c │ │ │ │ + blge 0x113060c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - movwls r9, #45576 @ 0xb208 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xb3338 │ │ │ │ - movwmi lr, #39373 @ 0x99cd │ │ │ │ - blx 0x1971334 │ │ │ │ - blt 0xfffb1340 │ │ │ │ + andmi pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #37387 @ 0x920b │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ + strls r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ + blx 0x1871424 │ │ │ │ + blt 0xffeb1430 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - cmpphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r0, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #2080374784 @ 0x7c000000 │ │ │ │ + eorcs r8, r0, #1946157056 @ 0x74000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - @ instruction: 0xf44fab26 │ │ │ │ + @ instruction: 0xf44fab22 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r8, #64, 22 @ 0x10000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r2, r9, #-2130706432 @ 0x81000000 │ │ │ │ - @ instruction: 0xf47f940b │ │ │ │ - stmdbge r8, {r1, r4, r8, r9, fp, sp, pc} │ │ │ │ + addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, fp, #64, 22 @ 0x10000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + andls r0, r8, #251658240 @ 0xf000000 │ │ │ │ + @ instruction: 0xf47f940a │ │ │ │ + stmdbge r8, {r1, r2, r3, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7ffff3b │ │ │ │ - @ instruction: 0xf5b3bad4 │ │ │ │ + @ instruction: 0xf7ffff37 │ │ │ │ + @ instruction: 0xf5b3bad0 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #144, 8 @ 0x90000000 │ │ │ │ - ldrbhi pc, [sp], #-0 @ │ │ │ │ + addsmi r8, r3, #-1912602624 @ 0x8e000000 │ │ │ │ + ldrbhi pc, [fp], #-0 @ │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - bge 0xb05a8 │ │ │ │ + bge 0xfffb0698 │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x10c3444 │ │ │ │ - ldrthi pc, [r1], -r0 @ │ │ │ │ + blcs 0x10c3534 │ │ │ │ + strthi pc, [pc], -r0 │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - bge 0xffdb05c0 │ │ │ │ + bge 0xffcb06b0 │ │ │ │ movtvs pc, #1028 @ 0x404 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf47f4209 │ │ │ │ - stmdbge r8, {r2, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + andls r0, r8, #251658240 @ 0xf000000 │ │ │ │ + @ instruction: 0xf47f940a │ │ │ │ + stmdbge r8, {r5, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fffb19 │ │ │ │ - stmdbcs sp, {r1, r2, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffb15 │ │ │ │ + stmdbcs sp, {r1, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - ldr r2, [r4, #513]! @ 0x201 │ │ │ │ + ldr r2, [r3, #513]! @ 0x201 │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ - ldmiblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdne pc, [r8], r5 │ │ │ │ andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andls r2, sp, r9, lsl r9 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - orrhi pc, lr, #64, 4 │ │ │ │ + orrhi pc, ip, #64, 4 │ │ │ │ movteq pc, #417 @ 0x1a1 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - stmdbcc r2, {r3, r9, pc}^ │ │ │ │ + stmdbcc r2, {r1, r2, r9, pc}^ │ │ │ │ vmla.i8 d2, d0, d5 │ │ │ │ - ldm pc, {r1, r3, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r3, r8, sl, pc}^ @ │ │ │ │ movweq pc, #12289 @ 0x3001 @ │ │ │ │ - bleq 0x37686c │ │ │ │ + bleq 0x37695c │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf9dcf7f8 │ │ │ │ - blt 0x1ef1444 │ │ │ │ + @ instruction: 0xf9d8f7f8 │ │ │ │ + blt 0x1df1534 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ andcs r0, r0, sl, lsl #6 │ │ │ │ stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a28359 │ │ │ │ - blcs 0x27416c │ │ │ │ + @ instruction: 0xf1a28357 │ │ │ │ + blcs 0x27425c │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ - bcs 0x201d7c │ │ │ │ - strbthi pc, [r8], #512 @ 0x200 @ │ │ │ │ + bcs 0x201e6c │ │ │ │ + strbthi pc, [r6], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffbef │ │ │ │ - movwcs fp, #27220 @ 0x6a54 │ │ │ │ + @ instruction: 0xf7fffbeb │ │ │ │ + movwcs fp, #27216 @ 0x6a50 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ stmib sp, {r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ andcs r9, r0, sp │ │ │ │ stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a281c4 │ │ │ │ - blcs 0x2741b8 │ │ │ │ - @ instruction: 0x81bdf200 │ │ │ │ - bcs 0x201dc8 │ │ │ │ - ldrhi pc, [r9, r0, lsl #4] │ │ │ │ + @ instruction: 0xf1a281c2 │ │ │ │ + blcs 0x2742a8 │ │ │ │ + @ instruction: 0x81bbf200 │ │ │ │ + bcs 0x201eb8 │ │ │ │ + ldrhi pc, [r7, r0, lsl #4] │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffbc9 │ │ │ │ - movwcs fp, #27182 @ 0x6a2e │ │ │ │ + @ instruction: 0xf7fffbc5 │ │ │ │ + movwcs fp, #27178 @ 0x6a2a │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ smlabbcs r0, r8, r0, r2 │ │ │ │ movweq lr, #43469 @ 0xa9cd │ │ │ │ - bcs 0x6fb4f4 │ │ │ │ + bcs 0x6fb5e4 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - orrhi pc, pc, r0, asr #4 │ │ │ │ + orrhi pc, sp, r0, asr #4 │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1153b68 │ │ │ │ + bcc 0x1153c50 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r4, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r2, r4, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x37694c │ │ │ │ + bleq 0x376a3c │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf96cf7f8 │ │ │ │ - blt 0x2f1524 │ │ │ │ + @ instruction: 0xf968f7f8 │ │ │ │ + blt 0x1f1614 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs r9, #4873 @ 0x1309 │ │ │ │ - movwls r2, #33024 @ 0x8100 │ │ │ │ - swpls r4, sl, [sl] @ │ │ │ │ - rsclt r9, r2, #12, 4 @ 0xc0000000 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - @ instruction: 0xf47f920b │ │ │ │ - stmdbge r8, {r2, r3, r5, r9, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - mcr2 7, 6, pc, cr10, cr6, {7} @ │ │ │ │ - stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - andcs r9, r1, #-1610612736 @ 0xa0000000 │ │ │ │ - andls r0, r8, #91 @ 0x5b │ │ │ │ - stmib sp, {r1, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf414230b │ │ │ │ - @ instruction: 0xf47f4370 │ │ │ │ - stmdbge r8, {r4, r9, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d6, d24 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ - mcr2 7, 5, pc, cr14, cr6, {7} @ │ │ │ │ - stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0x11f1584 │ │ │ │ - stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - andls r2, lr, r0, lsl #2 │ │ │ │ - blcs 0x6fb5b4 │ │ │ │ - eorsgt pc, ip, sp, asr #17 │ │ │ │ - stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ + rsclt r2, r2, #201326592 @ 0xc000000 │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + b 0x1497e60 │ │ │ │ + @ instruction: 0xf04f0343 │ │ │ │ + movwls r0, #49664 @ 0xc200 │ │ │ │ + movweq pc, #4175 @ 0x104f @ │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ + bge 0xa30844 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f69400 │ │ │ │ + @ instruction: 0xf7fffec3 │ │ │ │ + @ instruction: 0xf003b9e1 │ │ │ │ + movwls r0, #37647 @ 0x930f │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ + subseq r2, fp, r0, lsl #4 │ │ │ │ + movwls r9, #49674 @ 0xc20a │ │ │ │ + movwls r2, #33537 @ 0x8301 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + bge 0x33087c │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf7f69300 │ │ │ │ + @ instruction: 0xf7fffea7 │ │ │ │ + @ instruction: 0xf7f8b9c5 │ │ │ │ + @ instruction: 0xf7fffa3d │ │ │ │ + @ instruction: 0xf8d5b9c1 │ │ │ │ + andcs r3, r0, r8, lsl #1 │ │ │ │ + @ instruction: 0xf8cd2100 │ │ │ │ + blcs 0x72375c │ │ │ │ + stmib sp, {r0, r1, r2, r3, r9, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a3842c │ │ │ │ - bcs 0x273ec8 │ │ │ │ - teqphi r5, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x2022d8 │ │ │ │ - ldrthi pc, [r6], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf1a38428 │ │ │ │ + bcs 0x273fbc │ │ │ │ + teqphi r1, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x2023cc │ │ │ │ + ldrthi pc, [r2], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffa21 │ │ │ │ - movwcs fp, #27045 @ 0x69a5 │ │ │ │ + @ instruction: 0xf7fffa1b │ │ │ │ + movwcs fp, #27039 @ 0x699f │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ - smlabbcs r0, r8, r0, r3 │ │ │ │ - andcs r9, r0, lr │ │ │ │ - @ instruction: 0xf8cd2b19 │ │ │ │ - andls ip, sl, #60 @ 0x3c │ │ │ │ + andcs r3, r0, r8, lsl #1 │ │ │ │ + @ instruction: 0xf8cd2100 │ │ │ │ + blcs 0x7237a8 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r9, ip, pc}^ │ │ │ │ + vrhadd.s8 d16, d0, d8 │ │ │ │ + @ instruction: 0xf1a383f1 │ │ │ │ + bcs 0x274008 │ │ │ │ + mrshi pc, R11_fiq @ │ │ │ │ + blcs 0x202418 │ │ │ │ + strhi pc, [r9], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stceq 3, cr0, [sp, #-12] │ │ │ │ + movwcs r0, #11019 @ 0x2b0b │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffaa1 │ │ │ │ + movwcs fp, #27002 @ 0x697a │ │ │ │ + movwcs lr, #18422 @ 0x47f6 │ │ │ │ + @ instruction: 0xf7f8e7f4 │ │ │ │ + @ instruction: 0xf7fff9ed │ │ │ │ + andcs fp, r0, r1, ror r9 │ │ │ │ + blcs 0x6fbb44 │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + eorsgt pc, ip, sp, asr #17 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - mvnshi pc, #64, 4 │ │ │ │ + @ instruction: 0x83a6f240 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1153a54 │ │ │ │ + blcc 0x1153ae8 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r2, r3, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r1, r2, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x376a60 │ │ │ │ - andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + bleq 0x376ba4 │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xfea71618 │ │ │ │ - ldmdblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf9ccf7f8 │ │ │ │ + ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - @ instruction: 0xf9f2f7f8 │ │ │ │ - ldmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - andls r2, lr, r0, lsl #2 │ │ │ │ - blcs 0x6fb658 │ │ │ │ - eors pc, ip, sp, asr #17 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ + ldrdcs pc, [r8], r5 │ │ │ │ + mrsls r2, (UNDEF: 14) │ │ │ │ + bcs 0x6fbb94 │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + eorsgt pc, ip, sp, asr #17 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - @ instruction: 0x83a6f240 │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x11539fc │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r7, sl, pc}^ @ │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x376ab8 │ │ │ │ + orrhi pc, pc, #64, 4 │ │ │ │ + movteq pc, #418 @ 0x1a2 @ │ │ │ │ + vqdmulh.s d2, d0, d7 │ │ │ │ + bcc 0x1153a98 │ │ │ │ + vpmax.s8 d2, d0, d5 │ │ │ │ + ldm pc, {r2, r8, r9, sl, pc}^ @ │ │ │ │ + movweq pc, #12290 @ 0x3002 @ │ │ │ │ + bleq 0x376bf4 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf9cef7f8 │ │ │ │ - ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x14f17ac │ │ │ │ + stmdblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - andcs r0, r0, lr, lsl #28 │ │ │ │ - @ instruction: 0xf8cd2a19 │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a28390 │ │ │ │ - blcs 0x2743bc │ │ │ │ - adcshi pc, fp, r0, lsl #4 │ │ │ │ - bcs 0x201fcc │ │ │ │ - strhi pc, [r5, -r0, lsl #4] │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r8, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf99cf7f8 │ │ │ │ + stmdblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffa53 │ │ │ │ - movwcs fp, #26924 @ 0x692c │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fff99f │ │ │ │ - andcs fp, r0, #573440 @ 0x8c000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf998f7f8 │ │ │ │ - ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svccs 0x0070f414 │ │ │ │ - ldrbthi pc, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ - svceq 0x00ecf014 │ │ │ │ - ldmdbge r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x48231c │ │ │ │ - stmdbge lr, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq r3, fp, r9, lsl #15 │ │ │ │ - andeq r3, fp, pc, ror r7 │ │ │ │ - andeq r3, fp, fp, ror #14 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r2, fp, r5, lsr r9 │ │ │ │ - andeq r3, fp, r1, ror #14 │ │ │ │ + @ instruction: 0xf7fff995 │ │ │ │ + @ instruction: 0xf414b919 │ │ │ │ + @ instruction: 0xf0402f70 │ │ │ │ + @ instruction: 0xf0148475 │ │ │ │ + @ instruction: 0xf47f0fec │ │ │ │ + @ instruction: 0xf004a911 │ │ │ │ + blcc 0xf4450 │ │ │ │ + @ instruction: 0xf63f2b0f │ │ │ │ + andge sl, r1, #180224 @ 0x2c000 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq r3, fp, r5, ror r8 │ │ │ │ + andeq r3, fp, fp, ror #16 │ │ │ │ + andeq r3, fp, r7, asr r8 │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl sl │ │ │ │ + andeq r3, fp, sp, asr #16 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fff92b │ │ │ │ - stclvs 8, cr11, [fp, #-916]! @ 0xfffffc6c │ │ │ │ + @ instruction: 0xf7fff8b5 │ │ │ │ + stclvs 8, cr11, [fp, #-908]! @ 0xfffffc74 │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ - movwcs pc, #24209 @ 0x5e91 @ │ │ │ │ + movwcs pc, #24207 @ 0x5e8f @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - @ instruction: 0x4628b8db │ │ │ │ - stc2l 7, cr15, [r0], #972 @ 0x3cc │ │ │ │ - ldmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x4628b8d9 │ │ │ │ + ldc2l 7, cr15, [lr], {243} @ 0xf3 │ │ │ │ + ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffcab │ │ │ │ - stmdbge r8, {r0, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r2, #40, 12 @ 0x2800000 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - movwls r2, #37891 @ 0x9403 │ │ │ │ - strls r2, [sl], #-769 @ 0xfffffcff │ │ │ │ - @ instruction: 0xf7fd9308 │ │ │ │ - @ instruction: 0xf7ffffb7 │ │ │ │ - @ instruction: 0xf1b3b8c1 │ │ │ │ + @ instruction: 0xf7fffca9 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r6, r7, fp, ip, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7fd3408 │ │ │ │ + @ instruction: 0xf7ffffb5 │ │ │ │ + @ instruction: 0xf1b3b8bf │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ - vst2. {d26-d27}, [pc :256], r6 │ │ │ │ + vst2. {d26-d27}, [pc :256], r4 │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1bfbd8 │ │ │ │ - tstls r8, r2, lsl #6 │ │ │ │ + b 0x1c3cc4 │ │ │ │ + tstls r9, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, r4 │ │ │ │ - vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, sl, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009409 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf004428b │ │ │ │ + andls r0, r8, pc, lsl #8 │ │ │ │ + @ instruction: 0xf000940a │ │ │ │ vrshl.s8 d8, d17, d16 │ │ │ │ @ instruction: 0xf5b383d0 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b385af │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ @ instruction: 0xf5b385a1 │ │ │ │ @ instruction: 0xf47f6f70 │ │ │ │ - stmdbge r8, {r1, r4, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r4, r6, r7, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7ffffd1 │ │ │ │ - bcs 0x4a1a5c │ │ │ │ + @ instruction: 0xf7ffffcf │ │ │ │ + bcs 0x4a1b40 │ │ │ │ movwcs sp, #6411 @ 0x190b │ │ │ │ @ instruction: 0xf4134093 │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf0138309 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xf7f2ae72 │ │ │ │ - bcs 0x4b3180 │ │ │ │ + @ instruction: 0xf7f2ae74 │ │ │ │ + bcs 0x4b3094 │ │ │ │ strdcs sp, [r1, -fp] │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ svceq 0x00aaf412 │ │ │ │ - mcrge 4, 2, pc, cr2, cr15, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr4, cr15, {3} @ │ │ │ │ svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr12, cr15, {3} │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr14, cr15, {3} │ │ │ │ orrcs lr, r0, #62128128 @ 0x3b40000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sl, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - blcs 0xbc8a0 │ │ │ │ - ldmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + andls r3, r9, #50331648 @ 0x3000000 │ │ │ │ + blcs 0xd8994 │ │ │ │ + ldmge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ - ldmdalt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r4, #-980] @ 0xfffffc2c │ │ │ │ + ldmdalt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + eormi r2, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [fp], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #7995392 @ 0x7a0000 │ │ │ │ + andcs sl, r1, #120, 16 @ 0x780000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip], #980 @ 0x3d4 │ │ │ │ - ldmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [sl], #980 @ 0x3d4 │ │ │ │ + ldmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + eormi r2, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [fp], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - movwcs sl, #6240 @ 0x1860 │ │ │ │ + movwcs sl, #6238 @ 0x185e │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fffce1 │ │ │ │ - orrcs fp, r0, #32, 16 @ 0x200000 │ │ │ │ + @ instruction: 0xf7fffcdf │ │ │ │ + orrcs fp, r0, #1966080 @ 0x1e0000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ - andsmi r2, ip, r3, lsl #4 │ │ │ │ - @ instruction: 0xf000920a │ │ │ │ + andsmi r3, ip, r3, lsl #4 │ │ │ │ + @ instruction: 0xf000920b │ │ │ │ addsmi r8, ip, #-1879048181 @ 0x9000000b │ │ │ │ - stmdage r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - ldc2 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ - stmdalt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ + stmdalt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r8 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040110 │ │ │ │ - addmi r0, fp, #15 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-10 │ │ │ │ + vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ + addmi r3, fp, #3 │ │ │ │ + streq pc, [pc], #-4 @ 0xb3a44 │ │ │ │ + strls r9, [sl], #-8 │ │ │ │ ldrbthi pc, [r8], #-0 @ │ │ │ │ adcshi pc, pc, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ strhi pc, [r6], #0 │ │ │ │ svcvs 0x007cf5b3 │ │ │ │ ldrbthi pc, [r8], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdage r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbscc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xff16f7f4 │ │ │ │ - svclt 0x00d5f7fe │ │ │ │ + @ instruction: 0xff14f7f4 │ │ │ │ + svclt 0x00d3f7fe │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #872415235 @ 0x34000003 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x10d42ec │ │ │ │ + blcs 0x10d43d8 │ │ │ │ @ instruction: 0x83aaf000 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - svcge 0x00f5f47e │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vst1.8 {d9-d12}, [r4], r8 │ │ │ │ - movwcs r6, #576 @ 0x240 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - svcvs 0x0040f5b2 │ │ │ │ + svcge 0x00f3f47e │ │ │ │ + movwls r2, #45824 @ 0xb300 │ │ │ │ + vst2.8 {d9-d12}, [r4], ip │ │ │ │ + @ instruction: 0xf3c46340 │ │ │ │ + @ instruction: 0xf5b33203 │ │ │ │ + andls r6, r8, #64, 30 @ 0x100 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstls r9, ip, lsl #6 │ │ │ │ - movwmi lr, #43469 @ 0xa9cd │ │ │ │ - svcge 0x00e3f47e │ │ │ │ + strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + svcge 0x00e1f47e │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr2, cr4, {7} │ │ │ │ - svclt 0x00a5f7fe │ │ │ │ + mrc2 7, 2, pc, cr0, cr4, {7} │ │ │ │ + svclt 0x00a3f7fe │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ subsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r1, #50048 @ 0xc380 │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004930b │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - stmib sp, {r2, sl, lr}^ │ │ │ │ - @ instruction: 0xf7f43409 │ │ │ │ - @ instruction: 0xf7fefdbf │ │ │ │ - @ instruction: 0xf44fbf8c │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + vsubw.u8 q10, q2, d4 │ │ │ │ + movwls r1, #42112 @ 0xa480 │ │ │ │ + @ instruction: 0xf7f4940c │ │ │ │ + @ instruction: 0xf7fefdbd │ │ │ │ + @ instruction: 0xf44fbf8a │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91094293 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91084293 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-266 @ 0xfffffef6 │ │ │ │ + streq pc, [pc], #-4 @ 0xb3b30 │ │ │ │ + strls r9, [sl], #-264 @ 0xfffffef8 │ │ │ │ mvnhi pc, #0 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b382b5 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b38451 │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b38443 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r2, r3, r4, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r3, r4, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefe9b │ │ │ │ - @ instruction: 0xf44fbf5a │ │ │ │ + @ instruction: 0xf7fefe99 │ │ │ │ + @ instruction: 0xf44fbf58 │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1bfea0 │ │ │ │ - tstls r8, r2, lsl #6 │ │ │ │ + b 0x1c3f8c │ │ │ │ + tstls r9, r2, lsl #6 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, r4 │ │ │ │ - vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, sl, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009409 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf004428b │ │ │ │ + andls r0, r8, pc, lsl #8 │ │ │ │ + @ instruction: 0xf000940a │ │ │ │ addsmi r8, r3, #939524096 @ 0x38000000 │ │ │ │ movwhi pc, #4096 @ 0x1000 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r1, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d20, d29, #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefdf1 │ │ │ │ - orrcs fp, r0, #48, 30 @ 0xc0 │ │ │ │ + @ instruction: 0xf7fefdef │ │ │ │ + orrcs fp, r0, #46, 30 @ 0xb8 │ │ │ │ tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ vsubl.s8 q9, d30, d0 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf7ffaf5e │ │ │ │ - andcs fp, r1, #765952 @ 0xbb000 │ │ │ │ + @ instruction: 0xf7ffaf5c │ │ │ │ + andcs fp, r1, #188, 20 @ 0xbc000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - movwls r0, #37647 @ 0x930f │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ - movwmi lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 0, pc, cr14, cr12, {7} @ │ │ │ │ - svclt 0x0011f7fe │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + mcr2 7, 0, pc, cr12, cr12, {7} @ │ │ │ │ + svclt 0x000ff7fe │ │ │ │ @ instruction: 0xf67f2a0f │ │ │ │ movwcs sl, #7820 @ 0x1e8c │ │ │ │ @ instruction: 0xf4134093 │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf013818f │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [lr], -r7, lsr #25 │ │ │ │ + ldrbt sl, [lr], -r9, lsr #25 │ │ │ │ @ instruction: 0xf67f290f │ │ │ │ movwcs sl, #7804 @ 0x1e7c │ │ │ │ @ instruction: 0xf413408b │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf013817c │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xe66eac72 │ │ │ │ + @ instruction: 0xe66eac74 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ + andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - b 0x5d83a0 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + b 0x5d8490 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ addsmi r8, sl, #228, 2 @ 0x39 │ │ │ │ - svcge 0x0013f47e │ │ │ │ + svcge 0x0011f47e │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [r0], #-980 @ 0xfffffc2c │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr3, cr14, {7} │ │ │ │ + mrrc2 7, 15, pc, lr, cr5 @ │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr1, cr14, {7} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + eormi r2, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [fp], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b381cd │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - movwcs sl, #3828 @ 0xef4 │ │ │ │ + movwcs sl, #3826 @ 0xef2 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefc41 │ │ │ │ - andcs fp, r0, #180, 28 @ 0xb40 │ │ │ │ + @ instruction: 0xf7fefc3f │ │ │ │ + andcs fp, r0, #2848 @ 0xb20 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - movwls r0, #37647 @ 0x930f │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ - movwmi lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ - mcrlt 7, 5, pc, cr1, cr14, {7} @ │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr15, cr14, {7} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + eormi r2, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [fp], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - stmdbge r8, {r1, r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefcc1 │ │ │ │ - vmull.p8 , d20, d8 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r1, r8, #128, 6 │ │ │ │ - vmlal.u q8, d20, d2[5] │ │ │ │ - movwls r1, #49860 @ 0xc2c4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf53e930a │ │ │ │ - stmdbge r8, {r1, r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fefcbf │ │ │ │ + vmull.p8 , d20, d6 │ │ │ │ + vsubl.u8 , d20, d0 │ │ │ │ + rsceq r1, r6, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf53e9309 │ │ │ │ + stmdbge r8, {r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fefbc7 │ │ │ │ - @ instruction: 0xf44fbe70 │ │ │ │ + @ instruction: 0xf7fefbc5 │ │ │ │ + @ instruction: 0xf44fbe6e │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ addhi pc, r2, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ @ instruction: 0xf5b38293 │ │ │ │ @ instruction: 0xf47e7f40 │ │ │ │ - @ instruction: 0xf3c4ae90 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - @ instruction: 0xf0042300 │ │ │ │ - @ instruction: 0xf5b2010f │ │ │ │ - vqrdmlsh.s q11, q2, d0[0] │ │ │ │ - movwls r4, #50179 @ 0xc403 │ │ │ │ - stmib sp, {r0, r3, r8, ip, pc}^ │ │ │ │ - @ instruction: 0xf47e430a │ │ │ │ - stmdbge r8, {r1, r2, r3, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + movwcs sl, #3726 @ 0xe8e │ │ │ │ + movwls r9, #49931 @ 0xc30b │ │ │ │ + movtvs pc, #1028 @ 0x404 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf47e2409 │ │ │ │ + stmdbge r8, {r2, r3, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fefcd9 │ │ │ │ - stmdbge r8, {r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefcd7 │ │ │ │ + stmdbge r8, {r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d16, d13, #64 │ │ │ │ vsubl.u8 q8, d4, d10 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ movwls r1, #46020 @ 0xb3c4 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - mrrc2 7, 15, pc, sl, cr4 @ │ │ │ │ - mcrlt 7, 1, pc, cr7, cr14, {7} @ │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ + movwls r0, #37647 @ 0x930f │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + strne pc, [r0], #964 @ 0x3c4 │ │ │ │ + strls r9, [ip], #-778 @ 0xfffffcf6 │ │ │ │ + mrrc2 7, 15, pc, r8, cr4 @ │ │ │ │ + mcrlt 7, 1, pc, cr5, cr14, {7} @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0049108 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - tstls sl, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009409 │ │ │ │ + addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + vaddw.u8 , q2, d9 │ │ │ │ + @ instruction: 0xf0043103 │ │ │ │ + tstls r8, pc, lsl #8 │ │ │ │ + @ instruction: 0xf000940a │ │ │ │ vhsub.s8 q4, q8, │ │ │ │ @ instruction: 0xf5b380f8 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b382bf │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b382b1 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmlal.s q11, d16, d1[5] │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefd3b │ │ │ │ - @ instruction: 0xf44fbdfa │ │ │ │ + @ instruction: 0xf7fefd39 │ │ │ │ + @ instruction: 0xf44fbdf8 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91094293 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91084293 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-266 @ 0xfffffef6 │ │ │ │ + streq pc, [pc], #-4 @ 0xb3e54 │ │ │ │ + strls r9, [sl], #-264 @ 0xfffffef8 │ │ │ │ cmnphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], r2 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - mcrge 4, 0, pc, cr15, cr14, {3} @ │ │ │ │ + mcrge 4, 0, pc, cr13, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ - stcllt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ + stc2 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ + stcllt 7, cr15, [fp, #1016] @ 0x3f8 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf804f7a1 │ │ │ │ + @ instruction: 0xff8ef7a0 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr13, cr14, {7} │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ andcs sl, r1, #3968 @ 0xf80 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrrcge 4, 7, pc, r9, cr15 @ │ │ │ │ - bcs 0x4ad294 │ │ │ │ + bcs 0x4ad380 │ │ │ │ stcge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ - blx 0xfc1e4 │ │ │ │ + blx 0xfc2d0 │ │ │ │ pldw [r2], #-514 @ 0xfffffdfe │ │ │ │ @ instruction: 0xf47f0faa │ │ │ │ - @ instruction: 0xf012ac75 │ │ │ │ + @ instruction: 0xf012ac76 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - ldr sl, [lr, #-3183] @ 0xfffff391 │ │ │ │ + ldr sl, [lr, #-3184] @ 0xfffff390 │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ andcs sl, r1, #28, 26 @ 0x700 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ addshi pc, r7, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [fp], {127} @ 0x7f │ │ │ │ - blcs 0x4ad250 │ │ │ │ + stcge 4, cr15, [lr], {127} @ 0x7f │ │ │ │ + blcs 0x4ad33c │ │ │ │ stcge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - blx 0x13c628 │ │ │ │ + blx 0x13c714 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf0138089 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [ip], #3027 @ 0xbd3 │ │ │ │ + ldrbt sl, [ip], #3031 @ 0xbd7 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2924 @ 0xb6c │ │ │ │ - blt 0xfff31e44 │ │ │ │ + movwcs fp, #2926 @ 0xb6e │ │ │ │ + blt 0xfffb1f30 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf44fbb1b │ │ │ │ + @ instruction: 0xf44fbb1d │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ bichi pc, r0, r0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fada0 │ │ │ │ + @ instruction: 0xf44fad9e │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf00443a3 │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - ldcge 4, cr15, [r3, #504] @ 0x1f8 │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + ldcge 4, cr15, [r1, #504] @ 0x1f8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xef1e66 │ │ │ │ - ldcllt 7, cr15, [r5, #-1016] @ 0xfffffc08 │ │ │ │ + blx 0xe71f52 │ │ │ │ + ldcllt 7, cr15, [r3, #-1016] @ 0xfffffc08 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - ldc2l 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ - stcllt 7, cr15, [sp, #-1016] @ 0xfffffc08 │ │ │ │ + stc2l 7, cr15, [lr, #-980]! @ 0xfffffc2c │ │ │ │ + stcllt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [r7, #-504]! @ 0xfffffe08 │ │ │ │ + ldclge 4, cr15, [r5, #-504]! @ 0xfffffe08 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x43a39208 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47e9209 │ │ │ │ - stmdbge r8, {r1, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0x43a39209 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47e9208 │ │ │ │ + stmdbge r8, {r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fef8dd │ │ │ │ - @ instruction: 0xf44fbd2c │ │ │ │ + @ instruction: 0xf7fef8db │ │ │ │ + @ instruction: 0xf44fbd2a │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ addmi r0, fp, #16, 2 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r1, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefc59 │ │ │ │ - @ instruction: 0xf44fbd18 │ │ │ │ + @ instruction: 0xf7fefc57 │ │ │ │ + @ instruction: 0xf44fbd16 │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ mvnhi pc, r0 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r1, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d22, d1, #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefc41 │ │ │ │ - movwcs fp, #3328 @ 0xd00 │ │ │ │ - bllt 0x1eb1f3c │ │ │ │ + @ instruction: 0xf7fefc3f │ │ │ │ + movwcs fp, #3326 @ 0xcfe │ │ │ │ + bllt 0x1f72028 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #6989 @ 0x1b4d │ │ │ │ + movwcs fp, #6993 @ 0x1b51 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ - ldcllt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [r4, #-980] @ 0xfffffc2c │ │ │ │ + ldcllt 7, cr15, [r1], #1016 @ 0x3f8 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefd0f │ │ │ │ - vqdmulh.s , q10, d0[7] │ │ │ │ - stmdbge r8, {r0, r1, r9, lr} │ │ │ │ - strtmi r9, [r8], -r8, lsl #4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ + @ instruction: 0xf7fefd0d │ │ │ │ + vqdmulh.s , q10, d2[6] │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + strtmi r9, [r8], -sl, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r2, [sl], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf99af7f5 │ │ │ │ - ldcllt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ + strls r3, [fp], #-1027 @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf998f7f5 │ │ │ │ + ldcllt 7, cr15, [r7], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf44fbb7c │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ addmi r0, fp, #16, 2 │ │ │ │ cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r2, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vsubl.s8 q8, d16, d9 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefc03 │ │ │ │ - stmdbge r8, {r1, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefc01 │ │ │ │ + stmdbge r8, {r6, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - ldc2l 7, cr15, [lr], {245} @ 0xf5 │ │ │ │ - ldclt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ + ldc2l 7, cr15, [ip], {245} @ 0xf5 │ │ │ │ + ldclt 7, cr15, [r9], #1016 @ 0x3f8 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - stclge 4, cr15, [r5], #504 @ 0x1f8 │ │ │ │ + stclge 4, cr15, [r3], #504 @ 0x1f8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ addcs pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xff9f1fc2 │ │ │ │ - stclt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ + blx 0xff9720ae │ │ │ │ + stclt 7, cr15, [r1], #1016 @ 0x3f8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - andls r4, fp, #201326592 @ 0xc000000 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs r9, #777 @ 0x309 │ │ │ │ - movwls r9, #33802 @ 0x840a │ │ │ │ - blx 0xfe2f2006 │ │ │ │ - ldclt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vmlal.u , d20, d3[4] │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + movwcs r2, #778 @ 0x30a │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + blx 0xfe2720f2 │ │ │ │ + ldclt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf7ffad36 │ │ │ │ - stmdbge r8, {r0, r2, r5, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r5, fp, ip, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - movwls r2, #38017 @ 0x9481 │ │ │ │ - @ instruction: 0xf7f4940b │ │ │ │ - @ instruction: 0xf7fef8cb │ │ │ │ - stmdbge r8, {r2, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + vsubl.u8 q9, d20, d1 │ │ │ │ + andls r4, fp, #201326592 @ 0xc000000 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + @ instruction: 0xf0043303 │ │ │ │ + movwls r0, #33807 @ 0x840f │ │ │ │ + @ instruction: 0xf7f4940a │ │ │ │ + @ instruction: 0xf7fef8c9 │ │ │ │ + stmdbge r8, {r1, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d17, d29, #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb33 │ │ │ │ - stmdbge r8, {r1, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb31 │ │ │ │ + stmdbge r8, {r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d19, d13, #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb29 │ │ │ │ - stmdbge r8, {r3, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb27 │ │ │ │ + stmdbge r8, {r1, r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb1f │ │ │ │ - stmdbge r8, {r1, r2, r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb1d │ │ │ │ + stmdbge r8, {r2, r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb15 │ │ │ │ - stmdbge r8, {r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb13 │ │ │ │ + stmdbge r8, {r1, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb0b │ │ │ │ - stmdbge r8, {r1, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb09 │ │ │ │ + stmdbge r8, {r3, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb01 │ │ │ │ - stmdbge r8, {r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefaff │ │ │ │ + stmdbge r8, {r1, r2, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefaf7 │ │ │ │ - stmdbge r8, {r1, r2, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefaf5 │ │ │ │ + stmdbge r8, {r2, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefaed │ │ │ │ - @ instruction: 0xf64fbc2c │ │ │ │ + @ instruction: 0xf7fefaeb │ │ │ │ + @ instruction: 0xf64fbc2a │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ andcs r0, lr, #1006632961 @ 0x3c000001 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - mrrcge 4, 7, pc, r9, cr14 @ │ │ │ │ + mrrcge 4, 7, pc, r7, cr14 @ │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbhi pc, [r3, #-1]! @ │ │ │ │ - cdp2 2, 12, cr15, cr2, cr6, {0} │ │ │ │ + ldrbhi pc, [r6, #-1]! @ │ │ │ │ + @ instruction: 0xff4cf206 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0049508 │ │ │ │ - strls r0, [sl, #-1295] @ 0xfffffaf1 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [fp], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xffe8f7f3 │ │ │ │ - bllt 0x32138 │ │ │ │ + streq pc, [pc], #-4 @ 0xb4220 │ │ │ │ + strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xffe6f7f3 │ │ │ │ + bllt 0xfffb2224 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ subvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0049508 │ │ │ │ - strls r0, [sl, #-1295] @ 0xfffffaf1 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [fp], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xffcef7f3 │ │ │ │ - bllt 0xff9b216c │ │ │ │ + streq pc, [pc], #-4 @ 0xb4254 │ │ │ │ + strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xffccf7f3 │ │ │ │ + bllt 0xff932258 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ adcspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0049508 │ │ │ │ - strls r0, [sl, #-1295] @ 0xfffffaf1 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [fp], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xffb4f7f3 │ │ │ │ - bllt 0xff3321a0 │ │ │ │ + streq pc, [pc], #-4 @ 0xb4288 │ │ │ │ + strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xffb2f7f3 │ │ │ │ + bllt 0xff2b228c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ rsbspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0049508 │ │ │ │ - strls r0, [sl, #-1295] @ 0xfffffaf1 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [fp], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xff9af7f3 │ │ │ │ - bllt 0xfecb21d4 │ │ │ │ + streq pc, [pc], #-4 @ 0xb42bc │ │ │ │ + strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xff98f7f3 │ │ │ │ + bllt 0xfec322c0 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x43a39208 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47e9209 │ │ │ │ - stmdbge r8, {r1, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0x43a39209 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47e9208 │ │ │ │ + stmdbge r8, {r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9c5 │ │ │ │ - @ instruction: 0xf44fbb9c │ │ │ │ + @ instruction: 0xf7fef9c3 │ │ │ │ + @ instruction: 0xf44fbb9a │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf00443a3 │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - blge 0xff2b1414 │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + blge 0xff231500 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r0], {245} @ 0xf5 │ │ │ │ - bllt 0xfe332220 │ │ │ │ + ldc2l 7, cr15, [lr], #-980 @ 0xfffffc2c │ │ │ │ + bllt 0xfe2b230c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcc pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xff0f2208 │ │ │ │ - bllt 0x20b2234 │ │ │ │ + blx 0xff0722f4 │ │ │ │ + bllt 0x2032320 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorsne pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfee7221c │ │ │ │ - bllt 0x1e32248 │ │ │ │ + blx 0xfedf2308 │ │ │ │ + bllt 0x1db2334 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcscc pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfebf2230 │ │ │ │ - bllt 0x1bb225c │ │ │ │ + blx 0xfeb7231c │ │ │ │ + bllt 0x1b32348 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eormi pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe972244 │ │ │ │ - bllt 0x1932270 │ │ │ │ + blx 0xfe8f2330 │ │ │ │ + bllt 0x18b235c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe6f2258 │ │ │ │ - bllt 0x16b2284 │ │ │ │ + blx 0xfe672344 │ │ │ │ + bllt 0x1632370 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorsvs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe47226c │ │ │ │ - bllt 0x1432298 │ │ │ │ + blx 0xfe3f2358 │ │ │ │ + bllt 0x13b2384 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ addne pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe1f2280 │ │ │ │ - bllt 0x11b22ac │ │ │ │ + blx 0xfe17236c │ │ │ │ + bllt 0x1132398 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorsvc pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1f72294 │ │ │ │ - bllt 0xf322c0 │ │ │ │ + blx 0x1ef2380 │ │ │ │ + bllt 0xeb23ac │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorpl pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1cf22a8 │ │ │ │ - bllt 0xcb22d4 │ │ │ │ + blx 0x1c72394 │ │ │ │ + bllt 0xc323c0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcsne pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1a722bc │ │ │ │ - bllt 0xa322e8 │ │ │ │ + blx 0x19f23a8 │ │ │ │ + bllt 0x9b23d4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcs pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x17f22d0 │ │ │ │ - bllt 0x7b22fc │ │ │ │ + blx 0x17723bc │ │ │ │ + bllt 0x7323e8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbspl pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x15722e4 │ │ │ │ - bllt 0x532310 │ │ │ │ + blx 0x14f23d0 │ │ │ │ + bllt 0x4b23fc │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcpl pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x12f22f8 │ │ │ │ - bllt 0x2b2324 │ │ │ │ + blx 0x12723e4 │ │ │ │ + bllt 0x232410 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x107230c │ │ │ │ - blt 0x32338 │ │ │ │ + blx 0xff23f8 │ │ │ │ + blt 0xfffb2424 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorseq pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xdf2320 │ │ │ │ - blt 0xffdb234c │ │ │ │ + blx 0xd7240c │ │ │ │ + blt 0xffd32438 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcseq pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xb72334 │ │ │ │ - blt 0xffb32360 │ │ │ │ + blx 0xaf2420 │ │ │ │ + blt 0xffab244c │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x1b8f70 │ │ │ │ + b 0x1b905c │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ suble r7, r1, r0, lsl #31 │ │ │ │ adchi pc, lr, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ addcs r8, r0, #241 @ 0xf1 │ │ │ │ rsbeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ @@ -167952,1261 +168011,1264 @@ │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ @ instruction: 0x81a8f200 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ bicshi pc, r3, r0 │ │ │ │ subhi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vmlal.u q12, d4, d0[4] │ │ │ │ - bcs 0x138cb4 │ │ │ │ + bcs 0x138da0 │ │ │ │ addshi pc, r7, #0 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x114e88 │ │ │ │ + bcs 0x114f74 │ │ │ │ sbchi pc, sl, #0 │ │ │ │ - movweq pc, #1044 @ 0x414 @ │ │ │ │ - rsbhi pc, r4, r1, asr #32 │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + rsbhi pc, sl, r1, asr #32 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #12, 6 @ 0x30000000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs lr, #39373 @ 0x99cd │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ rsbsmi pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - @ instruction: 0xf47e930b │ │ │ │ - stmdbge r8, {r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf47e9308 │ │ │ │ + stmdbge r8, {r1, r2, r3, r4, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefcfd │ │ │ │ - movwcs fp, #2721 @ 0xaa1 │ │ │ │ - stmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fefcfb │ │ │ │ + movwcs fp, #2719 @ 0xa9f │ │ │ │ + stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ vhadd.s8 d13, d0, d18 │ │ │ │ - blcs 0xd5030 │ │ │ │ + blcs 0xd511c │ │ │ │ orrshi pc, sp, #0 │ │ │ │ rsceq r0, r2, #1622016 @ 0x18c000 │ │ │ │ - cmpphi pc, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r5, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ - blcs 0x243024 │ │ │ │ - cmpphi r3, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + blcs 0x243110 │ │ │ │ + cmpphi r9, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq fp, sp, sl │ │ │ │ - andeq r5, fp, r3, ror #22 │ │ │ │ - ldrdeq r4, [fp], -pc @ │ │ │ │ - muleq fp, fp, fp │ │ │ │ - andeq r5, fp, pc, asr sl │ │ │ │ - andeq r5, fp, sp, lsr #12 │ │ │ │ - andeq r5, fp, r1, ror #11 │ │ │ │ + muleq fp, r5, fp │ │ │ │ + andeq r5, fp, fp, asr ip │ │ │ │ + andeq r4, fp, fp, asr #3 │ │ │ │ + muleq fp, r3, ip │ │ │ │ + andeq r5, fp, r7, asr fp │ │ │ │ + andeq r5, fp, r5, lsr #14 │ │ │ │ + ldrdeq r5, [fp], -r9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svceq 0x0080f414 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920d │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - andls r1, fp, #196, 6 @ 0x10000003 │ │ │ │ - svclt 0x0008930c │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + vmlal.u , d20, d0[1] │ │ │ │ + andls r3, ip, #201326592 @ 0xc000000 │ │ │ │ + svclt 0x00089309 │ │ │ │ adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ vrecps.f32 d27, d6, d8 │ │ │ │ @ instruction: 0xf04f4299 │ │ │ │ svclt 0x000c0401 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movwls r9, #33792 @ 0x8400 │ │ │ │ - ldc2 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ - blt 0x1472494 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r8, lsl #18 │ │ │ │ - andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ - rsclt r0, r5, #1342177280 @ 0x50000000 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - strls r4, [fp, #-1027] @ 0xfffffbfd │ │ │ │ + ldc2 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ + blt 0x13f2580 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ + andls r0, ip, #82 @ 0x52 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + movwls fp, #33509 @ 0x82e5 │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f59409 │ │ │ │ - @ instruction: 0xf7feff15 │ │ │ │ - movwcs fp, #2611 @ 0xa33 │ │ │ │ - ldmlt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7feff13 │ │ │ │ + movwcs fp, #2609 @ 0xa31 │ │ │ │ + ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #417792 @ 0x66000 │ │ │ │ + addcs sl, r0, #100, 20 @ 0x64000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ rschi pc, r5, #0 │ │ │ │ - ldrhi pc, [r5, #-512] @ 0xfffffe00 │ │ │ │ + ldrhi pc, [r9, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :256], r2 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :256], r6 │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r0, #-0]! @ │ │ │ │ - ldrbhi pc, [r1, #576] @ 0x240 @ │ │ │ │ + ldrbhi pc, [r4, #-0]! @ │ │ │ │ + ldrbhi pc, [r6, #576] @ 0x240 @ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmax.s8 d8, d16, d10 │ │ │ │ - subcs r8, r0, #238026752 @ 0xe300000 │ │ │ │ + vmin.s8 d8, d16, d0 │ │ │ │ + subcs r8, r0, #244318208 @ 0xe900000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - rsbcs r8, r0, #68, 14 @ 0x1100000 │ │ │ │ + rsbcs r8, r0, #19398656 @ 0x1280000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #21757952 @ 0x14c0000 │ │ │ │ + eorcs r8, r0, #23330816 @ 0x1640000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0x4621aa32 │ │ │ │ + @ instruction: 0x4621aa30 │ │ │ │ @ instruction: 0xf7f2a808 │ │ │ │ - @ instruction: 0xf8d5fb75 │ │ │ │ + @ instruction: 0xf8d5faff │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0x1a7253c │ │ │ │ - stmiblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ + blx 0x19f2628 │ │ │ │ + stmiblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ movwls r4, #41731 @ 0xa303 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - @ instruction: 0xf004930d │ │ │ │ - movwls r0, #45839 @ 0xb30f │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf3c43b01 │ │ │ │ - andls r5, r9, #0, 24 │ │ │ │ + andls r5, fp, #0, 24 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ vqdmulh.s d2, d0, d6 │ │ │ │ ldm pc, {r0, r1, r2, r3, r4, r5, r6, r9, pc}^ @ │ │ │ │ rsbseq pc, r0, #19 │ │ │ │ mvnseq r0, sl, lsl #5 │ │ │ │ eorseq r0, r1, r6, asr #32 │ │ │ │ andeq r0, r7, ip, lsl r0 │ │ │ │ - adcsvc pc, r1, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ + movtvc pc, #54854 @ 0xd646 @ │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcf7 │ │ │ │ - vmul.i8 d27, d22, d19 │ │ │ │ + @ instruction: 0xf7fefcf5 │ │ │ │ + vmul.i8 d27, d22, d17 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ vhsub.s8 d16, d6, d10 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - stc2l 7, cr15, [r2], #980 @ 0x3d4 │ │ │ │ - ldmiblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r0], #980 @ 0x3d4 │ │ │ │ + ldmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ adcseq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movtne pc, #4678 @ 0x1246 @ │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefccd │ │ │ │ - vst2.32 {d11,d13}, [r4], r9 │ │ │ │ + @ instruction: 0xf7fefccb │ │ │ │ + vst2.32 {d11,d13}, [r4], r7 │ │ │ │ @ instruction: 0xf644247f │ │ │ │ vmov.i64 d22, #0x0000000000ff00ff │ │ │ │ @ instruction: 0xf5b40e05 │ │ │ │ svclt 0x00142f5d │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ svclt 0x0008459c │ │ │ │ @ instruction: 0xf7f54672 │ │ │ │ - @ instruction: 0xf7fefcb3 │ │ │ │ - vmul.f , q2, d3[7] │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - mrsls r5, (UNDEF: 57) │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - movwls r1, #33089 @ 0x8141 │ │ │ │ - tstls sp, r7, lsr #4 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf004910c │ │ │ │ - tstls fp, pc, lsl #2 │ │ │ │ - bcs 0x4a96d8 │ │ │ │ + @ instruction: 0xf7fefcb1 │ │ │ │ + @ instruction: 0xf004b96d │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + stmib sp, {r0, r6, r8, ip}^ │ │ │ │ + tstls sp, fp, lsl #6 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r0, r1, r2, r5, r9}^ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r5, #33536 @ 0x8300 │ │ │ │ + bcs 0x4a97c4 │ │ │ │ vst4.8 {d13-d16}, [r4 :128], r7 │ │ │ │ @ instruction: 0xf5b4247f │ │ │ │ svclt 0x00142f5d │ │ │ │ strcs r2, [r2], #-1025 @ 0xfffffbff │ │ │ │ vcge.s8 d27, d6, d11 │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ movwcs r0, #522 @ 0x20a │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefd3f │ │ │ │ - vmla.i8 , q3, │ │ │ │ + @ instruction: 0xf7fefd3d │ │ │ │ + vmla.i8 , q3, │ │ │ │ vaddw.s8 , q8, d25 │ │ │ │ vrhadd.s8 d16, d6, d10 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - blcs 0xb4ee8 │ │ │ │ + blcs 0xb4fd4 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefd2b │ │ │ │ - blcs 0xe2b9c │ │ │ │ - stclge 4, cr15, [r6], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf7fefd29 │ │ │ │ + blcs 0xe2c80 │ │ │ │ + stclge 4, cr15, [r7], {126} @ 0x7e │ │ │ │ @ instruction: 0xf6442401 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ ldrb r0, [sl, r5, lsl #4] │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ addsmi sp, r3, #95 @ 0x5f │ │ │ │ msrhi SPSR_sc, r0 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - ldmdbge r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x196248 │ │ │ │ - strbthi pc, [pc], r0 @ │ │ │ │ + bcs 0x19634c │ │ │ │ + ldrbthi pc, [r5], r0 @ │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - eoreq r8, r6, #248, 12 @ 0xf800000 │ │ │ │ - ldrhi pc, [r9, -r0, lsl #2] │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + eoreq r8, r6, #266338304 @ 0xfe00000 │ │ │ │ + ldrhi pc, [pc, -r0, lsl #2] │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + movwls r0, #33295 @ 0x820f │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - movwls r0, #45583 @ 0xb20f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r2, r5, r6, r7, r9}^ │ │ │ │ - @ instruction: 0xf53e2309 │ │ │ │ - stmdbge r8, {r3, r4, r5, r8, fp, sp, pc} │ │ │ │ + rsceq r9, r4, #-1879048192 @ 0x90000000 │ │ │ │ + @ instruction: 0xf53e930b │ │ │ │ + stmdbge r8, {r1, r2, r4, r5, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fef92d │ │ │ │ - @ instruction: 0xf3c4b8fa │ │ │ │ + @ instruction: 0xf7fef92b │ │ │ │ + @ instruction: 0xf004b8f8 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d11 │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ - andls r5, sl, #0, 6 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - eoreq r9, r2, #-1342177280 @ 0xb0000000 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + andls r5, sp, #0, 6 │ │ │ │ + movwls r0, #33314 @ 0x8222 │ │ │ │ strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcd3 │ │ │ │ - vtst.8 , q11, │ │ │ │ + @ instruction: 0xf7fefcd1 │ │ │ │ + vtst.8 , q11, │ │ │ │ vsra.s64 d16, d21, #64 │ │ │ │ vrhadd.s8 d16, d6, d10 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ - blcs 0xb4fc0 │ │ │ │ + blcs 0xb50ac │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcbf │ │ │ │ - vmul.i , q10, d1[1] │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - movwls r5, #44032 @ 0xac00 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - eorgt pc, r0, sp, asr #17 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ + @ instruction: 0xf7fefcbd │ │ │ │ + @ instruction: 0xf004b8c3 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + stmib sp, {sl, fp, ip, lr}^ │ │ │ │ + @ instruction: 0xf8cd230b │ │ │ │ + vaddl.u8 q14, d4, d16 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ movwls r1, #54081 @ 0xd341 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf004930c │ │ │ │ - movwls r0, #45839 @ 0xb30f │ │ │ │ movweq pc, #1044 @ 0x414 @ │ │ │ │ vand d29, d6, d3 │ │ │ │ vmov.i64 d16, #0x00000000ff0000ff │ │ │ │ vceq.f32 d16, d6, d10 │ │ │ │ vsubl.s8 q8, d16, d29 │ │ │ │ strcs r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrbtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefc95 │ │ │ │ - @ instruction: 0xf646b89b │ │ │ │ - vrshr.s64 d23, d17, #64 │ │ │ │ + @ instruction: 0xf7fefc93 │ │ │ │ + vtst.8 d27, d23, d9 │ │ │ │ + vsubl.s8 q8, d0, d1 │ │ │ │ @ instruction: 0xf646020a │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ + vqdmlal.s , d0, d1[3] │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - stc2 7, cr15, [r0], {245} @ 0xf5 │ │ │ │ - stmlt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [lr], #-980 @ 0xfffffc2c │ │ │ │ + stmlt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - ldmge r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x19524c │ │ │ │ - addshi pc, lr, #0 │ │ │ │ + bcs 0x195348 │ │ │ │ + adchi pc, r2, #0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - @ instruction: 0x462182b9 │ │ │ │ + @ instruction: 0x462182bd │ │ │ │ @ instruction: 0xf7f2a808 │ │ │ │ - eoreq pc, r3, #3588096 @ 0x36c000 │ │ │ │ - teqphi r3, #0, 2 @ p-variant is OBSOLETE │ │ │ │ + eoreq pc, r3, #1622016 @ 0x18c000 │ │ │ │ + teqphi r7, #0, 2 @ p-variant is OBSOLETE │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefac3 │ │ │ │ - vmul.i , q2, d3[5] │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r5, sl, #0, 24 │ │ │ │ + @ instruction: 0xf7fefac1 │ │ │ │ + @ instruction: 0xf004b865 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r5, fp, #0, 24 │ │ │ │ vsubl.u8 q8, d4, d17 │ │ │ │ - @ instruction: 0xf8cd4203 │ │ │ │ - andls ip, r9, #32 │ │ │ │ + @ instruction: 0xf8cd2203 │ │ │ │ + andls ip, ip, #32 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strle r9, [ip], #-523 @ 0xfffffdf5 │ │ │ │ + strle r9, [ip], #-525 @ 0xfffffdf3 │ │ │ │ strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefc3f │ │ │ │ - vst2.16 {d11-d12}, [r4], r5 │ │ │ │ + @ instruction: 0xf7fefc3d │ │ │ │ + vst2.16 {d11-d12}, [r4], r3 │ │ │ │ stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, sl, sp} │ │ │ │ svccs 0x005df5b4 │ │ │ │ ldrtvs pc, [r5], #-1604 @ 0xfffff9bc @ │ │ │ │ streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf1bc4628 │ │ │ │ svclt 0x00080f00 │ │ │ │ @ instruction: 0xf7f54622 │ │ │ │ - @ instruction: 0xf7fefc25 │ │ │ │ - strtmi fp, [r1], -fp, lsr #16 │ │ │ │ + @ instruction: 0xf7fefc23 │ │ │ │ + strtmi fp, [r1], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f2a808 │ │ │ │ - vst2. {d31,d33}, [pc], r7 │ │ │ │ + vst2.16 {d31,d33}, [pc]! │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d00e │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a856 │ │ │ │ + @ instruction: 0xf8d5a854 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf88ef7f7 │ │ │ │ - ldmdalt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf88cf7f7 │ │ │ │ + ldmdalt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf85af7fc │ │ │ │ - stmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf858f7fc │ │ │ │ + stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9a8f7f2 │ │ │ │ + @ instruction: 0xf92ef7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004023 │ │ │ │ @ instruction: 0xf5b3809c │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a836 │ │ │ │ + @ instruction: 0xf8d5a834 │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf86ef7f7 │ │ │ │ - svclt 0x00f2f7fd │ │ │ │ + @ instruction: 0xf86cf7f7 │ │ │ │ + svclt 0x00f0f7fd │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f29207 │ │ │ │ - vst2.32 {d31,d33}, [pc]! │ │ │ │ + vst2.8 {d31,d33}, [pc :64], r3 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - bls 0x2a89a4 │ │ │ │ + bls 0x2a8a90 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf854f7f7 │ │ │ │ - svclt 0x00d8f7fd │ │ │ │ + @ instruction: 0xf852f7f7 │ │ │ │ + svclt 0x00d6f7fd │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf962f7f7 │ │ │ │ - svclt 0x00d3f7fd │ │ │ │ + @ instruction: 0xf960f7f7 │ │ │ │ + svclt 0x00d1f7fd │ │ │ │ eorseq pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0x03adf246 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfb01 │ │ │ │ - @ instruction: 0xf3c4bfbd │ │ │ │ - blcs 0x1396c8 │ │ │ │ - blcs 0x1a8a3c │ │ │ │ - ldrhi pc, [r9, #-0] │ │ │ │ + @ instruction: 0xf7fdfaff │ │ │ │ + @ instruction: 0xf3c4bfbb │ │ │ │ + blcs 0x1397b4 │ │ │ │ + blcs 0x1a8b28 │ │ │ │ + ldrhi pc, [pc, #-0] @ 0xb4ab8 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - eoreq r8, r2, #146800640 @ 0x8c00000 │ │ │ │ - ldrhi pc, [r0, #-256]! @ 0xffffff00 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + eoreq r8, r2, #171966464 @ 0xa400000 │ │ │ │ + ldrhi pc, [r6, #-256]! @ 0xffffff00 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + movwls r0, #33295 @ 0x820f │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - movwls r0, #45583 @ 0xb20f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ + movwls r9, #45577 @ 0xb209 │ │ │ │ @ instruction: 0xf53d02e3 │ │ │ │ - stmdbge r8, {r1, r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdf981 │ │ │ │ - qadd8mi fp, r1, ip │ │ │ │ + @ instruction: 0xf7fdf97f │ │ │ │ + qadd8mi fp, r1, sl │ │ │ │ @ instruction: 0xf7f2a808 │ │ │ │ - rsceq pc, r6, #1851392 @ 0x1c4000 │ │ │ │ - svcge 0x00cdf57d │ │ │ │ + rsceq pc, r6, #16187392 @ 0xf70000 │ │ │ │ + svcge 0x00cbf57d │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xffa6f7f6 │ │ │ │ - svclt 0x008ef7fd │ │ │ │ + @ instruction: 0xffa4f7f6 │ │ │ │ + svclt 0x008cf7fd │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - svcge 0x00c3f47d │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + svcge 0x00c1f47d │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + smlalbtne pc, r1, r4, r3 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwls r2, #49408 @ 0xc100 │ │ │ │ - vaddw.u8 , q2, d10 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - andls r1, r9, #1073741840 @ 0x40000010 │ │ │ │ - @ instruction: 0xf004910d │ │ │ │ - movwls r0, #33039 @ 0x810f │ │ │ │ + tstls sp, fp, lsl #6 │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + movwls r1, #41412 @ 0xa1c4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + mrsls r5, LR_mon │ │ │ │ ldreq pc, [lr], #1044 @ 0x414 │ │ │ │ - @ instruction: 0xf000910b │ │ │ │ - @ instruction: 0xf5b48501 │ │ │ │ + @ instruction: 0xf0009308 │ │ │ │ + @ instruction: 0xf5b48507 │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - strcs sl, [r1], #-4010 @ 0xfffff056 │ │ │ │ + strcs sl, [r1], #-4008 @ 0xfffff058 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfb15 │ │ │ │ - stmdbge r8, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfb13 │ │ │ │ + stmdbge r8, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdffef │ │ │ │ - strcs fp, [r1], #-3936 @ 0xfffff0a0 │ │ │ │ + @ instruction: 0xf7fdffed │ │ │ │ + strcs fp, [r1], #-3934 @ 0xfffff0a2 │ │ │ │ stmdbge r8, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfe672a64 │ │ │ │ - svclt 0x0052f7fd │ │ │ │ + blx 0xfe5f2b50 │ │ │ │ + svclt 0x0050f7fd │ │ │ │ strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfa89 │ │ │ │ - stmdbge r8, {r0, r2, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfa87 │ │ │ │ + stmdbge r8, {r0, r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdfde7 │ │ │ │ - @ instruction: 0xf404bf3f │ │ │ │ + @ instruction: 0xf7fdfde5 │ │ │ │ + @ instruction: 0xf404bf3d │ │ │ │ @ instruction: 0xf5b30320 │ │ │ │ eorle r0, r4, r0, lsl #30 │ │ │ │ - strbhi pc, [pc, #-512] @ 0xb48c8 @ │ │ │ │ + ldrbhi pc, [r5, #-512] @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - rsceq r8, r3, #478150656 @ 0x1c800000 │ │ │ │ - ldrbhi pc, [r7], -r0, lsl #2 @ │ │ │ │ + rsceq r8, r3, #120, 10 @ 0x1e000000 │ │ │ │ + ldrbhi pc, [sp], -r0, lsl #2 @ │ │ │ │ cmnpvs r6, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ - @ instruction: 0xf5b38671 │ │ │ │ + @ instruction: 0xf5b38677 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - blcs 0x10d64e4 │ │ │ │ - svcge 0x005ff47d │ │ │ │ + blcs 0x10d65e8 │ │ │ │ + svcge 0x005df47d │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0049508 │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f39409 │ │ │ │ - @ instruction: 0xf7fdfecf │ │ │ │ - vmov.f32 d27, #-0.171875 @ 0xbe300000 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - strtmi r3, [r8], -r3, lsl #4 │ │ │ │ - stmdbge r8, {r1, r3, r9, ip, pc} │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f3940a │ │ │ │ + @ instruction: 0xf7fdfecd │ │ │ │ + vmov.f32 d27, #-0.15625 @ 0xbe200000 │ │ │ │ + @ instruction: 0xf0045300 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r9} │ │ │ │ + strtmi r9, [r8], -fp, lsl #4 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [sp], #-521 @ 0xfffffdf7 │ │ │ │ addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r9, #-776] @ 0xfffffcf8 │ │ │ │ - strbne pc, [r1, #-964] @ 0xfffffc3c @ │ │ │ │ - vabal.u8 , d4, d13 │ │ │ │ - @ instruction: 0xf0042503 │ │ │ │ - strls r0, [ip, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f5940b │ │ │ │ - @ instruction: 0xf7fdfaf1 │ │ │ │ - stmdbeq r2!, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f59308 │ │ │ │ + @ instruction: 0xf7fdfaef │ │ │ │ + stmdbeq r2!, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrle r0, [r7], #-736 @ 0xfffffd20 │ │ │ │ andeq pc, r7, #2 │ │ │ │ @ instruction: 0xf63d2a07 │ │ │ │ - movwge sl, #7976 @ 0x1f28 │ │ │ │ + movwge sl, #7974 @ 0x1f26 │ │ │ │ @ instruction: 0xf022f853 │ │ │ │ - andeq r4, fp, r5, lsl #26 │ │ │ │ - andeq r2, fp, r7, lsr #19 │ │ │ │ - andeq r4, fp, r1, asr #25 │ │ │ │ - andeq r2, fp, r7, lsr #19 │ │ │ │ - andeq r4, fp, r3, ror #24 │ │ │ │ - andeq r4, fp, r9, lsr #24 │ │ │ │ - strdeq r4, [fp], -fp │ │ │ │ - andeq r4, fp, r9, asr #23 │ │ │ │ + strdeq r4, [fp], -r9 │ │ │ │ + andeq r2, fp, pc, lsl #21 │ │ │ │ + @ instruction: 0x000b4db5 │ │ │ │ + andeq r2, fp, pc, lsl #21 │ │ │ │ + andeq r4, fp, r5, asr sp │ │ │ │ + andeq r4, fp, r9, lsl sp │ │ │ │ + andeq r4, fp, fp, ror #25 │ │ │ │ + @ instruction: 0x000b4cb5 │ │ │ │ andeq pc, r3, #2 │ │ │ │ - @ instruction: 0xf004920d │ │ │ │ - andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bicne pc, r4, r4, asr #7 │ │ │ │ - tstls ip, r1 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + tstls fp, r1 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ tstls sl, r4, lsl r0 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - @ instruction: 0xf5b4d074 │ │ │ │ + @ instruction: 0xf5b4d078 │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - stmdbge r8, {r1, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - @ instruction: 0xf9faf7f5 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr6, cr13, {7} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - movwls r0, #45583 @ 0xb20f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ + @ instruction: 0xf9f8f7f5 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr4, cr13, {7} │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r3, #45827 @ 0xb303 │ │ │ │ rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ - svclt 0x00594628 │ │ │ │ - ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ - stmdbge r8, {r1, r9, sp} │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmdbge r8, {r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + svclt 0x0048920a │ │ │ │ + @ instruction: 0xf004a908 │ │ │ │ + strtmi r0, [r8], -pc, lsl #4 │ │ │ │ + svclt 0x00549209 │ │ │ │ + andcs r4, r2, #27262976 @ 0x1a00000 │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdfa2d │ │ │ │ - @ instruction: 0xf3c4be9e │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf7fdfa29 │ │ │ │ + @ instruction: 0xf3c4be9a │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf4142309 │ │ │ │ - smlalbble r0, r9, r0, r3 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + andls r3, r9, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf414930b │ │ │ │ + smlalbble r0, fp, r0, r3 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0x672bf8 │ │ │ │ - mcrlt 7, 4, pc, cr7, cr13, {7} @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + blx 0x572ce8 │ │ │ │ + mcrlt 7, 4, pc, cr3, cr13, {7} @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + movwls r0, #33295 @ 0x820f │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - movwls r0, #45583 @ 0xb20f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ streq pc, [r0], #1044 @ 0x414 │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - movwcs fp, #7945 @ 0x1f09 │ │ │ │ - stmdbge r8, {sl, sp} │ │ │ │ - svclt 0x001e461a │ │ │ │ - andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdf9f9 │ │ │ │ - vqrdmlah.s , q2, d2[6] │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf4142309 │ │ │ │ - svclt 0x00160380 │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ + svclt 0x0008930b │ │ │ │ + andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ + strcs fp, [r0], #-3859 @ 0xfffff0ed │ │ │ │ + ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ + svclt 0x001c2301 │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ - movwls r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf9e0f7f4 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr1, cr13, {7} │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf9f4f7f4 │ │ │ │ + mcrlt 7, 3, pc, cr5, cr13, {7} @ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r3, #45827 @ 0xb303 │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs fp, #3864 @ 0xf18 │ │ │ │ + stmdbge r8, {r1, r3, r9, ip, pc} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r9, #40, 12 @ 0x2800000 │ │ │ │ + svclt 0x000c9300 │ │ │ │ + andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ + @ instruction: 0xf9daf7f4 │ │ │ │ + mcrlt 7, 2, pc, cr11, cr13, {7} @ │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmlal.s q8, d0, d1[7] │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf988f7f5 │ │ │ │ - mcrlt 7, 2, pc, cr4, cr13, {7} @ │ │ │ │ + @ instruction: 0xf982f7f5 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr14, cr13, {7} │ │ │ │ movwcs r2, #1025 @ 0x401 │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf9caf7f4 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr11, cr13, {7} │ │ │ │ + @ instruction: 0xf9c4f7f4 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr5, cr13, {7} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b33203 │ │ │ │ - andls r0, r8, #128, 30 @ 0x200 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r9, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf5b34203 │ │ │ │ + andls r0, r9, #128, 30 @ 0x200 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xb4dd4 │ │ │ │ + strls r9, [sl], #-520 @ 0xfffffdf8 │ │ │ │ vhadd.s8 d13, d0, d23 │ │ │ │ - blcs 0xd5bfc │ │ │ │ + blcs 0xd5cf8 │ │ │ │ mvnshi pc, #0 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr9, cr13, {3} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr3, cr13, {3} │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff64f7f3 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr9, cr13, {7} │ │ │ │ + @ instruction: 0xff5ef7f3 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr3, cr13, {7} │ │ │ │ movwvs pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b384bd │ │ │ │ + @ instruction: 0xf5b384bf │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - blmi 0xfe9e063c │ │ │ │ - blls 0x50ed88 │ │ │ │ + blmi 0xfe9e0718 │ │ │ │ + blls 0x50ee7c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ - strtmi sl, [r8], -pc, ror #19 │ │ │ │ + strtmi sl, [r8], -fp, ror #19 │ │ │ │ pop {r0, r1, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa40f0 │ │ │ │ - movwcs fp, #12249 @ 0x2fd9 │ │ │ │ + movwcs fp, #12243 @ 0x2fd3 │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdff45 │ │ │ │ - @ instruction: 0x4621bdfa │ │ │ │ + @ instruction: 0xf7fdff3f │ │ │ │ + @ instruction: 0x4621bdf4 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf44fff95 │ │ │ │ + @ instruction: 0xf44fff17 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 1, pc, cr5, cr13, {3} @ │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr15, cr13, {3} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldmdble ip!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x11602fc │ │ │ │ + blcc 0x11603e0 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r6, r7, pc}^ @ │ │ │ │ sbcgt pc, r2, #3 │ │ │ │ strbgt ip, [r4], #1734 @ 0x6c6 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff76f7f1 │ │ │ │ + mrc2 7, 7, pc, cr8, cr1, {7} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae06 │ │ │ │ - blcs 0x700fc4 │ │ │ │ + @ instruction: 0xf8d5ae00 │ │ │ │ + blcs 0x7010b8 │ │ │ │ @ instruction: 0xf1a3d93f │ │ │ │ - bcs 0x2756ac │ │ │ │ - stclge 6, cr15, [r3, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x203abc │ │ │ │ + bcs 0x2757a0 │ │ │ │ + ldcge 6, cr15, [pc, #-248]! @ 0xb4dac │ │ │ │ + blcs 0x203bb0 │ │ │ │ ldm pc, {r0, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpmi 0, 4, cr15, cr14, cr3, {0} │ │ │ │ subspl r4, r2, #76, 24 @ 0x4c00 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f19207 │ │ │ │ - @ instruction: 0xf44fff57 │ │ │ │ + @ instruction: 0xf44ffed9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - bls 0x275a14 │ │ │ │ + bls 0x275b08 │ │ │ │ andsle r4, r5, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - stclge 4, cr15, [r5, #500]! @ 0x1f4 │ │ │ │ + ldclge 4, cr15, [pc, #500] @ 0xb50c8 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldmdble r4!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x116027c │ │ │ │ + blcc 0x1160360 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r2, r3, r7, pc}^ @ │ │ │ │ stchi 0, cr15, [ip], {3} │ │ │ │ cdphi 8, 8, cr8, cr14, cr8, {4} │ │ │ │ ldrdne pc, [r8], r5 │ │ │ │ stmdble sl, {r0, r3, r4, r8, fp, sp}^ │ │ │ │ movteq pc, #417 @ 0x1a1 @ │ │ │ │ @ instruction: 0xf63e2b07 │ │ │ │ - stmdbcc r2, {r4, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdbcc r2, {r2, r3, r8, sl, fp, sp, pc}^ │ │ │ │ ldmdale r0, {r0, r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ @ instruction: 0x37373f3f │ │ │ │ - blcs 0x490be4 │ │ │ │ - stcge 6, cr15, [r5, #-504] @ 0xfffffe08 │ │ │ │ - blx 0x13d634 │ │ │ │ + blcs 0x490cd8 │ │ │ │ + stcge 6, cr15, [r1, #-504] @ 0xfffffe08 │ │ │ │ + blx 0x13d728 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ tstle r0, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldclge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ + ldclge 4, cr15, [r5], #248 @ 0xf8 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfdef │ │ │ │ - movwcs fp, #19827 @ 0x4d73 │ │ │ │ + @ instruction: 0xf7fdfde9 │ │ │ │ + movwcs fp, #19821 @ 0x4d6d │ │ │ │ movwcs lr, #10230 @ 0x27f6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ movwcs lr, #26610 @ 0x67f2 │ │ │ │ - blcs 0x4aee24 │ │ │ │ - stclge 6, cr15, [r7], #504 @ 0x1f8 │ │ │ │ - blx 0x13d670 │ │ │ │ + blcs 0x4aef18 │ │ │ │ + stclge 6, cr15, [r3], #504 @ 0x1f8 │ │ │ │ + blx 0x13d764 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ smlaltble r0, r2, sl, pc @ │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldclge 4, cr15, [fp], {62} @ 0x3e │ │ │ │ + ldclge 4, cr15, [r7], {62} @ 0x3e │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfdd1 │ │ │ │ - movwcs fp, #19797 @ 0x4d55 │ │ │ │ + @ instruction: 0xf7fdfdcb │ │ │ │ + movwcs fp, #19791 @ 0x4d4f │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfe75 │ │ │ │ - movwcs fp, #11598 @ 0x2d4e │ │ │ │ + @ instruction: 0xf7fdfe6f │ │ │ │ + movwcs fp, #11592 @ 0x2d48 │ │ │ │ stmdbcs pc, {r1, r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ - stclge 6, cr15, [r7], {126} @ 0x7e │ │ │ │ + stclge 6, cr15, [r3], {126} @ 0x7e │ │ │ │ @ instruction: 0xf412408a │ │ │ │ mvnle r0, sl, lsr #31 │ │ │ │ svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ @ instruction: 0xf7fed1ea │ │ │ │ - movwcs fp, #3260 @ 0xcbc │ │ │ │ + movwcs fp, #3256 @ 0xcb8 │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfed9 │ │ │ │ - blcs 0x4a43a0 │ │ │ │ - stcge 6, cr15, [pc], #504 @ 0xb50d0 │ │ │ │ + @ instruction: 0xf7fdfed3 │ │ │ │ + blcs 0x4a447c │ │ │ │ + stcge 6, cr15, [fp], #504 @ 0x1f8 │ │ │ │ @ instruction: 0xf412409a │ │ │ │ tstle r8, sl, lsr #31 │ │ │ │ svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [r5], #248 @ 0xf8 │ │ │ │ + stcge 4, cr15, [r1], #248 @ 0xf8 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfd9b │ │ │ │ - movwcs fp, #3359 @ 0xd1f │ │ │ │ + @ instruction: 0xf7fdfd95 │ │ │ │ + movwcs fp, #3353 @ 0xd19 │ │ │ │ movwcs lr, #26560 @ 0x67c0 │ │ │ │ movwcs lr, #10182 @ 0x27c6 │ │ │ │ movwcs lr, #26556 @ 0x67bc │ │ │ │ movwcs lr, #18362 @ 0x47ba │ │ │ │ movwcs lr, #18360 @ 0x47b8 │ │ │ │ movwcs lr, #2028 @ 0x7ec │ │ │ │ movwcs lr, #10218 @ 0x27ea │ │ │ │ movwcs lr, #26600 @ 0x67e8 │ │ │ │ addsmi lr, r3, #60293120 @ 0x3980000 │ │ │ │ - stclge 4, cr15, [r3, #-500] @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [sp, #-500]! @ 0xfffffe0c │ │ │ │ vqdmlal.s q9, d0, d0[4] │ │ │ │ - b 0x1b5b6c │ │ │ │ + b 0x1b5c60 │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ - vcge.s8 q4, q8, q9 │ │ │ │ - bcs 0x10d60d8 │ │ │ │ - ldrhi pc, [r6], #0 │ │ │ │ - ldrthi pc, [lr], #512 @ 0x200 @ │ │ │ │ + vcge.s8 q4, q8, q10 │ │ │ │ + bcs 0x10d61d4 │ │ │ │ + ldrhi pc, [r8], #0 │ │ │ │ + strbhi pc, [r0], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - strtmi r8, [r1], -r8, asr #9 │ │ │ │ + strtmi r8, [r1], -sl, asr #9 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff01 │ │ │ │ - @ instruction: 0xf404bcee │ │ │ │ + @ instruction: 0xf7fdfefb │ │ │ │ + @ instruction: 0xf404bce8 │ │ │ │ @ instruction: 0xf5b20220 │ │ │ │ eorle r0, r3, r0, lsl #30 │ │ │ │ - bcs 0xeb128 │ │ │ │ - addhi pc, fp, r0 │ │ │ │ + bcs 0xeb220 │ │ │ │ + addhi pc, ip, r0 │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf10002e1 │ │ │ │ - blcs 0x155550 │ │ │ │ - orrhi pc, ip, r0 │ │ │ │ + blcs 0x15564c │ │ │ │ + orrhi pc, lr, r0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x1155f8 │ │ │ │ + blcs 0x1156f4 │ │ │ │ vst1.8 {d25-d28}, [pc], r8 │ │ │ │ vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ @ instruction: 0xf000030f │ │ │ │ - @ instruction: 0x43a3819e │ │ │ │ - stcge 4, cr15, [r5, #-500] @ 0xfffffe0c │ │ │ │ + @ instruction: 0x43a381a0 │ │ │ │ + ldclge 4, cr15, [pc], #500 @ 0xb5288 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x1572f72 │ │ │ │ - stcllt 7, cr15, [r7], {253} @ 0xfd │ │ │ │ + blx 0x13f3066 │ │ │ │ + stcllt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls sl, fp, #8, 18 @ 0x20000 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sl, #40, 12 @ 0x2800000 │ │ │ │ - andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r1, r9, #1090519040 @ 0x41000000 │ │ │ │ + vshl.s8 d25, d13, d5 │ │ │ │ vrshr.s64 d16, d25, #64 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r4, #34051 @ 0x8503 │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r1, [sp, #-1345] @ 0xfffffabf │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb4fe0 │ │ │ │ - strls r9, [fp], #-1292 @ 0xfffffaf4 │ │ │ │ - @ instruction: 0xf8a0f7f5 │ │ │ │ - stclt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + movwls r9, #33792 @ 0x8400 │ │ │ │ + @ instruction: 0xf89af7f5 │ │ │ │ + stclt 7, cr15, [r0], #1012 @ 0x3f4 │ │ │ │ + movwls r2, #49920 @ 0xc300 │ │ │ │ + movwls r2, #45839 @ 0xb30f │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - @ instruction: 0x3c09e9cd │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r4, #33539 @ 0x8303 │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - tstcs r0, pc, lsl #4 │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - smlabtcs fp, sp, r9, lr │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andsle r9, r6, r8, lsl #4 │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - stclge 4, cr15, [r9], {125} @ 0x7d │ │ │ │ - ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ - @ instruction: 0xf57d06df │ │ │ │ - @ instruction: 0xf014acc4 │ │ │ │ - @ instruction: 0xf47e0301 │ │ │ │ - andcs sl, r3, #2031616 @ 0x1f0000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ - @ instruction: 0xf7fc940b │ │ │ │ - @ instruction: 0xf7fdffe5 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdf9ef │ │ │ │ - @ instruction: 0xf5b2bc78 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf5b3d016 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - vmull.u8 q13, d20, d28 │ │ │ │ - movwls r3, #37379 @ 0x9203 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - @ instruction: 0xf3c41341 │ │ │ │ - movwls r5, #53760 @ 0xd200 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #49672 @ 0xc208 │ │ │ │ + @ instruction: 0xf8d5acc2 │ │ │ │ + @ instruction: 0x06df30d0 │ │ │ │ + ldcge 5, cr15, [sp], #500 @ 0x1f4 │ │ │ │ + movweq pc, #4116 @ 0x1014 @ │ │ │ │ + ldmdage fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + @ instruction: 0xf10c4628 │ │ │ │ + strls r0, [fp], #-1025 @ 0xfffffbff │ │ │ │ + @ instruction: 0xffdef7fc │ │ │ │ + ldcllt 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf9e8f7fd │ │ │ │ + ldcllt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ + svceq 0x0020f5b2 │ │ │ │ + stcge 4, cr15, [r5], #500 @ 0x1f4 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf4149309 │ │ │ │ + @ instruction: 0xf3c42f70 │ │ │ │ + andls r2, r8, #201326592 @ 0xc000000 │ │ │ │ + vsubw.u8 , q2, d12 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + tstls fp, r3, lsl #6 │ │ │ │ + movwls r9, #41485 @ 0xa20d │ │ │ │ + ldcge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0x11f316c │ │ │ │ + mrrclt 7, 15, pc, r2, cr13 @ │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + blcs 0x15540c │ │ │ │ + adcshi pc, fp, r0 │ │ │ │ + @ instruction: 0xf47d2b03 │ │ │ │ + beq 0x9a0394 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + tsteq fp, r8, lsr #12 │ │ │ │ + tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ + @ instruction: 0xff46f7fa │ │ │ │ + ldclt 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ + andsle r2, fp, r0, ror #22 │ │ │ │ + blcs 0x8eb240 │ │ │ │ + blcs 0x10e9374 │ │ │ │ + blcs 0xe93b0 │ │ │ │ + stclge 4, cr15, [fp], #-500 @ 0xfffffe0c │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svceq 0x0020f414 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf47d930b │ │ │ │ - stmdbge r8, {r3, r4, r7, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdfa4b │ │ │ │ - vmov.i32 , #51711 @ 0x0000c9ff │ │ │ │ - rsceq r1, r0, #67108865 @ 0x4000001 │ │ │ │ - adchi pc, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x195380 │ │ │ │ - stcge 4, cr15, [r7], {125} @ 0x7d │ │ │ │ - @ instruction: 0xf0040a23 │ │ │ │ - strtmi r0, [r8], -pc, lsl #2 │ │ │ │ - addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ - @ instruction: 0xf7fa4319 │ │ │ │ - @ instruction: 0xf7fdff4d │ │ │ │ - blcs 0x18e41c0 │ │ │ │ - stmdale r4!, {r0, r1, r3, r4, ip, lr, pc} │ │ │ │ - rsble r2, pc, r0, lsr #22 │ │ │ │ - rsbsle r2, sp, r0, asr #22 │ │ │ │ - @ instruction: 0xf47d2b00 │ │ │ │ - vmvn.i32 q13, #49919 @ 0x0000c2ff │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - @ instruction: 0xf4144203 │ │ │ │ - stmib sp, {r5, r8, r9, sl, fp}^ │ │ │ │ - @ instruction: 0xf0042308 │ │ │ │ - movwls r0, #41743 @ 0xa30f │ │ │ │ - stclge 4, cr15, [r5], #-500 @ 0xfffffe0c │ │ │ │ - stmdbge r8, {r1, r5, r6, r7, r9, sp} │ │ │ │ - @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfd63 │ │ │ │ - strtmi fp, [r1], -r5, lsr #24 │ │ │ │ - @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfcab │ │ │ │ - @ instruction: 0xf5b3bc1c │ │ │ │ - eorle r6, ip, r0, asr #30 │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - mcrrge 4, 7, pc, sp, cr13 @ │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - @ instruction: 0x3c09e9cd │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - strcs r2, [r0, -pc, lsl #4] │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - strcs lr, [fp, -sp, asr #19] │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eorsle r9, sp, r8, lsl #4 │ │ │ │ + @ instruction: 0xf47d930a │ │ │ │ + rsccs sl, r2, #24064 @ 0x5e00 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldc2l 7, cr15, [ip, #-976] @ 0xfffffc30 │ │ │ │ + ldclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + stc2 7, cr15, [r6, #-964]! @ 0xfffffc3c │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ + ldclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + @ instruction: 0xf5b3d02d │ │ │ │ + @ instruction: 0xf47d6f60 │ │ │ │ + movwcs sl, #3142 @ 0xc46 │ │ │ │ + movwcs r9, #62220 @ 0xf30c │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + movwls r3, #37635 @ 0x9303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vst2.8 {d9-d12}, [r4], r8 │ │ │ │ + @ instruction: 0xf0040320 │ │ │ │ + @ instruction: 0xf5b30c0f │ │ │ │ + @ instruction: 0xf8cd0f00 │ │ │ │ + eorsle ip, sp, r8, lsr #32 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - ldcge 4, cr15, [r7], #-500 @ 0xfffffe0c │ │ │ │ + stcge 4, cr15, [pc], #-500 @ 0xb5040 │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ - @ instruction: 0xf57d015e │ │ │ │ - @ instruction: 0x07e0ac32 │ │ │ │ - svcge 0x008ef53d │ │ │ │ + @ instruction: 0xf57d015a │ │ │ │ + strbeq sl, [r3, sl, lsr #24]! │ │ │ │ + svcge 0x0089f53d │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf7fc940b │ │ │ │ - @ instruction: 0xf7fdff53 │ │ │ │ - @ instruction: 0xf3c4bbeb │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ + @ instruction: 0xf7fdff4b │ │ │ │ + @ instruction: 0xf004bbe3 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #8, 4 @ 0x80000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], sl │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r2, #3584 @ 0xe00 │ │ │ │ + andcs sl, r2, #1536 @ 0x600 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xa7318a │ │ │ │ - bllt 0xff4b3190 │ │ │ │ + blx 0x873282 │ │ │ │ + bllt 0xff2b3288 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [sl, #-964] @ 0xfffffc3c │ │ │ │ + stc2l 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ - bllt 0xff2331a4 │ │ │ │ + stc2l 7, cr15, [ip, #-984] @ 0xfffffc28 │ │ │ │ + bllt 0xff03329c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf916f7fd │ │ │ │ - bllt 0xff0b31b0 │ │ │ │ + @ instruction: 0xf90ef7fd │ │ │ │ + bllt 0xfeeb32a8 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [sl, #-964]! @ 0xfffffc3c │ │ │ │ + ldc2 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - bllt 0xfee331c4 │ │ │ │ - movwls r2, #53760 @ 0xd200 │ │ │ │ - movwcs r9, #4618 @ 0x120a │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ + blx 0xfff732b2 │ │ │ │ + bllt 0xfec332bc │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r9, fp, #872415232 @ 0x34000000 │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ + andls r9, sl, #8, 6 @ 0x20000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920c │ │ │ │ - @ instruction: 0xf414020f │ │ │ │ - andls r4, fp, #112, 8 @ 0x70000000 │ │ │ │ - blge 0xff7b23e8 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + @ instruction: 0xf4144203 │ │ │ │ + andls r4, r9, #112, 8 @ 0x70000000 │ │ │ │ + blge 0xff5b24e0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdff91 │ │ │ │ - @ instruction: 0xf004bb97 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r3, #41475 @ 0xa203 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #37384 @ 0x9208 │ │ │ │ + @ instruction: 0xf7fdff89 │ │ │ │ + @ instruction: 0xf3c4bb8f │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + stmib sp, {r0, r1, r9, lr}^ │ │ │ │ + @ instruction: 0xf0043208 │ │ │ │ + movwls r0, #41743 @ 0xa30f │ │ │ │ cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - blge 0xff1b2418 │ │ │ │ + blge 0xfefb2510 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfb3d │ │ │ │ - @ instruction: 0xf3c4bb84 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ + @ instruction: 0xf7fdfb35 │ │ │ │ + vbic.i16 , #52224 @ 0xcc00 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #8, 4 @ 0x80000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwcs r2, #62218 @ 0xf30a │ │ │ │ moveq pc, #192, 4 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - blge 0xfeb3244c │ │ │ │ + blge 0xfe932544 │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfb39 │ │ │ │ - movwls fp, #56170 @ 0xdb6a │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #47565 @ 0xb9cd │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ - movwls r9, #33290 @ 0x820a │ │ │ │ + @ instruction: 0xf7fdfb31 │ │ │ │ + andls fp, fp, #100352 @ 0x18800 │ │ │ │ + movwls r2, #53760 @ 0xd200 │ │ │ │ + andls r2, sl, #67108864 @ 0x4000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, ip, #8, 6 @ 0x20000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ @ instruction: 0xf47d9209 │ │ │ │ - stmdbge r8, {r1, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r3, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xff48f7f4 │ │ │ │ - bllt 0x1473290 │ │ │ │ + @ instruction: 0xff40f7f4 │ │ │ │ + bllt 0x1273388 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf4141308 │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - @ instruction: 0x461aab7c │ │ │ │ + @ instruction: 0x461aab74 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xffe73288 │ │ │ │ - bllt 0x10332b4 │ │ │ │ + blx 0xffc73380 │ │ │ │ + bllt 0xe333ac │ │ │ │ stmdbge r8, {r0, r1, r5, r9, fp} │ │ │ │ tsteq fp, r8, lsr #12 │ │ │ │ tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdfdef │ │ │ │ - @ instruction: 0x43a3bb32 │ │ │ │ - blge 0x1ab24d0 │ │ │ │ + @ instruction: 0xf7fdfde7 │ │ │ │ + @ instruction: 0x43a3bb2a │ │ │ │ + blge 0x18b25c8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x4732ac │ │ │ │ - bllt 0xb332dc │ │ │ │ + blx 0x2733a4 │ │ │ │ + bllt 0x9333d4 │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ mlasle r0, r3, r2, r4 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - vldr d10, [pc, #336] @ 0xb5454 │ │ │ │ + vldr d10, [pc, #304] @ 0xb552c │ │ │ │ andcs r7, pc, #200, 22 @ 0x32000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ vaddw.s8 q9, q0, d15 │ │ │ │ stmib sp, {r7, r8}^ │ │ │ │ - bleq 0x984340 │ │ │ │ + bleq 0x984438 │ │ │ │ addmi r4, ip, #20 │ │ │ │ - blvc 0x37095c │ │ │ │ + blvc 0x370a54 │ │ │ │ addsmi sp, r4, #84 @ 0x54 │ │ │ │ - blge 0x1032524 │ │ │ │ + blge 0xe3261c │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57d06d0 │ │ │ │ - @ instruction: 0xf013ab38 │ │ │ │ + @ instruction: 0xf013ab30 │ │ │ │ @ instruction: 0xf47d0301 │ │ │ │ - andcs sl, r3, #2352 @ 0x930 │ │ │ │ + andcs sl, r3, #2272 @ 0x8e0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fdfca1 │ │ │ │ - vldr s22, [pc, #964] @ 0xb571c │ │ │ │ + @ instruction: 0xf7fdfc99 │ │ │ │ + vldr s22, [pc, #932] @ 0xb57f4 │ │ │ │ @ instruction: 0xf3c47bb3 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ movwcs r3, #64520 @ 0xfc08 │ │ │ │ moveq pc, #192, 4 │ │ │ │ andcs r0, pc, #33792 @ 0x8400 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r4, #28 │ │ │ │ - blvc 0x3709b0 │ │ │ │ + blvc 0x370aa8 │ │ │ │ addsmi sp, ip, #21 │ │ │ │ - blge 0x5b2578 │ │ │ │ + blge 0x3b2670 │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57d015e │ │ │ │ - strbeq sl, [ip, lr, lsl #22] │ │ │ │ - mcrge 5, 3, pc, cr10, cr13, {1} @ │ │ │ │ + strbeq sl, [ip, r6, lsl #22] │ │ │ │ + mcrge 5, 3, pc, cr5, cr13, {1} @ │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fdfc77 │ │ │ │ - stmdbge r8, {r0, r1, r2, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfc6f │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfe09 │ │ │ │ - strtmi fp, [r1], -r2, asr #21 │ │ │ │ + @ instruction: 0xf7fdfe01 │ │ │ │ + @ instruction: 0x4621baba │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf8d5fc3d │ │ │ │ + @ instruction: 0xf8d5fbc1 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0xc733aa │ │ │ │ - blt 0xfed733c8 │ │ │ │ + blx 0xa734a2 │ │ │ │ + blt 0xfeb734c0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ - blt 0xfec333d4 │ │ │ │ + stc2l 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ + blt 0xfea334cc │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ + blx 0xfebf34a6 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfb19 │ │ │ │ - @ instruction: 0x4621ba9d │ │ │ │ + @ instruction: 0xf7fdfb11 │ │ │ │ + @ instruction: 0x4621ba95 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - rsceq pc, r4, #29440 @ 0x7300 │ │ │ │ - bge 0xff4b2a00 │ │ │ │ + rsceq pc, r4, #248832 @ 0x3cc00 │ │ │ │ + bge 0xff2b2af8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff7733ec │ │ │ │ - blt 0xfe4f340c │ │ │ │ + blx 0xff5734e4 │ │ │ │ + blt 0xfe2f3504 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r6], #-964 @ 0xfffffc3c │ │ │ │ + blx 0xffa734de │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ - stc2 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ - blt 0xfe233424 │ │ │ │ - blx 0x1a7340c │ │ │ │ - blt 0xfe0f342c │ │ │ │ + ldc2 7, cr15, [ip], {246} @ 0xf6 │ │ │ │ + blt 0x203351c │ │ │ │ + blx 0x1873504 │ │ │ │ + blt 0x1ef3524 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffa73406 │ │ │ │ + blx 0x1af34fe │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl], {244} @ 0xf4 │ │ │ │ - blt 0x1df3444 │ │ │ │ + ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ + blt 0x1bf353c │ │ │ │ suble r2, r0, pc, lsl #20 │ │ │ │ svclt 0x000c2a0d │ │ │ │ strcs r2, [r1], #-1026 @ 0xfffffbfe │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfe13 │ │ │ │ - vst1.16 {d27-d28}, [pc :128], r3 │ │ │ │ + @ instruction: 0xf7fdfe0b │ │ │ │ + vst1.16 {d27-d28}, [pc :64], fp │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - bge 0xfe632674 │ │ │ │ + bge 0xfe43276c │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xfe8f345a │ │ │ │ - blt 0x1633484 │ │ │ │ + blx 0xfe6f3552 │ │ │ │ + blt 0x143357c │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfef7345e │ │ │ │ + blx 0xff3556 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xffc73476 │ │ │ │ - blt 0x12f349c │ │ │ │ + blx 0xffa7356e │ │ │ │ + blt 0x10f3594 │ │ │ │ strtmi sl, [r1], -r8, lsl #16 │ │ │ │ - ldc2 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ + blx 0xfe87356e │ │ │ │ strle r0, [r5], #-736 @ 0xfffffd20 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff44f7f2 │ │ │ │ - blt 0x10334b4 │ │ │ │ + @ instruction: 0xff3cf7f2 │ │ │ │ + blt 0xe335ac │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdf995 │ │ │ │ - blcs 0xe3d9c │ │ │ │ - stclge 4, cr15, [r6, #500] @ 0x1f4 │ │ │ │ + @ instruction: 0xf7fdf98d │ │ │ │ + blcs 0xe3e74 │ │ │ │ + stclge 4, cr15, [r1, #500] @ 0x1f4 │ │ │ │ ldr r2, [sp, r1, lsl #8]! │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfb71 │ │ │ │ - strtmi fp, [r1], -r6, lsr #20 │ │ │ │ + @ instruction: 0xf7fdfb69 │ │ │ │ + @ instruction: 0x4621ba1e │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - rsceq pc, r1, #257024 @ 0x3ec00 │ │ │ │ + rsceq pc, r1, #125952 @ 0x1ec00 │ │ │ │ stmdbge r8, {r1, r2, r3, r4, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdf95d │ │ │ │ - @ instruction: 0x4621ba1a │ │ │ │ + @ instruction: 0xf7fdf955 │ │ │ │ + @ instruction: 0x4621ba12 │ │ │ │ andls sl, r7, #8, 16 @ 0x80000 │ │ │ │ - blx 0xffc734d6 │ │ │ │ + blx 0x1c735ce │ │ │ │ @ instruction: 0xf4149a07 │ │ │ │ smlabble r5, r0, pc, r1 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [lr], {246} @ 0xf6 │ │ │ │ - blt 0x3b3518 │ │ │ │ + ldc2 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ + blt 0x1b3610 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf964f7f6 │ │ │ │ - blt 0xf352c │ │ │ │ + @ instruction: 0xf95cf7f6 │ │ │ │ + ldmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdf959 │ │ │ │ - @ instruction: 0x4621b9f5 │ │ │ │ + @ instruction: 0xf7fdf951 │ │ │ │ + strtmi fp, [r1], -sp, ror #19 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - movwcs pc, #2907 @ 0xb5b @ │ │ │ │ + movwcs pc, #2781 @ 0xadd @ │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfb8f │ │ │ │ - @ instruction: 0xf5b3b9e9 │ │ │ │ + @ instruction: 0xf7fdfb87 │ │ │ │ + @ instruction: 0xf5b3b9e1 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - vmov.i16 d26, #52736 @ 0xce00 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r5, sl, #0, 6 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47d920b │ │ │ │ - strcs sl, [r1], #-2568 @ 0xfffff5f8 │ │ │ │ + @ instruction: 0xf004aa16 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf4142303 │ │ │ │ + stmib sp, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d11 │ │ │ │ + @ instruction: 0xf04f3203 │ │ │ │ + stmib sp, {r8, r9}^ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + movwls r1, #33345 @ 0x8241 │ │ │ │ + @ instruction: 0xf47d920d │ │ │ │ + strcs sl, [r1], #-2560 @ 0xfffff600 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfe43 │ │ │ │ - vmul.f , q10, d3[0] │ │ │ │ + @ instruction: 0xf7fdfe3b │ │ │ │ + @ instruction: 0xf3c4b9bb │ │ │ │ rsceq r1, r1, #268435460 @ 0x10000004 │ │ │ │ adchi pc, r4, #0, 2 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x1960b8 │ │ │ │ - ldmibge r1!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x1961b0 │ │ │ │ + stmibge r9!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcge 4, cr15, [r8, #504] @ 0x1f8 │ │ │ │ + ldcge 4, cr15, [r2, #504] @ 0x1f8 │ │ │ │ andslt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmiblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r8, #0, 2 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, sl, #-1073741822 @ 0xc0000002 │ │ │ │ + andls r2, sl, #0, 2 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r8, #-1073741822 @ 0xc0000002 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - b 0x5d9e28 │ │ │ │ + b 0x5d9f20 │ │ │ │ eorle r0, sp, r3, lsl #4 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - stmibge sp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [sl], -r1, lsl #6 │ │ │ │ stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fdfd1b │ │ │ │ - svclt 0x0000b98c │ │ │ │ + @ instruction: 0xf7fdfd13 │ │ │ │ + svclt 0x0000b984 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - rsbeq r9, r6, #8, 2 │ │ │ │ - andls sp, sl, #96468992 @ 0x5c00000 │ │ │ │ - movwls r2, #37376 @ 0x9200 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - @ instruction: 0xf47d920b │ │ │ │ - strcs sl, [r1], #-2476 @ 0xfffff654 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + rsbeq r9, r6, #-2147483646 @ 0x80000002 │ │ │ │ + movwls sp, #34071 @ 0x8517 │ │ │ │ + andls r2, r9, #0, 6 │ │ │ │ + @ instruction: 0xf414930b │ │ │ │ + @ instruction: 0xf47d4370 │ │ │ │ + strcs sl, [r1], #-2468 @ 0xfffff65c │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - ldc2l 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ - stmdblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [r2], #972 @ 0x3cc │ │ │ │ + stmdblt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfe35 │ │ │ │ - movwls fp, #39268 @ 0x9964 │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - stmdbge r8, {r0, r1, sl, ip, sp} │ │ │ │ - strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - ldrmi r4, [sl], -r8, lsr #12 │ │ │ │ - mcr2 7, 1, pc, cr8, cr3, {7} @ │ │ │ │ - ldmdblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fdfe2d │ │ │ │ + movwls fp, #35164 @ 0x895c │ │ │ │ + andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + strls r3, [fp], #-1027 @ 0xfffffbfd │ │ │ │ + mcr2 7, 1, pc, cr0, cr3, {7} @ │ │ │ │ + stmdblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b33203 │ │ │ │ + @ instruction: 0xf5b35280 │ │ │ │ @ instruction: 0xf3c42f70 │ │ │ │ - stmib sp, {r7, sl, ip, lr}^ │ │ │ │ - @ instruction: 0xf47d2408 │ │ │ │ - stmdbge r8, {r7, r8, fp, sp, pc} │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf47d4208 │ │ │ │ + stmdbge r8, {r3, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf921 │ │ │ │ - vmul.f , q2, d2[0] │ │ │ │ - @ instruction: 0xf00312c4 │ │ │ │ + @ instruction: 0xf7fdf919 │ │ │ │ + @ instruction: 0xf003b93a │ │ │ │ movwls r0, #54019 @ 0xd303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vst2.8 {d25-d28}, [pc], ip │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0040340 │ │ │ │ + andcs r0, r1, pc, lsl #4 │ │ │ │ + andls r2, fp, #0, 2 │ │ │ │ + smlabteq r8, sp, r9, lr │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstcs r0, r1 │ │ │ │ - stmib sp, {r2, r3, r4, lr}^ │ │ │ │ - andls r0, sl, #8, 2 │ │ │ │ + andls r4, sl, #28 │ │ │ │ @ instruction: 0xf5b4d00f │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #2400 @ 0x960 │ │ │ │ + movwcs sl, #2392 @ 0x958 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdfc5f │ │ │ │ - movwcs fp, #6427 @ 0x191b │ │ │ │ + @ instruction: 0xf7fdfc57 │ │ │ │ + movwcs fp, #6419 @ 0x1913 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfc53 │ │ │ │ - @ instruction: 0xf3c4b90f │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ + @ instruction: 0xf7fdfc4b │ │ │ │ + @ instruction: 0xf3c4b907 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #8, 4 @ 0x80000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf640230a │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ eormi r0, r3, r0, lsr #7 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @@ -169217,353 +169279,351 @@ │ │ │ │ rscshi pc, pc, r0 │ │ │ │ andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf640812c │ │ │ │ vsubl.s8 q10, d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmdbge fp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf8ab │ │ │ │ - andcs fp, r0, #220, 16 @ 0xdc0000 │ │ │ │ - andls r2, sl, #67108864 @ 0x4000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - andls r1, r9, #67108865 @ 0x4000001 │ │ │ │ + @ instruction: 0xf7fdf8a3 │ │ │ │ + @ instruction: 0xf004b8d4 │ │ │ │ + movwcs r0, #527 @ 0x20f │ │ │ │ + andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004930d │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - @ instruction: 0xf414320b │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #37388 @ 0x920c │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, sp, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - stmdbge r8, {r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - ldc2 7, cr15, [r6], #976 @ 0x3d0 │ │ │ │ - ldmlt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [lr], #976 @ 0x3d0 │ │ │ │ + ldmlt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccs 0x007ff414 │ │ │ │ - ldmge r1!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage r9!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcge 4, cr15, [r8], {126} @ 0x7e │ │ │ │ + ldcge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ andslt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mcrlt 7, 3, pc, cr2, cr12, {7} @ │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr10, cr12, {7} │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - streq pc, [pc], #-4 @ 0xb57f4 │ │ │ │ - strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - ldmge r7, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmiage pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf99ef7f3 │ │ │ │ - ldmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf996f7f3 │ │ │ │ + ldmlt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #16, 2 │ │ │ │ addsmi sp, sl, #22 │ │ │ │ @ instruction: 0x2320d034 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - strtmi sl, [r1], -r4, asr #17 │ │ │ │ + @ instruction: 0x4621a8bc │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf8d5fa41 │ │ │ │ + @ instruction: 0xf8d5f9c1 │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xffe0f7f5 │ │ │ │ - ldmdalt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xffd8f7f5 │ │ │ │ + ldmdalt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xd7380c │ │ │ │ + @ instruction: 0xf9b2f7f1 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdffd1 │ │ │ │ - andcs fp, r1, #7143424 @ 0x6d0000 │ │ │ │ + @ instruction: 0xf7fdffc9 │ │ │ │ + andcs fp, r1, #6619136 @ 0x650000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf836f7fc │ │ │ │ - stmdalt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf82ef7fc │ │ │ │ + ldmdalt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x7f3838 │ │ │ │ + @ instruction: 0xf99cf7f1 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ - ldmdalt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [ip, #-968] @ 0xfffffc38 │ │ │ │ + ldmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x57384c │ │ │ │ + @ instruction: 0xf992f7f1 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdffb1 │ │ │ │ - vmul.i d27, d0, d1[3] │ │ │ │ + @ instruction: 0xf7fdffa9 │ │ │ │ + vmul.i d27, d0, d1[1] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ @ instruction: 0xf640d05d │ │ │ │ vsubl.s8 , d0, d15 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - ldmdage fp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r3!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff1f38ac │ │ │ │ - ldmdalt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfeff39a4 │ │ │ │ + ldmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47d2a60 │ │ │ │ - @ instruction: 0x4621a872 │ │ │ │ + strtmi sl, [r1], -sl, ror #16 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdff73 │ │ │ │ - vst2.8 {d27-d28}, [pc :256], r0 │ │ │ │ + @ instruction: 0xf7fdff6b │ │ │ │ + vst2.8 {d27-d28}, [pc :128], r8 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ vst4.32 {d16,d18,d20,d22}, [pc :128], r0 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x1b5aec │ │ │ │ + b 0x1b5be4 │ │ │ │ addmi r0, r3, #67108864 @ 0x4000000 │ │ │ │ ldmdale ip!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ rsbsle r4, r6, fp, lsl #5 │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - blcs 0xd5b28 │ │ │ │ - stmdage fp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f43409 │ │ │ │ - @ instruction: 0xf7fdf941 │ │ │ │ - movwcs fp, #63491 @ 0xf803 │ │ │ │ + blcs 0xd5c20 │ │ │ │ + stmdage r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - b 0x1c2d4c │ │ │ │ - strls r0, [r9, #-515] @ 0xfffffdfd │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf7fc9408 │ │ │ │ - @ instruction: 0xf7fcfcf9 │ │ │ │ - stmdbge r8, {r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + @ instruction: 0xf0044303 │ │ │ │ + movwls r0, #33807 @ 0x840f │ │ │ │ + @ instruction: 0xf7f4940a │ │ │ │ + @ instruction: 0xf7fcf939 │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + movwcs r4, #63016 @ 0xf628 │ │ │ │ + streq pc, [pc, #-4] @ 0xb5a30 │ │ │ │ + stmib sp, {r2, r3, r9, ip, pc}^ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7fc4308 │ │ │ │ + @ instruction: 0xf7fcfcf1 │ │ │ │ + stmdbge r8, {r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfaf3 │ │ │ │ - stmdbge r8, {r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfaeb │ │ │ │ + stmdbge r8, {r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfa9d │ │ │ │ - @ instruction: 0xf44fbfe6 │ │ │ │ + @ instruction: 0xf7fcfa95 │ │ │ │ + @ instruction: 0xf44fbfde │ │ │ │ vmla.i d22, d0, d0[4] │ │ │ │ addmi r0, r3, #160 @ 0xa0 │ │ │ │ addmi sp, fp, #39 @ 0x27 │ │ │ │ vst4.16 {d29-d32}, [pc :64] │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - stmdage pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + stmdage r7, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ ldrbtmi pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ svcmi 0x0070f5b4 │ │ │ │ andeq pc, pc, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - svcge 0x00fdf47c │ │ │ │ + svcge 0x00f5f47c │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcff15 │ │ │ │ - stmdbge r8, {r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcff0d │ │ │ │ + stmdbge r8, {r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfa8f │ │ │ │ - movwcs fp, #65464 @ 0xffb8 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - b 0x1c2de4 │ │ │ │ - strls r0, [r9, #-515] @ 0xfffffdfd │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf7fc9408 │ │ │ │ - @ instruction: 0xf7fcfc8d │ │ │ │ - @ instruction: 0xf3c4bfa6 │ │ │ │ - movwls r4, #33539 @ 0x8303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf7fcfa87 │ │ │ │ + stmdbge r8, {r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + movwcs r4, #63016 @ 0xf628 │ │ │ │ + streq pc, [pc, #-4] @ 0xb5ac8 │ │ │ │ + stmib sp, {r2, r3, r9, ip, pc}^ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7fc4308 │ │ │ │ + @ instruction: 0xf7fcfc85 │ │ │ │ + @ instruction: 0xf004bf9e │ │ │ │ + movwls r0, #37647 @ 0x930f │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ ldrbtmi pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ tstcs r0, pc │ │ │ │ svcmi 0x0070f5b4 │ │ │ │ - stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ + stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf47c010a │ │ │ │ - stmdbge r8, {r1, r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcfee7 │ │ │ │ - movwcs fp, #65424 @ 0xff90 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - b 0x1c2e34 │ │ │ │ - strls r0, [r9, #-515] @ 0xfffffdfd │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf7fc9408 │ │ │ │ - @ instruction: 0xf7fcfcb5 │ │ │ │ - movwcs fp, #65406 @ 0xff7e │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - b 0x1c2e58 │ │ │ │ - strls r0, [r9, #-515] @ 0xfffffdfd │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf7fc9408 │ │ │ │ - @ instruction: 0xf7fcfc23 │ │ │ │ - @ instruction: 0xf44fbf6c │ │ │ │ + @ instruction: 0xf7fcfedf │ │ │ │ + stmdbge r8, {r3, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + movwcs r4, #63016 @ 0xf628 │ │ │ │ + streq pc, [pc, #-4] @ 0xb5b18 │ │ │ │ + stmib sp, {r2, r3, r9, ip, pc}^ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7fc4308 │ │ │ │ + @ instruction: 0xf7fcfcad │ │ │ │ + stmdbge r8, {r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + movwcs r4, #63016 @ 0xf628 │ │ │ │ + streq pc, [pc, #-4] @ 0xb5b3c │ │ │ │ + stmib sp, {r2, r3, r9, ip, pc}^ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7fc4308 │ │ │ │ + @ instruction: 0xf7fcfc1b │ │ │ │ + @ instruction: 0xf44fbf64 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf3c40340 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ + eormi r2, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ andls r0, fp, #0, 4 │ │ │ │ - adcshi pc, r9, r0 │ │ │ │ + adcshi pc, r6, r0 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - svcge 0x008df47c │ │ │ │ + svcge 0x0085f47c │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xff7f3a68 │ │ │ │ - svclt 0x004df7fc │ │ │ │ + blx 0xff5f3b60 │ │ │ │ + svclt 0x0045f7fc │ │ │ │ cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ @ instruction: 0xf004020f │ │ │ │ addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ @ instruction: 0xf47c9408 │ │ │ │ - stmdbge r8, {r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f14628 │ │ │ │ - @ instruction: 0xf7fcfe83 │ │ │ │ - @ instruction: 0xf3c4bf38 │ │ │ │ - blcs 0x1ebe7e8 │ │ │ │ - blcs 0x1f29ae4 │ │ │ │ - stmdbge r1!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0067f7fc │ │ │ │ - orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf7fcfe7b │ │ │ │ + @ instruction: 0xf3c4bf30 │ │ │ │ + blcs 0x1ebe8e0 │ │ │ │ + blcs 0x1f29bdc │ │ │ │ + ldmdbge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ + svclt 0x005ff7fc │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r2, r5, r6, r7, r8, sl}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - movwls r4, #41731 @ 0xa303 │ │ │ │ - svcge 0x005bf53c │ │ │ │ + @ instruction: 0xf0042309 │ │ │ │ + movwls r0, #33551 @ 0x830f │ │ │ │ + svcge 0x0053f53c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ - svclt 0x001df7fc │ │ │ │ + stc2 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ + svclt 0x0015f7fc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - movwls r2, #41217 @ 0xa101 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - movwls r4, #49667 @ 0xc203 │ │ │ │ - @ instruction: 0xf0049108 │ │ │ │ - andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + andls r2, sp, #201326592 @ 0xc000000 │ │ │ │ + movwls r2, #49665 @ 0xc201 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf414930b │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r8, {r1, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - blx 0xffef3b08 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr14, cr12, {7} │ │ │ │ + blx 0xffcf3c00 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr6, cr12, {7} │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x0070f414 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf414930a │ │ │ │ - @ instruction: 0xf3c46f70 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf47c9309 │ │ │ │ - movwcs sl, #7978 @ 0x1f2a │ │ │ │ + @ instruction: 0xf47c930a │ │ │ │ + movwcs sl, #7970 @ 0x1f22 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fcfea3 │ │ │ │ - @ instruction: 0xf44fbeea │ │ │ │ + @ instruction: 0xf7fcfe9b │ │ │ │ + @ instruction: 0xf44fbee2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf3c40340 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, sl, #-268435456 @ 0xf0000000 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - @ instruction: 0xf5b2d040 │ │ │ │ + @ instruction: 0xf5b2d03d │ │ │ │ @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #7950 @ 0x1f0e │ │ │ │ + movwcs sl, #7942 @ 0x1f06 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcf819 │ │ │ │ - vqrdmlah.s , q10, d2[3] │ │ │ │ + @ instruction: 0xf7fcf811 │ │ │ │ + vqrdmlah.s , q10, d2[1] │ │ │ │ + vaddl.u8 q9, d4, d3 │ │ │ │ @ instruction: 0xf0044103 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf4142c03 │ │ │ │ - smlabbls r8, r0, r3, r0 │ │ │ │ - movwcs sp, #16 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf414020f │ │ │ │ + andls r0, sl, r0, lsl #7 │ │ │ │ + andle r9, lr, r8, lsl #2 │ │ │ │ + andls r2, r9, #0, 6 │ │ │ │ @ instruction: 0xf414930b │ │ │ │ - andls r4, r9, #112, 6 @ 0xc0000001 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr3, cr12, {3} │ │ │ │ + @ instruction: 0xf47c4370 │ │ │ │ + ldrmi sl, [sl], -ip, ror #29 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f39300 │ │ │ │ + @ instruction: 0xf7fcfa3b │ │ │ │ + andls fp, r9, #172, 28 @ 0xac0 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ + strls r3, [fp], #-1027 @ 0xfffffbfd │ │ │ │ + blx 0x1d73caa │ │ │ │ + mcrlt 7, 5, pc, cr1, cr12, {7} @ │ │ │ │ + andslt r4, r3, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + ldclt 7, cr15, [r0], #-1008 @ 0xfffffc10 │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - movwls r4, #1576 @ 0x628 │ │ │ │ - blx 0x1173b9c │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr3, cr12, {7} │ │ │ │ - stmdbge r8, {r0, r3, r9, ip, pc} │ │ │ │ - andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f3940b │ │ │ │ - @ instruction: 0xf7fcfb77 │ │ │ │ - strtmi fp, [r8], -r6, lsr #29 │ │ │ │ - pop {r0, r1, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc40f0 │ │ │ │ - @ instruction: 0x461abc35 │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fcfb65 │ │ │ │ + movwcs fp, #7828 @ 0x1e94 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x1b73bd2 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr9, cr12, {7} │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fcffdd │ │ │ │ - svclt 0x0000be92 │ │ │ │ + @ instruction: 0xffd8f7f2 │ │ │ │ + mcrlt 7, 4, pc, cr13, cr12, {7} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0xb08c4bba │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ movweq pc, #12309 @ 0x3015 @ │ │ │ │ @ instruction: 0xf0404698 │ │ │ │ stmiavs r3!, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf1131d2e │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d48139 │ │ │ │ @ instruction: 0xf5073080 │ │ │ │ strtmi r5, [sl], -r8 │ │ │ │ - blcc 0xc74ec │ │ │ │ + blcc 0xc75dc │ │ │ │ svclt 0x00186565 │ │ │ │ andscc r2, r0, r1, lsl #6 │ │ │ │ @ instruction: 0xf7c0011b │ │ │ │ - @ instruction: 0x4605fb3d │ │ │ │ + strmi pc, [r5], -r5, asr #21 │ │ │ │ ldrsbeq pc, [r0], #132 @ 0x84 @ │ │ │ │ adcvs r6, r6, r5, lsr #12 │ │ │ │ smlalbtcs pc, r0, r0, r3 @ │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ @ instruction: 0xf8948128 │ │ │ │ - blcs 0xc2034 │ │ │ │ + blcs 0xc2124 │ │ │ │ msrhi CPSR_fxc, r0, asr #32 │ │ │ │ stmdbcs pc, {r0, r3, r5, r8, r9, sl, fp} @ │ │ │ │ adcshi pc, r8, r0 │ │ │ │ andle r2, r2, lr, lsl #18 │ │ │ │ @ instruction: 0xf7f54620 │ │ │ │ - @ instruction: 0x4629fb75 │ │ │ │ + @ instruction: 0x4629fb71 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629d15e │ │ │ │ @ instruction: 0xf0334620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d158 │ │ │ │ @ instruction: 0x079320d0 │ │ │ │ rscshi pc, sl, r0, asr #2 │ │ │ │ msrvs SPSR_, #1325400064 @ 0x4f000000 │ │ │ │ movwmi pc, #1728 @ 0x6c0 @ │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ @ instruction: 0xf0406f40 │ │ │ │ @@ -169592,50 +169652,50 @@ │ │ │ │ rsceq r4, sl, #786432 @ 0xc0000 │ │ │ │ @ instruction: 0xf1406d70 │ │ │ │ @ instruction: 0xf6468253 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ movwls r2, #12950 @ 0x3296 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7a202a8 │ │ │ │ - blls 0x1b46c4 │ │ │ │ + blls 0x1b45d4 │ │ │ │ @ instruction: 0xf8566d71 │ │ │ │ @ instruction: 0xf7a60023 │ │ │ │ - ldclvs 13, cr15, [r1, #-756]! @ 0xfffffd0c │ │ │ │ + ldclvs 13, cr15, [r1, #-276]! @ 0xfffffeec │ │ │ │ eoreq pc, r7, r6, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r2, #664] @ 0x298 │ │ │ │ + ldc2l 7, cr15, [sl, #-664] @ 0xfffffd68 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ @ instruction: 0x460822ff │ │ │ │ - mrrc2 7, 9, pc, r0, cr15 @ │ │ │ │ - blcs 0xd1700 │ │ │ │ + blx 0xff6f3cde │ │ │ │ + blcs 0xd17f0 │ │ │ │ stmiavs r3!, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ ldmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 0, 5, r8, cr0, cr9, {5} │ │ │ │ - @ instruction: 0xffa0f79e │ │ │ │ + @ instruction: 0xff28f79e │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ @ instruction: 0xf646829f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mulls r3, r6, r3 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf79a681e │ │ │ │ - ldmdbmi sl, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi sl, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0259a03 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ andsmi pc, ip, r0, asr #12 │ │ │ │ addseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf5004433 │ │ │ │ @ instruction: 0xf8d071a8 │ │ │ │ @ instruction: 0xf79a0150 │ │ │ │ - movwcs pc, #12225 @ 0x2fc1 @ │ │ │ │ + movwcs pc, #12105 @ 0x2f49 @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrhi pc, lr, r0, asr #32 │ │ │ │ andcs fp, r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -169645,77 +169705,77 @@ │ │ │ │ strcc r8, [r4, #-496] @ 0xfffffe10 │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ sbccc pc, r0, #192, 6 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blcc 0x1eb97d0 │ │ │ │ + blcc 0x1eb98c0 │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ mulseq r4, r1, r0 │ │ │ │ rsbseq r0, r8, pc, asr #1 │ │ │ │ strdeq r0, [r6], -sp │ │ │ │ andseq pc, r7, #335544321 @ 0x14000001 │ │ │ │ movwvs pc, #965 @ 0x3c5 @ │ │ │ │ strtmi sl, [r0], -r5, lsl #18 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ movwls r0, #20571 @ 0x505b │ │ │ │ - blx 0xfeef3e14 │ │ │ │ + blx 0xfedf3f04 │ │ │ │ orrle r2, sp, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcr2 0, 1, pc, cr0, cr2, {1} @ │ │ │ │ + mrc2 0, 5, pc, cr6, cr2, {1} │ │ │ │ orrle r2, r7, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9caf027 │ │ │ │ + blx 0x471ff4 │ │ │ │ orrle r2, r1, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff02f02c │ │ │ │ + @ instruction: 0xffa0f02c │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsub16mi sl, r9, fp │ │ │ │ @ instruction: 0xf02d4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0074f47f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1728 @ 0x6c0 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 12 @ 0xc000000 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf8d4d10e │ │ │ │ smmlseq r9, r0, r0, r3 │ │ │ │ @ instruction: 0xf8d4d50a │ │ │ │ ldreq r3, [sl, r0, lsl #2] │ │ │ │ strtmi sp, [r9], -r6, lsl #10 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - stmdacs r0, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x005af43f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r1, -sp, asr #29] @ │ │ │ │ + ldrb pc, [r1, -r9, asr #29] @ │ │ │ │ @ instruction: 0xf7f42009 │ │ │ │ - movwcs pc, #11513 @ 0x2cf9 @ │ │ │ │ + movwcs pc, #11509 @ 0x2cf5 @ │ │ │ │ movwvs lr, #10692 @ 0x29c4 │ │ │ │ @ instruction: 0xf04fe782 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - mrc2 7, 5, pc, cr14, cr9, {7} │ │ │ │ + mrc2 7, 5, pc, cr10, cr9, {7} │ │ │ │ @ instruction: 0xf04fe742 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe73bfeb7 │ │ │ │ + @ instruction: 0xe73bfeb3 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff3077b0 │ │ │ │ - ldc2l 7, cr15, [sl, #952] @ 0x3b8 │ │ │ │ + blvs 0xff3078a0 │ │ │ │ + stc2l 7, cr15, [r2, #-952]! @ 0xfffffc48 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldr r6, [r8, -r3, lsr #11]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x00869dba │ │ │ │ + addeq r9, r6, sl, asr #25 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r1, fp, r0, ror r3 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ adchi pc, r2, r0 │ │ │ │ adchi pc, sl, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ adchi pc, r2, r0 │ │ │ │ @@ -169749,15 +169809,15 @@ │ │ │ │ ldrbtmi r2, [r9], #-918 @ 0xfffffc6a │ │ │ │ ldmdavs fp, {r0, r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf6405841 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ strmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ mvnvc pc, r0, lsl #10 │ │ │ │ ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ - mrc2 7, 5, pc, cr6, cr10, {4} │ │ │ │ + mrc2 7, 1, pc, cr14, cr10, {4} │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf005e6d2 │ │ │ │ @ instruction: 0xf1b373b8 │ │ │ │ suble r7, sp, r8, lsl #31 │ │ │ │ @ instruction: 0xf1b3d9ac │ │ │ │ subsle r7, r7, r8, lsr #31 │ │ │ │ svcvc 0x00b8f1b3 │ │ │ │ @@ -169773,15 +169833,15 @@ │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vhadd.s8 d24, d31, d3 │ │ │ │ vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ svcge 0x001ef47f │ │ │ │ @ instruction: 0xf57f0680 │ │ │ │ eorscs sl, pc, fp, lsl pc @ │ │ │ │ - mcr2 7, 4, pc, cr12, cr14, {4} @ │ │ │ │ + mrc2 7, 0, pc, cr4, cr14, {4} │ │ │ │ @ instruction: 0xf64fe6a4 │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ vst2.16 {d16-d19}, [pc :64], r0 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ eormi r0, fp, r0, lsl r2 │ │ │ │ mlasle r8, r3, r2, r4 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -169792,15 +169852,15 @@ │ │ │ │ @ instruction: 0xf47f2f50 │ │ │ │ @ instruction: 0x0700aeff │ │ │ │ mrcge 5, 7, APSR_nzcv, cr12, cr15, {3} │ │ │ │ movtpl pc, #965 @ 0x3c5 @ │ │ │ │ sbcpl pc, r1, #335544323 @ 0x14000003 │ │ │ │ tstpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrbt pc, [pc], -pc, ror #31 @ │ │ │ │ + ldrbt pc, [pc], -fp, ror #31 @ │ │ │ │ cmnpmi r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ mcrge 4, 7, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf57f04c7 │ │ │ │ ldrbt sl, [r5], -r9, ror #29 │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {3} @ │ │ │ │ @@ -169814,455 +169874,455 @@ │ │ │ │ mcrge 5, 3, pc, cr2, cr15, {1} @ │ │ │ │ @ instruction: 0xf015e6d2 │ │ │ │ @ instruction: 0xf47f011f │ │ │ │ streq sl, [r6, -pc, asr #29] │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {3} @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [lr, #996] @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ vmin.s8 q15, , q1 │ │ │ │ vmlal.s q8, d0, d0[4] │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ vhadd.s8 d29, d15, d24 │ │ │ │ vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf47f072a │ │ │ │ stcvs 14, cr10, [r3, #-724]! @ 0xfffffd2c │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf79e203f │ │ │ │ - mcrvs 14, 3, pc, cr3, cr15, {0} @ │ │ │ │ + cdpvs 13, 6, cr15, cr3, cr7, {5} │ │ │ │ rscvs r2, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe669ae39 │ │ │ │ - cdp2 2, 12, cr15, cr0, cr4, {0} │ │ │ │ + @ instruction: 0xff48f204 │ │ │ │ movweq pc, #61445 @ 0xf005 @ │ │ │ │ @ instruction: 0xf47f2b0f │ │ │ │ @ instruction: 0x4620ae9d │ │ │ │ - stc2 7, cr15, [r8], #-960 @ 0xfffffc40 │ │ │ │ + blx 0xfecf41d2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe623ae97 │ │ │ │ @ instruction: 0xf57f0681 │ │ │ │ @ instruction: 0xe7e6ae93 │ │ │ │ svceq 0x00e0f015 │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ @ instruction: 0xf7999303 │ │ │ │ - blls 0x1b59dc │ │ │ │ + blls 0x1b58ec │ │ │ │ streq pc, [pc], -r5 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480a7 │ │ │ │ @ instruction: 0x462030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r0], #952 @ 0x3b8 │ │ │ │ - mrc2 7, 0, pc, cr4, cr9, {4} │ │ │ │ + ldc2 7, cr15, [r8], #-952 @ 0xfffffc48 │ │ │ │ + ldc2 7, cr15, [ip, #612] @ 0x264 │ │ │ │ strmi r2, [r1], -pc, lsl #28 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf894808e │ │ │ │ @ instruction: 0x462030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r0], #952 @ 0x3b8 │ │ │ │ + stc2 7, cr15, [r8], #-952 @ 0xfffffc48 │ │ │ │ movwmi pc, #13253 @ 0x33c5 @ │ │ │ │ rsble r2, r2, r8, lsl #22 │ │ │ │ - blcs 0xec278 │ │ │ │ + blcs 0xec368 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {3} │ │ │ │ vnmla.f64 d4, d13, d8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrbtmi r2, [fp], #-406 @ 0xfffffe6a │ │ │ │ @ instruction: 0x460e681b │ │ │ │ - bl 0x2cc4f4 │ │ │ │ + bl 0x2cc5e4 │ │ │ │ andls r0, r1, #805306368 @ 0x30000000 │ │ │ │ andls r1, r0, #16384000 @ 0xfa0000 │ │ │ │ eorcc pc, r4, #82837504 @ 0x4f00000 │ │ │ │ addseq pc, r2, #192, 4 │ │ │ │ strmi r6, [fp], #-3081 @ 0xfffff3f7 │ │ │ │ - bleq 0x4f4508 │ │ │ │ + bleq 0x4f45f8 │ │ │ │ teqpvs r1, r2, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf79a461a │ │ │ │ - @ instruction: 0xf646fdf5 │ │ │ │ + @ instruction: 0xf646fd7d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldcvs 3, cr2, [r0], #-600 @ 0xfffffda8 │ │ │ │ adceq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - strb pc, [r7, #2229] @ 0x8b5 @ │ │ │ │ + strb pc, [r7, #2109] @ 0x83d @ │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ eorcs pc, r7, r6, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl], {166} @ 0xa6 │ │ │ │ + blx 0xfe974176 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmla.f32 q11, , q8 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9} │ │ │ │ - @ instruction: 0xf8a4f7a2 │ │ │ │ - blcc 0x3ef8dc │ │ │ │ + @ instruction: 0xf82cf7a2 │ │ │ │ + blcc 0x3ef9cc │ │ │ │ @ instruction: 0xf63f2b03 │ │ │ │ mvneq sl, #1424 @ 0x590 │ │ │ │ @ instruction: 0x03a9d45e │ │ │ │ - blmi 0xb2b36c │ │ │ │ + blmi 0xb2b45c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmpl r2, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ ldmne fp!, {r0, r8, r9, ip, pc} │ │ │ │ stcvs 3, cr9, [fp], {-0} │ │ │ │ tstpmi r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldceq 8, cr15, [r8], {208} @ 0xd0 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - ldc2 7, cr15, [r4, #616]! @ 0x268 │ │ │ │ - blmi 0x7b0144 │ │ │ │ + ldc2 7, cr15, [ip, #-616]! @ 0xfffffd98 │ │ │ │ + blmi 0x7b0234 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ ldmne sl!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf64f9200 │ │ │ │ vsubl.s8 , d0, d20 │ │ │ │ stcvs 2, cr0, [r9], {146} @ 0x92 │ │ │ │ @ instruction: 0xf8d2440b │ │ │ │ @ instruction: 0xf6020b94 │ │ │ │ @ instruction: 0x461a3194 │ │ │ │ - ldc2 7, cr15, [r6, #616] @ 0x268 │ │ │ │ + ldc2 7, cr15, [lr, #-616] @ 0xfffffd98 │ │ │ │ vaba.s8 d30, d30, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf79e1026 │ │ │ │ - ldrb pc, [r1, -pc, lsl #27]! @ │ │ │ │ + @ instruction: 0xe771fd17 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r6, #632] @ 0x278 │ │ │ │ + stc2 7, cr15, [lr, #-632] @ 0xfffffd88 │ │ │ │ svclt 0x0000e758 │ │ │ │ - addeq r9, r6, lr, asr #23 │ │ │ │ - ldrdeq r9, [r6], r6 │ │ │ │ - addeq r9, r6, r4, asr r9 │ │ │ │ - addeq r9, r6, r8, lsl r9 │ │ │ │ + ldrdeq r9, [r6], lr │ │ │ │ + addeq r9, r6, r6, ror #17 │ │ │ │ + addeq r9, r6, r4, ror #16 │ │ │ │ + addeq r9, r6, r8, lsr #16 │ │ │ │ @ instruction: 0x46412210 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - str pc, [r2, r5, ror #18]! │ │ │ │ + str pc, [r2, sp, ror #17]! │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xe79af95f │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + ldr pc, [sl, r7, ror #17] │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvc pc, r4, r5, asr #4 │ │ │ │ + sbcsne pc, ip, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1cf6271 │ │ │ │ - svclt 0x0000fdf9 │ │ │ │ - ldrshteq r1, [r5], -r8 │ │ │ │ + svclt 0x0000fe99 │ │ │ │ + ldrshteq r1, [r5], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xb0934bb9 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ strmi r2, [r0], r0, lsr #4 │ │ │ │ - bl 0x407bbc │ │ │ │ + bl 0x407cac │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ @ instruction: 0xf1f30300 │ │ │ │ - vfmseq.f64 d30, d3, d24 │ │ │ │ + cdpeq 12, 14, cr14, cr3, cr8, {0} │ │ │ │ strtmi r4, [pc], -lr, lsr #12 │ │ │ │ andsle r2, lr, lr, lsl fp │ │ │ │ andsle r2, r2, pc, lsl fp │ │ │ │ suble r2, r5, sp, lsl fp │ │ │ │ - blmi 0xfebfe33c │ │ │ │ - blls 0x5103a8 │ │ │ │ + blmi 0xfebfe42c │ │ │ │ + blls 0x510498 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - andslt r8, r3, r9, asr #12 │ │ │ │ + mulslt r3, r1, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsra.u64 q12, q8, #60 │ │ │ │ - bcs 0x18eb68 │ │ │ │ + bcs 0x18ec58 │ │ │ │ ldm pc, {r1, r3, r5, r6, r7, fp, ip, lr, pc}^ @ │ │ │ │ rscseq pc, r2, r2, lsl r0 @ │ │ │ │ addseq r0, r6, r2, asr #1 │ │ │ │ - strteq r0, [r3], #-98 @ 0xffffff9e │ │ │ │ + strteq r0, [r0], #-98 @ 0xffffff9e │ │ │ │ vmvn.i32 d29, #13500416 @ 0x00ce0000 │ │ │ │ vsubl.u8 , d20, d3 │ │ │ │ - bcs 0x48c988 │ │ │ │ + bcs 0x48ca78 │ │ │ │ movwge sp, #6364 @ 0x18dc │ │ │ │ @ instruction: 0xf022f853 │ │ │ │ - andeq r6, fp, pc, ror #21 │ │ │ │ - @ instruction: 0x000b6abd │ │ │ │ - andeq r6, fp, r7, lsl #21 │ │ │ │ - andeq r6, fp, r5, lsr r3 │ │ │ │ - andeq r6, fp, r1, lsr sl │ │ │ │ - strdeq r6, [fp], -r7 │ │ │ │ - ldrdeq r6, [fp], -r1 │ │ │ │ - muleq fp, fp, r9 │ │ │ │ - andeq r6, fp, r3, lsr r9 │ │ │ │ - andeq r6, fp, r5, lsl #18 │ │ │ │ - @ instruction: 0x000b68bd │ │ │ │ - andeq r6, fp, sp, ror fp │ │ │ │ - andeq r6, fp, r5, lsr #22 │ │ │ │ - andeq r6, fp, r1, asr #16 │ │ │ │ - andeq r6, fp, fp, ror #15 │ │ │ │ - andeq r6, fp, r3, lsl #17 │ │ │ │ + andeq r6, fp, r5, lsl #24 │ │ │ │ + andeq r6, fp, sp, asr #23 │ │ │ │ + andeq r6, fp, pc, lsl #23 │ │ │ │ + andeq r6, fp, r5, lsr #8 │ │ │ │ + andeq r6, fp, r3, lsr fp │ │ │ │ + strdeq r6, [fp], -r3 │ │ │ │ + andeq r6, fp, r7, asr #21 │ │ │ │ + andeq r6, fp, fp, lsl #21 │ │ │ │ + andeq r6, fp, r3, lsr #20 │ │ │ │ + strdeq r6, [fp], -r5 │ │ │ │ + andeq r6, fp, sp, lsr #19 │ │ │ │ + muleq fp, fp, ip │ │ │ │ + andeq r6, fp, r3, asr #24 │ │ │ │ + andeq r6, fp, r1, lsr r9 │ │ │ │ + ldrdeq r6, [fp], -fp │ │ │ │ + andeq r6, fp, r3, ror r9 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r5!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r6, fp, r1, ror #10 │ │ │ │ - andeq r6, fp, r3, lsr #11 │ │ │ │ - strdeq r6, [fp], -r1 │ │ │ │ - andeq r6, fp, sp, lsl r6 │ │ │ │ - muleq fp, r7, r6 │ │ │ │ - andeq r6, fp, r5, lsr r3 │ │ │ │ - andeq r6, fp, pc, asr #13 │ │ │ │ + andeq r6, fp, r1, asr r6 │ │ │ │ + muleq fp, r3, r6 │ │ │ │ + andeq r6, fp, r1, ror #13 │ │ │ │ + andeq r6, fp, sp, lsl #14 │ │ │ │ + andeq r6, fp, r7, lsl #15 │ │ │ │ + andeq r6, fp, r5, lsr #8 │ │ │ │ + @ instruction: 0x000b67bf │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - ldrhi pc, [r1, -r0] │ │ │ │ + strhi pc, [lr, -r0]! │ │ │ │ @ instruction: 0x81a6f200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x46218754 │ │ │ │ + @ instruction: 0x46218771 │ │ │ │ @ instruction: 0xf7f0a808 │ │ │ │ - @ instruction: 0xf898fbbd │ │ │ │ - blls 0x2ba778 │ │ │ │ + @ instruction: 0xf898fb43 │ │ │ │ + blls 0x2ba868 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ svclt 0x000c462a │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f04419 │ │ │ │ - andcs pc, r1, pc, ror #30 │ │ │ │ + andcs pc, r1, fp, ror #30 │ │ │ │ @ instruction: 0xf004e787 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vqrshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b38686 │ │ │ │ + vmax.s8 d8, d0, d10 │ │ │ │ + @ instruction: 0xf5b386a3 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vshl.s8 q4, , q8 │ │ │ │ - eorcs r8, r0, #66846720 @ 0x3fc0000 │ │ │ │ + vrshl.s8 d8, d24, d1 │ │ │ │ + eorcs r8, r0, #28 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcgt.s8 d8, d1, d11 │ │ │ │ - @ instruction: 0xf5b3832a │ │ │ │ + vcgt.s8 q4, , q2 │ │ │ │ + @ instruction: 0xf5b38348 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vqshl.s8 d8, d1, d2 │ │ │ │ - blcs 0xd6f34 │ │ │ │ - ldrbthi pc, [fp], #-2 @ │ │ │ │ + vshl.s8 q4, , q1 │ │ │ │ + blcs 0xd7104 │ │ │ │ + ldrthi pc, [r6], #2 @ │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r8, {r0, r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #33283 @ 0x8203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [fp], #-777 @ 0xfffffcf7 │ │ │ │ - ldc2 7, cr15, [r8], #-968 @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [r4], #-968 @ 0xfffffc38 │ │ │ │ vaba.s8 q15, , │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcge.s8 q4, q0, q14 │ │ │ │ - @ instruction: 0xf5b3867f │ │ │ │ + vcge.s8 d8, d16, d3 │ │ │ │ + @ instruction: 0xf5b3869c │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vqadd.s8 q12, , │ │ │ │ + vqadd.s8 d24, d31, d7 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003cf47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xb64d4 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r0, r1, r2, r3, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x0621f013 │ │ │ │ - ldrbeq r0, [r3, #1550]! @ 0x60e │ │ │ │ - strbeq r0, [r5, #1496] @ 0x5d8 │ │ │ │ - vsli.64 d16, d18, #4 │ │ │ │ - blcs 0x10b0f8 │ │ │ │ + @ instruction: 0x063df013 │ │ │ │ + streq r0, [sp], -r9, lsr #12 │ │ │ │ + ldrbeq r0, [sp, #1521] @ 0x5f1 │ │ │ │ + vmls.f q8, q10, d1[2] │ │ │ │ + blcs 0x10b1e8 │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af1f │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481d8 │ │ │ │ + @ instruction: 0xf41481f6 │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst4. {d8,d10,d12,d14}, [r4 :256], r4 │ │ │ │ + vst1.8 {d8-d11}, [r4 :64], r2 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf95af7f5 │ │ │ │ + @ instruction: 0xf956f7f5 │ │ │ │ @ instruction: 0xf3c4e76d │ │ │ │ - blcs 0x20b158 │ │ │ │ + blcs 0x20b248 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - orreq r0, r0, #1023410176 @ 0x3d000000 │ │ │ │ - bicseq r0, fp, #1275068417 @ 0x4c000001 │ │ │ │ - streq r0, [r7], #-942 @ 0xfffffc52 │ │ │ │ + orrseq r0, r7, #84, 8 @ 0x54000000 │ │ │ │ + mvnseq r0, #-1476395007 @ 0xa8000001 │ │ │ │ + ldreq r0, [lr], #-965 @ 0xfffffc3b │ │ │ │ adceq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - rsbshi pc, r0, r1 │ │ │ │ - strbhi pc, [ip, r0, lsl #4] @ │ │ │ │ + addhi pc, lr, r1 │ │ │ │ + strbhi pc, [sl, r0, lsl #4]! @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - adclt r8, r3, #149 @ 0x95 │ │ │ │ + adclt r8, r3, #179 @ 0xb3 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b383f7 │ │ │ │ + @ instruction: 0xf5b3841f │ │ │ │ @ instruction: 0xf47f4f40 │ │ │ │ - blmi 0x7220e8 │ │ │ │ - blls 0x5105f8 │ │ │ │ + blmi 0x7221d8 │ │ │ │ + blls 0x5106e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - strbmi r8, [r0], -r1, lsr #10 │ │ │ │ + strbmi r8, [r0], -r9, ror #10 │ │ │ │ pop {r0, r1, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf404bebb │ │ │ │ + @ instruction: 0xf404beb7 │ │ │ │ @ instruction: 0xf5b303a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vqadd.s8 d8, d16, d19 │ │ │ │ - blcs 0xd8398 │ │ │ │ - addshi pc, r2, r1 │ │ │ │ + vqadd.s8 q4, q8, │ │ │ │ + blcs 0xd8500 │ │ │ │ + adcshi pc, r0, r1 │ │ │ │ eoreq fp, r0, #805306378 @ 0x3000000a │ │ │ │ vsri.64 , , #60 │ │ │ │ movwls r5, #53824 @ 0xd240 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x4123b11a │ │ │ │ @ instruction: 0xf10107d9 │ │ │ │ - stmdbge r8, {r0, r1, r2, r5, r6, r8, r9, pc} │ │ │ │ + stmdbge r8, {r1, r3, r7, r8, r9, pc} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ strls r9, [r8], #-524 @ 0xfffffdf4 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf9d8f7fb │ │ │ │ + @ instruction: 0xf9d4f7fb │ │ │ │ svclt 0x0000e71b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf63f2b06 │ │ │ │ andge sl, r1, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r6, fp, sp, asr #29 │ │ │ │ - andeq r6, fp, r3, lsl #29 │ │ │ │ - andeq r6, fp, r9, ror #30 │ │ │ │ - andeq r6, fp, r9, lsr #28 │ │ │ │ - @ instruction: 0x000b6fbf │ │ │ │ - andeq r6, fp, r5, lsr r3 │ │ │ │ - andeq r6, fp, r7, lsr #30 │ │ │ │ + andeq r6, fp, fp, ror #31 │ │ │ │ + andeq r6, fp, r1, lsr #31 │ │ │ │ + andeq r7, fp, r7, lsl #1 │ │ │ │ + andeq r6, fp, r7, asr #30 │ │ │ │ + ldrdeq r7, [fp], -sp │ │ │ │ + andeq r6, fp, r5, lsr #8 │ │ │ │ + andeq r7, fp, r5, asr #32 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vqadd.s8 d8, d16, d0 │ │ │ │ - blcs 0xd7fc8 │ │ │ │ - adcshi pc, r7, r1 │ │ │ │ + vhadd.s8 d8, d16, d30 │ │ │ │ + blcs 0xd812c │ │ │ │ + sbcshi pc, r5, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr15, {3} │ │ │ │ cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r0, #43685 @ 0xaaa5 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r0, #55973 @ 0xdaa5 │ │ │ │ ldceq 2, cr15, [r5], #280 @ 0x118 │ │ │ │ stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ - andls r2, sp, #67108864 @ 0x4000000 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ subne pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrmi sl, [lr, #2312] @ 0x908 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0051c81 │ │ │ │ - b 0x11f7af0 │ │ │ │ + b 0x11f7be0 │ │ │ │ srsia sp, #12 │ │ │ │ strls lr, [ip, #-32] @ 0xffffffe0 │ │ │ │ - streq pc, [pc, #-4] @ 0xb6688 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-1291 @ 0xfffffaf5 │ │ │ │ - ldc2 7, cr15, [r2], {243} @ 0xf3 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0xb6780 │ │ │ │ + strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ + stc2 7, cr15, [lr], {243} @ 0xf3 │ │ │ │ vmlsl.u q15, d20, d1[1] │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - @ instruction: 0xf0041103 │ │ │ │ - blcs 0x1b96ec │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - ldrbhi pc, [r7], -r0 @ │ │ │ │ + @ instruction: 0xf0042103 │ │ │ │ + vmull.u8 q8, d4, d15 │ │ │ │ + blcs 0x1c3bac │ │ │ │ + strne pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrbthi pc, [r4], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ - strbmi r4, [r0], -r8, lsl #2 │ │ │ │ + strbmi r1, [r0], -r8, lsl #8 │ │ │ │ stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ andls ip, ip, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xff5cf7fa │ │ │ │ - beq 0x8effa0 │ │ │ │ + @ instruction: 0xff58f7fa │ │ │ │ + beq 0x8f0090 │ │ │ │ andsne pc, r0, #4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + mrseq pc, CPSR @ │ │ │ │ stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ - mrseq pc, CPSR @ │ │ │ │ + movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ strbne pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0002a10 │ │ │ │ - @ instruction: 0xf1b28643 │ │ │ │ + @ instruction: 0xf1b28660 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ @ instruction: 0xf8d8ae1d │ │ │ │ - @ instruction: 0x079020d0 │ │ │ │ + @ instruction: 0x079720d0 │ │ │ │ @ instruction: 0xf414d503 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ @ instruction: 0xf44fae15 │ │ │ │ vaddl.s8 , d0, d0 │ │ │ │ andsmi r4, r0, r0 │ │ │ │ svcvs 0x0080f1b0 │ │ │ │ - ldrbhi pc, [fp, -r1]! @ │ │ │ │ + strhi pc, [r7, r1]! │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #3, 28 @ 0x30 │ │ │ │ strbmi r2, [r0], -r1, lsl #8 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ andls r5, r5, #0, 28 │ │ │ │ @ instruction: 0xf7fa9403 │ │ │ │ - strbt pc, [ip], -r7, asr #19 @ │ │ │ │ + strbt pc, [ip], -r3, asr #19 @ │ │ │ │ svcmi 0x00a0f5b3 │ │ │ │ ldclge 4, cr15, [r2, #508]! @ 0x1fc │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x67471c │ │ │ │ + @ instruction: 0xf99cf7f0 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ smullscs pc, r9, r8, r8 @ │ │ │ │ strbmi r1, [r0], -r9, lsl #20 │ │ │ │ stcls 3, cr4, [r8], {10} │ │ │ │ @ instruction: 0xf7ee6b99 │ │ │ │ - @ instruction: 0xf898f9a1 │ │ │ │ + @ instruction: 0xf898f929 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ - blcs 0xc8030 │ │ │ │ + blcs 0xc8120 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - ldc2 7, cr15, [r8, #960]! @ 0x3c0 │ │ │ │ + ldc2 7, cr15, [r4, #960]! @ 0x3c0 │ │ │ │ vst1.16 {d14-d16}, [r4], r7 │ │ │ │ @ instruction: 0xf5b22270 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - eoreq r8, r1, #102 @ 0x66 │ │ │ │ - sbcshi pc, r9, r1, asr #2 │ │ │ │ + eoreq r8, r1, #132 @ 0x84 │ │ │ │ + rscshi pc, r7, r1, asr #2 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ @ instruction: 0x069a30d0 │ │ │ │ mrcge 5, 1, APSR_nzcv, cr5, cr15, {1} │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ @@ -170271,1034 +170331,1049 @@ │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf808f7f5 │ │ │ │ + @ instruction: 0xf804f7f5 │ │ │ │ @ instruction: 0x2320e61b │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ vmla.f32 d26, d23, d15 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - ldreq pc, [pc, #-4] @ 0xb680c │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ + ldreq pc, [pc, #-4] @ 0xb68fc │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - strhi pc, [fp, -r1] │ │ │ │ + ldrhi pc, [r7, -r1]! │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ subsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r9], -r8, lsl #14 │ │ │ │ + strls r9, [r9, -r8, lsl #12] │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f1340b │ │ │ │ - ldrb pc, [sl, #-3757]! @ 0xfffff153 @ │ │ │ │ + ldrb pc, [sl, #-3753]! @ 0xfffff157 @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - b 0x5c750c │ │ │ │ + b 0x5c75fc │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - @ instruction: 0xf5b28208 │ │ │ │ + @ instruction: 0xf5b2822b │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - beq 0xfe9a1e18 │ │ │ │ + beq 0xfe9a1f08 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ strls r0, [ip, #-796] @ 0xfffffce4 │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r9, #-1055] @ 0xfffffbe1 │ │ │ │ strcc lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xffc0f7f9 │ │ │ │ + @ instruction: 0xffbcf7f9 │ │ │ │ @ instruction: 0x2320e559 │ │ │ │ teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ vmov.i32 q13, #12845055 @ 0x00c3ffff │ │ │ │ movwls r2, #33539 @ 0x8303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99b4c4 │ │ │ │ + beq 0xfe99b5b4 │ │ │ │ andcs r9, r1, #12, 10 @ 0x3000000 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [pc], #-4 @ 0xb68b4 │ │ │ │ + ldreq pc, [pc], #-4 @ 0xb69a4 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7f9340a │ │ │ │ - ldr pc, [ip, #-3897]! @ 0xfffff0c7 │ │ │ │ + ldr pc, [ip, #-3893]! @ 0xfffff0cb │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ ldcge 4, cr15, [r6, #-508]! @ 0xfffffe04 │ │ │ │ rsclt r0, r2, #573440 @ 0x8c000 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - bleq 0xff947528 │ │ │ │ + bleq 0xff947618 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ vst4.16 {d4-d7}, [r4 :64], sl │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0022f70 │ │ │ │ - smlabtls sl, r1, r5, r8 │ │ │ │ + strdls r8, [sl, -sp] │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ andls r4, fp, #50331648 @ 0x3000000 │ │ │ │ movwls r9, #33801 @ 0x8409 │ │ │ │ @ instruction: 0xf7fb930c │ │ │ │ - str pc, [lr, #3701] @ 0xe75 │ │ │ │ + str pc, [lr, #3697] @ 0xe71 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d4f7f0 │ │ │ │ + @ instruction: 0xf85ef7f0 │ │ │ │ svcne 0x0040f414 │ │ │ │ ldcge 4, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf57f0658 │ │ │ │ ldmib sp, {r0, r1, r3, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7994008 │ │ │ │ - strmi pc, [r2], -sp, ror #29 │ │ │ │ + @ instruction: 0x4602fe75 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - blx 0xbf48fa │ │ │ │ + blx 0xaf49ea │ │ │ │ @ instruction: 0xf414e577 │ │ │ │ @ instruction: 0xf47f1340 │ │ │ │ stmdbeq r2!, {r0, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ vst1.64 {d11-d14}, [r2 :128], r0 │ │ │ │ vmlal.u q11, d20, d0[4] │ │ │ │ movwmi r2, #8451 @ 0x2103 │ │ │ │ @ instruction: 0xf4000be0 │ │ │ │ submi r6, r2, r0 │ │ │ │ rsbscs pc, r0, r4, lsl #8 │ │ │ │ svccs 0x0070f5b0 │ │ │ │ - ldrthi pc, [fp], -r1 @ │ │ │ │ + strbthi pc, [r7], -r1 @ │ │ │ │ movwcs lr, #47565 @ 0xb9cd │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ - b 0x1dad98 │ │ │ │ + b 0x1dae88 │ │ │ │ vabal.u8 q8, d4, d2 │ │ │ │ strls r4, [r9], #-1027 @ 0xfffffbfd │ │ │ │ ldrbvs pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ adcmi sl, r5, #8, 18 @ 0x20000 │ │ │ │ strcs fp, [r1], #-3860 @ 0xfffff0ec │ │ │ │ strbmi r2, [r0], -r2, lsl #8 │ │ │ │ eorsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ movwls r9, #33792 @ 0x8400 │ │ │ │ - stc2 7, cr15, [lr], #972 @ 0x3cc │ │ │ │ + stc2 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ strtmi lr, [r1], -r3, asr #10 │ │ │ │ - @ instruction: 0xf7f0a808 │ │ │ │ - pldw [r4], #-2497 @ 0xfffff63f │ │ │ │ - @ instruction: 0xf47f1300 │ │ │ │ - stcls 12, cr10, [r8, #-788] @ 0xfffffcec │ │ │ │ - ldrteq pc, [r9], #-582 @ 0xfffffdba @ │ │ │ │ - streq pc, [sl], #-704 @ 0xfffffd40 │ │ │ │ - adceq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0x2d00a908 │ │ │ │ - strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - strcs r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ - @ instruction: 0xf7f39400 │ │ │ │ - str pc, [r8, #-3219]! @ 0xfffff36d │ │ │ │ - @ instruction: 0xf57f02a5 │ │ │ │ - @ instruction: 0xf44facaf │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a808 │ │ │ │ - strbthi pc, [r0], -r1 @ │ │ │ │ - @ instruction: 0xf99cf7f0 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ - @ instruction: 0x4621e515 │ │ │ │ - @ instruction: 0xf7f0a808 │ │ │ │ - @ instruction: 0xf8ddf993 │ │ │ │ - @ instruction: 0xf414c020 │ │ │ │ - @ instruction: 0xf0411300 │ │ │ │ - vand d24, d6, d5 │ │ │ │ - vshl.s64 d16, d21, #0 │ │ │ │ - vrshl.s8 d16, d10, d6 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ - strcs r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ + stmib sp, {r3, fp, sp, pc}^ │ │ │ │ + strls r5, [ip, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf942f7f0 │ │ │ │ + movwne pc, #1044 @ 0x414 @ │ │ │ │ + stclge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ + vadd.f32 d25, d6, d8 │ │ │ │ + vmvn.i32 d16, #589824 @ 0x00090000 │ │ │ │ + vshl.s8 d16, d10, d6 │ │ │ │ + vsubl.s8 q8, d16, d29 │ │ │ │ + stmdbge r8, {r1, r3, r9} │ │ │ │ + svclt 0x00082d00 │ │ │ │ + strbmi r4, [r0], -r2, lsr #12 │ │ │ │ + strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ + stc2 7, cr15, [ip], {243} @ 0xf3 │ │ │ │ + adceq lr, r3, #155189248 @ 0x9400000 │ │ │ │ + stcge 5, cr15, [ip], #508 @ 0x1fc │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + strtmi r8, [r1], -pc, lsl #13 │ │ │ │ + strls sl, [r8, #-2056] @ 0xfffff7f8 │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf91af7f0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - strtmi fp, [sl], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf7f39400 │ │ │ │ - ldrbt pc, [r8], #3171 @ 0xc63 @ │ │ │ │ - @ instruction: 0xf53f02a6 │ │ │ │ - @ instruction: 0xf44fac7f │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a808 │ │ │ │ - strhi pc, [ip], -r1 │ │ │ │ - @ instruction: 0xf96cf7f0 │ │ │ │ + ldc2l 7, cr15, [r2, #1004]! @ 0x3ec │ │ │ │ + strtmi lr, [r1], -pc, lsl #10 │ │ │ │ + stmib sp, {r3, fp, sp, pc}^ │ │ │ │ + strls r5, [ip, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf90ef7f0 │ │ │ │ + ldrdgt pc, [r0], -sp @ │ │ │ │ + movwne pc, #1044 @ 0x414 @ │ │ │ │ + msrhi CPSR_fsxc, r1, asr #32 │ │ │ │ + ldreq pc, [r5, #582]! @ 0x246 │ │ │ │ + streq pc, [sl, #-704] @ 0xfffffd40 │ │ │ │ + subne pc, r1, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmdbge r8, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf1bc4640 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ + mrrc2 7, 15, pc, r6, cr3 @ │ │ │ │ + adceq lr, r2, #-285212672 @ 0xef000000 │ │ │ │ + ldclge 5, cr15, [r6], #-252 @ 0xffffff04 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + @ instruction: 0x46218631 │ │ │ │ + strls sl, [r8, #-2056] @ 0xfffff7f8 │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf8e4f7f0 │ │ │ │ stmdbls r8, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00182b0d │ │ │ │ tstle r4, r1, lsl #6 │ │ │ │ - blcs 0x41d684 │ │ │ │ + blcs 0x41d78c │ │ │ │ movwcs fp, #12044 @ 0x2f0c │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ movwcs sl, #2312 @ 0x908 │ │ │ │ - ldc2 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ - @ instruction: 0xf414e4cd │ │ │ │ - @ instruction: 0xf47f1500 │ │ │ │ - @ instruction: 0xf44fac53 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a808 │ │ │ │ - strthi pc, [r8], -r1 │ │ │ │ - @ instruction: 0xf940f7f0 │ │ │ │ - blls 0x2bfab0 │ │ │ │ + stc2 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ + @ instruction: 0xf414e4c1 │ │ │ │ + ldrmi r1, [r9], r0, lsl #6 │ │ │ │ + mcrrge 4, 7, pc, r6, cr15 @ │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x43a39508 │ │ │ │ + ldrbhi pc, [r0], -r1 @ │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + strls r2, [r9, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f0950c │ │ │ │ + blls 0x2f4e88 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - ldrt pc, [r2], #3101 @ 0xc1d @ │ │ │ │ + strt pc, [r2], #3081 @ 0xc09 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + adceq r9, r1, #8, 10 @ 0x2000000 │ │ │ │ + adcshi pc, r2, r1, lsl #2 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + eorshi pc, r0, #1 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - setend be │ │ │ │ - @ instruction: 0xf5b380a2 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf7f08217 │ │ │ │ - strcs pc, [r1], #-2343 @ 0xfffff6d9 │ │ │ │ - stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - stc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ - @ instruction: 0xf414e499 │ │ │ │ - @ instruction: 0xf0421500 │ │ │ │ - vst3. {d24-d26}, [pc], ip │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a808 │ │ │ │ - sbcshi pc, r5, r1 │ │ │ │ - @ instruction: 0xf90cf7f0 │ │ │ │ - blls 0x2bfb18 │ │ │ │ + strls r2, [r9, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f0950c │ │ │ │ + blls 0x2f4e50 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - ldrbt pc, [lr], #-3049 @ 0xfffff417 @ │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ - stcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ - biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ - msreq CPSR_, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - vrsubhn.i16 d18, q2, │ │ │ │ - @ instruction: 0xf0044703 │ │ │ │ - @ instruction: 0xf5b3051f │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - beq 0xfe998070 │ │ │ │ - addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #8, 18 @ 0x20000 │ │ │ │ + str pc, [r6], #3053 @ 0xbed │ │ │ │ + movwne pc, #1044 @ 0x414 @ │ │ │ │ + @ instruction: 0xf0424699 │ │ │ │ + vst3. {d24-d26}, [pc :256], r4 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + strls r0, [r8, #-784] @ 0xfffffcf0 │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + strtmi r8, [r1], -r5, ror #1 │ │ │ │ + strcs sl, [r1], #-2056 @ 0xfffff7f8 │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf878f7f0 │ │ │ │ + stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vrshr.s64 d16, d13, #64 │ │ │ │ - vsubl.u8 q8, d4, d10 │ │ │ │ - strls r5, [r8], -r0, asr #8 │ │ │ │ - strls r9, [sl, #-1801] @ 0xfffff8f7 │ │ │ │ - strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r0, #-964] @ 0xfffffc3c │ │ │ │ - bllt 0xff834b7c │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950c │ │ │ │ - pldw [r4], #-3989 @ 0xfffff06b │ │ │ │ - @ instruction: 0xf47f1f40 │ │ │ │ - stmdbge r8, {r0, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f14640 │ │ │ │ - @ instruction: 0xf7fffcb5 │ │ │ │ - eorscs fp, r0, #204, 22 @ 0x33000 │ │ │ │ - rsbseq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf5b24c03 │ │ │ │ - @ instruction: 0xf0040f80 │ │ │ │ - @ instruction: 0xf003040f │ │ │ │ - vrhadd.s8 q4, q8, │ │ │ │ - @ instruction: 0xf1b287d8 │ │ │ │ - @ instruction: 0xf0031f10 │ │ │ │ - vqadd.s8 q4, , q8 │ │ │ │ - bcs 0x8d7efc │ │ │ │ - andhi pc, r6, #3 │ │ │ │ - ldrhi pc, [r8, -r2, lsl #4]! │ │ │ │ - @ instruction: 0xf0032a00 │ │ │ │ - tstls r8, r6, lsl #2 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + vmlal.s q8, d0, d1[7] │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + blx 0xff474c12 │ │ │ │ + @ instruction: 0x2320e467 │ │ │ │ + tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + vqdmulh.s q13, , │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ + eormi r0, r3, r0, lsr #6 │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + strcs pc, [r3, -r4, asr #7] │ │ │ │ + ldreq pc, [pc, #-4] @ 0xb6c64 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + ldrbhi pc, [ip, #-1] @ │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031281 │ │ │ │ + stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ + @ instruction: 0x46404313 │ │ │ │ + addseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [r9], -r8, lsl #14 │ │ │ │ + stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f1340b │ │ │ │ + @ instruction: 0xf7fffcf5 │ │ │ │ + strtmi fp, [r1], -r6, asr #23 │ │ │ │ + stmib sp, {r3, fp, sp, pc}^ │ │ │ │ + strls r5, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xff08f7ef │ │ │ │ + svcne 0x0040f414 │ │ │ │ + blge 0xfef73eb0 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldc2 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ + bllt 0xfee34cbc │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, ror r2 │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + eorhi pc, r0, #3 │ │ │ │ + strbhi pc, [r0, r0, lsl #4]! @ │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + tstphi pc, r3 @ p-variant is OBSOLETE │ │ │ │ + strbthi pc, [r0], #513 @ 0x201 @ │ │ │ │ + @ instruction: 0xf0032a20 │ │ │ │ + vqsub.s8 d8, d2, d23 │ │ │ │ + bcs 0xd8a8c │ │ │ │ + teqphi r5, r3 @ p-variant is OBSOLETE │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ eorsvs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fffddf │ │ │ │ - @ instruction: 0xf414bb9e │ │ │ │ - @ instruction: 0xf0420200 │ │ │ │ - vst1.8 {d8-d11}, [r4 :128], r7 │ │ │ │ - @ instruction: 0xf5b36310 │ │ │ │ - @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b38206 │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - blcs 0xd73bc │ │ │ │ - blge 0xfe3f3e1c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf414930f │ │ │ │ - @ instruction: 0xf3c46fd8 │ │ │ │ - stmib sp, {r0, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf47f230d │ │ │ │ - stmdbge r8, {r0, r7, r8, r9, fp, sp, pc} │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf800f7f5 │ │ │ │ - bllt 0x1d34c54 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - sbcshi pc, r2, r1 │ │ │ │ - streq pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - subhi pc, ip, r1 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldreq r3, [sp], #-208 @ 0xffffff30 │ │ │ │ - blge 0xff5b417c │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf003a908 │ │ │ │ - andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ - strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r6, #976]! @ 0x3d0 │ │ │ │ - bllt 0xfef34cb0 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + stc2l 7, cr15, [r4, #964] @ 0x3c4 │ │ │ │ + bllt 0xfe2b4d18 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - sbchi pc, r4, #66 @ 0x42 │ │ │ │ + subhi pc, ip, #66 @ 0x42 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - addhi pc, r9, #2 │ │ │ │ + eorhi pc, fp, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - rsbhi pc, sl, #2 │ │ │ │ + andhi pc, sp, #2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf004ab31 │ │ │ │ - movwls r0, #61967 @ 0xf20f │ │ │ │ - svcvs 0x00d8f414 │ │ │ │ - movwne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #55757 @ 0xd9cd │ │ │ │ - blge 0xa73ee8 │ │ │ │ + vbic.i16 q13, #50432 @ 0xc500 │ │ │ │ + @ instruction: 0xf4141201 │ │ │ │ + stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf004230e │ │ │ │ + movwls r0, #54031 @ 0xd30f │ │ │ │ + blge 0x1b73f50 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f4940c │ │ │ │ - @ instruction: 0xf7ffff9f │ │ │ │ - @ instruction: 0xf404bb16 │ │ │ │ + @ instruction: 0xf7ffffe5 │ │ │ │ + @ instruction: 0xf404bb5a │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - eoreq r8, r3, #209 @ 0xd1 │ │ │ │ - addshi pc, r8, r1, asr #2 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldrbeq r3, [pc], #208 @ 0xb6d30 │ │ │ │ - blge 0x1f34230 │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ - andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ + @ instruction: 0xf41480e3 │ │ │ │ + @ instruction: 0xf0010500 │ │ │ │ + vst4.16 {d8-d11}, [r4 :64]! │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53f041d │ │ │ │ + @ instruction: 0xf8d8abbc │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ + strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - strls r2, [ip], #-1280 @ 0xfffffb00 │ │ │ │ + strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f44508 │ │ │ │ - @ instruction: 0xf7fffd4d │ │ │ │ - @ instruction: 0xf404bb60 │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - @ instruction: 0xf4148400 │ │ │ │ - @ instruction: 0xf0420200 │ │ │ │ - vst1.32 {d24-d27}, [pc] │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - strhi pc, [sp, #-2]! │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0026f40 │ │ │ │ - @ instruction: 0xf5b38533 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.64 {d24-d26}, [pc], r1 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xff173fb0 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - cdp2 7, 11, cr15, cr0, cr15, {7} │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf003a908 │ │ │ │ - @ instruction: 0xf7f4030f │ │ │ │ - @ instruction: 0xf7fffe2f │ │ │ │ - @ instruction: 0xf414bb2a │ │ │ │ + @ instruction: 0xf7fffd8b │ │ │ │ + @ instruction: 0xf414bba2 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst4. {d8-d11}, [r4 :128], lr │ │ │ │ + vst1.64 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b380b3 │ │ │ │ + @ instruction: 0xf5b382ae │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0xd7044 │ │ │ │ - bge 0xfe973ff0 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf414930f │ │ │ │ - @ instruction: 0xf3c46fd8 │ │ │ │ - stmib sp, {r0, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf47f230d │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r7, r9, fp, sp, pc} │ │ │ │ + blcs 0xd782c │ │ │ │ + blge 0x773ff0 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwcs lr, #59853 @ 0xe9cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf47f930d │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xff1cf7f4 │ │ │ │ - blt 0xfe2b4e28 │ │ │ │ - andmi pc, r0, r4, lsl r4 @ │ │ │ │ - bge 0xfe174030 │ │ │ │ - vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0021381 │ │ │ │ - vst1.8 {d0-d3}, [r4 :64], ip │ │ │ │ - vbic.i32 q9, #192 @ 0x000000c0 │ │ │ │ - tstmi sl, #3, 28 @ 0x30 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svccs 0x0070f5b1 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - cmnphi r8, #2 @ p-variant is OBSOLETE │ │ │ │ - andgt lr, fp, #3358720 @ 0x334000 │ │ │ │ - andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ - andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ - addvs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf7f3950d │ │ │ │ - @ instruction: 0xf7fff89d │ │ │ │ - @ instruction: 0xf3c4bad0 │ │ │ │ - strteq r1, [r6], #-769 @ 0xfffffcff │ │ │ │ - @ instruction: 0xf53f930d │ │ │ │ - vmov.i16 q13, #49920 @ 0xc300 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmib sp, {r0, r1, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - beq 0xfe95b6d8 │ │ │ │ + @ instruction: 0xff84f7f4 │ │ │ │ + blt 0xb4e28 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + rschi pc, r2, r1 │ │ │ │ + @ instruction: 0xf1410223 │ │ │ │ + vst4.32 {d8-d11}, [r4 :128], r9 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53f04df │ │ │ │ + @ instruction: 0xf8d8ab62 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ + @ instruction: 0xf0032201 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + andls r4, sl, #12582912 @ 0xc00000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ + strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [r2, #-976]! @ 0xfffffc30 │ │ │ │ + bllt 0x1334e80 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strthi pc, [r8], #-2 │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + adcshi pc, r4, #66 @ 0x42 │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + vst3.16 {d24,d26,d28}, [pc :64], r6 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + ldrbhi pc, [ip, #-2] @ │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + strbthi pc, [pc], r2 @ │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + strtmi sl, [r1], -fp, lsr #21 │ │ │ │ + @ instruction: 0xf7efa808 │ │ │ │ + @ instruction: 0xf8d8fe23 │ │ │ │ + strbmi r3, [r0], -r8, lsl #1 │ │ │ │ + stmdbge r8, {r1, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + mrc2 7, 0, pc, cr4, cr4, {7} │ │ │ │ + bllt 0x5b4eec │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + tstphi r3, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcvs 0x0000f5b3 │ │ │ │ + sbcshi pc, r8, r2 │ │ │ │ + svcvs 0x0010f5b3 │ │ │ │ + adcshi pc, sl, r2 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + vmlsl.u8 q13, d20, d11 │ │ │ │ + @ instruction: 0xf4141201 │ │ │ │ + stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf004230e │ │ │ │ + movwls r0, #54031 @ 0xd30f │ │ │ │ + bge 0xfe0f4124 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + @ instruction: 0xf7f4940c │ │ │ │ + @ instruction: 0xf7ffff01 │ │ │ │ + @ instruction: 0xf414ba70 │ │ │ │ + @ instruction: 0xf47f4000 │ │ │ │ + beq 0xfe961900 │ │ │ │ + orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andseq pc, ip, #2 │ │ │ │ - strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - stmdbge r8, {r2, r4, r8, r9, lr} │ │ │ │ + cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ + vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ + @ instruction: 0xf0042e03 │ │ │ │ + vmull.u8 q8, d4, d15 │ │ │ │ + vabal.u8 , d4, d1 │ │ │ │ + @ instruction: 0xf5b15300 │ │ │ │ + @ instruction: 0xf8cd2f70 │ │ │ │ + @ instruction: 0xf002e024 │ │ │ │ + stmib sp, {r5, r7, r8, r9, pc}^ │ │ │ │ + stmdbge r8, {r0, r1, r3, r9, lr, pc} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ - strls r0, [ip], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf878f7f3 │ │ │ │ - blt 0xfebb4ecc │ │ │ │ - strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - bge 0xcf40d4 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00243a3 │ │ │ │ - vorr.i32 d24, #49408 @ 0x0000c100 │ │ │ │ - andls r1, sp, #268435456 @ 0x10000000 │ │ │ │ - vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0021581 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - @ instruction: 0x432a5300 │ │ │ │ - andls sl, ip, #8, 18 @ 0x20000 │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ + vsubl.s8 q11, d16, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r2, #34051 @ 0x8503 │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f3940b │ │ │ │ - @ instruction: 0xf7fff84b │ │ │ │ - vpmin.s8 , q4, q15 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - beq 0xfe9a1738 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwls r4, #33795 @ 0x8403 │ │ │ │ + strls r9, [sp, #-1034] @ 0xfffffbf6 │ │ │ │ + @ instruction: 0xf882f7f3 │ │ │ │ + blt 0xfef34fa0 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r0, #54310 @ 0xd426 │ │ │ │ + bge 0xff44ac │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #-1409286144 @ 0xac000000 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0041340 │ │ │ │ - movwls r0, #50191 @ 0xc40f │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1074f2c │ │ │ │ - stmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movwne pc, #53824 @ 0xd240 @ │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - vst2. {d8-d11}, [r4 :128], r9 │ │ │ │ - @ instruction: 0xf5b32378 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - strteq r8, [r5], #-1165 @ 0xfffffb73 │ │ │ │ - ldrbhi pc, [r1], #-321 @ 0xfffffebf @ │ │ │ │ - orrne pc, r6, #4, 8 @ 0x4000000 │ │ │ │ - svcne 0x0084f5b3 │ │ │ │ - ldmibge r0, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb6fb4 │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf7f4940c │ │ │ │ - @ instruction: 0xf7fff94d │ │ │ │ - @ instruction: 0xf414b9bc │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ + @ instruction: 0xf0020aa2 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ + andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ + andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ + addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f3940c │ │ │ │ + @ instruction: 0xf7fff85d │ │ │ │ + @ instruction: 0xf414ba94 │ │ │ │ @ instruction: 0xf47f4500 │ │ │ │ - vst2.32 {d26,d28}, [pc :256], r7 │ │ │ │ + vst1.8 {d26-d27}, [pc :64], r9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - addhi pc, r8, #2 │ │ │ │ + teqphi r9, #2 @ p-variant is OBSOLETE │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - beq 0xfe95b814 │ │ │ │ + beq 0xfe95b840 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ andseq pc, ip, #2 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ stmdbge r8, {r1, r3, r5, r8, r9, lr} │ │ │ │ strbmi r9, [r0], -ip, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strls r9, [r9, #-776] @ 0xfffffcf8 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb7010 │ │ │ │ + streq pc, [pc], #-4 @ 0xb703c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xffd2f7f2 │ │ │ │ - blt 0x235018 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf830f7f3 │ │ │ │ + blt 0x1ab5044 │ │ │ │ + tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0xc70e0 │ │ │ │ + stmibge r8!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031581 │ │ │ │ + stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0x432b2203 │ │ │ │ + movwls r9, #45576 @ 0xb208 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - strls r0, [ip, #-783] @ 0xfffffcf1 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0xb707c │ │ │ │ + stmib sp, {r2, r3, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f12409 │ │ │ │ + @ instruction: 0xf7fffa23 │ │ │ │ + vmul.i8 , q8, q0 │ │ │ │ + vsubw.s8 , q0, d13 │ │ │ │ + @ instruction: 0x43a30310 │ │ │ │ + strhi pc, [fp], #-1 │ │ │ │ + cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + ldrthi pc, [r7], #2 @ │ │ │ │ + @ instruction: 0xf1410425 │ │ │ │ + vst3.16 {d8-d10}, [r4 :256], r2 │ │ │ │ + @ instruction: 0xf5b31386 │ │ │ │ + @ instruction: 0xf47f1f84 │ │ │ │ + stmdbge r8, {r0, r3, r4, r5, r7, r8, fp, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d8 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf0041303 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ + @ instruction: 0xf932f7f4 │ │ │ │ + stmiblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ + stmibge r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf00243a3 │ │ │ │ + vrshr.u64 d24, d16, #60 │ │ │ │ + andls r1, sp, #268435456 @ 0x10000000 │ │ │ │ + vmlsl.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0021581 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + @ instruction: 0x432a5300 │ │ │ │ + andls sl, ip, #8, 18 @ 0x20000 │ │ │ │ + andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + movwls r2, #34051 @ 0x8503 │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f2940b │ │ │ │ - @ instruction: 0xf7fffab5 │ │ │ │ - stmib sp, {r2, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf644a908 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ - vcgt.s8 d16, d7, d5 │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ - strls r0, [sl], #-517 @ 0xfffffdfb │ │ │ │ - strgt lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf854f7f1 │ │ │ │ - stmdblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7ffffb7 │ │ │ │ + stmdbge r8, {r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + movwls r4, #33283 @ 0x8203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vabal.u8 , d4, d12 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [fp], #-777 @ 0xfffffcf7 │ │ │ │ + blx 0xfe775124 │ │ │ │ + stmdblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf838f7f1 │ │ │ │ + ldmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ rsbspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f1c50b │ │ │ │ - @ instruction: 0xf7fff841 │ │ │ │ - @ instruction: 0xf898b956 │ │ │ │ - ldrdlt r3, [r3, -r9]! │ │ │ │ - ldrsbcc pc, [r4], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf57f07d8 │ │ │ │ - stmib sp, {r0, r2, r3, r6, r8, fp, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - vmla.i8 d26, d6, d8 │ │ │ │ - vqdmlal.s q8, d16, d1[4] │ │ │ │ - @ instruction: 0xf645030a │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ - strls r0, [sl], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf826f7f1 │ │ │ │ - ldmdblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf824f7f1 │ │ │ │ + ldmdblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smullscc pc, r9, r8, r8 @ │ │ │ │ + @ instruction: 0xf8d8b123 │ │ │ │ + @ instruction: 0x07d830d4 │ │ │ │ + ldmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + mvneq pc, #1610612740 @ 0x60000004 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + adcvc pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf808f7f1 │ │ │ │ + stmdblt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf8d8b123 │ │ │ │ @ instruction: 0x07de30d4 │ │ │ │ - ldmdbge r2!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r8, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ mvneq pc, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ rsbsvc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f1c50b │ │ │ │ - @ instruction: 0xf7fff80b │ │ │ │ - stmib sp, {r5, r8, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf644a908 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ - vcgt.s8 d16, d7, d5 │ │ │ │ - vmlal.s q11, d0, d1[3] │ │ │ │ - strls r0, [sl], #-517 @ 0xfffffdfb │ │ │ │ - strgt lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xfff8f7f0 │ │ │ │ - stmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xffecf7f0 │ │ │ │ + stmdblt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + subvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xffd8f7f0 │ │ │ │ + ldmlt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ adcspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f0c50b │ │ │ │ - @ instruction: 0xf7ffffe5 │ │ │ │ - adccs fp, r0, #16384000 @ 0xfa0000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vqshl.s8 d8, d20, d16 │ │ │ │ - rscscs r8, r0, #-2147483634 @ 0x8000000e │ │ │ │ - adcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vqrshl.s8 d8, d23, d16 │ │ │ │ - rscscs r8, r0, #88, 8 @ 0x58000000 │ │ │ │ - addseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b38507 │ │ │ │ - @ instruction: 0xf0010f20 │ │ │ │ - @ instruction: 0xf5b384ee │ │ │ │ - @ instruction: 0xf47f0f00 │ │ │ │ - movwcs sl, #2267 @ 0x8db │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ - strbmi r3, [r0], -r8, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r3, [ip], #-1027 @ 0xfffffbfd │ │ │ │ - stc2l 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ - ldmdblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vqsub.s8 d24, d15, d13 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xffc4f7f0 │ │ │ │ + ldmlt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + ldrbhi pc, [r1], #1 @ │ │ │ │ + teqphi sl, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ + addsmi r0, r3, #176, 4 │ │ │ │ + ldrbhi pc, [r5, #1] @ │ │ │ │ + ldrbhi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ + addsmi r0, r3, #144, 4 │ │ │ │ + strhi pc, [r4, #-1]! │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + strhi pc, [fp, #-1] │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + ldmge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + ldrmi r9, [sl], -fp, lsl #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f2940c │ │ │ │ + @ instruction: 0xf7fffd4b │ │ │ │ + vmla.i8 d27, d15, d16 │ │ │ │ + vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmge r8!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, ror r3 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - strbhi pc, [ip], #-2 @ │ │ │ │ - ldrbthi pc, [r6], #512 @ 0x200 @ │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - strbhi pc, [r4, #-2] @ │ │ │ │ - bicshi pc, r2, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf0022b20 │ │ │ │ - vqshl.s8 q4, , q9 │ │ │ │ - blcs 0xd7c34 │ │ │ │ - movthi pc, #8194 @ 0x2002 @ │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb7210 │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fffb47 │ │ │ │ - strtmi fp, [r1], -lr, lsl #17 │ │ │ │ - stmib sp, {r3, fp, sp, pc}^ │ │ │ │ - stmib sp, {r0, r3, r8, sl, ip, lr}^ │ │ │ │ - @ instruction: 0xf7ef550b │ │ │ │ - stmdbge r8, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f04640 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf57f07e0 │ │ │ │ - vmvn.i16 q13, #203 @ 0x00cb │ │ │ │ - strteq r5, [r1], #195 @ 0xc3 │ │ │ │ - rschi pc, r9, r1, lsl #2 │ │ │ │ - ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ - ldrsbcc pc, [r0], #131 @ 0x83 @ │ │ │ │ - movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - vqdmulh.s d18, d2, d2 │ │ │ │ - stmdacs r0, {r0, r2, r3, pc} │ │ │ │ - stmiage r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - movwpl pc, #1103 @ 0x44f @ │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + andshi pc, lr, #0 │ │ │ │ + addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + teqcs r0, #10158080 @ 0x9b0000 │ │ │ │ + cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0020f80 │ │ │ │ - vqshl.u64 q12, , #4 │ │ │ │ - vrshl.s8 q9, q0, q8 │ │ │ │ - strdmi r7, [r3], -lr @ │ │ │ │ - tstmi sp, #2176 @ 0x880 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ - rsbshi pc, r0, r3 │ │ │ │ + @ instruction: 0xf0021f00 │ │ │ │ + vqshl.s8 q4, , q0 │ │ │ │ + @ instruction: 0xf5b384f8 │ │ │ │ + @ instruction: 0xf0021f80 │ │ │ │ + vrshl.s8 q4, , │ │ │ │ + blcs 0x8d82c8 │ │ │ │ + strhi pc, [r4, #-2] │ │ │ │ + adcshi pc, r2, #536870912 @ 0x20000000 │ │ │ │ + @ instruction: 0xf0022b00 │ │ │ │ + @ instruction: 0xf3c48366 │ │ │ │ + movwls r2, #33539 @ 0x8303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andeq pc, r3, #2 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f8920a │ │ │ │ - @ instruction: 0xf7fffc23 │ │ │ │ - @ instruction: 0xf004b846 │ │ │ │ - @ instruction: 0xf1b37360 │ │ │ │ - @ instruction: 0xf0007f60 │ │ │ │ - andcs r8, r0, #-1073741806 @ 0xc0000012 │ │ │ │ - movwls r4, #42515 @ 0xa613 │ │ │ │ - stmib sp, {r0, r1, r5, r6, r8, fp}^ │ │ │ │ - vst1.8 {d5-d8}, [r3], fp │ │ │ │ - vrsra.u64 , q14, #60 │ │ │ │ - stmdbge r8, {r1, r3, r9} │ │ │ │ - @ instruction: 0x01224313 │ │ │ │ - andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ - subsmi r4, sl, r0, asr #12 │ │ │ │ - vst4. {d0,d2,d4,d6}, [r3 :128], r3 │ │ │ │ - subsmi r2, r3, r0, lsl #7 │ │ │ │ - addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strvs pc, [r0], #836 @ 0x344 │ │ │ │ - b 0x119bb10 │ │ │ │ - subseq r4, fp, r4, asr #7 │ │ │ │ - @ instruction: 0xf7f89309 │ │ │ │ - @ instruction: 0xf7fffe75 │ │ │ │ - @ instruction: 0xf5b3b81e │ │ │ │ - @ instruction: 0xf0000f20 │ │ │ │ - @ instruction: 0xf5b38290 │ │ │ │ - @ instruction: 0xf47f0f40 │ │ │ │ - vmov.i16 d26, #197 @ 0x00c5 │ │ │ │ - vmull.p8 , d4, d0 │ │ │ │ - vsubl.u8 , d4, d1 │ │ │ │ - beq 0xfea07f28 │ │ │ │ - vcgt.s8 d25, d6, d10 │ │ │ │ - vmvn.i32 d16, #2559 @ 0x000009ff │ │ │ │ - movwcs r0, #7178 @ 0x1c0a │ │ │ │ - vhsub.s8 d25, d6, d13 │ │ │ │ - vsubl.s8 q8, d16, d29 │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - svclt 0x0008459e │ │ │ │ - strbmi r4, [r0], -r2, ror #12 │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - ldreq pc, [ip, #-5] │ │ │ │ - streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ - eor pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf004950c │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - strls r2, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f29409 │ │ │ │ - @ instruction: 0xf7fffe2d │ │ │ │ - stmib sp, {r5, r6, fp, ip, sp, pc}^ │ │ │ │ - strbmi r4, [r0], -r8, lsl #2 │ │ │ │ - stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ - andls ip, ip, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8bcf7fa │ │ │ │ - svclt 0x00dff7fe │ │ │ │ - ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ - strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ - svceq 0x000ef010 │ │ │ │ - svcge 0x00d6f43e │ │ │ │ - andvc pc, r0, pc, asr #8 │ │ │ │ - andmi pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf1b04010 │ │ │ │ - @ instruction: 0xf0016f80 │ │ │ │ - @ instruction: 0xf1a18142 │ │ │ │ - bcs 0x1f7bc4 │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbfbb0 │ │ │ │ - svcge 0x00c4f43e │ │ │ │ - strbmi r2, [r0], -r0, lsl #4 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ - andls r5, r5, #0, 28 │ │ │ │ - @ instruction: 0xf7f99203 │ │ │ │ - @ instruction: 0xf7fffb89 │ │ │ │ - sbccs fp, r0, #3014656 @ 0x2e0000 │ │ │ │ - sbcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vcgt.s8 q4, q8, │ │ │ │ - @ instruction: 0xf1b382f6 │ │ │ │ - @ instruction: 0xf0011fc0 │ │ │ │ - sbcscs r8, r0, #452984832 @ 0x1b000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf004461a │ │ │ │ + strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ + blx 0xa7530a │ │ │ │ + ldmdalt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [r6], {239} @ 0xef │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf8a4f7f0 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + ubfxeq sl, r8, #17, #1 │ │ │ │ + ldmdage lr, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + sbcpl pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf10104a1 │ │ │ │ + @ instruction: 0xf8d880f8 │ │ │ │ + @ instruction: 0xf8d33050 │ │ │ │ + vshr.u64 , q0, #61 │ │ │ │ + blcs 0x143f90 │ │ │ │ + eorhi pc, ip, r2, asr #4 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + vst2. {d26-d27}, [pc], r4 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + andhi pc, r4, r3 │ │ │ │ + strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + mvnsvc pc, #64, 4 │ │ │ │ + stceq 0, cr4, [r2, #-140]! @ 0xffffff74 │ │ │ │ + vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + b 0x1483178 │ │ │ │ + @ instruction: 0xf0030545 │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r7, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf0024403 │ │ │ │ + stmib sp, {r0, r1, r9}^ │ │ │ │ + andls r4, sl, #8, 10 @ 0x2000000 │ │ │ │ + stc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ + stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + msrvc SPSR_, #4 │ │ │ │ + svcvc 0x0060f1b3 │ │ │ │ + mrshi pc, (UNDEF: 76) @ │ │ │ │ + ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ + stmdbeq r3!, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ + andpl lr, fp, #3358720 @ 0x334000 │ │ │ │ + mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ + andeq pc, sl, #196, 6 @ 0x10000003 │ │ │ │ + tstmi r3, #8, 18 @ 0x20000 │ │ │ │ + vst4.8 {d0,d2,d4,d6}, [r2 :128], r2 │ │ │ │ + strbmi r3, [r0], -r0, lsl #4 │ │ │ │ + mvneq r4, sl, asr r0 │ │ │ │ + orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ + vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ + vhsub.u8 d21, d20, d3 │ │ │ │ + andls r6, r8, #128, 8 @ 0x80000000 │ │ │ │ + bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ + movwls r0, #36955 @ 0x905b │ │ │ │ + mrc2 7, 2, pc, cr4, cr8, {7} │ │ │ │ + stmdalt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + addshi pc, r1, #0 │ │ │ │ + svceq 0x0040f5b3 │ │ │ │ + svcge 0x00f8f47e │ │ │ │ + cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r0, #55973 @ 0xdaa5 │ │ │ │ + ldceq 2, cr15, [r9], #-280 @ 0xfffffee8 │ │ │ │ + stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + adceq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + ldrmi sl, [lr, #2312] @ 0x908 │ │ │ │ + strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf0051c81 │ │ │ │ + b 0x11f88e4 │ │ │ │ + srsia sp, #12 │ │ │ │ + strls lr, [ip, #-32] @ 0xffffffe0 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0xb7484 │ │ │ │ + strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ + mcr2 7, 0, pc, cr12, cr2, {7} @ │ │ │ │ + stmdalt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strne lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fa920c │ │ │ │ + @ instruction: 0xf7fef89b │ │ │ │ + @ instruction: 0xf8d8bfc2 │ │ │ │ + @ instruction: 0x079420d0 │ │ │ │ + @ instruction: 0xf010d503 │ │ │ │ + @ instruction: 0xf43e0f0e │ │ │ │ + @ instruction: 0xf44fafb9 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ + andsmi r4, r0, r0 │ │ │ │ + svcvs 0x0080f1b0 │ │ │ │ + cmpphi r1, r1 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ + svclt 0x00942a05 │ │ │ │ + andcs r2, r1, #0, 4 │ │ │ │ + @ instruction: 0xf43e2a00 │ │ │ │ + andcs sl, r0, #668 @ 0x29c │ │ │ │ + @ instruction: 0xf8cd4640 │ │ │ │ + @ instruction: 0x9602c010 │ │ │ │ + @ instruction: 0x5e00e9cd │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + blx 0x1af54d6 │ │ │ │ + ldmdalt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ + addsmi r0, r3, #208, 4 │ │ │ │ + strhi pc, [sl], #-1 │ │ │ │ + rscshi pc, r7, #0, 4 │ │ │ │ + svcne 0x00c0f1b3 │ │ │ │ + ldrthi pc, [r8], #-1 @ │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + ldrhi pc, [r8], #-1 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + svcge 0x0082f47e │ │ │ │ + smullsne pc, r9, r8, r8 @ │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf0022900 │ │ │ │ + bicsmi r8, r2, #239 @ 0xef │ │ │ │ + movweq pc, #4098 @ 0x1002 @ │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + @ instruction: 0xf3c4af73 │ │ │ │ + movwcs r2, #4611 @ 0x1203 │ │ │ │ + stmdbge r8, {r3, r9, ip, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + andcs r2, r2, #167772160 @ 0xa000000 │ │ │ │ + @ instruction: 0xf7f1950c │ │ │ │ + @ instruction: 0xf7fefcc5 │ │ │ │ + @ instruction: 0xf5b3bfd4 │ │ │ │ + @ instruction: 0xf0010fa0 │ │ │ │ + vqshl.s8 q4, q12, q0 │ │ │ │ + @ instruction: 0xf5b38309 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #272629760 @ 0x10400000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - adcscs r8, r0, #-335544317 @ 0xec000003 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + andscs r8, r0, #-1241513984 @ 0xb6000000 │ │ │ │ + eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf898af9f │ │ │ │ - @ instruction: 0xf8d810d9 │ │ │ │ - @ instruction: 0xf8d830d0 │ │ │ │ - stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - sbchi pc, sp, r2 │ │ │ │ - @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb8018 │ │ │ │ - svcge 0x0090f47e │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r8, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf3c4a908 │ │ │ │ - strbmi r4, [r0], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - movwls r0, #527 @ 0x20f │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [ip, #-514] @ 0xfffffdfe │ │ │ │ - stc2l 7, cr15, [r6], #964 @ 0x3c4 │ │ │ │ - svclt 0x00f1f7fe │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - ldrbhi pc, [sl], #-1 @ │ │ │ │ - movwhi pc, #33280 @ 0x8200 @ │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - strhi pc, [r2, #-1]! │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - ldrhi pc, [r8], #1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #48, 4 │ │ │ │ - svcge 0x0064f47e │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - sbcshi pc, r0, #2 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls lr, [r8, -sp, asr #19] │ │ │ │ - stmib sp, {r1, r3, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf404af47 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + @ instruction: 0xf3c4090f │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b32603 │ │ │ │ + @ instruction: 0xf0024f70 │ │ │ │ + movwcs r8, #4854 @ 0x12f6 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ + stmib sp, {r3, r5, ip, pc}^ │ │ │ │ @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7feff1b │ │ │ │ - @ instruction: 0xf5b3bf4a │ │ │ │ + @ instruction: 0xf7fefef9 │ │ │ │ + @ instruction: 0xf5b3bf2c │ │ │ │ @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r7, #276 @ 0x114 │ │ │ │ - strhi pc, [pc], #-320 @ 0xb74b4 │ │ │ │ + adceq sl, r7, #39, 30 @ 0x9c │ │ │ │ + ldrhi pc, [r9], #-320 @ 0xfffffec0 │ │ │ │ cmnpmi pc, #36 @ p-variant is OBSOLETE @ 0x24 │ │ │ │ rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mvneq pc, #587202560 @ 0x23000000 │ │ │ │ @ instruction: 0xd1084293 │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf0014393 │ │ │ │ - rsclt r8, r3, #252, 14 @ 0x3f00000 │ │ │ │ + @ instruction: 0xf0024393 │ │ │ │ + rsclt r8, r3, #29 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #872415232 @ 0x34000000 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf8f8f7f3 │ │ │ │ - svclt 0x008df7fe │ │ │ │ + @ instruction: 0xf8d6f7f3 │ │ │ │ + svclt 0x006ff7fe │ │ │ │ svceq 0x00a0f5b2 │ │ │ │ - svcge 0x0012f47e │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr4, cr14, {3} │ │ │ │ @ instruction: 0xf10202a2 │ │ │ │ - eoreq r8, r3, #86 @ 0x56 │ │ │ │ - strhi pc, [r9, #-256] @ 0xffffff00 │ │ │ │ + eoreq r8, r3, #119 @ 0x77 │ │ │ │ + ldrhi pc, [r7, #-256] @ 0xffffff00 │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - svcge 0x0006f47e │ │ │ │ + mcrge 4, 7, pc, cr8, cr14, {3} @ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ addseq r2, fp, pc, lsl #4 │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ movwls r4, #45577 @ 0xb209 │ │ │ │ - ldc2 7, cr15, [ip, #-1000] @ 0xfffffc18 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr5, cr14, {7} │ │ │ │ + ldc2l 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr7, cr14, {7} │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ rsbmi pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ - strbhi pc, [r3, -r1] @ │ │ │ │ - orrshi pc, r4, #0, 4 │ │ │ │ + strbhi pc, [r1, -r1]! @ │ │ │ │ + orrshi pc, r9, #0, 4 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r8], r1 @ │ │ │ │ + ldrbthi pc, [r6], r1 @ │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - strthi pc, [sl], r1 │ │ │ │ + strbhi pc, [r8], r1 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf004ae9e │ │ │ │ - bcs 0x8b8140 │ │ │ │ - ldrhi pc, [r9, #2]! │ │ │ │ + @ instruction: 0xf004ae9d │ │ │ │ + bcs 0x8b826c │ │ │ │ + strbhi pc, [r3, #2]! @ │ │ │ │ rscseq pc, pc, #20 │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ @ instruction: 0xf0024617 │ │ │ │ - vst3. {d24-d26}, [pc]! │ │ │ │ + vst3. {d24-d26}, [pc :256], r7 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ andsmi r0, r4, #16, 4 │ │ │ │ - strbhi pc, [r7, #2] @ │ │ │ │ - str r2, [sl], r0, lsl #4 │ │ │ │ + ldrbhi pc, [r1, #2]! @ │ │ │ │ + str r2, [r9], r0, lsl #4 │ │ │ │ movtpl pc, #5060 @ 0x13c4 @ │ │ │ │ svceq 0x0030f014 │ │ │ │ @ instruction: 0xf47e930d │ │ │ │ - vqrdmlah.s q13, q10, d1[0] │ │ │ │ + vmull.p8 q13, d20, d19 │ │ │ │ vaddw.u8 q9, q2, d3 │ │ │ │ stmdbcs sp, {r8, r9, ip, lr} │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf002290f │ │ │ │ - andls r8, r0, #236 @ 0xec │ │ │ │ + andls r8, r0, #-2147483645 @ 0x80000003 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ tstls sl, r3, lsl #4 │ │ │ │ stmdbge r8, {r0, r1, r3, r9, ip, pc} │ │ │ │ adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0xb75e4 │ │ │ │ + streq pc, [pc], #-4 @ 0xb7710 │ │ │ │ strls r9, [ip], #-776 @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ - mcr2 7, 1, pc, cr2, cr2, {7} @ │ │ │ │ - svclt 0x0019f7fe │ │ │ │ + mcr2 7, 0, pc, cr0, cr2, {7} @ │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr11, cr14, {7} │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, ror r2 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - streq pc, [pc], #-4 @ 0xb760c │ │ │ │ - strthi pc, [r6], #2 │ │ │ │ - addhi pc, r4, #0, 4 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrbhi pc, [r0], #2 @ │ │ │ │ + addhi pc, r5, #0, 4 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - ldrbthi pc, [sl], #-2 @ │ │ │ │ - strhi pc, [r0, r0, lsl #4] │ │ │ │ + strthi pc, [r4], #2 │ │ │ │ + strhi pc, [lr, r0, lsl #4] │ │ │ │ @ instruction: 0xf0022a20 │ │ │ │ - vshl.s8 d8, d11, d2 │ │ │ │ - bcs 0xd7f94 │ │ │ │ - strthi pc, [r6], #2 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vsubl.s8 q9, d0, d29 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf8b6f7f1 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr5, cr14, {7} │ │ │ │ - setend be │ │ │ │ - @ instruction: 0xf41487eb │ │ │ │ + vqshl.s8 d8, d19, d2 │ │ │ │ + bcs 0xd8158 │ │ │ │ + ldrbhi pc, [r0], #2 @ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorcs pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xf894f7f1 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr7, cr14, {7} │ │ │ │ + @ instruction: 0xf10202a7 │ │ │ │ + @ instruction: 0xf414800c │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - beq 0x918d00 │ │ │ │ + beq 0x918e64 │ │ │ │ teqpeq pc, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ @ instruction: 0xf8d84023 │ │ │ │ - @ instruction: 0xf00100d0 │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b34203 │ │ │ │ + vshr.u64 q8, q0, #60 │ │ │ │ + @ instruction: 0xf0014203 │ │ │ │ + @ instruction: 0xf5b3050f │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - streq r8, [r0, -r6, asr #10] │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr12, cr14, {3} │ │ │ │ + streq r8, [r0, -r4, ror #10] │ │ │ │ + mrcge 5, 1, APSR_nzcv, cr14, cr14, {3} │ │ │ │ andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ @ instruction: 0xf3c4a908 │ │ │ │ strbmi r3, [r0], -r3, lsl #4 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ andcs r5, r2, #-1879048192 @ 0x90000000 │ │ │ │ addseq r9, ip, fp, lsl #8 │ │ │ │ strls r2, [ip], #-768 @ 0xfffffd00 │ │ │ │ - ldc2 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ - mcrlt 7, 6, pc, cr1, cr14, {7} @ │ │ │ │ + ldc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + mcrlt 7, 5, pc, cr3, cr14, {7} @ │ │ │ │ eoreq r0, r6, #6336 @ 0x18c0 │ │ │ │ - strhi pc, [lr, r1, lsl #2]! │ │ │ │ + strbhi pc, [pc, r1, lsl #2] @ │ │ │ │ rscvc pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ @ instruction: 0xf47e2f5c │ │ │ │ - @ instruction: 0xf8d8ae3d │ │ │ │ + @ instruction: 0xf8d8ae1f │ │ │ │ vst4. {d2-d5}, [r2 :64], r0 │ │ │ │ - bcs 0x2d3ed0 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr6, cr14, {3} │ │ │ │ + bcs 0x2d3ffc │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr8, cr14, {3} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0042202 │ │ │ │ @ instruction: 0x4640011f │ │ │ │ - ldc2 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ - mcrlt 7, 5, pc, cr3, cr14, {7} @ │ │ │ │ + ldc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ + mcrlt 7, 4, pc, cr5, cr14, {7} @ │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf1400226 │ │ │ │ - @ instruction: 0xf64f8379 │ │ │ │ + @ instruction: 0xf64f8383 │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccs 0x005cf5b3 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr14, cr14, {3} │ │ │ │ + mcrge 4, 0, pc, cr0, cr14, {3} @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - ldreq pc, [pc], #-4 @ 0xb7704 │ │ │ │ + ldreq pc, [pc], #-4 @ 0xb7830 │ │ │ │ andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ stmib sp, {r3, sl, ip, pc}^ │ │ │ │ strls r3, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr1, cr14, {7} │ │ │ │ - vmlal.u , d20, d3[4] │ │ │ │ - strbmi r5, [r0], -r0, asr #3 │ │ │ │ - stmdbge r8, {r1, r3, r8, ip, pc} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwls r0, #57499 @ 0xe09b │ │ │ │ + ldc2 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ + ldcllt 7, cr15, [r3, #1016]! @ 0x3f8 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d13 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - adceq r3, r3, #-1342177280 @ 0xb0000000 │ │ │ │ + rsclt r9, r3, #872415232 @ 0x34000000 │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + tstls sl, r0, asr #12 │ │ │ │ + @ instruction: 0xf3c4a908 │ │ │ │ + addseq r4, fp, r3, lsl #4 │ │ │ │ + vsubw.u8 , q2, d14 │ │ │ │ + stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ + adceq r2, r3, #738197504 @ 0x2c000000 │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ movwcs fp, #3924 @ 0xf54 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f22308 │ │ │ │ - @ instruction: 0xf7feff73 │ │ │ │ - vqrdmlah.s , q2, d2[6] │ │ │ │ + @ instruction: 0xf7feff51 │ │ │ │ + vqrdmlah.s , q2, d0[3] │ │ │ │ vmull.p8 , d4, d0 │ │ │ │ - vsubl.u8 , d4, d1 │ │ │ │ - beq 0xfea0836c │ │ │ │ - vcgt.s8 d25, d6, d10 │ │ │ │ + beq 0xfe9fc48c │ │ │ │ + vcgt.s8 d25, d6, d13 │ │ │ │ vmull.s8 , d16, d25 │ │ │ │ - movwcs r0, #7178 @ 0x1c0a │ │ │ │ - vhsub.s8 d25, d6, d13 │ │ │ │ + vmull.u8 q8, d4, d10 │ │ │ │ + vcgt.s8 d18, d6, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ + movwls r0, #37386 @ 0x920a │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ svclt 0x0008459e │ │ │ │ strbmi r4, [r0], -r2, ror #12 │ │ │ │ stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ ldreq pc, [ip, #-5] │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf004950c │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - strls r2, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f29409 │ │ │ │ - @ instruction: 0xf7fefc0b │ │ │ │ - beq 0xfe9670a4 │ │ │ │ + vabal.u8 , d4, d12 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f2940b │ │ │ │ + @ instruction: 0xf7fefbe9 │ │ │ │ + beq 0xfe967158 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andseq pc, ip, #2 │ │ │ │ addne pc, r1, r4, asr #7 │ │ │ │ stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ vsubw.u8 q10, q10, d17 │ │ │ │ @ instruction: 0xf0044003 │ │ │ │ @ instruction: 0xf8cd020f │ │ │ │ andls ip, sl, r4, lsr r0 │ │ │ │ - ldrhi pc, [r2], -r0 │ │ │ │ + strthi pc, [r0], -r0 │ │ │ │ vst1.8 {d25-d28}, [pc], fp │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [ip, #-527] @ 0xfffffdf1 │ │ │ │ vaddl.u8 q10, d4, d18 │ │ │ │ vabal.u8 , d4, d0 │ │ │ │ stmib sp, {r0, r1, sl, sp}^ │ │ │ │ vst3.8 {d21-d23}, [pc], r8 │ │ │ │ @@ -171309,3084 +171384,3105 @@ │ │ │ │ vmvn.i32 d22, #327680 @ 0x00050000 │ │ │ │ andls r0, r0, #83886080 @ 0x5000000 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf7f24622 │ │ │ │ - @ instruction: 0xf7fefbcd │ │ │ │ - beq 0xfe9a7028 │ │ │ │ + @ instruction: 0xf7fefbab │ │ │ │ + beq 0xfe9a70dc │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ stceq 0, cr15, [pc], {4} │ │ │ │ vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ @ instruction: 0x43a11501 │ │ │ │ @ instruction: 0xf000900a │ │ │ │ - stmdbge r8, {r0, r1, r6, r7, r8, sl, pc} │ │ │ │ + stmdbge r8, {r0, r4, r6, r7, r8, sl, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf8cd5300 │ │ │ │ vaddl.u8 q14, d4, d28 │ │ │ │ stmib sp, {r0, r1, sl, sp}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7fa3408 │ │ │ │ - @ instruction: 0xf7feff0d │ │ │ │ - @ instruction: 0xf404bddc │ │ │ │ + @ instruction: 0xf7fefeeb │ │ │ │ + @ instruction: 0xf404bdbe │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e0698 │ │ │ │ - @ instruction: 0xf8d8add2 │ │ │ │ + @ instruction: 0xf8d8adb4 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d8 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34508 │ │ │ │ - @ instruction: 0xf7feffa5 │ │ │ │ - @ instruction: 0xf404bdb8 │ │ │ │ + @ instruction: 0xf7feff83 │ │ │ │ + @ instruction: 0xf404bd9a │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43e4f70 │ │ │ │ - @ instruction: 0xf8d8adb2 │ │ │ │ + @ instruction: 0xf8d8ad94 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d9 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34508 │ │ │ │ - @ instruction: 0xf7feff85 │ │ │ │ - @ instruction: 0xf44fbd98 │ │ │ │ + @ instruction: 0xf7feff63 │ │ │ │ + @ instruction: 0xf44fbd7a │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrhi pc, [fp, -r1] │ │ │ │ + ldrhi pc, [ip, -r1]! │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b386fb │ │ │ │ + @ instruction: 0xf5b38716 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst2.32 {d24-d27}, [pc :256], r1 │ │ │ │ + vst2. {d24-d27}, [pc :64], fp │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - stcge 4, cr15, [r4, #-504] @ 0xfffffe08 │ │ │ │ + stclge 4, cr15, [r6], #504 @ 0x1f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldclge 4, cr15, [r5, #-248]! @ 0xffffff08 │ │ │ │ + ldclge 4, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8ecf7ef │ │ │ │ + @ instruction: 0xf858f7ef │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andcs r4, r9, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f4030f │ │ │ │ - @ instruction: 0xf7fef86b │ │ │ │ - @ instruction: 0xf44fbd66 │ │ │ │ + @ instruction: 0xf7fef849 │ │ │ │ + @ instruction: 0xf44fbd48 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, lsl #5 │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - strhi pc, [r1, -r1]! │ │ │ │ + strbhi pc, [r3, -r1] @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b287e4 │ │ │ │ + @ instruction: 0xf5b287fe │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.16 {d24-d27}, [pc :128], fp │ │ │ │ + vst1.32 {d24-d27}, [pc :64], r3 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - ldclge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ + ldcge 4, cr15, [r4], #504 @ 0x1f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ @ instruction: 0x069f30d0 │ │ │ │ - ldcge 5, cr15, [pc, #-248]! @ 0xb78b0 │ │ │ │ + stcge 5, cr15, [r1, #-248]! @ 0xffffff08 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8b6f7ef │ │ │ │ + @ instruction: 0xf822f7ef │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andcs r4, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f4030f │ │ │ │ - @ instruction: 0xf7fef835 │ │ │ │ - @ instruction: 0xf5b3bd30 │ │ │ │ + @ instruction: 0xf7fef813 │ │ │ │ + @ instruction: 0xf5b3bd12 │ │ │ │ @ instruction: 0xf0010f60 │ │ │ │ - rsbcs r8, r0, #174 @ 0xae │ │ │ │ + rsbcs r8, r0, #202 @ 0xca │ │ │ │ rsceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b38095 │ │ │ │ + @ instruction: 0xf1b380b1 │ │ │ │ @ instruction: 0xf47e1fd0 │ │ │ │ - @ instruction: 0xf8d8acab │ │ │ │ + @ instruction: 0xf8d8ac8d │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57e071b │ │ │ │ - movwcs sl, #7333 @ 0x1ca5 │ │ │ │ + movwcs sl, #7303 @ 0x1c87 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049209 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fefee1 │ │ │ │ - addcs fp, r0, #8, 26 @ 0x200 │ │ │ │ + @ instruction: 0xf7fefebf │ │ │ │ + addcs fp, r0, #59904 @ 0xea00 │ │ │ │ sbceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - addscs r8, r0, #1879048197 @ 0x70000005 │ │ │ │ + addscs r8, r0, #1342177287 @ 0x50000007 │ │ │ │ sbceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b38212 │ │ │ │ + @ instruction: 0xf5b38230 │ │ │ │ @ instruction: 0xf47e0f40 │ │ │ │ - vmull.u8 q13, d20, d1 │ │ │ │ + vqdmulh.s q13, q2, d3[4] │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004930a │ │ │ │ movwls r0, #45839 @ 0xb30f │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ strls r3, [ip], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf912f7f2 │ │ │ │ - stcllt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xf8f0f7f2 │ │ │ │ + stcllt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ - bichi pc, r5, r1 │ │ │ │ + mvnhi pc, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #96, 4 │ │ │ │ - @ instruction: 0x81aaf001 │ │ │ │ + bichi pc, r7, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - mrrcge 4, 7, pc, ip, cr14 @ │ │ │ │ + ldcge 4, cr15, [lr], #-504 @ 0xfffffe08 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049209 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fefcd5 │ │ │ │ - @ instruction: 0xf5b3bc48 │ │ │ │ + @ instruction: 0xf7fefcb3 │ │ │ │ + @ instruction: 0xf5b3bc2a │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - andscs r8, r0, #205 @ 0xcd │ │ │ │ + andscs r8, r0, #233 @ 0xe9 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorscs r8, r0, #-2147483635 @ 0x8000000d │ │ │ │ + eorscs r8, r0, #-1073741804 @ 0xc0000014 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf404ac37 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf3c42903 │ │ │ │ - @ instruction: 0xf0044703 │ │ │ │ - @ instruction: 0xf5b3060f │ │ │ │ + @ instruction: 0xf404ac19 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + @ instruction: 0xf3c4090f │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b32603 │ │ │ │ @ instruction: 0xf0024f70 │ │ │ │ - @ instruction: 0xf8988050 │ │ │ │ + @ instruction: 0xf8988077 │ │ │ │ ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [r6, #1] @ │ │ │ │ + ldrbhi pc, [r7, #1]! @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb86fc │ │ │ │ - ldcge 4, cr15, [lr], {126} @ 0x7e │ │ │ │ + blcs 0xb8828 │ │ │ │ + stcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r9, [sl], -r8, lsl #14 │ │ │ │ - strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf97af7f1 │ │ │ │ - stclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - cmnphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ - sbchi pc, sp, #268435456 @ 0x10000000 │ │ │ │ - svceq 0x00a0f5b2 │ │ │ │ - rschi pc, fp, r2 │ │ │ │ - tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ - subshi pc, fp, r2, lsl #4 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0x2320823b │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf47e429a │ │ │ │ - strdls sl, [r8, -r3] │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - rsbsmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fefe25 │ │ │ │ - @ instruction: 0x2320bbe4 │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ + stmib sp, {r3, r5, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f1450b │ │ │ │ + @ instruction: 0xf7fef957 │ │ │ │ + @ instruction: 0x2320bc66 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vqadd.s8 d8, d17, d6 │ │ │ │ - @ instruction: 0xf5b28282 │ │ │ │ + vand d8, d17, d8 │ │ │ │ + @ instruction: 0xf5b282ea │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f80a0 │ │ │ │ + @ instruction: 0xf04f8112 │ │ │ │ vcge.s8 d0, d2, d0 │ │ │ │ - vmov.i32 q12, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q12, d16, d2 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - rsbshi pc, r7, r2 │ │ │ │ + rsbhi pc, r4, #2 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xff2f4da0 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ - bllt 0xfef35bc0 │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - strbhi pc, [sp], r1 @ │ │ │ │ - strhi pc, [r5, -r0, lsl #4]! │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - ldrthi pc, [r4], r1 @ │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - ldrhi pc, [fp], r1 │ │ │ │ - svcne 0x0040f5b3 │ │ │ │ - blge 0xfe974dec │ │ │ │ + blge 0xff5f4e78 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb7c04 │ │ │ │ - stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f03408 │ │ │ │ - @ instruction: 0xf7feff99 │ │ │ │ - @ instruction: 0xf5b3bb94 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf7ef844d │ │ │ │ - strcs pc, [r1], #-2181 @ 0xfffff77b │ │ │ │ - stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ - vmax.s8 q10, q3, q0 │ │ │ │ - vsubl.s8 q11, d16, d9 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0x1975bfe │ │ │ │ - bllt 0xffeb5c30 │ │ │ │ - @ instruction: 0x13a9f246 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - sbcsne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + rsbsmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ - movwcs r4, #1600 @ 0x640 │ │ │ │ - @ instruction: 0xf7f29400 │ │ │ │ - @ instruction: 0xf7fefb4d │ │ │ │ - beq 0xfe9a6bec │ │ │ │ - stmdbge r8, {r2, r3, r8, sl, ip, pc} │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - @ instruction: 0x432b031c │ │ │ │ - @ instruction: 0xf004930a │ │ │ │ - movwls r0, #45855 @ 0xb31f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + mcr2 7, 0, pc, cr2, cr0, {7} @ │ │ │ │ + bllt 0xff235c98 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + adcshi pc, sp, r2 │ │ │ │ + addshi pc, pc, #268435456 @ 0x10000000 │ │ │ │ + svceq 0x00a0f5b2 │ │ │ │ + sbchi pc, r7, r2 │ │ │ │ + tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ + rsbshi pc, pc, r2, lsl #4 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf002429a │ │ │ │ + @ instruction: 0x2320809e │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47e429a │ │ │ │ + stmdbge r8, {r0, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vsubl.s8 q8, d16, d9 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f0950c │ │ │ │ + @ instruction: 0xf7fefdd7 │ │ │ │ + eorcs fp, r0, #157696 @ 0x26800 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vmin.s8 q4, q8, q8 │ │ │ │ + @ instruction: 0xf5b3873f │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #225443840 @ 0xd700000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf5b386be │ │ │ │ + @ instruction: 0xf47e1f40 │ │ │ │ + stmdbge r8, {r0, r1, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf004550a │ │ │ │ + strls r0, [ip, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r2, #-992] @ 0xfffffc20 │ │ │ │ - bllt 0x1635c88 │ │ │ │ - svcvs 0x008cf1b3 │ │ │ │ - mvnshi pc, #1 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - rsceq sl, r6, #14336 @ 0x3800 │ │ │ │ - blge 0x3b52a0 │ │ │ │ - movwvc pc, #79 @ 0x4f @ │ │ │ │ - tstcs r0, r1, lsl #4 │ │ │ │ - @ instruction: 0xf7f74640 │ │ │ │ - @ instruction: 0xf7feffd9 │ │ │ │ - @ instruction: 0xf7efbbb8 │ │ │ │ - movwcs pc, #6555 @ 0x199b @ │ │ │ │ + @ instruction: 0xff76f7f0 │ │ │ │ + bllt 0x1e35d38 │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + strbthi pc, [r9], #-1 @ │ │ │ │ + @ instruction: 0xffe6f7ee │ │ │ │ + blls 0x2c0d5c │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + addvs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f29500 │ │ │ │ - @ instruction: 0xf7fefb15 │ │ │ │ - rsclt fp, r3, #174080 @ 0x2a800 │ │ │ │ + @ instruction: 0xf7f29400 │ │ │ │ + @ instruction: 0xf7fefb3b │ │ │ │ + vpadd.i8 , q11, q2 │ │ │ │ + vsubw.s8 , q8, d25 │ │ │ │ + vcgt.s8 d16, d6, d10 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf1bc020a │ │ │ │ + svclt 0x00080f00 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + blx 0xa75d5e │ │ │ │ + bllt 0xff0b5d90 │ │ │ │ + strls r0, [ip, #-2723] @ 0xfffff55d │ │ │ │ + @ instruction: 0xf3c4a908 │ │ │ │ + strbmi r1, [r0], -r1, lsl #11 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + movwls r4, #41771 @ 0xa32b │ │ │ │ + tstpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7f83408 │ │ │ │ + @ instruction: 0xf7fefd2b │ │ │ │ + @ instruction: 0xf1b3bb32 │ │ │ │ + @ instruction: 0xf0016f8c │ │ │ │ + addsmi r8, r3, #184549376 @ 0xb000000 │ │ │ │ + blge 0x2f4fd0 │ │ │ │ + @ instruction: 0xf57f02e6 │ │ │ │ + @ instruction: 0xf04fab05 │ │ │ │ + andcs r7, r1, #0, 6 │ │ │ │ + strbmi r2, [r0], -r0, lsl #2 │ │ │ │ + @ instruction: 0xffb2f7f7 │ │ │ │ + bllt 0xfe635de4 │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf924f7ef │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmlal.s q8, d0, d1[7] │ │ │ │ + @ instruction: 0xf8cd0205 │ │ │ │ + @ instruction: 0xf7f29000 │ │ │ │ + @ instruction: 0xf7fefae9 │ │ │ │ + rsclt fp, r3, #133120 @ 0x20800 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #872415232 @ 0x34000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - ldc2l 7, cr15, [ip], #968 @ 0x3c8 │ │ │ │ - bllt 0xfe535cfc │ │ │ │ + ldc2l 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ + bllt 0x1b35e3c │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf5b14021 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ + vst1.8 {d24-d27}, [pc], r3 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r1, r0, lsl #3 │ │ │ │ svcvs 0x0040f5b1 │ │ │ │ - ldrhi pc, [r0], #1 │ │ │ │ + strthi pc, [r7], #1 │ │ │ │ svcvs 0x0060f5b1 │ │ │ │ - eorhi pc, fp, #2 │ │ │ │ + subhi pc, fp, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - vst1.64 {d10-d11}, [r4 :256]! │ │ │ │ + vst1.64 {d10-d11}, [r4 :64], r5 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e0419 │ │ │ │ - strtmi sl, [r1], -sl, ror #22 │ │ │ │ + strtmi sl, [r1], -r2, asr #22 │ │ │ │ @ instruction: 0xf7eea808 │ │ │ │ - @ instruction: 0xf8d8fee1 │ │ │ │ + @ instruction: 0xf8d8fe43 │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - mcr2 7, 3, pc, cr0, cr3, {7} @ │ │ │ │ - bllt 0x17b5d68 │ │ │ │ + mrc2 7, 1, pc, cr4, cr3, {7} │ │ │ │ + bllt 0xdb5ea8 │ │ │ │ eorsne pc, ip, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - ldrhi pc, [r6], #-64 @ 0xffffffc0 │ │ │ │ + ldrhi pc, [sl], #-64 @ 0xffffffc0 │ │ │ │ ldrsbcs pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0x2098f8d2 │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d0, d2 │ │ │ │ - strteq r8, [r0], #1037 @ 0x40d │ │ │ │ - strhi pc, [sl], #-256 @ 0xffffff00 │ │ │ │ + strteq r8, [r0], #1041 @ 0x411 │ │ │ │ + strhi pc, [lr], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf583fab3 │ │ │ │ - blcs 0xba350 │ │ │ │ - strhi pc, [r4], #-0 │ │ │ │ + blcs 0xba490 │ │ │ │ + strhi pc, [r8], #-0 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ rsbscs pc, ip, r8, lsl #17 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf7989306 │ │ │ │ - blls 0x277054 │ │ │ │ + blls 0x276f14 │ │ │ │ and r4, r3, r6, lsl #12 │ │ │ │ - stccs 5, cr3, [pc, #-4] @ 0xb7dbc │ │ │ │ - cmnphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0xb7efc │ │ │ │ + orrshi pc, r3, r2 │ │ │ │ vpmax.s8 d15, d5, d19 │ │ │ │ ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ eoreq pc, r5, r7, asr r8 @ │ │ │ │ movwls r4, #26161 @ 0x6631 │ │ │ │ - @ instruction: 0xfff0f79c │ │ │ │ + @ instruction: 0xff50f79c │ │ │ │ strb r9, [pc, r6, lsl #22]! │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls fp, [sp], #-676 @ 0xfffffd5c │ │ │ │ - @ instruction: 0x412cb11a │ │ │ │ - @ instruction: 0xf53f07e4 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + vsubl.u8 , d20, d19 │ │ │ │ + movwls r4, #54275 @ 0xd403 │ │ │ │ + @ instruction: 0x4123b11a │ │ │ │ + @ instruction: 0xf53f07dd │ │ │ │ + stmdbge r8, {r1, r2, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ - strls r9, [r8, #-524] @ 0xfffffdf4 │ │ │ │ + strls r9, [r8], #-524 @ 0xfffffdf4 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ - mcr2 7, 5, pc, cr2, cr9, {7} @ │ │ │ │ - bllt 0x4b5e00 │ │ │ │ + mrc2 7, 3, pc, cr6, cr9, {7} │ │ │ │ + blt 0xffab5f40 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [lr], #-208 @ 0xffffff30 │ │ │ │ - blge 0x235314 │ │ │ │ + bge 0xff835454 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ - strcs r2, [pc], #-1280 @ 0xb7e40 │ │ │ │ + strcs r2, [pc], #-1280 @ 0xb7f80 │ │ │ │ strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r8], {243} @ 0xf3 │ │ │ │ - blt 0xffbb5e48 │ │ │ │ + stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ + blt 0xff1b5f88 │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64], r9 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :256], r9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - strthi pc, [ip], #-1 │ │ │ │ + strbhi pc, [r3], #-1 @ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - cmnphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ + orrshi pc, r2, r2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - vst1.16 {d10-d11}, [r4 :64], r7 │ │ │ │ + vst1.8 {d10-d11}, [r4 :128] │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e04dd │ │ │ │ - strtmi sl, [r1], -r4, asr #21 │ │ │ │ + @ instruction: 0x4621aa9c │ │ │ │ @ instruction: 0xf7eea808 │ │ │ │ - @ instruction: 0xf8d8fe3b │ │ │ │ + @ instruction: 0xf8d8fd9d │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - ldc2 7, cr15, [sl, #972]! @ 0x3cc │ │ │ │ - blt 0xfee35eb4 │ │ │ │ + stc2 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ + blt 0xfe435ff4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [sl], #-208 @ 0xffffff30 │ │ │ │ - bge 0xfebb53c8 │ │ │ │ + bge 0xfe1b5508 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ - strcs r2, [pc], #-1280 @ 0xb7ef4 │ │ │ │ + strcs r2, [pc], #-1280 @ 0xb8034 │ │ │ │ strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ - blt 0xfe535efc │ │ │ │ - @ instruction: 0xf8b2f7ef │ │ │ │ - blls 0x2de734 │ │ │ │ + mrrc2 7, 15, pc, r2, cr3 @ │ │ │ │ + blt 0x1b3603c │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf858f7ef │ │ │ │ + blls 0x2de87c │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x418cb4 │ │ │ │ + bcs 0x418e48 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ stmdbge r8, {r1, r8, fp} │ │ │ │ @ instruction: 0xf6444640 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ @ instruction: 0xf7f29000 │ │ │ │ - @ instruction: 0xf7fefa41 │ │ │ │ - vmvn.i16 , #51712 @ 0xca00 │ │ │ │ - blcs 0x47cb44 │ │ │ │ - ldmibge lr!, {r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fefa11 │ │ │ │ + vmull.u , d4, d2[3] │ │ │ │ + blcs 0x47cc8c │ │ │ │ + ldmibge r2, {r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r8, fp, pc, ror r1 │ │ │ │ - andeq r8, fp, r3, asr r1 │ │ │ │ - andeq r6, fp, r5, lsr r3 │ │ │ │ - andeq r6, fp, r5, lsr r3 │ │ │ │ - andeq r8, fp, r7, lsr #2 │ │ │ │ - strdeq r8, [fp], -fp │ │ │ │ - andeq r6, fp, r5, lsr r3 │ │ │ │ - andeq r8, fp, fp, asr #1 │ │ │ │ - muleq fp, sp, r0 │ │ │ │ - andeq r8, fp, pc, rrx │ │ │ │ - andeq r8, fp, r1, asr #32 │ │ │ │ - andeq r6, fp, r5, lsr r3 │ │ │ │ - andeq r8, fp, r5, lsl r0 │ │ │ │ - andeq r7, fp, r9, ror #31 │ │ │ │ - @ instruction: 0x000b7fbd │ │ │ │ - andeq r7, fp, r1, lsl #31 │ │ │ │ + andeq r8, fp, r7, asr #5 │ │ │ │ + muleq fp, fp, r2 │ │ │ │ + andeq r6, fp, r5, lsr #8 │ │ │ │ + andeq r6, fp, r5, lsr #8 │ │ │ │ + andeq r8, fp, pc, ror #4 │ │ │ │ + andeq r8, fp, r3, asr #4 │ │ │ │ + andeq r6, fp, r5, lsr #8 │ │ │ │ + andeq r8, fp, r3, lsl r2 │ │ │ │ + andeq r8, fp, r5, ror #3 │ │ │ │ + @ instruction: 0x000b81b7 │ │ │ │ + andeq r8, fp, r9, lsl #3 │ │ │ │ + andeq r6, fp, r5, lsr #8 │ │ │ │ + andeq r8, fp, sp, asr r1 │ │ │ │ + andeq r8, fp, r1, lsr r1 │ │ │ │ + andeq r8, fp, r5, lsl #2 │ │ │ │ + andeq r8, fp, r9, asr #1 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf8d8a9d5 │ │ │ │ + @ instruction: 0xf8d8a9a9 │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57e015f │ │ │ │ - vmul.f q13, q10, d3[3] │ │ │ │ + @ instruction: 0xf3c4a9a3 │ │ │ │ stmdbge r8, {r0, r1, r9, lr} │ │ │ │ movwcs r9, #4616 @ 0x1208 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #-1879048192 @ 0x90000000 │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ strls r2, [ip, #-515] @ 0xfffffdfd │ │ │ │ - mcr2 7, 3, pc, cr12, cr9, {7} @ │ │ │ │ - blt 0xdb5fb8 │ │ │ │ + mrc2 7, 1, pc, cr12, cr9, {7} │ │ │ │ + blt 0x2b6100 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xffeef7f9 │ │ │ │ - stmiblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffbef7f9 │ │ │ │ + ldmdblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff48f7f9 │ │ │ │ - ldmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff18f7f9 │ │ │ │ + stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r1, r3, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff82f7f9 │ │ │ │ - ldmdblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff52f7f9 │ │ │ │ + stmdblt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #1916928 @ 0x1d4000 │ │ │ │ + andcs sl, r2, #1196032 @ 0x124000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefc33 │ │ │ │ - @ instruction: 0xf640b964 │ │ │ │ + @ instruction: 0xf7fefc03 │ │ │ │ + @ instruction: 0xf640b938 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge lr, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1032 @ 0xb8094 │ │ │ │ + strcs r3, [pc], #-1032 @ 0xb81dc │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ - stmdblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xffbf61ca │ │ │ │ + stmdblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #1163264 @ 0x11c000 │ │ │ │ + andcs sl, r0, #442368 @ 0x6c000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefc05 │ │ │ │ - @ instruction: 0xf004b936 │ │ │ │ - blcs 0x478d10 │ │ │ │ - ldmdbge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fefbd5 │ │ │ │ + @ instruction: 0xf004b90a │ │ │ │ + blcs 0x478e58 │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r8, {r3, r8, r9, ip, pc} │ │ │ │ andls r2, r9, #0, 6 │ │ │ │ andcs r4, r3, #64, 12 @ 0x4000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #46348 @ 0xb50c │ │ │ │ @ instruction: 0xf7f9940a │ │ │ │ - @ instruction: 0xf7fefdcd │ │ │ │ - @ instruction: 0xf640b994 │ │ │ │ + @ instruction: 0xf7fefd9d │ │ │ │ + @ instruction: 0xf640b968 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge r8, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmiage ip!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #33795 @ 0x8403 │ │ │ │ movwcs r9, #1292 @ 0x50c │ │ │ │ stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f9230a │ │ │ │ - @ instruction: 0xf7fefe8f │ │ │ │ - @ instruction: 0xf640b908 │ │ │ │ + @ instruction: 0xf7fefe5f │ │ │ │ + @ instruction: 0xf640b8dc │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdbge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r6, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #33795 @ 0x8403 │ │ │ │ movwcs r9, #1292 @ 0x50c │ │ │ │ stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f9230a │ │ │ │ - @ instruction: 0xf7fefec9 │ │ │ │ - vst2. {d11-d12}, [r4 :256], r2 │ │ │ │ + @ instruction: 0xf7fefe99 │ │ │ │ + vst2. {d11-d12}, [r4], r6 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r5, r7, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb8174 │ │ │ │ + streq pc, [pc], #-4 @ 0xb82bc │ │ │ │ stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34509 │ │ │ │ - @ instruction: 0xf7fefab5 │ │ │ │ - vst2.16 {d11,d13}, [r4 :64], r2 │ │ │ │ + @ instruction: 0xf7fefa85 │ │ │ │ + vst2.8 {d11,d13}, [r4 :128], r6 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r8, {r0, r2, r4, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r5, r7, fp, sp, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb81a0 │ │ │ │ + streq pc, [pc], #-4 @ 0xb82e8 │ │ │ │ stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34509 │ │ │ │ - @ instruction: 0xf7fefa9f │ │ │ │ - vbic.i16 d27, #204 @ 0x00cc │ │ │ │ - blcc 0x1bcdc0 │ │ │ │ + @ instruction: 0xf7fefa6f │ │ │ │ + vorr.i16 d27, #192 @ 0x00c0 │ │ │ │ + blcc 0x1bcf08 │ │ │ │ @ instruction: 0xf63e2b0b │ │ │ │ - andge sl, r1, #12517376 @ 0xbf0000 │ │ │ │ + andge sl, r1, #9633792 @ 0x930000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq fp, pc, r3 @ │ │ │ │ - andeq r8, fp, sp, ror #6 │ │ │ │ - andeq r6, fp, r5, lsr r3 │ │ │ │ - andeq r8, fp, r3, asr #6 │ │ │ │ - andeq r8, fp, r5, lsl r3 │ │ │ │ - andeq r8, fp, r7, ror #5 │ │ │ │ - @ instruction: 0x000b82b9 │ │ │ │ - andeq r6, fp, r5, lsr r3 │ │ │ │ - andeq r8, fp, r7, lsl #5 │ │ │ │ - andeq r8, fp, r5, asr r2 │ │ │ │ - andeq r8, fp, r3, lsr #4 │ │ │ │ - andeq r8, fp, sp, ror #3 │ │ │ │ + andeq r8, fp, r7, ror #9 │ │ │ │ + @ instruction: 0x000b84b5 │ │ │ │ + andeq r6, fp, r5, lsr #8 │ │ │ │ + andeq r8, fp, fp, lsl #9 │ │ │ │ + andeq r8, fp, sp, asr r4 │ │ │ │ + andeq r8, fp, pc, lsr #8 │ │ │ │ + andeq r8, fp, r1, lsl #8 │ │ │ │ + andeq r6, fp, r5, lsr #8 │ │ │ │ + andeq r8, fp, pc, asr #7 │ │ │ │ + muleq fp, sp, r3 │ │ │ │ + andeq r8, fp, fp, ror #6 │ │ │ │ + andeq r8, fp, r5, lsr r3 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ cmpeq r9, r0, asr #12 │ │ │ │ - ldmge lr, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r2!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf3c4a908 │ │ │ │ strls r4, [r8, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8208 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8350 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1035 @ 0xfffffbf5 │ │ │ │ @ instruction: 0xf7f9940c │ │ │ │ - @ instruction: 0xf7fefef1 │ │ │ │ - vst2.8 {d11,d13}, [r4], r0 │ │ │ │ + @ instruction: 0xf7fefec1 │ │ │ │ + vst2. {d11-d12}, [r4 :64], r4 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r1, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r6, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xf8c8f7fa │ │ │ │ - ldmdalt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf898f7fa │ │ │ │ + stmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmdage sl!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage lr!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930c │ │ │ │ - @ instruction: 0xf7fef83f │ │ │ │ - vst2.16 {d11-d12}, [r4 :64], r8 │ │ │ │ + @ instruction: 0xf7fef80f │ │ │ │ + vst2.8 {d11-d12}, [r4 :128], ip │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r4, r6, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r5, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xf876f7fa │ │ │ │ - ldmdalt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf846f7fa │ │ │ │ + ldmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #3735552 @ 0x390000 │ │ │ │ + andcs sl, r2, #851968 @ 0xd0000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefa7f │ │ │ │ - @ instruction: 0xf640b828 │ │ │ │ + @ instruction: 0xf7fdfa4f │ │ │ │ + @ instruction: 0xf640bffc │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f6f47d │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1032 @ 0xb830c │ │ │ │ + strcs r3, [pc], #-1032 @ 0xb8454 │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1af62f8 │ │ │ │ - ldmdalt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xef6440 │ │ │ │ + svclt 0x00e5f7fd │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ - @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #720896 @ 0xb0000 │ │ │ │ + @ instruction: 0xf47d43a3 │ │ │ │ + andcs sl, r0, #892 @ 0x37c │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fdfa51 │ │ │ │ - @ instruction: 0xf3c4bffa │ │ │ │ + @ instruction: 0xf7fdfa21 │ │ │ │ + vqrdmlsh.s , q10, d2[3] │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #-1610612736 @ 0xa0000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-780 @ 0xfffffcf4 │ │ │ │ - mcr2 7, 2, pc, cr12, cr9, {7} @ │ │ │ │ - ldmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 0, pc, cr12, cr9, {7} │ │ │ │ + stmdalt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - svcge 0x00def47d │ │ │ │ + svcge 0x00b2f47d │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f9930c │ │ │ │ - @ instruction: 0xf7fdff83 │ │ │ │ - @ instruction: 0xf404bfcc │ │ │ │ + @ instruction: 0xf7fdff53 │ │ │ │ + @ instruction: 0xf404bfa0 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47d6f70 │ │ │ │ - stmdbge r8, {r0, r2, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r4, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xffbaf7f9 │ │ │ │ - svclt 0x00b3f7fd │ │ │ │ + @ instruction: 0xff8af7f9 │ │ │ │ + svclt 0x0087f7fd │ │ │ │ strcs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r2, #964]! @ 0x3c4 │ │ │ │ - ldmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r2, #964]! @ 0x3c4 │ │ │ │ + svclt 0x00e9f7fd │ │ │ │ stmdbge r8, {r0, r1, r3, r9, ip, pc} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strls r2, [ip, #-1025] @ 0xfffffbff │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14508 │ │ │ │ - @ instruction: 0xf7fefdd1 │ │ │ │ - rsbeq fp, r2, #4, 16 @ 0x40000 │ │ │ │ - orrshi pc, lr, r1, lsl #2 │ │ │ │ + @ instruction: 0xf7fdfda1 │ │ │ │ + rsbeq fp, r2, #216, 30 @ 0x360 │ │ │ │ + @ instruction: 0x81b2f101 │ │ │ │ ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ ldrsbcs pc, [r0], #131 @ 0x83 @ │ │ │ │ andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d1, d2 │ │ │ │ - stmdacs r0, {r1, r3, r4, r5, r6, r7, sl, pc} │ │ │ │ - svcge 0x00f5f47d │ │ │ │ + stmdacs r0, {r2, r4, r8, sl, pc} │ │ │ │ + svcge 0x00c9f47d │ │ │ │ smlalbteq pc, sl, r4, r3 @ │ │ │ │ - @ instruction: 0xf0012900 │ │ │ │ - @ instruction: 0xf5b187f0 │ │ │ │ + @ instruction: 0xf0022900 │ │ │ │ + @ instruction: 0xf5b1800c │ │ │ │ @ instruction: 0xf47d6f80 │ │ │ │ - @ instruction: 0xf8d3af75 │ │ │ │ + @ instruction: 0xf8d3af49 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf4130c26 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf006af69 │ │ │ │ + @ instruction: 0xf006af3d │ │ │ │ @ instruction: 0xf1a3030d │ │ │ │ @ instruction: 0xf1dc0c0d │ │ │ │ - bl 0x127a074 │ │ │ │ + bl 0x127a1bc │ │ │ │ svccs 0x0000070c │ │ │ │ - svcge 0x005ef47d │ │ │ │ + svcge 0x0032f47d │ │ │ │ @ instruction: 0xf0164640 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00cff43d │ │ │ │ + stmdacs r0, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00a3f43d │ │ │ │ @ instruction: 0xf0304640 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00c9f43d │ │ │ │ - ldc2l 7, cr15, [sl], #-604 @ 0xfffffda4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x009df43d │ │ │ │ + blx 0xff67643e │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7974681 │ │ │ │ - @ instruction: 0xf006fc75 │ │ │ │ + @ instruction: 0xf006fbd1 │ │ │ │ strmi r0, [r5], -pc, lsl #4 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0], #956 @ 0x3bc │ │ │ │ + stc2 7, cr15, [r0], {239} @ 0xef │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf79c4648 │ │ │ │ - @ instruction: 0xf1c4ff0f │ │ │ │ + @ instruction: 0xf1c4fe6b │ │ │ │ andcs r0, r1, r4, lsl #8 │ │ │ │ @ instruction: 0xf79840a0 │ │ │ │ - @ instruction: 0x4604f91f │ │ │ │ + @ instruction: 0x4604f87b │ │ │ │ @ instruction: 0xf7982010 │ │ │ │ - @ instruction: 0x4623f91b │ │ │ │ + @ instruction: 0x4623f877 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andls lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf79e200f │ │ │ │ - blmi 0xff1f7494 │ │ │ │ + blmi 0xff37734c │ │ │ │ svcne 0x0070ee1d │ │ │ │ eorvs pc, r4, r6, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf6406801 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ strmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ cmnpvc r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #208, 16 @ 0xd00000 │ │ │ │ - stc2 7, cr15, [r6], #-608 @ 0xfffffda0 │ │ │ │ + blx 0xfe1764ba │ │ │ │ strbmi r2, [r0], -sp, lsl #6 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - @ instruction: 0xf8eef016 │ │ │ │ - svclt 0x0083f7fd │ │ │ │ + @ instruction: 0xf90cf016 │ │ │ │ + svclt 0x0057f7fd │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - bicshi pc, pc, #1 │ │ │ │ - movthi pc, #53761 @ 0xd201 @ │ │ │ │ + mvnshi pc, #1 │ │ │ │ + msrhi SPSR_sxc, #268435456 @ 0x10000000 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - strbhi pc, [r7], #-1 @ │ │ │ │ + strbthi pc, [r1], #-1 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr10, cr13, {3} │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 d20, d29, #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf8acf7f0 │ │ │ │ - mcrlt 7, 7, pc, cr11, cr13, {7} @ │ │ │ │ + mcrge 4, 6, pc, cr14, cr13, {3} @ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + adcsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xf87cf7f0 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr15, cr13, {7} │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - ldrbhi pc, [r8, #-1] @ │ │ │ │ - @ instruction: 0x81b1f201 │ │ │ │ + ldrbhi pc, [r4, #-1]! @ │ │ │ │ + bichi pc, r6, r1, lsl #4 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - strbhi pc, [r0, #-1] @ │ │ │ │ + ldrbhi pc, [ip, #-1] @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr8, cr13, {3} │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf88af7f0 │ │ │ │ - mcrlt 7, 6, pc, cr9, cr13, {7} @ │ │ │ │ + mcrge 4, 5, pc, cr12, cr13, {3} @ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + rsbscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xf85af7f0 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr13, cr13, {7} │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d13 │ │ │ │ tstlt sl, r3, lsl #8 │ │ │ │ ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ - blge 0x1df5ab8 │ │ │ │ + blge 0x1bb5c00 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ stmib sp, {r2, r3, r9, ip, pc}^ │ │ │ │ stmib sp, {r3, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - @ instruction: 0xf7fdf9e5 │ │ │ │ - strbmi fp, [r0], -r8, lsr #30 │ │ │ │ - @ instruction: 0xff3cf7f1 │ │ │ │ - svclt 0x0023f7fd │ │ │ │ + @ instruction: 0xf7fdf9b5 │ │ │ │ + @ instruction: 0x4640befc │ │ │ │ + @ instruction: 0xff0cf7f1 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr7, cr13, {7} │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf8d8b123 │ │ │ │ @ instruction: 0x07d930d4 │ │ │ │ - bge 0xfed35be8 │ │ │ │ + bge 0xfe7f5d30 │ │ │ │ eorseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - strls r6, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ + strls r7, [sl, #-1544] @ 0xfffff9f8 │ │ │ │ movwcc lr, #47565 @ 0xb9cd │ │ │ │ - @ instruction: 0xffc8f7ef │ │ │ │ + @ instruction: 0xff98f7ef │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaaa0 │ │ │ │ - stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdaa8b │ │ │ │ + stmdbcs sp, {r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdbcs sp, {r0, r2, r7, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r3, r4, r6, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - @ instruction: 0xf898bebe │ │ │ │ + @ instruction: 0xf898beaf │ │ │ │ ldrdlt r3, [r3, -r9]! │ │ │ │ ldrsbcc pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf57e07da │ │ │ │ - vadd.i8 q13, , │ │ │ │ + vadd.i8 q13, , │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ - strvc lr, [r8], -sp, asr #19 │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ef330b │ │ │ │ - stmdacs r0, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmge ip, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 7, pc, cr1, cr13, {7} @ │ │ │ │ - stc2l 7, cr15, [r4], {238} @ 0xee │ │ │ │ - ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ - andls r4, r6, #738197504 @ 0x2c000000 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmge r0!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr5, cr13, {7} │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + mcrr2 7, 14, pc, r4, cr14 @ │ │ │ │ + movwmi lr, #47581 @ 0xb9dd │ │ │ │ + @ instruction: 0xf0039a09 │ │ │ │ + andls r0, r6, #2080374784 @ 0x7c000000 │ │ │ │ @ instruction: 0xf79741dc │ │ │ │ - bls 0x2774a0 │ │ │ │ - bcs 0x489e94 │ │ │ │ - ldrbhi pc, [ip, -r0, asr #32] @ │ │ │ │ + bls 0x277350 │ │ │ │ + bcs 0x489fe4 │ │ │ │ + strbhi pc, [fp, -r0, asr #32]! @ │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x5f6648 │ │ │ │ - @ instruction: 0xf7984620 │ │ │ │ - @ instruction: 0x4629f833 │ │ │ │ + @ instruction: 0xf96cf7ec │ │ │ │ + @ instruction: 0xf7974620 │ │ │ │ + strtmi pc, [r9], -fp, lsl #31 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [r4, #948]! @ 0x3b4 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr13, cr13, {7} │ │ │ │ - stc2 7, cr15, [r0], #952 @ 0x3b8 │ │ │ │ - ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ - andls r4, r6, #738197504 @ 0x2c000000 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + stc2 7, cr15, [ip, #-948] @ 0xfffffc4c │ │ │ │ + mcrlt 7, 4, pc, cr13, cr13, {7} @ │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + ldc2 7, cr15, [ip], {238} @ 0xee │ │ │ │ + movwmi lr, #47581 @ 0xb9dd │ │ │ │ + @ instruction: 0xf0039a09 │ │ │ │ + andls r0, r6, #2080374784 @ 0x7c000000 │ │ │ │ @ instruction: 0xf79741dc │ │ │ │ - bls 0x277458 │ │ │ │ - bcs 0x489edc │ │ │ │ - strhi pc, [lr, -r0, asr #32]! │ │ │ │ + bls 0x277300 │ │ │ │ + bcs 0x48a034 │ │ │ │ + ldrhi pc, [r9, -r0, asr #32]! │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9f0f7ec │ │ │ │ - @ instruction: 0xf7984620 │ │ │ │ - strtmi pc, [r9], -pc, lsl #16 │ │ │ │ + @ instruction: 0xf944f7ec │ │ │ │ + @ instruction: 0xf7974620 │ │ │ │ + strtmi pc, [r9], -r3, ror #30 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [ip], #948 @ 0x3b4 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr9, cr13, {7} │ │ │ │ - ldc2l 7, cr15, [ip], #-952 @ 0xfffffc48 │ │ │ │ + stc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ + mcrlt 7, 3, pc, cr5, cr13, {7} @ │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + blx 0xffdf6812 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ - strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - ldc2l 7, cr15, [r6, #964]! @ 0x3c4 │ │ │ │ - mcrlt 7, 4, pc, cr11, cr13, {7} @ │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - mcrge 4, 4, pc, cr5, cr13, {1} @ │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - andls sl, sl, #8, 18 @ 0x20000 │ │ │ │ - andcs r4, r9, #64, 12 @ 0x4000000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strls fp, [sp, #-741] @ 0xfffffd1b │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ - strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf85af7f3 │ │ │ │ - mcrlt 7, 3, pc, cr13, cr13, {7} @ │ │ │ │ - teqpeq r2, #4 @ p-variant is OBSOLETE │ │ │ │ - vqdmulh.s d2, d1, d18 │ │ │ │ - blcs 0x95992c │ │ │ │ - stcge 6, cr15, [pc], {62} @ 0x3e │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq r8, fp, r7, asr #17 │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r8, fp, r5, lsl #18 │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r8, fp, fp, lsl #17 │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - andeq r8, fp, sp, asr #16 │ │ │ │ - andeq r6, fp, r7, ror pc │ │ │ │ - strdeq r8, [fp], -r1 │ │ │ │ - addeq r7, r6, r8, lsl #13 │ │ │ │ + @ instruction: 0xf8cd0205 │ │ │ │ + @ instruction: 0xf7f19000 │ │ │ │ + @ instruction: 0xf7fdfdb9 │ │ │ │ + @ instruction: 0xf404be52 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + @ instruction: 0xf43d4f70 │ │ │ │ + @ instruction: 0xf8d8ae4c │ │ │ │ + stmdbge r8, {r3, r7, ip, sp} │ │ │ │ + strbmi r9, [r0], -sl, lsl #4 │ │ │ │ + @ instruction: 0xf0032209 │ │ │ │ + rsclt r0, r5, #1006632960 @ 0x3c000000 │ │ │ │ + vabal.u8 , d4, d13 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ + strls r2, [ip], #-1280 @ 0xfffffb00 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f34508 │ │ │ │ + @ instruction: 0xf7fdf81d │ │ │ │ + @ instruction: 0xf004be34 │ │ │ │ + blcs 0x93957c │ │ │ │ + strhi pc, [r4], #513 @ 0x201 │ │ │ │ + @ instruction: 0xf63e2b22 │ │ │ │ + andge sl, r1, #242688 @ 0x3b400 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq r8, fp, r7, lsr #20 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + andeq r8, fp, r5, ror #20 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + andeq r8, fp, fp, ror #19 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + andeq r8, fp, sp, lsr #19 │ │ │ │ + muleq fp, r5, r0 │ │ │ │ + andeq r8, fp, r1, asr r9 │ │ │ │ + addeq r7, r6, r0, asr #10 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404abc9 │ │ │ │ + @ instruction: 0xf404aba8 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x462186b1 │ │ │ │ + strtmi r8, [r1], -r1, asr #13 │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r5, ror #7] │ │ │ │ - ldrbhi pc, [r1, #257] @ 0x101 @ │ │ │ │ - @ instruction: 0xf938f7ee │ │ │ │ + strbhi pc, [r1, #257]! @ 0x101 @ │ │ │ │ + @ instruction: 0xf888f7ee │ │ │ │ submi pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr0, cr7, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr4, cr7, {7} @ │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0x4621adfc │ │ │ │ + strtmi sl, [r1], -r4, asr #27 │ │ │ │ @ instruction: 0xf7eea808 │ │ │ │ - strcs pc, [r1], #-2291 @ 0xfffff70d │ │ │ │ + strcs pc, [r1], #-2115 @ 0xfffff7bd │ │ │ │ stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vrshr.s64 d16, d25, #64 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfeef6812 │ │ │ │ - stcllt 7, cr15, [fp, #1012]! @ 0x3f4 │ │ │ │ + blx 0x1ff6972 │ │ │ │ + ldclt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - strthi pc, [ip], -r1 │ │ │ │ + ldrthi pc, [ip], -r1 @ │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - strtmi sl, [r1], -ip, lsl #23 │ │ │ │ + strtmi sl, [r1], -fp, ror #22 │ │ │ │ strls sl, [fp, #-2056] @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - mvneq pc, #16318464 @ 0xf90000 │ │ │ │ - blge 0xfe335e6c │ │ │ │ + mvneq pc, #4784128 @ 0x490000 │ │ │ │ + blge 0x1af5fcc │ │ │ │ andvc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [lr, #988]! @ 0x3dc │ │ │ │ + stc2 7, cr15, [r2, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdab78 │ │ │ │ - strteq fp, [r3], #-3532 @ 0xfffff234 │ │ │ │ - blge 0x1ff5d8c │ │ │ │ + @ instruction: 0xf7fdab57 │ │ │ │ + strteq fp, [r3], #-3476 @ 0xfffff26c │ │ │ │ + blge 0x17b5eec │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - strhi pc, [sl, -r1]! │ │ │ │ + ldrhi pc, [sl, -r1]! │ │ │ │ strtmi r9, [r1], -fp, lsl #12 │ │ │ │ strls sl, [ip, -r8, lsl #16] │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf7ee85f4 │ │ │ │ - @ instruction: 0xf648f8eb │ │ │ │ + @ instruction: 0xf7ee8604 │ │ │ │ + @ instruction: 0xf648f83b │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ stmdbge r8, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fdd0b3 │ │ │ │ - @ instruction: 0xf3c4bdae │ │ │ │ + vmvn.i32 , #13041663 @ 0x00c6ffff │ │ │ │ @ instruction: 0xf0141381 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - blcs 0x15a0fc │ │ │ │ - blge 0x14b5ad4 │ │ │ │ + blcs 0x15a29c │ │ │ │ + blge 0xc75c34 │ │ │ │ strtmi sl, [r1], -r8, lsl #16 │ │ │ │ strls r9, [ip, #-1291] @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf8bcf7ee │ │ │ │ + @ instruction: 0xf80cf7ee │ │ │ │ @ instruction: 0xf57e03e0 │ │ │ │ - @ instruction: 0xf644ab4c │ │ │ │ + @ instruction: 0xf644ab2b │ │ │ │ vsubl.s8 q10, d16, d29 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - stmdacs r0, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfb59fc │ │ │ │ - stclt 7, cr15, [pc, #1012] @ 0xb8cfc │ │ │ │ + stmdacs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x775b5c │ │ │ │ + ldcllt 7, cr15, [r7, #-1012] @ 0xfffffc0c │ │ │ │ @ instruction: 0xf53e0421 │ │ │ │ - @ instruction: 0xf404ab3f │ │ │ │ + @ instruction: 0xf404ab1e │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - strtmi r8, [r1], -r3, ror #12 │ │ │ │ + @ instruction: 0x46218673 │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r2, ror #7] │ │ │ │ - ldrhi pc, [r8, #-257]! @ 0xfffffeff │ │ │ │ - @ instruction: 0xf8aef7ee │ │ │ │ + strbhi pc, [r8, #-257] @ 0xfffffeff @ │ │ │ │ + @ instruction: 0xfffef7ed │ │ │ │ adcne pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr6, cr7, {7} │ │ │ │ + mrc2 7, 0, pc, cr10, cr7, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fdaf76 │ │ │ │ - @ instruction: 0xf404bd70 │ │ │ │ + @ instruction: 0xf404bd38 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53d069b │ │ │ │ - @ instruction: 0xf8d8ad66 │ │ │ │ + @ instruction: 0xf8d8ad2e │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1280] @ 0xfffffb00 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff3af7f2 │ │ │ │ - stcllt 7, cr15, [sp, #-1012] @ 0xfffffc0c │ │ │ │ + mrc2 7, 7, pc, cr14, cr2, {7} │ │ │ │ + ldclt 7, cr15, [r5, #-1012] @ 0xfffffc0c │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - eorhi pc, r6, r1 │ │ │ │ + eorshi pc, r1, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - andshi pc, r1, r1 │ │ │ │ + andshi pc, ip, r1 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - stclge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ + stcge 4, cr15, [lr], {125} @ 0x7d │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb89bc │ │ │ │ + streq pc, [pc], #-4 @ 0xb8b1c │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23408 │ │ │ │ - @ instruction: 0xf7fdfb69 │ │ │ │ - @ instruction: 0xf1b3bcb8 │ │ │ │ + @ instruction: 0xf7fdfb2d │ │ │ │ + @ instruction: 0xf1b3bc80 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404acb3 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf3c42903 │ │ │ │ - @ instruction: 0xf0044703 │ │ │ │ - @ instruction: 0xf5b3060f │ │ │ │ + @ instruction: 0xf404ac7b │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + @ instruction: 0xf3c4090f │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b32603 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf898878a │ │ │ │ + @ instruction: 0xf8988793 │ │ │ │ ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - strbhi pc, [sl], -r0 @ │ │ │ │ + ldrbhi pc, [r1], -r0 @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb9604 │ │ │ │ - ldcge 4, cr15, [sl], {125} @ 0x7d │ │ │ │ + blcs 0xb9764 │ │ │ │ + stclge 4, cr15, [r2], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls lr, [r8, -sp, asr #19] │ │ │ │ - strls r9, [ip, #-1546] @ 0xfffff9f6 │ │ │ │ - @ instruction: 0xf7f0940b │ │ │ │ - @ instruction: 0xf7fdf9f7 │ │ │ │ - andscs fp, r0, #2, 26 @ 0x80 │ │ │ │ - subseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - eorcs r8, r0, #69 @ 0x45 │ │ │ │ - subseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b3802c │ │ │ │ - @ instruction: 0xf47d0fa0 │ │ │ │ - vmvn.i32 q13, #52223 @ 0x0000cbff │ │ │ │ - stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ - strbmi r9, [r0], -r8, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r2, #37377 @ 0x9201 │ │ │ │ - @ instruction: 0xf0042300 │ │ │ │ - strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ - strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf8b4f7f0 │ │ │ │ - stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [sl], r0 @ │ │ │ │ - smullsne pc, r9, r8, r8 @ │ │ │ │ - eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ - @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #15728640 @ 0xf00000 │ │ │ │ - movweq pc, #4098 @ 0x1002 @ │ │ │ │ - @ instruction: 0xf47d2b00 │ │ │ │ - movwls sl, #3151 @ 0xc4f │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls lr, [r8, -sp, asr #19] │ │ │ │ - stmib sp, {r1, r3, r9, sl, ip, pc}^ │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ + eorls pc, r8, sp, asr #17 │ │ │ │ + strls r9, [fp], #-1292 @ 0xfffffaf4 │ │ │ │ + @ instruction: 0xf9baf7f0 │ │ │ │ + stcllt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #80, 4 │ │ │ │ + subshi pc, r0, r1 │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + addsmi r0, r3, #80, 4 │ │ │ │ + eorshi pc, r7, r1 │ │ │ │ + svceq 0x00a0f5b3 │ │ │ │ + mcrrge 4, 7, pc, r2, cr13 @ │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls sl, #35080 @ 0x8908 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #777 @ 0x309 │ │ │ │ + streq pc, [pc], #-4 @ 0xb8bbc │ │ │ │ + strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ + @ instruction: 0xf7f0950c │ │ │ │ + @ instruction: 0xf7fdf877 │ │ │ │ + @ instruction: 0xf404bc30 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + @ instruction: 0xf3c4090f │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b32603 │ │ │ │ + @ instruction: 0xf0004f70 │ │ │ │ + @ instruction: 0xf89886e1 │ │ │ │ + ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ + stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ + ldrhi pc, [r5], -r0 │ │ │ │ + @ instruction: 0xf00243d2 │ │ │ │ + blcs 0xb97fc │ │ │ │ + ldcge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ + movwcs r9, #4864 @ 0x1300 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ + stmib sp, {r3, r5, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0450b │ │ │ │ - @ instruction: 0xf7fdf9ab │ │ │ │ - @ instruction: 0xf898bcb6 │ │ │ │ + @ instruction: 0xf7fdf96d │ │ │ │ + @ instruction: 0xf898bc7c │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - ldrbhi pc, [r5, #-0]! @ │ │ │ │ + ldrbhi pc, [sl, #-0]! @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb96d8 │ │ │ │ - ldcge 4, cr15, [r0], #-500 @ 0xfffffe0c │ │ │ │ + blcs 0xb983c │ │ │ │ + blge 0xffe75e30 │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ strls r4, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8af0 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8c54 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf986f7f0 │ │ │ │ - ldclt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ + @ instruction: 0xf948f7f0 │ │ │ │ + mrrclt 7, 15, pc, r7, cr13 @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049308 │ │ │ │ strls r0, [ip, #-783] @ 0xfffffcf1 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf7f0940b │ │ │ │ - @ instruction: 0xf7fdff3b │ │ │ │ - movwcs fp, #7176 @ 0x1c08 │ │ │ │ + @ instruction: 0xf7fdfefd │ │ │ │ + movwcs fp, #7118 @ 0x1bce │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ strcs r4, [r0, #-1600] @ 0xfffff9c0 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r2, [r9, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf004950a │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fdf897 │ │ │ │ - vqdmulh.s , q2, d0[6] │ │ │ │ + @ instruction: 0xf7fdf859 │ │ │ │ + vmull.u8 , d4, d30 │ │ │ │ movwcs r2, #515 @ 0x203 │ │ │ │ stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ strbmi r3, [r0], -r8, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf004920a │ │ │ │ andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r3, [ip], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf882f7f1 │ │ │ │ - mrrclt 7, 15, pc, r3, cr13 @ │ │ │ │ + @ instruction: 0xf844f7f1 │ │ │ │ + ldclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - blge 0xff675d80 │ │ │ │ + blge 0xfe7f5ee4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ strls r2, [fp, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0xb8ba4 │ │ │ │ + streq pc, [pc], #-4 @ 0xb8d08 │ │ │ │ strls r9, [sl], #-777 @ 0xfffffcf7 │ │ │ │ - stc2 7, cr15, [r8, #960] @ 0x3c0 │ │ │ │ - bllt 0xff236ba4 │ │ │ │ + stc2l 7, cr15, [sl, #-960] @ 0xfffffc40 │ │ │ │ + bllt 0xfe3b6d08 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [sl, -r0, asr #12] │ │ │ │ - blge 0xff0761b0 │ │ │ │ + blge 0xfe1f6314 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-512] @ 0xfffffe00 │ │ │ │ - ldc2l 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ - stclt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [ip, #960]! @ 0x3c0 │ │ │ │ + bllt 0xffab6d3c │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [r9, -r0, asr #12] │ │ │ │ - blge 0xfe9f61e4 │ │ │ │ + blge 0x1b76348 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-513] @ 0xfffffdff │ │ │ │ - stc2l 7, cr15, [r0, #960]! @ 0x3c0 │ │ │ │ - stclt 7, cr15, [r7], {253} @ 0xfd │ │ │ │ + stc2 7, cr15, [r2, #960]! @ 0x3c0 │ │ │ │ + bllt 0xff436d70 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [lr, -r0, asr #12] │ │ │ │ - blge 0xfe376218 │ │ │ │ + blge 0x14f637c │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r8, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - stc2l 7, cr15, [r6, #960] @ 0x3c0 │ │ │ │ - bllt 0xffc36c40 │ │ │ │ + stc2 7, cr15, [r8, #960] @ 0x3c0 │ │ │ │ + bllt 0xfedb6da4 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [r9, -r0, asr #12] │ │ │ │ - blge 0x1cf624c │ │ │ │ + blge 0xe763b0 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r8, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0x4f6c3c │ │ │ │ - bllt 0xff5b6c74 │ │ │ │ + @ instruction: 0xf9d2f7f0 │ │ │ │ + bllt 0xfe736dd8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrhi pc, [r7, -r0]! │ │ │ │ + strbhi pc, [r1, -r0] @ │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #46137344 @ 0x2c00000 │ │ │ │ + bicsmi r8, r2, #16, 10 @ 0x4000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r8, {r0, r1, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r9, [sl], -r8, lsl #14 │ │ │ │ - strls r9, [fp], #-1292 @ 0xfffffaf4 │ │ │ │ - @ instruction: 0xf8a0f7f0 │ │ │ │ - bllt 0xfebb6cc4 │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ + strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ + @ instruction: 0xf7f0940b │ │ │ │ + @ instruction: 0xf7fdf861 │ │ │ │ + @ instruction: 0xf404bb70 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + @ instruction: 0xf47d4f70 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #34059 @ 0x850b │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf004950c │ │ │ │ + movwls r0, #37903 @ 0x940f │ │ │ │ + @ instruction: 0xf7f0940a │ │ │ │ + @ instruction: 0xf7fdfca1 │ │ │ │ + movwcs fp, #2786 @ 0xae2 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ + blx 0x1676e4e │ │ │ │ + blt 0xff436e84 │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + ldreq r4, [sl, -r0, asr #12] │ │ │ │ + bge 0xff276490 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + strls r2, [ip, #-513] @ 0xfffffdff │ │ │ │ + @ instruction: 0xf962f7f0 │ │ │ │ + bllt 0xb36eb8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - blge 0xc75ed0 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + streq pc, [pc, #-4] @ 0xb8ecc │ │ │ │ + vaddw.u8 , q2, d9 │ │ │ │ + stmdbge r8, {r0, r1, r9, lr} │ │ │ │ + @ instruction: 0xf5b34640 │ │ │ │ + @ instruction: 0xf0004f70 │ │ │ │ + andls r8, sl, #36, 12 @ 0x2400000 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - strls r2, [fp, #-771] @ 0xfffffcfd │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0xb8cf4 │ │ │ │ - strls r9, [sl], #-777 @ 0xfffffcf7 │ │ │ │ - stc2l 7, cr15, [r0], #960 @ 0x3c0 │ │ │ │ - bllt 0x836cf4 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - stmdbge r8, {r0, r1, r9, sp} │ │ │ │ - strbmi r9, [r0], -r8, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ - @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdfb95 │ │ │ │ - @ instruction: 0xf8d8bb08 │ │ │ │ + movwcs r3, #1027 @ 0x403 │ │ │ │ + strpl lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f09308 │ │ │ │ + @ instruction: 0xf7fdffef │ │ │ │ + @ instruction: 0xf8d8bb0e │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ - @ instruction: 0xf57d071a │ │ │ │ - @ instruction: 0xf3c4ab01 │ │ │ │ - stmdbge r8, {r0, r1, r9, sp} │ │ │ │ - movwcs r9, #520 @ 0x208 │ │ │ │ + @ instruction: 0xf57d071f │ │ │ │ + movwcs sl, #6801 @ 0x1a91 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049209 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - andcs r2, r1, #167772160 @ 0xa000000 │ │ │ │ + ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdf9a1 │ │ │ │ - @ instruction: 0xf404bb64 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - tstls r9, r3, lsl #4 │ │ │ │ - streq pc, [pc, #-4] @ 0xb8d6c │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - ldrhi pc, [ip], -r0 │ │ │ │ - andcs r9, r1, #-1610612736 @ 0xa0000000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwls r5, #33803 @ 0x840b │ │ │ │ - @ instruction: 0xf82ef7f1 │ │ │ │ - bllt 0x1336d88 │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - ldreq r4, [pc, -r0, asr #12] │ │ │ │ - bge 0xff3f6394 │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - stmdbge r8, {r0, r1, r9, sp} │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf7fdf92d │ │ │ │ + movwcs fp, #6900 @ 0x1af4 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - @ instruction: 0xf96cf7f0 │ │ │ │ - bllt 0xcb6dbc │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - stmdbge r8, {r0, r1, r9, sp} │ │ │ │ - strbmi r9, [r0], -r8, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + blx 0xffd76f14 │ │ │ │ + blt 0x1b36f4c │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + movwcs r4, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf0049209 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ + andcs r2, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdfb31 │ │ │ │ - vmlsl.u8 , d20, d20 │ │ │ │ - stmdbge r8, {r0, r1, r9, sp} │ │ │ │ - strbmi r9, [r0], -r8, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [ip, #-512] @ 0xfffffe00 │ │ │ │ - blx 0x7f6dda │ │ │ │ - blt 0xfe4b6e10 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - ldrhi pc, [r0, #0]! │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls lr, [r8, -sp, asr #19] │ │ │ │ - stmib sp, {r1, r3, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7fdfadd │ │ │ │ + vst1.16 {d11-d12}, [r4 :64], r4 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + @ instruction: 0xf3c4090f │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b32603 │ │ │ │ + @ instruction: 0xf0004f70 │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r5, r7, r8, sl, pc} │ │ │ │ + movwcs r4, #1600 @ 0x640 │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ + stmib sp, {r3, r5, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0450b │ │ │ │ - @ instruction: 0xf7fdfa45 │ │ │ │ - @ instruction: 0xf898ba74 │ │ │ │ + @ instruction: 0xf7fdfa05 │ │ │ │ + @ instruction: 0xf898ba38 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - bichi pc, fp, #0 │ │ │ │ + bichi pc, lr, #0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb9a70 │ │ │ │ - bge 0x19f6064 │ │ │ │ + blcs 0xb9bd8 │ │ │ │ + bge 0xaf61cc │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ strls r2, [ip, #-514] @ 0xfffffdfe │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8e88 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8ff0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xffbaf7ef │ │ │ │ - blt 0xff236e90 │ │ │ │ + @ instruction: 0xff7af7ef │ │ │ │ + blt 0xfe336ff8 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [fp, -r0, asr #12] │ │ │ │ - bge 0x12f649c │ │ │ │ + bge 0x3f6604 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf8e8f7f0 │ │ │ │ - blt 0xfebb6ec4 │ │ │ │ + @ instruction: 0xf8a8f7f0 │ │ │ │ + blt 0x1cb702c │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #335544322 @ 0x14000002 │ │ │ │ + bicsmi r8, r2, #136, 6 @ 0x20000002 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r8, {r0, r2, r5, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r9, [ip, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8f04 │ │ │ │ + streq pc, [pc, #-4] @ 0xb906c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff7cf7ef │ │ │ │ - blt 0xfe2b6f0c │ │ │ │ + @ instruction: 0xff3cf7ef │ │ │ │ + blt 0x13b7074 │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r9, [r1, #-1288] @ 0xfffffaf8 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ strls r2, [sl, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - mrc2 7, 4, pc, cr2, cr2, {7} │ │ │ │ - ldmiblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr2, cr2, {7} │ │ │ │ + ldmiblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtcs pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x19a4b0 │ │ │ │ - stmibge lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x19a634 │ │ │ │ + ldmibge r2!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ vpadd.i8 d18, d1, d9 │ │ │ │ - @ instruction: 0xf1a38176 │ │ │ │ - bcs 0x279870 │ │ │ │ - cmpphi r2, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x207c80 │ │ │ │ - mvnshi pc, r1, lsl #4 │ │ │ │ + @ instruction: 0xf1a38182 │ │ │ │ + bcs 0x2799d8 │ │ │ │ + cmpphi lr, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x207de8 │ │ │ │ + andhi pc, r1, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ movweq r1, #14103 @ 0x3717 │ │ │ │ movwcs r1, #18713 @ 0x4919 │ │ │ │ - blvc 0xff0f4608 │ │ │ │ + blvc 0xff0f4770 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ stc 5, cr9, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf3c47b08 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfe61 │ │ │ │ - movwcs fp, #10694 @ 0x29c6 │ │ │ │ + @ instruction: 0xf7fdfe21 │ │ │ │ + movwcs fp, #10634 @ 0x298a │ │ │ │ movwcs lr, #26602 @ 0x67ea │ │ │ │ @ instruction: 0xf8d8e7e8 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fdfe43 │ │ │ │ - @ instruction: 0xf8d8b9a8 │ │ │ │ + @ instruction: 0xf7fdfe03 │ │ │ │ + @ instruction: 0xf8d8b96c │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ strls r9, [r8, #-521] @ 0xfffffdf7 │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfe29 │ │ │ │ - @ instruction: 0xf3c4b98e │ │ │ │ - blcs 0x141d28 │ │ │ │ - ldrbhi pc, [sl, #0]! @ │ │ │ │ + @ instruction: 0xf7fdfde9 │ │ │ │ + vorr.i16 , #194 @ 0x00c2 │ │ │ │ + blcs 0x141e90 │ │ │ │ + strhi pc, [r4], -r0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - stmdbge r8, {r0, r2, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r6, r8, fp, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #53761 @ 0xd201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - mrc2 7, 4, pc, cr2, cr2, {7} │ │ │ │ - ldmdblt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr2, cr2, {7} │ │ │ │ + ldmdblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strls r2, [ip], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fdfdf5 │ │ │ │ - tstcs r0, #1474560 @ 0x168000 │ │ │ │ + @ instruction: 0xf7fdfdb5 │ │ │ │ + tstcs r0, #491520 @ 0x78000 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x2320865c │ │ │ │ + @ instruction: 0x23208666 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0xf5b28646 │ │ │ │ + @ instruction: 0xf5b28650 │ │ │ │ @ instruction: 0xf47d0fc0 │ │ │ │ - tstls r8, r9, asr #18 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - addscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmdbge r8, {r0, r2, r3, r8, fp, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vrshr.s64 d19, d13, #64 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fdfafb │ │ │ │ - tstcs r0, #950272 @ 0xe8000 │ │ │ │ + @ instruction: 0xf7fdfabb │ │ │ │ + tstcs r0, #16646144 @ 0xfe0000 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x2320865c │ │ │ │ + @ instruction: 0x23208666 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0xf5b28646 │ │ │ │ + @ instruction: 0xf5b28650 │ │ │ │ @ instruction: 0xf47d0fc0 │ │ │ │ - tstls r8, r9, lsr #18 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - sbcspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fdfadb │ │ │ │ - vst2.8 {d27,d29}, [pc :64], sl │ │ │ │ + @ instruction: 0xf7fdfa9b │ │ │ │ + vst2. {d27-d28}, [pc :64], lr │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ orrmi r4, r3, #0, 6 │ │ │ │ - bge 0xfedb630c │ │ │ │ + bge 0xfe636474 │ │ │ │ tstpeq sp, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e290d │ │ │ │ - bcs 0x4a482c │ │ │ │ - stclge 4, cr15, [r0, #248] @ 0xf8 │ │ │ │ + bcs 0x4a4930 │ │ │ │ + stcge 4, cr15, [r7, #248]! @ 0xf8 │ │ │ │ bicne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strle r0, [r4, #-1574] @ 0xfffff9da │ │ │ │ umlalsne pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf43e2900 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r1, r2, r3, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7962306 │ │ │ │ - bls 0x2789dc │ │ │ │ + bls 0x278874 │ │ │ │ andls r4, r6, r1, lsl #12 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ - pldw [r6, r3, ror #28] │ │ │ │ - blls 0x2b89cc │ │ │ │ + pldw [r6, r3, lsr #28] │ │ │ │ + blls 0x2b8864 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ - b 0x10bd358 │ │ │ │ + b 0x10bd4c0 │ │ │ │ @ instruction: 0xf6460043 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs ip, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blx 0xff476fc4 │ │ │ │ + blx 0x77712c │ │ │ │ vnmla.f32 s8, s26, s20 │ │ │ │ stmdbls r6, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r1], #-147 @ 0xffffff6d │ │ │ │ ldmdbne r3, {r8, ip, pc} │ │ │ │ teqpvc r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d0443a │ │ │ │ @ instruction: 0xf79702dc │ │ │ │ - ldrtmi pc, [sl], -pc, lsl #28 @ │ │ │ │ + @ instruction: 0x463afd5b │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 7, 15, cr15, cr6, cr14, {7} │ │ │ │ - stmdblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + cdp2 7, 11, cr15, cr6, cr14, {7} │ │ │ │ + stmdblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi fp, [r0], -r2, ror #5 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r2, [r8, #-1408] @ 0xfffffa80 │ │ │ │ strls r2, [r9, #-1281] @ 0xfffffaff │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfd4b │ │ │ │ - @ instruction: 0xf3c4b8b0 │ │ │ │ - blcs 0x141ee4 │ │ │ │ - teqphi r9, #0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7fdfd0b │ │ │ │ + vmvn.i16 , #196 @ 0x00c4 │ │ │ │ + blcs 0x14204c │ │ │ │ + teqphi lr, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - rsclt sl, r3, #10944512 @ 0xa70000 │ │ │ │ + rsclt sl, r3, #7012352 @ 0x6b0000 │ │ │ │ @ instruction: 0xf8d8930d │ │ │ │ - blcs 0x705414 │ │ │ │ - eorshi pc, lr, r1, asr #4 │ │ │ │ + blcs 0x70557c │ │ │ │ + subhi pc, sl, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x115b1f0 │ │ │ │ + vpmax.s8 d2, d1, d7 │ │ │ │ + blcc 0x1159388 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r1, r5, r7, pc}^ @ │ │ │ │ + ldm pc, {r1, r2, r3, r5, r7, pc}^ @ │ │ │ │ ldrne pc, [r7, -r3] │ │ │ │ ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb9228 │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb9390 │ │ │ │ stmdbge r8, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x2f485c │ │ │ │ + blvc 0x2f49c4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - ldc2 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ - ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldc2l 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ + stmdalt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r2, lsl #6]! │ │ │ │ strb r2, [r8, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [ip], #968 @ 0x3c8 │ │ │ │ - stmdalt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [ip], #968 @ 0x3c8 │ │ │ │ + stmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47d2b01 │ │ │ │ - @ instruction: 0xf7fda859 │ │ │ │ - svclt 0x0000bfed │ │ │ │ + @ instruction: 0xf7fda81d │ │ │ │ + svclt 0x0000bfce │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq r6, r6, r4, lsl #20 │ │ │ │ + umulleq r6, r6, ip, r8 @ │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe777290 │ │ │ │ - stmialt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x17773f8 │ │ │ │ + ldmdalt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ - strhi pc, [r4], -r0 │ │ │ │ + ldrhi pc, [r0], -r0 │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0xf404afea │ │ │ │ + @ instruction: 0xf404afcb │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf47d2f60 │ │ │ │ - rsclt sl, r4, #228, 30 @ 0x390 │ │ │ │ + rsclt sl, r4, #788 @ 0x314 │ │ │ │ strbmi fp, [r0], -ip, lsr #18 │ │ │ │ - @ instruction: 0xf8b4f7f9 │ │ │ │ + @ instruction: 0xf874f7f9 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf898a892 │ │ │ │ - blcs 0xc5668 │ │ │ │ - orrshi pc, r0, r1 │ │ │ │ + @ instruction: 0xf898a856 │ │ │ │ + blcs 0xc57d0 │ │ │ │ + orrshi pc, ip, r1 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb2001 │ │ │ │ - movwcs pc, #11273 @ 0x2c09 @ │ │ │ │ + movwcs pc, #11093 @ 0x2b55 @ │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - stmlt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :128]! │ │ │ │ + vst3.32 {d24,d26,d28}, [pc :256], r9 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r0, r3, #-268435455 @ 0xf0000001 │ │ │ │ - svcge 0x00bdf47d │ │ │ │ + svcge 0x009ef47d │ │ │ │ movwne pc, #25540 @ 0x63c4 @ │ │ │ │ - blcs 0x208110 │ │ │ │ - svcge 0x00b7f63d │ │ │ │ + blcs 0x208278 │ │ │ │ + svcge 0x0098f63d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r9, fp, sp, asr #7 │ │ │ │ - @ instruction: 0x000b72b7 │ │ │ │ - @ instruction: 0x000b93bb │ │ │ │ - andeq r9, fp, r9, lsr #7 │ │ │ │ - andeq r9, fp, pc, lsl #7 │ │ │ │ - andeq r9, fp, r9, ror #6 │ │ │ │ + andeq r9, fp, r5, lsr r5 │ │ │ │ + andeq r7, fp, r1, ror #7 │ │ │ │ + andeq r9, fp, r3, lsr #10 │ │ │ │ + andeq r9, fp, r1, lsl r5 │ │ │ │ + strdeq r9, [fp], -r7 │ │ │ │ + ldrdeq r9, [fp], -r1 │ │ │ │ @ instruction: 0xf47d0720 │ │ │ │ - @ instruction: 0xf8d8afa4 │ │ │ │ + @ instruction: 0xf8d8af85 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - mlascs pc, ip, pc, sl @ │ │ │ │ - ldc2l 7, cr15, [sl], {155} @ 0x9b │ │ │ │ + eorscs sl, pc, sp, ror pc @ │ │ │ │ + stc2 7, cr15, [r6], #-620 @ 0xfffffd94 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ - @ instruction: 0xf8d8b84a │ │ │ │ - beq 0x15816d8 │ │ │ │ + @ instruction: 0xf8d8b80e │ │ │ │ + beq 0x1581840 │ │ │ │ cmpne r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf57d07de │ │ │ │ - movwcs sl, #8076 @ 0x1f8c │ │ │ │ + movwcs sl, #8045 @ 0x1f6d │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - ldmdalt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ teqeq r4, r8 @ │ │ │ │ - blx 0xff2f7368 │ │ │ │ + blx 0x5f74d0 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf80 │ │ │ │ - ldmib r8, {r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaf61 │ │ │ │ + ldmib r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ed0134 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0077f43d │ │ │ │ - stmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0058f43d │ │ │ │ + svclt 0x00eff7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - @ instruction: 0x4640af70 │ │ │ │ - blx 0xff2f7394 │ │ │ │ + @ instruction: 0x4640af51 │ │ │ │ + blx 0x5f74fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf6a │ │ │ │ - @ instruction: 0xf004b81e │ │ │ │ - blcs 0x8ba3ac │ │ │ │ + @ instruction: 0xf7fcaf4b │ │ │ │ + @ instruction: 0xf004bfe2 │ │ │ │ + blcs 0x8ba514 │ │ │ │ qadd16mi fp, fp, r8 │ │ │ │ - strthi pc, [r7], r0 │ │ │ │ + ldrthi pc, [r3], r0 @ │ │ │ │ rscsne pc, pc, #4 │ │ │ │ rsbseq pc, r0, #570425344 @ 0x22000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - strbhi pc, [r5, -r0] @ │ │ │ │ + ldrbhi pc, [r1, -r0] @ │ │ │ │ rscsne pc, r8, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - stmiage r8, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage sl!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf1400591 │ │ │ │ - @ instruction: 0xf79687a7 │ │ │ │ - @ instruction: 0xf646fcb5 │ │ │ │ + @ instruction: 0xf79687b3 │ │ │ │ + @ instruction: 0xf646fc01 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs fp, {r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7979306 │ │ │ │ - bmi 0xff3379d4 │ │ │ │ + bmi 0xff3b786c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2822 @ 0xfffff4fa │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ andsmi pc, ip, r0, asr #12 │ │ │ │ addseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf5004413 │ │ │ │ strtmi r7, [sl], #-344 @ 0xfffffea8 │ │ │ │ msreq SPSR_, #208, 16 @ 0xd00000 │ │ │ │ - ldc2l 7, cr15, [lr], #-604 @ 0xfffffda4 │ │ │ │ + blx 0xff377426 │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ strbmi r2, [r0], -r3, lsl #2 │ │ │ │ - ldc2 7, cr15, [r0, #952] @ 0x3b8 │ │ │ │ - svclt 0x00dbf7fc │ │ │ │ + ldc2l 7, cr15, [r0, #-952] @ 0xfffffc48 │ │ │ │ + svclt 0x009ff7fc │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - @ instruction: 0xffeef7f0 │ │ │ │ - svclt 0x00d5f7fc │ │ │ │ + @ instruction: 0xffaef7f0 │ │ │ │ + svclt 0x0099f7fc │ │ │ │ @ instruction: 0xf10002e7 │ │ │ │ - strbmi r8, [r0], -r5, lsr #3 │ │ │ │ - blx 0xfe0f7464 │ │ │ │ + strbmi r8, [r0], -r9, lsr #3 │ │ │ │ + blx 0x10f75cc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf16 │ │ │ │ - strtmi fp, [r1], -sl, asr #31 │ │ │ │ - @ instruction: 0xf7eda808 │ │ │ │ - strcs pc, [r1], #-3143 @ 0xfffff3b9 │ │ │ │ - stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ - vmax.s8 q10, q3, q0 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xff24f7f0 │ │ │ │ - svclt 0x00b9f7fc │ │ │ │ - ldc2l 7, cr15, [sl, #948] @ 0x3b4 │ │ │ │ - blls 0x2c24c0 │ │ │ │ + @ instruction: 0xf7fcaef7 │ │ │ │ + strtmi fp, [r1], -lr, lsl #31 │ │ │ │ + strcs sl, [r1], #-2056 @ 0xfffff7f8 │ │ │ │ + strls r9, [r9, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf7ed950c │ │ │ │ + blls 0x2f8438 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f09400 │ │ │ │ - @ instruction: 0xf7fcff71 │ │ │ │ - @ instruction: 0xf898bfaa │ │ │ │ - blcs 0xc57bc │ │ │ │ - svcge 0x00a5f43c │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - tstcs ip, #200, 18 @ 0x320000 │ │ │ │ - svclt 0x009ff7fc │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1c774a6 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ - strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - ldc2l 7, cr15, [ip, #-960] @ 0xfffffc40 │ │ │ │ - svclt 0x008ff7fc │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x18774c6 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0xf7fcfee1 │ │ │ │ + @ instruction: 0xf7edbf7a │ │ │ │ + strcs pc, [r1], #-3437 @ 0xfffff293 │ │ │ │ + stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ - strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - stc2l 7, cr15, [ip, #-960] @ 0xfffffc40 │ │ │ │ - svclt 0x007ff7fc │ │ │ │ - cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - eorne pc, r2, r3, asr r8 @ │ │ │ │ - mcrr2 7, 9, pc, r0, cr11 @ │ │ │ │ - ldmlt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - eorne pc, r2, r3, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r6], #-620 @ 0xfffffd94 │ │ │ │ - stmialt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x0c0ae9cd │ │ │ │ - andls sl, ip, #8, 18 @ 0x20000 │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ - movwls r0, #33285 @ 0x8205 │ │ │ │ - @ instruction: 0xf7f0950d │ │ │ │ - @ instruction: 0xf7fcfd93 │ │ │ │ - @ instruction: 0xf8d8bf5a │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - strbmi r0, [r0], -fp, lsl #4 │ │ │ │ - stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 q9, d4, d2 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ - strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fcf92d │ │ │ │ - bleq 0xff7a92a8 │ │ │ │ - movtmi lr, #10819 @ 0x2a43 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - @ instruction: 0xf7fd0301 │ │ │ │ - bleq 0xff7a9270 │ │ │ │ - movtmi lr, #10819 @ 0x2a43 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - @ instruction: 0xf7ff0301 │ │ │ │ - strtmi fp, [r1], -r6, lsl #21 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xff2ef7f0 │ │ │ │ + svclt 0x006bf7fc │ │ │ │ + umlalscc pc, r9, r8, r8 @ │ │ │ │ + @ instruction: 0xf43c2b00 │ │ │ │ + andcs sl, r0, #408 @ 0x198 │ │ │ │ + stmib r8, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7fc231c │ │ │ │ + strtmi fp, [r1], -r0, ror #30 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f12308 │ │ │ │ - @ instruction: 0xf7fcf88d │ │ │ │ - blcs 0xe926c │ │ │ │ - ldcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ - bllt 0x17f75e4 │ │ │ │ - b 0x117c55c │ │ │ │ - bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bleq 0xff7b27d4 │ │ │ │ - movtmi lr, #10819 @ 0x2a43 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - ldrt r0, [r0], #-769 @ 0xfffffcff │ │ │ │ + movwcs pc, #6837 @ 0x1ab5 @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - adclt r9, r2, #12, 6 @ 0x30000000 │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - andls r4, sp, #50331648 @ 0x3000000 │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff64f7f8 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x17f75e8 │ │ │ │ + adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f09500 │ │ │ │ + @ instruction: 0xf7fcfd19 │ │ │ │ + qsaxmi fp, r1, r0 │ │ │ │ + @ instruction: 0xf7eda808 │ │ │ │ + movwcs pc, #6821 @ 0x1aa5 @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xfff8f7f0 │ │ │ │ - mcrlt 7, 7, pc, cr15, cr12, {7} @ │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldreq r3, [r8], #-208 @ 0xffffff30 │ │ │ │ - mcrge 5, 7, pc, cr5, cr12, {1} @ │ │ │ │ + rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f09500 │ │ │ │ + @ instruction: 0xf7fcfd09 │ │ │ │ + vmax.f32 , q7, q0 │ │ │ │ + vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf8532396 │ │ │ │ + @ instruction: 0xf79b1022 │ │ │ │ + @ instruction: 0xf7fffb89 │ │ │ │ + vadd.i8 , q15, │ │ │ │ + vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf8532396 │ │ │ │ + @ instruction: 0xf79b1022 │ │ │ │ + @ instruction: 0xf7fffb7f │ │ │ │ + stmib sp, {r0, r2, r4, r7, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r8, {r1, r3, sl, fp} │ │ │ │ + strbmi r9, [r0], -ip, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strls r9, [sp, #-776] @ 0xfffffcf8 │ │ │ │ + ldc2l 7, cr15, [r0, #-960] @ 0xfffffc40 │ │ │ │ + svclt 0x001bf7fc │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ - strbmi fp, [r0], -r2, ror #5 │ │ │ │ - stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ - @ instruction: 0xf0032200 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r4, sl, #12582912 @ 0xc00000 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf003a908 │ │ │ │ + andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ - strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ + strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ + strcs r2, [pc], #-1280 @ 0xb9704 │ │ │ │ + strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8baf7f2 │ │ │ │ - mcrlt 7, 6, pc, cr13, cr12, {7} @ │ │ │ │ - b 0x117c5fc │ │ │ │ - bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - ldmiblt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x117c60c │ │ │ │ + @ instruction: 0xf8eaf7f2 │ │ │ │ + svclt 0x0001f7fc │ │ │ │ + b 0x117c684 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xa376a4 │ │ │ │ - b 0x117c61c │ │ │ │ + svclt 0x000cf7fd │ │ │ │ + b 0x117c694 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - b 0x117c62c │ │ │ │ + blt 0xfe137730 │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf9daf7ed │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf84af7f1 │ │ │ │ + mcrlt 7, 7, pc, cr3, cr12, {7} @ │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + @ instruction: 0xf7feac86 │ │ │ │ + bleq 0xff7a845c │ │ │ │ + movtmi lr, #10819 @ 0x2a43 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + ldrbt r0, [r3], #-769 @ 0xfffffcff │ │ │ │ + b 0x117c6d8 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xffcf76c8 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldrbeq r3, [lr], #208 @ 0xd0 │ │ │ │ - mcrge 5, 5, pc, cr3, cr12, {1} @ │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - strbmi fp, [r0], -r2, ror #5 │ │ │ │ - stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + stmib sp, {r0, r8, r9}^ │ │ │ │ + movwls r2, #49674 @ 0xc20a │ │ │ │ + movwcs fp, #4770 @ 0x12a2 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmib sp, {r0, r2, r3, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f84308 │ │ │ │ + @ instruction: 0xf7fcff21 │ │ │ │ + @ instruction: 0x4621bebe │ │ │ │ + @ instruction: 0xf7eda808 │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7f02308 │ │ │ │ + @ instruction: 0xf7fcffb5 │ │ │ │ + @ instruction: 0xf404beb0 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53c0418 │ │ │ │ + @ instruction: 0xf8d8aea6 │ │ │ │ + rsclt r3, r2, #136 @ 0x88 │ │ │ │ + andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ + andcs sl, r0, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ + strls r2, [ip], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ @ instruction: 0xf7fcf877 │ │ │ │ - blcs 0xce913c │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr0, cr12, {3} │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls sl, #35080 @ 0x8908 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #4873 @ 0x1309 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9730 │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf8b7 │ │ │ │ - @ instruction: 0x4621bdfe │ │ │ │ - @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8fa07 │ │ │ │ - strbmi r3, [r0], -r8, lsl #1 │ │ │ │ - stmdbge r8, {r0, r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf852f7f2 │ │ │ │ - mcrlt 7, 3, pc, cr5, cr12, {7} @ │ │ │ │ - addeq r6, r6, r6, lsr r7 │ │ │ │ + bleq 0xff7a9234 │ │ │ │ + movtmi lr, #10819 @ 0x2a43 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7ff0301 │ │ │ │ + bleq 0xff7a7eb4 │ │ │ │ + movtmi lr, #10819 @ 0x2a43 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7fe0301 │ │ │ │ + bleq 0xff7a802c │ │ │ │ + movtmi lr, #10819 @ 0x2a43 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7ff0301 │ │ │ │ + bleq 0xff7a7fc4 │ │ │ │ + movtmi lr, #10819 @ 0x2a43 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7ff0301 │ │ │ │ + vst1.64 {d11-d12}, [r4 :128], fp │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53c04de │ │ │ │ + @ instruction: 0xf8d8ae64 │ │ │ │ + rsclt r3, r2, #136 @ 0x88 │ │ │ │ + andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf003a908 │ │ │ │ + andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ + strls r2, [sl, #-1280] @ 0xfffffb00 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ + strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf834f7f2 │ │ │ │ + mcrlt 7, 2, pc, cr11, cr12, {7} @ │ │ │ │ + @ instruction: 0xf47c2b30 │ │ │ │ + @ instruction: 0xf3c4add1 │ │ │ │ + stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #6 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r2, #37376 @ 0x9200 │ │ │ │ + @ instruction: 0xf0042301 │ │ │ │ + strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ + @ instruction: 0xf874f7ef │ │ │ │ + ldclt 7, cr15, [pc, #1008]! @ 0xb9c9c │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf950f7ed │ │ │ │ + ldrdcc pc, [r8], r8 │ │ │ │ + andcs r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf003a908 │ │ │ │ + @ instruction: 0xf7f2030f │ │ │ │ + @ instruction: 0xf7fcf80f │ │ │ │ + svclt 0x0000be26 │ │ │ │ + addeq r6, r6, lr, asr #11 │ │ │ │ @ instruction: 0xf10002a3 │ │ │ │ - @ instruction: 0xf8d88527 │ │ │ │ + @ instruction: 0xf8d8852f │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x146380 │ │ │ │ - strbhi pc, [lr], -r0, asr #4 @ │ │ │ │ + blcs 0x1464f0 │ │ │ │ + ldrbhi pc, [r6], -r0, asr #4 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf640ae54 │ │ │ │ + @ instruction: 0xf640ae14 │ │ │ │ vrsra.s64 , q15, #64 │ │ │ │ andsmi r0, ip, #48, 6 @ 0xc0000000 │ │ │ │ - ldclge 4, cr15, [r6, #496] @ 0x1f0 │ │ │ │ + ldcge 4, cr15, [r6, #496] @ 0x1f0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ee4308 │ │ │ │ - @ instruction: 0xf7fcf971 │ │ │ │ - blcs 0xe8ed4 │ │ │ │ - bge 0x20769a0 │ │ │ │ + @ instruction: 0xf7fcf92d │ │ │ │ + blcs 0xe8f44 │ │ │ │ + bge 0x1936b10 │ │ │ │ @ instruction: 0xf7fd2201 │ │ │ │ - strtmi fp, [r1], -lr, lsl #30 │ │ │ │ + strtmi fp, [r1], -ip, ror #29 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8f9cf │ │ │ │ + @ instruction: 0xf8d8f917 │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf81af7f2 │ │ │ │ - mcrlt 7, 1, pc, cr13, cr12, {7} @ │ │ │ │ + @ instruction: 0xffd6f7f1 │ │ │ │ + stcllt 7, cr15, [sp, #1008]! @ 0x3f0 │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0x4640ad72 │ │ │ │ - mcr2 7, 3, pc, cr6, cr8, {7} @ │ │ │ │ + strbmi sl, [r0], -pc, asr #26 │ │ │ │ + mcr2 7, 1, pc, cr2, cr8, {7} @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcad6c │ │ │ │ - strtmi fp, [r1], -r0, lsr #28 │ │ │ │ + @ instruction: 0xf7fcad49 │ │ │ │ + strtmi fp, [r1], -r0, ror #27 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8f9b3 │ │ │ │ + @ instruction: 0xf8d8f8fb │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xfffef7f1 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr1, cr12, {7} │ │ │ │ + @ instruction: 0xffbaf7f1 │ │ │ │ + ldcllt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andls sl, sl, #8, 18 @ 0x20000 │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [sp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffe6f7f1 │ │ │ │ - ldcllt 7, cr15, [r9, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xffa2f7f1 │ │ │ │ + ldclt 7, cr15, [r9, #1008]! @ 0x3f0 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ - strls r9, [sl], -r8, lsl #14 │ │ │ │ - andls r9, fp, #12, 10 @ 0x3000000 │ │ │ │ - stc2 7, cr15, [r4], {239} @ 0xef │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca917 │ │ │ │ - stmdbge r8, {r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ - movwls r9, #53770 @ 0xd20a │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1ef7840 │ │ │ │ - ldcllt 7, cr15, [pc, #-1008] @ 0xb948c │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ + strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ + @ instruction: 0xf7ef920b │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ + stclt 7, cr15, [r7, #1008]! @ 0x3f0 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ + andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d8 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f2340b │ │ │ │ + @ instruction: 0xf7fcfa33 │ │ │ │ + stmdbge r8, {r1, r2, r3, r4, r8, sl, fp, ip, sp, pc} │ │ │ │ + andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ + strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7ee940a │ │ │ │ + @ instruction: 0xf7fcffc1 │ │ │ │ + beq 0xfe9a8e44 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sp, #-1409286144 @ 0xac000000 │ │ │ │ + vsubw.u8 , q2, d12 │ │ │ │ + movwcs r5, #512 @ 0x200 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [fp], #-777 @ 0xfffffcf7 │ │ │ │ + mrc2 7, 0, pc, cr4, cr8, {7} │ │ │ │ + stcllt 7, cr15, [r7, #-1008]! @ 0xfffffc10 │ │ │ │ + svcne 0x0020f1b2 │ │ │ │ + stclge 4, cr15, [ip], #496 @ 0x1f0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - vabal.u8 , d4, d11 │ │ │ │ - strls r2, [r8, #-1283] @ 0xfffffafd │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb9894 │ │ │ │ - strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf806f7ef │ │ │ │ - stcllt 7, cr15, [sp, #-1008] @ 0xfffffc10 │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031581 │ │ │ │ - stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0x432b1201 │ │ │ │ - movwls r9, #49677 @ 0xc20d │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r8, #0, 6 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xb98c8 │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf7f8940b │ │ │ │ - @ instruction: 0xf7fcfe59 │ │ │ │ - @ instruction: 0xf1b2bda8 │ │ │ │ - @ instruction: 0xf47c1f20 │ │ │ │ - tstls r8, sp, lsr #26 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcff5f │ │ │ │ - movwcs fp, #3358 @ 0xd1e │ │ │ │ - stmdbge r8, {r0, r9, sp} │ │ │ │ - strbmi r9, [r0], -r0, lsl #4 │ │ │ │ - stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ - strls r9, [sl], -r8, lsl #14 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xff1af7ee │ │ │ │ + ldcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ + andls sl, r0, #8, 18 @ 0x20000 │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ + eorls pc, r8, sp, asr #17 │ │ │ │ movwls r9, #46348 @ 0xb50c │ │ │ │ - blx 0xfe8778d6 │ │ │ │ + blx 0x16f7a4a │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca866 │ │ │ │ - @ instruction: 0xf3c4bd82 │ │ │ │ + @ instruction: 0xf7fca85c │ │ │ │ + vqrdmulh.s , q2, d0[0] │ │ │ │ stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #37376 @ 0x9200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf944f7ef │ │ │ │ - ldcllt 7, cr15, [r9], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf8fef7ef │ │ │ │ + ldclt 7, cr15, [r7], #1008 @ 0x3f0 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r4, #37635 @ 0x9303 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9960 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9ad4 │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf931 │ │ │ │ - vqdmulh.s , q10, d2[5] │ │ │ │ + @ instruction: 0xf7fcf8eb │ │ │ │ + vmull.u8 , d20, d20 │ │ │ │ stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #37376 @ 0x9200 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf91ef7ef │ │ │ │ - ldcllt 7, cr15, [r3], {252} @ 0xfc │ │ │ │ + @ instruction: 0xf8d8f7ef │ │ │ │ + ldclt 7, cr15, [r1], {252} @ 0xfc │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ @ instruction: 0x4640461a │ │ │ │ - strls lr, [r8, -sp, asr #19] │ │ │ │ - strls r9, [ip, #-1546] @ 0xfffff9f6 │ │ │ │ - @ instruction: 0xf7ef930b │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1176aac │ │ │ │ - ldclt 7, cr15, [r9, #-1008]! @ 0xfffffc10 │ │ │ │ - strcs lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - andls r2, r8, #0, 4 │ │ │ │ - @ instruction: 0xf7f0920c │ │ │ │ - @ instruction: 0xf7fcfa15 │ │ │ │ - stmdbge r8, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf004550a │ │ │ │ - strls r0, [ip, #-1039] @ 0xfffffbf1 │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [lr, #960] @ 0x3c0 │ │ │ │ - stclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ + eorls pc, r8, sp, asr #17 │ │ │ │ + movwls r9, #46348 @ 0xb50c │ │ │ │ + mrrc2 7, 14, pc, r0, cr15 @ │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fcaa3a │ │ │ │ + stmib sp, {r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + andcs r2, r0, #41943040 @ 0x2800000 │ │ │ │ + andls r9, ip, #8, 4 @ 0x80000000 │ │ │ │ + @ instruction: 0xf9cef7f0 │ │ │ │ + stcllt 7, cr15, [sp], #1008 @ 0x3f0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb99f4 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9b4c │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03408 │ │ │ │ - @ instruction: 0xf7fcfdc5 │ │ │ │ - stmdbge r8, {r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ - movwls r9, #53770 @ 0xd20a │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf996f7f2 │ │ │ │ - stclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ + @ instruction: 0xf7fcfd47 │ │ │ │ + stmdbge r8, {r3, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf004550a │ │ │ │ + strls r0, [ip, #-1039] @ 0xfffffbf1 │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + ldc2l 7, cr15, [lr, #-960]! @ 0xfffffc40 │ │ │ │ + mrrclt 7, 15, pc, r9, cr12 @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - strls lr, [r8, -sp, asr #19] │ │ │ │ - strls r9, [ip, #-1546] @ 0xfffff9f6 │ │ │ │ + andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ + andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d8 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f2340b │ │ │ │ + @ instruction: 0xf7fcf94f │ │ │ │ + andcs fp, r0, #17920 @ 0x4600 │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + stmib sp, {r6, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ + strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ @ instruction: 0xf7ef920b │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r2, #-244]! @ 0xffffff0c │ │ │ │ - stcllt 7, cr15, [pc], #1008 @ 0xb9e38 │ │ │ │ + stmdacs r0, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [fp], #244 @ 0xf4 │ │ │ │ + stclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ svcne 0x0080f5b2 │ │ │ │ - ldclge 4, cr15, [r4], #-496 @ 0xfffffe10 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - cdp2 7, 2, cr15, cr6, cr14, {7} │ │ │ │ - stcllt 7, cr15, [r5], #-1008 @ 0xfffffc10 │ │ │ │ + ldcge 4, cr15, [r0], #-496 @ 0xfffffe10 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + andscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2l 7, cr15, [lr, #952] @ 0x3b8 │ │ │ │ + stclt 7, cr15, [r1], #-1008 @ 0xfffffc10 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #34059 @ 0x850b │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950c │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf7ee3409 │ │ │ │ - @ instruction: 0xf7fcffc7 │ │ │ │ - vmov.i32 , #50431 @ 0x0000c4ff │ │ │ │ + @ instruction: 0xf7fcff7f │ │ │ │ + vmov.i32 d27, #49407 @ 0x0000c0ff │ │ │ │ stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf88cf7ef │ │ │ │ - mcrrlt 7, 15, pc, r1, cr12 @ │ │ │ │ + @ instruction: 0xf844f7ef │ │ │ │ + bllt 0x37c20 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r4, #37635 @ 0x9303 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9ad0 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9c48 │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf879 │ │ │ │ - @ instruction: 0xf5b2bc2e │ │ │ │ + @ instruction: 0xf7fcf831 │ │ │ │ + @ instruction: 0xf5b2bbea │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - tstls r8, r9, lsr #24 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - subsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmdbge r8, {r0, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfddb │ │ │ │ - movwcs fp, #3098 @ 0xc1a │ │ │ │ + @ instruction: 0xf7fcfd93 │ │ │ │ + movwcs fp, #3030 @ 0xbd6 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ - strls lr, [r8, -sp, asr #19] │ │ │ │ - strls r9, [ip, #-1546] @ 0xfffff9f6 │ │ │ │ - @ instruction: 0xf7ef930b │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldcllt 7, cr15, [pc], #-1008 @ 0xb9738 │ │ │ │ - movwls fp, #53987 @ 0xd2e3 │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - vpadd.i8 d18, d0, d9 │ │ │ │ - @ instruction: 0xf1a38352 │ │ │ │ - bcs 0x27a43c │ │ │ │ - cmpphi ip, #0, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x20884c │ │ │ │ - strhi pc, [r1], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - movweq r1, #14103 @ 0x3717 │ │ │ │ - movwcs r1, #18713 @ 0x4919 │ │ │ │ - blvc 0xff3b51d4 │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ + eorls pc, r8, sp, asr #17 │ │ │ │ + movwls r9, #46348 @ 0xb50c │ │ │ │ + blx 0x1577c54 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fca8af │ │ │ │ + rsclt fp, r3, #14848 @ 0x3a00 │ │ │ │ + @ instruction: 0xf8d8930d │ │ │ │ + blcs 0x705ecc │ │ │ │ + cmpphi r5, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x115aa38 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r2, r7, sl, pc}^ @ │ │ │ │ + ldrne pc, [r7, -r3] │ │ │ │ + ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb9ce0 │ │ │ │ + stmdbge r8, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ + andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ + strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ + blvc 0x2f5314 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ + ldc2l 7, cr15, [sl, #964]! @ 0x3c4 │ │ │ │ + ldclt 7, cr15, [r1], {252} @ 0xfc │ │ │ │ + strb r2, [sl, r2, lsl #6]! │ │ │ │ + strb r2, [r8, r6, lsl #6]! │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ - stc 5, cr9, [sp, #40] @ 0x28 │ │ │ │ - @ instruction: 0xf3c47b08 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fcfe43 │ │ │ │ - movwcs fp, #11350 @ 0x2c56 │ │ │ │ - movwcs lr, #26602 @ 0x67ea │ │ │ │ - andcs lr, r0, #232, 14 @ 0x3a00000 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - movwls r4, #1600 @ 0x640 │ │ │ │ - strls lr, [r8, -sp, asr #19] │ │ │ │ - strls r9, [ip, #-1546] @ 0xfffff9f6 │ │ │ │ + stmib sp, {r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ + strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ @ instruction: 0xf7ef920b │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00a1f43d │ │ │ │ - mcrrlt 7, 15, pc, r1, cr12 @ │ │ │ │ + stmdacs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0079f43d │ │ │ │ + bllt 0xfffb7d10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r4, #37635 @ 0x9303 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9bbc │ │ │ │ + streq pc, [pc], #-4 @ 0xb9d38 │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfe71 │ │ │ │ - @ instruction: 0xf1b2bbb8 │ │ │ │ + @ instruction: 0xf7fcfe27 │ │ │ │ + @ instruction: 0xf1b2bb72 │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - @ instruction: 0x9108abb3 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - sbcscc pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfde5 │ │ │ │ - vqdmlsl.s , d16, d20 │ │ │ │ + @ instruction: 0xf7fcfd9b │ │ │ │ + vorr.i16 , #3584 @ 0x0e00 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0xfe876dec │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vmlal.s q10, d16, d1[3] │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [r0, #952] @ 0x3b8 │ │ │ │ - bllt 0xfe4b7c0c │ │ │ │ + blge 0x16f6f68 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + sbcmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + stc2 7, cr15, [r6, #952] @ 0x3b8 │ │ │ │ + bllt 0x1337d88 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f2340b │ │ │ │ - @ instruction: 0xf7fcf88f │ │ │ │ - vbic.i16 , #3072 @ 0x0c00 │ │ │ │ + @ instruction: 0xf7fcf845 │ │ │ │ + vbic.i16 d27, #1536 @ 0x0600 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0x1e76e3c │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - stc2 7, cr15, [r8, #952]! @ 0x3b8 │ │ │ │ - bllt 0x1ab7c5c │ │ │ │ + blge 0xcf6fb8 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + sbcseq pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2l 7, cr15, [lr, #-952] @ 0xfffffc48 │ │ │ │ + bllt 0x937dd8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9c7c │ │ │ │ + streq pc, [pc], #-4 @ 0xb9df8 │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ef3408 │ │ │ │ - @ instruction: 0xf7fcff4f │ │ │ │ - tstls r8, r8, asr fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - eorseq pc, r5, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcff05 │ │ │ │ + stmdbge r8, {r1, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd89 │ │ │ │ - tstls r8, r8, asr #22 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - eorsne pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfd3f │ │ │ │ + stmdbge r8, {r1, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd79 │ │ │ │ - tstls r8, r8, lsr fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - eorscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfd2f │ │ │ │ + stmdbge r8, {r1, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfce9 │ │ │ │ - tstls r8, r8, lsr #22 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - rsbscc pc, sp, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfc9f │ │ │ │ + stmdbge r8, {r1, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd59 │ │ │ │ - tstls r8, r8, lsl fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - rsbspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfd0f │ │ │ │ + stmdbge r8, {r1, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfcc9 │ │ │ │ - tstls r8, r8, lsl #22 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - sbcsne pc, r9, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfc7f │ │ │ │ + stmdbge r8, {r1, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd39 │ │ │ │ - strdls fp, [r8, -r8] │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - addne pc, r5, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfcef │ │ │ │ + stmdbge r8, {r1, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vsubl.s8 , d16, d5 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd29 │ │ │ │ - smlattls r8, r8, sl, fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - sbcpl pc, r9, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfcdf │ │ │ │ + stmdbge r8, {r1, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd19 │ │ │ │ - ldrdls fp, [r8, -r8] │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - rsbspl pc, r5, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfccf │ │ │ │ + stmdbge r8, {r1, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd09 │ │ │ │ - smlabtls r8, r8, sl, fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - rscvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfcbf │ │ │ │ + stmdbge r8, {r1, r7, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmlal.s q11, d16, d1[5] │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfcf9 │ │ │ │ - @ instruction: 0x9108bab8 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - eorcc pc, r9, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfcaf │ │ │ │ + stmdbge r8, {r1, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfce9 │ │ │ │ - smlatbls r8, r8, sl, fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - adcsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfc9f │ │ │ │ + stmdbge r8, {r1, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vrshr.s64 d17, d29, #64 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfc59 │ │ │ │ - @ instruction: 0x9108ba98 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - eorpl pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfc0f │ │ │ │ + stmdbge r8, {r1, r4, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfcc9 │ │ │ │ - smlabbcs r1, r8, sl, fp │ │ │ │ + @ instruction: 0xf7fcfc7f │ │ │ │ + tstcs r1, r2, asr #20 │ │ │ │ orrvc pc, r0, r0, asr #5 │ │ │ │ stmdbcs r1, {r0, r5, lr} │ │ │ │ - bge 0xfe0f7028 │ │ │ │ - bllt 0xf7e34 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vsubl.s8 q9, d16, d1 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2 7, cr15, [r0], #952 @ 0x3b8 │ │ │ │ - blt 0x1cb7e4c │ │ │ │ + bge 0xf771a4 │ │ │ │ + blt 0xffa77fb0 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + addcs pc, r1, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + stc2l 7, cr15, [r6], #-952 @ 0xfffffc48 │ │ │ │ + blt 0xb37fc8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwls r2, #41473 @ 0xa201 │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f1340b │ │ │ │ - @ instruction: 0xf7fcfd73 │ │ │ │ - svclt 0x0000bad2 │ │ │ │ + @ instruction: 0xf7fcfd29 │ │ │ │ + svclt 0x0000ba8c │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnvc pc, #64, 4 │ │ │ │ @ instruction: 0xf040421c │ │ │ │ @ instruction: 0xf00481b3 │ │ │ │ - blcc 0xfaae8 │ │ │ │ + blcc 0xfac68 │ │ │ │ @ instruction: 0xf63c2b0f │ │ │ │ - andge sl, r1, #794624 @ 0xc2000 │ │ │ │ + andge sl, r1, #499712 @ 0x7a000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - ldrdeq sl, [fp], -r3 │ │ │ │ - ldrdeq sl, [fp], -fp │ │ │ │ - andeq sl, fp, r1, asr #13 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq r6, fp, r3, lsr #8 │ │ │ │ - andeq sl, fp, sp, asr #12 │ │ │ │ - blcs 0xe6a78 │ │ │ │ - stmibge r5!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andeq sl, fp, r3, asr r7 │ │ │ │ + andeq sl, fp, fp, asr r8 │ │ │ │ + andeq sl, fp, r1, asr #16 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq r6, fp, r3, lsl r5 │ │ │ │ + andeq sl, fp, sp, asr #15 │ │ │ │ + blcs 0xe6bf8 │ │ │ │ + ldmibge sl!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ed950c │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r7, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0xfe3b7f00 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - mcrr2 7, 14, pc, r6, cr14 @ │ │ │ │ - blt 0x237f20 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmibge ip!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x11b8080 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + sbcscs pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xfff78066 │ │ │ │ + ldmiblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ movwls r9, #25354 @ 0x630a │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ stmib sp, {r9, ip, lr}^ │ │ │ │ andls r5, r9, #46137344 @ 0x2c00000 │ │ │ │ - blx 0x1a77f2e │ │ │ │ + blx 0x7780ae │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x8b704c │ │ │ │ - blt 0x1a37f4c │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xfe8f7f32 │ │ │ │ - ldmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xfe4f7f52 │ │ │ │ - stmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xfe0f7f72 │ │ │ │ - ldmiblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vsubl.s8 q10, d0, d21 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xffcf7f92 │ │ │ │ - stmiblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xff58f200 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 d22, d1, #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xff877fb6 │ │ │ │ - ldmiblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmvn.i32 d23, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xff477fd6 │ │ │ │ - stmiblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xff077ff6 │ │ │ │ - ldmdblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bge 0xffe371cc │ │ │ │ + blt 0x8380cc │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + andspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0x15f80b2 │ │ │ │ + ldmiblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + rscscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0x11f80d2 │ │ │ │ + stmiblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + sbcscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xdf80f2 │ │ │ │ + ldmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + eormi pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xfe9f8112 │ │ │ │ + stmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff98f200 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + addsvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xfe578136 │ │ │ │ + ldmdblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorsvc pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xfe178156 │ │ │ │ + stmdblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + addvc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0x1d78176 │ │ │ │ + ldmdblt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47c2b32 │ │ │ │ - strteq sl, [r2], #-3994 @ 0xfffff066 │ │ │ │ - svcge 0x00a0f53c │ │ │ │ + strteq sl, [r2], #-3945 @ 0xfffff097 │ │ │ │ + svcge 0x006ff53c │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ adchi pc, r4, #0 │ │ │ │ @ instruction: 0xf57e03e3 │ │ │ │ - strtmi sl, [r1], -r8, ror #23 │ │ │ │ + @ instruction: 0x4621abd8 │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ @ instruction: 0xf7ec970c │ │ │ │ - @ instruction: 0xf644fd0f │ │ │ │ + @ instruction: 0xf644fc4f │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x007df43c │ │ │ │ - ldmiblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x004cf43c │ │ │ │ + stmiblt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #781 @ 0x30d │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fcfc91 │ │ │ │ - strteq fp, [r2], #-2494 @ 0xfffff642 │ │ │ │ + @ instruction: 0xf7fcfc45 │ │ │ │ + strteq fp, [r2], #-2422 @ 0xfffff68a │ │ │ │ orrshi pc, r2, r0, lsl #2 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ - @ instruction: 0x2000a9b6 │ │ │ │ - blx 0x977f1a │ │ │ │ + andcs sl, r0, lr, ror #18 │ │ │ │ + blx 0x1978098 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79d6819 │ │ │ │ - movwcs pc, #3685 @ 0xe65 @ │ │ │ │ + movwcs pc, #3493 @ 0xda5 @ │ │ │ │ rsbscc pc, r8, r8, asr #17 │ │ │ │ - stmiblt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ + ldc2l 7, cr15, [r8], #-944 @ 0xfffffc50 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f1030f │ │ │ │ - @ instruction: 0xf7fcfb83 │ │ │ │ - @ instruction: 0x4640b996 │ │ │ │ - ldc2l 7, cr15, [r4, #980]! @ 0x3d4 │ │ │ │ + @ instruction: 0xf7fcfb37 │ │ │ │ + strbmi fp, [r0], -lr, asr #18 │ │ │ │ + stc2 7, cr15, [r8, #980]! @ 0x3d4 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf3c4a990 │ │ │ │ + vmul.f q13, q2, d0[2] │ │ │ │ @ instruction: 0xf0042303 │ │ │ │ tstmi r3, #16, 4 │ │ │ │ - blt 0xf78108 │ │ │ │ + blt 0x4f8288 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [ip, #-944] @ 0xfffffc50 │ │ │ │ + mrrc2 7, 14, pc, ip, cr12 @ │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f1030f │ │ │ │ - @ instruction: 0xf7fcfb67 │ │ │ │ - @ instruction: 0xf8d8b97a │ │ │ │ + @ instruction: 0xf7fcfb1b │ │ │ │ + @ instruction: 0xf8d8b932 │ │ │ │ ldreq r2, [r3, #208] @ 0xd0 │ │ │ │ adcshi pc, pc, r0, lsl #2 │ │ │ │ vmvn.i32 d20, #-1426063360 @ 0xab000000 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ - @ instruction: 0x4640b8bc │ │ │ │ - stc2l 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ + @ instruction: 0x4640b891 │ │ │ │ + stc2 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - vmul.f q13, q2, d2[6] │ │ │ │ + @ instruction: 0xf3c4a922 │ │ │ │ @ instruction: 0xf0044303 │ │ │ │ tstmi r3, #16, 4 │ │ │ │ - stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #781 @ 0x30d │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fcfbbf │ │ │ │ - @ instruction: 0xf8d8b950 │ │ │ │ + @ instruction: 0xf7fcfb73 │ │ │ │ + @ instruction: 0xf8d8b908 │ │ │ │ rsclt r1, r3, #136 @ 0x88 │ │ │ │ ldmdbcs r9, {r0, r2, r3, r8, r9, ip, pc} │ │ │ │ cmpphi lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ movteq pc, #417 @ 0x1a1 @ │ │ │ │ stmdale sp!, {r0, r1, r2, r8, r9, fp, sp} │ │ │ │ stmdbcs r5, {r1, r6, r8, fp, ip, sp} │ │ │ │ adchi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf011e8df │ │ │ │ adceq r0, r0, #160, 4 │ │ │ │ rsbeq r0, sl, #-1610612730 @ 0xa0000006 │ │ │ │ adceq r0, r4, #164, 4 @ 0x4000000a │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf47c421c │ │ │ │ - @ instruction: 0xf8d8a8bd │ │ │ │ + @ instruction: 0xf8d8a875 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x146dd8 │ │ │ │ - ldmge r4!, {r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x146f58 │ │ │ │ + stmdage ip!, {r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7fc2001 │ │ │ │ - blcs 0x4a849c │ │ │ │ + blcs 0x4a84fc │ │ │ │ tstcs r1, ip, lsl #18 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ msrhi CPSR_fsxc, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf970f7ec │ │ │ │ + stcge 4, cr15, [fp], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf8b0f7ec │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - ldmdbge r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r9, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vst1.8 {d9-d12}, [r3]! │ │ │ │ - blcs 0x2d6e1c │ │ │ │ - stmdbge r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x2d6f9c │ │ │ │ + ldmge pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ + addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcs pc, #964 @ 0x3c4 @ │ │ │ │ strbne pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - stmdalt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcne 0x0040f414 │ │ │ │ - stmge r4, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage ip!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ biccs pc, r0, #196, 6 @ 0x10000003 │ │ │ │ rscsvc pc, lr, #64, 4 │ │ │ │ stmdbge r8, {r1, r5, lr} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ subseq r2, fp, r4, lsl #4 │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f54308 │ │ │ │ - @ instruction: 0xf7fcfc4f │ │ │ │ - blcs 0x4a8420 │ │ │ │ + @ instruction: 0xf7fcfc03 │ │ │ │ + blcs 0x4a8480 │ │ │ │ smlabtcs r1, lr, r9, sp │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d17f │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47e2308 │ │ │ │ - strb sl, [r1, fp, lsl #29] │ │ │ │ + @ instruction: 0xe7c1ae7f │ │ │ │ ldmible pc!, {r0, r1, r2, r3, r8, r9, fp, sp} @ │ │ │ │ - blx 0x102680 │ │ │ │ + blx 0x102800 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ smultble r4, sl, pc @ │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - svcge 0x00c3f47e │ │ │ │ + svcge 0x00b7f47e │ │ │ │ stmdbge r8, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ movwls r2, #41475 @ 0xa203 │ │ │ │ andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69209 │ │ │ │ - blls 0x278f3c │ │ │ │ + blls 0x278f8c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca8a9 │ │ │ │ - @ instruction: 0xf640b8b6 │ │ │ │ + @ instruction: 0xf7fca89d │ │ │ │ + @ instruction: 0xf640b86e │ │ │ │ strdmi r4, [r0], -pc @ │ │ │ │ movweq pc, #61446 @ 0xf006 @ │ │ │ │ @ instruction: 0xf7969306 │ │ │ │ - @ instruction: 0x4606fa1d │ │ │ │ - ldc2l 7, cr15, [lr, #-596] @ 0xfffffdac │ │ │ │ + @ instruction: 0x4606f95d │ │ │ │ + ldc2 7, cr15, [lr], {149} @ 0x95 │ │ │ │ strmi r9, [r5], -r6, lsl #22 │ │ │ │ teqle sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blcs 0xcbbe8 │ │ │ │ + blcs 0xcbd68 │ │ │ │ svclt 0x000c4629 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffa7829e │ │ │ │ + blx 0xa7841e │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmne r1!, {r9, sp}^ │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ ldrmi r2, [sp], #-406 @ 0xfffffe6a │ │ │ │ stmdavs r9, {r0, r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d07116 │ │ │ │ @ instruction: 0xf7960258 │ │ │ │ - tstpcs r1, r5, asr #26 @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r1, r5, ip, pc @ │ │ │ │ @ instruction: 0xf7eb4640 │ │ │ │ - @ instruction: 0xf8d8fdbb │ │ │ │ + @ instruction: 0xf8d8fcfb │ │ │ │ @ instruction: 0xf8d83054 │ │ │ │ strbmi r2, [r0], -r8 │ │ │ │ - bne 0xff5552c4 │ │ │ │ - blx 0xff0782ee │ │ │ │ + bne 0xff555444 │ │ │ │ + blx 0x7846c │ │ │ │ @ instruction: 0xf8c8230c │ │ │ │ @ instruction: 0xf7fc300c │ │ │ │ - movwcs fp, #2156 @ 0x86c │ │ │ │ - svclt 0x0061f7fe │ │ │ │ + movwcs fp, #2084 @ 0x824 │ │ │ │ + svclt 0x0055f7fe │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ - stc2 7, cr15, [sl, #-616]! @ 0xfffffd98 │ │ │ │ + stc2l 7, cr15, [sl], #-616 @ 0xfffffd98 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ - mcrlt 7, 0, pc, cr14, cr14, {7} @ │ │ │ │ + mcrlt 7, 0, pc, cr2, cr14, {7} @ │ │ │ │ subcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - svclt 0x00a5f7fc │ │ │ │ + svclt 0x007af7fc │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #33286 @ 0x8206 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - ldc2l 7, cr15, [r0], {245} @ 0xf5 │ │ │ │ + stc2 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ stmdacs r0, {r1, r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x0080f43c │ │ │ │ - stmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1e7834e │ │ │ │ + svcge 0x0055f43c │ │ │ │ + svclt 0x00fff7fb │ │ │ │ + blx 0xfee784cc │ │ │ │ rsbspl pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf91ef7f6 │ │ │ │ + @ instruction: 0xf8d2f7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcade4 │ │ │ │ - @ instruction: 0xf7ecb838 │ │ │ │ - vqdmulh.s , , │ │ │ │ + @ instruction: 0xf7fbadb3 │ │ │ │ + @ instruction: 0xf7ecbff0 │ │ │ │ + vpmax.s8 d31, d31, d23 │ │ │ │ vmlal.s q10, d16, d1[0] │ │ │ │ stmdbge r8, {r0, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r5, #240] @ 0xf0 │ │ │ │ - stmdalt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r4, #240]! @ 0xf0 │ │ │ │ + svclt 0x00e1f7fb │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ subvs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf796681c │ │ │ │ - bmi 0xfe4f8a24 │ │ │ │ + bmi 0xfe4f88a4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldmne r2!, {r0, r1, r4, r7}^ │ │ │ │ @ instruction: 0xf5009201 │ │ │ │ strtmi r7, [r3], #-278 @ 0xfffffeea │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf7962200 │ │ │ │ - @ instruction: 0xe64dfcd1 │ │ │ │ + @ instruction: 0xe64dfc11 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf8b │ │ │ │ - vst2.32 {d11,d13}, [r4 :128], ip │ │ │ │ + @ instruction: 0xf7ffaf43 │ │ │ │ + vst2.32 {d11,d13}, [r4 :128], r4 │ │ │ │ @ instruction: 0xf5b1117c │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ stmdbge r8, {r0, r1, r2, r5, r8, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf7ed3408 │ │ │ │ - @ instruction: 0xf7fbfb1d │ │ │ │ - movwcs fp, #3960 @ 0xf78 │ │ │ │ - bllt 0xfe17844c │ │ │ │ + @ instruction: 0xf7fbfad1 │ │ │ │ + movwcs fp, #3888 @ 0xf30 │ │ │ │ + bllt 0x20b85cc │ │ │ │ @ instruction: 0xf67f290f │ │ │ │ ldrdcs sl, [r1], -r1 │ │ │ │ @ instruction: 0xf101fa00 │ │ │ │ svceq 0x00aaf411 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f011 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mcrge 4, 6, pc, cr4, cr15, {1} @ │ │ │ │ - blvc 0x1b75af0 │ │ │ │ + blvc 0x1b75c70 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ stc 5, cr9, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf3c47b08 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fbf9b5 │ │ │ │ - @ instruction: 0xf7ecbfc8 │ │ │ │ - vpmin.s8 , , │ │ │ │ + @ instruction: 0xf7fbf969 │ │ │ │ + @ instruction: 0xf7ecbf80 │ │ │ │ + vpmin.s8 d31, d15, d23 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ stmdbge r8, {r0, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r5, #-240]! @ 0xffffff10 │ │ │ │ - svclt 0x00b9f7fb │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r4, #-240]! @ 0xffffff10 │ │ │ │ + svclt 0x0071f7fb │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ @ instruction: 0x4621d03f │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r5, ror #7] │ │ │ │ @ instruction: 0xf7ecd42a │ │ │ │ - @ instruction: 0xf644fac9 │ │ │ │ + @ instruction: 0xf644fa09 │ │ │ │ vmlal.s q11, d0, d1[1] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r1, #-240] @ 0xffffff10 │ │ │ │ - svclt 0x009ff7fb │ │ │ │ + stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r0, #-240]! @ 0xffffff10 │ │ │ │ + svclt 0x0057f7fb │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #11534336 @ 0xb00000 │ │ │ │ @ instruction: 0xf100970c │ │ │ │ @ instruction: 0xf7ec8115 │ │ │ │ - @ instruction: 0xf644faad │ │ │ │ + @ instruction: 0xf644f9ed │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r5, #-240]! @ 0xffffff10 │ │ │ │ - svclt 0x0083f7fb │ │ │ │ - blx 0xfe8784d4 │ │ │ │ + stmdacs r0, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ + svclt 0x003bf7fb │ │ │ │ + @ instruction: 0xf9def7ec │ │ │ │ adcvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff66f7f5 │ │ │ │ + @ instruction: 0xff1af7f5 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbad20 │ │ │ │ - @ instruction: 0xf644bf74 │ │ │ │ + @ instruction: 0xf7fbacef │ │ │ │ + @ instruction: 0xf644bf2c │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ movwls r5, #34058 @ 0x850a │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #38156 @ 0x950c │ │ │ │ - @ instruction: 0xff02f7f5 │ │ │ │ + mrc2 7, 5, pc, cr6, cr5, {7} │ │ │ │ adcle r2, ip, r0, lsl #16 │ │ │ │ - svclt 0x005ff7fb │ │ │ │ + svclt 0x0017f7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f190 │ │ │ │ + beq 0xfe99f310 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, r9, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0047f47b │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr15, cr11, {3} │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - ldmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f1c8 │ │ │ │ + beq 0xfe99f348 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x002bf47b │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 7, pc, cr3, cr11, {3} @ │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ strbmi lr, [r0], -r0, asr #10 │ │ │ │ - stc2 7, cr15, [r6, #944] @ 0x3b0 │ │ │ │ - svclt 0x0023f7fb │ │ │ │ + ldc2 7, cr15, [sl, #-944]! @ 0xfffffc50 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr11, cr11, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f208 │ │ │ │ + beq 0xfe99f388 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x000bf47b │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 6, pc, cr3, cr11, {3} @ │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - stmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq r5, r6, r2, ror r8 │ │ │ │ - addeq r5, r6, r8, lsl #15 │ │ │ │ + strdeq r5, [r6], r2 │ │ │ │ + addeq r5, r6, r8, lsl #12 │ │ │ │ ldrsbtcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ vmul.i8 d27, d30, d11 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff70bf40 │ │ │ │ - blx 0x10785ec │ │ │ │ + blvs 0xff70c0c0 │ │ │ │ + @ instruction: 0xf97ef7ea │ │ │ │ ldrsbcc pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ subscc pc, r8, r8, asr #17 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr14, cr14, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr2, cr14, {7} │ │ │ │ @ instruction: 0xf7ec4640 │ │ │ │ - @ instruction: 0xf7fbf9b5 │ │ │ │ - @ instruction: 0xf8d8bee6 │ │ │ │ + @ instruction: 0xf7fbf8f5 │ │ │ │ + @ instruction: 0xf8d8be9e │ │ │ │ subsne r0, fp, r4, ror r0 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf84ef796 │ │ │ │ + @ instruction: 0xff8ef795 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79d6819 │ │ │ │ - bfi pc, r1, #23, #4 @ │ │ │ │ + @ instruction: 0xe7dafad1 │ │ │ │ ldrbt r2, [r7], r4, lsl #6 │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ @ instruction: 0xf8d3aed6 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r4, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ mcrge 4, 6, pc, cr11, cr15, {1} @ │ │ │ │ @ instruction: 0xf02e4640 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr15, cr11, {1} │ │ │ │ - @ instruction: 0xf7962004 │ │ │ │ - @ instruction: 0xf646f82b │ │ │ │ + stmdacs r0, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr7, cr11, {1} │ │ │ │ + @ instruction: 0xf7952004 │ │ │ │ + @ instruction: 0xf646ff6b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - blx 0x1c78536 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr1, cr11, {7} │ │ │ │ + blx 0xfec786b4 │ │ │ │ + mcrlt 7, 3, pc, cr9, cr11, {7} @ │ │ │ │ ldrsbcc pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d84640 │ │ │ │ - bne 0xff2fe6f0 │ │ │ │ - mcr2 7, 7, pc, cr4, cr0, {7} @ │ │ │ │ + bne 0xff2fe870 │ │ │ │ + mrc2 7, 4, pc, cr8, cr0, {7} │ │ │ │ @ instruction: 0xf8c82305 │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ - strbmi fp, [r0], -r4, lsr #29 │ │ │ │ - ldc2 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr15, cr11, {7} │ │ │ │ + @ instruction: 0x4640be5c │ │ │ │ + stc2l 7, cr15, [r6], #944 @ 0x3b0 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr7, cr11, {7} │ │ │ │ strb r2, [r1], r2, lsl #6 │ │ │ │ ldrt r2, [pc], r0, lsl #6 │ │ │ │ ldrt r2, [sp], r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f31c │ │ │ │ + beq 0xfe99f49c │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbsmi pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 4, pc, cr1, cr11, {3} @ │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr9, cr11, {3} │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - ldmlt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf998f7ec │ │ │ │ + stmialt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8d8f7ec │ │ │ │ submi pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mcr2 7, 3, pc, cr0, cr5, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr4, cr5, {7} │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbac1a │ │ │ │ - @ instruction: 0xf644be6e │ │ │ │ + @ instruction: 0xf7fbabe9 │ │ │ │ + @ instruction: 0xf644be26 │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ movwls r5, #34058 @ 0x850a │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #38156 @ 0x950c │ │ │ │ - ldc2l 7, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ + ldc2 7, cr15, [r0, #980]! @ 0x3d4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fbaec1 │ │ │ │ - svclt 0x0000be58 │ │ │ │ + svclt 0x0000be10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r6, pc, r6, lsl #17 │ │ │ │ ldrbeq r4, [r4, r4, lsr #23]! │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cmpphi pc, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r7, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xffff8758 │ │ │ │ + blx 0x19f88d8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d480c8 │ │ │ │ @ instruction: 0xf5073080 │ │ │ │ ldrcc r5, [r0, -r8, lsl #14] │ │ │ │ - bne 0x78c090 │ │ │ │ + bne 0x78c210 │ │ │ │ svclt 0x00184621 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #6 │ │ │ │ tsteq fp, r6, ror #10 │ │ │ │ - ldc2 7, cr15, [lr, #-748]! @ 0xfffffd14 │ │ │ │ + ldc2l 7, cr15, [lr], #-748 @ 0xfffffd14 │ │ │ │ strmi r4, [r1], r3, lsl #12 │ │ │ │ svcmi 0x0068f5b3 │ │ │ │ sbcscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - beq 0x1502b2c │ │ │ │ + beq 0x1502cac │ │ │ │ addsne lr, r2, #266240 @ 0x41000 │ │ │ │ @ instruction: 0xf10007d2 │ │ │ │ ldmdacs lr, {r2, r3, r5, r6, r7, pc} │ │ │ │ rschi pc, r1, r0 │ │ │ │ smlalcs pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ strtvs r8, [r3], -r8 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ svcvs 0x00a680f7 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - bmi 0xfe1a6dd0 │ │ │ │ + bmi 0xfe1a6f50 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf502588a │ │ │ │ @ instruction: 0xf8d242a0 │ │ │ │ ldmdavs r2, {r2, r3, r4, r9, sp}^ │ │ │ │ stcvs 8, cr6, [r2, #88]! @ 0x58 │ │ │ │ svcvs 0x00224691 │ │ │ │ @@ -174398,31 +174494,31 @@ │ │ │ │ addsmi r2, r1, #128, 4 │ │ │ │ mrshi pc, (UNDEF: 77) @ │ │ │ │ rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ rsbsne pc, pc, #216006656 @ 0xce00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ svcvs 0x00618192 │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - stccs 3, cr8, [r0, #-928] @ 0xfffffc60 │ │ │ │ + stccs 3, cr8, [r0, #-900] @ 0xfffffc7c │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ ldreq r4, [r5, #1553] @ 0x611 │ │ │ │ sbcshi pc, sl, r0, asr #2 │ │ │ │ @ instruction: 0xf1000690 │ │ │ │ - bmi 0x1b5af1c │ │ │ │ + bmi 0x1b5b09c │ │ │ │ ldreq pc, [r8, #-258] @ 0xfffffefe │ │ │ │ ldmdavs r1, {r2, r3, r5, r7, r9, sl, lr} │ │ │ │ andsmi r6, r9, r8, lsr #16 │ │ │ │ @ instruction: 0xf0004281 │ │ │ │ andcc r8, r4, #172, 2 @ 0x2b │ │ │ │ strbmi r3, [r2, #-1284]! @ 0xfffffafc │ │ │ │ @ instruction: 0xf04fd1f5 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf9def7f5 │ │ │ │ + @ instruction: 0xf992f7f5 │ │ │ │ cmnlt fp, r3, lsr #30 │ │ │ │ subseq r6, r9, r2, ror #30 │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andeq pc, lr, #2 │ │ │ │ stmdbcs r0, {r1, r3, r4, r8, r9, lr} │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ @@ -174432,793 +174528,789 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ mcrvs 0, 3, r8, cr3, cr12, {7} │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldmdale fp!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 1, 5, r8, cr0, cr15, {4} │ │ │ │ - @ instruction: 0xf9eef79a │ │ │ │ + @ instruction: 0xf92ef79a │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ - bllt 0x1f94c84 │ │ │ │ + bllt 0x1f94e04 │ │ │ │ stclvs 8, cr6, [r3, #648]! @ 0x288 │ │ │ │ @ instruction: 0xf5b31ad3 │ │ │ │ andsle r5, pc, #128, 30 @ 0x200 │ │ │ │ ldrbvc pc, [ip, #1600]! @ 0x640 @ │ │ │ │ stmdble r5!, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ ldrdcc pc, [r0], r4 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ svclt 0x00183b00 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - ldc2 7, cr15, [sl], {187} @ 0xbb │ │ │ │ + blx 0xff77898e │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r7, #104, 30 @ 0x1a0 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - b 0x117d27c │ │ │ │ + b 0x117d3fc │ │ │ │ bfieq r1, r2, #7, #24 │ │ │ │ ldmdbcs lr, {r1, r2, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r1, r2, r3, r8, ip, lr, pc} │ │ │ │ - bne 0xfe7960c8 │ │ │ │ + bne 0xfe796248 │ │ │ │ stmdale r9, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xffbaf7ef │ │ │ │ + @ instruction: 0xff6ef7ef │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andhi pc, r8, r4, asr #17 │ │ │ │ ldmdavs sl, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strthi pc, [sp], r0, asr #32 │ │ │ │ + strthi pc, [r5], r0, asr #32 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ addslt r8, sp, #240, 30 @ 0x3c0 │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ movwls r4, #9792 @ 0x2640 │ │ │ │ - ldmda r2!, {r0, r1, r2, r3, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - bcc 0xfd63c │ │ │ │ - bcs 0x4615a0 │ │ │ │ - andshi pc, sl, r1, lsl #4 │ │ │ │ + stm sl, {r0, r1, r2, r3, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + bcc 0xfd7bc │ │ │ │ + bcs 0x461720 │ │ │ │ + andshi pc, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ - addeq r0, r5, #160, 4 │ │ │ │ - ldrdeq r0, [ip, #30] │ │ │ │ - cmneq lr, r1, lsl #4 │ │ │ │ - subeq r0, r1, #-1610612730 @ 0xa0000006 │ │ │ │ - @ instruction: 0x01a201ae │ │ │ │ + addeq r0, r1, #156, 4 @ 0xc0000009 │ │ │ │ + ldrdeq r0, [sl, #28] │ │ │ │ + ldrsheq r0, [lr, #-31]! @ 0xffffffe1 │ │ │ │ + eorseq r0, pc, #1610612742 @ 0x60000006 │ │ │ │ + lsreq r0, ip, #3 │ │ │ │ smulbteq sl, r1, r0 │ │ │ │ tsteq r4, r2, asr r1 │ │ │ │ - stclvs 2, cr0, [r1, #152]! @ 0x98 │ │ │ │ - bne 0x1554c4c │ │ │ │ + stclvs 2, cr0, [r1, #144]! @ 0x90 │ │ │ │ + bne 0x1554dcc │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ @ instruction: 0xf63f428a │ │ │ │ @ instruction: 0xf8d4af17 │ │ │ │ strbmi r3, [r2], -r0, lsl #1 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1063b00 │ │ │ │ svclt 0x00180804 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - ldc2 7, cr15, [r6], #-748 @ 0xfffffd14 │ │ │ │ + blx 0x1e78a56 │ │ │ │ smlalcs pc, r9, r4, r8 @ │ │ │ │ movwmi lr, #39488 @ 0x9a40 │ │ │ │ andhi pc, r8, r4, asr #17 │ │ │ │ - bcs 0xd4284 │ │ │ │ + bcs 0xd4404 │ │ │ │ svcge 0x0009f43f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbhi pc, [fp], -r0, asr #32 @ │ │ │ │ + ldrbhi pc, [r3], -r0, asr #32 @ │ │ │ │ msrpl SPSR_f, #79 @ 0x4f │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stmdblt r2!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r6, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r5, r6, r8, asr r3 │ │ │ │ - eorseq r1, r5, r0, ror #10 │ │ │ │ + ldrdeq r5, [r6], r8 │ │ │ │ + eorseq r1, r5, r8, asr r7 │ │ │ │ msrmi SPSR_f, pc, asr #8 │ │ │ │ smlabteq r0, pc, r6, pc @ │ │ │ │ vst4.8 {d20-d23}, [pc :64], r9 │ │ │ │ vmla.i d20, d15, d0[6] │ │ │ │ addmi r0, r1, #0 │ │ │ │ @ instruction: 0x0652d01b │ │ │ │ svcge 0x0029f57f │ │ │ │ rsbmi pc, pc, #3 │ │ │ │ svcmi 0x006ff1b2 │ │ │ │ - ldrhi pc, [lr], #-0 │ │ │ │ + ldrhi pc, [r7], #-0 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ andsmi r7, sl, r0, lsl r2 │ │ │ │ svcmi 0x0079f1b2 │ │ │ │ @ instruction: 0xf023d10b │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0289302 │ │ │ │ - blls 0x178e80 │ │ │ │ + blls 0x179158 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ sadd16mi sl, r9, r7 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - ldc2 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xffd78bf2 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbls r2, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf02e4620 │ │ │ │ - stmdacs r0, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0008f47f │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - blx 0xffbf6b42 │ │ │ │ + ldc2 0, cr15, [sl], #-160 @ 0xffffff60 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbls r2, {r0, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0134620 │ │ │ │ - stmdacs r0, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ svceq 0x001a9b02 │ │ │ │ @ instruction: 0xf47f2a0e │ │ │ │ ldrmi sl, [r9], -lr, ror #29 │ │ │ │ @ instruction: 0xf02e4620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {1} @ │ │ │ │ ldrtmi lr, [r0], -ip, ror #13 │ │ │ │ - mrc2 7, 0, pc, cr14, cr7, {4} │ │ │ │ + ldc2l 7, cr15, [lr, #-604] @ 0xfffffda4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ andscs r4, r2, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0x66659058 │ │ │ │ - @ instruction: 0xf8bef7f5 │ │ │ │ + @ instruction: 0xf872f7f5 │ │ │ │ @ instruction: 0xf8d4e6f5 │ │ │ │ vst4. {d18-d21}, [pc :64], r0 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ andsmi r4, r1, r0, lsl #2 │ │ │ │ svcvs 0x0080f1b1 │ │ │ │ - eorhi pc, sl, #0 │ │ │ │ + eorhi pc, r3, #0 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - addshi pc, r7, #64, 4 │ │ │ │ + addshi pc, r0, #64, 4 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0xf10daeb1 │ │ │ │ eorcs r0, r0, #16, 16 @ 0x100000 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ movwls fp, #8861 @ 0x229d │ │ │ │ - svc 0x006af1ee │ │ │ │ + svc 0x00c2f1ee │ │ │ │ strbeq r9, [r9, #-2818]! @ 0xfffff4fe │ │ │ │ - strbhi pc, [fp], -r0, lsl #2 @ │ │ │ │ + strbhi pc, [r3], -r0, lsl #2 @ │ │ │ │ addvc pc, r0, r5, lsl r4 @ │ │ │ │ - ldrhi pc, [r9, #-64]! @ 0xffffffc0 │ │ │ │ + ldrhi pc, [r1, #-64]! @ 0xffffffc0 │ │ │ │ eorvs pc, r8, #83886080 @ 0x5000000 │ │ │ │ svcvc 0x0020f5b2 │ │ │ │ - ldrbhi pc, [r2], #0 @ │ │ │ │ - strhi pc, [pc], #512 @ 0xbab40 │ │ │ │ + strbhi pc, [r9], #0 @ │ │ │ │ + strhi pc, [r6], #512 @ 0x200 │ │ │ │ @ instruction: 0xf0002a80 │ │ │ │ - @ instruction: 0xf5b2851f │ │ │ │ + @ instruction: 0xf5b28517 │ │ │ │ @ instruction: 0xf0007f00 │ │ │ │ - bcs 0xdbf3c │ │ │ │ + bcs 0xdc09c │ │ │ │ mcrge 4, 5, pc, cr3, cr15, {3} @ │ │ │ │ - ldrbeq pc, [pc, #-5]! @ 0xbab53 @ │ │ │ │ + ldrbeq pc, [pc, #-5]! @ 0xbacd3 @ │ │ │ │ andls r4, r8, #19922944 @ 0x1300000 │ │ │ │ andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf6449200 │ │ │ │ vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ adceq r0, sp, r5, lsl #4 │ │ │ │ - ldc 5, cr9, [pc, #28] @ 0xbab8c │ │ │ │ - @ instruction: 0x46207bbb │ │ │ │ + ldc 5, cr9, [pc, #28] @ 0xbad0c │ │ │ │ + @ instruction: 0x46207bb9 │ │ │ │ strls r2, [r6, #-1293] @ 0xfffffaf3 │ │ │ │ - blvc 0x1f61b0 │ │ │ │ - blx 0xfeff8b3e │ │ │ │ + blvc 0x1f6330 │ │ │ │ + blx 0x1cf8cbe │ │ │ │ @ instruction: 0xf8d4e692 │ │ │ │ vst4. {d17-d20}, [pc :64], r0 │ │ │ │ vaddl.s8 , d0, d0 │ │ │ │ strmi r4, [sl], -r0 │ │ │ │ @ instruction: 0xf0004388 │ │ │ │ - svcvs 0x0061820c │ │ │ │ + svcvs 0x00618205 │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - stccs 2, cr8, [r0, #-304] @ 0xfffffed0 │ │ │ │ + stccs 2, cr8, [r0, #-276] @ 0xfffffeec │ │ │ │ mcrge 4, 3, pc, cr6, cr15, {1} @ │ │ │ │ - ldrbne pc, [pc, #-1614]! @ 0xba55a @ │ │ │ │ + ldrbne pc, [pc, #-1614]! @ 0xba6da @ │ │ │ │ andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ - strhi pc, [r3], #-64 @ 0xffffffc0 │ │ │ │ + mvnshi pc, #64 @ 0x40 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ movweq pc, #41795 @ 0xa343 @ │ │ │ │ stmdbcs r0, {r5, r9, sl, lr} │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bl 0x102fd4 │ │ │ │ + bl 0x103154 │ │ │ │ @ instruction: 0xf7ec0143 │ │ │ │ - @ instruction: 0xe66dfb9d │ │ │ │ + @ instruction: 0xe66dfb51 │ │ │ │ rsbmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #217055232 @ 0xcf00000 │ │ │ │ vst4.8 {d20-d23}, [pc :64], sl │ │ │ │ vmla.i d20, d15, d0[6] │ │ │ │ addmi r0, r2, #0 │ │ │ │ - cmnphi r1, #0 @ p-variant is OBSOLETE │ │ │ │ + msrhi SPSR_fx, #0 │ │ │ │ @ instruction: 0xf57f0649 │ │ │ │ @ instruction: 0x4619ae58 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xff84f001 │ │ │ │ + @ instruction: 0xff7cf001 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0026f43f │ │ │ │ stccs 6, cr14, [r0, #-336] @ 0xfffffeb0 │ │ │ │ - cmpphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r1, #0 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ ldrmi r4, [sp], -r0, asr #12 │ │ │ │ - cdp 1, 15, cr15, cr0, cr14, {7} │ │ │ │ + svc 0x0048f1ee │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ - @ instruction: 0xf948f7f0 │ │ │ │ + @ instruction: 0xf8fcf7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe63fae3a │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff30c4e0 │ │ │ │ - @ instruction: 0xff42f7e9 │ │ │ │ + blvs 0xff30c660 │ │ │ │ + cdp2 7, 8, cr15, cr2, cr9, {7} │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldrb r6, [r2], -r3, lsr #11 │ │ │ │ rsbsvs pc, r0, #83886080 @ 0x5000000 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ mcrge 4, 1, pc, cr5, cr15, {1} @ │ │ │ │ @ instruction: 0xf5b24641 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - subslt r8, sl, #738197507 @ 0x2c000003 │ │ │ │ + subslt r8, sl, #196, 6 @ 0x10000003 │ │ │ │ vrsubhn.i16 d20, , q8 │ │ │ │ movwls r2, #17155 @ 0x4303 │ │ │ │ andls r0, r5, #82 @ 0x52 │ │ │ │ - @ instruction: 0xf9bcf7f5 │ │ │ │ + @ instruction: 0xf970f7f5 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe619ae14 │ │ │ │ - vsubl.u8 q9, d3, d1 │ │ │ │ - andls r2, r8, #134217728 @ 0x8000000 │ │ │ │ - andls r0, r5, #171966464 @ 0xa400000 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - rsclt r2, sl, #1610612736 @ 0x60000000 │ │ │ │ + vsubl.u8 q9, d3, d0 │ │ │ │ + stmib sp, {r1, r8, r9, sp}^ │ │ │ │ + streq r2, [r9, #-518]! @ 0xfffffdfa │ │ │ │ + andeq pc, r1, #79 @ 0x4f │ │ │ │ + andls r9, r8, #4, 6 @ 0x10000000 │ │ │ │ + rsclt r9, sl, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf1009209 │ │ │ │ - strbmi r8, [r1], -r1, lsl #7 │ │ │ │ + @ instruction: 0x4641837a │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - @ instruction: 0xe605ff57 │ │ │ │ + str pc, [r5], -fp, lsl #30 │ │ │ │ ldrdne pc, [r8], r4 │ │ │ │ addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ vrsubhn.i16 d20, , q8 │ │ │ │ @ instruction: 0xf00103c2 │ │ │ │ addseq r0, r2, pc, lsl #2 │ │ │ │ - @ instruction: 0xf0059307 │ │ │ │ - andls r0, r9, #469762048 @ 0x1c000000 │ │ │ │ - @ instruction: 0xf04f052d │ │ │ │ - movwls r0, #33281 @ 0x8201 │ │ │ │ - movweq pc, #4175 @ 0x104f @ │ │ │ │ - @ instruction: 0xf04f9306 │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ + @ instruction: 0xf0059306 │ │ │ │ + streq r0, [sp, #-775]! @ 0xfffffcf9 │ │ │ │ + @ instruction: 0xf04f9308 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strmi r2, [fp], -r4, lsl #6 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ strtle r4, [ip], #-1601 @ 0xfffff9bf │ │ │ │ - @ instruction: 0xffc8f7f0 │ │ │ │ + @ instruction: 0xff7ef7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - strb sl, [r1, #3548]! @ 0xddc │ │ │ │ + strb sl, [r3, #3550]! @ 0xdde │ │ │ │ vmlal.u , d19, d2[6] │ │ │ │ streq r2, [r8, #-258]! @ 0xfffffefe │ │ │ │ addeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - rscshi pc, r8, #0, 2 │ │ │ │ + rscshi pc, r3, #0, 2 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - ldrb pc, [r5, #2989] @ 0xbad @ │ │ │ │ + ldrb pc, [r7, #2915] @ 0xb63 @ │ │ │ │ movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ movwls fp, #33514 @ 0x82ea │ │ │ │ @ instruction: 0xf8d42001 │ │ │ │ addseq r3, r2, r8, lsl #1 │ │ │ │ @ instruction: 0xf4152100 │ │ │ │ stmib sp, {r8, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f0104 │ │ │ │ andls r0, r9, #54525952 @ 0x3400000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ andls r4, r6, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ strls r0, [r7, #-514] @ 0xfffffdfe │ │ │ │ @ instruction: 0xf7f0d0d2 │ │ │ │ - ldr pc, [r7, #3427]! @ 0xd63 │ │ │ │ + ldr pc, [r9, #3353]! @ 0xd19 │ │ │ │ @ instruction: 0xf100052a │ │ │ │ - vrsra.u64 d24, d25, #59 │ │ │ │ - bcc 0x10354c │ │ │ │ + vrsra.u64 d24, d18, #59 │ │ │ │ + bcc 0x1036c8 │ │ │ │ vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r1, r2, r3, r4, r9, sl, pc}^ @ │ │ │ │ - subseq pc, r1, #18 │ │ │ │ - rsbseq r0, r9, #-1342177278 @ 0xb0000002 │ │ │ │ - bicseq r0, r6, sl, lsl #4 │ │ │ │ - ldrheq r0, [r4, #21]! │ │ │ │ + ldm pc, {r3, r4, r9, sl, pc}^ @ │ │ │ │ + subeq pc, ip, #18 │ │ │ │ + rsbseq r0, r4, #1610612738 @ 0x60000002 │ │ │ │ + bicseq r0, r1, r5, lsl #4 │ │ │ │ + strheq r0, [pc, #16] @ 0xbaee8 │ │ │ │ @ instruction: 0xf3c36f20 │ │ │ │ strbmi r2, [r1], -r2, lsl #6 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ movwls fp, #29419 @ 0x72eb │ │ │ │ ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ andls r9, r4, #8, 6 @ 0x20000000 │ │ │ │ movwvs pc, #1045 @ 0x415 @ │ │ │ │ - tstphi r6, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ + tstphi r1, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ ldrvs pc, [r5, #-1604]! @ 0xfffff9bc │ │ │ │ streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ andcs r4, r1, sl, lsr #12 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - blx 0xfebf8d5c │ │ │ │ - ldc 5, cr14, [pc, #520] @ 0xbafac │ │ │ │ - vbic.i16 d23, #53248 @ 0xd000 │ │ │ │ + blx 0x1978ed8 │ │ │ │ + ldc 5, cr14, [pc, #528] @ 0xbb130 │ │ │ │ + @ instruction: 0xf3c57b2f │ │ │ │ @ instruction: 0xf8d42242 │ │ │ │ - bcc 0xfafd0 │ │ │ │ + bcc 0xfb14c │ │ │ │ @ instruction: 0xf0052100 │ │ │ │ stmib sp, {r0, r1, r2, r8, sl}^ │ │ │ │ @ instruction: 0xf000110a │ │ │ │ - vaddl.u8 q8, d3, d15 │ │ │ │ - strls r0, [r8, #-450] @ 0xfffffe3e │ │ │ │ + tstcs r1, pc │ │ │ │ + tstls r6, r8, lsl #10 │ │ │ │ + biceq pc, r2, r3, asr #7 │ │ │ │ + blvc 0x1f657c │ │ │ │ orrne pc, r2, #201326595 @ 0xc000003 │ │ │ │ movwls r9, #37127 @ 0x9107 │ │ │ │ - stc 3, cr2, [sp, #4] │ │ │ │ - movwls r7, #27396 @ 0x6b04 │ │ │ │ vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r0, r2, r3, r4, r5, r9, sl, pc}^ @ │ │ │ │ - msreq SPSR_x, r2, lsl r0 │ │ │ │ - cmpeq r1, r8, asr r1 │ │ │ │ - cmpeq r3, sl, asr #2 │ │ │ │ - teqeq r5, ip, lsr r1 │ │ │ │ + ldm pc, {r0, r1, r2, r4, r5, r9, sl, pc}^ @ │ │ │ │ + cmppeq sp, r2, lsl r0 @ p-variant is OBSOLETE │ │ │ │ + cmpeq ip, r3, asr r1 │ │ │ │ + teqeq lr, r5, asr #2 │ │ │ │ + teqeq r0, r7, lsr r1 │ │ │ │ @ instruction: 0xf1000529 │ │ │ │ - @ instruction: 0xf8d4828d │ │ │ │ + @ instruction: 0xf8d48288 │ │ │ │ vqadd.u8 q9, , q0 │ │ │ │ ldrbeq r0, [r2], -sl, lsl #6 │ │ │ │ - ldrhi pc, [ip, #256] @ 0x100 │ │ │ │ + ldrhi pc, [r6, #256] @ 0x100 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - bcs 0xcc690 │ │ │ │ + bcs 0xcc80c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - blvs 0xfe303628 │ │ │ │ + blvs 0xfe3037a4 │ │ │ │ andcc lr, r3, #2048 @ 0x800 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr9, {7} │ │ │ │ - @ instruction: 0xf8d4e542 │ │ │ │ + ldc2 7, cr15, [r2, #932] @ 0x3a4 │ │ │ │ + @ instruction: 0xf8d4e544 │ │ │ │ vaddl.u8 , d19, d8 │ │ │ │ - ldc 2, cr1, [pc, #528] @ 0xbb03c │ │ │ │ - @ instruction: 0xf3c37b0e │ │ │ │ + ldc 2, cr1, [pc, #528] @ 0xbb1b8 │ │ │ │ + @ instruction: 0xf3c37b0d │ │ │ │ @ instruction: 0xf00103c2 │ │ │ │ subseq r0, r2, pc, lsl #2 │ │ │ │ strtmi r9, [r0], -r7, lsl #6 │ │ │ │ movweq pc, #28677 @ 0x7005 @ │ │ │ │ movwls r9, #33289 @ 0x8209 │ │ │ │ strmi r2, [fp], -r1, lsl #4 │ │ │ │ strbmi r9, [r1], -r6, lsl #4 │ │ │ │ stc 5, cr0, [sp, #180] @ 0xb4 │ │ │ │ @ instruction: 0xf53f7b04 │ │ │ │ ldr sl, [pc, -lr, ror #30]! │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ tstpeq pc, r2 @ p-variant is OBSOLETE │ │ │ │ - addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - movwls r9, #29193 @ 0x7209 │ │ │ │ andeq pc, r7, #5 │ │ │ │ - andls r2, r8, #0, 6 │ │ │ │ - andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ + andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ + vsubl.u8 , d3, d6 │ │ │ │ + vmlal.u q8, d19, d2[0] │ │ │ │ + andls r1, r7, #132, 6 @ 0x10000002 │ │ │ │ + andcs r9, r1, #603979776 @ 0x24000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ strmi r2, [fp], -r4, lsl #6 │ │ │ │ andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ @ instruction: 0xf0404641 │ │ │ │ - strtmi r8, [r0], -r2, lsr #5 │ │ │ │ - tstcs r0, r6, lsl r7 │ │ │ │ + @ instruction: 0x4620829f │ │ │ │ + tstcs r0, r8, lsl r7 │ │ │ │ movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ smlattls r8, sl, r2, fp │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ andls r0, r7, #171966464 @ 0xa400000 │ │ │ │ - subshi pc, r2, #0, 2 │ │ │ │ + subhi pc, pc, #0, 2 │ │ │ │ andcs r6, r1, #35, 30 @ 0x8c │ │ │ │ andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf6444620 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ ldmdbeq fp, {r0, r2, r9}^ │ │ │ │ @ instruction: 0xf7ef9304 │ │ │ │ - strbt pc, [r3], #2665 @ 0xa69 @ │ │ │ │ - ldrsbtgt pc, [r0], #-132 @ 0xffffff7c @ │ │ │ │ - @ instruction: 0xf005b29a │ │ │ │ - streq r0, [r9, #-3591]! @ 0xfffff1f9 │ │ │ │ - @ instruction: 0xf38cfabc │ │ │ │ - addsne lr, r2, pc, asr #20 │ │ │ │ - sbceq pc, r2, #134217731 @ 0x8000003 │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - rsbhi pc, r0, #64, 2 │ │ │ │ - strbcs pc, [r1, #-965] @ 0xfffffc3b @ │ │ │ │ - andeq pc, r7, r0 │ │ │ │ - @ instruction: 0xf0002d02 │ │ │ │ - stccs 2, cr8, [r3, #-480] @ 0xfffffe20 │ │ │ │ - addshi pc, r8, #0 │ │ │ │ - stccs 6, cr4, [r1, #-260] @ 0xfffffefc │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf8cd2006 │ │ │ │ - @ instruction: 0xf000e014 │ │ │ │ - @ instruction: 0xf6448286 │ │ │ │ + strbt pc, [r7], #2593 @ 0xa21 @ │ │ │ │ + @ instruction: 0xf3c36f20 │ │ │ │ + vmla.f q8, , d2[0] │ │ │ │ + @ instruction: 0xf0051289 │ │ │ │ + blx 0xfecbe084 │ │ │ │ + pldw [r5], #-896 @ 0xfffffc80 │ │ │ │ + b 0x1496c70 │ │ │ │ + @ instruction: 0xf0001353 │ │ │ │ + vmov.i32 q12, #56832 @ 0x0000de00 │ │ │ │ + @ instruction: 0xf0022541 │ │ │ │ + stccs 2, cr0, [r2, #-28] @ 0xffffffe4 │ │ │ │ + rsbshi pc, r6, #0 │ │ │ │ + @ instruction: 0xf0002d03 │ │ │ │ + stmib sp, {r0, r2, r4, r7, r9, pc}^ │ │ │ │ + stccs 1, cr12, [r1, #-20] @ 0xffffffec │ │ │ │ + andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ + @ instruction: 0xf0009304 │ │ │ │ + @ instruction: 0xf6448284 │ │ │ │ vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ vcgt.s8 d16, d6, d5 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ - @ instruction: 0xf1bc020a │ │ │ │ - svclt 0x00180f00 │ │ │ │ - movwcs r4, #5658 @ 0x161a │ │ │ │ - ldc 3, cr9, [pc, #-0] @ 0xbaf44 │ │ │ │ - movwcs r7, #2870 @ 0xb36 │ │ │ │ - stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ - @ instruction: 0xf7ef7b08 │ │ │ │ - strt pc, [r9], #2101 @ 0x835 │ │ │ │ + stmdacs r0, {r1, r3, r9} │ │ │ │ + sadd16mi fp, sl, r8 │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ + blvc 0xe36534 │ │ │ │ + strtmi r2, [r0], -r0, lsl #6 │ │ │ │ + blvc 0x2f66f4 │ │ │ │ + @ instruction: 0xfff0f7ee │ │ │ │ + stccs 4, cr14, [r0, #-704] @ 0xfffffd40 │ │ │ │ + @ instruction: 0x81adf000 │ │ │ │ + @ instruction: 0xf8d4461d │ │ │ │ + blx 0xfecbb3e4 │ │ │ │ + stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ + cdp2 7, 7, cr15, cr12, cr7, {4} │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf005ac9c │ │ │ │ + ldccs 5, cr0, [ip, #-252]! @ 0xffffff04 │ │ │ │ + ldcge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ + smullscc pc, r9, r4, r8 @ │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + svcvs 0x0023ac92 │ │ │ │ + @ instruction: 0xf0402b00 │ │ │ │ + vqshl.s8 d24, d16, d30 │ │ │ │ + vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ + blvs 0xff70c98c │ │ │ │ + ldc2l 7, cr15, [r8], {233} @ 0xe9 │ │ │ │ + strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ + @ instruction: 0xf7ef2010 │ │ │ │ + movwcs pc, #11337 @ 0x2c49 @ │ │ │ │ + str r6, [r3], #227 @ 0xe3 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ - ldrmi r8, [sp], -sp, lsr #3 │ │ │ │ - ldrdeq pc, [r4], #132 @ 0x84 │ │ │ │ - @ instruction: 0xf080fab0 │ │ │ │ - @ instruction: 0xf7870940 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r5], {63} @ 0x3f │ │ │ │ - ldreq pc, [pc, #-5]! @ 0xbaf6f │ │ │ │ - @ instruction: 0xf47f2d3c │ │ │ │ - @ instruction: 0xf894ac90 │ │ │ │ - blcs 0xc72e4 │ │ │ │ - stcge 4, cr15, [fp], {63} @ 0x3f │ │ │ │ - blcs 0xd6c14 │ │ │ │ - ldrthi pc, [r1], #64 @ 0x40 @ │ │ │ │ - cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf7e96bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ - andscs r6, r0, r3, lsr #11 │ │ │ │ - stc2 7, cr15, [lr], {239} @ 0xef │ │ │ │ - rscvs r2, r3, r2, lsl #6 │ │ │ │ - stccs 4, cr14, [r0, #-496] @ 0xfffffe10 │ │ │ │ - orrshi pc, r4, r0 │ │ │ │ - ldmdane pc!, {r6, r9, ip, sp, lr, pc}^ @ │ │ │ │ - @ instruction: 0xf100064d │ │ │ │ - streq r8, [r8], #-1226 @ 0xfffffb36 │ │ │ │ - stclge 5, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ - mcr2 7, 7, pc, cr2, cr4, {4} @ │ │ │ │ - subeq lr, r8, #323584 @ 0x4f000 │ │ │ │ - ldmdacs r4!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8d84605 │ │ │ │ - @ instruction: 0xf7991038 │ │ │ │ - @ instruction: 0xf06fff53 │ │ │ │ - strtmi r0, [r9], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf79a4628 │ │ │ │ - fstmdbxvs r1!, {d31-d39} @ Deprecated │ │ │ │ - strtmi r6, [r0], -r2, lsr #17 │ │ │ │ - @ instruction: 0xf8d81a52 │ │ │ │ - @ instruction: 0xf0421038 │ │ │ │ - @ instruction: 0xf7e90201 │ │ │ │ - andcs pc, r3, #6208 @ 0x1840 │ │ │ │ - strtmi r6, [r9], -r2, ror #1 │ │ │ │ - andeq pc, r1, #111 @ 0x6f │ │ │ │ - ldrsbteq pc, [ip], -r8 @ │ │ │ │ - blx 0xf8e7a │ │ │ │ - andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf79a4629 │ │ │ │ - @ instruction: 0x4628fafb │ │ │ │ - msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - subne pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf04ffe6f │ │ │ │ - strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ - @ instruction: 0x4620e438 │ │ │ │ - @ instruction: 0xf7f09302 │ │ │ │ - blls 0x1796e4 │ │ │ │ - @ instruction: 0xf47f2d00 │ │ │ │ - ldr sl, [r1], #-3228 @ 0xfffff364 │ │ │ │ + vand d24, d16, d4 │ │ │ │ + @ instruction: 0x064d187f │ │ │ │ + strbhi pc, [r9], #256 @ 0x100 @ │ │ │ │ + @ instruction: 0xf57f0408 │ │ │ │ + @ instruction: 0xf794ac72 │ │ │ │ + b 0x14ba9e0 │ │ │ │ + vhsub.s8 q8, q7, q4 │ │ │ │ + vmvn.i16 q9, #4 @ 0x0004 │ │ │ │ + @ instruction: 0x46052896 │ │ │ │ + ldrsbtne pc, [r8], -r8 @ │ │ │ │ + mrc2 7, 4, pc, cr10, cr9, {4} │ │ │ │ + andeq pc, r3, #111 @ 0x6f │ │ │ │ + strtmi r4, [r8], -r9, lsr #12 │ │ │ │ + blx 0x1778fc4 │ │ │ │ + stmiavs r2!, {r0, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ + bne 0x154c9e4 │ │ │ │ + ldrsbtne pc, [r8], -r8 @ │ │ │ │ + andeq pc, r1, #66 @ 0x42 │ │ │ │ + stc2 7, cr15, [r8], #932 @ 0x3a4 │ │ │ │ + rscvs r2, r2, r3, lsl #4 │ │ │ │ + @ instruction: 0xf06f4629 │ │ │ │ + @ instruction: 0xf8d80201 │ │ │ │ + @ instruction: 0xf79a003c │ │ │ │ + strtmi pc, [r8], -r7, asr #20 │ │ │ │ + strtmi r2, [r9], -r1, lsl #4 │ │ │ │ + blx 0x1178ff4 │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ + vcge.s8 d18, d16, d6 │ │ │ │ + ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ + ldc2 7, cr15, [r6, #624]! @ 0x270 │ │ │ │ + mvnscc pc, #79 @ 0x4f │ │ │ │ + ldrt r6, [pc], #-1443 @ 0xbb1a8 │ │ │ │ + movwls r4, #9760 @ 0x2620 │ │ │ │ + @ instruction: 0xf964f7f0 │ │ │ │ + vstrcs d9, [r0, #-8] │ │ │ │ + stcge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ + @ instruction: 0x4603e418 │ │ │ │ + andcs r4, r9, #68157440 @ 0x4100000 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + strt pc, [pc], #-3239 @ 0xbb1c8 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ - strtmi r2, [r0], -r9, lsl #4 │ │ │ │ - stc2l 7, cr15, [ip], #960 @ 0x3c0 │ │ │ │ + strtmi r2, [r0], -r0, lsl #4 │ │ │ │ + stc2 7, cr15, [r0], #960 @ 0x3c0 │ │ │ │ strmi lr, [r3], -r8, lsr #8 │ │ │ │ - andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ + andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strt pc, [r1], #-3301 @ 0xfffff31b │ │ │ │ + strt pc, [r1], #-3225 @ 0xfffff367 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ - strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [lr], {240} @ 0xf0 │ │ │ │ + strtmi r2, [r0], -r2, lsl #4 │ │ │ │ + ldc2 7, cr15, [r2], {240} @ 0xf0 │ │ │ │ @ instruction: 0x4603e41a │ │ │ │ - andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ + andcs r4, r8, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - ldr pc, [r3], #-3287 @ 0xfffff329 │ │ │ │ + ldr pc, [r3], #-3211 @ 0xfffff375 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ - strtmi r2, [r0], -r8, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r0], {240} @ 0xf0 │ │ │ │ - strmi lr, [r3], -ip, lsl #8 │ │ │ │ - andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x3819c │ │ │ │ - strmi lr, [r3], -r2, lsl #8 │ │ │ │ - andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffdb81b0 │ │ │ │ - bllt 0xffef90b4 │ │ │ │ + strtmi r2, [r0], -r0, lsl #4 │ │ │ │ + ldc2 7, cr15, [r0, #-960]! @ 0xfffffc40 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + str sl, [r9], #-3076 @ 0xfffff3fc │ │ │ │ + strbmi r4, [r1], -r3, lsl #12 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + stc2 7, cr15, [r6, #-960]! @ 0xfffffc40 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffabfa │ │ │ │ + addslt fp, r8, #261120 @ 0x3fc00 │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ + blvc 0xfe5f66b0 │ │ │ │ + stmdbeq r2, {r8, r9, sp} │ │ │ │ + @ instruction: 0xf0024641 │ │ │ │ + vsubl.u8 q8, d0, d8 │ │ │ │ + rsbmi r0, sl, r3, asr #1 │ │ │ │ + bcs 0x41f264 │ │ │ │ + andls r9, r6, #1342177280 @ 0x50000000 │ │ │ │ + svclt 0x000c4620 │ │ │ │ + andcs r2, r1, #536870912 @ 0x20000000 │ │ │ │ + @ instruction: 0xf6449200 │ │ │ │ + vrshr.s64 d21, d21, #64 │ │ │ │ + movwls r0, #16901 @ 0x4205 │ │ │ │ + blvc 0x2f6898 │ │ │ │ + @ instruction: 0xff8af7ee │ │ │ │ + bllt 0xff879268 │ │ │ │ + ldc 2, cr11, [pc, #-608] @ 0xbb010 │ │ │ │ + @ instruction: 0xf0057ba3 │ │ │ │ + movwcs r0, #1287 @ 0x507 │ │ │ │ + strbmi r0, [r1], -r2, lsl #18 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + sbceq pc, r3, r0, asr #7 │ │ │ │ + andls r4, r7, sl, rrx │ │ │ │ + andcs lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwls r4, #1568 @ 0x620 │ │ │ │ + subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stc 5, cr2, [sp, #4] │ │ │ │ + strls r7, [r4, #-2824] @ 0xfffff4f8 │ │ │ │ + @ instruction: 0xff00f7ee │ │ │ │ + bllt 0xff0f92a4 │ │ │ │ + streq pc, [r7, #5] │ │ │ │ + biceq pc, r3, #201326595 @ 0xc000003 │ │ │ │ + movwls r2, #19840 @ 0x4d80 │ │ │ │ + teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ + blge 0xfecb8bb8 │ │ │ │ + @ instruction: 0xf47f2d00 │ │ │ │ + strbmi sl, [r1], -ip, lsr #23 │ │ │ │ + @ instruction: 0xf7ec4620 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfea383cc │ │ │ │ + bllt 0xfeb792d0 │ │ │ │ @ instruction: 0xf005b298 │ │ │ │ - ldc 5, cr0, [pc, #-28] @ 0xbb0a4 │ │ │ │ - movwcs r7, #2965 @ 0xb95 │ │ │ │ + ldc 5, cr0, [pc, #-28] @ 0xbb2c0 │ │ │ │ + movwcs r7, #3006 @ 0xbbe │ │ │ │ strbmi r0, [r1], -r2, lsl #18 │ │ │ │ andeq pc, r8, #2 │ │ │ │ sbceq pc, r3, r0, asr #7 │ │ │ │ andls r4, r7, sl, rrx │ │ │ │ andls r2, r5, #53248 @ 0xd000 │ │ │ │ strtmi r9, [r0], -r6, lsl #4 │ │ │ │ - andcs fp, r2, #12, 30 @ 0x30 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ + eorsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7ffffcf │ │ │ │ - addslt fp, r8, #220160 @ 0x35c00 │ │ │ │ - blvc 0xfea3657c │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - stmdbeq r2, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf0024641 │ │ │ │ - vsubl.u8 q8, d0, d8 │ │ │ │ - rsbmi r0, sl, r3, asr #1 │ │ │ │ - stmib sp, {r0, r1, r2, ip, pc}^ │ │ │ │ - strtmi r2, [r0], -r5, lsl #4 │ │ │ │ - vcgt.s8 d25, d6, d0 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ - strcs r0, [r1, #-522] @ 0xfffffdf6 │ │ │ │ - blvc 0x2f6760 │ │ │ │ - @ instruction: 0xf7ee9504 │ │ │ │ - @ instruction: 0xf7ffff45 │ │ │ │ - @ instruction: 0xf005bbb9 │ │ │ │ - vabal.u8 q8, d19, d7 │ │ │ │ - stccs 3, cr0, [r0, #780] @ 0x30c │ │ │ │ - @ instruction: 0xf0009304 │ │ │ │ - @ instruction: 0xf63f8333 │ │ │ │ - vstrcs d10, [r0, #-672] @ 0xfffffd60 │ │ │ │ - blge 0xfea3834c │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x1f79108 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffab9e │ │ │ │ - addslt fp, r8, #166912 @ 0x28c00 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - blvc 0xff0f65e8 │ │ │ │ - stmdbeq r2, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf0024641 │ │ │ │ - vsubl.u8 q8, d0, d8 │ │ │ │ - rsbmi r0, sl, r3, asr #1 │ │ │ │ - bcs 0x41f19c │ │ │ │ - andls r9, r6, #1342177280 @ 0x50000000 │ │ │ │ - svclt 0x00144620 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf6449200 │ │ │ │ - vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - movwls r0, #16901 @ 0x4205 │ │ │ │ - blvc 0x2f67d0 │ │ │ │ - @ instruction: 0xff0ef7ee │ │ │ │ - bllt 0xfe1791a0 │ │ │ │ + @ instruction: 0xf7fffec9 │ │ │ │ + @ instruction: 0xf3c5bb89 │ │ │ │ + vsubl.u8 , d19, d1 │ │ │ │ + @ instruction: 0xf00503c2 │ │ │ │ + bcs 0x13c740 │ │ │ │ + adchi pc, lr, #0 │ │ │ │ + @ instruction: 0xf0002a03 │ │ │ │ + bcs 0x11bdb4 │ │ │ │ + addhi pc, r1, #0 │ │ │ │ + movwpl lr, #27085 @ 0x69cd │ │ │ │ + rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strbmi r2, [r1], -r0, lsl #6 │ │ │ │ + movwcs r9, #4864 @ 0x1300 │ │ │ │ + blvc 0xff5769c8 │ │ │ │ + stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ + vldr d7, [pc, #32] @ 0xbb374 │ │ │ │ + vstr d7, [sp, #840] @ 0x348 │ │ │ │ + @ instruction: 0xf7ee7b04 │ │ │ │ + @ instruction: 0xf7fffea3 │ │ │ │ + svcvs 0x0020bb63 │ │ │ │ + biceq pc, r2, r3, asr #7 │ │ │ │ addne pc, r1, #335544323 @ 0x14000003 │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x19bc74 │ │ │ │ - adchi pc, r2, #0 │ │ │ │ + @ instruction: 0xf380fab0 │ │ │ │ + b 0x1485b80 │ │ │ │ + @ instruction: 0xf0001353 │ │ │ │ + bcs 0x19be4c │ │ │ │ + addshi pc, sp, #0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - stmib sp, {r1, r7, r9, pc}^ │ │ │ │ - vcgt.s8 d21, d5, d6 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ - movwcs r0, #517 @ 0x205 │ │ │ │ - movwls r4, #1601 @ 0x641 │ │ │ │ - ldc 3, cr2, [pc, #4] @ 0xbb1dc │ │ │ │ - @ instruction: 0x46207bd3 │ │ │ │ - blvc 0x2f6814 │ │ │ │ - blvc 0xff576860 │ │ │ │ - blvc 0x1f681c │ │ │ │ - cdp2 7, 14, cr15, cr8, cr14, {7} │ │ │ │ - bllt 0x17f91ec │ │ │ │ - @ instruction: 0xf3c36f20 │ │ │ │ - vmla.f q8, , d2[0] │ │ │ │ - @ instruction: 0xf0051281 │ │ │ │ - blx 0xfecbc61c │ │ │ │ - bcs 0x178004 │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - adcshi pc, r4, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x11bc8c │ │ │ │ - addhi pc, r8, #0 │ │ │ │ - tstls r8, r1, lsl #4 │ │ │ │ - strbmi r9, [r1], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf6444620 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17670 @ 0x4506 │ │ │ │ - strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ - strls r2, [r9, #-1282] @ 0xfffffafe │ │ │ │ - @ instruction: 0xfffcf7ee │ │ │ │ - bllt 0xdf923c │ │ │ │ - sbceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf3c56f23 │ │ │ │ - @ instruction: 0xf0051181 │ │ │ │ - blx 0xfed7c66c │ │ │ │ - stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - andshi pc, r3, #0 │ │ │ │ - @ instruction: 0xf0002903 │ │ │ │ - stmdbcs r1, {r2, r3, r4, r5, r6, r7, r8, pc} │ │ │ │ - eorhi pc, r1, #0 │ │ │ │ - blvc 0xfec768e8 │ │ │ │ - andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ - andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ - movwls r0, #16901 @ 0x4205 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - blvc 0x2f68bc │ │ │ │ - cdp2 7, 9, cr15, cr8, cr14, {7} │ │ │ │ - bllt 0x3f928c │ │ │ │ - @ instruction: 0xf0230919 │ │ │ │ - @ instruction: 0xf00152e8 │ │ │ │ - strtmi r7, [r0], -r0, lsl #3 │ │ │ │ - movwls r4, #8977 @ 0x2311 │ │ │ │ - orrpl pc, r0, r1, asr #32 │ │ │ │ - @ instruction: 0xffaaf021 │ │ │ │ - stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xffa383ac │ │ │ │ - blt 0xfff792b0 │ │ │ │ - ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ - strle r0, [pc], #-1421 @ 0xbb2bc │ │ │ │ - @ instruction: 0xf53f064a │ │ │ │ - @ instruction: 0xf7ffabdc │ │ │ │ - ldrmi fp, [r9], -sl, ror #21 │ │ │ │ - movwls r4, #9760 @ 0x2620 │ │ │ │ - ldc2 0, cr15, [r6], {1} │ │ │ │ - stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xff5383d4 │ │ │ │ - blt 0xffa792d8 │ │ │ │ - @ instruction: 0xf57f0688 │ │ │ │ - ldrbt sl, [pc], #-2766 @ 0xbb2e4 │ │ │ │ - blvc 0xfe5b6964 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - strtmi r1, [r0], -r6, lsl #4 │ │ │ │ - strbmi r2, [r1], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf6449200 │ │ │ │ - vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - movwls r0, #33285 @ 0x8205 │ │ │ │ - blvc 0x1f6938 │ │ │ │ - @ instruction: 0xfff8f7ee │ │ │ │ - blt 0xff479308 │ │ │ │ - ldc2 7, cr15, [lr, #-592]! @ 0xfffffdb0 │ │ │ │ - ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ - streq pc, [sl, #-965] @ 0xfffffc3b │ │ │ │ - ldrbeq r4, [fp], -r0, lsl #13 │ │ │ │ - msrhi CPSR_sx, #0, 2 │ │ │ │ - @ instruction: 0xf045006d │ │ │ │ - vhsub.s8 d16, d14, d1 │ │ │ │ - vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ - blvs 0xfeb04988 │ │ │ │ - stc2 7, cr15, [r8, #612]! @ 0x264 │ │ │ │ - stclvs 8, cr6, [r2, #-652]! @ 0xfffffd74 │ │ │ │ - blvs 0xfeb0cbbc │ │ │ │ - @ instruction: 0xf0421a9a │ │ │ │ - @ instruction: 0xf7e90201 │ │ │ │ - movwcs pc, #15293 @ 0x3bbd @ │ │ │ │ - @ instruction: 0xf06f60e3 │ │ │ │ - strbmi r0, [r1], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf79a6be8 │ │ │ │ - @ instruction: 0x4640f95d │ │ │ │ - strbmi r2, [r1], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf958f79a │ │ │ │ - ldrb r4, [fp], -r0, asr #12 │ │ │ │ - movwcs lr, #10701 @ 0x29cd │ │ │ │ - ldc2 7, cr15, [r0, #-592] @ 0xfffffdb0 │ │ │ │ - vqdmulh.s d25, d14, d3 │ │ │ │ - vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ - @ instruction: 0x46052196 │ │ │ │ - eorne pc, r3, r1, asr r8 @ │ │ │ │ - ldc2 7, cr15, [ip, #-612] @ 0xfffffd9c │ │ │ │ - @ instruction: 0xf7959802 │ │ │ │ - @ instruction: 0x4629f9bf │ │ │ │ - strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 7, 5, cr15, cr12, cr10, {7} │ │ │ │ - blt 0xfe379390 │ │ │ │ - vpmax.u8 , , q1 │ │ │ │ - bicsmi r4, fp, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf0034620 │ │ │ │ - movwls r0, #33537 @ 0x8301 │ │ │ │ - blx 0xfff79380 │ │ │ │ - blt 0x20793a8 │ │ │ │ - @ instruction: 0xf7f74620 │ │ │ │ - @ instruction: 0xf7fff91f │ │ │ │ - @ instruction: 0xf8d4ba79 │ │ │ │ - vshr.u64 , q0, #59 │ │ │ │ - ldrb r0, [fp, #2058]! @ 0x80a │ │ │ │ - andseq pc, pc, r0 │ │ │ │ - andls r9, r8, r7, lsl #4 │ │ │ │ - strbmi r2, [r1], -r1, lsl #4 │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ + andcs r8, r1, #1879048200 @ 0x70000008 │ │ │ │ + andls r9, r0, #8, 2 │ │ │ │ + strtmi r4, [r0], -r1, asr #12 │ │ │ │ adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - movwls r2, #17666 @ 0x4502 │ │ │ │ - @ instruction: 0xee05e9cd │ │ │ │ + strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strcs r9, [r0, #-772] @ 0xfffffcfc │ │ │ │ + strcs r9, [r2, #-1285] @ 0xfffffafb │ │ │ │ @ instruction: 0xf7ee9509 │ │ │ │ - @ instruction: 0xf7fffe57 │ │ │ │ - andcs fp, r0, #389120 @ 0x5f000 │ │ │ │ - strt r4, [r0], #1568 @ 0x620 │ │ │ │ - rsclt r4, sp, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf7ef9504 │ │ │ │ - @ instruction: 0xf7fffcb1 │ │ │ │ - stmib sp, {r0, r2, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - movwcs r3, #516 @ 0x204 │ │ │ │ - vhadd.s8 d25, d6, d7 │ │ │ │ - vsubl.s8 q9, d0, d13 │ │ │ │ - @ instruction: 0xf644020a │ │ │ │ - vmvn.i32 d22, #5 @ 0x00000005 │ │ │ │ - strbmi r0, [r1], -r5 │ │ │ │ - svclt 0x0018459c │ │ │ │ - andcs r4, r1, r2, lsl #12 │ │ │ │ + @ instruction: 0xf7ffffb7 │ │ │ │ + vbic.i16 d27, #47872 @ 0xbb00 │ │ │ │ + svcvs 0x002302c2 │ │ │ │ + orrne pc, r1, r5, asr #7 │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ + @ instruction: 0xf383fab3 │ │ │ │ + b 0x14857d0 │ │ │ │ + @ instruction: 0xf0001353 │ │ │ │ + stmdbcs r3, {r1, r4, r9, pc} │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf0002901 │ │ │ │ + ldc 2, cr8, [pc, #128] @ 0xbb45c │ │ │ │ + strbmi r7, [r1], -lr, lsr #23 │ │ │ │ + strtmi r9, [r0], -r7, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ + @ instruction: 0xf7ee7b08 │ │ │ │ + @ instruction: 0xf7fffe53 │ │ │ │ + ldmdbeq r9, {r0, r1, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + rscpl pc, r8, #35 @ 0x23 │ │ │ │ + orrvc pc, r0, r1 │ │ │ │ + tstmi r1, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xf0419302 │ │ │ │ + @ instruction: 0xf0215180 │ │ │ │ + blls 0x17b2d0 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffabec │ │ │ │ + @ instruction: 0xf8d4bb01 │ │ │ │ + streq r1, [sp, #208] @ 0xd0 │ │ │ │ + strbeq sp, [sl], -pc, lsl #8 │ │ │ │ + blge 0xff9b8930 │ │ │ │ + blt 0xffd39434 │ │ │ │ + @ instruction: 0x46204619 │ │ │ │ + @ instruction: 0xf0019302 │ │ │ │ + blls 0x17a498 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffabd8 │ │ │ │ + streq fp, [r8], sp, ror #21 │ │ │ │ + bge 0xff638a50 │ │ │ │ + ldc 4, cr14, [pc, #536] @ 0xbb670 │ │ │ │ + movwcs r7, #2963 @ 0xb93 │ │ │ │ + andne lr, r6, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ + andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ + eorsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stc 3, cr9, [sp, #32] │ │ │ │ + @ instruction: 0xf7ee7b04 │ │ │ │ + @ instruction: 0xf7ffffb3 │ │ │ │ + @ instruction: 0xf794bad5 │ │ │ │ + @ instruction: 0xf8d4fc85 │ │ │ │ + vshr.u64 , q0, #59 │ │ │ │ + strmi r0, [r0], sl, lsl #10 │ │ │ │ + @ instruction: 0xf100065b │ │ │ │ + rsbeq r8, sp, r5, lsr #6 │ │ │ │ + andeq pc, r1, #69 @ 0x45 │ │ │ │ + ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ + ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ + @ instruction: 0xf7996ba9 │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + strtmi r6, [r0], -r2, ror #26 │ │ │ │ + bne 0xfe756354 │ │ │ │ + andeq pc, r1, #66 @ 0x42 │ │ │ │ + blx 0x1f945e │ │ │ │ + rscvs r2, r3, r3, lsl #6 │ │ │ │ + andeq pc, r1, #111 @ 0x6f │ │ │ │ + blvs 0xffaccdc8 │ │ │ │ + @ instruction: 0xf8a4f79a │ │ │ │ + andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf79a4641 │ │ │ │ + @ instruction: 0x4640f89f │ │ │ │ + stmib sp, {r0, r1, r3, r4, r6, r9, sl, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7943202 │ │ │ │ + blls 0x17a63c │ │ │ │ + cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r6, r0, asr #5 │ │ │ │ + @ instruction: 0xf8514605 │ │ │ │ + @ instruction: 0xf7991023 │ │ │ │ + stmdals r3, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf906f795 │ │ │ │ + strmi r4, [r2], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf7ea4628 │ │ │ │ + @ instruction: 0xf7fffda3 │ │ │ │ + blx 0x1169f4c │ │ │ │ + strbmi pc, [r1], -r3, lsl #6 @ │ │ │ │ + @ instruction: 0x462043db │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + @ instruction: 0xf7f69308 │ │ │ │ + @ instruction: 0xf7fffab5 │ │ │ │ + strtmi fp, [r0], -r5, lsl #21 │ │ │ │ + @ instruction: 0xf8daf7f7 │ │ │ │ + blt 0xfe0f9524 │ │ │ │ + ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ + stmdaeq sl, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf002e5fb │ │ │ │ + tstls r7, pc, lsl r2 │ │ │ │ + strbmi r9, [r1], -r8, lsl #4 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + @ instruction: 0xf6449200 │ │ │ │ + vrshr.s64 d21, d21, #64 │ │ │ │ + strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ + @ instruction: 0xcc05e9cd │ │ │ │ + strls r9, [r9, #-772] @ 0xfffffcfc │ │ │ │ + cdp2 7, 1, cr15, cr2, cr14, {7} │ │ │ │ + blt 0x1a79558 │ │ │ │ + strtmi r2, [r0], -r0, lsl #4 │ │ │ │ + strtmi lr, [r0], -r5, lsr #9 │ │ │ │ + strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ + stc2l 7, cr15, [ip], #-956 @ 0xfffffc44 │ │ │ │ + blt 0x17f956c │ │ │ │ + @ instruction: 0xf6449207 │ │ │ │ + vbic.i32 d22, #327680 @ 0x00050000 │ │ │ │ + movwls r0, #17669 @ 0x4505 │ │ │ │ + andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + addsmi r1, r8, #1280 @ 0x500 │ │ │ │ + qadd16mi fp, sl, r8 │ │ │ │ + andcs r4, r1, r1, asr #12 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - ands pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7ee9308 │ │ │ │ - @ instruction: 0xf7ffff65 │ │ │ │ - @ instruction: 0x4620ba3b │ │ │ │ + @ instruction: 0xf7ffff21 │ │ │ │ + strtmi fp, [r0], -r3, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf922f7f7 │ │ │ │ - blt 0xd79440 │ │ │ │ + @ instruction: 0xf8def7f7 │ │ │ │ + blt 0xf795b0 │ │ │ │ + @ instruction: 0x1c05e9cd │ │ │ │ + strbmi r4, [r1], -r0, lsr #12 │ │ │ │ + andls r9, r7, #4, 6 @ 0x10000000 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + @ instruction: 0xf888f7f7 │ │ │ │ + blt 0xc795c8 │ │ │ │ + svcvs 0x0020f5b2 │ │ │ │ + sbchi pc, pc, r0, asr #32 │ │ │ │ + stmiaeq r2, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ + andeq pc, r7, #5 │ │ │ │ + andls r0, r2, #110100480 @ 0x6900000 │ │ │ │ + biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ + sbcshi pc, r9, r0, lsl #2 │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + @ instruction: 0xf794aa14 │ │ │ │ + vqdmulh.s , q15, │ │ │ │ + vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0x46052396 │ │ │ │ + eorne pc, r8, r3, asr r8 @ │ │ │ │ + blx 0xff6f946e │ │ │ │ + strtmi r4, [r8], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf914f79c │ │ │ │ + strtmi r9, [sl], -r2, lsl #18 │ │ │ │ + @ instruction: 0xf7ec4620 │ │ │ │ + @ instruction: 0xf7fffd2d │ │ │ │ + vmlsl.u8 , d3, d5 │ │ │ │ + movwls r2, #33538 @ 0x8302 │ │ │ │ + ldrdcc pc, [r8], r4 │ │ │ │ + strbmi fp, [r1], -sp, ror #5 │ │ │ │ + @ instruction: 0xf0032202 │ │ │ │ + strtmi r0, [r0], -pc, lsl #6 │ │ │ │ + strls r0, [r9, #-173] @ 0xffffff53 │ │ │ │ + strls r2, [r4, #-1281] @ 0xfffffaff │ │ │ │ + strcs r9, [r0, #-1286] @ 0xfffffafa │ │ │ │ + strcs r9, [pc, #-1285] @ 0xbb13f │ │ │ │ + @ instruction: 0xf7f09507 │ │ │ │ + @ instruction: 0xf7fff94d │ │ │ │ + vmul.f , , d1[7] │ │ │ │ + movwls r0, #25538 @ 0x63c2 │ │ │ │ + movweq pc, #28677 @ 0x7005 @ │ │ │ │ + svclt 0x0055066d │ │ │ │ + subvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ strbmi r9, [r1], -r7 │ │ │ │ - stmib sp, {r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf8cd3204 │ │ │ │ - movwcs lr, #24 │ │ │ │ - @ instruction: 0xf7f79308 │ │ │ │ - @ instruction: 0xf7fff8cb │ │ │ │ - @ instruction: 0xf5b2ba25 │ │ │ │ - @ instruction: 0xf0406f20 │ │ │ │ - vmla.i q12, , d2[3] │ │ │ │ - @ instruction: 0xf8d408c2 │ │ │ │ - @ instruction: 0xf00530d0 │ │ │ │ - strbteq r0, [r9], -r7, lsl #4 │ │ │ │ - vsubl.u8 , d3, d2 │ │ │ │ - @ instruction: 0xf10003c0 │ │ │ │ - blcs 0xdb7e0 │ │ │ │ - bge 0x3b8580 │ │ │ │ - stc2 7, cr15, [r2], {148} @ 0x94 │ │ │ │ - cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf8534605 │ │ │ │ - @ instruction: 0xf7991028 │ │ │ │ - strtmi pc, [r9], -pc, lsl #25 │ │ │ │ - @ instruction: 0xf79c4628 │ │ │ │ - stmdbls r2, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r0, #-944]! @ 0xfffffc50 │ │ │ │ - ldmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ - @ instruction: 0xf8d49308 │ │ │ │ - rsclt r3, sp, #136 @ 0x88 │ │ │ │ - andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - adceq r4, sp, r0, lsr #12 │ │ │ │ - strcs r9, [r1, #-1289] @ 0xfffffaf7 │ │ │ │ - strls r9, [r4, #-1286] @ 0xfffffafa │ │ │ │ - strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ - strls r2, [r7, #-1295] @ 0xfffffaf1 │ │ │ │ - @ instruction: 0xf990f7f0 │ │ │ │ - stmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf0059306 │ │ │ │ - strbteq r0, [sp], -r7, lsl #6 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vhsub.s8 q11, , │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ - vsubl.s8 q8, d0, d5 │ │ │ │ - andls r0, r7, r5, lsl #4 │ │ │ │ - movwls r4, #17985 @ 0x4641 │ │ │ │ - movwcs r4, #63008 @ 0xf620 │ │ │ │ - @ instruction: 0xf6449305 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7ec0305 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge pc!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi r9, [r0], -r4, lsl #6 │ │ │ │ + movwls r2, #21263 @ 0x530f │ │ │ │ + teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + ldc2 7, cr15, [r8, #944]! @ 0x3b0 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa9c8 │ │ │ │ + svclt 0x0000b9cd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ andeq r0, r0, sp │ │ │ │ ... │ │ │ │ vmlsl.u q8, d3, d2[6] │ │ │ │ @@ -175230,427 +175322,427 @@ │ │ │ │ strbmi r9, [r1], -r7 │ │ │ │ strtmi r9, [r0], -r6, lsl #6 │ │ │ │ movweq pc, #28677 @ 0x7005 @ │ │ │ │ movwcs r9, #62212 @ 0xf304 │ │ │ │ @ instruction: 0xf6449305 │ │ │ │ vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7ec0305 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrbeq pc, [pc, #-5]! @ 0xbb583 @ │ │ │ │ + stmdacs r0, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r5, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrbeq pc, [pc, #-5]! @ 0xbb6f3 @ │ │ │ │ strbmi r2, [r1], -r2, lsl #4 │ │ │ │ adceq r9, sp, r0, lsl #4 │ │ │ │ rscsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ andls r4, r8, r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff9507 │ │ │ │ - addslt fp, fp, #942080 @ 0xe6000 │ │ │ │ + addslt fp, sl, #974848 @ 0xee000 │ │ │ │ + bcs 0xff0f8624 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ - vorr.i16 d16, #186 @ 0x00ba │ │ │ │ - @ instruction: 0xf00201c4 │ │ │ │ - vsubl.u8 q8, d3, d16 │ │ │ │ - movwmi r2, #43712 @ 0xaac0 │ │ │ │ - stmdaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blx 0xffa79412 │ │ │ │ + vorr.i16 d16, #163 @ 0x00a3 │ │ │ │ + @ instruction: 0xf00302c4 │ │ │ │ + tstmi r3, #32, 6 @ 0x80000000 │ │ │ │ + stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + blx 0xc79582 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf7991025 │ │ │ │ - vmovvs.8 d19[7], pc │ │ │ │ + vmovvs.8 d3[5], pc │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldrbmi r8, [r9], -r1, ror #1 │ │ │ │ @ instruction: 0xf1ca6ea3 │ │ │ │ andcs r0, r0, #9 │ │ │ │ - blx 0xfeef9450 │ │ │ │ + blx 0xf95c0 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ svclt 0x000c2b00 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7eb4441 │ │ │ │ - @ instruction: 0xf7fffe83 │ │ │ │ - @ instruction: 0xf5b2b953 │ │ │ │ + @ instruction: 0xf7fffe3f │ │ │ │ + @ instruction: 0xf5b2b95b │ │ │ │ @ instruction: 0xf47f6f28 │ │ │ │ - strbteq sl, [sl], -r8, asr #18 │ │ │ │ - stcge 5, cr15, [r6], #508 @ 0x1fc │ │ │ │ + @ instruction: 0x066aa950 │ │ │ │ + stcge 5, cr15, [r7], #508 @ 0x1fc │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ movwls r9, #21764 @ 0x5504 │ │ │ │ - @ instruction: 0xff6cf7ee │ │ │ │ + @ instruction: 0xff28f7ee │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa938 │ │ │ │ - blcs 0xe9b24 │ │ │ │ - ldmdbge r3!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xfeb7948a │ │ │ │ + @ instruction: 0xf7ffa940 │ │ │ │ + blcs 0xe9cb4 │ │ │ │ + ldmdbge fp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffd795f8 │ │ │ │ strmi r4, [r5], -r2, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xffa795f6 │ │ │ │ + blx 0xfe979766 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 7, cr15, [sl], #956 @ 0x3bc │ │ │ │ + ldc2 7, cr15, [r6], #956 @ 0x3bc │ │ │ │ strtmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - @ instruction: 0xf7fffc9b │ │ │ │ - @ instruction: 0xed1fb927 │ │ │ │ + @ instruction: 0xf7fffc57 │ │ │ │ + @ instruction: 0xed1fb92f │ │ │ │ strbmi r7, [r1], -r8, asr #22 │ │ │ │ strtmi r9, [r0], -r7, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - stc 5, cr5, [sp, #20] │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fffd0b │ │ │ │ - @ instruction: 0xed1fb913 │ │ │ │ + @ instruction: 0xf7fffcc7 │ │ │ │ + @ instruction: 0xed1fb91b │ │ │ │ @ instruction: 0x46417b52 │ │ │ │ strtmi r9, [r0], -r7, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - stc 5, cr5, [sp, #20] │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fffc8b │ │ │ │ - andls fp, r6, #16711680 @ 0xff0000 │ │ │ │ + @ instruction: 0xf7fffc47 │ │ │ │ + andls fp, r6, #114688 @ 0x1c000 │ │ │ │ andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ movwls r4, #17952 @ 0x4620 │ │ │ │ - strls r9, [r5, #-1287] @ 0xfffffaf9 │ │ │ │ + strls r9, [r7, #-1285] @ 0xfffffafb │ │ │ │ @ instruction: 0xf7ee9208 │ │ │ │ - @ instruction: 0xf7fffb97 │ │ │ │ - @ instruction: 0xf1ffb8f3 │ │ │ │ - andls pc, r0, #234496 @ 0x39400 │ │ │ │ + @ instruction: 0xf7fffb53 │ │ │ │ + @ instruction: 0xf1ffb8fb │ │ │ │ + andls pc, r0, #11520 @ 0x2d00 │ │ │ │ eorseq pc, r9, r6, asr #4 │ │ │ │ andeq pc, sl, r0, asr #5 │ │ │ │ strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strbmi r6, [r1], -r3, lsr #30 │ │ │ │ adceq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00180300 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ stmib sp, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strls r3, [r4, #-775] @ 0xfffffcf9 │ │ │ │ - ldc2l 7, cr15, [lr, #952]! @ 0x3b8 │ │ │ │ - ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [sl, #952]! @ 0x3b8 │ │ │ │ + ldmlt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwpl lr, #27085 @ 0x69cd │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r2, [r1], -r0, lsl #6 │ │ │ │ - strb r9, [r0, #-768]! @ 0xfffffd00 │ │ │ │ + strb r9, [r1, #-768]! @ 0xfffffd00 │ │ │ │ movwpl lr, #27085 @ 0x69cd │ │ │ │ subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r2, [r1], -r0, lsl #6 │ │ │ │ - ldrb r9, [r6, #-768] @ 0xfffffd00 │ │ │ │ + ldrb r9, [r7, #-768] @ 0xfffffd00 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ vrshr.s64 d16, d21, #64 │ │ │ │ movwls r0, #16906 @ 0x420a │ │ │ │ movtne pc, #4678 @ 0x1246 @ │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ stmdacs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ stmib sp, {r0, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff5505 │ │ │ │ - stmib sp, {r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + stmib sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi r1, [r1], -r8, lsl #4 │ │ │ │ - movwls r2, #16897 @ 0x4201 │ │ │ │ - strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + movwls r5, #17670 @ 0x4506 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ - stc2l 7, cr15, [r2, #-952]! @ 0xfffffc48 │ │ │ │ - ldmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [lr, #-952] @ 0xfffffc48 │ │ │ │ + stmialt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d6, d4 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ vhsub.s8 d16, d6, d10 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ tstls r7, sl, lsl #6 │ │ │ │ svclt 0x00082800 │ │ │ │ @ instruction: 0x4641461a │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r5, #1285 @ 0x505 │ │ │ │ - bllt 0xff5b9798 │ │ │ │ - @ instruction: 0xfff0f791 │ │ │ │ + bllt 0xff5f9908 │ │ │ │ + @ instruction: 0xff38f791 │ │ │ │ strbtvs r6, [r3], r3, lsr #27 │ │ │ │ strtvs r2, [r0], r1, lsl #6 │ │ │ │ ldr r6, [r6, -r3, ror #12] │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xffa6f7eb │ │ │ │ + @ instruction: 0xff62f7eb │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa870 │ │ │ │ - vst2.16 {d11-d12}, [r5 :256], r5 │ │ │ │ + @ instruction: 0xf7ffa878 │ │ │ │ + vst2.16 {d11-d12}, [r5 :256]! │ │ │ │ @ instruction: 0xf5b26220 │ │ │ │ andsle r7, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf5b2d931 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ strbmi r0, [r1], -fp, ror #3 │ │ │ │ vst1.64 {d11-d14}, [r3 :128]! │ │ │ │ strtmi r4, [r0], -r0, lsl #6 │ │ │ │ movwls r4, #37675 @ 0x932b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwcs r3, #4870 @ 0x1306 │ │ │ │ movwls r9, #33541 @ 0x8305 │ │ │ │ movwls r2, #17165 @ 0x430d │ │ │ │ - @ instruction: 0xf8d4f7f6 │ │ │ │ - ldmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf890f7f6 │ │ │ │ + stmdalt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subne pc, r3, #335544323 @ 0x14000003 │ │ │ │ eorle r2, sl, r2, lsl #20 │ │ │ │ @ instruction: 0xf47f2a03 │ │ │ │ - streq sl, [r9, -sl, asr #16]! │ │ │ │ - stmdage r7, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x0729a852 │ │ │ │ + stmdage pc, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ ldrsbeq pc, [r0], #132 @ 0x84 @ │ │ │ │ movwvc pc, #9216 @ 0x2400 @ │ │ │ │ @ instruction: 0xf43f2b08 │ │ │ │ - strbeq sl, [sl, -r7, asr #16]! │ │ │ │ - ldmdage sp!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + strbeq sl, [sl, -pc, asr #16]! │ │ │ │ + stmdage r5, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa838 │ │ │ │ - @ instruction: 0x01abb83d │ │ │ │ + @ instruction: 0xf7ffa840 │ │ │ │ + @ instruction: 0x01abb845 │ │ │ │ rsclt r4, sp, #68157440 @ 0x4100000 │ │ │ │ orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x432b4620 │ │ │ │ - movwcs r9, #4873 @ 0x1309 │ │ │ │ - movwls r9, #25352 @ 0x6308 │ │ │ │ - movwls r2, #21248 @ 0x5300 │ │ │ │ - movwcs r9, #54023 @ 0xd307 │ │ │ │ + movwcs r9, #777 @ 0x309 │ │ │ │ + movwls r9, #21255 @ 0x5307 │ │ │ │ + movwls r2, #25345 @ 0x6301 │ │ │ │ + movwcs r9, #54024 @ 0xd308 │ │ │ │ @ instruction: 0xf7f69304 │ │ │ │ - @ instruction: 0xf7fff97b │ │ │ │ - @ instruction: 0xf005b829 │ │ │ │ + @ instruction: 0xf7fff937 │ │ │ │ + @ instruction: 0xf005b831 │ │ │ │ ldccs 5, cr0, [r0, #-92] @ 0xffffffa4 │ │ │ │ - ldmdage sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f0715 │ │ │ │ - @ instruction: 0xf8d4a818 │ │ │ │ + @ instruction: 0xf8d4a820 │ │ │ │ vaddl.u8 q9, d19, d4 │ │ │ │ @ instruction: 0xf1a203c0 │ │ │ │ submi r0, r2, #16 │ │ │ │ addsmi r4, r3, #-2147483632 @ 0x80000010 │ │ │ │ - ldmdage r4, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage ip, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andcs r6, r0, #1245184 @ 0x130000 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d071ea │ │ │ │ @ instruction: 0xf79501d4 │ │ │ │ - movwcs pc, #19009 @ 0x4a41 @ │ │ │ │ - @ instruction: 0xf7fe60e3 │ │ │ │ - @ instruction: 0xf5b2bff9 │ │ │ │ + movwcs pc, #18825 @ 0x4989 @ │ │ │ │ + @ instruction: 0xf7ff60e3 │ │ │ │ + @ instruction: 0xf5b2b801 │ │ │ │ @ instruction: 0xf47e6f20 │ │ │ │ - strbeq sl, [fp, #4078]! @ 0xfee │ │ │ │ - stmibge r8!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + strbeq sl, [fp, #4086]! @ 0xff6 │ │ │ │ + ldmibge r0!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1230728 │ │ │ │ ldrbeq pc, [r0, #5]! @ │ │ │ │ eorle r2, lr, r0, lsl sp │ │ │ │ eorle r2, r7, r0, lsr #26 │ │ │ │ @ instruction: 0xf47e2d30 │ │ │ │ - stclvs 15, cr10, [r3, #-924]! @ 0xfffffc64 │ │ │ │ + stclvs 15, cr10, [r3, #-956]! @ 0xfffffc44 │ │ │ │ stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef1ac9 │ │ │ │ - movwcs pc, #24027 @ 0x5ddb @ │ │ │ │ + movwcs pc, #23959 @ 0x5d97 @ │ │ │ │ @ instruction: 0xf7fe60e3 │ │ │ │ - svcvs 0x0060bfdd │ │ │ │ - b 0x117fa60 │ │ │ │ + svcvs 0x0060bfe5 │ │ │ │ + b 0x117fbd0 │ │ │ │ @ instruction: 0xf7941000 │ │ │ │ - @ instruction: 0xf646ff05 │ │ │ │ + @ instruction: 0xf646fe4d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - blx 0x12f977c │ │ │ │ - bllt 0x107990c │ │ │ │ + @ instruction: 0xf990f79c │ │ │ │ + bllt 0x10b9a7c │ │ │ │ movwne pc, #13253 @ 0x33c5 @ │ │ │ │ - ldreq pc, [pc, #-5] @ 0xbb913 │ │ │ │ + ldreq pc, [pc, #-5] @ 0xbba83 │ │ │ │ movweq pc, #57347 @ 0xe003 @ │ │ │ │ strbvs r6, [r3, -r5, lsr #14]! │ │ │ │ - svclt 0x00c2f7fe │ │ │ │ + svclt 0x00caf7fe │ │ │ │ @ instruction: 0xf7eb4620 │ │ │ │ - @ instruction: 0xf7fefc0f │ │ │ │ - @ instruction: 0x4620bfbd │ │ │ │ - blx 0xff7798e2 │ │ │ │ - svclt 0x00b8f7fe │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + @ instruction: 0xf7fefbcb │ │ │ │ + strtmi fp, [r0], -r5, asr #31 │ │ │ │ + blx 0xfe679a52 │ │ │ │ + svclt 0x00c0f7fe │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsne pc, r4, r5, asr #12 │ │ │ │ + rsbcc pc, ip, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b5f │ │ │ │ @ instruction: 0xf1ca12db │ │ │ │ - vpmax.s8 , , │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + @ instruction: 0xf645fb29 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0x173ba20 │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ + blmi 0x173bb90 │ │ │ │ rscne pc, pc, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfeff8094 │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + blx 0x7f8206 │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsne pc, r4, r5, asr #12 │ │ │ │ + rsbcc pc, ip, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b54 │ │ │ │ @ instruction: 0xf1ca12e4 │ │ │ │ - vmlsl.u8 , d19, d31 │ │ │ │ + @ instruction: 0xf3c3fb0f │ │ │ │ svcvs 0x002302c2 │ │ │ │ orrne pc, r1, r5, asr #7 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1485da4 │ │ │ │ + b 0x1485f14 │ │ │ │ eorsle r1, r9, r3, asr r3 │ │ │ │ rsble r2, sp, r3, lsl #18 │ │ │ │ rsbsle r2, r4, r1, lsl #18 │ │ │ │ - blvc 0x11f7028 │ │ │ │ + blvc 0x11f7198 │ │ │ │ andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmlal.s q8, d0, d1[7] │ │ │ │ - movwls r0, #16901 @ 0x4205 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - blvc 0x2f6ffc │ │ │ │ - blx 0xffef9984 │ │ │ │ - svclt 0x006cf7fe │ │ │ │ - beq 0xffad765c │ │ │ │ + stmib sp, {r0, r2, r9}^ │ │ │ │ + movwls r5, #17669 @ 0x4505 │ │ │ │ + blvc 0x2f716c │ │ │ │ + blx 0xfedf9af4 │ │ │ │ + svclt 0x0074f7fe │ │ │ │ + beq 0xffad77cc │ │ │ │ orrne pc, r4, r3, asr #7 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ stmdacs r1, {r3, r8, ip, pc} │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ strbmi r9, [r1], -r7, lsl #6 │ │ │ │ andls r4, r4, #19922944 @ 0x1300000 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ andcs sp, r1, #55 @ 0x37 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r9, #-1280] @ 0xfffffb00 │ │ │ │ - blx 0x11799ca │ │ │ │ - svclt 0x004af7fe │ │ │ │ + blx 0x79b38 │ │ │ │ + svclt 0x0052f7fe │ │ │ │ strbmi r9, [r1], -r8, lsl #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6449200 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ stmib sp, {r0, r2, r9}^ │ │ │ │ movwls r5, #17670 @ 0x4506 │ │ │ │ strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ @ instruction: 0xf7ee9509 │ │ │ │ - @ instruction: 0xf7fefbff │ │ │ │ - vrecps.f32 d27, d5, d23 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + @ instruction: 0xf7fefbbb │ │ │ │ + @ instruction: 0xf645bf3f │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x93bb08 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x93bc78 │ │ │ │ sbcvs pc, r3, #68157440 @ 0x4100000 │ │ │ │ - blx 0x12f817c │ │ │ │ + blx 0xfeaf82ec │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - @ instruction: 0xf892f7f0 │ │ │ │ + @ instruction: 0xf84ef7f0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7feaf1a │ │ │ │ - andls fp, r0, pc, lsl pc │ │ │ │ + @ instruction: 0xf7feaf22 │ │ │ │ + andls fp, r0, r7, lsr #30 │ │ │ │ adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi r9, [r0], -r9 │ │ │ │ - blx 0x3f9a36 │ │ │ │ - svclt 0x0014f7fe │ │ │ │ + blx 0xff2f9ba4 │ │ │ │ + svclt 0x001cf7fe │ │ │ │ strbmi r9, [r1], -r8, lsl #4 │ │ │ │ - movwls r2, #16897 @ 0x4201 │ │ │ │ - strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + movwls r5, #17670 @ 0x4506 │ │ │ │ andls r9, r9, #0, 4 │ │ │ │ - ldc 6, cr14, [pc, #404] @ 0xbbc28 │ │ │ │ + ldc 6, cr14, [pc, #404] @ 0xbbd98 │ │ │ │ strtmi r7, [r0], -sl, lsl #22 │ │ │ │ strbmi r9, [r1], -r0, lsl #2 │ │ │ │ vhsub.s8 d25, d5, d7 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ - movwls r0, #16901 @ 0x4205 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - blvc 0x2f70e4 │ │ │ │ - blx 0xfe1f9a6c │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr8, cr14, {7} │ │ │ │ + stmib sp, {r0, r2, r9}^ │ │ │ │ + movwls r5, #17669 @ 0x4505 │ │ │ │ + blvc 0x2f7254 │ │ │ │ + blx 0x10f9bdc │ │ │ │ + svclt 0x0000f7fe │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - addeq r4, r6, r6, ror #5 │ │ │ │ - eorseq r1, r5, ip, lsr r5 │ │ │ │ - eorseq r1, r5, r8, lsr #10 │ │ │ │ - eorseq r1, r5, r0, asr r5 │ │ │ │ - eorseq r1, r5, r0, lsl r5 │ │ │ │ + addeq r4, r6, r6, ror r1 │ │ │ │ + eorseq r1, r5, r4, lsr r7 │ │ │ │ + eorseq r1, r5, r0, lsr #14 │ │ │ │ + eorseq r1, r5, r8, asr #14 │ │ │ │ + eorseq r1, r5, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12ce0 │ │ │ │ + bl 0xfec12e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d8 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - @ instruction: 0xf818f7e9 │ │ │ │ + @ instruction: 0xff60f7e8 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0003bd10 │ │ │ │ vmul.i8 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff70d3a0 │ │ │ │ - @ instruction: 0xffcef7e8 │ │ │ │ + blvs 0xff70d510 │ │ │ │ + @ instruction: 0xff16f7e8 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0040e7e1 │ │ │ │ - b 0x117fc9c │ │ │ │ + b 0x117fe0c │ │ │ │ @ instruction: 0xf7941000 │ │ │ │ - @ instruction: 0xf646fde7 │ │ │ │ + @ instruction: 0xf646fd2f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf92af79c │ │ │ │ + @ instruction: 0xf872f79c │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12d54 │ │ │ │ + bl 0xfec12ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ - blvs 0xff717070 │ │ │ │ + blvs 0xff7171e0 │ │ │ │ andls r6, r1, r3, lsl #17 │ │ │ │ @ instruction: 0xf7e81a9a │ │ │ │ - stmdals r1, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ - bl 0x198ad4 │ │ │ │ + bl 0x198c44 │ │ │ │ sbceq r1, r0, r0, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ @ instruction: 0xf00273cf │ │ │ │ - bl 0x17c3cc │ │ │ │ + bl 0x17c53c │ │ │ │ addsmi r1, r1, r0, asr #32 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r0, fp, asr #16 │ │ │ │ andeq pc, r1, r1 │ │ │ │ sbcvc pc, pc, r0, lsl #10 │ │ │ │ subne lr, r3, r0, lsl #22 │ │ │ │ smlabtcs r0, r0, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmeq sl, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bl 0x17be04 │ │ │ │ + bl 0x17bf74 │ │ │ │ @ instruction: 0xf0001342 │ │ │ │ @ instruction: 0xf5030004 │ │ │ │ - bl 0xd8b2c │ │ │ │ + bl 0xd8c9c │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ cmpne ip, r1, lsl #22 │ │ │ │ @@ -175660,195 +175752,195 @@ │ │ │ │ stmdale sl!, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646b845 │ │ │ │ + @ instruction: 0xf79b6819 │ │ │ │ + @ instruction: 0xf646bf8d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x00aef79b │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr6, cr11, {4} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646b813 │ │ │ │ + @ instruction: 0xf79b6819 │ │ │ │ + @ instruction: 0xf646bf5b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x00e8f79b │ │ │ │ + svclt 0x0030f79b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79b6819 │ │ │ │ - strlt fp, [r0, #-4029] @ 0xfffff043 │ │ │ │ + strlt fp, [r0, #-3845] @ 0xfffff0fb │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, sp, lsr #5 │ │ │ │ - blx 0xd782e2 │ │ │ │ - mlaseq r5, r0, r5, r1 │ │ │ │ + blx 0xfe478452 │ │ │ │ + eorseq r1, r5, r8, lsl #15 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x1068b8 │ │ │ │ + bl 0x106a28 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13ecd0 │ │ │ │ - bl 0x1784e8 │ │ │ │ + blx 0x13ee40 │ │ │ │ + bl 0x178658 │ │ │ │ andsle r0, r1, r1, asr #5 │ │ │ │ andle r2, r8, sl, lsl #22 │ │ │ │ tstle r4, r2, lsl #22 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646ba2d │ │ │ │ + @ instruction: 0xf646b975 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blt 0x1879b50 │ │ │ │ + stmiblt r6!, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - strlt fp, [r0, #-2701] @ 0xfffff573 │ │ │ │ + strlt fp, [r0, #-2517] @ 0xfffff62b │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - orrvc pc, r0, r5, asr #4 │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - blx 0xffdf835c │ │ │ │ - eorseq r1, r5, r4, lsr #11 │ │ │ │ + blx 0x14f84ce │ │ │ │ + mlaseq r5, ip, r7, r1 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x10692c │ │ │ │ + bl 0x106a9c │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13ed4c │ │ │ │ - bl 0x178564 │ │ │ │ + blx 0x13eebc │ │ │ │ + bl 0x1786d4 │ │ │ │ andsle r0, r0, r1, asr #5 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ @ instruction: 0xf646b9a3 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x00e0f79b │ │ │ │ + svclt 0x0028f79b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646b821 │ │ │ │ + @ instruction: 0xf79b6819 │ │ │ │ + @ instruction: 0xf646bf69 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x00f6f79b │ │ │ │ + svclt 0x003ef79b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12f70 │ │ │ │ + bl 0xfec130e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - blmi 0x17c240 │ │ │ │ + @ instruction: 0xf6452000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x17c3b0 │ │ │ │ sbcsmi pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1929000 │ │ │ │ - svclt 0x0000fab7 │ │ │ │ - ldrhteq r1, [r5], -r8 │ │ │ │ + svclt 0x0000fb13 │ │ │ │ + ldrhteq r1, [r5], -r0 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x1069ac │ │ │ │ + bl 0x106b1c │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13edc8 │ │ │ │ - bl 0x1785e0 │ │ │ │ + blx 0x13ef38 │ │ │ │ + bl 0x178750 │ │ │ │ andle r0, r8, r1, asr #5 │ │ │ │ tstle sp, r3, lsl #22 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646bac1 │ │ │ │ + @ instruction: 0xf646ba09 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blt 0xfe679c44 │ │ │ │ + ldmiblt lr, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12fdc │ │ │ │ + bl 0xfec1314c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - blmi 0x17c2ac │ │ │ │ + @ instruction: 0xf6452000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x17c41c │ │ │ │ rscmi pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1929000 │ │ │ │ - svclt 0x0000fa81 │ │ │ │ - ldrsbteq r1, [r5], -r0 │ │ │ │ + svclt 0x0000fadd │ │ │ │ + eorseq r1, r5, r8, asr #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r8, asr #1 │ │ │ │ @ instruction: 0x460c4b19 │ │ │ │ ldrmi r4, [r7], -r0, lsl #13 │ │ │ │ @ instruction: 0xf44f9d4e │ │ │ │ smlabbcs r0, r4, r2, r7 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9347 │ │ │ │ @ instruction: 0xf1ed0300 │ │ │ │ - strls lr, [r0, #-3554] @ 0xfffff21e │ │ │ │ + strls lr, [r0, #-3650] @ 0xfffff1be │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ stmiavs r4!, {r6, r9, sl, lr} │ │ │ │ svceq 0x0000f414 │ │ │ │ @ instruction: 0xf1a44c0e │ │ │ │ svclt 0x00080c18 │ │ │ │ strls r4, [r1], #-1636 @ 0xfffff99c │ │ │ │ - @ instruction: 0xff94f7b9 │ │ │ │ + mrc2 7, 6, pc, cr12, cr9, {5} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r8, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf80af1ff │ │ │ │ + @ instruction: 0xf852f1ff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r5, r0, lsl #12 │ │ │ │ + ldrshteq r1, [r5], -r8 │ │ │ │ ldrlt fp, [r0, #-482] @ 0xfffffe1e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmvs sl, {r1, r7, ip, sp, pc} │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ - @ instruction: 0xff76f793 │ │ │ │ + mrc2 7, 5, pc, cr14, cr3, {4} │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ tstls r1, r0, lsr #12 │ │ │ │ - @ instruction: 0xffb2f7eb │ │ │ │ + @ instruction: 0xff6ef7eb │ │ │ │ strmi r9, [r8], -r1, lsl #18 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec130d4 │ │ │ │ + bl 0xfec13244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf0133000 │ │ │ │ @ instruction: 0xd11a02f0 │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd01c │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ andsle r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xdc6f290f │ │ │ │ @ instruction: 0xdd712900 │ │ │ │ - blcs 0x443834 │ │ │ │ + blcs 0x4439a4 │ │ │ │ ldm pc, {r0, r1, r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ stclcc 0, cr15, [r3, #-12] │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ svcmi 0x0043430e │ │ │ │ stmdbcs pc, {r0, r1, r2, r3, r6} @ │ │ │ │ @ instruction: 0xf64fdd0b │ │ │ │ @@ -175858,33 +175950,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr5, {7} │ │ │ │ ldmle r2!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq fp, r1, pc @ │ │ │ │ - andeq fp, fp, r5, lsl #31 │ │ │ │ - andeq fp, fp, r7, lsr #30 │ │ │ │ - andeq fp, fp, r7, lsr #30 │ │ │ │ - andeq fp, fp, r7, lsr #30 │ │ │ │ - andeq fp, fp, r7, lsr #30 │ │ │ │ - andeq fp, fp, r7, lsr #30 │ │ │ │ - andeq fp, fp, r7, lsr #30 │ │ │ │ - andeq fp, fp, r7, lsr #30 │ │ │ │ - andeq fp, fp, r7, lsr #30 │ │ │ │ - andeq fp, fp, r7, lsr #30 │ │ │ │ - andeq fp, fp, r7, asr #31 │ │ │ │ - andeq fp, fp, r7, asr #31 │ │ │ │ - andeq fp, fp, r9, lsr #31 │ │ │ │ - andeq fp, fp, r9, lsr #31 │ │ │ │ + andeq ip, fp, r1, lsl #2 │ │ │ │ + strdeq ip, [fp], -r5 │ │ │ │ + muleq fp, r7, r0 │ │ │ │ + muleq fp, r7, r0 │ │ │ │ + muleq fp, r7, r0 │ │ │ │ + muleq fp, r7, r0 │ │ │ │ + muleq fp, r7, r0 │ │ │ │ + muleq fp, r7, r0 │ │ │ │ + muleq fp, r7, r0 │ │ │ │ + muleq fp, r7, r0 │ │ │ │ + muleq fp, r7, r0 │ │ │ │ + andeq ip, fp, r7, lsr r1 │ │ │ │ + andeq ip, fp, r7, lsr r1 │ │ │ │ + andeq ip, fp, r9, lsl r1 │ │ │ │ + andeq ip, fp, r9, lsl r1 │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ - ldc2l 0, cr15, [r8, #-176]! @ 0xffffff50 │ │ │ │ + stc2l 0, cr15, [lr, #176] @ 0xb0 │ │ │ │ ldrmi r1, [r8], -r3, asr #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ @@ -175909,209 +176001,209 @@ │ │ │ │ strvc lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ stmdblt r4, {r0, r2, r7, ip, sp, pc} │ │ │ │ stmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r9, lr} │ │ │ │ cmplt r4, #12, 18 @ 0x30000 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdavs sl, {r0, r4, r7, r9, sl, lr} │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ - mrc2 7, 5, pc, cr8, cr3, {4} │ │ │ │ + mcr2 7, 0, pc, cr0, cr3, {4} @ │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - cdp2 7, 15, cr15, cr4, cr11, {7} │ │ │ │ - blcs 0xd65b8 │ │ │ │ + cdp2 7, 11, cr15, cr0, cr11, {7} │ │ │ │ + blcs 0xd6728 │ │ │ │ @ instruction: 0xf895d134 │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x4160c4 │ │ │ │ + blcs 0x416234 │ │ │ │ @ instruction: 0xf1b8d00e │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ cmnlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - svclt 0x009af7eb │ │ │ │ - bllt 0x13964e8 │ │ │ │ + svclt 0x0056f7eb │ │ │ │ + bllt 0x1396658 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ andlt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r2, [r8], -r4, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [r0, #-956] @ 0xfffffc44 │ │ │ │ - blcs 0xd6520 │ │ │ │ + ldc2l 7, cr15, [ip], #956 @ 0x3bc │ │ │ │ + blcs 0xd6690 │ │ │ │ ubfx sp, r6, #3, #5 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - @ instruction: 0xe7c4fef1 │ │ │ │ + @ instruction: 0xe7c4fe39 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strb pc, [fp, fp, ror #29] @ │ │ │ │ + @ instruction: 0xe7cbfe33 │ │ │ │ vnmls.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 7, 2, pc, cr0, cr4, {4} @ │ │ │ │ + stc2 7, cr15, [r8, #592] @ 0x250 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strb sp, [r7, lr, lsr #1] │ │ │ │ - @ instruction: 0x00863ab6 │ │ │ │ + addeq r3, r6, r6, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec132f0 │ │ │ │ + bl 0xfec13460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r4, lsr r2 │ │ │ │ ldrle r0, [r7, #-1435]! @ 0xfffffa65 │ │ │ │ - blcs 0x396130 │ │ │ │ + blcs 0x3962a0 │ │ │ │ ldreq sp, [r2], sl │ │ │ │ @ instruction: 0xf1a3d517 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ @ instruction: 0xf1bc0c0e │ │ │ │ svclt 0x00880f01 │ │ │ │ stmdale lr, {r0, r9, fp, sp} │ │ │ │ andvs r2, fp, sl, lsl #6 │ │ │ │ @ instruction: 0xc090f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0x4660d119 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x36b53c │ │ │ │ + blcs 0x36b6ac │ │ │ │ @ instruction: 0xf04fd0f0 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ - andcs pc, r1, sp, lsl #27 │ │ │ │ + andcs pc, r1, r9, asr #26 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7f3c000 │ │ │ │ - @ instruction: 0xe7ecfc79 │ │ │ │ - tstpvs r8, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + @ instruction: 0xe7ecfc35 │ │ │ │ + tstpeq r0, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppeq ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addeq pc, r0, fp, asr #12 │ │ │ │ + rsbscs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcscs pc, lr, #64, 4 │ │ │ │ - cdp2 1, 10, cr15, cr10, cr9, {6} │ │ │ │ + @ instruction: 0xff0af1c9 │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - cdplt 7, 15, cr15, cr8, cr11, {7} │ │ │ │ + cdplt 7, 11, cr15, cr4, cr11, {7} │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ee4610 │ │ │ │ - andcs fp, r0, fp, asr fp │ │ │ │ + andcs fp, r0, r7, lsl fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ stmdblt fp, {r2, r7, ip, sp, pc} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs fp, {r1, r3, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x460cb353 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ andls r6, r3, #655360 @ 0xa0000 │ │ │ │ - ldc2l 7, cr15, [r4, #588] @ 0x24c │ │ │ │ + ldc2 7, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - cdp2 7, 1, cr15, cr0, cr11, {7} │ │ │ │ - bllt 0x1f96780 │ │ │ │ + stc2l 7, cr15, [ip, #940] @ 0x3ac │ │ │ │ + bllt 0x1f968f0 │ │ │ │ umlalscc pc, sl, r5, r8 @ │ │ │ │ stmiblt pc, {r0, r1, r4, r7, r8, fp, ip, sp, pc}^ @ │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7eb4628 │ │ │ │ - @ instruction: 0x4638febf │ │ │ │ + @ instruction: 0x4638fe7b │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x4162b0 │ │ │ │ + blcs 0x416420 │ │ │ │ stmdbvs r3!, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt pc, {r0, r1, r8, r9, fp, ip, sp, pc} @ │ │ │ │ strb r2, [lr, r0, lsl #14]! │ │ │ │ - stc2 7, cr15, [ip, #588]! @ 0x24c │ │ │ │ + ldc2l 7, cr15, [r4], #588 @ 0x24c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldrdcs pc, [r4], r5 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf7ef4632 │ │ │ │ - bfi pc, r1, (invalid: 20:19) @ │ │ │ │ + ldrb pc, [r3, sp, asr #19] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - bfi pc, r3, (invalid: 28:9) @ │ │ │ │ + @ instruction: 0xe7c9fd5b │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strb pc, [fp, sp, lsl #28] @ │ │ │ │ + @ instruction: 0xe7cbfd55 │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [r2, #-592]! @ 0xfffffdb0 │ │ │ │ + stc2 7, cr15, [sl], #592 @ 0x250 │ │ │ │ svclt 0x0000e7af │ │ │ │ - strdeq r3, [r6], sl │ │ │ │ + addeq r3, r6, sl, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec134a8 │ │ │ │ + bl 0xfec13618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ umulllt r2, r2, r6, r6 @ │ │ │ │ @ instruction: 0xf7939001 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ addmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf79b4605 │ │ │ │ - pldw [r3, sp @ ] │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r5, asr #24] │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79b4604 │ │ │ │ - @ instruction: 0x4629fcf5 │ │ │ │ + @ instruction: 0x4629fc3d │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7994200 │ │ │ │ - @ instruction: 0x4629f995 │ │ │ │ + @ instruction: 0x4629f8dd │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7984200 │ │ │ │ - strtmi pc, [r1], -r5, lsl #31 │ │ │ │ + strtmi pc, [r1], -sp, asr #29 │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf98af799 │ │ │ │ + @ instruction: 0xf8d2f799 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7984620 │ │ │ │ - blls 0x13be74 │ │ │ │ + blls 0x13bd04 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ andlt r2, r2, r9 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 7, cr15, [r0], #-612 @ 0xfffffd9c │ │ │ │ + bllt 0x1afa2ec │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 d19, d8, #61 │ │ │ │ - blcs 0x140f30 │ │ │ │ + blcs 0x1410a0 │ │ │ │ adcshi pc, r8, r0, asr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ addlt r4, r4, r4, lsl #12 │ │ │ │ @@ -176119,77 +176211,77 @@ │ │ │ │ addshi pc, sl, r0, asr #2 │ │ │ │ umlalscc pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4245 @ 0x1095 │ │ │ │ rsbscc pc, ip, r4, lsl #17 │ │ │ │ @ instruction: 0x07196813 │ │ │ │ @ instruction: 0xf793d07b │ │ │ │ - @ instruction: 0xf646fd15 │ │ │ │ + @ instruction: 0xf646fc5d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ strmi r6, [r6], -r9, asr #4 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - stc2 7, cr15, [r6], #620 @ 0x26c │ │ │ │ - stc2 7, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ + blx 0xffc7a356 │ │ │ │ + mrrc2 7, 9, pc, r0, cr3 @ │ │ │ │ @ instruction: 0xf44f9b03 │ │ │ │ strmi r6, [r5], -r1, asr #4 │ │ │ │ @ instruction: 0xf79b6819 │ │ │ │ - @ instruction: 0xf04ffc9d │ │ │ │ + @ instruction: 0xf04ffbe5 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7994630 │ │ │ │ - @ instruction: 0xf04ff93d │ │ │ │ + @ instruction: 0xf04ff885 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strtmi pc, [r9], -sp, lsr #30 │ │ │ │ + @ instruction: 0x4629fe75 │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf932f799 │ │ │ │ + @ instruction: 0xf87af799 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7984628 │ │ │ │ - strtmi pc, [r0], -r3, lsl #29 │ │ │ │ - ldc2l 7, cr15, [lr], {235} @ 0xeb │ │ │ │ + strtmi pc, [r0], -fp, asr #27 │ │ │ │ + ldc2 7, cr15, [sl], {235} @ 0xeb │ │ │ │ cdpvs 6, 10, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - blx 0xff2fa22e │ │ │ │ + blx 0x4fa39e │ │ │ │ @ instruction: 0x5090f8d4 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ ldmib r7, {r1, r2, r7, pc}^ │ │ │ │ ldmvs sl!, {r8, sl, ip, sp} │ │ │ │ - blcc 0x10d488 │ │ │ │ + blcc 0x10d5f8 │ │ │ │ ldrmi r2, [lr], -r3, lsl #20 │ │ │ │ - blcs 0x10b0500 │ │ │ │ - blcs 0x8b3510 │ │ │ │ + blcs 0x10b0670 │ │ │ │ + blcs 0x8b3680 │ │ │ │ ldrbeq sp, [sl, r7, lsl #26] │ │ │ │ stcvs 5, cr13, [r3, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - blx 0x11f84b2 │ │ │ │ + blx 0xfe778622 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - @ instruction: 0xf996f794 │ │ │ │ + @ instruction: 0xf8def794 │ │ │ │ strmi r0, [r7], -fp, ror #15 │ │ │ │ andcs sp, r1, #25165824 @ 0x1800000 │ │ │ │ - blx 0x1205020 │ │ │ │ + blx 0x1205190 │ │ │ │ strcc pc, [r1, #-258] @ 0xfffffefe │ │ │ │ ldc2 7, cr15, [sl], #1020 @ 0x3fc │ │ │ │ ldrmi r1, [r8], fp, ror #24 │ │ │ │ - ble 0x144cea0 │ │ │ │ + ble 0x144d010 │ │ │ │ strhtle r4, [r1], #-37 @ 0xffffffdb │ │ │ │ adcmi r1, fp, #29440 @ 0x7300 │ │ │ │ stcvs 1, cr13, [r3, #-408]! @ 0xfffffe68 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ andcs sp, r0, r7 │ │ │ │ - @ instruction: 0xf95cf794 │ │ │ │ + @ instruction: 0xf8a4f794 │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7eb41ac │ │ │ │ - @ instruction: 0x4620fcb5 │ │ │ │ - stc2l 7, cr15, [r6, #952] @ 0x3b8 │ │ │ │ + @ instruction: 0x4620fc71 │ │ │ │ + stc2 7, cr15, [r2, #952] @ 0x3b8 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldrsheq r8, [fp], #-16 │ │ │ │ ldrmi r3, [lr], -r1, lsl #6 │ │ │ │ @@ -176203,41 +176295,41 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbeq r4, sp, r0, ror r7 │ │ │ │ fstmiaxle r0!, {d2-d16} @ Deprecated │ │ │ │ @ instruction: 0xf02c4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r5, ror #1 │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - @ instruction: 0x1c6bf93d │ │ │ │ + stclne 8, cr15, [fp], #-532 @ 0xfffffdec │ │ │ │ addsmi r4, lr, #7340032 @ 0x700000 │ │ │ │ movwcs sp, #15282 @ 0x3bb2 │ │ │ │ andcs r1, r0, #105 @ 0x69 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stclne 12, cr15, [fp], #388 @ 0x184 │ │ │ │ strcc r4, [r2, #-1688] @ 0xfffff968 │ │ │ │ ldclle 2, cr4, [r4, #716]! @ 0x2cc │ │ │ │ @ instruction: 0xf04fe7a4 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - @ instruction: 0xe7c8fab9 │ │ │ │ + @ instruction: 0xe7c8fa75 │ │ │ │ ldrtmi r1, [r8], -r9, rrx │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7ff4645 │ │ │ │ ldr pc, [r5, fp, asr #24] │ │ │ │ - cmppeq ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adceq pc, r4, fp, asr #12 │ │ │ │ + addscs pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ adcscs r4, r9, #1024 @ 0x400 │ │ │ │ - stc2l 1, cr15, [r6], #804 @ 0x324 │ │ │ │ - eorseq r1, r5, r4, lsr #12 │ │ │ │ + stc2l 1, cr15, [r6, #-804] @ 0xfffffcdc │ │ │ │ + eorseq r1, r5, ip, lsl r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r4, lsl #1 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -176255,365 +176347,365 @@ │ │ │ │ rscseq r0, lr, r9, asr r0 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ eorseq r0, r2, r4, asr r0 │ │ │ │ adcseq r0, ip, pc │ │ │ │ - @ instruction: 0xf8fef791 │ │ │ │ + @ instruction: 0xf846f791 │ │ │ │ @ instruction: 0xf7914605 │ │ │ │ - @ instruction: 0x4606f8fb │ │ │ │ + strmi pc, [r6], -r3, asr #16 │ │ │ │ strtmi r4, [r8], -r2, lsl #13 │ │ │ │ mcr2 7, 4, pc, cr6, cr15, {7} @ │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - @ instruction: 0x4628fb9b │ │ │ │ - blx 0xfe57a40a │ │ │ │ + strtmi pc, [r8], -r3, ror #21 │ │ │ │ + blx 0xff77a578 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - stc2l 0, cr15, [r6, #160] @ 0xa0 │ │ │ │ + cdp2 0, 1, cr15, cr12, cr8, {1} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ smlalsvs r8, r8, r4, r0 @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r0], -r0, asr #1 │ │ │ │ - blx 0xfe1fa426 │ │ │ │ + blx 0xff3fa594 │ │ │ │ andcs lr, r1, #188, 14 @ 0x2f00000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - blx 0xff7fa422 │ │ │ │ + blx 0x9fa592 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - blx 0x1c7a456 │ │ │ │ + blx 0xfee7a5c4 │ │ │ │ movwcs r9, #2051 @ 0x803 │ │ │ │ @ instruction: 0x462a2110 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ - blx 0xafa460 │ │ │ │ + @ instruction: 0xf970f79a │ │ │ │ andcs r9, r4, #196608 @ 0x30000 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ - blx 0xff87a5b2 │ │ │ │ + blx 0xfe77a722 │ │ │ │ rscsvs r2, fp, sp, lsl #6 │ │ │ │ andcs lr, r0, #40370176 @ 0x2680000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ ldr r4, [r5, r0, asr #15] │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0x46056d3b │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf793d010 │ │ │ │ - @ instruction: 0xf04ffbab │ │ │ │ + @ instruction: 0xf04ffaf3 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7989003 │ │ │ │ - stmdals r3, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [r2], #688 @ 0x2b0 │ │ │ │ + ldc2 7, cr15, [sl], #-688 @ 0xfffffd50 │ │ │ │ @ instruction: 0xf04f4629 │ │ │ │ @ instruction: 0x46284270 │ │ │ │ - @ instruction: 0xffd8f798 │ │ │ │ - blx 0xfe5fa4b2 │ │ │ │ + @ instruction: 0xff20f798 │ │ │ │ + blx 0xff7fa620 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - blx 0xa7a4e6 │ │ │ │ + blx 0x1c7a654 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ - @ instruction: 0xffc6f798 │ │ │ │ + @ instruction: 0xff0ef798 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7984620 │ │ │ │ - andcs pc, r4, #1472 @ 0x5c0 │ │ │ │ + andcs pc, r4, #24320 @ 0x5f00 │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ @ instruction: 0xf7eb7148 │ │ │ │ - @ instruction: 0xe751fb93 │ │ │ │ + ldrb pc, [r1, -pc, asr #22] @ │ │ │ │ andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xee1d4a33 │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ @ instruction: 0xf8d36812 │ │ │ │ stmpl fp, {lr, pc} │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strbtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - ldrtmi pc, [r8], -r5, asr #22 @ │ │ │ │ - blx 0xf7a6d4 │ │ │ │ + ldrtmi pc, [r8], -sp, lsl #21 @ │ │ │ │ + blx 0xf7a844 │ │ │ │ @ instruction: 0xf04fe732 │ │ │ │ andcs r0, r1, #0, 20 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - blx 0x13fa542 │ │ │ │ + blx 0xfe5fa6b0 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf7984606 │ │ │ │ - pldw [r3, fp, asr #30] │ │ │ │ - stmdavs r1!, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r3 @ ] │ │ │ │ + stmdavs r1!, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79b9003 │ │ │ │ - stmdals r3, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5682 @ 0x1632 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ @ instruction: 0xf79a2303 │ │ │ │ - stmdals r3, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7eb6141 │ │ │ │ - @ instruction: 0xf06ffb4b │ │ │ │ + @ instruction: 0xf06ffb07 │ │ │ │ @ instruction: 0x46294270 │ │ │ │ @ instruction: 0xf7984628 │ │ │ │ - bmi 0x4fc4ec │ │ │ │ + bmi 0x4fc37c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - andcs pc, sp, r1, lsl #22 │ │ │ │ + andcs pc, sp, r9, asr #20 │ │ │ │ andcs lr, r0, fp, lsr #14 │ │ │ │ - cmppeq ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - stc2l 1, cr15, [r4, #580] @ 0x244 │ │ │ │ - addeq r3, r6, r2, asr #9 │ │ │ │ - addeq r3, r6, r6, lsr r4 │ │ │ │ - eorseq r1, r5, r4, lsr r6 │ │ │ │ + mcr2 1, 1, pc, cr0, cr1, {4} @ │ │ │ │ + addeq r3, r6, r2, asr r3 │ │ │ │ + addeq r3, r6, r6, asr #5 │ │ │ │ + eorseq r1, r5, ip, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ @ instruction: 0xb3b8fb97 │ │ │ │ eorsle r2, r4, r1, lsl #16 │ │ │ │ eorsle r2, sp, r2, lsl #24 │ │ │ │ ldcle 12, cr2, [r5], {15} │ │ │ │ stclle 12, cr2, [r2, #-0] │ │ │ │ - blcs 0x444140 │ │ │ │ + blcs 0x4442b0 │ │ │ │ ldm pc, {r0, r1, r2, r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq r6, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ rscseq r0, sp, r0, lsl r1 │ │ │ │ rsbeq r0, r9, pc, asr #1 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd14a429c │ │ │ │ - blx 0xff5fa630 │ │ │ │ + blx 0x7fa7a0 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - blx 0x1a7a664 │ │ │ │ + @ instruction: 0xf9aef79b │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff06f798 │ │ │ │ + mcr2 7, 2, pc, cr14, cr8, {4} @ │ │ │ │ movwcs r9, #6402 @ 0x1902 │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ ldrdcs r4, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r4, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf793d0d2 │ │ │ │ - blmi 0xfeafb2dc │ │ │ │ + blmi 0xfeafb16c │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - blx 0x19fa6b8 │ │ │ │ + @ instruction: 0xf9acf794 │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcr2 7, 6, pc, cr14, cr8, {4} @ │ │ │ │ + mrc2 7, 0, pc, cr6, cr8, {4} │ │ │ │ andcs lr, r0, r6, asr #15 │ │ │ │ - cmppeq ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ mulls r0, r8, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - ldc2 1, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ - blx 0x207a6dc │ │ │ │ + ldc2 1, cr15, [r4, #580] @ 0x244 │ │ │ │ + @ instruction: 0xf9c6f793 │ │ │ │ @ instruction: 0xf7934606 │ │ │ │ - blmi 0xfe5fb284 │ │ │ │ + blmi 0xfe5fb114 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmiapl fp!, {r7, r9, sl, lr}^ │ │ │ │ stmdavs r8, {r0, r1, r2, r5, fp, sp, lr} │ │ │ │ ldrtmi r1, [fp], #-2458 @ 0xfffff666 │ │ │ │ - blx 0xefa710 │ │ │ │ + @ instruction: 0xf980f794 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - mcr2 7, 5, pc, cr2, cr8, {4} @ │ │ │ │ - blx 0x187a71c │ │ │ │ + stc2l 7, cr15, [sl, #608]! @ 0x260 │ │ │ │ + @ instruction: 0xf9a6f793 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9f4f79b │ │ │ │ + @ instruction: 0xf93cf79b │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7984640 │ │ │ │ - andscs pc, ip, #2384 @ 0x950 │ │ │ │ + andscs pc, ip, #14144 @ 0x3740 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - ldc2l 7, cr15, [r4], #608 @ 0x260 │ │ │ │ + ldc2 7, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - movwcs pc, #7137 @ 0x1be1 @ │ │ │ │ + movwcs pc, #6953 @ 0x1b29 @ │ │ │ │ ldrtmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ andeq pc, r8, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - mcr2 7, 4, pc, cr0, cr8, {4} @ │ │ │ │ + stc2l 7, cr15, [r8, #608] @ 0x260 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ ldrtmi r6, [r8], -r1, asr #2 │ │ │ │ - blx 0x157a8c8 │ │ │ │ - blx 0xe7a76c │ │ │ │ + blx 0x47aa38 │ │ │ │ + @ instruction: 0xf97ef793 │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ mulls r2, r4, r2 │ │ │ │ - @ instruction: 0xf9ccf79b │ │ │ │ + @ instruction: 0xf914f79b │ │ │ │ stmdals r2, {r0, r1, r2, r3, r5, r6, r9, fp, lr} │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ andcs r5, r0, #11206656 @ 0xab0000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - blx 0x27a7a0 │ │ │ │ + @ instruction: 0xf94ef794 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ smmlsr sl, fp, r8, pc @ │ │ │ │ - @ instruction: 0xff12f790 │ │ │ │ + mrc2 7, 2, pc, cr10, cr0, {4} │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ pldw [r3, pc @ ] │ │ │ │ - @ instruction: 0xf646fa13 │ │ │ │ + @ instruction: 0xf646f95b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46042396 │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9a4f79b │ │ │ │ + @ instruction: 0xf8ecf79b │ │ │ │ strtmi r9, [r2], -r2, lsl #18 │ │ │ │ ldrbmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xf79047d8 │ │ │ │ - strdls pc, [r3], -fp │ │ │ │ - @ instruction: 0xf9a4f798 │ │ │ │ + andls pc, r3, r3, asr #28 │ │ │ │ + @ instruction: 0xf8ecf798 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - @ instruction: 0x2101f99b │ │ │ │ + smlattcs r1, r3, r8, pc @ │ │ │ │ @ instruction: 0xf0284650 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cad139 │ │ │ │ - blls 0x17c9d8 │ │ │ │ + blls 0x17cb48 │ │ │ │ sbcsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf7984618 │ │ │ │ - strb pc, [sp, sp, lsl #19] @ │ │ │ │ - @ instruction: 0xf9eaf793 │ │ │ │ + @ instruction: 0xe7cdf8d5 │ │ │ │ + @ instruction: 0xf932f793 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ ldmdavs r9, {r2, r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xf97cf79b │ │ │ │ + @ instruction: 0xf8c4f79b │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8b2f79a │ │ │ │ + @ instruction: 0xfffaf799 │ │ │ │ movwcs lr, #1812 @ 0x714 │ │ │ │ ldrmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ @ instruction: 0xf793e713 │ │ │ │ - blmi 0x113b130 │ │ │ │ + blmi 0x113afc0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xf98ef794 │ │ │ │ + @ instruction: 0xf8d6f794 │ │ │ │ @ instruction: 0xf793e6f6 │ │ │ │ - @ instruction: 0x4680f9b9 │ │ │ │ - @ instruction: 0xf9b6f793 │ │ │ │ + strmi pc, [r0], r1, lsl #18 │ │ │ │ + @ instruction: 0xf8fef793 │ │ │ │ @ instruction: 0xf7934607 │ │ │ │ - blmi 0xdbb0f4 │ │ │ │ + blmi 0xdbaf84 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r6], -ip, asr #12 │ │ │ │ @ instruction: 0xf8d958ea │ │ │ │ strmi r3, [r1], r0 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - @ instruction: 0x4649f971 │ │ │ │ + @ instruction: 0x4649f8b9 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7984640 │ │ │ │ - pldw [r3, fp @ ] │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r3, lsr #26] │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf79b6241 │ │ │ │ - strbmi pc, [r1], -sp, lsr #18 @ │ │ │ │ + @ instruction: 0x4641f875 │ │ │ │ andcs r4, r8, #56, 12 @ 0x3800000 │ │ │ │ - stc2l 7, cr15, [lr, #608] @ 0x260 │ │ │ │ + ldc2 7, cr15, [r6, #-608] @ 0xfffffda0 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf798221c │ │ │ │ - ldrtmi pc, [sl], -sp, lsr #24 @ │ │ │ │ + @ instruction: 0x463afb75 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x77a8ea │ │ │ │ + blx 0x197aa58 │ │ │ │ stmdbls r2, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf79347d8 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf79b4606 │ │ │ │ - andcs pc, r0, r1, lsl r9 @ │ │ │ │ - mcr2 7, 1, pc, cr14, cr3, {4} @ │ │ │ │ + andcs pc, r0, r9, asr r8 @ │ │ │ │ + ldc2l 7, cr15, [r6, #-588]! @ 0xfffffdb4 │ │ │ │ @ instruction: 0x4603463a │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf79a9004 │ │ │ │ - bmi 0x4baeb8 │ │ │ │ + bmi 0x4bad48 │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ stmiapl fp!, {r1, r4, fp, sp, lr} │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64d440b │ │ │ │ vsra.s64 d20, d24, #64 │ │ │ │ andls r0, r0, #1073741861 @ 0x40000025 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf940f794 │ │ │ │ + @ instruction: 0xf888f794 │ │ │ │ svclt 0x0000e763 │ │ │ │ - addeq r3, r6, r8, lsr #6 │ │ │ │ - eorseq r1, r5, ip, asr #12 │ │ │ │ - ldrdeq r3, [r6], r0 │ │ │ │ - addeq r3, r6, ip, lsr r2 │ │ │ │ - addeq r3, r6, ip, ror r1 │ │ │ │ - addeq r3, r6, r0, asr #2 │ │ │ │ - strheq r3, [r6], r6 │ │ │ │ + @ instruction: 0x008631b8 │ │ │ │ + eorseq r1, r5, r4, asr #16 │ │ │ │ + addeq r3, r6, r0, ror #2 │ │ │ │ + addeq r3, r6, ip, asr #1 │ │ │ │ + addeq r3, r6, ip │ │ │ │ + ldrdeq r2, [r6], r0 │ │ │ │ + addeq r2, r6, r6, asr #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf001b08c │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2468 @ 0x9a4 │ │ │ │ @@ -176623,15 +176715,15 @@ │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r2, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r9, #64 @ 0x40 │ │ │ │ + addshi pc, r8, #64 @ 0x40 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -176664,29 +176756,29 @@ │ │ │ │ rscshi pc, r2, r0 │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ addmi r0, sl, #48, 2 │ │ │ │ stceq 15, cr11, [r5], #-32 @ 0xffffffe0 │ │ │ │ - bicshi pc, r7, r0 │ │ │ │ + bicshi pc, r5, r0 │ │ │ │ cmnpvs r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - @ instruction: 0x46158158 │ │ │ │ + @ instruction: 0x46158155 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429d │ │ │ │ - @ instruction: 0xf004817b │ │ │ │ + @ instruction: 0xf0048179 │ │ │ │ @ instruction: 0xf1b34363 │ │ │ │ @ instruction: 0xf0004f62 │ │ │ │ - @ instruction: 0xf00481d8 │ │ │ │ + @ instruction: 0xf00481d7 │ │ │ │ @ instruction: 0xf1b24262 │ │ │ │ @ instruction: 0xf0004f60 │ │ │ │ - @ instruction: 0xf1b381ed │ │ │ │ + @ instruction: 0xf1b381ec │ │ │ │ orrle r4, r6, r3, ror #30 │ │ │ │ ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ ldrtmi r2, [r0], -sl, lsl #4 │ │ │ │ ldreq r9, [fp], r4, lsl #4 │ │ │ │ svcge 0x007ff57f │ │ │ │ @ instruction: 0xf7ffa904 │ │ │ │ @ instruction: 0xe77bfa57 │ │ │ │ @@ -176699,15076 +176791,15077 @@ │ │ │ │ bicne pc, r0, r4, asr #7 │ │ │ │ ldrsbeq pc, [r4], #128 @ 0x80 @ │ │ │ │ smlatbls r6, fp, r3, r4 │ │ │ │ stmdbcs r0, {r2, r7, r8, ip, lr, pc} │ │ │ │ mvnshi pc, r0 │ │ │ │ strble r0, [fp, #-1665] @ 0xfffff97f │ │ │ │ umlalscc pc, r9, r6, r8 @ │ │ │ │ - blcs 0xce534 │ │ │ │ + blcs 0xce6a4 │ │ │ │ mvnhi pc, r0 │ │ │ │ tstcs r1, r3, lsr sp │ │ │ │ rsbsne pc, ip, r6, lsl #17 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf0006f7f │ │ │ │ - andls r8, r3, #-1073741764 @ 0xc000003c │ │ │ │ - @ instruction: 0xf87ef793 │ │ │ │ + andls r8, r3, #-2147483588 @ 0x8000003c │ │ │ │ + @ instruction: 0xffc6f792 │ │ │ │ strmi r9, [r4], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8baf7eb │ │ │ │ + @ instruction: 0xf876f7eb │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ stmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdane r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bls 0x1cdd08 │ │ │ │ + bls 0x1cde78 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - vand q12, q15, q0 │ │ │ │ + vrhadd.s8 q12, q15, │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ strls r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf846f794 │ │ │ │ + @ instruction: 0xff8ef793 │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ - movwcs pc, #18825 @ 0x4989 @ │ │ │ │ - strd r6, [r2], #3 @ │ │ │ │ + movwcs pc, #18757 @ 0x4945 @ │ │ │ │ + ldrsh r6, [pc], #3 @ │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ - stmdbge r4, {r4, r8, r9} │ │ │ │ - tstmi r3, #48, 12 @ 0x3000000 │ │ │ │ - subeq pc, r6, #196, 6 @ 0x10000003 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - blx 0x47acfa │ │ │ │ + tstcs r3, r0, lsl r3 │ │ │ │ + @ instruction: 0x46304313 │ │ │ │ + smlabtcc r5, sp, r9, lr │ │ │ │ + @ instruction: 0xf3c4a904 │ │ │ │ + movwls r0, #17222 @ 0x4346 │ │ │ │ + blx 0x47ae6a │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - sbc sl, lr, r1, asr #30 │ │ │ │ + sbc sl, fp, r1, asr #30 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ vst4. {d29-d32}, [pc :128], r0 │ │ │ │ vrsra.s8 q11, q8, #1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vsubl.s8 q11, d14, d16 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff9a8a38 │ │ │ │ + beq 0xff9a8ba8 │ │ │ │ addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - rsclt r4, r2, #1275068416 @ 0x4c000000 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0xff9fad4c │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - adc sl, r4, r3, lsr #30 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi r0, [sp], -r1, lsr #24 │ │ │ │ + tstmi r3, #-2147483648 @ 0x80000000 │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r4, {r0, r2, r8, ip, sp} │ │ │ │ + movwls fp, #17123 @ 0x42e3 │ │ │ │ + blx 0xff9faebc │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + adc sl, r1, r3, lsr #30 │ │ │ │ + vmull.u8 q8, d4, d17 │ │ │ │ + strmi r3, [sp], -r3, lsl #6 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ - movwls r2, #27407 @ 0x6b0f │ │ │ │ - tstls r5, r4, lsl #4 │ │ │ │ - adchi pc, pc, r0 │ │ │ │ + andls r2, r4, #15360 @ 0x3c00 │ │ │ │ + tstls r5, r6, lsl #6 │ │ │ │ + adchi pc, sp, r0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - @ instruction: 0xf64b80ec │ │ │ │ - vsubl.s8 q11, d16, d1 │ │ │ │ + @ instruction: 0xf64b80ea │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7ff020b │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - addhi pc, r9, r0, asr #32 │ │ │ │ + addhi pc, r6, r0, asr #32 │ │ │ │ mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ eormi r4, r2, r3, lsr #32 │ │ │ │ svclt 0x0000e720 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r2, r6, sl, asr #29 │ │ │ │ - @ instruction: 0xf0040c25 │ │ │ │ - @ instruction: 0xf005037f │ │ │ │ - strmi r0, [r0], pc │ │ │ │ - addseq r9, fp, r4 │ │ │ │ - ldrmi r9, [pc], -r6, lsl #6 │ │ │ │ - ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ - andeq pc, pc, r0, lsr #3 │ │ │ │ - blx 0xfecc0154 │ │ │ │ - vaddl.u8 , d20, d0 │ │ │ │ - b 0x1c896e0 │ │ │ │ - @ instruction: 0xf0011353 │ │ │ │ - tstmi r1, #8, 2 │ │ │ │ + addeq r2, r6, sl, asr sp │ │ │ │ + @ instruction: 0xf0050c25 │ │ │ │ + @ instruction: 0xf8d6000f │ │ │ │ + @ instruction: 0xf00430d4 │ │ │ │ + @ instruction: 0x4607027f │ │ │ │ + @ instruction: 0xf1a09004 │ │ │ │ + addseq r0, r2, pc │ │ │ │ + blx 0xfecc02c0 │ │ │ │ + @ instruction: 0xf001f080 │ │ │ │ + b 0x1c7d364 │ │ │ │ + @ instruction: 0x46921353 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + tstmi r1, #536870916 @ 0x20000004 │ │ │ │ vmul.f q8, q2, d0[0] │ │ │ │ @ instruction: 0xf00352c0 │ │ │ │ - ldrmi r0, [r2], r1, lsl #6 │ │ │ │ - strmi r9, [r1], r7, lsl #4 │ │ │ │ + ldrmi r0, [r1], r1, lsl #6 │ │ │ │ + strmi r9, [r0], r7, lsl #4 │ │ │ │ + movwmi r2, #12801 @ 0x3201 │ │ │ │ + tstls r5, r9, lsl #4 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf04f9105 │ │ │ │ - andls r0, r9, #268435456 @ 0x10000000 │ │ │ │ - mrshi pc, (UNDEF: 7) @ │ │ │ │ - rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - eorscc pc, r0, #192, 4 │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, sl, #48, 6 @ 0xc0000000 │ │ │ │ - mcrge 4, 7, pc, cr13, cr15, {3} @ │ │ │ │ + @ instruction: 0xf0009208 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc], r7 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ + eormi r3, r2, r0, lsr r2 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8d6461d │ │ │ │ - ldc 0, cr3, [pc, #848] @ 0xbd17c │ │ │ │ - @ instruction: 0xf8cd7b94 │ │ │ │ - b 0x1c9ce74 │ │ │ │ - stmib sp, {r0, r1, r4, r6, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf0037a06 │ │ │ │ - tstls r5, r1, lsl #6 │ │ │ │ - movweq lr, #39507 @ 0x9a53 │ │ │ │ - blvc 0x2f847c │ │ │ │ - rscshi pc, r1, r0 │ │ │ │ + teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f429a │ │ │ │ + @ instruction: 0xf44faeee │ │ │ │ + vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0x461d1310 │ │ │ │ + ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ + blvc 0xfe5f8618 │ │ │ │ + smlabtvc r4, sp, r9, lr │ │ │ │ + cmpne r3, #454656 @ 0x6f000 │ │ │ │ + stmdbge r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + blvc 0x2f85e4 │ │ │ │ + movweq lr, #35411 @ 0x8a53 │ │ │ │ + rscshi pc, r2, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47f429d │ │ │ │ - @ instruction: 0xf44faed6 │ │ │ │ + @ instruction: 0xf44faed8 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x461d0330 │ │ │ │ ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ + ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ + strls r9, [r4, -r9, lsl #4] │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #48, 12 @ 0x3000000 │ │ │ │ - andshi pc, r0, sp, asr #17 │ │ │ │ - b 0x1c8567c │ │ │ │ - andls r1, r9, #1275068417 @ 0x4c000001 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bvc 0x2775b8 │ │ │ │ - andeq lr, r3, #364544 @ 0x59000 │ │ │ │ - @ instruction: 0xf47f9105 │ │ │ │ - @ instruction: 0xf64baeb5 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ - blge 0x1bd6c4 │ │ │ │ - ldc2l 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - andcs sl, r1, fp, lsr #29 │ │ │ │ - vmlsl.u q15, d4, d2[1] │ │ │ │ - ldrmi r4, [r5], -r3, lsl #6 │ │ │ │ - stmdbeq pc, {r0, r1, r5, r7, r8, ip, sp, lr, pc} @ │ │ │ │ - rsbseq pc, pc, #4 │ │ │ │ - blx 0xfef0023c │ │ │ │ - addseq pc, r7, r9, lsl #19 │ │ │ │ + cmpne r3, #454656 @ 0x6f000 │ │ │ │ + @ instruction: 0xf0039208 │ │ │ │ + stmib sp, {r0, r8, r9}^ │ │ │ │ + b 0x16e7408 │ │ │ │ + tstls r5, r3, lsl #4 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr8, cr15, {3} │ │ │ │ + subsne pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + @ instruction: 0xf7ffab04 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ + strb r2, [r9], -r1 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf1a34615 │ │ │ │ + @ instruction: 0xf004080f │ │ │ │ + stcleq 2, cr0, [r1], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf888fab8 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + beq 0xfe177968 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x46984311 │ │ │ │ - bpl 0xff0f9de0 │ │ │ │ - bcs 0xf6df4 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr7, cr15, {1} │ │ │ │ + ldmdane r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x461f4311 │ │ │ │ + stmibpl r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + bcs 0xf6f60 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr9, cr15, {1} │ │ │ │ @ instruction: 0xf47f2901 │ │ │ │ - @ instruction: 0xf64fae94 │ │ │ │ + @ instruction: 0xf64fae96 │ │ │ │ vand , q14, │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - blge 0x1bd718 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ + blge 0x1bd884 │ │ │ │ tstls r5, r0, lsr r6 │ │ │ │ - mcrr2 7, 15, pc, r6, cr15 @ │ │ │ │ + mcrr2 7, 15, pc, r8, cr15 @ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - ldrb sl, [r2, r6, lsl #29] │ │ │ │ - cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ - blvc 0x1878580 │ │ │ │ + ldrb sl, [r1, r8, lsl #29] │ │ │ │ + ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - addseq r0, fp, r1, ror #25 │ │ │ │ - @ instruction: 0xf8d69306 │ │ │ │ - @ instruction: 0xf00130d4 │ │ │ │ - andls r0, r4, #8, 2 │ │ │ │ - stc 6, cr4, [sp, #192] @ 0xc0 │ │ │ │ - b 0x1c9bb40 │ │ │ │ - @ instruction: 0xf0031353 │ │ │ │ - bcs 0x47db2c │ │ │ │ + blvc 0x18786f0 │ │ │ │ + andls r0, r4, #57600 @ 0xe100 │ │ │ │ + tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + cmpne r3, #454656 @ 0x6f000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + stc 3, cr0, [sp, #4] │ │ │ │ + bcs 0x49bcac │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - vsubw.u8 q8, q2, d1 │ │ │ │ + @ instruction: 0xf0040301 │ │ │ │ + addseq r0, r2, pc, ror r2 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ tstmi r1, #536870916 @ 0x20000004 │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ andls r9, r7, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf64bae62 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ - blge 0x1bd778 │ │ │ │ - ldc2 7, cr15, [r8], {255} @ 0xff │ │ │ │ - @ instruction: 0xd1a62800 │ │ │ │ - vmin.s8 q15, q6, │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + vceq.f32 q13, q6, q10 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + blge 0x1bd8e4 │ │ │ │ + ldc2 7, cr15, [sl], {255} @ 0xff │ │ │ │ + @ instruction: 0xd1a52800 │ │ │ │ + vmin.s8 q15, q6, │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7ff020b │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - vst4.32 {d29,d31,d33,d35}, [pc :64]! │ │ │ │ + stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + vst4.32 {d29,d31,d33,d35}, [pc :64], ip │ │ │ │ vrsra.s64 , q14, #64 │ │ │ │ eormi r3, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andsne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf43f4293 │ │ │ │ - @ instruction: 0xf44faf1a │ │ │ │ + @ instruction: 0xf44faf1c │ │ │ │ vrshr.s64 , q14, #64 │ │ │ │ eormi r3, r2, r0, lsr r2 │ │ │ │ cmnpvs r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - @ instruction: 0xf005ae30 │ │ │ │ + @ instruction: 0xf005ae32 │ │ │ │ ldrmi r0, [sp], -pc, lsl #4 │ │ │ │ - stmdbeq pc, {r1, r5, r7, r8, ip, sp, lr, pc} @ │ │ │ │ + stmdaeq pc, {r1, r5, r7, r8, ip, sp, lr, pc} @ │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfef0032c │ │ │ │ - addseq pc, pc, r9, lsl #19 │ │ │ │ - tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ - ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x46904319 │ │ │ │ - bpl 0xff0f9ed0 │ │ │ │ - stmdbge r4, {r0, r4, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7ff3303 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0065f47f │ │ │ │ - strbtmi pc, [r2], #-4 @ │ │ │ │ - @ instruction: 0xf1b49b03 │ │ │ │ - @ instruction: 0xf47f4f60 │ │ │ │ - stmdbge r4, {r1, r2, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ - movwls r4, #17968 @ 0x4630 │ │ │ │ - @ instruction: 0xf87cf7ff │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xe754ad9e │ │ │ │ + blx 0xfeec0498 │ │ │ │ + @ instruction: 0xf001f888 │ │ │ │ + b 0x147d53c │ │ │ │ + vmlsl.u8 q8, d20, d3 │ │ │ │ + b 0x1489e2c │ │ │ │ + tstmi r9, #88, 16 @ 0x580000 │ │ │ │ + vmov.i32 d20, #-956301312 @ 0xc7000000 │ │ │ │ + ldr r5, [r1, -r0, asr #19]! │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - strls r2, [r4], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf870f7ff │ │ │ │ - stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ - mcrge 4, 0, pc, cr7, cr15, {1} @ │ │ │ │ - blge 0x1f6d30 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vrshr.s64 d17, d17, #64 │ │ │ │ - tstls r3, fp, lsl #4 │ │ │ │ - blx 0x1ffb020 │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x003bf47f │ │ │ │ - blge 0x1f6bd8 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vrshr.s64 d17, d17, #64 │ │ │ │ - tstls r3, fp, lsl #4 │ │ │ │ - blx 0x1c7b03c │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x002df47f │ │ │ │ - ldcvs 7, cr14, [r3, #-0] │ │ │ │ - @ instruction: 0xf013681b │ │ │ │ - @ instruction: 0xf43f0f0e │ │ │ │ - ldrtmi sl, [r0], -fp, lsl #28 │ │ │ │ - ldc2 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ - vabd.s8 d30, d14, d17 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - strls r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ - @ instruction: 0xf7936808 │ │ │ │ - @ instruction: 0xe62ffe77 │ │ │ │ - @ instruction: 0xffbaf7ed │ │ │ │ - @ instruction: 0xf1fde715 │ │ │ │ - svclt 0x0000ff0b │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcc lr, #14797 @ 0x39cd │ │ │ │ + @ instruction: 0xf88cf7ff │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0xf004af63 │ │ │ │ + blls 0x18e2d4 │ │ │ │ + svcmi 0x0060f1b4 │ │ │ │ + stcge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7ff9304 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [pc, #252] @ 0xbd260 │ │ │ │ + stmdbge r4, {r1, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + movwls r4, #13872 @ 0x3630 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7ff9404 │ │ │ │ + blls 0x1bb33c │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + strb sl, [r5, -r8, lsl #28] │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ + eorcc pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + usat16 sl, #10, r9 │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ + eorcc pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + ldrbt sl, [pc], fp, lsr #30 │ │ │ │ + ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x000ef013 │ │ │ │ + mcrge 4, 0, pc, cr12, cr15, {1} @ │ │ │ │ + @ instruction: 0xf7fe4630 │ │ │ │ + @ instruction: 0xe71ffd3f │ │ │ │ + cmppne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r5, r0, asr #5 │ │ │ │ + stmdavs r8, {sl, ip, pc} │ │ │ │ + stc2l 7, cr15, [r0, #588] @ 0x24c │ │ │ │ + @ instruction: 0xf7ede630 │ │ │ │ + @ instruction: 0xe713ff77 │ │ │ │ + @ instruction: 0xff54f1fd │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1428c │ │ │ │ + bl 0xfec143fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf7924604 │ │ │ │ - @ instruction: 0xf646fee1 │ │ │ │ + @ instruction: 0xf646fe29 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ eoreq r2, r2, #1476395010 @ 0x58000002 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ ldmdavs r9, {r0, ip, pc} │ │ │ │ - mcr2 7, 7, pc, cr10, cr7, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr2, cr7, {4} │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec142cc │ │ │ │ + bl 0xfec1443c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed118 │ │ │ │ + bl 0x3ed288 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5900 │ │ │ │ + bl 0x3c5a70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr4, cr3, {4} @ │ │ │ │ + stc2l 7, cr15, [ip, #588] @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r6, r8, sl │ │ │ │ + addeq r2, r6, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14324 │ │ │ │ + bl 0xfec14494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed170 │ │ │ │ + bl 0x3ed2e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 100), fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5958 │ │ │ │ + bl 0x3c5ac8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr8, cr3, {4} │ │ │ │ + stc2 7, cr15, [r0, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr #20 │ │ │ │ + ldrdeq r2, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1437c │ │ │ │ + bl 0xfec144ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed1c8 │ │ │ │ + bl 0x3ed338 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_usr, fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c59b0 │ │ │ │ + bl 0x3c5b20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr12, cr3, {4} @ │ │ │ │ + ldc2l 7, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, ror #19 │ │ │ │ + addeq r2, r6, r8, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec143d4 │ │ │ │ + bl 0xfec14544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed220 │ │ │ │ + bl 0x3ed390 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a4f64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a08 │ │ │ │ + bl 0x3c5b78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr0, cr3, {4} @ │ │ │ │ + stc2l 7, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r6, r0, r9 │ │ │ │ + addeq r2, r6, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1442c │ │ │ │ + bl 0xfec1459c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed278 │ │ │ │ + bl 0x3ed3e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a60 │ │ │ │ + bl 0x3c5bd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #588] @ 0x24c │ │ │ │ + ldc2 7, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr r9 │ │ │ │ + addeq r2, r6, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14484 │ │ │ │ + bl 0xfec145f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed2d0 │ │ │ │ + bl 0x3ed440 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ab8 │ │ │ │ + bl 0x3c5c28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #588]! @ 0x24c │ │ │ │ + ldc2l 7, cr15, [r0], #588 @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror #17 │ │ │ │ + addeq r2, r6, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec144dc │ │ │ │ + bl 0xfec1464c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed328 │ │ │ │ + bl 0x3ed498 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5b10 │ │ │ │ + bl 0x3c5c80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2l 7, cr15, [r4], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl #17 │ │ │ │ + addeq r2, r6, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14534 │ │ │ │ + bl 0xfec146a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed380 │ │ │ │ + bl 0x3ed4f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b8f245 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5b68 │ │ │ │ + bl 0x3c5cd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-588] @ 0xfffffdb4 │ │ │ │ + ldc2 7, cr15, [r8], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr r8 │ │ │ │ + addeq r2, r6, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1458c │ │ │ │ + bl 0xfec146fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed3d8 │ │ │ │ + bl 0x3ed548 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5bc0 │ │ │ │ + bl 0x3c5d30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2l 7, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r6], r8 │ │ │ │ + addeq r2, r6, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec145e4 │ │ │ │ + bl 0xfec14754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed430 │ │ │ │ + bl 0x3ed5a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5c18 │ │ │ │ + bl 0x3c5d88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #588 @ 0x24c │ │ │ │ + mcrr2 7, 9, pc, r0, cr3 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsl #15 │ │ │ │ + addeq r2, r6, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1463c │ │ │ │ + bl 0xfec147ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed488 │ │ │ │ + bl 0x3ed5f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5c70 │ │ │ │ + bl 0x3c5de0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], {147} @ 0x93 │ │ │ │ + ldc2 7, cr15, [r4], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr #14 │ │ │ │ + @ instruction: 0x008625b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14694 │ │ │ │ + bl 0xfec14804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed4e0 │ │ │ │ + bl 0x3ed650 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5cc8 │ │ │ │ + bl 0x3c5e38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #588 @ 0x24c │ │ │ │ + blx 0xffafb48e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r6], r0 │ │ │ │ + addeq r2, r6, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec146ec │ │ │ │ + bl 0xfec1485c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed538 │ │ │ │ + bl 0x3ed6a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d20 │ │ │ │ + bl 0x3c5e90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #-588 @ 0xfffffdb4 │ │ │ │ + blx 0xfeffb4e6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, ror r6 │ │ │ │ + addeq r2, r6, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14744 │ │ │ │ + bl 0xfec148b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed590 │ │ │ │ + bl 0x3ed700 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d78 │ │ │ │ + bl 0x3c5ee8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r8, cr3 @ │ │ │ │ + blx 0xfe4fb53e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr #12 │ │ │ │ + @ instruction: 0x008624b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1479c │ │ │ │ + bl 0xfec1490c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed5e8 │ │ │ │ + bl 0x3ed758 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5dd0 │ │ │ │ + bl 0x3c5f40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {147} @ 0x93 │ │ │ │ + blx 0x19fb596 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr #11 │ │ │ │ + addeq r2, r6, r8, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec147f4 │ │ │ │ + bl 0xfec14964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed640 │ │ │ │ + bl 0x3ed7b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 108), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e28 │ │ │ │ + bl 0x3c5f98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffcfb47e │ │ │ │ + blx 0xefb5ee │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror r5 │ │ │ │ + addeq r2, r6, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1484c │ │ │ │ + bl 0xfec149bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed698 │ │ │ │ + bl 0x3ed808 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e80 │ │ │ │ + bl 0x3c5ff0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff1fb4d6 │ │ │ │ + blx 0x3fb646 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl r5 │ │ │ │ + addeq r2, r6, r8, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec148a4 │ │ │ │ + bl 0xfec14a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed6f0 │ │ │ │ + bl 0x3ed860 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ed8 │ │ │ │ + bl 0x3c6048 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe6fb52e │ │ │ │ + blx 0xff8fb69c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr #9 │ │ │ │ + addeq r2, r6, r0, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec148fc │ │ │ │ + bl 0xfec14a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed748 │ │ │ │ + bl 0x3ed8b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f30 │ │ │ │ + bl 0x3c60a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1bfb586 │ │ │ │ + blx 0xfedfb6f4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, ror #8 │ │ │ │ + strdeq r2, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14954 │ │ │ │ + bl 0xfec14ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed7a0 │ │ │ │ + bl 0x3ed910 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f88 │ │ │ │ + bl 0x3c60f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x10fb5de │ │ │ │ + blx 0xfe2fb74c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsl r4 │ │ │ │ + addeq r2, r6, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec149ac │ │ │ │ + bl 0xfec14b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed7f8 │ │ │ │ + bl 0x3ed968 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5fe0 │ │ │ │ + bl 0x3c6150 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x5fb636 │ │ │ │ + blx 0x17fb7a4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008623b8 │ │ │ │ + addeq r2, r6, r8, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a04 │ │ │ │ + bl 0xfec14b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed850 │ │ │ │ + bl 0x3ed9c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6038 │ │ │ │ + bl 0x3c61a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffafb68c │ │ │ │ + blx 0xcfb7fc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror #6 │ │ │ │ + strdeq r2, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a5c │ │ │ │ + bl 0xfec14bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed8a8 │ │ │ │ + bl 0x3eda18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6090 │ │ │ │ + bl 0x3c6200 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeffb6e4 │ │ │ │ + blx 0x1fb854 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl #6 │ │ │ │ + umulleq r2, r6, r8, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14ab4 │ │ │ │ + bl 0xfec14c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed900 │ │ │ │ + bl 0x3eda70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c60e8 │ │ │ │ + bl 0x3c6258 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe4fb73c │ │ │ │ + @ instruction: 0xf9d8f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008622b0 │ │ │ │ + addeq r2, r6, r0, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b0c │ │ │ │ + bl 0xfec14c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed958 │ │ │ │ + bl 0x3edac8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6140 │ │ │ │ + bl 0x3c62b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x19fb794 │ │ │ │ + @ instruction: 0xf9acf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr r2 │ │ │ │ + addeq r2, r6, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b64 │ │ │ │ + bl 0xfec14cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed9b0 │ │ │ │ + bl 0x3edb20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6198 │ │ │ │ + bl 0x3c6308 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xefb7ec │ │ │ │ + @ instruction: 0xf980f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsl #4 │ │ │ │ + umulleq r2, r6, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14bbc │ │ │ │ + bl 0xfec14d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda08 │ │ │ │ + bl 0x3edb78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c61f0 │ │ │ │ + bl 0x3c6360 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x3fb844 │ │ │ │ + @ instruction: 0xf954f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr #3 │ │ │ │ + addeq r2, r6, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14c14 │ │ │ │ + bl 0xfec14d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda60 │ │ │ │ + bl 0x3edbd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6248 │ │ │ │ + bl 0x3c63b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e0f793 │ │ │ │ + @ instruction: 0xf928f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr r1 │ │ │ │ + addeq r1, r6, r0, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14c6c │ │ │ │ + bl 0xfec14ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edab8 │ │ │ │ + bl 0x3edc28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c62a0 │ │ │ │ + bl 0x3c6410 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b4f793 │ │ │ │ + @ instruction: 0xf8fcf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r6], r8 │ │ │ │ + addeq r1, r6, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14cc4 │ │ │ │ + bl 0xfec14e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edb10 │ │ │ │ + bl 0x3edc80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c62f8 │ │ │ │ + bl 0x3c6468 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf988f793 │ │ │ │ + @ instruction: 0xf8d0f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr #1 │ │ │ │ + addeq r1, r6, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14d1c │ │ │ │ + bl 0xfec14e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edb68 │ │ │ │ + bl 0x3edcd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6350 │ │ │ │ + bl 0x3c64c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf95cf793 │ │ │ │ + @ instruction: 0xf8a4f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr #32 │ │ │ │ + ldrdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14d74 │ │ │ │ + bl 0xfec14ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edbc0 │ │ │ │ + bl 0x3edd30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c63a8 │ │ │ │ + bl 0x3c6518 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf930f793 │ │ │ │ + @ instruction: 0xf878f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r0 │ │ │ │ + addeq r1, r6, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14dcc │ │ │ │ + bl 0xfec14f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edc18 │ │ │ │ + bl 0x3edd88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6400 │ │ │ │ + bl 0x3c6570 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf904f793 │ │ │ │ + @ instruction: 0xf84cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r6, r8, pc @ │ │ │ │ + addeq r1, r6, r8, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e24 │ │ │ │ + bl 0xfec14f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edc70 │ │ │ │ + bl 0x3edde0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6458 │ │ │ │ + bl 0x3c65c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d8f793 │ │ │ │ + @ instruction: 0xf820f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #30 │ │ │ │ + ldrdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e7c │ │ │ │ + bl 0xfec14fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edcc8 │ │ │ │ + bl 0x3ede38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c64b0 │ │ │ │ + bl 0x3c6620 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8acf793 │ │ │ │ + @ instruction: 0xfff4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror #29 │ │ │ │ + addeq r1, r6, r8, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14ed4 │ │ │ │ + bl 0xfec15044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd20 │ │ │ │ + bl 0x3ede90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6508 │ │ │ │ + bl 0x3c6678 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf880f793 │ │ │ │ + @ instruction: 0xffc8f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r6, r0, lr │ │ │ │ + addeq r1, r6, r0, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f2c │ │ │ │ + bl 0xfec1509c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd78 │ │ │ │ + bl 0x3edee8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6560 │ │ │ │ + bl 0x3c66d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf854f793 │ │ │ │ + @ instruction: 0xff9cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr lr │ │ │ │ + addeq r1, r6, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f84 │ │ │ │ + bl 0xfec150f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eddd0 │ │ │ │ + bl 0x3edf40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c65b8 │ │ │ │ + bl 0x3c6728 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf828f793 │ │ │ │ + @ instruction: 0xff70f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror #27 │ │ │ │ + addeq r1, r6, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14fdc │ │ │ │ + bl 0xfec1514c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede28 │ │ │ │ + bl 0x3edf98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6610 │ │ │ │ + bl 0x3c6780 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfffcf792 │ │ │ │ + @ instruction: 0xff44f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl #27 │ │ │ │ + addeq r1, r6, r8, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15034 │ │ │ │ + bl 0xfec151a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede80 │ │ │ │ + bl 0x3edff0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvc pc, r4, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6668 │ │ │ │ + bl 0x3c67d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd0f792 │ │ │ │ + @ instruction: 0xff18f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr sp │ │ │ │ + addeq r1, r6, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1508c │ │ │ │ + bl 0xfec151fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eded8 │ │ │ │ + bl 0x3ee048 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_usr, r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c66c0 │ │ │ │ + bl 0x3c6830 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa4f792 │ │ │ │ + mcr2 7, 7, pc, cr12, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r8, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec150e4 │ │ │ │ + bl 0xfec15254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf30 │ │ │ │ + bl 0x3ee0a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R12_fiq, r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6718 │ │ │ │ + bl 0x3c6888 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff78f792 │ │ │ │ + mcr2 7, 6, pc, cr0, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #25 │ │ │ │ + addeq r1, r6, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1513c │ │ │ │ + bl 0xfec152ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf88 │ │ │ │ + bl 0x3ee0f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6770 │ │ │ │ + bl 0x3c68e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff4cf792 │ │ │ │ + mrc2 7, 4, pc, cr4, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #24 │ │ │ │ + @ instruction: 0x00861ab8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15194 │ │ │ │ + bl 0xfec15304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edfe0 │ │ │ │ + bl 0x3ee150 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c67c8 │ │ │ │ + bl 0x3c6938 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff20f792 │ │ │ │ + mcr2 7, 3, pc, cr8, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r0 │ │ │ │ + addeq r1, r6, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec151ec │ │ │ │ + bl 0xfec1535c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee038 │ │ │ │ + bl 0x3ee1a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a4f64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6820 │ │ │ │ + bl 0x3c6990 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr4, cr2, {4} │ │ │ │ + mrc2 7, 1, pc, cr12, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror fp │ │ │ │ + addeq r1, r6, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15244 │ │ │ │ + bl 0xfec153b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee090 │ │ │ │ + bl 0x3ee200 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_fiq, sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6878 │ │ │ │ + bl 0x3c69e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr8, cr2, {4} @ │ │ │ │ + mrc2 7, 0, pc, cr0, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #22 │ │ │ │ + @ instruction: 0x008619b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1529c │ │ │ │ + bl 0xfec1540c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee0e8 │ │ │ │ + bl 0x3ee258 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31acf64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c68d0 │ │ │ │ + bl 0x3c6a40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr12, cr2, {4} │ │ │ │ + stc2l 7, cr15, [r4, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr #21 │ │ │ │ + addeq r1, r6, r8, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec152f4 │ │ │ │ + bl 0xfec15464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee140 │ │ │ │ + bl 0x3ee2b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6928 │ │ │ │ + bl 0x3c6a98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr0, cr2, {4} │ │ │ │ + ldc2 7, cr15, [r8, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror sl │ │ │ │ + addeq r1, r6, r0, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1534c │ │ │ │ + bl 0xfec154bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee198 │ │ │ │ + bl 0x3ee308 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6980 │ │ │ │ + bl 0x3c6af0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr4, cr2, {4} @ │ │ │ │ + stc2 7, cr15, [ip, #584] @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl sl │ │ │ │ + addeq r1, r6, r8, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec153a4 │ │ │ │ + bl 0xfec15514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee1f0 │ │ │ │ + bl 0x3ee360 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c69d8 │ │ │ │ + bl 0x3c6b48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr8, cr2, {4} │ │ │ │ + stc2l 7, cr15, [r0, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #19 │ │ │ │ + addeq r1, r6, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec153fc │ │ │ │ + bl 0xfec1556c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee248 │ │ │ │ + bl 0x3ee3b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a30 │ │ │ │ + bl 0x3c6ba0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #584]! @ 0x248 │ │ │ │ + ldc2 7, cr15, [r4, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror #18 │ │ │ │ + strdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15454 │ │ │ │ + bl 0xfec155c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee2a0 │ │ │ │ + bl 0x3ee410 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a88 │ │ │ │ + bl 0x3c6bf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #584] @ 0x248 │ │ │ │ + stc2 7, cr15, [r8, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl r9 │ │ │ │ + addeq r1, r6, r0, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec154ac │ │ │ │ + bl 0xfec1561c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee2f8 │ │ │ │ + bl 0x3ee468 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ae0 │ │ │ │ + bl 0x3c6c50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #584] @ 0x248 │ │ │ │ + ldc2l 7, cr15, [ip], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008618b8 │ │ │ │ + addeq r1, r6, r8, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15504 │ │ │ │ + bl 0xfec15674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee350 │ │ │ │ + bl 0x3ee4c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b38 │ │ │ │ + bl 0x3c6ca8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2 7, cr15, [r0], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror #16 │ │ │ │ + strdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1555c │ │ │ │ + bl 0xfec156cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee3a8 │ │ │ │ + bl 0x3ee518 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b90 │ │ │ │ + bl 0x3c6d00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #-584]! @ 0xfffffdb8 │ │ │ │ + stc2 7, cr15, [r4], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl #16 │ │ │ │ + umulleq r1, r6, r8, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec155b4 │ │ │ │ + bl 0xfec15724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee400 │ │ │ │ + bl 0x3ee570 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6be8 │ │ │ │ + bl 0x3c6d58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #-584] @ 0xfffffdb8 │ │ │ │ + mrrc2 7, 9, pc, r8, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008617b0 │ │ │ │ + addeq r1, r6, r0, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1560c │ │ │ │ + bl 0xfec1577c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee458 │ │ │ │ + bl 0x3ee5c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c40 │ │ │ │ + bl 0x3c6db0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #584 @ 0x248 │ │ │ │ + stc2 7, cr15, [ip], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr r7 │ │ │ │ + addeq r1, r6, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15664 │ │ │ │ + bl 0xfec157d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee4b0 │ │ │ │ + bl 0x3ee620 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 100), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c98 │ │ │ │ + bl 0x3c6e08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #584 @ 0x248 │ │ │ │ + stc2 7, cr15, [r0], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #14 │ │ │ │ + umulleq r1, r6, r0, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec156bc │ │ │ │ + bl 0xfec1582c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee508 │ │ │ │ + bl 0x3ee678 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6cf0 │ │ │ │ + bl 0x3c6e60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {146} @ 0x92 │ │ │ │ + blx 0xff5fc4b2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #13 │ │ │ │ + addeq r1, r6, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15714 │ │ │ │ + bl 0xfec15884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee560 │ │ │ │ + bl 0x3ee6d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d48 │ │ │ │ + bl 0x3c6eb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + blx 0xfeafc50a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr r6 │ │ │ │ + addeq r1, r6, r0, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1576c │ │ │ │ + bl 0xfec158dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee5b8 │ │ │ │ + bl 0x3ee728 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6da0 │ │ │ │ + bl 0x3c6f10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #-584 @ 0xfffffdb8 │ │ │ │ + blx 0x1ffc562 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec157c4 │ │ │ │ + bl 0xfec15934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee610 │ │ │ │ + bl 0x3ee780 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6df8 │ │ │ │ + bl 0x3c6f68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], {146} @ 0x92 │ │ │ │ + blx 0x14fc5ba │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #11 │ │ │ │ + addeq r1, r6, r0, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1581c │ │ │ │ + bl 0xfec1598c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee668 │ │ │ │ + bl 0x3ee7d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_usr, sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e50 │ │ │ │ + bl 0x3c6fc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff7fc4a2 │ │ │ │ + blx 0x9fc612 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr #10 │ │ │ │ + ldrdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15874 │ │ │ │ + bl 0xfec159e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee6c0 │ │ │ │ + bl 0x3ee830 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ea8 │ │ │ │ + bl 0x3c7018 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfecfc4fa │ │ │ │ + blx 0xffefc668 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r0 │ │ │ │ + addeq r1, r6, r0, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec158cc │ │ │ │ + bl 0xfec15a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee718 │ │ │ │ + bl 0x3ee888 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 108), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f00 │ │ │ │ + bl 0x3c7070 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe1fc552 │ │ │ │ + blx 0xff3fc6c0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r6, r8, r4 │ │ │ │ + addeq r1, r6, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15924 │ │ │ │ + bl 0xfec15a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee770 │ │ │ │ + bl 0x3ee8e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f58 │ │ │ │ + bl 0x3c70c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x16fc5aa │ │ │ │ + blx 0xfe8fc718 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #8 │ │ │ │ + ldrdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1597c │ │ │ │ + bl 0xfec15aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee7c8 │ │ │ │ + bl 0x3ee938 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6fb0 │ │ │ │ + bl 0x3c7120 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xbfc602 │ │ │ │ + blx 0x1dfc770 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror #7 │ │ │ │ + addeq r1, r6, r8, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec159d4 │ │ │ │ + bl 0xfec15b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee820 │ │ │ │ + bl 0x3ee990 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 108), fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7008 │ │ │ │ + bl 0x3c7178 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfc65a │ │ │ │ + blx 0x12fc7c8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r6, r0, r3 │ │ │ │ + addeq r1, r6, r0, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a2c │ │ │ │ + bl 0xfec15b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee878 │ │ │ │ + bl 0x3ee9e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7060 │ │ │ │ + bl 0x3c71d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff5fc6b0 │ │ │ │ + blx 0x7fc820 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr r3 │ │ │ │ + addeq r1, r6, r8, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a84 │ │ │ │ + bl 0xfec15bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee8d0 │ │ │ │ + bl 0x3eea40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c70b8 │ │ │ │ + bl 0x3c7228 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeafc708 │ │ │ │ + @ instruction: 0xf9f0f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror #5 │ │ │ │ + addeq r1, r6, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15adc │ │ │ │ + bl 0xfec15c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee928 │ │ │ │ + bl 0x3eea98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7110 │ │ │ │ + bl 0x3c7280 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1ffc760 │ │ │ │ + @ instruction: 0xf9c4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl #5 │ │ │ │ + addeq r1, r6, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b34 │ │ │ │ + bl 0xfec15ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee980 │ │ │ │ + bl 0x3eeaf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7168 │ │ │ │ + bl 0x3c72d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x14fc7b8 │ │ │ │ + @ instruction: 0xf998f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr r2 │ │ │ │ + addeq r1, r6, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b8c │ │ │ │ + bl 0xfec15cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee9d8 │ │ │ │ + bl 0x3eeb48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c71c0 │ │ │ │ + bl 0x3c7330 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x9fc810 │ │ │ │ + @ instruction: 0xf96cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r8, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15be4 │ │ │ │ + bl 0xfec15d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea30 │ │ │ │ + bl 0x3eeba0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r8, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7218 │ │ │ │ + bl 0x3c7388 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f8f792 │ │ │ │ + @ instruction: 0xf940f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #3 │ │ │ │ + addeq r1, r6, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c3c │ │ │ │ + bl 0xfec15dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea88 │ │ │ │ + bl 0x3eebf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7270 │ │ │ │ + bl 0x3c73e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9ccf792 │ │ │ │ + @ instruction: 0xf914f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #2 │ │ │ │ + @ instruction: 0x00860fb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c94 │ │ │ │ + bl 0xfec15e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeae0 │ │ │ │ + bl 0x3eec50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 100), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c72c8 │ │ │ │ + bl 0x3c7438 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a0f792 │ │ │ │ + @ instruction: 0xf8e8f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r0 │ │ │ │ + addeq r0, r6, r0, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15cec │ │ │ │ + bl 0xfec15e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb38 │ │ │ │ + bl 0x3eeca8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7320 │ │ │ │ + bl 0x3c7490 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf974f792 │ │ │ │ + @ instruction: 0xf8bcf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror r0 │ │ │ │ + addeq r0, r6, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d44 │ │ │ │ + bl 0xfec15eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb90 │ │ │ │ + bl 0x3eed00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7378 │ │ │ │ + bl 0x3c74e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf948f792 │ │ │ │ + @ instruction: 0xf890f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #32 │ │ │ │ + @ instruction: 0x00860eb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d9c │ │ │ │ + bl 0xfec15f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eebe8 │ │ │ │ + bl 0x3eed58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r4, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c73d0 │ │ │ │ + bl 0x3c7540 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf91cf792 │ │ │ │ + @ instruction: 0xf864f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr #31 │ │ │ │ + addeq r0, r6, r8, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15df4 │ │ │ │ + bl 0xfec15f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec40 │ │ │ │ + bl 0x3eedb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7428 │ │ │ │ + bl 0x3c7598 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f0f792 │ │ │ │ + @ instruction: 0xf838f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror pc │ │ │ │ + addeq r0, r6, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e4c │ │ │ │ + bl 0xfec15fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec98 │ │ │ │ + bl 0x3eee08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7480 │ │ │ │ + bl 0x3c75f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c4f792 │ │ │ │ + @ instruction: 0xf80cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl pc │ │ │ │ + addeq r0, r6, r8, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15ea4 │ │ │ │ + bl 0xfec16014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eecf0 │ │ │ │ + bl 0x3eee60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c74d8 │ │ │ │ + bl 0x3c7648 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf898f792 │ │ │ │ + @ instruction: 0xffe0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr #29 │ │ │ │ + addeq r0, r6, r0, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15efc │ │ │ │ + bl 0xfec1606c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed48 │ │ │ │ + bl 0x3eeeb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7530 │ │ │ │ + bl 0x3c76a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf86cf792 │ │ │ │ + @ instruction: 0xffb4f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #28 │ │ │ │ + strdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f54 │ │ │ │ + bl 0xfec160c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeda0 │ │ │ │ + bl 0x3eef10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b8f640 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7588 │ │ │ │ + bl 0x3c76f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf840f792 │ │ │ │ + @ instruction: 0xff88f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl lr │ │ │ │ + addeq r0, r6, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15fac │ │ │ │ + bl 0xfec1611c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eedf8 │ │ │ │ + bl 0x3eef68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c75e0 │ │ │ │ + bl 0x3c7750 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf814f792 │ │ │ │ + @ instruction: 0xff5cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00860db8 │ │ │ │ + addeq r0, r6, r8, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16004 │ │ │ │ + bl 0xfec16174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee50 │ │ │ │ + bl 0x3eefc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7638 │ │ │ │ + bl 0x3c77a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe8f791 │ │ │ │ + @ instruction: 0xff30f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror #26 │ │ │ │ + strdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1605c │ │ │ │ + bl 0xfec161cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeea8 │ │ │ │ + bl 0x3ef018 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b4f64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7690 │ │ │ │ + bl 0x3c7800 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffbcf791 │ │ │ │ + @ instruction: 0xff04f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl #26 │ │ │ │ + umulleq r0, r6, r8, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec160b4 │ │ │ │ + bl 0xfec16224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef00 │ │ │ │ + bl 0x3ef070 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a8f640 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c76e8 │ │ │ │ + bl 0x3c7858 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff90f791 │ │ │ │ + mrc2 7, 6, pc, cr8, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00860cb0 │ │ │ │ + addeq r0, r6, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1610c │ │ │ │ + bl 0xfec1627c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef58 │ │ │ │ + bl 0x3ef0c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R12_fiq, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7740 │ │ │ │ + bl 0x3c78b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff64f791 │ │ │ │ + mcr2 7, 5, pc, cr12, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr ip │ │ │ │ + addeq r0, r6, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16164 │ │ │ │ + bl 0xfec162d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eefb0 │ │ │ │ + bl 0x3ef120 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrspl pc, r0, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7798 │ │ │ │ + bl 0x3c7908 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff38f791 │ │ │ │ + mcr2 7, 4, pc, cr0, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #24 │ │ │ │ + umulleq r0, r6, r0, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec161bc │ │ │ │ + bl 0xfec1632c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef008 │ │ │ │ + bl 0x3ef178 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c77f0 │ │ │ │ + bl 0x3c7960 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff0cf791 │ │ │ │ + mrc2 7, 2, pc, cr4, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #23 │ │ │ │ + addeq r0, r6, r8, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16214 │ │ │ │ + bl 0xfec16384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef060 │ │ │ │ + bl 0x3ef1d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7848 │ │ │ │ + bl 0x3c79b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr0, cr1, {4} @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr fp │ │ │ │ + addeq r0, r6, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1626c │ │ │ │ + bl 0xfec163dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef0b8 │ │ │ │ + bl 0x3ef228 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c78a0 │ │ │ │ + bl 0x3c7a10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr4, cr1, {4} │ │ │ │ + ldc2l 7, cr15, [ip, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r6], r8 │ │ │ │ + addeq r0, r6, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec162c4 │ │ │ │ + bl 0xfec16434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef110 │ │ │ │ + bl 0x3ef280 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c78f8 │ │ │ │ + bl 0x3c7a68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr8, cr1, {4} @ │ │ │ │ + ldc2l 7, cr15, [r0, #580] @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr #21 │ │ │ │ + addeq r0, r6, r0, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1631c │ │ │ │ + bl 0xfec1648c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef168 │ │ │ │ + bl 0x3ef2d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7950 │ │ │ │ + bl 0x3c7ac0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr12, cr1, {4} │ │ │ │ + stc2 7, cr15, [r4, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr #20 │ │ │ │ + ldrdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16374 │ │ │ │ + bl 0xfec164e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef1c0 │ │ │ │ + bl 0x3ef330 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c79a8 │ │ │ │ + bl 0x3c7b18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr0, cr1, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r6], r0 @ │ │ │ │ + addeq r0, r6, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec163cc │ │ │ │ + bl 0xfec1653c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef218 │ │ │ │ + bl 0x3ef388 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 108), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a00 │ │ │ │ + bl 0x3c7b70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr4, cr1, {4} @ │ │ │ │ + stc2l 7, cr15, [ip, #-580] @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r8, r9 │ │ │ │ + addeq r0, r6, r8, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16424 │ │ │ │ + bl 0xfec16594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef270 │ │ │ │ + bl 0x3ef3e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a58 │ │ │ │ + bl 0x3c7bc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #580] @ 0x244 │ │ │ │ + stc2 7, cr15, [r0, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr #18 │ │ │ │ + ldrdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1647c │ │ │ │ + bl 0xfec165ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef2c8 │ │ │ │ + bl 0x3ef438 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ab0 │ │ │ │ + bl 0x3c7c20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #580]! @ 0x244 │ │ │ │ + ldc2l 7, cr15, [r4], #580 @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #17 │ │ │ │ + addeq r0, r6, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec164d4 │ │ │ │ + bl 0xfec16644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef320 │ │ │ │ + bl 0x3ef490 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrcc pc, r0, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b08 │ │ │ │ + bl 0x3c7c78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #580] @ 0x244 │ │ │ │ + stc2l 7, cr15, [r8], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r0, r8 │ │ │ │ + addeq r0, r6, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1652c │ │ │ │ + bl 0xfec1669c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef378 │ │ │ │ + bl 0x3ef4e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_usr, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b60 │ │ │ │ + bl 0x3c7cd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-580] @ 0xfffffdbc │ │ │ │ + ldc2 7, cr15, [ip], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr r8 │ │ │ │ + addeq r0, r6, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16584 │ │ │ │ + bl 0xfec166f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef3d0 │ │ │ │ + bl 0x3ef540 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_fiq, fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7bb8 │ │ │ │ + bl 0x3c7d28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ + ldc2l 7, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror #15 │ │ │ │ + addeq r0, r6, r0, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec165dc │ │ │ │ + bl 0xfec1674c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef428 │ │ │ │ + bl 0x3ef598 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21acf64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7c10 │ │ │ │ + bl 0x3c7d80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #580 @ 0x244 │ │ │ │ + mcrr2 7, 9, pc, r4, cr1 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl #15 │ │ │ │ + addeq r0, r6, r8, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16634 │ │ │ │ + bl 0xfec167a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef480 │ │ │ │ + bl 0x3ef5f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7c68 │ │ │ │ + bl 0x3c7dd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], {145} @ 0x91 │ │ │ │ + ldc2 7, cr15, [r8], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr r7 │ │ │ │ + addeq r0, r6, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1668c │ │ │ │ + bl 0xfec167fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef4d8 │ │ │ │ + bl 0x3ef648 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7cc0 │ │ │ │ + bl 0x3c7e30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #580 @ 0x244 │ │ │ │ + blx 0xffbfd47e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r8 │ │ │ │ + addeq r0, r6, r8, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec166e4 │ │ │ │ + bl 0xfec16854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef530 │ │ │ │ + bl 0x3ef6a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7d18 │ │ │ │ + bl 0x3c7e88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #-580 @ 0xfffffdbc │ │ │ │ + blx 0xff0fd4d6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #13 │ │ │ │ + addeq r0, r6, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1673c │ │ │ │ + bl 0xfec168ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef588 │ │ │ │ + bl 0x3ef6f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7d70 │ │ │ │ + bl 0x3c7ee0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, ip, cr1 @ │ │ │ │ + blx 0xfe5fd52e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #12 │ │ │ │ + @ instruction: 0x008604b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16794 │ │ │ │ + bl 0xfec16904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef5e0 │ │ │ │ + bl 0x3ef750 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 100), r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7dc8 │ │ │ │ + bl 0x3c7f38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ + blx 0x1afd586 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r0 @ │ │ │ │ + addeq r0, r6, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec167ec │ │ │ │ + bl 0xfec1695c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef638 │ │ │ │ + bl 0x3ef7a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e20 │ │ │ │ + bl 0x3c7f90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffdfd46e │ │ │ │ + blx 0xffd5de │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror r5 │ │ │ │ + addeq r0, r6, r8, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16844 │ │ │ │ + bl 0xfec169b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef690 │ │ │ │ + bl 0x3ef800 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 108), r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e78 │ │ │ │ + bl 0x3c7fe8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff2fd4c6 │ │ │ │ + blx 0x4fd636 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr #10 │ │ │ │ + @ instruction: 0x008603b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1689c │ │ │ │ + bl 0xfec16a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef6e8 │ │ │ │ + bl 0x3ef858 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ed0 │ │ │ │ + bl 0x3c8040 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe7fd51e │ │ │ │ + blx 0xff9fd68c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr #9 │ │ │ │ + addeq r0, r6, r8, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec168f4 │ │ │ │ + bl 0xfec16a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef740 │ │ │ │ + bl 0x3ef8b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f28 │ │ │ │ + bl 0x3c8098 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1cfd576 │ │ │ │ + blx 0xfeefd6e4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror r4 │ │ │ │ + addeq r0, r6, r0, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1694c │ │ │ │ + bl 0xfec16abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef798 │ │ │ │ + bl 0x3ef908 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f80 │ │ │ │ + bl 0x3c80f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x11fd5ce │ │ │ │ + blx 0xfe3fd73c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl r4 │ │ │ │ + addeq r0, r6, r8, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec169a4 │ │ │ │ + bl 0xfec16b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef7f0 │ │ │ │ + bl 0x3ef960 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7fd8 │ │ │ │ + bl 0x3c8148 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x6fd626 │ │ │ │ + blx 0x18fd794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr #7 │ │ │ │ + addeq r0, r6, r0, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec169fc │ │ │ │ + bl 0xfec16b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef848 │ │ │ │ + bl 0x3ef9b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8030 │ │ │ │ + bl 0x3c81a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffbfd67c │ │ │ │ + blx 0xdfd7ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #6 │ │ │ │ + strdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a54 │ │ │ │ + bl 0xfec16bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef8a0 │ │ │ │ + bl 0x3efa10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8088 │ │ │ │ + bl 0x3c81f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff0fd6d4 │ │ │ │ + blx 0x2fd844 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl r3 │ │ │ │ + addeq r0, r6, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16aac │ │ │ │ + bl 0xfec16c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef8f8 │ │ │ │ + bl 0x3efa68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c80e0 │ │ │ │ + bl 0x3c8250 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe5fd72c │ │ │ │ + @ instruction: 0xf9dcf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008602b8 │ │ │ │ + addeq r0, r6, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b04 │ │ │ │ + bl 0xfec16c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef950 │ │ │ │ + bl 0x3efac0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8138 │ │ │ │ + bl 0x3c82a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1afd784 │ │ │ │ + @ instruction: 0xf9b0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror #4 │ │ │ │ + strdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b5c │ │ │ │ + bl 0xfec16ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef9a8 │ │ │ │ + bl 0x3efb18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71bcf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8190 │ │ │ │ + bl 0x3c8300 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffd7dc │ │ │ │ + @ instruction: 0xf984f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl #4 │ │ │ │ + umulleq r0, r6, r8, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16bb4 │ │ │ │ + bl 0xfec16d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa00 │ │ │ │ + bl 0x3efb70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c81e8 │ │ │ │ + bl 0x3c8358 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x4fd834 │ │ │ │ + @ instruction: 0xf958f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008601b0 │ │ │ │ + addeq r0, r6, r0, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c0c │ │ │ │ + bl 0xfec16d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa58 │ │ │ │ + bl 0x3efbc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8240 │ │ │ │ + bl 0x3c83b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e4f791 │ │ │ │ + @ instruction: 0xf92cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr r1 │ │ │ │ + addeq pc, r5, r8, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c64 │ │ │ │ + bl 0xfec16dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efab0 │ │ │ │ + bl 0x3efc20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8298 │ │ │ │ + bl 0x3c8408 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b8f791 │ │ │ │ + @ instruction: 0xf900f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #2 │ │ │ │ + umulleq pc, r5, r0, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16cbc │ │ │ │ + bl 0xfec16e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb08 │ │ │ │ + bl 0x3efc78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c82f0 │ │ │ │ + bl 0x3c8460 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf98cf791 │ │ │ │ + @ instruction: 0xf8d4f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #1 │ │ │ │ + addeq pc, r5, r8, lsr pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16d14 │ │ │ │ + bl 0xfec16e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb60 │ │ │ │ + bl 0x3efcd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8348 │ │ │ │ + bl 0x3c84b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf960f791 │ │ │ │ + @ instruction: 0xf8a8f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr r0 │ │ │ │ + addeq pc, r5, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16d6c │ │ │ │ + bl 0xfec16edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efbb8 │ │ │ │ + bl 0x3efd28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c83a0 │ │ │ │ + bl 0x3c8510 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf934f791 │ │ │ │ + @ instruction: 0xf87cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r5], r8 │ │ │ │ + addeq pc, r5, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16dc4 │ │ │ │ + bl 0xfec16f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efc10 │ │ │ │ + bl 0x3efd80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c83f8 │ │ │ │ + bl 0x3c8568 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf908f791 │ │ │ │ + @ instruction: 0xf850f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr #31 │ │ │ │ + addeq pc, r5, r0, lsr lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16e1c │ │ │ │ + bl 0xfec16f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efc68 │ │ │ │ + bl 0x3efdd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31bcf649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8450 │ │ │ │ + bl 0x3c85c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8dcf791 │ │ │ │ + @ instruction: 0xf824f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #30 │ │ │ │ + ldrdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16e74 │ │ │ │ + bl 0xfec16fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efcc0 │ │ │ │ + bl 0x3efe30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c84a8 │ │ │ │ + bl 0x3c8618 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b0f791 │ │ │ │ + @ instruction: 0xfff8f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r5], r0 │ │ │ │ + addeq pc, r5, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ecc │ │ │ │ + bl 0xfec1703c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efd18 │ │ │ │ + bl 0x3efe88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11acf649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8500 │ │ │ │ + bl 0x3c8670 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf884f791 │ │ │ │ + @ instruction: 0xffccf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r5, r8, lr @ │ │ │ │ + addeq pc, r5, r8, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f24 │ │ │ │ + bl 0xfec17094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efd70 │ │ │ │ + bl 0x3efee0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8558 │ │ │ │ + bl 0x3c86c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf858f791 │ │ │ │ + @ instruction: 0xffa0f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #28 │ │ │ │ + ldrdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f7c │ │ │ │ + bl 0xfec170ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efdc8 │ │ │ │ + bl 0x3eff38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21b4f649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c85b0 │ │ │ │ + bl 0x3c8720 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf82cf791 │ │ │ │ + @ instruction: 0xff74f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror #27 │ │ │ │ + addeq pc, r5, r8, ror ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16fd4 │ │ │ │ + bl 0xfec17144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe20 │ │ │ │ + bl 0x3eff90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8608 │ │ │ │ + bl 0x3c8778 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf800f791 │ │ │ │ + @ instruction: 0xff48f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r5, r0, sp @ │ │ │ │ + addeq pc, r5, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1702c │ │ │ │ + bl 0xfec1719c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe78 │ │ │ │ + bl 0x3effe8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8660 │ │ │ │ + bl 0x3c87d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd4f790 │ │ │ │ + @ instruction: 0xff1cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr sp @ │ │ │ │ + addeq pc, r5, r8, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17084 │ │ │ │ + bl 0xfec171f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efed0 │ │ │ │ + bl 0x3f0040 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c86b8 │ │ │ │ + bl 0x3c8828 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa8f790 │ │ │ │ + mrc2 7, 7, pc, cr0, cr0, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #25 │ │ │ │ + addeq pc, r5, r0, ror fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec170dc │ │ │ │ + bl 0xfec1724c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff28 │ │ │ │ + bl 0x3f0098 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8710 │ │ │ │ + bl 0x3c8880 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff7cf790 │ │ │ │ + mcr2 7, 6, pc, cr4, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #25 │ │ │ │ + addeq pc, r5, r8, lsl fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17134 │ │ │ │ + bl 0xfec172a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff80 │ │ │ │ + bl 0x3f00f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8768 │ │ │ │ + bl 0x3c88d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff50f790 │ │ │ │ + mrc2 7, 4, pc, cr8, cr0, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr ip @ │ │ │ │ + addeq pc, r5, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1718c │ │ │ │ + bl 0xfec172fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3effd8 │ │ │ │ + bl 0x3f0148 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c87c0 │ │ │ │ + bl 0x3c8930 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff24f790 │ │ │ │ + mcr2 7, 3, pc, cr12, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r5], r8 │ │ │ │ + addeq pc, r5, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec171e4 │ │ │ │ + bl 0xfec17354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0030 │ │ │ │ + bl 0x3f01a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8818 │ │ │ │ + bl 0x3c8988 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr8, cr0, {4} │ │ │ │ + mcr2 7, 2, pc, cr0, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #23 │ │ │ │ + addeq pc, r5, r0, lsl sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1723c │ │ │ │ + bl 0xfec173ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0088 │ │ │ │ + bl 0x3f01f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrvs pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8870 │ │ │ │ + bl 0x3c89e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr12, cr0, {4} @ │ │ │ │ + mrc2 7, 0, pc, cr4, cr0, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #22 │ │ │ │ + @ instruction: 0x0085f9b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17294 │ │ │ │ + bl 0xfec17404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f00e0 │ │ │ │ + bl 0x3f0250 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c88c8 │ │ │ │ + bl 0x3c8a38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr0, cr0, {4} @ │ │ │ │ + stc2l 7, cr15, [r8, #576]! @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r5], r0 │ │ │ │ + addeq pc, r5, r0, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec172ec │ │ │ │ + bl 0xfec1745c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0138 │ │ │ │ + bl 0x3f02a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 96), r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8920 │ │ │ │ + bl 0x3c8a90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr4, cr0, {4} │ │ │ │ + ldc2 7, cr15, [ip, #576]! @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror sl @ │ │ │ │ + addeq pc, r5, r8, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17344 │ │ │ │ + bl 0xfec174b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0190 │ │ │ │ + bl 0x3f0300 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8978 │ │ │ │ + bl 0x3c8ae8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr8, cr0, {4} @ │ │ │ │ + ldc2 7, cr15, [r0, #576] @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr #20 │ │ │ │ + @ instruction: 0x0085f8b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1739c │ │ │ │ + bl 0xfec1750c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f01e8 │ │ │ │ + bl 0x3f0358 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c89d0 │ │ │ │ + bl 0x3c8b40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr12, cr0, {4} │ │ │ │ + stc2l 7, cr15, [r4, #-576]! @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #19 │ │ │ │ + addeq pc, r5, r8, asr r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec173f4 │ │ │ │ + bl 0xfec17564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0240 │ │ │ │ + bl 0x3f03b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a28 │ │ │ │ + bl 0x3c8b98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #576]! @ 0x240 │ │ │ │ + ldc2 7, cr15, [r8, #-576]! @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror r9 @ │ │ │ │ + addeq pc, r5, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1744c │ │ │ │ + bl 0xfec175bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0298 │ │ │ │ + bl 0x3f0408 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a80 │ │ │ │ + bl 0x3c8bf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #576] @ 0x240 │ │ │ │ + stc2 7, cr15, [ip, #-576] @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl r9 @ │ │ │ │ + addeq pc, r5, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec174a4 │ │ │ │ + bl 0xfec17614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f02f0 │ │ │ │ + bl 0x3f0460 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ad8 │ │ │ │ + bl 0x3c8c48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #576] @ 0x240 │ │ │ │ + stc2l 7, cr15, [r0], #576 @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #17 │ │ │ │ + addeq pc, r5, r0, asr r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec174fc │ │ │ │ + bl 0xfec1766c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0348 │ │ │ │ + bl 0x3f04b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8b30 │ │ │ │ + bl 0x3c8ca0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #-576]! @ 0xfffffdc0 │ │ │ │ + ldc2 7, cr15, [r4], #576 @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror #16 │ │ │ │ + strdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17554 │ │ │ │ + bl 0xfec176c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f03a0 │ │ │ │ + bl 0x3f0510 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8b88 │ │ │ │ + bl 0x3c8cf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #-576] @ 0xfffffdc0 │ │ │ │ + stc2 7, cr15, [r8], {144} @ 0x90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl r8 @ │ │ │ │ + addeq pc, r5, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec175ac │ │ │ │ + bl 0xfec1771c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f03f8 │ │ │ │ + bl 0x3f0568 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R12_usr, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8be0 │ │ │ │ + bl 0x3c8d50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-576] @ 0xfffffdc0 │ │ │ │ + mrrc2 7, 9, pc, ip, cr0 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085f7b8 │ │ │ │ + addeq pc, r5, r8, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17604 │ │ │ │ + bl 0xfec17774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0450 │ │ │ │ + bl 0x3f05c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8c38 │ │ │ │ + bl 0x3c8da8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #576 @ 0x240 │ │ │ │ + ldc2 7, cr15, [r0], #-576 @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #14 │ │ │ │ + strdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1765c │ │ │ │ + bl 0xfec177cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f04a8 │ │ │ │ + bl 0x3f0618 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_fiq, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8c90 │ │ │ │ + bl 0x3c8e00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #576 @ 0x240 │ │ │ │ + stc2 7, cr15, [r4], {144} @ 0x90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #14 │ │ │ │ + umulleq pc, r5, r8, r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec176b4 │ │ │ │ + bl 0xfec17824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0500 │ │ │ │ + bl 0x3f0670 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ce8 │ │ │ │ + bl 0x3c8e58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {144} @ 0x90 │ │ │ │ + blx 0xff6fe4a2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085f6b0 │ │ │ │ + addeq pc, r5, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1770c │ │ │ │ + bl 0xfec1787c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0558 │ │ │ │ + bl 0x3f06c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8d40 │ │ │ │ + bl 0x3c8eb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #-576 @ 0xfffffdc0 │ │ │ │ + blx 0xfebfe4fa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr r6 @ │ │ │ │ + addeq pc, r5, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17764 │ │ │ │ + bl 0xfec178d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f05b0 │ │ │ │ + bl 0x3f0720 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8d98 │ │ │ │ + bl 0x3c8f08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #-576 @ 0xfffffdc0 │ │ │ │ + blx 0xfe0fe552 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #12 │ │ │ │ + umulleq pc, r5, r0, r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec177bc │ │ │ │ + bl 0xfec1792c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0608 │ │ │ │ + bl 0x3f0778 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8df0 │ │ │ │ + bl 0x3c8f60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {144} @ 0x90 │ │ │ │ + blx 0x15fe5aa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #11 │ │ │ │ + addeq pc, r5, r8, lsr r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17814 │ │ │ │ + bl 0xfec17984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0660 │ │ │ │ + bl 0x3f07d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8e48 │ │ │ │ + bl 0x3c8fb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff8fe492 │ │ │ │ + blx 0xafe602 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr r5 @ │ │ │ │ + addeq pc, r5, r0, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1786c │ │ │ │ + bl 0xfec179dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f06b8 │ │ │ │ + bl 0x3f0828 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ea0 │ │ │ │ + bl 0x3c9010 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfedfe4ea │ │ │ │ + blx 0xffffe658 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r5], r8 │ │ │ │ + addeq pc, r5, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec178c4 │ │ │ │ + bl 0xfec17a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0710 │ │ │ │ + bl 0x3f0880 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ef8 │ │ │ │ + bl 0x3c9068 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe2fe542 │ │ │ │ + blx 0xff4fe6b0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr #9 │ │ │ │ + addeq pc, r5, r0, lsr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1791c │ │ │ │ + bl 0xfec17a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0768 │ │ │ │ + bl 0x3f08d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8f50 │ │ │ │ + bl 0x3c90c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x17fe59a │ │ │ │ + blx 0xfe9fe708 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #8 │ │ │ │ + ldrdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17974 │ │ │ │ + bl 0xfec17ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f07c0 │ │ │ │ + bl 0x3f0930 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8fa8 │ │ │ │ + bl 0x3c9118 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xcfe5f2 │ │ │ │ + blx 0x1efe760 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r5], r0 │ │ │ │ + addeq pc, r5, r0, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec179cc │ │ │ │ + bl 0xfec17b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0818 │ │ │ │ + bl 0x3f0988 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9000 │ │ │ │ + bl 0x3c9170 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1fe64a │ │ │ │ + blx 0x13fe7b8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r5, r8, r3 @ │ │ │ │ + addeq pc, r5, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17a24 │ │ │ │ + bl 0xfec17b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0870 │ │ │ │ + bl 0x3f09e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11bcf645 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9058 │ │ │ │ + bl 0x3c91c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff6fe6a0 │ │ │ │ + blx 0x8fe810 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #6 │ │ │ │ + ldrdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17a7c │ │ │ │ + bl 0xfec17bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f08c8 │ │ │ │ + bl 0x3f0a38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c90b0 │ │ │ │ + bl 0x3c9220 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfebfe6f8 │ │ │ │ + @ instruction: 0xf9f4f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror #5 │ │ │ │ + addeq pc, r5, r8, ror r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ad4 │ │ │ │ + bl 0xfec17c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0920 │ │ │ │ + bl 0x3f0a90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_usr, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9108 │ │ │ │ + bl 0x3c9278 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe0fe750 │ │ │ │ + @ instruction: 0xf9c8f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r5, r0, r2 @ │ │ │ │ + addeq pc, r5, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b2c │ │ │ │ + bl 0xfec17c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0978 │ │ │ │ + bl 0x3f0ae8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01a4f649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9160 │ │ │ │ + bl 0x3c92d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x15fe7a8 │ │ │ │ + @ instruction: 0xf99cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr r2 @ │ │ │ │ + addeq pc, r5, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b84 │ │ │ │ + bl 0xfec17cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f09d0 │ │ │ │ + bl 0x3f0b40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_fiq, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c91b8 │ │ │ │ + bl 0x3c9328 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xafe800 │ │ │ │ + @ instruction: 0xf970f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #3 │ │ │ │ + addeq pc, r5, r0, ror r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17bdc │ │ │ │ + bl 0xfec17d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0a28 │ │ │ │ + bl 0x3f0b98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_usr, ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9210 │ │ │ │ + bl 0x3c9380 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9fcf790 │ │ │ │ + @ instruction: 0xf944f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #3 │ │ │ │ + addeq pc, r5, r8, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c34 │ │ │ │ + bl 0xfec17da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0a80 │ │ │ │ + bl 0x3f0bf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrne pc, ip, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9268 │ │ │ │ + bl 0x3c93d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d0f790 │ │ │ │ + @ instruction: 0xf918f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr r1 @ │ │ │ │ + addeq lr, r5, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c8c │ │ │ │ + bl 0xfec17dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0ad8 │ │ │ │ + bl 0x3f0c48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c92c0 │ │ │ │ + bl 0x3c9430 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a4f790 │ │ │ │ + @ instruction: 0xf8ecf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r5], r8 │ │ │ │ + addeq lr, r5, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ce4 │ │ │ │ + bl 0xfec17e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0b30 │ │ │ │ + bl 0x3f0ca0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9318 │ │ │ │ + bl 0x3c9488 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf978f790 │ │ │ │ + @ instruction: 0xf8c0f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #1 │ │ │ │ + addeq lr, r5, r0, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d3c │ │ │ │ + bl 0xfec17eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0b88 │ │ │ │ + bl 0x3f0cf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9370 │ │ │ │ + bl 0x3c94e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf94cf790 │ │ │ │ + @ instruction: 0xf894f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #32 │ │ │ │ + @ instruction: 0x0085eeb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d94 │ │ │ │ + bl 0xfec17f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0be0 │ │ │ │ + bl 0x3f0d50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 104), ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c93c8 │ │ │ │ + bl 0x3c9538 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf920f790 │ │ │ │ + @ instruction: 0xf868f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r0 │ │ │ │ + addeq lr, r5, r0, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17dec │ │ │ │ + bl 0xfec17f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0c38 │ │ │ │ + bl 0x3f0da8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9420 │ │ │ │ + bl 0x3c9590 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f4f790 │ │ │ │ + @ instruction: 0xf83cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror pc │ │ │ │ + addeq lr, r5, r8, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e44 │ │ │ │ + bl 0xfec17fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0c90 │ │ │ │ + bl 0x3f0e00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9478 │ │ │ │ + bl 0x3c95e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c8f790 │ │ │ │ + @ instruction: 0xf810f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #30 │ │ │ │ + @ instruction: 0x0085edb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e9c │ │ │ │ + bl 0xfec1800c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0ce8 │ │ │ │ + bl 0x3f0e58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c94d0 │ │ │ │ + bl 0x3c9640 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf89cf790 │ │ │ │ + @ instruction: 0xffe4f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr #29 │ │ │ │ + addeq lr, r5, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ef4 │ │ │ │ + bl 0xfec18064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0d40 │ │ │ │ + bl 0x3f0eb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9528 │ │ │ │ + bl 0x3c9698 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf870f790 │ │ │ │ + @ instruction: 0xffb8f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror lr │ │ │ │ + addeq lr, r5, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f4c │ │ │ │ + bl 0xfec180bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0d98 │ │ │ │ + bl 0x3f0f08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9580 │ │ │ │ + bl 0x3c96f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf844f790 │ │ │ │ + @ instruction: 0xff8cf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl lr │ │ │ │ + addeq lr, r5, r8, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17fa4 │ │ │ │ + bl 0xfec18114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0df0 │ │ │ │ + bl 0x3f0f60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c95d8 │ │ │ │ + bl 0x3c9748 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf818f790 │ │ │ │ + @ instruction: 0xff60f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #27 │ │ │ │ + addeq lr, r5, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ffc │ │ │ │ + bl 0xfec1816c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0e48 │ │ │ │ + bl 0x3f0fb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9630 │ │ │ │ + bl 0x3c97a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffecf78f │ │ │ │ + @ instruction: 0xff34f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror #26 │ │ │ │ + strdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18054 │ │ │ │ + bl 0xfec181c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0ea0 │ │ │ │ + bl 0x3f1010 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9688 │ │ │ │ + bl 0x3c97f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc0f78f │ │ │ │ + @ instruction: 0xff08f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl sp │ │ │ │ + addeq lr, r5, r0, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec180ac │ │ │ │ + bl 0xfec1821c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0ef8 │ │ │ │ + bl 0x3f1068 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c96e0 │ │ │ │ + bl 0x3c9850 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff94f78f │ │ │ │ + cdp2 7, 13, cr15, cr12, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085ecb8 │ │ │ │ + addeq lr, r5, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18104 │ │ │ │ + bl 0xfec18274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0f50 │ │ │ │ + bl 0x3f10c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9738 │ │ │ │ + bl 0x3c98a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff68f78f │ │ │ │ + cdp2 7, 11, cr15, cr0, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #24 │ │ │ │ + strdeq lr, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1815c │ │ │ │ + bl 0xfec182cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0fa8 │ │ │ │ + bl 0x3f1118 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9790 │ │ │ │ + bl 0x3c9900 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff3cf78f │ │ │ │ + cdp2 7, 8, cr15, cr4, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #24 │ │ │ │ + umulleq lr, r5, r8, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec181b4 │ │ │ │ + bl 0xfec18324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1000 │ │ │ │ + bl 0x3f1170 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c97e8 │ │ │ │ + bl 0x3c9958 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff10f78f │ │ │ │ + cdp2 7, 5, cr15, cr8, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085ebb0 │ │ │ │ + addeq lr, r5, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1820c │ │ │ │ + bl 0xfec1837c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1058 │ │ │ │ + bl 0x3f11c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9840 │ │ │ │ + bl 0x3c99b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 14, cr15, cr4, cr15, {4} │ │ │ │ + cdp2 7, 2, cr15, cr12, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr fp │ │ │ │ + addeq lr, r5, r8, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18264 │ │ │ │ + bl 0xfec183d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f10b0 │ │ │ │ + bl 0x3f1220 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9898 │ │ │ │ + bl 0x3c9a08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 11, cr15, cr8, cr15, {4} │ │ │ │ + cdp2 7, 0, cr15, cr0, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl #22 │ │ │ │ + umulleq lr, r5, r0, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec182bc │ │ │ │ + bl 0xfec1842c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1108 │ │ │ │ + bl 0x3f1278 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c98f0 │ │ │ │ + bl 0x3c9a60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 8, cr15, cr12, cr15, {4} │ │ │ │ + ldc2l 7, cr15, [r4, #572] @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr #21 │ │ │ │ + addeq lr, r5, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18314 │ │ │ │ + bl 0xfec18484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1160 │ │ │ │ + bl 0x3f12d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9948 │ │ │ │ + bl 0x3c9ab8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 6, cr15, cr0, cr15, {4} │ │ │ │ + stc2 7, cr15, [r8, #572]! @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr sl │ │ │ │ + addeq lr, r5, r0, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1836c │ │ │ │ + bl 0xfec184dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f11b8 │ │ │ │ + bl 0x3f1328 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c99a0 │ │ │ │ + bl 0x3c9b10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 3, cr15, cr4, cr15, {4} │ │ │ │ + ldc2l 7, cr15, [ip, #-572]! @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec183c4 │ │ │ │ + bl 0xfec18534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1210 │ │ │ │ + bl 0x3f1380 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c99f8 │ │ │ │ + bl 0x3c9b68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 0, cr15, cr8, cr15, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #-572] @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #19 │ │ │ │ + addeq lr, r5, r0, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1841c │ │ │ │ + bl 0xfec1858c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1268 │ │ │ │ + bl 0x3f13d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9a50 │ │ │ │ + bl 0x3c9bc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #572] @ 0x23c │ │ │ │ + stc2 7, cr15, [r4, #-572]! @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr #18 │ │ │ │ + ldrdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18474 │ │ │ │ + bl 0xfec185e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f12c0 │ │ │ │ + bl 0x3f1430 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asreq pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9aa8 │ │ │ │ + bl 0x3c9c18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #572]! @ 0x23c │ │ │ │ + ldc2l 7, cr15, [r8], #572 @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r0 │ │ │ │ + addeq lr, r5, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec184cc │ │ │ │ + bl 0xfec1863c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1318 │ │ │ │ + bl 0x3f1488 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9b00 │ │ │ │ + bl 0x3c9c70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #572] @ 0x23c │ │ │ │ + stc2l 7, cr15, [ip], {143} @ 0x8f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r8, r8 │ │ │ │ + addeq lr, r5, r8, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18524 │ │ │ │ + bl 0xfec18694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1370 │ │ │ │ + bl 0x3f14e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9b58 │ │ │ │ + bl 0x3c9cc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-572] @ 0xfffffdc4 │ │ │ │ + stc2 7, cr15, [r0], #572 @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #16 │ │ │ │ + ldrdeq lr, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1857c │ │ │ │ + bl 0xfec186ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f13c8 │ │ │ │ + bl 0x3f1538 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9bb0 │ │ │ │ + bl 0x3c9d20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-572]! @ 0xfffffdc4 │ │ │ │ + ldc2l 7, cr15, [r4], #-572 @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror #15 │ │ │ │ + addeq lr, r5, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec185d4 │ │ │ │ + bl 0xfec18744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1420 │ │ │ │ + bl 0x3f1590 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 104), sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9c08 │ │ │ │ + bl 0x3c9d78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-572] @ 0xfffffdc4 │ │ │ │ + mcrr2 7, 8, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r0, r7 │ │ │ │ + addeq lr, r5, r0, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1862c │ │ │ │ + bl 0xfec1879c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1478 │ │ │ │ + bl 0x3f15e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9c60 │ │ │ │ + bl 0x3c9dd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], {143} @ 0x8f │ │ │ │ + ldc2 7, cr15, [ip], {143} @ 0x8f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr r7 │ │ │ │ + addeq lr, r5, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18684 │ │ │ │ + bl 0xfec187f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f14d0 │ │ │ │ + bl 0x3f1640 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9cb8 │ │ │ │ + bl 0x3c9e28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #572 @ 0x23c │ │ │ │ + blx 0xffcff46e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #13 │ │ │ │ + addeq lr, r5, r0, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec186dc │ │ │ │ + bl 0xfec1884c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1528 │ │ │ │ + bl 0x3f1698 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9d10 │ │ │ │ + bl 0x3c9e80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #-572 @ 0xfffffdc4 │ │ │ │ + blx 0xff1ff4c6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #13 │ │ │ │ + addeq lr, r5, r8, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18734 │ │ │ │ + bl 0xfec188a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1580 │ │ │ │ + bl 0x3f16f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 96), sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9d68 │ │ │ │ + bl 0x3c9ed8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 8, pc, r0, cr15 @ │ │ │ │ + blx 0xfe6ff51e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr r6 │ │ │ │ + addeq lr, r5, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1878c │ │ │ │ + bl 0xfec188fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f15d8 │ │ │ │ + bl 0x3f1748 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9dc0 │ │ │ │ + bl 0x3c9f30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #-572 @ 0xfffffdc4 │ │ │ │ + blx 0x1bff576 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec187e4 │ │ │ │ + bl 0xfec18954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1630 │ │ │ │ + bl 0x3f17a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9e18 │ │ │ │ + bl 0x3c9f88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffeff45e │ │ │ │ + blx 0x10ff5ce │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl #11 │ │ │ │ + addeq lr, r5, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1883c │ │ │ │ + bl 0xfec189ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1688 │ │ │ │ + bl 0x3f17f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9e70 │ │ │ │ + bl 0x3c9fe0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3ff4b6 │ │ │ │ + blx 0x5ff626 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr #10 │ │ │ │ + @ instruction: 0x0085e3b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18894 │ │ │ │ + bl 0xfec18a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f16e0 │ │ │ │ + bl 0x3f1850 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9ec8 │ │ │ │ + bl 0x3ca038 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8ff50e │ │ │ │ + blx 0xffaff67c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r0 │ │ │ │ + addeq lr, r5, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec188ec │ │ │ │ + bl 0xfec18a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1738 │ │ │ │ + bl 0x3f18a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9f20 │ │ │ │ + bl 0x3ca090 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1dff566 │ │ │ │ + blx 0xfefff6d4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror r4 │ │ │ │ + addeq lr, r5, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18944 │ │ │ │ + bl 0xfec18ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1790 │ │ │ │ + bl 0x3f1900 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9f78 │ │ │ │ + bl 0x3ca0e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12ff5be │ │ │ │ + blx 0xfe4ff72c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #8 │ │ │ │ + @ instruction: 0x0085e2b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1899c │ │ │ │ + bl 0xfec18b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f17e8 │ │ │ │ + bl 0x3f1958 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9fd0 │ │ │ │ + bl 0x3ca140 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x7ff616 │ │ │ │ + blx 0x19ff784 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr #7 │ │ │ │ + addeq lr, r5, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec189f4 │ │ │ │ + bl 0xfec18b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1840 │ │ │ │ + bl 0x3f19b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca028 │ │ │ │ + bl 0x3ca198 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffcff66c │ │ │ │ + blx 0xeff7dc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror r3 │ │ │ │ + addeq lr, r5, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a4c │ │ │ │ + bl 0xfec18bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1898 │ │ │ │ + bl 0x3f1a08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca080 │ │ │ │ + bl 0x3ca1f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff1ff6c4 │ │ │ │ + blx 0x3ff834 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl r3 │ │ │ │ + addeq lr, r5, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18aa4 │ │ │ │ + bl 0xfec18c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f18f0 │ │ │ │ + bl 0x3f1a60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca0d8 │ │ │ │ + bl 0x3ca248 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe6ff71c │ │ │ │ + @ instruction: 0xf9e0f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #5 │ │ │ │ + addeq lr, r5, r0, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18afc │ │ │ │ + bl 0xfec18c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1948 │ │ │ │ + bl 0x3f1ab8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca130 │ │ │ │ + bl 0x3ca2a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1bff774 │ │ │ │ + @ instruction: 0xf9b4f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror #4 │ │ │ │ + strdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b54 │ │ │ │ + bl 0xfec18cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f19a0 │ │ │ │ + bl 0x3f1b10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca188 │ │ │ │ + bl 0x3ca2f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x10ff7cc │ │ │ │ + @ instruction: 0xf988f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl r2 │ │ │ │ + addeq lr, r5, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18bac │ │ │ │ + bl 0xfec18d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f19f8 │ │ │ │ + bl 0x3f1b68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca1e0 │ │ │ │ + bl 0x3ca350 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x5ff824 │ │ │ │ + @ instruction: 0xf95cf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085e1b8 │ │ │ │ + addeq lr, r5, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c04 │ │ │ │ + bl 0xfec18d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1a50 │ │ │ │ + bl 0x3f1bc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca238 │ │ │ │ + bl 0x3ca3a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e8f78f │ │ │ │ + @ instruction: 0xf930f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #2 │ │ │ │ + strdeq sp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c5c │ │ │ │ + bl 0xfec18dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1aa8 │ │ │ │ + bl 0x3f1c18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca290 │ │ │ │ + bl 0x3ca400 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9bcf78f │ │ │ │ + @ instruction: 0xf904f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #2 │ │ │ │ + umulleq sp, r5, r8, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18cb4 │ │ │ │ + bl 0xfec18e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1b00 │ │ │ │ + bl 0x3f1c70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca2e8 │ │ │ │ + bl 0x3ca458 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf990f78f │ │ │ │ + @ instruction: 0xf8d8f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq lr, [r5], r0 │ │ │ │ + addeq sp, r5, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d0c │ │ │ │ + bl 0xfec18e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1b58 │ │ │ │ + bl 0x3f1cc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca340 │ │ │ │ + bl 0x3ca4b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf964f78f │ │ │ │ + @ instruction: 0xf8acf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr r0 │ │ │ │ + addeq sp, r5, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d64 │ │ │ │ + bl 0xfec18ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1bb0 │ │ │ │ + bl 0x3f1d20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca398 │ │ │ │ + bl 0x3ca508 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf938f78f │ │ │ │ + @ instruction: 0xf880f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0 │ │ │ │ + umulleq sp, r5, r0, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18dbc │ │ │ │ + bl 0xfec18f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1c08 │ │ │ │ + bl 0x3f1d78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca3f0 │ │ │ │ + bl 0x3ca560 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf90cf78f │ │ │ │ + @ instruction: 0xf854f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, lsr #31 │ │ │ │ + addeq sp, r5, r8, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18e14 │ │ │ │ + bl 0xfec18f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1c60 │ │ │ │ + bl 0x3f1dd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca448 │ │ │ │ + bl 0x3ca5b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e0f78f │ │ │ │ + @ instruction: 0xf828f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r0, asr pc │ │ │ │ + addeq sp, r5, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18e6c │ │ │ │ + bl 0xfec18fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1cb8 │ │ │ │ + bl 0x3f1e28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca4a0 │ │ │ │ + bl 0x3ca610 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b4f78f │ │ │ │ + @ instruction: 0xfffcf78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], r8 │ │ │ │ + addeq sp, r5, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ec4 │ │ │ │ + bl 0xfec19034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1d10 │ │ │ │ + bl 0x3f1e80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca4f8 │ │ │ │ + bl 0x3ca668 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf888f78f │ │ │ │ + @ instruction: 0xffd0f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r0, lsr #29 │ │ │ │ + addeq sp, r5, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec18f1c │ │ │ │ + bl 0xfec1908c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8154 │ │ │ │ - bl 0x3c5548 │ │ │ │ + bl 0x3e82c4 │ │ │ │ + bl 0x3c56b8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6150 │ │ │ │ + bl 0x3e62c0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ - bl 0x1c23a8 │ │ │ │ + bl 0x1c2518 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf858f78f │ │ │ │ + @ instruction: 0xffa0f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, asr #28 │ │ │ │ + ldrdeq sp, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec18f7c │ │ │ │ + bl 0xfec190ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e81b4 │ │ │ │ - bl 0x3c55a8 │ │ │ │ + bl 0x3e8324 │ │ │ │ + bl 0x3c5718 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e61b0 │ │ │ │ + bl 0x3e6320 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ - bl 0x1c2408 │ │ │ │ + bl 0x1c2578 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf828f78f │ │ │ │ + @ instruction: 0xff70f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, ror #27 │ │ │ │ + addeq sp, r5, r6, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec18fdc │ │ │ │ + bl 0xfec1914c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8214 │ │ │ │ - bl 0x3c5608 │ │ │ │ + bl 0x3e8384 │ │ │ │ + bl 0x3c5778 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6210 │ │ │ │ + bl 0x3e6380 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ - bl 0x1c2468 │ │ │ │ + bl 0x1c25d8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xfff8f78e │ │ │ │ + @ instruction: 0xff40f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsl #27 │ │ │ │ + addeq sp, r5, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1903c │ │ │ │ + bl 0xfec191ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1e88 │ │ │ │ + bl 0x3f1ff8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscs pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca670 │ │ │ │ + bl 0x3ca7e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffccf78e │ │ │ │ + @ instruction: 0xff14f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, lsr #26 │ │ │ │ + @ instruction: 0x0085dbb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19094 │ │ │ │ + bl 0xfec19204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1ee0 │ │ │ │ + bl 0x3f2050 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca6c8 │ │ │ │ + bl 0x3ca838 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa0f78e │ │ │ │ + cdp2 7, 14, cr15, cr8, cr14, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], r0 │ │ │ │ + addeq sp, r5, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec190ec │ │ │ │ + bl 0xfec1925c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1f38 │ │ │ │ + bl 0x3f20a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca720 │ │ │ │ + bl 0x3ca890 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff74f78e │ │ │ │ + cdp2 7, 11, cr15, cr12, cr14, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, ror ip │ │ │ │ + addeq sp, r5, r8, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19144 │ │ │ │ + bl 0xfec192b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e837c │ │ │ │ - bl 0x3c5770 │ │ │ │ + bl 0x3e84ec │ │ │ │ + bl 0x3c58e0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6378 │ │ │ │ + bl 0x3e64e8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ - bl 0x1c25cc │ │ │ │ + bl 0x1c273c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff44f78e │ │ │ │ + cdp2 7, 8, cr15, cr12, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl ip │ │ │ │ + addeq sp, r5, lr, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec191a4 │ │ │ │ + bl 0xfec19314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e83dc │ │ │ │ - bl 0x3c57d0 │ │ │ │ + bl 0x3e854c │ │ │ │ + bl 0x3c5940 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e63d8 │ │ │ │ + bl 0x3e6548 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vmla.f d19, d16, d0[0] │ │ │ │ - bl 0x1c262c │ │ │ │ + bl 0x1c279c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff14f78e │ │ │ │ + cdp2 7, 5, cr15, cr12, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085dbbe │ │ │ │ + addeq sp, r5, lr, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19204 │ │ │ │ + bl 0xfec19374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e843c │ │ │ │ - bl 0x3c5830 │ │ │ │ + bl 0x3e85ac │ │ │ │ + bl 0x3c59a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6438 │ │ │ │ + bl 0x3e65a8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ - bl 0x1c268c │ │ │ │ + bl 0x1c27fc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 14, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 7, 2, cr15, cr12, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr fp │ │ │ │ + addeq sp, r5, lr, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19264 │ │ │ │ + bl 0xfec193d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e849c │ │ │ │ - bl 0x3c5890 │ │ │ │ + bl 0x3e860c │ │ │ │ + bl 0x3c5a00 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6498 │ │ │ │ + bl 0x3e6608 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ - bl 0x1c26ec │ │ │ │ + bl 0x1c285c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 11, cr15, cr4, cr14, {4} │ │ │ │ + ldc2l 7, cr15, [ip, #568]! @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, lr, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec192c4 │ │ │ │ + bl 0xfec19434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e84fc │ │ │ │ - bl 0x3c58f0 │ │ │ │ + bl 0x3e866c │ │ │ │ + bl 0x3c5a60 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e64f8 │ │ │ │ + bl 0x3e6668 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x1c274c │ │ │ │ + bl 0x1c28bc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 8, cr15, cr4, cr14, {4} │ │ │ │ + stc2l 7, cr15, [ip, #568] @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, lr, sl │ │ │ │ + addeq sp, r5, lr, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19324 │ │ │ │ + bl 0xfec19494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e855c │ │ │ │ - bl 0x3c5950 │ │ │ │ + bl 0x3e86cc │ │ │ │ + bl 0x3c5ac0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6558 │ │ │ │ + bl 0x3e66c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 q8, q8, d24 │ │ │ │ - bl 0x1c27ac │ │ │ │ + bl 0x1c291c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 5, cr15, cr4, cr14, {4} │ │ │ │ + ldc2 7, cr15, [ip, #568] @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr sl │ │ │ │ + addeq sp, r5, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19384 │ │ │ │ + bl 0xfec194f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e85bc │ │ │ │ - bl 0x3c59b0 │ │ │ │ + bl 0x3e872c │ │ │ │ + bl 0x3c5b20 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e65b8 │ │ │ │ + bl 0x3e6728 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 q8, q0, d20 │ │ │ │ - bl 0x1c280c │ │ │ │ + bl 0x1c297c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 2, cr15, cr4, cr14, {4} │ │ │ │ + stc2l 7, cr15, [ip, #-568]! @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec193e4 │ │ │ │ + bl 0xfec19554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e861c │ │ │ │ - bl 0x3c5a10 │ │ │ │ + bl 0x3e878c │ │ │ │ + bl 0x3c5b80 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6618 │ │ │ │ + bl 0x3e6788 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x1c286c │ │ │ │ + bl 0x1c29dc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #568]! @ 0x238 │ │ │ │ + ldc2 7, cr15, [ip, #-568]! @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror r9 │ │ │ │ + addeq sp, r5, lr, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19444 │ │ │ │ + bl 0xfec195b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e867c │ │ │ │ - bl 0x3c5a70 │ │ │ │ + bl 0x3e87ec │ │ │ │ + bl 0x3c5be0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6678 │ │ │ │ + bl 0x3e67e8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ - bl 0x1c28cc │ │ │ │ + bl 0x1c2a3c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #568] @ 0x238 │ │ │ │ + stc2 7, cr15, [ip, #-568] @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl r9 │ │ │ │ + addeq sp, r5, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec194a4 │ │ │ │ + bl 0xfec19614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e86dc │ │ │ │ - bl 0x3c5ad0 │ │ │ │ + bl 0x3e884c │ │ │ │ + bl 0x3c5c40 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e66d8 │ │ │ │ + bl 0x3e6848 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ - bl 0x1c292c │ │ │ │ + bl 0x1c2a9c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #568] @ 0x238 │ │ │ │ + ldc2l 7, cr15, [ip], {142} @ 0x8e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085d8be │ │ │ │ + addeq sp, r5, lr, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19504 │ │ │ │ + bl 0xfec19674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e873c │ │ │ │ - bl 0x3c5b30 │ │ │ │ + bl 0x3e88ac │ │ │ │ + bl 0x3c5ca0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6738 │ │ │ │ + bl 0x3e68a8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1c298c │ │ │ │ + bl 0x1c2afc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-568]! @ 0xfffffdc8 │ │ │ │ + stc2 7, cr15, [ip], #568 @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr r8 │ │ │ │ + addeq sp, r5, lr, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19564 │ │ │ │ + bl 0xfec196d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e879c │ │ │ │ - bl 0x3c5b90 │ │ │ │ + bl 0x3e890c │ │ │ │ + bl 0x3c5d00 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6798 │ │ │ │ + bl 0x3e6908 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ - bl 0x1c29ec │ │ │ │ + bl 0x1c2b5c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-568]! @ 0xfffffdc8 │ │ │ │ + ldc2l 7, cr15, [ip], #-568 @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec195c4 │ │ │ │ + bl 0xfec19734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e87fc │ │ │ │ - bl 0x3c5bf0 │ │ │ │ + bl 0x3e896c │ │ │ │ + bl 0x3c5d60 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e67f8 │ │ │ │ + bl 0x3e6968 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x1c2a4c │ │ │ │ + bl 0x1c2bbc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-568] @ 0xfffffdc8 │ │ │ │ + mcrr2 7, 8, pc, ip, cr14 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, lr, r7 │ │ │ │ + addeq sp, r5, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19624 │ │ │ │ + bl 0xfec19794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e885c │ │ │ │ - bl 0x3c5c50 │ │ │ │ + bl 0x3e89cc │ │ │ │ + bl 0x3c5dc0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6858 │ │ │ │ + bl 0x3e69c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ - bl 0x1c2aac │ │ │ │ + bl 0x1c2c1c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], {142} @ 0x8e │ │ │ │ + ldc2 7, cr15, [ip], {142} @ 0x8e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr r7 │ │ │ │ + addeq sp, r5, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19684 │ │ │ │ + bl 0xfec197f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e88bc │ │ │ │ - bl 0x3c5cb0 │ │ │ │ + bl 0x3e8a2c │ │ │ │ + bl 0x3c5e20 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e68b8 │ │ │ │ + bl 0x3e6a28 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ - bl 0x1c2b0c │ │ │ │ + bl 0x1c2c7c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #568 @ 0x238 │ │ │ │ + blx 0xffc00472 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec196e4 │ │ │ │ + bl 0xfec19854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e891c │ │ │ │ - bl 0x3c5d10 │ │ │ │ + bl 0x3e8a8c │ │ │ │ + bl 0x3c5e80 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6918 │ │ │ │ + bl 0x3e6a88 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1c2b6c │ │ │ │ + bl 0x1c2cdc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #-568 @ 0xfffffdc8 │ │ │ │ + blx 0xff0004d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror r6 │ │ │ │ + addeq sp, r5, lr, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19744 │ │ │ │ + bl 0xfec198b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e897c │ │ │ │ - bl 0x3c5d70 │ │ │ │ + bl 0x3e8aec │ │ │ │ + bl 0x3c5ee0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6978 │ │ │ │ + bl 0x3e6ae8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x1c2bcc │ │ │ │ + bl 0x1c2d3c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mcrr2 7, 8, pc, r4, cr14 @ │ │ │ │ + blx 0xfe400532 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl r6 │ │ │ │ + addeq sp, r5, lr, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec197a4 │ │ │ │ + bl 0xfec19914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e89dc │ │ │ │ - bl 0x3c5dd0 │ │ │ │ + bl 0x3e8b4c │ │ │ │ + bl 0x3c5f40 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e69d8 │ │ │ │ + bl 0x3e6b48 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 d21, d0, #64 │ │ │ │ - bl 0x1c2c2c │ │ │ │ + bl 0x1c2d9c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {142} @ 0x8e │ │ │ │ + blx 0x1800592 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085d5be │ │ │ │ + addeq sp, r5, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19804 │ │ │ │ + bl 0xfec19974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8a3c │ │ │ │ - bl 0x3c5e30 │ │ │ │ + bl 0x3e8bac │ │ │ │ + bl 0x3c5fa0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6a38 │ │ │ │ + bl 0x3e6ba8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1c2c8c │ │ │ │ + bl 0x1c2dfc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xffa00482 │ │ │ │ + blx 0xc005f2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr r5 │ │ │ │ + addeq sp, r5, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19864 │ │ │ │ + bl 0xfec199d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8a9c │ │ │ │ - bl 0x3c5e90 │ │ │ │ + bl 0x3e8c0c │ │ │ │ + bl 0x3c6000 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6a98 │ │ │ │ + bl 0x3e6c08 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ - bl 0x1c2cec │ │ │ │ + bl 0x1c2e5c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfee004e2 │ │ │ │ + blx 0x650 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec198c4 │ │ │ │ + bl 0xfec19a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8afc │ │ │ │ - bl 0x3c5ef0 │ │ │ │ + bl 0x3e8c6c │ │ │ │ + bl 0x3c6060 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6af8 │ │ │ │ + bl 0x3e6c68 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ - bl 0x1c2d4c │ │ │ │ + bl 0x1c2ebc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfe200542 │ │ │ │ + blx 0xff4006b0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, lr, r4 │ │ │ │ + addeq sp, r5, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19924 │ │ │ │ + bl 0xfec19a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8b5c │ │ │ │ - bl 0x3c5f50 │ │ │ │ + bl 0x3e8ccc │ │ │ │ + bl 0x3c60c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6b58 │ │ │ │ + bl 0x3e6cc8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ - bl 0x1c2dac │ │ │ │ + bl 0x1c2f1c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x16005a2 │ │ │ │ + blx 0xfe800710 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr r4 │ │ │ │ + addeq sp, r5, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19984 │ │ │ │ + bl 0xfec19af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8bbc │ │ │ │ - bl 0x3c5fb0 │ │ │ │ + bl 0x3e8d2c │ │ │ │ + bl 0x3c6120 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6bb8 │ │ │ │ + bl 0x3e6d28 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vmla.f d18, d16, d0[0] │ │ │ │ - bl 0x1c2e0c │ │ │ │ + bl 0x1c2f7c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xa00602 │ │ │ │ + blx 0x1c00770 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec199e4 │ │ │ │ + bl 0xfec19b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8c1c │ │ │ │ - bl 0x3c6010 │ │ │ │ + bl 0x3e8d8c │ │ │ │ + bl 0x3c6180 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6c18 │ │ │ │ + bl 0x3e6d88 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vmla.f d19, d0, d0[1] │ │ │ │ - bl 0x1c2e6c │ │ │ │ + bl 0x1c2fdc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xffe00660 │ │ │ │ + blx 0x10007d0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror r3 │ │ │ │ + addeq sp, r5, lr, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19a44 │ │ │ │ + bl 0xfec19bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8c7c │ │ │ │ - bl 0x3c6070 │ │ │ │ + bl 0x3e8dec │ │ │ │ + bl 0x3c61e0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6c78 │ │ │ │ + bl 0x3e6de8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ - bl 0x1c2ecc │ │ │ │ + bl 0x1c303c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xff2006c0 │ │ │ │ + blx 0x400830 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl r3 │ │ │ │ + addeq sp, r5, lr, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19aa4 │ │ │ │ + bl 0xfec19c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8cdc │ │ │ │ - bl 0x3c60d0 │ │ │ │ + bl 0x3e8e4c │ │ │ │ + bl 0x3c6240 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6cd8 │ │ │ │ + bl 0x3e6e48 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ - bl 0x1c2f2c │ │ │ │ + bl 0x1c309c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfe600720 │ │ │ │ + @ instruction: 0xf9dcf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085d2be │ │ │ │ + addeq sp, r5, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19b04 │ │ │ │ + bl 0xfec19c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8d3c │ │ │ │ - bl 0x3c6130 │ │ │ │ + bl 0x3e8eac │ │ │ │ + bl 0x3c62a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6d38 │ │ │ │ + bl 0x3e6ea8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ - bl 0x1c2f8c │ │ │ │ + bl 0x1c30fc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x1a00780 │ │ │ │ + @ instruction: 0xf9acf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr r2 │ │ │ │ + addeq sp, r5, lr, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19b64 │ │ │ │ + bl 0xfec19cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8d9c │ │ │ │ - bl 0x3c6190 │ │ │ │ + bl 0x3e8f0c │ │ │ │ + bl 0x3c6300 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6d98 │ │ │ │ + bl 0x3e6f08 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ - bl 0x1c2fec │ │ │ │ + bl 0x1c315c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xe007e0 │ │ │ │ + @ instruction: 0xf97cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19bc4 │ │ │ │ + bl 0xfec19d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8dfc │ │ │ │ - bl 0x3c61f0 │ │ │ │ + bl 0x3e8f6c │ │ │ │ + bl 0x3c6360 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6df8 │ │ │ │ + bl 0x3e6f68 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ - bl 0x1c304c │ │ │ │ + bl 0x1c31bc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x200840 │ │ │ │ + @ instruction: 0xf94cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, lr, r1 │ │ │ │ + addeq sp, r5, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19c24 │ │ │ │ + bl 0xfec19d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8e5c │ │ │ │ - bl 0x3c6250 │ │ │ │ + bl 0x3e8fcc │ │ │ │ + bl 0x3c63c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6e58 │ │ │ │ + bl 0x3e6fc8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ - bl 0x1c30ac │ │ │ │ + bl 0x1c321c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9d4f78e │ │ │ │ + @ instruction: 0xf91cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr r1 │ │ │ │ + addeq ip, r5, lr, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19c84 │ │ │ │ + bl 0xfec19df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8ebc │ │ │ │ - bl 0x3c62b0 │ │ │ │ + bl 0x3e902c │ │ │ │ + bl 0x3c6420 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6eb8 │ │ │ │ + bl 0x3e7028 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vsra.s64 d16, d16, #64 │ │ │ │ - bl 0x1c310c │ │ │ │ + bl 0x1c327c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9a4f78e │ │ │ │ + @ instruction: 0xf8ecf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], lr │ │ │ │ + addeq ip, r5, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19ce4 │ │ │ │ + bl 0xfec19e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8f1c │ │ │ │ - bl 0x3c6310 │ │ │ │ + bl 0x3e908c │ │ │ │ + bl 0x3c6480 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6f18 │ │ │ │ + bl 0x3e7088 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - bl 0x1c316c │ │ │ │ + bl 0x1c32dc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf974f78e │ │ │ │ + @ instruction: 0xf8bcf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror r0 │ │ │ │ + addeq ip, r5, lr, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19d44 │ │ │ │ + bl 0xfec19eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8f7c │ │ │ │ - bl 0x3c6370 │ │ │ │ + bl 0x3e90ec │ │ │ │ + bl 0x3c64e0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6f78 │ │ │ │ + bl 0x3e70e8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vsra.s64 d17, d24, #64 │ │ │ │ - bl 0x1c31cc │ │ │ │ + bl 0x1c333c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf944f78e │ │ │ │ + @ instruction: 0xf88cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl r0 │ │ │ │ + addeq ip, r5, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19da4 │ │ │ │ + bl 0xfec19f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8fdc │ │ │ │ - bl 0x3c63d0 │ │ │ │ + bl 0x3e914c │ │ │ │ + bl 0x3c6540 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6fd8 │ │ │ │ + bl 0x3e7148 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - bl 0x1c322c │ │ │ │ + bl 0x1c339c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf914f78e │ │ │ │ + @ instruction: 0xf85cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085cfbe │ │ │ │ + addeq ip, r5, lr, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19e04 │ │ │ │ + bl 0xfec19f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e903c │ │ │ │ - bl 0x3c6430 │ │ │ │ + bl 0x3e91ac │ │ │ │ + bl 0x3c65a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e7038 │ │ │ │ + bl 0x3e71a8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ - bl 0x1c328c │ │ │ │ + bl 0x1c33fc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8e4f78e │ │ │ │ + @ instruction: 0xf82cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, lr, asr pc │ │ │ │ + addeq ip, r5, lr, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19e64 │ │ │ │ + bl 0xfec19fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e909c │ │ │ │ - bl 0x3c6490 │ │ │ │ + bl 0x3e920c │ │ │ │ + bl 0x3c6600 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e7098 │ │ │ │ + bl 0x3e7208 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ - bl 0x1c32ec │ │ │ │ + bl 0x1c345c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8b4f78e │ │ │ │ + @ instruction: 0xfffcf78d │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r5], lr │ │ │ │ + addeq ip, r5, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19ec4 │ │ │ │ + bl 0xfec1a034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2d10 │ │ │ │ + bl 0x3f2e80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb4f8 │ │ │ │ + bl 0x3cb668 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf888f78e │ │ │ │ + @ instruction: 0xffd0f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr #29 │ │ │ │ + addeq ip, r5, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f1c │ │ │ │ + bl 0xfec1a08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2d68 │ │ │ │ + bl 0x3f2ed8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb550 │ │ │ │ + bl 0x3cb6c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf85cf78e │ │ │ │ + @ instruction: 0xffa4f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr #28 │ │ │ │ + ldrdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f74 │ │ │ │ + bl 0xfec1a0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2dc0 │ │ │ │ + bl 0x3f2f30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a8f244 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb5a8 │ │ │ │ + bl 0x3cb718 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf830f78e │ │ │ │ + @ instruction: 0xff78f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r5], r0 │ │ │ │ + addeq ip, r5, r0, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19fcc │ │ │ │ + bl 0xfec1a13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2e18 │ │ │ │ + bl 0x3f2f88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R12_fiq, r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb600 │ │ │ │ + bl 0x3cb770 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf804f78e │ │ │ │ + @ instruction: 0xff4cf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r5, r8, sp │ │ │ │ + addeq ip, r5, r8, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a024 │ │ │ │ + bl 0xfec1a194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2e70 │ │ │ │ + bl 0x3f2fe0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b8f644 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb658 │ │ │ │ + bl 0x3cb7c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd8f78d │ │ │ │ + @ instruction: 0xff20f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr #26 │ │ │ │ + ldrdeq ip, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a07c │ │ │ │ + bl 0xfec1a1ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2ec8 │ │ │ │ + bl 0x3f3038 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb6b0 │ │ │ │ + bl 0x3cb820 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffacf78d │ │ │ │ + cdp2 7, 15, cr15, cr4, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror #25 │ │ │ │ + addeq ip, r5, r8, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a0d4 │ │ │ │ + bl 0xfec1a244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2f20 │ │ │ │ + bl 0x3f3090 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb708 │ │ │ │ + bl 0x3cb878 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff80f78d │ │ │ │ + cdp2 7, 12, cr15, cr8, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r5, r0, ip │ │ │ │ + addeq ip, r5, r0, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a12c │ │ │ │ + bl 0xfec1a29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2f78 │ │ │ │ + bl 0x3f30e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb760 │ │ │ │ + bl 0x3cb8d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff54f78d │ │ │ │ + cdp2 7, 9, cr15, cr12, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr ip │ │ │ │ + addeq ip, r5, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a184 │ │ │ │ + bl 0xfec1a2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2fd0 │ │ │ │ + bl 0x3f3140 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb7b8 │ │ │ │ + bl 0x3cb928 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff28f78d │ │ │ │ + cdp2 7, 7, cr15, cr0, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror #23 │ │ │ │ + addeq ip, r5, r0, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a1dc │ │ │ │ + bl 0xfec1a34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3028 │ │ │ │ + bl 0x3f3198 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb810 │ │ │ │ + bl 0x3cb980 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 15, cr15, cr12, cr13, {4} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl #23 │ │ │ │ + addeq ip, r5, r8, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a234 │ │ │ │ + bl 0xfec1a3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3080 │ │ │ │ + bl 0x3f31f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrpl pc, r4, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb868 │ │ │ │ + bl 0x3cb9d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 13, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 7, 1, cr15, cr8, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr fp │ │ │ │ + addeq ip, r5, r0, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a28c │ │ │ │ + bl 0xfec1a3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f30d8 │ │ │ │ + bl 0x3f3248 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_usr, r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb8c0 │ │ │ │ + bl 0x3cba30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 10, cr15, cr4, cr13, {4} │ │ │ │ + stc2l 7, cr15, [ip, #564]! @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], r8 │ │ │ │ + addeq ip, r5, r8, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a2e4 │ │ │ │ + bl 0xfec1a454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3130 │ │ │ │ + bl 0x3f32a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvc pc, r4, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb918 │ │ │ │ + bl 0x3cba88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 7, cr15, cr8, cr13, {4} │ │ │ │ + stc2l 7, cr15, [r0, #564] @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl #21 │ │ │ │ + addeq ip, r5, r0, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a33c │ │ │ │ + bl 0xfec1a4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3188 │ │ │ │ + bl 0x3f32f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb970 │ │ │ │ + bl 0x3cbae0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 4, cr15, cr12, cr13, {4} │ │ │ │ + ldc2 7, cr15, [r4, #564] @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr #20 │ │ │ │ + @ instruction: 0x0085c8b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a394 │ │ │ │ + bl 0xfec1a504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f31e0 │ │ │ │ + bl 0x3f3350 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb9c8 │ │ │ │ + bl 0x3cbb38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 2, cr15, cr0, cr13, {4} │ │ │ │ + stc2l 7, cr15, [r8, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], r0 │ │ │ │ + addeq ip, r5, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a3ec │ │ │ │ + bl 0xfec1a55c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3238 │ │ │ │ + bl 0x3f33a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cba20 │ │ │ │ + bl 0x3cbb90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #564]! @ 0x234 │ │ │ │ + ldc2 7, cr15, [ip, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror r9 │ │ │ │ + addeq ip, r5, r8, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a444 │ │ │ │ + bl 0xfec1a5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3290 │ │ │ │ + bl 0x3f3400 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cba78 │ │ │ │ + bl 0x3cbbe8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #564] @ 0x234 │ │ │ │ + ldc2 7, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr #18 │ │ │ │ + @ instruction: 0x0085c7b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a49c │ │ │ │ + bl 0xfec1a60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f32e8 │ │ │ │ + bl 0x3f3458 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b4f645 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbad0 │ │ │ │ + bl 0x3cbc40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #564] @ 0x234 │ │ │ │ + stc2l 7, cr15, [r4], #564 @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr #17 │ │ │ │ + addeq ip, r5, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a4f4 │ │ │ │ + bl 0xfec1a664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3340 │ │ │ │ + bl 0x3f34b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R8_usr, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbb28 │ │ │ │ + bl 0x3cbc98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-564]! @ 0xfffffdcc │ │ │ │ + ldc2 7, cr15, [r8], #564 @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror r8 │ │ │ │ + addeq ip, r5, r0, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a54c │ │ │ │ + bl 0xfec1a6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3398 │ │ │ │ + bl 0x3f3508 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbb80 │ │ │ │ + bl 0x3cbcf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-564] @ 0xfffffdcc │ │ │ │ + stc2 7, cr15, [ip], {141} @ 0x8d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl r8 │ │ │ │ + addeq ip, r5, r8, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a5a4 │ │ │ │ + bl 0xfec1a714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f33f0 │ │ │ │ + bl 0x3f3560 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbbd8 │ │ │ │ + bl 0x3cbd48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-564] @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [r0], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr #15 │ │ │ │ + addeq ip, r5, r0, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a5fc │ │ │ │ + bl 0xfec1a76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3448 │ │ │ │ + bl 0x3f35b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbc30 │ │ │ │ + bl 0x3cbda0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #564 @ 0x234 │ │ │ │ + ldc2 7, cr15, [r4], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror #14 │ │ │ │ + strdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a654 │ │ │ │ + bl 0xfec1a7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f34a0 │ │ │ │ + bl 0x3f3610 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbc88 │ │ │ │ + bl 0x3cbdf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], {141} @ 0x8d │ │ │ │ + stc2 7, cr15, [r8], {141} @ 0x8d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl r7 │ │ │ │ + addeq ip, r5, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a6ac │ │ │ │ + bl 0xfec1a81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f34f8 │ │ │ │ + bl 0x3f3668 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbce0 │ │ │ │ + bl 0x3cbe50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {141} @ 0x8d │ │ │ │ + blx 0xff80148e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085c6b8 │ │ │ │ + addeq ip, r5, r8, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a704 │ │ │ │ + bl 0xfec1a874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3550 │ │ │ │ + bl 0x3f36c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbd38 │ │ │ │ + bl 0x3cbea8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #-564 @ 0xfffffdcc │ │ │ │ + blx 0xfed014e6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror #12 │ │ │ │ + strdeq ip, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a75c │ │ │ │ + bl 0xfec1a8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f35a8 │ │ │ │ + bl 0x3f3718 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbd90 │ │ │ │ + bl 0x3cbf00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #-564 @ 0xfffffdcc │ │ │ │ + blx 0xfe20153e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl #12 │ │ │ │ + umulleq ip, r5, r8, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a7b4 │ │ │ │ + bl 0xfec1a924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3600 │ │ │ │ + bl 0x3f3770 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbde8 │ │ │ │ + bl 0x3cbf58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {141} @ 0x8d │ │ │ │ + blx 0x1701596 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085c5b0 │ │ │ │ + addeq ip, r5, r0, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a80c │ │ │ │ + bl 0xfec1a97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3658 │ │ │ │ + bl 0x3f37c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 108), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbe40 │ │ │ │ + bl 0x3cbfb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffa0147e │ │ │ │ + blx 0xc015ee │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr r5 │ │ │ │ + addeq ip, r5, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a864 │ │ │ │ + bl 0xfec1a9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f36b0 │ │ │ │ + bl 0x3f3820 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbe98 │ │ │ │ + bl 0x3cc008 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfef014d6 │ │ │ │ + blx 0x101646 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl #10 │ │ │ │ + umulleq ip, r5, r0, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a8bc │ │ │ │ + bl 0xfec1aa2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3708 │ │ │ │ + bl 0x3f3878 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbef0 │ │ │ │ + bl 0x3cc060 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe40152e │ │ │ │ + blx 0xff60169c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr #9 │ │ │ │ + addeq ip, r5, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a914 │ │ │ │ + bl 0xfec1aa84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3760 │ │ │ │ + bl 0x3f38d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbf48 │ │ │ │ + bl 0x3cc0b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1901586 │ │ │ │ + blx 0xfeb016f4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr r4 │ │ │ │ + addeq ip, r5, r0, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a96c │ │ │ │ + bl 0xfec1aadc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f37b8 │ │ │ │ + bl 0x3f3928 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbfa0 │ │ │ │ + bl 0x3cc110 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xe015de │ │ │ │ + blx 0x200174c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r5], r8 │ │ │ │ + addeq ip, r5, r8, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a9c4 │ │ │ │ + bl 0xfec1ab34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3810 │ │ │ │ + bl 0x3f3980 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbff8 │ │ │ │ + bl 0x3cc168 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x301636 │ │ │ │ + blx 0x15017a4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr #7 │ │ │ │ + addeq ip, r5, r0, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aa1c │ │ │ │ + bl 0xfec1ab8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3868 │ │ │ │ + bl 0x3f39d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc050 │ │ │ │ + bl 0x3cc1c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff80168c │ │ │ │ + blx 0xa017fc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr #6 │ │ │ │ + ldrdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aa74 │ │ │ │ + bl 0xfec1abe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f38c0 │ │ │ │ + bl 0x3f3a30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc0a8 │ │ │ │ + bl 0x3cc218 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfed016e4 │ │ │ │ + @ instruction: 0xf9f8f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r5], r0 │ │ │ │ + addeq ip, r5, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aacc │ │ │ │ + bl 0xfec1ac3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3918 │ │ │ │ + bl 0x3f3a88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 100), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc100 │ │ │ │ + bl 0x3cc270 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe20173c │ │ │ │ + @ instruction: 0xf9ccf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r5, r8, r2 │ │ │ │ + addeq ip, r5, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab24 │ │ │ │ + bl 0xfec1ac94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3970 │ │ │ │ + bl 0x3f3ae0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R8_fiq, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc158 │ │ │ │ + bl 0x3cc2c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1701794 │ │ │ │ + @ instruction: 0xf9a0f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr #4 │ │ │ │ + ldrdeq ip, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab7c │ │ │ │ + bl 0xfec1acec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f39c8 │ │ │ │ + bl 0x3f3b38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71acf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc1b0 │ │ │ │ + bl 0x3cc320 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xc017ec │ │ │ │ + @ instruction: 0xf974f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror #3 │ │ │ │ + addeq ip, r5, r8, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1abd4 │ │ │ │ + bl 0xfec1ad44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3a20 │ │ │ │ + bl 0x3f3b90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc208 │ │ │ │ + bl 0x3cc378 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x101844 │ │ │ │ + @ instruction: 0xf948f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r5, r0, r1 │ │ │ │ + addeq ip, r5, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac2c │ │ │ │ + bl 0xfec1ad9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3a78 │ │ │ │ + bl 0x3f3be8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc260 │ │ │ │ + bl 0x3cc3d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d4f78d │ │ │ │ + @ instruction: 0xf91cf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr r1 │ │ │ │ + addeq fp, r5, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac84 │ │ │ │ + bl 0xfec1adf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3ad0 │ │ │ │ + bl 0x3f3c40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61bcf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc2b8 │ │ │ │ + bl 0x3cc428 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a8f78d │ │ │ │ + @ instruction: 0xf8f0f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror #1 │ │ │ │ + addeq fp, r5, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1acdc │ │ │ │ + bl 0xfec1ae4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3b28 │ │ │ │ + bl 0x3f3c98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc310 │ │ │ │ + bl 0x3cc480 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf97cf78d │ │ │ │ + @ instruction: 0xf8c4f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl #1 │ │ │ │ + addeq fp, r5, r8, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad34 │ │ │ │ + bl 0xfec1aea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3b80 │ │ │ │ + bl 0x3f3cf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r4, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc368 │ │ │ │ + bl 0x3cc4d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf950f78d │ │ │ │ + @ instruction: 0xf898f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr r0 │ │ │ │ + addeq fp, r5, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad8c │ │ │ │ + bl 0xfec1aefc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3bd8 │ │ │ │ + bl 0x3f3d48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc3c0 │ │ │ │ + bl 0x3cc530 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf924f78d │ │ │ │ + @ instruction: 0xf86cf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r8, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ade4 │ │ │ │ + bl 0xfec1af54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3c30 │ │ │ │ + bl 0x3f3da0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b8f64c │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc418 │ │ │ │ + bl 0x3cc588 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f8f78d │ │ │ │ + @ instruction: 0xf840f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl #31 │ │ │ │ + addeq fp, r5, r0, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae3c │ │ │ │ + bl 0xfec1afac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3c88 │ │ │ │ + bl 0x3f3df8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc470 │ │ │ │ + bl 0x3cc5e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ccf78d │ │ │ │ + @ instruction: 0xf814f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #30 │ │ │ │ + @ instruction: 0x0085bdb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae94 │ │ │ │ + bl 0xfec1b004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3ce0 │ │ │ │ + bl 0x3f3e50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc4c8 │ │ │ │ + bl 0x3cc638 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a0f78d │ │ │ │ + @ instruction: 0xffe8f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r5], r0 │ │ │ │ + addeq fp, r5, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aeec │ │ │ │ + bl 0xfec1b05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3d38 │ │ │ │ + bl 0x3f3ea8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_fiq, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc520 │ │ │ │ + bl 0x3cc690 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf874f78d │ │ │ │ + @ instruction: 0xffbcf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror lr │ │ │ │ + addeq fp, r5, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af44 │ │ │ │ + bl 0xfec1b0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3d90 │ │ │ │ + bl 0x3f3f00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41acf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc578 │ │ │ │ + bl 0x3cc6e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf848f78d │ │ │ │ + @ instruction: 0xff90f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #28 │ │ │ │ + @ instruction: 0x0085bcb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af9c │ │ │ │ + bl 0xfec1b10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3de8 │ │ │ │ + bl 0x3f3f58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc5d0 │ │ │ │ + bl 0x3cc740 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf81cf78d │ │ │ │ + @ instruction: 0xff64f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #27 │ │ │ │ + addeq fp, r5, r8, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aff4 │ │ │ │ + bl 0xfec1b164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3e40 │ │ │ │ + bl 0x3f3fb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc628 │ │ │ │ + bl 0x3cc798 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff0f78c │ │ │ │ + @ instruction: 0xff38f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror sp │ │ │ │ + addeq fp, r5, r0, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b04c │ │ │ │ + bl 0xfec1b1bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3e98 │ │ │ │ + bl 0x3f4008 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc680 │ │ │ │ + bl 0x3cc7f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc4f78c │ │ │ │ + @ instruction: 0xff0cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl sp │ │ │ │ + addeq fp, r5, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b0a4 │ │ │ │ + bl 0xfec1b214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3ef0 │ │ │ │ + bl 0x3f4060 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc6d8 │ │ │ │ + bl 0x3cc848 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff98f78c │ │ │ │ + cdp2 7, 14, cr15, cr0, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #25 │ │ │ │ + addeq fp, r5, r0, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b0fc │ │ │ │ + bl 0xfec1b26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3f48 │ │ │ │ + bl 0x3f40b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc730 │ │ │ │ + bl 0x3cc8a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff6cf78c │ │ │ │ + cdp2 7, 11, cr15, cr4, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #24 │ │ │ │ + strdeq fp, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b154 │ │ │ │ + bl 0xfec1b2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3fa0 │ │ │ │ + bl 0x3f4110 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc788 │ │ │ │ + bl 0x3cc8f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff40f78c │ │ │ │ + cdp2 7, 8, cr15, cr8, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl ip │ │ │ │ + addeq fp, r5, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b1ac │ │ │ │ + bl 0xfec1b31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3ff8 │ │ │ │ + bl 0x3f4168 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc7e0 │ │ │ │ + bl 0x3cc950 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff14f78c │ │ │ │ + cdp2 7, 5, cr15, cr12, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085bbb8 │ │ │ │ + addeq fp, r5, r8, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b204 │ │ │ │ + bl 0xfec1b374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4050 │ │ │ │ + bl 0x3f41c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc838 │ │ │ │ + bl 0x3cc9a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 14, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror #22 │ │ │ │ + strdeq fp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b25c │ │ │ │ + bl 0xfec1b3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f40a8 │ │ │ │ + bl 0x3f4218 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc890 │ │ │ │ + bl 0x3cca00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 11, cr15, cr12, cr12, {4} │ │ │ │ + cdp2 7, 0, cr15, cr4, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl #22 │ │ │ │ + umulleq fp, r5, r8, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b2b4 │ │ │ │ + bl 0xfec1b424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4100 │ │ │ │ + bl 0x3f4270 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r4, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc8e8 │ │ │ │ + bl 0x3cca58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 9, cr15, cr0, cr12, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #560] @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085bab0 │ │ │ │ + addeq fp, r5, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b30c │ │ │ │ + bl 0xfec1b47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4158 │ │ │ │ + bl 0x3f42c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc940 │ │ │ │ + bl 0x3ccab0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 6, cr15, cr4, cr12, {4} │ │ │ │ + stc2 7, cr15, [ip, #560]! @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr sl │ │ │ │ + addeq fp, r5, r8, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b364 │ │ │ │ + bl 0xfec1b4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f41b0 │ │ │ │ + bl 0x3f4320 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc998 │ │ │ │ + bl 0x3ccb08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 3, cr15, cr8, cr12, {4} │ │ │ │ + stc2 7, cr15, [r0, #560] @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl #20 │ │ │ │ + umulleq fp, r5, r0, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b3bc │ │ │ │ + bl 0xfec1b52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4208 │ │ │ │ + bl 0x3f4378 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc9f0 │ │ │ │ + bl 0x3ccb60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 0, cr15, cr12, cr12, {4} │ │ │ │ + ldc2l 7, cr15, [r4, #-560] @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #19 │ │ │ │ + addeq fp, r5, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b414 │ │ │ │ + bl 0xfec1b584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4260 │ │ │ │ + bl 0x3f43d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cca48 │ │ │ │ + bl 0x3ccbb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #560]! @ 0x230 │ │ │ │ + stc2 7, cr15, [r8, #-560]! @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr r9 │ │ │ │ + addeq fp, r5, r0, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b46c │ │ │ │ + bl 0xfec1b5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f42b8 │ │ │ │ + bl 0x3f4428 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccaa0 │ │ │ │ + bl 0x3ccc10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #560]! @ 0x230 │ │ │ │ + ldc2l 7, cr15, [ip], #560 @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b4c4 │ │ │ │ + bl 0xfec1b634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4310 │ │ │ │ + bl 0x3f4480 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccaf8 │ │ │ │ + bl 0x3ccc68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #560] @ 0x230 │ │ │ │ + ldc2l 7, cr15, [r0], {140} @ 0x8c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #17 │ │ │ │ + addeq fp, r5, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b51c │ │ │ │ + bl 0xfec1b68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4368 │ │ │ │ + bl 0x3f44d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r0, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccb50 │ │ │ │ + bl 0x3cccc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-560] @ 0xfffffdd0 │ │ │ │ + stc2 7, cr15, [r4], #560 @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #16 │ │ │ │ + ldrdeq fp, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b574 │ │ │ │ + bl 0xfec1b6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f43c0 │ │ │ │ + bl 0x3f4530 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccba8 │ │ │ │ + bl 0x3ccd18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #-560]! @ 0xfffffdd0 │ │ │ │ + ldc2l 7, cr15, [r8], #-560 @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r0 │ │ │ │ + addeq fp, r5, r0, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b5cc │ │ │ │ + bl 0xfec1b73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4418 │ │ │ │ + bl 0x3f4588 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 96), ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccc00 │ │ │ │ + bl 0x3ccd70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-560] @ 0xfffffdd0 │ │ │ │ + mcrr2 7, 8, pc, ip, cr12 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r8, r7 │ │ │ │ + addeq fp, r5, r8, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b624 │ │ │ │ + bl 0xfec1b794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4470 │ │ │ │ + bl 0x3f45e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccc58 │ │ │ │ + bl 0x3ccdc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], {140} @ 0x8c │ │ │ │ + stc2 7, cr15, [r0], #-560 @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #14 │ │ │ │ + ldrdeq fp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b67c │ │ │ │ + bl 0xfec1b7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f44c8 │ │ │ │ + bl 0x3f4638 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cccb0 │ │ │ │ + bl 0x3cce20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #560 @ 0x230 │ │ │ │ + blx 0xffe0245a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #13 │ │ │ │ + addeq fp, r5, r8, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b6d4 │ │ │ │ + bl 0xfec1b844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4520 │ │ │ │ + bl 0x3f4690 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, ip, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccd08 │ │ │ │ + bl 0x3cce78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {140} @ 0x8c │ │ │ │ + blx 0xff3024b2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r0, r6 │ │ │ │ + addeq fp, r5, r0, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b72c │ │ │ │ + bl 0xfec1b89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4578 │ │ │ │ + bl 0x3f46e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccd60 │ │ │ │ + bl 0x3cced0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 8, pc, r4, cr12 @ │ │ │ │ + blx 0xfe80250a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr r6 │ │ │ │ + addeq fp, r5, r8, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b784 │ │ │ │ + bl 0xfec1b8f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f45d0 │ │ │ │ + bl 0x3f4740 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccdb8 │ │ │ │ + bl 0x3ccf28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #-560 @ 0xfffffdd0 │ │ │ │ + blx 0x1d02562 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror #11 │ │ │ │ + addeq fp, r5, r0, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b7dc │ │ │ │ + bl 0xfec1b94c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4628 │ │ │ │ + bl 0x3f4798 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cce10 │ │ │ │ + bl 0x3ccf80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x244a │ │ │ │ + blx 0x12025ba │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl #11 │ │ │ │ + addeq fp, r5, r8, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b834 │ │ │ │ + bl 0xfec1b9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4680 │ │ │ │ + bl 0x3f47f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a8f64c │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cce68 │ │ │ │ + bl 0x3ccfd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff5024a2 │ │ │ │ + blx 0x702612 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr r5 │ │ │ │ + addeq fp, r5, r0, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b88c │ │ │ │ + bl 0xfec1b9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f46d8 │ │ │ │ + bl 0x3f4848 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_fiq, ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccec0 │ │ │ │ + bl 0x3cd030 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfea024fa │ │ │ │ + blx 0xffc02668 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r8, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b8e4 │ │ │ │ + bl 0xfec1ba54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4730 │ │ │ │ + bl 0x3f48a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscc pc, ip, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccf18 │ │ │ │ + bl 0x3cd088 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1f02552 │ │ │ │ + blx 0xff1026c0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl #9 │ │ │ │ + addeq fp, r5, r0, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b93c │ │ │ │ + bl 0xfec1baac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4788 │ │ │ │ + bl 0x3f48f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccf70 │ │ │ │ + bl 0x3cd0e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x14025aa │ │ │ │ + blx 0xfe602718 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #8 │ │ │ │ + @ instruction: 0x0085b2b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b994 │ │ │ │ + bl 0xfec1bb04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f47e0 │ │ │ │ + bl 0x3f4950 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccfc8 │ │ │ │ + bl 0x3cd138 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x902602 │ │ │ │ + blx 0x1b02770 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r5], r0 │ │ │ │ + addeq fp, r5, r0, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b9ec │ │ │ │ + bl 0xfec1bb5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4838 │ │ │ │ + bl 0x3f49a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_usr, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd020 │ │ │ │ + bl 0x3cd190 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffe02658 │ │ │ │ + blx 0x10027c8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror r3 │ │ │ │ + addeq fp, r5, r8, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba44 │ │ │ │ + bl 0xfec1bbb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4890 │ │ │ │ + bl 0x3f4a00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd078 │ │ │ │ + bl 0x3cd1e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3026b0 │ │ │ │ + blx 0x502820 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #6 │ │ │ │ + @ instruction: 0x0085b1b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba9c │ │ │ │ + bl 0xfec1bc0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f48e8 │ │ │ │ + bl 0x3f4a58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd0d0 │ │ │ │ + bl 0x3cd240 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe802708 │ │ │ │ + @ instruction: 0xf9e4f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #5 │ │ │ │ + addeq fp, r5, r8, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1baf4 │ │ │ │ + bl 0xfec1bc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4940 │ │ │ │ + bl 0x3f4ab0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd128 │ │ │ │ + bl 0x3cd298 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1d02760 │ │ │ │ + @ instruction: 0xf9b8f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror r2 │ │ │ │ + addeq fp, r5, r0, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb4c │ │ │ │ + bl 0xfec1bcbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4998 │ │ │ │ + bl 0x3f4b08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 96), lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd180 │ │ │ │ + bl 0x3cd2f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12027b8 │ │ │ │ + @ instruction: 0xf98cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl r2 │ │ │ │ + addeq fp, r5, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bba4 │ │ │ │ + bl 0xfec1bd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f49f0 │ │ │ │ + bl 0x3f4b60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd1d8 │ │ │ │ + bl 0x3cd348 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x702810 │ │ │ │ + @ instruction: 0xf960f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #3 │ │ │ │ + addeq fp, r5, r0, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bbfc │ │ │ │ + bl 0xfec1bd6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4a48 │ │ │ │ + bl 0x3f4bb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 104), lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd230 │ │ │ │ + bl 0x3cd3a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9ecf78c │ │ │ │ + @ instruction: 0xf934f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #2 │ │ │ │ + strdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bc54 │ │ │ │ + bl 0xfec1bdc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4aa0 │ │ │ │ + bl 0x3f4c10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd288 │ │ │ │ + bl 0x3cd3f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c0f78c │ │ │ │ + @ instruction: 0xf908f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl r1 │ │ │ │ + addeq sl, r5, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bcac │ │ │ │ + bl 0xfec1be1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4af8 │ │ │ │ + bl 0x3f4c68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd2e0 │ │ │ │ + bl 0x3cd450 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf994f78c │ │ │ │ + @ instruction: 0xf8dcf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq fp, [r5], r8 │ │ │ │ + addeq sl, r5, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bd04 │ │ │ │ + bl 0xfec1be74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4b50 │ │ │ │ + bl 0x3f4cc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd338 │ │ │ │ + bl 0x3cd4a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf968f78c │ │ │ │ + @ instruction: 0xf8b0f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, rrx │ │ │ │ + strdeq sl, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bd5c │ │ │ │ + bl 0xfec1becc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ba8 │ │ │ │ + bl 0x3f4d18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd390 │ │ │ │ + bl 0x3cd500 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf93cf78c │ │ │ │ + @ instruction: 0xf884f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8 │ │ │ │ + umulleq sl, r5, r8, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bdb4 │ │ │ │ + bl 0xfec1bf24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4c00 │ │ │ │ + bl 0x3f4d70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd3e8 │ │ │ │ + bl 0x3cd558 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf910f78c │ │ │ │ + @ instruction: 0xf858f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085afb0 │ │ │ │ + addeq sl, r5, r0, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1be0c │ │ │ │ + bl 0xfec1bf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4c58 │ │ │ │ + bl 0x3f4dc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd440 │ │ │ │ + bl 0x3cd5b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e4f78c │ │ │ │ + @ instruction: 0xf82cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr pc │ │ │ │ + addeq sl, r5, r8, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1be64 │ │ │ │ + bl 0xfec1bfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4cb0 │ │ │ │ + bl 0x3f4e20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd498 │ │ │ │ + bl 0x3cd608 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b8f78c │ │ │ │ + @ instruction: 0xf800f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl #30 │ │ │ │ + umulleq sl, r5, r0, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bebc │ │ │ │ + bl 0xfec1c02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4d08 │ │ │ │ + bl 0x3f4e78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd4f0 │ │ │ │ + bl 0x3cd660 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf88cf78c │ │ │ │ + @ instruction: 0xffd4f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr #29 │ │ │ │ + addeq sl, r5, r8, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bf14 │ │ │ │ + bl 0xfec1c084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4d60 │ │ │ │ + bl 0x3f4ed0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd548 │ │ │ │ + bl 0x3cd6b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf860f78c │ │ │ │ + @ instruction: 0xffa8f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr lr │ │ │ │ + addeq sl, r5, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bf6c │ │ │ │ + bl 0xfec1c0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4db8 │ │ │ │ + bl 0x3f4f28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r0, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd5a0 │ │ │ │ + bl 0x3cd710 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf834f78c │ │ │ │ + @ instruction: 0xff7cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r5], r8 │ │ │ │ + addeq sl, r5, r8, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bfc4 │ │ │ │ + bl 0xfec1c134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4e10 │ │ │ │ + bl 0x3f4f80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd5f8 │ │ │ │ + bl 0x3cd768 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf808f78c │ │ │ │ + @ instruction: 0xff50f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #27 │ │ │ │ + addeq sl, r5, r0, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c01c │ │ │ │ + bl 0xfec1c18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4e68 │ │ │ │ + bl 0x3f4fd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd650 │ │ │ │ + bl 0x3cd7c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffdcf78b │ │ │ │ + @ instruction: 0xff24f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr #26 │ │ │ │ + ldrdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c074 │ │ │ │ + bl 0xfec1c1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ec0 │ │ │ │ + bl 0x3f5030 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd6a8 │ │ │ │ + bl 0x3cd818 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb0f78b │ │ │ │ + cdp2 7, 15, cr15, cr8, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r5], r0 │ │ │ │ + addeq sl, r5, r0, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c0cc │ │ │ │ + bl 0xfec1c23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4f18 │ │ │ │ + bl 0x3f5088 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd700 │ │ │ │ + bl 0x3cd870 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff84f78b │ │ │ │ + cdp2 7, 12, cr15, cr12, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r8, ip │ │ │ │ + addeq sl, r5, r8, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c124 │ │ │ │ + bl 0xfec1c294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4f70 │ │ │ │ + bl 0x3f50e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd758 │ │ │ │ + bl 0x3cd8c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff58f78b │ │ │ │ + cdp2 7, 10, cr15, cr0, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #24 │ │ │ │ + ldrdeq sl, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c17c │ │ │ │ + bl 0xfec1c2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4fc8 │ │ │ │ + bl 0x3f5138 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b8f64e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd7b0 │ │ │ │ + bl 0x3cd920 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff2cf78b │ │ │ │ + cdp2 7, 7, cr15, cr4, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #23 │ │ │ │ + addeq sl, r5, r8, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c1d4 │ │ │ │ + bl 0xfec1c344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5020 │ │ │ │ + bl 0x3f5190 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd808 │ │ │ │ + bl 0x3cd978 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff00f78b │ │ │ │ + cdp2 7, 4, cr15, cr8, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r0, fp │ │ │ │ + addeq sl, r5, r0, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c22c │ │ │ │ + bl 0xfec1c39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5078 │ │ │ │ + bl 0x3f51e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd860 │ │ │ │ + bl 0x3cd9d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 13, cr15, cr4, cr11, {4} │ │ │ │ + cdp2 7, 1, cr15, cr12, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr fp │ │ │ │ + addeq sl, r5, r8, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c284 │ │ │ │ + bl 0xfec1c3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f50d0 │ │ │ │ + bl 0x3f5240 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd8b8 │ │ │ │ + bl 0x3cda28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 10, cr15, cr8, cr11, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #556]! @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror #21 │ │ │ │ + addeq sl, r5, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c2dc │ │ │ │ + bl 0xfec1c44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5128 │ │ │ │ + bl 0x3f5298 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd910 │ │ │ │ + bl 0x3cda80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 7, cr15, cr12, cr11, {4} │ │ │ │ + stc2l 7, cr15, [r4, #556] @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl #21 │ │ │ │ + addeq sl, r5, r8, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c334 │ │ │ │ + bl 0xfec1c4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5180 │ │ │ │ + bl 0x3f52f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd968 │ │ │ │ + bl 0x3cdad8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 5, cr15, cr0, cr11, {4} │ │ │ │ + ldc2 7, cr15, [r8, #556] @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr sl │ │ │ │ + addeq sl, r5, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c38c │ │ │ │ + bl 0xfec1c4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f51d8 │ │ │ │ + bl 0x3f5348 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd9c0 │ │ │ │ + bl 0x3cdb30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 2, cr15, cr4, cr11, {4} │ │ │ │ + stc2l 7, cr15, [ip, #-556]! @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r8 │ │ │ │ + addeq sl, r5, r8, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c3e4 │ │ │ │ + bl 0xfec1c554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5230 │ │ │ │ + bl 0x3f53a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrcs pc, lr, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cda18 │ │ │ │ + bl 0x3cdb88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #556]! @ 0x22c │ │ │ │ + stc2l 7, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl #19 │ │ │ │ + addeq sl, r5, r0, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c43c │ │ │ │ + bl 0xfec1c5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5288 │ │ │ │ + bl 0x3f53f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_usr, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cda70 │ │ │ │ + bl 0x3cdbe0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #556] @ 0x22c │ │ │ │ + ldc2 7, cr15, [r4, #-556] @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr #18 │ │ │ │ + @ instruction: 0x0085a7b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c494 │ │ │ │ + bl 0xfec1c604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f52e0 │ │ │ │ + bl 0x3f5450 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdac8 │ │ │ │ + bl 0x3cdc38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #556]! @ 0x22c │ │ │ │ + stc2l 7, cr15, [r8], #556 @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r0 │ │ │ │ + addeq sl, r5, r0, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c4ec │ │ │ │ + bl 0xfec1c65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5338 │ │ │ │ + bl 0x3f54a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdb20 │ │ │ │ + bl 0x3cdc90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2 7, cr15, [ip], #556 @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror r8 │ │ │ │ + addeq sl, r5, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c544 │ │ │ │ + bl 0xfec1c6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5390 │ │ │ │ + bl 0x3f5500 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, ip, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdb78 │ │ │ │ + bl 0x3cdce8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-556] @ 0xfffffdd4 │ │ │ │ + ldc2 7, cr15, [r0], {139} @ 0x8b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #16 │ │ │ │ + @ instruction: 0x0085a6b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c59c │ │ │ │ + bl 0xfec1c70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f53e8 │ │ │ │ + bl 0x3f5558 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51bcf64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdbd0 │ │ │ │ + bl 0x3cdd40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #-556] @ 0xfffffdd4 │ │ │ │ + stc2l 7, cr15, [r4], #-556 @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr #15 │ │ │ │ + addeq sl, r5, r8, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c5f4 │ │ │ │ + bl 0xfec1c764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5440 │ │ │ │ + bl 0x3f55b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdc28 │ │ │ │ + bl 0x3cdd98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #556 @ 0x22c │ │ │ │ + ldc2 7, cr15, [r8], #-556 @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror r7 │ │ │ │ + addeq sl, r5, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c64c │ │ │ │ + bl 0xfec1c7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5498 │ │ │ │ + bl 0x3f5608 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdc80 │ │ │ │ + bl 0x3cddf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], {139} @ 0x8b │ │ │ │ + stc2 7, cr15, [ip], {139} @ 0x8b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl r7 │ │ │ │ + addeq sl, r5, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c6a4 │ │ │ │ + bl 0xfec1c814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f54f0 │ │ │ │ + bl 0x3f5660 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdcd8 │ │ │ │ + bl 0x3cde48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {139} @ 0x8b │ │ │ │ + blx 0xff90347e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #13 │ │ │ │ + addeq sl, r5, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c6fc │ │ │ │ + bl 0xfec1c86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5548 │ │ │ │ + bl 0x3f56b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdd30 │ │ │ │ + bl 0x3cdea0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #-556 @ 0xfffffdd4 │ │ │ │ + blx 0xfee034d6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #12 │ │ │ │ + strdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c754 │ │ │ │ + bl 0xfec1c8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f55a0 │ │ │ │ + bl 0x3f5710 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdd88 │ │ │ │ + bl 0x3cdef8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 8, pc, r0, cr11 @ │ │ │ │ + blx 0xfe30352e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl r6 │ │ │ │ + addeq sl, r5, r0, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c7ac │ │ │ │ + bl 0xfec1c91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f55f8 │ │ │ │ + bl 0x3f5768 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdde0 │ │ │ │ + bl 0x3cdf50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {139} @ 0x8b │ │ │ │ + blx 0x1803586 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085a5b8 │ │ │ │ + addeq sl, r5, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c804 │ │ │ │ + bl 0xfec1c974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5650 │ │ │ │ + bl 0x3f57c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cde38 │ │ │ │ + bl 0x3cdfa8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffb0346e │ │ │ │ + blx 0xd035de │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror #10 │ │ │ │ + strdeq sl, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c85c │ │ │ │ + bl 0xfec1c9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f56a8 │ │ │ │ + bl 0x3f5818 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cde90 │ │ │ │ + bl 0x3ce000 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff0034c6 │ │ │ │ + blx 0x203636 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl #10 │ │ │ │ + umulleq sl, r5, r8, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c8b4 │ │ │ │ + bl 0xfec1ca24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5700 │ │ │ │ + bl 0x3f5870 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdee8 │ │ │ │ + bl 0x3ce058 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe50351e │ │ │ │ + blx 0xff70368c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085a4b0 │ │ │ │ + addeq sl, r5, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c90c │ │ │ │ + bl 0xfec1ca7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5758 │ │ │ │ + bl 0x3f58c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdf40 │ │ │ │ + bl 0x3ce0b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1a03576 │ │ │ │ + blx 0xfec036e4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr r4 │ │ │ │ + addeq sl, r5, r8, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c964 │ │ │ │ + bl 0xfec1cad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f57b0 │ │ │ │ + bl 0x3f5920 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdf98 │ │ │ │ + bl 0x3ce108 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xf035ce │ │ │ │ + blx 0xfe10373c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl #8 │ │ │ │ + umulleq sl, r5, r0, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c9bc │ │ │ │ + bl 0xfec1cb2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5808 │ │ │ │ + bl 0x3f5978 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdff0 │ │ │ │ + bl 0x3ce160 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x403626 │ │ │ │ + blx 0x1603794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr #7 │ │ │ │ + addeq sl, r5, r8, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ca14 │ │ │ │ + bl 0xfec1cb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5860 │ │ │ │ + bl 0x3f59d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a8f64e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce048 │ │ │ │ + bl 0x3ce1b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff90367c │ │ │ │ + blx 0xb037ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr r3 │ │ │ │ + addeq sl, r5, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ca6c │ │ │ │ + bl 0xfec1cbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f58b8 │ │ │ │ + bl 0x3f5a28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_fiq, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce0a0 │ │ │ │ + bl 0x3ce210 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfee036d4 │ │ │ │ + @ instruction: 0xf9fcf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r5], r8 │ │ │ │ + addeq sl, r5, r8, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cac4 │ │ │ │ + bl 0xfec1cc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5910 │ │ │ │ + bl 0x3f5a80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsmi pc, lr, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce0f8 │ │ │ │ + bl 0x3ce268 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe30372c │ │ │ │ + @ instruction: 0xf9d0f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #5 │ │ │ │ + addeq sl, r5, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cb1c │ │ │ │ + bl 0xfec1cc8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5968 │ │ │ │ + bl 0x3f5ad8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 108), r1 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce150 │ │ │ │ + bl 0x3ce2c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1803784 │ │ │ │ + @ instruction: 0xf9a4f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr #4 │ │ │ │ + ldrdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cb74 │ │ │ │ + bl 0xfec1cce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f59c0 │ │ │ │ + bl 0x3f5b30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r0, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce1a8 │ │ │ │ + bl 0x3ce318 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xd037dc │ │ │ │ + @ instruction: 0xf978f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r5], r0 │ │ │ │ + addeq sl, r5, r0, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cbcc │ │ │ │ + bl 0xfec1cd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5a18 │ │ │ │ + bl 0x3f5b88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce200 │ │ │ │ + bl 0x3ce370 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x203834 │ │ │ │ + @ instruction: 0xf94cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r8, r1 │ │ │ │ + addeq sl, r5, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cc24 │ │ │ │ + bl 0xfec1cd94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5a70 │ │ │ │ + bl 0x3f5be0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce258 │ │ │ │ + bl 0x3ce3c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d8f78b │ │ │ │ + @ instruction: 0xf920f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #2 │ │ │ │ + ldrdeq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cc7c │ │ │ │ + bl 0xfec1cdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5ac8 │ │ │ │ + bl 0x3f5c38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce2b0 │ │ │ │ + bl 0x3ce420 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9acf78b │ │ │ │ + @ instruction: 0xf8f4f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #1 │ │ │ │ + addeq r9, r5, r8, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ccd4 │ │ │ │ + bl 0xfec1ce44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5b20 │ │ │ │ + bl 0x3f5c90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce308 │ │ │ │ + bl 0x3ce478 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf980f78b │ │ │ │ + @ instruction: 0xf8c8f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r0, r0 │ │ │ │ + addeq r9, r5, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cd2c │ │ │ │ + bl 0xfec1ce9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5b78 │ │ │ │ + bl 0x3f5ce8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce360 │ │ │ │ + bl 0x3ce4d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf954f78b │ │ │ │ + @ instruction: 0xf89cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr r0 │ │ │ │ + addeq r9, r5, r8, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cd84 │ │ │ │ + bl 0xfec1cef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5bd0 │ │ │ │ + bl 0x3f5d40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce3b8 │ │ │ │ + bl 0x3ce528 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf928f78b │ │ │ │ + @ instruction: 0xf870f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror #31 │ │ │ │ + addeq r9, r5, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cddc │ │ │ │ + bl 0xfec1cf4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5c28 │ │ │ │ + bl 0x3f5d98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b4f64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce410 │ │ │ │ + bl 0x3ce580 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8fcf78b │ │ │ │ + @ instruction: 0xf844f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl #31 │ │ │ │ + addeq r9, r5, r8, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ce34 │ │ │ │ + bl 0xfec1cfa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5c80 │ │ │ │ + bl 0x3f5df0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce468 │ │ │ │ + bl 0x3ce5d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d0f78b │ │ │ │ + @ instruction: 0xf818f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr pc │ │ │ │ + addeq r9, r5, r0, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ce8c │ │ │ │ + bl 0xfec1cffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5cd8 │ │ │ │ + bl 0x3f5e48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 96), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce4c0 │ │ │ │ + bl 0x3ce630 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a4f78b │ │ │ │ + @ instruction: 0xffecf78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r8 │ │ │ │ + addeq r9, r5, r8, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cee4 │ │ │ │ + bl 0xfec1d054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5d30 │ │ │ │ + bl 0x3f5ea0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce518 │ │ │ │ + bl 0x3ce688 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf878f78b │ │ │ │ + @ instruction: 0xffc0f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl #29 │ │ │ │ + addeq r9, r5, r0, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cf3c │ │ │ │ + bl 0xfec1d0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5d88 │ │ │ │ + bl 0x3f5ef8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 104), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce570 │ │ │ │ + bl 0x3ce6e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf84cf78b │ │ │ │ + @ instruction: 0xff94f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr #28 │ │ │ │ + @ instruction: 0x00859cb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cf94 │ │ │ │ + bl 0xfec1d104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5de0 │ │ │ │ + bl 0x3f5f50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce5c8 │ │ │ │ + bl 0x3ce738 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf820f78b │ │ │ │ + @ instruction: 0xff68f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r0 │ │ │ │ + addeq r9, r5, r0, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cfec │ │ │ │ + bl 0xfec1d15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5e38 │ │ │ │ + bl 0x3f5fa8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce620 │ │ │ │ + bl 0x3ce790 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff4f78a │ │ │ │ + @ instruction: 0xff3cf78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror sp │ │ │ │ + addeq r9, r5, r8, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d044 │ │ │ │ + bl 0xfec1d1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5e90 │ │ │ │ + bl 0x3f6000 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce678 │ │ │ │ + bl 0x3ce7e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc8f78a │ │ │ │ + @ instruction: 0xff10f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr #26 │ │ │ │ + @ instruction: 0x00859bb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d09c │ │ │ │ + bl 0xfec1d20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5ee8 │ │ │ │ + bl 0x3f6058 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce6d0 │ │ │ │ + bl 0x3ce840 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff9cf78a │ │ │ │ + cdp2 7, 14, cr15, cr4, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr #25 │ │ │ │ + addeq r9, r5, r8, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d0f4 │ │ │ │ + bl 0xfec1d264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5f40 │ │ │ │ + bl 0x3f60b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce728 │ │ │ │ + bl 0x3ce898 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff70f78a │ │ │ │ + cdp2 7, 11, cr15, cr8, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror ip │ │ │ │ + addeq r9, r5, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d14c │ │ │ │ + bl 0xfec1d2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5f98 │ │ │ │ + bl 0x3f6108 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41bcf64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce780 │ │ │ │ + bl 0x3ce8f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff44f78a │ │ │ │ + cdp2 7, 8, cr15, cr12, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl ip │ │ │ │ + addeq r9, r5, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d1a4 │ │ │ │ + bl 0xfec1d314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5ff0 │ │ │ │ + bl 0x3f6160 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce7d8 │ │ │ │ + bl 0x3ce948 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff18f78a │ │ │ │ + cdp2 7, 6, cr15, cr0, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr #23 │ │ │ │ + addeq r9, r5, r0, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d1fc │ │ │ │ + bl 0xfec1d36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6048 │ │ │ │ + bl 0x3f61b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce830 │ │ │ │ + bl 0x3ce9a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 14, cr15, cr12, cr10, {4} │ │ │ │ + cdp2 7, 3, cr15, cr4, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror #22 │ │ │ │ + strdeq r9, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d254 │ │ │ │ + bl 0xfec1d3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f60a0 │ │ │ │ + bl 0x3f6210 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce888 │ │ │ │ + bl 0x3ce9f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 12, cr15, cr0, cr10, {4} │ │ │ │ + cdp2 7, 0, cr15, cr8, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl fp │ │ │ │ + addeq r9, r5, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d2ac │ │ │ │ + bl 0xfec1d41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f60f8 │ │ │ │ + bl 0x3f6268 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, ip, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce8e0 │ │ │ │ + bl 0x3cea50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 9, cr15, cr4, cr10, {4} │ │ │ │ + ldc2l 7, cr15, [ip, #552] @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00859ab8 │ │ │ │ + addeq r9, r5, r8, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d304 │ │ │ │ + bl 0xfec1d474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6150 │ │ │ │ + bl 0x3f62c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce938 │ │ │ │ + bl 0x3ceaa8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 6, cr15, cr8, cr10, {4} │ │ │ │ + ldc2 7, cr15, [r0, #552]! @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror #20 │ │ │ │ + strdeq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d35c │ │ │ │ + bl 0xfec1d4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f61a8 │ │ │ │ + bl 0x3f6318 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce990 │ │ │ │ + bl 0x3ceb00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 3, cr15, cr12, cr10, {4} │ │ │ │ + stc2 7, cr15, [r4, #552] @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl #20 │ │ │ │ + umulleq r9, r5, r8, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d3b4 │ │ │ │ + bl 0xfec1d524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6200 │ │ │ │ + bl 0x3f6370 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce9e8 │ │ │ │ + bl 0x3ceb58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 1, cr15, cr0, cr10, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #-552] @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008599b0 │ │ │ │ + addeq r9, r5, r0, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d40c │ │ │ │ + bl 0xfec1d57c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6258 │ │ │ │ + bl 0x3f63c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51acf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cea40 │ │ │ │ + bl 0x3cebb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #552]! @ 0x228 │ │ │ │ + stc2 7, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr r9 │ │ │ │ + addeq r9, r5, r8, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d464 │ │ │ │ + bl 0xfec1d5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f62b0 │ │ │ │ + bl 0x3f6420 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cea98 │ │ │ │ + bl 0x3cec08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #552]! @ 0x228 │ │ │ │ + stc2 7, cr15, [r0, #-552] @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl #18 │ │ │ │ + umulleq r9, r5, r0, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d4bc │ │ │ │ + bl 0xfec1d62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6308 │ │ │ │ + bl 0x3f6478 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceaf0 │ │ │ │ + bl 0x3cec60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #552] @ 0x228 │ │ │ │ + ldc2l 7, cr15, [r4], {138} @ 0x8a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr #17 │ │ │ │ + addeq r9, r5, r8, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d514 │ │ │ │ + bl 0xfec1d684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6360 │ │ │ │ + bl 0x3f64d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceb48 │ │ │ │ + bl 0x3cecb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #-552]! @ 0xfffffdd8 │ │ │ │ + stc2 7, cr15, [r8], #552 @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr r8 │ │ │ │ + addeq r9, r5, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d56c │ │ │ │ + bl 0xfec1d6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f63b8 │ │ │ │ + bl 0x3f6528 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceba0 │ │ │ │ + bl 0x3ced10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-552]! @ 0xfffffdd8 │ │ │ │ + ldc2l 7, cr15, [ip], #-552 @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r5], r8 │ │ │ │ + addeq r9, r5, r8, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d5c4 │ │ │ │ + bl 0xfec1d734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6410 │ │ │ │ + bl 0x3f6580 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cebf8 │ │ │ │ + bl 0x3ced68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-552] @ 0xfffffdd8 │ │ │ │ + mrrc2 7, 8, pc, r0, cr10 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr #15 │ │ │ │ + addeq r9, r5, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d61c │ │ │ │ + bl 0xfec1d78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6468 │ │ │ │ + bl 0x3f65d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cec50 │ │ │ │ + bl 0x3cedc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], {138} @ 0x8a │ │ │ │ + stc2 7, cr15, [r4], #-552 @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr #14 │ │ │ │ + ldrdeq r9, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d674 │ │ │ │ + bl 0xfec1d7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f64c0 │ │ │ │ + bl 0x3f6630 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceca8 │ │ │ │ + bl 0x3cee18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], #552 @ 0x228 │ │ │ │ + blx 0xfff0444a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r5], r0 │ │ │ │ + addeq r9, r5, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d6cc │ │ │ │ + bl 0xfec1d83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6518 │ │ │ │ + bl 0x3f6688 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ced00 │ │ │ │ + bl 0x3cee70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {138} @ 0x8a │ │ │ │ + blx 0xff4044a2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r8, r6 │ │ │ │ + addeq r9, r5, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d724 │ │ │ │ + bl 0xfec1d894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6570 │ │ │ │ + bl 0x3f66e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ced58 │ │ │ │ + bl 0x3ceec8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 8, pc, r8, cr10 @ │ │ │ │ + blx 0xfe9044fa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr #12 │ │ │ │ + ldrdeq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d77c │ │ │ │ + bl 0xfec1d8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f65c8 │ │ │ │ + bl 0x3f6738 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cedb0 │ │ │ │ + bl 0x3cef20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #-552 @ 0xfffffdd8 │ │ │ │ + blx 0x1e04552 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror #11 │ │ │ │ + addeq r9, r5, r8, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d7d4 │ │ │ │ + bl 0xfec1d944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6620 │ │ │ │ + bl 0x3f6790 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 104), r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cee08 │ │ │ │ + bl 0x3cef78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {138} @ 0x8a │ │ │ │ + blx 0x13045aa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r0, r5 │ │ │ │ + addeq r9, r5, r0, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d82c │ │ │ │ + bl 0xfec1d99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6678 │ │ │ │ + bl 0x3f67e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cee60 │ │ │ │ + bl 0x3cefd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff604492 │ │ │ │ + blx 0x804602 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr r5 │ │ │ │ + addeq r9, r5, r8, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d884 │ │ │ │ + bl 0xfec1d9f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f66d0 │ │ │ │ + bl 0x3f6840 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceeb8 │ │ │ │ + bl 0x3cf028 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeb044ea │ │ │ │ + blx 0xffd04658 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror #9 │ │ │ │ + addeq r9, r5, r0, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d8dc │ │ │ │ + bl 0xfec1da4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf806f78a │ │ │ │ + @ instruction: 0xff4ef789 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fa4c0 │ │ │ │ + bls 0x1fa630 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1e04552 │ │ │ │ + blx 0xff0046c0 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r4, ror r4 │ │ │ │ + addeq r9, r5, r4, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d948 │ │ │ │ + bl 0xfec1dab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xffd0f789 │ │ │ │ + @ instruction: 0xff18f789 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fa52c │ │ │ │ + bls 0x1fa69c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x10845be │ │ │ │ + blx 0xfe28472c │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl #8 │ │ │ │ + umulleq r9, r5, r8, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d9b4 │ │ │ │ + bl 0xfec1db24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca77c │ │ │ │ + blmi 0x4ca8ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d17, d16, d0[1] │ │ │ │ - bl 0x189a24 │ │ │ │ + bl 0x189b94 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r5, ror #21 │ │ │ │ + andlt pc, r3, sp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008593b2 │ │ │ │ + addeq r9, r5, r2, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1da08 │ │ │ │ + bl 0xfec1db78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca7d0 │ │ │ │ + blmi 0x4ca940 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d18, d0, d0[2] │ │ │ │ - bl 0x189a78 │ │ │ │ + bl 0x189be8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - @ instruction: 0xb003fabb │ │ │ │ + andlt pc, r3, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, lr, asr r3 │ │ │ │ + addeq r9, r5, lr, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1da5c │ │ │ │ + bl 0xfec1dbcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca824 │ │ │ │ + blmi 0x4ca994 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d18, d16, d0[3] │ │ │ │ - bl 0x189acc │ │ │ │ + bl 0x189c3c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - mullt r3, r1, sl │ │ │ │ + ldrdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, sl, lsl #6 │ │ │ │ + umulleq r9, r5, sl, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dab0 │ │ │ │ + bl 0xfec1dc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca878 │ │ │ │ + blmi 0x4ca9e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x189b20 │ │ │ │ + bl 0x189c90 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r7, ror #20 │ │ │ │ + andlt pc, r3, pc, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008592b6 │ │ │ │ + addeq r9, r5, r6, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1db04 │ │ │ │ + bl 0xfec1dc74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca8cc │ │ │ │ + blmi 0x4caa3c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c03cd4 │ │ │ │ - bl 0x189b74 │ │ │ │ + bl 0x189ce4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, sp, lsr sl @ │ │ │ │ + andlt pc, r3, r5, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r2, ror #4 │ │ │ │ + strdeq r9, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1db58 │ │ │ │ + bl 0xfec1dcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca920 │ │ │ │ + blmi 0x4caa90 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmov.i32 q10, #2303 @ 0x000008ff │ │ │ │ - bl 0x189bc8 │ │ │ │ + bl 0x189d38 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r3, lsl sl @ │ │ │ │ + andlt pc, r3, fp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, lr, lsl #4 │ │ │ │ + umulleq r9, r5, lr, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dbac │ │ │ │ + bl 0xfec1dd1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca974 │ │ │ │ + blmi 0x4caae4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03c94 │ │ │ │ - bl 0x189c1c │ │ │ │ + bl 0x189d8c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r9, ror #19 │ │ │ │ + andlt pc, r3, r1, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008591ba │ │ │ │ + addeq r9, r5, sl, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dc00 │ │ │ │ + bl 0xfec1dd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca9c8 │ │ │ │ + blmi 0x4cab38 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 d20, #2303 @ 0x000008ff │ │ │ │ - bl 0x189c70 │ │ │ │ + bl 0x189de0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - @ instruction: 0xb003f9bf │ │ │ │ + andlt pc, r3, r7, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r6, ror #2 │ │ │ │ + strdeq r8, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dc54 │ │ │ │ + bl 0xfec1ddc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caa1c │ │ │ │ + blmi 0x4cab8c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c04c9c │ │ │ │ - bl 0x189cc4 │ │ │ │ + bl 0x189e34 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - mullt r3, r5, r9 │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r2, lsl r1 │ │ │ │ + addeq r8, r5, r2, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dca8 │ │ │ │ + bl 0xfec1de18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caa70 │ │ │ │ + blmi 0x4cabe0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x189d18 │ │ │ │ + bl 0x189e88 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, fp, ror #18 │ │ │ │ + @ instruction: 0xb003f8b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strheq r9, [r5], lr │ │ │ │ + addeq r8, r5, lr, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dcfc │ │ │ │ + bl 0xfec1de6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caac4 │ │ │ │ + blmi 0x4cac34 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x189d6c │ │ │ │ + bl 0x189edc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r1, asr #18 │ │ │ │ + andlt pc, r3, r9, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, sl, rrx │ │ │ │ + strdeq r8, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dd50 │ │ │ │ + bl 0xfec1dec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cab18 │ │ │ │ + blmi 0x4cac88 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 q11, d0, d24 │ │ │ │ - bl 0x189dc0 │ │ │ │ + bl 0x189f30 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r7, lsl r9 @ │ │ │ │ + andlt pc, r3, pc, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r6, lsl r0 │ │ │ │ + addeq r8, r5, r6, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dda4 │ │ │ │ + bl 0xfec1df14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cab6c │ │ │ │ + blmi 0x4cacdc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 q11, d16, d28 │ │ │ │ - bl 0x189e14 │ │ │ │ + bl 0x189f84 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, sp, ror #17 │ │ │ │ + andlt pc, r3, r5, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, asr #31 │ │ │ │ + addeq r8, r5, r2, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ddf8 │ │ │ │ + bl 0xfec1df68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cabc0 │ │ │ │ + blmi 0x4cad30 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d23, #255 @ 0x000000ff │ │ │ │ - bl 0x189e68 │ │ │ │ + bl 0x189fd8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r3, asr #17 │ │ │ │ + andlt pc, r3, fp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, ror #30 │ │ │ │ + strdeq r8, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1de4c │ │ │ │ + bl 0xfec1dfbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cac14 │ │ │ │ + blmi 0x4cad84 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c07cb4 │ │ │ │ - bl 0x189ebc │ │ │ │ + bl 0x18a02c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78a0000 │ │ │ │ - mullt r3, r9, r8 │ │ │ │ + @ instruction: 0xf7890000 │ │ │ │ + andlt pc, r3, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsl pc │ │ │ │ + addeq r8, r5, sl, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dea0 │ │ │ │ + bl 0xfec1e010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cac68 │ │ │ │ + blmi 0x4cadd8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 d16, #2303 @ 0x000008ff │ │ │ │ - bl 0x189f10 │ │ │ │ + bl 0x18a080 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, pc, ror #16 │ │ │ │ + @ instruction: 0xf7890000 │ │ │ │ + @ instruction: 0xb003ffb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, asr #29 │ │ │ │ + addeq r8, r5, r6, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1def4 │ │ │ │ + bl 0xfec1e064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cacbc │ │ │ │ + blmi 0x4cae2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c00cbc │ │ │ │ - bl 0x189f64 │ │ │ │ + bl 0x18a0d4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r5, asr #16 │ │ │ │ + @ instruction: 0xf7890000 │ │ │ │ + andlt pc, r3, sp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, ror lr │ │ │ │ + addeq r8, r5, r2, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1df48 │ │ │ │ + bl 0xfec1e0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cad10 │ │ │ │ + blmi 0x4cae80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d17, d0, d0[0] │ │ │ │ - bl 0x189fb8 │ │ │ │ + bl 0x18a128 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, fp, lsl r8 @ │ │ │ │ + @ instruction: 0xf7890000 │ │ │ │ + andlt pc, r3, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsl lr │ │ │ │ + addeq r8, r5, lr, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1df9c │ │ │ │ + bl 0xfec1e10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cad64 │ │ │ │ + blmi 0x4caed4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ - bl 0x18a00c │ │ │ │ + bl 0x18a17c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, asr #27 │ │ │ │ + addeq r8, r5, sl, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dff0 │ │ │ │ + bl 0xfec1e160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cadb8 │ │ │ │ + blmi 0x4caf28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c03c90 │ │ │ │ - bl 0x18a060 │ │ │ │ + bl 0x18a1d0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, asr #31 │ │ │ │ + andlt pc, r3, pc, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, ror sp │ │ │ │ + addeq r8, r5, r6, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e044 │ │ │ │ + bl 0xfec1e1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cae0c │ │ │ │ + blmi 0x4caf7c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmov.i32 d20, #1279 @ 0x000004ff │ │ │ │ - bl 0x18a0b4 │ │ │ │ + bl 0x18a224 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, sp, pc @ │ │ │ │ + andlt pc, r3, r5, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsr #26 │ │ │ │ + @ instruction: 0x00858bb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e098 │ │ │ │ + bl 0xfec1e208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cae60 │ │ │ │ + blmi 0x4cafd0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c04c98 │ │ │ │ - bl 0x18a108 │ │ │ │ + bl 0x18a278 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, ror pc @ │ │ │ │ + @ instruction: 0xb003febb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, asr #25 │ │ │ │ + addeq r8, r5, lr, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e0ec │ │ │ │ + bl 0xfec1e25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caeb4 │ │ │ │ + blmi 0x4cb024 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmov.i32 d21, #3327 @ 0x00000cff │ │ │ │ - bl 0x18a15c │ │ │ │ + bl 0x18a2cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, asr #30 │ │ │ │ + mullt r3, r1, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, ror ip │ │ │ │ + addeq r8, r5, sl, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e140 │ │ │ │ + bl 0xfec1e2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caf08 │ │ │ │ + blmi 0x4cb078 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ - bl 0x18a1b0 │ │ │ │ + bl 0x18a320 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, lsl pc @ │ │ │ │ + andlt pc, r3, r7, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsr #24 │ │ │ │ + @ instruction: 0x00858ab6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e194 │ │ │ │ + bl 0xfec1e304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caf5c │ │ │ │ + blmi 0x4cb0cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c04cdc │ │ │ │ - bl 0x18a204 │ │ │ │ + bl 0x18a374 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, sp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r5], r2 │ │ │ │ + addeq r8, r5, r2, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e1e8 │ │ │ │ + bl 0xfec1e358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cafb0 │ │ │ │ + blmi 0x4cb120 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d21, d0, d0[4] │ │ │ │ - bl 0x18a258 │ │ │ │ + bl 0x18a3c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, asr #29 │ │ │ │ + andlt pc, r3, r3, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, ror fp │ │ │ │ + addeq r8, r5, lr, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e23c │ │ │ │ + bl 0xfec1e3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb004 │ │ │ │ + blmi 0x4cb174 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d21, d16, d0[5] │ │ │ │ - bl 0x18a2ac │ │ │ │ + bl 0x18a41c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, lsr #29 │ │ │ │ + andlt pc, r3, r9, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsr #22 │ │ │ │ + @ instruction: 0x008589ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e290 │ │ │ │ + bl 0xfec1e400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb058 │ │ │ │ + blmi 0x4cb1c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d22, d0, d0[6] │ │ │ │ - bl 0x18a300 │ │ │ │ + bl 0x18a470 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, ror lr @ │ │ │ │ + @ instruction: 0xb003fdbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r5], r6 │ │ │ │ + addeq r8, r5, r6, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e2e4 │ │ │ │ + bl 0xfec1e454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb0ac │ │ │ │ + blmi 0x4cb21c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d22, d16, d0[7] │ │ │ │ - bl 0x18a354 │ │ │ │ + bl 0x18a4c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, asr #28 │ │ │ │ + mullt r3, r5, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsl #21 │ │ │ │ + addeq r8, r5, r2, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e338 │ │ │ │ + bl 0xfec1e4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb100 │ │ │ │ + blmi 0x4cb270 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18a3a8 │ │ │ │ + bl 0x18a518 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, lsr #28 │ │ │ │ + andlt pc, r3, fp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsr #20 │ │ │ │ + @ instruction: 0x008588be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e38c │ │ │ │ + bl 0xfec1e4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb154 │ │ │ │ + blmi 0x4cb2c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c07cf4 │ │ │ │ - bl 0x18a3fc │ │ │ │ + bl 0x18a56c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r5], sl │ │ │ │ + addeq r8, r5, sl, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e3e0 │ │ │ │ + bl 0xfec1e550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb1a8 │ │ │ │ + blmi 0x4cb318 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmvn.i32 q8, #2303 @ 0x000008ff │ │ │ │ - bl 0x18a450 │ │ │ │ + bl 0x18a5c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, asr #27 │ │ │ │ + andlt pc, r3, r7, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsl #19 │ │ │ │ + addeq r8, r5, r6, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e434 │ │ │ │ + bl 0xfec1e5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb1fc │ │ │ │ + blmi 0x4cb36c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c00cfc │ │ │ │ - bl 0x18a4a4 │ │ │ │ + bl 0x18a614 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, lsr #27 │ │ │ │ + andlt pc, r3, sp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsr r9 │ │ │ │ + addeq r8, r5, r2, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e488 │ │ │ │ + bl 0xfec1e5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb250 │ │ │ │ + blmi 0x4cb3c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ - bl 0x18a4f8 │ │ │ │ + bl 0x18a668 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, ror sp @ │ │ │ │ + andlt pc, r3, r3, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r5], lr │ │ │ │ + addeq r8, r5, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e4dc │ │ │ │ + bl 0xfec1e64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb2a4 │ │ │ │ + blmi 0x4cb414 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 q9, d0, d4 │ │ │ │ - bl 0x18a54c │ │ │ │ + bl 0x18a6bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, asr sp @ │ │ │ │ + mullt r3, r9, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsl #17 │ │ │ │ + addeq r8, r5, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e530 │ │ │ │ + bl 0xfec1e6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb2f8 │ │ │ │ + blmi 0x4cb468 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 q9, d16, d8 │ │ │ │ - bl 0x18a5a0 │ │ │ │ + bl 0x18a710 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, lsr #26 │ │ │ │ + andlt pc, r3, pc, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsr r8 │ │ │ │ + addeq r8, r5, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e584 │ │ │ │ + bl 0xfec1e6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb34c │ │ │ │ + blmi 0x4cb4bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c00cb4 │ │ │ │ - bl 0x18a5f4 │ │ │ │ + bl 0x18a764 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r5, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, ror #15 │ │ │ │ + addeq r8, r5, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5d8 │ │ │ │ + bl 0xfec1e748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb3a0 │ │ │ │ + blmi 0x4cb510 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c01cbc │ │ │ │ - bl 0x18a648 │ │ │ │ + bl 0x18a7b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, fp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsl #15 │ │ │ │ + addeq r8, r5, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e62c │ │ │ │ + bl 0xfec1e79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb3f4 │ │ │ │ + blmi 0x4cb564 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 q11, d16, d20 │ │ │ │ - bl 0x18a69c │ │ │ │ + bl 0x18a80c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, lsr #25 │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsr r7 │ │ │ │ + addeq r8, r5, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e680 │ │ │ │ + bl 0xfec1e7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb448 │ │ │ │ + blmi 0x4cb5b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ - bl 0x18a6f0 │ │ │ │ + bl 0x18a860 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, ror ip @ │ │ │ │ + andlt pc, r3, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, ror #13 │ │ │ │ + addeq r8, r5, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e6d4 │ │ │ │ + bl 0xfec1e844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb49c │ │ │ │ + blmi 0x4cb60c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ - bl 0x18a744 │ │ │ │ + bl 0x18a8b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, asr ip @ │ │ │ │ + mullt r3, sp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r8, r5, r2, r6 │ │ │ │ + addeq r8, r5, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e728 │ │ │ │ + bl 0xfec1e898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb4f0 │ │ │ │ + blmi 0x4cb660 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 q11, d0, d16 │ │ │ │ - bl 0x18a798 │ │ │ │ + bl 0x18a908 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, lsr #24 │ │ │ │ + andlt pc, r3, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsr r6 │ │ │ │ + addeq r8, r5, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e77c │ │ │ │ + bl 0xfec1e8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb544 │ │ │ │ + blmi 0x4cb6b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ - bl 0x18a7ec │ │ │ │ + bl 0x18a95c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, lsl #24 │ │ │ │ + andlt pc, r3, r9, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, ror #11 │ │ │ │ + addeq r8, r5, sl, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e7d0 │ │ │ │ + bl 0xfec1e940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb598 │ │ │ │ + blmi 0x4cb708 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ - bl 0x18a840 │ │ │ │ + bl 0x18a9b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r8, r5, r6, r5 │ │ │ │ + addeq r8, r5, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e824 │ │ │ │ + bl 0xfec1e994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb5ec │ │ │ │ + blmi 0x4cb75c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ @ instruction: 0xf2c05c9c │ │ │ │ - bl 0x18a894 │ │ │ │ + bl 0x18aa04 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, lsr #23 │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, asr #10 │ │ │ │ + ldrdeq r8, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e878 │ │ │ │ + bl 0xfec1e9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb640 │ │ │ │ + blmi 0x4cb7b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d19, d16, d0[3] │ │ │ │ - bl 0x18a8e8 │ │ │ │ + bl 0x18aa58 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, lsl #23 │ │ │ │ + andlt pc, r3, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, ror #9 │ │ │ │ + addeq r8, r5, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e8cc │ │ │ │ + bl 0xfec1ea3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb694 │ │ │ │ + blmi 0x4cb804 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d18, d0, d0[0] │ │ │ │ - bl 0x18a93c │ │ │ │ + bl 0x18aaac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, asr fp @ │ │ │ │ + andlt pc, r3, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r8, r5, sl, r4 │ │ │ │ + addeq r8, r5, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e920 │ │ │ │ + bl 0xfec1ea90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb6e8 │ │ │ │ + blmi 0x4cb858 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmov.i32 q10, #255 @ 0x000000ff │ │ │ │ - bl 0x18a990 │ │ │ │ + bl 0x18ab00 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, lsr #22 │ │ │ │ + andlt pc, r3, r7, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, asr #8 │ │ │ │ + ldrdeq r8, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e974 │ │ │ │ + bl 0xfec1eae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb73c │ │ │ │ + blmi 0x4cb8ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d18, d16, d0[1] │ │ │ │ - bl 0x18a9e4 │ │ │ │ + bl 0x18ab54 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, lsl #22 │ │ │ │ + andlt pc, r3, sp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], r2 │ │ │ │ + addeq r8, r5, r2, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e9c8 │ │ │ │ + bl 0xfec1eb38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb790 │ │ │ │ + blmi 0x4cb900 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c04cd4 │ │ │ │ - bl 0x18aa38 │ │ │ │ + bl 0x18aba8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r8, r5, lr, r3 │ │ │ │ + addeq r8, r5, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ea1c │ │ │ │ + bl 0xfec1eb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb7e4 │ │ │ │ + blmi 0x4cb954 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d19, d0, d0[2] │ │ │ │ - bl 0x18aa8c │ │ │ │ + bl 0x18abfc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - @ instruction: 0xb003fab1 │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, asr #6 │ │ │ │ + ldrdeq r8, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ea70 │ │ │ │ + bl 0xfec1ebe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb838 │ │ │ │ + blmi 0x4cb9a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d17, d16, d0[3] │ │ │ │ - bl 0x18aae0 │ │ │ │ + bl 0x18ac50 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, lsl #21 │ │ │ │ + andlt pc, r3, pc, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], r6 │ │ │ │ + addeq r8, r5, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eac4 │ │ │ │ + bl 0xfec1ec34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb88c │ │ │ │ + blmi 0x4cb9fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ - bl 0x18ab34 │ │ │ │ + bl 0x18aca4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, asr sl @ │ │ │ │ + andlt pc, r3, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsr #5 │ │ │ │ + addeq r8, r5, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eb18 │ │ │ │ + bl 0xfec1ec88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb8e0 │ │ │ │ + blmi 0x4cba50 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ - bl 0x18ab88 │ │ │ │ + bl 0x18acf8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, lsr sl @ │ │ │ │ + andlt pc, r3, fp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, asr #4 │ │ │ │ + ldrdeq r8, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eb6c │ │ │ │ + bl 0xfec1ecdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb934 │ │ │ │ + blmi 0x4cbaa4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmov.i32 d19, #2303 @ 0x000008ff │ │ │ │ - bl 0x18abdc │ │ │ │ + bl 0x18ad4c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, lsl #20 │ │ │ │ + andlt pc, r3, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], sl │ │ │ │ + addeq r8, r5, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ebc0 │ │ │ │ + bl 0xfec1ed30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb988 │ │ │ │ + blmi 0x4cbaf8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c03c9c │ │ │ │ - bl 0x18ac30 │ │ │ │ + bl 0x18ada0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, r7, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsr #3 │ │ │ │ + addeq r8, r5, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ec14 │ │ │ │ + bl 0xfec1ed84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb9dc │ │ │ │ + blmi 0x4cbb4c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ - bl 0x18ac84 │ │ │ │ + bl 0x18adf4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - @ instruction: 0xb003f9b5 │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, asr r1 │ │ │ │ + addeq r7, r5, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ec68 │ │ │ │ + bl 0xfec1edd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cba30 │ │ │ │ + blmi 0x4cbba0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ - bl 0x18acd8 │ │ │ │ + bl 0x18ae48 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, lsl #19 │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], lr │ │ │ │ + addeq r7, r5, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ecbc │ │ │ │ + bl 0xfec1ee2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cba84 │ │ │ │ + blmi 0x4cbbf4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ - bl 0x18ad2c │ │ │ │ + bl 0x18ae9c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, ror #18 │ │ │ │ + andlt pc, r3, r9, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsr #1 │ │ │ │ + addeq r7, r5, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ed10 │ │ │ │ + bl 0xfec1ee80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbad8 │ │ │ │ + blmi 0x4cbc48 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d16, d16, d0[1] │ │ │ │ - bl 0x18ad80 │ │ │ │ + bl 0x18aef0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, lsr r9 @ │ │ │ │ + andlt pc, r3, pc, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, asr r0 │ │ │ │ + addeq r7, r5, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ed64 │ │ │ │ + bl 0xfec1eed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbb2c │ │ │ │ + blmi 0x4cbc9c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 d23, #2303 @ 0x000008ff │ │ │ │ - bl 0x18add4 │ │ │ │ + bl 0x18af44 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, lsl #18 │ │ │ │ + andlt pc, r3, r5, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2 │ │ │ │ + umulleq r7, r5, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1edb8 │ │ │ │ + bl 0xfec1ef28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbb80 │ │ │ │ + blmi 0x4cbcf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c07cbc │ │ │ │ - bl 0x18ae28 │ │ │ │ + bl 0x18af98 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, ror #17 │ │ │ │ + andlt pc, r3, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsr #31 │ │ │ │ + addeq r7, r5, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ee0c │ │ │ │ + bl 0xfec1ef7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbbd4 │ │ │ │ + blmi 0x4cbd44 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d0, d8 │ │ │ │ - bl 0x18ae7c │ │ │ │ + bl 0x18afec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - @ instruction: 0xb003f8b9 │ │ │ │ + andlt pc, r3, r1, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, asr pc │ │ │ │ + addeq r7, r5, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ee60 │ │ │ │ + bl 0xfec1efd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbc28 │ │ │ │ + blmi 0x4cbd98 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d16, d12 │ │ │ │ - bl 0x18aed0 │ │ │ │ + bl 0x18b040 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, lsl #17 │ │ │ │ + @ instruction: 0xf7880000 │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsl #30 │ │ │ │ + umulleq r7, r5, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eeb4 │ │ │ │ + bl 0xfec1f024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbc7c │ │ │ │ + blmi 0x4cbdec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d17, d0, d0[2] │ │ │ │ - bl 0x18af24 │ │ │ │ + bl 0x18b094 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, ror #16 │ │ │ │ + @ instruction: 0xf7880000 │ │ │ │ + andlt pc, r3, sp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00857eb2 │ │ │ │ + addeq r7, r5, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ef08 │ │ │ │ + bl 0xfec1f078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbcd0 │ │ │ │ + blmi 0x4cbe40 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q10, d0, d16 │ │ │ │ - bl 0x18af78 │ │ │ │ + bl 0x18b0e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, lsr r8 @ │ │ │ │ + @ instruction: 0xf7880000 │ │ │ │ + andlt pc, r3, r3, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, asr lr │ │ │ │ + addeq r7, r5, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ef5c │ │ │ │ + bl 0xfec1f0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbd24 │ │ │ │ + blmi 0x4cbe94 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q10, d16, d20 │ │ │ │ - bl 0x18afcc │ │ │ │ + bl 0x18b13c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, lsl r8 @ │ │ │ │ + @ instruction: 0xf7880000 │ │ │ │ + andlt pc, r3, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsl #28 │ │ │ │ + umulleq r7, r5, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1efb0 │ │ │ │ + bl 0xfec1f120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbd78 │ │ │ │ + blmi 0x4cbee8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmov.i32 d18, #255 @ 0x000000ff │ │ │ │ - bl 0x18b020 │ │ │ │ + bl 0x18b190 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, ror #31 │ │ │ │ + andlt pc, r3, pc, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00857db6 │ │ │ │ + addeq r7, r5, r6, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f004 │ │ │ │ + bl 0xfec1f174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbdcc │ │ │ │ + blmi 0x4cbf3c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c02c94 │ │ │ │ - bl 0x18b074 │ │ │ │ + bl 0x18b1e4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003ffbd │ │ │ │ + andlt pc, r3, r5, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, ror #26 │ │ │ │ + strdeq r7, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f058 │ │ │ │ + bl 0xfec1f1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbe20 │ │ │ │ + blmi 0x4cbf90 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - bl 0x18b0c8 │ │ │ │ + bl 0x18b238 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, r3, pc @ │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsl #26 │ │ │ │ + umulleq r7, r5, lr, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f0ac │ │ │ │ + bl 0xfec1f21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbe74 │ │ │ │ + blmi 0x4cbfe4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ - bl 0x18b11c │ │ │ │ + bl 0x18b28c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, ror #30 │ │ │ │ + @ instruction: 0xb003feb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00857cba │ │ │ │ + addeq r7, r5, sl, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f100 │ │ │ │ + bl 0xfec1f270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbec8 │ │ │ │ + blmi 0x4cc038 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ - bl 0x18b170 │ │ │ │ + bl 0x18b2e0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, lsr pc @ │ │ │ │ + andlt pc, r3, r7, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, ror #24 │ │ │ │ + strdeq r7, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f154 │ │ │ │ + bl 0xfec1f2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbf1c │ │ │ │ + blmi 0x4cc08c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d16, d0, d0[0] │ │ │ │ - bl 0x18b1c4 │ │ │ │ + bl 0x18b334 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, lsl pc @ │ │ │ │ + andlt pc, r3, sp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsl ip │ │ │ │ + addeq r7, r5, r2, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f1a8 │ │ │ │ + bl 0xfec1f318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbf70 │ │ │ │ + blmi 0x4cc0e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 d22, #255 @ 0x000000ff │ │ │ │ - bl 0x18b218 │ │ │ │ + bl 0x18b388 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, ror #29 │ │ │ │ + andlt pc, r3, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00857bbe │ │ │ │ + addeq r7, r5, lr, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f1fc │ │ │ │ + bl 0xfec1f36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbfc4 │ │ │ │ + blmi 0x4cc134 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c06cb4 │ │ │ │ - bl 0x18b26c │ │ │ │ + bl 0x18b3dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, asr #29 │ │ │ │ + andlt pc, r3, r9, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, ror #22 │ │ │ │ + strdeq r7, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f250 │ │ │ │ + bl 0xfec1f3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc018 │ │ │ │ + blmi 0x4cc188 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q8, d0, d0 │ │ │ │ - bl 0x18b2c0 │ │ │ │ + bl 0x18b430 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, r7, lr │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsl fp │ │ │ │ + addeq r7, r5, r6, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f2a4 │ │ │ │ + bl 0xfec1f414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc06c │ │ │ │ + blmi 0x4cc1dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q8, d16, d4 │ │ │ │ - bl 0x18b314 │ │ │ │ + bl 0x18b484 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, ror #28 │ │ │ │ + @ instruction: 0xb003fdb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, asr #21 │ │ │ │ + addeq r7, r5, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f2f8 │ │ │ │ + bl 0xfec1f468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc0c0 │ │ │ │ + blmi 0x4cc230 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 d23, #1279 @ 0x000004ff │ │ │ │ - bl 0x18b364 │ │ │ │ + bl 0x18b4d4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, asr #28 │ │ │ │ + andlt pc, r3, fp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, ror #20 │ │ │ │ + strdeq r7, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f34c │ │ │ │ + bl 0xfec1f4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc114 │ │ │ │ + blmi 0x4cc284 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c07cb8 │ │ │ │ - bl 0x18b3b8 │ │ │ │ + bl 0x18b528 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, lsl lr @ │ │ │ │ + andlt pc, r3, r1, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsl sl │ │ │ │ + addeq r7, r5, sl, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f3a0 │ │ │ │ + bl 0xfec1f510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc168 │ │ │ │ + blmi 0x4cc2d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18b40c │ │ │ │ + bl 0x18b57c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, ror #27 │ │ │ │ + andlt pc, r3, r7, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, asr #19 │ │ │ │ + addeq r7, r5, r6, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f3f4 │ │ │ │ + bl 0xfec1f564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc1bc │ │ │ │ + blmi 0x4cc32c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c07cf4 │ │ │ │ - bl 0x18b460 │ │ │ │ + bl 0x18b5d0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, asr #27 │ │ │ │ + andlt pc, r3, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, ror r9 │ │ │ │ + addeq r7, r5, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f448 │ │ │ │ + bl 0xfec1f5b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc210 │ │ │ │ + blmi 0x4cc380 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 q8, #2303 @ 0x000008ff │ │ │ │ - bl 0x18b4b4 │ │ │ │ + bl 0x18b624 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, fp, sp │ │ │ │ + andlt pc, r3, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsl r9 │ │ │ │ + addeq r7, r5, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f49c │ │ │ │ + bl 0xfec1f60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc264 │ │ │ │ + blmi 0x4cc3d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q11, d0, d28 │ │ │ │ - bl 0x18b508 │ │ │ │ + bl 0x18b678 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, ror sp @ │ │ │ │ + @ instruction: 0xb003fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, asr #17 │ │ │ │ + addeq r7, r5, sl, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f4f0 │ │ │ │ + bl 0xfec1f660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc2b8 │ │ │ │ + blmi 0x4cc428 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x18b55c │ │ │ │ + bl 0x18b6cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, asr #26 │ │ │ │ + andlt pc, r3, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, ror r8 │ │ │ │ + addeq r7, r5, r6, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f544 │ │ │ │ + bl 0xfec1f6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc30c │ │ │ │ + blmi 0x4cc47c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d21, d16, d0[5] │ │ │ │ - bl 0x18b5b0 │ │ │ │ + bl 0x18b720 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, lsl sp @ │ │ │ │ + andlt pc, r3, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsr #16 │ │ │ │ + @ instruction: 0x008576b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f598 │ │ │ │ + bl 0xfec1f708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc360 │ │ │ │ + blmi 0x4cc4d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d22, d0, d0[6] │ │ │ │ - bl 0x18b604 │ │ │ │ + bl 0x18b774 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, fp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, asr #15 │ │ │ │ + addeq r7, r5, lr, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f5ec │ │ │ │ + bl 0xfec1f75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc3b4 │ │ │ │ + blmi 0x4cc524 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d22, d16, d0[7] │ │ │ │ - bl 0x18b658 │ │ │ │ + bl 0x18b7c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, asr #25 │ │ │ │ + andlt pc, r3, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, ror r7 │ │ │ │ + addeq r7, r5, sl, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f640 │ │ │ │ + bl 0xfec1f7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc408 │ │ │ │ + blmi 0x4cc578 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18b6ac │ │ │ │ + bl 0x18b81c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, pc, ip @ │ │ │ │ + andlt pc, r3, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsr #14 │ │ │ │ + @ instruction: 0x008575b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f694 │ │ │ │ + bl 0xfec1f804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc45c │ │ │ │ + blmi 0x4cc5cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18b700 │ │ │ │ + bl 0x18b870 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, ror ip @ │ │ │ │ + @ instruction: 0xb003fbbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r7, [r5], r2 │ │ │ │ + addeq r7, r5, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f6e8 │ │ │ │ + bl 0xfec1f858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc4b0 │ │ │ │ + blmi 0x4cc620 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d17, d0, d0[0] │ │ │ │ - bl 0x18b754 │ │ │ │ + bl 0x18b8c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, asr #24 │ │ │ │ + mullt r3, r3, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, ror r6 │ │ │ │ + addeq r7, r5, lr, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f73c │ │ │ │ + bl 0xfec1f8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc504 │ │ │ │ + blmi 0x4cc674 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d17, d16, d0[1] │ │ │ │ - bl 0x18b7a8 │ │ │ │ + bl 0x18b918 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, lsr #24 │ │ │ │ + andlt pc, r3, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsr #12 │ │ │ │ + @ instruction: 0x008574ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f790 │ │ │ │ + bl 0xfec1f900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc558 │ │ │ │ + blmi 0x4cc6c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d18, d0, d0[2] │ │ │ │ - bl 0x18b7fc │ │ │ │ + bl 0x18b96c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, pc, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r7, [r5], r6 │ │ │ │ + addeq r7, r5, r6, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f7e4 │ │ │ │ + bl 0xfec1f954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc5ac │ │ │ │ + blmi 0x4cc71c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmov.i32 d20, #3327 @ 0x00000cff │ │ │ │ - bl 0x18b850 │ │ │ │ + bl 0x18b9c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, asr #23 │ │ │ │ + andlt pc, r3, r5, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsl #11 │ │ │ │ + addeq r7, r5, r2, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f838 │ │ │ │ + bl 0xfec1f9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc600 │ │ │ │ + blmi 0x4cc770 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q10, d16, d16 │ │ │ │ - bl 0x18b8a4 │ │ │ │ + bl 0x18ba14 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, lsr #23 │ │ │ │ + andlt pc, r3, fp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsr #10 │ │ │ │ + @ instruction: 0x008573be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f88c │ │ │ │ + bl 0xfec1f9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc654 │ │ │ │ + blmi 0x4cc7c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c07cb4 │ │ │ │ - bl 0x18b8f8 │ │ │ │ + bl 0x18ba68 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, ror fp @ │ │ │ │ + andlt pc, r3, r1, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r7, [r5], sl │ │ │ │ + addeq r7, r5, sl, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f8e0 │ │ │ │ + bl 0xfec1fa50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc6a8 │ │ │ │ + blmi 0x4cc818 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d16, #2303 @ 0x000008ff │ │ │ │ - bl 0x18b94c │ │ │ │ + bl 0x18babc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, asr #22 │ │ │ │ + mullt r3, r7, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsl #9 │ │ │ │ + addeq r7, r5, r6, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f934 │ │ │ │ + bl 0xfec1faa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc6fc │ │ │ │ + blmi 0x4cc86c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c00cbc │ │ │ │ - bl 0x18b9a0 │ │ │ │ + bl 0x18bb10 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, lsr #22 │ │ │ │ + andlt pc, r3, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsr r4 │ │ │ │ + addeq r7, r5, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f988 │ │ │ │ + bl 0xfec1faf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc750 │ │ │ │ + blmi 0x4cc8c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 q10, #2303 @ 0x000008ff │ │ │ │ - bl 0x18b9f4 │ │ │ │ + bl 0x18bb64 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, r3, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r7, [r5], lr │ │ │ │ + addeq r7, r5, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f9dc │ │ │ │ + bl 0xfec1fb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc7a4 │ │ │ │ + blmi 0x4cc914 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c04cdc │ │ │ │ - bl 0x18ba48 │ │ │ │ + bl 0x18bbb8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsl #7 │ │ │ │ + addeq r7, r5, sl, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fa30 │ │ │ │ + bl 0xfec1fba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc7f8 │ │ │ │ + blmi 0x4cc968 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d21, d0, d0[4] │ │ │ │ - bl 0x18ba9c │ │ │ │ + bl 0x18bc0c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, lsr #21 │ │ │ │ + andlt pc, r3, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsr r3 │ │ │ │ + addeq r7, r5, r6, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fa84 │ │ │ │ + bl 0xfec1fbf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc84c │ │ │ │ + blmi 0x4cc9bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d18, d16, d0[3] │ │ │ │ - bl 0x18baf0 │ │ │ │ + bl 0x18bc60 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, ror sl @ │ │ │ │ + andlt pc, r3, r5, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, ror #5 │ │ │ │ + addeq r7, r5, r2, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fad8 │ │ │ │ + bl 0xfec1fc48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc8a0 │ │ │ │ + blmi 0x4cca10 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18bb44 │ │ │ │ + bl 0x18bcb4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, asr sl @ │ │ │ │ + mullt r3, fp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsl #5 │ │ │ │ + addeq r7, r5, lr, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fb2c │ │ │ │ + bl 0xfec1fc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc8f4 │ │ │ │ + blmi 0x4cca64 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03cd4 │ │ │ │ - bl 0x18bb98 │ │ │ │ + bl 0x18bd08 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, lsr #20 │ │ │ │ + andlt pc, r3, r1, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsr r2 │ │ │ │ + addeq r7, r5, sl, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fb80 │ │ │ │ + bl 0xfec1fcf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc948 │ │ │ │ + blmi 0x4ccab8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ - bl 0x18bbec │ │ │ │ + bl 0x18bd5c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, r7, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, ror #3 │ │ │ │ + addeq r7, r5, r6, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fbd4 │ │ │ │ + bl 0xfec1fd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc99c │ │ │ │ + blmi 0x4ccb0c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c03c98 │ │ │ │ - bl 0x18bc40 │ │ │ │ + bl 0x18bdb0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - ldrdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, sp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, r2, r1 │ │ │ │ + addeq r7, r5, r2, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fc28 │ │ │ │ + bl 0xfec1fd98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc9f0 │ │ │ │ + blmi 0x4ccb60 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q11, d0, d24 │ │ │ │ - bl 0x18bc94 │ │ │ │ + bl 0x18be04 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, lsr #19 │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsr r1 │ │ │ │ + addeq r6, r5, lr, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fc7c │ │ │ │ + bl 0xfec1fdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cca44 │ │ │ │ + blmi 0x4ccbb4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q11, d16, d28 │ │ │ │ - bl 0x18bce8 │ │ │ │ + bl 0x18be58 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, lsl #19 │ │ │ │ + andlt pc, r3, r9, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, ror #1 │ │ │ │ + addeq r6, r5, sl, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fcd0 │ │ │ │ + bl 0xfec1fe40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cca98 │ │ │ │ + blmi 0x4ccc08 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 d23, #255 @ 0x000000ff │ │ │ │ - bl 0x18bd3c │ │ │ │ + bl 0x18beac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, asr r9 @ │ │ │ │ + mullt r3, pc, r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, r6, r0 │ │ │ │ + addeq r6, r5, r6, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fd24 │ │ │ │ + bl 0xfec1fe94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccaec │ │ │ │ + blmi 0x4ccc5c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ - bl 0x18bd90 │ │ │ │ + bl 0x18bf00 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, lsr #18 │ │ │ │ + andlt pc, r3, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, asr #32 │ │ │ │ + ldrdeq r6, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fd78 │ │ │ │ + bl 0xfec1fee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccb40 │ │ │ │ + blmi 0x4cccb0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ - bl 0x18bde4 │ │ │ │ + bl 0x18bf54 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, lsl #18 │ │ │ │ + andlt pc, r3, fp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, ror #31 │ │ │ │ + addeq r6, r5, lr, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fdcc │ │ │ │ + bl 0xfec1ff3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccb94 │ │ │ │ + blmi 0x4ccd04 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c04c9c │ │ │ │ - bl 0x18be38 │ │ │ │ + bl 0x18bfa8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, sl, pc @ │ │ │ │ + addeq r6, r5, sl, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fe20 │ │ │ │ + bl 0xfec1ff90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccbe8 │ │ │ │ + blmi 0x4ccd58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x18be8c │ │ │ │ + bl 0x18bffc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, lsr #17 │ │ │ │ + @ instruction: 0xf7870000 │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, asr #30 │ │ │ │ + ldrdeq r6, [r5], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fe74 │ │ │ │ + bl 0xfec1ffe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccc3c │ │ │ │ + blmi 0x4ccdac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x18bee0 │ │ │ │ + bl 0x18c050 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, lsl #17 │ │ │ │ + @ instruction: 0xf7870000 │ │ │ │ + andlt pc, r3, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r5], r2 │ │ │ │ + addeq r6, r5, r2, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fec8 │ │ │ │ + bl 0xfec20038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccc90 │ │ │ │ + blmi 0x4cce00 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x18bf34 │ │ │ │ + bl 0x18c0a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, asr r8 @ │ │ │ │ + @ instruction: 0xf7870000 │ │ │ │ + andlt pc, r3, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, lr, lr │ │ │ │ + addeq r6, r5, lr, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ff1c │ │ │ │ + bl 0xfec2008c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccce4 │ │ │ │ + blmi 0x4cce54 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x18bf88 │ │ │ │ + bl 0x18c0f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, lsr r8 @ │ │ │ │ + @ instruction: 0xf7870000 │ │ │ │ + andlt pc, r3, r9, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, asr #28 │ │ │ │ + ldrdeq r6, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ff70 │ │ │ │ + bl 0xfec200e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccd38 │ │ │ │ + blmi 0x4ccea8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 d19, #255 @ 0x000000ff │ │ │ │ - bl 0x18bfdc │ │ │ │ + bl 0x18c14c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, lsl #16 │ │ │ │ + @ instruction: 0xf7870000 │ │ │ │ + andlt pc, r3, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r5], r6 @ │ │ │ │ + addeq r6, r5, r6, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ffc4 │ │ │ │ + bl 0xfec20134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccd8c │ │ │ │ + blmi 0x4ccefc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c03c94 │ │ │ │ - bl 0x18c030 │ │ │ │ + bl 0x18c1a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsr #27 │ │ │ │ + addeq r6, r5, r2, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20018 │ │ │ │ + bl 0xfec20188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccde0 │ │ │ │ + blmi 0x4ccf50 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 d20, #2303 @ 0x000008ff │ │ │ │ - bl 0x18c084 │ │ │ │ + bl 0x18c1f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - @ instruction: 0xb003ffb3 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, asr #26 │ │ │ │ + ldrdeq r6, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2006c │ │ │ │ + bl 0xfec201dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cce34 │ │ │ │ + blmi 0x4ccfa4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ - bl 0x18c0d8 │ │ │ │ + bl 0x18c248 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r9, lsl #31 │ │ │ │ + ldrdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r5], sl │ │ │ │ + addeq r6, r5, sl, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec200c0 │ │ │ │ + bl 0xfec20230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cce88 │ │ │ │ + blmi 0x4ccff8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ - bl 0x18c12c │ │ │ │ + bl 0x18c29c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, asr pc @ │ │ │ │ + andlt pc, r3, r7, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsr #25 │ │ │ │ + addeq r6, r5, r6, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20114 │ │ │ │ + bl 0xfec20284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccedc │ │ │ │ + blmi 0x4cd04c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x18c180 │ │ │ │ + bl 0x18c2f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, lsr pc @ │ │ │ │ + andlt pc, r3, sp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, asr ip │ │ │ │ + addeq r6, r5, r2, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20168 │ │ │ │ + bl 0xfec202d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccf30 │ │ │ │ + blmi 0x4cd0a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q9, d0, d8 │ │ │ │ - bl 0x18c1d4 │ │ │ │ + bl 0x18c344 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, lsl #30 │ │ │ │ + andlt pc, r3, r3, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r5], lr │ │ │ │ + addeq r6, r5, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec201bc │ │ │ │ + bl 0xfec2032c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccf84 │ │ │ │ + blmi 0x4cd0f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q9, d16, d12 │ │ │ │ - bl 0x18c228 │ │ │ │ + bl 0x18c398 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r1, ror #29 │ │ │ │ + andlt pc, r3, r9, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsr #23 │ │ │ │ + addeq r6, r5, sl, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20210 │ │ │ │ + bl 0xfec20380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccfd8 │ │ │ │ + blmi 0x4cd148 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c07cf8 │ │ │ │ - bl 0x18c27c │ │ │ │ + bl 0x18c3ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - @ instruction: 0xb003feb7 │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, asr fp │ │ │ │ + addeq r6, r5, r6, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20264 │ │ │ │ + bl 0xfec203d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd02c │ │ │ │ + blmi 0x4cd19c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ - bl 0x18c2d0 │ │ │ │ + bl 0x18c440 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, lsl #29 │ │ │ │ + ldrdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsl #22 │ │ │ │ + umulleq r6, r5, r2, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec202b8 │ │ │ │ + bl 0xfec20428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd080 │ │ │ │ + blmi 0x4cd1f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x18c324 │ │ │ │ + bl 0x18c494 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r3, ror #28 │ │ │ │ + andlt pc, r3, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsr #21 │ │ │ │ + addeq r6, r5, lr, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2030c │ │ │ │ + bl 0xfec2047c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd0d4 │ │ │ │ + blmi 0x4cd244 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d22, d0, d0[7] │ │ │ │ - bl 0x18c378 │ │ │ │ + bl 0x18c4e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r9, lsr lr @ │ │ │ │ + andlt pc, r3, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, asr sl │ │ │ │ + addeq r6, r5, sl, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20360 │ │ │ │ + bl 0xfec204d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd128 │ │ │ │ + blmi 0x4cd298 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c06cf0 │ │ │ │ - bl 0x18c3cc │ │ │ │ + bl 0x18c53c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, lsl #28 │ │ │ │ + andlt pc, r3, r7, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsl #20 │ │ │ │ + umulleq r6, r5, r6, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec203b4 │ │ │ │ + bl 0xfec20524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd17c │ │ │ │ + blmi 0x4cd2ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18c420 │ │ │ │ + bl 0x18c590 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, ror #27 │ │ │ │ + andlt pc, r3, sp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008569b2 │ │ │ │ + addeq r6, r5, r2, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20408 │ │ │ │ + bl 0xfec20578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd1d0 │ │ │ │ + blmi 0x4cd340 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ - bl 0x18c474 │ │ │ │ + bl 0x18c5e4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - @ instruction: 0xb003fdbb │ │ │ │ + andlt pc, r3, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, asr r9 │ │ │ │ + addeq r6, r5, lr, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2045c │ │ │ │ + bl 0xfec205cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd224 │ │ │ │ + blmi 0x4cd394 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x18c4c8 │ │ │ │ + bl 0x18c638 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - mullt r3, r1, sp │ │ │ │ + ldrdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsl #18 │ │ │ │ + umulleq r6, r5, sl, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec204b0 │ │ │ │ + bl 0xfec20620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd278 │ │ │ │ + blmi 0x4cd3e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ - bl 0x18c51c │ │ │ │ + bl 0x18c68c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, ror #26 │ │ │ │ + andlt pc, r3, pc, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008568b6 │ │ │ │ + addeq r6, r5, r6, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20504 │ │ │ │ + bl 0xfec20674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd2cc │ │ │ │ + blmi 0x4cd43c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ - bl 0x18c570 │ │ │ │ + bl 0x18c6e0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, lsr sp @ │ │ │ │ + andlt pc, r3, r5, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, ror #16 │ │ │ │ + strdeq r6, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20558 │ │ │ │ + bl 0xfec206c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd320 │ │ │ │ + blmi 0x4cd490 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ - bl 0x18c5c4 │ │ │ │ + bl 0x18c734 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r3, lsl sp @ │ │ │ │ + andlt pc, r3, fp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsl #16 │ │ │ │ + umulleq r6, r5, lr, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec205ac │ │ │ │ + bl 0xfec2071c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd374 │ │ │ │ + blmi 0x4cd4e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ - bl 0x18c618 │ │ │ │ + bl 0x18c788 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r9, ror #25 │ │ │ │ + andlt pc, r3, r1, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008567ba │ │ │ │ + addeq r6, r5, sl, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20600 │ │ │ │ + bl 0xfec20770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd3c8 │ │ │ │ + blmi 0x4cd538 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ - bl 0x18c66c │ │ │ │ + bl 0x18c7dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - @ instruction: 0xb003fcbf │ │ │ │ + andlt pc, r3, r7, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, ror #14 │ │ │ │ + strdeq r6, [r5], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20654 │ │ │ │ + bl 0xfec207c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd41c │ │ │ │ + blmi 0x4cd58c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18c6c0 │ │ │ │ + bl 0x18c830 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - mullt r3, r5, ip │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsl r7 │ │ │ │ + addeq r6, r5, r2, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec206a8 │ │ │ │ + bl 0xfec20818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd470 │ │ │ │ + blmi 0x4cd5e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x18c714 │ │ │ │ + bl 0x18c884 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, ror #24 │ │ │ │ + @ instruction: 0xb003fbb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008566be │ │ │ │ + addeq r6, r5, lr, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec206fc │ │ │ │ + bl 0xfec2086c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd4c4 │ │ │ │ + blmi 0x4cd634 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ - bl 0x18c768 │ │ │ │ + bl 0x18c8d8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r1, asr #24 │ │ │ │ + andlt pc, r3, r9, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, ror #12 │ │ │ │ + strdeq r6, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20750 │ │ │ │ + bl 0xfec208c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd518 │ │ │ │ + blmi 0x4cd688 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ - bl 0x18c7bc │ │ │ │ + bl 0x18c92c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, lsl ip @ │ │ │ │ + andlt pc, r3, pc, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsl r6 │ │ │ │ + addeq r6, r5, r6, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec207a4 │ │ │ │ + bl 0xfec20914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd56c │ │ │ │ + blmi 0x4cd6dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ - bl 0x18c810 │ │ │ │ + bl 0x18c980 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, ror #23 │ │ │ │ + andlt pc, r3, r5, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, asr #11 │ │ │ │ + addeq r6, r5, r2, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec207f8 │ │ │ │ + bl 0xfec20968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd5c0 │ │ │ │ + blmi 0x4cd730 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d17, d16, d0[2] │ │ │ │ - bl 0x18c864 │ │ │ │ + bl 0x18c9d4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r3, asr #23 │ │ │ │ + andlt pc, r3, fp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, ror #10 │ │ │ │ + strdeq r6, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2084c │ │ │ │ + bl 0xfec209bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd614 │ │ │ │ + blmi 0x4cd784 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d18, d0, d0[3] │ │ │ │ - bl 0x18c8b8 │ │ │ │ + bl 0x18ca28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - mullt r3, r9, fp │ │ │ │ + andlt pc, r3, r1, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsl r5 │ │ │ │ + addeq r6, r5, sl, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec208a0 │ │ │ │ + bl 0xfec20a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd668 │ │ │ │ + blmi 0x4cd7d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c02cd0 │ │ │ │ - bl 0x18c90c │ │ │ │ + bl 0x18ca7c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, ror #22 │ │ │ │ + @ instruction: 0xb003fab7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, asr #9 │ │ │ │ + addeq r6, r5, r6, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec208f4 │ │ │ │ + bl 0xfec20a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd6bc │ │ │ │ + blmi 0x4cd82c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c03cdc │ │ │ │ - bl 0x18c960 │ │ │ │ + bl 0x18cad0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, asr #22 │ │ │ │ + andlt pc, r3, sp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, ror r4 │ │ │ │ + addeq r6, r5, r2, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20948 │ │ │ │ + bl 0xfec20ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd710 │ │ │ │ + blmi 0x4cd880 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - bl 0x18c9b4 │ │ │ │ + bl 0x18cb24 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, lsl fp @ │ │ │ │ + andlt pc, r3, r3, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsl r4 │ │ │ │ + addeq r6, r5, lr, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2099c │ │ │ │ + bl 0xfec20b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd764 │ │ │ │ + blmi 0x4cd8d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x18ca08 │ │ │ │ + bl 0x18cb78 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r9, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, asr #7 │ │ │ │ + addeq r6, r5, sl, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec209f0 │ │ │ │ + bl 0xfec20b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd7b8 │ │ │ │ + blmi 0x4cd928 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x18ca5c │ │ │ │ + bl 0x18cbcc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, asr #21 │ │ │ │ + andlt pc, r3, pc, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, ror r3 │ │ │ │ + addeq r6, r5, r6, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20a44 │ │ │ │ + bl 0xfec20bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd80c │ │ │ │ + blmi 0x4cd97c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d17, d0, d0[1] │ │ │ │ - bl 0x18cab0 │ │ │ │ + bl 0x18cc20 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - mullt r3, sp, sl │ │ │ │ + andlt pc, r3, r5, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsr #6 │ │ │ │ + @ instruction: 0x008561b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20a98 │ │ │ │ + bl 0xfec20c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee4bc │ │ │ │ + bl 0x3ee62c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 d21, d4, #64 │ │ │ │ - bl 0x3c9f10 │ │ │ │ + bl 0x3ca080 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4018cc │ │ │ │ + bl 0x401a3c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1d076f0 │ │ │ │ + @ instruction: 0xf9b8f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, asr #5 │ │ │ │ + addeq r6, r5, ip, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20af0 │ │ │ │ + bl 0xfec20c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee514 │ │ │ │ + bl 0x3ee684 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ - bl 0x3c9f68 │ │ │ │ + bl 0x3ca0d8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401924 │ │ │ │ + bl 0x401a94 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1207748 │ │ │ │ + @ instruction: 0xf98cf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, ror r2 │ │ │ │ + addeq r6, r5, r4, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20b48 │ │ │ │ + bl 0xfec20cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee56c │ │ │ │ + bl 0x3ee6dc │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ - bl 0x3c9fc0 │ │ │ │ + bl 0x3ca130 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40197c │ │ │ │ + bl 0x401aec │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x7077a0 │ │ │ │ + @ instruction: 0xf960f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, lsl r2 │ │ │ │ + addeq r6, r5, ip, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20ba0 │ │ │ │ + bl 0xfec20d10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee5c4 │ │ │ │ + bl 0x3ee734 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ - bl 0x3ca018 │ │ │ │ + bl 0x3ca188 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4019d4 │ │ │ │ + bl 0x401b44 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9ecf787 │ │ │ │ + @ instruction: 0xf934f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, asr #3 │ │ │ │ + addeq r6, r5, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20bf8 │ │ │ │ + bl 0xfec20d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee61c │ │ │ │ + bl 0x3ee78c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x3ca070 │ │ │ │ + bl 0x3ca1e0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401a2c │ │ │ │ + bl 0x401b9c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9c0f787 │ │ │ │ + @ instruction: 0xf908f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, ror #2 │ │ │ │ + strdeq r5, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20c50 │ │ │ │ + bl 0xfec20dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee674 │ │ │ │ + bl 0x3ee7e4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ - bl 0x3ca0c8 │ │ │ │ + bl 0x3ca238 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401a84 │ │ │ │ + bl 0x401bf4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf994f787 │ │ │ │ + @ instruction: 0xf8dcf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, lsl r1 │ │ │ │ + addeq r5, r5, r4, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20ca8 │ │ │ │ + bl 0xfec20e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee6cc │ │ │ │ + bl 0x3ee83c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ - bl 0x3ca120 │ │ │ │ + bl 0x3ca290 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401adc │ │ │ │ + bl 0x401c4c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf968f787 │ │ │ │ + @ instruction: 0xf8b0f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq r6, [r5], ip │ │ │ │ + addeq r5, r5, ip, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20d00 │ │ │ │ + bl 0xfec20e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee724 │ │ │ │ + bl 0x3ee894 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ - bl 0x3ca178 │ │ │ │ + bl 0x3ca2e8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401b34 │ │ │ │ + bl 0x401ca4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf93cf787 │ │ │ │ + @ instruction: 0xf884f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, rrx │ │ │ │ + strdeq r5, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20d58 │ │ │ │ + bl 0xfec20ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee77c │ │ │ │ + bl 0x3ee8ec │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ - bl 0x3ca1d0 │ │ │ │ + bl 0x3ca340 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401b8c │ │ │ │ + bl 0x401cfc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf910f787 │ │ │ │ + @ instruction: 0xf858f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip │ │ │ │ + umulleq r5, r5, ip, lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20db0 │ │ │ │ + bl 0xfec20f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee7d4 │ │ │ │ + bl 0x3ee944 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 q10, q0, d8 │ │ │ │ - bl 0x3ca228 │ │ │ │ + bl 0x3ca398 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401be4 │ │ │ │ + bl 0x401d54 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8e4f787 │ │ │ │ + @ instruction: 0xf82cf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00855fb4 │ │ │ │ + addeq r5, r5, r4, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20e08 │ │ │ │ + bl 0xfec20f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee82c │ │ │ │ + bl 0x3ee99c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ - bl 0x3ca280 │ │ │ │ + bl 0x3ca3f0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401c3c │ │ │ │ + bl 0x401dac │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8b8f787 │ │ │ │ + @ instruction: 0xf800f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, asr pc │ │ │ │ + addeq r5, r5, ip, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20e60 │ │ │ │ + bl 0xfec20fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee884 │ │ │ │ + bl 0x3ee9f4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ - bl 0x3ca2d8 │ │ │ │ + bl 0x3ca448 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401c94 │ │ │ │ + bl 0x401e04 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf88cf787 │ │ │ │ + @ instruction: 0xffd4f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsl #30 │ │ │ │ + umulleq r5, r5, r4, sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20eb8 │ │ │ │ + bl 0xfec21028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee8dc │ │ │ │ + bl 0x3eea4c │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ - bl 0x3ca330 │ │ │ │ + bl 0x3ca4a0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401cec │ │ │ │ + bl 0x401e5c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf860f787 │ │ │ │ + @ instruction: 0xffa8f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsr #29 │ │ │ │ + addeq r5, r5, ip, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20f10 │ │ │ │ + bl 0xfec21080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee934 │ │ │ │ + bl 0x3eeaa4 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ - bl 0x3ca388 │ │ │ │ + bl 0x3ca4f8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401d44 │ │ │ │ + bl 0x401eb4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf834f787 │ │ │ │ + @ instruction: 0xff7cf786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, asr lr │ │ │ │ + addeq r5, r5, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20f68 │ │ │ │ + bl 0xfec210d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee98c │ │ │ │ + bl 0x3eeafc │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vsra.s64 q10, q0, #64 │ │ │ │ - bl 0x3ca3e0 │ │ │ │ + bl 0x3ca550 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401d9c │ │ │ │ + bl 0x401f0c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf808f787 │ │ │ │ + @ instruction: 0xff50f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], ip │ │ │ │ + addeq r5, r5, ip, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20fc0 │ │ │ │ + bl 0xfec21130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee9e4 │ │ │ │ + bl 0x3eeb54 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x3ca438 │ │ │ │ + bl 0x3ca5a8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401df4 │ │ │ │ + bl 0x401f64 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffdcf786 │ │ │ │ + @ instruction: 0xff24f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsr #27 │ │ │ │ + addeq r5, r5, r4, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21018 │ │ │ │ + bl 0xfec21188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eea3c │ │ │ │ + bl 0x3eebac │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d23, d16, d0[6] │ │ │ │ - bl 0x3ca490 │ │ │ │ + bl 0x3ca600 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401e4c │ │ │ │ + bl 0x401fbc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffb0f786 │ │ │ │ + cdp2 7, 15, cr15, cr8, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, asr #26 │ │ │ │ + ldrdeq r5, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21070 │ │ │ │ + bl 0xfec211e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eea94 │ │ │ │ + bl 0x3eec04 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vmla.f d16, d0, d0[7] │ │ │ │ - bl 0x3ca4e8 │ │ │ │ + bl 0x3ca658 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401ea4 │ │ │ │ + bl 0x402014 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff84f786 │ │ │ │ + cdp2 7, 12, cr15, cr12, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r4 │ │ │ │ + addeq r5, r5, r4, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec210c8 │ │ │ │ + bl 0xfec21238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeaec │ │ │ │ + bl 0x3eec5c │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ - bl 0x3ca540 │ │ │ │ + bl 0x3ca6b0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401efc │ │ │ │ + bl 0x40206c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff58f786 │ │ │ │ + cdp2 7, 10, cr15, cr0, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, ip, ip @ │ │ │ │ + addeq r5, r5, ip, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21120 │ │ │ │ + bl 0xfec21290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeb44 │ │ │ │ + bl 0x3eecb4 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d23, d0, d0[5] │ │ │ │ - bl 0x3ca598 │ │ │ │ + bl 0x3ca708 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401f54 │ │ │ │ + bl 0x4020c4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff2cf786 │ │ │ │ + cdp2 7, 7, cr15, cr4, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, asr #24 │ │ │ │ + ldrdeq r5, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21178 │ │ │ │ + bl 0xfec212e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeb9c │ │ │ │ + bl 0x3eed0c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ - bl 0x3ca5f0 │ │ │ │ + bl 0x3ca760 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401fac │ │ │ │ + bl 0x40211c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff00f786 │ │ │ │ + cdp2 7, 4, cr15, cr8, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, ror #23 │ │ │ │ + addeq r5, r5, ip, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec211d0 │ │ │ │ + bl 0xfec21340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eebf4 │ │ │ │ + bl 0x3eed64 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ - bl 0x3ca648 │ │ │ │ + bl 0x3ca7b8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402004 │ │ │ │ + bl 0x402174 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 13, cr15, cr4, cr6, {4} │ │ │ │ + cdp2 7, 1, cr15, cr12, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r4, fp @ │ │ │ │ + addeq r5, r5, r4, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21228 │ │ │ │ + bl 0xfec21398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eec4c │ │ │ │ + bl 0x3eedbc │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ - bl 0x3ca6a0 │ │ │ │ + bl 0x3ca810 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40205c │ │ │ │ + bl 0x4021cc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 10, cr15, cr8, cr6, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #536]! @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsr fp │ │ │ │ + addeq r5, r5, ip, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21280 │ │ │ │ + bl 0xfec213f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeca4 │ │ │ │ + bl 0x3eee14 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ - bl 0x3ca6f8 │ │ │ │ + bl 0x3ca868 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4020b4 │ │ │ │ + bl 0x402224 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 7, cr15, cr12, cr6, {4} │ │ │ │ + stc2l 7, cr15, [r4, #536] @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, ror #21 │ │ │ │ + addeq r5, r5, r4, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec212d8 │ │ │ │ + bl 0xfec21448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eecfc │ │ │ │ + bl 0x3eee6c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ - bl 0x3ca750 │ │ │ │ + bl 0x3ca8c0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40210c │ │ │ │ + bl 0x40227c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 5, cr15, cr0, cr6, {4} │ │ │ │ + ldc2 7, cr15, [r8, #536] @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsl #21 │ │ │ │ + addeq r5, r5, ip, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21330 │ │ │ │ + bl 0xfec214a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eed54 │ │ │ │ + bl 0x3eeec4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ - bl 0x3ca7a8 │ │ │ │ + bl 0x3ca918 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402164 │ │ │ │ + bl 0x4022d4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 2, cr15, cr4, cr6, {4} │ │ │ │ + stc2l 7, cr15, [ip, #-536]! @ 0xfffffde8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsr sl │ │ │ │ + addeq r5, r5, r4, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21388 │ │ │ │ + bl 0xfec214f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eedac │ │ │ │ + bl 0x3eef1c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ - bl 0x3ca800 │ │ │ │ + bl 0x3ca970 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4021bc │ │ │ │ + bl 0x40232c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r8, #536]! @ 0x218 │ │ │ │ + stc2l 7, cr15, [r0, #-536] @ 0xfffffde8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], ip │ │ │ │ + addeq r5, r5, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec213e0 │ │ │ │ + bl 0xfec21550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eee04 │ │ │ │ + bl 0x3eef74 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ - bl 0x3ca858 │ │ │ │ + bl 0x3ca9c8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402214 │ │ │ │ + bl 0x402384 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [ip, #536] @ 0x218 │ │ │ │ + ldc2 7, cr15, [r4, #-536] @ 0xfffffde8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsl #19 │ │ │ │ + addeq r5, r5, r4, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21438 │ │ │ │ + bl 0xfec215a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eee5c │ │ │ │ + bl 0x3eefcc │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d19, d0, d0[0] │ │ │ │ - bl 0x3ca8b0 │ │ │ │ + bl 0x3caa20 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40226c │ │ │ │ + bl 0x4023dc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r0, #536]! @ 0x218 │ │ │ │ + stc2l 7, cr15, [r8], #536 @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsr #18 │ │ │ │ + @ instruction: 0x008557bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21490 │ │ │ │ + bl 0xfec21600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeeb4 │ │ │ │ + bl 0x3ef024 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d19, d16, d0[1] │ │ │ │ - bl 0x3ca908 │ │ │ │ + bl 0x3caa78 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4022c4 │ │ │ │ + bl 0x402434 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-536]! @ 0xfffffde8 │ │ │ │ + ldc2 7, cr15, [ip], #536 @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], r4 │ │ │ │ + addeq r5, r5, r4, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec214e8 │ │ │ │ + bl 0xfec21658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eef0c │ │ │ │ + bl 0x3ef07c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d20, d0, d0[2] │ │ │ │ - bl 0x3ca960 │ │ │ │ + bl 0x3caad0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40231c │ │ │ │ + bl 0x40248c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r8, #-536] @ 0xfffffde8 │ │ │ │ + ldc2 7, cr15, [r0], {134} @ 0x86 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, ror r8 │ │ │ │ + addeq r5, r5, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21540 │ │ │ │ + bl 0xfec216b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eef64 │ │ │ │ + bl 0x3ef0d4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ - bl 0x3ca9b8 │ │ │ │ + bl 0x3cab28 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402374 │ │ │ │ + bl 0x4024e4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [ip, #-536] @ 0xfffffde8 │ │ │ │ + stc2l 7, cr15, [r4], #-536 @ 0xfffffde8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsr #16 │ │ │ │ + @ instruction: 0x008556b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21598 │ │ │ │ + bl 0xfec21708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce360 │ │ │ │ + blmi 0x4ce4d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x18d608 │ │ │ │ + bl 0x18d778 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, fp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, asr #15 │ │ │ │ + addeq r5, r5, lr, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec215ec │ │ │ │ + bl 0xfec2175c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce3b4 │ │ │ │ + blmi 0x4ce524 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x18d65c │ │ │ │ + bl 0x18d7cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r9, asr #25 │ │ │ │ + andlt pc, r3, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, ror r7 │ │ │ │ + addeq r5, r5, sl, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21640 │ │ │ │ + bl 0xfec217b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce408 │ │ │ │ + blmi 0x4ce578 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d17, d0, d0[1] │ │ │ │ - bl 0x18d6b0 │ │ │ │ + bl 0x18d820 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - mullt r3, pc, ip @ │ │ │ │ + andlt pc, r3, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, lsr #14 │ │ │ │ + @ instruction: 0x008555b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21694 │ │ │ │ + bl 0xfec21804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce45c │ │ │ │ + blmi 0x4ce5cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d17, d16, d0[2] │ │ │ │ - bl 0x18d704 │ │ │ │ + bl 0x18d874 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r5, ror ip @ │ │ │ │ + @ instruction: 0xb003fbbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r5, [r5], r2 │ │ │ │ + addeq r5, r5, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec216e8 │ │ │ │ + bl 0xfec21858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce4b0 │ │ │ │ + blmi 0x4ce620 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d18, d0, d0[3] │ │ │ │ - bl 0x18d758 │ │ │ │ + bl 0x18d8c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, asr #24 │ │ │ │ + mullt r3, r3, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, ror r6 │ │ │ │ + addeq r5, r5, lr, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2173c │ │ │ │ + bl 0xfec218ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce504 │ │ │ │ + blmi 0x4ce674 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c02cd0 │ │ │ │ - bl 0x18d7ac │ │ │ │ + bl 0x18d91c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r1, lsr #24 │ │ │ │ + andlt pc, r3, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, lsr #12 │ │ │ │ + @ instruction: 0x008554ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21790 │ │ │ │ + bl 0xfec21900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce558 │ │ │ │ + blmi 0x4ce6c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ - bl 0x18d800 │ │ │ │ + bl 0x18d970 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, pc, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r5, [r5], r6 │ │ │ │ + addeq r5, r5, r6, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec217e4 │ │ │ │ + bl 0xfec21954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce5ac │ │ │ │ + blmi 0x4ce71c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ - bl 0x18d854 │ │ │ │ + bl 0x18d9c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, sp, asr #23 │ │ │ │ + andlt pc, r3, r5, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, lsl #11 │ │ │ │ + addeq r5, r5, r2, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21838 │ │ │ │ + bl 0xfec219a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce600 │ │ │ │ + blmi 0x4ce770 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ - bl 0x18d8a8 │ │ │ │ + bl 0x18da18 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, lsr #23 │ │ │ │ + andlt pc, r3, fp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, lsr #10 │ │ │ │ + @ instruction: 0x008553be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2188c │ │ │ │ + bl 0xfec219fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce654 │ │ │ │ + blmi 0x4ce7c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18d8fc │ │ │ │ + bl 0x18da6c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r9, ror fp @ │ │ │ │ + andlt pc, r3, r1, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r5, [r5], sl │ │ │ │ + addeq r5, r5, sl, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec218e0 │ │ │ │ + bl 0xfec21a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce6a8 │ │ │ │ + blmi 0x4ce818 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x18d950 │ │ │ │ + bl 0x18dac0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, pc, asr #22 │ │ │ │ + mullt r3, r7, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, lsl #9 │ │ │ │ + addeq r5, r5, r6, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21934 │ │ │ │ + bl 0xfec21aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce6fc │ │ │ │ + blmi 0x4ce86c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ - bl 0x18d9a4 │ │ │ │ + bl 0x18db14 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r5, lsr #22 │ │ │ │ + andlt pc, r3, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, lsr r4 │ │ │ │ + addeq r5, r5, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21988 │ │ │ │ + bl 0xfec21af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce750 │ │ │ │ + blmi 0x4ce8c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c07cb8 │ │ │ │ - bl 0x18d9f8 │ │ │ │ + bl 0x18db68 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, r3, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r5, [r5], lr │ │ │ │ + addeq r5, r5, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec219dc │ │ │ │ + bl 0xfec21b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce7a4 │ │ │ │ + blmi 0x4ce914 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x18da4c │ │ │ │ + bl 0x18dbbc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, lsl #7 │ │ │ │ + addeq r5, r5, sl, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21a30 │ │ │ │ + bl 0xfec21ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce7f8 │ │ │ │ + blmi 0x4ce968 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x18daa0 │ │ │ │ + bl 0x18dc10 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, lsr #21 │ │ │ │ + andlt pc, r3, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, lsr r3 │ │ │ │ + addeq r5, r5, r6, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21a84 │ │ │ │ + bl 0xfec21bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce84c │ │ │ │ + blmi 0x4ce9bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ - bl 0x18daf4 │ │ │ │ + bl 0x18dc64 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, sp, ror sl @ │ │ │ │ + andlt pc, r3, r5, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, ror #5 │ │ │ │ + addeq r5, r5, r2, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21ad8 │ │ │ │ + bl 0xfec21c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce8a0 │ │ │ │ + blmi 0x4cea10 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x18db48 │ │ │ │ + bl 0x18dcb8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, asr sl @ │ │ │ │ + mullt r3, fp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, lsl #5 │ │ │ │ + addeq r5, r5, lr, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21b2c │ │ │ │ + bl 0xfec21c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce8f4 │ │ │ │ + blmi 0x4cea64 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ - bl 0x18db9c │ │ │ │ + bl 0x18dd0c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r9, lsr #20 │ │ │ │ + andlt pc, r3, r1, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, lsr r2 │ │ │ │ + addeq r5, r5, sl, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21b80 │ │ │ │ + bl 0xfec21cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce948 │ │ │ │ + blmi 0x4ceab8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ - bl 0x18dbf0 │ │ │ │ + bl 0x18dd60 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, r7, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, ror #3 │ │ │ │ + addeq r5, r5, r6, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21bd4 │ │ │ │ + bl 0xfec21d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce99c │ │ │ │ + blmi 0x4ceb0c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q11, d0, d28 │ │ │ │ - bl 0x18dc44 │ │ │ │ + bl 0x18ddb4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - ldrdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, sp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r5, r5, r2, r1 @ │ │ │ │ + addeq r5, r5, r2, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21c28 │ │ │ │ + bl 0xfec21d98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce9f0 │ │ │ │ + blmi 0x4ceb60 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x18dc98 │ │ │ │ + bl 0x18de08 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, lsr #19 │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, lsr r1 │ │ │ │ + addeq r4, r5, lr, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21c7c │ │ │ │ + bl 0xfec21dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cea44 │ │ │ │ + blmi 0x4cebb4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 d23, #1279 @ 0x000004ff │ │ │ │ - bl 0x18dcec │ │ │ │ + bl 0x18de5c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r1, lsl #19 │ │ │ │ + andlt pc, r3, r9, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, ror #1 │ │ │ │ + addeq r4, r5, sl, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21cd0 │ │ │ │ + bl 0xfec21e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cea98 │ │ │ │ + blmi 0x4cec08 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c03c98 │ │ │ │ - bl 0x18dd40 │ │ │ │ + bl 0x18deb0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, asr r9 @ │ │ │ │ + mullt r3, pc, r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r5, r5, r6, r0 @ │ │ │ │ + addeq r4, r5, r6, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21d24 │ │ │ │ + bl 0xfec21e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceaec │ │ │ │ + blmi 0x4cec5c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d20, #3327 @ 0x00000cff │ │ │ │ - bl 0x18dd94 │ │ │ │ + bl 0x18df04 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, sp, lsr #18 │ │ │ │ + andlt pc, r3, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, asr #32 │ │ │ │ + ldrdeq r4, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21d78 │ │ │ │ + bl 0xfec21ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceb40 │ │ │ │ + blmi 0x4cecb0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q10, d16, d16 │ │ │ │ - bl 0x18dde8 │ │ │ │ + bl 0x18df58 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, lsl #18 │ │ │ │ + andlt pc, r3, fp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, lr, ror #31 │ │ │ │ + addeq r4, r5, lr, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21dcc │ │ │ │ + bl 0xfec21f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceb94 │ │ │ │ + blmi 0x4ced04 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18de3c │ │ │ │ + bl 0x18dfac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r4, r5, sl, pc @ │ │ │ │ + addeq r4, r5, sl, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21e20 │ │ │ │ + bl 0xfec21f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cebe8 │ │ │ │ + blmi 0x4ced58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18de90 │ │ │ │ + bl 0x18e000 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, pc, lsr #17 │ │ │ │ + @ instruction: 0xf7850000 │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r6, asr #30 │ │ │ │ + ldrdeq r4, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21e74 │ │ │ │ + bl 0xfec21fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cec3c │ │ │ │ + blmi 0x4cedac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ - bl 0x18dee4 │ │ │ │ + bl 0x18e054 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r5, lsl #17 │ │ │ │ + @ instruction: 0xf7850000 │ │ │ │ + andlt pc, r3, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r4, [r5], r2 │ │ │ │ + addeq r4, r5, r2, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21ec8 │ │ │ │ + bl 0xfec22038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cec90 │ │ │ │ + blmi 0x4cee00 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ - bl 0x18df38 │ │ │ │ + bl 0x18e0a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, asr r8 @ │ │ │ │ + @ instruction: 0xf7850000 │ │ │ │ + andlt pc, r3, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r4, r5, lr, lr │ │ │ │ + addeq r4, r5, lr, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21f1c │ │ │ │ + bl 0xfec2208c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cece4 │ │ │ │ + blmi 0x4cee54 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmull.s8 q8, d16, d4 │ │ │ │ - bl 0x18df88 │ │ │ │ + bl 0x18e0f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r1, lsr r8 @ │ │ │ │ + @ instruction: 0xf7850000 │ │ │ │ + andlt pc, r3, r9, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, sl, asr #28 │ │ │ │ + ldrdeq r4, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21f70 │ │ │ │ + bl 0xfec220e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ced38 │ │ │ │ + blmi 0x4ceea8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmull.s8 , d0, d8 │ │ │ │ - bl 0x18dfdc │ │ │ │ + bl 0x18e14c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, lsl #16 │ │ │ │ + @ instruction: 0xf7850000 │ │ │ │ + andlt pc, r3, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r4, [r5], r6 │ │ │ │ + addeq r4, r5, r6, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21fc4 │ │ │ │ + bl 0xfec22134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ced8c │ │ │ │ + blmi 0x4ceefc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q8, d0, d28 │ │ │ │ - bl 0x18e030 │ │ │ │ + bl 0x18e1a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7850000 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r2, lsr #27 │ │ │ │ + addeq r4, r5, r2, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec22018 │ │ │ │ + bl 0xfec22188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cede0 │ │ │ │ + blmi 0x4cef50 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18e084 │ │ │ │ + bl 0x18e1f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7850000 │ │ │ │ - @ instruction: 0xb003ffb3 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, lr, asr #26 │ │ │ │ + ldrdeq r4, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2206c │ │ │ │ + bl 0xfec221dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cee34 │ │ │ │ + blmi 0x4cefa4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18e0d8 │ │ │ │ + bl 0x18e248 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7850000 │ │ │ │ - andlt pc, r3, r9, lsl #31 │ │ │ │ + ldrdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r4, [r5], sl │ │ │ │ + addeq r4, r5, sl, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec220c0 │ │ │ │ + bl 0xfec22230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f12f8 │ │ │ │ - bl 0x3ce6ec │ │ │ │ + bl 0x3f1468 │ │ │ │ + bl 0x3ce85c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef2f4 │ │ │ │ + bl 0x3ef464 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ - bl 0x1cb54c │ │ │ │ + bl 0x1cb6bc │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xffb2f785 │ │ │ │ + cdp2 7, 15, cr15, cr10, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r2, lsr #25 │ │ │ │ + addeq r4, r5, r2, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22128 │ │ │ │ + bl 0xfec22298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1360 │ │ │ │ - bl 0x3ce754 │ │ │ │ + bl 0x3f14d0 │ │ │ │ + bl 0x3ce8c4 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef35c │ │ │ │ + bl 0x3ef4cc │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ - bl 0x1cb5b4 │ │ │ │ + bl 0x1cb724 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff7ef785 │ │ │ │ + cdp2 7, 12, cr15, cr6, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, sl, lsr ip │ │ │ │ + addeq r4, r5, sl, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22190 │ │ │ │ + bl 0xfec22300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f13c8 │ │ │ │ - bl 0x3ce7bc │ │ │ │ + bl 0x3f1538 │ │ │ │ + bl 0x3ce92c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef3c4 │ │ │ │ + bl 0x3ef534 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ - bl 0x1cb61c │ │ │ │ + bl 0x1cb78c │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff4af785 │ │ │ │ + cdp2 7, 9, cr15, cr2, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r5], r2 │ │ │ │ + addeq r4, r5, r2, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec221f8 │ │ │ │ + bl 0xfec22368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1430 │ │ │ │ - bl 0x3ce824 │ │ │ │ + bl 0x3f15a0 │ │ │ │ + bl 0x3ce994 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef42c │ │ │ │ + bl 0x3ef59c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vmla.f d22, d0, d0[7] │ │ │ │ - bl 0x1cb684 │ │ │ │ + bl 0x1cb7f4 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff16f785 │ │ │ │ + cdp2 7, 5, cr15, cr14, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, sl, ror #22 │ │ │ │ + strdeq r4, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22260 │ │ │ │ + bl 0xfec223d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1498 │ │ │ │ - bl 0x3ce88c │ │ │ │ + bl 0x3f1608 │ │ │ │ + bl 0x3ce9fc │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef494 │ │ │ │ + bl 0x3ef604 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ - bl 0x1cb6ec │ │ │ │ + bl 0x1cb85c │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - cdp2 7, 14, cr15, cr2, cr5, {4} │ │ │ │ + cdp2 7, 2, cr15, cr10, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r2, lsl #22 │ │ │ │ + umulleq r4, r5, r2, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec222c8 │ │ │ │ + bl 0xfec22438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1500 │ │ │ │ - bl 0x3ce8f4 │ │ │ │ + bl 0x3f1670 │ │ │ │ + bl 0x3cea64 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef4fc │ │ │ │ + bl 0x3ef66c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x1cb754 │ │ │ │ + bl 0x1cb8c4 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - cdp2 7, 10, cr15, cr14, cr5, {4} │ │ │ │ + ldc2l 7, cr15, [r6, #532]! @ 0x214 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r5, sl, sl │ │ │ │ + addeq r4, r5, sl, lsr #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r1, r2, r7, ip, sp, pc} │ │ │ │ ldrcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcs fp, [r8], #-3848 @ 0xfffff0f8 │ │ │ │ - blls 0x3dcb6c │ │ │ │ + blls 0x3dccdc │ │ │ │ svcls 0x000f9e0e │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ movwls r9, #5120 @ 0x1400 │ │ │ │ strls r9, [r3, -r2, lsl #12] │ │ │ │ andls r9, r5, sp, lsl #26 │ │ │ │ - @ instruction: 0xf9c8f79f │ │ │ │ + @ instruction: 0xf910f79f │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ strls r1, [pc, -r4, ror #21] │ │ │ │ - bl 0x1a309ac │ │ │ │ + bl 0x1a30b1c │ │ │ │ stmib sp, {r0, r2, r6, r8, sl}^ │ │ │ │ andlt r4, r6, ip, lsl #10 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfec09000 │ │ │ │ + ldmiblt r4!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r4, r3, r6, lsl #10 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ mcreq 1, 0, pc, cr0, cr4, {6} @ │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ mcrreq 11, 6, lr, r5, cr5 │ │ │ │ svclt 0x000845e0 │ │ │ │ svclt 0x00044573 │ │ │ │ vmlseq.f32 s28, s8, s31 │ │ │ │ @ instruction: 0x0c05ea6f │ │ │ │ @ instruction: 0xec06e9cd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe48903c │ │ │ │ + ldmiblt r6, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec223c8 │ │ │ │ + bl 0xfec22538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15ff1fc │ │ │ │ + b 0x15ff36c │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xcb22c │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xcb39c │ │ │ │ and r7, r8, r8, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xcb218 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xcb388 │ │ │ │ andsle r7, sp, r7, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xcb220 │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xcb390 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - @ instruction: 0xf852f79f │ │ │ │ - blne 0xff1e34 │ │ │ │ + @ instruction: 0xff9af79e │ │ │ │ + blne 0xff1fa4 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x16090b0 │ │ │ │ - blvc 0x3c68b4 │ │ │ │ + ldmiblt ip, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc 0x3c6a24 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x486874 │ │ │ │ + blvc 0x4869e4 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000ba49 │ │ │ │ + svclt 0x0000b991 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec22474 │ │ │ │ + bl 0xfec225e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - ldc 6, cr4, [pc, #12] @ 0xcb28c │ │ │ │ + ldc 6, cr4, [pc, #12] @ 0xcb3fc │ │ │ │ andcc r7, r1, pc, lsl #22 │ │ │ │ @ instruction: 0x670ce9dd │ │ │ │ strmi lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ - ldc 1, cr11, [pc, #44] @ 0xcb2bc │ │ │ │ + ldc 1, cr11, [pc, #44] @ 0xcb42c │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 5, cr4, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ - @ instruction: 0xf79f0104 │ │ │ │ - stmdbls r5, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf79e0104 │ │ │ │ + stmdbls r5, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [sl], -r4, lsl #16 │ │ │ │ strls r9, [lr], #-1295 @ 0xfffffaf1 │ │ │ │ strvs lr, [ip, -sp, asr #19] │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000b91d │ │ │ │ + svclt 0x0000b865 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec224d4 │ │ │ │ + bl 0xfec22644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15ff308 │ │ │ │ + b 0x15ff478 │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xcb338 │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xcb4a8 │ │ │ │ and r7, r8, r9, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xcb324 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xcb494 │ │ │ │ andsle r7, sp, r8, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xcb32c │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xcb49c │ │ │ │ stmib sp, {r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - @ instruction: 0xffccf79e │ │ │ │ - blne 0xff1f40 │ │ │ │ + @ instruction: 0xff14f79e │ │ │ │ + blne 0xff20b0 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmdblt r8!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 0x4069c0 │ │ │ │ + stmlt r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc 0x406b30 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x486980 │ │ │ │ + blvc 0x486af0 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000b92d │ │ │ │ + svclt 0x0000b875 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - stmlt r4, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00ccf79d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2258c │ │ │ │ + bl 0xfec226fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d1, d0 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf6412000 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64b0335 │ │ │ │ - vsra.s64 d16, d28, #64 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ addcs r0, ip, #-1073741813 @ 0xc000000b │ │ │ │ - @ instruction: 0xf1829000 │ │ │ │ - svclt 0x0000ffa7 │ │ │ │ + @ instruction: 0xf1839000 │ │ │ │ + svclt 0x0000f803 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x1ce3d8 │ │ │ │ - blx 0x3f23d0 │ │ │ │ + blls 0x1ce548 │ │ │ │ + blx 0x3f2540 │ │ │ │ subsmi pc, fp, #0, 24 │ │ │ │ vmlseq.f64 d30, d4, d20 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ svclt 0x00084574 │ │ │ │ mulle r5, ip, r5 │ │ │ │ @ instruction: 0x3e04e9cd │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmialt sl!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x246a5c │ │ │ │ + ldmdalt r2!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc 0x246bcc │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blvc 0x206a1c │ │ │ │ + blvc 0x206b8c │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdalt lr, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x0096f79d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec22604 │ │ │ │ + bl 0xfec22774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - ldc2 7, cr15, [ip], #528 @ 0x210 │ │ │ │ + stc2 7, cr15, [r4], {132} @ 0x84 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - mcrr2 7, 8, pc, lr, cr12 @ │ │ │ │ - blcs 0x1672f8 │ │ │ │ + blx 0xfe6893ca │ │ │ │ + blcs 0x167468 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf7852508 │ │ │ │ - tstpcs r0, #1622016 @ p-variant is OBSOLETE @ 0x18c000 │ │ │ │ + tstpcs r0, #11206656 @ p-variant is OBSOLETE @ 0xab0000 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x89278 │ │ │ │ + blx 0x12893e8 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dc4070 │ │ │ │ - blcc 0x1fa724 │ │ │ │ + blcc 0x1fa784 │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf94cf785 │ │ │ │ + @ instruction: 0xf894f785 │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf78b9500 │ │ │ │ - strb pc, [r7, r7, ror #21]! @ │ │ │ │ + strb pc, [r7, pc, lsr #20]! @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 d16, d28, #64 │ │ │ │ - blmi 0x18b944 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ + blmi 0x18bab4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1825243 │ │ │ │ - svclt 0x0000ff35 │ │ │ │ - eorseq r1, r5, r8, ror r6 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - strlt r3, [r0, #-834] @ 0xfffffcbe │ │ │ │ - mcrrne 3, 12, pc, r0, cr1 @ │ │ │ │ - @ instruction: 0xf8c04093 │ │ │ │ - vmov.i32 d28, #152 @ 0x00000098 │ │ │ │ - subvs r5, r3, r2, lsl #24 │ │ │ │ - @ instruction: 0xf04f090b │ │ │ │ - @ instruction: 0xf0030e00 │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q15, d1, d8 │ │ │ │ - bl 0x15edcc │ │ │ │ - b 0x118bdf8 │ │ │ │ - vsubw.u8 q8, , d14 │ │ │ │ - andvs r3, r2, r0, lsl #24 │ │ │ │ + svclt 0x0000ff91 │ │ │ │ + eorseq r1, r5, r0, ror r8 │ │ │ │ + movwcs fp, #1280 @ 0x500 │ │ │ │ + cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + vaddl.u8 q11, d17, d3 │ │ │ │ + orrvs r1, r3, r0, asr #6 │ │ │ │ + @ instruction: 0xf003090b │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + b 0x11a262c │ │ │ │ + sbcvs r0, r3, lr, lsl #6 │ │ │ │ + movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ + bl 0x153e34 │ │ │ │ + vmlal.u q8, d1, d0[3] │ │ │ │ + subseq r3, fp, r0, lsl #24 │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ andsgt pc, r4, r0, asr #17 │ │ │ │ - smlabtcc r3, r0, r9, lr │ │ │ │ + tstvs r1, r2 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + vabal.u8 , d1, d0 │ │ │ │ + vsubl.u8 q10, d1, d0 │ │ │ │ + stmdbeq fp, {r1, r9, sl, fp, ip, lr} │ │ │ │ + @ instruction: 0xf04f3201 │ │ │ │ + addvs r0, r2, r1, lsl #24 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + mcrreq 11, 0, lr, lr, cr12 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + @ instruction: 0xf8c00052 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + sbcvs r1, r3, r0, asr #24 │ │ │ │ + andsgt pc, r8, r0, asr #17 │ │ │ │ + stccc 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + @ instruction: 0xf8c00142 │ │ │ │ + tstvs r1, r4, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - movwpl pc, #9153 @ 0x23c1 @ │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - strlt r3, [r0, #-3138] @ 0xfffff3be │ │ │ │ - cdpne 3, 4, cr15, cr0, cr1, {6} │ │ │ │ - stc2 10, cr15, [r2], {12} @ │ │ │ │ - subeq lr, r3, #2048 @ 0x800 │ │ │ │ - stmib r0, {r0, r1, r3, r8, fp}^ │ │ │ │ - @ instruction: 0xf0032c00 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf0030052 │ │ │ │ + stmib r0, {r3, r8, r9}^ │ │ │ │ + vmull.u8 q9, d1, d0 │ │ │ │ vqdmulh.s q10, , d2[0] │ │ │ │ - b 0x119bd18 │ │ │ │ - andcc r0, r1, #12, 6 @ 0x30000000 │ │ │ │ - ands pc, r8, r0, asr #17 │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - vmull.p8 , d1, d0 │ │ │ │ + vqrdmlah.s , , d0[0] │ │ │ │ + b 0x1197ed0 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ @ instruction: 0xf8c00142 │ │ │ │ - stmib r0, {r2, r4, sp, lr, pc}^ │ │ │ │ - andcs r3, r0, r3, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - @ instruction: 0xf04f090b │ │ │ │ - @ instruction: 0xf0030c00 │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf8c01c40 │ │ │ │ - vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ - subseq r4, r2, r2, asr #24 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - vsubl.u8 , d1, d0 │ │ │ │ - tstvs r2, r2, asr #2 │ │ │ │ + tstvs r2, r4, lsl r0 │ │ │ │ smlabtcc r2, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - b 0x115c1c8 │ │ │ │ - andvs r0, r3, ip, lsl #4 │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ + b 0x115c334 │ │ │ │ + addvs r0, r3, ip, lsl #4 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - mrrcne 10, 4, lr, r1, cr15 │ │ │ │ - @ instruction: 0xf001b500 │ │ │ │ - vsubl.u8 q8, d1, d1 │ │ │ │ - @ instruction: 0xf00c1300 │ │ │ │ - cmpvs r2, r2, lsl #24 │ │ │ │ - b 0x13cd7f4 │ │ │ │ - @ instruction: 0xf0020c03 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf3c10342 │ │ │ │ - tstmi sl, #3, 28 @ 0x30 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ - subvs r0, r2, r8, lsl #6 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - and pc, r8, r0, asr #17 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - @ instruction: 0xf8c011c1 │ │ │ │ - andvs ip, r3, r0, lsl r0 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + andeq pc, r1, #1 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + andvs r6, r3, r2, asr #2 │ │ │ │ + stmdbeq fp, {r1, r3, r7, fp}^ │ │ │ │ + stclne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + smlabtne r0, r1, r3, pc @ │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + subvs ip, r2, r8 │ │ │ │ + andcs r6, r0, r3, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf0030c01 │ │ │ │ andcs r0, r1, #134217728 @ 0x8000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - vabal.u8 , d1, d0 │ │ │ │ - blx 0x15af2c │ │ │ │ - bl 0x188234 │ │ │ │ - tstvs r3, ip, asr #4 │ │ │ │ mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ + vabal.u8 , d1, d0 │ │ │ │ + blx 0x162f94 │ │ │ │ + blx 0x4083a0 │ │ │ │ + tstpvs r3, r2, lsl #24 @ p-variant is OBSOLETE │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - b 0x119fa40 │ │ │ │ - addvs r0, r2, lr, lsl #6 │ │ │ │ - b 0x14a3948 │ │ │ │ - stmib r0, {r2, r3, r6, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ - b 0x1193e6c │ │ │ │ - vsubw.u8 q8, , d14 │ │ │ │ - vqdmulh.s q10, , d2[0] │ │ │ │ - @ instruction: 0xf8c05e01 │ │ │ │ - blx 0x403698 │ │ │ │ - @ instruction: 0xf8c0fc02 │ │ │ │ - addsmi ip, sl, r4 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ + @ instruction: 0xf8c03142 │ │ │ │ + movwmi lr, #45068 @ 0xb00c │ │ │ │ + subeq lr, ip, #2048 @ 0x800 │ │ │ │ + addvs r6, r2, r3 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + @ instruction: 0xf001098a │ │ │ │ + @ instruction: 0xf0020301 │ │ │ │ + @ instruction: 0xf04f0202 │ │ │ │ + tstmi sl, #256 @ 0x100 │ │ │ │ + stcleq 5, cr11, [fp], {0} │ │ │ │ + vpmax.s8 d15, d2, d12 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + @ instruction: 0xf0035e01 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ movwmi r3, #45378 @ 0xb142 │ │ │ │ - andvs r6, r3, r2, asr #1 │ │ │ │ + vpmax.s8 d15, d12, d2 │ │ │ │ + and pc, r8, r0, asr #17 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ stcleq 5, cr11, [fp], {0} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, pc, #1 │ │ │ │ stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + stmib r0, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x118bf20 │ │ │ │ + b 0x118c090 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - subvs r4, r2, r2, asr #2 │ │ │ │ - andvs r6, r1, r3, asr #1 │ │ │ │ + sbcvs r4, r3, r2, asr #2 │ │ │ │ + subvs r6, r2, r1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + b 0x11a8090 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + @ instruction: 0xf1c24142 │ │ │ │ + sbcvs r0, r3, r2, lsl #4 │ │ │ │ + andne lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-2186] @ 0xfffff776 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - @ instruction: 0xf0020ccb │ │ │ │ - b 0x114bf30 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - vqrdmlah.s q10, , d2[0] │ │ │ │ - @ instruction: 0xf0037c00 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - @ instruction: 0xf1cc3142 │ │ │ │ - movwmi r0, #48130 @ 0xbc02 │ │ │ │ - and pc, r4, r0, asr #17 │ │ │ │ - stmib r0, {r1, sp, lr}^ │ │ │ │ - andcs ip, r0, r2, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ - vmull.u8 , d1, d1 │ │ │ │ - @ instruction: 0xf0020e42 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + @ instruction: 0xf0023e42 │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - vqdmulh.s q10, , d2[0] │ │ │ │ - b 0x1157c6c │ │ │ │ - movwmi r0, #45582 @ 0xb20e │ │ │ │ - @ instruction: 0x2c00e9c0 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + b 0x114c4e8 │ │ │ │ + b 0x118c0fc │ │ │ │ + vsubw.u8 q8, , d14 │ │ │ │ + sbcvs r5, r3, r1, lsl #24 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + smlabtcs r0, r0, r9, lr │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x118bfc8 │ │ │ │ + b 0x118c13c │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - andvs r4, r3, r1, lsl #3 │ │ │ │ - smlabtcs r1, r0, r9, lr │ │ │ │ + stmib r0, {r0, r7, r8, lr}^ │ │ │ │ + addvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0024342 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ @ instruction: 0xf0010208 │ │ │ │ tstmi sl, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ + @ instruction: 0xf003090b │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - movwmi r3, #45378 @ 0xb142 │ │ │ │ + movwmi r4, #45378 @ 0xb142 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ strlt r0, [r0, #-2315] @ 0xfffff6f5 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ @@ -191781,870 +191874,874 @@ │ │ │ │ stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ andvs r2, r3, r2, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + stcleq 5, cr11, [sl], {0} │ │ │ │ cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13ceb58 │ │ │ │ + b 0x13cddcc │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf8c00208 │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0034c42 │ │ │ │ - b 0x114c460 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + b 0x114c5d4 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf10c3142 │ │ │ │ - movwmi r0, #48129 @ 0xbc01 │ │ │ │ - @ instruction: 0x2c02e9c0 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x11a7dc0 │ │ │ │ + tstcc r1, ip, lsl #6 │ │ │ │ + stmib r0, {r1, sp, lr}^ │ │ │ │ + andcs r3, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - vldmiaeq r1, {s28-s106} │ │ │ │ - stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - @ instruction: 0xf00c0ccb │ │ │ │ + @ instruction: 0x1c11ea4f │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf00c4e42 │ │ │ │ @ instruction: 0xf0020c08 │ │ │ │ - b 0x13cc09c │ │ │ │ + b 0x13cc210 │ │ │ │ @ instruction: 0xf0030c0e │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - stmib r0, {r0, r9, sl, fp, ip, lr}^ │ │ │ │ - vmull.p8 q14, d1, d2 │ │ │ │ - vqdmulh.s q10, , d2[0] │ │ │ │ - b 0x1157d9c │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d4 │ │ │ │ + @ instruction: 0xf8c05c01 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + b 0x1157f14 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andvs r6, r3, r2, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13d44bc │ │ │ │ - sbcvs r0, r3, r2, lsl #24 │ │ │ │ - @ instruction: 0x0ccb090a │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - andgt pc, r4, r0, asr #17 │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - addvs r4, r2, fp, lsl #6 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + @ instruction: 0xf00c2200 │ │ │ │ + sbcvs r0, r2, r8, lsl #24 │ │ │ │ + b 0x13ced60 │ │ │ │ + @ instruction: 0xf0020c03 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + tstmi sl, #134217729 @ 0x8000001 │ │ │ │ + @ instruction: 0xf003090b │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r4, #45378 @ 0xb142 │ │ │ │ + @ instruction: 0x2c00e9c0 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + stcleq 5, cr11, [sl], {0} │ │ │ │ cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cec30 │ │ │ │ + b 0x13cdea4 │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf8c00208 │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0034c42 │ │ │ │ - b 0x114c538 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + b 0x114c6ac │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf10c3142 │ │ │ │ - movwmi r0, #48129 @ 0xbc01 │ │ │ │ - @ instruction: 0x2c02e9c0 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x119fe98 │ │ │ │ + tstcc r1, ip, lsl #6 │ │ │ │ + stmib r0, {r1, sp, lr}^ │ │ │ │ + andcs r3, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - movwvc pc, #961 @ 0x3c1 @ │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - @ instruction: 0xf1c3090a │ │ │ │ - stmib r0, {r1, r8, r9}^ │ │ │ │ - stcleq 3, cr12, [fp], {2} │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf0010208 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf003090b │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x11a7ed4 │ │ │ │ + @ instruction: 0xf1c1030c │ │ │ │ + stmib r0, {r1, r8}^ │ │ │ │ + sbcvs r2, r1, r0, lsl #6 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + stcleq 5, cr11, [sl], {0} │ │ │ │ cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cecb8 │ │ │ │ + b 0x13cdf30 │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf8c00208 │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0034c42 │ │ │ │ - b 0x114c5c0 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + b 0x114c738 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf1cc3142 │ │ │ │ - movwmi r0, #48130 @ 0xbc02 │ │ │ │ - @ instruction: 0x2c02e9c0 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ - cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - @ instruction: 0xf00c0ccb │ │ │ │ - @ instruction: 0xf0020c08 │ │ │ │ - b 0x13cc1fc │ │ │ │ - @ instruction: 0xf0030c0e │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - stmib r0, {r0, r9, sl, fp, ip, lr}^ │ │ │ │ - vmull.p8 q14, d1, d2 │ │ │ │ - vqdmulh.s q8, , d2[0] │ │ │ │ - b 0x1157efc │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x119ff24 │ │ │ │ + @ instruction: 0xf1c1030c │ │ │ │ + andvs r0, r2, r2, lsl #2 │ │ │ │ + smlabtcc r2, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - vsubw.u8 q9, , d2 │ │ │ │ - sbcvs r4, r3, r4, lsl #24 │ │ │ │ - stceq 1, cr15, [r0], #-816 @ 0xfffffcd0 │ │ │ │ - vpmax.s8 d15, d3, d17 │ │ │ │ - @ instruction: 0xf0020ccb │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ + vldmiaeq r1, {s28-s106} │ │ │ │ + stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf00c0e42 │ │ │ │ + @ instruction: 0xf0020c08 │ │ │ │ + b 0x13cc378 │ │ │ │ + @ instruction: 0xf0030c0e │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - vqdmulh.s q8, , d2[0] │ │ │ │ - b 0x1157f3c │ │ │ │ + vaddl.u8 q14, d1, d4 │ │ │ │ + @ instruction: 0xf8c05c01 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x115807c │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andvs r6, r3, r2, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - stmeq sl, {r0, r8, r9, sp} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stcleq 0, cr6, [fp], {195} @ 0xc3 │ │ │ │ - ldceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + vpmax.s8 d15, d12, d17 │ │ │ │ + stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ andeq pc, r8, #2 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + @ instruction: 0xf1cc430b │ │ │ │ + stmib r0, {r5, r8}^ │ │ │ │ + addvs r3, r1, r0, lsl #4 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #256 @ 0x100 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + tstpeq r0, ip, asr #3 @ p-variant is OBSOLETE │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmeq sl, {r8, r9, sp} │ │ │ │ - stcmi 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vmull.u8 q10, d1, d2 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + smlabteq r8, ip, r1, pc @ │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stmeq sl, {r0, r8, r9, sp} │ │ │ │ stcleq 0, cr6, [fp], {195} @ 0xc3 │ │ │ │ - stceq 1, cr15, [r8], {204} @ 0xcc │ │ │ │ + ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + b 0x119c890 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmeq fp, {r4, r9, sp} │ │ │ │ - stcleq 0, cr6, [sl], {130} @ 0x82 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - b 0x119c710 │ │ │ │ + stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ + b 0x3d4884 │ │ │ │ + @ instruction: 0xf8c00291 │ │ │ │ + sbcvs ip, r3, r8 │ │ │ │ + bicsmi lr, r1, #12, 20 @ 0xc000 │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + b 0x119c8c4 │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmeq fp, {r3, r9, sp} │ │ │ │ - stcleq 0, cr6, [sl], {130} @ 0x82 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ andgt pc, ip, r0, asr #17 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - b 0x119c748 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - strlt r2, [r0, #-514] @ 0xfffffdfe │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - vpmax.u8 d15, d2, d17 │ │ │ │ - stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andvs r4, r3, fp, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2187] @ 0xfffff775 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r2, #45569 @ 0xb201 │ │ │ │ - andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-2187] @ 0xfffff775 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stcmi 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r2, #45568 @ 0xb200 │ │ │ │ - andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - stmeq sl, {r8, r9, sp} │ │ │ │ - stcleq 0, cr6, [fp], {131} @ 0x83 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + vpmax.s8 d15, d12, d17 │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + smlabtmi r4, r1, r3, pc @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r7, sp, lr}^ │ │ │ │ andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - vqrdmlah.s q8, , d2[0] │ │ │ │ - @ instruction: 0xf0024c81 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #256 @ 0x100 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x119c11c │ │ │ │ + addvs r0, r1, ip, lsl #6 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x119c154 │ │ │ │ + addvs r0, r1, ip, lsl #6 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - b 0x1158134 │ │ │ │ - movwmi r0, #45582 @ 0xb20e │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - andvs r6, r3, r2, asr #32 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + orrmi pc, r1, r1, asr #7 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ + andcs r6, r0, r3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22e50 │ │ │ │ + bl 0xfec22fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2l 7, cr15, [r0, #-528] @ 0xfffffdf0 │ │ │ │ + stc2 7, cr15, [lr], {132} @ 0x84 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffa2c │ │ │ │ + bls 0x1ffbb0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8bef785 │ │ │ │ + @ instruction: 0xfffcf784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsl #30 │ │ │ │ + addeq r3, r5, r4, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22eb4 │ │ │ │ + bl 0xfec23038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2 7, cr15, [lr, #-528] @ 0xfffffdf0 │ │ │ │ + mrrc2 7, 8, pc, ip, cr4 @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffa90 │ │ │ │ + bls 0x1ffc14 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf88cf785 │ │ │ │ + @ instruction: 0xffcaf784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, lsr #29 │ │ │ │ + addeq r3, r5, r0, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22f18 │ │ │ │ + bl 0xfec2309c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2l 7, cr15, [ip], #528 @ 0x210 │ │ │ │ + stc2 7, cr15, [sl], #-528 @ 0xfffffdf0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffaf4 │ │ │ │ + bls 0x1ffc78 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vsra.s64 d19, d12, #64 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf85af785 │ │ │ │ + @ instruction: 0xff98f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, asr #28 │ │ │ │ + @ instruction: 0x00853cbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22f7c │ │ │ │ + bl 0xfec23100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2 7, cr15, [sl], #528 @ 0x210 │ │ │ │ + blx 0xfff09d26 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffb58 │ │ │ │ + bls 0x1ffcdc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf828f785 │ │ │ │ + @ instruction: 0xff66f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], ip │ │ │ │ + addeq r3, r5, r8, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22fe0 │ │ │ │ + bl 0xfec23164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [r8], {132} @ 0x84 │ │ │ │ + blx 0xff289d8a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffbbc │ │ │ │ + bls 0x1ffd40 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfff6f784 │ │ │ │ + @ instruction: 0xff34f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, ror sp │ │ │ │ + strdeq r3, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23044 │ │ │ │ + bl 0xfec231c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - mrrc2 7, 8, pc, r6, cr4 @ │ │ │ │ + blx 0xfe609dee │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffc20 │ │ │ │ + bls 0x1ffda4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffc4f784 │ │ │ │ + @ instruction: 0xff02f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, lsl sp │ │ │ │ + umulleq r3, r5, r0, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec230a8 │ │ │ │ + bl 0xfec2322c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [r4], #-528 @ 0xfffffdf0 │ │ │ │ + blx 0x1989e52 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffc84 │ │ │ │ + bls 0x1ffe08 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vsra.s64 d18, d4, #64 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff92f784 │ │ │ │ + cdp2 7, 13, cr15, cr0, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00853cb0 │ │ │ │ + addeq r3, r5, ip, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2310c │ │ │ │ + bl 0xfec23290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xffd89d32 │ │ │ │ + blx 0xd09eb6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffce8 │ │ │ │ + bls 0x1ffe6c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff60f784 │ │ │ │ + cdp2 7, 9, cr15, cr14, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, ip, asr #24 │ │ │ │ + addeq r3, r5, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23170 │ │ │ │ + bl 0xfec232f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xff009d9e │ │ │ │ + blx 0xfff89f20 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffd54 │ │ │ │ + bls 0x1ffed8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff2af784 │ │ │ │ + cdp2 7, 6, cr15, cr8, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, ror #23 │ │ │ │ + addeq r3, r5, ip, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec231dc │ │ │ │ + bl 0xfec23360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xfe289e0a │ │ │ │ + blx 0xff209f8c │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffdc0 │ │ │ │ + bls 0x1fff44 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 15, cr15, cr4, cr4, {4} │ │ │ │ + cdp2 7, 3, cr15, cr2, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, ror fp │ │ │ │ + strdeq r3, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23248 │ │ │ │ + bl 0xfec233cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x1509e76 │ │ │ │ + blx 0xfe489ff8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffe2c │ │ │ │ + bls 0x1fffb0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 11, cr15, cr14, cr4, {4} │ │ │ │ + ldc2l 7, cr15, [ip, #528]! @ 0x210 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsl #22 │ │ │ │ + addeq r3, r5, r4, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec232b4 │ │ │ │ + bl 0xfec23438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x789ee2 │ │ │ │ + blx 0x170a064 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffe98 │ │ │ │ + bls 0x20001c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 8, cr15, cr8, cr4, {4} │ │ │ │ + stc2l 7, cr15, [r6, #528] @ 0x210 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r5, ip, sl │ │ │ │ + addeq r3, r5, r8, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23320 │ │ │ │ + bl 0xfec234a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xffa09f4c │ │ │ │ + blx 0x98a0d0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fff04 │ │ │ │ + bls 0x200088 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 5, cr15, cr2, cr4, {4} │ │ │ │ + ldc2 7, cr15, [r0, #528] @ 0x210 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsr sl │ │ │ │ + addeq r3, r5, ip, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2338c │ │ │ │ + bl 0xfec23510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xfec89fb8 │ │ │ │ + @ instruction: 0xf9ecf784 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fff70 │ │ │ │ + bls 0x2000f4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 1, cr15, cr12, cr4, {4} │ │ │ │ + ldc2l 7, cr15, [sl, #-528] @ 0xfffffdf0 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, asr #19 │ │ │ │ + addeq r3, r5, r0, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec233f8 │ │ │ │ + bl 0xfec2357c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x1f0a024 │ │ │ │ + @ instruction: 0xf9b6f784 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fffdc │ │ │ │ + bls 0x200160 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [r6, #528]! @ 0x210 │ │ │ │ + stc2 7, cr15, [r4, #-528]! @ 0xfffffdf0 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, asr r9 │ │ │ │ + ldrdeq r3, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23464 │ │ │ │ + bl 0xfec235e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x118a090 │ │ │ │ + @ instruction: 0xf980f784 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x200048 │ │ │ │ + bls 0x2001cc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [r0, #528]! @ 0x210 │ │ │ │ + stc2l 7, cr15, [lr], #528 @ 0x210 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, ip, ror #17 │ │ │ │ + addeq r3, r5, r8, ror #14 │ │ │ │ stmvs fp, {r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorle r2, r2, sp, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {124} @ 0x7c │ │ │ │ - blle 0x6d6efc │ │ │ │ + blle 0x6d7080 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - bllt 0xd0b210 │ │ │ │ + bllt 0xd0b4c4 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x11af3c │ │ │ │ + blcs 0x11b0c0 │ │ │ │ strtmi sp, [r0], -r6, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - ldc2 7, cr15, [r4], {227} @ 0xe3 │ │ │ │ + mcrr2 7, 14, pc, r6, cr3 @ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavs sl!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - bls 0x18b960 │ │ │ │ + bls 0x18b7dc │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13952 @ 0x3680 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - stc2 7, cr15, [r8, #544] @ 0x220 │ │ │ │ + stc2l 7, cr15, [r6], {136} @ 0x88 │ │ │ │ andls r6, r2, #6946816 @ 0x6a0000 │ │ │ │ - stc2 7, cr15, [r8, #-524] @ 0xfffffdf4 │ │ │ │ + mcrr2 7, 8, pc, r6, cr3 @ │ │ │ │ strmi r9, [r7], -r2, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2l 7, cr15, [r4, #-876] @ 0xfffffc94 │ │ │ │ + ldc2l 7, cr15, [r6], #876 @ 0x36c │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - ldc2l 7, cr15, [lr], #524 @ 0x20c │ │ │ │ + ldc2 7, cr15, [ip], #-524 @ 0xfffffdf4 │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ strtmi r9, [r0], -r2 │ │ │ │ - ldc2 7, cr15, [sl, #-876]! @ 0xfffffc94 │ │ │ │ + stc2l 7, cr15, [ip], #876 @ 0x36c │ │ │ │ stmdbvs r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf784681e │ │ │ │ - stmdbls r2, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r1, [r2], -r0 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdavs r9!, {r3, r6, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - stc2l 7, cr15, [r6, #876]! @ 0x36c │ │ │ │ - blcs 0xe8250 │ │ │ │ + ldc2 7, cr15, [r8, #876] @ 0x36c │ │ │ │ + blcs 0xe83d4 │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed8cfe0 │ │ │ │ + blx 0xfed8d164 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, lsr #15] │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x40cfe4 │ │ │ │ + blcs 0x40d168 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {124} @ 0x7c │ │ │ │ - blle 0x517014 │ │ │ │ + blle 0x517198 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - ldmiblt r8!, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1f03f4 │ │ │ │ + blcc 0x1f0578 │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e32100 │ │ │ │ - andcs pc, r1, pc, lsl #24 │ │ │ │ + andcs pc, r1, r1, asr #23 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7839203 │ │ │ │ - bls 0x1cb84c │ │ │ │ + bls 0x1cb6c8 │ │ │ │ strtmi r4, [sl], r3, lsl #13 │ │ │ │ andseq r6, r2, #2686976 @ 0x290000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - stc2 7, cr15, [r2, #-544] @ 0xfffffde0 │ │ │ │ + mcrr2 7, 8, pc, r0, cr8 @ │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf7839204 │ │ │ │ - bls 0x20b830 │ │ │ │ + bls 0x20b6ac │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - @ instruction: 0xf783fcf5 │ │ │ │ - @ instruction: 0xf8d8fcab │ │ │ │ + @ instruction: 0xf783fc33 │ │ │ │ + @ instruction: 0xf8d8fbe9 │ │ │ │ pkhbtmi r3, r1, r8 │ │ │ │ svcvs 0x00a3b953 │ │ │ │ mcrrle 11, 0, r2, pc, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, pc, asr #2 │ │ │ │ @ instruction: 0xf7842000 │ │ │ │ - ands pc, fp, pc, lsr r9 @ │ │ │ │ + ands pc, fp, sp, ror r8 @ │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf7839204 │ │ │ │ - bls 0x20b654 │ │ │ │ + bls 0x20b4d0 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d8fc9f │ │ │ │ + @ instruction: 0xf8d8fc51 │ │ │ │ andls r2, r4, #0 │ │ │ │ - mrrc2 7, 8, pc, r8, cr3 @ │ │ │ │ + blx 0xfe68a46e │ │ │ │ strmi r9, [r1], -r4, lsl #20 │ │ │ │ strtmi r9, [r0], -r4 │ │ │ │ - ldc2 7, cr15, [r4], {219} @ 0xdb │ │ │ │ + mcrr2 7, 13, pc, r6, cr11 @ │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7902104 │ │ │ │ - @ instruction: 0x4648fa97 │ │ │ │ + @ instruction: 0x4648f9d5 │ │ │ │ ldrbmi r9, [sl], -r0 │ │ │ │ strbmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0xf78347b8 │ │ │ │ - strmi pc, [r7], -r3, asr #24 │ │ │ │ - mcrr2 7, 8, pc, r0, cr3 @ │ │ │ │ + strmi pc, [r7], -r1, lsl #23 │ │ │ │ + blx 0x208a49e │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf7904638 │ │ │ │ - @ instruction: 0x4649f9df │ │ │ │ + @ instruction: 0x4649f91d │ │ │ │ @ instruction: 0xf7904630 │ │ │ │ - @ instruction: 0xf8d8f9f5 │ │ │ │ + @ instruction: 0xf8d8f933 │ │ │ │ ldrtmi r1, [sl], -r4 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d8fd31 │ │ │ │ + @ instruction: 0xf8d8fce3 │ │ │ │ ldrtmi r1, [r2], -r0 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fd2b │ │ │ │ + svcvs 0x00a3fcdd │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf1a3af6f │ │ │ │ - blx 0xfed8d158 │ │ │ │ + blx 0xfed8d2dc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strb r6, [r7, -r3, lsr #15]! │ │ │ │ - blcs 0x11b160 │ │ │ │ + blcs 0x11b2e4 │ │ │ │ @ instruction: 0xf7fed9b4 │ │ │ │ - svclt 0x0000ff17 │ │ │ │ + svclt 0x0000ff0d │ │ │ │ @ instruction: 0xf8d0b510 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ andsle r6, r4, r0, ror pc │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ svcvs 0x0070f41c │ │ │ │ ldmib r1, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ - blx 0xfed7fd84 │ │ │ │ - b 0x1409384 │ │ │ │ + blx 0xfed7ff08 │ │ │ │ + b 0x1409508 │ │ │ │ ldmdbeq fp, {r1, r2, r3, sl, fp}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ ldmdblt r3, {r0, r8, r9} │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs lr, r0, r0, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -192660,69 +192757,69 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed6e59c │ │ │ │ + blx 0xfed6e720 │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc004 │ │ │ │ eorsle r0, ip, sp, lsl #30 │ │ │ │ svceq 0x000ff1bc │ │ │ │ ldrmi sp, [sl], r3, ror #1 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ @ instruction: 0x4691307c │ │ │ │ strmi r6, [r8], fp, lsr #31 │ │ │ │ - blcs 0x15ded0 │ │ │ │ - blcc 0x203aac │ │ │ │ + blcs 0x15e054 │ │ │ │ + blcc 0x203c30 │ │ │ │ stmdale r4!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - mvnlt pc, r3, lsr sl @ │ │ │ │ + mvnlt pc, pc, ror sl @ │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf7839201 │ │ │ │ - bls 0x14b4ec │ │ │ │ + bls 0x14b368 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - @ instruction: 0xf646fbeb │ │ │ │ + @ instruction: 0xf646fb9d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf8d82396 │ │ │ │ ldmdavs sp, {} @ │ │ │ │ - @ instruction: 0xf85cf784 │ │ │ │ + @ instruction: 0xff9af783 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strbmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ svcvs 0x00bbbb03 │ │ │ │ andcs fp, r1, fp, ror r9 │ │ │ │ - blcs 0x106530 │ │ │ │ + blcs 0x1066b4 │ │ │ │ @ instruction: 0xf04fdada │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xfff0a600 │ │ │ │ + blx 0xfeb8a784 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcle r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf1a3e7a5 │ │ │ │ - blx 0xfed8d298 │ │ │ │ + blx 0xfed8d41c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867bb │ │ │ │ - @ instruction: 0xf83af784 │ │ │ │ + @ instruction: 0xff78f783 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7db710a │ │ │ │ - @ instruction: 0xe7e0fb93 │ │ │ │ + strb pc, [r0, r5, asr #22]! @ │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf7884630 │ │ │ │ - @ instruction: 0xf8d8fbef │ │ │ │ + @ instruction: 0xf8d8fb2d │ │ │ │ ldrtmi r1, [r2], -r4 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - ldrb pc, [r2, sp, ror #24] @ │ │ │ │ + bfc pc, (invalid: 24:18) @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb083 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ @@ -192743,194 +192840,194 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ svcvs 0x00834690 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ mcrrle 11, 0, r2, r0, cr2 │ │ │ │ - blle 0x111dcb4 │ │ │ │ + blle 0x111de38 │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #17 │ │ │ │ eorsle r2, sp, r0, lsl #22 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - blx 0xfe38a556 │ │ │ │ + blx 0xff30a6d8 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46062396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7839200 │ │ │ │ - bls 0x10b550 │ │ │ │ - blls 0x11df84 │ │ │ │ + bls 0x10b3cc │ │ │ │ + blls 0x11e108 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x10b58c │ │ │ │ + blls 0x10b408 │ │ │ │ ldmdavs ip, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xffbef783 │ │ │ │ + cdp2 7, 15, cr15, cr12, cr3, {4} │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ svcvs 0x00bb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8d3b0 │ │ │ │ + blx 0xfed8d534 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167bb │ │ │ │ - blcc 0x206618 │ │ │ │ + blcc 0x20679c │ │ │ │ ldmible sp!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - ubfx pc, r5, #20, #19 │ │ │ │ + ldrb pc, [r2, r7, lsl #20]! @ │ │ │ │ stmdbeq r0, {r0, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd00b │ │ │ │ vst4.8 {d3-d6}, [r3], r4 │ │ │ │ - blcs 0xe559c │ │ │ │ - bcs 0xfc440 │ │ │ │ + blcs 0xe5720 │ │ │ │ + bcs 0xfc5c4 │ │ │ │ movwcs fp, #7946 @ 0x1f0a │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec23a00 │ │ │ │ + bl 0xfec23b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stccs 0, cr11, [sp], {131} @ 0x83 │ │ │ │ svcvs 0x0083d00f │ │ │ │ @ instruction: 0x460c4616 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [lr], {124} @ 0x7c │ │ │ │ - blle 0x497424 │ │ │ │ + blle 0x4975a8 │ │ │ │ @ instruction: 0xf01c4628 │ │ │ │ - ldmiblt r8, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcc 0x1fc000 │ │ │ │ + blcc 0x1fc184 │ │ │ │ stmible pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - strb pc, [fp, r9, lsl #20]! @ │ │ │ │ + @ instruction: 0xe7ebf9bb │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - blx 0x10a66a │ │ │ │ + blx 0x108a7ec │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x4b347c │ │ │ │ + stmdavs r2!, {r0, r2, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x4b3600 │ │ │ │ stmib sp, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7832300 │ │ │ │ - bls 0x10b294 │ │ │ │ + bls 0x10b110 │ │ │ │ andls r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46396818 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00abb989 │ │ │ │ rscvs r2, sl, sp, lsl #4 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0x2000e7b8 │ │ │ │ - @ instruction: 0xff22f783 │ │ │ │ + cdp2 7, 6, cr15, cr0, cr3, {4} │ │ │ │ strmi r9, [r1], -r0, lsl #22 │ │ │ │ strtmi lr, [r8], -r7, ror #15 │ │ │ │ - ldc2 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ + stc2 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ - vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18d5c4 │ │ │ │ - bvs 0x74d6fc │ │ │ │ + @ instruction: 0xf641688a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x18d748 │ │ │ │ + bvs 0x74d880 │ │ │ │ andcs lr, r0, r6, ror #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ - vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18d5f8 │ │ │ │ - blvs 0x74d730 │ │ │ │ + @ instruction: 0xf641688a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x18d77c │ │ │ │ + blvs 0x74d8b4 │ │ │ │ andcs lr, r0, ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ - vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18d62c │ │ │ │ + @ instruction: 0xf641688a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x18d7b0 │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ - vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18d660 │ │ │ │ + @ instruction: 0xf641688a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x18d7e4 │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ - vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18d694 │ │ │ │ + @ instruction: 0xf641688a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x18d818 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ - vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18d6c8 │ │ │ │ + @ instruction: 0xf641688a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x18d84c │ │ │ │ svcvs 0x001a0382 │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @@ -192953,111 +193050,111 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r0], r3, lsl #31 │ │ │ │ andcs r4, r1, #12, 12 @ 0xc00000 │ │ │ │ - blcs 0x15e28c │ │ │ │ + blcs 0x15e410 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x103a94 │ │ │ │ + blcs 0x103c18 │ │ │ │ ldrtmi sp, [r8], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf804f01c │ │ │ │ + @ instruction: 0xf850f01c │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x206a04 │ │ │ │ + blcc 0x206b88 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - ldrb pc, [r2, r5, ror #17]! @ │ │ │ │ + @ instruction: 0xe7f2f897 │ │ │ │ andls r6, r0, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf9dcf783 │ │ │ │ + @ instruction: 0xf91af783 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46062396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7839200 │ │ │ │ - bls 0x10b1f4 │ │ │ │ - blls 0x11e2e0 │ │ │ │ + bls 0x10b070 │ │ │ │ + blls 0x11e464 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x10b230 │ │ │ │ + blls 0x10b0ac │ │ │ │ @ instruction: 0x462a4631 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ ldmdblt r9, {r0, r5, r6, r7, fp, sp, lr}^ │ │ │ │ andcs r6, sp, #748 @ 0x2ec │ │ │ │ - blcs 0xe4ed8 │ │ │ │ + blcs 0xe505c │ │ │ │ @ instruction: 0xf1a3d0c7 │ │ │ │ - blx 0xfed8d70c │ │ │ │ + blx 0xfed8d890 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xe7c067bb │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xe7effc7b │ │ │ │ + @ instruction: 0xe7effc71 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd02d │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ eorle r6, r8, r0, ror r3 │ │ │ │ - blcs 0x2a6b50 │ │ │ │ + blcs 0x2a6cd4 │ │ │ │ stmvs fp, {r0, r2, r5, sl, fp, ip, lr, pc} │ │ │ │ eorle r2, r2, r3, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {124} @ 0x7c │ │ │ │ - blle 0x6d7754 │ │ │ │ + blle 0x6d78d8 │ │ │ │ @ instruction: 0xf01b4638 │ │ │ │ - stmiblt r0!, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0!, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x11b794 │ │ │ │ + blcs 0x11b918 │ │ │ │ @ instruction: 0xf04fd9e6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf868f7e3 │ │ │ │ + @ instruction: 0xf81af7e3 │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - bls 0x18b11c │ │ │ │ + bls 0x18af98 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13830 @ 0x3606 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf966f788 │ │ │ │ + @ instruction: 0xf8a4f788 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf8e6f783 │ │ │ │ + @ instruction: 0xf824f783 │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf922f7db │ │ │ │ + @ instruction: 0xf8d4f7db │ │ │ │ stmiavs r0!, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ tstls r2, r9, lsl r8 │ │ │ │ - ldc2 7, cr15, [r6, #524] @ 0x20c │ │ │ │ + ldc2l 7, cr15, [r4], {131} @ 0x83 │ │ │ │ stmdbls r2, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ andls r4, r0, r2, lsr r6 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ strtmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - svcvs 0x00bbf9cf │ │ │ │ + svcvs 0x00bbf981 │ │ │ │ adcsle r2, r3, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ svclt 0x0000e7ac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -193083,51 +193180,51 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5660 @ 0x161c │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ svcvs 0x00834690 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x99e204 │ │ │ │ + blle 0x99e388 │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - bicslt pc, r0, r5, lsl #30 │ │ │ │ + bicslt pc, r0, r1, asr pc @ │ │ │ │ andseq r6, fp, #3866624 @ 0x3b0000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ svcvs 0x00b3b314 │ │ │ │ @ instruction: 0xf896bb03 │ │ │ │ mvnlt r3, lr, ror #1 │ │ │ │ ldrdcc lr, [r1], -r7 │ │ │ │ andseq r4, fp, #17825792 @ 0x1100000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00b347a0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8d8c4 │ │ │ │ + blx 0xfed8da48 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167b3 │ │ │ │ - blcc 0x206ba4 │ │ │ │ + blcc 0x206d28 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r2, fp, asr #31]! @ │ │ │ │ + @ instruction: 0xe7f2ff7d │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - @ instruction: 0xf646f8c3 │ │ │ │ + @ instruction: 0xf646f801 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ - bls 0x155b38 │ │ │ │ + bls 0x155cbc │ │ │ │ movwls r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0xf7886819 │ │ │ │ - ldmdavs sl!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7839202 │ │ │ │ - bls 0x18afc8 │ │ │ │ - blls 0x19e508 │ │ │ │ + ldmdavs sl!, {r0, r1, r3, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7829202 │ │ │ │ + bls 0x18ce44 │ │ │ │ + blls 0x19e68c │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ - @ instruction: 0xf788624f │ │ │ │ - blls 0x18b004 │ │ │ │ + @ instruction: 0xf787624f │ │ │ │ + blls 0x18ce80 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ svclt 0x0000e7c9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -193138,67 +193235,67 @@ │ │ │ │ ldrdgt pc, [r4], -lr │ │ │ │ stclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - vadd.i8 d22, d17, d12 │ │ │ │ - vqdmulh.s d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf641688c │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ stmdavs sp, {r0, r2, r4, r5, sl, fp}^ │ │ │ │ movteq lr, #19203 @ 0x4b03 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ @ instruction: 0xf8dc680b │ │ │ │ - b 0x119cf6c │ │ │ │ - blx 0xfedcfd84 │ │ │ │ + b 0x119d0f0 │ │ │ │ + blx 0xfedcff08 │ │ │ │ strtmi pc, [r0], r4, lsl #7 │ │ │ │ @ instruction: 0xf1bc095b │ │ │ │ svclt 0x00c80f07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ svcvs 0x0083307c │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - blcs 0x15e798 │ │ │ │ - blcs 0x103db4 │ │ │ │ + blcs 0x15e91c │ │ │ │ + blcs 0x103f38 │ │ │ │ strbmi sp, [r8], -r8, lsl #22 │ │ │ │ - mrc2 0, 3, pc, cr4, cr11, {0} │ │ │ │ + mcr2 0, 6, pc, cr0, cr11, {0} @ │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x206cd8 │ │ │ │ + blcc 0x206e5c │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24648 │ │ │ │ - ubfx pc, r5, #30, #19 │ │ │ │ + ldrb pc, [r2, r7, lsl #30]! @ │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - @ instruction: 0xf84cf783 │ │ │ │ + @ instruction: 0xff8af782 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ - @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r1, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7839200 │ │ │ │ - bls 0x10aed4 │ │ │ │ - blls 0x11e604 │ │ │ │ + @ instruction: 0xf787624f │ │ │ │ + stmdavs r2!, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7829200 │ │ │ │ + bls 0x10cd50 │ │ │ │ + blls 0x11e788 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ - @ instruction: 0xf788624f │ │ │ │ - blls 0x10af10 │ │ │ │ + @ instruction: 0xf787624f │ │ │ │ + blls 0x10cd8c │ │ │ │ @ instruction: 0xf64e681c │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ ldclpl 3, cr0, [r8, #-208] @ 0xffffff30 │ │ │ │ - ldc2l 7, cr15, [ip], #-524 @ 0xfffffdf4 │ │ │ │ + blx 0xfef8ad9e │ │ │ │ @ instruction: 0x46034632 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf8d947c0 │ │ │ │ - blcs 0xd8ffc │ │ │ │ + blcs 0xd9180 │ │ │ │ @ instruction: 0xf1a3d0c1 │ │ │ │ - blx 0xfed8da38 │ │ │ │ + blx 0xfed8dbbc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, r8, r9, asr #17 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -193208,15 +193305,15 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed6de2c │ │ │ │ + blx 0xfed6dfb0 │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ @@ -193224,129 +193321,129 @@ │ │ │ │ svceq 0x000df1bc │ │ │ │ stmdbvs ip, {r1, r8, ip, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ rsbscc pc, ip, lr, lsl #17 │ │ │ │ @ instruction: 0xf8de4617 │ │ │ │ @ instruction: 0x460c3078 │ │ │ │ - blcs 0x15e884 │ │ │ │ - blcc 0x2043c0 │ │ │ │ + blcs 0x15ea08 │ │ │ │ + blcc 0x204544 │ │ │ │ stmdale r3, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r1, r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #18 │ │ │ │ @ instruction: 0xf1c1b90b │ │ │ │ stmdavs r2!, {r8, fp} │ │ │ │ @ instruction: 0xf7829201 │ │ │ │ - bls 0x14cc44 │ │ │ │ + bls 0x14cac0 │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r2!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7829201 │ │ │ │ - bls 0x14cdcc │ │ │ │ + bls 0x14cc48 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5637 @ 0x1605 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xffbef787 │ │ │ │ + cdp2 7, 15, cr15, cr12, cr7, {4} │ │ │ │ strbmi r9, [r2], -r1, lsl #22 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - @ instruction: 0xf834f7db │ │ │ │ + @ instruction: 0xffe6f7da │ │ │ │ @ instruction: 0xb12b6fb3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ ldr r2, [r0, r1] │ │ │ │ - ble 0xfef97b3c │ │ │ │ + ble 0xfef97cc0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r3, sp, lsl #29]! @ │ │ │ │ + @ instruction: 0xe7f3fe3f │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7874640 │ │ │ │ - bfi pc, r7, (invalid: 31:6) @ │ │ │ │ + @ instruction: 0xe7c6fed5 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7874640 │ │ │ │ - bfi pc, r1, (invalid: 31:26) @ │ │ │ │ + ldrb pc, [sl, pc, asr #29] @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2416c │ │ │ │ + bl 0xfec242f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xdc0c2b07 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - bcs 0x40d79c │ │ │ │ + bcs 0x40d920 │ │ │ │ stmdavs sl, {r0, r1, r2, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {34} @ 0x22 │ │ │ │ svclt 0x00184293 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ andcs r6, r1, #524 @ 0x20c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r1], #-496 @ 0xfffffe10 │ │ │ │ - blle 0x957bc8 │ │ │ │ + blle 0x957d4c │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - orrslt pc, r0, sp, asr sp @ │ │ │ │ + orrslt pc, r0, r9, lsr #27 │ │ │ │ movwcs r6, #10465 @ 0x28e1 │ │ │ │ ldrtmi r6, [r0], -r2, ror #16 │ │ │ │ strmi r0, [pc], -r9, asr #32 │ │ │ │ - @ instruction: 0xf8a0f01c │ │ │ │ + @ instruction: 0xf8eaf01c │ │ │ │ ldclne 3, cr11, [r9], #-832 @ 0xfffffcc0 │ │ │ │ movwcs r6, #10338 @ 0x2862 │ │ │ │ @ instruction: 0x460f4630 │ │ │ │ - @ instruction: 0xf898f01c │ │ │ │ + @ instruction: 0xf8e2f01c │ │ │ │ svcvs 0x00b3b320 │ │ │ │ mulcs r1, fp, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blcs 0x11bc1c │ │ │ │ + blcs 0x11bda0 │ │ │ │ @ instruction: 0xf04fd9dc │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 2, cr15, cr4, cr2, {7} │ │ │ │ + ldc2l 7, cr15, [r6, #904] @ 0x388 │ │ │ │ @ instruction: 0xf1a3e7eb │ │ │ │ - blx 0xfed8dc38 │ │ │ │ + blx 0xfed8ddbc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867b3 │ │ │ │ - blx 0x1b8ae3e │ │ │ │ + blx 0xfeb0afc0 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7da710a │ │ │ │ - ldrb pc, [ip, r3, asr #29] @ │ │ │ │ - cdp2 7, 10, cr15, cr6, cr2, {4} │ │ │ │ + @ instruction: 0xe7dcfe75 │ │ │ │ + stc2l 7, cr15, [r4, #520]! @ 0x208 │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - ldc2l 7, cr15, [r8, #952] @ 0x3b8 │ │ │ │ + stc2l 7, cr15, [lr, #952] @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - bfi pc, fp, (invalid: 31:12) @ │ │ │ │ - cdp2 7, 9, cr15, cr8, cr2, {4} │ │ │ │ + strb pc, [ip, sp, asr #30] @ │ │ │ │ + ldc2l 7, cr15, [r6, #520] @ 0x208 │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - stc2l 7, cr15, [sl, #952] @ 0x3b8 │ │ │ │ + stc2l 7, cr15, [r0, #952] @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - ldr pc, [r6, sp, lsl #31]! │ │ │ │ + @ instruction: 0xe7b6ff3f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb086 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ @@ -193368,20 +193465,20 @@ │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ stmvs fp, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ svcvs 0x0083461c │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r9], #-496 @ 0xfffffe10 │ │ │ │ - blle 0xb5e678 │ │ │ │ + blle 0xb5e7fc │ │ │ │ @ instruction: 0xf01b4638 │ │ │ │ - movwlt pc, #36043 @ 0x8ccb @ │ │ │ │ + movwlt pc, #36119 @ 0x8d17 @ │ │ │ │ stmdavs fp!, {r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - blls 0x3e5a3c │ │ │ │ + blls 0x3e5bc0 │ │ │ │ svcvs 0x00bbb34b │ │ │ │ @ instruction: 0xf897bb3b │ │ │ │ @ instruction: 0xb32330ee │ │ │ │ ldrmi r6, [r1], -fp, ror #16 │ │ │ │ strbne r6, [r2, r8, ror #17]! │ │ │ │ andseq r9, fp, #0, 8 │ │ │ │ @ instruction: 0xf5039201 │ │ │ │ @@ -193389,532 +193486,532 @@ │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ ldrmi r9, [r8, ip, lsl #22] │ │ │ │ @ instruction: 0xb12b6fbb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ ldr r2, [r1, r1]! │ │ │ │ - blcs 0x11bd50 │ │ │ │ + blcs 0x11bed4 │ │ │ │ @ instruction: 0xf04fd9d4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [sl, #904] @ 0x388 │ │ │ │ + ldc2 7, cr15, [ip, #-904]! @ 0xfffffc78 │ │ │ │ rsbmi lr, r4, #63438848 @ 0x3c80000 │ │ │ │ andls lr, r4, #54263808 @ 0x33c0000 │ │ │ │ - cdp2 7, 8, cr15, cr0, cr2, {4} │ │ │ │ + ldc2 7, cr15, [lr, #520]! @ 0x208 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r9, [r6], -r4, lsl #20 │ │ │ │ ldmdavs r9, {r0, r2, r8, r9, ip, pc} │ │ │ │ - cdp2 7, 8, cr15, cr10, cr7, {4} │ │ │ │ + stc2l 7, cr15, [r8, #540] @ 0x21c │ │ │ │ andls r6, r4, #6946816 @ 0x6a0000 │ │ │ │ - cdp2 7, 7, cr15, cr2, cr2, {4} │ │ │ │ + ldc2 7, cr15, [r0, #520]! @ 0x208 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ movwls r9, #19205 @ 0x4b05 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 7, cr15, cr12, cr7, {4} │ │ │ │ + ldc2 7, cr15, [sl, #540]! @ 0x21c │ │ │ │ strtmi r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf783681c │ │ │ │ - @ instruction: 0x462afab7 │ │ │ │ + @ instruction: 0x462af9f5 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ strbmi r4, [r0, r0, lsr #12] │ │ │ │ svclt 0x0000e7c2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec243ac │ │ │ │ + bl 0xfec24530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155dc4 │ │ │ │ + bl 0x155f48 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec243ec │ │ │ │ + bl 0xfec24570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155e04 │ │ │ │ + bl 0x155f88 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2442c │ │ │ │ + bl 0xfec245b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155e44 │ │ │ │ + bl 0x155fc8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff12f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2446c │ │ │ │ + bl 0xfec245f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155e84 │ │ │ │ + bl 0x156008 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], r2 @ │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec244ac │ │ │ │ + bl 0xfec24630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155ec4 │ │ │ │ + bl 0x156048 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 │ │ │ │ mrc2 7, 6, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec244ec │ │ │ │ + bl 0xfec24670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155f04 │ │ │ │ + bl 0x156088 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2452c │ │ │ │ + bl 0xfec246b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155f44 │ │ │ │ + bl 0x1560c8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 4, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2456c │ │ │ │ + bl 0xfec246f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155f84 │ │ │ │ + bl 0x156108 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 3, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec245ac │ │ │ │ + bl 0xfec24730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155fc4 │ │ │ │ + bl 0x156148 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 2, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec245ec │ │ │ │ + bl 0xfec24770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156004 │ │ │ │ + bl 0x156188 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2462c │ │ │ │ + bl 0xfec247b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156044 │ │ │ │ + bl 0x1561c8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2466c │ │ │ │ + bl 0xfec247f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156084 │ │ │ │ + bl 0x156208 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ ldc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec246ac │ │ │ │ + bl 0xfec24830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1560c4 │ │ │ │ + bl 0x156248 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ ldc2l 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec246ec │ │ │ │ + bl 0xfec24870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156104 │ │ │ │ + bl 0x156288 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8, -r2] │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2472c │ │ │ │ + bl 0xfec248b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156144 │ │ │ │ + bl 0x1562c8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2110f8d2 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2476c │ │ │ │ + bl 0xfec248f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156184 │ │ │ │ + bl 0x156308 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2118f8d2 │ │ │ │ ldc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec247ac │ │ │ │ + bl 0xfec24930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - msrne CPSR_sc, #-1342177276 @ 0xb0000004 │ │ │ │ + orrscs pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, -r2]! │ │ │ │ stc2l 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec247f4 │ │ │ │ + bl 0xfec24978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - @ instruction: 0x13bdf24b │ │ │ │ + msrcc CPSR_fsc, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r8, -r2]! │ │ │ │ stc2 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2483c │ │ │ │ + bl 0xfec249c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - msrcs SPSR_fc, #-1342177276 @ 0xb0000004 │ │ │ │ + bicscc pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r0, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24884 │ │ │ │ + bl 0xfec24a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - biccs pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + teqpmi r9, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r8, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec248cc │ │ │ │ + bl 0xfec24a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - orrne pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + mvnscs pc, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, #-130] @ 0xffffff7e │ │ │ │ ldc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24914 │ │ │ │ + bl 0xfec24a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x15632c │ │ │ │ + bl 0x1564b0 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2150 │ │ │ │ mullt r3, sp, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24954 │ │ │ │ + bl 0xfec24ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ mvnsmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, #-130]! @ 0xffffff7e │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2499c │ │ │ │ + bl 0xfec24b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1563b4 │ │ │ │ + bl 0x156538 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0, #-130]! @ 0xffffff7e @ │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec249dc │ │ │ │ + bl 0xfec24b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q8 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + @ instruction: 0xf6410ff0 │ │ │ │ + vrshr.s64 d17, d28, #64 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - @ instruction: 0x33adf24b │ │ │ │ + tstppl sp, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldc2 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24a20 │ │ │ │ + bl 0xfec24ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156438 │ │ │ │ + bl 0x1565bc │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2180 │ │ │ │ andlt pc, r3, r7, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24a60 │ │ │ │ + bl 0xfec24be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ movtvc pc, #4675 @ 0x1243 @ │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0x2190f8d2 │ │ │ │ - blx 0xffe0b88a │ │ │ │ + blx 0xffe0ba0e │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24aa8 │ │ │ │ + bl 0xfec24c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ cmnpeq r1, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, r2]! │ │ │ │ - blx 0xff50b8d2 │ │ │ │ + blx 0xff50ba56 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24af0 │ │ │ │ + bl 0xfec24c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156508 │ │ │ │ + bl 0x15668c │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ asrscs pc, r2 @ @ │ │ │ │ - blx 0xfed0b912 │ │ │ │ + blx 0xfed0ba96 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24b30 │ │ │ │ + bl 0xfec24cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ - vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641c00c │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156548 │ │ │ │ + bl 0x1566cc │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, #130] @ 0x82 │ │ │ │ - blx 0xfe50b952 │ │ │ │ + blx 0xfe50bad6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @@ -193937,72 +194034,72 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461883f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r7], -r3, lsl #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x15f1e8 │ │ │ │ + blcs 0x15f36c │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x1049f4 │ │ │ │ + blcs 0x104b78 │ │ │ │ ldrtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf854f01b │ │ │ │ + @ instruction: 0xf8a0f01b │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x207964 │ │ │ │ + blcc 0x207ae8 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - @ instruction: 0xe7f2f935 │ │ │ │ + ldrb pc, [r2, r7, ror #17]! @ │ │ │ │ @ instruction: 0xf64668aa │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ andls r2, r3, #-1778384896 @ 0x96000000 │ │ │ │ - blx 0xb0b814 │ │ │ │ + @ instruction: 0xf966f782 │ │ │ │ strmi r9, [r0], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - blx 0xe0b838 │ │ │ │ + @ instruction: 0xf972f787 │ │ │ │ andls r6, r3, #15335424 @ 0xea0000 │ │ │ │ - blx 0x80b82c │ │ │ │ + @ instruction: 0xf95af782 │ │ │ │ strmi r9, [r1], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - blx 0xb0b850 │ │ │ │ - bllt 0x1a7fe4 │ │ │ │ + @ instruction: 0xf966f787 │ │ │ │ + bllt 0x1a8168 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ stmdacs r0, {r1, r3, r5, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xd12adc1b │ │ │ │ - cdp2 7, 5, cr15, cr14, cr2, {4} │ │ │ │ + ldc2 7, cr15, [ip, #520] @ 0x208 │ │ │ │ @ instruction: 0xf7829003 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbmi r9, [fp], -r0, lsl #2 │ │ │ │ andls r4, r3, r2, asr #12 │ │ │ │ ldrmi r6, [r8, r1, lsr #16]! │ │ │ │ stmdavs r9!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - svcvs 0x00b3fa93 │ │ │ │ + svcvs 0x00b3fa45 │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ stmdavs sl!, {r0, r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7829203 │ │ │ │ - bls 0x1cc098 │ │ │ │ + bls 0x1cbf14 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7da9103 │ │ │ │ - stmdbls r3, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrb r4, [sp, r8, lsl #12] │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ @ instruction: 0xf7fdd9ef │ │ │ │ - svclt 0x0000fc73 │ │ │ │ + svclt 0x0000fc69 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167ed8 │ │ │ │ - bl 0x18e3e4 │ │ │ │ + bl 0x16805c │ │ │ │ + bl 0x18e568 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ smmls r5, r0, r1, r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -194012,31 +194109,31 @@ │ │ │ │ ldrdgt pc, [r4], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xfed67b2c │ │ │ │ + blx 0xfed67cb0 │ │ │ │ stmvs sp, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ - b 0x1467c3c │ │ │ │ + b 0x1467dc0 │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x00c80f07 │ │ │ │ stceq 0, cr15, [r1], {76} @ 0x4c │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi sp, [ip], -r3, ror #3 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ @ instruction: 0x4691307c │ │ │ │ strmi r6, [sp], -r3, lsl #31 │ │ │ │ - blcs 0x15f530 │ │ │ │ + blcs 0x15f6b4 │ │ │ │ strbmi sp, [r3, #-3115]! @ 0xfffff3d5 │ │ │ │ strbmi sp, [r0], -ip, lsr #22 │ │ │ │ - @ instruction: 0xffa6f01a │ │ │ │ + @ instruction: 0xfff2f01a │ │ │ │ stmdavs fp!, {r3, r4, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ cmplt ip, #-268435452 @ 0xf0000004 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf898bb43 │ │ │ │ @ instruction: 0xb32b30ee │ │ │ │ stmdavs fp!, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -194048,65 +194145,65 @@ │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d847a0 │ │ │ │ teqlt r3, r8, ror r0 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8c8095b │ │ │ │ andcs r3, r1, r8, ror r0 │ │ │ │ - blcc 0x207a44 │ │ │ │ + blcc 0x207bc8 │ │ │ │ ldmible r2, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24640 │ │ │ │ - ldrb pc, [r2, r3, ror #16]! @ │ │ │ │ + @ instruction: 0xe7f2f815 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf7829202 │ │ │ │ - bls 0x18c10c │ │ │ │ + bls 0x18bf88 │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf966f787 │ │ │ │ + @ instruction: 0xf8a4f787 │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf94ef782 │ │ │ │ + @ instruction: 0xf88cf782 │ │ │ │ strmi r9, [r6], -r2, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf95af787 │ │ │ │ + @ instruction: 0xf898f787 │ │ │ │ andls r6, r3, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xf942f782 │ │ │ │ + @ instruction: 0xf880f782 │ │ │ │ stmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ andseq r9, r2, #2 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf94ef787 │ │ │ │ + @ instruction: 0xf88cf787 │ │ │ │ stmdavs r0!, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldr r4, [lr, r8, asr #15]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x156818 │ │ │ │ + bl 0x15699c │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ @ instruction: 0xe74d21f0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x156854 │ │ │ │ + bl 0x1569d8 │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ str r2, [pc, -r0, lsl #4]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -194116,128 +194213,128 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r0, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11b9ea4 │ │ │ │ - blx 0xfed50cb0 │ │ │ │ + b 0x11ba028 │ │ │ │ + blx 0xfed50e34 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xce8b4 │ │ │ │ + blcs 0xcea38 │ │ │ │ stmvs ip, {r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #24 │ │ │ │ ldrmi r6, [r0], r3, lsl #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x15f4d4 │ │ │ │ + blcs 0x15f658 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcc 0x205204 │ │ │ │ + blcc 0x205388 │ │ │ │ stmdale sp, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01a4620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ andls r4, r0, #39845888 @ 0x2600000 │ │ │ │ - @ instruction: 0xf854f782 │ │ │ │ + @ instruction: 0xff92f781 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ - @ instruction: 0xf890f7da │ │ │ │ + @ instruction: 0xf842f7da │ │ │ │ andls r6, r0, #2752512 @ 0x2a0000 │ │ │ │ - @ instruction: 0xf8b2f782 │ │ │ │ + @ instruction: 0xfff0f781 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46072496 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf8baf787 │ │ │ │ + @ instruction: 0xfff8f786 │ │ │ │ andls r6, r0, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xf8a2f782 │ │ │ │ + @ instruction: 0xffe0f781 │ │ │ │ strmi r9, [r5], -r0, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf8aef787 │ │ │ │ + @ instruction: 0xffecf786 │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ svcvs 0x00b347c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8e950 │ │ │ │ + blx 0xfed8ead4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6067 @ 0x17b3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfed1896c │ │ │ │ + ble 0xfed18af0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14620 │ │ │ │ - @ instruction: 0xe7e2ff75 │ │ │ │ + strb pc, [r2, r7, lsr #30]! @ │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05a │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ - blcs 0x2a7dc4 │ │ │ │ + blcs 0x2a7f48 │ │ │ │ stmdavs fp, {r1, r4, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ suble r2, fp, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r0, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11c9e0 │ │ │ │ + blcs 0x11cb64 │ │ │ │ @ instruction: 0x4638d83f │ │ │ │ - mrc2 0, 2, pc, cr8, cr10, {0} │ │ │ │ + mcr2 0, 5, pc, cr4, cr10, {0} @ │ │ │ │ stmdavs r2!, {r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ andls r4, r1, #38797312 @ 0x2500000 │ │ │ │ - @ instruction: 0xf83cf782 │ │ │ │ + @ instruction: 0xff7af781 │ │ │ │ @ instruction: 0xf6469a01 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46062496 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf844f787 │ │ │ │ + @ instruction: 0xff82f786 │ │ │ │ andls r6, r1, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xffc4f781 │ │ │ │ + @ instruction: 0xff02f781 │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r1 │ │ │ │ - @ instruction: 0xf800f7da │ │ │ │ + @ instruction: 0xffb2f7d9 │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ svcvs 0x00bb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8ea38 │ │ │ │ + blx 0xfed8ebbc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167bb │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xdfc10 │ │ │ │ + blcs 0xdfd94 │ │ │ │ @ instruction: 0xf04fdabf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff02f7e1 │ │ │ │ + cdp2 7, 11, cr15, cr4, cr1, {7} │ │ │ │ svclt 0x0000e7e3 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05b │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r6, r0, ror r3 │ │ │ │ @@ -194245,303 +194342,303 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ addlt r6, r2, ip, lsl #16 │ │ │ │ @ instruction: 0x2c07095b │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xceaa4 │ │ │ │ + blcs 0xcec28 │ │ │ │ stmdavs ip, {r1, r3, r6, r8, ip, lr, pc}^ │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d045 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r5, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11cad4 │ │ │ │ + blcs 0x11cc58 │ │ │ │ ldrtmi sp, [r0], -r4, asr #16 │ │ │ │ - ldc2l 0, cr15, [lr, #104] @ 0x68 │ │ │ │ + mcr2 0, 1, pc, cr10, cr10, {0} @ │ │ │ │ stmdavs r2!, {r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7819201 │ │ │ │ - bls 0x14dddc │ │ │ │ + bls 0x14dc58 │ │ │ │ stmdavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - stmdavs r2!, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7819201 │ │ │ │ - bls 0x14dc24 │ │ │ │ + bls 0x14daa0 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - blls 0x14dd20 │ │ │ │ + blls 0x14dd6c │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ bfimi r4, r8, (invalid: 12:0) │ │ │ │ stmdavs r1!, {r0, r9, fp, ip, pc}^ │ │ │ │ - @ instruction: 0xf7da4630 │ │ │ │ - svcvs 0x00b3f83b │ │ │ │ + @ instruction: 0xf7d94630 │ │ │ │ + svcvs 0x00b3ffed │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8eb34 │ │ │ │ + blx 0xfed8ecb8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6067 @ 0x17b3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfef58b50 │ │ │ │ + ble 0xfef58cd4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - strb pc, [r2, r3, lsl #29]! @ │ │ │ │ + @ instruction: 0xe7e2fe35 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ - vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18ec54 │ │ │ │ + @ instruction: 0xf641688a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x18edd8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76d2210 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ - vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18ec8c │ │ │ │ + @ instruction: 0xf641688a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x18ee10 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ - vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18ecc4 │ │ │ │ + @ instruction: 0xf641688a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x18ee48 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7352230 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ - vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18ecfc │ │ │ │ + @ instruction: 0xf641688a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x18ee80 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r9, -r0, asr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ andle r6, r4, r0, ror r3 │ │ │ │ @ instruction: 0xf02368cb │ │ │ │ - blcs 0x40ec64 │ │ │ │ + blcs 0x40ede8 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ - blcs 0x15f8a4 │ │ │ │ + blcs 0x15fa28 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x1050d0 │ │ │ │ + blcs 0x105254 │ │ │ │ @ instruction: 0x4638db11 │ │ │ │ - ldc2l 0, cr15, [r8], #104 @ 0x68 │ │ │ │ + stc2l 0, cr15, [r4, #-104] @ 0xffffff98 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x11ccc4 │ │ │ │ + blcs 0x11ce48 │ │ │ │ @ instruction: 0xf04fd9ed │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r0, #900] @ 0x384 │ │ │ │ + stc2 7, cr15, [r2, #900] @ 0x384 │ │ │ │ @ instruction: 0xf781e7e9 │ │ │ │ - @ instruction: 0xf8d8fe95 │ │ │ │ + @ instruction: 0xf8d8fdd3 │ │ │ │ strmi r3, [r1], r4 │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ - blcs 0x169fc4 │ │ │ │ - blcs 0x1052cc │ │ │ │ + blcs 0x16a148 │ │ │ │ + blcs 0x105450 │ │ │ │ cmnle ip, r5, asr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - blx 0xb0bef2 │ │ │ │ + blx 0x1a8c074 │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ andls r2, r2, #8 │ │ │ │ - cdp2 7, 11, cr15, cr4, cr1, {4} │ │ │ │ + ldc2l 7, cr15, [r2, #516]! @ 0x204 │ │ │ │ @ instruction: 0xf6469a02 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mulls r3, r6, r3 │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - bmi 0xe0dbfc │ │ │ │ + bmi 0xe0da78 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmdals r3, {lr} │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmiane r9!, {r4, sl, lr} │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ strbmi r0, [sl], #-256 @ 0xffffff00 │ │ │ │ suble r2, r7, r0, lsl #24 │ │ │ │ biccc pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - @ instruction: 0xf781fe39 │ │ │ │ - strmi pc, [r4], -r3, lsr #28 │ │ │ │ - cdp2 7, 2, cr15, cr0, cr1, {4} │ │ │ │ + @ instruction: 0xf781fd77 │ │ │ │ + strmi pc, [r4], -r1, ror #26 │ │ │ │ + ldc2l 7, cr15, [lr, #-516] @ 0xfffffdfc │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf78e4620 │ │ │ │ - @ instruction: 0x4649fbbf │ │ │ │ + @ instruction: 0x4649fafd │ │ │ │ @ instruction: 0xf78e4630 │ │ │ │ - @ instruction: 0xf8d8fbd5 │ │ │ │ + @ instruction: 0xf8d8fb13 │ │ │ │ @ instruction: 0x46221010 │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - @ instruction: 0xf8d8ff11 │ │ │ │ + @ instruction: 0xf8d8fec3 │ │ │ │ ldrtmi r1, [r2], -ip │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - svcvs 0x00bbff0b │ │ │ │ + svcvs 0x00bbfebd │ │ │ │ addle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ @ instruction: 0xf8d8e787 │ │ │ │ @ instruction: 0x464d2010 │ │ │ │ @ instruction: 0xf7819202 │ │ │ │ - bls 0x18d984 │ │ │ │ + bls 0x18d800 │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - @ instruction: 0xf8d8fe37 │ │ │ │ + @ instruction: 0xf8d8fde9 │ │ │ │ andls r2, r2, #12 │ │ │ │ - ldc2l 7, cr15, [r0, #516]! @ 0x204 │ │ │ │ + stc2 7, cr15, [lr, #-516]! @ 0xfffffdfc │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - mcr2 7, 1, pc, cr12, cr9, {6} @ │ │ │ │ + ldc2l 7, cr15, [lr, #868] @ 0x364 │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78e2102 │ │ │ │ - ldr pc, [r2, pc, lsr #24] │ │ │ │ + ldr pc, [r2, sp, ror #22] │ │ │ │ cmppmi ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - @ instruction: 0xe7b6fdf1 │ │ │ │ - blcs 0x11cde8 │ │ │ │ + ldr pc, [r6, pc, lsr #26]! │ │ │ │ + blcs 0x11cf6c │ │ │ │ @ instruction: 0xf7fdd9d7 │ │ │ │ - svclt 0x0000f8d3 │ │ │ │ - addeq r1, r5, lr, asr sl │ │ │ │ - blmi 0xffd0869c │ │ │ │ + svclt 0x0000f8c9 │ │ │ │ + ldrdeq r1, [r5], sl │ │ │ │ + blmi 0xffd08820 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r6, fp, lsl #17 │ │ │ │ - strble r0, [pc, #-2010]! @ 0xcda22 │ │ │ │ + strble r0, [pc, #-2010]! @ 0xcdba6 │ │ │ │ @ instruction: 0xdc682b0b │ │ │ │ vadd.i8 q11, q13, q5 │ │ │ │ vrsra.s64 d18, d21, #64 │ │ │ │ vcgt.s8 d16, d10, d6 │ │ │ │ vmls.f d20, d0, d1[1] │ │ │ │ - bcs 0xcf62c │ │ │ │ + bcs 0xcf7b0 │ │ │ │ svclt 0x00186d02 │ │ │ │ @ instruction: 0xf64a461d │ │ │ │ - vqdmlal.s q11, d0, d1[4] │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf64a030c │ │ │ │ - vaddhn.i16 d22, q0, │ │ │ │ + vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ svclt 0x0018040c │ │ │ │ @ instruction: 0xf8d2461c │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x2a8270 │ │ │ │ + blcs 0x2a83f4 │ │ │ │ movwcs sp, #7256 @ 0x1c58 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ strmi r6, [r7], -r3, lsl #31 │ │ │ │ - blcs 0x15fa8c │ │ │ │ - blcs 0x1053bc │ │ │ │ + blcs 0x15fc10 │ │ │ │ + blcs 0x105540 │ │ │ │ @ instruction: 0x4638db5a │ │ │ │ - ldc2 0, cr15, [r4], {26} │ │ │ │ + stc2l 0, cr15, [r0], #-104 @ 0xffffff98 │ │ │ │ ldmib r6, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdavs r0!, {r1, r9, ip}^ │ │ │ │ - stc2l 7, cr15, [ip], #868 @ 0x364 │ │ │ │ + ldc2 7, cr15, [lr], {217} @ 0xd9 │ │ │ │ svcvs 0x00bb6832 │ │ │ │ strmi r4, [ip], r3, lsl #13 │ │ │ │ andseq r4, r2, #128, 12 @ 0x8000000 │ │ │ │ @ instruction: 0xf5024689 │ │ │ │ - blcs 0xe6bbc │ │ │ │ + blcs 0xe6d40 │ │ │ │ @ instruction: 0xf646d04e │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ andls r2, r5, #629145600 @ 0x25800000 │ │ │ │ - stc2l 7, cr15, [r6, #516]! @ 0x204 │ │ │ │ + stc2 7, cr15, [r4, #-516]! @ 0xfffffdfc │ │ │ │ strmi r9, [r6], -r5, lsl #20 │ │ │ │ @ instruction: 0xf7866829 │ │ │ │ - stmdavs sp!, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sp!, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x138c0ac │ │ │ │ + @ instruction: 0xf988f782 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ @ instruction: 0xb12b6fbb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x4b1294 │ │ │ │ + blcs 0x4b1418 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #22 │ │ │ │ vadd.f32 d22, d11, d2 │ │ │ │ - vbic.i32 , #589824 @ 0x00090000 │ │ │ │ + vmls.f d20, d16, d1[6] │ │ │ │ @ instruction: 0xf64a050c │ │ │ │ - @ instruction: 0xf2c054b9 │ │ │ │ + vaddhn.i16 d23, q0, │ │ │ │ @ instruction: 0xf8d2040c │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ orrsle r6, pc, r0, ror r3 @ │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1f12cc │ │ │ │ + blcc 0x1f1450 │ │ │ │ stmible r4!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14638 │ │ │ │ - strb pc, [sp, r3, lsr #25] @ │ │ │ │ + @ instruction: 0xe7cdfc55 │ │ │ │ smlalcc pc, lr, r7, r8 @ │ │ │ │ adcle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0x46112310 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ stmib sp, {sl, fp, ip, sp, pc}^ │ │ │ │ strmi r3, [r8, r2, lsl #6]! │ │ │ │ svclt 0x0000e7b8 │ │ │ │ @@ -194552,518 +194649,517 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r5, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11ba578 │ │ │ │ - blx 0xfed51380 │ │ │ │ + b 0x11ba6fc │ │ │ │ + blx 0xfed51504 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xcef84 │ │ │ │ + blcs 0xcf108 │ │ │ │ stmvs ip, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d050 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r0], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r0, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11cfb4 │ │ │ │ + blcs 0x11d138 │ │ │ │ strbmi sp, [r0], -pc, asr #16 │ │ │ │ - blx 0x1c8a416 │ │ │ │ + blx 0xfef8a59a │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ strtmi r6, [r5], -r3, lsr #16 │ │ │ │ @ instruction: 0xf7819301 │ │ │ │ - blls 0x14d900 │ │ │ │ + blls 0x14d77c │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ andseq r4, fp, #7340032 @ 0x700000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf7866821 │ │ │ │ - stmdavs fp!, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7819301 │ │ │ │ - blls 0x14d8e0 │ │ │ │ + blls 0x14d75c │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - stmiavs sl!, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7819201 │ │ │ │ - bls 0x14d728 │ │ │ │ + bls 0x14d5a4 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94640 │ │ │ │ - blls 0x14d824 │ │ │ │ + blls 0x14d870 │ │ │ │ ldrtmi r6, [r2], -r0, lsr #16 │ │ │ │ @ instruction: 0x47c84639 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf1a3b133 │ │ │ │ - blx 0xfed8f028 │ │ │ │ + blx 0xfed8f1ac │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, r8, r8, asr #17 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xef404 │ │ │ │ + blcs 0xef588 │ │ │ │ @ instruction: 0xf04fdaaf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r8], {225} @ 0xe1 │ │ │ │ + blx 0xfef8c55e │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd070 │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, fp, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwmi lr, #2513 @ 0x9d1 │ │ │ │ - b 0x11ba69c │ │ │ │ - blx 0xfed5149c │ │ │ │ + b 0x11ba820 │ │ │ │ + blx 0xfed51620 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xcf0a0 │ │ │ │ + blcs 0xcf224 │ │ │ │ stmvs ip, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d056 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r6, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11d0d0 │ │ │ │ + blcs 0x11d254 │ │ │ │ @ instruction: 0x4630d855 │ │ │ │ - blx 0xff90a530 │ │ │ │ + blx 0xc0a6b6 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - stc2l 7, cr15, [r4], {129} @ 0x81 │ │ │ │ + stc2 7, cr15, [r2], {129} @ 0x81 │ │ │ │ @ instruction: 0xf6469a02 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ pkhbtmi r2, r0, r6, lsl #7 │ │ │ │ andseq r9, r2, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - stmdavs r2!, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7819202 │ │ │ │ - bls 0x18d7c4 │ │ │ │ - blls 0x19fd18 │ │ │ │ + bls 0x18d640 │ │ │ │ + blls 0x19fe9c │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - ldc2 7, cr15, [lr], #536 @ 0x218 │ │ │ │ + blx 0xc4a6 │ │ │ │ andls r6, r2, #10616832 @ 0xa20000 │ │ │ │ - ldc2 7, cr15, [lr], #-516 @ 0xfffffdfc │ │ │ │ + blx 0x200c49a │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2l 7, cr15, [sl], #-868 @ 0xfffffc9c │ │ │ │ + stc2 7, cr15, [ip], #-868 @ 0xfffffc9c │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ strls r4, [r0, #-1603] @ 0xfffff9bd │ │ │ │ stmiavs r1!, {r3, r6, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - stc2 7, cr15, [ip, #-868]! @ 0xfffffc9c │ │ │ │ + ldc2l 7, cr15, [lr], {217} @ 0xd9 │ │ │ │ @ instruction: 0xb12b6fb3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xef52c │ │ │ │ + blcs 0xef6b0 │ │ │ │ @ instruction: 0xf04fdaa9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x1e0c502 │ │ │ │ + blx 0xa8c686 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ - blcs 0x2a85c4 │ │ │ │ + blcs 0x2a8748 │ │ │ │ stmdavs fp, {r1, r3, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ suble r2, r5, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #31 │ │ │ │ strmi r2, [pc], -r1, lsl #4 │ │ │ │ - blcs 0x15fdd8 │ │ │ │ + blcs 0x15ff5c │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcc 0x205ab4 │ │ │ │ + blcc 0x205c38 │ │ │ │ ldmdale sl!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - tstplt r0, #372736 @ p-variant is OBSOLETE @ 0x5b000 │ │ │ │ + tstplt r0, #684032 @ p-variant is OBSOLETE @ 0xa7000 │ │ │ │ andls r6, r3, #7995392 @ 0x7a0000 │ │ │ │ - blx 0xff70c3e2 │ │ │ │ + blx 0x68c566 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - ldc2 7, cr15, [r4], {217} @ 0xd9 │ │ │ │ + blx 0xff28c6d2 │ │ │ │ svcvs 0x00b1683b │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - bllt 0x1d26f30 │ │ │ │ + bllt 0x1d270b4 │ │ │ │ smlalcc pc, lr, r6, r8 @ │ │ │ │ tstcs r0, #1811939329 @ 0x6c000001 │ │ │ │ @ instruction: 0x461168b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf79a461a │ │ │ │ - svcvs 0x00b3fd17 │ │ │ │ + svcvs 0x00b3fc55 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8f228 │ │ │ │ + blx 0xfed8f3ac │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167b3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xe0400 │ │ │ │ + blcs 0xe0584 │ │ │ │ @ instruction: 0xf04fdac4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x38c5d6 │ │ │ │ + blx 0xff00c758 │ │ │ │ andls lr, r3, #59506688 @ 0x38c0000 │ │ │ │ - stc2 7, cr15, [r2], {129} @ 0x81 │ │ │ │ + blx 0x110c5e2 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - stc2 7, cr15, [ip], {134} @ 0x86 │ │ │ │ + blx 0x138c60a │ │ │ │ @ instruction: 0x464268b8 │ │ │ │ @ instruction: 0xf7984641 │ │ │ │ - blls 0x1cddd4 │ │ │ │ + blls 0x1cdc50 │ │ │ │ ldmdavs r8, {r1, r3, r9, fp, lr} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmiane r9!, {r0, r1, r3, r4, r7, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6439100 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ - bl 0x2cece4 │ │ │ │ + bl 0x2cee68 │ │ │ │ andls r0, r1, #805306368 @ 0x30000000 │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - ldr pc, [r2, r9, lsl #23]! │ │ │ │ - strdeq r1, [r5], r8 │ │ │ │ + ldr pc, [r2, r7, asr #21]! │ │ │ │ + addeq r1, r5, r4, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec258b0 │ │ │ │ + bl 0xfec25a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00820ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x15a8b0 │ │ │ │ - bcs 0x1056e4 │ │ │ │ + bcs 0x15aa34 │ │ │ │ + bcs 0x105868 │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0x11cee8 │ │ │ │ + bcs 0x11d06c │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e12100 │ │ │ │ - @ instruction: 0x2000fabf │ │ │ │ + andcs pc, r0, r1, ror sl @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawblt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec25918 │ │ │ │ + bl 0xfec25a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00830ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ @ instruction: 0xf7810118 │ │ │ │ - andcs pc, r4, #900 @ 0x384 │ │ │ │ + andcs pc, r4, #31, 30 @ 0x7c │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - bllt 0xf0c6b4 │ │ │ │ + blt 0xffb8c838 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - addslt r4, r1, r7, lsr #23 │ │ │ │ + addslt r4, r1, r6, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdb ip!, {r0, r1, r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r2, {r0, r1, r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ - addshi pc, r0, r0 │ │ │ │ + addhi pc, pc, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ - @ instruction: 0xf1b380e1 │ │ │ │ + @ instruction: 0xf1b380e0 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ - vaddw.u8 q12, q2, d17 │ │ │ │ - blcc 0x2d73b0 │ │ │ │ + vaddw.u8 q12, q2, d16 │ │ │ │ + blcc 0x2d7534 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ - ldm pc, {r0, r1, r3, r4, r8, pc}^ @ │ │ │ │ - orrseq pc, r2, #19 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - strteq r0, [sp], #-281 @ 0xfffffee7 │ │ │ │ - tsteq r9, r9, asr #7 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - mvnseq r0, #1073741830 @ 0x40000006 │ │ │ │ - @ instruction: 0xf1b30362 │ │ │ │ + ldm pc, {r1, r3, r4, r8, pc}^ @ │ │ │ │ + orrseq pc, r0, #19 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + strteq r0, [fp], #-280 @ 0xfffffee8 │ │ │ │ + tsteq r8, r7, asr #7 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + mvnseq r0, #24, 2 │ │ │ │ + @ instruction: 0xf1b30360 │ │ │ │ @ instruction: 0xf0404f6f │ │ │ │ - vqadd.s8 q12, , │ │ │ │ + vqadd.s8 q12, , q14 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - andshi pc, r9, #0 │ │ │ │ - rschi pc, sl, r0, lsl #4 │ │ │ │ + andshi pc, r7, #0 │ │ │ │ + rschi pc, r9, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14efa10 │ │ │ │ - rschi pc, sl, r0, asr #32 │ │ │ │ + blcs 0x14efb8c │ │ │ │ + rschi pc, r9, r0, asr #32 │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqsub.s8 d8, d0, d28 │ │ │ │ - @ instruction: 0xf5b58600 │ │ │ │ + @ instruction: 0xf5b585fe │ │ │ │ @ instruction: 0xf0026fa0 │ │ │ │ vqsub.s8 d8, d1, d15 │ │ │ │ - @ instruction: 0xf5b58191 │ │ │ │ + @ instruction: 0xf5b5818f │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ vhsub.s8 d8, d17, d26 │ │ │ │ stccs 6, cr8, [r0, #-828] @ 0xfffffcc4 │ │ │ │ addhi pc, pc, #2 │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - sbchi pc, ip, r0, asr #32 │ │ │ │ - @ instruction: 0xf3c40923 │ │ │ │ - stcleq 0, cr4, [r1], #264 @ 0x108 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r0, #14498 @ 0x38a2 │ │ │ │ + sbchi pc, fp, r0, asr #32 │ │ │ │ + vqdmulh.s q8, q10, d1[4] │ │ │ │ + stmiaeq r2!, {r1, r6, ip, sp} │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r2, r4, asr #7 │ │ │ │ - @ instruction: 0xf0024301 │ │ │ │ - vsubl.u8 q8, d4, d8 │ │ │ │ - vmla.i q8, q2, d2[0] │ │ │ │ - movwmi r5, #9217 @ 0x2401 │ │ │ │ - stmib sp, {r1, sl, fp, sp}^ │ │ │ │ - ldrtmi r1, [r0], -r6, lsl #4 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - movwls sl, #35078 @ 0x8906 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - stccs 1, cr8, [r3], {104} @ 0x68 │ │ │ │ - cmnphi r3, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0042c01 │ │ │ │ - andls r8, r9, #84, 2 │ │ │ │ - mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ - movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - vhsub.s8 d25, d5, d11 │ │ │ │ - vsubl.s8 q8, d0, d17 │ │ │ │ - @ instruction: 0xf7ff020c │ │ │ │ - adds pc, sl, fp, lsl #18 │ │ │ │ - cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - rsbshi pc, pc, #0 │ │ │ │ - rscshi pc, fp, r0, lsl #4 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - strbthi pc, [r0], #0 @ │ │ │ │ - ldrbhi pc, [r0], #-512 @ 0xfffffe00 @ │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - andhi pc, r1, #0 │ │ │ │ - svcvs 0x0064f5b3 │ │ │ │ - vst4.16 {d29,d31,d33,d35}, [pc :256], lr │ │ │ │ - vsubw.s8 , q8, d1 │ │ │ │ - eormi r0, r3, r1, lsl #6 │ │ │ │ - svccc 0x0080f5b3 │ │ │ │ - strhi pc, [fp, r1] │ │ │ │ - strhi pc, [r8, r0, lsl #4] │ │ │ │ - svcpl 0x0080f5b3 │ │ │ │ - strhi pc, [ip, -r1] │ │ │ │ - ldrbhi pc, [r0, #513] @ 0x201 @ │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - rsceq r8, r3, r2, lsl #13 │ │ │ │ - vmls.i , q2, d0[6] │ │ │ │ - movwcs r5, #513 @ 0x201 │ │ │ │ - stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ - vcgt.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ - bl 0x19da2c │ │ │ │ - andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - b 0x1238d48 │ │ │ │ - ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ - sbfxcs pc, r3, #17, #17 │ │ │ │ - strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xce948 │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7ff3407 │ │ │ │ - strd pc, [r4], #-197 @ 0xffffff3b │ │ │ │ - movtcs pc, #13252 @ 0x33c4 @ │ │ │ │ - subsle r2, r3, r7, lsl #22 │ │ │ │ - @ instruction: 0xf0002b0f │ │ │ │ - blcs 0x1eed10 │ │ │ │ - @ instruction: 0x4621d13a │ │ │ │ - stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf7fc550a │ │ │ │ - vrecps.f32 d31, d16, d31 │ │ │ │ - vorr.i32 , #4352 @ 0x00001100 │ │ │ │ - eormi r0, r3, r1, lsr #7 │ │ │ │ - vmlal.s q9, d1, d0[0] │ │ │ │ - stmdbls r9, {r7, r9} │ │ │ │ + stmdbeq r3!, {r0, r8, r9, lr} │ │ │ │ + subeq pc, r2, r4, asr #7 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + @ instruction: 0xf0034302 │ │ │ │ + vsubw.u8 q8, q2, d8 │ │ │ │ + vmla.i q10, q2, d2[0] │ │ │ │ + movwmi r5, #13313 @ 0x3401 │ │ │ │ + andne lr, r6, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ + @ instruction: 0x2c02a906 │ │ │ │ + andls r9, sl, #8, 6 @ 0x20000000 │ │ │ │ + msrhi SPSR_fc, r4 │ │ │ │ + @ instruction: 0xf0042c03 │ │ │ │ + stccs 1, cr8, [r1], {116} @ 0x74 │ │ │ │ + cmpphi r5, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf6499209 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + andls r0, fp, #402653184 @ 0x18000000 │ │ │ │ + addsne pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, ip, #192, 4 │ │ │ │ + @ instruction: 0xf90cf7ff │ │ │ │ + vst4.32 {d30-d33}, [pc :64], sl │ │ │ │ + vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + eorsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #108, 6 @ 0xb0000001 │ │ │ │ - adceq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + vqsub.s8 q4, q0, q15 │ │ │ │ + @ instruction: 0xf5b380fa │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + vqshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b3844f │ │ │ │ + @ instruction: 0xf0006f60 │ │ │ │ + @ instruction: 0xf5b38200 │ │ │ │ + cmnle lr, r4, ror #30 │ │ │ │ + orrpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + movweq pc, #4800 @ 0x12c0 @ │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0013f80 │ │ │ │ + vabd.s8 d8, d16, d12 │ │ │ │ + @ instruction: 0xf5b38787 │ │ │ │ + @ instruction: 0xf0015f80 │ │ │ │ + vabd.s8 d8, d1, d13 │ │ │ │ + blcs 0xf01c8 │ │ │ │ + strhi pc, [r3], r1 │ │ │ │ + strbtle r0, [r8], #-227 @ 0xffffff1d │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ + movwls r0, #48357 @ 0xbce5 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + @ instruction: 0xf0059209 │ │ │ │ + stmdbge r6, {r3, r8, sl} │ │ │ │ + streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ + stmdbeq r3!, {r4, r5, r7, r8, r9, sl, sp} │ │ │ │ + @ instruction: 0xf0039506 │ │ │ │ + vsubw.u8 q8, q2, d8 │ │ │ │ + @ instruction: 0xf0044542 │ │ │ │ + @ instruction: 0x432b040f │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ + vmla.i q15, q2, d0[1] │ │ │ │ + blcs 0x2977e8 │ │ │ │ + blcs 0x4c2c28 │ │ │ │ + rschi pc, sl, r0 │ │ │ │ + teqle sl, r4, lsl #22 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xffb8f7fc │ │ │ │ + cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x03a1f2c1 │ │ │ │ + subcs r4, r0, #35 @ 0x23 │ │ │ │ + addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ + msrhi SPSR_fxc, #0 │ │ │ │ + vmlal.s q9, d1, d0[0] │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + strbhi pc, [r1, #0]! @ │ │ │ │ + vmlal.s q9, d1, d0[0] │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + ldcvs 1, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ + @ instruction: 0xf4122098 │ │ │ │ + andsle r6, r6, r0, ror pc │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + andsle r6, r2, r0, ror #30 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + addeq lr, r1, #3072 @ 0xc00 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + subscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ + @ instruction: 0xf878f7ff │ │ │ │ + subscs lr, r0, #6 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #947912704 @ 0x38800000 │ │ │ │ - eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xd11d4293 │ │ │ │ - @ instruction: 0x46306d33 │ │ │ │ - @ instruction: 0x2098f8d3 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldmdavs fp, {r1, r2, r4, ip, lr, pc}^ │ │ │ │ - svcvs 0x0060f413 │ │ │ │ - vqadd.s8 d29, d1, d2 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18f694 │ │ │ │ - movwcs r0, #641 @ 0x281 │ │ │ │ - @ instruction: 0xf8d2a906 │ │ │ │ - @ instruction: 0xf7ff2250 │ │ │ │ - and pc, r6, r7, ror r8 @ │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - rschi pc, pc, r0 │ │ │ │ - blmi 0x2d69e0 │ │ │ │ - blls 0x4a8a4c │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0440300 │ │ │ │ - @ instruction: 0xb01182fd │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - pop {sl, fp} │ │ │ │ - svclt 0x000083f0 │ │ │ │ + andcs r8, r0, lr, ror #1 │ │ │ │ + ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + rscshi pc, lr, #68 @ 0x44 │ │ │ │ + tstcs r0, r1, lsl r0 │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ movwcs r8, #838 @ 0x346 │ │ │ │ orrseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ sbcshi pc, r2, r1 │ │ │ │ ldrbhi pc, [r1, #-512] @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ vst4. {d8-d11}, [r4 :128], r6 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ - bicsle r7, r5, r0, lsl #31 │ │ │ │ + bicsle r7, r6, r0, lsl #31 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ - sbcle r6, pc, r0, ror pc @ │ │ │ │ - stceq 8, cr6, [r3], #-360 @ 0xfffffe98 │ │ │ │ - stcleq 6, cr4, [r5], #608 @ 0x260 │ │ │ │ - movweq pc, #53251 @ 0xd003 @ │ │ │ │ - rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - svclt 0x00182a00 │ │ │ │ - @ instruction: 0xf0052b0d │ │ │ │ - vabal.u8 q8, d4, d8 │ │ │ │ - svclt 0x000c3242 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf0044315 │ │ │ │ - bcs 0x40f29c │ │ │ │ + sbcsle r6, r0, r0, ror pc │ │ │ │ + ldmdavs r9, {r0, r2, r5, r6, r7, sl, fp}^ │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ + stceq 3, cr4, [r3], #-116 @ 0xffffff8c │ │ │ │ + cmnpvs r0, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0034698 │ │ │ │ + @ instruction: 0xf004030d │ │ │ │ + stmdbcs r0, {r0, r2, r3, r9} │ │ │ │ + blcs 0x43e840 │ │ │ │ + movwcs fp, #7948 @ 0x1f0c │ │ │ │ + bcs 0x4177e8 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0xcf674 │ │ │ │ - stccs 1, cr13, [r7, #-720] @ 0xfffffd30 │ │ │ │ - @ instruction: 0x4630d8b2 │ │ │ │ - mrc2 7, 0, pc, cr6, cr15, {7} │ │ │ │ + blcs 0xcf7f4 │ │ │ │ + stccs 1, cr13, [r7, #-724] @ 0xfffffd2c │ │ │ │ + @ instruction: 0x4630d8b3 │ │ │ │ + mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ @ instruction: 0x4630b1d8 │ │ │ │ - @ instruction: 0xf802f01a │ │ │ │ + @ instruction: 0xf850f01a │ │ │ │ strhteq fp, [sp], #-24 @ 0xffffffe8 │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strtmi r2, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0x46174630 │ │ │ │ - blx 0x120ab02 │ │ │ │ + blx 0xfe50ac82 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ - movwcs r8, #8837 @ 0x2285 │ │ │ │ + movwcs r8, #8839 @ 0x2287 │ │ │ │ stclne 6, cr4, [r9], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - rsbhi pc, fp, #5 │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + rsbhi pc, sp, #5 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - andcs pc, r1, sp, lsr #28 │ │ │ │ - vst1.32 {d30}, [pc :64], r1 │ │ │ │ + andcs pc, r1, pc, lsr #28 │ │ │ │ + vst1.32 {d30}, [pc :64], r2 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ movshi pc, #0 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - svcge 0x007cf47f │ │ │ │ + svcge 0x007df47f │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - b 0x1cf6ec │ │ │ │ + b 0x1cf86c │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ addsmi r8, sl, #56, 4 @ 0x80000003 │ │ │ │ andshi pc, r9, #1 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ @ instruction: 0xf5b381fa │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - vqrshl.s8 q12, q0, │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf64185d2 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - bls 0x30debc │ │ │ │ + bls 0x30e00c │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a03e8 │ │ │ │ - bl 0x20f834 │ │ │ │ + bl 0x1a0568 │ │ │ │ + bl 0x20f9b4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2bc0 │ │ │ │ - smmul r2, r1, sp │ │ │ │ + smmul r3, r3, sp │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ - b 0x11a1b54 │ │ │ │ + b 0x11a1cd4 │ │ │ │ @ instruction: 0xf0140102 │ │ │ │ @ instruction: 0xf0405380 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ eormi r0, r2, r0, lsr #4 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d16 │ │ │ │ @@ -195072,1995 +195168,1996 @@ │ │ │ │ strls r9, [sp, #-782] @ 0xfffffcf2 │ │ │ │ ldrhi pc, [r0, -r0] │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ @ instruction: 0xf5b286ef │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - andcs sl, r1, #41, 30 @ 0xa4 │ │ │ │ - vhsub.s8 d25, d1, d11 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x14f46c │ │ │ │ + andcs sl, r1, #42, 30 @ 0xa8 │ │ │ │ + @ instruction: 0xf641920b │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x14f5ec │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ @ instruction: 0xf8cd54c0 │ │ │ │ @ instruction: 0xf8d2e020 │ │ │ │ movwls r2, #50224 @ 0xc430 │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf93cf7fe │ │ │ │ - orrcs lr, r0, #4456448 @ 0x440000 │ │ │ │ + @ instruction: 0xf93ef7fe │ │ │ │ + orrcs lr, r0, #4718592 @ 0x480000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ - blcs 0xdec50 │ │ │ │ + blcs 0xdedd0 │ │ │ │ strthi pc, [r2], #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - svcge 0x0006f47f │ │ │ │ + svcge 0x0007f47f │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbhi pc, [r6], r3 @ │ │ │ │ + strbhi pc, [r8], r3 @ │ │ │ │ eorshi pc, pc, r1, lsl #4 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - strbhi pc, [sp], r3 @ │ │ │ │ - strhi pc, [r1], #513 @ 0x201 │ │ │ │ + strbhi pc, [pc], r3 @ │ │ │ │ + strhi pc, [r3], #513 @ 0x201 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - strhi pc, [r8], r3 │ │ │ │ + strhi pc, [sl], r3 │ │ │ │ mvnshi pc, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0xf5b386a9 │ │ │ │ + @ instruction: 0xf5b386ab │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ - strtmi sl, [r1], -r5, ror #29 │ │ │ │ + strtmi sl, [r1], -r6, ror #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ mrc2 7, 7, pc, cr6, cr12, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - @ instruction: 0xf640e6d9 │ │ │ │ + ldc2l 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf640e6da │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r3, lsr r3 │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vrshl.s8 q4, , q0 │ │ │ │ + vrshl.s8 q4, , q0 │ │ │ │ vst2.16 {d24-d27}, [pc :64], lr │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - adcshi pc, sp, r3 │ │ │ │ + adcshi pc, pc, r3 │ │ │ │ strbhi pc, [r1, #-512] @ 0xfffffe00 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vmax.s8 d8, d1, d8 │ │ │ │ + vmax.s8 d8, d1, d10 │ │ │ │ addcs r8, r0, #1073741882 @ 0x4000003a │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vst4. {d24-d27}, [pc :256], r8 │ │ │ │ + vst4. {d24-d27}, [pc :256], sl │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - sbchi pc, fp, r3 │ │ │ │ + sbchi pc, sp, r3 │ │ │ │ vsubl.s8 q9, d1, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - mcrge 4, 5, pc, cr6, cr15, {3} @ │ │ │ │ + mcrge 4, 5, pc, cr7, cr15, {3} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x14f574 │ │ │ │ - b 0x148f6b8 │ │ │ │ + @ instruction: 0xf6414581 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x14f6f4 │ │ │ │ + b 0x148f838 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0008f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - @ instruction: 0xff96f7fd │ │ │ │ - vmax.s8 d30, d17, d1 │ │ │ │ + @ instruction: 0xff98f7fd │ │ │ │ + vmax.s8 d30, d17, d2 │ │ │ │ vsubl.s8 q8, d0, d1 │ │ │ │ - b 0x1cf4e8 │ │ │ │ + b 0x1cf668 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ - vrshl.s8 q4, q13, q0 │ │ │ │ + vrshl.s8 q4, q14, q0 │ │ │ │ @ instruction: 0xf5b3853c │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ - vmin.s8 d8, d17, d14 │ │ │ │ - blcs 0xefba8 │ │ │ │ - strthi pc, [lr], #1 │ │ │ │ + vmax.s8 d8, d17, d16 │ │ │ │ + blcs 0xefd30 │ │ │ │ + ldrthi pc, [r0], #1 @ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - adchi pc, r2, r4 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + adchi pc, r4, r4 │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ - @ instruction: 0x81bcf043 │ │ │ │ + @ instruction: 0x81bef043 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - mcr2 7, 2, pc, cr10, cr12, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr8, cr12, {7} @ │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ - mrc2 7, 5, pc, cr12, cr14, {7} │ │ │ │ - vst1.16 {d30-d32}, [pc], fp │ │ │ │ + mrc2 7, 5, pc, cr14, cr14, {7} │ │ │ │ + vst1.16 {d30-d32}, [pc], ip │ │ │ │ vsubw.s8 , , d4 │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vqsub.s8 q4, q8, q11 │ │ │ │ + vqsub.s8 q4, q8, q12 │ │ │ │ @ instruction: 0xf5b38486 │ │ │ │ @ instruction: 0xf0025f84 │ │ │ │ - vcge.s8 q4, , q1 │ │ │ │ - blcs 0xfe0ef790 │ │ │ │ - cmnphi r0, #2 @ p-variant is OBSOLETE │ │ │ │ + vcge.s8 q4, , q2 │ │ │ │ + blcs 0xfe0ef910 │ │ │ │ + cmnphi r2, #2 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - tstphi r6, #2 @ p-variant is OBSOLETE │ │ │ │ + tstphi r8, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #720 @ 0x2d0 │ │ │ │ + andcs sl, r1, #736 @ 0x2e0 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - rsbhi pc, pc, #4 │ │ │ │ + rsbshi pc, r1, #4 │ │ │ │ @ instruction: 0xf0044293 │ │ │ │ - blcs 0xef718 │ │ │ │ - addshi pc, r0, #4 │ │ │ │ + blcs 0xef8a0 │ │ │ │ + addshi pc, r2, #4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ msreq CPSR_sxc, #1744 @ 0x6d0 │ │ │ │ - mrcge 5, 0, APSR_nzcv, cr4, cr15, {3} │ │ │ │ + mrcge 5, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x60cdb4 │ │ │ │ - stmdbeq r2!, {r0, r1, r2, r3, r9, sl, sp, lr, pc} │ │ │ │ + blx 0x68cf34 │ │ │ │ + stmdbeq r2!, {r4, r9, sl, sp, lr, pc} │ │ │ │ vsubw.s8 q9, , d31 │ │ │ │ vbic.i32 q8, #49408 @ 0x0000c100 │ │ │ │ eormi r4, r3, r2, asr #2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf1b33403 │ │ │ │ @ instruction: 0xf0001f20 │ │ │ │ @ instruction: 0xf5b387e0 │ │ │ │ @ instruction: 0xf0000fc0 │ │ │ │ @ instruction: 0xf5b3876f │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xff08ce02 │ │ │ │ - tstcs pc, #985661440 @ 0x3ac00000 │ │ │ │ + blx 0xff10cf82 │ │ │ │ + tstcs pc, #236, 10 @ 0x3b000000 │ │ │ │ orrseq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vmla.i , q2, d0[0] │ │ │ │ - @ instruction: 0xf5b312c1 │ │ │ │ + vmlal.u , d20, d1[0] │ │ │ │ + @ instruction: 0xf5b31e41 │ │ │ │ vmov.f32 d16, #-0.125 @ 0xbe000000 │ │ │ │ - @ instruction: 0xf0011441 │ │ │ │ - vqsub.s8 d8, d16, d23 │ │ │ │ + @ instruction: 0xf0015440 │ │ │ │ + vqsub.s8 d8, d16, d24 │ │ │ │ @ instruction: 0xf5b387c9 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ - @ instruction: 0xf04f8297 │ │ │ │ - vmull.p8 q8, d0, d1 │ │ │ │ - ldrbmi r0, [r3, #-3712]! @ 0xfffff180 │ │ │ │ - ldclge 4, cr15, [r0, #508] @ 0x1fc │ │ │ │ - @ instruction: 0xf63f2904 │ │ │ │ - andls sl, r8, #13120 @ 0x3340 │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - vshl.s8 d25, d9, d1 │ │ │ │ - vmls.i d22, d0, d0[5] │ │ │ │ - stmib sp, {r0, r2, r4, r5, sl}^ │ │ │ │ - bl 0x1d5e70 │ │ │ │ - andls r0, sl, r2, lsl #9 │ │ │ │ + mulcs r1, r7, r2 │ │ │ │ + addeq pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf47f4283 │ │ │ │ + stmdbcs r4, {r1, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stclge 6, cr15, [pc, #252] @ 0xcf0bc │ │ │ │ + bl 0x1737e4 │ │ │ │ + strls r0, [sl], #-654 @ 0xfffffd72 │ │ │ │ + ldrbeq pc, [ip], #-1601 @ 0xfffff9bf @ │ │ │ │ + ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ + @ instruction: 0x1c06e9cd │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - strls r2, [fp, #-832] @ 0xfffffcc0 │ │ │ │ - ldrcs pc, [r0], #2260 @ 0x8d4 │ │ │ │ - blx 0xfe78ce62 │ │ │ │ - stcleq 5, cr14, [r3], #732 @ 0x2dc │ │ │ │ + @ instruction: 0xf8cd2340 │ │ │ │ + @ instruction: 0xf8d4e024 │ │ │ │ + strls r2, [fp, #-1168] @ 0xfffffb70 │ │ │ │ + blx 0xfe80cfe2 │ │ │ │ + stcleq 5, cr14, [r3], #736 @ 0x2e0 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0xcee6c │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0xcefec │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ @ instruction: 0xf0405280 │ │ │ │ andls r8, lr, #-1275068414 @ 0xb4000002 │ │ │ │ vrsubhn.i16 d16, q2, │ │ │ │ andls r5, sp, #0, 4 │ │ │ │ - stcge 5, cr15, [r4, #252]! @ 0xfc │ │ │ │ + stcge 5, cr15, [r5, #252]! @ 0xfc │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #41920 @ 0xa3c0 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - vcgt.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641930b │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8cd4403 │ │ │ │ strls ip, [r6], #-32 @ 0xffffffe0 │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - @ instruction: 0xffb2f7fd │ │ │ │ - strtmi lr, [r1], -r7, lsl #11 │ │ │ │ + @ instruction: 0xffb4f7fd │ │ │ │ + strtmi lr, [r1], -r8, lsl #11 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc550a │ │ │ │ - cmppcs r1, #704 @ p-variant is OBSOLETE @ 0x2c0 │ │ │ │ + cmppcs r1, #320 @ p-variant is OBSOLETE @ 0x140 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ ldrhi pc, [sp, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ ldrbthi pc, [ip], #0 @ │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - stclge 4, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ + stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ + stclge 4, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vmla.f32 q13, , │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x18fc00 │ │ │ │ + @ instruction: 0xf641ad5e │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x18fd80 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2550 │ │ │ │ - ldrb pc, [r0, #-3521] @ 0xfffff23f @ │ │ │ │ + ldrb pc, [r1, #-3523] @ 0xfffff23d @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf3c40348 │ │ │ │ - vsubl.u8 , d4, d0 │ │ │ │ - @ instruction: 0xf0047100 │ │ │ │ + vaddw.u8 , q2, d0 │ │ │ │ + @ instruction: 0xf0045200 │ │ │ │ eormi r0, r3, pc, ror r5 │ │ │ │ stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ subcc pc, r2, r4, asr #7 │ │ │ │ - smlabtcs sp, sp, r9, lr │ │ │ │ + andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b38369 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ - bl 0x17a450 │ │ │ │ + bl 0x17a5d4 │ │ │ │ strls r0, [r8, #-577] @ 0xfffffdbf │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r2, #2821] @ 0xb05 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r1, r2, lr, pc} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ strtcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ strls r2, [ip, #-1282] @ 0xfffffafe │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff48f7fd │ │ │ │ - stcleq 5, cr14, [r3], #116 @ 0x74 │ │ │ │ + @ instruction: 0xff4af7fd │ │ │ │ + stcleq 5, cr14, [r3], #120 @ 0x78 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ rsbseq pc, pc, r4 │ │ │ │ vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ vqrdmlah.s , q10, d0[0] │ │ │ │ strmi r5, [r7], -r0, asr #24 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ rschi pc, r6, #64 @ 0x40 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930e │ │ │ │ strls r0, [sp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ ldrbhi pc, [lr, #64] @ 0x40 @ │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmdbge r6, {r3, ip, pc} │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ - strbt pc, [ip], #3863 @ 0xf17 @ │ │ │ │ + strbt pc, [sp], #3865 @ 0xf19 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r7, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf47f210d │ │ │ │ - bl 0x17a39c │ │ │ │ + bl 0x17a520 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwls r4, #25346 @ 0x6302 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf0049307 │ │ │ │ movwls r0, #33663 @ 0x837f │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - vshl.s8 d25, d11, d1 │ │ │ │ - vmls.i d22, d0, d0[5] │ │ │ │ - bl 0x1d011c │ │ │ │ + @ instruction: 0xf641940b │ │ │ │ + vmov.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x1d029c │ │ │ │ movwls r0, #42114 @ 0xa482 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8d42300 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ strls r9, [r9], #-1036 @ 0xfffffbf4 │ │ │ │ - mcr2 7, 7, pc, cr8, cr13, {7} @ │ │ │ │ - ldcvs 4, cr14, [r3, #-756]! @ 0xfffffd0c │ │ │ │ + mcr2 7, 7, pc, cr10, cr13, {7} @ │ │ │ │ + ldcvs 4, cr14, [r3, #-760]! @ 0xfffffd08 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldcge 4, cr15, [r0], #252 @ 0xfc │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ - vst3.32 {d30-d32}, [pc :128], r3 │ │ │ │ + ldc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ + vst3.32 {d30-d32}, [pc :128], r4 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0xcf0a8 @ │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0xcf228 @ │ │ │ │ cdpmi 3, 0, cr15, cr2, cr4, {6} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - tstls lr, sp, lsl #4 │ │ │ │ - movwhi pc, #57345 @ 0xe001 @ │ │ │ │ + andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ + tstphi r0, #1 @ p-variant is OBSOLETE │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0efc7c │ │ │ │ - stcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ + blcs 0xfe0efe04 │ │ │ │ + stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - vshl.s8 d19, d9, d1 │ │ │ │ - vmls.i d22, d0, d0[5] │ │ │ │ - bl 0x1d01c0 │ │ │ │ + @ instruction: 0xf6413409 │ │ │ │ + vmov.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x1d0340 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd440b │ │ │ │ - strbt pc, [sl], #-3733 @ 0xfffff16b @ │ │ │ │ + strbt pc, [fp], #-3735 @ 0xfffff169 @ │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ - vaba.s8 q4, q8, q7 │ │ │ │ + vabd.s8 q4, q8, q8 │ │ │ │ @ instruction: 0xf5b58149 │ │ │ │ @ instruction: 0xf0026fc0 │ │ │ │ - vqadd.s8 d8, d16, d0 │ │ │ │ + vqadd.s8 d8, d16, d2 │ │ │ │ @ instruction: 0xf5b5844e │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - vabd.s8 q4, , │ │ │ │ + vabd.s8 q4, , │ │ │ │ stccs 0, cr8, [r0, #-20] @ 0xffffffec │ │ │ │ - strbhi pc, [r1, -r1] @ │ │ │ │ + strbhi pc, [r3, -r1] @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - mcrrge 4, 7, pc, ip, cr15 @ │ │ │ │ + mcrrge 4, 7, pc, sp, cr15 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ - ldrt pc, [r6], #-3239 @ 0xfffff359 @ │ │ │ │ + ldrt pc, [r7], #-3241 @ 0xfffff357 @ │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - ldcge 4, cr15, [r2], #-508 @ 0xfffffe04 │ │ │ │ + ldcge 4, cr15, [r3], #-508 @ 0xfffffe04 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - msrhi SPSR_fc, #1 │ │ │ │ + msrhi SPSR_fxc, #1 │ │ │ │ cmnphi r9, #0, 4 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - rschi pc, r7, #1 │ │ │ │ - tstphi r5, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + rschi pc, r9, #1 │ │ │ │ + tstphi r7, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - stmdbeq r3!, {r0, r2, r8, sl, pc} │ │ │ │ + stmdbeq r3!, {r0, r1, r2, r8, sl, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r6, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ - strhi pc, [sp], r2, lsl #2 │ │ │ │ - bcs 0x10d52c │ │ │ │ + strhi pc, [pc], r2, lsl #2 │ │ │ │ + bcs 0x10d6ac │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8a6f7ff │ │ │ │ + @ instruction: 0xf8a8f7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac60 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - strtmi sl, [r1], -sp, ror #23 │ │ │ │ + strtmi sl, [r1], -lr, ror #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff40d200 │ │ │ │ - bl 0x217e18 │ │ │ │ + blx 0xff28d380 │ │ │ │ + bl 0x217f98 │ │ │ │ stmdbge r6, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ - bcs 0x90d574 │ │ │ │ - @ instruction: 0xf88cf7ff │ │ │ │ - bllt 0xff7cd224 │ │ │ │ + bcs 0x90d6f4 │ │ │ │ + @ instruction: 0xf88ef7ff │ │ │ │ + bllt 0xff80d3a4 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b38582 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xf0780 │ │ │ │ - blge 0xff48c43c │ │ │ │ + blcs 0xf0900 │ │ │ │ + blge 0xff4cc5bc │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf5b3878b │ │ │ │ + @ instruction: 0xf5b3878d │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ - vst1.8 {d8-d10}, [r4 :256], r0 │ │ │ │ + vst1.8 {d8-d10}, [r4 :256], r2 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ - @ instruction: 0xf5b38287 │ │ │ │ + @ instruction: 0xf5b38289 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - vabd.s8 q12, , q10 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf6418766 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - blls 0x3cd6bc │ │ │ │ + blls 0x3cd81c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ - @ instruction: 0xf968f7fd │ │ │ │ - bllt 0xfeb4d288 │ │ │ │ + @ instruction: 0xf96af7fd │ │ │ │ + bllt 0xfeb8d408 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strthi pc, [r8], r0 │ │ │ │ svcne 0x0001f1b3 │ │ │ │ ldrbthi pc, [pc], -r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x462185ff │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfed8d2a4 │ │ │ │ + blx 0xfec0d424 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41506 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020208 │ │ │ │ - addsmi r8, ip, #1073741878 @ 0x40000036 │ │ │ │ - blge 0xfe20c4d0 │ │ │ │ + addsmi r8, ip, #-1073741770 @ 0xc0000036 │ │ │ │ + blge 0xfe24c650 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ - addmi sl, r1, #130048 @ 0x1fc00 │ │ │ │ - blge 0x200c3e0 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + addmi sl, r1, #128, 22 @ 0x20000 │ │ │ │ + blge 0x204c560 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ - @ instruction: 0xf7fffbdf │ │ │ │ - @ instruction: 0xf44fbb6e │ │ │ │ + @ instruction: 0xf7fffbe1 │ │ │ │ + @ instruction: 0xf44fbb6f │ │ │ │ vsubl.s8 , d1, d16 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - sbcshi pc, r9, #2 │ │ │ │ + sbcshi pc, fp, #2 │ │ │ │ orrhi pc, r1, #0, 4 │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - rschi pc, pc, #2 │ │ │ │ + rscshi pc, r1, #2 │ │ │ │ strhi pc, [sp, -r0, lsl #4]! │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - andcs r8, r0, #104, 8 @ 0x68000000 │ │ │ │ + andcs r8, r0, #1778384896 @ 0x6a000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst3.16 {d24-d26}, [pc], r5 │ │ │ │ + vst3.16 {d24-d26}, [pc], r7 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0x130c548 │ │ │ │ + blge 0x134c6c8 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x110c458 │ │ │ │ + blge 0x114c5d8 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - strls sl, [r9, #-2875] @ 0xfffff4c5 │ │ │ │ + strls sl, [r9, #-2876] @ 0xfffff4c4 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - bllt 0x6cd3ac │ │ │ │ + stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + bllt 0x70d52c │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vmin.s8 q4, q0, │ │ │ │ + vmin.s8 q4, q0, │ │ │ │ vst2.16 {d24-d27}, [pc :128], r5 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - ldrthi pc, [r1], r1 @ │ │ │ │ - strhi pc, [sl, #513]! @ 0x201 │ │ │ │ + ldrthi pc, [r3], r1 @ │ │ │ │ + strhi pc, [ip, #513]! @ 0x201 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst1.16 {d24-d26}, [pc :128], r3 │ │ │ │ + vst1.16 {d24-d26}, [pc :128], r5 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xffe8c5ec │ │ │ │ + bge 0xffecc76c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ - @ instruction: 0xf7fffb51 │ │ │ │ - vst1.64 {d27-d28}, [pc :128], r0 │ │ │ │ + @ instruction: 0xf7fffb53 │ │ │ │ + vst1.64 {d27-d28}, [pc :128], r1 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - strbhi pc, [r4], #1 @ │ │ │ │ + strbhi pc, [r6], #1 @ │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vqsub.s8 d4, d16, d13 │ │ │ │ vst2.16 {d24-d27}, [pc :64], sl │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ mvnshi pc, #1 │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst2. {d24-d27}, [pc :64], r9 │ │ │ │ + vst2. {d24-d27}, [pc :64], fp │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff00c660 │ │ │ │ + bge 0xff04c7e0 │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfef0c668 │ │ │ │ + bge 0xfef4c7e8 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf00c0922 │ │ │ │ - b 0x13d249c │ │ │ │ + b 0x13d261c │ │ │ │ stmiaeq r5!, {r1, r2, r3, sl, fp} │ │ │ │ andeq pc, r8, #2 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ mcrreq 3, 12, pc, r2, cr4 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #37652 @ 0x9314 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf6490508 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf6450306 │ │ │ │ - vmov.i32 d17, #256 @ 0x00000100 │ │ │ │ - b 0x120fce4 │ │ │ │ + vsubl.s8 q9, d16, d1 │ │ │ │ + b 0x120fe64 │ │ │ │ strls r0, [r8], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fe9507 │ │ │ │ - @ instruction: 0xf7fffaff │ │ │ │ - @ instruction: 0xf5b2ba8e │ │ │ │ + @ instruction: 0xf7fffb01 │ │ │ │ + @ instruction: 0xf5b2ba8f │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ addsmi r8, sl, #-939524094 @ 0xc8000002 │ │ │ │ - bge 0xfe28c6cc │ │ │ │ + bge 0xfe2cc84c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf86ef7fc │ │ │ │ + @ instruction: 0xf864f7fc │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r9, fp, sp, pc}^ │ │ │ │ - vhadd.s8 d17, d1, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bls 0x3101c4 │ │ │ │ + ldmib sp, {r1, r2, r3, r4, r5, r6, r9, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf641100a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bls 0x310344 │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfed8d502 │ │ │ │ - blt 0x1b4d508 │ │ │ │ + blx 0xfee0d682 │ │ │ │ + blt 0x1b8d688 │ │ │ │ @ instruction: 0xf10002e5 │ │ │ │ @ instruction: 0xf41484a1 │ │ │ │ @ instruction: 0xf0402300 │ │ │ │ - bleq 0xa306dc │ │ │ │ + bleq 0xa3085c │ │ │ │ stmib sp, {r1, r5, r6, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf0040570 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi sp, #128, 4 │ │ │ │ rsbmi r0, sl, r3, ror #25 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0032203 │ │ │ │ andls r0, r8, #8, 6 @ 0x20000000 │ │ │ │ subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strbcc pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x43239209 │ │ │ │ @ instruction: 0xf7fe9306 │ │ │ │ - @ instruction: 0xf7fffe47 │ │ │ │ - vldmdbvs r3!, {s22-s87} │ │ │ │ + @ instruction: 0xf7fffe49 │ │ │ │ + vldmdbvs r3!, {s22-s88} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r0, r3, r4, r5, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r3, r4, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xe0c670 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bge 0xe4c7f0 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe70d584 │ │ │ │ - blt 0xacd58c │ │ │ │ + blx 0xfe78d704 │ │ │ │ + blt 0xb0d70c │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x11947c0 │ │ │ │ + b 0x1194940 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b48633 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, r3, #94208 @ 0x17000 │ │ │ │ - bge 0x60c6b0 │ │ │ │ + addsmi sl, r3, #24, 20 @ 0x18000 │ │ │ │ + bge 0x64c830 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x1799dc │ │ │ │ + bl 0x179b5c │ │ │ │ ldrtmi r0, [r0], -ip, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d2c709 │ │ │ │ strls r2, [fp, #-1416] @ 0xfffffa78 │ │ │ │ - @ instruction: 0xf86cf7fd │ │ │ │ - ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf86ef7fd │ │ │ │ + blt 0x10d75c │ │ │ │ @ instruction: 0xf3c40922 │ │ │ │ @ instruction: 0xf0024142 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ movwmi r5, #44608 @ 0xae40 │ │ │ │ bicpl pc, r0, r4, asr #7 │ │ │ │ strne pc, [r8], #1044 @ 0x414 │ │ │ │ ldrbhi pc, [r3, #0]! @ │ │ │ │ svcne 0x0080f5b4 │ │ │ │ - stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge sp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ - stmib sp, {r0, r3, r5, r6, r7, r8, fp, sp, pc}^ │ │ │ │ - vhsub.s8 d19, d1, d6 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + stmib sp, {r1, r3, r5, r6, r7, r8, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf6413206 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ tstls r8, r5, lsr r2 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2ec09 │ │ │ │ strls r2, [fp, #-1432] @ 0xfffffa68 │ │ │ │ - @ instruction: 0xf842f7fd │ │ │ │ - ldmiblt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf844f7fd │ │ │ │ + ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - vrshl.s8 d25, d8, d1 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ - bl 0x210b18 │ │ │ │ + @ instruction: 0xf6419508 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x210c98 │ │ │ │ stmib sp, {r1, r7, r8, sl}^ │ │ │ │ stmdbge r6, {r1, r2, lr, pc} │ │ │ │ @ instruction: 0xf8d54630 │ │ │ │ strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ strcs r9, [r1, #-1292] @ 0xfffffaf4 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [sl, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fd940b │ │ │ │ - @ instruction: 0xf7fffbe3 │ │ │ │ - vst2.32 {d27,d29}, [pc :256], r8 │ │ │ │ + @ instruction: 0xf7fffbe5 │ │ │ │ + vst2.32 {d27,d29}, [pc :256], r9 │ │ │ │ vsubl.s8 , d17, d4 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strhi pc, [fp, -r1] │ │ │ │ + strhi pc, [sp, -r1] │ │ │ │ ldrbhi pc, [ip, #512] @ 0x200 @ │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strhi pc, [r2, -r1]! │ │ │ │ + strhi pc, [r4, -r1]! │ │ │ │ svccs 0x0010f1b3 │ │ │ │ - strbhi pc, [r1], r1 @ │ │ │ │ + strbhi pc, [r3], r1 @ │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - stmibge r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1cfee4 │ │ │ │ + b 0x1d0064 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0041f80 │ │ │ │ - addsmi r8, r3, #11 │ │ │ │ - ldrthi pc, [r1], r3 @ │ │ │ │ + addsmi r8, r3, #13 │ │ │ │ + ldrthi pc, [r3], r3 @ │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0x462186fa │ │ │ │ + @ instruction: 0x462186fc │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf9e0f7fc │ │ │ │ @ instruction: 0xf57f0322 │ │ │ │ - stmdbge r6, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fffe87 │ │ │ │ - vst2.32 {d27,d29}, [pc], r2 │ │ │ │ + @ instruction: 0xf7fffe89 │ │ │ │ + vst2.32 {d27,d29}, [pc], r3 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - subhi pc, r0, r2 │ │ │ │ + subhi pc, r2, r2 │ │ │ │ strbthi pc, [r3], #512 @ 0x200 @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64], r2 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - tstphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ + tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - strls sl, [r9, #-2403] @ 0xfffff69d │ │ │ │ + strls sl, [r9, #-2404] @ 0xfffff69c │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ @ instruction: 0xf8d2330a │ │ │ │ stmdbge r6, {r3, r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6490442 │ │ │ │ vsubw.s8 , q8, d29 │ │ │ │ - b 0x13d0370 │ │ │ │ + b 0x13d04f0 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9407 │ │ │ │ - @ instruction: 0xf7fffa4f │ │ │ │ - @ instruction: 0xf5b3b93a │ │ │ │ + @ instruction: 0xf7fffa51 │ │ │ │ + @ instruction: 0xf5b3b93b │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ - addsmi r8, r3, #-2147483599 @ 0x80000031 │ │ │ │ - orrhi pc, r1, r1 │ │ │ │ + addsmi r8, r3, #200, 2 @ 0x32 │ │ │ │ + orrhi pc, r3, r1 │ │ │ │ svcne 0x0001f1b3 │ │ │ │ - stmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x1cfc80 │ │ │ │ + b 0x1cfe00 │ │ │ │ @ instruction: 0xf0140201 │ │ │ │ @ instruction: 0xf0425380 │ │ │ │ - @ instruction: 0xf5b286a0 │ │ │ │ + @ instruction: 0xf5b286a2 │ │ │ │ @ instruction: 0xf0031f78 │ │ │ │ - addmi r8, sl, #18612224 @ 0x11c0000 │ │ │ │ - strbthi pc, [r7], #-3 @ │ │ │ │ + addmi r8, sl, #19136512 @ 0x1240000 │ │ │ │ + strbthi pc, [r9], #-3 @ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strhi pc, [r8, -r3] │ │ │ │ + strhi pc, [sl, -r3] │ │ │ │ svcne 0x0050f5b2 │ │ │ │ - ldrbthi pc, [r1], r3 @ │ │ │ │ + ldrbthi pc, [r3], r3 @ │ │ │ │ addcs r2, r0, #0, 6 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ - b 0x1cf880 │ │ │ │ + b 0x1cfa00 │ │ │ │ addmi r0, r1, #-2147483648 @ 0x80000000 │ │ │ │ - sbcshi pc, r1, r4 │ │ │ │ + sbcshi pc, r3, r4 │ │ │ │ svcne 0x0048f5b1 │ │ │ │ - adcshi pc, fp, r4 │ │ │ │ + adcshi pc, sp, r4 │ │ │ │ @ instruction: 0xf0034291 │ │ │ │ - vqshl.s8 q12, , │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf641845f │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8ecf7fc │ │ │ │ + @ instruction: 0xf8eaf7fc │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26c0f8d2 │ │ │ │ - @ instruction: 0xf95ef7fe │ │ │ │ - stmialt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf960f7fe │ │ │ │ + stmialt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0088f5b3 │ │ │ │ - rschi pc, r9, r1 │ │ │ │ + rschi pc, fp, r1 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorcs r8, r0, #143 @ 0x8f │ │ │ │ + eorcs r8, r0, #145 @ 0x91 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - vst2. {d10-d11}, [r4 :64], fp │ │ │ │ + vst2. {d10-d11}, [r4 :64], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - vhsub.s8 d24, d1, d6 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf6418208 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmdbeq r3!, {r0, r2, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ rsceq r5, r4, r1, lsl #2 │ │ │ │ - @ instruction: 0x83aff102 │ │ │ │ + @ instruction: 0x83b1f102 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ ldmdacs r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fe930b │ │ │ │ - @ instruction: 0xf7fffd5f │ │ │ │ - @ instruction: 0xf5b3b8ae │ │ │ │ + @ instruction: 0xf7fffd61 │ │ │ │ + @ instruction: 0xf5b3b8af │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ - addsmi r8, r3, #92, 2 │ │ │ │ - andshi pc, ip, r1 │ │ │ │ + addsmi r8, r3, #-2147483625 @ 0x80000017 │ │ │ │ + andshi pc, lr, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - stmiage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10300e7 │ │ │ │ - @ instruction: 0xf004833a │ │ │ │ - blcs 0x4504e0 │ │ │ │ - eorshi pc, pc, r3 │ │ │ │ + @ instruction: 0xf004833c │ │ │ │ + blcs 0x450660 │ │ │ │ + subhi pc, r1, r3 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7fb950b │ │ │ │ - ldcvs 14, cr15, [r3, #-676]! @ 0xfffffd5c │ │ │ │ + ldcvs 14, cr15, [r3, #-636]! @ 0xfffffd84 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r3, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stmge r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x2b64ec │ │ │ │ - stmge r2, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vpmax.s8 d25, d1, d9 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + stmge r7, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x2b666c │ │ │ │ + stmge r3, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6419a09 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xff50dc38 │ │ │ │ - stc2l 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ - ldmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0xff50ddb8 │ │ │ │ + stc2l 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ + ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vadd.i8 q13, , │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x1905ec │ │ │ │ + @ instruction: 0xf641a868 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x19076c │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2570 │ │ │ │ - @ instruction: 0xf7fff8cb │ │ │ │ - ldcvs 8, cr11, [r3, #-360]! @ 0xfffffe98 │ │ │ │ + @ instruction: 0xf7fff8cd │ │ │ │ + ldcvs 8, cr11, [r3, #-364]! @ 0xfffffe94 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r0, r4, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r4, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage ip, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + stmdage sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ - @ instruction: 0xf8b0f7fe │ │ │ │ - ldmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf8b2f7fe │ │ │ │ + stmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ movwmi lr, #43469 @ 0xa9cd │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ smlabtgt r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0x150d984 │ │ │ │ - stmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x158db04 │ │ │ │ + stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ smlabtgt r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fd330b │ │ │ │ - @ instruction: 0xf7fffa37 │ │ │ │ - @ instruction: 0xf5b5b80c │ │ │ │ + @ instruction: 0xf7fffa39 │ │ │ │ + @ instruction: 0xf5b5b80d │ │ │ │ @ instruction: 0xf0016f30 │ │ │ │ - vcgt.s8 d8, d1, d14 │ │ │ │ - @ instruction: 0xf5b58280 │ │ │ │ + vcge.s8 d8, d1, d0 │ │ │ │ + @ instruction: 0xf5b58282 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b58450 │ │ │ │ + @ instruction: 0xf5b58452 │ │ │ │ @ instruction: 0xf47e6f00 │ │ │ │ - qsub8mi sl, r1, sp │ │ │ │ + qsub8mi sl, r1, lr │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xffeaf7fb │ │ │ │ - vpmax.s8 d25, d1, d9 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xffe8f7fb │ │ │ │ + @ instruction: 0xf6419a09 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a12c0 │ │ │ │ + bl 0x1a1440 │ │ │ │ vhsub.s8 d16, d25, d2 │ │ │ │ vqdmlal.s q11, d16, d1[3] │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fe2d28 │ │ │ │ - @ instruction: 0xf7fef855 │ │ │ │ - @ instruction: 0xf44fbfe4 │ │ │ │ + @ instruction: 0xf7fef857 │ │ │ │ + @ instruction: 0xf44fbfe5 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - @ instruction: 0x81a3f002 │ │ │ │ - ldrhi pc, [r6, #512] @ 0x200 │ │ │ │ + @ instruction: 0x81a5f002 │ │ │ │ + ldrhi pc, [r8, #512] @ 0x200 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc], sl │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc], ip │ │ │ │ vmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - tstphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ + tstphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r9, #-4037] @ 0xfffff03b │ │ │ │ + strls sl, [r9, #-4038] @ 0xfffff03a │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ movwcs r0, #1346 @ 0x542 │ │ │ │ stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ ldrtmi r9, [r0], -r7, lsl #4 │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r8], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf946f7fd │ │ │ │ - svclt 0x00a9f7fe │ │ │ │ + @ instruction: 0xf948f7fd │ │ │ │ + svclt 0x00aaf7fe │ │ │ │ teqpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vqsub.s8 d8, d17, d31 │ │ │ │ - vst1.16 {d24-d27}, [pc :128], r3 │ │ │ │ + vhsub.s8 q4, , │ │ │ │ + vst1.16 {d24-d27}, [pc :128], r5 │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - sbchi pc, sp, #1 │ │ │ │ + sbchi pc, pc, #1 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ - qadd8mi sl, r1, r1 │ │ │ │ + qadd8mi sl, r1, r2 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff7ef7fb │ │ │ │ - vpmax.s8 d25, d1, d9 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xff7cf7fb │ │ │ │ + @ instruction: 0xf6419a09 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a1398 │ │ │ │ + bl 0x1a1518 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vqdmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fd2dd8 │ │ │ │ - @ instruction: 0xf7feffe9 │ │ │ │ - @ instruction: 0xf44fbf78 │ │ │ │ + @ instruction: 0xf7feffeb │ │ │ │ + @ instruction: 0xf44fbf79 │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - tstphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ + tstphi fp, r1 @ p-variant is OBSOLETE │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst4. {d24-d27}, [pc :64], fp │ │ │ │ + vst4. {d24-d27}, [pc :64]! │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - svcge 0x0062f47e │ │ │ │ + svcge 0x0063f47e │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x34f864 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x34f9dc │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwmi pc, #22089 @ 0x5649 @ │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xffbaf7fd │ │ │ │ - svclt 0x0049f7fe │ │ │ │ + @ instruction: 0xffbcf7fd │ │ │ │ + svclt 0x004af7fe │ │ │ │ svcvs 0x0010f5b5 │ │ │ │ - msrhi SPSR_fsx, r1 │ │ │ │ + cmnphi r0, r1 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0040f5b5 │ │ │ │ - cmpphi r3, r1 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00c0f5b5 │ │ │ │ - svcge 0x003cf47e │ │ │ │ + svcge 0x003df47e │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x34f818 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x34f990 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x33b1f649 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xff94f7fd │ │ │ │ - svclt 0x0023f7fe │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xff96f7fd │ │ │ │ + svclt 0x0024f7fe │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r3, ip, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d3ec0a │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwls r9, #37644 @ 0x930c │ │ │ │ - @ instruction: 0xf93af7fd │ │ │ │ - svclt 0x000ff7fe │ │ │ │ + @ instruction: 0xf93cf7fd │ │ │ │ + svclt 0x0010f7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ + stc2l 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ - vhadd.s8 d17, d1, d10 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x1108ac │ │ │ │ + @ instruction: 0xf641100a │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x110a2c │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x1614a0 │ │ │ │ - bl 0x1905f4 │ │ │ │ + bl 0x161620 │ │ │ │ + bl 0x190774 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2280 │ │ │ │ - @ instruction: 0xf7fef83f │ │ │ │ - @ instruction: 0xf404bef6 │ │ │ │ + @ instruction: 0xf7fef841 │ │ │ │ + @ instruction: 0xf404bef7 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ @ instruction: 0xf47e7f80 │ │ │ │ - vqrdmlah.s q13, q10, d3[7] │ │ │ │ + @ instruction: 0xf3c4aef0 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ stmdbge r6, {r1, r6, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ stmib sp, {r3, r8, r9}^ │ │ │ │ @ instruction: 0x432b220a │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xcfc20 │ │ │ │ + streq pc, [pc], #-4 @ 0xcfda0 │ │ │ │ stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fd4308 │ │ │ │ - @ instruction: 0xf7fef99d │ │ │ │ - @ instruction: 0x4621bed8 │ │ │ │ + @ instruction: 0xf7fef99f │ │ │ │ + @ instruction: 0x4621bed9 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #1610612736 @ 0x60000000 │ │ │ │ - mcrge 4, 6, pc, cr14, cr14, {1} @ │ │ │ │ + mcrge 4, 6, pc, cr15, cr14, {1} @ │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x136474 │ │ │ │ + bl 0x1365f4 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x161518 │ │ │ │ - bl 0x19066c │ │ │ │ + bl 0x161698 │ │ │ │ + bl 0x1907ec │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ - @ instruction: 0xf7fef803 │ │ │ │ - @ instruction: 0xf44fbeba │ │ │ │ + @ instruction: 0xf7fef805 │ │ │ │ + @ instruction: 0xf44fbebb │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbhi pc, [ip, #2]! @ │ │ │ │ - rscshi pc, r4, r1, lsl #4 │ │ │ │ + strbhi pc, [lr, #2]! @ │ │ │ │ + rscshi pc, r6, r1, lsl #4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vrshl.s8 q4, q3, q1 │ │ │ │ - vst2. {d24-d27}, [pc :128] │ │ │ │ + vrshl.s8 q4, q4, q1 │ │ │ │ + vst2. {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbhi pc, [sl, #-2] @ │ │ │ │ + strbhi pc, [ip, #-2] @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0x4621ae99 │ │ │ │ + @ instruction: 0x4621ae9a │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff3ef7fb │ │ │ │ + @ instruction: 0xff3cf7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ - mcrlt 7, 4, pc, cr13, cr14, {7} @ │ │ │ │ + ldc2l 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ + mcrlt 7, 4, pc, cr14, cr14, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - mrrc2 7, 15, pc, r4, cr14 @ │ │ │ │ - mcrlt 7, 4, pc, cr1, cr14, {7} @ │ │ │ │ + mrrc2 7, 15, pc, r6, cr14 @ │ │ │ │ + mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8896 @ 0x22c0 @ │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ae79 │ │ │ │ + @ instruction: 0xf404ae7a │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - vst1.16 {d8-d10}, [r4 :128], lr │ │ │ │ + vst1.16 {d8-d10}, [r4 :256], r0 │ │ │ │ @ instruction: 0xf5b32340 │ │ │ │ @ instruction: 0xf47e2f00 │ │ │ │ - vqrdmlah.s q13, q2, d1[7] │ │ │ │ + vqrdmlah.s q13, q2, d2[7] │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [fp, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x150e2c │ │ │ │ + bl 0x150fac │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2309 │ │ │ │ - @ instruction: 0xf7fef987 │ │ │ │ - @ instruction: 0xf004be54 │ │ │ │ + @ instruction: 0xf7fef989 │ │ │ │ + @ instruction: 0xf004be55 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vand q4, , │ │ │ │ - blcs 0xf089c │ │ │ │ - orrhi pc, r1, r2 │ │ │ │ + vand q4, , │ │ │ │ + blcs 0xf0a24 │ │ │ │ + orrhi pc, r3, r2 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - mcrge 4, 2, pc, cr2, cr14, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr3, cr14, {3} @ │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b4590 │ │ │ │ + bl 0x1b4710 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3408 │ │ │ │ - @ instruction: 0xf7fefde7 │ │ │ │ - stmdbge r6, {r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefde9 │ │ │ │ + stmdbge r6, {r0, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xffa8ddae │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr3, cr14, {7} │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - cdpeq 2, 9, cr15, cr0, cr0, {6} │ │ │ │ - @ instruction: 0xf47e4573 │ │ │ │ - stmdbcs r4, {r0, r1, r3, r9, sl, fp, sp, pc} │ │ │ │ - mcrge 6, 0, pc, cr8, cr14, {1} @ │ │ │ │ - bl 0x1745f0 │ │ │ │ - strls r0, [r9], #-644 @ 0xfffffd7c │ │ │ │ - strbtvs pc, [r4], #-577 @ 0xfffffdbf @ │ │ │ │ - ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - @ instruction: 0x1c06e9cd │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ - stmdbge r6, {r1, r3, ip, pc} │ │ │ │ + blx 0xffb0df2e │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr4, cr14, {7} │ │ │ │ + vaddl.s8 q9, d0, d1 │ │ │ │ + addmi r0, r3, #144 @ 0x90 │ │ │ │ + mcrge 4, 0, pc, cr13, cr14, {3} @ │ │ │ │ + @ instruction: 0xf63e2904 │ │ │ │ + andls sl, r8, #10, 28 @ 0xa0 │ │ │ │ + addeq lr, lr, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf641940a │ │ │ │ + vmov.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + stmib sp, {r0, r2, r4, r5, sl}^ │ │ │ │ + bl 0x1d6f78 │ │ │ │ + stmdbge r6, {r1, r7, sl} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d4950b │ │ │ │ - @ instruction: 0xf7fc2510 │ │ │ │ - @ instruction: 0xf7fefbd5 │ │ │ │ - @ instruction: 0xf640bdf2 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ + @ instruction: 0xf7fc950b │ │ │ │ + @ instruction: 0xf7fefbd7 │ │ │ │ + @ instruction: 0xf640bdf3 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :64], r6 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - subhi pc, r4, #268435456 @ 0x10000000 │ │ │ │ + subhi pc, r6, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - orrshi pc, r7, r3 │ │ │ │ - andshi pc, r5, #536870912 @ 0x20000000 │ │ │ │ + orrshi pc, r9, r3 │ │ │ │ + andshi pc, r7, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0xf5b3816f │ │ │ │ + @ instruction: 0xf5b38171 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621add1 │ │ │ │ + @ instruction: 0x4621add2 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ mcr2 7, 1, pc, cr0, cr11, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, lr, cr13 @ │ │ │ │ - stcllt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ + stc2l 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ + stcllt 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ - teqphi r9, r3 @ p-variant is OBSOLETE │ │ │ │ - bichi pc, r7, r1, lsl #4 │ │ │ │ + teqphi fp, r3 @ p-variant is OBSOLETE │ │ │ │ + bichi pc, r9, r1, lsl #4 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - sbchi pc, r7, r3 │ │ │ │ - andhi pc, r2, #536870912 @ 0x20000000 │ │ │ │ + sbchi pc, r9, r3 │ │ │ │ + andhi pc, r4, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - @ instruction: 0xf5b28177 │ │ │ │ + @ instruction: 0xf5b28179 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - strtmi sl, [r1], -r9, lsr #27 │ │ │ │ + strtmi sl, [r1], -sl, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ ldc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ - ldclt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ + ldclt 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf5b283c3 │ │ │ │ + @ instruction: 0xf5b283c5 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - addsmi r8, sl, #1061158912 @ 0x3f400000 │ │ │ │ - strhi pc, [r1, -r1]! │ │ │ │ + addsmi r8, sl, #1069547520 @ 0x3fc00000 │ │ │ │ + strhi pc, [r3, -r1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ - ldrhi pc, [r8, -r1, asr #32]! │ │ │ │ + ldrhi pc, [sl, -r1, asr #32]! │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ - @ instruction: 0xf7fefde3 │ │ │ │ - @ instruction: 0xf5b3bd72 │ │ │ │ + @ instruction: 0xf7fefde5 │ │ │ │ + @ instruction: 0xf5b3bd73 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - vcgt.s8 d24, d1, d21 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf6418327 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x30eac8 │ │ │ │ + bls 0x30ec18 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a17dc │ │ │ │ - bl 0x210c28 │ │ │ │ + bl 0x1a195c │ │ │ │ + bl 0x210da8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2b80 │ │ │ │ - @ instruction: 0xf7fefb17 │ │ │ │ - mvneq fp, #88, 26 @ 0x1600 │ │ │ │ - ldclge 5, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ + @ instruction: 0xf7fefb19 │ │ │ │ + mvneq fp, #5696 @ 0x1640 │ │ │ │ + ldclge 5, cr15, [r5, #-248] @ 0xffffff08 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ - tstphi r1, #2 @ p-variant is OBSOLETE │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + tstphi r3, #2 @ p-variant is OBSOLETE │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfea0df3c │ │ │ │ + blx 0xfe80e0bc │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x221818 │ │ │ │ + bl 0x221998 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2c00 │ │ │ │ - @ instruction: 0xf7fefafb │ │ │ │ - @ instruction: 0xf404bd3c │ │ │ │ + @ instruction: 0xf7fefafd │ │ │ │ + @ instruction: 0xf404bd3d │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - vcge.s8 d24, d1, d8 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf641831a │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x30ea58 │ │ │ │ + bls 0x30eba8 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a184c │ │ │ │ - bl 0x210c98 │ │ │ │ + bl 0x1a19cc │ │ │ │ + bl 0x210e18 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2be0 │ │ │ │ - @ instruction: 0xf7fefadf │ │ │ │ - strbteq fp, [r7], #3360 @ 0xd20 │ │ │ │ - msrhi CPSR_fx, #1073741824 @ 0x40000000 │ │ │ │ + @ instruction: 0xf7fefae1 │ │ │ │ + strbteq fp, [r7], #3361 @ 0xd21 │ │ │ │ + msrhi CPSR_fs, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ - @ instruction: 0xf404ad19 │ │ │ │ + @ instruction: 0xf404ad1a │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - movwcs r8, #964 @ 0x3c4 │ │ │ │ + movwcs r8, #966 @ 0x3c6 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ - @ instruction: 0xf7fb83c2 │ │ │ │ - bls 0x30eeb8 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xf7fb83c4 │ │ │ │ + bls 0x30f018 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ - ldcllt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + ldcllt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - rscshi pc, r3, r2 │ │ │ │ - ldrhi pc, [ip], #-513 @ 0xfffffdff │ │ │ │ + rscshi pc, r5, r2 │ │ │ │ + ldrhi pc, [lr], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - vst4.8 {d8,d10,d12,d14}, [r4]! │ │ │ │ + vst4.8 {d8,d10,d12,d14}, [r4] │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - rsceq r8, r1, r4, asr #11 │ │ │ │ - stclge 5, cr15, [r6], #504 @ 0x1f8 │ │ │ │ + rsceq r8, r1, r6, asr #11 │ │ │ │ + stclge 5, cr15, [r7], #504 @ 0x1f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x30ee64 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x30efc4 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ - ldcllt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ + stc2l 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24-d26}, [pc :256], sl │ │ │ │ + vst3. {d24-d26}, [pc :256], ip │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - strbhi pc, [sp], #1 @ │ │ │ │ + strbhi pc, [pc], #1 @ 0xd01d8 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r9, #-3259] @ 0xfffff345 │ │ │ │ + strls sl, [r9, #-3260] @ 0xfffff344 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d11a4 │ │ │ │ + b 0x13d1324 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9407 │ │ │ │ - @ instruction: 0xf7fefdab │ │ │ │ - @ instruction: 0xf44fbc96 │ │ │ │ + @ instruction: 0xf7fefdad │ │ │ │ + @ instruction: 0xf44fbc97 │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - ldrhi pc, [r7, #-1] │ │ │ │ + ldrhi pc, [r9, #-1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24-d26}, [pc :64], lr │ │ │ │ + vst3. {d24-d26}, [pc :128], r0 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - stcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ + stcge 4, cr15, [r1], {126} @ 0x7e │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r8], #-248 @ 0xffffff08 │ │ │ │ + ldclge 4, cr15, [r9], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r9, #-3187] @ 0xfffff38d │ │ │ │ + strls sl, [r9, #-3188] @ 0xfffff38c │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - stc2l 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ - mcrrlt 7, 15, pc, pc, cr14 @ │ │ │ │ + stc2l 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ + mrrclt 7, 15, pc, r0, cr14 @ │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ - subhi pc, r4, r1 │ │ │ │ + subhi pc, r6, r1 │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ - mcrrge 4, 7, pc, r6, cr14 @ │ │ │ │ + mcrrge 4, 7, pc, r7, cr14 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ - @ instruction: 0xf7fefca1 │ │ │ │ - @ instruction: 0xf44fbc30 │ │ │ │ + @ instruction: 0xf7fefca3 │ │ │ │ + @ instruction: 0xf44fbc31 │ │ │ │ vmlal.s , d17, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - strhi pc, [r0, #-1] │ │ │ │ + strhi pc, [r2, #-1] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24-d26}, [pc :64], ip │ │ │ │ + vst3. {d24-d26}, [pc :64], lr │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - ldcge 4, cr15, [sl], {126} @ 0x7e │ │ │ │ + ldcge 4, cr15, [fp], {126} @ 0x7e │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ andeq pc, r8, #2 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fc9408 │ │ │ │ - @ instruction: 0xf7fefd9b │ │ │ │ - stmib sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - vhsub.s8 d19, d1, d6 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf7fefd9d │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6413206 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ tstls r8, r5, lsr r2 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2ec09 │ │ │ │ strls r2, [fp, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0x168e1f8 │ │ │ │ - bllt 0xffb4e204 │ │ │ │ + blx 0x170e378 │ │ │ │ + bllt 0xffb8e384 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x17a634 │ │ │ │ + bl 0x17a7b4 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d2c709 │ │ │ │ strls r2, [fp, #-1408] @ 0xfffffa80 │ │ │ │ - blx 0x110e224 │ │ │ │ - bllt 0xff5ce230 │ │ │ │ + blx 0x118e3a4 │ │ │ │ + bllt 0xff60e3b0 │ │ │ │ svcpl 0x0081f1b3 │ │ │ │ - addshi pc, ip, r1 │ │ │ │ + addshi pc, lr, r1 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - movwcs sl, #7111 @ 0x1bc7 │ │ │ │ + movwcs sl, #7112 @ 0x1bc8 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xe02e4 │ │ │ │ - ldrbhi pc, [lr, #2] @ │ │ │ │ + blcs 0xe0464 │ │ │ │ + strbhi pc, [r0, #2]! @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0xff00d45c │ │ │ │ + blge 0xff04d5dc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fefa01 │ │ │ │ - @ instruction: 0xf5b3bbb0 │ │ │ │ + @ instruction: 0xf7fefa03 │ │ │ │ + @ instruction: 0xf5b3bbb1 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - addcs r8, r0, #176 @ 0xb0 │ │ │ │ + addcs r8, r0, #178 @ 0xb2 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strteq sl, [r5], r5, lsr #23 │ │ │ │ - blge 0xfe98d790 │ │ │ │ + strteq sl, [r5], r6, lsr #23 │ │ │ │ + blge 0xfe9cd910 │ │ │ │ @ instruction: 0x46376d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfe78d3a0 │ │ │ │ + blge 0xfe7cd520 │ │ │ │ stcleq 8, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vstrcs d10, [r7, #-572] @ 0xfffffdc4 │ │ │ │ - blge 0xfe40dbbc │ │ │ │ + vstrcs d10, [r7, #-576] @ 0xfffffdc0 │ │ │ │ + blge 0xfe44dd3c │ │ │ │ movweq pc, #53252 @ 0xd004 @ │ │ │ │ @ instruction: 0xf43e2b0d │ │ │ │ - ldrtmi sl, [r0], -r7, lsl #23 │ │ │ │ - @ instruction: 0xf9eaf7fe │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #23 │ │ │ │ + @ instruction: 0xf9ecf7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldrtmi sl, [r0], -lr, ror #23 │ │ │ │ - blx 0xff60c342 │ │ │ │ + stc2 0, cr15, [r2], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf004abe8 │ │ │ │ strtmi r0, [r8], -pc, lsl #12 │ │ │ │ - cdp2 7, 12, cr15, cr10, cr12, {7} │ │ │ │ + cdp2 7, 12, cr15, cr2, cr12, {7} │ │ │ │ @ instruction: 0xf77f4681 │ │ │ │ - ldrtmi pc, [r2], -fp, asr #26 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #25 @ │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d74638 │ │ │ │ - @ instruction: 0xf646fd87 │ │ │ │ + @ instruction: 0xf646fd3b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vrsra.u64 d18, d6, #60 │ │ │ │ ldmdavs ip, {r2, lr} │ │ │ │ - @ instruction: 0xf9f8f780 │ │ │ │ - @ instruction: 0xee1d4ad1 │ │ │ │ + @ instruction: 0xf938f780 │ │ │ │ + @ instruction: 0xee1d4ad2 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ tsteq r2, r9, lsl #22 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ ldmdbne r3, {r0, r1, r4, r7, r8} │ │ │ │ strtmi r4, [sl], #-1040 @ 0xfffffbf0 │ │ │ │ andls r9, r1, #2 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - strtmi pc, [sl], -r9, ror #26 │ │ │ │ + strtmi pc, [sl], -r9, lsr #25 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - mcr2 7, 1, pc, cr2, cr7, {6} @ │ │ │ │ - blcs 0xec238 │ │ │ │ - blge 0xfedcd448 │ │ │ │ + ldc2l 7, cr15, [r6, #860] @ 0x35c │ │ │ │ + blcs 0xec3b8 │ │ │ │ + blge 0xfedcd5c8 │ │ │ │ rsbmi r1, r3, #92, 30 @ 0x170 │ │ │ │ ldrvs r4, [fp, r3, ror #2]! │ │ │ │ - bllt 0xfec4e354 │ │ │ │ + bllt 0xfec4e4d4 │ │ │ │ @ instruction: 0xf63e2906 │ │ │ │ - andls sl, r8, #62464 @ 0xf400 │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - vshl.s8 d25, d9, d1 │ │ │ │ - vmls.i d22, d0, d0[5] │ │ │ │ + andls sl, r8, #63488 @ 0xf800 │ │ │ │ + addeq lr, lr, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf641940a │ │ │ │ + vmov.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmib sp, {r0, r2, r4, r5, sl}^ │ │ │ │ - bl 0x1d7390 │ │ │ │ - andls r0, sl, r2, lsl #9 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - strls r2, [fp, #-800] @ 0xfffffce0 │ │ │ │ + bl 0x1d7510 │ │ │ │ + stmdbge r6, {r1, r7, sl} │ │ │ │ + @ instruction: 0x23204630 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ ldrbcs pc, [r0], #-2260 @ 0xfffff72c @ │ │ │ │ - @ instruction: 0xf90af7fc │ │ │ │ - bllt 0xace388 │ │ │ │ - @ instruction: 0xf63e2906 │ │ │ │ - andls sl, r8, #35840 @ 0x8c00 │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - strcs r9, [r0], #-1033 @ 0xfffffbf7 │ │ │ │ - vshl.s8 d25, d11, d1 │ │ │ │ - vmls.i d22, d0, d0[5] │ │ │ │ - stmib sp, {r0, r2, r4, r5, sl}^ │ │ │ │ - bl 0x1d73c8 │ │ │ │ - andls r0, sl, r2, lsl #9 │ │ │ │ + @ instruction: 0xf7fc950b │ │ │ │ + @ instruction: 0xf7fef90b │ │ │ │ + stmdbcs r6, {r0, r1, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + blge 0x9cde10 │ │ │ │ + bl 0x174d3c │ │ │ │ + strls r0, [sl], #-654 @ 0xfffffd72 │ │ │ │ + strls r2, [fp], #-1024 @ 0xfffffc00 │ │ │ │ + ldrbeq pc, [ip], #-1601 @ 0xfffff9bf @ │ │ │ │ + ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ + @ instruction: 0x1c06e9cd │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8d42320 │ │ │ │ + @ instruction: 0xf8cd2320 │ │ │ │ + @ instruction: 0xf8d4e024 │ │ │ │ @ instruction: 0xf7fc24d0 │ │ │ │ @ instruction: 0xf7fef8ef │ │ │ │ - @ instruction: 0xf5b3bb0c │ │ │ │ + @ instruction: 0xf5b3bb0b │ │ │ │ @ instruction: 0xf47e5f81 │ │ │ │ - stmdbeq r3!, {r0, r1, r2, r8, r9, fp, sp, pc} │ │ │ │ + stmdbeq r3!, {r1, r2, r8, r9, fp, sp, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ movwcs r2, #774 @ 0x306 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ setend le │ │ │ │ @ instruction: 0xf8d18596 │ │ │ │ ldrtmi r2, [r0], -r0, ror #20 │ │ │ │ @ instruction: 0xf7fda906 │ │ │ │ stmdacs r0, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x13cd618 │ │ │ │ + blge 0x134d79c │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - bge 0xff70d624 │ │ │ │ + bge 0xff6cd7a8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - movwcs pc, #6583 @ 0x19b7 @ │ │ │ │ + movwcs pc, #6575 @ 0x19af @ │ │ │ │ streq lr, [r3, #2821] @ 0xb05 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8d59309 │ │ │ │ @ instruction: 0xf7fd2a80 │ │ │ │ @ instruction: 0xf7feff77 │ │ │ │ - vpmax.s8 , , q3 │ │ │ │ + vpmax.s8 , , │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - bge 0xff10d654 │ │ │ │ + bge 0xff0cd7d8 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r2], #-2 @ │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strbhi pc, [r5, #65] @ 0x41 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - blx 0xfe88e474 │ │ │ │ + blx 0xfe78e5f8 │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2640f8d2 │ │ │ │ - blx 0x50e492 │ │ │ │ - blt 0xfe8ce498 │ │ │ │ + blx 0x50e616 │ │ │ │ + blt 0xfe88e61c │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0xfe78d6a0 │ │ │ │ + bge 0xfe74d824 │ │ │ │ @ instruction: 0xf53e00e5 │ │ │ │ - @ instruction: 0xf3c4aa97 │ │ │ │ + @ instruction: 0xf3c4aa96 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ - vcgt.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641930b │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ - bl 0x19f5d0 │ │ │ │ + bl 0x19f754 │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123a8ec │ │ │ │ + b 0x123aa70 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ @ instruction: 0x27d0f8d3 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd04ec │ │ │ │ + streq pc, [pc], #-4 @ 0xd0670 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7feff23 │ │ │ │ - @ instruction: 0xf5b3ba72 │ │ │ │ + @ instruction: 0xf5b3ba71 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ vrhadd.s8 d8, d17, d8 │ │ │ │ @ instruction: 0xf5b3878b │ │ │ │ @ instruction: 0xf0026f50 │ │ │ │ @ instruction: 0xf5b38160 │ │ │ │ @ instruction: 0xf47e6f60 │ │ │ │ - stmdage r6, {r0, r1, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdage r6, {r1, r5, r6, r9, fp, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x1e0e510 │ │ │ │ + blx 0x1d8e694 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0x160d62c │ │ │ │ + bge 0x15cd7b0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - movwcs sl, #2639 @ 0xa4f │ │ │ │ + movwcs sl, #2638 @ 0xa4e │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - rscseq pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + rsbcs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ ldc2 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ - blt 0x124e54c │ │ │ │ + blt 0x120e6d0 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r5 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - bge 0xe8d768 │ │ │ │ + bge 0xe4d8ec │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xc8d678 │ │ │ │ + bge 0xc4d7fc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r9, #-2601] @ 0xfffff5d7 │ │ │ │ + strls sl, [r9, #-2600] @ 0xfffff5d8 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subsvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + subsne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r6, {r4, r5, r7, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x78e5c2 │ │ │ │ - blt 0x24e5cc │ │ │ │ + blx 0x78e746 │ │ │ │ + blt 0x20e750 │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ - bge 0x10d7d4 │ │ │ │ + ldmibge pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2e28 │ │ │ │ @ instruction: 0xf7fefa5b │ │ │ │ - rsceq fp, r2, sl, ror #19 │ │ │ │ - stmibge r6!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + rsceq fp, r2, r9, ror #19 │ │ │ │ + stmibge r5!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r5, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ mrc2 7, 3, pc, cr2, cr13, {7} │ │ │ │ - stmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq pc, r4, sl, asr r8 @ │ │ │ │ + stmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdeq pc, [r4], sl │ │ │ │ subne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [lr], #-2 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strhi pc, [r1, #-65]! @ 0xffffffbf │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf99cf7fb │ │ │ │ + @ instruction: 0xf998f7fb │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - blx 0x48e694 │ │ │ │ - ldmiblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x48e818 │ │ │ │ + ldmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - vcgt.s8 d20, d1, d10 │ │ │ │ - vmls.i d22, d0, d0[5] │ │ │ │ - bl 0x1d1794 │ │ │ │ + @ instruction: 0xf641430a │ │ │ │ + vmov.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x1d1918 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strtcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfec0e6ca │ │ │ │ - stmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfec0e84e │ │ │ │ + stmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strcs r3, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ - vshl.s8 d25, d11, d1 │ │ │ │ - vmls.i d22, d0, d0[5] │ │ │ │ - bl 0x1d17cc │ │ │ │ + @ instruction: 0xf641940b │ │ │ │ + vmov.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x1d1950 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ ldrcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfe50e702 │ │ │ │ - stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe50e886 │ │ │ │ + stmdblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf53e00e7 │ │ │ │ - vmul.f q13, q2, d1[4] │ │ │ │ + vmul.f q13, q2, d0[4] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ - vcgt.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641930b │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ - bl 0x19f83c │ │ │ │ + bl 0x19f9c0 │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123ab58 │ │ │ │ + b 0x123acdc │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ @ instruction: 0x27c0f8d3 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0758 │ │ │ │ + streq pc, [pc], #-4 @ 0xd08dc │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fefded │ │ │ │ - vst2.8 {d11,d13}, [r4 :256], ip │ │ │ │ + vst2.8 {d11,d13}, [r4 :256], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vcgt.s8 q12, , q14 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf64183ec │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmdbeq r3!, {r0, r2, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ rsceq r5, r4, r1, lsl #2 │ │ │ │ mvnhi pc, #1073741824 @ 0x40000000 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ - bcs 0x110eb08 │ │ │ │ + bcs 0x110ec8c │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fd930b │ │ │ │ @ instruction: 0xf7fefdbf │ │ │ │ - vst2.8 {d11,d13}, [r4], lr │ │ │ │ + vst2.8 {d11,d13}, [r4]! │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vand q12, , q9 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf64181f2 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -pc, asr #9 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fb220a │ │ │ │ - bls 0x34eb9c │ │ │ │ - blls 0x23ac0c │ │ │ │ - bl 0x2220b8 │ │ │ │ + bls 0x34ed10 │ │ │ │ + blls 0x23ad90 │ │ │ │ + bl 0x22223c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ @ instruction: 0xf7fef95d │ │ │ │ - vst2. {d11-d12}, [r4 :128], ip │ │ │ │ + vst2. {d11-d12}, [r4 :128], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ - vmin.s8 q12, , q4 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf64186d8 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ movwcs r0, #1333 @ 0x535 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21f934 │ │ │ │ + bl 0x21fab8 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123ac50 │ │ │ │ + b 0x123add4 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ubfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0850 │ │ │ │ + streq pc, [pc], #-4 @ 0xd09d4 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fefd71 │ │ │ │ - rsceq fp, r2, r0, asr #17 │ │ │ │ + strhteq fp, [r2], #143 @ 0x8f │ │ │ │ ldrbthi pc, [r3], r1, lsl #2 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1d152c │ │ │ │ + b 0x1d16b0 │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #679477248 @ 0x28800000 │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ ldc2 7, cr15, [ip, #-1012]! @ 0xfffffc0c │ │ │ │ - stmlt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #952107008 @ 0x38c00000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [r8, #-2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ @ instruction: 0xf00484a7 │ │ │ │ - blcs 0x451524 │ │ │ │ + blcs 0x4516a8 │ │ │ │ rsbhi pc, r8, #2 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - ldcvs 14, cr15, [r3, #-540]! @ 0xfffffde4 │ │ │ │ + ldcvs 14, cr15, [r3, #-492]! @ 0xfffffe14 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r0, r3, r5, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r3, r5, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stmdage r4!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x2b7530 │ │ │ │ - stmdage r0!, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - vpmax.s8 d25, d1, d9 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + stmdage r3!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x2b76b4 │ │ │ │ + ldmdage pc, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf6419a09 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xd0ec7c │ │ │ │ + blcs 0xd0ee00 │ │ │ │ stc2l 7, cr15, [sl], {251} @ 0xfb │ │ │ │ - ldmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x1d1208 │ │ │ │ + b 0x1d138c │ │ │ │ rsceq r0, r7, r2, lsl #6 │ │ │ │ ldrthi pc, [r1], #257 @ 0x101 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strthi pc, [r9], #-1 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ strthi pc, [r8], r2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ ldrhi pc, [r4], r2 │ │ │ │ @ instruction: 0xf0414293 │ │ │ │ @ instruction: 0x46218432 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa3309 │ │ │ │ - blls 0x310580 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + blls 0x3106e4 │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9f4f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ - movwcs sl, #2190 @ 0x88e │ │ │ │ + movwcs sl, #2188 @ 0x88c │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21fab4 │ │ │ │ + bl 0x21fc38 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123add0 │ │ │ │ + b 0x123af54 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd09d0 │ │ │ │ + streq pc, [pc], #-4 @ 0xd0b54 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefcb1 │ │ │ │ - vst2.8 {d11-d12}, [r4], r0 │ │ │ │ + @ instruction: 0xf7fdfcb1 │ │ │ │ + @ instruction: 0xf404bfff │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ - vshl.s8 q12, , │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf64184e3 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ movwcs r0, #1333 @ 0x535 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21fb0c │ │ │ │ + bl 0x21fc90 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123ae28 │ │ │ │ + b 0x123afac │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0a28 │ │ │ │ + streq pc, [pc], #-4 @ 0xd0bac │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fdfc85 │ │ │ │ - @ instruction: 0xf404bfd4 │ │ │ │ + @ instruction: 0xf404bfd3 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vand q12, , │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf641817b │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -fp, ror #5 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x350928 │ │ │ │ - blls 0x23ae80 │ │ │ │ - bl 0x22232c │ │ │ │ + bls 0x350a9c │ │ │ │ + blls 0x23b004 │ │ │ │ + bl 0x2224b0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2610 │ │ │ │ @ instruction: 0xf7fdf823 │ │ │ │ - @ instruction: 0x2180bfb2 │ │ │ │ + @ instruction: 0x2180bfb1 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strbhi pc, [sl], #-65 @ 0xffffffbf @ │ │ │ │ svcne 0x0078f5b2 │ │ │ │ ldrbhi pc, [r4, #-2] @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ @@ -197074,689 +197171,689 @@ │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ tsteq r2, r4, lsl #20 │ │ │ │ @ instruction: 0xf0034281 │ │ │ │ @ instruction: 0xf5b1801f │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ addsmi r8, r1, #9 │ │ │ │ msrhi SPSR_fsc, #2 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x3508a4 │ │ │ │ + bls 0x350a18 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x2223b0 │ │ │ │ + bl 0x222534 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2760 │ │ │ │ @ instruction: 0xf7fdffe1 │ │ │ │ - @ instruction: 0xf404bf70 │ │ │ │ + @ instruction: 0xf404bf6f │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vhadd.s8 d24, d17, d0 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf6418080 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ @ instruction: 0x4621823f │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x350860 │ │ │ │ - blls 0x23af48 │ │ │ │ - bl 0x2223f4 │ │ │ │ + bls 0x3509d4 │ │ │ │ + blls 0x23b0cc │ │ │ │ + bl 0x222578 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2710 │ │ │ │ @ instruction: 0xf7fdffbf │ │ │ │ - rsceq fp, r5, lr, asr #30 │ │ │ │ + rsceq fp, r5, sp, asr #30 │ │ │ │ strbhi pc, [r2, #-257]! @ 0xfffffeff @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1d1810 │ │ │ │ + b 0x1d1994 │ │ │ │ @ instruction: 0x43a30203 │ │ │ │ - ldrhi pc, [pc], #-2 @ 0xd0b58 │ │ │ │ + ldrhi pc, [pc], #-2 @ 0xd0cdc │ │ │ │ svcne 0x0040f5b2 │ │ │ │ cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff38eb9e │ │ │ │ - svclt 0x0019f7fd │ │ │ │ + blx 0xff38ed22 │ │ │ │ + svclt 0x0018f7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ rsbshi pc, r5, r2 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x2313dc │ │ │ │ + bl 0x231560 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe80ebfa │ │ │ │ - mcrlt 7, 7, pc, cr11, cr13, {7} @ │ │ │ │ + blx 0xfe80ed7e │ │ │ │ + mcrlt 7, 7, pc, cr10, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ea8 │ │ │ │ @ instruction: 0xf7fdff45 │ │ │ │ - @ instruction: 0x4621bed4 │ │ │ │ + @ instruction: 0x4621bed3 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ - vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + mrc2 7, 5, pc, cr12, cr10, {7} │ │ │ │ + @ instruction: 0xf6419809 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b06c │ │ │ │ + bl 0x17b1f0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 4, APSR_nzcv, cr8, cr2, {6} │ │ │ │ @ instruction: 0xff2ef7fc │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr13, cr13, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e38 │ │ │ │ @ instruction: 0xf7fdff17 │ │ │ │ - strtmi fp, [r1], -r6, lsr #29 │ │ │ │ + strtmi fp, [r1], -r5, lsr #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 4, pc, cr2, cr10, {7} │ │ │ │ - vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + mcr2 7, 4, pc, cr14, cr10, {7} @ │ │ │ │ + @ instruction: 0xf6419809 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b0c8 │ │ │ │ + bl 0x17b24c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xff00f7fc │ │ │ │ - mcrlt 7, 4, pc, cr15, cr13, {7} @ │ │ │ │ + mcrlt 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - ldcvs 14, cr15, [r1, #-340]! @ 0xfffffeac │ │ │ │ + ldcvs 14, cr15, [r1, #-316]! @ 0xfffffec4 │ │ │ │ @ instruction: 0xf8d19809 │ │ │ │ vst4.32 {d3-d6}, [r3 :64], r8 │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xf1e48 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr10, cr13, {1} │ │ │ │ + bcs 0xf1fcc │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr9, cr13, {1} │ │ │ │ @ instruction: 0xf412684a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - @ instruction: 0xf241ae75 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x1515d0 │ │ │ │ + @ instruction: 0xf641ae74 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x151754 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ee8 │ │ │ │ @ instruction: 0xf7fdfed9 │ │ │ │ - strtmi fp, [r1], -r8, ror #28 │ │ │ │ + strtmi fp, [r1], -r7, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 1, pc, cr14, cr10, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr10, {7} @ │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr12, cr13, {3} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr11, cr13, {3} │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr4, cr13, {1} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr3, cr13, {1} │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - stcls 14, cr10, [r9], {79} @ 0x4f │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stcls 14, cr10, [r9], {78} @ 0x4e │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x17b164 │ │ │ │ + bl 0x17b2e8 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ @ instruction: 0xf7fdfeb3 │ │ │ │ - strtmi fp, [r1], -r2, asr #28 │ │ │ │ + strtmi fp, [r1], -r1, asr #28 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e08 │ │ │ │ @ instruction: 0xf7fdfe9d │ │ │ │ - strtmi fp, [r1], -ip, lsr #28 │ │ │ │ + strtmi fp, [r1], -fp, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ - vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + mrc2 7, 0, pc, cr4, cr10, {7} │ │ │ │ + @ instruction: 0xf6419809 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b1bc │ │ │ │ + bl 0x17b340 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 0, APSR_nzcv, cr8, cr2, {6} │ │ │ │ mcr2 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr5, cr13, {7} │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr4, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ @ instruction: 0xf7fdfe6f │ │ │ │ - @ instruction: 0x4621bdfe │ │ │ │ + @ instruction: 0x4621bdfd │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ stmdals r9, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0x3098f8d1 │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ tstphi sp, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdavs sl, {r0, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdavs sl, {r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stclge 4, cr15, [r4, #244]! @ 0xf4 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stclge 4, cr15, [r3, #244]! @ 0xf4 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcrcs 8, 3, pc, cr8, cr2, {6} @ │ │ │ │ mcr2 7, 2, pc, cr8, cr12, {7} @ │ │ │ │ - ldcllt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ + ldcllt 7, cr15, [r6, #1012] @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x35054c │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x3506c0 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orrsne pc, r9, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mrccs 8, 2, APSR_nzcv, cr8, cr2, {6} │ │ │ │ mcr2 7, 1, pc, cr14, cr12, {7} @ │ │ │ │ - ldclt 7, cr15, [sp, #1012]! @ 0x3f4 │ │ │ │ + ldclt 7, cr15, [ip, #1012]! @ 0x3f4 │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :256], r0 │ │ │ │ vmvn.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strhi pc, [sl, #-1] │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - strtmi sl, [r1], -r7, lsr #27 │ │ │ │ + strtmi sl, [r1], -r6, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf57d02e3 │ │ │ │ - ldcvs 13, cr10, [r3, #-628]! @ 0xfffffd8c │ │ │ │ + ldcvs 13, cr10, [r3, #-624]! @ 0xfffffd90 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldcge 4, cr15, [r0, #244] @ 0xf4 │ │ │ │ + stcge 4, cr15, [pc, #244] @ 0xd1134 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7fc020c │ │ │ │ @ instruction: 0xf7fdf8d3 │ │ │ │ - @ instruction: 0xf5b5bd86 │ │ │ │ + @ instruction: 0xf5b5bd85 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ - strtmi sl, [r1], -r1, lsl #27 │ │ │ │ + strtmi sl, [r1], -r0, lsl #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r9, {r8, r9, ip} │ │ │ │ @ instruction: 0x2098f8d1 │ │ │ │ rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ strbhi pc, [r7, #65] @ 0x41 @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdavs sl, {r0, r2, r3, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdavs sl, {r2, r3, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stclge 4, cr15, [r8, #-244]! @ 0xffffff0c │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stclge 4, cr15, [r7, #-244]! @ 0xffffff0c │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ stc2l 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ - ldcllt 7, cr15, [fp, #-1012] @ 0xfffffc0c │ │ │ │ + ldcllt 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ - @ instruction: 0x4621ad53 │ │ │ │ + @ instruction: 0x4621ad52 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ - vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + stc2 7, cr15, [r8], {250} @ 0xfa │ │ │ │ + @ instruction: 0xf6419809 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b36c │ │ │ │ + bl 0x17b4f0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ stc2 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ - ldclt 7, cr15, [sp, #-1012]! @ 0xfffffc0c │ │ │ │ + ldclt 7, cr15, [ip, #-1012]! @ 0xfffffc0c │ │ │ │ cmppvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ - @ instruction: 0x4621ad35 │ │ │ │ + @ instruction: 0x4621ad34 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf57d02a7 │ │ │ │ - ldcvs 13, cr10, [r3, #-172]! @ 0xffffff54 │ │ │ │ + ldcvs 13, cr10, [r3, #-168]! @ 0xffffff58 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r5, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r5, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldcge 4, cr15, [lr, #-244] @ 0xffffff0c │ │ │ │ - @ instruction: 0xf2419c09 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + ldcge 4, cr15, [sp, #-244] @ 0xffffff0c │ │ │ │ + @ instruction: 0xf6419c09 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b3c8 │ │ │ │ + bl 0x17b54c │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ @ instruction: 0xf7fdfd81 │ │ │ │ - @ instruction: 0x4621bd10 │ │ │ │ + strtmi fp, [r1], -pc, lsl #26 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ @ instruction: 0xf7fdfd6b │ │ │ │ - @ instruction: 0x4621bcfa │ │ │ │ + @ instruction: 0x4621bcf9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ - vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + stc2l 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + @ instruction: 0xf6419809 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b420 │ │ │ │ + bl 0x17b5a4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ - stcllt 7, cr15, [r3], #1012 @ 0x3f4 │ │ │ │ + stcllt 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ @ instruction: 0xf7fdfd3d │ │ │ │ - strtmi fp, [r1], -ip, asr #25 │ │ │ │ + strtmi fp, [r1], -fp, asr #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ - vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ + @ instruction: 0xf6419809 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b47c │ │ │ │ + bl 0x17b600 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ - ldclt 7, cr15, [r5], #1012 @ 0x3f4 │ │ │ │ + ldclt 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa330a │ │ │ │ - bls 0x350308 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x35047c │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x43adf649 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ stc2 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ - ldclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ + ldclt 7, cr15, [sl], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ @ instruction: 0xf7fdfcf5 │ │ │ │ - strtmi fp, [r1], -r4, lsl #25 │ │ │ │ + strtmi fp, [r1], -r3, lsl #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ - vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + stc2l 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ + @ instruction: 0xf6419809 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b50c │ │ │ │ + bl 0x17b690 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - stcllt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ + stcllt 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cd8 │ │ │ │ @ instruction: 0xf7fdfcc7 │ │ │ │ - @ instruction: 0x4621bc56 │ │ │ │ + @ instruction: 0x4621bc55 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe58f12a │ │ │ │ - vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + blx 0xfe38f2ae │ │ │ │ + @ instruction: 0xf6419809 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b568 │ │ │ │ + bl 0x17b6ec │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ ldc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ - ldclt 7, cr15, [pc], #-1012 @ 0xd0d6c │ │ │ │ + ldclt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ svceq 0x00d8f5b3 │ │ │ │ ldrthi pc, [sp], #1 @ │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ cmpphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ strhi pc, [r4, #1] │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - @ instruction: 0xf988f7fa │ │ │ │ + @ instruction: 0xf97ef7fa │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r2], #-244 @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r1], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - bls 0x3bc218 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x3bc398 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b75d4 │ │ │ │ + bl 0x1b7758 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x35c378 │ │ │ │ + blls 0x35c4fc │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - stcge 7, cr15, [lr], {61} @ 0x3d │ │ │ │ + stcge 7, cr15, [sp], {61} @ 0x3d │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdbge r6, {r0, r1, r3, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf904f7fb │ │ │ │ - stclt 7, cr15, [r7], {253} @ 0xfd │ │ │ │ + stclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ce8 │ │ │ │ @ instruction: 0xf7fdfc61 │ │ │ │ - @ instruction: 0xf44fbbf0 │ │ │ │ + @ instruction: 0xf44fbbef │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ ldrbhi pc, [ip, -r1] @ │ │ │ │ ldrthi pc, [sp], #513 @ 0x201 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.64 {d24-d26}, [pc :128], r7 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - blge 0xff70e420 │ │ │ │ + blge 0xff6ce5a4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdfb2f │ │ │ │ - strtmi fp, [r1], -ip, asr #23 │ │ │ │ + strtmi fp, [r1], -fp, asr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfef0f23e │ │ │ │ - vpmax.s8 d25, d1, d9 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + blx 0xfee0f3c2 │ │ │ │ + @ instruction: 0xf6419a09 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a2b24 │ │ │ │ + bl 0x1a2ca8 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vorr.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fc2d08 │ │ │ │ @ instruction: 0xf7fdfc23 │ │ │ │ - @ instruction: 0x4621bbb2 │ │ │ │ + @ instruction: 0x4621bbb1 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe88f272 │ │ │ │ - vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + blx 0xfe78f3f6 │ │ │ │ + @ instruction: 0xf6419809 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b6b0 │ │ │ │ + bl 0x17b834 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ stc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - bllt 0xfe7cf29c │ │ │ │ + bllt 0xfe78f420 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmax.s8 d8, d17, d12 │ │ │ │ vst3. {d24,d26,d28}, [pc :256], r3 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [r7, -r1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - strtmi sl, [r1], -r3, lsl #23 │ │ │ │ + strtmi sl, [r1], -r2, lsl #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff78f2dc │ │ │ │ - bllt 0x1ecf2e4 │ │ │ │ + blx 0xff78f460 │ │ │ │ + bllt 0x1e8f468 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x1d8e4ec │ │ │ │ + blge 0x1d4e670 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - blge 0x1c0e4f8 │ │ │ │ + blge 0x1bce67c │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b5b3c │ │ │ │ + bl 0x1b5cc0 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3408 │ │ │ │ @ instruction: 0xf7fdfb11 │ │ │ │ - movwcs fp, #6986 @ 0x1b4a │ │ │ │ + movwcs fp, #6985 @ 0x1b49 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xe13e0 │ │ │ │ - strbhi pc, [pc, #-1]! @ 0xd1357 @ │ │ │ │ + blcs 0xe1564 │ │ │ │ + strbhi pc, [pc, #-1]! @ 0xd14db @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0x108e554 │ │ │ │ + blge 0x104e6d8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ + blx 0x8f4da │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf93cf7fc │ │ │ │ - bllt 0xdcf36c │ │ │ │ + bllt 0xd8f4f0 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf5b384ff │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - strtmi sl, [r1], -r7, lsr #22 │ │ │ │ + strtmi sl, [r1], -r6, lsr #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffb8f386 │ │ │ │ + blx 0xffa8f50a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf948f7fc │ │ │ │ - bllt 0x7cf39c │ │ │ │ + bllt 0x78f520 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1bf0 │ │ │ │ + b 0x1d1d74 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #45613056 @ 0x2b80000 │ │ │ │ ldrhi pc, [lr, r1] │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ strtmi r8, [r1], -ip, lsl #15 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x178f3be │ │ │ │ + blx 0x170f542 │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ - stmdbge r6, {r0, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdff81 │ │ │ │ - movwcs fp, #6908 @ 0x1afc │ │ │ │ + movwcs fp, #6907 @ 0x1afb │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xe147c │ │ │ │ + blcs 0xe1600 │ │ │ │ ldrbhi pc, [r7], #1 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xffd0e5f0 │ │ │ │ + bge 0xffcce774 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf8c9 │ │ │ │ - andcs fp, r1, #228, 20 @ 0xe4000 │ │ │ │ + andcs fp, r1, #929792 @ 0xe3000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ bicshi pc, sp, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf1b64 │ │ │ │ + blcs 0xf1ce8 │ │ │ │ mvnhi pc, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_s, #35840 @ 0x8c00 │ │ │ │ - bge 0xff38ea3c │ │ │ │ + msreq CPSR_s, #33792 @ 0x8400 │ │ │ │ + bge 0xff34ebc0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf84af7fc │ │ │ │ - blt 0xff24f448 │ │ │ │ + blt 0xff20f5cc │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1c9c │ │ │ │ + b 0x1d1e20 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #32, 14 @ 0x800000 │ │ │ │ ldrhi pc, [r0, -r1] │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ strtmi r8, [r1], -sp, lsr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x20f46a │ │ │ │ + blx 0x18f5ee │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdfeeb │ │ │ │ - andcs fp, r1, #679936 @ 0xa6000 │ │ │ │ + andcs fp, r1, #675840 @ 0xa5000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ cmnphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf1a30 │ │ │ │ + blcs 0xf1bb4 │ │ │ │ ldrthi pc, [r3], r1 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_c, #937984 @ 0xe5000 │ │ │ │ - bge 0xfe40eab8 │ │ │ │ + msreq CPSR_c, #929792 @ 0xe3000 │ │ │ │ + bge 0xfe3cec3c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf84cf7fc │ │ │ │ - blt 0xfe2cf4c4 │ │ │ │ + blt 0xfe28f648 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1d18 │ │ │ │ + b 0x1d1e9c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ addsmi r8, r3, #32 │ │ │ │ andshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x462187fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff28f4e4 │ │ │ │ + blx 0xff20f668 │ │ │ │ @ instruction: 0xf57d0327 │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdffad │ │ │ │ - andcs fp, r1, #104, 20 @ 0x68000 │ │ │ │ + andcs fp, r1, #421888 @ 0x67000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ rsbhi pc, r1, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf166c │ │ │ │ + blcs 0xf17f0 │ │ │ │ adchi pc, r1, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_xc, #684032 @ 0xa7000 │ │ │ │ - bge 0x148eb34 │ │ │ │ + msreq CPSR_xc, #675840 @ 0xa5000 │ │ │ │ + bge 0x144ecb8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff0ef7fb │ │ │ │ - blt 0x134f540 │ │ │ │ + blt 0x130f6c4 │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #41473 @ 0xa201 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ stmdbeq r1!, {r1, r6, r9, ip, sp} │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ andls r0, r6, #82 @ 0x52 │ │ │ │ @@ -197765,163 +197862,163 @@ │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #35078 @ 0x8906 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r1, #45888 @ 0xb340 │ │ │ │ @ instruction: 0xf9e8f7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdacb6 │ │ │ │ - vmlsl.u8 , d20, d10 │ │ │ │ + @ instruction: 0xf7fdacb4 │ │ │ │ + vmlsl.u8 , d20, d8 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ - vcgt.s8 d25, d1, d10 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ - bl 0x192a8c │ │ │ │ + @ instruction: 0xf641930a │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x192c10 │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x213a48 │ │ │ │ + bl 0x213bcc │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r3], {62} @ 0x3e │ │ │ │ - blt 0x18cf5ec │ │ │ │ + stclge 4, cr15, [r1], {62} @ 0x3e │ │ │ │ + blt 0x184f770 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010622 │ │ │ │ @ instruction: 0xf5b384c9 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ smlaleq r8, r7, pc, r2 @ │ │ │ │ - stmibge r6!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r5!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x30f864 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x30f9c0 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9e8f7fb │ │ │ │ - ldmiblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ adchi pc, sp, r2 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf4148034 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9b2f7fa │ │ │ │ - vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf9aef7fa │ │ │ │ + @ instruction: 0xf6419809 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x462b0235 │ │ │ │ - bl 0x17ba88 │ │ │ │ + bl 0x17bc0c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x90f66c │ │ │ │ - stmiblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + blx 0x90f7f0 │ │ │ │ + stmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43d42a9 │ │ │ │ - addmi sl, r1, #2768896 @ 0x2a4000 │ │ │ │ - stmibge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + addmi sl, r1, #168, 18 @ 0x2a0000 │ │ │ │ + stmibge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28d0 │ │ │ │ @ instruction: 0xf7fdfa09 │ │ │ │ - @ instruction: 0xf3c4b998 │ │ │ │ + @ instruction: 0xf3c4b997 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ - vcgt.s8 d25, d1, d10 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ - bl 0x192b98 │ │ │ │ + @ instruction: 0xf641930a │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x192d1c │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x213b54 │ │ │ │ + bl 0x213cd8 │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ - blcs 0xfe90fa2c │ │ │ │ + blcs 0xfe90fbb0 │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x3ce7f4 │ │ │ │ - ldmiblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bge 0x34e978 │ │ │ │ + ldmiblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmdbge r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vorr.i16 q13, #207 @ 0x00cf │ │ │ │ - vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ - b 0x1492000 │ │ │ │ - bl 0x164a80 │ │ │ │ + vorr.i16 q13, #206 @ 0x00ce │ │ │ │ + @ instruction: 0xf6414581 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + b 0x1492184 │ │ │ │ + bl 0x164c04 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2858 │ │ │ │ + b 0x13d29dc │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf8cd930b │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x150f750 │ │ │ │ - ldmdblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x150f8d4 │ │ │ │ + ldmdblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r1!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - strls sl, [r9, #-2349] @ 0xfffff6d3 │ │ │ │ + strls sl, [r9, #-2348] @ 0xfffff6d4 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x88f7b4 │ │ │ │ - stmdblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x88f938 │ │ │ │ + stmdblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmge pc!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - strls sl, [r9, #-2299] @ 0xfffff705 │ │ │ │ + strls sl, [r9, #-2298] @ 0xfffff706 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subsvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + subsne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ @@ -197929,574 +198026,574 @@ │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xf9ecf7fb │ │ │ │ - ldmlt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ - ldmge r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r1, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ adchi pc, r5, r2 │ │ │ │ @ instruction: 0xf57d00e3 │ │ │ │ - strtmi sl, [r1], -r9, asr #17 │ │ │ │ + strtmi sl, [r1], -r8, asr #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff74f7f9 │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xff6af7f9 │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3128 │ │ │ │ + bl 0x1a32ac │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2960 │ │ │ │ @ instruction: 0xf7fdf8cb │ │ │ │ - @ instruction: 0xf3c4b8b4 │ │ │ │ - vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ - b 0x1492158 │ │ │ │ - bl 0x164bd8 │ │ │ │ + @ instruction: 0xf3c4b8b3 │ │ │ │ + @ instruction: 0xf6414581 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + b 0x14922dc │ │ │ │ + bl 0x164d5c │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0038f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fdf9a3 │ │ │ │ - stcleq 8, cr11, [r5], #568 @ 0x238 │ │ │ │ + stcleq 8, cr11, [r5], #564 @ 0x234 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ andeq pc, r8, #2 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ @ instruction: 0xf7fdfa0d │ │ │ │ - stcleq 8, cr11, [r5], #448 @ 0x1c0 │ │ │ │ + stcleq 8, cr11, [r5], #444 @ 0x1bc │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ - b 0x1212d2c │ │ │ │ + b 0x1212eb0 │ │ │ │ @ instruction: 0xf002050c │ │ │ │ strls r0, [r6, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ movwls sl, #47366 @ 0xb906 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ @ instruction: 0xf7fdf9ef │ │ │ │ - ldcvs 8, cr11, [r3, #-328]! @ 0xfffffeb8 │ │ │ │ + ldcvs 8, cr11, [r3, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r3, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r3, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r3, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x152238 │ │ │ │ - b 0x149237c │ │ │ │ + @ instruction: 0xf6414581 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x1523bc │ │ │ │ + b 0x1492500 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2a90 │ │ │ │ + b 0x13d2c14 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fdf935 │ │ │ │ - strls fp, [r9, #-2080] @ 0xfffff7e0 │ │ │ │ + strls fp, [r9, #-2079] @ 0xfffff7e1 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ @ instruction: 0xf8d2330a │ │ │ │ stmdbge r6, {r3, r7, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6490442 │ │ │ │ vqdmlal.s , d0, d1[4] │ │ │ │ - b 0x13d25f8 │ │ │ │ + b 0x13d277c │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf90b │ │ │ │ - strls fp, [r9, #-4086] @ 0xfffff00a │ │ │ │ + strls fp, [r9, #-4085] @ 0xfffff00b │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2b30 │ │ │ │ + b 0x13d2cb4 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf8e5 │ │ │ │ - @ instruction: 0xf414bfd0 │ │ │ │ + @ instruction: 0xf414bfcf │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ - stmiaeq r2!, {r0, r1, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmiaeq r2!, {r1, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ strcc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vrshl.s8 d16, d8, d9 │ │ │ │ vrsra.s64 q10, , #64 │ │ │ │ - vcgt.s8 d16, d10, d6 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - b 0x12122ac │ │ │ │ + @ instruction: 0xf64a0306 │ │ │ │ + vmlal.s q8, d16, d1[7] │ │ │ │ + b 0x1212430 │ │ │ │ strls r0, [r7], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fb9506 │ │ │ │ @ instruction: 0xf7fcf8bf │ │ │ │ - ldcvs 15, cr11, [r3, #-680]! @ 0xfffffd58 │ │ │ │ + ldcvs 15, cr11, [r3, #-676]! @ 0xfffffd5c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x009cf43c │ │ │ │ + svcge 0x009bf43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x152388 │ │ │ │ - b 0x14924cc │ │ │ │ + @ instruction: 0xf6414581 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x15250c │ │ │ │ + b 0x1492650 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2be0 │ │ │ │ + b 0x13d2d64 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf88d │ │ │ │ - ldcvs 15, cr11, [r3, #-480]! @ 0xfffffe20 │ │ │ │ + ldcvs 15, cr11, [r3, #-476]! @ 0xfffffe24 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x006af43c │ │ │ │ + svcge 0x0069f43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x1523ec │ │ │ │ - b 0x1492530 │ │ │ │ + @ instruction: 0xf6414581 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x152570 │ │ │ │ + b 0x14926b4 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2c44 │ │ │ │ + b 0x13d2dc8 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf85b │ │ │ │ - strls fp, [r9, #-3910] @ 0xfffff0ba │ │ │ │ + strls fp, [r9, #-3909] @ 0xfffff0bb │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ movwcs r0, #1346 @ 0x542 │ │ │ │ stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ ldrtmi r9, [r0], -r7, lsl #4 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r8], #-778 @ 0xfffffcf6 │ │ │ │ @ instruction: 0xf8c6f7fb │ │ │ │ - svclt 0x0029f7fc │ │ │ │ + svclt 0x0028f7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x12123c0 │ │ │ │ + b 0x1212544 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ strls r4, [r8], #-1153 @ 0xfffffb7f │ │ │ │ @ instruction: 0xf8a8f7fb │ │ │ │ - svclt 0x000bf7fc │ │ │ │ + svclt 0x000af7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x12123fc │ │ │ │ + b 0x1212580 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ @ instruction: 0xf7fcf88b │ │ │ │ - ldcvs 14, cr11, [r3, #-952]! @ 0xfffffc48 │ │ │ │ + ldcvs 14, cr11, [r3, #-948]! @ 0xfffffc4c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 7, pc, cr0, cr12, {1} @ │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr15, cr12, {1} │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d18 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ - bl 0x152500 │ │ │ │ - b 0x1492644 │ │ │ │ + @ instruction: 0xf6424581 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + bl 0x152684 │ │ │ │ + b 0x14927c8 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2d58 │ │ │ │ + b 0x13d2edc │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcffd1 │ │ │ │ - ldcvs 14, cr11, [r3, #-752]! @ 0xfffffd10 │ │ │ │ + ldcvs 14, cr11, [r3, #-748]! @ 0xfffffd14 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 5, pc, cr14, cr12, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr13, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d18 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ - bl 0x152564 │ │ │ │ - b 0x14926a8 │ │ │ │ + @ instruction: 0xf6424581 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + bl 0x1526e8 │ │ │ │ + b 0x149282c │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2dbc │ │ │ │ + b 0x13d2f40 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcff9f │ │ │ │ - strls fp, [r9, #-3722] @ 0xfffff176 │ │ │ │ + strls fp, [r9, #-3721] @ 0xfffff177 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ movwcs r0, #1346 @ 0x542 │ │ │ │ stmib sp, {r1, r3, r5, r8, r9, lr}^ │ │ │ │ andls r3, r7, #671088640 @ 0x28000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ @ instruction: 0xf7fcf809 │ │ │ │ - strtmi fp, [r1], -ip, ror #28 │ │ │ │ + strtmi fp, [r1], -fp, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ - blcs 0x16dbe4 │ │ │ │ + stc2l 7, cr15, [r6, #996] @ 0x3e4 │ │ │ │ + blcs 0x16dd68 │ │ │ │ eorhi pc, r0, r2, lsl #6 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf042832c │ │ │ │ @ instruction: 0xf640801f │ │ │ │ - vsubl.s8 q9, d0, d25 │ │ │ │ + vrshr.s64 d19, d9, #64 │ │ │ │ stmdbge r6, {r2, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr13, cr12, {3} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr11, cr12, {3} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28a0 │ │ │ │ @ instruction: 0xf7fcfeab │ │ │ │ - ldcvs 14, cr11, [r3, #-232]! @ 0xffffff18 │ │ │ │ + ldcvs 14, cr11, [r3, #-228]! @ 0xffffff1c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 1, pc, cr12, cr12, {1} @ │ │ │ │ + mcrge 4, 1, pc, cr11, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d18 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ - bl 0x152668 │ │ │ │ - b 0x14927ac │ │ │ │ + @ instruction: 0xf6424581 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + bl 0x1527ec │ │ │ │ + b 0x1492930 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], {82} @ 0x52 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2ec0 │ │ │ │ + b 0x13d3044 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcff1d │ │ │ │ - vmull.p8 , d4, d8 │ │ │ │ - vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ - b 0x14926b0 │ │ │ │ - bl 0x165130 │ │ │ │ + vmull.p8 , d4, d7 │ │ │ │ + @ instruction: 0xf6414581 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + b 0x1492834 │ │ │ │ + bl 0x1652b4 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcfef7 │ │ │ │ - strls fp, [r9, #-3554] @ 0xfffff21e │ │ │ │ + strls fp, [r9, #-3553] @ 0xfffff21f │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2f58 │ │ │ │ + b 0x13d30dc │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcfed1 │ │ │ │ - strls fp, [r9, #-3516] @ 0xfffff244 │ │ │ │ + strls fp, [r9, #-3515] @ 0xfffff245 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2fa4 │ │ │ │ + b 0x13d3128 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcfeab │ │ │ │ - stmiaeq r3!, {r1, r2, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmiaeq r3!, {r0, r2, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ vsubl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0030142 │ │ │ │ eormi r0, r2, r8, lsl #6 │ │ │ │ @ instruction: 0xf5b2430b │ │ │ │ @ instruction: 0xf3c43f00 │ │ │ │ @ instruction: 0xf0013103 │ │ │ │ vrshl.s8 q4, , │ │ │ │ - bcs 0xf237c │ │ │ │ + bcs 0xf2500 │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf852f7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fca9ac │ │ │ │ - @ instruction: 0xf8d1bddc │ │ │ │ + @ instruction: 0xf7fca9aa │ │ │ │ + @ instruction: 0xf8d1bdda │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ stmdacs r0, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r3, #496] @ 0x1f0 │ │ │ │ + ldclge 4, cr15, [r1, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [r0, #-496]! @ 0xfffffe10 │ │ │ │ + ldclge 4, cr15, [pc, #-496] @ 0xd1eb0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ - ldclge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ + ldclge 4, cr15, [r3, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ - @ instruction: 0xf8d1b96c │ │ │ │ + @ instruction: 0xf8d1b96a │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r5, #496]! @ 0x1f0 │ │ │ │ + ldcge 4, cr15, [r3, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [r2, #-496] @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [r1, #-496] @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ - ldcge 4, cr15, [r6, #-240]! @ 0xffffff10 │ │ │ │ + ldcge 4, cr15, [r5, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ - bl 0x240904 │ │ │ │ + bl 0x240a88 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2640 @ 0xa50 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf9d4f7fc │ │ │ │ - stclt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ + stclt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x3513e4 │ │ │ │ + bls 0x351558 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223870 │ │ │ │ + bl 0x2239f4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ @ instruction: 0xf7fcfd81 │ │ │ │ - bl 0x241400 │ │ │ │ + bl 0x241580 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2080 @ 0x820 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf9b0f7fc │ │ │ │ - ldcllt 7, cr15, [pc], #1008 @ 0xd23d0 │ │ │ │ + ldcllt 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ ldmibcs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ @ instruction: 0xf7fcf99f │ │ │ │ - strtmi fp, [r1], -lr, ror #25 │ │ │ │ + strtmi fp, [r1], -sp, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + ldc2l 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ stc2l 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ - ldcllt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ + ldcllt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x351354 │ │ │ │ + bls 0x3514c8 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223900 │ │ │ │ + bl 0x223a84 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2620 │ │ │ │ @ instruction: 0xf7fcfd39 │ │ │ │ - vqdmulh.s , q10, d0[2] │ │ │ │ + vqdmulh.s , q10, d3[1] │ │ │ │ movwls r5, #45569 @ 0xb201 │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1944f8 │ │ │ │ + bl 0x19467c │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ @ instruction: 0xf0054c42 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmiaeq r3!, {r3, r4, r5, r6, sl, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ vmls.f q8, q2, d2[0] │ │ │ │ @ instruction: 0x432b3403 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf9e2f7fc │ │ │ │ - stclt 7, cr15, [r3], #1008 @ 0x3f0 │ │ │ │ + stclt 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x3512e4 │ │ │ │ + bls 0x351458 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223970 │ │ │ │ + bl 0x223af4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25f0 │ │ │ │ @ instruction: 0xf7fcfd01 │ │ │ │ - @ instruction: 0x4621bc90 │ │ │ │ + strtmi fp, [r1], -pc, lsl #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ + ldc2l 7, cr15, [r8], #-996 @ 0xfffffc1c │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258] @ 0x8d2 @ │ │ │ │ stc2l 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ - ldcllt 7, cr15, [sp], #-1008 @ 0xfffffc10 │ │ │ │ + ldcllt 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbeq r5!, {r0, r1, r3, r8, sl, ip, pc} │ │ │ │ mcrrmi 3, 12, pc, r2, cr4 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ @ instruction: 0xf8d3a906 │ │ │ │ @@ -198505,17 +198602,17 @@ │ │ │ │ strls r4, [r6, #-1584] @ 0xfffff9d0 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3407 │ │ │ │ @ instruction: 0xf7fcf997 │ │ │ │ - vmov.i32 , #51455 @ 0x0000c8ff │ │ │ │ - vcgt.s8 d19, d1, d0 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + vmov.i32 , #51199 @ 0x0000c7ff │ │ │ │ + @ instruction: 0xf6413300 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ movwls r0, #42293 @ 0xa535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ subseq r3, fp, r2, asr #6 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ @@ -198523,121 +198620,121 @@ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldclt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ + ldmdage r9!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x351200 │ │ │ │ + bls 0x351374 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223a54 │ │ │ │ + bl 0x223bd8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2680 │ │ │ │ @ instruction: 0xf7fcfc8f │ │ │ │ - @ instruction: 0x4621bc1e │ │ │ │ + @ instruction: 0x4621bc1d │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93309 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ - bls 0x2d2e90 │ │ │ │ + @ instruction: 0xf641fadd │ │ │ │ + vrsra.s64 d17, d12, #64 │ │ │ │ + bls 0x2d3014 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ ldc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - vfma.f32 q13, , q10 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf641ac72 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf7fe0535 │ │ │ │ @ instruction: 0xf404bbe0 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strdeq r8, [r2], #75 @ 0x4b @ │ │ │ │ - blge 0xfff0f7dc │ │ │ │ + blge 0xffecf960 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x310c88 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x310de4 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfff901fe │ │ │ │ - bllt 0xff9d0208 │ │ │ │ + blx 0xfff90382 │ │ │ │ + bllt 0xff99038c │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrthi pc, [r7], #-1 @ │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ - @ instruction: 0x4621abd9 │ │ │ │ + @ instruction: 0x4621abd8 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe21021c │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + blx 0x1f903a0 │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3b08 │ │ │ │ + bl 0x1a3c8c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ @ instruction: 0xf7fcfbdb │ │ │ │ - @ instruction: 0xf5b3bbc4 │ │ │ │ + @ instruction: 0xf5b3bbc3 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf1b386e1 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621abbb │ │ │ │ + @ instruction: 0x4621abba │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfec10268 │ │ │ │ - bllt 0xfecd0270 │ │ │ │ + blx 0xfec103ec │ │ │ │ + bllt 0xfec903f4 │ │ │ │ svcvs 0x00e0f5b2 │ │ │ │ strbthi pc, [r6], r0 @ │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ - blge 0xfea8f480 │ │ │ │ + blge 0xfea4f604 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcfa97 │ │ │ │ - @ instruction: 0xf5b3bb9a │ │ │ │ + @ instruction: 0xf5b3bb99 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b383d1 │ │ │ │ @ instruction: 0xf0001f48 │ │ │ │ @ instruction: 0x21808792 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #255852544 @ 0xf400000 │ │ │ │ ldrhi pc, [pc, r0, asr #32] │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x15102c0 │ │ │ │ - vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + blx 0x1310444 │ │ │ │ + @ instruction: 0xf6419b08 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x223bac │ │ │ │ + bl 0x223d30 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2870 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff84f4ec │ │ │ │ + blge 0xff7cf670 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - blls 0x350cb0 │ │ │ │ + blls 0x350e14 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf810f7fc │ │ │ │ - bllt 0x18d0310 │ │ │ │ + bllt 0x1890494 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ addhi pc, fp, #1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf5b281d8 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b285c7 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ @@ -198647,106 +198744,106 @@ │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b385c1 │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ @ instruction: 0x462181d2 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrrc2 7, 15, pc, r4, cr9 @ │ │ │ │ - vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ - bl 0x213848 │ │ │ │ + mrrc2 7, 15, pc, r6, cr9 @ │ │ │ │ + @ instruction: 0xf6419b08 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x2139cc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1920 @ 0x780 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0x4621ab96 │ │ │ │ + @ instruction: 0x4621ab94 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x69037e │ │ │ │ + blx 0x590502 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2790f8d2 │ │ │ │ - blx 0xfe31039a │ │ │ │ - bllt 0x6d03a0 │ │ │ │ + blx 0xfe31051e │ │ │ │ + bllt 0x690524 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - vldmdbvs r3!, {s30-s220} │ │ │ │ + vldmdbvs r3!, {s30-s212} │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x4cf4c4 │ │ │ │ + blge 0x4cf648 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x33d000 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + blls 0x33d184 │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xffa6f7fb │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf7feab60 │ │ │ │ + @ instruction: 0xf7feab5e │ │ │ │ @ instruction: 0xf5b3bafc │ │ │ │ @ instruction: 0xf47c6fe0 │ │ │ │ - strtmi sl, [r1], -sp, ror #21 │ │ │ │ + strtmi sl, [r1], -ip, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe5903f6 │ │ │ │ + blx 0xfe49057a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf9bef7fb │ │ │ │ - blt 0xff95040c │ │ │ │ + blt 0xff910590 │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - bge 0xff80f614 │ │ │ │ + bge 0xff7cf798 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf9cd │ │ │ │ - bcs 0x100f80 │ │ │ │ - bge 0xff40f534 │ │ │ │ + bcs 0x101100 │ │ │ │ + bge 0xff3cf6b8 │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - vpmax.s8 q13, , │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x19312c │ │ │ │ + @ instruction: 0xf641aac6 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x1932b0 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 3, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0xb90456 │ │ │ │ - blt 0xfef5045c │ │ │ │ + blx 0xb905da │ │ │ │ + blt 0xfef105e0 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - @ instruction: 0x4621aab1 │ │ │ │ + @ instruction: 0x4621aab0 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x169046e │ │ │ │ + blx 0x15905f2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x141047c │ │ │ │ - blt 0xfea50484 │ │ │ │ + blx 0x1410600 │ │ │ │ + blt 0xfea10608 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1000622 │ │ │ │ @ instruction: 0xf5b387ee │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x46218299 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8f6f7f9 │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf8ecf7f9 │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3d84 │ │ │ │ + bl 0x1a3f08 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b40 │ │ │ │ @ instruction: 0xf7fcf97b │ │ │ │ - @ instruction: 0xf5b2ba86 │ │ │ │ + @ instruction: 0xf5b2ba85 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ addmi r8, sl, #20, 4 @ 0x40000001 │ │ │ │ addhi pc, lr, r1 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [r0], #1 │ │ │ │ svcne 0x0050f5b2 │ │ │ │ strhi pc, [fp], #1 │ │ │ │ @@ -198756,91 +198853,91 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strhi pc, [fp, #-1] │ │ │ │ svcne 0x0048f5b3 │ │ │ │ addhi pc, r8, r1, asr #32 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f9950b │ │ │ │ - blls 0x311308 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + blls 0x311494 │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ usatcs pc, #0, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff04f72c │ │ │ │ + bge 0xfefcf8b0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x350e40 │ │ │ │ + bls 0x350fb4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223e14 │ │ │ │ + bl 0x223f98 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb26f0 │ │ │ │ @ instruction: 0xf7fcfaaf │ │ │ │ - @ instruction: 0x4621ba3e │ │ │ │ + @ instruction: 0x4621ba3d │ │ │ │ @ instruction: 0xf7f8a806 │ │ │ │ - bls 0x2d2518 │ │ │ │ - vqdmulh.s d25, d1, d10 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + bls 0x2d266c │ │ │ │ + @ instruction: 0xf6419b0a │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x1a3e3c │ │ │ │ - bl 0x213288 │ │ │ │ + bl 0x1a3fc0 │ │ │ │ + bl 0x21340c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2ba0 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [ip], {61} @ 0x3d │ │ │ │ - blt 0xfe550584 │ │ │ │ + ldclge 4, cr15, [sl], {61} @ 0x3d │ │ │ │ + blt 0xfe4d0708 │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ - stmdavs fp, {r0, r5, r9, fp, sp, pc}^ │ │ │ │ + stmdavs fp, {r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x80f694 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bge 0x7cf818 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2ef8 │ │ │ │ @ instruction: 0xf7fcfa7f │ │ │ │ - strtmi fp, [r1], -lr, lsl #20 │ │ │ │ + strtmi fp, [r1], -sp, lsl #20 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf9b6f7f9 │ │ │ │ + @ instruction: 0xf9aef7f9 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdbge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf6419b09 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x223eb8 │ │ │ │ + bl 0x22403c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb27f0 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x16cf7f8 │ │ │ │ + bge 0x164f97c │ │ │ │ stmdblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010620 │ │ │ │ @ instruction: 0xf5b3807a │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x462180fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf83af7f9 │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf830f7f9 │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3efc │ │ │ │ + bl 0x1a4080 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b10 │ │ │ │ @ instruction: 0xf7fcf8bf │ │ │ │ - strteq fp, [r3], -sl, asr #19 │ │ │ │ + strteq fp, [r3], -r9, asr #19 │ │ │ │ strbhi pc, [r7], r0, lsl #2 @ │ │ │ │ movweq pc, #62030 @ 0xf24e @ │ │ │ │ cmnpeq lr, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs r4, sp, #35 @ 0x23 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ movwcs r8, #62213 @ 0xf305 │ │ │ │ @@ -198850,1672 +198947,1672 @@ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d8-d11}, [r4 :256], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strtmi r8, [r1], -pc, asr #4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf806f7f9 │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xfffcf7f8 │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3f64 │ │ │ │ + bl 0x1a40e8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2aa0 │ │ │ │ @ instruction: 0xf7fcf88b │ │ │ │ - @ instruction: 0x4621b996 │ │ │ │ + @ instruction: 0x4621b995 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8f6f7f9 │ │ │ │ - blcs 0x16e590 │ │ │ │ + @ instruction: 0xf8f0f7f9 │ │ │ │ + blcs 0x16e714 │ │ │ │ orrhi pc, lr, #67108864 @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf041838e │ │ │ │ @ instruction: 0xf6408349 │ │ │ │ - vmlal.s q10, d16, d1[6] │ │ │ │ + vmov.i32 q11, #2304 @ 0x00000900 │ │ │ │ stmdbge r6, {r2, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r7!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r5!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ @ instruction: 0xf7fcf9d5 │ │ │ │ - strtmi fp, [r1], -r4, ror #18 │ │ │ │ + strtmi fp, [r1], -r3, ror #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x310708 │ │ │ │ + blx 0x21088c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8def7fb │ │ │ │ - ldmdblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf889 │ │ │ │ - @ instruction: 0xf7f8b94a │ │ │ │ - bls 0x312734 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xf7f8b949 │ │ │ │ + bls 0x312890 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf950f7fa │ │ │ │ - ldmdblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addcs r0, r0, r2, lsr #17 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ @ instruction: 0x0c00ea04 │ │ │ │ vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @ instruction: 0xf5bc4381 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vqsub.s8 d8, d17, d31 │ │ │ │ @ instruction: 0xf1bc8144 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ strls r8, [r9, #-673] @ 0xfffffd5f │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0x2373cc │ │ │ │ + bl 0x237550 │ │ │ │ stmib sp, {r0, r1, r7, r8, r9}^ │ │ │ │ ldrtmi r2, [r0], -r6, lsl #2 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ ldccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ - blx 0x15107b2 │ │ │ │ + blx 0x1510936 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad52 │ │ │ │ - @ instruction: 0x4621b974 │ │ │ │ + @ instruction: 0xf7fcad50 │ │ │ │ + @ instruction: 0x4621b972 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf938f7f9 │ │ │ │ + @ instruction: 0xf936f7f9 │ │ │ │ @ instruction: 0xf57c02e1 │ │ │ │ - ldcvs 8, cr10, [r3, #-1012]! @ 0xfffffc0c │ │ │ │ + ldcvs 8, cr10, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r0!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vrshr.s64 d18, d17, #64 │ │ │ │ + vsubl.s8 q10, d0, d17 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ @ instruction: 0xf7fcfc33 │ │ │ │ - stmdage r6, {r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + stmdage r6, {r0, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8f6f7f9 │ │ │ │ + @ instruction: 0xf8f4f7f9 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r5, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2257 @ 0x8d1 │ │ │ │ + movwcs sl, #2256 @ 0x8d0 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - subscs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + sbccc pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ ldc2 7, cr15, [r4], {250} @ 0xfa │ │ │ │ - stmialt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - rsceq pc, r2, #16187392 @ 0xf70000 │ │ │ │ - ldmge ip!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + rsceq pc, r2, #16056320 @ 0xf50000 │ │ │ │ + ldmge fp!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmge r4!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r3!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2223 @ 0x8af │ │ │ │ + movwcs sl, #2222 @ 0x8ae │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - andcs pc, r1, #1610612740 @ 0x60000004 │ │ │ │ + rsbscc pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - blx 0xffd9087a │ │ │ │ - stmialt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffd909fe │ │ │ │ + stmialt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldcvs 8, cr15, [r3, #-724]! @ 0xfffffd2c │ │ │ │ + ldcvs 8, cr15, [r3, #-716]! @ 0xfffffd34 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r4, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r4, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r0, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmge pc, {r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ @ instruction: 0xf7fcfbd3 │ │ │ │ - stmdage r6, {r1, r2, r7, fp, ip, sp, pc} │ │ │ │ + stmdage r6, {r0, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf896f7f9 │ │ │ │ + @ instruction: 0xf894f7f9 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r6!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r5!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2161 @ 0x871 │ │ │ │ + movwcs sl, #2160 @ 0x870 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - adcne pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + andscc pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - blx 0xfee108f6 │ │ │ │ - stmdalt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfee10a7a │ │ │ │ + stmdalt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fcff13 │ │ │ │ - @ instruction: 0x4621b85a │ │ │ │ + @ instruction: 0x4621b859 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 4, pc, cr0, cr8, {7} │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + mcr2 7, 4, pc, cr6, cr8, {7} @ │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4208 │ │ │ │ + bl 0x1a438c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2ac0 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00aaf43c │ │ │ │ - stmialt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svcge 0x00a8f43c │ │ │ │ + stmialt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf852f7f9 │ │ │ │ + @ instruction: 0xf850f7f9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcr2 7, 5, pc, cr10, cr10, {7} @ │ │ │ │ - ldmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - stmdbge r6, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fcff47 │ │ │ │ - stmdage r6, {r3, r5, fp, ip, sp, pc} │ │ │ │ + stmdage r6, {r0, r1, r2, r5, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf858f7f9 │ │ │ │ + @ instruction: 0xf856f7f9 │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ - ldcvs 8, cr10, [r3, #-116]! @ 0xffffff8c │ │ │ │ + ldcvs 8, cr10, [r3, #-112]! @ 0xffffff90 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r4, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r4, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r0, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage pc, {r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ + vmlal.s q9, d16, d1[0] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ @ instruction: 0xf7fcfb53 │ │ │ │ - ldcvs 8, cr11, [r3, #-24]! @ 0xffffffe8 │ │ │ │ + ldcvs 8, cr11, [r3, #-20]! @ 0xffffffec │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmibge fp, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r9, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf3c4a986 │ │ │ │ + @ instruction: 0xf3c4a984 │ │ │ │ ldrmi r4, [r9], r1, lsl #7 │ │ │ │ @ instruction: 0xf43b2b03 │ │ │ │ - shsub8mi sl, r0, r3 │ │ │ │ + shsub8mi sl, r0, r2 │ │ │ │ mrc2 7, 2, pc, cr6, cr11, {7} │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0x4630a85a │ │ │ │ - @ instruction: 0xf840f016 │ │ │ │ + @ instruction: 0x4630a858 │ │ │ │ + @ instruction: 0xf88cf016 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - vmov.i16 q13, #196 @ 0x00c4 │ │ │ │ + vmov.i16 q13, #194 @ 0x00c2 │ │ │ │ strteq r3, [r1], r2, asr #6 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcshi pc, fp, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ sbcshi pc, r3, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ @ instruction: 0xf04182d4 │ │ │ │ @ instruction: 0xf77d819b │ │ │ │ - strmi pc, [r5], -r9, ror #28 │ │ │ │ - @ instruction: 0xf9aaf77d │ │ │ │ + strmi pc, [r5], -r7, lsr #27 │ │ │ │ + @ instruction: 0xf8e8f77d │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1efa44 │ │ │ │ + bl 0x1efbc8 │ │ │ │ @ instruction: 0xf7ea0449 │ │ │ │ - vpadd.i8 d31, d1, d13 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ - bl 0x112f28 │ │ │ │ + @ instruction: 0xf641fb13 │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ + bl 0x1130ac │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ ldrtmi r4, [r8], -fp, lsr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7d54630 │ │ │ │ - svcvs 0x00b3fa8b │ │ │ │ + svcvs 0x00b3fa3d │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ - svcne 0x005aa81c │ │ │ │ + svcne 0x005aa81a │ │ │ │ cmpmi r3, r3, asr r2 │ │ │ │ @ instruction: 0xf7fc67b3 │ │ │ │ - bcs 0x100ae4 │ │ │ │ - svcge 0x00a6f43b │ │ │ │ + bcs 0x100c60 │ │ │ │ + svcge 0x00a5f43b │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - vmax.f32 d26, d17, d17 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ - bl 0x193778 │ │ │ │ + @ instruction: 0xf641afa0 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x1938fc │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf804f7fb │ │ │ │ - svclt 0x0093f7fb │ │ │ │ + svclt 0x0092f7fb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - @ instruction: 0xf640fef3 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf640feed │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xfff2f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fba9f3 │ │ │ │ - stmdbeq r3!, {r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fba9f1 │ │ │ │ + stmdbeq r3!, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ sbcseq r0, sl, r2, asr #32 │ │ │ │ @ instruction: 0xf0024021 │ │ │ │ stmdaeq r7!, {r3, r9}^ │ │ │ │ - b 0x14a3704 │ │ │ │ + b 0x14a3888 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf5b13003 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vand q4, q8, │ │ │ │ stmdbcs r0, {r1, r3, r4, r5, r7, r9, sl, pc} │ │ │ │ orrshi pc, r2, r1 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - blx 0xe90b18 │ │ │ │ + blx 0xe90c9c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbab1b │ │ │ │ - andls fp, r9, #192, 30 @ 0x300 │ │ │ │ + andls fp, r9, #760 @ 0x2f8 │ │ │ │ orrvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ vhsub.s8 d25, d5, d11 │ │ │ │ - vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ @ instruction: 0xf7fbffb7 │ │ │ │ - andls fp, r9, #280 @ 0x118 │ │ │ │ + andls fp, r9, #276 @ 0x114 │ │ │ │ cmnpvs r9, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ vhsub.s8 d25, d5, d11 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmlal.s q9, d0, d1[0] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ @ instruction: 0xf7fbffa9 │ │ │ │ - andls fp, r9, #56, 30 @ 0xe0 │ │ │ │ + andls fp, r9, #55, 30 @ 0xdc │ │ │ │ msreq CPSR_sc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ vhsub.s8 d25, d5, d11 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vrshr.s64 d18, d9, #64 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ @ instruction: 0xf7fbff9b │ │ │ │ - @ instruction: 0xf44fbf2a │ │ │ │ + @ instruction: 0xf44fbf29 │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - svcge 0x0022f47b │ │ │ │ + svcge 0x0021f47b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfebd │ │ │ │ - qadd16mi fp, r1, r6 │ │ │ │ + qadd16mi fp, r1, r5 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 1, pc, cr12, cr8, {7} @ │ │ │ │ - vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + mcr2 7, 1, pc, cr4, cr8, {7} @ │ │ │ │ + @ instruction: 0xf6419b09 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224490 │ │ │ │ + bl 0x224614 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ @ instruction: 0xff70f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbadfa │ │ │ │ - strtmi fp, [r1], -r8, ror #30 │ │ │ │ + strtmi fp, [r1], -r6, ror #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ mcr2 7, 4, pc, cr2, cr9, {7} @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae3b │ │ │ │ - qsaxmi fp, r1, r6 │ │ │ │ + qsaxmi fp, r1, r4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 0, pc, cr0, cr8, {7} @ │ │ │ │ - vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + ldc2l 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + @ instruction: 0xf6419b09 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x2244e8 │ │ │ │ + bl 0x22466c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1792 @ 0x700 │ │ │ │ @ instruction: 0xff44f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaf6c │ │ │ │ - qasxmi fp, r1, ip │ │ │ │ + qasxmi fp, r1, sl │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 3, pc, cr8, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r2, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stclge 4, cr15, [r7, #240]! @ 0xf0 │ │ │ │ - vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + stclge 4, cr15, [r5, #240]! @ 0xf0 │ │ │ │ + @ instruction: 0xf6419b09 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224534 │ │ │ │ + bl 0x2246b8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0019f47b │ │ │ │ - ldcllt 7, cr15, [r9, #1008] @ 0x3f0 │ │ │ │ + svcge 0x0017f47b │ │ │ │ + ldcllt 7, cr15, [r7, #1008] @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mrrc2 7, 15, pc, r8, cr8 @ │ │ │ │ + mcrr2 7, 15, pc, ip, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff04f7fa │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaa71 │ │ │ │ - strtmi fp, [r1], -sl, lsl #30 │ │ │ │ + strtmi fp, [r1], -r8, lsl #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 2, pc, cr6, cr8, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr14, cr8, {7} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0078f43d │ │ │ │ - vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf6419b09 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224598 │ │ │ │ + bl 0x22471c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb29d0 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 7, pc, cr7, cr11, {3} @ │ │ │ │ + mcrge 4, 7, pc, cr5, cr11, {3} @ │ │ │ │ svclt 0x006af7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-572]! @ 0xfffffdc4 │ │ │ │ + ldcvs 13, cr15, [r3, #-540]! @ 0xfffffde4 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfed0fdfc │ │ │ │ + blge 0xfed0ff80 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x33dbc0 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + blls 0x33dd44 │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 6, pc, cr1, cr11, {3} @ │ │ │ │ - bllt 0xfe810d2c │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr15, cr11, {3} │ │ │ │ + bllt 0xfe810eb0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-420]! @ 0xfffffe5c │ │ │ │ + ldcvs 13, cr15, [r3, #-388]! @ 0xfffffe7c │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr13, {1} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x33e728 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + blls 0x33e8ac │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2600f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr11, cr11, {3} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr9, cr11, {3} │ │ │ │ mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff0cf7f8 │ │ │ │ + @ instruction: 0xff0af7f8 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ - stmdbge r6, {r0, r1, r5, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc4b │ │ │ │ - @ instruction: 0x4621be1e │ │ │ │ + @ instruction: 0x4621be1d │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_sxc, #4048 @ 0xfd0 │ │ │ │ - mrcge 5, 0, APSR_nzcv, cr4, cr11, {3} │ │ │ │ + msreq CPSR_sxc, #4016 @ 0xfb0 │ │ │ │ + mrcge 5, 0, APSR_nzcv, cr3, cr11, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffe10da6 │ │ │ │ - mcrlt 7, 0, pc, cr15, cr11, {7} @ │ │ │ │ + blx 0xffe10f2a │ │ │ │ + mcrlt 7, 0, pc, cr14, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - bls 0x311ee4 │ │ │ │ - msrne CPSR_s, #536870916 @ 0x20000004 │ │ │ │ + bls 0x312040 │ │ │ │ + tstpcc ip, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #244] @ 0xf4 │ │ │ │ - mcrlt 7, 3, pc, cr1, cr11, {7} @ │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr15, cr11, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr6, cr13, {1} @ │ │ │ │ - mcrlt 7, 2, pc, cr15, cr11, {7} @ │ │ │ │ + mcrlt 7, 2, pc, cr13, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 6, pc, cr2, cr8, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr0, cr8, {7} @ │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r6, {r0, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc25 │ │ │ │ - stmdage r6, {r2, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdage r6, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - msreq CPSR_, #2864 @ 0xb30 │ │ │ │ - stclge 5, cr15, [sl, #492] @ 0x1ec │ │ │ │ + msreq CPSR_, #2832 @ 0xb10 │ │ │ │ + stclge 5, cr15, [r9, #492] @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff490e3a │ │ │ │ - stcllt 7, cr15, [r5, #1004] @ 0x3ec │ │ │ │ + blx 0xff490fbe │ │ │ │ + stcllt 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 12, cr15, [r3, #-876]! @ 0xfffffc94 │ │ │ │ + ldcvs 12, cr15, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x0050f43b │ │ │ │ + svcge 0x004ef43b │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - blls 0x33eba8 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + blls 0x33ed24 │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2259] @ 0x8d3 @ │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 0, pc, cr13, cr11, {3} @ │ │ │ │ - svclt 0x003cf7fb │ │ │ │ + mcrge 4, 0, pc, cr11, cr11, {3} @ │ │ │ │ + svclt 0x003af7fb │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ - @ instruction: 0x4621ad97 │ │ │ │ + @ instruction: 0x4621ad96 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 3, pc, cr6, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [r2, #-1000]! @ 0xfffffc18 │ │ │ │ - stclt 7, cr15, [fp, #1004] @ 0x3ec │ │ │ │ + stclt 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2 7, cr15, [r0], #992 @ 0x3e0 │ │ │ │ - blls 0x22e3a4 │ │ │ │ + ldc2 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ + blls 0x22e528 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff18ffdc │ │ │ │ + blge 0xff190160 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x33dde8 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + bls 0x33df6c │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ ldc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdadd2 │ │ │ │ + @ instruction: 0xf7fdadd0 │ │ │ │ strtmi fp, [r1], -pc, lsr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff090f06 │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + blx 0xfee1108a │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46300335 │ │ │ │ stmdbge r6, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ @ instruction: 0xf7fbfc3f │ │ │ │ - strtmi fp, [r1], -sl, asr #26 │ │ │ │ + strtmi fp, [r1], -r9, asr #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r2, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stcge 4, cr15, [r1], {61} @ 0x3d │ │ │ │ - vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf6419b09 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224840 │ │ │ │ + bl 0x2249c4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r3, #492] @ 0x1ec │ │ │ │ - bllt 0xffdd0f88 │ │ │ │ + ldcge 4, cr15, [r1, #492] @ 0x1ec │ │ │ │ + bllt 0xffdd110c │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r5], -r0 @ │ │ │ │ @ instruction: 0xf57b00e5 │ │ │ │ - @ instruction: 0x4621ad1d │ │ │ │ + @ instruction: 0x4621ad1c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff310f92 │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + blx 0xff091116 │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4880 │ │ │ │ + bl 0x1a4a04 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f929c0 │ │ │ │ @ instruction: 0xf7fbfd1f │ │ │ │ - strtmi fp, [r1], -r8, lsl #26 │ │ │ │ + strtmi fp, [r1], -r7, lsl #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ - ldcllt 7, cr15, [fp], #1004 @ 0x3ec │ │ │ │ - @ instruction: 0xff52f1e7 │ │ │ │ + ldcllt 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ + @ instruction: 0xff90f1e7 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc2b │ │ │ │ - strtmi fp, [r1], -ip, ror #25 │ │ │ │ + strtmi fp, [r1], -fp, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ + stc2 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe711006 │ │ │ │ - ldcllt 7, cr15, [pc], {251} @ 0xfb │ │ │ │ + blx 0xfe71118a │ │ │ │ + ldcllt 7, cr15, [lr], {251} @ 0xfb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfbaf │ │ │ │ - @ instruction: 0x4621bcd2 │ │ │ │ + @ instruction: 0x4621bcd1 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffa1103a │ │ │ │ - stcllt 7, cr15, [r5], {251} @ 0xfb │ │ │ │ + blx 0xffa111be │ │ │ │ + stcllt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb95 │ │ │ │ - @ instruction: 0x4621bcb8 │ │ │ │ + @ instruction: 0x4621bcb7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfe21105c │ │ │ │ + blx 0x1f111e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37634 @ 0x9302 │ │ │ │ ldc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - movwcs sl, #11540 @ 0x2d14 │ │ │ │ + movwcs sl, #11538 @ 0x2d12 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x312784 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + blls 0x312910 │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ssatcs pc, #17, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe4d01b0 │ │ │ │ - ldcllt 7, cr15, [r9], #1004 @ 0x3ec │ │ │ │ + blge 0xfe450334 │ │ │ │ + ldcllt 7, cr15, [r7], #1004 @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc07 │ │ │ │ - strtmi fp, [r1], -r0, lsl #25 │ │ │ │ + @ instruction: 0x4621bc7f │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb93 │ │ │ │ - @ instruction: 0x4621bc74 │ │ │ │ + @ instruction: 0x4621bc73 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ + stc2l 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfea910f6 │ │ │ │ - stcllt 7, cr15, [r7], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfea9127a │ │ │ │ + stcllt 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff51110c │ │ │ │ - mrrclt 7, 15, pc, fp, cr11 @ │ │ │ │ + blx 0xff511290 │ │ │ │ + mrrclt 7, 15, pc, sl, cr11 @ │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ addmi r0, r2, #2 │ │ │ │ - stmge pc, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + stmge sp, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xff5ef7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fba880 │ │ │ │ - @ instruction: 0x4621bcb0 │ │ │ │ + @ instruction: 0xf7fba87e │ │ │ │ + strtmi fp, [r1], -lr, lsr #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffd11154 │ │ │ │ - ldclt 7, cr15, [r7], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xffd112d8 │ │ │ │ + ldclt 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ - stc2l 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe91116c │ │ │ │ - stclt 7, cr15, [fp], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfe9112f0 │ │ │ │ + stclt 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r7], {123} @ 0x7b │ │ │ │ + stcge 4, cr15, [r5], {123} @ 0x7b │ │ │ │ strtmi r2, [r1], -r2, lsl #6 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ - vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ - bl 0x214698 │ │ │ │ + stc2 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ + @ instruction: 0xf6419b08 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x21481c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1872 @ 0x750 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [r8, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac7f │ │ │ │ - strtmi fp, [r1], -ip, ror #24 │ │ │ │ + strtmi fp, [r1], -sl, ror #24 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vqdmlal.s , d16, d0[5] │ │ │ │ - bls 0x2d3ecc │ │ │ │ + @ instruction: 0xf641fabf │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ + bls 0x2d4050 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - vfma.f32 q13, , q3 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf641ac54 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf7ff0535 │ │ │ │ stmdage r6, {r0, r1, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_, #13056 @ 0x3300 │ │ │ │ - blge 0xff790814 │ │ │ │ + msreq CPSR_, #12544 @ 0x3100 │ │ │ │ + blge 0xff750998 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf97af7fa │ │ │ │ - bllt 0xff651220 │ │ │ │ + bllt 0xff6113a4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1350348 │ │ │ │ - stclt 7, cr15, [pc], #-1004 @ 0xd2e6c │ │ │ │ + blge 0x13504cc │ │ │ │ + stclt 7, cr15, [sp], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffbb │ │ │ │ - @ instruction: 0x4621bbb6 │ │ │ │ + @ instruction: 0x4621bbb5 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffa91262 │ │ │ │ + blx 0xffa113e6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff8ef7f9 │ │ │ │ - bllt 0xfeb51278 │ │ │ │ + bllt 0xfeb113fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffe1 │ │ │ │ - @ instruction: 0x4621bb9c │ │ │ │ + @ instruction: 0x4621bb9b │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff411296 │ │ │ │ + blx 0xff39141a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffb4f7f9 │ │ │ │ - bllt 0xfe4d12ac │ │ │ │ + bllt 0xfe491430 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff8912ae │ │ │ │ + blx 0xff811432 │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r6, {r0, r2, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbff65 │ │ │ │ - stmdage r6, {r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdage r6, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_, #211968 @ 0x33c00 │ │ │ │ - blge 0x1e908dc │ │ │ │ + msreq CPSR_, #209920 @ 0x33400 │ │ │ │ + blge 0x1e50a60 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffd6f7f9 │ │ │ │ - bllt 0x1d512e8 │ │ │ │ + bllt 0x1d1146c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffe9 │ │ │ │ - strtmi fp, [r1], -r4, ror #22 │ │ │ │ + strtmi fp, [r1], -r3, ror #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe611306 │ │ │ │ + blx 0xfe59148a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffbcf7f9 │ │ │ │ - bllt 0x16d131c │ │ │ │ + bllt 0x16914a0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff3d0444 │ │ │ │ - bllt 0xfed51340 │ │ │ │ + bge 0xff3d05c8 │ │ │ │ + bllt 0xfecd14c4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - blls 0x352228 │ │ │ │ + blls 0x3523a4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x25186c │ │ │ │ + blls 0x2519f0 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab9b │ │ │ │ - @ instruction: 0xf640bb9e │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf640bb9c │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe711376 │ │ │ │ + blx 0xfe7114fa │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbacd5 │ │ │ │ - @ instruction: 0x4621bb90 │ │ │ │ + strtmi fp, [r1], -lr, lsl #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf998f7f8 │ │ │ │ + @ instruction: 0xf98ef7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xff891394 │ │ │ │ + blx 0xff891518 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbabd5 │ │ │ │ - @ instruction: 0x4621bb7e │ │ │ │ + @ instruction: 0x4621bb7c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf986f7f8 │ │ │ │ + @ instruction: 0xf97cf7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0x20913b8 │ │ │ │ + blx 0x209153c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaa51 │ │ │ │ - @ instruction: 0xf404bb6c │ │ │ │ + @ instruction: 0xf404bb6a │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -sl, lsr #11 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf954f7f8 │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf94af7f8 │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4cc8 │ │ │ │ + bl 0x1a4e4c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92ab0 │ │ │ │ @ instruction: 0xf7fbf9d9 │ │ │ │ - strtmi fp, [r1], -r4, ror #21 │ │ │ │ + strtmi fp, [r1], -r3, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x611406 │ │ │ │ + blx 0x59158a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffdcf7f9 │ │ │ │ - blt 0xff6d141c │ │ │ │ + blt 0xff6915a0 │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r2, r6, r9, pc}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ - vcgt.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641930b │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ andls r0, r8, #-738197504 @ 0xd4000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ ldc2l 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae7f │ │ │ │ - @ instruction: 0xf5b3bb1e │ │ │ │ + @ instruction: 0xf5b3bb1c │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -ip, ror #9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf908f7f8 │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf8fef7f8 │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4d60 │ │ │ │ + bl 0x1a4ee4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b50 │ │ │ │ @ instruction: 0xf7fbf98d │ │ │ │ - @ instruction: 0x4621ba98 │ │ │ │ + @ instruction: 0x4621ba97 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_c, #946176 @ 0xe7000 │ │ │ │ - bge 0xfe490aac │ │ │ │ + msreq CPSR_c, #937984 @ 0xe5000 │ │ │ │ + bge 0xfe450c30 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff6ef7f9 │ │ │ │ - blt 0xfe3514b8 │ │ │ │ + blt 0xfe31163c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff7114b8 │ │ │ │ + blx 0xff69163c │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe9f │ │ │ │ - @ instruction: 0x4621ba7a │ │ │ │ + @ instruction: 0x4621ba79 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_xc, #823296 @ 0xc9000 │ │ │ │ - bge 0x1d10ae8 │ │ │ │ + msreq CPSR_xc, #815104 @ 0xc7000 │ │ │ │ + bge 0x1cd0c6c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff90f7f9 │ │ │ │ - blt 0x1bd14f4 │ │ │ │ + blt 0x1b91678 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffa3 │ │ │ │ - @ instruction: 0x4621ba5e │ │ │ │ + @ instruction: 0x4621ba5d │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe491510 │ │ │ │ + blx 0xfe411694 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff76f7f9 │ │ │ │ - blt 0x1551528 │ │ │ │ + blt 0x15116ac │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ fldmdbxvs r2!, {d15-d50} @ Deprecated │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs r2, {r1, r2, r5, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - bge 0xfe95065c │ │ │ │ - adcmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ + bge 0xfe9507e0 │ │ │ │ + andsvs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0x129155e │ │ │ │ + blx 0x12916e2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdaa9c │ │ │ │ + @ instruction: 0xf7fdaa9a │ │ │ │ @ instruction: 0x4621ba94 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfee91570 │ │ │ │ + blx 0xfee116f4 │ │ │ │ strtmi lr, [r1], -r7, ror #13 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfe591580 │ │ │ │ + blx 0xfe511704 │ │ │ │ stmdbge r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ movwls r4, #22064 @ 0x5630 │ │ │ │ @ instruction: 0xfffcf7f9 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmge pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blt 0x20d15a4 │ │ │ │ + ldmge sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0x2051728 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - @ instruction: 0xe7ebfa9b │ │ │ │ + @ instruction: 0xe7ebfa99 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfec3 │ │ │ │ - @ instruction: 0x4621b9fe │ │ │ │ + @ instruction: 0x4621b9fd │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xc915d0 │ │ │ │ + blx 0xc11754 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mrc2 7, 4, pc, cr6, cr9, {7} │ │ │ │ - ldmiblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1450808 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + bge 0x13d098c │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svclt 0x008af7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ vldmdbvs r2!, {s30-s240} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs r2, {r0, r1, r4, r5, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs r2, {r0, r4, r5, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stmiage lr!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + stmiage ip!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + sbcsne pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0xff511648 │ │ │ │ + blx 0xff5117cc │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fcaa26 │ │ │ │ - strtmi fp, [r1], -r1, lsr #17 │ │ │ │ + @ instruction: 0xf7fcaa24 │ │ │ │ + @ instruction: 0x4621b89f │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_x, #28672 @ 0x7000 │ │ │ │ - stmibge lr!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + msreq CPSR_x, #20480 @ 0x5000 │ │ │ │ + stmibge sp!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcr2 7, 2, pc, cr14, cr9, {7} @ │ │ │ │ - stmiblt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf870f7f8 │ │ │ │ - bicsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xf868f7f8 │ │ │ │ + bicne pc, ip, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf862f7f8 │ │ │ │ - @ instruction: 0x73b4f241 │ │ │ │ + @ instruction: 0xf85af7f8 │ │ │ │ + @ instruction: 0x13acf641 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldcllt 7, cr15, [fp, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe65 │ │ │ │ - strtmi fp, [r1], -r0, lsl #19 │ │ │ │ + @ instruction: 0x4621b97f │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff4cf7f7 │ │ │ │ + @ instruction: 0xff40f7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37633 @ 0x9301 │ │ │ │ - blx 0xfe8116e0 │ │ │ │ + blx 0xfe811864 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - vmul.i8 q13, , q6 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf641a9da │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf7fe0535 │ │ │ │ @ instruction: 0xf5b3be40 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ @ instruction: 0x462183b6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xffc0f7f7 │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xffb6f7f7 │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4ff0 │ │ │ │ + bl 0x1a5174 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ @ instruction: 0xf7fbf845 │ │ │ │ - @ instruction: 0x4621b950 │ │ │ │ + strtmi fp, [r1], -pc, asr #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8b0f7f8 │ │ │ │ + @ instruction: 0xf8aaf7f8 │ │ │ │ vcgt.s8 d18, d1, d13 │ │ │ │ - vrshr.s64 d16, d17, #64 │ │ │ │ + vsubl.s8 q9, d0, d17 │ │ │ │ rscsvs r0, r3, ip, lsl #4 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7faa906 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r7], #-240 @ 0xffffff10 │ │ │ │ - stmiblt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r5], #-240 @ 0xffffff10 │ │ │ │ + stmiblt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfef1 │ │ │ │ - strtmi fp, [r1], -ip, lsr #18 │ │ │ │ + strtmi fp, [r1], -fp, lsr #18 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8550a │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfec5 │ │ │ │ - strtmi fp, [r1], -r0, lsr #18 │ │ │ │ + @ instruction: 0x4621b91f │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf880f7f8 │ │ │ │ - addsmi pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf87af7f8 │ │ │ │ + andvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0043f43d │ │ │ │ - ldmdblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe83 │ │ │ │ - @ instruction: 0x4621b8fe │ │ │ │ + @ instruction: 0x4621b8fd │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf92ef7f8 │ │ │ │ + @ instruction: 0xf92cf7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mrc2 7, 2, pc, cr6, cr9, {7} │ │ │ │ - ldmlt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf940f7f8 │ │ │ │ + @ instruction: 0xf93ef7f8 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe47 │ │ │ │ - strtmi fp, [r1], -r2, ror #17 │ │ │ │ + strtmi fp, [r1], -r1, ror #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff56f7f7 │ │ │ │ + @ instruction: 0xff4cf7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0xf882f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaef2 │ │ │ │ - stmdage r6, {r2, r3, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ + stmdage r6, {r1, r3, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ @ instruction: 0x6d33f9c9 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [fp, #-248]! @ 0xffffff08 │ │ │ │ - subvc pc, r9, #74448896 @ 0x4700000 │ │ │ │ + adcseq pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf9c6f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea91c │ │ │ │ + @ instruction: 0xf7fea91a │ │ │ │ @ instruction: 0xf04fbd5e │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ strbmi r0, [r1, #-3074]! @ 0xfffff3fe │ │ │ │ stclge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r6, {r0, r1, r2, ip, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r3, [r9, #-517] @ 0xfffffdfb │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fa9208 │ │ │ │ - blls 0x252768 │ │ │ │ + blls 0x2528ec │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - vst2.8 {d10,d12}, [r4], r2 │ │ │ │ + vst2.8 {d10,d12}, [r4], r0 │ │ │ │ @ instruction: 0xf5b202e4 │ │ │ │ @ instruction: 0xf47d0fc4 │ │ │ │ sbcseq sl, fp, fp, asr ip │ │ │ │ andeq pc, r7, #7 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ - vcgt.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf641930b │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ andls r0, r8, #-738197504 @ 0xd4000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - blx 0xfee918e0 │ │ │ │ + blx 0xfee91a64 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac3b │ │ │ │ - stmdage r6, {r1, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ + stmdage r6, {r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ @ instruction: 0x6d33f967 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [r2, #248]! @ 0xf8 │ │ │ │ - andcc pc, r5, #74448896 @ 0x4700000 │ │ │ │ + rsbsmi pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf964f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea8ba │ │ │ │ + @ instruction: 0xf7fea8b8 │ │ │ │ @ instruction: 0x4621bdd5 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf95ef7f8 │ │ │ │ - vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ - bl 0x214e34 │ │ │ │ + @ instruction: 0xf960f7f8 │ │ │ │ + @ instruction: 0xf6419b08 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x214fb8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ strtmi fp, [r1], -r3, lsr #23 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf94cf7f8 │ │ │ │ - vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ - bl 0x214e58 │ │ │ │ + @ instruction: 0xf94ef7f8 │ │ │ │ + @ instruction: 0xf6419b08 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x214fdc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2690 │ │ │ │ stmdage r6, {r0, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 5, pc, cr2, cr7, {7} │ │ │ │ + mcr2 7, 5, pc, cr8, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x004cf43d │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x2ff6d4 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x2ff858 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bdddc │ │ │ │ + bl 0x1bdf60 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92950 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r1!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage pc!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ svclt 0x0036f7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ - ldmdalt sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfea919fc │ │ │ │ + blx 0xfea91b80 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbac1c │ │ │ │ - strmi fp, [r4, #2124] @ 0x84c │ │ │ │ - stcge 4, cr15, [r1], #-492 @ 0xfffffe14 │ │ │ │ - vrshl.s8 d25, d9, d1 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf7fbac1a │ │ │ │ + strmi fp, [r4, #2122] @ 0x84a │ │ │ │ + ldcge 4, cr15, [pc], {123} @ 0x7b │ │ │ │ + @ instruction: 0xf6419509 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ stmdacs r0, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [pc], {59} @ 0x3b │ │ │ │ - ldmdalt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [sp], {59} @ 0x3b │ │ │ │ + stmdalt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - mcr2 7, 4, pc, cr12, cr7, {7} @ │ │ │ │ - bicvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ + mcr2 7, 4, pc, cr4, cr7, {7} @ │ │ │ │ + @ instruction: 0x13bcf641 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bllt 0xff1d1a6c │ │ │ │ + bllt 0xff1d1bf0 │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfea11a70 │ │ │ │ + blx 0xfea11bf4 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbabe2 │ │ │ │ - stmdage r6, {r1, r4, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbabe0 │ │ │ │ + stmdage r6, {r4, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 1, pc, cr0, cr7, {7} │ │ │ │ + mcr2 7, 1, pc, cr6, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfef90ba8 │ │ │ │ + blge 0xfef90d2c │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2fe990 │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x2feb14 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bdee0 │ │ │ │ + bl 0x1be064 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f828f0 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00eff47a │ │ │ │ - bllt 0xfea11ad4 │ │ │ │ + svcge 0x00edf47a │ │ │ │ + bllt 0xfea11c58 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x311d38 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + blls 0x311ec4 │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2740f8d3 │ │ │ │ - bllt 0x1a51afc │ │ │ │ + bllt 0x1a51c80 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x311d14 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + blls 0x311ea0 │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2730f8d3 │ │ │ │ - bllt 0x15d1b20 │ │ │ │ + bllt 0x15d1ca4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #248]! @ 0xf8 │ │ │ │ - svclt 0x00b7f7fa │ │ │ │ + svclt 0x00b5f7fa │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - ldcvs 13, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ + ldcvs 13, cr15, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [sp, #-244] @ 0xffffff0c │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff40f7f8 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7fdaf94 │ │ │ │ + @ instruction: 0xf7fdaf92 │ │ │ │ stmdage r6, {r2, r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [r0, #988]! @ 0x3dc │ │ │ │ + stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xc50ca0 │ │ │ │ + bge 0xbd0e24 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x2fe45c │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x2fe5d8 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bdfe0 │ │ │ │ + bl 0x1be164 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82910 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x006ff47a │ │ │ │ - blt 0x6d1bcc │ │ │ │ + svcge 0x006df47a │ │ │ │ + blt 0x651d50 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - ldcvs 13, cr15, [r3, #-556]! @ 0xfffffdd4 │ │ │ │ + ldcvs 13, cr15, [r3, #-516]! @ 0xfffffdfc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r6, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xffd50cfc │ │ │ │ - vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + bge 0xffd50e80 │ │ │ │ + @ instruction: 0xf6419a08 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 7, pc, cr6, cr8, {7} │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7feaf4a │ │ │ │ + @ instruction: 0xf7feaf48 │ │ │ │ stmdage r6, {r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [r6, #-988]! @ 0xfffffc24 │ │ │ │ + ldc2l 7, cr15, [ip, #-988] @ 0xfffffc24 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - bls 0x2fe2ec │ │ │ │ - msrvs SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + bls 0x2fe470 │ │ │ │ + cmppeq ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1be074 │ │ │ │ + bl 0x1be1f8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0025f47a │ │ │ │ + svcge 0x0023f47a │ │ │ │ ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xf4264 │ │ │ │ + blcs 0xf43e8 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0007f43a │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0005f43a │ │ │ │ vnmla.f32 s8, s27, s30 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ vtst.8 d22, d1, d2 │ │ │ │ vmla.f d20, d0, d0[5] │ │ │ │ ldmdavs fp, {r2, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf830f77d │ │ │ │ + @ instruction: 0xff6ef77c │ │ │ │ andcs r6, sp, #716 @ 0x2cc │ │ │ │ - blcs 0xec0a0 │ │ │ │ - mcrge 4, 7, pc, cr13, cr10, {1} @ │ │ │ │ + blcs 0xec224 │ │ │ │ + mcrge 4, 7, pc, cr11, cr10, {1} @ │ │ │ │ mcrlt 7, 6, pc, cr15, cr14, {7} @ │ │ │ │ - vrshl.s8 d25, d9, d1 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + @ instruction: 0xf6419509 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c08 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfed50df8 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr3, cr10, {7} │ │ │ │ - vrshl.s8 d25, d9, d1 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ + bge 0xfecd0f7c │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr1, cr10, {7} │ │ │ │ + @ instruction: 0xf6419509 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c28 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe750e28 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr11, cr10, {7} │ │ │ │ + bge 0xfe6d0fac │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr9, cr10, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - ldc2 7, cr15, [r6, #-988] @ 0xfffffc24 │ │ │ │ - msreq CPSR_s, #68157440 @ 0x4100000 │ │ │ │ + stc2 7, cr15, [lr, #-988] @ 0xfffffc24 │ │ │ │ + tstpcs ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0x1451d58 │ │ │ │ - blcs 0x122970 │ │ │ │ - blge 0x3d1760 │ │ │ │ - blx 0x491d46 │ │ │ │ + blt 0x1451edc │ │ │ │ + blcs 0x122af4 │ │ │ │ + blge 0x3d18e4 │ │ │ │ + blx 0x211eca │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r7, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0050ce5 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ tstmi r5, #536870916 @ 0x20000004 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r7], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf43e2d00 │ │ │ │ svcvs 0x00b3ac74 │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ - blcs 0x15bf8c │ │ │ │ + blcs 0x15c110 │ │ │ │ rschi pc, r1, r0, lsl #6 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ ldrtmi r8, [r0], -r2, ror #1 │ │ │ │ - mcr2 0, 3, pc, cr14, cr4, {0} @ │ │ │ │ + mrc2 0, 5, pc, cr10, cr4, {0} │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - ldrtmi sl, [r0], -r2, lsl #29 │ │ │ │ + ldrtmi sl, [r0], -r0, lsl #29 │ │ │ │ @ instruction: 0xf7f74629 │ │ │ │ - svcvs 0x00b0fb21 │ │ │ │ + svcvs 0x00b0fb17 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf1a0ae7a │ │ │ │ + @ instruction: 0xf1a0ae78 │ │ │ │ @ instruction: 0xf1dc0c05 │ │ │ │ - bl 0x10d3dcc │ │ │ │ + bl 0x10d3f50 │ │ │ │ ldrvs r0, [r0, ip]! │ │ │ │ @ instruction: 0xf77c0100 │ │ │ │ - andcs pc, r4, #38656 @ 0x9700 │ │ │ │ + andcs pc, r4, #218112 @ 0x35400 │ │ │ │ tstpvc sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xfff0f7d3 │ │ │ │ - mcrlt 7, 3, pc, cr9, cr10, {7} @ │ │ │ │ - blcs 0x1229f8 │ │ │ │ + @ instruction: 0xffa2f7d3 │ │ │ │ + mcrlt 7, 3, pc, cr7, cr10, {7} @ │ │ │ │ + blcs 0x122b7c │ │ │ │ @ instruction: 0xf640d8bc │ │ │ │ - vrshr.s64 d20, d1, #64 │ │ │ │ + vsubl.s8 q11, d0, d1 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcr2 7, 3, pc, cr0, cr9, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faac73 │ │ │ │ - @ instruction: 0x4621be58 │ │ │ │ + @ instruction: 0x4621be56 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 2, pc, cr8, cr7, {7} │ │ │ │ + mrc2 7, 2, pc, cr6, cr7, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ stmdacs r0, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1a90f1c │ │ │ │ - mcrlt 7, 2, pc, cr7, cr10, {7} @ │ │ │ │ + blge 0x1a910a0 │ │ │ │ + mcrlt 7, 2, pc, cr5, cr10, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - strb pc, [sp, r3, ror #28]! @ │ │ │ │ + strb pc, [sp, r1, ror #28]! @ │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0xf888f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa98f │ │ │ │ - strtmi fp, [r1], -lr, lsr #28 │ │ │ │ + strtmi fp, [r1], -ip, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [r6], #-988 @ 0xfffffc24 │ │ │ │ + stc2 7, cr15, [ip], #-988 @ 0xfffffc24 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ ldc2 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab04 │ │ │ │ - @ instruction: 0x4621be1c │ │ │ │ + @ instruction: 0x4621be1a │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2 7, cr15, [r4], #-988 @ 0xfffffc24 │ │ │ │ + ldc2 7, cr15, [sl], {247} @ 0xf7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faac3a │ │ │ │ - strtmi fp, [r1], -sl, lsl #28 │ │ │ │ + strtmi fp, [r1], -r8, lsl #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 0, pc, cr10, cr7, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr8, cr7, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ stmdacs r0, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10d0fb8 │ │ │ │ - ldcllt 7, cr15, [r9, #1000]! @ 0x3e8 │ │ │ │ + bge 0x10d113c │ │ │ │ + ldcllt 7, cr15, [r7, #1000]! @ 0x3e8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - @ instruction: 0xe7edfe15 │ │ │ │ + @ instruction: 0xe7edfe13 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f7950b │ │ │ │ - blls 0x313940 │ │ │ │ - strbvs pc, [r4, #-577]! @ 0xfffffdbf @ │ │ │ │ + blls 0x313acc │ │ │ │ + ldrbeq pc, [ip, #-1601] @ 0xfffff9bf @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2770f8d3 │ │ │ │ - blt 0x1151ef0 │ │ │ │ + blt 0x1152074 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0xf860f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa929 │ │ │ │ - strtmi fp, [r1], -lr, asr #27 │ │ │ │ + strtmi fp, [r1], -ip, asr #27 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrc2 7, 3, pc, cr4, cr7, {7} │ │ │ │ - vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d0, d0[5] │ │ │ │ - bl 0x215408 │ │ │ │ + mrc2 7, 3, pc, cr6, cr7, {7} │ │ │ │ + @ instruction: 0xf6419b08 │ │ │ │ + vorr.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + bl 0x21558c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe26d0 │ │ │ │ @ instruction: 0x4621baf7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xff211f2a │ │ │ │ + blx 0xfef920ae │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ ldc2l 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faaa46 │ │ │ │ - blcc 0x20360c │ │ │ │ + blcc 0x203788 │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf1e │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mrc2 7, 3, pc, cr6, cr11, {6} │ │ │ │ - ldclt 7, cr15, [sp, #1000] @ 0x3e8 │ │ │ │ - blcs 0x122b90 │ │ │ │ + mcr2 7, 1, pc, cr8, cr11, {6} @ │ │ │ │ + ldclt 7, cr15, [fp, #1000] @ 0x3e8 │ │ │ │ + blcs 0x122d14 │ │ │ │ mcrge 6, 4, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf77be7f1 │ │ │ │ - @ instruction: 0xf008ff01 │ │ │ │ + @ instruction: 0xf008fe3f │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff3cf7d3 │ │ │ │ + mcr2 7, 7, pc, cr14, cr3, {6} @ │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ strtmi r1, [r0], -r9, ror #24 │ │ │ │ - cdp2 7, 11, cr15, cr10, cr7, {7} │ │ │ │ - stclt 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ - mrc2 7, 7, pc, cr0, cr11, {3} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr7, {7} │ │ │ │ + stclt 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + mcr2 7, 1, pc, cr14, cr11, {3} @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d34630 │ │ │ │ - stmdals r5, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e74629 │ │ │ │ - @ instruction: 0xf7fafea9 │ │ │ │ - stmdacc r4, {r1, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fafe9f │ │ │ │ + stmdacc r4, {r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf63f2801 │ │ │ │ @ instruction: 0xf77baec9 │ │ │ │ - @ instruction: 0x4642fedb │ │ │ │ + @ instruction: 0x4642fe19 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0x462f4630 │ │ │ │ - @ instruction: 0xff16f7d3 │ │ │ │ + mcr2 7, 6, pc, cr8, cr3, {6} @ │ │ │ │ stclt 7, cr15, [r9, #-1016]! @ 0xfffffc08 │ │ │ │ - @ instruction: 0x0084bebe │ │ │ │ + addeq fp, r4, sl, lsr sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [ip, #924]! @ 0x39c │ │ │ │ + ldc2 7, cr15, [r2, #924]! @ 0x39c │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - ldc2 7, cr15, [r8, #924]! @ 0x39c │ │ │ │ + stc2 7, cr15, [lr, #924]! @ 0x39c │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r4, #924]! @ 0x39c │ │ │ │ + stc2 7, cr15, [sl, #924]! @ 0x39c │ │ │ │ @ instruction: 0xf8d54603 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ movlt r2, r0 │ │ │ │ stmdavs r1!, {r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmib r4, {r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf010c201 │ │ │ │ - b 0x1154078 │ │ │ │ + b 0x11541fc │ │ │ │ tstle r4, ip, lsl #4 │ │ │ │ @ instruction: 0x0c01ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ movwmi sp, #41221 @ 0xa105 │ │ │ │ andmi r6, sl, #14745600 @ 0xe10000 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r5, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462883f0 │ │ │ │ @ instruction: 0xf0149303 │ │ │ │ - blls 0x1d349c │ │ │ │ + blls 0x1d3750 │ │ │ │ stmdbvs r0!, {r3, r5, r8, ip, sp, pc} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ strvs lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -200526,32 +200623,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r4, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [r4, #-924]! @ 0xfffffc64 │ │ │ │ + ldc2l 7, cr15, [sl, #-924] @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - stc2l 7, cr15, [r0, #-924]! @ 0xfffffc64 │ │ │ │ + ldc2l 7, cr15, [r6, #-924] @ 0xfffffc64 │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ mvnslt r2, r0 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ ldrle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ - blcs 0x1ae47c │ │ │ │ + blcs 0x1ae600 │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ andmi r6, fp, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ @ instruction: 0xf0149203 │ │ │ │ - bls 0x1d340c │ │ │ │ + bls 0x1d36c0 │ │ │ │ stmiavs r0!, {r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r3], -r1, asr #12 │ │ │ │ ldrmi r9, [r8, r0, lsl #12]! │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -200567,17 +200664,17 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r6, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2, #-924] @ 0xfffffc64 │ │ │ │ + stc2 7, cr15, [r8, #-924] @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [lr, #-924] @ 0xfffffc64 │ │ │ │ + stc2 7, cr15, [r4, #-924] @ 0xfffffc64 │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ cmnlt r8, r0 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ @@ -200587,3611 +200684,3611 @@ │ │ │ │ andle r2, r9, r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andls r4, r5, #40, 12 @ 0x2800000 │ │ │ │ - stc2l 0, cr15, [r8], #-80 @ 0xffffffb0 │ │ │ │ + ldc2 0, cr15, [r4], #80 @ 0x50 │ │ │ │ cmplt r0, r5, lsl #20 │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ ldmib r4, {r0, r6, r9, sl, lr}^ │ │ │ │ movwls r3, #3 │ │ │ │ movwls r1, #6107 @ 0x17db │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b3ec │ │ │ │ + bl 0xfec2b570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-6 │ │ │ │ - stc2l 7, cr15, [r6], #-600 @ 0xfffffda8 │ │ │ │ + blx 0xfea121ea │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b424 │ │ │ │ + bl 0xfec2b5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-14 │ │ │ │ - mcrr2 7, 9, pc, sl, cr6 @ │ │ │ │ + blx 0xfe312222 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b45c │ │ │ │ + bl 0xfec2b5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-3 │ │ │ │ - stc2 7, cr15, [lr], #-600 @ 0xfffffda8 │ │ │ │ + blx 0x1c1225a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b494 │ │ │ │ + bl 0xfec2b618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-11 │ │ │ │ - ldc2 7, cr15, [r2], {150} @ 0x96 │ │ │ │ + blx 0x1512292 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b4cc │ │ │ │ + bl 0xfec2b650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-8 │ │ │ │ - blx 0xffe92146 │ │ │ │ + blx 0xe122ca │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b504 │ │ │ │ + bl 0xfec2b688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vqdmulh.s d21, d16, d1[0] │ │ │ │ - blls 0x297350 │ │ │ │ + vqdmulh.s d23, d0, d1[1] │ │ │ │ + blls 0x2974d4 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x28433c │ │ │ │ - ldc2 7, cr15, [r2, #-584]! @ 0xfffffdb8 │ │ │ │ + blls 0x2844c0 │ │ │ │ + ldc2l 7, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b54c │ │ │ │ + bl 0xfec2b6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vmov.i32 d22, #2559 @ 0x000009ff │ │ │ │ - blls 0x297398 │ │ │ │ + @ instruction: 0xf2c07c9d │ │ │ │ + blls 0x29751c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284384 │ │ │ │ - stc2 7, cr15, [lr, #-584] @ 0xfffffdb8 │ │ │ │ + blls 0x284508 │ │ │ │ + mcrr2 7, 9, pc, ip, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b594 │ │ │ │ + bl 0xfec2b718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vmvn.i32 q11, #511 @ 0x000001ff │ │ │ │ - blls 0x2973e0 │ │ │ │ + @ instruction: 0xf2c07cf5 │ │ │ │ + blls 0x297564 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2843cc │ │ │ │ - stc2l 7, cr15, [sl], #584 @ 0x248 │ │ │ │ + blls 0x284550 │ │ │ │ + stc2 7, cr15, [r8], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b5dc │ │ │ │ + bl 0xfec2b760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ - vmin.s8 d20, d4, d10 │ │ │ │ - vqdmulh.s d22, d16, d1[2] │ │ │ │ - blls 0x297428 │ │ │ │ + @ instruction: 0xf644461a │ │ │ │ + vqdmulh.s d16, d0, d1[3] │ │ │ │ + blls 0x2975ac │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284414 │ │ │ │ - stc2l 7, cr15, [r6], {146} @ 0x92 │ │ │ │ + blls 0x284598 │ │ │ │ + stc2 7, cr15, [r4], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b624 │ │ │ │ + bl 0xfec2b7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ - vmin.s8 d20, d4, d10 │ │ │ │ - vmull.s8 , d0, d17 │ │ │ │ - blls 0x297470 │ │ │ │ + @ instruction: 0xf644461a │ │ │ │ + vmull.s8 q8, d16, d21 │ │ │ │ + blls 0x2975f4 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x28445c │ │ │ │ - stc2 7, cr15, [r2], #584 @ 0x248 │ │ │ │ + blls 0x2845e0 │ │ │ │ + blx 0xff91241e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b66c │ │ │ │ + bl 0xfec2b7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ - vmin.s8 d20, d4, d10 │ │ │ │ - vmvn.i32 , #2559 @ 0x000009ff │ │ │ │ - blls 0x2974b8 │ │ │ │ + @ instruction: 0xf644461a │ │ │ │ + @ instruction: 0xf2c00cfd │ │ │ │ + blls 0x29763c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2844a4 │ │ │ │ - ldc2l 7, cr15, [lr], #-584 @ 0xfffffdb8 │ │ │ │ + blls 0x284628 │ │ │ │ + blx 0xff012466 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b6b4 │ │ │ │ + bl 0xfec2b838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ - vmin.s8 d20, d4, d10 │ │ │ │ - @ instruction: 0xf2c07cd1 │ │ │ │ - blls 0x297500 │ │ │ │ + @ instruction: 0xf644461a │ │ │ │ + vmov.i32 , #1535 @ 0x000005ff │ │ │ │ + blls 0x297684 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2844ec │ │ │ │ - mrrc2 7, 9, pc, sl, cr2 @ │ │ │ │ + blls 0x284670 │ │ │ │ + blx 0xfe7124ae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b6fc │ │ │ │ + bl 0xfec2b880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xf644461a │ │ │ │ - vmull.s8 q8, d0, d25 │ │ │ │ - blls 0x297548 │ │ │ │ + vmull.s8 , d16, d29 │ │ │ │ + blls 0x2976cc │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284534 │ │ │ │ - ldc2 7, cr15, [r6], #-584 @ 0xfffffdb8 │ │ │ │ + blls 0x2846b8 │ │ │ │ + blx 0x1e124f6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b744 │ │ │ │ + bl 0xfec2b8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stceq 6, cr15, [r1], {68} @ 0x44 │ │ │ │ + stccs 6, cr15, [r5], {68} @ 0x44 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf792c008 │ │ │ │ - andlt pc, r4, r5, lsl ip @ │ │ │ │ + andlt pc, r4, r3, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b788 │ │ │ │ + bl 0xfec2b90c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcleq 6, cr15, [r9], {68} @ 0x44 │ │ │ │ + mrrccs 6, 4, pc, sp, cr4 @ │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf792c008 │ │ │ │ - strdlt pc, [r4], -r3 │ │ │ │ + andlt pc, r4, r1, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b7cc │ │ │ │ + bl 0xfec2b950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404618 │ │ │ │ + bl 0x40479c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dce00 │ │ │ │ + bl 0x3dcf84 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {124} @ 0x7c │ │ │ │ + blx 0x119257e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r4, r8, r5 │ │ │ │ + addeq fp, r4, r4, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b824 │ │ │ │ + bl 0xfec2b9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404670 │ │ │ │ + bl 0x4047f4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r8, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dce58 │ │ │ │ + bl 0x3dcfdc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff712452 │ │ │ │ + blx 0x6925d6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, asr #10 │ │ │ │ + @ instruction: 0x0084b3bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b87c │ │ │ │ + bl 0xfec2ba00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4046c8 │ │ │ │ + bl 0x40484c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dceb0 │ │ │ │ + bl 0x3dd034 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfec124aa │ │ │ │ + blx 0xffb9262c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, ror #9 │ │ │ │ + addeq fp, r4, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b8d4 │ │ │ │ + bl 0xfec2ba58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404720 │ │ │ │ + bl 0x4048a4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r0, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcf08 │ │ │ │ + bl 0x3dd08c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe112502 │ │ │ │ + blx 0xff092684 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r4, r0, r4 │ │ │ │ + addeq fp, r4, ip, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b92c │ │ │ │ + bl 0xfec2bab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404778 │ │ │ │ + bl 0x4048fc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71b8f243 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcf60 │ │ │ │ + bl 0x3dd0e4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x161255a │ │ │ │ + blx 0xfe5926dc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, lsr r4 │ │ │ │ + @ instruction: 0x0084b2b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b984 │ │ │ │ + bl 0xfec2bb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4047d0 │ │ │ │ + bl 0x404954 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcfb8 │ │ │ │ + bl 0x3dd13c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xb125b2 │ │ │ │ + blx 0x1a92734 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, ror #7 │ │ │ │ + addeq fp, r4, ip, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b9dc │ │ │ │ + bl 0xfec2bb60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404828 │ │ │ │ + bl 0x4049ac │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_fiq, r3 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd010 │ │ │ │ + bl 0x3dd194 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12608 │ │ │ │ + blx 0xf9278c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, lsl #7 │ │ │ │ + addeq fp, r4, r4, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ba34 │ │ │ │ + bl 0xfec2bbb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404880 │ │ │ │ + bl 0x404a04 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd068 │ │ │ │ + bl 0x3dd1ec │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff512660 │ │ │ │ + blx 0x4927e4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, lsr r3 │ │ │ │ + addeq fp, r4, ip, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ba8c │ │ │ │ + bl 0xfec2bc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4048d8 │ │ │ │ + bl 0x404a5c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd0c0 │ │ │ │ + bl 0x3dd244 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfea126b8 │ │ │ │ + @ instruction: 0xf9e2f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r4], r8 │ │ │ │ + addeq fp, r4, r4, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bae4 │ │ │ │ + bl 0xfec2bc68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404930 │ │ │ │ + bl 0x404ab4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd118 │ │ │ │ + bl 0x3dd29c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1f12710 │ │ │ │ + @ instruction: 0xf9b6f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, lsl #5 │ │ │ │ + strdeq fp, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bb3c │ │ │ │ + bl 0xfec2bcc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404988 │ │ │ │ + bl 0x404b0c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd170 │ │ │ │ + bl 0x3dd2f4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1412768 │ │ │ │ + @ instruction: 0xf98af77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, lsr #4 │ │ │ │ + addeq fp, r4, r4, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bb94 │ │ │ │ + bl 0xfec2bd18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4049e0 │ │ │ │ + bl 0x404b64 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd1c8 │ │ │ │ + bl 0x3dd34c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x9127c0 │ │ │ │ + @ instruction: 0xf95ef77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r4], r0 │ │ │ │ + addeq fp, r4, ip, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bbec │ │ │ │ + bl 0xfec2bd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404a38 │ │ │ │ + bl 0x404bbc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd220 │ │ │ │ + bl 0x3dd3a4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f4f77c │ │ │ │ + @ instruction: 0xf932f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, ror r1 │ │ │ │ + strdeq sl, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bc44 │ │ │ │ + bl 0xfec2bdc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404a90 │ │ │ │ + bl 0x404c14 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd278 │ │ │ │ + bl 0x3dd3fc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c8f77c │ │ │ │ + @ instruction: 0xf906f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, lsr #2 │ │ │ │ + umulleq sl, r4, ip, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bc9c │ │ │ │ + bl 0xfec2be20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404ae8 │ │ │ │ + bl 0x404c6c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd2d0 │ │ │ │ + bl 0x3dd454 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf99cf77c │ │ │ │ + @ instruction: 0xf8daf77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, asr #1 │ │ │ │ + addeq sl, r4, r4, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bcf4 │ │ │ │ + bl 0xfec2be78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404b40 │ │ │ │ + bl 0x404cc4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd328 │ │ │ │ + bl 0x3dd4ac │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf970f77c │ │ │ │ + @ instruction: 0xf8aef77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, ror r0 │ │ │ │ + addeq sl, r4, ip, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bd4c │ │ │ │ + bl 0xfec2bed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404b98 │ │ │ │ + bl 0x404d1c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd380 │ │ │ │ + bl 0x3dd504 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf944f77c │ │ │ │ + @ instruction: 0xf882f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, lsl r0 │ │ │ │ + umulleq sl, r4, r4, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bda4 │ │ │ │ + bl 0xfec2bf28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404bf0 │ │ │ │ + bl 0x404d74 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r4, r0, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd3d8 │ │ │ │ + bl 0x3dd55c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf918f77c │ │ │ │ + @ instruction: 0xf856f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr #31 │ │ │ │ + addeq sl, r4, ip, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bdfc │ │ │ │ + bl 0xfec2bf80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404c48 │ │ │ │ + bl 0x404dcc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b4f240 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd430 │ │ │ │ + bl 0x3dd5b4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ecf77c │ │ │ │ + @ instruction: 0xf82af77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, ror #30 │ │ │ │ + addeq sl, r4, r4, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2be54 │ │ │ │ + bl 0xfec2bfd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404ca0 │ │ │ │ + bl 0x404e24 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd488 │ │ │ │ + bl 0x3dd60c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c0f77c │ │ │ │ + @ instruction: 0xfffef77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsl pc │ │ │ │ + addeq sl, r4, ip, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2beac │ │ │ │ + bl 0xfec2c030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404cf8 │ │ │ │ + bl 0x404e7c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_fiq, r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd4e0 │ │ │ │ + bl 0x3dd664 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf894f77c │ │ │ │ + @ instruction: 0xffd2f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084aeb8 │ │ │ │ + addeq sl, r4, r4, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bf04 │ │ │ │ + bl 0xfec2c088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404d50 │ │ │ │ + bl 0x404ed4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41acf240 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd538 │ │ │ │ + bl 0x3dd6bc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf868f77c │ │ │ │ + @ instruction: 0xffa6f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror #28 │ │ │ │ + ldrdeq sl, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bf5c │ │ │ │ + bl 0xfec2c0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404da8 │ │ │ │ + bl 0x404f2c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd590 │ │ │ │ + bl 0x3dd714 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf83cf77c │ │ │ │ + @ instruction: 0xff7af77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl #28 │ │ │ │ + addeq sl, r4, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bfb4 │ │ │ │ + bl 0xfec2c138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404e00 │ │ │ │ + bl 0x404f84 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_usr, r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd5e8 │ │ │ │ + bl 0x3dd76c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf810f77c │ │ │ │ + @ instruction: 0xff4ef77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084adb0 │ │ │ │ + addeq sl, r4, ip, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c00c │ │ │ │ + bl 0xfec2c190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404e58 │ │ │ │ + bl 0x404fdc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd640 │ │ │ │ + bl 0x3dd7c4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe4f77b │ │ │ │ + @ instruction: 0xff22f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, asr sp │ │ │ │ + ldrdeq sl, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c064 │ │ │ │ + bl 0xfec2c1e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404eb0 │ │ │ │ + bl 0x405034 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd698 │ │ │ │ + bl 0x3dd81c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb8f77b │ │ │ │ + mrc2 7, 7, pc, cr6, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsl #26 │ │ │ │ + addeq sl, r4, ip, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c0bc │ │ │ │ + bl 0xfec2c240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404f08 │ │ │ │ + bl 0x40508c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd6f0 │ │ │ │ + bl 0x3dd874 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff8cf77b │ │ │ │ + mcr2 7, 6, pc, cr10, cr11, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsr #25 │ │ │ │ + addeq sl, r4, r4, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c114 │ │ │ │ + bl 0xfec2c298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404f60 │ │ │ │ + bl 0x4050e4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd748 │ │ │ │ + bl 0x3dd8cc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff60f77b │ │ │ │ + mrc2 7, 4, pc, cr14, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr ip │ │ │ │ + addeq sl, r4, ip, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c16c │ │ │ │ + bl 0xfec2c2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404fb8 │ │ │ │ + bl 0x40513c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd7a0 │ │ │ │ + bl 0x3dd924 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff34f77b │ │ │ │ + mrc2 7, 3, pc, cr2, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r8 │ │ │ │ + addeq sl, r4, r4, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c1c4 │ │ │ │ + bl 0xfec2c348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405010 │ │ │ │ + bl 0x405194 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd7f8 │ │ │ │ + bl 0x3dd97c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff08f77b │ │ │ │ + mcr2 7, 2, pc, cr6, cr11, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsr #23 │ │ │ │ + addeq sl, r4, ip, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c21c │ │ │ │ + bl 0xfec2c3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405068 │ │ │ │ + bl 0x4051ec │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd850 │ │ │ │ + bl 0x3dd9d4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr12, cr11, {3} │ │ │ │ + mrc2 7, 0, pc, cr10, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, asr #22 │ │ │ │ + addeq sl, r4, r4, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c274 │ │ │ │ + bl 0xfec2c3f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4050c0 │ │ │ │ + bl 0x405244 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 96), r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd8a8 │ │ │ │ + bl 0x3dda2c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr0, cr11, {3} │ │ │ │ + stc2l 7, cr15, [lr, #492]! @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r0 │ │ │ │ + addeq sl, r4, ip, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c2cc │ │ │ │ + bl 0xfec2c450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405118 │ │ │ │ + bl 0x40529c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 100), r1 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd900 │ │ │ │ + bl 0x3dda84 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr4, cr11, {3} @ │ │ │ │ + stc2l 7, cr15, [r2, #492] @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, r8, sl │ │ │ │ + addeq sl, r4, r4, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c324 │ │ │ │ + bl 0xfec2c4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405170 │ │ │ │ + bl 0x4052f4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd958 │ │ │ │ + bl 0x3ddadc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr8, cr11, {3} │ │ │ │ + ldc2 7, cr15, [r6, #492] @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr #20 │ │ │ │ + @ instruction: 0x0084a8bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c37c │ │ │ │ + bl 0xfec2c500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4051c8 │ │ │ │ + bl 0x40534c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd9b0 │ │ │ │ + bl 0x3ddb34 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr12, cr11, {3} @ │ │ │ │ + stc2l 7, cr15, [sl, #-492]! @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, ror #19 │ │ │ │ + addeq sl, r4, r4, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c3d4 │ │ │ │ + bl 0xfec2c558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405220 │ │ │ │ + bl 0x4053a4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dda08 │ │ │ │ + bl 0x3ddb8c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr0, cr11, {3} @ │ │ │ │ + ldc2 7, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, r0, r9 │ │ │ │ + addeq sl, r4, ip, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c42c │ │ │ │ + bl 0xfec2c5b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405278 │ │ │ │ + bl 0x4053fc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dda60 │ │ │ │ + bl 0x3ddbe4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #492] @ 0x1ec │ │ │ │ + ldc2 7, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsr r9 │ │ │ │ + @ instruction: 0x0084a7b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c484 │ │ │ │ + bl 0xfec2c608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4052d0 │ │ │ │ + bl 0x405454 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddab8 │ │ │ │ + bl 0x3ddc3c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #492]! @ 0x1ec │ │ │ │ + stc2l 7, cr15, [r6], #492 @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror #17 │ │ │ │ + addeq sl, r4, ip, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c4dc │ │ │ │ + bl 0xfec2c660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405328 │ │ │ │ + bl 0x4054ac │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddb10 │ │ │ │ + bl 0x3ddc94 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-492]! @ 0xfffffe14 │ │ │ │ + ldc2 7, cr15, [sl], #492 @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl #17 │ │ │ │ + addeq sl, r4, r4, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c534 │ │ │ │ + bl 0xfec2c6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405380 │ │ │ │ + bl 0x405504 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r0, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddb68 │ │ │ │ + bl 0x3ddcec │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-492] @ 0xfffffe14 │ │ │ │ + stc2 7, cr15, [lr], {123} @ 0x7b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsr r8 │ │ │ │ + addeq sl, r4, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c58c │ │ │ │ + bl 0xfec2c710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4053d8 │ │ │ │ + bl 0x40555c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r0, fp, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddbc0 │ │ │ │ + bl 0x3ddd44 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-492]! @ 0xfffffe14 │ │ │ │ + stc2l 7, cr15, [r2], #-492 @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], r8 │ │ │ │ + addeq sl, r4, r4, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c5e4 │ │ │ │ + bl 0xfec2c768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405430 │ │ │ │ + bl 0x4055b4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddc18 │ │ │ │ + bl 0x3ddd9c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #492 @ 0x1ec │ │ │ │ + ldc2 7, cr15, [r6], #-492 @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsl #15 │ │ │ │ + strdeq sl, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c63c │ │ │ │ + bl 0xfec2c7c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb874 │ │ │ │ - bl 0x3d8c68 │ │ │ │ + bl 0x3fb9f8 │ │ │ │ + bl 0x3d8dec │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f9870 │ │ │ │ + bl 0x3f99f4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ - bl 0x1d5acc │ │ │ │ + bl 0x1d5c50 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], {123} @ 0x7b │ │ │ │ + stc2 7, cr15, [r6], {123} @ 0x7b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r6, lsr #14 │ │ │ │ + addeq sl, r4, r2, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c69c │ │ │ │ + bl 0xfec2c820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb8d4 │ │ │ │ - bl 0x3d8cc8 │ │ │ │ + bl 0x3fba58 │ │ │ │ + bl 0x3d8e4c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f98d0 │ │ │ │ + bl 0x3f9a54 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ - bl 0x1d5b2c │ │ │ │ + bl 0x1d5cb0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {123} @ 0x7b │ │ │ │ + blx 0xff693452 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r6, asr #13 │ │ │ │ + addeq sl, r4, r2, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c6fc │ │ │ │ + bl 0xfec2c880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb934 │ │ │ │ - bl 0x3d8d28 │ │ │ │ + bl 0x3fbab8 │ │ │ │ + bl 0x3d8eac │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f9930 │ │ │ │ + bl 0x3f9ab4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ - bl 0x1d5b8c │ │ │ │ + bl 0x1d5d10 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ + blx 0xfea934b2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r6, ror #12 │ │ │ │ + addeq sl, r4, r2, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c75c │ │ │ │ + bl 0xfec2c8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb994 │ │ │ │ - bl 0x3d8d88 │ │ │ │ + bl 0x3fbb18 │ │ │ │ + bl 0x3d8f0c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f9990 │ │ │ │ + bl 0x3f9b14 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ - bl 0x1d5bec │ │ │ │ + bl 0x1d5d70 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ + blx 0x1e93512 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r6, lsl #12 │ │ │ │ + addeq sl, r4, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c7bc │ │ │ │ + bl 0xfec2c940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405608 │ │ │ │ + bl 0x40578c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b8f241 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dddf0 │ │ │ │ + bl 0x3ddf74 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {123} @ 0x7b │ │ │ │ + blx 0x139356a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsr #11 │ │ │ │ + addeq sl, r4, r4, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c814 │ │ │ │ + bl 0xfec2c998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405660 │ │ │ │ + bl 0x4057e4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrspl pc, r1, #4 @ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dde48 │ │ │ │ + bl 0x3ddfcc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff91343e │ │ │ │ + blx 0x8935c2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr r5 │ │ │ │ + addeq sl, r4, ip, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c86c │ │ │ │ + bl 0xfec2c9f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4056b8 │ │ │ │ + bl 0x40583c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddea0 │ │ │ │ + bl 0x3de024 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfee13496 │ │ │ │ + blx 0xffd93618 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r8 │ │ │ │ + addeq sl, r4, r4, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c8c4 │ │ │ │ + bl 0xfec2ca48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405710 │ │ │ │ + bl 0x405894 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddef8 │ │ │ │ + bl 0x3de07c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe3134ee │ │ │ │ + blx 0xff293670 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsr #9 │ │ │ │ + addeq sl, r4, ip, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c91c │ │ │ │ + bl 0xfec2caa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405768 │ │ │ │ + bl 0x4058ec │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddf50 │ │ │ │ + bl 0x3de0d4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1813546 │ │ │ │ + blx 0xfe7936c8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, asr #8 │ │ │ │ + addeq sl, r4, r4, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c974 │ │ │ │ + bl 0xfec2caf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4057c0 │ │ │ │ + bl 0x405944 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R12_fiq, r1 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddfa8 │ │ │ │ + bl 0x3de12c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xd1359e │ │ │ │ + blx 0x1c93720 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r0 │ │ │ │ + addeq sl, r4, ip, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c9cc │ │ │ │ + bl 0xfec2cb50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405818 │ │ │ │ + bl 0x40599c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3de000 │ │ │ │ + bl 0x3de184 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2135f6 │ │ │ │ + blx 0x1193778 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, r8, r3 │ │ │ │ + addeq sl, r4, r4, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ca24 │ │ │ │ + bl 0xfec2cba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405870 │ │ │ │ + bl 0x4059f4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3de058 │ │ │ │ + bl 0x3de1dc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff71364c │ │ │ │ + blx 0x6937d0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr #6 │ │ │ │ + @ instruction: 0x0084a1bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ca7c │ │ │ │ + bl 0xfec2cc00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ vaddw.s8 q8, q8, d12 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f98bc │ │ │ │ + bl 0x3f9a40 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d8bc │ │ │ │ + bl 0x20da40 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - ldrdlt pc, [r4], -r7 │ │ │ │ + andlt pc, r4, r5, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r6, ror #5 │ │ │ │ + addeq sl, r4, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cae0 │ │ │ │ + bl 0xfec2cc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9920 │ │ │ │ + bl 0x3f9aa4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d920 │ │ │ │ + bl 0x20daa4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r5, lsr #21 │ │ │ │ + andlt pc, r4, r3, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r2, lsl #5 │ │ │ │ + strdeq sl, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cb44 │ │ │ │ + bl 0xfec2ccc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9984 │ │ │ │ + bl 0x3f9b08 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d984 │ │ │ │ + bl 0x20db08 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r3, ror sl @ │ │ │ │ + @ instruction: 0xb004f9b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, lr, lsl r2 │ │ │ │ + umulleq sl, r4, sl, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cba8 │ │ │ │ + bl 0xfec2cd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f99e8 │ │ │ │ + bl 0x3f9b6c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d9e8 │ │ │ │ + bl 0x20db6c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r1, asr #20 │ │ │ │ + andlt pc, r4, pc, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0084a1ba │ │ │ │ + addeq sl, r4, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cc0c │ │ │ │ + bl 0xfec2cd90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9a4c │ │ │ │ + bl 0x3f9bd0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20da4c │ │ │ │ + bl 0x20dbd0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, pc, lsl #20 │ │ │ │ + andlt pc, r4, sp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r6, asr r1 │ │ │ │ + ldrdeq r9, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cc70 │ │ │ │ + bl 0xfec2cdf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vmla.f d23, d0, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9ab0 │ │ │ │ + bl 0x3f9c34 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dab0 │ │ │ │ + bl 0x20dc34 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - ldrdlt pc, [r4], -sp │ │ │ │ + andlt pc, r4, fp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq sl, [r4], r2 │ │ │ │ + addeq r9, r4, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ccd4 │ │ │ │ + bl 0xfec2ce58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9b14 │ │ │ │ + bl 0x3f9c98 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20db14 │ │ │ │ + bl 0x20dc98 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, fp, lsr #19 │ │ │ │ + andlt pc, r4, r9, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, lr, lsl #1 │ │ │ │ + addeq r9, r4, sl, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cd38 │ │ │ │ + bl 0xfec2cebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q8, d8 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9b78 │ │ │ │ + bl 0x3f9cfc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20db78 │ │ │ │ + bl 0x20dcfc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r9, ror r9 @ │ │ │ │ + @ instruction: 0xb004f8b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, sl, lsr #32 │ │ │ │ + addeq r9, r4, r6, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cd9c │ │ │ │ + bl 0xfec2cf20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9bdc │ │ │ │ + bl 0x3f9d60 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dbdc │ │ │ │ + bl 0x20dd60 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r7, asr #18 │ │ │ │ + andlt pc, r4, r5, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, asr #31 │ │ │ │ + addeq r9, r4, r2, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ce00 │ │ │ │ + bl 0xfec2cf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 , q14, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9c40 │ │ │ │ + bl 0x3f9dc4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dc40 │ │ │ │ + bl 0x20ddc4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r5, lsl r9 @ │ │ │ │ + andlt pc, r4, r3, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, ror #30 │ │ │ │ + ldrdeq r9, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ce64 │ │ │ │ + bl 0xfec2cfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9ca4 │ │ │ │ + bl 0x3f9e28 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dca4 │ │ │ │ + bl 0x20de28 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r3, ror #17 │ │ │ │ + andlt pc, r4, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r9, [r4], lr │ │ │ │ + addeq r9, r4, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cec8 │ │ │ │ + bl 0xfec2d04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9d08 │ │ │ │ + bl 0x3f9e8c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dd08 │ │ │ │ + bl 0x20de8c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77b6808 │ │ │ │ - @ instruction: 0xb004f8b1 │ │ │ │ + @ instruction: 0xf77a6808 │ │ │ │ + andlt pc, r4, pc, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r9, r4, sl, lr │ │ │ │ + addeq r9, r4, r6, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cf2c │ │ │ │ + bl 0xfec2d0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9d6c │ │ │ │ + bl 0x3f9ef0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dd6c │ │ │ │ + bl 0x20def0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, pc, ror r8 @ │ │ │ │ + @ instruction: 0xf77a6808 │ │ │ │ + @ instruction: 0xb004ffbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsr lr │ │ │ │ + @ instruction: 0x00849cb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cf90 │ │ │ │ + bl 0xfec2d114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9dd0 │ │ │ │ + bl 0x3f9f54 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ddd0 │ │ │ │ + bl 0x20df54 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, sp, asr #16 │ │ │ │ + @ instruction: 0xf77a6808 │ │ │ │ + andlt pc, r4, fp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r9, [r4], r2 │ │ │ │ + addeq r9, r4, lr, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cff4 │ │ │ │ + bl 0xfec2d178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9e34 │ │ │ │ + bl 0x3f9fb8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20de34 │ │ │ │ + bl 0x20dfb8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, fp, lsl r8 @ │ │ │ │ + @ instruction: 0xf77a6808 │ │ │ │ + andlt pc, r4, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, ror #26 │ │ │ │ + addeq r9, r4, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d058 │ │ │ │ + bl 0xfec2d1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vsra.s64 d21, d24, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9e98 │ │ │ │ + bl 0x3fa01c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20de98 │ │ │ │ + bl 0x20e01c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, ror #31 │ │ │ │ + andlt pc, r4, r7, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsl #26 │ │ │ │ + addeq r9, r4, r6, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d0bc │ │ │ │ + bl 0xfec2d240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9efc │ │ │ │ + bl 0x3fa080 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20defc │ │ │ │ + bl 0x20e080 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xb004ffb7 │ │ │ │ + strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsr #25 │ │ │ │ + addeq r9, r4, r2, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d120 │ │ │ │ + bl 0xfec2d2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 q10, q0, d28 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9f60 │ │ │ │ + bl 0x3fa0e4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20df60 │ │ │ │ + bl 0x20e0e4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, lsl #31 │ │ │ │ + andlt pc, r4, r3, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, asr #24 │ │ │ │ + @ instruction: 0x00849abe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d184 │ │ │ │ + bl 0xfec2d308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9fc4 │ │ │ │ + bl 0x3fa148 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dfc4 │ │ │ │ + bl 0x20e148 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, asr pc @ │ │ │ │ + mullt r4, r1, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r9, [r4], lr │ │ │ │ + addeq r9, r4, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d1e8 │ │ │ │ + bl 0xfec2d36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa028 │ │ │ │ + bl 0x3fa1ac │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e028 │ │ │ │ + bl 0x20e1ac │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, lsr #30 │ │ │ │ + andlt pc, r4, pc, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, ror fp │ │ │ │ + strdeq r9, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d24c │ │ │ │ + bl 0xfec2d3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa08c │ │ │ │ + bl 0x3fa210 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e08c │ │ │ │ + bl 0x20e210 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, ror #29 │ │ │ │ + andlt pc, r4, sp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsl fp │ │ │ │ + umulleq r9, r4, r2, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d2b0 │ │ │ │ + bl 0xfec2d434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa0f0 │ │ │ │ + bl 0x3fa274 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e0f0 │ │ │ │ + bl 0x20e274 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xb004febd │ │ │ │ + strdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00849ab2 │ │ │ │ + addeq r9, r4, lr, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d314 │ │ │ │ + bl 0xfec2d498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d20, d20, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa154 │ │ │ │ + bl 0x3fa2d8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e154 │ │ │ │ + bl 0x20e2d8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, lsl #29 │ │ │ │ + andlt pc, r4, r9, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, asr #20 │ │ │ │ + addeq r9, r4, sl, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d378 │ │ │ │ + bl 0xfec2d4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa1b8 │ │ │ │ + bl 0x3fa33c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e1b8 │ │ │ │ + bl 0x20e33c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, asr lr @ │ │ │ │ + mullt r4, r7, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, ror #19 │ │ │ │ + addeq r9, r4, r6, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d3dc │ │ │ │ + bl 0xfec2d560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 q9, q8, d20 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa21c │ │ │ │ + bl 0x3fa3a0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e21c │ │ │ │ + bl 0x20e3a0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, lsr #28 │ │ │ │ + andlt pc, r4, r5, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsl #19 │ │ │ │ + addeq r9, r4, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d440 │ │ │ │ + bl 0xfec2d5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa280 │ │ │ │ + bl 0x3fa404 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e280 │ │ │ │ + bl 0x20e404 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - strdlt pc, [r4], -r5 │ │ │ │ + andlt pc, r4, r3, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsr #18 │ │ │ │ + umulleq r9, r4, lr, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d4a4 │ │ │ │ + bl 0xfec2d628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa2e4 │ │ │ │ + bl 0x3fa468 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e2e4 │ │ │ │ + bl 0x20e468 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, asr #27 │ │ │ │ + andlt pc, r4, r1, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x008498be │ │ │ │ + addeq r9, r4, sl, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d508 │ │ │ │ + bl 0xfec2d68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d23, d0, d0[2] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa348 │ │ │ │ + bl 0x3fa4cc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e348 │ │ │ │ + bl 0x20e4cc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - mullt r4, r1, sp │ │ │ │ + andlt pc, r4, pc, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, asr r8 │ │ │ │ + ldrdeq r9, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d56c │ │ │ │ + bl 0xfec2d6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d21, d28, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa3ac │ │ │ │ + bl 0x3fa530 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e3ac │ │ │ │ + bl 0x20e530 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, asr sp @ │ │ │ │ + mullt r4, sp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r9, [r4], r6 │ │ │ │ + addeq r9, r4, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d5d0 │ │ │ │ + bl 0xfec2d754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa410 │ │ │ │ + bl 0x3fa594 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e410 │ │ │ │ + bl 0x20e594 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, lsr #26 │ │ │ │ + andlt pc, r4, fp, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r9, r4, r2, r7 │ │ │ │ + addeq r9, r4, lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d634 │ │ │ │ + bl 0xfec2d7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 q8, q2, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa474 │ │ │ │ + bl 0x3fa5f8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e474 │ │ │ │ + bl 0x20e5f8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - strdlt pc, [r4], -fp │ │ │ │ + andlt pc, r4, r9, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsr #14 │ │ │ │ + addeq r9, r4, sl, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d698 │ │ │ │ + bl 0xfec2d81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa4d8 │ │ │ │ + bl 0x3fa65c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e4d8 │ │ │ │ + bl 0x20e65c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, asr #25 │ │ │ │ + andlt pc, r4, r7, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, asr #13 │ │ │ │ + addeq r9, r4, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d6fc │ │ │ │ + bl 0xfec2d880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d23, d16, d0[3] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa53c │ │ │ │ + bl 0x3fa6c0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e53c │ │ │ │ + bl 0x20e6c0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - mullt r4, r7, ip │ │ │ │ + ldrdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, ror #12 │ │ │ │ + addeq r9, r4, r2, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d760 │ │ │ │ + bl 0xfec2d8e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa5a0 │ │ │ │ + bl 0x3fa724 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e5a0 │ │ │ │ + bl 0x20e724 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, ror #24 │ │ │ │ + andlt pc, r4, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsl #12 │ │ │ │ + addeq r9, r4, lr, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d7c4 │ │ │ │ + bl 0xfec2d948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vmla.f d19, d0, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa604 │ │ │ │ + bl 0x3fa788 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e604 │ │ │ │ + bl 0x20e788 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, lsr ip @ │ │ │ │ + andlt pc, r4, r1, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r9, r4, lr, r5 │ │ │ │ + addeq r9, r4, sl, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d828 │ │ │ │ + bl 0xfec2d9ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vmla.f d19, d16, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa668 │ │ │ │ + bl 0x3fa7ec │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e668 │ │ │ │ + bl 0x20e7ec │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, lsl #24 │ │ │ │ + andlt pc, r4, pc, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsr r5 │ │ │ │ + @ instruction: 0x008493b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d88c │ │ │ │ + bl 0xfec2da10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa6cc │ │ │ │ + bl 0x3fa850 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e6cc │ │ │ │ + bl 0x20e850 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, asr #23 │ │ │ │ + andlt pc, r4, sp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r9, [r4], r6 │ │ │ │ + addeq r9, r4, r2, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d8f0 │ │ │ │ + bl 0xfec2da74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 q9, q8, d16 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa730 │ │ │ │ + bl 0x3fa8b4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e730 │ │ │ │ + bl 0x20e8b4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - mullt r4, sp, fp │ │ │ │ + ldrdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, ror r4 │ │ │ │ + addeq r9, r4, lr, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d954 │ │ │ │ + bl 0xfec2dad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vsra.s64 d16, d0, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa794 │ │ │ │ + bl 0x3fa918 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e794 │ │ │ │ + bl 0x20e918 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, ror #22 │ │ │ │ + andlt pc, r4, r9, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsl #8 │ │ │ │ + addeq r9, r4, sl, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d9b8 │ │ │ │ + bl 0xfec2db3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa7f8 │ │ │ │ + bl 0x3fa97c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e7f8 │ │ │ │ + bl 0x20e97c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, lsr fp @ │ │ │ │ + andlt pc, r4, r7, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsr #7 │ │ │ │ + addeq r9, r4, r6, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2da1c │ │ │ │ + bl 0xfec2dba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa85c │ │ │ │ + bl 0x3fa9e0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e85c │ │ │ │ + bl 0x20e9e0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, lsl #22 │ │ │ │ + andlt pc, r4, r5, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, asr #6 │ │ │ │ + addeq r9, r4, r2, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2da80 │ │ │ │ + bl 0xfec2dc04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa8c0 │ │ │ │ + bl 0x3faa44 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e8c0 │ │ │ │ + bl 0x20ea44 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - ldrdlt pc, [r4], -r5 │ │ │ │ + andlt pc, r4, r3, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, ror #5 │ │ │ │ + addeq r9, r4, lr, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dae4 │ │ │ │ + bl 0xfec2dc68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa924 │ │ │ │ + bl 0x3faaa8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e924 │ │ │ │ + bl 0x20eaa8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, lsr #21 │ │ │ │ + andlt pc, r4, r1, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, ror r2 │ │ │ │ + strdeq r9, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2db48 │ │ │ │ + bl 0xfec2dccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa988 │ │ │ │ + bl 0x3fab0c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e988 │ │ │ │ + bl 0x20eb0c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, ror sl @ │ │ │ │ + andlt pc, r4, pc, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsl r2 │ │ │ │ + umulleq r9, r4, r6, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dbac │ │ │ │ + bl 0xfec2dd30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d18, d16, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa9ec │ │ │ │ + bl 0x3fab70 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e9ec │ │ │ │ + bl 0x20eb70 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, lsr sl @ │ │ │ │ + andlt pc, r4, sp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x008491b6 │ │ │ │ + addeq r9, r4, r2, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc10 │ │ │ │ + bl 0xfec2dd94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d19, d0, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faa50 │ │ │ │ + bl 0x3fabd4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ea50 │ │ │ │ + bl 0x20ebd4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, lsl #20 │ │ │ │ + andlt pc, r4, fp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, asr r1 │ │ │ │ + addeq r8, r4, lr, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc74 │ │ │ │ + bl 0xfec2ddf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d17, d16, d0[4] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faab4 │ │ │ │ + bl 0x3fac38 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eab4 │ │ │ │ + bl 0x20ec38 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - ldrdlt pc, [r4], -fp │ │ │ │ + andlt pc, r4, r9, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, ror #1 │ │ │ │ + addeq r8, r4, sl, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dcd8 │ │ │ │ + bl 0xfec2de5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d18, d0, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fab18 │ │ │ │ + bl 0x3fac9c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eb18 │ │ │ │ + bl 0x20ec9c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, lsr #19 │ │ │ │ + andlt pc, r4, r7, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsl #1 │ │ │ │ + addeq r8, r4, r6, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dd3c │ │ │ │ + bl 0xfec2dec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fab7c │ │ │ │ + bl 0x3fad00 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eb7c │ │ │ │ + bl 0x20ed00 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, ror r9 @ │ │ │ │ + @ instruction: 0xb004f8b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsr #32 │ │ │ │ + addeq r8, r4, r2, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dda0 │ │ │ │ + bl 0xfec2df24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 q10, q12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fabe0 │ │ │ │ + bl 0x3fad64 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ebe0 │ │ │ │ + bl 0x20ed64 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, asr #18 │ │ │ │ + andlt pc, r4, r3, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r2, asr #31 │ │ │ │ + addeq r8, r4, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2de04 │ │ │ │ + bl 0xfec2df88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 q8, q8, d4 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fac44 │ │ │ │ + bl 0x3fadc8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ec44 │ │ │ │ + bl 0x20edc8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, lsl r9 @ │ │ │ │ + andlt pc, r4, r1, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, lr, asr pc │ │ │ │ + ldrdeq r8, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2de68 │ │ │ │ + bl 0xfec2dfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faca8 │ │ │ │ + bl 0x3fae2c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eca8 │ │ │ │ + bl 0x20ee2c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, ror #17 │ │ │ │ + andlt pc, r4, pc, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r8, [r4], sl │ │ │ │ + addeq r8, r4, r6, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2decc │ │ │ │ + bl 0xfec2e050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d22, d16, d0[3] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fad0c │ │ │ │ + bl 0x3fae90 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ed0c │ │ │ │ + bl 0x20ee90 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, lsr #17 │ │ │ │ + @ instruction: 0xf7796808 │ │ │ │ + andlt pc, r4, sp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r8, r4, r6, lr │ │ │ │ + addeq r8, r4, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2df30 │ │ │ │ + bl 0xfec2e0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fad70 │ │ │ │ + bl 0x3faef4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ed70 │ │ │ │ + bl 0x20eef4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, ror r8 @ │ │ │ │ + @ instruction: 0xf7796808 │ │ │ │ + @ instruction: 0xb004ffbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r2, lsr lr │ │ │ │ + addeq r8, r4, lr, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2df94 │ │ │ │ + bl 0xfec2e118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fadd4 │ │ │ │ + bl 0x3faf58 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20edd4 │ │ │ │ + bl 0x20ef58 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, asr #16 │ │ │ │ + @ instruction: 0xf7796808 │ │ │ │ + andlt pc, r4, r9, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, lr, asr #27 │ │ │ │ + addeq r8, r4, sl, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dff8 │ │ │ │ + bl 0xfec2e17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fae38 │ │ │ │ + bl 0x3fafbc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ee38 │ │ │ │ + bl 0x20efbc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, lsl r8 @ │ │ │ │ + @ instruction: 0xf7796808 │ │ │ │ + andlt pc, r4, r7, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, ror #26 │ │ │ │ + addeq r8, r4, r6, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e05c │ │ │ │ + bl 0xfec2e1e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fae9c │ │ │ │ + bl 0x3fb020 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ee9c │ │ │ │ + bl 0x20f020 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r7, ror #31 │ │ │ │ + andlt pc, r4, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r6, lsl #26 │ │ │ │ + addeq r8, r4, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e0c0 │ │ │ │ + bl 0xfec2e244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faf00 │ │ │ │ + bl 0x3fb084 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ef00 │ │ │ │ + bl 0x20f084 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - @ instruction: 0xb004ffb5 │ │ │ │ + strdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r2, lsr #25 │ │ │ │ + addeq r8, r4, lr, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e124 │ │ │ │ + bl 0xfec2e2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faf64 │ │ │ │ + bl 0x3fb0e8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ef64 │ │ │ │ + bl 0x20f0e8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r3, lsl #31 │ │ │ │ + andlt pc, r4, r1, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, lr, lsr ip │ │ │ │ + @ instruction: 0x00848aba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e188 │ │ │ │ + bl 0xfec2e30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d21, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fafc8 │ │ │ │ + bl 0x3fb14c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20efc8 │ │ │ │ + bl 0x20f14c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r1, asr pc @ │ │ │ │ + andlt pc, r4, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r8, [r4], sl │ │ │ │ + addeq r8, r4, r6, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e1ec │ │ │ │ + bl 0xfec2e370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb02c │ │ │ │ + bl 0x3fb1b0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f02c │ │ │ │ + bl 0x20f1b0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, pc, lsl pc @ │ │ │ │ + andlt pc, r4, sp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r6, ror fp │ │ │ │ + strdeq r8, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e250 │ │ │ │ + bl 0xfec2e3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vsra.s64 d18, d4, #64 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb090 │ │ │ │ + bl 0x3fb214 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f090 │ │ │ │ + bl 0x20f214 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, sp, ror #29 │ │ │ │ + andlt pc, r4, fp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r2, lsl fp │ │ │ │ + addeq r8, r4, lr, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e2b4 │ │ │ │ + bl 0xfec2e438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb0f4 │ │ │ │ + bl 0x3fb278 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f0f4 │ │ │ │ + bl 0x20f278 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - @ instruction: 0xb004febb │ │ │ │ + strdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, lr, lsr #21 │ │ │ │ + addeq r8, r4, sl, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e318 │ │ │ │ + bl 0xfec2e49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb158 │ │ │ │ + bl 0x3fb2dc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f158 │ │ │ │ + bl 0x20f2dc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r9, lsl #29 │ │ │ │ + andlt pc, r4, r7, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, asr #20 │ │ │ │ + addeq r8, r4, r6, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e37c │ │ │ │ + bl 0xfec2e500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf793460a │ │ │ │ - mullt r4, r9, pc @ │ │ │ │ + ldrdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e3b4 │ │ │ │ + bl 0xfec2e538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - @ instruction: 0xff7cf793 │ │ │ │ + mrc2 7, 5, pc, cr10, cr3, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e3ec │ │ │ │ + bl 0xfec2e570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - @ instruction: 0xff60f793 │ │ │ │ + mrc2 7, 4, pc, cr14, cr3, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ ldmib r1, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ ldmdavs fp, {r0, r1, r9, lr, pc} │ │ │ │ - b 0x1171474 │ │ │ │ + b 0x11715f8 │ │ │ │ @ instruction: 0xf013020c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ @ instruction: 0xf8d1d143 │ │ │ │ - b 0x118726c │ │ │ │ - b 0x597e70 │ │ │ │ + b 0x11873f0 │ │ │ │ + b 0x597ff4 │ │ │ │ svclt 0x0018030c │ │ │ │ teqle r3, r0 │ │ │ │ - bcs 0x2b1294 │ │ │ │ + bcs 0x2b1418 │ │ │ │ strcs fp, [r0], #-4052 @ 0xfffff02c │ │ │ │ @ instruction: 0xf1bc2401 │ │ │ │ svclt 0x00180f00 │ │ │ │ strtmi r2, [r2], r0, lsl #8 │ │ │ │ @ instruction: 0x460cbb7c │ │ │ │ - stc2 0, cr15, [r2], {17} │ │ │ │ + mcrr2 0, 1, pc, lr, cr1 @ │ │ │ │ stmdavs r5!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf778bb8d │ │ │ │ - @ instruction: 0x4607fdb3 │ │ │ │ - ldc2 7, cr15, [r0, #480]! @ 0x1e0 │ │ │ │ + @ instruction: 0x4607fcf1 │ │ │ │ + stc2l 7, cr15, [lr], #480 @ 0x1e0 │ │ │ │ @ instruction: 0xf7784680 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13830 @ 0x3606 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2l 7, cr15, [sl], #912 @ 0x390 │ │ │ │ + ldc2l 7, cr15, [r0], #912 @ 0x390 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r4], #912 @ 0x390 │ │ │ │ + stc2l 7, cr15, [sl], #912 @ 0x390 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf78400db │ │ │ │ - stmdbvs r1!, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - andcs pc, r1, r3, ror #26 │ │ │ │ + andcs pc, r1, r9, asr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7788ff8 │ │ │ │ - strmi pc, [r6], -r1, lsl #27 │ │ │ │ - ldc2l 7, cr15, [lr, #-480]! @ 0xfffffe20 │ │ │ │ + @ instruction: 0x4606fcbf │ │ │ │ + ldc2 7, cr15, [ip], #480 @ 0x1e0 │ │ │ │ @ instruction: 0xf7784605 │ │ │ │ - @ instruction: 0x4607fd7b │ │ │ │ - ldc2l 7, cr15, [r8, #-480]! @ 0xfffffe20 │ │ │ │ + @ instruction: 0x4607fcb9 │ │ │ │ + ldc2 7, cr15, [r6], #480 @ 0x1e0 │ │ │ │ @ instruction: 0xf7784681 │ │ │ │ - stmdavs r3!, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ stcle 3, cr0, [ip, #-12]! │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [lr], #912 @ 0x390 │ │ │ │ + ldc2 7, cr15, [r4], #912 @ 0x390 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ strtmi r2, [r8], -r3, lsl #6 │ │ │ │ - ldc2 7, cr15, [r8], #912 @ 0x390 │ │ │ │ + stc2 7, cr15, [lr], #912 @ 0x390 │ │ │ │ ldrtmi r6, [r9], -r3, lsr #16 │ │ │ │ - blcc 0x2e8bdc │ │ │ │ + blcc 0x2e8d60 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - blx 0x129514c │ │ │ │ + @ instruction: 0xf984f784 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [sl], #912 @ 0x390 │ │ │ │ + stc2 7, cr15, [r0], #912 @ 0x390 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ - blcc 0x2e8bf4 │ │ │ │ + blcc 0x2e8d78 │ │ │ │ sbcseq r4, fp, r8, asr #12 │ │ │ │ - blx 0xf15168 │ │ │ │ + @ instruction: 0xf976f784 │ │ │ │ strbmi r6, [r0], -r1, lsr #18 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - ldc2 7, cr15, [r8, #-912] @ 0xfffffc70 │ │ │ │ + stc2 7, cr15, [lr, #-912] @ 0xfffffc70 │ │ │ │ movwcs r6, #14625 @ 0x3921 │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [r2, #-912] @ 0xfffffc70 │ │ │ │ + stc2 7, cr15, [r8, #-912] @ 0xfffffc70 │ │ │ │ ldrbmi lr, [r2], -sp, lsr #15 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs r1!, {r0, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ @ instruction: 0xf7e42201 │ │ │ │ - stmdavs r3!, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462a4639 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - blx 0x7951a4 │ │ │ │ + @ instruction: 0xf958f784 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - ldc2l 7, cr15, [lr], #-912 @ 0xfffffc70 │ │ │ │ + ldc2l 7, cr15, [r4], #-912 @ 0xfffffc70 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78400db │ │ │ │ - ldrb pc, [r3, sp, lsl #20] @ │ │ │ │ + ldrb pc, [r3, fp, asr #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e5b8 │ │ │ │ + bl 0xfec2e73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stclmi 2, cr15, [sp], #284 @ 0x11c │ │ │ │ + ldclvs 2, cr15, [r1], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x2073e8 │ │ │ │ + blls 0x20756c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0], {143} @ 0x8f │ │ │ │ + blx 0xff0953a2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e5f8 │ │ │ │ + bl 0xfec2e77c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - mcrrpl 2, 4, pc, r1, cr7 @ │ │ │ │ + stclvs 2, cr15, [r5], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x207428 │ │ │ │ + blls 0x2075ac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r0], #-572 @ 0xfffffdc4 │ │ │ │ + blx 0xfe8953e2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e638 │ │ │ │ + bl 0xfec2e7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldcpl 2, cr15, [r5], {71} @ 0x47 │ │ │ │ + ldcvc 2, cr15, [r9], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x207468 │ │ │ │ + blls 0x2075ec │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 8, pc, r0, cr15 @ │ │ │ │ + blx 0x2095422 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e678 │ │ │ │ + bl 0xfec2e7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stclpl 2, cr15, [r9], #284 @ 0x11c │ │ │ │ + stclvc 2, cr15, [sp], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x2074a8 │ │ │ │ + blls 0x20762c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0], #-572 @ 0xfffffdc4 │ │ │ │ + blx 0x1895462 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e6b8 │ │ │ │ + bl 0xfec2e83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldcvs 2, cr15, [sp], #-284 @ 0xfffffee4 │ │ │ │ + stclvc 2, cr15, [r1], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x2074e8 │ │ │ │ + blls 0x20766c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0], {143} @ 0x8f │ │ │ │ + blx 0x10954a2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e6f8 │ │ │ │ + bl 0xfec2e87c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db4c0 │ │ │ │ + blmi 0x4db644 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x19a76c │ │ │ │ + bl 0x19a8f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, r3, asr #24 │ │ │ │ + andlt pc, r3, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, lr, ror #12 │ │ │ │ + addeq r8, r4, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e74c │ │ │ │ + bl 0xfec2e8d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db514 │ │ │ │ + blmi 0x4db698 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x19a7c0 │ │ │ │ + bl 0x19a944 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, r9, lsl ip @ │ │ │ │ + andlt pc, r3, r7, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, sl, lsl r6 │ │ │ │ + umulleq r8, r4, r6, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e7a0 │ │ │ │ + bl 0xfec2e924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db568 │ │ │ │ + blmi 0x4db6ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x19a814 │ │ │ │ + bl 0x19a998 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, pc, ror #23 │ │ │ │ + andlt pc, r3, sp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, r6, asr #11 │ │ │ │ + addeq r8, r4, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e7f4 │ │ │ │ + bl 0xfec2e978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db5bc │ │ │ │ + blmi 0x4db740 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x19a868 │ │ │ │ + bl 0x19a9ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, r5, asr #23 │ │ │ │ + andlt pc, r3, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, r2, ror r5 │ │ │ │ + addeq r8, r4, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e848 │ │ │ │ + bl 0xfec2e9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db610 │ │ │ │ + blmi 0x4db794 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x19a8bc │ │ │ │ + bl 0x19aa40 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - mullt r3, fp, fp │ │ │ │ + ldrdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, lr, lsl r5 │ │ │ │ + umulleq r8, r4, sl, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e89c │ │ │ │ + bl 0xfec2ea20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b664 │ │ │ │ + blmi 0x55b7e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnpl pc, r5, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x1c954be │ │ │ │ + blx 0xfec15640 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, sl, asr #9 │ │ │ │ + addeq r8, r4, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e8f8 │ │ │ │ + bl 0xfec2ea7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b6c0 │ │ │ │ + blmi 0x55b844 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnsvc pc, r5, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x111551a │ │ │ │ + blx 0x209569c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, lr, ror #8 │ │ │ │ + addeq r8, r4, sl, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e954 │ │ │ │ + bl 0xfec2ead8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b71c │ │ │ │ + blmi 0x55b8a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmpppl ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x595576 │ │ │ │ + blx 0x15156f8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r2, lsl r4 │ │ │ │ + addeq r8, r4, lr, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e9b0 │ │ │ │ + bl 0xfec2eb34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b778 │ │ │ │ + blmi 0x55b8fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ msrvc (UNDEF: 108), r5 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xffa155d0 │ │ │ │ + blx 0x995754 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008483b6 │ │ │ │ + addeq r8, r4, r2, lsr r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ stcvs 1, cr11, [r4, #-944] @ 0xfffffc50 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi r3, #36, 16 @ 0x240000 │ │ │ │ streq pc, [lr], #-20 @ 0xffffffec │ │ │ │ ldrbeq sp, [sl], r1, lsl #2 │ │ │ │ stmvs ip, {r0, r1, r4, sl, ip, lr, pc} │ │ │ │ svclt 0x0018401c │ │ │ │ mrsle r2, (UNDEF: 7) │ │ │ │ - blcs 0x1b1b6c │ │ │ │ + blcs 0x1b1cf0 │ │ │ │ strmi sp, [sp], -fp │ │ │ │ - @ instruction: 0xf920f011 │ │ │ │ + @ instruction: 0xf96cf011 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf77887f0 │ │ │ │ - strmi pc, [r7], -pc, lsl #21 │ │ │ │ - blx 0xfe415654 │ │ │ │ + strmi pc, [r7], -sp, asr #19 │ │ │ │ + @ instruction: 0xf9caf778 │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ movwcs r8, #159 @ 0x9f │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ umaal r4, r2, sl, r6 │ │ │ │ - blx 0xfe11566c │ │ │ │ + @ instruction: 0xf9bef778 │ │ │ │ @ instruction: 0xf7784680 │ │ │ │ - andcs pc, r8, #512000 @ 0x7d000 │ │ │ │ + andcs pc, r8, #3063808 @ 0x2ec000 │ │ │ │ ldrtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - @ instruction: 0xf04ffd1d │ │ │ │ + @ instruction: 0xf04ffc5b │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - @ instruction: 0xf04ffeb3 │ │ │ │ + @ instruction: 0xf04ffdf1 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - strbmi pc, [sl], -sp, lsr #29 @ │ │ │ │ + strbmi pc, [sl], -fp, ror #27 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x956b6 │ │ │ │ + blx 0x101583a │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf77d4630 │ │ │ │ - @ instruction: 0xf04ffe65 │ │ │ │ + @ instruction: 0xf04ffda3 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf77d4630 │ │ │ │ - @ instruction: 0xf04ffe9d │ │ │ │ + @ instruction: 0xf04ffddb │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - @ instruction: 0x4631fe97 │ │ │ │ + @ instruction: 0x4631fdd5 │ │ │ │ @ instruction: 0x464a4630 │ │ │ │ - blx 0xffb156e2 │ │ │ │ + blx 0xa95866 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x19956e8 │ │ │ │ + @ instruction: 0xf9a0f77d │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x415890 │ │ │ │ + blx 0x195a14 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs sl!, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0xf96af7e4 │ │ │ │ + @ instruction: 0xf960f7e4 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf964f7e4 │ │ │ │ - blcs 0xf1ce4 │ │ │ │ + @ instruction: 0xf95af7e4 │ │ │ │ + blcs 0xf1e68 │ │ │ │ @ instruction: 0xf778d0a6 │ │ │ │ - strmi pc, [r1], r7, lsr #20 │ │ │ │ - blx 0xa15724 │ │ │ │ + strmi pc, [r1], r5, ror #18 │ │ │ │ + @ instruction: 0xf962f778 │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0x46482210 │ │ │ │ - stc2l 7, cr15, [r4], {125} @ 0x7d │ │ │ │ + stc2 7, cr15, [r2], {125} @ 0x7d │ │ │ │ @ instruction: 0x46404631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - mrc2 7, 2, pc, cr10, cr13, {3} │ │ │ │ + ldc2 7, cr15, [r8, #500] @ 0x1f4 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - ldrtmi pc, [r1], -fp, lsr #23 @ │ │ │ │ + ldrtmi pc, [r1], -r9, ror #21 @ │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - mrc2 7, 0, pc, cr2, cr13, {3} │ │ │ │ + ldc2l 7, cr15, [r0, #-500] @ 0xfffffe0c │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - ldrtmi pc, [r1], -fp, asr #28 @ │ │ │ │ + ldrtmi pc, [r1], -r9, lsl #27 @ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ - blx 0xfe81577a │ │ │ │ + blx 0xff7958fc │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x695780 │ │ │ │ + @ instruction: 0xf954f77d │ │ │ │ stmdavs r9!, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf934f7e4 │ │ │ │ + @ instruction: 0xf92af7e4 │ │ │ │ stmdavs r9!, {r1, r5, r6, sl, fp, ip} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e44690 │ │ │ │ - strtmi pc, [r2], -sp, lsr #18 │ │ │ │ + strtmi pc, [r2], -r3, lsr #18 │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf9b4f7e4 │ │ │ │ + @ instruction: 0xf9aaf7e4 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xf9aef7e4 │ │ │ │ + @ instruction: 0xf9a4f7e4 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff868400 │ │ │ │ + blle 0xff868584 │ │ │ │ svclt 0x0000e73b │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ eorsle r6, r0, r0, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ebe8 │ │ │ │ + bl 0xfec2ed6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, r2, r7, ip, sp, pc} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdbvs fp, {r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andsmi sp, r3, #9 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ @@ -204200,1198 +204297,1198 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bd70 │ │ │ │ mvnsle r0, r0, lsl ip │ │ │ │ tstlt fp, fp, asr #18 │ │ │ │ strbteq r6, [r4], ip, asr #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ @ instruction: 0xf0119105 │ │ │ │ - blls 0x255ae8 │ │ │ │ + blls 0x255d9c │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bd70 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andne lr, r4, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf8b0f7e4 │ │ │ │ + @ instruction: 0xf8a6f7e4 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e42001 │ │ │ │ - blls 0x255d10 │ │ │ │ + blls 0x255e6c │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stmdacc r0, {r0, r3, r4, r7, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf89ef7e4 │ │ │ │ + @ instruction: 0xf894f7e4 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ strmi r4, [r2], -r0, lsl #8 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x3c00e9d3 │ │ │ │ orreq lr, ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf6469302 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ - @ instruction: 0xf6462396 │ │ │ │ - vmvn.i32 , #3583 @ 0x00000dff │ │ │ │ + vcge.s8 d18, d23, d6 │ │ │ │ + vmull.s8 , d0, d1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ ldmdavs fp, {r2, r3, lr, pc} │ │ │ │ - blx 0x16158f0 │ │ │ │ + @ instruction: 0xf992f78f │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ecc0 │ │ │ │ + bl 0xfec2ee44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45ba88 │ │ │ │ + bmi 0x45bc0c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ @ instruction: 0xf2c07cf8 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf936f779 │ │ │ │ + @ instruction: 0xf874f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r8, r4, lr, r0 │ │ │ │ + addeq r7, r4, sl, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ed0c │ │ │ │ + bl 0xfec2ee90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bad4 │ │ │ │ + bmi 0x45bc58 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf910f779 │ │ │ │ + @ instruction: 0xf84ef779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r2, asr r0 │ │ │ │ + addeq r7, r4, lr, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ed58 │ │ │ │ + bl 0xfec2eedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bb20 │ │ │ │ + bmi 0x45bca4 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8eaf779 │ │ │ │ + @ instruction: 0xf828f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r6 │ │ │ │ + addeq r7, r4, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2eda4 │ │ │ │ + bl 0xfec2ef28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bb6c │ │ │ │ + bmi 0x45bcf0 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8c4f779 │ │ │ │ + @ instruction: 0xf802f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00847fba │ │ │ │ + addeq r7, r4, r6, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2edf0 │ │ │ │ + bl 0xfec2ef74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bbb8 │ │ │ │ + bmi 0x45bd3c │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 q9, d0, d8 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf89ef779 │ │ │ │ + @ instruction: 0xffdcf778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror #30 │ │ │ │ + addeq r7, r4, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ee3c │ │ │ │ + bl 0xfec2efc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bc04 │ │ │ │ + bmi 0x45bd88 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf878f779 │ │ │ │ + @ instruction: 0xffb6f778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, r2, lsr #30 │ │ │ │ + umulleq r7, r4, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ee88 │ │ │ │ + bl 0xfec2f00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bc50 │ │ │ │ + bmi 0x45bdd4 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf852f779 │ │ │ │ + @ instruction: 0xff90f778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r4], r6 │ │ │ │ + addeq r7, r4, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2eed4 │ │ │ │ + bl 0xfec2f058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bc9c │ │ │ │ + bmi 0x45be20 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d22, d0, d0[7] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf82cf779 │ │ │ │ + @ instruction: 0xff6af778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsl #29 │ │ │ │ + addeq r7, r4, r6, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ef20 │ │ │ │ + bl 0xfec2f0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bce8 │ │ │ │ + bmi 0x45be6c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ @ instruction: 0xf2c06cf0 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf806f779 │ │ │ │ + @ instruction: 0xff44f778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr lr │ │ │ │ + @ instruction: 0x00847cba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ef6c │ │ │ │ + bl 0xfec2f0f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bd34 │ │ │ │ + bmi 0x45beb8 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffe0f778 │ │ │ │ + @ instruction: 0xff1ef778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r4], r2 │ │ │ │ + addeq r7, r4, lr, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2efb8 │ │ │ │ + bl 0xfec2f13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bd80 │ │ │ │ + blmi 0x49bf04 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fddc │ │ │ │ + bl 0x48ff60 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ - bl 0x458430 │ │ │ │ - bl 0x45ade8 │ │ │ │ + bl 0x4585b4 │ │ │ │ + bl 0x45af6c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffb8f778 │ │ │ │ + mrc2 7, 7, pc, cr6, cr8, {3} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #27 │ │ │ │ + addeq r7, r4, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f008 │ │ │ │ + bl 0xfec2f18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bdd0 │ │ │ │ + blmi 0x49bf54 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fe2c │ │ │ │ + bl 0x48ffb0 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0x458480 │ │ │ │ - bl 0x45ae38 │ │ │ │ + bl 0x458604 │ │ │ │ + bl 0x45afbc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff90f778 │ │ │ │ + mcr2 7, 6, pc, cr14, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr sp │ │ │ │ + ldrdeq r7, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f058 │ │ │ │ + bl 0xfec2f1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49be20 │ │ │ │ + blmi 0x49bfa4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fe7c │ │ │ │ + bl 0x490000 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ - bl 0x4584d0 │ │ │ │ - bl 0x45ae88 │ │ │ │ + bl 0x458654 │ │ │ │ + bl 0x45b00c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff68f778 │ │ │ │ + mcr2 7, 5, pc, cr6, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #26 │ │ │ │ + addeq r7, r4, sl, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f0a8 │ │ │ │ + bl 0xfec2f22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49be70 │ │ │ │ + blmi 0x49bff4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fecc │ │ │ │ + bl 0x490050 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ - bl 0x458520 │ │ │ │ - bl 0x45aed8 │ │ │ │ + bl 0x4586a4 │ │ │ │ + bl 0x45b05c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff40f778 │ │ │ │ + mrc2 7, 3, pc, cr14, cr8, {3} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00847cbe │ │ │ │ + addeq r7, r4, sl, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f0f8 │ │ │ │ + bl 0xfec2f27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bec0 │ │ │ │ + blmi 0x49c044 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48ff1c │ │ │ │ + bl 0x4900a0 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0x458570 │ │ │ │ - bl 0x45af28 │ │ │ │ + bl 0x4586f4 │ │ │ │ + bl 0x45b0ac │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff18f778 │ │ │ │ + mrc2 7, 2, pc, cr6, cr8, {3} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror #24 │ │ │ │ + addeq r7, r4, sl, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f148 │ │ │ │ + bl 0xfec2f2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bf10 │ │ │ │ + blmi 0x49c094 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48ff6c │ │ │ │ + bl 0x4900f0 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ - bl 0x4585c0 │ │ │ │ - bl 0x45af78 │ │ │ │ + bl 0x458744 │ │ │ │ + bl 0x45b0fc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 7, pc, cr0, cr8, {3} │ │ │ │ + mcr2 7, 1, pc, cr14, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl ip │ │ │ │ + umulleq r7, r4, sl, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f198 │ │ │ │ + bl 0xfec2f31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bf60 │ │ │ │ + blmi 0x49c0e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48ffbc │ │ │ │ + bl 0x490140 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x458610 │ │ │ │ - bl 0x45afc8 │ │ │ │ + bl 0x458794 │ │ │ │ + bl 0x45b14c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 6, pc, cr8, cr8, {3} @ │ │ │ │ + mcr2 7, 0, pc, cr6, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #23 │ │ │ │ + addeq r7, r4, sl, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f1e8 │ │ │ │ + bl 0xfec2f36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bfb0 │ │ │ │ + blmi 0x49c134 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49000c │ │ │ │ + bl 0x490190 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ - bl 0x458660 │ │ │ │ - bl 0x45b018 │ │ │ │ + bl 0x4587e4 │ │ │ │ + bl 0x45b19c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 5, pc, cr0, cr8, {3} @ │ │ │ │ + ldc2l 7, cr15, [lr, #480] @ 0x1e0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror fp │ │ │ │ + strdeq r7, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f238 │ │ │ │ + bl 0xfec2f3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c000 │ │ │ │ + blmi 0x49c184 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49005c │ │ │ │ + bl 0x4901e0 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ - bl 0x4586b0 │ │ │ │ - bl 0x45b068 │ │ │ │ + bl 0x458834 │ │ │ │ + bl 0x45b1ec │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 3, pc, cr8, cr8, {3} │ │ │ │ + ldc2 7, cr15, [r6, #480]! @ 0x1e0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #22 │ │ │ │ + addeq r7, r4, sl, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f288 │ │ │ │ + bl 0xfec2f40c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c050 │ │ │ │ + blmi 0x51c1d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ - bl 0x15870c │ │ │ │ + bl 0x158890 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, sp, asr #28 │ │ │ │ + andlt pc, r3, fp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r7, [r4], r6 │ │ │ │ + addeq r7, r4, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f2e0 │ │ │ │ + bl 0xfec2f464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c0a8 │ │ │ │ + blmi 0x51c22c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ - bl 0x158764 │ │ │ │ + bl 0x1588e8 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r1, lsr #28 │ │ │ │ + andlt pc, r3, pc, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, lr, ror sl │ │ │ │ + strdeq r7, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f338 │ │ │ │ + bl 0xfec2f4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c100 │ │ │ │ + blmi 0x51c284 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ - bl 0x1587bc │ │ │ │ + bl 0x158940 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r3, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, r6, lsr #20 │ │ │ │ + addeq r7, r4, r2, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f390 │ │ │ │ + bl 0xfec2f514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c158 │ │ │ │ + blmi 0x51c2dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ - bl 0x158814 │ │ │ │ + bl 0x158998 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r9, asr #27 │ │ │ │ + andlt pc, r3, r7, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, lr, asr #19 │ │ │ │ + addeq r7, r4, sl, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f3e8 │ │ │ │ + bl 0xfec2f56c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c1b0 │ │ │ │ + blmi 0x51c334 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x15886c │ │ │ │ + bl 0x1589f0 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - mullt r3, sp, sp │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, r6, ror r9 │ │ │ │ + strdeq r7, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f440 │ │ │ │ + bl 0xfec2f5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c208 │ │ │ │ + blmi 0x51c38c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ - bl 0x1588c4 │ │ │ │ + bl 0x158a48 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r1, ror sp @ │ │ │ │ + andlt pc, r3, pc, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, lr, lsl r9 │ │ │ │ + umulleq r7, r4, sl, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f498 │ │ │ │ + bl 0xfec2f61c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c260 │ │ │ │ + blmi 0x49c3e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4902bc │ │ │ │ + bl 0x490440 │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ - bl 0x458910 │ │ │ │ - bl 0x45b2c8 │ │ │ │ + bl 0x458a94 │ │ │ │ + bl 0x45b44c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r8, #-480] @ 0xfffffe20 │ │ │ │ + stc2 7, cr15, [r6], {120} @ 0x78 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #17 │ │ │ │ + addeq r7, r4, sl, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f4e8 │ │ │ │ + bl 0xfec2f66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c2b0 │ │ │ │ + blmi 0x49c434 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49030c │ │ │ │ + bl 0x490490 │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ - bl 0x458960 │ │ │ │ - bl 0x45b318 │ │ │ │ + bl 0x458ae4 │ │ │ │ + bl 0x45b49c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0, #-480]! @ 0xfffffe20 │ │ │ │ + mrrc2 7, 7, pc, lr, cr8 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror r8 │ │ │ │ + strdeq r7, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f538 │ │ │ │ + bl 0xfec2f6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c300 │ │ │ │ + blmi 0x49c484 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49035c │ │ │ │ + bl 0x4904e0 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x4589b0 │ │ │ │ - bl 0x45b368 │ │ │ │ + bl 0x458b34 │ │ │ │ + bl 0x45b4ec │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r8], #480 @ 0x1e0 │ │ │ │ + ldc2 7, cr15, [r6], #-480 @ 0xfffffe20 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #16 │ │ │ │ + addeq r7, r4, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f588 │ │ │ │ + bl 0xfec2f70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c350 │ │ │ │ + blmi 0x49c4d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4903ac │ │ │ │ + bl 0x490530 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x458a00 │ │ │ │ - bl 0x45b3b8 │ │ │ │ + bl 0x458b84 │ │ │ │ + bl 0x45b53c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r0], {120} @ 0x78 │ │ │ │ + stc2 7, cr15, [lr], {120} @ 0x78 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r4], lr │ │ │ │ + addeq r7, r4, sl, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f5d8 │ │ │ │ + bl 0xfec2f75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c3a0 │ │ │ │ + blmi 0x49c524 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4903fc │ │ │ │ + bl 0x490580 │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vaddw.s8 q11, q8, d20 │ │ │ │ - bl 0x458a50 │ │ │ │ - bl 0x45b408 │ │ │ │ + bl 0x458bd4 │ │ │ │ + bl 0x45b58c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r8], #480 @ 0x1e0 │ │ │ │ + blx 0xffa96372 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #15 │ │ │ │ + addeq r7, r4, sl, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f628 │ │ │ │ + bl 0xfec2f7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c3f0 │ │ │ │ + blmi 0x49c574 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49044c │ │ │ │ + bl 0x4905d0 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ - bl 0x458aa0 │ │ │ │ - bl 0x45b458 │ │ │ │ + bl 0x458c24 │ │ │ │ + bl 0x45b5dc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0], {120} @ 0x78 │ │ │ │ + blx 0xff0963c2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr r7 │ │ │ │ + @ instruction: 0x008475ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f678 │ │ │ │ + bl 0xfec2f7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c440 │ │ │ │ + blmi 0x49c5c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49049c │ │ │ │ + bl 0x490620 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ - bl 0x458af0 │ │ │ │ - bl 0x45b4a8 │ │ │ │ + bl 0x458c74 │ │ │ │ + bl 0x45b62c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 7, pc, r8, cr8 @ │ │ │ │ + blx 0xfe696412 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror #13 │ │ │ │ + addeq r7, r4, sl, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f6c8 │ │ │ │ + bl 0xfec2f84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c490 │ │ │ │ + blmi 0x49c614 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4904ec │ │ │ │ + bl 0x490670 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x458b40 │ │ │ │ - bl 0x45b4f8 │ │ │ │ + bl 0x458cc4 │ │ │ │ + bl 0x45b67c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r0], #-480 @ 0xfffffe20 │ │ │ │ + blx 0x1c96462 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r4, lr, r6 │ │ │ │ + addeq r7, r4, sl, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f718 │ │ │ │ + bl 0xfec2f89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c4e0 │ │ │ │ + blmi 0x49c664 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49053c │ │ │ │ + bl 0x4906c0 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ - bl 0x458b90 │ │ │ │ - bl 0x45b548 │ │ │ │ + bl 0x458d14 │ │ │ │ + bl 0x45b6cc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r8], {120} @ 0x78 │ │ │ │ + blx 0x12964b2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #12 │ │ │ │ + addeq r7, r4, sl, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f768 │ │ │ │ + bl 0xfec2f8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c530 │ │ │ │ + blmi 0x49c6b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49058c │ │ │ │ + bl 0x490710 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ - bl 0x458be0 │ │ │ │ - bl 0x45b598 │ │ │ │ + bl 0x458d64 │ │ │ │ + bl 0x45b71c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff91637e │ │ │ │ + blx 0x896502 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r4], lr │ │ │ │ + addeq r7, r4, sl, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f7b8 │ │ │ │ + bl 0xfec2f93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c580 │ │ │ │ + blmi 0x49c704 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4905dc │ │ │ │ + bl 0x490760 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - bl 0x458c30 │ │ │ │ - bl 0x45b5e8 │ │ │ │ + bl 0x458db4 │ │ │ │ + bl 0x45b76c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfef163ce │ │ │ │ + blx 0xffe96550 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #11 │ │ │ │ + addeq r7, r4, sl, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f808 │ │ │ │ + bl 0xfec2f98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c5d0 │ │ │ │ + blmi 0x49c754 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49062c │ │ │ │ + bl 0x4907b0 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ - bl 0x458c80 │ │ │ │ - bl 0x45b638 │ │ │ │ + bl 0x458e04 │ │ │ │ + bl 0x45b7bc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe51641e │ │ │ │ + blx 0xff4965a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr r5 │ │ │ │ + ldrdeq r7, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f858 │ │ │ │ + bl 0xfec2f9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c620 │ │ │ │ + blmi 0x49c7a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49067c │ │ │ │ + bl 0x490800 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ - bl 0x458cd0 │ │ │ │ - bl 0x45b688 │ │ │ │ + bl 0x458e54 │ │ │ │ + bl 0x45b80c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1b1646e │ │ │ │ + blx 0xfea965f0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #10 │ │ │ │ + addeq r7, r4, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f8a8 │ │ │ │ + bl 0xfec2fa2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c670 │ │ │ │ + blmi 0x49c7f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4906cc │ │ │ │ + bl 0x490850 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x458d20 │ │ │ │ - bl 0x45b6d8 │ │ │ │ + bl 0x458ea4 │ │ │ │ + bl 0x45b85c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x11164be │ │ │ │ + blx 0x2096640 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008474be │ │ │ │ + addeq r7, r4, sl, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f8f8 │ │ │ │ + bl 0xfec2fa7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c6c0 │ │ │ │ + blmi 0x49c844 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49071c │ │ │ │ + bl 0x4908a0 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vmla.f d19, d0, d0[0] │ │ │ │ - bl 0x458d70 │ │ │ │ - bl 0x45b728 │ │ │ │ + bl 0x458ef4 │ │ │ │ + bl 0x45b8ac │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x71650e │ │ │ │ + blx 0x1696690 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror #8 │ │ │ │ + addeq r7, r4, sl, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f948 │ │ │ │ + bl 0xfec2facc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c710 │ │ │ │ + blmi 0x49c894 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49076c │ │ │ │ + bl 0x4908f0 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ - bl 0x458dc0 │ │ │ │ - bl 0x45b778 │ │ │ │ + bl 0x458f44 │ │ │ │ + bl 0x45b8fc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xffd1655c │ │ │ │ + blx 0xc966e0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl r4 │ │ │ │ + umulleq r7, r4, sl, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f998 │ │ │ │ + bl 0xfec2fb1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c760 │ │ │ │ + blmi 0x49c8e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4907bc │ │ │ │ + bl 0x490940 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ - bl 0x458e10 │ │ │ │ - bl 0x45b7c8 │ │ │ │ + bl 0x458f94 │ │ │ │ + bl 0x45b94c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff3165ac │ │ │ │ + blx 0x296730 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #7 │ │ │ │ + addeq r7, r4, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f9e8 │ │ │ │ + bl 0xfec2fb6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c7b0 │ │ │ │ + blmi 0x49c934 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49080c │ │ │ │ + bl 0x490990 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ - bl 0x458e60 │ │ │ │ - bl 0x45b818 │ │ │ │ + bl 0x458fe4 │ │ │ │ + bl 0x45b99c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe9165fc │ │ │ │ + @ instruction: 0xf9def778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror r3 │ │ │ │ + strdeq r7, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fa38 │ │ │ │ + bl 0xfec2fbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c800 │ │ │ │ + blmi 0x49c984 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49085c │ │ │ │ + bl 0x4909e0 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ - bl 0x458eb0 │ │ │ │ - bl 0x45b868 │ │ │ │ + bl 0x459034 │ │ │ │ + bl 0x45b9ec │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1f1664c │ │ │ │ + @ instruction: 0xf9b6f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #6 │ │ │ │ + addeq r7, r4, sl, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fa88 │ │ │ │ + bl 0xfec2fc0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c850 │ │ │ │ + blmi 0x49c9d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4908ac │ │ │ │ + bl 0x490a30 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ - bl 0x458f00 │ │ │ │ - bl 0x45b8b8 │ │ │ │ + bl 0x459084 │ │ │ │ + bl 0x45ba3c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x151669c │ │ │ │ + @ instruction: 0xf98ef778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r4], lr │ │ │ │ + addeq r7, r4, sl, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fad8 │ │ │ │ + bl 0xfec2fc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c8a0 │ │ │ │ + blmi 0x49ca24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4908fc │ │ │ │ + bl 0x490a80 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ - bl 0x458f50 │ │ │ │ - bl 0x45b908 │ │ │ │ + bl 0x4590d4 │ │ │ │ + bl 0x45ba8c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xb166ec │ │ │ │ + @ instruction: 0xf966f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #5 │ │ │ │ + addeq r7, r4, sl, lsl #2 │ │ │ │ @ instruction: 0xf7824611 │ │ │ │ - svclt 0x0000bcbd │ │ │ │ + svclt 0x0000bbfb │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ @ instruction: 0xf645cf70 │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x40894c │ │ │ │ - bl 0x3d954c │ │ │ │ + bl 0x408ad0 │ │ │ │ + bl 0x3d96d0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldmiblt r2!, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r7, r4, lr, lsr r2 │ │ │ │ + ldmdblt r0!, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strheq r7, [r4], sl │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ @ instruction: 0xf645cf70 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x408974 │ │ │ │ - bl 0x3d9574 │ │ │ │ + bl 0x408af8 │ │ │ │ + bl 0x3d96f8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldmiblt lr, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r7, r4, r6, lsl r2 │ │ │ │ + ldmdblt ip, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + umulleq r7, r4, r2, r0 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354740 │ │ │ │ + blmi 0x3548c4 │ │ │ │ stccc 2, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216b08 │ │ │ │ + bl 0x216c8c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b9c7 │ │ │ │ - addeq r7, r4, ip, ror #3 │ │ │ │ + svclt 0x0000b905 │ │ │ │ + addeq r7, r4, r8, rrx │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354770 │ │ │ │ + blmi 0x3548f4 │ │ │ │ ldcmi 2, cr15, [r4], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216b38 │ │ │ │ + bl 0x216cbc │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b9af │ │ │ │ - @ instruction: 0x008471bc │ │ │ │ + svclt 0x0000b8ed │ │ │ │ + addeq r7, r4, r8, lsr r0 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x3547a0 │ │ │ │ + blmi 0x354924 │ │ │ │ stccs 2, cr15, [r8], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216b68 │ │ │ │ + bl 0x216cec │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b997 │ │ │ │ - addeq r7, r4, ip, lsl #3 │ │ │ │ + svclt 0x0000b8d5 │ │ │ │ + addeq r7, r4, r8 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x3547d0 │ │ │ │ + blmi 0x354954 │ │ │ │ ldccc 2, cr15, [r0], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216b98 │ │ │ │ + bl 0x216d1c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b97f │ │ │ │ - addeq r7, r4, ip, asr r1 │ │ │ │ + svclt 0x0000b8bd │ │ │ │ + ldrdeq r6, [r4], r8 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354800 │ │ │ │ + blmi 0x354984 │ │ │ │ stcpl 2, cr15, [r0], #276 @ 0x114 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216bc8 │ │ │ │ + bl 0x216d4c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b967 │ │ │ │ - addeq r7, r4, ip, lsr #2 │ │ │ │ + svclt 0x0000b8a5 │ │ │ │ + addeq r6, r4, r8, lsr #31 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354830 │ │ │ │ + blmi 0x3549b4 │ │ │ │ stcvs 2, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216bf8 │ │ │ │ + bl 0x216d7c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b94f │ │ │ │ - strdeq r7, [r4], ip │ │ │ │ + svclt 0x0000b88d │ │ │ │ + addeq r6, r4, r8, ror pc │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354860 │ │ │ │ + blmi 0x3549e4 │ │ │ │ ldcmi 2, cr15, [r8], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216c28 │ │ │ │ + bl 0x216dac │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b937 │ │ │ │ - addeq r7, r4, ip, asr #1 │ │ │ │ + svclt 0x0000b875 │ │ │ │ + addeq r6, r4, r8, asr #30 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354890 │ │ │ │ + blmi 0x354a14 │ │ │ │ ldcpl 2, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216c58 │ │ │ │ + bl 0x216ddc │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b91f │ │ │ │ - umulleq r7, r4, ip, r0 │ │ │ │ + svclt 0x0000b85d │ │ │ │ + addeq r6, r4, r8, lsl pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-876] @ 0xfffffc94 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs ip, {r0, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ stmiavs ip, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ + @ instruction: 0x03b4f642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #2 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ svclt 0x00082b00 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0x4691461f │ │ │ │ andcs fp, r0, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460c83f8 │ │ │ │ - @ instruction: 0xff94f00f │ │ │ │ + @ instruction: 0xffe0f00f │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf77783f8 │ │ │ │ - @ instruction: 0x4606f93d │ │ │ │ - @ instruction: 0xf906f777 │ │ │ │ + @ instruction: 0x4606f87b │ │ │ │ + @ instruction: 0xf844f777 │ │ │ │ @ instruction: 0xf7774605 │ │ │ │ - stmdavs r1!, {r0, r1, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r6, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9856 @ 0x2680 │ │ │ │ strbmi r4, [sl], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf834f7e3 │ │ │ │ + @ instruction: 0xf82af7e3 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r0], -r1, ror #16 │ │ │ │ - @ instruction: 0xf82ef7e3 │ │ │ │ + @ instruction: 0xf824f7e3 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47b8463d │ │ │ │ strcs r6, [r8, -r2, ror #17] │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ @ instruction: 0xf77f17d3 │ │ │ │ - @ instruction: 0x464afef7 │ │ │ │ + @ instruction: 0x464afe35 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e34630 │ │ │ │ - strbmi pc, [r1], -r7, ror #17 @ │ │ │ │ + @ instruction: 0x4641f8dd │ │ │ │ @ instruction: 0x47a84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x2aa494 │ │ │ │ + blx 0x2aa618 │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - mcr2 7, 7, pc, cr6, cr15, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr15, {3} @ │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf8d6f7e3 │ │ │ │ + @ instruction: 0xf8ccf7e3 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2fdf4 │ │ │ │ + bl 0xfec2ff78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7772100 │ │ │ │ - strmi pc, [r4], -r3, asr #17 │ │ │ │ - @ instruction: 0xf8c0f777 │ │ │ │ + strmi pc, [r4], -r1, lsl #16 │ │ │ │ + @ instruction: 0xfffef776 │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf77e4620 │ │ │ │ - @ instruction: 0x462afb3d │ │ │ │ + @ instruction: 0x462afa7b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834070 │ │ │ │ - svclt 0x0000befb │ │ │ │ + svclt 0x0000be39 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2fe34 │ │ │ │ + bl 0xfec2ffb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf7772100 │ │ │ │ - strmi pc, [r4], -r3, lsr #17 │ │ │ │ - @ instruction: 0xf8a0f777 │ │ │ │ + @ instruction: 0xf7762100 │ │ │ │ + strmi pc, [r4], -r1, ror #31 │ │ │ │ + @ instruction: 0xffdef776 │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf77e4620 │ │ │ │ - @ instruction: 0x462afa9d │ │ │ │ + @ instruction: 0x462af9db │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834070 │ │ │ │ - svclt 0x0000bedb │ │ │ │ + svclt 0x0000be19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fe74 │ │ │ │ + bl 0xfec2fff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strmi r4, [r8], -r0, lsl #4 │ │ │ │ mrsls r2, SP_irq │ │ │ │ - ldc2l 7, cr15, [r8, #-508] @ 0xfffffe04 │ │ │ │ + ldc2 7, cr15, [r6], {127} @ 0x7f │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834010 │ │ │ │ - svclt 0x0000be37 │ │ │ │ + svclt 0x0000bd75 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf7902003 │ │ │ │ - svclt 0x0000bbf3 │ │ │ │ + svclt 0x0000bb31 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ cmnlt r3, r0, lsl #6 │ │ │ │ @@ -205404,768 +205501,768 @@ │ │ │ │ svceq 0x0001f01e │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46908ff8 │ │ │ │ @ instruction: 0xf00f460f │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r1, r2, r3, r4, r6, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldmdbvs r8!, {r0, r7, pc} │ │ │ │ svclt 0x00cc2801 │ │ │ │ @ instruction: 0xf0444622 │ │ │ │ - bcs 0xd9518 │ │ │ │ + bcs 0xd969c │ │ │ │ andcs sp, r8, #123 @ 0x7b │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd8e58 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd8fdc │ │ │ │ andcc r4, r1, r2, lsl #1 │ │ │ │ strbeq pc, [r0], #-450 @ 0xfffffe3e @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ @ instruction: 0xf1c21ad3 │ │ │ │ - blx 0x3d95b0 │ │ │ │ - blx 0xc1856c │ │ │ │ - blx 0xc15148 │ │ │ │ - b 0x1155544 │ │ │ │ - blx 0xbd9178 │ │ │ │ + blx 0x3d9734 │ │ │ │ + blx 0xc186f0 │ │ │ │ + blx 0xc152cc │ │ │ │ + b 0x11556c8 │ │ │ │ + blx 0xbd92fc │ │ │ │ tstpmi r1, #4, 24 @ p-variant is OBSOLETE @ 0x400 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x3e90b0 │ │ │ │ + blx 0x3e9234 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0xf78e430a │ │ │ │ - strmi pc, [r2], sp, lsl #20 │ │ │ │ - @ instruction: 0xf777468b │ │ │ │ - @ instruction: 0x4605f811 │ │ │ │ - @ instruction: 0xf80ef777 │ │ │ │ + strmi pc, [r2], fp, asr #18 │ │ │ │ + @ instruction: 0xf776468b │ │ │ │ + strmi pc, [r5], -pc, asr #30 │ │ │ │ + @ instruction: 0xff4cf776 │ │ │ │ @ instruction: 0x46066839 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xff3ef7e2 │ │ │ │ + @ instruction: 0xff34f7e2 │ │ │ │ ldmdavs r9!, {r0, r9, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xff38f7e2 │ │ │ │ - @ instruction: 0xf832f777 │ │ │ │ + @ instruction: 0xff2ef7e2 │ │ │ │ + @ instruction: 0xff70f776 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ ldmvs sl!, {r6, r7, r8, r9, sl, lr}^ │ │ │ │ andcs fp, r0, #67584 @ 0x10800 │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - @ instruction: 0x4649fff7 │ │ │ │ + strbmi pc, [r9], -sp, ror #31 @ │ │ │ │ @ instruction: 0x47c04630 │ │ │ │ ldmdblt sl!, {r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xffecf7e2 │ │ │ │ + @ instruction: 0xffe2f7e2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - b 0x1cd8578 │ │ │ │ - b 0x1c99608 │ │ │ │ + b 0x1cd83f4 │ │ │ │ + b 0x1c9978c │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - strb pc, [r1, fp, ror #26]! @ │ │ │ │ + strb pc, [r1, r9, lsr #25]! @ │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - b 0x1cd855c │ │ │ │ - b 0x1c99624 │ │ │ │ + b 0x1cd83d8 │ │ │ │ + b 0x1c997a8 │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - @ instruction: 0xe7c8fd5d │ │ │ │ + bfi pc, fp, (invalid: 25:8) @ │ │ │ │ @ instruction: 0x469b469a │ │ │ │ ldrmi lr, [r2], fp, lsr #15 │ │ │ │ @ instruction: 0xe7a84693 │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - adcsvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ + adcseq pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x161a24 │ │ │ │ + bl 0x161ba8 │ │ │ │ ldmdbvs r2, {r2, r3, r7, r9} │ │ │ │ svclt 0x0000e73e │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - adcsvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ + adcseq pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x161a40 │ │ │ │ + bl 0x161bc4 │ │ │ │ ldmibvs r2, {r2, r3, r7, r9}^ │ │ │ │ svclt 0x0000e732 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3004c │ │ │ │ + bl 0xfec301d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fee8c │ │ │ │ + bl 0x3ff010 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ - @ instruction: 0xf778c010 │ │ │ │ - andlt pc, r6, sp, lsl r8 @ │ │ │ │ + @ instruction: 0xf777c010 │ │ │ │ + andlt pc, r6, fp, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r6, lsl sp │ │ │ │ + umulleq r6, r4, r2, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec300b8 │ │ │ │ + bl 0xfec3023c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3feef8 │ │ │ │ + bl 0x3ff07c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r7, ror #31 │ │ │ │ + andlt pc, r6, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, sl, lsr #25 │ │ │ │ + addeq r6, r4, r6, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30124 │ │ │ │ + bl 0xfec302a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fef64 │ │ │ │ + bl 0x3ff0e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - @ instruction: 0xb006ffb1 │ │ │ │ + andlt pc, r6, pc, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, lr, lsr ip │ │ │ │ + @ instruction: 0x00846aba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30190 │ │ │ │ + bl 0xfec30314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fefd0 │ │ │ │ + bl 0x3ff154 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, fp, ror pc @ │ │ │ │ + @ instruction: 0xb006feb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r6, [r4], r2 │ │ │ │ + addeq r6, r4, lr, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec301fc │ │ │ │ + bl 0xfec30380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff03c │ │ │ │ + bl 0x3ff1c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r5, asr #30 │ │ │ │ + andlt pc, r6, r3, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r6, ror #22 │ │ │ │ + addeq r6, r4, r2, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30268 │ │ │ │ + bl 0xfec303ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff0a8 │ │ │ │ + bl 0x3ff22c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, pc, lsl #30 │ │ │ │ + andlt pc, r6, sp, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r6, [r4], sl │ │ │ │ + addeq r6, r4, r6, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec302d4 │ │ │ │ + bl 0xfec30458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff114 │ │ │ │ + bl 0x3ff298 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - ldrdlt pc, [r6], -r9 │ │ │ │ + andlt pc, r6, r7, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, lr, lsl #21 │ │ │ │ + addeq r6, r4, sl, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30340 │ │ │ │ + bl 0xfec304c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff180 │ │ │ │ + bl 0x3ff304 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r3, lsr #29 │ │ │ │ + andlt pc, r6, r1, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r2, lsr #20 │ │ │ │ + umulleq r6, r4, lr, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec303ac │ │ │ │ + bl 0xfec30530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff1ec │ │ │ │ + bl 0x3ff370 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 96), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, sp, ror #28 │ │ │ │ + andlt pc, r6, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x008469b6 │ │ │ │ + addeq r6, r4, r2, lsr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30418 │ │ │ │ + bl 0xfec3059c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - b 0x11c025c │ │ │ │ - b 0x13dc238 │ │ │ │ + b 0x11c03e0 │ │ │ │ + b 0x13dc3bc │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0e │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13dc24c │ │ │ │ + b 0x13dc3d0 │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13dca54 │ │ │ │ - b 0x7dc48c │ │ │ │ + b 0x13dcbd8 │ │ │ │ + b 0x7dc610 │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r9, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - cmpplt r8, #2816 @ p-variant is OBSOLETE @ 0xb00 │ │ │ │ + cmpplt r8, #22272 @ p-variant is OBSOLETE @ 0x5700 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 7, cr15, [ip], {226} @ 0xe2 │ │ │ │ + ldc2 7, cr15, [r2], {226} @ 0xe2 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls lr, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls lr, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [r8], {226} @ 0xe2 │ │ │ │ andls r4, r7, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - ldcls 12, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ + ldcls 12, cr15, [r0, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf6469504 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ - stcls 12, cr2, [pc, #-600] @ 0xd905c │ │ │ │ + stcls 12, cr2, [pc, #-600] @ 0xd91e0 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strls r4, [r1], #-1539 @ 0xfffff9fd │ │ │ │ - bls 0x2aab84 │ │ │ │ + bls 0x2aad08 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r0], #-0 │ │ │ │ - cdp2 7, 9, cr15, cr0, cr13, {4} │ │ │ │ + stc2l 7, cr15, [lr, #564] @ 0x234 │ │ │ │ andlt r2, r9, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec304e8 │ │ │ │ + bl 0xfec3066c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - b 0x11c0324 │ │ │ │ - b 0x13dc308 │ │ │ │ + b 0x11c04a8 │ │ │ │ + b 0x13dc48c │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0c │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13dc31c │ │ │ │ + b 0x13dc4a0 │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13dcb24 │ │ │ │ - b 0x7dc55c │ │ │ │ + b 0x13dcca8 │ │ │ │ + b 0x7dc6e0 │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - msrlt CPSR_, #166912 @ 0x28c00 │ │ │ │ + msrlt CPSR_, #244736 @ 0x3bc00 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 7, cr15, [r4], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [sl], #-904 @ 0xfffffc78 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls ip, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls ip, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - stc2 7, cr15, [sl], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r0], #-904 @ 0xfffffc78 │ │ │ │ andls r4, r5, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stcls 12, cr15, [lr, #-148] @ 0xffffff6c │ │ │ │ + stcls 12, cr15, [lr, #-108] @ 0xffffff94 │ │ │ │ strmi r9, [r3], -r3, lsl #10 │ │ │ │ ldrtmi r9, [r1], -sp, lsl #26 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #20 │ │ │ │ strmi lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf78d9400 │ │ │ │ - andcs pc, r1, r7, lsr #26 │ │ │ │ + andcs pc, r1, r5, ror #24 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfec305b8 │ │ │ │ + bl 0xfec3073c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x13f3400 │ │ │ │ + b 0x13f3584 │ │ │ │ @ instruction: 0xf01e0e04 │ │ │ │ tstle r6, r0, lsl pc │ │ │ │ streq pc, [r1], #-12 │ │ │ │ svclt 0x00082a00 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ andcs fp, r0, ip, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461687f0 │ │ │ │ @ instruction: 0xf00f460d │ │ │ │ - stmiblt r0, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7764770 │ │ │ │ - strmi pc, [r7], -r7, ror #25 │ │ │ │ - stc2l 7, cr15, [r4], #472 @ 0x1d8 │ │ │ │ + strmi pc, [r7], -r5, lsr #24 │ │ │ │ + stc2 7, cr15, [r2], #-472 @ 0xfffffe28 │ │ │ │ @ instruction: 0xf7764681 │ │ │ │ - strtmi pc, [r2], -r1, ror #25 │ │ │ │ + @ instruction: 0x4622fc1f │ │ │ │ stmdavs r9!, {r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - stc2 7, cr15, [lr], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r4], #-904 @ 0xfffffc78 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r4, [ip], -r2, lsr #13 │ │ │ │ @ instruction: 0x4648463a │ │ │ │ @ instruction: 0x47b06819 │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [lr], {226} @ 0xe2 │ │ │ │ + ldc2 7, cr15, [r4], {226} @ 0xe2 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0x46484652 │ │ │ │ - ldc2 7, cr15, [r0], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [r6], {226} @ 0xe2 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - stc2 7, cr15, [sl], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [r0], {226} @ 0xe2 │ │ │ │ ldr r2, [lr, r1]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r4!, {r2, r8, sl, fp, sp, lr} │ │ │ │ stceq 0, cr15, [lr], {20} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x122a8a8 │ │ │ │ + b 0x122aa2c │ │ │ │ stmdavs ip, {r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x10da14 │ │ │ │ + blcs 0x10db98 │ │ │ │ stmvs ip, {r1, r2, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ cmple r1, r7, lsr #12 │ │ │ │ - blls 0x36af24 │ │ │ │ + blls 0x36b0a8 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [sp, fp, asr #16] │ │ │ │ @ instruction: 0xf00fd448 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf776d03a │ │ │ │ - strmi pc, [r2], fp, lsl #25 │ │ │ │ - stc2 7, cr15, [r8], {118} @ 0x76 │ │ │ │ + strmi pc, [r2], r9, asr #23 │ │ │ │ + blx 0xff297442 │ │ │ │ @ instruction: 0xf7764683 │ │ │ │ - strmi pc, [r6], -r5, lsl #25 │ │ │ │ + strmi pc, [r6], -r3, asr #23 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ ldrbmi r9, [r0], -sl, lsl #22 │ │ │ │ - blx 0xff597482 │ │ │ │ + blx 0xff317606 │ │ │ │ mrrcne 11, 0, r9, r8, cr11 │ │ │ │ stmdavs r1!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xff397492 │ │ │ │ + blx 0xff117616 │ │ │ │ @ instruction: 0x46324651 │ │ │ │ @ instruction: 0x47c04650 │ │ │ │ mrrcne 11, 0, r9, r9, cr10 @ │ │ │ │ stmdavs r1!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xff0974aa │ │ │ │ + blx 0xfee1762e │ │ │ │ mrrcne 11, 0, r9, sl, cr11 │ │ │ │ stmdavs r1!, {r1, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfee974ba │ │ │ │ + blx 0xfec1763e │ │ │ │ stmiavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ - stc2 7, cr15, [ip], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r2], #-904 @ 0xfffffc78 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ @ instruction: 0x47c04658 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r2], #-904 @ 0xfffffc78 │ │ │ │ + ldc2 7, cr15, [r8], {226} @ 0xe2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - blx 0xfe3155b4 │ │ │ │ + blx 0xff615738 │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - ldc2 7, cr15, [sl], #-472 @ 0xfffffe28 │ │ │ │ + blx 0x1f174de │ │ │ │ @ instruction: 0xf7764682 │ │ │ │ - @ instruction: 0x4683fc37 │ │ │ │ - ldc2 7, cr15, [r4], #-472 @ 0xfffffe28 │ │ │ │ + @ instruction: 0x4683fb75 │ │ │ │ + blx 0x1d974ea │ │ │ │ strmi r9, [r6], -sl, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - blx 0xfff97372 │ │ │ │ + blx 0xf174f6 │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ movwcs r4, #9786 @ 0x263a │ │ │ │ - blx 0xc1752e │ │ │ │ + blx 0x9976b2 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r5, r8, asr #15]! │ │ │ │ - blx 0xffc9738a │ │ │ │ + blx 0xc1750e │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x917546 │ │ │ │ + blx 0x6976ca │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldr r4, [r5, r8, asr #15]! │ │ │ │ - blx 0xff9973a2 │ │ │ │ + blx 0x917526 │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x61755e │ │ │ │ + blx 0x3976e2 │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ str r4, [r1, r8, asr #15]! │ │ │ │ - blx 0xff6973ba │ │ │ │ + blx 0x61753e │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0x317576 │ │ │ │ + blx 0x976f8 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r9, r8, asr #15] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11ee61c │ │ │ │ + b 0x11ee7a0 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xb122d105 │ │ │ │ @ instruction: 0xf014688c │ │ │ │ strtmi r0, [r5], -r1, lsl #8 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf00f9301 │ │ │ │ - ldmdblt r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7768ff0 │ │ │ │ - strmi pc, [r1], r5, asr #23 │ │ │ │ - blx 0xff19744a │ │ │ │ + strmi pc, [r1], r3, lsl #22 │ │ │ │ + blx 0x1175ce │ │ │ │ @ instruction: 0xf7764680 │ │ │ │ - strmi pc, [r7], -fp, lsl #23 │ │ │ │ - blx 0xfe317456 │ │ │ │ + strmi pc, [r7], -r9, asr #21 │ │ │ │ + blx 0xff2975d8 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e24638 │ │ │ │ - movwcs pc, #10937 @ 0x2ab9 @ │ │ │ │ + movwcs pc, #10927 @ 0x2aaf @ │ │ │ │ stmdavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x46aa4630 │ │ │ │ - blx 0xfed97620 │ │ │ │ + blx 0xfeb177a4 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r8, asr #12] │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xfeb17634 │ │ │ │ + blx 0xfe8977b8 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfe997640 │ │ │ │ + blx 0xfe7177c4 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0xb1ad9d01 │ │ │ │ - blx 0xfe6974a2 │ │ │ │ + blx 0xff617624 │ │ │ │ strmi r2, [r6], -r3, lsl #6 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ - blx 0xffa1765c │ │ │ │ + blx 0xff7977e0 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - blx 0xff797670 │ │ │ │ + blx 0xff5177f4 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0x1417686 │ │ │ │ + blx 0x119780a │ │ │ │ stmiavs r1!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0x1297692 │ │ │ │ + blx 0x1017816 │ │ │ │ str r2, [r2, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30914 │ │ │ │ + bl 0xfec30a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ mvnslt r2, r0, lsl #6 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c4500 │ │ │ │ ldrle r0, [r4], #-1763 @ 0xfffff91d │ │ │ │ ldmib r1, {r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi ip, #0, 6 │ │ │ │ andsmi r6, ip, fp, lsl #17 │ │ │ │ ldrmi sp, [r7], -sp, lsl #2 │ │ │ │ @ instruction: 0xf00f460e │ │ │ │ - ldmdblt r8!, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x41754e │ │ │ │ + blx 0x13976d0 │ │ │ │ and r4, ip, r5, lsl #12 │ │ │ │ @ instruction: 0xf7e26871 │ │ │ │ - @ instruction: 0x4629fa3f │ │ │ │ + @ instruction: 0x4629fa35 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10289 @ 0x2831 │ │ │ │ @ instruction: 0xf7e24628 │ │ │ │ - ldmvs r1!, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11ee7d4 │ │ │ │ + b 0x11ee958 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x10dc28 │ │ │ │ - bcs 0x109444 │ │ │ │ + blcs 0x10ddac │ │ │ │ + bcs 0x1095c8 │ │ │ │ @ instruction: 0xf04fbf0a │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ andle r0, r7, r0, lsl #24 │ │ │ │ strpl lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ streq pc, [r1], #-30 @ 0xffffffe2 │ │ │ │ andle r4, r8, r5, lsr #12 │ │ │ │ andlt r4, r3, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r6, r0 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - @ instruction: 0xf934f00f │ │ │ │ + @ instruction: 0xf980f00f │ │ │ │ @ instruction: 0xf04fb960 │ │ │ │ strbtmi r0, [r0], -r1, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff797618 │ │ │ │ + blx 0x71779c │ │ │ │ @ instruction: 0xf7764607 │ │ │ │ - pkhtbmi pc, r0, r7, asr #21 @ │ │ │ │ - blx 0xfe917624 │ │ │ │ + pkhbtmi pc, r0, r5, lsl #20 @ │ │ │ │ + @ instruction: 0xf9def776 │ │ │ │ @ instruction: 0xf7764683 │ │ │ │ - @ instruction: 0x462afa9d │ │ │ │ + @ instruction: 0x462af9db │ │ │ │ stmdavs r1!, {r1, r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - blx 0x8977e8 │ │ │ │ + blx 0x61796c │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ strbmi r6, [r0], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e246a9 │ │ │ │ - @ instruction: 0x4642fa17 │ │ │ │ + strbmi pc, [r2], -sp, lsl #20 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x463547b0 │ │ │ │ mcrls 6, 0, r4, cr1, cr9, {1} │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0x317814 │ │ │ │ + @ instruction: 0xf9fef7e2 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0x197820 │ │ │ │ + @ instruction: 0xf9f8f7e2 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ @ instruction: 0x46504639 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e24658 │ │ │ │ - stmiavs r1!, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e24650 │ │ │ │ - @ instruction: 0xf04ffa2d │ │ │ │ + @ instruction: 0xf04ffa23 │ │ │ │ ldr r0, [r0, r1, lsl #24]! │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ stmiavs sl, {r0, r1, r4, fp, sp, lr}^ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ @@ -206175,145 +206272,145 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smlabbls r5, r6, r0, fp │ │ │ │ - @ instruction: 0xf8c0f00f │ │ │ │ + @ instruction: 0xf90cf00f │ │ │ │ stmdblt r8, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andne lr, r3, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf948f7e2 │ │ │ │ + @ instruction: 0xf93ef7e2 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r8, fp, sp, lr} │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - blls 0x257e40 │ │ │ │ + blls 0x257f9c │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr} │ │ │ │ stmdacc r0, {r0, r3, r4, r6, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf936f7e2 │ │ │ │ + @ instruction: 0xf92cf7e2 │ │ │ │ @ instruction: 0xf6469b05 │ │ │ │ - vqdmulh.s d20, d16, d1[0] │ │ │ │ + vqdmulh.s d22, d0, d1[1] │ │ │ │ strmi r0, [r2], -sp, lsl #24 │ │ │ │ ldmdavs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf78d681b │ │ │ │ - andcs pc, r1, pc, ror #21 │ │ │ │ + andcs pc, r1, sp, lsr #20 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11ee9bc │ │ │ │ + b 0x11eeb40 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ tstlt r2, r3, lsl #2 │ │ │ │ strbeq r6, [r4, ip, lsl #17]! │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x4617469b │ │ │ │ @ instruction: 0xf00f468a │ │ │ │ - ldmdblt r0, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da8ff0 │ │ │ │ movwls r3, #4108 @ 0x100c │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf776461c │ │ │ │ - blls 0x158108 │ │ │ │ + blls 0x157f84 │ │ │ │ smlawbne r2, r1, r6, r4 │ │ │ │ suble r2, ip, r1, lsl #22 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e22302 │ │ │ │ - @ instruction: 0xf776f8eb │ │ │ │ - movwcs pc, #10673 @ 0x29b1 @ │ │ │ │ + @ instruction: 0xf776f8e1 │ │ │ │ + movwcs pc, #10479 @ 0x28ef @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #4 │ │ │ │ @ instruction: 0xf7e2463d │ │ │ │ - @ instruction: 0xf776f8e1 │ │ │ │ - @ instruction: 0x464af9db │ │ │ │ + @ instruction: 0xf776f8d7 │ │ │ │ + @ instruction: 0x464af919 │ │ │ │ @ instruction: 0x46804631 │ │ │ │ @ instruction: 0xf8da47b8 │ │ │ │ andcs r1, r1, #4 │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf8d4f7e2 │ │ │ │ - @ instruction: 0xf9cef776 │ │ │ │ + @ instruction: 0xf8caf7e2 │ │ │ │ + @ instruction: 0xf90cf776 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r7, lsl #12]! │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf776d017 │ │ │ │ - movwcs pc, #14789 @ 0x39c5 @ │ │ │ │ + movwcs pc, #14595 @ 0x3903 @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #8 │ │ │ │ - @ instruction: 0xf912f7e2 │ │ │ │ + @ instruction: 0xf908f7e2 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e22303 │ │ │ │ - ldrtmi pc, [sl], -r7, lsl #18 @ │ │ │ │ + @ instruction: 0x463af8fd │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8da47d8 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf978f7e2 │ │ │ │ + @ instruction: 0xf96ef7e2 │ │ │ │ @ instruction: 0xf8da4638 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ @ instruction: 0xf7e22201 │ │ │ │ - andcs pc, r1, r1, ror r9 @ │ │ │ │ + andcs pc, r1, r7, ror #18 │ │ │ │ movwcs lr, #10139 @ 0x279b │ │ │ │ tstpeq r7, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf89ef7e2 │ │ │ │ + @ instruction: 0xf894f7e2 │ │ │ │ ldrle r0, [r4, #-1827] @ 0xfffff8dd │ │ │ │ - @ instruction: 0xf962f776 │ │ │ │ + @ instruction: 0xf8a0f776 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - ldc2 7, cr15, [ip, #492] @ 0x1ec │ │ │ │ + ldc2l 7, cr15, [sl], {123} @ 0x7b │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77b2210 │ │ │ │ - @ instruction: 0x462afd59 │ │ │ │ + @ instruction: 0x462afc97 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xffb178d8 │ │ │ │ + blx 0xa97a5c │ │ │ │ @ instruction: 0xf776e79b │ │ │ │ - strbmi pc, [r9], -sp, asr #18 @ │ │ │ │ + strbmi pc, [r9], -fp, lsl #17 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [sl, #500]! @ 0x1f4 │ │ │ │ + stc2l 7, cr15, [r8], #500 @ 0x1f4 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77b2210 │ │ │ │ - strtmi pc, [sl], -r9, ror #23 │ │ │ │ + strtmi pc, [sl], -r7, lsr #22 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xff6978fc │ │ │ │ + blx 0x617a80 │ │ │ │ svclt 0x0000e789 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ ldrblt fp, [r0, #-867]! @ 0xfffffc9d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -206326,109 +206423,109 @@ │ │ │ │ stmdavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - stmiblt r0, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e10503 │ │ │ │ - stmdbvs r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7e268a0 │ │ │ │ - stmdavs r3!, {r0, r1, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7e168a0 │ │ │ │ + stmdavs r3!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - blx 0xfe6979ec │ │ │ │ + @ instruction: 0xf9d4f78f │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-460] @ 0xfffffe34 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x1473d10 │ │ │ │ + b 0x1473e94 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed402 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strls r8, [r1], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - @ instruction: 0xff3ef00e │ │ │ │ + @ instruction: 0xff8af00e │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0x12a518 │ │ │ │ + blcs 0x12a69c │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - ldc2l 7, cr15, [r0, #-472]! @ 0xfffffe28 │ │ │ │ - @ instruction: 0xf7764683 │ │ │ │ - @ instruction: 0x4680f8b1 │ │ │ │ - @ instruction: 0xf8aef776 │ │ │ │ - @ instruction: 0xf7764607 │ │ │ │ - strmi pc, [r2], fp, lsr #17 │ │ │ │ - @ instruction: 0xf8a8f776 │ │ │ │ + stc2 7, cr15, [lr], #472 @ 0x1d8 │ │ │ │ + @ instruction: 0xf7754683 │ │ │ │ + strmi pc, [r0], pc, ror #31 │ │ │ │ + @ instruction: 0xffecf775 │ │ │ │ + @ instruction: 0xf7754607 │ │ │ │ + strmi pc, [r2], r9, ror #31 │ │ │ │ + @ instruction: 0xffe6f775 │ │ │ │ strmi r6, [r1], r1, lsr #16 │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e12200 │ │ │ │ - @ instruction: 0x4638ffd9 │ │ │ │ + ldrtmi pc, [r8], -pc, asr #31 @ │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - movwcs pc, #12243 @ 0x2fd3 @ │ │ │ │ + movwcs pc, #12233 @ 0x2fc9 @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e14650 │ │ │ │ - movwcs pc, #12237 @ 0x2fcd @ │ │ │ │ + movwcs pc, #12227 @ 0x2fc3 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ @ instruction: 0xf7e14648 │ │ │ │ - @ instruction: 0xf776ffc7 │ │ │ │ - strbmi pc, [r1], -r1, asr #17 @ │ │ │ │ + @ instruction: 0xf775ffbd │ │ │ │ + @ instruction: 0x4641ffff │ │ │ │ ldrbmi r4, [sl], -r6, lsl #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r4, sl, #12, #9 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf64646b0 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x463a2696 │ │ │ │ - cdp2 7, 12, cr15, cr4, cr2, {4} │ │ │ │ + cdp2 7, 0, cr15, cr2, cr2, {4} │ │ │ │ ldmdavs r1!, {r0, r8, r9, sl, fp, ip, pc} │ │ │ │ strbmi r4, [r0], -r2, asr #12 │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e24640 │ │ │ │ - @ instruction: 0x465af873 │ │ │ │ + ldrbmi pc, [sl], -r9, ror #16 @ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ ldrbmi r4, [sl], -r8, lsr #15 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - cdp2 7, 10, cr15, cr12, cr2, {4} │ │ │ │ + stc2l 7, cr15, [sl, #520]! @ 0x208 │ │ │ │ @ instruction: 0x46426831 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf85cf7e2 │ │ │ │ + @ instruction: 0xf852f7e2 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -206438,221 +206535,217 @@ │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-492] @ 0xfffffe14 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x1473e50 │ │ │ │ + b 0x1473fd4 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed403 │ │ │ │ ldrmi r0, [lr], -r1, lsl #6 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r9, [r7], -r1, lsl #8 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - ldmdblt r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r0!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ submi r4, r0, #187695104 @ 0xb300000 │ │ │ │ @ instruction: 0xf77617c1 │ │ │ │ - strmi pc, [r2], r3, ror #25 │ │ │ │ - @ instruction: 0xf83ef776 │ │ │ │ - @ instruction: 0xf7764605 │ │ │ │ - @ instruction: 0x4681f83b │ │ │ │ - @ instruction: 0xf838f776 │ │ │ │ + strmi pc, [r2], r1, lsr #24 │ │ │ │ + @ instruction: 0xff7cf775 │ │ │ │ + @ instruction: 0xf7754605 │ │ │ │ + @ instruction: 0x4681ff79 │ │ │ │ + @ instruction: 0xff76f775 │ │ │ │ @ instruction: 0x46804632 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e12303 │ │ │ │ - movwcs pc, #16261 @ 0x3f85 @ │ │ │ │ + movwcs pc, #16251 @ 0x3f7b @ │ │ │ │ andcs r6, r1, #2162688 @ 0x210000 │ │ │ │ ldrtmi r4, [lr], -r8, asr #12 │ │ │ │ - @ instruction: 0xff7ef7e1 │ │ │ │ + @ instruction: 0xff74f7e1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ sbfxmi r4, r2, #12, #25 │ │ │ │ @ instruction: 0xf646462a │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ svcls 0x00012596 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ ldrbmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e14640 │ │ │ │ - ldrbmi pc, [r2], -r7, ror #31 @ │ │ │ │ + @ instruction: 0x4652ffdd │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b8 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - ldrdcs pc, [r1], -r9 │ │ │ │ + andcs pc, r1, pc, asr #31 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0xf7754698 │ │ │ │ - ldrtmi pc, [r2], -r3, asr #31 @ │ │ │ │ + ldrtmi pc, [r2], -r1, lsl #30 @ │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7cd4628 │ │ │ │ - svccs 0x000dffff │ │ │ │ + svccs 0x000dffb1 │ │ │ │ @ instruction: 0xf775d014 │ │ │ │ - @ instruction: 0x463affb9 │ │ │ │ + @ instruction: 0x463afef7 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7cd4628 │ │ │ │ - bls 0x159dfc │ │ │ │ + bls 0x159e48 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf804f77b │ │ │ │ + @ instruction: 0xff42f77a │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmialt r6!, {r1, r2, r3, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r8, {r1, r2, r3, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ - @ instruction: 0xf77b4620 │ │ │ │ - @ instruction: 0xe7f1f81d │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stceq 12, cr0, [sl], {15} │ │ │ │ + @ instruction: 0xf77a4620 │ │ │ │ + ubfx pc, fp, #30, #18 │ │ │ │ + strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + addvs r6, r3, r2 │ │ │ │ + stmdaeq fp, {r1, r3, r7, sl, fp}^ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ + subvs r4, r3, sl, lsl #6 │ │ │ │ + andcs r6, r0, r2, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + strlt r0, [r0, #-784] @ 0xfffffcf0 │ │ │ │ + stmdaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + stceq 0, cr6, [fp], {3} │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stmiaeq fp, {r0, r1, r6, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ orrne pc, r0, r1, asr #7 │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - strlt r0, [r0, #-2123] @ 0xfffff7b5 │ │ │ │ - @ instruction: 0xf0010c8a │ │ │ │ - @ instruction: 0xf0030e0f │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11a10a4 │ │ │ │ - @ instruction: 0xf002030e │ │ │ │ - @ instruction: 0xf8c00210 │ │ │ │ - subvs ip, r3, ip │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - b 0x115c1e4 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11aced0 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - addvs r5, r2, r1, lsl #2 │ │ │ │ - tstvs r1, r3 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - andcs fp, r0, #0, 10 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - @ instruction: 0xf00c08cb │ │ │ │ - sbcvs r0, r2, r0, lsl ip │ │ │ │ - b 0x13dd120 │ │ │ │ - @ instruction: 0xf0030c0e │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - @ instruction: 0xf8c00210 │ │ │ │ - vaddl.u8 q14, d1, d0 │ │ │ │ - @ instruction: 0xf8c05c01 │ │ │ │ - vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ - vmull.u8 q10, d1, d3 │ │ │ │ - b 0x11a6324 │ │ │ │ - movwmi r0, #41740 @ 0xa30c │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0xf001b500 │ │ │ │ + andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + stmiaeq sl, {r1, r6, r7, sp, lr}^ │ │ │ │ + @ instruction: 0x0c03ea4c │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + cdppl 3, 0, cr15, cr1, cr1, {6} │ │ │ │ + stceq 3, cr4, [fp], {26} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + stmib r0, {r4, sp, lr, pc}^ │ │ │ │ + addvs ip, r3, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - andcs fp, r0, #0, 10 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - @ instruction: 0xf00c08cb │ │ │ │ - tstvs r2, r0, lsl ip │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - stceq 0, cr6, [sl], {194} @ 0xc2 │ │ │ │ - @ instruction: 0x0c0eea4c │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + b 0x13e2cbc │ │ │ │ + stmiaeq sl, {r1, sl, fp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ + @ instruction: 0xf8c06103 │ │ │ │ + stceq 0, cr12, [fp], {0} │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - @ instruction: 0xf00cb500 │ │ │ │ - @ instruction: 0xf0010c10 │ │ │ │ - andcs r0, r0, #15, 28 @ 0xf0 │ │ │ │ - b 0x13dc2bc │ │ │ │ - sbcvs r0, r2, lr, lsl #24 │ │ │ │ - @ instruction: 0xf8c00c8a │ │ │ │ - vaddl.u8 q14, d1, d0 │ │ │ │ - @ instruction: 0xf1cc5c00 │ │ │ │ - @ instruction: 0xf0030c02 │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - @ instruction: 0xf8c00210 │ │ │ │ - vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ - vmull.u8 q10, d1, d3 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stceq 0, cr6, [sl], {194} @ 0xc2 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ + @ instruction: 0xf001b500 │ │ │ │ + andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + stmiaeq sl, {r1, r6, r7, sp, lr}^ │ │ │ │ + @ instruction: 0x0c03ea4c │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + cdppl 3, 0, cr15, cr0, cr1, {6} │ │ │ │ + stceq 3, cr4, [fp], {26} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf1cec200 │ │ │ │ + addvs r0, r3, r2, lsl #2 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11ae404 │ │ │ │ - @ instruction: 0xf1c1030c │ │ │ │ - addvs r0, r2, r2, lsl #2 │ │ │ │ - tstvs r1, r3 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stceq 0, cr6, [sl], {194} @ 0xc2 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + b 0x117216c │ │ │ │ + stceq 2, cr0, [fp], {12} │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf1cc6042 │ │ │ │ + tstvs r2, r2, lsl #4 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + stmib r0, {r7, r8, ip}^ │ │ │ │ + andcs r3, r0, r2, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf001084b │ │ │ │ @ instruction: 0xf0030c0f │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11ae458 │ │ │ │ - addvs r0, r2, ip, lsl #6 │ │ │ │ - tstvs r1, r3 │ │ │ │ + strlt r0, [r0, #-784] @ 0xfffffcf0 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs r0, r3, sl, asr #17 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + @ instruction: 0xf0023e03 │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + b 0x115adf8 │ │ │ │ + b 0x119a9ec │ │ │ │ + vsubw.u8 q8, , d14 │ │ │ │ + stmib r0, {r0, sl, fp, ip, lr}^ │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + @ instruction: 0xf8c01180 │ │ │ │ + sbcvs ip, r1, r0, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xf001084b │ │ │ │ stceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -206661,54 +206754,54 @@ │ │ │ │ stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ smlabtpl r1, r1, r3, pc @ │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + stmib r0, {r0, r1, r6, sp, lr}^ │ │ │ │ + andcs r2, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - andcs fp, r0, #0, 10 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - @ instruction: 0xf00c08cb │ │ │ │ - tstvs r2, r0, lsl ip │ │ │ │ - b 0x13dd2f0 │ │ │ │ - @ instruction: 0xf0030c0e │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - @ instruction: 0xf8c00210 │ │ │ │ - vaddl.u8 q14, d1, d0 │ │ │ │ - @ instruction: 0xf8c05c01 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - vmull.u8 q10, d1, d3 │ │ │ │ - b 0x11a64f4 │ │ │ │ - movwmi r0, #41740 @ 0xa30c │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0xf001b500 │ │ │ │ + andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + stmiaeq sl, {r1, r8, sp, lr}^ │ │ │ │ + @ instruction: 0x0c03ea4c │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + cdppl 3, 0, cr15, cr1, cr1, {6} │ │ │ │ + stceq 3, cr4, [fp], {26} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + stmib r0, {r2, r3, sp, lr, pc}^ │ │ │ │ + addvs ip, r3, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ - andvs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stceq 1, cr6, [sl], {2} │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf001084b │ │ │ │ @ instruction: 0xf0030c0f │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11ae538 │ │ │ │ - addvs r0, r2, ip, lsl #6 │ │ │ │ - sbcvs r6, r1, r3 │ │ │ │ + strlt r0, [r0, #-784] @ 0xfffffcf0 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs r0, r3, sl, asr #17 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + @ instruction: 0xf0023e03 │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + b 0x115aed8 │ │ │ │ + b 0x119aacc │ │ │ │ + vsubw.u8 q8, , d14 │ │ │ │ + stmib r0, {r0, sl, fp, ip, lr}^ │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + @ instruction: 0xf8c06100 │ │ │ │ + tstvs r1, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ @@ -206728,2379 +206821,2380 @@ │ │ │ │ @ instruction: 0xf002030f │ │ │ │ @ instruction: 0xf04f0210 │ │ │ │ tstmi sl, #0, 24 │ │ │ │ @ instruction: 0xf0030c8b │ │ │ │ @ instruction: 0xf8c00310 │ │ │ │ vaddl.u8 q14, d1, d8 │ │ │ │ vmull.u8 , d1, d3 │ │ │ │ - b 0x11aa7b0 │ │ │ │ + b 0x11aa924 │ │ │ │ sbcvs r0, r1, ip, lsl #6 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf001084a │ │ │ │ stceq 12, cr0, [fp], {15} │ │ │ │ andseq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - @ instruction: 0x2c01e9c0 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - orrmi pc, r1, r1, asr #7 │ │ │ │ - sbcvs r4, r1, r3, lsl r3 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + b 0x11b245c │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + andvs r4, r3, r1, lsl #5 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ + andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec31410 │ │ │ │ + bl 0xfec31588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-768] @ 0xfffffd00 │ │ │ │ stmibvs lr, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ strle r0, [sp], #-1780 @ 0xfffff90c │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ @ instruction: 0xf1034605 │ │ │ │ - blcs 0x19ce38 │ │ │ │ + blcs 0x19cfb0 │ │ │ │ tstphi r9, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strne r5, [r2], #-3662 @ 0xfffff1b2 │ │ │ │ orrslt r6, sl, sl, lsl #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bcs 0x174990 │ │ │ │ + bcs 0x174b08 │ │ │ │ rschi pc, r2, r0 │ │ │ │ - blx 0x174afa │ │ │ │ - blcs 0x8b2e80 │ │ │ │ + blx 0x174c72 │ │ │ │ + blcs 0x8b2ff8 │ │ │ │ strtmi sp, [r8], -r6, ror #25 │ │ │ │ - stc2 0, cr15, [r6], {14} │ │ │ │ + mrrc2 0, 0, pc, r8, cr14 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf89580d5 │ │ │ │ stmibvs r0!, {r3, r5, r6, r7, ip}^ │ │ │ │ ldrdvc pc, [r4], r5 │ │ │ │ smullscs pc, sl, r5, r8 @ │ │ │ │ @ instruction: 0xb1214603 │ │ │ │ svceq 0x00e0f010 │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ - b 0x129b220 │ │ │ │ + b 0x129b398 │ │ │ │ tstmi pc, #17301504 @ 0x1080000 │ │ │ │ - blcs 0xf4734 │ │ │ │ + blcs 0xf48ac │ │ │ │ @ instruction: 0xf1bbd036 │ │ │ │ @ instruction: 0xf0000f02 │ │ │ │ @ instruction: 0xf1bb80c4 │ │ │ │ eorle r0, r6, r4, lsl #30 │ │ │ │ svceq 0x0001f1bb │ │ │ │ rsccs fp, r0, r8, lsl #30 │ │ │ │ andcs sp, r0, r7, lsr #32 │ │ │ │ - bicseq pc, ip, fp, asr #12 │ │ │ │ + bicscs pc, r4, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, ror #22 │ │ │ │ rsccs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf812f174 │ │ │ │ - bcs 0x134b04 │ │ │ │ + @ instruction: 0xf86af174 │ │ │ │ + bcs 0x134c7c │ │ │ │ stmdbvs pc, {r1, r4, r5, r7, r8, ip, lr, pc} @ │ │ │ │ - blx 0x12b4a08 │ │ │ │ + blx 0x12b4b80 │ │ │ │ @ instruction: 0xf010f001 │ │ │ │ @ instruction: 0xd1ab0001 │ │ │ │ @ instruction: 0xd1be2902 │ │ │ │ svccs 0x00013f01 │ │ │ │ @ instruction: 0xe7a6d8bb │ │ │ │ - bcs 0x174a24 │ │ │ │ + bcs 0x174b9c │ │ │ │ stmdbvs sl, {r1, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ ldrle r0, [r3, #1938]! @ 0x792 │ │ │ │ stmdacs r2, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldcne 15, cr11, [r8], {12} │ │ │ │ @ instruction: 0xf7d13002 │ │ │ │ - @ instruction: 0xf027f8e7 │ │ │ │ + @ instruction: 0xf027f89f │ │ │ │ movwmi r0, #30688 @ 0x77e0 │ │ │ │ - ldc2 7, cr15, [r8, #-468]! @ 0xfffffe2c │ │ │ │ + ldc2l 7, cr15, [ip], #-468 @ 0xfffffe2c │ │ │ │ @ instruction: 0xf7754682 │ │ │ │ - stmdavs r2!, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7cd0900 │ │ │ │ - @ instruction: 0xf646fd6f │ │ │ │ + @ instruction: 0xf646fd27 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x91032196 │ │ │ │ strls lr, [r0, -ip, lsr #32] │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d1030f │ │ │ │ - stmibvs r2!, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ @ instruction: 0xf7e19204 │ │ │ │ - bls 0x2193e4 │ │ │ │ + bls 0x21954c │ │ │ │ suble r2, r4, r1, lsl #20 │ │ │ │ eorsle r2, fp, r2, lsl #20 │ │ │ │ cmnle r4, r0, lsl #20 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [sl], {125} @ 0x7d │ │ │ │ + stc2 7, cr15, [lr], {125} @ 0x7d │ │ │ │ movwcs r6, #6626 @ 0x19e2 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ ldrmi r6, [lr], #-2595 @ 0xfffff5dd │ │ │ │ - ldc2l 7, cr15, [r8, #-488]! @ 0xfffffe18 │ │ │ │ - ldcle 5, cr4, [pc, #-812]! @ 0xda06c │ │ │ │ + ldc2 7, cr15, [ip], #488 @ 0x1e8 │ │ │ │ + ldcle 5, cr4, [pc, #-812]! @ 0xda1e4 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ ldrtmi r6, [r0], -r3, ror #19 │ │ │ │ @ instruction: 0xf00368e1 │ │ │ │ movwls r0, #20999 @ 0x5207 │ │ │ │ - blx 0xfff18336 │ │ │ │ - blcs 0x140fc8 │ │ │ │ - blcs 0x18e45c │ │ │ │ - blcs 0x10e43c │ │ │ │ - blls 0x1ce8c4 │ │ │ │ + blx 0xffe184ae │ │ │ │ + blcs 0x141140 │ │ │ │ + blcs 0x18e5d4 │ │ │ │ + blcs 0x10e5b4 │ │ │ │ + blls 0x1cea3c │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - strls pc, [r0, -sp, ror #23] │ │ │ │ + smuadxls r0, r1, fp │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d1030f │ │ │ │ - @ instruction: 0xe7cbf8d3 │ │ │ │ + strb pc, [fp, fp, lsl #17] @ │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r8], {125} @ 0x7d │ │ │ │ - blls 0x1d4300 │ │ │ │ + ldc2 7, cr15, [ip], {125} @ 0x7d │ │ │ │ + blls 0x1d4478 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - ldr pc, [sp, sp, lsr #25]! │ │ │ │ + @ instruction: 0xe7bdfbf1 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - mrrc2 7, 7, pc, lr, cr13 @ │ │ │ │ - blls 0x1d4388 │ │ │ │ + blx 0xfe998376 │ │ │ │ + blls 0x1d4500 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - ldrb pc, [r8, pc, lsl #24] @ │ │ │ │ + @ instruction: 0xe7d8fb53 │ │ │ │ stmdbcs pc, {r0, r5, r6, r8, fp, sp, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ + stc2l 7, cr15, [r4], #1020 @ 0x3fc │ │ │ │ str r2, [sl, -r1] │ │ │ │ - bcs 0x1b485c │ │ │ │ + bcs 0x1b49d4 │ │ │ │ svcge 0x001af47f │ │ │ │ andcc lr, r1, r4, lsl #14 │ │ │ │ - @ instruction: 0xf850f7d1 │ │ │ │ + @ instruction: 0xf808f7d1 │ │ │ │ stmdals r4, {r0, r1, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - bicseq pc, ip, fp, asr #12 │ │ │ │ + bicscs pc, r4, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorscs r4, r6, #13312 @ 0x3400 │ │ │ │ @ instruction: 0xf1739000 │ │ │ │ - andcs pc, r0, r3, asr pc @ │ │ │ │ - bicseq pc, ip, fp, asr #12 │ │ │ │ + andcs pc, r0, fp, lsr #31 │ │ │ │ + bicscs pc, r4, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ subscs r4, pc, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf1739000 │ │ │ │ - andcs pc, r0, r9, asr #30 │ │ │ │ - bicseq pc, ip, fp, asr #12 │ │ │ │ + andcs pc, r0, r1, lsr #31 │ │ │ │ + bicscs pc, r4, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbccs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xff3ef173 │ │ │ │ - ldrshteq r2, [r5], -r0 │ │ │ │ - eorseq r2, r5, r8, lsl r7 │ │ │ │ - eorseq r2, r5, r4, lsl #14 │ │ │ │ + @ instruction: 0xff96f173 │ │ │ │ + eorseq r2, r5, r8, ror #17 │ │ │ │ + eorseq r2, r5, r0, lsl r9 │ │ │ │ + ldrshteq r2, [r5], -ip │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ eorsle r2, r5, r0, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec316a0 │ │ │ │ + bl 0xfec31818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ @ instruction: 0xf01cd102 │ │ │ │ tstle sl, r0, lsl pc │ │ │ │ - b 0x7f46f0 │ │ │ │ + b 0x7f4868 │ │ │ │ svclt 0x00140f03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00082a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4616bdf0 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - stmiblt r0, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf7759100 │ │ │ │ - @ instruction: 0xf646fca1 │ │ │ │ + @ instruction: 0xf646fbe5 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andcs r9, r1, r0, lsl #18 │ │ │ │ ldmdavs sp, {r0, r8, r9, ip, pc} │ │ │ │ - blx 0x13184b6 │ │ │ │ + blx 0x121862e │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77a4629 │ │ │ │ - stmdavs r1!, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7759100 │ │ │ │ - ldmib sp, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [r5], -r0, lsl #6 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - blx 0xf184d6 │ │ │ │ + blx 0xe1864e │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77a4621 │ │ │ │ - @ instruction: 0x4638fc95 │ │ │ │ + @ instruction: 0x4638fbd9 │ │ │ │ ldrmi r4, [r0, r9, lsr #12]! │ │ │ │ strb r2, [r6, r1] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3176c │ │ │ │ + bl 0xfec318e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6de514 │ │ │ │ + blmi 0x6de68c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmppcc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0xff998372 │ │ │ │ + blx 0xa984ea │ │ │ │ @ instruction: 0xf6464a0f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ vtst.8 d22, d5, d2 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - blx 0xfff9839a │ │ │ │ + blx 0x1098512 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r4], r8 │ │ │ │ - ldrdeq r5, [r4], r2 │ │ │ │ + addeq r5, r4, r0, lsl #9 │ │ │ │ + addeq r5, r4, sl, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec317e4 │ │ │ │ + bl 0xfec3195c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55e5ac │ │ │ │ + blmi 0x55e724 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmnpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xff3983fa │ │ │ │ + blx 0x498572 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, r2, lsl #11 │ │ │ │ + addeq r5, r4, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec31840 │ │ │ │ + bl 0xfec319b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55e608 │ │ │ │ + blmi 0x55e780 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xfe818456 │ │ │ │ + blx 0xff9185cc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, r6, lsr #10 │ │ │ │ + addeq r5, r4, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3189c │ │ │ │ + bl 0xfec31a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf77e9203 │ │ │ │ - blmi 0x558a40 │ │ │ │ + blmi 0x5588c8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf6469a03 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ stmiane sl!, {r0, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ cmnpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x1b184be │ │ │ │ + blx 0xfec18634 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008454b2 │ │ │ │ + addeq r5, r4, sl, lsr r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31904 │ │ │ │ + bl 0xfec31a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x71e68c │ │ │ │ + blmi 0x71e804 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @ instruction: 0xf644460e │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - blx 0x11850a │ │ │ │ + blx 0x1218680 │ │ │ │ @ instruction: 0xf6464b10 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmne sl!, {r0, r4, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xc18536 │ │ │ │ + blx 0x1d186ac │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r5, r4, sl, asr r4 │ │ │ │ - addeq r5, r4, sl, lsr r4 │ │ │ │ + addeq r5, r4, r2, ror #5 │ │ │ │ + addeq r5, r4, r2, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31980 │ │ │ │ + bl 0xfec31af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7752102 │ │ │ │ - @ instruction: 0x4605fafd │ │ │ │ - blx 0xfff9856c │ │ │ │ + strmi pc, [r5], -r1, asr #20 │ │ │ │ + blx 0x10986e4 │ │ │ │ andcc lr, r2, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf77c4628 │ │ │ │ - @ instruction: 0x4632fd77 │ │ │ │ + @ instruction: 0x4632fcbb │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf938f782 │ │ │ │ + @ instruction: 0xf87cf782 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-662 @ 0xfffffd6a │ │ │ │ vtst.8 d22, d5, d11 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ stmiapl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - blx 0xffc185b4 │ │ │ │ + blx 0xd1872c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008453b6 │ │ │ │ + addeq r5, r4, lr, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec319fc │ │ │ │ + bl 0xfec31b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fb27 │ │ │ │ + @ instruction: 0xf646fa6b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d94e8 │ │ │ │ + blls 0x3d9370 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmvn.i32 q8, #511 @ 0x000001ff │ │ │ │ + @ instruction: 0xf2c01cf5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r9, lsl #23 │ │ │ │ + andlt pc, r6, sp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31a68 │ │ │ │ + bl 0xfec31be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646faf1 │ │ │ │ + @ instruction: 0xf646fa35 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d947c │ │ │ │ + blls 0x3d9304 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c00cd5 │ │ │ │ + vmov.i32 q9, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r3, asr fp @ │ │ │ │ + mullt r6, r7, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31ad4 │ │ │ │ + bl 0xfec31c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fabb │ │ │ │ + @ instruction: 0xf646f9ff │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9410 │ │ │ │ + blls 0x3d9298 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmvn.i32 d17, #2559 @ 0x000009ff │ │ │ │ + @ instruction: 0xf2c02cbd │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, sp, lsl fp @ │ │ │ │ + andlt pc, r6, r1, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31b40 │ │ │ │ + bl 0xfec31cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa85 │ │ │ │ + @ instruction: 0xf646f9c9 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d93a4 │ │ │ │ + blls 0x3d922c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c01c9d │ │ │ │ + vmull.s8 , d0, d17 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r7, ror #21 │ │ │ │ + andlt pc, r6, fp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31bac │ │ │ │ + bl 0xfec31d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa4f │ │ │ │ + @ instruction: 0xf646f993 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9338 │ │ │ │ + blls 0x3d91c0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 q9, d0, d1 │ │ │ │ + vmull.s8 , d16, d5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - @ instruction: 0xb006fab1 │ │ │ │ + strdlt pc, [r6], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31c18 │ │ │ │ + bl 0xfec31d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa19 │ │ │ │ + @ instruction: 0xf646f95d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d92cc │ │ │ │ + blls 0x3d9154 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d18, d0, d1[5] │ │ │ │ + vqdmulh.s d19, d16, d1[6] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, fp, ror sl @ │ │ │ │ + @ instruction: 0xb006f9bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31c84 │ │ │ │ + bl 0xfec31dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f9e3 │ │ │ │ + @ instruction: 0xf646f927 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9260 │ │ │ │ + blls 0x3d90e8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d18, d16, d1[2] │ │ │ │ + vqdmulh.s d20, d0, d1[3] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r5, asr #20 │ │ │ │ + andlt pc, r6, r9, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31cf0 │ │ │ │ + bl 0xfec31e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f9ad │ │ │ │ + @ instruction: 0xf646f8f1 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d91f4 │ │ │ │ + blls 0x3d907c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d0, d29 │ │ │ │ + @ instruction: 0xf2c04cb1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, pc, lsl #20 │ │ │ │ + andlt pc, r6, r3, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31d5c │ │ │ │ + bl 0xfec31ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f977 │ │ │ │ + @ instruction: 0xf646f8bb │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9188 │ │ │ │ + blls 0x3d9010 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c03c91 │ │ │ │ + vmov.i32 d21, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - ldrdlt pc, [r6], -r9 │ │ │ │ + andlt pc, r6, sp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31dc8 │ │ │ │ + bl 0xfec31f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f941 │ │ │ │ + @ instruction: 0xf646f885 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d911c │ │ │ │ + blls 0x3d8fa4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c03cf5 │ │ │ │ + vmvn.i32 , #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r3, lsr #19 │ │ │ │ + andlt pc, r6, r7, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31e34 │ │ │ │ + bl 0xfec31fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f90b │ │ │ │ + @ instruction: 0xf646f84f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d90b0 │ │ │ │ + blls 0x3d8f38 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmov.i32 q10, #2559 @ 0x000009ff │ │ │ │ + @ instruction: 0xf2c05cdd │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, sp, ror #18 │ │ │ │ + @ instruction: 0xb006f8b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31ea0 │ │ │ │ + bl 0xfec32018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f8d5 │ │ │ │ + @ instruction: 0xf646f819 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d9044 │ │ │ │ + blls 0x3d8ecc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c04cbd │ │ │ │ + vqdmulh.s d22, d0, d1[0] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r7, lsr r9 @ │ │ │ │ + andlt pc, r6, fp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31f0c │ │ │ │ + bl 0xfec32084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f89f │ │ │ │ + @ instruction: 0xf7744615 │ │ │ │ + @ instruction: 0xf646ffe3 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d8fd8 │ │ │ │ + @ instruction: 0xf7790228 │ │ │ │ + blls 0x3dae60 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d0, d17 │ │ │ │ + vmull.s8 q11, d16, d21 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r1, lsl #18 │ │ │ │ + andlt pc, r6, r5, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31f78 │ │ │ │ + bl 0xfec320f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f869 │ │ │ │ + @ instruction: 0xf7744615 │ │ │ │ + @ instruction: 0xf646ffad │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d8f6c │ │ │ │ + @ instruction: 0xf779023a │ │ │ │ + blls 0x3dadf4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d16, d5 │ │ │ │ + vmull.s8 , d0, d9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, fp, asr #17 │ │ │ │ + andlt pc, r6, pc, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31fe4 │ │ │ │ + bl 0xfec3215c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f833 │ │ │ │ + @ instruction: 0xf7744615 │ │ │ │ + @ instruction: 0xf646ff77 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d8f00 │ │ │ │ + @ instruction: 0xf7790228 │ │ │ │ + blls 0x3dad88 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d21, d16, d1[6] │ │ │ │ + vqdmulh.s d23, d0, d1[7] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ - @ instruction: 0xf78cc00c │ │ │ │ - mullt r6, r5, r8 │ │ │ │ + @ instruction: 0xf78bc00c │ │ │ │ + ldrdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32050 │ │ │ │ + bl 0xfec321c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fffd │ │ │ │ + @ instruction: 0xf646ff41 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d8e94 │ │ │ │ + @ instruction: 0xf779023a │ │ │ │ + blls 0x3dad1c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d22, d0, d1[3] │ │ │ │ + @ instruction: 0xf2c07cd1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ - @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, pc, asr r8 @ │ │ │ │ + @ instruction: 0xf78bc00c │ │ │ │ + andlt pc, r6, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec320bc │ │ │ │ + bl 0xfec32234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ffc7 │ │ │ │ + @ instruction: 0xf646ff0b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dae28 │ │ │ │ + blls 0x3dacb0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c06cb1 │ │ │ │ + vhadd.s8 d28, d6, d8 │ │ │ │ + vmvn.i32 d16, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ - @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r9, lsr #16 │ │ │ │ + @ instruction: 0xf78bc00c │ │ │ │ + andlt pc, r6, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32128 │ │ │ │ + bl 0xfec322a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff91 │ │ │ │ + @ instruction: 0xf646fed5 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dadbc │ │ │ │ + blls 0x3dac44 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf645c008 │ │ │ │ - vmov.i32 d23, #1535 @ 0x000005ff │ │ │ │ + vhadd.s8 d28, d6, d8 │ │ │ │ + @ instruction: 0xf2c00c99 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - strdlt pc, [r6], -r3 │ │ │ │ + andlt pc, r6, r7, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32194 │ │ │ │ + bl 0xfec3230c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff5b │ │ │ │ + @ instruction: 0xf646fe9f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dad50 │ │ │ │ + blls 0x3dabd8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf645c008 │ │ │ │ - vmvn.i32 , #2559 @ 0x000009ff │ │ │ │ + vhadd.s8 d28, d6, d8 │ │ │ │ + @ instruction: 0xf2c00cfd │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - @ instruction: 0xb006ffbd │ │ │ │ + andlt pc, r6, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32200 │ │ │ │ + bl 0xfec32378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff25 │ │ │ │ + @ instruction: 0xf646fe69 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dace4 │ │ │ │ + blls 0x3dab6c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c07cdd │ │ │ │ + vhadd.s8 d28, d6, d8 │ │ │ │ + vqdmulh.s d17, d0, d1[4] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r7, lsl #31 │ │ │ │ + andlt pc, r6, fp, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3226c │ │ │ │ + bl 0xfec323e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646feef │ │ │ │ + @ instruction: 0xf646fe33 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dac78 │ │ │ │ + blls 0x3dab00 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d16, d0, d1[0] │ │ │ │ + vqdmulh.s d17, d16, d1[1] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r1, asr pc @ │ │ │ │ + mullt r6, r5, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec322d8 │ │ │ │ + bl 0xfec32450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646feb9 │ │ │ │ + @ instruction: 0xf646fdfd │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dac0c │ │ │ │ + blls 0x3daa94 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q8, d16, d21 │ │ │ │ + vmull.s8 q9, d0, d25 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, fp, lsl pc @ │ │ │ │ + andlt pc, r6, pc, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32344 │ │ │ │ + bl 0xfec324bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe83 │ │ │ │ + @ instruction: 0xf646fdc7 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3daba0 │ │ │ │ + blls 0x3daa28 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 , d0, d9 │ │ │ │ + vmull.s8 q9, d16, d13 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r5, ror #29 │ │ │ │ + andlt pc, r6, r9, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec323b0 │ │ │ │ + bl 0xfec32528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe4d │ │ │ │ + @ instruction: 0xf646fd91 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dab34 │ │ │ │ + blls 0x3da9bc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d17, d0, d1[7] │ │ │ │ + @ instruction: 0xf2c02cf1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, pc, lsr #29 │ │ │ │ + strdlt pc, [r6], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3241c │ │ │ │ + bl 0xfec32594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe17 │ │ │ │ + @ instruction: 0xf646fd5b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3daac8 │ │ │ │ + blls 0x3da950 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c01cd1 │ │ │ │ + vmov.i32 , #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r9, ror lr @ │ │ │ │ + @ instruction: 0xb006fdbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32488 │ │ │ │ + bl 0xfec32600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fde1 │ │ │ │ + @ instruction: 0xf646fd25 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3daa5c │ │ │ │ + blls 0x3da8e4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmvn.i32 d18, #1535 @ 0x000005ff │ │ │ │ + @ instruction: 0xf2c03cb9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r3, asr #28 │ │ │ │ + andlt pc, r6, r7, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec324f4 │ │ │ │ + bl 0xfec3266c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fdab │ │ │ │ + @ instruction: 0xf646fcef │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da9f0 │ │ │ │ + blls 0x3da878 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c02c99 │ │ │ │ + vmov.i32 d20, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, sp, lsl #28 │ │ │ │ + andlt pc, r6, r1, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32560 │ │ │ │ + bl 0xfec326d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd75 │ │ │ │ + @ instruction: 0xf646fcb9 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da984 │ │ │ │ + blls 0x3da80c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c02cfd │ │ │ │ + vmull.s8 q10, d16, d1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - ldrdlt pc, [r6], -r7 │ │ │ │ + andlt pc, r6, fp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec325cc │ │ │ │ + bl 0xfec32744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd3f │ │ │ │ + @ instruction: 0xf646fc83 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da918 │ │ │ │ + blls 0x3da7a0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d19, d0, d1[4] │ │ │ │ + vqdmulh.s d20, d16, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r1, lsr #27 │ │ │ │ + andlt pc, r6, r5, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32638 │ │ │ │ + bl 0xfec327b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd09 │ │ │ │ + @ instruction: 0xf646fc4d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da8ac │ │ │ │ + blls 0x3da734 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d19, d16, d1[1] │ │ │ │ + vqdmulh.s d21, d0, d1[2] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, fp, ror #26 │ │ │ │ + andlt pc, r6, pc, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec326a4 │ │ │ │ + bl 0xfec3281c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fcd3 │ │ │ │ + @ instruction: 0xf646fc17 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da840 │ │ │ │ + blls 0x3da6c8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q10, d0, d25 │ │ │ │ + vmull.s8 , d16, d29 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r5, lsr sp @ │ │ │ │ + andlt pc, r6, r9, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32710 │ │ │ │ + bl 0xfec32888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc9d │ │ │ │ + @ instruction: 0xf646fbe1 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da7d4 │ │ │ │ + blls 0x3da65c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q10, d16, d13 │ │ │ │ + vmov.i32 d22, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - strdlt pc, [r6], -pc @ │ │ │ │ + andlt pc, r6, r3, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3277c │ │ │ │ + bl 0xfec328f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc67 │ │ │ │ + @ instruction: 0xf646fbab │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da768 │ │ │ │ + blls 0x3da5f0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c04cf1 │ │ │ │ + vmvn.i32 q11, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r9, asr #25 │ │ │ │ + andlt pc, r6, sp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec327e8 │ │ │ │ + bl 0xfec32960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc31 │ │ │ │ + @ instruction: 0xf646fb75 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da6fc │ │ │ │ + blls 0x3da584 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmov.i32 , #1535 @ 0x000005ff │ │ │ │ + @ instruction: 0xf2c06cd9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - mullt r6, r3, ip │ │ │ │ + ldrdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32854 │ │ │ │ + bl 0xfec329cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fbfb │ │ │ │ + @ instruction: 0xf646fb3f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da690 │ │ │ │ + blls 0x3da518 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c05cb9 │ │ │ │ + vmvn.i32 d23, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, sp, asr ip @ │ │ │ │ + andlt pc, r6, r1, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec328c0 │ │ │ │ + bl 0xfec32a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fbc5 │ │ │ │ + @ instruction: 0xf646fb09 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da624 │ │ │ │ + blls 0x3da4ac │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmov.i32 d22, #3583 @ 0x00000dff │ │ │ │ + vmull.s8 , d16, d17 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r7, lsr #24 │ │ │ │ + andlt pc, r6, fp, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3292c │ │ │ │ + bl 0xfec32aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb8f │ │ │ │ + @ instruction: 0xf646fad3 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da5b8 │ │ │ │ + blls 0x3da440 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q11, d16, d1 │ │ │ │ + @ instruction: 0xf646c008 │ │ │ │ + vmull.s8 q8, d0, d5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - strdlt pc, [r6], -r1 │ │ │ │ + andlt pc, r6, r5, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32998 │ │ │ │ + bl 0xfec32b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb59 │ │ │ │ + @ instruction: 0xf646fa9d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da54c │ │ │ │ + blls 0x3da3d4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d22, d16, d1[5] │ │ │ │ + @ instruction: 0xf646c008 │ │ │ │ + vqdmulh.s d16, d0, d1[6] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - @ instruction: 0xb006fbbb │ │ │ │ + strdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32a04 │ │ │ │ + bl 0xfec32b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb23 │ │ │ │ + @ instruction: 0xf646fa67 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da4e0 │ │ │ │ + blls 0x3da368 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d23, d0, d1[2] │ │ │ │ + @ instruction: 0xf646c008 │ │ │ │ + vqdmulh.s d16, d16, d1[3] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r5, lsl #23 │ │ │ │ + andlt pc, r6, r9, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32a70 │ │ │ │ + bl 0xfec32be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646faed │ │ │ │ + @ instruction: 0xf646fa31 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da474 │ │ │ │ + blls 0x3da2fc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 , d16, d29 │ │ │ │ + @ instruction: 0xf646c008 │ │ │ │ + vmvn.i32 d17, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, pc, asr #22 │ │ │ │ + mullt r6, r3, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32adc │ │ │ │ + bl 0xfec32c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fab7 │ │ │ │ + @ instruction: 0xf646f9fb │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da408 │ │ │ │ + blls 0x3da290 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vmov.i32 d16, #511 @ 0x000001ff │ │ │ │ + @ instruction: 0xf2c01c95 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r9, lsl fp @ │ │ │ │ + andlt pc, r6, sp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32b48 │ │ │ │ + bl 0xfec32cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fa81 │ │ │ │ + @ instruction: 0xf646f9c5 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da39c │ │ │ │ + blls 0x3da224 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vmvn.i32 q8, #1535 @ 0x000005ff │ │ │ │ + @ instruction: 0xf2c01cf9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r3, ror #21 │ │ │ │ + andlt pc, r6, r7, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32bb4 │ │ │ │ + bl 0xfec32d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fa4b │ │ │ │ + @ instruction: 0xf646f98f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da330 │ │ │ │ + blls 0x3da1b8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - @ instruction: 0xf2c00cd9 │ │ │ │ + vmov.i32 q9, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, sp, lsr #21 │ │ │ │ + strdlt pc, [r6], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32c20 │ │ │ │ + bl 0xfec32d98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fa15 │ │ │ │ + @ instruction: 0xf646f959 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da2c4 │ │ │ │ + blls 0x3da14c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vmvn.i32 d17, #3583 @ 0x00000dff │ │ │ │ + vqdmulh.s d18, d16, d1[0] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r7, ror sl @ │ │ │ │ + @ instruction: 0xb006f9bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32c8c │ │ │ │ + bl 0xfec32e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf9d6f774 │ │ │ │ + @ instruction: 0xf91af774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmla.i8 , q9, │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3deba0 │ │ │ │ + @ instruction: 0xf642f925 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3ded18 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-112 @ 0xffffff90 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xf19914 │ │ │ │ + @ instruction: 0xf97cf78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32d04 │ │ │ │ + bl 0xfec32e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf99af774 │ │ │ │ + @ instruction: 0xf8def774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmla.i8 d31, d18, d21 │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3dec18 │ │ │ │ + @ instruction: 0xf642f8e9 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3ded90 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-128 @ 0xffffff80 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9fcf78b │ │ │ │ + @ instruction: 0xf940f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32d7c │ │ │ │ + bl 0xfec32ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf95ef774 │ │ │ │ + @ instruction: 0xf8a2f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmla.i8 , q1, │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3dec90 │ │ │ │ + @ instruction: 0xf642f8ad │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3dee08 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-144 @ 0xffffff70 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9c0f78b │ │ │ │ + @ instruction: 0xf904f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32df4 │ │ │ │ + bl 0xfec32f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf922f774 │ │ │ │ + @ instruction: 0xf866f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmla.i8 d31, d2, d29 │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3ded08 │ │ │ │ + @ instruction: 0xf642f871 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3dee80 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-160 @ 0xffffff60 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf984f78b │ │ │ │ + @ instruction: 0xf8c8f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32e6c │ │ │ │ + bl 0xfec32fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf8e6f774 │ │ │ │ + @ instruction: 0xf82af774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vtst.8 , q9, │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3ded80 │ │ │ │ + @ instruction: 0xf642f835 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3deef8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-176 @ 0xffffff50 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf948f78b │ │ │ │ + @ instruction: 0xf88cf78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32ee4 │ │ │ │ + bl 0xfec3305c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf8aaf774 │ │ │ │ + @ instruction: 0xffeef773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ - @ instruction: 0xf7796809 │ │ │ │ - vtst.8 d31, d18, d21 │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3dedf8 │ │ │ │ + @ instruction: 0xf7786809 │ │ │ │ + @ instruction: 0xf642fff9 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3def70 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-192 @ 0xffffff40 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf90cf78b │ │ │ │ + @ instruction: 0xf850f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32f5c │ │ │ │ + bl 0xfec330d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf86ef774 │ │ │ │ + @ instruction: 0xffb2f773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ - @ instruction: 0xf7796809 │ │ │ │ - vtst.8 , q1, │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3dee70 │ │ │ │ + @ instruction: 0xf7786809 │ │ │ │ + @ instruction: 0xf642ffbd │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3defe8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-208 @ 0xffffff30 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf8d0f78b │ │ │ │ + @ instruction: 0xf814f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32fd4 │ │ │ │ + bl 0xfec3314c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf832f774 │ │ │ │ + @ instruction: 0xff76f773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ - @ instruction: 0xf7796809 │ │ │ │ - vtst.8 d31, d2, d29 │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3deee8 │ │ │ │ + @ instruction: 0xf7786809 │ │ │ │ + @ instruction: 0xf642ff81 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3df060 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-224 @ 0xffffff20 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf894f78b │ │ │ │ + @ instruction: 0xffd8f78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3304c │ │ │ │ + bl 0xfec331c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xfff6f773 │ │ │ │ + @ instruction: 0xff3af773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ - @ instruction: 0xf7796809 │ │ │ │ - vadd.i8 d31, d2, d1 │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3def60 │ │ │ │ + @ instruction: 0xf7786809 │ │ │ │ + @ instruction: 0xf642ff45 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3df0d8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-240 @ 0xffffff10 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf858f78b │ │ │ │ + @ instruction: 0xff9cf78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec330c4 │ │ │ │ + bl 0xfec3323c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xffbaf773 │ │ │ │ + mrc2 7, 7, pc, cr14, cr3, {3} │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmax.f32 , q9, │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3defd8 │ │ │ │ + @ instruction: 0xf642ff09 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3df150 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf81cf78b │ │ │ │ + @ instruction: 0xff60f78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3313c │ │ │ │ + bl 0xfec332b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xff7ef773 │ │ │ │ + mcr2 7, 6, pc, cr2, cr3, {3} @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmax.f32 d31, d18, d9 │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3df050 │ │ │ │ + @ instruction: 0xf642fecd │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3df1c8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-272 @ 0xfffffef0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xffe0f78a │ │ │ │ + @ instruction: 0xff24f78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec331b4 │ │ │ │ + bl 0xfec3332c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xff42f773 │ │ │ │ + mcr2 7, 4, pc, cr6, cr3, {3} @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmax.f32 , q1, │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3df0c8 │ │ │ │ + @ instruction: 0xf642fe91 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3df240 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-288 @ 0xfffffee0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xffa4f78a │ │ │ │ + cdp2 7, 14, cr15, cr8, cr10, {4} │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3322c │ │ │ │ + bl 0xfec333a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xff06f773 │ │ │ │ + mcr2 7, 2, pc, cr10, cr3, {3} @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vrecps.f32 d31, d2, d1 │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3df140 │ │ │ │ + @ instruction: 0xf642fe55 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3df2b8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64e4130 │ │ │ │ - @ instruction: 0xf2c05cf8 │ │ │ │ + @ instruction: 0xf2c07cf0 │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r3, ror #30 │ │ │ │ + andlt pc, r7, r7, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec332b0 │ │ │ │ + bl 0xfec33428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 6, pc, cr4, cr3, {3} @ │ │ │ │ + mcr2 7, 0, pc, cr8, cr3, {3} @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vceq.f32 , q9, │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3df1c4 │ │ │ │ + @ instruction: 0xf642fe13 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3df33c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64e4140 │ │ │ │ - @ instruction: 0xf2c05cf8 │ │ │ │ + @ instruction: 0xf2c07cf0 │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r1, lsr #30 │ │ │ │ + andlt pc, r7, r5, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33334 │ │ │ │ + bl 0xfec334ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 4, pc, cr2, cr3, {3} @ │ │ │ │ + stc2l 7, cr15, [r6, #460] @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vceq.f32 d31, d18, d13 │ │ │ │ - vqdmulh.s d23, d16, d0[7] │ │ │ │ - blls 0x3df248 │ │ │ │ + @ instruction: 0xf642fdd1 │ │ │ │ + vqdmulh.s d17, d16, d0[5] │ │ │ │ + blls 0x3df3c0 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + ldclvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r1, ror #29 │ │ │ │ + andlt pc, r7, r5, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec333b4 │ │ │ │ + bl 0xfec3352c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 2, pc, cr2, cr3, {3} @ │ │ │ │ + stc2 7, cr15, [r6, #460] @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vceq.f32 , q1, │ │ │ │ - @ instruction: 0xf2c07cfc │ │ │ │ - blls 0x3df2c8 │ │ │ │ + @ instruction: 0xf642fd91 │ │ │ │ + @ instruction: 0xf2c01cf4 │ │ │ │ + blls 0x3df440 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + ldclvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r1, lsr #29 │ │ │ │ + andlt pc, r7, r5, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33434 │ │ │ │ + bl 0xfec335ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 0, pc, cr2, cr3, {3} @ │ │ │ │ + stc2l 7, cr15, [r6, #-460] @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vceq.f32 d31, d2, d13 │ │ │ │ - vqdmulh.s d23, d16, d0[7] │ │ │ │ - blls 0x3df348 │ │ │ │ + @ instruction: 0xf642fd51 │ │ │ │ + vqdmulh.s d17, d16, d0[5] │ │ │ │ + blls 0x3df4c0 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + ldclvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r1, ror #28 │ │ │ │ + andlt pc, r7, r5, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec334b4 │ │ │ │ + bl 0xfec3362c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [r2, #460] @ 0x1cc │ │ │ │ + stc2 7, cr15, [r6, #-460] @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vadd.f32 , q9, │ │ │ │ - @ instruction: 0xf2c07cfc │ │ │ │ - blls 0x3df3c8 │ │ │ │ + @ instruction: 0xf642fd11 │ │ │ │ + @ instruction: 0xf2c01cf4 │ │ │ │ + blls 0x3df540 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + ldclvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r1, lsr #28 │ │ │ │ + andlt pc, r7, r5, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33534 │ │ │ │ + bl 0xfec336ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r2, #460] @ 0x1cc │ │ │ │ + stc2l 7, cr15, [r6], {115} @ 0x73 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vadd.f32 d31, d18, d13 │ │ │ │ - vqdmulh.s d23, d16, d0[7] │ │ │ │ - blls 0x3df448 │ │ │ │ + @ instruction: 0xf642fcd1 │ │ │ │ + vqdmulh.s d17, d16, d0[5] │ │ │ │ + blls 0x3df5c0 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + ldclvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r1, ror #27 │ │ │ │ + andlt pc, r7, r5, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec335b4 │ │ │ │ + bl 0xfec3372c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [r2, #-460] @ 0xfffffe34 │ │ │ │ + stc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vadd.f32 , q1, │ │ │ │ - @ instruction: 0xf2c07cfc │ │ │ │ - blls 0x3df4c8 │ │ │ │ + @ instruction: 0xf642fc91 │ │ │ │ + @ instruction: 0xf2c01cf4 │ │ │ │ + blls 0x3df640 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + ldclvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r1, lsr #27 │ │ │ │ + andlt pc, r7, r5, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33634 │ │ │ │ + bl 0xfec337ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r2, #-460] @ 0xfffffe34 │ │ │ │ + mcrr2 7, 7, pc, r6, cr3 @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vadd.f32 d31, d2, d13 │ │ │ │ - @ instruction: 0xf2c06cbc │ │ │ │ - blls 0x3df548 │ │ │ │ + @ instruction: 0xf642fc51 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + blls 0x3df6c0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64e4150 │ │ │ │ - @ instruction: 0xf2c05cf8 │ │ │ │ + @ instruction: 0xf2c07cf0 │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, pc, asr sp @ │ │ │ │ + andlt pc, r7, r3, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec336b8 │ │ │ │ + bl 0xfec33830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [r0], {115} @ 0x73 │ │ │ │ + stc2 7, cr15, [r4], {115} @ 0x73 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fccb │ │ │ │ - vmull.s8 q8, d0, d12 │ │ │ │ - blls 0x3df5cc │ │ │ │ + @ instruction: 0xf642fc0f │ │ │ │ + vmull.s8 q9, d0, d4 │ │ │ │ + blls 0x3df744 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + ldclvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, pc, lsl sp @ │ │ │ │ + andlt pc, r7, r3, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33738 │ │ │ │ + bl 0xfec338b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r0], {115} @ 0x73 │ │ │ │ + blx 0xff21a4a2 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fc8b │ │ │ │ - vmull.s8 q8, d0, d12 │ │ │ │ - blls 0x3df64c │ │ │ │ + @ instruction: 0xf642fbcf │ │ │ │ + vmull.s8 q9, d0, d4 │ │ │ │ + blls 0x3df7c4 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + ldclvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - ldrdlt pc, [r7], -pc @ │ │ │ │ + andlt pc, r7, r3, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec337b8 │ │ │ │ + bl 0xfec33930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcrr2 7, 7, pc, r0, cr3 @ │ │ │ │ + blx 0xfe21a522 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fc4b │ │ │ │ - vmull.s8 q8, d0, d12 │ │ │ │ - blls 0x3df6cc │ │ │ │ + @ instruction: 0xf642fb8f │ │ │ │ + vmull.s8 q9, d0, d4 │ │ │ │ + blls 0x3df844 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + ldclvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - mullt r7, pc, ip @ │ │ │ │ + andlt pc, r7, r3, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33838 │ │ │ │ + bl 0xfec339b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r0], {115} @ 0x73 │ │ │ │ + blx 0x121a5a2 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fc0b │ │ │ │ - vmull.s8 q8, d0, d12 │ │ │ │ - blls 0x3df74c │ │ │ │ + @ instruction: 0xf642fb4f │ │ │ │ + vmull.s8 q9, d0, d4 │ │ │ │ + blls 0x3df8c4 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + ldclvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, pc, asr ip @ │ │ │ │ + andlt pc, r7, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -209114,80 +209208,80 @@ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c5401 │ │ │ │ @ instruction: 0x432c680d │ │ │ │ ldrle r0, [r7], #-1765 @ 0xfffff91b │ │ │ │ stmdbvs fp, {r1, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r1, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x43234301 │ │ │ │ - strle r0, [pc], #-2012 @ 0xdc6f4 │ │ │ │ + strle r0, [pc], #-2012 @ 0xdc86c │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ - @ instruction: 0xf9c6f00c │ │ │ │ + blx 0x7188a4 │ │ │ │ mulcs r1, r8, r9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77368e6 │ │ │ │ - strmi pc, [r1], pc, lsr #22 │ │ │ │ + @ instruction: 0x4681fa73 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d033 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0x189a6bc │ │ │ │ - blx 0xa1a512 │ │ │ │ - bvs 0xa1a060 │ │ │ │ - bcs 0xfe69924c │ │ │ │ + blx 0x179a834 │ │ │ │ + blx 0x1b1a688 │ │ │ │ + bvs 0xa1a1d8 │ │ │ │ + bcs 0xfe6993c4 │ │ │ │ strcs r4, [r0, #-1664] @ 0xfffff980 │ │ │ │ - blx 0x81a522 │ │ │ │ + blx 0x191a698 │ │ │ │ ands r4, r6, r6, lsl #12 │ │ │ │ @ instruction: 0xf7df6861 │ │ │ │ - strtmi pc, [sl], -pc, asr #20 │ │ │ │ + strtmi pc, [sl], -fp, asr #20 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - strls pc, [r0], -r9, asr #20 │ │ │ │ + strls pc, [r0], -r5, asr #20 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ movwcs lr, #10160 @ 0x27b0 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xb9a724 │ │ │ │ + blx 0xa9a89c │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - blx 0xffc9a57c │ │ │ │ + blx 0xd9a6f4 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - @ instruction: 0xff28f778 │ │ │ │ + mcr2 7, 3, pc, cr12, cr8, {3} @ │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - strtmi pc, [sl], -r5, ror #29 │ │ │ │ + strtmi pc, [sl], -r9, lsr #28 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - ldc2l 7, cr15, [r4], #-480 @ 0xfffffe20 │ │ │ │ + blx 0xfef1a72e │ │ │ │ @ instruction: 0xf773e7b4 │ │ │ │ - @ instruction: 0x4649fad9 │ │ │ │ + @ instruction: 0x4649fa1d │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff36f77a │ │ │ │ + mrc2 7, 3, pc, cr10, cr10, {3} │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - @ instruction: 0x462afd75 │ │ │ │ + @ instruction: 0x462afcb9 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - stc2l 7, cr15, [r2], #-480 @ 0xfffffe20 │ │ │ │ + blx 0xfea9a752 │ │ │ │ svclt 0x0000e7a2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @@ -209199,76 +209293,76 @@ │ │ │ │ strbteq r4, [r5], ip, lsr #6 │ │ │ │ @ instruction: 0xb1b2d417 │ │ │ │ @ instruction: 0xb124690c │ │ │ │ strpl lr, [r1], #-2513 @ 0xfffff62f │ │ │ │ strbeq r4, [r4, ip, lsr #6]! │ │ │ │ ldrmi sp, [pc], -pc, lsl #8 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ - @ instruction: 0xf920f00c │ │ │ │ + @ instruction: 0xf972f00c │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77368e6 │ │ │ │ - strmi pc, [r2], fp, lsl #21 │ │ │ │ + strmi pc, [r2], pc, asr #19 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d030 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - @ instruction: 0xf9baf7df │ │ │ │ - blx 0xfe11a658 │ │ │ │ + @ instruction: 0xf9b6f7df │ │ │ │ + @ instruction: 0xf9c4f773 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - @ instruction: 0x4652f9b1 │ │ │ │ + ldrbmi pc, [r2], -sp, lsr #19 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ cmplt pc, r8, asr #15 │ │ │ │ - blx 0x1d9a674 │ │ │ │ + @ instruction: 0xf9b6f773 │ │ │ │ strmi r6, [r0], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - @ instruction: 0xf9a4f7df │ │ │ │ + @ instruction: 0xf9a0f7df │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff76d310 │ │ │ │ + blle 0xff76d488 │ │ │ │ ldr r2, [r5, r1]! │ │ │ │ @ instruction: 0xf0052302 │ │ │ │ @ instruction: 0xf7df0107 │ │ │ │ - streq pc, [fp, -r9, lsl #19]! │ │ │ │ + streq pc, [fp, -r5, lsl #19]! │ │ │ │ @ instruction: 0xf773d514 │ │ │ │ - ldrbmi pc, [r1], -sp, asr #20 @ │ │ │ │ + @ instruction: 0x4651f991 │ │ │ │ andcs r4, r0, #5242880 @ 0x500000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - ldrbmi pc, [r1], -r7, lsl #29 @ │ │ │ │ + ldrbmi pc, [r1], -fp, asr #27 @ │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - mcr2 7, 2, pc, cr4, cr8, {3} @ │ │ │ │ + stc2 7, cr15, [r8, #480] @ 0x1e0 │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - sbfx pc, r3, #23, #24 │ │ │ │ - blx 0xf1a6e8 │ │ │ │ + @ instruction: 0xe7b7fb17 │ │ │ │ + @ instruction: 0xf97cf773 │ │ │ │ @ instruction: 0x46054651 │ │ │ │ @ instruction: 0xf77a4650 │ │ │ │ - @ instruction: 0x4651fe95 │ │ │ │ + @ instruction: 0x4651fdd9 │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - ldc2l 7, cr15, [r4], {120} @ 0x78 │ │ │ │ + ldc2 7, cr15, [r8], {120} @ 0x78 │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - str pc, [r5, r1, asr #23]! │ │ │ │ + str pc, [r5, r5, lsl #22]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcls 0, cr11, [lr], {136} @ 0x88 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @@ -209286,77 +209380,77 @@ │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf00c461e │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {54} @ 0x36 │ │ │ │ ldreq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ strcs fp, [r8], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf7732410 │ │ │ │ - @ instruction: 0xf646fa53 │ │ │ │ + @ instruction: 0xf646f997 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6422396 │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ - blls 0x4f6a2c │ │ │ │ + blls 0x4f6ba4 │ │ │ │ andcs pc, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf778463d │ │ │ │ - @ instruction: 0x4639fa59 │ │ │ │ + @ instruction: 0x4639f99d │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - @ instruction: 0x4631f8f3 │ │ │ │ + ldrtmi pc, [r1], -pc, ror #17 @ │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xf8eef7df │ │ │ │ + @ instruction: 0xf8eaf7df │ │ │ │ strmi r9, [r6], -lr, lsl #18 │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - strtmi pc, [r9], -r9, ror #17 │ │ │ │ + strtmi pc, [r9], -r5, ror #17 │ │ │ │ andcs r9, r1, r7 │ │ │ │ - @ instruction: 0xf8e4f7df │ │ │ │ + @ instruction: 0xf8e0f7df │ │ │ │ strls r9, [r4, #-3345] @ 0xfffff2ef │ │ │ │ - stcls 6, cr4, [pc, #-12] @ 0xdc9f4 │ │ │ │ - bls 0x2ae2c8 │ │ │ │ + stcls 6, cr4, [pc, #-12] @ 0xdcb6c │ │ │ │ + bls 0x2ae440 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ stmib sp, {pc}^ │ │ │ │ strls r4, [r1], #-1282 @ 0xfffffafe │ │ │ │ - blx 0xffc1a83c │ │ │ │ + blx 0xd1a9b4 │ │ │ │ andlt r2, r8, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33c34 │ │ │ │ + bl 0xfec33dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt ip, r4, r0, asr r0 │ │ │ │ ldrsbtcc pc, [r8], #140 @ 0x8c @ │ │ │ │ eorsle r0, fp, fp, lsl pc │ │ │ │ stmvs r9, {r1, r3, r9, sl, lr} │ │ │ │ - b 0x11b6a9c │ │ │ │ + b 0x11b6c14 │ │ │ │ ldmibvs r3, {r0, r7, r8} │ │ │ │ tstle r7, r1, lsl #22 │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @ instruction: 0xf4134686 │ │ │ │ eorsle r6, r5, r0, ror r0 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ tstls r1, r8, lsr #32 │ │ │ │ ldrbtmi r2, [r0], -r6, lsl #2 │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ - blx 0x1b6bca │ │ │ │ + blx 0x1b6d42 │ │ │ │ vrhadd.s8 d31, d9, d1 │ │ │ │ - vqdmlal.s q8, d16, d1[2] │ │ │ │ + vqdmlal.s q9, d0, d1[3] │ │ │ │ and r0, sl, sp, lsl #6 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ - blx 0x1b6be2 │ │ │ │ + blx 0x1b6d5a │ │ │ │ vrhadd.s8 d31, d9, d1 │ │ │ │ - vorr.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vqdmlal.s , d16, d1[4] │ │ │ │ ldmvs r4, {r0, r2, r3, r8, r9}^ │ │ │ │ stmib sp, {sl, ip, pc}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff3204 │ │ │ │ andlt pc, r4, r7, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -209378,139 +209472,139 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r0], r4, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0, -r8, lsl #14] │ │ │ │ - @ instruction: 0xf83cf7df │ │ │ │ - stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf838f7df │ │ │ │ + stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ + @ instruction: 0xf834f7df │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {sp} │ │ │ │ stmdbvs r2!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ - bcs 0x137fdc │ │ │ │ + bcs 0x138154 │ │ │ │ ldmdavs r8, {r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ stmiavs r2!, {r0, r4, r5, ip, lr, pc} │ │ │ │ svclt 0x00184213 │ │ │ │ @ instruction: 0xd1222000 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - strexhlt pc, fp, [r8] @ │ │ │ │ + mvnlt pc, sp, ror #31 │ │ │ │ vmla.i8 d22, d3, d19 │ │ │ │ vqsub.s8 d16, d3, d26 │ │ │ │ - blcs 0x11e000 │ │ │ │ + blcs 0x11e178 │ │ │ │ ldrmi fp, [r5], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf97af773 │ │ │ │ + @ instruction: 0xf8bef773 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7786819 │ │ │ │ - @ instruction: 0xf8cdf985 │ │ │ │ + @ instruction: 0xf8cdf8c9 │ │ │ │ ldrtmi r8, [r2], -r8 │ │ │ │ stmiavs r3!, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ movwls r4, #5704 @ 0x1648 │ │ │ │ smladxls r0, fp, r6, r4 │ │ │ │ - @ instruction: 0xf9e4f78a │ │ │ │ + @ instruction: 0xf928f78a │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06da87f0 │ │ │ │ @ instruction: 0xe7cad4f3 │ │ │ │ @ instruction: 0x0098f8d3 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ ldmdavs r8, {r2, ip, lr, pc}^ │ │ │ │ rsbseq pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0xe7e8d1b9 │ │ │ │ @ instruction: 0xf00279da │ │ │ │ - bcs 0x15d404 │ │ │ │ + bcs 0x15d57c │ │ │ │ ldr sp, [r2, r3, ror #19]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r6, r5, lsl #12 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffcaf7de │ │ │ │ - stmdavs r0!, {r0, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xffc6f7de │ │ │ │ + stmdavs r0!, {r0, r7, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xffc2f7de │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ biclt r2, r0, r0 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ stmdavs r3!, {r0, r9, ip} │ │ │ │ tstmi sl, #671088640 @ 0x28000000 │ │ │ │ strle r0, [ip], #-1746 @ 0xfffff92e │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [lr], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - stmiblt r8!, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrtle r1, [r0], #-3219 @ 0xfffff36d │ │ │ │ andcc r3, r2, #126976 @ 0x1f000 │ │ │ │ - blx 0x95352c │ │ │ │ + blx 0x9536a4 │ │ │ │ @ instruction: 0xf005f503 │ │ │ │ movtlt r0, #13571 @ 0x3503 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrdmi r4, [r8], -r8 │ │ │ │ @ instruction: 0xf7de6020 │ │ │ │ - stmiavs r2!, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqpeq sl, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ vmax.s8 d20, d3, d6 │ │ │ │ - bcs 0x11dd40 │ │ │ │ + bcs 0x11deb8 │ │ │ │ ldrmi fp, [ip], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8daf773 │ │ │ │ + @ instruction: 0xf81ef773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andls r4, r5, r2, lsr #12 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - strbmi pc, [r8], -r5, ror #17 @ │ │ │ │ + strbmi pc, [r8], -r9, lsr #16 @ │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf78a8800 │ │ │ │ - andcs pc, r1, r7, asr #18 │ │ │ │ + andcs pc, r1, fp, lsl #17 │ │ │ │ @ instruction: 0xf733e7b5 │ │ │ │ - svclt 0x0000fb13 │ │ │ │ + svclt 0x0000fa57 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ eorle r0, lr, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1176d34 │ │ │ │ + b 0x1176eac │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle r1, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sp, sp, lsl r6 │ │ │ │ movwls r6, #10443 @ 0x28cb │ │ │ │ svclt 0x00182b01 │ │ │ │ andsle r4, r7, r8, lsr #12 │ │ │ │ @@ -209523,378 +209617,378 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00b460c │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf773d050 │ │ │ │ - @ instruction: 0xf646f87f │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf772d050 │ │ │ │ + @ instruction: 0xf646ffc3 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d19, d6 │ │ │ │ strmi r0, [r6], -r8, lsr #4 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf888f778 │ │ │ │ - @ instruction: 0xf83ef773 │ │ │ │ - @ instruction: 0xf7734607 │ │ │ │ - strmi pc, [r0], r7, lsl #16 │ │ │ │ - @ instruction: 0xf804f773 │ │ │ │ + @ instruction: 0xffccf777 │ │ │ │ + @ instruction: 0xff82f772 │ │ │ │ + @ instruction: 0xf7724607 │ │ │ │ + strmi pc, [r0], fp, asr #30 │ │ │ │ + @ instruction: 0xff48f772 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x7dcba8 │ │ │ │ + blmi 0x7dcd10 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @ instruction: 0x11a4f64c │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8cd4689 │ │ │ │ stmiapl sl!, {r2, r3, pc}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ strbmi r1, [r2], #-2515 @ 0xfffff62d │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - @ instruction: 0xf8ddffd1 │ │ │ │ + @ instruction: 0xf8ddff15 │ │ │ │ stmdavs r1!, {r3, pc}^ │ │ │ │ strbmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x49cb70 │ │ │ │ + blmi 0x49ccd8 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ ldrbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - @ instruction: 0xffbcf773 │ │ │ │ + @ instruction: 0xff00f773 │ │ │ │ stmdavs r1!, {r0, r1, fp, ip, pc} │ │ │ │ movwcs r4, #9810 @ 0x2652 │ │ │ │ - @ instruction: 0xff94f7de │ │ │ │ + @ instruction: 0xff90f7de │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrbmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xff8ef7de │ │ │ │ + @ instruction: 0xff8af7de │ │ │ │ str r2, [pc, r1] │ │ │ │ - ldrdeq r2, [r4], r4 │ │ │ │ - addeq r2, r4, r6, lsr #27 │ │ │ │ + addeq r2, r4, ip, asr ip │ │ │ │ + addeq r2, r4, lr, lsr #24 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013680a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1176f6c │ │ │ │ + b 0x11770e4 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x13717c │ │ │ │ + blcs 0x1372f4 │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - cdp2 0, 0, cr15, cr6, cr11, {0} │ │ │ │ + cdp2 0, 5, cr15, cr8, cr11, {0} │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffe2f772 │ │ │ │ + @ instruction: 0xff26f772 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r0, r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xffeaf777 │ │ │ │ - @ instruction: 0xff6cf772 │ │ │ │ + @ instruction: 0xff2ef777 │ │ │ │ + mrc2 7, 5, pc, cr0, cr2, {3} │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - strtmi pc, [fp], -r1, lsl #30 │ │ │ │ + strtmi pc, [fp], -r5, asr #28 │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf7794630 │ │ │ │ - @ instruction: 0xf772fe37 │ │ │ │ - pkhtbmi pc, r2, sp, asr #30 @ │ │ │ │ - @ instruction: 0xff5af772 │ │ │ │ + @ instruction: 0xf772fd7b │ │ │ │ + strmi pc, [r2], r1, lsr #29 │ │ │ │ + mrc2 7, 4, pc, cr14, cr2, {3} │ │ │ │ @ instruction: 0xf7724680 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4681 │ │ │ │ - strtmi pc, [sl], -r9, lsl #29 │ │ │ │ + strtmi pc, [sl], -r5, lsl #29 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7de4640 │ │ │ │ - strbmi pc, [r9], -r3, lsl #29 @ │ │ │ │ + @ instruction: 0x4649fe7f │ │ │ │ mrc 6, 0, r4, cr13, cr0, {2} │ │ │ │ @ instruction: 0xf77a5f70 │ │ │ │ - blmi 0xfdbda0 │ │ │ │ + blmi 0xfdbc28 │ │ │ │ subsvc pc, ip, r9, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - bl 0x1732c0 │ │ │ │ + bl 0x173438 │ │ │ │ ldmibne r1, {r1, r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ tstls r4, sl, lsl r6 │ │ │ │ @ instruction: 0xf7736800 │ │ │ │ - @ instruction: 0xf8ddff43 │ │ │ │ - bls 0x1c4f84 │ │ │ │ + @ instruction: 0xf8ddfe87 │ │ │ │ + bls 0x1c50fc │ │ │ │ stmdavs r1!, {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7de4650 │ │ │ │ - strbmi pc, [r9], -sp, ror #29 @ │ │ │ │ + strbmi pc, [r9], -r9, ror #29 @ │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - blx 0xa9ad2a │ │ │ │ + blx 0x1b9aea0 │ │ │ │ stmdbls r4, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ stmiapl sl!, {r3, fp, sp, lr}^ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf773461a │ │ │ │ - ldrbmi pc, [sl], -r3, lsr #30 @ │ │ │ │ + ldrbmi pc, [sl], -r7, ror #28 @ │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7de6821 │ │ │ │ - strbmi pc, [r1], -pc, asr #29 @ │ │ │ │ + strbmi pc, [r1], -fp, asr #29 @ │ │ │ │ @ instruction: 0xf77a4650 │ │ │ │ - blmi 0x85bd20 │ │ │ │ + blmi 0x85bba8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - blls 0x1f3338 │ │ │ │ + blls 0x1f34b0 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0x46194699 │ │ │ │ - bl 0x176ffc │ │ │ │ + bl 0x177174 │ │ │ │ @ instruction: 0xf8cd030a │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0xff04f773 │ │ │ │ + mcr2 7, 2, pc, cr8, cr3, {3} @ │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdavs r1!, {r0, r2, fp, ip, pc} │ │ │ │ - mrc2 7, 5, pc, cr0, cr14, {6} │ │ │ │ + mcr2 7, 5, pc, cr12, cr14, {6} @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - blmi 0x49bb68 │ │ │ │ + blmi 0x49b9f0 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r1, #2523136 @ 0x268000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ @ instruction: 0xf8d94443 │ │ │ │ ldrmi r0, [sl], -r0 │ │ │ │ - mcr2 7, 7, pc, cr10, cr3, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr14, cr3, {3} @ │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ strbmi r2, [r0], -r3, lsl #4 │ │ │ │ - mrc2 7, 4, pc, cr6, cr14, {6} │ │ │ │ + mrc2 7, 4, pc, cr2, cr14, {6} │ │ │ │ svclt 0x0000e747 │ │ │ │ - addeq r2, r4, r8, ror #24 │ │ │ │ - addeq r2, r4, r8, lsr #24 │ │ │ │ strdeq r2, [r4], r0 │ │ │ │ - addeq r2, r4, lr, lsr #23 │ │ │ │ + @ instruction: 0x00842ab0 │ │ │ │ + addeq r2, r4, r8, ror sl │ │ │ │ + addeq r2, r4, r6, lsr sl │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1177064 │ │ │ │ + b 0x11771dc │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x137374 │ │ │ │ + blcs 0x1374ec │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - stc2 0, cr15, [sl, #-44] @ 0xffffffd4 │ │ │ │ + ldc2l 0, cr15, [ip, #-44] @ 0xffffffd4 │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 7, 7, pc, cr6, cr2, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr10, cr2, {3} @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - mcr2 7, 7, pc, cr14, cr7, {3} @ │ │ │ │ - mrc2 7, 3, pc, cr0, cr2, {3} │ │ │ │ + mrc2 7, 1, pc, cr2, cr7, {3} │ │ │ │ + ldc2 7, cr15, [r4, #456]! @ 0x1c8 │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - strtmi pc, [fp], -r5, lsl #28 │ │ │ │ + strtmi pc, [fp], -r9, asr #26 │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ mrc 6, 0, r4, cr13, cr0, {1} │ │ │ │ @ instruction: 0xf7795f70 │ │ │ │ - @ instruction: 0xf772fd39 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf772fc7d │ │ │ │ + stmdavs r1!, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4680 │ │ │ │ - blmi 0x121c720 │ │ │ │ + blmi 0x121c888 │ │ │ │ sbcsvs pc, r8, r9, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x173498 │ │ │ │ + bl 0x173610 │ │ │ │ ldmibne r1, {r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ pkhbtmi r4, r8, sl, lsl #12 │ │ │ │ strbmi r6, [r3], r0, lsl #16 │ │ │ │ - mrc2 7, 2, pc, cr6, cr3, {3} │ │ │ │ - mcr2 7, 2, pc, cr0, cr2, {3} @ │ │ │ │ + ldc2 7, cr15, [sl, #460] @ 0x1cc │ │ │ │ + stc2 7, cr15, [r4, #456] @ 0x1c8 │ │ │ │ ldrbmi r6, [r2], -r1, ror #16 │ │ │ │ strmi r2, [r1], r2, lsl #6 │ │ │ │ - ldc2l 7, cr15, [r2, #-888]! @ 0xfffffc88 │ │ │ │ + stc2l 7, cr15, [lr, #-888]! @ 0xfffffc88 │ │ │ │ @ instruction: 0x46414b35 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ - bl 0x1734d4 │ │ │ │ - bl 0x15dd54 │ │ │ │ + bl 0x17364c │ │ │ │ + bl 0x15decc │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mrc2 7, 1, pc, cr10, cr3, {3} │ │ │ │ + ldc2l 7, cr15, [lr, #-460]! @ 0xfffffe34 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0x46412210 │ │ │ │ @ instruction: 0xf7784640 │ │ │ │ - @ instruction: 0xf8ddf8c5 │ │ │ │ + @ instruction: 0xf8ddf809 │ │ │ │ @ instruction: 0x46419010 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ - @ instruction: 0xffb0f777 │ │ │ │ + mrc2 7, 7, pc, cr4, cr7, {3} │ │ │ │ stmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4648461a │ │ │ │ - stc2l 7, cr15, [sl, #-888] @ 0xfffffc88 │ │ │ │ + stc2l 7, cr15, [r6, #-888] @ 0xfffffc88 │ │ │ │ @ instruction: 0xf8db4b22 │ │ │ │ ldrbmi r0, [r9], -r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - bl 0x173524 │ │ │ │ - bl 0x15dda4 │ │ │ │ + bl 0x17369c │ │ │ │ + bl 0x15df1c │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mrc2 7, 0, pc, cr2, cr3, {3} │ │ │ │ - ldc2l 7, cr15, [ip, #456]! @ 0x1c8 │ │ │ │ + ldc2l 7, cr15, [r6, #-460] @ 0xfffffe34 │ │ │ │ + stc2l 7, cr15, [r0, #-456] @ 0xfffffe38 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strmi r2, [r1], r3, lsl #4 │ │ │ │ - stc2 7, cr15, [lr, #-888]! @ 0xfffffc88 │ │ │ │ + stc2 7, cr15, [sl, #-888]! @ 0xfffffc88 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ - ldc2 7, cr15, [r6, #888]! @ 0x378 │ │ │ │ + ldc2 7, cr15, [r2, #888]! @ 0x378 │ │ │ │ @ instruction: 0x46594b12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmibne sl, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldmibne sl, {r0, r9, ip, pc}^ │ │ │ │ strbmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8db461a │ │ │ │ @ instruction: 0xf7730000 │ │ │ │ - @ instruction: 0x4649fdf5 │ │ │ │ + @ instruction: 0x4649fd39 │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xf882f778 │ │ │ │ + @ instruction: 0xffc6f777 │ │ │ │ strbmi r9, [r9], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7774648 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7de4648 │ │ │ │ - @ instruction: 0xe744fd97 │ │ │ │ - umulleq r2, r4, r0, sl │ │ │ │ - addeq r2, r4, r4, asr sl │ │ │ │ - addeq r2, r4, r4, lsl #20 │ │ │ │ - addeq r2, r4, r4, asr #19 │ │ │ │ + @ instruction: 0xe744fd93 │ │ │ │ + addeq r2, r4, r8, lsl r9 │ │ │ │ + ldrdeq r2, [r4], ip │ │ │ │ + addeq r2, r4, ip, lsl #17 │ │ │ │ + addeq r2, r4, ip, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - ldrbgt pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ + strbtgt pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf6cf2210 │ │ │ │ addlt r6, pc, r0, lsl #5 │ │ │ │ strmi r4, [fp], -sl │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf1124606 │ │ │ │ + @ instruction: 0xf1124607 │ │ │ │ @ instruction: 0xf0006f58 │ │ │ │ ldmdale sl!, {r3, r5, r7, pc} │ │ │ │ svcmi 0x0072f1b2 │ │ │ │ - rschi pc, sp, r0 │ │ │ │ + rschi pc, pc, r0 │ │ │ │ vshr.s8 d18, d0, #1 │ │ │ │ addmi r2, r2, #0 │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2400a │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - vqshl.s8 d8, d4, d0 │ │ │ │ - @ instruction: 0xf5b2818f │ │ │ │ + vqshl.s8 d8, d11, d0 │ │ │ │ + @ instruction: 0xf5b28192 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - vcgt.s8 q12, q0, q10 │ │ │ │ - @ instruction: 0xf5b2826e │ │ │ │ + vcge.s8 q12, q0, q9 │ │ │ │ + @ instruction: 0xf5b28273 │ │ │ │ @ instruction: 0xf0016f30 │ │ │ │ - vcge.s8 d8, d0, d7 │ │ │ │ - @ instruction: 0xf5b28564 │ │ │ │ + vcgt.s8 d8, d0, d21 │ │ │ │ + @ instruction: 0xf5b2856c │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - @ instruction: 0xf5b2837f │ │ │ │ + @ instruction: 0xf5b2838d │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ - @ instruction: 0xf5b28365 │ │ │ │ + @ instruction: 0xf5b28373 │ │ │ │ cmnle r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41cdb0 │ │ │ │ + blls 0x41cf18 │ │ │ │ rsble r2, r3, r3, lsl #22 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mcr2 7, 5, pc, cr2, cr6, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr8, cr6, {7} @ │ │ │ │ tstcs r0, fp, asr r0 │ │ │ │ orrcs pc, r0, pc, asr #5 │ │ │ │ cmple r5, sl, lsl #5 │ │ │ │ stceq 0, cr15, [r0], {19} │ │ │ │ - msrhi CPSR_, r0, asr #32 │ │ │ │ - @ instruction: 0xf100029d │ │ │ │ - @ instruction: 0xf4138408 │ │ │ │ + msrhi CPSR_xc, r0, asr #32 │ │ │ │ + @ instruction: 0xf1000299 │ │ │ │ + @ instruction: 0xf413840f │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ - tsteq ip, #1828716544 @ 0x6d000000 │ │ │ │ - cmnphi fp, #64, 2 @ p-variant is OBSOLETE │ │ │ │ + tsteq sl, #1962934272 @ 0x75000000 │ │ │ │ + orrhi pc, r2, #64, 2 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vqrshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b287b9 │ │ │ │ + vmin.s8 d8, d0, d9 │ │ │ │ + @ instruction: 0xf5b287c4 │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vabd.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b28640 │ │ │ │ + vabd.s8 d8, d17, d2 │ │ │ │ + @ instruction: 0xf5b28650 │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vqshl.s8 d8, d9, d18 │ │ │ │ - bcs 0xfe39c │ │ │ │ - ldrthi pc, [r9], #3 @ │ │ │ │ + vqshl.s8 d8, d27, d18 │ │ │ │ + bcs 0xfe578 │ │ │ │ + ldrbhi pc, [fp], #3 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -209904,562 +209998,566 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - strd pc, [sl], -fp │ │ │ │ + and pc, sl, r1, lsl #30 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - mcr2 7, 5, pc, cr12, cr12, {7} @ │ │ │ │ - bicseq r9, sl, r5, lsl #22 │ │ │ │ - sbcshi pc, r9, #64, 2 │ │ │ │ - blmi 0xff125364 │ │ │ │ - blls 0x4373d0 │ │ │ │ + mcr2 7, 5, pc, cr10, cr12, {7} @ │ │ │ │ + bicseq r9, fp, r5, lsl #22 │ │ │ │ + rschi pc, r0, #64, 2 │ │ │ │ + blmi 0xff1a54dc │ │ │ │ + blls 0x437548 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ - strdlt r8, [pc], -r0 │ │ │ │ + andlt r8, pc, sp, lsl r4 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf4018ff0 │ │ │ │ - strcs r1, [r0, -r0, asr #4] │ │ │ │ - svcne 0x0040f5b2 │ │ │ │ - vst4.16 {d13-d16}, [r3 :256], r3 │ │ │ │ - @ instruction: 0xf5b26274 │ │ │ │ - sbcsle r6, r9, r8, ror #31 │ │ │ │ + @ instruction: 0xf04f1240 │ │ │ │ + @ instruction: 0xf5b20800 │ │ │ │ + rsbsle r1, r4, r0, asr #30 │ │ │ │ + rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ svcvs 0x00e8f5b2 │ │ │ │ - msrhi (UNDEF: 102), r0 │ │ │ │ - svcvc 0x0050f5b2 │ │ │ │ - strhi pc, [r0, -r1] │ │ │ │ - andshi pc, r9, #0, 4 │ │ │ │ - svcvc 0x00a0f5b2 │ │ │ │ - rschi pc, r5, r2 │ │ │ │ - ldrbthi pc, [r3], -r0, lsl #4 @ │ │ │ │ - @ instruction: 0xf0012a40 │ │ │ │ - @ instruction: 0xf5b28743 │ │ │ │ - @ instruction: 0xf0017f80 │ │ │ │ - bcs 0xff014 │ │ │ │ - ldrmi sp, [r9], -sl, asr #3 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fc970c │ │ │ │ - blls 0x25cd04 │ │ │ │ - bicseq r9, fp, fp, lsl #20 │ │ │ │ - strhi pc, [r4, -r2, lsl #2] │ │ │ │ - ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0xf5b2d0d8 │ │ │ │ + vmax.f32 q3, q8, q12 │ │ │ │ + @ instruction: 0xf5b28169 │ │ │ │ + @ instruction: 0xf0017f50 │ │ │ │ + vaba.s8 d8, d0, d0 │ │ │ │ + @ instruction: 0xf5b2821d │ │ │ │ + @ instruction: 0xf0027fa0 │ │ │ │ + vqadd.s8 q4, q8, │ │ │ │ + bcs 0x10fef20 │ │ │ │ + ldrbhi pc, [r4, -r1] @ │ │ │ │ + svcvc 0x0080f5b2 │ │ │ │ + strhi pc, [r3, -r1]! │ │ │ │ + bicle r2, r9, r0, lsl #20 │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7fc8030 │ │ │ │ + blls 0x25ce70 │ │ │ │ + bicseq r9, r9, fp, lsl #20 │ │ │ │ + strhi pc, [r1, -r2, lsl #2]! │ │ │ │ + ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xdd528 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xdd6a4 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ - ldrle r0, [r5, #1503]! @ 0x5df │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ + ldrle r0, [r3, #1499]! @ 0x5db │ │ │ │ + @ instruction: 0x03b4f642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xcc00e9cd │ │ │ │ andcc pc, r0, #13762560 @ 0xd20000 │ │ │ │ andscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf838f7fc │ │ │ │ - vst1.32 {d30}, [pc :128], r5 │ │ │ │ + @ instruction: 0xf83cf7fc │ │ │ │ + vst1.32 {d30}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, sl, r0, lsl #4 │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ - movthi pc, #20480 @ 0x5000 @ │ │ │ │ - rschi pc, r9, r0, lsl #4 │ │ │ │ + movthi pc, #40960 @ 0xa000 @ │ │ │ │ + rschi pc, sl, r0, lsl #4 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - bicshi pc, pc, #1 │ │ │ │ - orrshi pc, r3, #0, 4 │ │ │ │ + mvnhi pc, #1 │ │ │ │ + orrshi pc, r9, #0, 4 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ - msrhi CPSR_fsc, #0 │ │ │ │ - strbhi pc, [pc, #-512] @ 0xdd244 @ │ │ │ │ + teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ + ldrbhi pc, [r5, #-512] @ 0xfffffe00 @ │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ - strthi pc, [lr], #-1 │ │ │ │ - sbcshi pc, r6, r1, lsl #4 │ │ │ │ + ldrthi pc, [sl], #-1 @ │ │ │ │ + rschi pc, r1, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - stmdage r8, {r2, r3, r4, r5, r6, sl, pc} │ │ │ │ - stc2l 7, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ - blcs 0x1c4090 │ │ │ │ - svcge 0x007ef43f │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + stmdage r8, {r0, r3, r7, sl, pc} │ │ │ │ + ldc2l 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ + blcs 0x1c420c │ │ │ │ + svcge 0x007cf43f │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ andscc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldc2 7, cr15, [ip, #984]! @ 0x3d8 │ │ │ │ - biceq lr, sl, r5, ror r7 │ │ │ │ - andshi pc, fp, #64, 2 │ │ │ │ + stc2l 7, cr15, [r0, #984] @ 0x3d8 │ │ │ │ + biceq lr, lr, r3, ror r7 │ │ │ │ + eorhi pc, r0, #64, 2 │ │ │ │ addcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0012a02 │ │ │ │ - bcs 0x1bd578 │ │ │ │ - andhi pc, r8, r1 │ │ │ │ + bcs 0x1bd720 │ │ │ │ + andshi pc, r2, r1 │ │ │ │ vst1.8 {d18-d19}, [pc], r1 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ - b 0x15dca4 │ │ │ │ + b 0x15de20 │ │ │ │ @ instruction: 0xf0000201 │ │ │ │ - @ instruction: 0xf5b287d8 │ │ │ │ + @ instruction: 0xf5b287e1 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ - vcge.s8 q4, q1, q13 │ │ │ │ - @ instruction: 0xf5b28285 │ │ │ │ + vcgt.s8 d8, d18, d22 │ │ │ │ + @ instruction: 0xf5b2829b │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ - vshl.s8 d8, d31, d18 │ │ │ │ - @ instruction: 0xf5b2851d │ │ │ │ + vshl.s8 q4, q10, q9 │ │ │ │ + @ instruction: 0xf5b28537 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ - vshl.s8 q4, q9, q2 │ │ │ │ - bcs 0xfe0fd740 │ │ │ │ - ldrbhi pc, [r2], #4 @ │ │ │ │ + vqshl.s8 d8, d4, d20 │ │ │ │ + bcs 0xfe0fd954 │ │ │ │ + strhi pc, [sl, #-4] │ │ │ │ + svcvc 0x0080f5b2 │ │ │ │ + ldrbhi pc, [ip], -r4 @ │ │ │ │ + @ instruction: 0xf47f2a00 │ │ │ │ + stmdage r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf8cd9105 │ │ │ │ + @ instruction: 0xf7fc8030 │ │ │ │ + vceq.f32 , q2, │ │ │ │ + vsubl.s8 q11, d0, d17 │ │ │ │ + stmdbge r8, {r1, r3, r9} │ │ │ │ + @ instruction: 0xf7f64638 │ │ │ │ + blls 0x25cdd4 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + andcs sl, r1, r9, asr #30 │ │ │ │ + vst1.8 {d30}, [pc :128] │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + andsmi r1, sl, r0, lsl #4 │ │ │ │ + svccs 0x0001f1b2 │ │ │ │ + msrhi CPSR_xc, r2 │ │ │ │ + andshi pc, ip, #0, 4 │ │ │ │ + svcvc 0x0040f5b2 │ │ │ │ + rscshi pc, r8, r2 │ │ │ │ + ldrthi pc, [r1], -r0, lsl #4 @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ - ldrhi pc, [r8], -r4 │ │ │ │ + sbchi pc, sp, r2 │ │ │ │ + svcvc 0x0000f5b2 │ │ │ │ + adchi pc, r4, r2 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - stmdage r8, {r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - strls r9, [ip, -r5, lsl #2] │ │ │ │ - mrc2 7, 3, pc, cr2, cr12, {7} │ │ │ │ - eorvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + ldmdaeq r9, {r0, r1, r4, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x111db00 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x11650d0 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + eorpl pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x004bf43f │ │ │ │ - ldr r2, [r2, -r1]! │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andne pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf1b2401a │ │ │ │ - @ instruction: 0xf0022f01 │ │ │ │ - vrhadd.s8 d8, d0, d15 │ │ │ │ - @ instruction: 0xf5b28218 │ │ │ │ - @ instruction: 0xf0027f40 │ │ │ │ - vhadd.s8 q4, q8, q10 │ │ │ │ - @ instruction: 0xf5b28629 │ │ │ │ - @ instruction: 0xf0027f80 │ │ │ │ - @ instruction: 0xf5b280b9 │ │ │ │ - @ instruction: 0xf0027f00 │ │ │ │ - bcs 0xfd770 │ │ │ │ - svcge 0x0016f47f │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d3, d8 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0340 │ │ │ │ - stmib sp, {r0, r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f6c030 │ │ │ │ - ldrbt pc, [r2], r3, ror #27 @ │ │ │ │ + movteq pc, #460 @ 0x1cc @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + stc2l 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ + vst1.64 {d30-d32}, [pc :128] │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ + addmi r1, r2, #0 │ │ │ │ + msrhi CPSR_xc, r1 │ │ │ │ + adchi pc, pc, r0, lsl #4 │ │ │ │ + addvs pc, r0, pc, asr #8 │ │ │ │ + andne pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf0014282 │ │ │ │ + vhadd.s8 q4, q0, │ │ │ │ + vst3.8 {d24-d26}, [pc :128], r0 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + andshi pc, r5, #1 │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + @ instruction: 0xf1b281fc │ │ │ │ + @ instruction: 0xf47f2f01 │ │ │ │ + ldrmi sl, [r9], -fp, asr #29 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + ldc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ + stmdbge r8, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ + blcs 0x17235c │ │ │ │ + ldrhi pc, [r0, r2] │ │ │ │ + @ instruction: 0xf0022b03 │ │ │ │ + blcs 0x13f578 │ │ │ │ + @ instruction: 0xf649bf15 │ │ │ │ + vqsub.s8 q11, , │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ + vsubl.s8 q8, d0, d6 │ │ │ │ + @ instruction: 0xf7f6020d │ │ │ │ + @ instruction: 0xe6aefcfb │ │ │ │ andvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0014282 │ │ │ │ - vand d8, d0, d9 │ │ │ │ - vst4.32 {d24-d27}, [pc :128]! │ │ │ │ + vqshl.s8 d8, d20, d0 │ │ │ │ + vst4.32 {d24-d27}, [pc :256], sl │ │ │ │ vaddl.s8 q11, d16, d0 │ │ │ │ addmi r1, r2, #0 │ │ │ │ - subhi pc, r5, r1 │ │ │ │ - ldrhi pc, [fp], #-512 @ 0xfffffe00 │ │ │ │ + ldrhi pc, [lr], #-1 │ │ │ │ + strhi pc, [r2], #-512 @ 0xfffffe00 │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.8 {d24-d27}, [pc], sl │ │ │ │ + vst1.32 {d24-d27}, [pc], ip │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - mvnshi pc, r1 │ │ │ │ + rsbshi pc, r3, #1 │ │ │ │ svccs 0x0001f1b2 │ │ │ │ - mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ + mcrge 4, 4, pc, cr10, cr15, {3} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x25c894 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwpl pc, #5059 @ 0x13c3 @ │ │ │ │ - @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x1bf3ac │ │ │ │ - strbhi pc, [r8, -r2]! @ │ │ │ │ - svclt 0x00152b01 │ │ │ │ - rscsvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ - rsbsne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r8], #984 @ 0x3d8 │ │ │ │ - vst1.32 {d30-d32}, [pc :256], r1 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ - addmi r1, r2, #0 │ │ │ │ - strthi pc, [r7], #-1 │ │ │ │ - adcshi pc, r8, r0, lsl #4 │ │ │ │ - addvs pc, r0, pc, asr #8 │ │ │ │ - andne pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf0014282 │ │ │ │ - vqshl.s8 d8, d1, d0 │ │ │ │ - vst2. {d24-d27}, [pc :256]! │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - addhi pc, r1, #1 │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - @ instruction: 0xf1b28268 │ │ │ │ - @ instruction: 0xf47f2f01 │ │ │ │ - ldrmi sl, [r9], -sp, lsl #29 │ │ │ │ - @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41c9f4 │ │ │ │ - @ instruction: 0xf43f2b03 │ │ │ │ - stmdbge r8, {r0, r2, r7, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf7f6020a │ │ │ │ - ldrbt pc, [ip], -r3, asr #25 @ │ │ │ │ + stc2l 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ + blcs 0x1c4400 │ │ │ │ + mcrge 4, 4, pc, cr2, cr15, {1} @ │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + rsbscc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stc2l 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ + svclt 0x0000e679 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ - strthi pc, [r4], r1 │ │ │ │ + ldrthi pc, [r4], r1 @ │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ - rschi pc, r9, r0, lsl #4 │ │ │ │ + rschi pc, fp, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b2 │ │ │ │ - strbhi pc, [sp, #-1]! @ │ │ │ │ - ldrbthi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ + ldrbhi pc, [sl, #-1]! @ │ │ │ │ + ldrbthi pc, [sp], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0004f5b2 │ │ │ │ - ldrhi pc, [ip, r1] │ │ │ │ + strhi pc, [pc, r1]! │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - ldrbthi pc, [r5], r1 @ │ │ │ │ + strhi pc, [r6, -r1] │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - mcrge 4, 3, pc, cr0, cr15, {3} @ │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - stc2l 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ - ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x22ef74 │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ - andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - cps #31 │ │ │ │ - bcs 0xfea98 │ │ │ │ - mcrge 4, 2, pc, cr12, cr15, {1} @ │ │ │ │ - @ instruction: 0x03bcf642 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscsne pc, ip, #69206016 @ 0x4200000 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7fb202c │ │ │ │ - ldrt pc, [ip], -r7, lsl #31 @ │ │ │ │ - subvs pc, r0, pc, asr #8 │ │ │ │ - andne pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf0014282 │ │ │ │ - vhadd.s8 q4, q0, q5 │ │ │ │ - vst1.64 {d24-d27}, [pc :128], r5 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - rscshi pc, ip, r1 │ │ │ │ - teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7fc8030 │ │ │ │ + @ instruction: 0xf8d7fcd9 │ │ │ │ + @ instruction: 0x463820d0 │ │ │ │ + @ instruction: 0xf8dd9b05 │ │ │ │ + vaddl.u8 q14, d2, d28 │ │ │ │ + bicseq r2, lr, r0, lsl #4 │ │ │ │ + strhi pc, [pc, #-258] @ 0xdd742 │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + @ instruction: 0xf642ae47 │ │ │ │ + vrsra.s64 d18, d20, #64 │ │ │ │ + @ instruction: 0xf6420335 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + @ instruction: 0xff88f7fb │ │ │ │ + vst1.8 {d30-d32}, [pc :256], r7 │ │ │ │ + vmla.i d22, d0, d0[0] │ │ │ │ + addmi r1, r2, #0 │ │ │ │ + subshi pc, r2, r1 │ │ │ │ + rschi pc, r8, #0, 4 │ │ │ │ + msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst4. {d24-d27}, [pc :64], fp │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc], r5 │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ - blcs 0x104360 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - rscsmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - mrrc2 7, 15, pc, r4, cr6 @ │ │ │ │ - @ instruction: 0xf5b2e60d │ │ │ │ - @ instruction: 0xf0017f40 │ │ │ │ - vhadd.s8 q4, q0, q14 │ │ │ │ - @ instruction: 0xf5b28329 │ │ │ │ - @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b28084 │ │ │ │ - @ instruction: 0xf0017f00 │ │ │ │ - bcs 0xfd930 │ │ │ │ - ldclge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ - @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434630 │ │ │ │ - vmlal.s q11, d0, d1[2] │ │ │ │ - @ instruction: 0xf7f6020a │ │ │ │ - ldrb pc, [r0, #3127]! @ 0xc37 @ │ │ │ │ - cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + rschi pc, r4, r1 │ │ │ │ + tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - vcge.s8 d8, d0, d9 │ │ │ │ - vst2.16 {d24-d27}, [pc :128], r8 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + @ instruction: 0x4619ae19 │ │ │ │ + @ instruction: 0xf7fca808 │ │ │ │ + blls 0x41ca74 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + stmdbge r8, {r0, r4, r9, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ + vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7f6020d │ │ │ │ + @ instruction: 0xe608fc55 │ │ │ │ + svcvc 0x0040f5b2 │ │ │ │ + rsbshi pc, r4, r1 │ │ │ │ + msrhi CPSR_fs, #0, 4 │ │ │ │ + svcvc 0x0080f5b2 │ │ │ │ + addhi pc, ip, r1 │ │ │ │ + svcvc 0x0000f5b2 │ │ │ │ + rsbshi pc, fp, r1 │ │ │ │ + @ instruction: 0xf47f2a00 │ │ │ │ + stmdage r8, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + mrrc2 7, 15, pc, r0, cr12 @ │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + subvs pc, r9, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + ldc2 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ + vst3. {d30,d32,d34}, [pc :128], fp │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - mvnhi pc, r1 │ │ │ │ - teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + msrhi CPSR_xc, #1 │ │ │ │ + msrhi SPSR_fxc, #0, 4 │ │ │ │ + msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc :256], r7 │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ + bicshi pc, sp, r1 │ │ │ │ + tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + ldrmi sl, [r9], -sp, asr #27 │ │ │ │ + @ instruction: 0xf7fca808 │ │ │ │ + blls 0x41c9dc │ │ │ │ + @ instruction: 0xf43f2b03 │ │ │ │ + stmdbge r8, {r0, r2, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6434638 │ │ │ │ + vrshr.s64 d17, d25, #64 │ │ │ │ + @ instruction: 0xf7f6020a │ │ │ │ + ldr pc, [ip, #3081]! @ 0xc09 │ │ │ │ + svcvs 0x00a8f5b2 │ │ │ │ + ldrbhi pc, [r0], #-1 @ │ │ │ │ + ldrhi pc, [r7], #512 @ 0x200 │ │ │ │ + svcvs 0x0088f5b2 │ │ │ │ + ldrbhi pc, [sl, #1] @ │ │ │ │ + svcvs 0x00a0f5b2 │ │ │ │ + ldrhi pc, [r0, #1]! │ │ │ │ + svcvs 0x0080f5b2 │ │ │ │ + stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ - blcs 0x1c43f8 │ │ │ │ - stclge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - adcsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ - @ instruction: 0xf5b2e5c1 │ │ │ │ - @ instruction: 0xf0016fa8 │ │ │ │ - vshl.s8 q4, , q0 │ │ │ │ - @ instruction: 0xf5b28492 │ │ │ │ - @ instruction: 0xf0016f88 │ │ │ │ - @ instruction: 0xf5b285cb │ │ │ │ - @ instruction: 0xf0016fa0 │ │ │ │ - @ instruction: 0xf5b285a2 │ │ │ │ - @ instruction: 0xf47f6f80 │ │ │ │ - ldrmi sl, [r9], -pc, lsr #27 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fc970c │ │ │ │ - @ instruction: 0xf8d6fc2f │ │ │ │ - @ instruction: 0x463020d0 │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7fc8030 │ │ │ │ + @ instruction: 0xf8d7fc27 │ │ │ │ + @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ - bicseq r2, pc, r0, lsl #4 │ │ │ │ - ldrbhi pc, [r1, #-258]! @ 0xfffffefe @ │ │ │ │ + bicseq r2, lr, r0, lsl #4 │ │ │ │ + strhi pc, [sl, #258] @ 0x102 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ - vmla.f32 d26, d18, d11 │ │ │ │ - vrsra.s64 d22, d28, #64 │ │ │ │ - bl 0x19e508 │ │ │ │ + @ instruction: 0xf642ad95 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + bl 0x19e68c │ │ │ │ @ instruction: 0xf642038c │ │ │ │ - vrshr.s64 d16, d28, #64 │ │ │ │ + vrshr.s64 d18, d20, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ rsbscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ @ instruction: 0xffb0f7fb │ │ │ │ - @ instruction: 0xf5b2e589 │ │ │ │ + @ instruction: 0xf5b2e583 │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ - vmin.s8 d8, d0, d27 │ │ │ │ - @ instruction: 0xf5b283c1 │ │ │ │ + vmax.s8 q4, q0, │ │ │ │ + @ instruction: 0xf5b283c4 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ - @ instruction: 0xf5b2855a │ │ │ │ + @ instruction: 0xf5b28567 │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ - @ instruction: 0xf5b28537 │ │ │ │ + @ instruction: 0xf5b28543 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ - @ instruction: 0x4619ad77 │ │ │ │ + @ instruction: 0x4619ad71 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fc970c │ │ │ │ - @ instruction: 0xf8d6fbf7 │ │ │ │ - @ instruction: 0x463020d0 │ │ │ │ - stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - orrvc pc, r0, #19 │ │ │ │ - strbhi pc, [fp], #66 @ 0x42 @ │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - vadd.f32 q13, q1, │ │ │ │ - vrshr.s64 d22, d28, #64 │ │ │ │ - bl 0x15e178 │ │ │ │ - stmdbge r8, {r0, r7, r9} │ │ │ │ - movtcs pc, #2258 @ 0x8d2 @ │ │ │ │ - mcr2 7, 5, pc, cr2, cr11, {7} @ │ │ │ │ - stceq 5, cr14, [sl], {87} @ 0x57 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + blx 0xffc9b9f6 │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + blls 0x22f2ec │ │ │ │ + @ instruction: 0xf3c2990b │ │ │ │ + @ instruction: 0xf0132200 │ │ │ │ + @ instruction: 0xf0427380 │ │ │ │ + bcs 0xfeda8 │ │ │ │ + ldclge 4, cr15, [ip, #-252] @ 0xffffff04 │ │ │ │ + adcseq pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + addeq lr, r1, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d2a908 │ │ │ │ + @ instruction: 0xf7fb2340 │ │ │ │ + ldrb pc, [r0, #-3745] @ 0xfffff15f @ │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0023103 │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + tstmi r1, #3840 @ 0xf00 │ │ │ │ + strmi r9, [r8], ip, lsl #2 │ │ │ │ + vmov.i16 q8, #185 @ 0x00b9 │ │ │ │ + @ instruction: 0xf0012203 │ │ │ │ + andls r0, r8, #16, 2 │ │ │ │ + addne pc, r0, #201326595 @ 0xc000003 │ │ │ │ + ldmeq sl, {r0, r3, r9, ip, pc}^ │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - tstls ip, r1, lsl r3 │ │ │ │ - ldmdaeq r9, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ - andcs pc, r3, #201326595 @ 0xc000003 │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - vsubl.u8 , d3, d8 │ │ │ │ - andls r1, r9, #128, 4 │ │ │ │ - b 0x111fc44 │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - tstls sl, r0, lsl r2 │ │ │ │ - vmull.u8 q13, d3, d8 │ │ │ │ - movwls r4, #20739 @ 0x5103 │ │ │ │ - strtmi r4, [r1], -sl, lsl #6 │ │ │ │ - @ instruction: 0xf7f9920b │ │ │ │ - blls 0x25cb44 │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0xf403adfd │ │ │ │ - @ instruction: 0xf5b26274 │ │ │ │ - @ instruction: 0xf47f6fe8 │ │ │ │ - ldrmi sl, [r9], -r7, asr #26 │ │ │ │ - @ instruction: 0xf7fc4620 │ │ │ │ - @ instruction: 0xf8d6fbcf │ │ │ │ - @ instruction: 0x463030d0 │ │ │ │ - @ instruction: 0xf57f05db │ │ │ │ - @ instruction: 0xf8ddad21 │ │ │ │ - @ instruction: 0xf642c02c │ │ │ │ - vqdmlal.s , d16, d0[7] │ │ │ │ - @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 q9, d0, d28 │ │ │ │ - @ instruction: 0x46210235 │ │ │ │ - eorcc pc, ip, r3, asr r8 @ │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf82af7fc │ │ │ │ - vst3.8 {d30,d32,d34}, [pc] │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r5, r1]! │ │ │ │ - strbhi pc, [ip], #512 @ 0x200 @ │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + stcge 1, cr9, [r8], {10} │ │ │ │ + smlabtmi r3, r3, r3, pc @ │ │ │ │ + movwmi r9, #41733 @ 0xa305 │ │ │ │ + andls r4, fp, #34603008 @ 0x2100000 │ │ │ │ + ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + ldclge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ + rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ + svcvs 0x00e8f5b2 │ │ │ │ + stclge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ + @ instruction: 0x46204619 │ │ │ │ + blx 0xff29ba8a │ │ │ │ + ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ + ldrbeq r4, [pc, #1592] @ 0xde0d8 │ │ │ │ + ldcge 5, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ + mvncc pc, #69206016 @ 0x4200000 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + eormi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8534621 │ │ │ │ + @ instruction: 0xf852302c │ │ │ │ + @ instruction: 0xf7fc202c │ │ │ │ + str pc, [r8, #-2089] @ 0xfffff7d7 │ │ │ │ + asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.16 {d24}, [pc :256], r7 │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ + vaba.s8 d8, d16, d21 │ │ │ │ + vst3. {d24-d26}, [pc :64], r0 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [fp, -r1] @ │ │ │ │ - tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + strhi pc, [r7, r1] │ │ │ │ + orrvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - ldmdaeq r9, {r0, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x111ddcc │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x116539c │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - sbcvs pc, r9, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - movteq pc, #460 @ 0x1cc @ │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff09b99e │ │ │ │ - beq 0x716cfc │ │ │ │ - strbne pc, [r0, -r3, asr #7] @ │ │ │ │ - mrseq pc, CPSR @ │ │ │ │ - svclt 0x008c290b │ │ │ │ - @ instruction: 0xf0002000 │ │ │ │ - stmdacs r0, {r0} │ │ │ │ - strhi pc, [r0], -r0, asr #32 │ │ │ │ - rsbsvs pc, r2, #50331648 @ 0x3000000 │ │ │ │ - svcvs 0x0072f5b2 │ │ │ │ - ldcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ - ldmmi r9, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdaeq sp, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - @ instruction: 0xf57f05d2 │ │ │ │ - ldcvs 12, cr10, [r2, #-708]! @ 0xfffffd3c │ │ │ │ - @ instruction: 0xf0000c98 │ │ │ │ - @ instruction: 0xf8d20010 │ │ │ │ - vaddl.u8 q14, d3, d0 │ │ │ │ - movwmi r3, #8707 @ 0x2203 │ │ │ │ - svceq 0x000ef01c │ │ │ │ - ldrbeq sp, [r5], r2, lsl #2 │ │ │ │ - stcge 5, cr15, [r2], #252 @ 0xfc │ │ │ │ - strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xf47f4222 │ │ │ │ - @ instruction: 0x4630ac9d │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf00b9107 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r0, #-252]! @ 0xffffff04 │ │ │ │ - movweq lr, #23005 @ 0x59dd │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - vmoveq r0, fp, d10 │ │ │ │ - rsbseq pc, r0, #2 │ │ │ │ - orreq pc, r0, #3 │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + vst1.16 {d24}, [pc :64], fp │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + stclge 4, cr15, [sl], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + ldceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - streq lr, [r2, #-2691] @ 0xfffff57d │ │ │ │ - @ instruction: 0xf89af7de │ │ │ │ - strmi r2, [r6], -r0, lsl #24 │ │ │ │ - stmdbls r7, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - svclt 0x000c4628 │ │ │ │ - tstcs r0, #8, 6 @ 0x20000000 │ │ │ │ - @ instruction: 0xf7ca9305 │ │ │ │ - blls 0x25be1c │ │ │ │ - smlabteq r0, sp, r9, lr │ │ │ │ - @ instruction: 0x46314632 │ │ │ │ - stmib sp, {r0, r1, sp}^ │ │ │ │ - strbmi r3, [r0, r2, lsl #6] │ │ │ │ - stmdage r8, {r1, r3, r4, r5, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xff41ba78 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - rsbspl pc, r5, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfeb9ba70 │ │ │ │ - stmdage r8, {r0, r1, r5, r6, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9f8f7fc │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - eorscs pc, r1, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe89ba88 │ │ │ │ - stmdage r8, {r0, r1, r2, r4, r6, sl, sp, lr, pc} │ │ │ │ - blx 0xfee1baa8 │ │ │ │ - blcs 0x1c46ec │ │ │ │ - mrrcge 4, 3, pc, r0, cr15 @ │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - eorscs pc, sp, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe49baa8 │ │ │ │ - vst3.16 {d30-d32}, [pc], r7 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - andsmi r1, sl, r0, lsl #4 │ │ │ │ - svccs 0x0001f1b2 │ │ │ │ - ldrbhi pc, [pc, -r2] @ │ │ │ │ - addshi pc, sp, r0, lsl #4 │ │ │ │ - svcvs 0x0010f5b2 │ │ │ │ - ldrhi pc, [r8], -r2 │ │ │ │ - strthi pc, [sp], #-512 @ 0xfffffe00 │ │ │ │ - svcvc 0x0040f5b2 │ │ │ │ - strbhi pc, [sp, #2]! @ │ │ │ │ - ldrbhi pc, [r8, #-513]! @ 0xfffffdff @ │ │ │ │ - svcvc 0x0080f5b2 │ │ │ │ - ldrbhi pc, [pc, r2] @ │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - ldrhi pc, [r6, r2]! │ │ │ │ - @ instruction: 0xf47f2a00 │ │ │ │ - ldmdaeq r9, {r0, r2, r5, sl, fp, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x111df64 │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x1165534 │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r2, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - eorpl pc, r1, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xffd9bb34 │ │ │ │ - @ instruction: 0xf5b2e401 │ │ │ │ + stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vmlal.s q11, d16, d1[2] │ │ │ │ + @ instruction: 0xf1cc020a │ │ │ │ + @ instruction: 0xf04f0340 │ │ │ │ + stmib sp, {r0, r1, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cde30a │ │ │ │ + @ instruction: 0xf7f6c030 │ │ │ │ + strb pc, [r6], #3005 @ 0xbbd @ │ │ │ │ + vmov.i16 d16, #47104 @ 0xb800 │ │ │ │ + @ instruction: 0xf0001840 │ │ │ │ + stmdbcs fp, {r0, r1, r2, r3, r8} │ │ │ │ + andcs fp, r0, ip, lsl #31 │ │ │ │ + andeq pc, r1, r0 │ │ │ │ + @ instruction: 0xf0402800 │ │ │ │ + vst1.8 {d8-d10}, [r3], r5 │ │ │ │ + @ instruction: 0xf5b26272 │ │ │ │ + @ instruction: 0xf43f6f72 │ │ │ │ + @ instruction: 0xf648acb3 │ │ │ │ + vorr.i16 d22, #13 @ 0x000d │ │ │ │ + @ instruction: 0xf8d7090d │ │ │ │ + ldrbeq r2, [r6, #208] @ 0xd0 │ │ │ │ + stcge 5, cr15, [sl], #508 @ 0x1fc │ │ │ │ + ldceq 13, cr6, [r8], {58} @ 0x3a │ │ │ │ + andseq pc, r0, r0 │ │ │ │ + ldrdgt pc, [r0], -r2 │ │ │ │ + andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ + @ instruction: 0xf01c4302 │ │ │ │ + tstle r2, lr, lsl #30 │ │ │ │ + @ instruction: 0xf53f06d5 │ │ │ │ + @ instruction: 0xf3c3ac9b │ │ │ │ + eormi r1, r2, #128, 8 @ 0x80000000 │ │ │ │ + ldcge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ + stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + tstls r7, r5, lsl #6 │ │ │ │ + @ instruction: 0xf876f00b │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + ldmib sp, {r2, r3, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf0030305 │ │ │ │ + bleq 0x760c04 │ │ │ │ + @ instruction: 0xf0020c5b │ │ │ │ + @ instruction: 0xf0030270 │ │ │ │ + b 0x115e9d4 │ │ │ │ + b 0xfe19e408 │ │ │ │ + @ instruction: 0xf7de0502 │ │ │ │ + stccs 8, cr15, [r0], {143} @ 0x8f │ │ │ │ + strbmi r4, [r2], -r6, lsl #12 │ │ │ │ + strtmi r9, [r8], -r7, lsl #18 │ │ │ │ + movwcs fp, #36620 @ 0x8f0c │ │ │ │ + movwls r2, #21264 @ 0x5310 │ │ │ │ + @ instruction: 0xf89cf7ca │ │ │ │ + stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ + ldrtmi r0, [r2], -r0, lsl #2 │ │ │ │ + andcs r4, r3, r1, lsr r6 │ │ │ │ + movwcc lr, #10701 @ 0x29cd │ │ │ │ + ldr r4, [r6, #-1992]! @ 0xfffff838 │ │ │ │ + @ instruction: 0xf7fca808 │ │ │ │ + stmdbge r8, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434638 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7f6020a │ │ │ │ + ldrb pc, [ip], #-2729 @ 0xfffff557 @ │ │ │ │ + @ instruction: 0xf7fca808 │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434638 │ │ │ │ + vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf7f6020a │ │ │ │ + ldrb pc, [r0], #-2717 @ 0xfffff563 @ │ │ │ │ + @ instruction: 0xf7fca808 │ │ │ │ + blls 0x41c6e4 │ │ │ │ + @ instruction: 0xf43f2b03 │ │ │ │ + stmdbge r8, {r0, r3, r6, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ + vmvn.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f6020a │ │ │ │ + strb pc, [r0], #-2701 @ 0xfffff573 @ │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andne pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf1b2401a │ │ │ │ + @ instruction: 0xf0022f01 │ │ │ │ + vaba.s8 q4, q0, q13 │ │ │ │ + @ instruction: 0xf5b2809e │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + vmin.s8 d8, d0, d17 │ │ │ │ + @ instruction: 0xf5b28431 │ │ │ │ + @ instruction: 0xf0027f40 │ │ │ │ + vmax.s8 d8, d1, d6 │ │ │ │ + @ instruction: 0xf5b28588 │ │ │ │ + @ instruction: 0xf0027f80 │ │ │ │ + @ instruction: 0xf5b287fa │ │ │ │ + @ instruction: 0xf0027f00 │ │ │ │ + bcs 0xffbdc │ │ │ │ + ldcge 4, cr15, [lr], {127} @ 0x7f │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + ldceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ + @ instruction: 0xf1cc020a │ │ │ │ + @ instruction: 0xf04f0320 │ │ │ │ + stmib sp, {r1, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cde30a │ │ │ │ + @ instruction: 0xf7f6c030 │ │ │ │ + @ instruction: 0xf7fffaf1 │ │ │ │ + @ instruction: 0xf5b2bbfa │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - vqadd.s8 d8, d16, d18 │ │ │ │ + vqadd.s8 d8, d16, d24 │ │ │ │ @ instruction: 0xf5b281d5 │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ - @ instruction: 0xf5b28796 │ │ │ │ + @ instruction: 0xf5b2879c │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ - @ instruction: 0xf5b28780 │ │ │ │ + @ instruction: 0xf5b28786 │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ - stmdage r8, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blx 0x141bb78 │ │ │ │ - blcs 0x1c47bc │ │ │ │ - blge 0xffb1ac8c │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + stmdage r8, {r0, r1, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + blx 0x111bd00 │ │ │ │ + blcs 0x1c4944 │ │ │ │ + blge 0xff91ae14 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xa9bb78 │ │ │ │ - bllt 0xff8dbba0 │ │ │ │ + blx 0xa1bd00 │ │ │ │ + bllt 0xff6dbd28 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vhsub.s8 q4, q0, q7 │ │ │ │ - @ instruction: 0xf5b2830a │ │ │ │ + vhsub.s8 q4, q0, q12 │ │ │ │ + @ instruction: 0xf5b2830d │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vqsub.s8 d8, d17, d0 │ │ │ │ - @ instruction: 0xf5b2819b │ │ │ │ + vhsub.s8 d8, d17, d26 │ │ │ │ + @ instruction: 0xf5b281a3 │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vhadd.s8 q4, , │ │ │ │ - bcs 0xffb74 │ │ │ │ - andhi pc, r5, r3 │ │ │ │ + vrhadd.s8 d8, d1, d1 │ │ │ │ + bcs 0xffd40 │ │ │ │ + andshi pc, pc, r3 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -210469,2552 +210567,2564 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - @ instruction: 0xf7fffa91 │ │ │ │ - @ instruction: 0xf44fbba0 │ │ │ │ + @ instruction: 0xf7fffa8f │ │ │ │ + @ instruction: 0xf44fbb98 │ │ │ │ vaddw.s8 q11, q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r1, #-2] │ │ │ │ - @ instruction: 0x83bdf200 │ │ │ │ + ldrhi pc, [r9, #-2] │ │ │ │ + bichi pc, r0, #0, 4 │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.64 {d24-d26}, [pc :256], sl │ │ │ │ + vst1.8 {d24}, [pc :64], r4 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbthi pc, [sp], r1, lsl #4 @ │ │ │ │ + ldrbthi pc, [lr], r1, lsl #4 @ │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :256], r0 │ │ │ │ + vst3. {d24,d26,d28}, [pc], r8 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r4, #2] │ │ │ │ + ldrhi pc, [ip, #2] │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - ldmdaeq r9, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r3, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111e0c8 │ │ │ │ + b 0x111e250 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1165698 │ │ │ │ + b 0x1165820 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ sbcvs pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x111bc98 │ │ │ │ - bllt 0x14dbcc0 │ │ │ │ + blx 0x109be20 │ │ │ │ + bllt 0x12dbe48 │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :256], r4 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :256], r9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbthi pc, [lr], #0 @ │ │ │ │ + strhi pc, [r3, #-0] │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - stmdage r8, {r0, r3, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x25c2a8 │ │ │ │ - @ instruction: 0xf53f029f │ │ │ │ - blls 0x4089c0 │ │ │ │ + stmdage r8, {r0, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0x46044619 │ │ │ │ + @ instruction: 0xf7fc9305 │ │ │ │ + blls 0x25c408 │ │ │ │ + @ instruction: 0xf53f0298 │ │ │ │ + blls 0x408b28 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 3, cr8, [r3, #-400]! @ 0xfffffe70 │ │ │ │ + ldcvs 3, cr8, [fp, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrthi pc, [r8], -r3 @ │ │ │ │ + ldrbhi pc, [sp], -r3 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0x4621ab1b │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vrshr.s64 d22, d21, #64 │ │ │ │ + @ instruction: 0x4621ab13 │ │ │ │ + @ instruction: 0xf64b4638 │ │ │ │ + vsubl.s8 q8, d0, d29 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff959 │ │ │ │ - @ instruction: 0xf5b2bb12 │ │ │ │ + @ instruction: 0xf7fff957 │ │ │ │ + @ instruction: 0xf5b2bb0a │ │ │ │ @ instruction: 0xf0006f50 │ │ │ │ - @ instruction: 0xf5b284a4 │ │ │ │ + @ instruction: 0xf5b284a9 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - @ instruction: 0xf5b28479 │ │ │ │ + @ instruction: 0xf5b2847e │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ - stmdage r8, {r0, r2, r8, r9, fp, sp, pc} │ │ │ │ + stmdage r8, {r0, r2, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf938f7fc │ │ │ │ - bls 0x404978 │ │ │ │ - @ instruction: 0xf102029d │ │ │ │ - bcs 0x13de38 │ │ │ │ - rsbhi pc, sl, r2, asr #32 │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf92ef7fc │ │ │ │ + bls 0x404b00 │ │ │ │ + @ instruction: 0xf102029b │ │ │ │ + bcs 0x13e00c │ │ │ │ + rsbshi pc, sp, r2, asr #32 │ │ │ │ + @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - ldmdavs fp, {r1, r2, r8, r9, pc}^ │ │ │ │ + ldmdavs fp, {r1, r5, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe698c │ │ │ │ - bge 0xffb1ae8c │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + blcs 0xe6b14 │ │ │ │ + bge 0xff91b014 │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + andscc pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf926f7f6 │ │ │ │ - blt 0xff8dbda0 │ │ │ │ + @ instruction: 0xf924f7f6 │ │ │ │ + blt 0xff6dbf28 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - strthi pc, [sl], -r0 │ │ │ │ + ldrthi pc, [r0], -r0 @ │ │ │ │ svcvs 0x00c0f5b2 │ │ │ │ - ldrhi pc, [r5], -r0 │ │ │ │ + ldrhi pc, [fp], -r0 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ - bge 0xff59afb8 │ │ │ │ + bge 0xff39b140 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434630 │ │ │ │ + stmdbge r8, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434638 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff90d │ │ │ │ - vst1.64 {d27-d28}, [pc], r6 │ │ │ │ + @ instruction: 0xf7fff90b │ │ │ │ + vst1.32 {d27-d28}, [pc :256], lr │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [pc, #-0] @ 0xddde4 │ │ │ │ + ldrhi pc, [r4, #-0] │ │ │ │ mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3. {d24-d26}, [pc :256], r6 │ │ │ │ + vst3. {d24-d26}, [pc :256], fp │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0xfed1affc │ │ │ │ + bge 0xfeb1b184 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf844f7fc │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf842f7fc │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ andmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8eaf7f6 │ │ │ │ - blt 0xfe9dbe18 │ │ │ │ + @ instruction: 0xf8e8f7f6 │ │ │ │ + blt 0xfe7dbfa0 │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.64 {d24-d26}, [pc :64], r2 │ │ │ │ + vst1.64 {d24-d26}, [pc :64], r8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrthi pc, [r9], r0 @ │ │ │ │ + ldrthi pc, [pc], r0 @ │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - ldrmi sl, [r9], -sp, lsl #21 │ │ │ │ + ldrmi sl, [r9], -r5, lsl #21 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434630 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434638 │ │ │ │ vsubl.s8 q9, d16, d21 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff8c7 │ │ │ │ - vst1.32 {d27-d28}, [pc], r0 │ │ │ │ + @ instruction: 0xf7fff8c5 │ │ │ │ + vst1.16 {d27-d28}, [pc :256], r8 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r0, r0] │ │ │ │ + strhi pc, [r7, r0] │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3. {d24,d26,d28}, [pc], lr │ │ │ │ + vst3. {d24,d26,d28}, [pc :64], r4 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0x1b9b088 │ │ │ │ + bge 0x199b210 │ │ │ │ setend be │ │ │ │ - stmdage r8, {r0, r2, r5, r8, r9, sl, pc} │ │ │ │ - @ instruction: 0x46044619 │ │ │ │ - @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x25c05c │ │ │ │ - @ instruction: 0xf53f0658 │ │ │ │ - blls 0x40881c │ │ │ │ + stmdage r8, {r3, r4, r5, r8, r9, sl, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf7fc4604 │ │ │ │ + blls 0x25c1cc │ │ │ │ + @ instruction: 0xf53f065d │ │ │ │ + blls 0x408984 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 4, cr8, [r3, #-836]! @ 0xfffffcbc │ │ │ │ + ldcvs 4, cr8, [fp, #-984]! @ 0xfffffc28 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - subhi pc, r8, #4 │ │ │ │ + addshi pc, r1, #4 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - strtmi sl, [r1], -r9, asr #20 │ │ │ │ - @ instruction: 0xf64a4630 │ │ │ │ - vrshr.s64 d20, d5, #64 │ │ │ │ + strtmi sl, [r1], -r1, asr #20 │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vsubl.s8 q11, d0, d13 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff887 │ │ │ │ - @ instruction: 0xf5b2ba40 │ │ │ │ + @ instruction: 0xf7fff885 │ │ │ │ + @ instruction: 0xf5b2ba38 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ - @ instruction: 0xf5b28601 │ │ │ │ + @ instruction: 0xf5b28607 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf5b285ec │ │ │ │ + @ instruction: 0xf5b285f2 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ - stmdage r8, {r0, r1, r4, r5, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xffc8f7fb │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + stmdage r8, {r0, r1, r3, r5, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xffc6f7fb │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ subscs pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf86ef7f6 │ │ │ │ - blt 0xadbf10 │ │ │ │ + @ instruction: 0xf86cf7f6 │ │ │ │ + blt 0x8dc098 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ - ldrhi pc, [pc], r0 │ │ │ │ + strthi pc, [r5], r0 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ - ldrbthi pc, [r4], -r0 @ │ │ │ │ + ldrbthi pc, [sl], -r0 @ │ │ │ │ svcvs 0x0050f5b2 │ │ │ │ - bge 0x79b128 │ │ │ │ + bge 0x59b2b0 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x25c06c │ │ │ │ - addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ - ldrbthi pc, [r1], r1, lsl #2 @ │ │ │ │ + blls 0x25c1cc │ │ │ │ + addseq r9, sp, #12, 20 @ 0xc000 │ │ │ │ + strhi pc, [r4, -r1, lsl #2] │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 7, cr8, [r3, #-588]! @ 0xfffffdb4 │ │ │ │ + ldcvs 7, cr8, [fp, #-664]! @ 0xfffffd68 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - addhi pc, pc, #3 │ │ │ │ + adchi pc, fp, #3 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0x4621a9fd │ │ │ │ - @ instruction: 0xf64a4630 │ │ │ │ - vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0x4621a9f5 │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff83b │ │ │ │ - @ instruction: 0xf5b2b9f4 │ │ │ │ + @ instruction: 0xf7fff839 │ │ │ │ + @ instruction: 0xf5b2b9ec │ │ │ │ @ instruction: 0xf0016f24 │ │ │ │ - @ instruction: 0xf5b282de │ │ │ │ + @ instruction: 0xf5b282ed │ │ │ │ @ instruction: 0xf0016f30 │ │ │ │ - @ instruction: 0xf5b282b5 │ │ │ │ + @ instruction: 0xf5b282c3 │ │ │ │ @ instruction: 0xf47f6f20 │ │ │ │ - ldrmi sl, [r9], -r7, ror #19 │ │ │ │ + @ instruction: 0x4619a9df │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fc970c │ │ │ │ - @ instruction: 0xf8d6f867 │ │ │ │ - @ instruction: 0x463020d0 │ │ │ │ - @ instruction: 0xf8dd9b05 │ │ │ │ - vaddl.u8 q14, d2, d28 │ │ │ │ - bicseq r2, r9, r0, lsl #4 │ │ │ │ - sbcshi pc, r3, r2, lsl #2 │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - @ instruction: 0xf642a9d3 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ - @ instruction: 0xf6420335 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - eorcc pc, ip, r3, asr r8 @ │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x49bfc6 │ │ │ │ - stmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - svcvs 0x0064f5b2 │ │ │ │ - msrhi SPSR_x, r1 │ │ │ │ - svcvs 0x0074f5b2 │ │ │ │ - cmpphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ - svcvs 0x0060f5b2 │ │ │ │ - ldmibge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x25c0dc │ │ │ │ - @ instruction: 0xf53f01dd │ │ │ │ - @ instruction: 0xf8d6a9ad │ │ │ │ - ldrbeq r3, [ip, #208] @ 0xd0 │ │ │ │ - stmibge r8!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - stmdals r8, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ - stmdavs fp, {r0, r3, sl, fp, ip, pc} │ │ │ │ - bls 0x36f830 │ │ │ │ - @ instruction: 0xf0134627 │ │ │ │ - tstle r5, lr, lsl #30 │ │ │ │ - movweq lr, #19008 @ 0x4a40 │ │ │ │ - @ instruction: 0x06d84313 │ │ │ │ - ldmibge r8, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf53f07d3 │ │ │ │ - blls 0x3c868c │ │ │ │ - @ instruction: 0xf0042b00 │ │ │ │ - blcs 0x17ea30 │ │ │ │ - stmibge lr, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbtcc pc, [r8], #129 @ 0x81 @ │ │ │ │ - svceq 0x00e0f013 │ │ │ │ - stmibge r8, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf00a2305 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x131b164 │ │ │ │ - @ instruction: 0xf7dd9805 │ │ │ │ - strmi pc, [r4], -pc, lsl #27 │ │ │ │ - @ instruction: 0xf7dd4638 │ │ │ │ - andls pc, r5, fp, lsl #27 │ │ │ │ - @ instruction: 0xf7dd4628 │ │ │ │ - blls 0x29d69c │ │ │ │ - ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - movwls r4, #9730 @ 0x2602 │ │ │ │ - stmdbls r5, {sp} │ │ │ │ - andls r4, r1, r3, ror #12 │ │ │ │ - @ instruction: 0xf8cd4620 │ │ │ │ - @ instruction: 0xf788c000 │ │ │ │ - @ instruction: 0xf7fffe7d │ │ │ │ - @ instruction: 0xf5b2ba2d │ │ │ │ - @ instruction: 0xf0017f10 │ │ │ │ - @ instruction: 0xf5b28036 │ │ │ │ - @ instruction: 0xf0017f40 │ │ │ │ - @ instruction: 0xf5b28006 │ │ │ │ - @ instruction: 0xf47f7f00 │ │ │ │ - @ instruction: 0x4619a955 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf85cf7fc │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + blls 0x22fa10 │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ + andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ + cps #25 │ │ │ │ + bcs 0xfe4e4 │ │ │ │ + stmibge sl, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcc pc, #17986 @ 0x4642 @ │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + rscscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf853a908 │ │ │ │ + @ instruction: 0xf852302c │ │ │ │ + @ instruction: 0xf7fb202c │ │ │ │ + @ instruction: 0xf7fffb0b │ │ │ │ + @ instruction: 0xf5b2b9ba │ │ │ │ + @ instruction: 0xf0016f64 │ │ │ │ + @ instruction: 0xf5b2816b │ │ │ │ + @ instruction: 0xf0016f74 │ │ │ │ + @ instruction: 0xf5b2814f │ │ │ │ + @ instruction: 0xf47f6f60 │ │ │ │ + ldrmi sl, [r9], -sp, lsr #19 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fb970c │ │ │ │ - blls 0x25e018 │ │ │ │ - bicseq r9, fp, fp, lsl #20 │ │ │ │ - rsbhi pc, pc, r2, lsl #2 │ │ │ │ - ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0xf82cf7fc │ │ │ │ + bicseq r9, sp, r5, lsl #22 │ │ │ │ + stmibge r4!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ + @ instruction: 0xf57f05dc │ │ │ │ + @ instruction: 0x6d39a99f │ │ │ │ + stcls 8, cr9, [r9], {8} │ │ │ │ + strmi r6, [r5], -fp, lsl #16 │ │ │ │ + strtmi r9, [r6], -sl, lsl #20 │ │ │ │ + svceq 0x000ef013 │ │ │ │ + b 0x11125c4 │ │ │ │ + tstmi r3, #4, 6 @ 0x10000000 │ │ │ │ + @ instruction: 0xf53f06d8 │ │ │ │ + ldrbeq sl, [r3, pc, lsl #19] │ │ │ │ + stmibge ip, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x104df0 │ │ │ │ + sbchi pc, sp, #4 │ │ │ │ + @ instruction: 0xf47f2b02 │ │ │ │ + @ instruction: 0xf8d1a985 │ │ │ │ + @ instruction: 0xf01330f8 │ │ │ │ + @ instruction: 0xf43f0fe0 │ │ │ │ + vmul.i8 q13, , │ │ │ │ + vsubw.s8 , q0, d5 │ │ │ │ + ldrtmi r0, [r8], -sp, lsl #6 │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + ldc2l 0, cr15, [ip, #-40] @ 0xffffffd8 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + stmdals r5, {r1, r6, r9, fp, sp, pc} │ │ │ │ + stc2 7, cr15, [r2, #884] @ 0x374 │ │ │ │ + ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ + ldc2l 7, cr15, [lr, #-884]! @ 0xfffffc8c │ │ │ │ + strtmi r9, [r8], -r5 │ │ │ │ + ldc2l 7, cr15, [sl, #-884]! @ 0xfffffc8c │ │ │ │ + @ instruction: 0xf04f9b06 │ │ │ │ + @ instruction: 0x46020c10 │ │ │ │ + andcs r9, r0, r2, lsl #6 │ │ │ │ + strbtmi r9, [r3], -r5, lsl #18 │ │ │ │ + strtmi r9, [r0], -r1 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + ldc2 7, cr15, [r8, #544]! @ 0x220 │ │ │ │ + blt 0xadc224 │ │ │ │ + svcvc 0x0010f5b2 │ │ │ │ + eorshi pc, lr, r1 │ │ │ │ + svcvc 0x0040f5b2 │ │ │ │ + andhi pc, sp, r1 │ │ │ │ + svcvc 0x0000f5b2 │ │ │ │ + stmdbge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7fb8030 │ │ │ │ + blls 0x25e174 │ │ │ │ + bicseq r9, r9, fp, lsl #20 │ │ │ │ + addhi pc, r4, r2, lsl #2 │ │ │ │ + ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xde214 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xde3a0 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf57f05df │ │ │ │ - vmul.i8 d26, d2, d31 │ │ │ │ - vrsra.s64 d22, d28, #64 │ │ │ │ - bl 0x19edc0 │ │ │ │ + @ instruction: 0xf57f05db │ │ │ │ + @ instruction: 0xf642a935 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + bl 0x19ef4c │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf642cc00 │ │ │ │ - vqdmulh.s d16, d16, d0[3] │ │ │ │ + vqdmulh.s d18, d16, d0[1] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, sl, fp} │ │ │ │ - @ instruction: 0xf8d34630 │ │ │ │ + @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf85c3250 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fff9bd │ │ │ │ - @ instruction: 0xf5b2b92a │ │ │ │ + @ instruction: 0xf7fff9b9 │ │ │ │ + @ instruction: 0xf5b2b920 │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ - @ instruction: 0xf5b28190 │ │ │ │ + @ instruction: 0xf5b2819b │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b2816b │ │ │ │ + @ instruction: 0xf5b28175 │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ - @ instruction: 0x4619a91d │ │ │ │ + @ instruction: 0x4619a913 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fb970c │ │ │ │ - @ instruction: 0xf8d6ff9d │ │ │ │ - @ instruction: 0x463020d0 │ │ │ │ - @ instruction: 0xf8dd9b05 │ │ │ │ - vaddl.u8 q14, d2, d28 │ │ │ │ - bicseq r2, ip, r0, lsl #4 │ │ │ │ - sbchi pc, fp, r2, lsl #2 │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - @ instruction: 0xf642a909 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - eorcc pc, ip, r3, asr r8 @ │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x91c15a │ │ │ │ - ldmlt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - svcvs 0x00e0f5b2 │ │ │ │ - msrhi CPSR_s, #1 │ │ │ │ - svcvc 0x0080f1b2 │ │ │ │ - rscshi pc, fp, #1 │ │ │ │ - svcvs 0x00a0f5b2 │ │ │ │ - stmiage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - vnmlaeq.f32 s29, s6, s30 │ │ │ │ - andeq pc, pc, #3 │ │ │ │ - vldmiami r3, {s28-s106} │ │ │ │ - cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ - vmlseq.f32 s28, s4, s28 │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14085c8 │ │ │ │ - @ instruction: 0xf24a0c02 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ - vsubl.u8 q8, d3, d6 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - vmull.u8 q15, d3, d8 │ │ │ │ - strls r4, [sl], #-773 @ 0xfffffcfb │ │ │ │ - movwcs r9, #13067 @ 0x330b │ │ │ │ - @ instruction: 0xf7f5930c │ │ │ │ - @ instruction: 0xf7ffffbb │ │ │ │ - vst2. {d27-d28}, [pc], sl │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [r0, -r2]! @ │ │ │ │ - strbhi pc, [sl], -r0, lsl #4 @ │ │ │ │ - orrvs pc, r0, pc, asr #8 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xff90f7fb │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + blls 0x22fba8 │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ + andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ + cps #28 │ │ │ │ + bcs 0xfe654 │ │ │ │ + ldmge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + msrcc CPSR_s, #69206016 @ 0x4200000 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andcc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf853a908 │ │ │ │ + @ instruction: 0xf852302c │ │ │ │ + @ instruction: 0xf7fb202c │ │ │ │ + @ instruction: 0xf7fffb1b │ │ │ │ + @ instruction: 0xf5b2b8ee │ │ │ │ + @ instruction: 0xf0016fe0 │ │ │ │ + @ instruction: 0xf1b28330 │ │ │ │ + @ instruction: 0xf0017f80 │ │ │ │ + @ instruction: 0xf5b28307 │ │ │ │ + @ instruction: 0xf47f6fa0 │ │ │ │ + b 0x14c869c │ │ │ │ + @ instruction: 0xf0030e53 │ │ │ │ + b 0x149eb5c │ │ │ │ + @ instruction: 0xf00e4c93 │ │ │ │ + b 0x1461b68 │ │ │ │ + @ instruction: 0xf00c0e02 │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + rscsmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + strne pc, [r0], #963 @ 0x3c3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ + movwls r9, #46090 @ 0xb40a │ │ │ │ + movwls r2, #49923 @ 0xc303 │ │ │ │ + @ instruction: 0xffb6f7f5 │ │ │ │ + ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vabd.s8 d8, d2, d13 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :128], r6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaba.s8 q4, q0, │ │ │ │ + vst1.16 {d24-d26}, [pc] │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [ip], r2 │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - ldmdaeq r9, {r0, r3, r5, r7, fp, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x111e65c │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x1165c2c │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - eorvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff76f7f5 │ │ │ │ - stmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bicvs pc, r0, pc, asr #8 │ │ │ │ + strhi pc, [r4, -r2]! │ │ │ │ + @ instruction: 0x81bbf202 │ │ │ │ + tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.64 {d24}, [pc], r7 │ │ │ │ + vst1.32 {d24-d26}, [pc :128], r3 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + ldmge lr, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + ldceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ + @ instruction: 0xf1cc020a │ │ │ │ + @ instruction: 0xf04f0310 │ │ │ │ + stmib sp, {r0, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cde30a │ │ │ │ + @ instruction: 0xf7f5c030 │ │ │ │ + @ instruction: 0xf7ffff71 │ │ │ │ + vst2.16 {d27-d28}, [pc :256], sl │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrthi pc, [sl], r0, lsl #4 @ │ │ │ │ - orrvs pc, r0, pc, asr #8 │ │ │ │ + ldrbhi pc, [lr, r2] @ │ │ │ │ + bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - vaba.s8 q4, q1, │ │ │ │ - vst4. {d24-d27}, [pc], r4 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vhsub.s8 d4, d16, d10 │ │ │ │ + vst1.32 {d24-d26}, [pc :256] │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [r5], r2 │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - ldmdaeq r9, {r0, r1, r2, r3, r4, r6, fp, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x111e6f0 │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x1165cc0 │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r1, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - eorvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - movweq pc, #33228 @ 0x81cc @ │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff2cf7f5 │ │ │ │ - ldmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bicvs pc, r0, pc, asr #8 │ │ │ │ + strhi pc, [r8, r2] │ │ │ │ + sbcshi pc, r9, r2, lsl #4 │ │ │ │ + tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - vst1.64 {d24-d27}, [pc :256], r3 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + @ instruction: 0xf002428a │ │ │ │ + vst1.32 {d24-d26}, [pc :128], ip │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - stmdage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - vnmlaeq.f32 s29, s6, s30 │ │ │ │ - andeq pc, pc, #3 │ │ │ │ - vldmiami r3, {s28-s106} │ │ │ │ - cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ - vmlseq.f32 s28, s4, s28 │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1408748 │ │ │ │ - @ instruction: 0xf6430c02 │ │ │ │ - vrshr.s64 d20, d5, #64 │ │ │ │ - vsubl.u8 q8, d3, d10 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - vmull.u8 q15, d3, d8 │ │ │ │ - strls r4, [sl], #-773 @ 0xfffffcfb │ │ │ │ - movwcs r9, #13067 @ 0x330b │ │ │ │ - @ instruction: 0xf7f5930c │ │ │ │ - @ instruction: 0xf7fffefb │ │ │ │ - @ instruction: 0xf5b2b80a │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vhsub.s8 d8, d17, d26 │ │ │ │ - @ instruction: 0xf5b283cc │ │ │ │ - @ instruction: 0xf0026f40 │ │ │ │ - @ instruction: 0xf5b2827c │ │ │ │ - @ instruction: 0xf0026f50 │ │ │ │ - @ instruction: 0xf5b2824f │ │ │ │ - @ instruction: 0xf47e6f20 │ │ │ │ - @ instruction: 0xf013aff7 │ │ │ │ - @ instruction: 0xf47e0c40 │ │ │ │ - ldmdaeq r9, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - andeq pc, pc, #3 │ │ │ │ + ldmdage r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - ldceq 3, cr4, [sl], {17} │ │ │ │ - stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - stmdbge r8, {r3, r8, r9, ip} │ │ │ │ - stmib sp, {r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7fac30b │ │ │ │ - @ instruction: 0xf7fefd35 │ │ │ │ - @ instruction: 0xf44fbfda │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r2], {195} @ 0xc3 │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ + @ instruction: 0xf1cc020a │ │ │ │ + @ instruction: 0xf04f0308 │ │ │ │ + stmib sp, {sl, fp}^ │ │ │ │ + @ instruction: 0xf8cde30a │ │ │ │ + @ instruction: 0xf7f5c030 │ │ │ │ + @ instruction: 0xf7ffff27 │ │ │ │ + vst2.8 {d27-d28}, [pc :256], r0 │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - @ instruction: 0x83aaf002 │ │ │ │ + rscshi pc, pc, #1 │ │ │ │ + mvnvs pc, pc, asr #8 │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + b 0x14c851c │ │ │ │ + @ instruction: 0xf0030e53 │ │ │ │ + b 0x149ecdc │ │ │ │ + @ instruction: 0xf00e4c93 │ │ │ │ + b 0x1461ce8 │ │ │ │ + @ instruction: 0xf00c0e02 │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + addsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + strne pc, [r0], #963 @ 0x3c3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ + movwls r9, #46090 @ 0xb40a │ │ │ │ + movwls r2, #49923 @ 0xc303 │ │ │ │ + mrc2 7, 7, pc, cr6, cr5, {7} │ │ │ │ + svclt 0x00fff7fe │ │ │ │ + svcvs 0x0060f5b2 │ │ │ │ + adcshi pc, pc, #2 │ │ │ │ + bicshi pc, sl, #268435456 @ 0x10000000 │ │ │ │ + svcvs 0x0040f5b2 │ │ │ │ + addshi pc, r1, #2 │ │ │ │ + svcvs 0x0050f5b2 │ │ │ │ + rsbhi pc, r4, #2 │ │ │ │ + svcvs 0x0020f5b2 │ │ │ │ + svcge 0x00ecf47e │ │ │ │ + mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ + svcge 0x00e8f47e │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + @ instruction: 0xf001020f │ │ │ │ + @ instruction: 0xf8cd0110 │ │ │ │ + tstmi r1, #40 @ 0x28 │ │ │ │ + @ instruction: 0xf3c30c9a │ │ │ │ + @ instruction: 0xf0024c04 │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + tstmi r3, #201326592 @ 0xc000000 │ │ │ │ + movwne lr, #35277 @ 0x89cd │ │ │ │ + movwcs sl, #10504 @ 0x2908 │ │ │ │ + movwgt lr, #47565 @ 0xb9cd │ │ │ │ + ldc2 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ + svclt 0x00cff7fe │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - vhsub.s8 d4, d17, d10 │ │ │ │ - vst2.16 {d24-d27}, [pc :128], r1 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + @ instruction: 0xf002428a │ │ │ │ + vst2. {d24-d27}, [pc], r1 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - mvnhi pc, #2 │ │ │ │ - cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + msrhi SPSR_fsxc, #268435456 @ 0x10000000 │ │ │ │ + msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64], r0 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vst2. {d24-d27}, [pc :256], lr │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - svcge 0x00b6f47e │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14aa808 │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ + msrhi SPSR_sc, r2 │ │ │ │ + tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47e428a │ │ │ │ + b 0x14ca430 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ - strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - teqphi r4, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf647a908 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ - vcgt.s8 d16, d0, d13 │ │ │ │ - vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - @ instruction: 0xf04fc020 │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ - @ instruction: 0xf8cde02c │ │ │ │ - @ instruction: 0xf7fbc030 │ │ │ │ - @ instruction: 0xf7fefc55 │ │ │ │ - @ instruction: 0xf5b2bf8a │ │ │ │ - @ instruction: 0xf0033f00 │ │ │ │ - vcgt.s8 d8, d17, d0 │ │ │ │ - @ instruction: 0xf5b28266 │ │ │ │ - @ instruction: 0xf0037f60 │ │ │ │ - vqshl.s8 q4, q12, │ │ │ │ - @ instruction: 0xf5b2850d │ │ │ │ - @ instruction: 0xf0037fc0 │ │ │ │ - vaba.s8 d8, d19, d31 │ │ │ │ - bcs 0xfe0fe99c │ │ │ │ - strbhi pc, [sl, r3]! @ │ │ │ │ - svcvc 0x0080f5b2 │ │ │ │ - strbhi pc, [lr, r3] @ │ │ │ │ - @ instruction: 0xf47e2a00 │ │ │ │ - stmdage r8, {r2, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - strls r9, [ip, -r5, lsl #2] │ │ │ │ - mrc2 7, 4, pc, cr10, cr11, {7} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ + @ instruction: 0xf0430440 │ │ │ │ + stmib sp, {r1, r2, r4, r6, r8, r9, pc}^ │ │ │ │ + stmdbge r8, {r0, r3, sl, sp} │ │ │ │ + tstpne r1, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ + rsbsvs pc, r5, #64, 4 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r0, sp, asr #17 │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + mrrc2 7, 15, pc, r0, cr11 @ │ │ │ │ + svclt 0x007ff7fe │ │ │ │ + svccc 0x0000f5b2 │ │ │ │ + @ instruction: 0x83a2f003 │ │ │ │ + rsbshi pc, r2, #268435456 @ 0x10000000 │ │ │ │ + svcvc 0x0060f5b2 │ │ │ │ + strthi pc, [r0], #3 │ │ │ │ + ldrhi pc, [sp, #-513] @ 0xfffffdff │ │ │ │ + svcvc 0x00c0f5b2 │ │ │ │ + andhi pc, r7, r4 │ │ │ │ + msrhi (UNDEF: 106), r3 │ │ │ │ + @ instruction: 0xf0042a80 │ │ │ │ + @ instruction: 0xf5b28034 │ │ │ │ + @ instruction: 0xf0047f80 │ │ │ │ + bcs 0xfe66c │ │ │ │ + svcge 0x007af47e │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + mcr2 7, 4, pc, cr12, cr11, {7} @ │ │ │ │ sbcscc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf001400a │ │ │ │ - @ instruction: 0xf5b283a7 │ │ │ │ + @ instruction: 0xf5b283b4 │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ - vqrdmlsh.s q13, , d2[7] │ │ │ │ + vqrdmlsh.s q13, , d3[4] │ │ │ │ andls r4, r8, #536870916 @ 0x20000004 │ │ │ │ addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0030849 │ │ │ │ andls r0, r9, #3840 @ 0xf00 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - b 0x1121734 │ │ │ │ + b 0x11218c4 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ tstls sl, r0, lsl r2 │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xf7fb920b │ │ │ │ - blls 0x25d144 │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - vst2.8 {d10-d11}, [r3], r5 │ │ │ │ - @ instruction: 0xf5b26274 │ │ │ │ - @ instruction: 0xf63f6fe8 │ │ │ │ - @ instruction: 0xf7fea8bd │ │ │ │ - stceq 15, cr11, [sl], {81} @ 0x51 │ │ │ │ - ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + andls r8, fp, #48 @ 0x30 │ │ │ │ + blx 0x51c666 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + svcge 0x00fbf47e │ │ │ │ + rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ + svcvs 0x00e8f5b2 │ │ │ │ + ldmge r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x0045f7fe │ │ │ │ + @ instruction: 0xf8d00c8a │ │ │ │ + @ instruction: 0xf00210d0 │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + b 0x116a6ac │ │ │ │ + strtmi r0, [r8], r0, lsl #10 │ │ │ │ + @ instruction: 0xf14105c8 │ │ │ │ + ldmdaeq sl, {r0, r2, r3, r7, r9, pc}^ │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ - andcc pc, r3, r3, asr #7 │ │ │ │ - streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ - strbeq r4, [r8, #1583] @ 0x62f │ │ │ │ - addhi pc, r1, #1073741840 @ 0x40000010 │ │ │ │ - ldmeq sl, {r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ - smlabtmi r3, r3, r3, pc @ │ │ │ │ + andmi pc, r3, r3, asr #7 │ │ │ │ + streq lr, [r1], -r2, asr #20 │ │ │ │ + ldmeq sl, {r0, r3, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf0016800 │ │ │ │ - @ instruction: 0xf0030110 │ │ │ │ - b 0x1121570 │ │ │ │ - @ instruction: 0xf010040c │ │ │ │ - strtmi r0, [r0], lr, lsl #30 │ │ │ │ - b 0x1192954 │ │ │ │ - @ instruction: 0x43210105 │ │ │ │ + movwmi r6, #10249 @ 0x2809 │ │ │ │ + svceq 0x000ef011 │ │ │ │ + b 0x1292ae4 │ │ │ │ + tstmi r1, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf10106c9 │ │ │ │ - vmlal.u q12, d3, d0[6] │ │ │ │ + vmvn.i32 q12, #46336 @ 0x0000b500 │ │ │ │ strmi r2, [ip], -r1, lsl #2 │ │ │ │ ldrmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ vmls.i8 d2, d1, d16 │ │ │ │ - ldrtmi r8, [r0], -r0, ror #4 │ │ │ │ + ldrtmi r8, [r8], -sp, ror #4 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blx 0xfe59a58c │ │ │ │ + blx 0xff71a71c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - bls 0x24a488 │ │ │ │ + bls 0x24a5f4 │ │ │ │ addeq lr, r2, r4, asr #20 │ │ │ │ - @ instruction: 0xf8c8f772 │ │ │ │ + @ instruction: 0xf800f772 │ │ │ │ @ instruction: 0xf7714605 │ │ │ │ - blls 0x29d670 │ │ │ │ - ldrbeq r4, [fp], -r6, lsl #12 │ │ │ │ - msrhi SPSR_, r3, asr #2 │ │ │ │ + blls 0x29d4e0 │ │ │ │ + ldrbeq r4, [fp], -r7, lsl #12 │ │ │ │ + orrhi pc, r1, r3, asr #2 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf7dd4639 │ │ │ │ - @ instruction: 0xf771fb87 │ │ │ │ - @ instruction: 0x4641fc31 │ │ │ │ + @ instruction: 0xf7dd4641 │ │ │ │ + @ instruction: 0xf771fb77 │ │ │ │ + ldrtmi pc, [r1], -r9, ror #22 @ │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7dd4604 │ │ │ │ - blmi 0xff0dd39c │ │ │ │ + blmi 0xff11d4ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvs pc, r8, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldmne r3!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ + ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ stmiane fp!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6469300 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - stc2 7, cr15, [r0], #-456 @ 0xfffffe38 │ │ │ │ + blx 0x171c52a │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0x46204639 │ │ │ │ - blx 0xff81c552 │ │ │ │ - svclt 0x008cf7fe │ │ │ │ + strtmi r4, [r0], -r1, asr #12 │ │ │ │ + blx 0xff41c6e2 │ │ │ │ + svclt 0x0083f7fe │ │ │ │ submi pc, r5, sl, asr #4 │ │ │ │ andeq pc, r6, r0, asr #5 │ │ │ │ adcscs pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - svclt 0x000c2f00 │ │ │ │ - ldrmi r4, [r0], r0, lsl #13 │ │ │ │ - ldmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - svcvc 0x0040f5b2 │ │ │ │ - mcrge 4, 5, pc, cr14, cr14, {3} @ │ │ │ │ - @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41da38 │ │ │ │ - @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ - @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefce5 │ │ │ │ - stmdage r8, {r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - subcc pc, sp, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ + svceq 0x0000f1b8 │ │ │ │ + strmi fp, [r1], ip, lsl #30 │ │ │ │ + @ instruction: 0xf7ff4691 │ │ │ │ + @ instruction: 0xf5b2b9f6 │ │ │ │ + @ instruction: 0xf47e7f40 │ │ │ │ + stmdage r8, {r0, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + ldc2l 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ + blcs 0x1c53d0 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr10, cr14, {1} │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + rsbcc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + ldc2l 7, cr15, [lr], {245} @ 0xf5 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr1, cr14, {7} │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d958 │ │ │ │ - addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ - @ instruction: 0x83a1f101 │ │ │ │ - @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [r3, #-1020]! @ 0xfffffc04 │ │ │ │ - @ instruction: 0x2098f8d3 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [sl], r2 │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - svclt 0x00140f70 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4621ae73 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vsubl.s8 , d0, d5 │ │ │ │ - @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefcb1 │ │ │ │ - stmdage r8, {r1, r3, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba808 │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434638 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ + @ instruction: 0xf7f5020a │ │ │ │ + @ instruction: 0xf7fefcd1 │ │ │ │ + stmdage r8, {r2, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - ldc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ - bls 0x4052b0 │ │ │ │ + ldc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ + bls 0x4053f4 │ │ │ │ setend be │ │ │ │ - bcs 0x13f418 │ │ │ │ - ldrbthi pc, [fp], #-65 @ 0xffffffbf @ │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ + bcs 0x13f6a4 │ │ │ │ + strhi pc, [sp], #-65 @ 0xffffffbf │ │ │ │ + @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r2, r7, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r4, r5, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe72c4 │ │ │ │ - mcrge 4, 2, pc, cr12, cr14, {1} @ │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - subscc pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + blcs 0xe7408 │ │ │ │ + mcrge 4, 3, pc, cr6, cr14, {1} @ │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + rsbsvs pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ - mcrlt 7, 2, pc, cr3, cr14, {7} @ │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - movwls r4, #22020 @ 0x5604 │ │ │ │ - ldc2l 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ - ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - stmdbls ip, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - addvs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - setend be │ │ │ │ - bcs 0xff240 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr0, cr14, {1} │ │ │ │ - @ instruction: 0xf0422901 │ │ │ │ - ldcvs 6, cr8, [r3, #-24]! @ 0xffffffe8 │ │ │ │ - @ instruction: 0x2098f8d3 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - rsbshi pc, ip, r3 │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - svclt 0x00140f70 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4621ae1d │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vmvn.i32 d17, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefc5b │ │ │ │ - stmdage r8, {r2, r4, r9, sl, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ + stc2 7, cr15, [sl], #980 @ 0x3d4 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr13, cr14, {7} │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d85c │ │ │ │ - addseq r9, sp, #12, 20 @ 0xc000 │ │ │ │ - rsbhi pc, ip, #1073741824 @ 0x40000000 │ │ │ │ + blls 0x25da60 │ │ │ │ + addseq r9, lr, #12, 20 @ 0xc000 │ │ │ │ + msrhi SPSR_fxc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [r3, #-104]! @ 0xffffff98 │ │ │ │ + ldcvs 4, cr8, [fp, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strthi pc, [r5], -r2 │ │ │ │ + ldrhi pc, [ip], r2 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4621adf5 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefc33 │ │ │ │ - stmdage r8, {r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - mcrr2 7, 15, pc, r8, cr11 @ │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ - @ instruction: 0xf01330f8 │ │ │ │ - @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x409f24 │ │ │ │ - blcs 0x12d3a8 │ │ │ │ - ldclge 6, cr15, [ip, #248] @ 0xf8 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - subcc pc, sp, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - ldc2 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ - ldcllt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ - @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d880 │ │ │ │ - @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vmlal.s q9, d16, d1[0] │ │ │ │ + @ instruction: 0x4621ae3f │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vmlal.s q10, d16, d1[3] │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefc09 │ │ │ │ - ldrmi fp, [r9], -r2, asr #27 │ │ │ │ + @ instruction: 0xf7fefc83 │ │ │ │ + @ instruction: 0x4619be36 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fb4604 │ │ │ │ + @ instruction: 0xf8d7fc65 │ │ │ │ + blls 0x226bc0 │ │ │ │ + @ instruction: 0xf3c2990c │ │ │ │ + addseq r6, fp, #128, 4 │ │ │ │ + sbcshi pc, pc, #1073741824 @ 0x40000000 │ │ │ │ + @ instruction: 0xf43e2a00 │ │ │ │ + stmdbcs r1, {r0, r1, r5, r9, sl, fp, sp, pc} │ │ │ │ + ldrhi pc, [fp], -r2, asr #32 │ │ │ │ + @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf4122098 │ │ │ │ + @ instruction: 0xf0036f70 │ │ │ │ + ldmdavs fp, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe74b4 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr0, cr14, {1} │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + adcscs pc, r5, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + mrrc2 7, 15, pc, r4, cr5 @ │ │ │ │ + mcrlt 7, 0, pc, cr7, cr14, {7} @ │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + ldc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ + bls 0x4054f0 │ │ │ │ + setend be │ │ │ │ + bcs 0x13f2cc │ │ │ │ + strthi pc, [sl], #-65 @ 0xffffffbf │ │ │ │ + @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf4122098 │ │ │ │ + @ instruction: 0xf0026f70 │ │ │ │ + ldmdavs fp, {r2, r3, r4, r5, r9, sl, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe7504 │ │ │ │ + stclge 4, cr15, [r8, #248]! @ 0xf8 │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + andne pc, r5, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + stc2 7, cr15, [ip], #-980 @ 0xfffffc2c │ │ │ │ + ldcllt 7, cr15, [pc, #1016] @ 0xded14 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d85c │ │ │ │ - @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r3, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ + ldcvs 12, cr15, [fp, #-220]! @ 0xffffff24 │ │ │ │ + ldrsbtcc pc, [r8], #131 @ 0x83 @ │ │ │ │ + svcvs 0x0070f013 │ │ │ │ + ldclge 4, cr15, [r4, #248] @ 0xf8 │ │ │ │ + blcc 0x145564 │ │ │ │ + @ instruction: 0xf63e2b01 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d3, d24 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefbf7 │ │ │ │ - @ instruction: 0x4619bdb0 │ │ │ │ - @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d838 │ │ │ │ - @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r2, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ - vsubl.s8 q10, d0, d5 │ │ │ │ - @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefbe5 │ │ │ │ - stmdage r8, {r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfff9c81a │ │ │ │ - blcs 0x1c5460 │ │ │ │ - ldcge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - subscs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0xf7fefc13 │ │ │ │ + stmdage r8, {r1, r2, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + ldc2 7, cr15, [lr], {251} @ 0xfb │ │ │ │ + blcs 0x1c5588 │ │ │ │ + ldcge 4, cr15, [lr, #248]! @ 0xf8 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + submi pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - blx 0xff61c81a │ │ │ │ - stclt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ + stc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ + ldclt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + blcs 0x1c55ac │ │ │ │ + stcge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + rsbseq pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blx 0xffd1c966 │ │ │ │ + stclt 7, cr15, [r3, #1016]! @ 0x3f8 │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + blx 0xfff9c98a │ │ │ │ + blcs 0x1c55d0 │ │ │ │ + ldcge 4, cr15, [sl, #248] @ 0xf8 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + andmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + blx 0xff89c98a │ │ │ │ + ldclt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434630 │ │ │ │ - vrshr.s64 d23, d21, #64 │ │ │ │ - @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefbc7 │ │ │ │ + blls 0x41d964 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + stmdbge r8, {r0, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7f5020d │ │ │ │ + @ instruction: 0xf7fefbcd │ │ │ │ stmdage r8, {r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb9105 │ │ │ │ - blls 0x25d5f8 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwpl pc, #5059 @ 0x13c3 @ │ │ │ │ - @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x1c0150 │ │ │ │ - strthi pc, [sl], -r1 │ │ │ │ - svclt 0x00152b01 │ │ │ │ - rscspl pc, r9, #76546048 @ 0x4900000 │ │ │ │ - addvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - blx 0xfeb9c86e │ │ │ │ - stcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq r1, r4, r8, asr #11 │ │ │ │ + blx 0xff71c9ce │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + adcsvc pc, r5, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blx 0xff11c9c6 │ │ │ │ + ldcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + blx 0x171c9ea │ │ │ │ + stmdbge r8, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ + blcs 0x17360c │ │ │ │ + strbhi pc, [r8], -r1 @ │ │ │ │ + @ instruction: 0xf0012b03 │ │ │ │ + blcs 0x140308 │ │ │ │ + @ instruction: 0xf649bf15 │ │ │ │ + @ instruction: 0xf64952f9 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ + vsubl.s8 q8, d0, d6 │ │ │ │ + @ instruction: 0xf7f50206 │ │ │ │ + @ instruction: 0xf7fefba3 │ │ │ │ + svclt 0x0000bd56 │ │ │ │ + addeq r1, r4, r8, lsr r4 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0x81c896 │ │ │ │ - ldrbeq r9, [pc], -r5, lsl #22 │ │ │ │ - ldclge 5, cr15, [r8, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1c54e4 │ │ │ │ - ldclge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + blx 0x59ca2a │ │ │ │ + ldrbeq r9, [sl], -r5, lsl #22 │ │ │ │ + stclge 5, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ + blcs 0x1c5678 │ │ │ │ + stclge 4, cr15, [r6, #-248] @ 0xffffff08 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ addseq pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe59c89e │ │ │ │ - stcllt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ + blx 0xfe39ca32 │ │ │ │ + ldclt 7, cr15, [sp, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfea9c8c2 │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ + blx 0xfe61ca56 │ │ │ │ + @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf01330f8 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x409de0 │ │ │ │ - blcs 0x12d4ec │ │ │ │ - ldcge 6, cr15, [sl, #-248]! @ 0xffffff08 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + blls 0x409f3c │ │ │ │ + blcs 0x12d680 │ │ │ │ + stcge 6, cr15, [ip, #-248]! @ 0xffffff08 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsccs pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1f1c8d2 │ │ │ │ - ldclt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0x1d1ca66 │ │ │ │ + stclt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x25d4b8 │ │ │ │ - @ instruction: 0xf53e065b │ │ │ │ - blls 0x409db0 │ │ │ │ + blls 0x25d624 │ │ │ │ + @ instruction: 0xf53e065c │ │ │ │ + blls 0x409f0c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r5, r8, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ + stmdbge r8, {r0, r2, r4, r8, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefb61 │ │ │ │ - stmdage r8, {r1, r3, r4, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x1e9c922 │ │ │ │ - blcs 0x1c5568 │ │ │ │ - ldcge 4, cr15, [r2, #-248] @ 0xffffff08 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fefb59 │ │ │ │ + stmdage r8, {r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ + blx 0x1a1cab6 │ │ │ │ + blcs 0x1c56fc │ │ │ │ + stcge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ subeq pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x151c922 │ │ │ │ - stclt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ + blx 0x131cab6 │ │ │ │ + ldcllt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0xff21c944 │ │ │ │ - ldrbeq r9, [fp], -r5, lsl #22 │ │ │ │ - stcge 5, cr15, [r0, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1c5594 │ │ │ │ - ldclge 4, cr15, [ip], #248 @ 0xf8 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + blx 0xfef9cad8 │ │ │ │ + ldrbeq r9, [r9], -r5, lsl #22 │ │ │ │ + ldclge 5, cr15, [r2], #248 @ 0xf8 │ │ │ │ + blcs 0x1c5728 │ │ │ │ + stclge 4, cr15, [lr], #248 @ 0xf8 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorsne pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xf9c94e │ │ │ │ - ldcllt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ + blx 0xd9cae2 │ │ │ │ + stcllt 7, cr15, [r5], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d6c0 │ │ │ │ + blls 0x41d80c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494638 │ │ │ │ vrshr.s64 d17, d9, #64 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefb29 │ │ │ │ - ldrmi fp, [r9], -r2, ror #25 │ │ │ │ + @ instruction: 0xf7fefb21 │ │ │ │ + @ instruction: 0x4619bcd4 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d69c │ │ │ │ + blls 0x41d7e8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vsubl.s8 q9, d16, d9 │ │ │ │ + stmdbge r8, {r0, r1, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ + vsubl.s8 q10, d0, d13 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefb17 │ │ │ │ - @ instruction: 0x4619bcd0 │ │ │ │ + @ instruction: 0xf7fefb0f │ │ │ │ + ldrmi fp, [r9], -r2, asr #25 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434630 │ │ │ │ + stmdbge r8, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434638 │ │ │ │ vmlal.s q11, d16, d1[4] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefb09 │ │ │ │ - stmdage r8, {r1, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x89c9d2 │ │ │ │ - blcs 0x1c5618 │ │ │ │ - ldcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fefb01 │ │ │ │ + stmdage r8, {r2, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + blx 0x41cb66 │ │ │ │ + blcs 0x1c57ac │ │ │ │ + stcge 4, cr15, [ip], #248 @ 0xf8 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcscc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xfff1c9d0 │ │ │ │ - ldclt 7, cr15, [r1], #1016 @ 0x3f8 │ │ │ │ + blx 0xffd1cb64 │ │ │ │ + stclt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434630 │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434638 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefaeb │ │ │ │ - ldrmi fp, [r9], -r4, lsr #25 │ │ │ │ + @ instruction: 0xf7fefae3 │ │ │ │ + @ instruction: 0x4619bc96 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d4d4 │ │ │ │ + blls 0x25d638 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ stmdbls ip, {r5, r9} │ │ │ │ - bcs 0xeea9c │ │ │ │ - addhi pc, ip, #1 │ │ │ │ + bcs 0xeec30 │ │ │ │ + addshi pc, fp, #1 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - ldcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ + stcge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ @ instruction: 0xf0422901 │ │ │ │ - ldcvs 4, cr8, [r3, #-992]! @ 0xfffffc20 │ │ │ │ + ldcvs 5, cr8, [fp, #-56]! @ 0xffffffc8 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [pc, -r2]! │ │ │ │ + ldrbhi pc, [lr, -r2] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4621ac7d │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vmlal.s q8, d16, d1[3] │ │ │ │ + strtmi sl, [r1], -pc, ror #24 │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vmlal.s q9, d0, d1[1] │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefabb │ │ │ │ - stmdage r8, {r2, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff51ca6c │ │ │ │ - blcc 0x1456b4 │ │ │ │ + @ instruction: 0xf7fefab3 │ │ │ │ + stmdage r8, {r1, r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xff09cc00 │ │ │ │ + blcc 0x145848 │ │ │ │ @ instruction: 0xf63e2b01 │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r6, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d3, d16 │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r6, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d3, d24 │ │ │ │ vsubl.s8 q9, d0, d9 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefaa9 │ │ │ │ - stmdage r8, {r1, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefaa1 │ │ │ │ + stmdage r8, {r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb9105 │ │ │ │ - blls 0x25d31c │ │ │ │ - @ instruction: 0xf53e0658 │ │ │ │ - blls 0x409c14 │ │ │ │ + blls 0x25d488 │ │ │ │ + @ instruction: 0xf53e065e │ │ │ │ + blls 0x409d70 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r2, r4, r6, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ + stmdbge r8, {r0, r1, r2, r6, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ vmlal.s q8, d16, d1[5] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa93 │ │ │ │ - stmdage r8, {r2, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfeb1cabc │ │ │ │ - blcs 0x1c5704 │ │ │ │ - mcrrge 4, 3, pc, r4, cr14 @ │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fefa8b │ │ │ │ + stmdage r8, {r1, r2, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfe69cc50 │ │ │ │ + blcs 0x1c5898 │ │ │ │ + ldcge 4, cr15, [r6], #-248 @ 0xffffff08 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscsvc pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe19cabc │ │ │ │ - ldclt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ + blx 0x1f9cc50 │ │ │ │ + stclt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d550 │ │ │ │ + blls 0x41d69c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + stmdbge r8, {r0, r2, r5, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494638 │ │ │ │ vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefa71 │ │ │ │ - ldrmi fp, [r9], -sl, lsr #24 │ │ │ │ + @ instruction: 0xf7fefa69 │ │ │ │ + @ instruction: 0x4619bc1c │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d52c │ │ │ │ + blls 0x41d678 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r5, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ + stmdbge r8, {r0, r1, r4, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ + vrshr.s64 d19, d13, #64 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefa5f │ │ │ │ - @ instruction: 0x4619bc18 │ │ │ │ + @ instruction: 0xf7fefa57 │ │ │ │ + ldrmi fp, [r9], -sl, lsl #24 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d508 │ │ │ │ + blls 0x41d654 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ + stmdbge r8, {r0, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ vmlal.s q9, d16, d1[0] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa4d │ │ │ │ - ldrmi fp, [r9], -r6, lsl #24 │ │ │ │ + @ instruction: 0xf7fefa45 │ │ │ │ + @ instruction: 0x4619bbf8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d4e4 │ │ │ │ - blcs 0x12d768 │ │ │ │ - blge 0x1c460 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + blls 0x41d630 │ │ │ │ + blcs 0x12d8fc │ │ │ │ + blge 0xffc9c5f4 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbscs pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xf9cb4c │ │ │ │ - bllt 0xffddcb74 │ │ │ │ + blx 0xd9cce0 │ │ │ │ + bllt 0xffa5cd08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x25d23c │ │ │ │ - @ instruction: 0xf53e065d │ │ │ │ - blls 0x409b34 │ │ │ │ + blls 0x25d3a8 │ │ │ │ + @ instruction: 0xf53e065b │ │ │ │ + blls 0x409c90 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa23 │ │ │ │ - @ instruction: 0x4619bbdc │ │ │ │ + @ instruction: 0xf7fefa1b │ │ │ │ + ldrmi fp, [r9], -lr, asr #23 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d490 │ │ │ │ + blls 0x41d5dc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ + stmdbge r8, {r0, r2, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ vsubl.s8 q8, d0, d17 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa11 │ │ │ │ - ldrmi fp, [r9], -sl, asr #23 │ │ │ │ + @ instruction: 0xf7fefa09 │ │ │ │ + @ instruction: 0x4619bbbc │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d46c │ │ │ │ + blls 0x41d5b8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494638 │ │ │ │ vsubl.s8 q10, d16, d29 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fef9ff │ │ │ │ - stmdage r8, {r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 0x61cbe4 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fef9f7 │ │ │ │ + stmdage r8, {r1, r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + blx 0x19cd78 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf9f2f7f5 │ │ │ │ - bllt 0xfebdcc04 │ │ │ │ + @ instruction: 0xf9eaf7f5 │ │ │ │ + bllt 0xfe85cd98 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d38c │ │ │ │ - addseq r9, pc, #12, 20 @ 0xc000 │ │ │ │ - eorhi pc, r1, r1, lsl #2 │ │ │ │ + blls 0x25d4e0 │ │ │ │ + addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ + eorhi pc, lr, r1, lsl #2 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 2, cr8, [r3, #-228]! @ 0xffffff1c │ │ │ │ + ldcvs 2, cr8, [fp, #-296]! @ 0xfffffed8 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbthi pc, [ip], #-2 @ │ │ │ │ + strhi pc, [r4], #2 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - strtmi sl, [r1], -sp, lsl #23 │ │ │ │ - @ instruction: 0xf64a4630 │ │ │ │ - vmlal.s q9, d16, d1[5] │ │ │ │ + @ instruction: 0x4621ab7f │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fef9cb │ │ │ │ - stmdage r8, {r2, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef9c3 │ │ │ │ + stmdage r8, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf9b6f7fb │ │ │ │ - addseq r9, fp, #5120 @ 0x1400 │ │ │ │ - blge 0x1f9c164 │ │ │ │ - blcs 0x1458a0 │ │ │ │ - strbhi pc, [r2], #-66 @ 0xffffffbe @ │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf9a6f7fb │ │ │ │ + addseq r9, r8, #5120 @ 0x1400 │ │ │ │ + blge 0x1c1c2f8 │ │ │ │ + blcs 0x145a34 │ │ │ │ + ldrbhi pc, [sl], #-66 @ 0xffffffbe @ │ │ │ │ + @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r4, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r3, r4, r5, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe7890 │ │ │ │ - blge 0x1a9bd8c │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - andcs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + blcs 0xe7a24 │ │ │ │ + blge 0x171bf20 │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + addcc pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9a4f7f5 │ │ │ │ - bllt 0x185cca0 │ │ │ │ + @ instruction: 0xf99cf7f5 │ │ │ │ + bllt 0x14dce34 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d394 │ │ │ │ + blls 0x41d4e0 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r2, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ + stmdbge r8, {r0, r1, r2, r6, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ vmlal.s q9, d0, d1[5] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef993 │ │ │ │ - vstmiaeq sl, {d11-} │ │ │ │ - @ instruction: 0xf0020848 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x116b0e4 │ │ │ │ - ldmeq r9, {r0, r9, sl, fp}^ │ │ │ │ + @ instruction: 0xf7fef98b │ │ │ │ + stmdaeq sl, {r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf00208c8 │ │ │ │ + @ instruction: 0xf0010210 │ │ │ │ + b 0x115f2a8 │ │ │ │ + ldceq 14, cr0, [r9], {1} │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0010230 │ │ │ │ andsmi r0, sl, r0, lsl r1 │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ + stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ andseq pc, r0, r0 │ │ │ │ cmpcs r0, fp, lsl #6 │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ @ instruction: 0x0c0cea40 │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vcge.s8 d8, d1, d0 │ │ │ │ - bcs 0x10ff95c │ │ │ │ - msrhi CPSR_s, #2 │ │ │ │ + vcgt.s8 d8, d1, d20 │ │ │ │ + bcs 0x10ffb34 │ │ │ │ + teqphi r9, #2 @ p-variant is OBSOLETE │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #16, 2 │ │ │ │ - blge 0x99bf14 │ │ │ │ - @ instruction: 0x46306d32 │ │ │ │ + blge 0x61c0a8 │ │ │ │ + @ instruction: 0x46386d3a │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x79be24 │ │ │ │ + blge 0x41bfb8 │ │ │ │ vmla.i8 d26, d4, d8 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vmlal.s q10, d16, d1[1] │ │ │ │ strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ - movwgt lr, #35277 @ 0x89cd │ │ │ │ - strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f5930c │ │ │ │ - @ instruction: 0xf7fef951 │ │ │ │ - stmdage r8, {r1, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf966f7fb │ │ │ │ - blcs 0x1c5988 │ │ │ │ - blge 0x19be54 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - andscs pc, r5, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf940f7f5 │ │ │ │ - blt 0xfff5cd68 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf92af7fb │ │ │ │ - bls 0x405994 │ │ │ │ - setend be │ │ │ │ - bcs 0x13ee90 │ │ │ │ - sbcshi pc, r8, r1, asr #32 │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r2, r3, r4, r7, r8, r9, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe79a8 │ │ │ │ - bge 0xff79bea4 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - subvs pc, r5, #77594624 @ 0x4a00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf918f7f5 │ │ │ │ - blt 0xff55cdb8 │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - @ instruction: 0xf0023103 │ │ │ │ - ldmdaeq r8, {r4, r9}^ │ │ │ │ - vmlseq.f32 s28, s2, s4 │ │ │ │ - subcs r0, r0, #14221312 @ 0xd90000 │ │ │ │ - eorseq pc, r0, #192, 4 │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf003401a │ │ │ │ - vmull.u8 q8, d3, d15 │ │ │ │ - @ instruction: 0xf0004303 │ │ │ │ - movwmi r0, #45072 @ 0xb010 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - b 0x10df234 │ │ │ │ - addmi r0, sl, #12, 24 @ 0xc00 │ │ │ │ - ldrhi pc, [sl, #1]! │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, sl, #32, 2 │ │ │ │ - ldrhi pc, [fp, #1] │ │ │ │ - @ instruction: 0xf47e2a40 │ │ │ │ - vldmdbvs r2!, {s20-s188} │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ - @ instruction: 0xf41220f8 │ │ │ │ - @ instruction: 0xf43e4f70 │ │ │ │ - stmdbge r8, {r0, r5, r7, r9, fp, sp, pc} │ │ │ │ - andsmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - @ instruction: 0xf8d8f7f5 │ │ │ │ - blt 0xfe55ce38 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movwls r9, #41995 @ 0xa40b │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf948f7f5 │ │ │ │ + blt 0xfffdcedc │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434630 │ │ │ │ + blls 0x41d438 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ + vmov.i32 d18, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7f5020a │ │ │ │ + @ instruction: 0xf7fef937 │ │ │ │ + stmdage r8, {r1, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0x46044619 │ │ │ │ + @ instruction: 0xf7fb9305 │ │ │ │ + blls 0x25d378 │ │ │ │ + addseq r9, r8, #12, 20 @ 0xc000 │ │ │ │ + subhi pc, lr, r1, lsl #2 │ │ │ │ + @ instruction: 0xf0412a01 │ │ │ │ + ldcvs 0, cr8, [fp, #-920]! @ 0xfffffc68 │ │ │ │ + @ instruction: 0x2098f8d3 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + @ instruction: 0x83b3f002 │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + strtmi sl, [r1], -fp, asr #21 │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vrshr.s64 d23, d29, #64 │ │ │ │ + @ instruction: 0xf7f5020d │ │ │ │ + @ instruction: 0xf7fef90f │ │ │ │ + ldmdaeq sl, {r1, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + b 0x11612c4 │ │ │ │ + ldceq 14, cr0, [r9], {1} │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + @ instruction: 0xf0010230 │ │ │ │ + andsmi r0, sl, r0, lsl r1 │ │ │ │ + stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ + andseq pc, r0, r0 │ │ │ │ + cmpcs r0, fp, lsl #6 │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0c0cea40 │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + smlalbtcs r8, r0, ip, r5 │ │ │ │ + smlawteq r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + bcs 0x1100650 │ │ │ │ + bge 0xfe79c19c │ │ │ │ + @ instruction: 0x46386d3a │ │ │ │ + ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ + svcmi 0x0070f412 │ │ │ │ + bge 0xfe59c0ac │ │ │ │ + vmla.i8 d26, d4, d8 │ │ │ │ + vrshr.s64 d21, d13, #64 │ │ │ │ + strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movwls r9, #41995 @ 0xa40b │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8cef7f5 │ │ │ │ + blt 0xfe15cfd0 │ │ │ │ + @ instruction: 0xf7fba808 │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434638 │ │ │ │ vsubl.s8 q9, d0, d9 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef8cb │ │ │ │ - stmdage r8, {r2, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8e0f7fb │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fef8c1 │ │ │ │ + stmdage r8, {r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8ccf7fb │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ subne pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf8bef7f5 │ │ │ │ - blt 0x1edce6c │ │ │ │ + @ instruction: 0xf8b4f7f5 │ │ │ │ + blt 0x1add004 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vaba.s8 d8, d1, d29 │ │ │ │ - vst2.8 {d24-d27}, [pc :256], r7 │ │ │ │ + vabd.s8 q4, , │ │ │ │ + vst2.16 {d24-d27}, [pc], r7 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [r1, -r1]! @ │ │ │ │ + ldrbhi pc, [r3, -r1]! @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - vldmiaeq sl, {s20-s114} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + b 0x14c9978 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e03 │ │ │ │ - @ instruction: 0xf1ce010f │ │ │ │ - b 0x13e2704 │ │ │ │ - @ instruction: 0xf0130c01 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r5, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r2, r3, r6, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - mvnspl pc, #74448896 @ 0x4700000 │ │ │ │ + orrvc pc, r1, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ eorsmi pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 2, pc, cr14, cr10, {7} │ │ │ │ - blt 0xddcef4 │ │ │ │ + mrc2 7, 2, pc, cr4, cr10, {7} │ │ │ │ + blt 0x9dd08c │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ - tstphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ - subshi pc, sl, #268435456 @ 0x10000000 │ │ │ │ + msrhi CPSR_s, r2 │ │ │ │ + rsbhi pc, sl, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - orrshi pc, r5, r2 │ │ │ │ + @ instruction: 0x81a7f002 │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - bge 0xa1c110 │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14ab32c │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + bge 0x61c2a8 │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + @ instruction: 0xf0020c10 │ │ │ │ + b 0x13df904 │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + vmull.p8 q10, d3, d3 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44560 @ 0xae10 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - strthi pc, [r7], #66 @ 0x42 │ │ │ │ + strbhi pc, [r4], #66 @ 0x42 @ │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf647a908 │ │ │ │ - vqdmlal.s q11, d16, d1[7] │ │ │ │ + vmla.i8 d26, d8, d8 │ │ │ │ + vbic.i32 q8, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf641030d │ │ │ │ vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7fac030 │ │ │ │ - @ instruction: 0xf7fefe23 │ │ │ │ - @ instruction: 0xf5b2b9f8 │ │ │ │ + @ instruction: 0xf7fefe19 │ │ │ │ + @ instruction: 0xf5b2b9e8 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ - vmax.s8 d8, d17, d18 │ │ │ │ - @ instruction: 0xf5b28272 │ │ │ │ + vmin.s8 d8, d17, d20 │ │ │ │ + @ instruction: 0xf5b28282 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b28187 │ │ │ │ + @ instruction: 0xf5b28199 │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - @ instruction: 0x0c9aa9e9 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + b 0x14c988c │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e02 │ │ │ │ - @ instruction: 0xf1ce010f │ │ │ │ - b 0x13e27d0 │ │ │ │ - @ instruction: 0xf0130c01 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r2, r3, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r0, r3, r5, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - teqpvc sp, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + biceq pc, r1, #72, 4 @ 0x80000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - eorsvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + sbceq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ - ldmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ + stmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vaba.s8 d8, d1, d13 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :256], fp │ │ │ │ + vabd.s8 d8, d1, d31 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], fp │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [r1, -r1] @ │ │ │ │ + ldrbhi pc, [r3, -r1] @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - @ instruction: 0x0c9aa9a5 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + b 0x14c9804 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e02 │ │ │ │ - @ instruction: 0xf1ce010f │ │ │ │ - b 0x13e2858 │ │ │ │ - @ instruction: 0xf0130c01 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r0, r1, r5, r6, sl, pc}^ │ │ │ │ + stmib sp, {r7, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - movtvs pc, #54855 @ 0xd647 @ │ │ │ │ + bicsvc pc, r1, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - eorsvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + sbceq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - ldmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + stmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf844f7fb │ │ │ │ - bcs 0x1458a8 │ │ │ │ - ldcvs 1, cr13, [r3, #-60]! @ 0xffffffc4 │ │ │ │ + @ instruction: 0xf830f7fb │ │ │ │ + bcs 0x145a40 │ │ │ │ + ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ @ instruction: 0x1098f8d3 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - teqphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - vmla.i8 q13, q1, │ │ │ │ - vrsra.s64 d22, d28, #64 │ │ │ │ - bl 0x19fd7c │ │ │ │ + @ instruction: 0xf642a951 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + bl 0x19ff14 │ │ │ │ stmdbge r8, {r1, r7, r8, r9} │ │ │ │ - @ instruction: 0xf8d34630 │ │ │ │ + @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf7fd22a0 │ │ │ │ - @ instruction: 0xf7fefd8b │ │ │ │ - @ instruction: 0x4619b954 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fa970c │ │ │ │ - blls 0x25f014 │ │ │ │ - bicseq r9, ip, fp, lsl #20 │ │ │ │ - andhi pc, r2, r1, lsl #2 │ │ │ │ - ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ - svclt 0x00142a02 │ │ │ │ - mvnscc pc, pc, asr #32 │ │ │ │ - ldrbeq r2, [r8, #266] @ 0x10a │ │ │ │ - ldmdbge lr!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - movwne pc, #50754 @ 0xc642 @ │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stcleq 6, cr15, [ip], {66} @ 0x42 │ │ │ │ - ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ - ldrtmi r9, [r0], -r1, lsl #2 │ │ │ │ - eorcc pc, r2, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf85ca908 │ │ │ │ - @ instruction: 0xf04f2022 │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ - @ instruction: 0xf7fac000 │ │ │ │ - @ instruction: 0xf7fef9bb │ │ │ │ - ldrmi fp, [r9], -r8, lsr #18 │ │ │ │ + @ instruction: 0xf7fefd7b │ │ │ │ + ldrmi fp, [r9], -r4, asr #18 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xffcaf7fa │ │ │ │ - ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x2309e4 │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ - andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xffc0f7fa │ │ │ │ + bls 0x3c5e78 │ │ │ │ setend le │ │ │ │ - bcs 0xff3b8 │ │ │ │ - ldmdbge r4, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - sbcne pc, ip, #69206016 @ 0x4200000 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8d3a908 │ │ │ │ - @ instruction: 0xf8523260 │ │ │ │ - @ instruction: 0xf7fa202c │ │ │ │ - @ instruction: 0xf7fefc1d │ │ │ │ - ldrmi fp, [r9], -r2, lsl #18 │ │ │ │ - @ instruction: 0xf7faa808 │ │ │ │ - bls 0x3df09c │ │ │ │ - tstle pc, r1, lsl #20 │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ - @ instruction: 0xf4111098 │ │ │ │ - @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r3, r4, r8, r9, sl, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe7d88 │ │ │ │ - stmiage sl!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwcs pc, #2259 @ 0x8d3 @ │ │ │ │ - ldc2 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ - ldmlt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d78010 │ │ │ │ + bcs 0x16b5b0 │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + strdcs r3, [sl, -pc] │ │ │ │ + @ instruction: 0xf57e05d8 │ │ │ │ + @ instruction: 0xf642a92d │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + @ instruction: 0xf6420335 │ │ │ │ + vqdmulh.s d18, d16, d0[1] │ │ │ │ + tstls r1, r5, lsr ip │ │ │ │ + @ instruction: 0xf8534638 │ │ │ │ + stmdbge r8, {r1, r5, ip, sp} │ │ │ │ + eorcs pc, r2, ip, asr r8 @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf9b0f7fa │ │ │ │ + ldmdblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x25efb0 │ │ │ │ - @ instruction: 0xf53e01da │ │ │ │ - @ instruction: 0xf8d6a8d3 │ │ │ │ - @ instruction: 0x463030d0 │ │ │ │ - @ instruction: 0xf57e05db │ │ │ │ - @ instruction: 0xf8dda8cd │ │ │ │ - @ instruction: 0xf642c02c │ │ │ │ - vsubw.s8 , q8, d28 │ │ │ │ - @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 q9, d0, d28 │ │ │ │ + @ instruction: 0xf8d7ffb7 │ │ │ │ + @ instruction: 0x463820d0 │ │ │ │ + @ instruction: 0xf8dd9b05 │ │ │ │ + vaddl.u8 q14, d2, d28 │ │ │ │ + bicseq r2, sp, r0, lsl #4 │ │ │ │ + adchi pc, pc, r1, lsl #2 │ │ │ │ + @ instruction: 0xf43e2a00 │ │ │ │ + @ instruction: 0xf642a903 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + bl 0x19ffb0 │ │ │ │ + @ instruction: 0xf642038c │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - eorcc pc, ip, r3, asr r8 @ │ │ │ │ + rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xff69d1d2 │ │ │ │ - ldmlt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ + ldmlt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xff3af7fa │ │ │ │ - bls 0x3c5e10 │ │ │ │ + @ instruction: 0xffb8f7fa │ │ │ │ + bcs 0x145b30 │ │ │ │ + ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ + @ instruction: 0x1098f8d3 │ │ │ │ + svcvs 0x0070f411 │ │ │ │ + strhi pc, [sl, -r1]! │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + @ instruction: 0xf642a8d9 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + bl 0x1a0004 │ │ │ │ + stmdbge r8, {r1, r7, r8, r9} │ │ │ │ + @ instruction: 0xf8d34638 │ │ │ │ + @ instruction: 0xf7fd2300 │ │ │ │ + @ instruction: 0xf7fefd03 │ │ │ │ + ldrmi fp, [r9], -ip, asr #17 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xff6cf7fa │ │ │ │ + bicseq r9, fp, r5, lsl #22 │ │ │ │ + stmiage r2, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ + ldrbeq r4, [pc, #1592] @ 0xdf994 │ │ │ │ + ldmge ip!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ + @ instruction: 0x33a4f642 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + eormi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf853a908 │ │ │ │ + @ instruction: 0xf852302c │ │ │ │ + @ instruction: 0xf7fa202c │ │ │ │ + @ instruction: 0xf7fefbcb │ │ │ │ + ldrmi fp, [r9], -sl, lsr #17 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xff26f7fa │ │ │ │ + bls 0x3c5fac │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf8d6804d │ │ │ │ - bcs 0x16b548 │ │ │ │ + @ instruction: 0xf8d7805a │ │ │ │ + bcs 0x16b6e4 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strdcs r3, [sl, -pc] │ │ │ │ - @ instruction: 0xf57e05d8 │ │ │ │ - @ instruction: 0xf642a8a5 │ │ │ │ - vrsra.s64 d16, d28, #64 │ │ │ │ + @ instruction: 0xf57e05dd │ │ │ │ + @ instruction: 0xf642a893 │ │ │ │ + vrsra.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vqdmulh.s d16, d16, d0[3] │ │ │ │ + vqdmulh.s d18, d16, d0[1] │ │ │ │ tstls r1, r5, lsr ip │ │ │ │ - @ instruction: 0xf8534630 │ │ │ │ + @ instruction: 0xf8534638 │ │ │ │ stmdbge r8, {r1, r5, ip, sp} │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf922f7fa │ │ │ │ - stmlt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf916f7fa │ │ │ │ + ldmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff5af7fa │ │ │ │ + @ instruction: 0xff44f7fa │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ + @ instruction: 0x03b4f642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addsne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + addscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ eorscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xff21d268 │ │ │ │ - ldmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfed9d404 │ │ │ │ + stmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff40f7fa │ │ │ │ - ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ - ldrbeq r4, [lr, #1584] @ 0x630 │ │ │ │ - stmdage sl!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - vpmax.s8 d25, d2, d11 │ │ │ │ - vrsra.s64 d22, d28, #64 │ │ │ │ + @ instruction: 0xff2af7fa │ │ │ │ + ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ + ldrbeq r4, [ip, #1592] @ 0x638 │ │ │ │ + ldmdage r8, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf6429a0b │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ movcs pc, #13828096 @ 0xd30000 │ │ │ │ - blx 0x29d298 │ │ │ │ - ldmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9f4f7fd │ │ │ │ + stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff28f7fa │ │ │ │ - ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ - ldrbeq r4, [pc, #1584] @ 0xdf8e8 │ │ │ │ - ldmdage r2, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - vpmax.s8 d25, d2, d11 │ │ │ │ - vrsra.s64 d22, d28, #64 │ │ │ │ + @ instruction: 0xff12f7fa │ │ │ │ + ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ + ldrbeq r4, [sp, #1592] @ 0x638 │ │ │ │ + stmdage r0, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf6429a0b │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xf9eef7fd │ │ │ │ - stmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9dcf7fd │ │ │ │ + ldmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - mcr2 7, 6, pc, cr4, cr10, {7} @ │ │ │ │ - @ instruction: 0xf0139b05 │ │ │ │ - @ instruction: 0xf47e7380 │ │ │ │ - @ instruction: 0xf8d6a839 │ │ │ │ - @ instruction: 0x463020d0 │ │ │ │ - @ instruction: 0xf57e05d6 │ │ │ │ - stcls 8, cr10, [fp], {51} @ 0x33 │ │ │ │ - adcsvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x189728 │ │ │ │ - @ instruction: 0xf8d20284 │ │ │ │ - @ instruction: 0xf7fa2370 │ │ │ │ - @ instruction: 0xf7fef971 │ │ │ │ - ldrmi fp, [r9], -r6, lsr #16 │ │ │ │ - @ instruction: 0xf7faa808 │ │ │ │ - stmdals fp, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ - @ instruction: 0xf7fd2360 │ │ │ │ - @ instruction: 0xf7fefa61 │ │ │ │ - @ instruction: 0x4619b812 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fa970c │ │ │ │ - @ instruction: 0xf8d6fe91 │ │ │ │ - @ instruction: 0x463020d0 │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7fa8030 │ │ │ │ + blls 0x25ef40 │ │ │ │ + orrvc pc, r0, #19 │ │ │ │ + stmdage r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + ldrbeq r4, [r6, #1592] @ 0x638 │ │ │ │ + stmdage r0!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6429c0b │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + cmnpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ + @ instruction: 0xf964f7fa │ │ │ │ + ldmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + mrc2 7, 6, pc, cr10, cr10, {7} │ │ │ │ + @ instruction: 0xf642980b │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ + movwcs r0, #565 @ 0x235 │ │ │ │ + bl 0x1898ec │ │ │ │ + ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ + msrcs SPSR_, #13762560 @ 0xd20000 │ │ │ │ + blx 0x149d4cc │ │ │ │ + svclt 0x00fff7fd │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7fa8030 │ │ │ │ + @ instruction: 0xf8d7fe7b │ │ │ │ + @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r2, sp, r0, lsl #4 │ │ │ │ - ldrhi pc, [r1, -r0, lsl #2] │ │ │ │ + ldrhi pc, [ip, -r0, lsl #2] │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642affd │ │ │ │ - vrsra.s64 d16, d28, #64 │ │ │ │ + @ instruction: 0xf642afe9 │ │ │ │ + vrsra.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf938f7fa │ │ │ │ - svclt 0x00edf7fd │ │ │ │ + @ instruction: 0xf92af7fa │ │ │ │ + svclt 0x00d9f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mrc2 7, 5, pc, cr8, cr10, {7} │ │ │ │ + mcr2 7, 5, pc, cr0, cr10, {7} @ │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ + @ instruction: 0x03b4f642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addsne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + addscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x99d3ac │ │ │ │ - svclt 0x00d3f7fd │ │ │ │ + blx 0x49d54c │ │ │ │ + svclt 0x00bff7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x25ed9c │ │ │ │ + blls 0x25eee4 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ - svcge 0x00c8f47d │ │ │ │ - ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - ldrbeq r4, [r7, #1584] @ 0x630 │ │ │ │ - svcge 0x00c2f57d │ │ │ │ + svcge 0x00b4f47d │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + ldrbeq r4, [r7, #1592] @ 0x638 │ │ │ │ + svcge 0x00aef57d │ │ │ │ @ instruction: 0xf6429c0b │ │ │ │ - vsubl.s8 q9, d0, d28 │ │ │ │ + vsubl.s8 q10, d0, d20 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - blx 0xff59d3d8 │ │ │ │ - svclt 0x00b7f7fd │ │ │ │ + blx 0xff21d578 │ │ │ │ + svclt 0x00a3f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - mrc2 7, 1, pc, cr6, cr10, {7} │ │ │ │ - ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x230cc8 │ │ │ │ - @ instruction: 0xf3c2990b │ │ │ │ - @ instruction: 0xf0132200 │ │ │ │ - @ instruction: 0xf0407380 │ │ │ │ - bcs 0x100e5c │ │ │ │ - svcge 0x00a2f43d │ │ │ │ - adcsvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - addeq lr, r1, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d2a908 │ │ │ │ - @ instruction: 0xf7fa22c0 │ │ │ │ - @ instruction: 0xf7fdf8e1 │ │ │ │ - sadd8mi fp, r9, r6 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - mrc2 7, 1, pc, cr8, cr10, {7} │ │ │ │ - ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x230d08 │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7fa8030 │ │ │ │ + @ instruction: 0xf8d7fe1f │ │ │ │ + @ instruction: 0x463820d0 │ │ │ │ + stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - cps #25 │ │ │ │ - bcs 0x101044 │ │ │ │ - svcge 0x0082f43d │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - sbcne pc, ip, #69206016 @ 0x4200000 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8d3a908 │ │ │ │ - @ instruction: 0xf85232b0 │ │ │ │ - @ instruction: 0xf7fa202c │ │ │ │ - @ instruction: 0xf7fdfa8b │ │ │ │ - ssub16mi fp, r9, r0 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fa970c │ │ │ │ - blls 0x25ec4c │ │ │ │ + orrvc pc, r0, #19 │ │ │ │ + ldrhi pc, [fp], r0, asr #32 │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + @ instruction: 0xf642af8d │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ + bl 0x15fe9c │ │ │ │ + stmdbge r8, {r0, r7, r9} │ │ │ │ + sbccs pc, r0, #13762560 @ 0xd20000 │ │ │ │ + @ instruction: 0xf8d2f7fa │ │ │ │ + svclt 0x0081f7fd │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7fa9305 │ │ │ │ + @ instruction: 0xf8d7fe21 │ │ │ │ + @ instruction: 0x463820d0 │ │ │ │ + @ instruction: 0xf8dd9b05 │ │ │ │ + vaddl.u8 q14, d2, d28 │ │ │ │ + bicseq r2, r9, r0, lsl #4 │ │ │ │ + strhi pc, [r5, -r0, lsl #2] │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + @ instruction: 0xf642af6d │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + bl 0x1a02dc │ │ │ │ + @ instruction: 0xf642038c │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + adcscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + blx 0x201d608 │ │ │ │ + svclt 0x005bf7fd │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7fa8030 │ │ │ │ + blls 0x25ed90 │ │ │ │ @ instruction: 0xf53d01dd │ │ │ │ - @ instruction: 0xf8d6af65 │ │ │ │ - @ instruction: 0x463030d0 │ │ │ │ + @ instruction: 0xf8d7af4f │ │ │ │ + @ instruction: 0x463830d0 │ │ │ │ @ instruction: 0xf57d05dc │ │ │ │ - @ instruction: 0xf8ddaf5f │ │ │ │ - vhadd.s8 d28, d2, d28 │ │ │ │ - vrsra.s64 d22, d28, #64 │ │ │ │ + @ instruction: 0xf8ddaf49 │ │ │ │ + @ instruction: 0xf642c02c │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 q9, d0, d28 │ │ │ │ + vsubl.s8 q10, d0, d20 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ rscscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xf896f7fa │ │ │ │ - svclt 0x004bf7fd │ │ │ │ + @ instruction: 0xf886f7fa │ │ │ │ + svclt 0x0035f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mrc2 7, 0, pc, cr6, cr10, {7} │ │ │ │ - vadd.i8 d25, d2, d11 │ │ │ │ - vrshr.s64 d22, d28, #64 │ │ │ │ + ldc2l 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ + @ instruction: 0xf642980b │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x189904 │ │ │ │ - ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ + bl 0x189aa8 │ │ │ │ + ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ orrcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf986f7fd │ │ │ │ - svclt 0x0037f7fd │ │ │ │ + @ instruction: 0xf970f7fd │ │ │ │ + svclt 0x0021f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - ldc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ - bicseq r9, sl, r5, lsl #22 │ │ │ │ - svcge 0x002cf53d │ │ │ │ - ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ - ldrbeq r4, [fp, #1584] @ 0x630 │ │ │ │ - svcge 0x0026f57d │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eorcs pc, ip, #69206016 @ 0x4200000 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x1c994c │ │ │ │ - @ instruction: 0xf852038c │ │ │ │ - @ instruction: 0xf8d3202c │ │ │ │ - @ instruction: 0xf7fa3330 │ │ │ │ - @ instruction: 0xf7fdf85d │ │ │ │ - sadd16mi fp, r9, r2 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - ldc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x230e10 │ │ │ │ - @ instruction: 0xf3c2990b │ │ │ │ - @ instruction: 0xf0132200 │ │ │ │ - @ instruction: 0xf0407380 │ │ │ │ - bcs 0x100cd0 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr14, cr13, {1} │ │ │ │ - adcsvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - addeq lr, r1, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d2a908 │ │ │ │ - @ instruction: 0xf7fa2310 │ │ │ │ - @ instruction: 0xf7fdfa0d │ │ │ │ - @ instruction: 0x4619bef2 │ │ │ │ - @ instruction: 0xf7faa808 │ │ │ │ - bls 0x3dec7c │ │ │ │ - tstle pc, r1, lsl #20 │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ - @ instruction: 0xf4111098 │ │ │ │ - @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r1, r4, r5, r7, r9, sl, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe81a8 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr10, cr13, {1} │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - subcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x21d5ba │ │ │ │ - mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7fa8030 │ │ │ │ + blls 0x25ed1c │ │ │ │ + @ instruction: 0xf53d01da │ │ │ │ + @ instruction: 0xf8d7af15 │ │ │ │ + @ instruction: 0x463830d0 │ │ │ │ + @ instruction: 0xf57d05db │ │ │ │ + @ instruction: 0xf8ddaf0f │ │ │ │ + @ instruction: 0xf642c02c │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + @ instruction: 0xf6420335 │ │ │ │ + vsubl.s8 q10, d0, d20 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + orreq lr, ip, #3072 @ 0xc00 │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + teqpcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ + @ instruction: 0xf84cf7fa │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr11, cr13, {7} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ - vadd.i8 d25, d2, d11 │ │ │ │ - vrshr.s64 d22, d28, #64 │ │ │ │ - movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x189a00 │ │ │ │ - ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ - rsccs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf908f7fd │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ - svcvs 0x00e0f5b2 │ │ │ │ - ldrbhi pc, [sl, r0]! @ │ │ │ │ - svcvs 0x0000f5b2 │ │ │ │ - strbhi pc, [r9, r0] @ │ │ │ │ - svcvs 0x00a0f5b2 │ │ │ │ - mcrge 4, 5, pc, cr12, cr13, {3} @ │ │ │ │ - vnmlaeq.f32 s29, s6, s30 │ │ │ │ - andeq pc, pc, #3 │ │ │ │ + @ instruction: 0xf7fa9305 │ │ │ │ + @ instruction: 0xf8d7fd9b │ │ │ │ + @ instruction: 0x463820d0 │ │ │ │ + stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ + orrvc pc, r0, #19 │ │ │ │ + strbhi pc, [r4, #64]! @ 0x40 @ │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + @ instruction: 0xf642aee7 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ + bl 0x15ffe8 │ │ │ │ + stmdbge r8, {r0, r7, r9} │ │ │ │ + tstpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ + @ instruction: 0xf9fcf7fa │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr11, cr13, {7} │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + stc2 7, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ + bcs 0x145f5c │ │ │ │ + ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ + @ instruction: 0x1098f8d3 │ │ │ │ + svcvs 0x0070f411 │ │ │ │ + ldrthi pc, [lr], r1 @ │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43d2b00 │ │ │ │ + @ instruction: 0xf642aec3 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + bl 0x1a0430 │ │ │ │ + stmdbge r8, {r1, r7, r8, r9} │ │ │ │ + @ instruction: 0xf8d34638 │ │ │ │ + @ instruction: 0xf7fd2240 │ │ │ │ + @ instruction: 0xf7fdfaed │ │ │ │ + @ instruction: 0x4619beb6 │ │ │ │ + @ instruction: 0xf7faa808 │ │ │ │ + stmdals fp, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + adcseq pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + addeq lr, r0, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf7fd22e0 │ │ │ │ + @ instruction: 0xf7fdf8f1 │ │ │ │ + @ instruction: 0xf5b2bea2 │ │ │ │ + @ instruction: 0xf0016fe0 │ │ │ │ + @ instruction: 0xf5b28003 │ │ │ │ + @ instruction: 0xf0006f00 │ │ │ │ + @ instruction: 0xf5b287d2 │ │ │ │ + @ instruction: 0xf47d6fa0 │ │ │ │ + b 0x14cb204 │ │ │ │ + @ instruction: 0xf0030e53 │ │ │ │ + b 0x149fff4 │ │ │ │ + @ instruction: 0xf00e4c93 │ │ │ │ + b 0x1463000 │ │ │ │ + @ instruction: 0xf00c0e02 │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + rscsmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + strne pc, [r0], #963 @ 0x3c3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ + movwls r9, #46090 @ 0xb40a │ │ │ │ + movwls r2, #49922 @ 0xc302 │ │ │ │ + stc2l 7, cr15, [sl, #-976]! @ 0xfffffc30 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr3, cr13, {7} │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + ldceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vsubl.s8 q11, d0, d17 │ │ │ │ + @ instruction: 0xf1cc020a │ │ │ │ + @ instruction: 0xf04f0340 │ │ │ │ + stmib sp, {r0, r1, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cde30a │ │ │ │ + @ instruction: 0xf7f4c030 │ │ │ │ + @ instruction: 0xf7fdfd45 │ │ │ │ + ldmdaeq sl, {r1, r2, r3, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ - cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ - vmlseq.f32 s28, s4, s28 │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1409a48 │ │ │ │ - @ instruction: 0xf24a0c02 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ - vsubl.u8 q8, d3, d6 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - vmull.u8 q15, d3, d8 │ │ │ │ - strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ - movwcs r9, #8971 @ 0x230b │ │ │ │ - @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfd7b │ │ │ │ - ldmdaeq r9, {r1, r3, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x111fa9c │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x116706c │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - eorvs pc, r1, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - movteq pc, #460 @ 0x1cc @ │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r6, #-976] @ 0xfffffc30 │ │ │ │ - mcrlt 7, 3, pc, cr5, cr13, {7} @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf00c430a │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + vaddw.u8 , , d3 │ │ │ │ + b 0x13f3070 │ │ │ │ + andls r0, r8, #256 @ 0x100 │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ + @ instruction: 0xf1ce020a │ │ │ │ + vmls.i q8, , d0[0] │ │ │ │ + @ instruction: 0xf04f1380 │ │ │ │ + strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ + eors pc, r0, sp, asr #17 │ │ │ │ + movwgt lr, #39373 @ 0x99cd │ │ │ │ + stc2 7, cr15, [r0, #-976]! @ 0xfffffc30 │ │ │ │ + mcrlt 7, 1, pc, cr9, cr13, {7} @ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149fadc │ │ │ │ + b 0x149fccc │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ - addpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ + rsbsvs pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfd31 │ │ │ │ - ldmdaeq sl, {r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfcfb │ │ │ │ + ldmdaeq sl, {r2, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f2f14 │ │ │ │ + b 0x13f3104 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmls.i q8, , d0[0] │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [ip, #-976] @ 0xfffffc30 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr11, cr13, {7} │ │ │ │ - @ instruction: 0xf003085a │ │ │ │ - b 0x149fb70 │ │ │ │ - @ instruction: 0xf0024c93 │ │ │ │ - movwmi r0, #41488 @ 0xa210 │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ + ldc2l 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ + ldcllt 7, cr15, [pc, #1012] @ 0xdfd10 │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + ldceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ + @ instruction: 0xf1cc020a │ │ │ │ + @ instruction: 0xf04f0340 │ │ │ │ + stmib sp, {r0, r1, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cde30a │ │ │ │ + @ instruction: 0xf7f4c030 │ │ │ │ + @ instruction: 0xf7fdfcb1 │ │ │ │ + ldmdaeq sl, {r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + vldmiami r3, {s28-s106} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf00c430a │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - stmdbge r8, {r3, r9, ip, pc} │ │ │ │ - sbcspl pc, r5, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ - orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ - cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfce7 │ │ │ │ - ldmdaeq r9, {r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x111fbc4 │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x1167194 │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - subpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ + rsbmi pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - movteq pc, #460 @ 0x1cc @ │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ - ldcllt 7, cr15, [r1, #1012] @ 0x3f4 │ │ │ │ + @ instruction: 0xf3c3a908 │ │ │ │ + @ instruction: 0xf8cd1e80 │ │ │ │ + vaddl.u8 q14, d3, d20 │ │ │ │ + @ instruction: 0xf8cd4305 │ │ │ │ + movwls lr, #45096 @ 0xb028 │ │ │ │ + movwls r2, #49923 @ 0xc303 │ │ │ │ + stc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ + ldclt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + ldceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ + @ instruction: 0xf1cc020a │ │ │ │ + @ instruction: 0xf04f0340 │ │ │ │ + stmib sp, {r0, r1, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cde30a │ │ │ │ + @ instruction: 0xf7f4c030 │ │ │ │ + @ instruction: 0xf7fdfc69 │ │ │ │ + ldmdaeq sl, {r1, r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + vldmiami r3, {s28-s106} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf00c430a │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + vaddw.u8 , , d3 │ │ │ │ + b 0x13f3228 │ │ │ │ + andls r0, r8, #256 @ 0x100 │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ + @ instruction: 0xf1ce020a │ │ │ │ + vmls.i q8, , d0[0] │ │ │ │ + @ instruction: 0xf04f1380 │ │ │ │ + strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ + eors pc, r0, sp, asr #17 │ │ │ │ + movwgt lr, #39373 @ 0x99cd │ │ │ │ + mcrr2 7, 15, pc, r4, cr4 @ │ │ │ │ + stcllt 7, cr15, [sp, #-1012] @ 0xfffffc0c │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149fc04 │ │ │ │ + b 0x149fe84 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x1403ffc │ │ │ │ + b 0x140427c │ │ │ │ @ instruction: 0xf6430c01 │ │ │ │ - vmlal.s q10, d0, d1[4] │ │ │ │ + vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfc9f │ │ │ │ - ldmdaeq r9, {r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x111fc54 │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x1167224 │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - subvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - movteq pc, #460 @ 0x1cc @ │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ - stclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ - @ instruction: 0xf003085a │ │ │ │ - b 0x149fc94 │ │ │ │ - @ instruction: 0xf0024c93 │ │ │ │ - movwmi r0, #41488 @ 0xa210 │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ - stmdbge r8, {r3, r9, ip, pc} │ │ │ │ - eorvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ - orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ - cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfc55 │ │ │ │ - ldmdaeq sl, {r2, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfc21 │ │ │ │ + ldmdaeq sl, {r1, r3, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - rsbseq pc, r1, #70254592 @ 0x4300000 │ │ │ │ + sbcmi pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4305 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - ldc2 7, cr15, [r2], #-976 @ 0xfffffc30 │ │ │ │ - stcllt 7, cr15, [r1, #-1012] @ 0xfffffc0c │ │ │ │ - @ instruction: 0xf003085a │ │ │ │ - b 0x149fd24 │ │ │ │ - @ instruction: 0xf0024c93 │ │ │ │ - movwmi r0, #41488 @ 0xa210 │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x140411c │ │ │ │ - @ instruction: 0xf6430c01 │ │ │ │ - vmlal.s q10, d16, d1[2] │ │ │ │ - stmdbge r8, {r1, r3, r9} │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - movwcs r9, #13067 @ 0x330b │ │ │ │ - @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfc0f │ │ │ │ - @ instruction: 0xf5b2bd1e │ │ │ │ - @ instruction: 0xf0023f40 │ │ │ │ - vst3.8 {d24-d26}, [pc :256], r3 │ │ │ │ - vrhadd.s8 d7, d0, d0 │ │ │ │ - vbic.i32 d24, #3584 @ 0x00000e00 │ │ │ │ - addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - mvnshi pc, #2 │ │ │ │ - ldrbthi pc, [r5], -r1, lsl #4 @ │ │ │ │ - orrvc pc, r0, pc, asr #8 │ │ │ │ + blx 0x9da9a │ │ │ │ + stclt 7, cr15, [r7, #-1012] @ 0xfffffc0c │ │ │ │ + svccc 0x0040f5b2 │ │ │ │ + strbthi pc, [r5], #-2 @ │ │ │ │ + tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + movthi pc, #16896 @ 0x4200 @ │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst2.8 {d24-d27}, [pc :64], r1 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - rschi pc, r6, #2 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vshl.s8 d8, d24, d1 │ │ │ │ + vst1.32 {d24-d26}, [pc], r7 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - ldcge 4, cr15, [r1, #-500] @ 0xfffffe0c │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7fa970c │ │ │ │ - @ instruction: 0xf8d6fc25 │ │ │ │ - blls 0x227cc0 │ │ │ │ + teqphi r8, #2 @ p-variant is OBSOLETE │ │ │ │ + bicvc pc, r0, pc, asr #8 │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf002428a │ │ │ │ + orrcs r8, r0, ip, lsl #6 │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47d428a │ │ │ │ + stmdage r8, {r0, r1, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7fa8030 │ │ │ │ + @ instruction: 0xf8d7fc0b │ │ │ │ + blls 0x227e68 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - stcge 4, cr15, [r3, #-244] @ 0xffffff0c │ │ │ │ - bcs 0x1461b8 │ │ │ │ - cmpphi r6, r3 @ p-variant is OBSOLETE │ │ │ │ + stclge 4, cr15, [ip], #244 @ 0xf4 │ │ │ │ + bcs 0x146360 │ │ │ │ + orrshi pc, r8, r3 │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ - @ instruction: 0x4621acfc │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + strtmi sl, [r1], -r5, ror #25 │ │ │ │ + @ instruction: 0xf64b4638 │ │ │ │ + vmov.i32 q11, #256 @ 0x00000100 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - blx 0x1f9d97a │ │ │ │ + blx 0x1b1db22 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stcge 4, cr15, [r4, #500]! @ 0x1f4 │ │ │ │ - stcllt 7, cr15, [sp], #1012 @ 0x3f4 │ │ │ │ + stcge 4, cr15, [pc, #500] @ 0xdfd4c │ │ │ │ + ldcllt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ svccc 0x0040f5b2 │ │ │ │ - ldrbhi pc, [pc, #-2] @ 0xdf9ba @ │ │ │ │ + ldrhi pc, [lr, #2] │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - msrhi CPSR_fxc, #0, 4 │ │ │ │ + teqphi r1, #0, 4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vshl.s8 q4, , │ │ │ │ - vst1.64 {d24-d26}, [pc :128], r1 │ │ │ │ + vqshl.s8 q4, q12, │ │ │ │ + vst1.64 {d24-d26}, [pc :256], r6 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, r4, lsr #2 │ │ │ │ + orrcs r8, r0, sl, lsr r1 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - ldrmi sl, [r9], -sl, asr #25 │ │ │ │ + @ instruction: 0x4619acb3 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fa970c │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f74630 │ │ │ │ - blls 0x25f5fc │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdacbc │ │ │ │ - @ instruction: 0xf403bd6f │ │ │ │ - @ instruction: 0xf5b26274 │ │ │ │ - @ instruction: 0xf47d6fe8 │ │ │ │ - @ instruction: 0xf7fdacb9 │ │ │ │ - @ instruction: 0xf44fbc9b │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + blx 0xff21db9a │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + mcr2 7, 7, pc, cr8, cr7, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + stcge 4, cr15, [r4], #244 @ 0xf4 │ │ │ │ + ldcllt 7, cr15, [r9, #-1012] @ 0xfffffc0c │ │ │ │ + rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ + svcvs 0x00e8f5b2 │ │ │ │ + stcge 4, cr15, [r1], #500 @ 0x1f4 │ │ │ │ + stclt 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + bicvs pc, r0, pc, asr #8 │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + vst4.32 {d24-d27}, [pc :64]! │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - addshi pc, r4, r1 │ │ │ │ - mvnvs pc, pc, asr #8 │ │ │ │ + ldclge 4, cr15, [r4], #-500 @ 0xfffffe0c │ │ │ │ + vnmlaeq.f32 s29, s6, s30 │ │ │ │ + andeq pc, pc, #3 │ │ │ │ + vldmiami r3, {s28-s106} │ │ │ │ + cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ + vmlseq.f32 s28, s4, s28 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ + b 0x140a030 │ │ │ │ + @ instruction: 0xf6430c02 │ │ │ │ + vrshr.s64 d20, d5, #64 │ │ │ │ + vsubl.u8 q8, d3, d10 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + vmull.u8 q15, d3, d8 │ │ │ │ + strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ + movwcs r9, #8971 @ 0x230b │ │ │ │ + @ instruction: 0xf7f4930c │ │ │ │ + @ instruction: 0xf7fdfb49 │ │ │ │ + @ instruction: 0xf44fbc52 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + ldrhi pc, [r4, -r0]! │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - b 0x14cac7c │ │ │ │ - @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a028c │ │ │ │ - @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1463298 │ │ │ │ - @ instruction: 0xf00c0e02 │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - addsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ - movwls r9, #46090 @ 0xb40a │ │ │ │ - movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0x181da5a │ │ │ │ - stcllt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ - msrvs SPSR_, pc, asr #8 │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf000428a │ │ │ │ - vst1.8 {d24}, [pc :128]! │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - mrrcge 4, 7, pc, ip, cr13 @ │ │ │ │ + ldmdaeq r9, {r0, r1, r6, sl, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x11200a0 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x1167670 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + addsne pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xffe6f7fc │ │ │ │ + ldclt 7, cr15, [pc], {253} @ 0xfd │ │ │ │ + svcvs 0x0070f5b2 │ │ │ │ + strhi pc, [r2, r0] │ │ │ │ + svcvc 0x0080f1b2 │ │ │ │ + ldcge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vmov.i32 d16, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf1cc020d │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ + @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fdffff │ │ │ │ - @ instruction: 0xf5b2bc38 │ │ │ │ - @ instruction: 0xf0006f70 │ │ │ │ - @ instruction: 0xf1b28779 │ │ │ │ - @ instruction: 0xf47d7f80 │ │ │ │ - ldmdaeq r9, {r0, r1, r2, r3, r5, sl, fp, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x111ff50 │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x1167520 │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r2, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - subpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1db18 │ │ │ │ - stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ + @ instruction: 0xf7f4c030 │ │ │ │ + @ instruction: 0xf7fdfae9 │ │ │ │ + @ instruction: 0xf5b2bbf2 │ │ │ │ + @ instruction: 0xf0017f40 │ │ │ │ + @ instruction: 0xf5b28152 │ │ │ │ + @ instruction: 0xf47d6fa0 │ │ │ │ + b 0x14cacac │ │ │ │ + @ instruction: 0xf0030e53 │ │ │ │ + b 0x14a054c │ │ │ │ + @ instruction: 0xf00e4c93 │ │ │ │ + b 0x1463558 │ │ │ │ + @ instruction: 0xf00c0e02 │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + rscsmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + strne pc, [r0], #963 @ 0x3c3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ + movwls r9, #46090 @ 0xb40a │ │ │ │ + movwls r2, #49920 @ 0xc300 │ │ │ │ + blx 0xff09dd18 │ │ │ │ + bllt 0xff2ddd40 │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ - cmpphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ + mvnhi pc, r1 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - stcge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ + blge 0xff09cf50 │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1409f9c │ │ │ │ + b 0x140a19c │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vsubl.u8 q8, d3, d6 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ - strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ - movwcs r9, #779 @ 0x30b │ │ │ │ + strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ + movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfad1 │ │ │ │ - @ instruction: 0xf5b2bbe0 │ │ │ │ - @ instruction: 0xf0017f40 │ │ │ │ - @ instruction: 0xf5b281dc │ │ │ │ - @ instruction: 0xf47d6fa0 │ │ │ │ - b 0x14cab10 │ │ │ │ - @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a03f8 │ │ │ │ - @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1463404 │ │ │ │ - @ instruction: 0xf00c0e02 │ │ │ │ + @ instruction: 0xf7fdfa93 │ │ │ │ + stmdaeq sl, {r2, r3, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + vldmiami r3, {s28-s106} │ │ │ │ + tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - rscsmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ - movwls r9, #46090 @ 0xb40a │ │ │ │ - movwls r2, #49921 @ 0xc301 │ │ │ │ - blx 0xfea9dbc4 │ │ │ │ - bllt 0xfee5dbec │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023103 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - movwmi r0, #44559 @ 0xae0f │ │ │ │ - @ instruction: 0xf0010859 │ │ │ │ - vorr.i32 d16, #176 @ 0x000000b0 │ │ │ │ - b 0x1126e14 │ │ │ │ - orrseq r0, sp, #-2147483645 @ 0x80000003 │ │ │ │ - ldrthi pc, [r4], #-257 @ 0xfffffeff @ │ │ │ │ + vaddw.u8 , , d3 │ │ │ │ + b 0x13e77c0 │ │ │ │ + orrseq r0, sp, #256 @ 0x100 │ │ │ │ + ldrthi pc, [lr], #-257 @ 0xfffffeff @ │ │ │ │ setend be │ │ │ │ - @ instruction: 0x270285fe │ │ │ │ - stcllt 7, cr15, [r3], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf04f8612 │ │ │ │ + @ instruction: 0xf7fe0802 │ │ │ │ + bcs 0x14ef2c │ │ │ │ + strthi pc, [r1], #-65 @ 0xffffffbf │ │ │ │ + @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf4122098 │ │ │ │ + @ instruction: 0xf0016f70 │ │ │ │ + ldmdavs fp, {r0, r8, r9, sl, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe89f8 │ │ │ │ + blge 0x1c9cef0 │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + sbcsne pc, sp, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf9b2f7f4 │ │ │ │ + bllt 0x1a5de04 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [r3, #-96]! @ 0xffffffa0 │ │ │ │ + ldcvs 4, cr8, [fp, #-292]! @ 0xfffffedc │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbthi pc, [pc], r1 @ │ │ │ │ + ldrhi pc, [r2], r1 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - strtmi sl, [r1], -r9, lsl #23 │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vmlal.s q8, d0, d1[5] │ │ │ │ + @ instruction: 0x4621ab51 │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf9c7 │ │ │ │ - bcs 0x14ea64 │ │ │ │ - ldrthi pc, [lr], #-65 @ 0xffffffbf @ │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r7, r9, sl, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8884 │ │ │ │ - blge 0x1c1cd7c │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcscc pc, sp, #77594624 @ 0x4a00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9aaf7f4 │ │ │ │ - bllt 0x19ddc90 │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - stmdbcs r1, {r0, r1, r2, r3, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ - strhi pc, [r8, #65]! @ 0x41 │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r2, r6, r8, r9, sl, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe88c4 │ │ │ │ - blge 0x141cdbc │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - andscs pc, r5, #78643200 @ 0x4b00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf98af7f4 │ │ │ │ - bllt 0x11ddcd0 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf976f7fa │ │ │ │ - @ instruction: 0xac089b0c │ │ │ │ - @ instruction: 0xf0412b01 │ │ │ │ - ldcvs 3, cr8, [r3, #-616]! @ 0xfffffd98 │ │ │ │ + @ instruction: 0xf7fdf995 │ │ │ │ + bcs 0x10eb6c │ │ │ │ + blge 0x121cf44 │ │ │ │ + @ instruction: 0xf0412901 │ │ │ │ + ldcvs 5, cr8, [fp, #-748]! @ 0xfffffd14 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [r9, -r1] │ │ │ │ + ldrbhi pc, [r7, -r1] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - strtmi sl, [r1], -r9, lsr #22 │ │ │ │ - @ instruction: 0xf64a4630 │ │ │ │ - vmlal.s , d0, d1[7] │ │ │ │ + @ instruction: 0x4621ab31 │ │ │ │ + @ instruction: 0xf64b4638 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf967 │ │ │ │ - bcs 0x14e9a4 │ │ │ │ - bichi pc, r1, #65 @ 0x41 │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf7fdf975 │ │ │ │ + ldrmi fp, [r9], -r8, lsr #22 │ │ │ │ + @ instruction: 0xf7faa808 │ │ │ │ + blls 0x41e3f8 │ │ │ │ + blcs 0x14aeb8 │ │ │ │ + @ instruction: 0x83a3f041 │ │ │ │ + @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r4, r6, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r3, r5, r8, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8944 │ │ │ │ - blge 0x41ce3c │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorsne pc, r5, #77594624 @ 0x4a00000 │ │ │ │ + blcs 0xe8ab8 │ │ │ │ + blge 0x49cfb0 │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + rscvs pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf94af7f4 │ │ │ │ - bllt 0x1ddd50 │ │ │ │ + @ instruction: 0xf952f7f4 │ │ │ │ + bllt 0x25dec4 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [r3, #-304]! @ 0xfffffed0 │ │ │ │ + ldcvs 3, cr8, [fp, #-816]! @ 0xfffffcd0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [sl, #1]! │ │ │ │ + strbthi pc, [r9], -r1 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - strtmi sl, [r1], -pc, ror #21 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vsubl.s8 q10, d0, d29 │ │ │ │ + @ instruction: 0x4621aaf1 │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vsubl.s8 q9, d16, d29 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf92d │ │ │ │ - bcs 0x14e930 │ │ │ │ - orrshi pc, r1, #65 @ 0x41 │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf7fdf935 │ │ │ │ + bcs 0x14eaac │ │ │ │ + cmpphi r5, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ + @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r1, r2, r5, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r2, r3, r6, r7, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe89b8 │ │ │ │ - bge 0xff59ceb0 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - sbcspl pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + blcs 0xe8b2c │ │ │ │ + bge 0xff61d024 │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + adcpl pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf910f7f4 │ │ │ │ - blt 0xff35ddc4 │ │ │ │ + @ instruction: 0xf918f7f4 │ │ │ │ + blt 0xff3ddf38 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [r3, #-32]! @ 0xffffffe0 │ │ │ │ + ldcvs 3, cr8, [fp, #-624]! @ 0xfffffd90 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbhi pc, [r0, #1] @ │ │ │ │ + ldrthi pc, [r8], -r1 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621aab5 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0x4621aab7 │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8f3 │ │ │ │ - bcs 0x14e8bc │ │ │ │ - rscshi pc, pc, #65 @ 0x41 │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf7fdf8fb │ │ │ │ + bcs 0x14ea38 │ │ │ │ + tstphi r1, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ + @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r2, r3, r5, r6, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r1, r4, r6, r7, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8a2c │ │ │ │ - bge 0xfe71cf24 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - andsvc pc, sp, #77594624 @ 0x4a00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8d6f7f4 │ │ │ │ - blt 0xfe4dde38 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorsne pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8ccf7f4 │ │ │ │ - blt 0xfe25de4c │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - addsmi pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8c2f7f4 │ │ │ │ - blt 0x1fdde60 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - rscsvc pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + blcs 0xe8ba0 │ │ │ │ + bge 0xfe79d098 │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + rscscc pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8b8f7f4 │ │ │ │ - blt 0x1d5de74 │ │ │ │ - bicvc pc, r0, pc, asr #8 │ │ │ │ - smlabteq r1, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - vrhadd.s8 q4, , │ │ │ │ - orrcs r8, r0, r1, asr r4 │ │ │ │ + @ instruction: 0xf8def7f4 │ │ │ │ + blt 0xfe55dfac │ │ │ │ + @ instruction: 0xf0412a01 │ │ │ │ + ldcvs 3, cr8, [fp, #-32]! @ 0xffffffe0 │ │ │ │ + @ instruction: 0x2098f8d3 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + ldrbhi pc, [lr, #-1]! @ │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43d2b00 │ │ │ │ + @ instruction: 0x4621aa7d │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vrshr.s64 d16, d5, #64 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf8c1 │ │ │ │ + @ instruction: 0x4621ba74 │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vrshr.s64 d18, d17, #64 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf8b7 │ │ │ │ + strtmi fp, [r1], -sl, ror #20 │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vmov.i32 d22, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf8ad │ │ │ │ + strtmi fp, [r1], -r0, ror #20 │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf8a3 │ │ │ │ + vst1.16 {d27-d28}, [pc :64], r6 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + orrshi pc, r2, r2 │ │ │ │ + strbthi pc, [r2], #-513 @ 0xfffffdff @ │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + ldrhi pc, [r6, r1]! │ │ │ │ + orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.32 {d24}, [pc :64], fp │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - ldrbhi pc, [r6, -r1]! @ │ │ │ │ - svccc 0x0080f5b2 │ │ │ │ - bge 0x1c5d0a8 │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7fa970c │ │ │ │ - bls 0x3de4c8 │ │ │ │ - bcs 0x146adc │ │ │ │ - strhi pc, [r5], #2 │ │ │ │ + @ instruction: 0xf5b28790 │ │ │ │ + @ instruction: 0xf47d3f80 │ │ │ │ + stmdage r8, {r0, r1, r4, r6, r9, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7fa8030 │ │ │ │ + bls 0x3de600 │ │ │ │ + bcs 0x146c8c │ │ │ │ + strbhi pc, [r3], #2 @ │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ - @ instruction: 0x4621aa5e │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vsubl.s8 q9, d16, d1 │ │ │ │ + strtmi sl, [r1], -r3, asr #20 │ │ │ │ + @ instruction: 0xf64b4638 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf8dcf7f4 │ │ │ │ + @ instruction: 0xf8c6f7f4 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x29d0e0 │ │ │ │ - blt 0x14ddee4 │ │ │ │ + bge 0xffc5d290 │ │ │ │ + blt 0xe1e094 │ │ │ │ svccc 0x0081f5b2 │ │ │ │ - rsbhi pc, r2, r2 │ │ │ │ - tstphi r1, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + addhi pc, r5, r2 │ │ │ │ + tstphi fp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.16 {d24-d27}, [pc :256], r0 │ │ │ │ + vst4.32 {d24-d27}, [pc :64], r5 │ │ │ │ vmla.f d23, d16, d0[0] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - subshi pc, sp, r2 │ │ │ │ + addhi pc, r1, r2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - bge 0xe5d118 │ │ │ │ + bge 0x79d2c8 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xf94af7fa │ │ │ │ - submi pc, r9, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blt 0xff69df30 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - sbcspl pc, r9, #77594624 @ 0x4a00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf850f7f4 │ │ │ │ - blt 0x35df44 │ │ │ │ - @ instruction: 0xf0412901 │ │ │ │ - ldcvs 2, cr8, [r3, #-488]! @ 0xfffffe18 │ │ │ │ - @ instruction: 0x2098f8d3 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [r2, #-1] @ │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - svclt 0x00140f70 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621a9f5 │ │ │ │ - @ instruction: 0xf64a4630 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf833 │ │ │ │ - strtmi fp, [r1], -ip, ror #19 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ - @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf829 │ │ │ │ - strtmi fp, [r1], -r2, ror #19 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vmlal.s q9, d16, d1[6] │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7fa8030 │ │ │ │ + vmla.i8 d31, d3, d27 │ │ │ │ + vmlal.s q10, d0, d1[2] │ │ │ │ + @ instruction: 0xf7fd020a │ │ │ │ + @ instruction: 0x4621babc │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf81f │ │ │ │ - @ instruction: 0xf2c0b9d8 │ │ │ │ + @ instruction: 0xf7fdf839 │ │ │ │ + stmdbcs r1, {r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + addhi pc, r1, #65 @ 0x41 │ │ │ │ + @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf4122098 │ │ │ │ + @ instruction: 0xf0016f70 │ │ │ │ + ldmdavs fp, {r1, r5, r6, r8, sl, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe8d24 │ │ │ │ + ldmibge r8, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + rsbne pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf81cf7f4 │ │ │ │ + stmiblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + addseq pc, r9, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf812f7f4 │ │ │ │ + stmiblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + rsbmi pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf808f7f4 │ │ │ │ + ldmiblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + vmax.s8 d8, d17, d8 │ │ │ │ + vst2.16 {d24-d27}, [pc :256]! │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - ldrbthi pc, [r5], -r1 @ │ │ │ │ - cmnphi r0, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ - orrvc pc, r0, pc, asr #8 │ │ │ │ + cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ + bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :64], r9 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - rscshi pc, r4, r2 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - ldmibge r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xf8e8f7fa │ │ │ │ - blls 0x246824 │ │ │ │ + orrcs r8, r0, r1, lsr #2 │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47d428a │ │ │ │ + @ instruction: 0x4619a9b7 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8c8f7fa │ │ │ │ + blls 0x2469d8 │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ - stmdbge r8, {r3, r6, r7, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6444630 │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6444638 │ │ │ │ vsubl.s8 , d0, d13 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - blls 0x25e12c │ │ │ │ + blls 0x25e280 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf7fdaa71 │ │ │ │ - @ instruction: 0xf2c0b9ba │ │ │ │ + @ instruction: 0xf7fdaa56 │ │ │ │ + @ instruction: 0xf2c0b99d │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - bichi pc, r0, r2 │ │ │ │ - adcshi pc, r3, #268435456 @ 0x10000000 │ │ │ │ + mvnshi pc, r2 │ │ │ │ + adcshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.16 {d24-d27}, [pc], r1 │ │ │ │ + vst4.16 {d24-d27}, [pc :128], r8 │ │ │ │ vmla.f d23, d16, d0[0] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - andshi pc, r6, r2 │ │ │ │ + eorshi pc, ip, r2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - ldmibge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + stmibge r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7fa970c │ │ │ │ - @ instruction: 0xf8d6f8b3 │ │ │ │ - blls 0x2283a4 │ │ │ │ - svcvs 0x0080f012 │ │ │ │ - ldmibge r1, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - bcs 0x14689c │ │ │ │ - cmnphi fp, #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47d2a02 │ │ │ │ - strtmi sl, [r1], -sl, lsl #19 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 q8, d16, d21 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf808f7f4 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xd9d288 │ │ │ │ - ldmdblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - rsbscs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf892f7fa │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + @ instruction: 0xf0129b05 │ │ │ │ + @ instruction: 0xf43d6f80 │ │ │ │ + bls 0x3ca7f0 │ │ │ │ + @ instruction: 0xf0022a01 │ │ │ │ + bcs 0x181104 │ │ │ │ + stmdbge ip!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + andscs pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xffa2f7f3 │ │ │ │ - ldmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642a957 │ │ │ │ - vrsra.s64 d16, d28, #64 │ │ │ │ - @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 q9, d0, d12 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - eorcc pc, ip, r3, asr r8 @ │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xfe59e0b4 │ │ │ │ - stmdblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ - svclt 0x00142a02 │ │ │ │ - mvnscc pc, #79 @ 0x4f │ │ │ │ - ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf57d05c9 │ │ │ │ - movwls sl, #6459 @ 0x193b │ │ │ │ - ldcleq 6, cr15, [ip], {66} @ 0x42 │ │ │ │ - ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ - movwne pc, #50754 @ 0xc642 @ │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf85c3022 │ │ │ │ - @ instruction: 0xf04f2022 │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ - @ instruction: 0xf7f9c000 │ │ │ │ - @ instruction: 0xf7fdf9b9 │ │ │ │ - bcs 0x10e5b0 │ │ │ │ - stmdbge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addeq lr, r1, #3072 @ 0xc00 │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - msrcs CPSR_, #13762560 @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ - ldmdblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - vmul.i8 d26, d2, d1 │ │ │ │ - vrsra.s64 d22, d28, #64 │ │ │ │ - bl 0x1a0e1c │ │ │ │ - movwcs r0, #641 @ 0x281 │ │ │ │ - @ instruction: 0xf8d2a908 │ │ │ │ - @ instruction: 0xf7f922d0 │ │ │ │ - @ instruction: 0xf7fdfa4f │ │ │ │ - bcs 0x10e56c │ │ │ │ - stmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - movwne pc, #50754 @ 0xc642 @ │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, ip, #69206016 @ 0x4200000 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa3b │ │ │ │ - bcs 0x10e544 │ │ │ │ - stmiage ip!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x03bcf642 │ │ │ │ + @ instruction: 0xf7f39305 │ │ │ │ + blls 0x260200 │ │ │ │ + @ instruction: 0xf47d2800 │ │ │ │ + @ instruction: 0xf7fdaa16 │ │ │ │ + @ instruction: 0x4621b95d │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7f3020d │ │ │ │ + @ instruction: 0xf7fdff89 │ │ │ │ + bcs 0x10e754 │ │ │ │ + ldmdbge r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x23b4f642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + andmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa27 │ │ │ │ - @ instruction: 0xf8d6b8dc │ │ │ │ - bcs 0x16c4f0 │ │ │ │ - svclt 0x00144630 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xe02f4 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf57d05de │ │ │ │ - stmib sp, {r0, r1, r2, r3, r6, r7, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf642cc00 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ - @ instruction: 0xf6420335 │ │ │ │ - @ instruction: 0xf2c00cdc │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, sl, fp} │ │ │ │ + @ instruction: 0xf7fdfa79 │ │ │ │ + @ instruction: 0xf8d7b928 │ │ │ │ + bcs 0x1645d0 │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + movwcs r3, #9215 @ 0x23ff │ │ │ │ + strbeq r4, [r9, #1592] @ 0x638 │ │ │ │ + ldmdbge ip, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6429301 │ │ │ │ + @ instruction: 0xf2c02cd4 │ │ │ │ + @ instruction: 0xf6420c35 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ - @ instruction: 0xf950f7f9 │ │ │ │ - poplt {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ - svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xe0330 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - ldrbeq r4, [sp, #1584] @ 0x630 │ │ │ │ - ldmge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xcc00e9cd │ │ │ │ - ldcvs 2, cr15, [ip], #264 @ 0x108 │ │ │ │ - ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0x03bcf642 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vstmiaeq r2, {d14-d19} │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf8dc3022 │ │ │ │ - @ instruction: 0xf7f92220 │ │ │ │ - @ instruction: 0xf7fdf92f │ │ │ │ - bcs 0x10e49c │ │ │ │ - ldmge r8, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf9a0f7f9 │ │ │ │ + stmdblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + @ instruction: 0xf642a903 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + bl 0x1a0fb0 │ │ │ │ + movwcs r0, #641 @ 0x281 │ │ │ │ + @ instruction: 0xf8d2a908 │ │ │ │ + @ instruction: 0xf7f92320 │ │ │ │ + @ instruction: 0xf7fdfc17 │ │ │ │ + bcs 0x10e6c8 │ │ │ │ + ldmge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x03b4f642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ - cmppcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - @ instruction: 0xf9d6f7f9 │ │ │ │ - stmlt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + sbcscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ + blx 0xe9e2f0 │ │ │ │ + stmialt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642a887 │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + @ instruction: 0xf642a8e1 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vsubl.s8 q10, d0, d4 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xfe59e256 │ │ │ │ - ldmdalt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x99e318 │ │ │ │ + ldmlt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642a873 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf642a8cd │ │ │ │ + vrsra.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x209e27e │ │ │ │ - stmdalt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ + blx 0x49e340 │ │ │ │ + poplt {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - mvnscc pc, #79 @ 0x4f │ │ │ │ - ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf57d05c9 │ │ │ │ - movwls sl, #6231 @ 0x1857 │ │ │ │ - ldcleq 6, cr15, [ip], {66} @ 0x42 │ │ │ │ - ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0x03bcf642 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xe04a8 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + ldrbeq r4, [lr, #1592] @ 0x638 │ │ │ │ + ldmge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xcc00e9cd │ │ │ │ + movwcc pc, #17986 @ 0x4642 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + ldclcs 6, cr15, [r4], {66} @ 0x42 │ │ │ │ + ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf85c3022 │ │ │ │ - @ instruction: 0xf04f2022 │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ - @ instruction: 0xf7f9c000 │ │ │ │ - @ instruction: 0xf7fdf8d5 │ │ │ │ - bcs 0x10e3e8 │ │ │ │ - ldmdage lr!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - teqpne ip, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + @ instruction: 0xf7f92022 │ │ │ │ + @ instruction: 0xf7fdf937 │ │ │ │ + @ instruction: 0xf8d7b89e │ │ │ │ + bcs 0x16c6e4 │ │ │ │ + svclt 0x00144638 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xe04e8 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf57d05df │ │ │ │ + stmib sp, {r0, r4, r7, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf642cc00 │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ + @ instruction: 0xf6420c35 │ │ │ │ + vrsra.s64 d18, d20, #64 │ │ │ │ + bl 0x3e10a0 │ │ │ │ + stmdbge r8, {r1, r7, sl, fp} │ │ │ │ + eorcc pc, r2, r3, asr r8 @ │ │ │ │ + eorcs pc, r0, #220, 16 @ 0xdc0000 │ │ │ │ + @ instruction: 0xf916f7f9 │ │ │ │ + ldmdalt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + @ instruction: 0xf642a879 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + bl 0x1a10c4 │ │ │ │ + movwcs r0, #641 @ 0x281 │ │ │ │ + @ instruction: 0xf8d2a908 │ │ │ │ + @ instruction: 0xf7f92350 │ │ │ │ + @ instruction: 0xf7fdf9bd │ │ │ │ + bcs 0x10e5b4 │ │ │ │ + stmdage r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + msrcc SPSR_s, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + sbcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa55 │ │ │ │ - bcs 0x10e3c0 │ │ │ │ - stmdage sl!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x63bcf242 │ │ │ │ + @ instruction: 0xf7fdfb79 │ │ │ │ + bcs 0x10e58c │ │ │ │ + ldmdage r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + tstpcc r4, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - adcseq pc, ip, #69206016 @ 0x4200000 │ │ │ │ + sbcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8d3a908 │ │ │ │ - @ instruction: 0xf8523280 │ │ │ │ + @ instruction: 0xf853a908 │ │ │ │ + @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa3f │ │ │ │ - cmpcs r0, r8, lsl r8 │ │ │ │ - teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47d428a │ │ │ │ - ldcvs 8, cr10, [r2, #-68]! @ 0xffffffbc │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ - @ instruction: 0xf41220f8 │ │ │ │ - @ instruction: 0xf43d6f70 │ │ │ │ - stmdbge r8, {r0, r3, fp, sp, pc} │ │ │ │ - sbcscc pc, r1, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - mcr2 7, 2, pc, cr0, cr3, {7} @ │ │ │ │ + @ instruction: 0xf7fdfb65 │ │ │ │ + @ instruction: 0xf8d7b844 │ │ │ │ + bcs 0x164798 │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + movwcs r3, #9215 @ 0x23ff │ │ │ │ + strbeq r4, [ip, #1592] @ 0x638 │ │ │ │ + ldmdage r8!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6429301 │ │ │ │ + @ instruction: 0xf2c02cd4 │ │ │ │ + @ instruction: 0xf6420c35 │ │ │ │ + vrsra.s64 d18, d20, #64 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ + eorcc pc, r2, r3, asr r8 @ │ │ │ │ + eorcs pc, r2, ip, asr r8 @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8bcf7f9 │ │ │ │ + stmdalt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + @ instruction: 0xf642a81f │ │ │ │ + vbic.i32 d19, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf6420335 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + blx 0x101e49c │ │ │ │ + stmdalt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + @ instruction: 0xf642a80b │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + bl 0x1a11a0 │ │ │ │ + @ instruction: 0xf642038c │ │ │ │ + vrshr.s64 d18, d20, #64 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + addcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + blx 0xa9e4c8 │ │ │ │ svclt 0x00f9f7fc │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #48, 2 │ │ │ │ + svcge 0x00f2f47c │ │ │ │ + @ instruction: 0x46386d3a │ │ │ │ + ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + svcge 0x00eaf43c │ │ │ │ + vmla.i8 d26, d4, d8 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ + strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movwls r9, #41995 @ 0xa40b │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + mcr2 7, 1, pc, cr6, cr3, {7} @ │ │ │ │ + svclt 0x00d9f7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - @ instruction: 0xf013aff1 │ │ │ │ + @ instruction: 0xf013afd1 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r2, r3, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - ldc2 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ - svclt 0x00d3f7fc │ │ │ │ + stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + svclt 0x00b3f7fc │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ - svcge 0x00cef47c │ │ │ │ + svcge 0x00aef47c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213024,233 +213134,233 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfe9b │ │ │ │ - @ instruction: 0xf44fbfaa │ │ │ │ + @ instruction: 0xf7fcfe81 │ │ │ │ + @ instruction: 0xf44fbf8a │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - svcge 0x00a2f47c │ │ │ │ + svcge 0x0082f47c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140a85c │ │ │ │ + b 0x140aa14 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfe71 │ │ │ │ - @ instruction: 0xf1b2bf80 │ │ │ │ + @ instruction: 0xf7fcfe57 │ │ │ │ + @ instruction: 0xf1b2bf60 │ │ │ │ @ instruction: 0xf47c7f80 │ │ │ │ - ldmdaeq r9, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x11208b8 │ │ │ │ + b 0x1120a70 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1167e88 │ │ │ │ + b 0x1168040 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 2, pc, cr8, cr3, {7} @ │ │ │ │ - svclt 0x0057f7fc │ │ │ │ - rscne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + mcr2 7, 1, pc, cr14, cr3, {7} @ │ │ │ │ + svclt 0x0037f7fc │ │ │ │ + rsbcc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2 7, cr15, [r6, #972] @ 0x3cc │ │ │ │ - svclt 0x004ff7fc │ │ │ │ - adcne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + ldc2l 7, cr15, [ip, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x002ff7fc │ │ │ │ + eorcc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ - svclt 0x0047f7fc │ │ │ │ + ldc2l 7, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x0027f7fc │ │ │ │ eoreq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - stc2 7, cr15, [r6, #972] @ 0x3cc │ │ │ │ - svclt 0x003ff7fc │ │ │ │ + stc2l 7, cr15, [ip, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x001ff7fc │ │ │ │ rsbsvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - ldc2l 7, cr15, [lr, #-972]! @ 0xfffffc34 │ │ │ │ - svclt 0x0037f7fc │ │ │ │ + stc2l 7, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x0017f7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - @ instruction: 0xf013af2f │ │ │ │ + @ instruction: 0xf013af0f │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r1, r3, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcfc79 │ │ │ │ - @ instruction: 0xf44fbf12 │ │ │ │ + @ instruction: 0xf7fcfc5f │ │ │ │ + @ instruction: 0xf44fbef2 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - svcge 0x000af47c │ │ │ │ + mcrge 4, 7, pc, cr10, cr12, {3} @ │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140a98c │ │ │ │ + b 0x140ab44 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfdd9 │ │ │ │ - ldceq 14, cr11, [sl], {232} @ 0xe8 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf7fcfdbf │ │ │ │ + b 0x14d026c │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e04 │ │ │ │ - @ instruction: 0xf1ce010f │ │ │ │ - b 0x13e3e34 │ │ │ │ - @ instruction: 0xf0130c01 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ - stmib sp, {r2, r3, r4, r5, r6, r7, r8, pc}^ │ │ │ │ + stmib sp, {r0, r3, r9, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - tstpne sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + @ instruction: 0x23a1f648 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ rsbsvs pc, r5, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe29e5ce │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr11, cr12, {7} │ │ │ │ + blx 0x1c1e786 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr11, cr12, {7} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140aa2c │ │ │ │ + b 0x140abe4 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmlal.s q10, d0, d1[4] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfd89 │ │ │ │ - ldceq 14, cr11, [sl], {152} @ 0x98 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - streq pc, [pc], #-3 @ 0xe0640 │ │ │ │ - ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ - cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ + @ instruction: 0xf7fcfd6f │ │ │ │ + ldmdaeq r9, {r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf1ce4321 │ │ │ │ - @ instruction: 0xf0130e20 │ │ │ │ - tstls r8, r0, asr #8 │ │ │ │ - @ instruction: 0x53adf647 │ │ │ │ + strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + ldceq 3, cr4, [sl], {17} │ │ │ │ + cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstls r8, r2, lsr #6 │ │ │ │ + strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ + cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ + teqpvc r1, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ @ instruction: 0xf041a908 │ │ │ │ - stmib sp, {r3, r5, r9, pc}^ │ │ │ │ + stmib sp, {r0, r2, r4, r5, r9, pc}^ │ │ │ │ @ instruction: 0xf6412409 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf04f020a │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f9c030 │ │ │ │ - @ instruction: 0xf7fcfb39 │ │ │ │ - sbcseq fp, r9, #1760 @ 0x6e0 │ │ │ │ - mcrge 5, 3, pc, cr10, cr12, {3} @ │ │ │ │ + @ instruction: 0xf7fcfb1f │ │ │ │ + sbcseq fp, r9, #1248 @ 0x4e0 │ │ │ │ + mcrge 5, 2, pc, cr10, cr12, {3} @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmov.i32 d23, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vrshr.s64 d16, d5, #64 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcfa0d │ │ │ │ - ldmdaeq r9, {r1, r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf9ed │ │ │ │ + ldmdaeq r9, {r1, r2, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120b24 │ │ │ │ + b 0x1120cdc │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11680f4 │ │ │ │ + b 0x11682ac │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbsvs pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r2, #-972] @ 0xfffffc34 │ │ │ │ - mcrlt 7, 1, pc, cr1, cr12, {7} @ │ │ │ │ + ldc2l 7, cr15, [r8], #972 @ 0x3cc │ │ │ │ + mcrlt 7, 0, pc, cr1, cr12, {7} @ │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + @ instruction: 0xf001020f │ │ │ │ + vorr.i32 d16, #176 @ 0x000000b0 │ │ │ │ + tstmi r1, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ - @ instruction: 0xf0023103 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - movwmi r0, #41999 @ 0xa40f │ │ │ │ - vmov.i16 q8, #185 @ 0x00b9 │ │ │ │ - @ instruction: 0xf0014e04 │ │ │ │ - @ instruction: 0x43210110 │ │ │ │ - cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ - strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - @ instruction: 0xf6479108 │ │ │ │ - vrsra.s64 d22, d13, #64 │ │ │ │ + @ instruction: 0xf0024e04 │ │ │ │ + @ instruction: 0x43220210 │ │ │ │ + @ instruction: 0xf0139108 │ │ │ │ + @ instruction: 0xf1ce0440 │ │ │ │ + vceq.f32 d16, d8, d16 │ │ │ │ + vsubw.s8 q8, q0, d17 │ │ │ │ stmdbge r8, {r0, r2, r3, r8, r9} │ │ │ │ - msrhi CPSR_xc, r1, asr #32 │ │ │ │ + teqphi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ sbcsmi pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff19e754 │ │ │ │ - ldcllt 7, cr15, [r7, #1008]! @ 0x3f0 │ │ │ │ + blx 0xfeb1e90c │ │ │ │ + ldcllt 7, cr15, [r7, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213260,191 +213370,192 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfcc3 │ │ │ │ - ldmdaeq r9, {r1, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfca9 │ │ │ │ + ldmdaeq r9, {r1, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120c0c │ │ │ │ + b 0x1120dc4 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11681dc │ │ │ │ + b 0x1168394 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ eorvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [lr], {243} @ 0xf3 │ │ │ │ - stclt 7, cr15, [sp, #1008]! @ 0x3f0 │ │ │ │ + stc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ + stclt 7, cr15, [sp, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02d8 │ │ │ │ - ldmdaeq r9, {r0, r3, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120c5c │ │ │ │ + b 0x1120e14 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - ldrtmi r3, [r0], -r3, lsl #24 │ │ │ │ + ldrtmi r3, [r8], -r3, lsl #24 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vsubl.s8 q11, d0, d9 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ vsubl.u8 q8, d3, d13 │ │ │ │ @ instruction: 0xf1cc1e80 │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf94b │ │ │ │ - sbcseq fp, ip, #132, 26 @ 0x2100 │ │ │ │ - stcge 5, cr15, [r0, #496] @ 0x1f0 │ │ │ │ + @ instruction: 0xf7fcf92b │ │ │ │ + sbcseq fp, ip, #100, 26 @ 0x1900 │ │ │ │ + stclge 5, cr15, [r0, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 d21, d17, #64 │ │ │ │ + vmvn.i32 d23, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf923 │ │ │ │ - ldmdaeq r9, {r2, r3, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf903 │ │ │ │ + ldmdaeq r9, {r2, r3, r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120cf8 │ │ │ │ + b 0x1120eb0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11682c8 │ │ │ │ + b 0x1168480 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - rsbvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + rscvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8fef7fc │ │ │ │ - ldclt 7, cr15, [r7, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf8def7fc │ │ │ │ + ldclt 7, cr15, [r7, #-1008] @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf8d9 │ │ │ │ - ldcvs 13, cr11, [r2, #-72]! @ 0xffffffb8 │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf7fcf8b9 │ │ │ │ + ldcvs 12, cr11, [sl, #-968]! @ 0xfffffc38 │ │ │ │ + @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ - stmdbge r8, {r0, r3, r8, sl, fp, sp, pc} │ │ │ │ - adcmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r0, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + eorvs pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - blx 0x111e93a │ │ │ │ - ldcllt 7, cr15, [r9], #1008 @ 0x3f0 │ │ │ │ - @ instruction: 0x46306d32 │ │ │ │ - ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ - svcmi 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r0], #240 @ 0xf0 │ │ │ │ - vmla.i8 d26, d4, d8 │ │ │ │ - vmlal.s q10, d0, d1[4] │ │ │ │ - strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ - movwgt lr, #35277 @ 0x89cd │ │ │ │ - strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfb27 │ │ │ │ - ldmdaeq sl, {r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f3c030 │ │ │ │ + @ instruction: 0xf7fcfb25 │ │ │ │ + ldcvs 12, cr11, [sl, #-864]! @ 0xfffffca0 │ │ │ │ + @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf41220f8 │ │ │ │ + @ instruction: 0xf43c4f70 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ + rscpl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f3c030 │ │ │ │ + @ instruction: 0xf7fcfb0b │ │ │ │ + ldmdaeq sl, {r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f41d0 │ │ │ │ + b 0x13f438c │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vraddhn.i16 d16, , q8 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3586 @ 0xfffff1fe │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - blx 0xfec1e9b6 │ │ │ │ - ldclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ + blx 0xfe51eb72 │ │ │ │ + ldclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 d22, d25, #64 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vmvn.i32 d16, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf85d │ │ │ │ - b 0x14cfc90 │ │ │ │ + @ instruction: 0xf7fcf83b │ │ │ │ + b 0x14cfdc4 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a127c │ │ │ │ + b 0x14a1438 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1464288 │ │ │ │ + b 0x1464444 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rsbseq pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0x1a1ea46 │ │ │ │ - ldcllt 7, cr15, [r3], #-1008 @ 0xfffffc10 │ │ │ │ + blx 0x131ec02 │ │ │ │ + mrrclt 7, 15, pc, r1, cr12 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213454,105 +213565,105 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfb3f │ │ │ │ - ldmdaeq r9, {r1, r2, r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfb23 │ │ │ │ + ldmdaeq r9, {r2, r3, r5, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120f14 │ │ │ │ + b 0x11210d0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11684e4 │ │ │ │ + b 0x11686a0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ addpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x79eada │ │ │ │ - stclt 7, cr15, [r9], #-1008 @ 0xfffffc10 │ │ │ │ + blx 0x9ec94 │ │ │ │ + stclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ @ instruction: 0xf57c02da │ │ │ │ - ldmdaeq r9, {r0, r2, r5, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120f64 │ │ │ │ + b 0x1121120 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168534 │ │ │ │ + b 0x11686f0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - rsbvc pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + rsceq pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffc8f7fb │ │ │ │ - stclt 7, cr15, [r1], {252} @ 0xfc │ │ │ │ + @ instruction: 0xffa6f7fb │ │ │ │ + bllt 0xff8ded0c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140afa0 │ │ │ │ + b 0x140b15c │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfacf │ │ │ │ - @ instruction: 0xf013bbde │ │ │ │ + @ instruction: 0xf7fcfab3 │ │ │ │ + @ instruction: 0xf013bbbc │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r3, r4, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r4, r5, r7, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcf927 │ │ │ │ - ldmdaeq r9, {r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf90b │ │ │ │ + ldmdaeq r9, {r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1121030 │ │ │ │ + b 0x11211ec │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168600 │ │ │ │ + b 0x11687bc │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ eorpl pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe41ebf4 │ │ │ │ - bllt 0xfe7dec1c │ │ │ │ + blx 0x1d1edb0 │ │ │ │ + bllt 0x1f5edd8 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213562,89 +213673,89 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfa67 │ │ │ │ - b 0x14cfa50 │ │ │ │ + @ instruction: 0xf7fcfa4b │ │ │ │ + b 0x14cfb84 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ @ instruction: 0xf00c010f │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - b 0x13e8688 │ │ │ │ + b 0x13e8844 │ │ │ │ ldceq 12, cr0, [r9], {1} │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - b 0x11454cc │ │ │ │ + b 0x1145688 │ │ │ │ vrhadd.s8 d16, d3, d12 │ │ │ │ vsubl.s8 , d0, d17 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r0, r3, r9, sl, fp, ip} │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ @ instruction: 0xf7f3930b │ │ │ │ - @ instruction: 0xf7fcfa43 │ │ │ │ - @ instruction: 0xf013bb52 │ │ │ │ + @ instruction: 0xf7fcfa27 │ │ │ │ + @ instruction: 0xf013bb30 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r2, r3, r6, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r3, r5, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - @ instruction: 0xf88ef7f8 │ │ │ │ - bllt 0xddecec │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14ad110 │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + @ instruction: 0xf872f7f8 │ │ │ │ + bllt 0x55eea8 │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + @ instruction: 0xf0020c10 │ │ │ │ + b 0x13e170c │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + vmull.p8 q10, d3, d3 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44560 @ 0xae10 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - ldrhi pc, [r9], r0, asr #32 │ │ │ │ + strthi pc, [r4], r0, asr #32 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf647a908 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vmla.i8 d26, d8, d8 │ │ │ │ + vqdmlal.s , d0, d1[4] │ │ │ │ vcgt.s8 d16, d0, d13 │ │ │ │ vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcff31 │ │ │ │ - b 0x14cf970 │ │ │ │ + @ instruction: 0xf7fcff15 │ │ │ │ + b 0x14cfaa4 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a159c │ │ │ │ + b 0x14a1758 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x14645a8 │ │ │ │ + b 0x1464764 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xf9d4f7f3 │ │ │ │ - blt 0xff9ded8c │ │ │ │ + @ instruction: 0xf9b8f7f3 │ │ │ │ + blt 0xff15ef48 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213654,74 +213765,74 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf9af │ │ │ │ - ldmdaeq r9, {r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf993 │ │ │ │ + ldmdaeq r9, {r2, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1121234 │ │ │ │ + b 0x11213f0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168804 │ │ │ │ + b 0x11689c0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbsvs pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf98af7f3 │ │ │ │ - blt 0xfe75ee20 │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14ad244 │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + @ instruction: 0xf96ef7f3 │ │ │ │ + blt 0x1edefdc │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + @ instruction: 0xf0020c10 │ │ │ │ + b 0x13e1840 │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + vmull.p8 q10, d3, d2 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44552 @ 0xae08 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - strbhi pc, [sp, #-64]! @ 0xffffffc0 @ │ │ │ │ + ldrbhi pc, [r8, #-64]! @ 0xffffffc0 @ │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d8, d8 │ │ │ │ - vsubw.s8 q8, q0, d29 │ │ │ │ - vcgt.s8 d16, d8, d13 │ │ │ │ - vrshr.s64 d22, d13, #64 │ │ │ │ + vrsra.s64 d17, d17, #64 │ │ │ │ + @ instruction: 0xf648030d │ │ │ │ + vsubl.s8 q8, d0, d17 │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfe97 │ │ │ │ - b 0x14cf83c │ │ │ │ + @ instruction: 0xf7fcfe7b │ │ │ │ + b 0x14cf970 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a16d0 │ │ │ │ + b 0x14a188c │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x14646dc │ │ │ │ + b 0x1464898 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xf93af7f3 │ │ │ │ - blt 0x135eec0 │ │ │ │ + @ instruction: 0xf91ef7f3 │ │ │ │ + blt 0xadf07c │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ @ instruction: 0xf00c910c │ │ │ │ ldceq 12, cr0, [r9], {16} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ @@ -213730,16 +213841,16 @@ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ sbcspl pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stcmi 3, cr15, [r2], {195} @ 0xc3 │ │ │ │ @ instruction: 0x1e09e9cd │ │ │ │ @ instruction: 0xf1cca908 │ │ │ │ movwls r0, #45832 @ 0xb308 │ │ │ │ - @ instruction: 0xf916f7f3 │ │ │ │ - blt 0xa5ef08 │ │ │ │ + @ instruction: 0xf8faf7f3 │ │ │ │ + blt 0x1df0c4 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213749,57 +213860,57 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s q11, d16, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf8f1 │ │ │ │ - ldmdaeq r9, {r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8d5 │ │ │ │ + ldmdaeq r9, {r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x11213b0 │ │ │ │ + b 0x112156c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168980 │ │ │ │ + b 0x1168b3c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbsvs pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8ccf7f3 │ │ │ │ - ldmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8b0f7f3 │ │ │ │ + ldmiblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161bf0 │ │ │ │ + blcs 0x161dac │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmdaeq r9, {r2, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x112140c │ │ │ │ + b 0x11215c8 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11689dc │ │ │ │ + b 0x1168b98 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ sbcvs pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf89ef7f3 │ │ │ │ - stmiblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf882f7f3 │ │ │ │ + stmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213809,52 +213920,52 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf879 │ │ │ │ - ldmdaeq sl, {r3, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf85d │ │ │ │ + ldmdaeq sl, {r1, r2, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f487c │ │ │ │ + b 0x13f4a38 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmov.i32 d16, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3585 @ 0xfffff1ff │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf854f7f3 │ │ │ │ - stmdblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf838f7f3 │ │ │ │ + stmdblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x14a14e0 │ │ │ │ + b 0x14a169c │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x14058d8 │ │ │ │ + b 0x1405a94 │ │ │ │ @ instruction: 0xf6430c01 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcf831 │ │ │ │ - ldmdaeq sl, {r6, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf815 │ │ │ │ + ldmdaeq sl, {r1, r2, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ @@ -213862,31 +213973,31 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4303 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xf80ef7f3 │ │ │ │ - ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xfff2f7f2 │ │ │ │ + ldmlt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ - ldmdbge r8, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ @ instruction: 0xf001020f │ │ │ │ @ instruction: 0xf8cd0110 │ │ │ │ tstmi r1, #40 @ 0x28 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0024c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ movwcs sl, #6408 @ 0x1908 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ - mrc2 7, 2, pc, cr10, cr7, {7} │ │ │ │ - ldmlt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + mrc2 7, 1, pc, cr14, cr7, {7} │ │ │ │ + ldmlt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213896,1956 +214007,1980 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f2c030 │ │ │ │ - @ instruction: 0xf7fcffcb │ │ │ │ - b 0x14cf518 │ │ │ │ + @ instruction: 0xf7fcffaf │ │ │ │ + b 0x14cf64c │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a19f4 │ │ │ │ + b 0x14a1bb0 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1464a00 │ │ │ │ + b 0x1464bbc │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rsbmi pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xffa8f7f2 │ │ │ │ - ldmlt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff8cf7f2 │ │ │ │ + ldmlt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140b634 │ │ │ │ + b 0x140b7f0 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fcff85 │ │ │ │ - ldceq 8, cr11, [sl], {148} @ 0x94 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf7fcff69 │ │ │ │ + b 0x14cf5c0 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e03 │ │ │ │ - @ instruction: 0xf1ce010f │ │ │ │ - b 0x13e4a9c │ │ │ │ - @ instruction: 0xf0130c01 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ - stmib sp, {r0, r2, r3, r6, sl, pc}^ │ │ │ │ + stmib sp, {r3, r4, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - msrne CPSR_sc, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x23a9f648 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ eorspl pc, r1, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ - stmdalt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14ad6a8 │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + ldc2l 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + stmdalt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + @ instruction: 0xf0020c10 │ │ │ │ + b 0x13e1ca4 │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + vmull.p8 q10, d3, d2 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44552 @ 0xae08 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - sbcshi pc, r2, #64 @ 0x40 │ │ │ │ + sbcshi pc, sp, #64 @ 0x40 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf648a908 │ │ │ │ - vqdmlal.s , d0, d1[3] │ │ │ │ - vcgt.s8 d16, d8, d13 │ │ │ │ - vrshr.s64 d22, d13, #64 │ │ │ │ + vrsra.s64 q9, , #64 │ │ │ │ + @ instruction: 0xf648030d │ │ │ │ + vsubl.s8 q8, d0, d17 │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfc65 │ │ │ │ - ldmibvc fp, {r1, r3, r4, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfc49 │ │ │ │ + ldmibvc fp, {r3, r4, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - mcrlt 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr10, cr13, {7} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161f44 │ │ │ │ + blcs 0x162100 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - strtmi fp, [r1], -sl, asr #18 │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + @ instruction: 0x4621b93f │ │ │ │ + @ instruction: 0xf64b4638 │ │ │ │ + vmlal.s q9, d0, d1[2] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fcfe65 │ │ │ │ - ldcvs 8, cr11, [r2, #-120]! @ 0xffffff88 │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf7fbfe49 │ │ │ │ + ldcvs 15, cr11, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ - @ instruction: 0xf43c6f70 │ │ │ │ - stmdbge r8, {r0, r2, r4, fp, sp, pc} │ │ │ │ - addcc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0xf43b6f70 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + andpl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - mcr2 7, 2, pc, cr12, cr2, {7} @ │ │ │ │ - stmdalt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x46306d32 │ │ │ │ - ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - svcge 0x00fcf43b │ │ │ │ - vmla.i8 d26, d4, d8 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ - movwgt lr, #35277 @ 0x89cd │ │ │ │ - strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fbfe33 │ │ │ │ - ldmibvc fp, {r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f2c030 │ │ │ │ + @ instruction: 0xf7fbfe2f │ │ │ │ + ldcvs 15, cr11, [sl, #-904]! @ 0xfffffc78 │ │ │ │ + @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf41220f8 │ │ │ │ + @ instruction: 0xf43b6f70 │ │ │ │ + stmdbge r8, {r0, r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + rsbsmi pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f2c030 │ │ │ │ + @ instruction: 0xf7fbfe15 │ │ │ │ + ldmibvc fp, {r3, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldcllt 7, cr15, [r7], #1008 @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161fe0 │ │ │ │ + blcs 0x1621a0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r0, r1, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r2, r3, r6, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162004 │ │ │ │ + blcs 0x1621c4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - @ instruction: 0x4621b978 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vmlal.s q11, d0, d1[2] │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfe05 │ │ │ │ - @ instruction: 0x4621bfbe │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vmov.i32 d18, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdfb │ │ │ │ - @ instruction: 0x4621bfb4 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdf1 │ │ │ │ - strtmi fp, [r1], -sl, lsr #31 │ │ │ │ - @ instruction: 0xf64a4630 │ │ │ │ - vrshr.s64 d22, d17, #64 │ │ │ │ + strtmi fp, [r1], -r1, ror #18 │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfde7 │ │ │ │ - strtmi fp, [r1], -r0, lsr #31 │ │ │ │ - @ instruction: 0xf64a4630 │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ + qadd8mi fp, r1, sl │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfddd │ │ │ │ - qadd8mi fp, r1, r6 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ + qadd8mi fp, r1, r0 │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfdd3 │ │ │ │ - strtmi fp, [r1], -ip, lsl #31 │ │ │ │ - @ instruction: 0xf64a4630 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + strtmi fp, [r1], -r6, lsl #31 │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vsubl.s8 q8, d0, d25 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfdc9 │ │ │ │ - strtmi fp, [r1], -r2, lsl #31 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + qsub16mi fp, r1, ip │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfdbf │ │ │ │ - ldmibvc fp, {r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + qsub16mi fp, r1, r2 │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7f2020d │ │ │ │ + @ instruction: 0xf7fbfdb5 │ │ │ │ + strtmi fp, [r1], -r8, ror #30 │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ + @ instruction: 0xf7f2020d │ │ │ │ + @ instruction: 0xf7fbfdab │ │ │ │ + qsaxmi fp, r1, lr │ │ │ │ + @ instruction: 0xf64b4638 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf7f2020d │ │ │ │ + @ instruction: 0xf7fbfda1 │ │ │ │ + ldmibvc fp, {r2, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stcllt 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - smlabtgt r9, sp, r9, lr │ │ │ │ - andls sl, fp, #8, 18 @ 0x20000 │ │ │ │ - movwls r2, #20993 @ 0x5201 │ │ │ │ - vsubl.u8 , d3, d12 │ │ │ │ - andls r4, r8, #268435464 @ 0x10000008 │ │ │ │ - blx 0x101f47e │ │ │ │ - @ instruction: 0xf47c2800 │ │ │ │ - blls 0x24b550 │ │ │ │ - @ instruction: 0xf7fd2701 │ │ │ │ - strtmi fp, [r1], -r2, lsr #16 │ │ │ │ - @ instruction: 0xf64a4630 │ │ │ │ - vmlal.s q8, d16, d1[2] │ │ │ │ + ldcllt 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ + stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ + movwls lr, #21001 @ 0x5209 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + vsubl.u8 q14, d3, d11 │ │ │ │ + @ instruction: 0xf8cd4c81 │ │ │ │ + @ instruction: 0xf7f8c020 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r9, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf04f9b05 │ │ │ │ + @ instruction: 0xf7fd0801 │ │ │ │ + strtmi fp, [r1], -r9, lsl #16 │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vmlal.s q9, d0, d1[0] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd99 │ │ │ │ - qsaxmi fp, r1, r2 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf7fbfd79 │ │ │ │ + strtmi fp, [r1], -ip, lsr #30 │ │ │ │ + vmin.s8 d20, d11, d24 │ │ │ │ + vmlal.s q11, d16, d1[6] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd8f │ │ │ │ - ldmibvc fp, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfd6f │ │ │ │ + ldmibvc fp, {r1, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stcllt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - subscc pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + mcrrlt 7, 15, pc, sl, cr13 @ │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + sbcmi pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ - svclt 0x0035f7fb │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcne pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + ldc2l 7, cr15, [ip, #-968] @ 0xfffffc38 │ │ │ │ + svclt 0x000ff7fb │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + andscc pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ - svclt 0x002bf7fb │ │ │ │ + ldc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ + svclt 0x0005f7fb │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162150 │ │ │ │ + blcs 0x162314 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - @ instruction: 0xf44fbb91 │ │ │ │ + @ instruction: 0xf44fbb79 │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - ldrhi pc, [fp, r0] │ │ │ │ + strbhi pc, [fp, r0] @ │ │ │ │ msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.32 {d24-d26}, [pc], r1 │ │ │ │ + vst1.32 {d24-d26}, [pc :128], r7 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - svcge 0x0023f47b │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr14, cr11, {3} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - ldc2l 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ - ldrbeq r9, [r8], -r5, lsl #22 │ │ │ │ - svcge 0x0019f57b │ │ │ │ - @ instruction: 0xf8d26d32 │ │ │ │ - @ instruction: 0xf41220f8 │ │ │ │ - @ instruction: 0xf43b6f70 │ │ │ │ - bls 0x3cd1b4 │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - stmdbge r8, {r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d7, d16 │ │ │ │ - vsubl.s8 q10, d0, d29 │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - blls 0x260bb8 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbafb7 │ │ │ │ - @ instruction: 0xf44fbf00 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - strthi pc, [r4], #0 │ │ │ │ - msrvc SPSR_, pc, asr #8 │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + blls 0x260e68 │ │ │ │ + @ instruction: 0xf57b065e │ │ │ │ + ldcvs 14, cr10, [sl, #-972]! @ 0xfffffc34 │ │ │ │ + ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + mcrge 4, 7, pc, cr12, cr11, {1} @ │ │ │ │ + bcs 0x187f60 │ │ │ │ + mcrge 4, 7, pc, cr8, cr11, {3} @ │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + adcspl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + stc2l 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + svcge 0x0093f47b │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr10, cr11, {7} │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3.16 {d24-d26}, [pc :256], r9 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vst3.32 {d24-d26}, [pc :256], r9 │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - mcrge 4, 7, pc, cr11, cr11, {3} @ │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6fdff │ │ │ │ - blls 0x22990c │ │ │ │ + strhi pc, [sp], #0 │ │ │ │ + msrvc CPSR_, pc, asr #8 │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47b428a │ │ │ │ + stmdage r8, {r0, r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + @ instruction: 0xf8d7fdd5 │ │ │ │ + blls 0x229ad4 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr13, cr11, {1} │ │ │ │ - bcs 0x147e04 │ │ │ │ - @ instruction: 0x81b4f001 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr6, cr11, {1} │ │ │ │ + bcs 0x147fcc │ │ │ │ + mvnhi pc, r1 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621aed6 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 q9, d16, d25 │ │ │ │ + strtmi sl, [r1], -pc, lsr #29 │ │ │ │ + vmin.s8 d20, d12, d24 │ │ │ │ + vsubl.s8 q10, d0, d17 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - ldc2l 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x007ef47b │ │ │ │ - mcrlt 7, 6, pc, cr7, cr11, {7} @ │ │ │ │ + svcge 0x0059f47b │ │ │ │ + mcrlt 7, 5, pc, cr0, cr11, {7} @ │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ - strthi pc, [fp], r0 │ │ │ │ + ldrbhi pc, [r4], r0 @ │ │ │ │ svcvc 0x0060f5b2 │ │ │ │ - ldrbthi pc, [fp], -r0 @ │ │ │ │ + strthi pc, [r3], r0 │ │ │ │ svcvc 0x0020f5b2 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr11, cr11, {3} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr4, cr11, {3} │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - vmla.f32 , q10, │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0xf44fbf5d │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - cmnphi r7, #0 @ p-variant is OBSOLETE │ │ │ │ - msrvc SPSR_, pc, asr #8 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + stc2 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + subsvc pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + svclt 0x0037f7fb │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst2.16 {d24-d27}, [pc], ip │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vst2.32 {d24-d27}, [pc], r0 │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr11, cr11, {3} │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6fdaf │ │ │ │ - blls 0x2299ac │ │ │ │ + cmpphi r4, #0 @ p-variant is OBSOLETE │ │ │ │ + msrvc CPSR_, pc, asr #8 │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47b428a │ │ │ │ + stmdage r8, {r0, r1, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + @ instruction: 0xf8d7fd83 │ │ │ │ + blls 0x229b78 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - mcrge 4, 4, pc, cr13, cr11, {1} @ │ │ │ │ - bcs 0x147ea4 │ │ │ │ - sbcshi pc, r1, r1 │ │ │ │ + mcrge 4, 3, pc, cr4, cr11, {1} @ │ │ │ │ + bcs 0x148070 │ │ │ │ + tstphi r1, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r6, lsl #29 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + @ instruction: 0x4621ae5d │ │ │ │ + vmin.s8 d20, d12, d24 │ │ │ │ + vsubl.s8 , d0, d21 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - stc2 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x002ef47b │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr7, cr11, {7} │ │ │ │ + svcge 0x0007f47b │ │ │ │ + mcrlt 7, 2, pc, cr14, cr11, {7} @ │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.8 {d24}, [pc :128], r6 │ │ │ │ + vst1.16 {d24}, [pc :64], r5 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - strhi pc, [r1, -r0] │ │ │ │ + strhi pc, [pc, -r0]! │ │ │ │ msrvc CPSR_, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47b428a │ │ │ │ - stmdage r8, {r1, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdage r8, {r0, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - strls r4, [ip, -r4, lsl #12] │ │ │ │ - ldc2l 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ - blls 0x247f08 │ │ │ │ - @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x18183c │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr3, cr11, {3} │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcsvs pc, r9, #78643200 @ 0x4b00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260a40 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaefb │ │ │ │ - @ instruction: 0xf5b2be44 │ │ │ │ - @ instruction: 0xf0007f20 │ │ │ │ - @ instruction: 0xf5b283a4 │ │ │ │ - @ instruction: 0xf0007f40 │ │ │ │ - @ instruction: 0xf5b28388 │ │ │ │ - @ instruction: 0xf47b7f00 │ │ │ │ - stmdage r8, {r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - strls r9, [ip, -r5, lsl #2] │ │ │ │ - stc2l 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + bls 0x3e0dcc │ │ │ │ + bcs 0x1484c0 │ │ │ │ + addhi pc, r5, r1 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + strtmi sl, [r1], -r9, lsr #28 │ │ │ │ + vmin.s8 d20, d12, d24 │ │ │ │ + vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + stc2 7, cr15, [ip], #968 @ 0x3c8 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr3, cr11, {3} │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr10, cr11, {7} │ │ │ │ + svcvc 0x0020f5b2 │ │ │ │ + @ instruction: 0x83b2f000 │ │ │ │ + svcvc 0x0040f5b2 │ │ │ │ + orrshi pc, r5, #0 │ │ │ │ + svcvc 0x0000f5b2 │ │ │ │ + mcrge 4, 0, pc, cr14, cr11, {3} @ │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ rscsvs pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr10, cr11, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr1, cr11, {7} │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3. {d24,d26,d28}, [pc], r4 │ │ │ │ + vst3. {d24,d26,d28}, [pc :128], r7 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - ldrhi pc, [pc] @ 0xe1750 │ │ │ │ + strbhi pc, [r1] @ │ │ │ │ svccc 0x0081f5b2 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr11, cr11, {3} │ │ │ │ + ldclge 4, cr15, [r0, #492]! @ 0x1ec │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e0c24 │ │ │ │ - bcs 0x148380 │ │ │ │ - ldrhi pc, [r1, -r0] │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -ip, lsl #28 │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vmlal.s q10, d0, d1[4] │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - stc2 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr4, cr11, {3} │ │ │ │ - ldcllt 7, cr15, [sp, #1004]! @ 0x3ec │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + stc2 7, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ + blls 0x248168 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x18363c │ │ │ │ + stclge 4, cr15, [r0, #492]! @ 0x1ec │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + sbcspl pc, r9, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f29305 │ │ │ │ + blls 0x260ae8 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbae8a │ │ │ │ + @ instruction: 0xf44fbdd1 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ + strbthi pc, [r9], #-0 @ │ │ │ │ + msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3.16 {d24-d26}, [pc :64], r3 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vst3.8 {d24-d26}, [pc :256], lr │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - strthi pc, [r9], #-0 │ │ │ │ - msrvc CPSR_, pc, asr #8 │ │ │ │ - smlabteq r2, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47b428a │ │ │ │ - ldrmi sl, [r9], -r8, ror #27 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - blls 0x260b48 │ │ │ │ - ldrbeq r9, [sp], -fp, lsl #16 │ │ │ │ - ldrhi pc, [r8, r0, lsl #2]! │ │ │ │ - adcsvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ + ldcge 4, cr15, [ip, #492]! @ 0x1ec │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + blls 0x260c5c │ │ │ │ + ldrbeq r9, [r9], -fp, lsl #16 │ │ │ │ + strbhi pc, [r4, r0, lsl #2]! @ │ │ │ │ + adcseq pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ ldrdcs pc, [r0, #130] @ 0x82 │ │ │ │ - ldc2l 7, cr15, [ip, #988] @ 0x3dc │ │ │ │ + ldc2 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stclge 4, cr15, [sp, #236] @ 0xec │ │ │ │ - mcrlt 7, 4, pc, cr0, cr11, {7} @ │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcne pc, r9, #78643200 @ 0x4b00000 │ │ │ │ + stcge 4, cr15, [r0, #236]! @ 0xec │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr5, cr11, {7} │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + eorcc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - blx 0xffd9f7d2 │ │ │ │ - stclt 7, cr15, [fp, #1004]! @ 0x3ec │ │ │ │ + blx 0xff39f9a6 │ │ │ │ + ldcllt 7, cr15, [sp, #-1004]! @ 0xfffffc14 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162450 │ │ │ │ + blcs 0x162624 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ - stmib sp, {r0, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r8, {r0, r3, r8, lr, pc} │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ - vmull.u8 q9, d3, d11 │ │ │ │ - andls r4, r8, #192, 4 │ │ │ │ - @ instruction: 0xf96ef7f8 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr10, cr11, {7} │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x171f626 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr15, cr12, {7} │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eormi pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + stmdbge r8, {r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + and lr, r9, #3358720 @ 0x334000 │ │ │ │ + andcs r9, r2, #335544320 @ 0x14000000 │ │ │ │ + andgt lr, fp, #3358720 @ 0x334000 │ │ │ │ + sbcmi pc, r0, #201326595 @ 0xc000003 │ │ │ │ + @ instruction: 0xf7f89208 │ │ │ │ + blls 0x25ff28 │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7fba9de │ │ │ │ + andcs fp, r0, #48, 28 @ 0x300 │ │ │ │ + @ instruction: 0xf7762300 │ │ │ │ + @ instruction: 0xf7fcfa6f │ │ │ │ + @ instruction: 0x4621be7e │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ + @ instruction: 0xf7f2020d │ │ │ │ + @ instruction: 0xf7fbfb9f │ │ │ │ + stmib sp, {r1, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r8, {r3, r9, lr, pc} │ │ │ │ + bicscs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ + rsbseq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - blx 0xff29f82a │ │ │ │ - ldcllt 7, cr15, [pc, #-1004]! @ 0xe1478 │ │ │ │ + @ instruction: 0xf04f2400 │ │ │ │ + @ instruction: 0xf8cd0c01 │ │ │ │ + strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf96cf7f8 │ │ │ │ + ldclt 7, cr15, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf648a908 │ │ │ │ - vqdmlal.s , d0, d1[3] │ │ │ │ - vcgt.s8 d16, d8, d13 │ │ │ │ - vmlal.s q11, d16, d1[7] │ │ │ │ + vmla.i8 d26, d8, d8 │ │ │ │ + vbic.i32 q8, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf648030d │ │ │ │ + vrshr.s64 d17, d17, #64 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf993 │ │ │ │ - stmib sp, {r3, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf955 │ │ │ │ + ldmibvc fp, {r2, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + ldmiblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x1626e8 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fd2301 │ │ │ │ + ldmibvc fp, {r0, r1, r2, r3, r4, r7, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + blt 0xd5fac0 │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x16270c │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fe2301 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - mvnvs pc, #74448896 @ 0x4700000 │ │ │ │ + bicsvc pc, r1, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - eoreq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + andsne pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c02 │ │ │ │ + @ instruction: 0xf8cd0c01 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf97cf7f8 │ │ │ │ - ldcllt 7, cr15, [r1, #-1004] @ 0xfffffc14 │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x162504 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf91af7f8 │ │ │ │ + stcllt 7, cr15, [r9], #1004 @ 0x3ec │ │ │ │ + andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d8, d8 │ │ │ │ + vrsra.s64 d17, d17, #64 │ │ │ │ + @ instruction: 0xf648030d │ │ │ │ + vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ + strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf8cd940a │ │ │ │ + @ instruction: 0xf7f8c030 │ │ │ │ + @ instruction: 0xf7fbf903 │ │ │ │ + ldmibvc fp, {r1, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmlt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0xbdfb40 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162528 │ │ │ │ + blcs 0x16278c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r0, r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r1, r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xfe55f900 │ │ │ │ + stmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x2c09e9cd │ │ │ │ + subscs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf8cd2403 │ │ │ │ + strls lr, [ip], #-44 @ 0xffffffd4 │ │ │ │ + @ instruction: 0xf97af7f8 │ │ │ │ + stclt 7, cr15, [r9], #1004 @ 0x3ec │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf647a908 │ │ │ │ - vqdmlal.s q11, d0, d1[3] │ │ │ │ - vcgt.s8 d16, d8, d13 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + @ instruction: 0xf648a908 │ │ │ │ + vsubw.s8 q9, q8, d17 │ │ │ │ + @ instruction: 0xf648030d │ │ │ │ + vsubl.s8 q9, d0, d1 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf941 │ │ │ │ - stmib sp, {r1, r2, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - msreq CPSR_fsc, #72, 4 @ 0x80000004 │ │ │ │ - movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rscvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c01 │ │ │ │ - strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf92af7f8 │ │ │ │ - ldcllt 7, cr15, [pc], #1004 @ 0xe1d50 │ │ │ │ + @ instruction: 0xf7fbf963 │ │ │ │ + ldmibvc fp, {r1, r4, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + ldmiblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x1625a8 │ │ │ │ + blcs 0x16280c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r0, r2, r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r2, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmdblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0xfe7dfbe4 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x1625cc │ │ │ │ + blcs 0x162830 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fc2301 │ │ │ │ - stmib sp, {r0, r2, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf6482c09 │ │ │ │ - vmlal.s q8, d16, d1[3] │ │ │ │ - strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f8940c │ │ │ │ - @ instruction: 0xf7fbf9a1 │ │ │ │ - stmib sp, {r1, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fe2301 │ │ │ │ + stmib sp, {r2, r3, r4, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - tstpne sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + orrvc pc, r1, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rsbseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + adcsne pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ + @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf98af7f8 │ │ │ │ - ldclt 7, cr15, [pc], #1004 @ 0xe1dd0 │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x162628 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r1, r2, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x16264c │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r0, r1, r3, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf888f7f8 │ │ │ │ + mrrclt 7, 15, pc, r7, cr11 @ │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf647a908 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vmla.i8 d26, d8, d8 │ │ │ │ + vqdmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf648030d │ │ │ │ - vsubl.s8 q8, d0, d29 │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf8af │ │ │ │ - stmib sp, {r2, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf871 │ │ │ │ + stmib sp, {r6, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - bicsvc pc, sp, #74448896 @ 0x4700000 │ │ │ │ + tstpne r1, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - sbcsvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + andcs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c02 │ │ │ │ + @ instruction: 0xf8cd0c03 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf898f7f8 │ │ │ │ - stcllt 7, cr15, [sp], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf8faf7f8 │ │ │ │ + stclt 7, cr15, [r9], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0x2c09e9cd │ │ │ │ + subscs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf8cd2403 │ │ │ │ + strls lr, [ip], #-44 @ 0xffffffd4 │ │ │ │ + @ instruction: 0xf8ecf7f8 │ │ │ │ + ldclt 7, cr15, [fp], {251} @ 0xfb │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf647a908 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ + vmla.i8 d26, d8, d8 │ │ │ │ + vqdmlal.s q8, d16, d1[0] │ │ │ │ @ instruction: 0xf648030d │ │ │ │ - vmvn.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 d17, #256 @ 0x00000100 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf921 │ │ │ │ - stmib sp, {r1, r2, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf6482c09 │ │ │ │ - vmlal.s q8, d16, d1[3] │ │ │ │ - strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f8940c │ │ │ │ - @ instruction: 0xf7fbf913 │ │ │ │ - stmib sp, {r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf835 │ │ │ │ + stmib sp, {r2, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - teqpvc sp, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + @ instruction: 0x23a9f648 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - addvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + rsbne pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c01 │ │ │ │ + @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf85cf7f8 │ │ │ │ - ldclt 7, cr15, [r1], #-1004 @ 0xfffffc14 │ │ │ │ - andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf648a908 │ │ │ │ - vsubw.s8 , q0, d21 │ │ │ │ - vcgt.s8 d16, d8, d13 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xf8cd940a │ │ │ │ - @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf845 │ │ │ │ - ldmibvc fp, {r1, r3, r4, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmialt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf81ef7f8 │ │ │ │ + bllt 0xffc5fcec │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162784 │ │ │ │ + blcs 0x162944 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - @ instruction: 0xf1d9b8b8 │ │ │ │ - stmdage r8, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - strls r9, [ip, -r5, lsl #2] │ │ │ │ - blx 0xd9fb42 │ │ │ │ - ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + ldmibvc fp, {r1, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + stmialt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9b4f1d9 │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + blx 0x19fd16 │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3ccbb0 │ │ │ │ + bls 0x3cccd0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x1831d8 │ │ │ │ - stcge 4, cr15, [r9], {123} @ 0x7b │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - eormi pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ + bcs 0x18345c │ │ │ │ + blge 0xff81ef3c │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + adcpl pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x2605ac │ │ │ │ + blls 0x2606e0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbacb1 │ │ │ │ - stmdage r8, {r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac86 │ │ │ │ + stmdage r8, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89105 │ │ │ │ - @ instruction: 0xf8d6fb11 │ │ │ │ - blls 0x229ee8 │ │ │ │ + @ instruction: 0xf8d7fae1 │ │ │ │ + blls 0x22a0bc │ │ │ │ svcvc 0x0080f412 │ │ │ │ - blge 0xffcdec9c │ │ │ │ - stmdals r8, {r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + blge 0xff19ee70 │ │ │ │ + stmdals r8, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r3, sl, fp, ip, pc} │ │ │ │ - strtmi r4, [r0], r1, lsl #13 │ │ │ │ + strtmi r4, [r1], r6, lsl #12 │ │ │ │ svceq 0x000ef012 │ │ │ │ - strhi pc, [r3] │ │ │ │ + strhi pc, [pc, #0]! @ 0xe1d98 │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ stmdbls fp, {r1, r3, sl, fp, ip, pc} │ │ │ │ movwmi r4, #40994 @ 0xa022 │ │ │ │ @ instruction: 0xf47b4615 │ │ │ │ - @ instruction: 0x4630abdc │ │ │ │ - @ instruction: 0xff56f006 │ │ │ │ + ldrtmi sl, [r8], -pc, lsr #23 │ │ │ │ + @ instruction: 0xff7af006 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf76eac8b │ │ │ │ - strmi pc, [r7], -r7, lsl #18 │ │ │ │ - @ instruction: 0xf904f76e │ │ │ │ + @ instruction: 0xf76eac60 │ │ │ │ + @ instruction: 0x4607f81d │ │ │ │ + @ instruction: 0xf81af76e │ │ │ │ strmi r2, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0a02 │ │ │ │ strtmi r0, [sl], -r1, lsl #20 │ │ │ │ - strbmi r2, [r1], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf7da4638 │ │ │ │ - strtmi pc, [sl], -fp, asr #16 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ + @ instruction: 0xf7da4638 │ │ │ │ + @ instruction: 0x462af819 │ │ │ │ + ldrtmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7da4658 │ │ │ │ - strtmi pc, [sl], -r5, asr #16 │ │ │ │ - strbmi r2, [r9], -r3, lsl #6 │ │ │ │ + @ instruction: 0x462af813 │ │ │ │ + ldrtmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7da4638 │ │ │ │ - movwcs pc, #14523 @ 0x38bb @ │ │ │ │ - strbmi r4, [r1], -sl, lsr #12 │ │ │ │ + movwcs pc, #14473 @ 0x3889 @ │ │ │ │ + strbmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7da4658 │ │ │ │ - stclne 8, cr15, [fp], #-724 @ 0xfffffd2c │ │ │ │ + stclne 8, cr15, [fp], #-524 @ 0xfffffdf4 │ │ │ │ ldrbmi r4, [r3, #-1565] @ 0xfffff9e3 │ │ │ │ @ instruction: 0xf7fbd1e3 │ │ │ │ - ldrmi fp, [r9], -r1, ror #24 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - ldmib sp, {r0, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - vhadd.s8 d19, d2, d10 │ │ │ │ - vrshr.s64 d22, d28, #64 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - addeq lr, r3, r0, lsl #22 │ │ │ │ - addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ - @ instruction: 0xf7f82180 │ │ │ │ - blls 0x260cb8 │ │ │ │ - @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab92 │ │ │ │ - ldrmi fp, [r9], -r5, asr #24 │ │ │ │ + @ instruction: 0x4619bc36 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - ldmib sp, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - vhadd.s8 d19, d2, d10 │ │ │ │ - vrshr.s64 d22, d28, #64 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + blx 0xfe51fdf8 │ │ │ │ + ldrdcc lr, [sl], -sp │ │ │ │ + adcseq pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + bl 0x10c248 │ │ │ │ + bl 0x162038 │ │ │ │ + ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ + ldrdcs pc, [r0, r2] │ │ │ │ + blx 0xffa9fe1a │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + blge 0x1a1ef2c │ │ │ │ + ldclt 7, cr15, [r9], {251} @ 0xfb │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf642300a │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addeq lr, r3, r0, lsl #22 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7f82160 │ │ │ │ - blls 0x260c80 │ │ │ │ + blls 0x260d98 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab76 │ │ │ │ - stmdage r8, {r0, r3, r5, sl, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - strls r4, [ip, -r4, lsl #12] │ │ │ │ - blx 0xfe31fc94 │ │ │ │ - blls 0x2484e4 │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x1830f4 │ │ │ │ - blge 0x1a5eeb0 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - subvs pc, r1, #78643200 @ 0x4b00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260464 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac0d │ │ │ │ - stmdage r8, {r1, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbab47 │ │ │ │ + stmdage r8, {r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - strls r4, [ip, -r4, lsl #12] │ │ │ │ - blx 0x1b9fcd0 │ │ │ │ - ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + bls 0x3e07e4 │ │ │ │ + bcs 0x148aa8 │ │ │ │ + ldrhi pc, [r6, #-0]! │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + @ instruction: 0x4621ab35 │ │ │ │ + @ instruction: 0xf64b4638 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xf9b8f7f2 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + blge 0xff8df0a4 │ │ │ │ + bllt 0xa9fea8 │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + blx 0xe9feac │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3cca20 │ │ │ │ + bls 0x3ccb38 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x1830f4 │ │ │ │ - blge 0x115eef8 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorvs pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ + bcs 0x183370 │ │ │ │ + blge 0x51f0d4 │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + adcvc pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x26041c │ │ │ │ + blls 0x260548 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabe9 │ │ │ │ - @ instruction: 0x4619bb32 │ │ │ │ + @ instruction: 0xf7fbabba │ │ │ │ + ldrmi fp, [r9], -r1, lsl #22 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - blls 0x2605dc │ │ │ │ - @ instruction: 0xf53b065c │ │ │ │ - stmdbge r8, {r3, r5, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4630 │ │ │ │ - blls 0x25fecc │ │ │ │ - @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab20 │ │ │ │ - stmdage r8, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - strls r9, [ip, -r5, lsl #2] │ │ │ │ - blx 0xe1fd3c │ │ │ │ - vadd.i8 d25, d2, d11 │ │ │ │ - vrshr.s64 d22, d28, #64 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf9f4f7f8 │ │ │ │ + ldrbeq r9, [ip], -r5, lsl #22 │ │ │ │ + bge 0xffe9f408 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf82ef7fb │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + bge 0xffc9f018 │ │ │ │ + bllt 0xfe9dff1c │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf9fef7f8 │ │ │ │ + @ instruction: 0xf642980b │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7f721f0 │ │ │ │ - blls 0x2610a4 │ │ │ │ + blls 0x2611cc │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab08 │ │ │ │ - stmdage r8, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - strls r9, [ip, -r5, lsl #2] │ │ │ │ - blx 0x81fd6c │ │ │ │ - adcvs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - bllt 0xfeb1fd84 │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e05e4 │ │ │ │ - bcs 0x1489c0 │ │ │ │ - strhi pc, [r5, #-0]! │ │ │ │ + @ instruction: 0xf7fbaad5 │ │ │ │ + stmdage r8, {r1, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8cd9105 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + vmla.i8 , q10, │ │ │ │ + vsubl.s8 q11, d16, d25 │ │ │ │ + @ instruction: 0xf7fb020a │ │ │ │ + stmdage r8, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + bls 0x3e06e8 │ │ │ │ + bcs 0x148ba4 │ │ │ │ + strbhi pc, [r9, #-0] @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -ip, ror #21 │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + @ instruction: 0x4621aab7 │ │ │ │ + @ instruction: 0xf64b4638 │ │ │ │ + vmlal.s q10, d16, d1[6] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf96af7f2 │ │ │ │ + @ instruction: 0xf93af7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xfe61efbc │ │ │ │ - blt 0xff85fdc0 │ │ │ │ + blge 0x195f1a0 │ │ │ │ + blt 0xfeb1ffa4 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e05a8 │ │ │ │ - bcs 0x1489fc │ │ │ │ - ldrhi pc, [sl], #0 │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -lr, asr #21 │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf94cf7f2 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x1e9eff8 │ │ │ │ - blt 0xff0dfdfc │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - vmul.i8 , , │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf9b8f7f8 │ │ │ │ + blls 0x2487f8 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x1832c8 │ │ │ │ + bge 0xfe71f1c4 │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + rsbsmi pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f29305 │ │ │ │ + blls 0x260458 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbab42 │ │ │ │ + stmdage r8, {r0, r3, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8cd9105 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + vmul.i8 d31, d19, d11 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - stmdage r8, {r0, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - strls r9, [ip, -r5, lsl #2] │ │ │ │ - @ instruction: 0xf9caf7f8 │ │ │ │ - vadd.i8 d25, d2, d11 │ │ │ │ - vrshr.s64 d22, d28, #64 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ - @ instruction: 0xf7f721e0 │ │ │ │ - blls 0x260fd0 │ │ │ │ - @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa9e │ │ │ │ - stmdage r8, {r0, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - strls r9, [ip, -r5, lsl #2] │ │ │ │ - @ instruction: 0xf9b2f7f8 │ │ │ │ + stmdage r8, {r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8cd9105 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + stmdals fp, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + adcseq pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + bl 0x18c448 │ │ │ │ + ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ + ldrdcs pc, [r0, #130]! @ 0x82 │ │ │ │ + stc2 7, cr15, [lr], #-988 @ 0xfffffc24 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + bge 0x1a9f128 │ │ │ │ + bllt 0x7e002c │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf976f7f8 │ │ │ │ adcvc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - bllt 0x109fe58 │ │ │ │ + bllt 0x2e0044 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e0514 │ │ │ │ - bcs 0x148a90 │ │ │ │ - bge 0xfe2df76c │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - adcpl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf906f7f2 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xd1f084 │ │ │ │ - blt 0x1f5fe88 │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f98d │ │ │ │ - blls 0x22a1f0 │ │ │ │ - svcvs 0x0080f012 │ │ │ │ - bge 0x1bdefa4 │ │ │ │ - bcs 0x1486e8 │ │ │ │ - ldrbhi pc, [r3, #-0] @ │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r4, ror #20 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf8e2f7f2 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x41f0cc │ │ │ │ - blt 0x165fed0 │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f969 │ │ │ │ - blls 0x22a238 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf96af7f8 │ │ │ │ + blls 0x248894 │ │ │ │ + @ instruction: 0xf63b2a01 │ │ │ │ + stmdbge r8, {r0, r2, r3, r6, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ + @ instruction: 0xf7f2020a │ │ │ │ + blls 0x2603c4 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbaaf8 │ │ │ │ + stmdage r8, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + @ instruction: 0xf8d7f94f │ │ │ │ + blls 0x22a3e0 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - bge 0x12defec │ │ │ │ - bcs 0x148730 │ │ │ │ - ldrbthi pc, [fp], #0 @ │ │ │ │ + bge 0xd1f194 │ │ │ │ + bcs 0x1488d8 │ │ │ │ + ldrbhi pc, [r1, #-0]! @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r0, asr #20 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + strtmi sl, [r1], -r9, lsr #20 │ │ │ │ + vmin.s8 d20, d12, d24 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf8bef7f2 │ │ │ │ + @ instruction: 0xf8acf7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xffb1f114 │ │ │ │ - blt 0xd5ff18 │ │ │ │ + bge 0xff5df2bc │ │ │ │ + blt 0x7a00c0 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f945 │ │ │ │ - blls 0x22a280 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf92af7f8 │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + @ instruction: 0xf0129b05 │ │ │ │ + @ instruction: 0xf43b6f80 │ │ │ │ + bls 0x3cc920 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x18355c │ │ │ │ + bge 0x21f2ec │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + adcmi pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f29305 │ │ │ │ + blls 0x260330 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbaaae │ │ │ │ + stmdage r8, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + @ instruction: 0xf8d7f905 │ │ │ │ + blls 0x22a474 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - bge 0x9df034 │ │ │ │ - bcs 0x148778 │ │ │ │ - strbthi pc, [r9], #0 @ │ │ │ │ + stmibge r6!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x14896c │ │ │ │ + strhi pc, [r5, #-0] │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621aa1c │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ + @ instruction: 0x4621a9df │ │ │ │ + vmin.s8 d20, d12, d24 │ │ │ │ + vsubl.s8 q11, d16, d21 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf89af7f2 │ │ │ │ + @ instruction: 0xf862f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xff21f15c │ │ │ │ - blt 0x45ff60 │ │ │ │ + bge 0xfe35f350 │ │ │ │ + ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f921 │ │ │ │ - blls 0x22a2c8 │ │ │ │ - svcvs 0x0080f012 │ │ │ │ - ldmibge pc!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - bcs 0x1487c0 │ │ │ │ - strbthi pc, [r7], #-0 @ │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a9f8 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 q10, d16, d29 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf876f7f2 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xfe91f1a4 │ │ │ │ - stmiblt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - vtst.8 , , │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8e0f7f8 │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + @ instruction: 0xf0129b05 │ │ │ │ + @ instruction: 0xf43b6f80 │ │ │ │ + bls 0x3cc88c │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x183398 │ │ │ │ + ldmibge sl!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + eorvs pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f29305 │ │ │ │ + blls 0x26029c │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbaa64 │ │ │ │ + stmdage r8, {r0, r1, r3, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8cd9105 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + vtst.8 d31, d19, d29 │ │ │ │ vrshr.s64 d20, d1, #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - ldrmi fp, [r9], -fp, lsl #21 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - vtst.8 , , │ │ │ │ - vsubl.s8 q10, d0, d1 │ │ │ │ - @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0x4619ba7f │ │ │ │ + ldrmi fp, [r9], -lr, asr #20 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - vadd.i8 , , │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8b0f7f8 │ │ │ │ + andmi pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blt 0x11601d0 │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + vadd.i8 d31, d19, d19 │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0x4619ba73 │ │ │ │ + @ instruction: 0x4619ba34 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - ldcvs 8, cr15, [r1, #-636]! @ 0xfffffd84 │ │ │ │ - bls 0x3c8c28 │ │ │ │ - ldrsbtne pc, [r8], #129 @ 0x81 @ │ │ │ │ - @ instruction: 0xf1000658 │ │ │ │ - @ instruction: 0xf4118292 │ │ │ │ - @ instruction: 0xf43b6f70 │ │ │ │ - bcs 0x18c6f8 │ │ │ │ - ldmibge r1!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - rsbmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf830f7f2 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x179f230 │ │ │ │ - stmiblt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xf89af7f8 │ │ │ │ - ldrbeq r9, [ip], -r5, lsl #22 │ │ │ │ - ldmibge r9, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [sl, #-984] @ 0xfffffc28 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge r1, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x122005c │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f8a3 │ │ │ │ - blls 0x22a3c4 │ │ │ │ - svcvs 0x0080f012 │ │ │ │ - stmibge r1, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - bcs 0x1488bc │ │ │ │ - rsbhi pc, sp, #0 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf85af7f8 │ │ │ │ + blls 0x23d6f4 │ │ │ │ + @ instruction: 0xf8d19a0b │ │ │ │ + @ instruction: 0x065e10f8 │ │ │ │ + adchi pc, r9, #0, 2 │ │ │ │ + svcvs 0x0070f411 │ │ │ │ + ldmdbge r2!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a97a │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xfff8f7f1 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r5, r6, r8, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d7, d24 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7f1020d │ │ │ │ + blls 0x262208 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbaa1a │ │ │ │ + ldrmi fp, [r9], -r1, ror #18 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf854f7f8 │ │ │ │ + ldrbeq r9, [sl], -r5, lsl #22 │ │ │ │ + ldmdbge r6, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stc2 7, cr15, [ip, #-984] @ 0xfffffc28 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x99f2a0 │ │ │ │ - stmdblt fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge lr, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0x1e025c │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f87f │ │ │ │ - blls 0x22a40c │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf85cf7f8 │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + @ instruction: 0xf0129b05 │ │ │ │ + @ instruction: 0xf43b6f80 │ │ │ │ + bls 0x3cc784 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x182ca0 │ │ │ │ + ldmdbge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + eorcc pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f19305 │ │ │ │ + blls 0x262194 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fba9e0 │ │ │ │ + stmdage r8, {r0, r1, r2, r5, r8, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7f88030 │ │ │ │ + @ instruction: 0xf8d7f837 │ │ │ │ + blls 0x22a610 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - ldmdbge sp, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x148904 │ │ │ │ - mvnhi pc, #0 │ │ │ │ + ldmdbge r8, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0x148b08 │ │ │ │ + mvnshi pc, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a956 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + @ instruction: 0x4621a911 │ │ │ │ + vmin.s8 d20, d12, d24 │ │ │ │ + vsubl.s8 q9, d16, d17 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xffd4f7f1 │ │ │ │ + @ instruction: 0xff94f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge lr!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdblt r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge fp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e0280 │ │ │ │ - bcs 0x108d24 │ │ │ │ - ldmdbge sp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - subpl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xffbcf7f1 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmibge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdblt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xf826f7f8 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf814f7f8 │ │ │ │ + blls 0x248b40 │ │ │ │ + @ instruction: 0xf47b2a00 │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ + @ instruction: 0xf7f1020a │ │ │ │ + blls 0x262118 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fba9a2 │ │ │ │ + ldrmi fp, [r9], -r9, ror #17 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xffdcf7f7 │ │ │ │ ldrbeq r9, [sp], -r5, lsl #22 │ │ │ │ - rsbshi pc, r0, #0, 2 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff5af7fa │ │ │ │ + addhi pc, r2, #0, 2 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xff12f7fa │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge sp, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r6, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e0224 │ │ │ │ - bcs 0x148d80 │ │ │ │ - addhi pc, r9, #0 │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -ip, lsl #18 │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff8af7f1 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldmlt sp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e01ec │ │ │ │ - bcs 0x188db8 │ │ │ │ - ldmge r3!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xffe4f7f7 │ │ │ │ + blls 0x248ba0 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x182de4 │ │ │ │ + stmiage r4, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + rsbpl pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f19305 │ │ │ │ + blls 0x2620b0 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fba96e │ │ │ │ + stmdage r8, {r0, r2, r4, r5, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8cd9105 │ │ │ │ + @ instruction: 0xf7f78030 │ │ │ │ + bls 0x3e22c8 │ │ │ │ + bcs 0x188fc4 │ │ │ │ + stmiage sl!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ adceq pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xff72f7f1 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge ip, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmialt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3e21b8 │ │ │ │ - bcs 0x148dec │ │ │ │ - eorhi pc, pc, #0 │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a8d6 │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff54f7f1 │ │ │ │ + @ instruction: 0xff2ef7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge lr!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r5, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3e217c │ │ │ │ - bcs 0x148e28 │ │ │ │ - eorhi pc, r3, #0 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xffacf7f7 │ │ │ │ + blls 0x248c10 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x182ce4 │ │ │ │ + stmge ip, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + subvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f19305 │ │ │ │ + blls 0x262040 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fba936 │ │ │ │ + stmdage r8, {r0, r2, r3, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7f78030 │ │ │ │ + bls 0x3e2254 │ │ │ │ + bcs 0x149038 │ │ │ │ + eorshi pc, r1, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a8b8 │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ + strtmi sl, [r1], -sp, ror #16 │ │ │ │ + @ instruction: 0xf64b4638 │ │ │ │ + vmlal.s q11, d16, d1[2] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff36f7f1 │ │ │ │ + mrc2 7, 7, pc, cr0, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmdbge r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xffbef7f7 │ │ │ │ - rsbpl pc, r1, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - stmdblt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r7, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xff94f7f7 │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + @ instruction: 0xf7f78030 │ │ │ │ + @ instruction: 0xf649ff6f │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ + @ instruction: 0xf7fb0206 │ │ │ │ + ldrmi fp, [r9], -r0, lsl #18 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xff44f7f7 │ │ │ │ stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf100065a │ │ │ │ - vand d24, d18, d24 │ │ │ │ - vrshr.s64 d22, d28, #64 │ │ │ │ - bl 0x162b48 │ │ │ │ + @ instruction: 0xf100065c │ │ │ │ + @ instruction: 0xf64281c4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ + bl 0x162d5c │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7f721a0 │ │ │ │ - blls 0x2604c8 │ │ │ │ + blls 0x2605bc │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba882 │ │ │ │ - stmdage r8, {r0, r2, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - strls r4, [ip, -r4, lsl #12] │ │ │ │ - @ instruction: 0xff94f7f7 │ │ │ │ - blls 0x248acc │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x18295c │ │ │ │ - ldmdage r1!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - subseq pc, r5, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261e7c │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba919 │ │ │ │ - stmdage r8, {r1, r5, r6, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba835 │ │ │ │ + stmdage r8, {r1, r3, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - strls r4, [ip, -r4, lsl #12] │ │ │ │ - @ instruction: 0xff76f7f7 │ │ │ │ - blls 0x248b08 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7f78030 │ │ │ │ + bls 0x3e21c0 │ │ │ │ + bcs 0x1490cc │ │ │ │ + @ instruction: 0x81b8f000 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + strtmi sl, [r1], -r3, lsr #16 │ │ │ │ + @ instruction: 0xf6444638 │ │ │ │ + vmov.i32 q8, #1280 @ 0x00000500 │ │ │ │ + movwls r0, #21002 @ 0x520a │ │ │ │ + mcr2 7, 5, pc, cr6, cr1, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + stmiage sp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xff24f7f7 │ │ │ │ + blls 0x248d20 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x18288c │ │ │ │ - ldmdage r3, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + bcs 0x182acc │ │ │ │ + stmdage r4, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ rscsvc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261e40 │ │ │ │ + blls 0x261f30 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba8fb │ │ │ │ - stmdage r8, {r2, r6, fp, ip, sp, pc} │ │ │ │ - strls r9, [ip, -r5, lsl #2] │ │ │ │ - @ instruction: 0xff1ef7f7 │ │ │ │ - @ instruction: 0x46306d32 │ │ │ │ - stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ - @ instruction: 0xf002065c │ │ │ │ - @ instruction: 0xf10002f0 │ │ │ │ - bcs 0x102e88 │ │ │ │ - ldmdage r1!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf47b2900 │ │ │ │ - stmdbge r8, {r1, r2, r3, r5, fp, sp, pc} │ │ │ │ - adccc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - mcr2 7, 5, pc, cr14, cr1, {7} @ │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdalt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x162f90 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fb2301 │ │ │ │ - stmdage r8, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - strls r9, [ip, -r5, lsl #2] │ │ │ │ - mrc2 7, 7, pc, cr2, cr7, {7} │ │ │ │ - @ instruction: 0x46306d32 │ │ │ │ + @ instruction: 0xf7faa8ae │ │ │ │ + stmdage r8, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8cd9105 │ │ │ │ + @ instruction: 0xf7f78030 │ │ │ │ + ldcvs 14, cr15, [sl, #-812]! @ 0xfffffcd4 │ │ │ │ + blls 0x233e10 │ │ │ │ + @ instruction: 0xf8d2990b │ │ │ │ + @ instruction: 0x065c20f8 │ │ │ │ + rscseq pc, r0, #2 │ │ │ │ + rschi pc, r1, #0, 2 │ │ │ │ + @ instruction: 0xf43a2a00 │ │ │ │ + stmdbcs r0, {r0, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + svcge 0x00def47a │ │ │ │ + vmla.i8 d26, d7, d8 │ │ │ │ + vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf7f1020d │ │ │ │ + blls 0x261ee8 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7faa88a │ │ │ │ + ldmibvc fp, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + stcllt 7, cr15, [ip, #-1004]! @ 0xfffffc14 │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + mrc2 7, 4, pc, cr14, cr7, {7} │ │ │ │ + @ instruction: 0x46386d3a │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ @ instruction: 0xf002065d │ │ │ │ @ instruction: 0xf10002f0 │ │ │ │ - bcs 0x102d98 │ │ │ │ - stmdage r5, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf47b2900 │ │ │ │ - stmdbge r8, {r1, fp, sp, pc} │ │ │ │ - eorspl pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + bcs 0x102fd4 │ │ │ │ + svcge 0x00b4f43a │ │ │ │ + @ instruction: 0xf47a2900 │ │ │ │ + stmdbge r8, {r0, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + adcsvs pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - mcr2 7, 4, pc, cr2, cr1, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr6, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmiage ip!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x00f5f7fa │ │ │ │ + ldmdage sp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00a4f7fa │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f7970c │ │ │ │ - @ instruction: 0xf8d6ff09 │ │ │ │ - blls 0x22a6f8 │ │ │ │ - svcvs 0x0080f012 │ │ │ │ - svcge 0x00e7f43a │ │ │ │ - bcs 0x148bf0 │ │ │ │ - mvnshi pc, r0 │ │ │ │ - @ instruction: 0xf47a2a02 │ │ │ │ - strtmi sl, [r1], -r0, ror #31 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 q9, d0, d25 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - mrc2 7, 2, pc, cr14, cr1, {7} │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x00d1f7fa │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3e1f94 │ │ │ │ - bcs 0x109010 │ │ │ │ - svcge 0x00c7f47a │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + mrc2 7, 5, pc, cr4, cr7, {7} │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + @ instruction: 0xf0129b05 │ │ │ │ + @ instruction: 0xf43a6f80 │ │ │ │ + bls 0x3ce434 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x182dd8 │ │ │ │ + svcge 0x008ef47a │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + adccc pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f19305 │ │ │ │ + blls 0x261e44 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7faa838 │ │ │ │ + stmdage r8, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8cd9105 │ │ │ │ + @ instruction: 0xf7f78030 │ │ │ │ + bls 0x3e205c │ │ │ │ + bcs 0x109230 │ │ │ │ + svcge 0x0074f47a │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr6, cr1, {7} @ │ │ │ │ + ldc2l 7, cr15, [r8, #964]! @ 0x3c4 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdage r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x00b9f7fa │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3e1f64 │ │ │ │ - bcs 0x109040 │ │ │ │ - svcge 0x00aff47a │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - rsbsmi pc, sp, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - mcr2 7, 1, pc, cr14, cr1, {7} @ │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdage r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x00a1f7fa │ │ │ │ + ldmdage pc, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + svclt 0x0066f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7f7970c │ │ │ │ - @ instruction: 0xf244feb7 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + mrc2 7, 3, pc, cr8, cr7, {7} │ │ │ │ + blls 0x248e78 │ │ │ │ + @ instruction: 0xf47a2a00 │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ + vmvn.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f1020a │ │ │ │ + blls 0x261de0 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7faa806 │ │ │ │ + stmdage r8, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8cd9105 │ │ │ │ + @ instruction: 0xf7f78030 │ │ │ │ + @ instruction: 0xf244fe5f │ │ │ │ vsubl.s8 q10, d0, d25 │ │ │ │ - @ instruction: 0xf7fb020a │ │ │ │ - ldrmi fp, [r9], -r3, asr #16 │ │ │ │ + @ instruction: 0xf7fa020a │ │ │ │ + ssub8mi fp, r9, r0 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7f7970c │ │ │ │ - @ instruction: 0xf649feab │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ - @ instruction: 0xf7fb0206 │ │ │ │ - stmdage r8, {r0, r1, r2, r4, r5, fp, ip, sp, pc} │ │ │ │ - strls r9, [ip, -r5, lsl #2] │ │ │ │ - mcr2 7, 5, pc, cr0, cr7, {7} @ │ │ │ │ - ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + mrc2 7, 2, pc, cr2, cr7, {7} │ │ │ │ + adcpl pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + svclt 0x00e3f7fa │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + mcr2 7, 2, pc, cr6, cr7, {7} @ │ │ │ │ + ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43a6f80 │ │ │ │ - bls 0x3ce28c │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182e78 │ │ │ │ - svcge 0x0077f47a │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - eoreq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261c88 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa81f │ │ │ │ - stmdage r8, {r3, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - strls r4, [ip, -r4, lsl #12] │ │ │ │ - mrc2 7, 3, pc, cr12, cr7, {7} │ │ │ │ - blls 0x248cfc │ │ │ │ + bls 0x3ce358 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182e80 │ │ │ │ - svcge 0x0059f47a │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcvc pc, r9, #78643200 @ 0x4b00000 │ │ │ │ + bcs 0x1830a8 │ │ │ │ + svcge 0x0020f47a │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + addsne pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261c4c │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa801 │ │ │ │ - stmdage r8, {r1, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + blls 0x261d68 │ │ │ │ + @ instruction: 0xf47a2800 │ │ │ │ + @ instruction: 0xf7faafca │ │ │ │ + stmdage r8, {r0, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - strls r4, [ip, -r4, lsl #12] │ │ │ │ - mrc2 7, 2, pc, cr14, cr7, {7} │ │ │ │ - blls 0x248d38 │ │ │ │ + @ instruction: 0xf8cd4604 │ │ │ │ + @ instruction: 0xf7f78030 │ │ │ │ + bls 0x3e1f7c │ │ │ │ + bcs 0x149310 │ │ │ │ + rsbhi pc, fp, #0 │ │ │ │ + @ instruction: 0xf47a2a02 │ │ │ │ + strtmi sl, [r1], -r1, lsl #30 │ │ │ │ + vmin.s8 d20, d12, d24 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + stc2 7, cr15, [r4, #964] @ 0x3c4 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + svcge 0x00abf47a │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr2, cr10, {7} │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + eorshi pc, r0, sp, asr #17 │ │ │ │ + mcr2 7, 0, pc, cr2, cr7, {7} @ │ │ │ │ + blls 0x248f64 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182b74 │ │ │ │ - svcge 0x003bf47a │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + bcs 0x182da0 │ │ │ │ + mcrge 4, 7, pc, cr2, cr10, {3} @ │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + adceq pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261c10 │ │ │ │ + blls 0x261cec │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faafe3 │ │ │ │ - vmax.f32 d27, d5, d28 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + @ instruction: 0xf7faaf8c │ │ │ │ + @ instruction: 0xf245bed3 │ │ │ │ + vorr.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7fb030d │ │ │ │ - @ instruction: 0xf411bd8b │ │ │ │ + @ instruction: 0xf411bd3a │ │ │ │ @ instruction: 0xf43a4f70 │ │ │ │ - bcs 0x18e1d4 │ │ │ │ - svcge 0x001ff47a │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - adcmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + bcs 0x18e29c │ │ │ │ + mcrge 4, 6, pc, cr6, cr10, {3} @ │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + eorsvs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261bd8 │ │ │ │ + blls 0x261cb4 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faafc7 │ │ │ │ - ldcvs 15, cr11, [r2, #-64]! @ 0xffffffc0 │ │ │ │ + @ instruction: 0xf7faaf70 │ │ │ │ + ldcvs 14, cr11, [sl, #-732]! @ 0xfffffd24 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ rsbshi pc, r0, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faad86 │ │ │ │ - ldcvs 14, cr11, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf7faad71 │ │ │ │ + ldcvs 14, cr11, [sl, #-660]! @ 0xfffffd6c │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ rschi pc, r2, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faa8e2 │ │ │ │ - ldcvs 14, cr11, [r2, #-944]! @ 0xfffffc50 │ │ │ │ + @ instruction: 0xf7faa8b5 │ │ │ │ + ldcvs 14, cr11, [sl, #-588]! @ 0xfffffdb4 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ sbcshi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faae89 │ │ │ │ - @ instruction: 0xf242beda │ │ │ │ - vrshr.s64 d22, d28, #64 │ │ │ │ - bl 0x162eb8 │ │ │ │ + @ instruction: 0xf7faae7f │ │ │ │ + @ instruction: 0xf642be81 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ + bl 0x1630e4 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ - movwls r4, #22064 @ 0x5630 │ │ │ │ + movwls r4, #22072 @ 0x5638 │ │ │ │ asrscs pc, r2 @ @ │ │ │ │ - mrc2 7, 6, pc, cr8, cr6, {7} │ │ │ │ + mcr2 7, 4, pc, cr4, cr6, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mcrge 4, 6, pc, cr9, cr10, {1} @ │ │ │ │ - svclt 0x007cf7fa │ │ │ │ - @ instruction: 0xf8d26d32 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr0, cr10, {1} │ │ │ │ + svclt 0x0025f7fa │ │ │ │ + @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r7, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeae1c │ │ │ │ - mcrge 4, 2, pc, cr6, cr15, {3} @ │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr5, cr10, {7} │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + bcs 0xeb048 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr11, cr15, {3} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr12, cr10, {7} │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x261384 │ │ │ │ + blls 0x261448 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf7faaeac │ │ │ │ - ldcvs 15, cr11, [r2, #-380]! @ 0xfffffe84 │ │ │ │ + @ instruction: 0xf7faae53 │ │ │ │ + ldcvs 15, cr11, [sl, #-32]! @ 0xffffffe0 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorshi pc, sl, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faadc4 │ │ │ │ - ldcvs 14, cr11, [r2, #-608]! @ 0xfffffda0 │ │ │ │ + @ instruction: 0xf7faadb5 │ │ │ │ + ldcvs 14, cr11, [sl, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ subhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faadd0 │ │ │ │ - ldcvs 14, cr11, [r2, #-536]! @ 0xfffffde8 │ │ │ │ + @ instruction: 0xf7faadc2 │ │ │ │ + ldcvs 14, cr11, [sl, #-180]! @ 0xffffff4c │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ subhi pc, r6, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faad6a │ │ │ │ - ldcvs 14, cr11, [r2, #-464]! @ 0xfffffe30 │ │ │ │ + @ instruction: 0xf7faad59 │ │ │ │ + ldcvs 14, cr11, [sl, #-108]! @ 0xffffff94 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ adcshi pc, r8, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faaa5b │ │ │ │ - b 0x1112054 │ │ │ │ - ldrbeq r0, [r1], r4, lsl #4 │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr13, cr10, {1} │ │ │ │ - blt 0x1f206d4 │ │ │ │ - @ instruction: 0xf8d26d32 │ │ │ │ + @ instruction: 0xf7faaa2f │ │ │ │ + b 0x111211c │ │ │ │ + ldrbeq r0, [r5], r4, lsl #4 │ │ │ │ + mcrge 5, 0, pc, cr4, cr10, {1} @ │ │ │ │ + blt 0x1420900 │ │ │ │ + @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r5, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaef4 │ │ │ │ - bge 0xffa9f8f4 │ │ │ │ - mcrlt 7, 2, pc, cr9, cr10, {7} @ │ │ │ │ - @ instruction: 0xf8d26d32 │ │ │ │ + bcs 0xeb120 │ │ │ │ + bge 0xff05fb20 │ │ │ │ + ldcllt 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ + @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r2, r4, r5, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaf18 │ │ │ │ - bge 0xfff1f918 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr7, cr10, {7} │ │ │ │ - @ instruction: 0xf8d26d32 │ │ │ │ + bcs 0xeb144 │ │ │ │ + bge 0xff51fb44 │ │ │ │ + ldcllt 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ + @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r6, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaf3c │ │ │ │ - blge 0x175f93c │ │ │ │ - mcrlt 7, 1, pc, cr5, cr10, {7} @ │ │ │ │ - adcsvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ + bcs 0xeb168 │ │ │ │ + blge 0xe9fb68 │ │ │ │ + stcllt 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ + adcseq pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf8d29305 │ │ │ │ @ instruction: 0xf7f621d0 │ │ │ │ - blls 0x261fec │ │ │ │ + blls 0x2620c8 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf7faae14 │ │ │ │ - ldcvs 14, cr11, [r2, #-796]! @ 0xfffffce4 │ │ │ │ + @ instruction: 0xf7faadbb │ │ │ │ + ldcvs 14, cr11, [sl, #-448]! @ 0xfffffe40 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faac78 │ │ │ │ - ldcvs 14, cr11, [r2, #-0] │ │ │ │ + @ instruction: 0xf7faac3d │ │ │ │ + ldcvs 13, cr11, [sl, #-668]! @ 0xfffffd64 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faaf9d │ │ │ │ - ldcvs 13, cr11, [r2, #-952]! @ 0xfffffc48 │ │ │ │ + @ instruction: 0xf7faaf6e │ │ │ │ + ldcvs 13, cr11, [sl, #-596]! @ 0xfffffdac │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorhi pc, r6, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faadfe │ │ │ │ - ldcvs 13, cr11, [r2, #-880]! @ 0xfffffc90 │ │ │ │ + @ instruction: 0xf7faadf7 │ │ │ │ + ldcvs 13, cr11, [sl, #-524]! @ 0xfffffdf4 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faab6e │ │ │ │ - ldcvs 13, cr11, [r2, #-808]! @ 0xfffffcd8 │ │ │ │ + @ instruction: 0xf7faab30 │ │ │ │ + ldcvs 13, cr11, [sl, #-452]! @ 0xfffffe3c │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faaace │ │ │ │ - ldcvs 13, cr11, [r2, #-736]! @ 0xfffffd20 │ │ │ │ + @ instruction: 0xf7faaaaa │ │ │ │ + ldcvs 13, cr11, [sl, #-380]! @ 0xfffffe84 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ @ instruction: 0x81b4f000 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faaf22 │ │ │ │ - ldcvs 13, cr11, [r2, #-664]! @ 0xfffffd68 │ │ │ │ + @ instruction: 0xf7faaef2 │ │ │ │ + ldcvs 13, cr11, [sl, #-308]! @ 0xfffffecc │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ @ instruction: 0x81aef000 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faae5b │ │ │ │ - ldcvs 13, cr11, [r2, #-592]! @ 0xfffffdb0 │ │ │ │ + ldcvs 13, cr11, [sl, #-236]! @ 0xffffff14 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faab8c │ │ │ │ - bcs 0x111e94 │ │ │ │ - ldclge 4, cr15, [pc, #-232]! @ 0xe27a8 │ │ │ │ + @ instruction: 0xf7faab71 │ │ │ │ + bcs 0x111f5c │ │ │ │ + stcge 4, cr15, [r6, #-232]! @ 0xffffff18 │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r2, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ - rsbspl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r0, r1, r5, r8, sl, fp, sp, pc} │ │ │ │ + andvc pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261894 │ │ │ │ + blls 0x261970 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faae25 │ │ │ │ - ldcvs 13, cr11, [r2, #-440]! @ 0xfffffe48 │ │ │ │ + @ instruction: 0xf7faadce │ │ │ │ + ldcvs 13, cr11, [sl, #-84]! @ 0xffffffac │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faac08 │ │ │ │ - bcs 0x111e48 │ │ │ │ - ldclge 4, cr15, [r9, #-232] @ 0xffffff18 │ │ │ │ + @ instruction: 0xf7faabf4 │ │ │ │ + bcs 0x111f10 │ │ │ │ + stcge 4, cr15, [r0, #-232] @ 0xffffff18 │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r1, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ - rsccc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + rsbspl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261848 │ │ │ │ + blls 0x261924 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faadff │ │ │ │ - ldcvs 13, cr11, [r2, #-288]! @ 0xfffffee0 │ │ │ │ + @ instruction: 0xf7faada8 │ │ │ │ + ldcvs 12, cr11, [sl, #-956]! @ 0xfffffc44 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ addhi pc, r4, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faaaf8 │ │ │ │ - ldcvs 13, cr11, [r2, #-216]! @ 0xffffff28 │ │ │ │ + @ instruction: 0xf7faaadb │ │ │ │ + ldcvs 12, cr11, [sl, #-884]! @ 0xfffffc8c │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb13c │ │ │ │ - blge 0x3dfb3c │ │ │ │ - stclt 7, cr15, [r5, #-1000]! @ 0xfffffc18 │ │ │ │ - @ instruction: 0xf8d26d32 │ │ │ │ + bcs 0xeb368 │ │ │ │ + bge 0xffcdfd68 │ │ │ │ + stcllt 7, cr15, [ip], {250} @ 0xfa │ │ │ │ + @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faae40 │ │ │ │ - ldcvs 13, cr11, [r2, #-80]! @ 0xffffffb0 │ │ │ │ + @ instruction: 0xf7faae0e │ │ │ │ + ldcvs 12, cr11, [sl, #-748]! @ 0xfffffd14 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb180 │ │ │ │ - bge 0xfe95fb80 │ │ │ │ - stclt 7, cr15, [r3, #-1000] @ 0xfffffc18 │ │ │ │ - @ instruction: 0xf8d26d32 │ │ │ │ + bcs 0xeb3ac │ │ │ │ + bge 0xfe1dfdac │ │ │ │ + stclt 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ + @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ rsbsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faad7d │ │ │ │ - ldcvs 12, cr11, [r2, #-968]! @ 0xfffffc38 │ │ │ │ + @ instruction: 0xf7faad7b │ │ │ │ + ldcvs 12, cr11, [sl, #-612]! @ 0xfffffd9c │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb1c4 │ │ │ │ - stcge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - stcllt 7, cr15, [r1], #1000 @ 0x3e8 │ │ │ │ + bcs 0xeb3f0 │ │ │ │ + stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ + stclt 7, cr15, [r8], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163210 │ │ │ │ + bcs 0x16343c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb1e0 │ │ │ │ - bge 0x1ddfbdc │ │ │ │ - ldcllt 7, cr15, [r5], {250} @ 0xfa │ │ │ │ + bcs 0xeb40c │ │ │ │ + bge 0x165fe08 │ │ │ │ + ldcllt 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163228 │ │ │ │ + bcs 0x163454 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb1f8 │ │ │ │ - ldclge 4, cr15, [r5, #504]! @ 0x1f8 │ │ │ │ - stcllt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ + bcs 0xeb424 │ │ │ │ + stclge 4, cr15, [r3, #504] @ 0x1f8 │ │ │ │ + ldcllt 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163240 │ │ │ │ + bcs 0x16346c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb210 │ │ │ │ - blge 0xe5fc04 │ │ │ │ - ldclt 7, cr15, [sp], #1000 @ 0x3e8 │ │ │ │ + bcs 0xeb43c │ │ │ │ + bge 0xfff9fe30 │ │ │ │ + stcllt 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163258 │ │ │ │ + bcs 0x163484 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb228 │ │ │ │ - bge 0x1ddfc24 │ │ │ │ - ldclt 7, cr15, [r1], #1000 @ 0x3e8 │ │ │ │ + bcs 0xeb454 │ │ │ │ + bge 0x169fe50 │ │ │ │ + mrrclt 7, 15, pc, r8, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163270 │ │ │ │ + bcs 0x16349c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb240 │ │ │ │ - bge 0xfe3dfc3c │ │ │ │ - stclt 7, cr15, [r5], #1000 @ 0x3e8 │ │ │ │ + bcs 0xeb46c │ │ │ │ + bge 0x1cdfe68 │ │ │ │ + mcrrlt 7, 15, pc, ip, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163288 │ │ │ │ + bcs 0x1634b4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb258 │ │ │ │ - blge 0x125fc54 │ │ │ │ - ldclt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ + bcs 0xeb484 │ │ │ │ + blge 0xd5fe80 │ │ │ │ + mcrrlt 7, 15, pc, r0, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1632a0 │ │ │ │ + bcs 0x1634cc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb270 │ │ │ │ - blge 0x65fc6c │ │ │ │ - stclt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ + bcs 0xeb49c │ │ │ │ + blge 0x11fe98 │ │ │ │ + ldclt 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1632b8 │ │ │ │ + bcs 0x1634e4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb288 │ │ │ │ - stmdbge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stclt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ + bcs 0xeb4b4 │ │ │ │ + ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stclt 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1632d0 │ │ │ │ + bcs 0x1634fc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb2a0 │ │ │ │ - stcge 4, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ - ldcllt 7, cr15, [r5], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xeb4cc │ │ │ │ + ldclge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ + ldclt 7, cr15, [ip], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1632e8 │ │ │ │ + bcs 0x163514 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb2b8 │ │ │ │ - ldcge 4, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ - stcllt 7, cr15, [r9], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xeb4e4 │ │ │ │ + ldcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ + ldclt 7, cr15, [r0], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163300 │ │ │ │ + bcs 0x16352c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb2d0 │ │ │ │ - blge 0xfe35fccc │ │ │ │ - mrrclt 7, 15, pc, sp, cr10 @ │ │ │ │ + bcs 0xeb4fc │ │ │ │ + blge 0x1f9fef8 │ │ │ │ + stclt 7, cr15, [r4], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163318 │ │ │ │ + bcs 0x163544 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb2e8 │ │ │ │ - bge 0x17dfce4 │ │ │ │ - mrrclt 7, 15, pc, r1, cr10 @ │ │ │ │ + bcs 0xeb514 │ │ │ │ + bge 0x111ff10 │ │ │ │ + bllt 0xfff20d00 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163330 │ │ │ │ + bcs 0x16355c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb300 │ │ │ │ - ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrrlt 7, 15, pc, r5, cr10 @ │ │ │ │ + bcs 0xeb52c │ │ │ │ + ldmdbge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bllt 0xffc20d18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163348 │ │ │ │ + bcs 0x163574 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb318 │ │ │ │ - blge 0xfe1dfd14 │ │ │ │ - ldclt 7, cr15, [r9], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xeb544 │ │ │ │ + blge 0x1e5ff40 │ │ │ │ + bllt 0xff920d30 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163360 │ │ │ │ + bcs 0x16358c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb330 │ │ │ │ - blge 0x9dfd2c │ │ │ │ - stclt 7, cr15, [sp], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xeb55c │ │ │ │ + blge 0x59ff58 │ │ │ │ + bllt 0xff620d48 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163378 │ │ │ │ + bcs 0x1635a4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb348 │ │ │ │ - ldmge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stclt 7, cr15, [r1], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xeb574 │ │ │ │ + ldmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + bllt 0xff320d60 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163390 │ │ │ │ + bcs 0x1635bc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb360 │ │ │ │ - blge 0xfea9fd5c │ │ │ │ - ldclt 7, cr15, [r5], {250} @ 0xfa │ │ │ │ + bcs 0xeb58c │ │ │ │ + blge 0xfe7dff88 │ │ │ │ + bllt 0xff020d78 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1633a8 │ │ │ │ + bcs 0x1635d4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb378 │ │ │ │ - ldclge 4, cr15, [pc, #504]! @ 0xe2d70 │ │ │ │ - stclt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ + bcs 0xeb5a4 │ │ │ │ + ldclge 4, cr15, [r2, #504] @ 0x1f8 │ │ │ │ + bllt 0xfed20d90 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1633c0 │ │ │ │ + bcs 0x1635ec │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb390 │ │ │ │ - blge 0xfec1fd8c │ │ │ │ - bllt 0x60b7c │ │ │ │ + bcs 0xeb5bc │ │ │ │ + blge 0xfe99ffb8 │ │ │ │ + bllt 0xfea20da8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1633d8 │ │ │ │ + bcs 0x163604 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb3a8 │ │ │ │ - stclge 4, cr15, [sp, #-504]! @ 0xfffffe08 │ │ │ │ - bllt 0xffd60b94 │ │ │ │ + bcs 0xeb5d4 │ │ │ │ + ldcge 4, cr15, [sp, #-504]! @ 0xfffffe08 │ │ │ │ + bllt 0xfe720dc0 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1633f0 │ │ │ │ + bcs 0x16361c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb3c0 │ │ │ │ + bcs 0xeb5ec │ │ │ │ stcge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ - bllt 0xffa60bac │ │ │ │ + bllt 0xfe420dd8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163408 │ │ │ │ + bcs 0x163634 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb3d8 │ │ │ │ - ldmdbge sp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xff760bc4 │ │ │ │ + bcs 0xeb604 │ │ │ │ + ldmdbge pc!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + bllt 0xfe120df0 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163420 │ │ │ │ + bcs 0x16364c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb3f0 │ │ │ │ - stmiage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xff460bdc │ │ │ │ + bcs 0xeb61c │ │ │ │ + ldmge pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + bllt 0x1e20e08 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163438 │ │ │ │ + bcs 0x163664 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb408 │ │ │ │ - ldclge 4, cr15, [r0, #-504]! @ 0xfffffe08 │ │ │ │ - bllt 0xff160bf4 │ │ │ │ + bcs 0xeb634 │ │ │ │ + stclge 4, cr15, [r1, #-504] @ 0xfffffe08 │ │ │ │ + bllt 0x1b20e20 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163450 │ │ │ │ + bcs 0x16367c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb420 │ │ │ │ - blge 0xff6dfe1c │ │ │ │ - bllt 0xfee60c0c │ │ │ │ + bcs 0xeb64c │ │ │ │ + blge 0xff520048 │ │ │ │ + bllt 0x1820e38 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163468 │ │ │ │ + bcs 0x163694 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb438 │ │ │ │ - svcge 0x00a2f47e │ │ │ │ - bllt 0xfeb60c24 │ │ │ │ - @ instruction: 0xf8d26d32 │ │ │ │ + bcs 0xeb664 │ │ │ │ + svcge 0x0076f47e │ │ │ │ + bllt 0x1520e50 │ │ │ │ + @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ - @ instruction: 0xf7faae9e │ │ │ │ - ldmibvc r2, {r3, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7faae5c │ │ │ │ + ldmibvc r2, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ - @ instruction: 0xf7faae92 │ │ │ │ - svclt 0x0000bb8c │ │ │ │ + @ instruction: 0xf7faae50 │ │ │ │ + svclt 0x0000bb33 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xfee0ef00 │ │ │ │ + blmi 0xfed0f12c │ │ │ │ eorcs r4, r4, #13631488 @ 0xd00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ @ instruction: 0xf1c60300 │ │ │ │ - movwcs lr, #3754 @ 0xeaa │ │ │ │ + movwcs lr, #3756 @ 0xeac │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ - suble r4, r1, r4, ror pc │ │ │ │ + suble r4, r2, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r3, r5, r7, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r2, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r0, #64 @ 0x40 │ │ │ │ + addhi pc, r8, #64 @ 0x40 │ │ │ │ tstcs r0, sp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - vmull.u8 q8, d21, d25 │ │ │ │ - @ instruction: 0xf0013203 │ │ │ │ - vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ - tstmi r1, #67108866 @ 0x4000002 │ │ │ │ - strcs pc, [r1], -r5, asr #7 │ │ │ │ - strmi r0, [r8], ip, lsr #18 │ │ │ │ + vmull.u8 q8, d21, d28 │ │ │ │ + @ instruction: 0xf0043103 │ │ │ │ + vmov.i32 d16, #13631488 @ 0x00d00000 │ │ │ │ + movwmi r2, #50049 @ 0xc381 │ │ │ │ andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ + @ instruction: 0x1c15ea4f │ │ │ │ + strcs pc, [r1], -r5, asr #7 │ │ │ │ streq pc, [pc, -r5] │ │ │ │ - @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x1c3104 │ │ │ │ - blcs 0x156e98 │ │ │ │ - @ instruction: 0xf0009614 │ │ │ │ - tstls r8, r2, lsl r1 │ │ │ │ - stmdals r3, {r1, r4, r8, fp, sp, pc} │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - andsls r2, r3, #0, 6 │ │ │ │ - vorr.i32 d25, #55552 @ 0x0000d900 │ │ │ │ - ldrls r5, [r6], #-832 @ 0xfffffcc0 │ │ │ │ - strbne pc, [r2, #-965] @ 0xfffffc3b @ │ │ │ │ - movwcs r9, #4882 @ 0x1312 │ │ │ │ - ldrls r9, [r5, #-1815] @ 0xfffff8e9 │ │ │ │ - @ instruction: 0xf7f7931a │ │ │ │ - strb pc, [r1, r5, ror #20] @ │ │ │ │ - vmlsl.u8 , d5, d3 │ │ │ │ - ldrmi r1, [fp], r1, lsl #7 │ │ │ │ - ldrsbeq pc, [r0], #130 @ 0x82 @ │ │ │ │ - andcs pc, r0, r0, asr #7 │ │ │ │ - adcsle r2, r7, r0, lsl #16 │ │ │ │ - stceq 13, cr6, [r9], #72 @ 0x48 │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r5, asr #7 │ │ │ │ - tstls r4, r1, lsl #6 │ │ │ │ - @ instruction: 0xf0126812 │ │ │ │ - eorsle r0, r2, lr, lsl #4 │ │ │ │ - @ instruction: 0xf0020a2a │ │ │ │ - stmdbcs sl, {r0, r1, r2, r3, r8} │ │ │ │ - @ instruction: 0xf002d8a5 │ │ │ │ - vsubl.u8 q8, d5, d12 │ │ │ │ - bcs 0x1e8978 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf0002a08 │ │ │ │ - @ instruction: 0x200c81ba │ │ │ │ - adcsvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - blx 0xed99a │ │ │ │ - stmdals r3, {r0, r9, sp} │ │ │ │ - ldrdvs pc, [r8], r0 │ │ │ │ - bls 0xffc1d4e0 │ │ │ │ - @ instruction: 0x23b8f8d2 │ │ │ │ - @ instruction: 0xf0409205 │ │ │ │ - b 0x1383120 │ │ │ │ - bcs 0x1235b0 │ │ │ │ - movwls sp, #24965 @ 0x6185 │ │ │ │ - cdp2 0, 6, cr15, cr12, cr5, {0} │ │ │ │ - stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - orrshi pc, fp, r0 │ │ │ │ - @ instruction: 0xf8d29a03 │ │ │ │ - blx 0xfedf2fd0 │ │ │ │ - ldmdbeq r2, {r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x06c9e0d9 │ │ │ │ - svcge 0x0075f53f │ │ │ │ - @ instruction: 0xf415e7c8 │ │ │ │ - @ instruction: 0xf43f1000 │ │ │ │ - blls 0x1ceb9c │ │ │ │ - ldrsbeq pc, [r0], #131 @ 0x83 @ │ │ │ │ - andcs pc, r0, r0, asr #7 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - ldcvs 15, cr10, [fp, #-420] @ 0xfffffe5c │ │ │ │ - @ instruction: 0xf013681b │ │ │ │ - tstle r2, lr, lsl #6 │ │ │ │ - @ instruction: 0xf53f06cb │ │ │ │ - @ instruction: 0xf004af60 │ │ │ │ - @ instruction: 0xf3c50901 │ │ │ │ - strcc r1, [r1], -r1, lsl #9 │ │ │ │ - bne 0x111fd18 │ │ │ │ - @ instruction: 0xf0002c03 │ │ │ │ - strls r8, [r6], #-469 @ 0xfffffe2b │ │ │ │ - svceq 0x0000f1b9 │ │ │ │ - @ instruction: 0x81bbf000 │ │ │ │ - @ instruction: 0xf43f2e03 │ │ │ │ - cdpcs 15, 0, cr10, cr4, cr14, {2} │ │ │ │ - mvnshi pc, r0 │ │ │ │ - @ instruction: 0xf0002e02 │ │ │ │ - stccs 1, cr8, [r0], {229} @ 0xe5 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - andls r9, r4, #196608 @ 0x30000 │ │ │ │ - cdp2 0, 2, cr15, cr10, cr5, {0} │ │ │ │ + blcs 0x1749a8 │ │ │ │ + mrshi pc, (UNDEF: 1) @ │ │ │ │ + rsble r2, r5, r3, lsl #22 │ │ │ │ + stmib sp, {r0, r8, r9, fp, sp}^ │ │ │ │ + @ instruction: 0x97172613 │ │ │ │ + tstphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ + ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ + movweq pc, #4108 @ 0x100c @ │ │ │ │ + tstls r6, #0, 4 │ │ │ │ + movtne pc, #9157 @ 0x23c5 @ │ │ │ │ + vmov.i32 d25, #14155776 @ 0x00d80000 │ │ │ │ + tstls r5, #64, 10 @ 0x10000000 │ │ │ │ + ldrls r2, [r2, #-769] @ 0xfffffcff │ │ │ │ + tstls sl, #-1879048191 @ 0x90000001 │ │ │ │ + blx 0x3a0f3c │ │ │ │ + bls 0x1dce64 │ │ │ │ + orrne pc, r1, #335544323 @ 0x14000003 │ │ │ │ + @ instruction: 0xf8d2469b │ │ │ │ + vshr.u64 q8, q0, #64 │ │ │ │ + stmdacs r0, {sp} │ │ │ │ + ldcvs 0, cr13, [r2, #-728] @ 0xfffffd28 │ │ │ │ + @ instruction: 0xf0010ca9 │ │ │ │ + vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ + movwmi r3, #4099 @ 0x1003 │ │ │ │ + ldmdavs r2, {r2, r8, ip, pc} │ │ │ │ + andeq pc, lr, #18 │ │ │ │ + beq 0xb97058 │ │ │ │ + tstpeq pc, r2 @ p-variant is OBSOLETE │ │ │ │ + stmiale r4!, {r1, r3, r8, fp, sp} │ │ │ │ + andeq pc, ip, #2 │ │ │ │ + strne pc, [r1, -r5, asr #7] │ │ │ │ + @ instruction: 0xf0002a04 │ │ │ │ + bcs 0x303704 │ │ │ │ + @ instruction: 0x81b1f000 │ │ │ │ + @ instruction: 0xf642200c │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ + blcs 0x1a388c │ │ │ │ + andcs pc, r1, #0, 22 │ │ │ │ + @ instruction: 0xf8d09803 │ │ │ │ + ldmib r2, {r3, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf8d29aec │ │ │ │ + andls r2, r5, #184, 6 @ 0xe0000002 │ │ │ │ + sbcshi pc, r6, r0, asr #32 │ │ │ │ + andeq lr, r2, #303104 @ 0x4a000 │ │ │ │ + orrle r2, r4, r1, lsl #20 │ │ │ │ + @ instruction: 0xf0059306 │ │ │ │ + blls 0x2a296c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x2033a4 │ │ │ │ - beq 0x15f268 │ │ │ │ - stmibeq r0!, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ - streq pc, [r2, #-426] @ 0xfffffe56 │ │ │ │ - blx 0xfee2ba50 │ │ │ │ - b 0x14e0464 │ │ │ │ - adcmi r0, r3, sl, asr #3 │ │ │ │ - stmdbeq sp!, {r2, r8, ip, pc}^ │ │ │ │ - andls r9, r7, #671088640 @ 0x28000000 │ │ │ │ - @ instruction: 0xff96f76c │ │ │ │ - @ instruction: 0xf76c9005 │ │ │ │ - bls 0x2e2cb4 │ │ │ │ - andls r4, r8, r1, lsl #12 │ │ │ │ - andls r9, r9, #196608 @ 0x30000 │ │ │ │ - @ instruction: 0xffcef7c4 │ │ │ │ - @ instruction: 0xf8dd2300 │ │ │ │ - movwls fp, #28712 @ 0x7028 │ │ │ │ - @ instruction: 0xf7d8e017 │ │ │ │ - blls 0x262898 │ │ │ │ - strmi r9, [r1], -r0, lsl #6 │ │ │ │ - strtmi r9, [r0], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf786461a │ │ │ │ - stmdbls r8, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldrbmi r4, [r0], #1626 @ 0x65a │ │ │ │ - stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7714608 │ │ │ │ - blls 0x2e2e68 │ │ │ │ - movwls r3, #29441 @ 0x7301 │ │ │ │ - vqsub.u8 d20, d16, d14 │ │ │ │ - stmdals r3, {r0, r1, r5, r6, r8, pc} │ │ │ │ - andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8d09a08 │ │ │ │ - stmdbls r5, {r3, r7, ip, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xff720de6 │ │ │ │ - b 0x6f47c8 │ │ │ │ - sbcsle r0, r8, r5, lsl #30 │ │ │ │ - mrc2 7, 2, pc, cr14, cr8, {6} │ │ │ │ + bls 0x1c3630 │ │ │ │ + ldrdmi pc, [r4], r2 │ │ │ │ + @ instruction: 0xf284fab4 │ │ │ │ + sbcs r0, r0, r2, asr r9 │ │ │ │ + @ instruction: 0xf53f06c9 │ │ │ │ + @ instruction: 0xe7c8af74 │ │ │ │ + andne pc, r0, r5, lsl r4 @ │ │ │ │ + svcge 0x0070f43f │ │ │ │ + @ instruction: 0xf8d39b03 │ │ │ │ + vshr.u64 q8, q0, #64 │ │ │ │ + stmdacs r0, {sp} │ │ │ │ + svcge 0x0068f43f │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r8, sl, fp, sp, lr} │ │ │ │ + movweq pc, #57363 @ 0xe013 @ │ │ │ │ + strbteq sp, [r3], r2, lsl #2 │ │ │ │ + svcge 0x005ff53f │ │ │ │ + strne pc, [r1], #965 @ 0x3c5 │ │ │ │ + beq 0x15f05c │ │ │ │ + vrsubhn.i16 d19, , │ │ │ │ + @ instruction: 0x2c031940 │ │ │ │ + bichi pc, ip, r0 │ │ │ │ + @ instruction: 0xf1ba9406 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + mcrcs 1, 0, r8, cr3, cr2, {5} │ │ │ │ + svcge 0x004df43f │ │ │ │ + @ instruction: 0xf0002e04 │ │ │ │ + mcrcs 1, 0, r8, cr2, cr5, {7} │ │ │ │ + bicshi pc, ip, r0 │ │ │ │ + @ instruction: 0xf0002c00 │ │ │ │ + stmdals r3, {r0, r1, r2, r4, r6, r7, r8, pc} │ │ │ │ + @ instruction: 0xf0059204 │ │ │ │ + stmdacs r0, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf1099a04 │ │ │ │ + @ instruction: 0xf0440901 │ │ │ │ + @ instruction: 0xf1a90ae0 │ │ │ │ + movwcs r0, #5378 @ 0x1502 │ │ │ │ + @ instruction: 0xf585fab5 │ │ │ │ + biceq lr, r9, pc, asr #20 │ │ │ │ + smlatbls r4, r3, r0, r4 │ │ │ │ + movwls r0, #43373 @ 0xa96d │ │ │ │ + @ instruction: 0xf76c9207 │ │ │ │ + andls pc, r5, pc, ror lr @ │ │ │ │ + cdp2 7, 7, cr15, cr12, cr12, {3} │ │ │ │ + strmi r9, [r1], -r7, lsl #20 │ │ │ │ + stmdals r3, {r3, ip, pc} │ │ │ │ + @ instruction: 0xf7c49209 │ │ │ │ + movwcs pc, #3883 @ 0xf2b @ │ │ │ │ + ldrdlt pc, [r8], -sp @ │ │ │ │ + ands r9, r7, r7, lsl #6 │ │ │ │ + mcr2 7, 1, pc, cr6, cr8, {6} @ │ │ │ │ movwls r9, #2821 @ 0xb05 │ │ │ │ - strmi r2, [r1], -r8, lsl #6 │ │ │ │ - @ instruction: 0x4620461a │ │ │ │ - @ instruction: 0xf8acf786 │ │ │ │ - andeq pc, r1, r8, lsl #2 │ │ │ │ - mrc2 7, 2, pc, cr2, cr8, {6} │ │ │ │ - strbmi r9, [r0], -sl │ │ │ │ - mcr2 7, 2, pc, cr14, cr8, {6} @ │ │ │ │ - strmi r2, [r2], -r8, lsl #6 │ │ │ │ - andcs r9, r0, sl, lsl #18 │ │ │ │ - @ instruction: 0xf7869300 │ │ │ │ - strb pc, [r8, sp, asr #16] @ │ │ │ │ - tstne r8, #3358720 @ 0x334000 │ │ │ │ - movtpl pc, #965 @ 0x3c5 @ │ │ │ │ - ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ - vorr.i32 d25, #53760 @ 0x0000d200 │ │ │ │ - @ instruction: 0xf0041380 │ │ │ │ - movwcc r0, #5123 @ 0x1403 │ │ │ │ - strbne pc, [r0, #965] @ 0x3c5 @ │ │ │ │ - andsls r9, r3, #20, 12 @ 0x1400000 │ │ │ │ - @ instruction: 0x97179416 │ │ │ │ - ldrls r9, [r5, #-794] @ 0xfffffce6 │ │ │ │ - @ instruction: 0xf968f7f7 │ │ │ │ - stmib sp, {r2, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - vorr.i32 d17, #55296 @ 0x0000d800 │ │ │ │ - stmdals r3, {r6, r8, r9, ip, lr} │ │ │ │ - tstls r2, #294912 @ 0x48000 │ │ │ │ - movtne pc, #965 @ 0x3c5 @ │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ + blls 0x1f48bc │ │ │ │ + ldrmi r4, [sl], -r0, lsr #12 │ │ │ │ + @ instruction: 0xffbcf785 │ │ │ │ + ldrbmi r9, [sl], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf02a44c8 │ │ │ │ + strmi r0, [r8], -r0, ror #21 │ │ │ │ + mrc2 7, 6, pc, cr10, cr1, {3} │ │ │ │ + movwcc r9, #6919 @ 0x1b07 │ │ │ │ + addsmi r9, lr, #469762048 @ 0x1c000000 │ │ │ │ + cmpphi sl, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9803 │ │ │ │ + bls 0x30b0e4 │ │ │ │ + ldrdcc pc, [r8], r0 │ │ │ │ + @ instruction: 0xf0039905 │ │ │ │ + @ instruction: 0xf7c8030f │ │ │ │ + @ instruction: 0x4640fb35 │ │ │ │ + svceq 0x0005ea18 │ │ │ │ + @ instruction: 0xf7d8d0d8 │ │ │ │ + blls 0x2628fc │ │ │ │ + movwcs r9, #33536 @ 0x8300 │ │ │ │ + ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ + @ instruction: 0xf7854620 │ │ │ │ + @ instruction: 0xf108ff95 │ │ │ │ + @ instruction: 0xf7d80001 │ │ │ │ + strdls pc, [sl], -r3 │ │ │ │ + @ instruction: 0xf7d84640 │ │ │ │ + movwcs pc, #36335 @ 0x8def @ │ │ │ │ + stmdbls sl, {r1, r9, sl, lr} │ │ │ │ + movwls r2, #0 │ │ │ │ + @ instruction: 0xff36f785 │ │ │ │ + stmdals r3, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + tstls r9, #294912 @ 0x48000 │ │ │ │ + movweq pc, #12300 @ 0x300c @ │ │ │ │ + vorr.i32 d25, #54784 @ 0x0000d600 │ │ │ │ + tstls r5, #192, 6 │ │ │ │ + orrne pc, r0, #335544323 @ 0x14000003 │ │ │ │ + ldrcs lr, [r3], -sp, asr #19 │ │ │ │ + ldrls r9, [r8], #-1815 @ 0xfffff8e9 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ - andsls r1, r3, #541065216 @ 0x20400000 │ │ │ │ - @ instruction: 0x97179416 │ │ │ │ - ldrls r9, [r5, #-794] @ 0xfffffce6 │ │ │ │ - @ instruction: 0xf952f7f7 │ │ │ │ - svclt 0x0000e6ae │ │ │ │ + tstls sl, #64, 10 @ 0x10000000 │ │ │ │ + @ instruction: 0xf7f79512 │ │ │ │ + strb pc, [r3], sp, lsl #18 @ │ │ │ │ + ldmdbge r2, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ + movweq pc, #4108 @ 0x100c @ │ │ │ │ + tstls r6, #196608 @ 0x30000 │ │ │ │ + orrne pc, r1, #335544323 @ 0x14000003 │ │ │ │ + tstls r5, #24, 8 @ 0x18000000 │ │ │ │ + movtne pc, #965 @ 0x3c5 @ │ │ │ │ + svclt 0x0000e7ea │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwls r9, #26627 @ 0x6803 │ │ │ │ ldc2 0, cr15, [r0, #20] │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ adcshi pc, pc, r0 │ │ │ │ ldrmi r9, [ip], -r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf1baaf1f │ │ │ │ + @ instruction: 0xf1baaf28 │ │ │ │ svclt 0x00140f01 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, ip, sp, lr, pc} │ │ │ │ andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ @ instruction: 0xf005920f │ │ │ │ andsls r0, r0, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ - bls 0x1c32e8 │ │ │ │ + bls 0x1c3504 │ │ │ │ smlalcs pc, r8, r2, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldrmi r8, [r0, #215] @ 0xd7 │ │ │ │ movwcs fp, #16156 @ 0x3f1c │ │ │ │ - bleq 0x1df0ec │ │ │ │ + bleq 0x1df308 │ │ │ │ @ instruction: 0xf76c9307 │ │ │ │ - pkhbtmi pc, r0, pc, lsl #30 @ │ │ │ │ - cdp2 7, 14, cr15, cr8, cr12, {3} │ │ │ │ + pkhbtmi pc, r0, r1, lsl #28 @ │ │ │ │ + ldc2l 7, cr15, [sl, #432] @ 0x1b0 │ │ │ │ andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7c49803 │ │ │ │ - @ instruction: 0xf1b9ff23 │ │ │ │ + @ instruction: 0xf1b9fe89 │ │ │ │ vpmax.f32 d16, d0, d0 │ │ │ │ andcs r8, r8, #132 @ 0x84 │ │ │ │ movweq pc, #61446 @ 0xf006 @ │ │ │ │ @ instruction: 0xf6469306 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ - blx 0x116e23c │ │ │ │ + blx 0x116e458 │ │ │ │ andls pc, ip, #-1342177280 @ 0xb0000000 │ │ │ │ - blls 0x2ab7f0 │ │ │ │ + blls 0x2aba0c │ │ │ │ vpmax.s8 d15, d11, d2 │ │ │ │ - bls 0x207810 │ │ │ │ + bls 0x207a2c │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0x0c03ea44 │ │ │ │ - bl 0x334a58 │ │ │ │ + bl 0x334c74 │ │ │ │ @ instruction: 0xf8cd0602 │ │ │ │ movwls r9, #32836 @ 0x8044 │ │ │ │ strls r9, [lr, #-1549] @ 0xfffff9f3 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs fp, #4060 @ 0xfdc │ │ │ │ @ instruction: 0xdd53990c │ │ │ │ @ instruction: 0xf04f9b0e │ │ │ │ @@ -215854,156 +215989,156 @@ │ │ │ │ movwls r1, #17152 @ 0x4300 │ │ │ │ strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ eor ip, r6, r8, lsr #32 │ │ │ │ ldrtmi r9, [sl], -r6, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7c89500 │ │ │ │ - bls 0x321b68 │ │ │ │ + bls 0x321b1c │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - stc2 7, cr15, [sl, #864]! @ 0x360 │ │ │ │ + ldc2l 7, cr15, [r4, #-864] @ 0xfffffca0 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1bb │ │ │ │ ldmdavs r9, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf1bbd05e │ │ │ │ subsle r0, r8, r3, lsl #30 │ │ │ │ svceq 0x0001f1bb │ │ │ │ - @ instruction: 0xf775d052 │ │ │ │ - bls 0x2e1478 │ │ │ │ + @ instruction: 0xf774d052 │ │ │ │ + bls 0x2e325c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7713401 │ │ │ │ - blls 0x262c94 │ │ │ │ + blls 0x262a78 │ │ │ │ strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ ldrmi r4, [lr], #-1442 @ 0xfffffa5e │ │ │ │ - blls 0x2171b8 │ │ │ │ + blls 0x2173d4 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r8, lsl #20 │ │ │ │ @ instruction: 0xf7d84630 │ │ │ │ - blls 0x3626b0 │ │ │ │ + blls 0x362774 │ │ │ │ @ instruction: 0xf1bb4602 │ │ │ │ strbmi r0, [r0], -r2, lsl #30 │ │ │ │ eorsle r6, r2, r9, lsl r8 │ │ │ │ svceq 0x0003f1bb │ │ │ │ @ instruction: 0xf1bbd02c │ │ │ │ eorle r0, r6, r1, lsl #30 │ │ │ │ - @ instruction: 0xff62f774 │ │ │ │ + mrc2 7, 2, pc, cr4, cr4, {3} │ │ │ │ ldrtmi r9, [sl], -r6, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7c89500 │ │ │ │ - @ instruction: 0xe7d4fab3 │ │ │ │ - addsmi r1, r1, #23040 @ 0x5a00 │ │ │ │ + bfi pc, r9, #20, #1 @ │ │ │ │ + addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ movwcc sp, #8194 @ 0x2002 │ │ │ │ mvnsle r4, fp, lsl #5 │ │ │ │ @ instruction: 0xf10e9b0d │ │ │ │ ldrbmi r0, [r3, #-3585]! @ 0xfffff1ff │ │ │ │ @ instruction: 0xf8ddd19a │ │ │ │ ldmdbls r0, {r2, r6, ip, pc} │ │ │ │ andle r2, r6, pc, lsl #18 │ │ │ │ vqrdmulh.s d15, d9, d10 │ │ │ │ stmdals r3, {r0, r1, r2, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7f600db │ │ │ │ - andcs pc, r1, sp, ror lr @ │ │ │ │ - svccs 0x0003e5e2 │ │ │ │ - mcrge 4, 2, pc, cr3, cr15, {3} @ │ │ │ │ - @ instruction: 0xf774e5dd │ │ │ │ - ldrb pc, [r7, r9, lsr #31] @ │ │ │ │ - @ instruction: 0xf882f775 │ │ │ │ - @ instruction: 0xf775e7d4 │ │ │ │ - bfi pc, r1, #16, #2 @ │ │ │ │ - @ instruction: 0xf8d4f775 │ │ │ │ + andcs pc, r1, r1, lsr lr @ │ │ │ │ + svccs 0x0003e5ea │ │ │ │ + mcrge 4, 2, pc, cr12, cr15, {3} @ │ │ │ │ + @ instruction: 0xf774e5e5 │ │ │ │ + bfi pc, fp, (invalid: 29:23) @ │ │ │ │ + @ instruction: 0xff74f774 │ │ │ │ + @ instruction: 0xf774e7d4 │ │ │ │ + ldrb pc, [r1, r3, lsl #30] @ │ │ │ │ + @ instruction: 0xffc6f774 │ │ │ │ @ instruction: 0xf775e7ab │ │ │ │ - @ instruction: 0xe7a8f919 │ │ │ │ - @ instruction: 0xf8f2f775 │ │ │ │ + str pc, [r8, fp, lsl #16]! │ │ │ │ + @ instruction: 0xffe4f774 │ │ │ │ @ instruction: 0xf8dde7a5 │ │ │ │ @ instruction: 0xf109c028 │ │ │ │ - blls 0x3e552c │ │ │ │ + blls 0x3e5748 │ │ │ │ stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf47f4599 │ │ │ │ @ instruction: 0xf8ddaf7b │ │ │ │ strb lr, [r9, ip, lsr #32] │ │ │ │ @ instruction: 0xf57f06aa │ │ │ │ - ldr sl, [sl, #3616]! @ 0xe20 │ │ │ │ + strb sl, [r2, #3625] @ 0xe29 │ │ │ │ movwls r1, #27832 @ 0x6cb8 │ │ │ │ - @ instruction: 0xf9ccf7c8 │ │ │ │ + @ instruction: 0xf932f7c8 │ │ │ │ @ instruction: 0xf1b89b06 │ │ │ │ tstle r7, r0, lsl #30 │ │ │ │ str r4, [sp, -r4, lsl #6]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf044d108 │ │ │ │ str r0, [r7, -r0, ror #9]! │ │ │ │ andle r2, r3, r0, ror #17 │ │ │ │ movwmi r2, #17155 @ 0x4303 │ │ │ │ @ instruction: 0xe721469b │ │ │ │ @ instruction: 0xf7c84618 │ │ │ │ - @ instruction: 0xe7f7f9b7 │ │ │ │ + @ instruction: 0xe7f7f91d │ │ │ │ svccs 0x000f9a09 │ │ │ │ - blls 0x297460 │ │ │ │ + blls 0x29767c │ │ │ │ stmdals r3, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ vpmax.u8 d15, d3, d6 │ │ │ │ - mrc2 7, 1, pc, cr0, cr6, {7} │ │ │ │ + stc2l 7, cr15, [r4, #984]! @ 0x3d8 │ │ │ │ stmdals r3, {r0, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf0059204 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 0, 0, cr13, cr1, cr11, {5} │ │ │ │ - @ instruction: 0xf10a9a04 │ │ │ │ - svclt 0x00080a01 │ │ │ │ - @ instruction: 0xf43f46a1 │ │ │ │ - movwcs sl, #7759 @ 0x1e4f │ │ │ │ - tstcs r8, sp, asr #12 │ │ │ │ - adcmi r4, r3, r1, lsr #13 │ │ │ │ - ldrb r9, [r1], -r4, lsl #2 │ │ │ │ - streq pc, [r1, #-137] @ 0xffffff77 │ │ │ │ + @ instruction: 0xf1099a04 │ │ │ │ + svclt 0x00080901 │ │ │ │ + @ instruction: 0xf43f46a2 │ │ │ │ + movwcs sl, #7768 @ 0x1e58 │ │ │ │ + tstcs r8, r5, asr r6 │ │ │ │ + adcmi r4, r3, r2, lsr #13 │ │ │ │ + ldrb r9, [sl], -r4, lsl #2 │ │ │ │ + streq pc, [r1, #-138] @ 0xffffff76 │ │ │ │ svclt 0x00182e04 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - stmdals r3, {r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdals r3, {r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0059205 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r8, #141 @ 0x8d │ │ │ │ andls r2, r4, #33554432 @ 0x2000000 │ │ │ │ - beq 0x15f604 │ │ │ │ + stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwcs r9, #18949 @ 0x4a05 │ │ │ │ - stmibeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldrt r9, [r7], -r6, lsl #8 │ │ │ │ - mrc2 1, 2, pc, cr2, cr7, {6} │ │ │ │ - strb r4, [r3, #-1568]! @ 0xfffff9e0 │ │ │ │ + beq 0xfe19f53c │ │ │ │ + strb r9, [r0], -r6, lsl #8 │ │ │ │ + mcr2 1, 2, pc, cr4, cr7, {6} @ │ │ │ │ + strb r4, [fp, #-1568]! @ 0xfffff9e0 │ │ │ │ andls r1, r4, #96, 24 @ 0x6000 │ │ │ │ - @ instruction: 0xf974f7c8 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8daf7c8 │ │ │ │ + stmdals r3, {r1, r7, r9, sl, lr} │ │ │ │ mcrr2 0, 0, pc, r4, cr5 @ │ │ │ │ stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ svcge 0x0073f43f │ │ │ │ tstcs r8, r1, lsl #6 │ │ │ │ - beq 0x15f638 │ │ │ │ - stmdbeq r9, {r2, r6, r9, fp, sp, lr, pc} │ │ │ │ + stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ + beq 0x39dd40 │ │ │ │ strcs r4, [r0, #-163] @ 0xffffff5d │ │ │ │ - ldr r9, [sp], -r4, lsl #2 │ │ │ │ + strt r9, [r6], -r4, lsl #2 │ │ │ │ andsle r2, r5, r2, lsl #24 │ │ │ │ andls r1, r5, #160, 24 @ 0xa000 │ │ │ │ - @ instruction: 0xf95cf7c8 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8c2f7c8 │ │ │ │ + stmdals r3, {r1, r7, r9, sl, lr} │ │ │ │ stc2 0, cr15, [ip], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #8028 @ 0x1f5c │ │ │ │ - @ instruction: 0xf10a2208 │ │ │ │ - andls r0, r4, #4096 @ 0x1000 │ │ │ │ - stmdbeq r9, {r2, r6, r9, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1092208 │ │ │ │ + andls r0, r4, #16384 @ 0x4000 │ │ │ │ + beq 0x39dd70 │ │ │ │ adcmi r9, r3, r5, lsl #20 │ │ │ │ - str r2, [r5], -r0, lsl #10 │ │ │ │ + str r2, [lr], -r0, lsl #10 │ │ │ │ andls r2, r4, #3 │ │ │ │ - @ instruction: 0xf946f7c8 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8acf7c8 │ │ │ │ + stmdals r3, {r1, r7, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r6], {5} │ │ │ │ stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ svcge 0x0045f43f │ │ │ │ - @ instruction: 0xf10a2108 │ │ │ │ - @ instruction: 0xf0490a01 │ │ │ │ - ldrtmi r0, [r3], -r2, lsl #18 │ │ │ │ + @ instruction: 0xf1092108 │ │ │ │ + @ instruction: 0xf04a0901 │ │ │ │ + ldrtmi r0, [r3], -r2, lsl #20 │ │ │ │ tstls r4, r0, lsl #10 │ │ │ │ - svclt 0x0000e5f0 │ │ │ │ + svclt 0x0000e5f9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strbgt pc, [r8, #-2271]! @ 0xfffff721 @ │ │ │ │ vst4.32 {d27-d30}, [pc] │ │ │ │ @ instruction: 0xf6cf6371 │ │ │ │ @@ -216015,67 +216150,67 @@ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ strmi r2, [ip], -r0, lsl #4 │ │ │ │ strbmi r4, [r3, #-1542]! @ 0xfffff9fa │ │ │ │ andcs lr, r6, #3358720 @ 0x334000 │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf000920c │ │ │ │ - ldmdale pc!, {r1, r4, r5, r9, pc} @ │ │ │ │ + ldmdale pc!, {r0, r4, r5, r9, pc} @ │ │ │ │ mcrrvs 4, 4, pc, r0, cr15 @ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ @ instruction: 0xf0004563 │ │ │ │ - vrhadd.s8 q4, q8, │ │ │ │ + vrhadd.s8 q4, q8, q14 │ │ │ │ vst4.32 {d24-d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ - rscshi pc, sp, r0 │ │ │ │ + rscshi pc, fp, r0 │ │ │ │ andvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - @ instruction: 0xf00180e5 │ │ │ │ + @ instruction: 0xf00180e3 │ │ │ │ @ instruction: 0xf5b37398 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ @ instruction: 0xf5b382a9 │ │ │ │ @ instruction: 0xf0401f40 │ │ │ │ - stmdage r6, {r0, r1, r3, r4, r6, r7, pc} │ │ │ │ - ldc2 7, cr15, [lr, #984] @ 0x3d8 │ │ │ │ + stmdage r6, {r0, r3, r4, r6, r7, pc} │ │ │ │ + ldc2l 7, cr15, [r2, #-984] @ 0xfffffc28 │ │ │ │ @ instruction: 0xf1000222 │ │ │ │ - ldcvs 0, cr8, [r3, #-852]! @ 0xfffffcac │ │ │ │ + ldcvs 0, cr8, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ @ instruction: 0xf0000f70 │ │ │ │ - stcls 0, cr8, [r7], {205} @ 0xcd │ │ │ │ - @ instruction: 0xf6482108 │ │ │ │ - vmov.i32 d23, #2304 @ 0x00000900 │ │ │ │ + stcls 0, cr8, [r7], {203} @ 0xcb │ │ │ │ + vrhadd.s8 d18, d9, d8 │ │ │ │ + vrshr.s64 d16, d13, #64 │ │ │ │ stmib sp, {r0, r2, r3, r9}^ │ │ │ │ tstcs r7, r2, lsl #4 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ - bls 0x349f60 │ │ │ │ + bls 0x34a17c │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - ldrsht pc, [ip], fp @ │ │ │ │ + adcs pc, sl, r9, lsr #21 │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vand q4, q0, q12 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :256], sl │ │ │ │ + vand q4, q0, │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ @ instruction: 0xf6cf6100 │ │ │ │ addmi r6, fp, #0, 2 │ │ │ │ vst4.16 {d29-d32}, [pc :256], r6 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - adchi pc, r6, r0, asr #32 │ │ │ │ + adchi pc, r4, r0, asr #32 │ │ │ │ bicsvc pc, r0, #20 │ │ │ │ - adcshi pc, r5, #0 │ │ │ │ + adcshi pc, r3, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - addshi pc, lr, r0, asr #32 │ │ │ │ + addshi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf14002e3 │ │ │ │ - stcvs 0, cr8, [r3, #-620] @ 0xfffffd94 │ │ │ │ + stcvs 0, cr8, [r3, #-612] @ 0xfffffd9c │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svceq 0x0070f413 │ │ │ │ - addshi pc, r4, r0 │ │ │ │ + addshi pc, r2, r0 │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ movwmi r0, #48320 @ 0xbcc0 │ │ │ │ @ instruction: 0x0ca20921 │ │ │ │ tstpeq r2, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ @@ -216084,923 +216219,922 @@ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcne 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ cmpeq r1, ip, asr #20 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ strcs r9, [r8], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmvn.i32 d17, #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf2c024b9 │ │ │ │ strls r0, [r3], #-1037 @ 0xfffffbf3 │ │ │ │ - blx 0xfec213c8 │ │ │ │ - vst4.16 {d30-d33}, [pc :128]! │ │ │ │ + blx 0x17a15e4 │ │ │ │ + vst4.16 {d30-d33}, [pc :128], fp │ │ │ │ @ instruction: 0xf6cf6c41 │ │ │ │ strbmi r4, [r3, #-3072]! @ 0xfffff400 │ │ │ │ - vst4.16 {d29-d32}, [pc :64], ip │ │ │ │ + vst4.16 {d29-d32}, [pc :64], sl │ │ │ │ @ instruction: 0xf6cf6050 │ │ │ │ addmi r4, r3, #0 │ │ │ │ - stmdage r6, {r5, r6, r8, ip, lr, pc} │ │ │ │ + stmdage r6, {r1, r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ ldrbvc pc, [r8], #4 @ │ │ │ │ - stc2 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ + ldc2l 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ svcne 0x0000f5b4 │ │ │ │ @ instruction: 0x1c06e9dd │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrdcc lr, [r8], -sp │ │ │ │ adcshi pc, r9, #0 │ │ │ │ svceq 0x0020f5b4 │ │ │ │ - @ instruction: 0x81b9f000 │ │ │ │ - cmple fp, r0, lsl #24 │ │ │ │ + @ instruction: 0x81baf000 │ │ │ │ + cmple r9, r0, lsl #24 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4122108 │ │ │ │ - suble r0, r5, r0, ror pc │ │ │ │ + suble r0, r3, r0, ror pc │ │ │ │ strcs r4, [r0], #-1538 @ 0xfffff9fe │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldrbtvc pc, [r1], #1608 @ 0x648 @ │ │ │ │ + ldrbtne pc, [r5], #-585 @ 0xfffffdb7 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - ldrsbt pc, [r6], -pc @ │ │ │ │ + mlas r4, r3, lr, pc @ │ │ │ │ bicpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - blcs 0x143ce8 │ │ │ │ - stmiaeq r3!, {r1, r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ + blcs 0x143f00 │ │ │ │ + stmdaeq r3!, {r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ + andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ + stmiaeq r2!, {r2, r3, r9, ip, pc}^ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + stmdbge r6, {r0, r1, r8, r9, lr} │ │ │ │ + stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ + @ instruction: 0xf003920a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf04f0ca2 │ │ │ │ - movwls r0, #44034 @ 0xac02 │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - vmul.i q8, q2, d3[4] │ │ │ │ - @ instruction: 0xf0023c03 │ │ │ │ - b 0x1163cc8 │ │ │ │ - stmdbge r6, {r2, r3, r9} │ │ │ │ - @ instruction: 0xf003920b │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - andls r5, r6, #268435456 @ 0x10000000 │ │ │ │ - addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xe34a0 │ │ │ │ - andls r4, r7, #-1946157056 @ 0x8c000000 │ │ │ │ - @ instruction: 0xf7f99309 │ │ │ │ - and pc, sl, r1, asr #21 │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + @ instruction: 0xf7f92406 │ │ │ │ + and pc, sl, r1, ror sl @ │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #32, 2 │ │ │ │ - addshi pc, r5, #0 │ │ │ │ - blmi 0xff3eb4c4 │ │ │ │ - blls 0x43d530 │ │ │ │ + addshi pc, r7, #0 │ │ │ │ + blmi 0xff42b6dc │ │ │ │ + blls 0x43d748 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, pc, r6, lsl r3 @ │ │ │ │ + andlt r8, pc, r7, lsl r3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdaeq fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ andeq pc, pc, #1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - beq 0x19de00 │ │ │ │ + beq 0x19e018 │ │ │ │ @ instruction: 0xf00308e3 │ │ │ │ stceq 3, cr0, [r2], #64 @ 0x40 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ orrne pc, r0, r1, asr #7 │ │ │ │ stmdaeq ip, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - eoreq r8, r7, #1073741852 @ 0x4000001c │ │ │ │ + eoreq r8, r7, #-1073741796 @ 0xc000001c │ │ │ │ stcvs 5, cr13, [r0, #-840] @ 0xfffffcb8 │ │ │ │ ldrsbtcs pc, [r8], #128 @ 0x80 @ │ │ │ │ sbcle r0, sp, r2, lsl pc │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - bcs 0xf4f78 │ │ │ │ - sbchi pc, sp, #0 │ │ │ │ - b 0x11bd534 │ │ │ │ - b 0x1163d60 │ │ │ │ + bcs 0xf5190 │ │ │ │ + sbchi pc, lr, #0 │ │ │ │ + b 0x11bd74c │ │ │ │ + b 0x1163f78 │ │ │ │ @ instruction: 0xf0100208 │ │ │ │ tstle r1, lr, lsl #30 │ │ │ │ ldrtle r0, [sp], #1749 @ 0x6d5 │ │ │ │ @ instruction: 0xd1bb4211 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0051304 │ │ │ │ - bicslt pc, r0, #634880 @ 0x9b000 │ │ │ │ + bicslt pc, r0, #643072 @ 0x9d000 │ │ │ │ @ instruction: 0xf3c49904 │ │ │ │ @ instruction: 0xf6426700 │ │ │ │ @ instruction: 0x31017498 │ │ │ │ @ instruction: 0xf76c00cd │ │ │ │ - @ instruction: 0xf04ffc7b │ │ │ │ + @ instruction: 0xf04ffb6f │ │ │ │ @ instruction: 0xf1cb0c12 │ │ │ │ @ instruction: 0xf6460209 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ pkhbtmi r2, r1, r6, lsl #3 │ │ │ │ andmi pc, r2, #12, 22 @ 0x3000 │ │ │ │ - ldrbmi pc, [sp], #-1606 @ 0xfffff9ba @ │ │ │ │ + strbtpl pc, [r1], #1606 @ 0x646 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7716809 │ │ │ │ - @ instruction: 0x4641fc7d │ │ │ │ + @ instruction: 0x4641fb71 │ │ │ │ @ instruction: 0xf6462001 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf1bb020d │ │ │ │ svclt 0x00180f00 │ │ │ │ @ instruction: 0xf7d84614 │ │ │ │ - stmdbls r5, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0x3a150e │ │ │ │ + blx 0xfeea1724 │ │ │ │ @ instruction: 0x46064651 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - strbmi pc, [fp], -r5, lsl #22 @ │ │ │ │ + @ instruction: 0x464bfab1 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf7835500 │ │ │ │ - andcs pc, r1, r9, asr #25 │ │ │ │ + @ instruction: 0x2001fbbd │ │ │ │ vst1.16 {d30}, [pc :256], r9 │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ svcge 0x0072f47f │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ - stceq 12, cr4, [r2], #12 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - cdpne 3, 4, cr15, cr0, cr4, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - ldclvc 0, cr15, [r8], {4} │ │ │ │ - @ instruction: 0xf5bc09a1 │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #768 @ 0x300 │ │ │ │ + @ instruction: 0xf0040ca2 │ │ │ │ + @ instruction: 0xf00271d8 │ │ │ │ + b 0x14a4050 │ │ │ │ + b 0x116b264 │ │ │ │ + @ instruction: 0xf5b1020c │ │ │ │ @ instruction: 0xf0041f00 │ │ │ │ - @ instruction: 0xf000040f │ │ │ │ - @ instruction: 0xf5bc8195 │ │ │ │ + vmull.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf0001440 │ │ │ │ + @ instruction: 0xf5b18196 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - @ instruction: 0xf8d0af55 │ │ │ │ - @ instruction: 0xf8dcc050 │ │ │ │ - @ instruction: 0xf01cc108 │ │ │ │ + stcvs 15, cr10, [r1, #-340] @ 0xfffffeac │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + svcge 0x004ef43f │ │ │ │ + tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9401 │ │ │ │ + vhadd.s8 d28, d7, d0 │ │ │ │ + @ instruction: 0xf2c02491 │ │ │ │ + bl 0x124884 │ │ │ │ + strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ + @ instruction: 0xf7f50049 │ │ │ │ + ldr pc, [lr, -r5, lsl #28]! │ │ │ │ + vmul.i q8, q10, d3[4] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0020ca2 │ │ │ │ + b 0x14a40b4 │ │ │ │ + movwmi r1, #44180 @ 0xac94 │ │ │ │ + bicsvc pc, r8, r4 │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ + svcne 0x0000f5b1 │ │ │ │ + strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + @ instruction: 0x81a5f000 │ │ │ │ + svceq 0x0000f5b1 │ │ │ │ + adchi pc, r6, r0 │ │ │ │ + @ instruction: 0xf47f2900 │ │ │ │ + stcvs 15, cr10, [r1, #-124] @ 0xffffff84 │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svceq 0x0070f411 │ │ │ │ + svcge 0x0018f43f │ │ │ │ + stceq 0, cr15, [r1], {12} │ │ │ │ + @ instruction: 0xf8cd9401 │ │ │ │ + vhadd.s8 d30, d9, d0 │ │ │ │ + vaddhn.i16 d19, q0, │ │ │ │ + bl 0x3e48f0 │ │ │ │ + strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + stc2l 7, cr15, [r6, #-980]! @ 0xfffffc2c │ │ │ │ + stmiaeq fp, {r0, r1, r2, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + vnmlaeq.f32 s29, s2, s30 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vldmiami r1, {s28-s106} │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + @ instruction: 0xf00c11b0 │ │ │ │ + eormi r0, r1, r0, lsl ip │ │ │ │ + @ instruction: 0xf004431d │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + @ instruction: 0xf00e3403 │ │ │ │ + b 0x13e7138 │ │ │ │ + strbcs r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ + strteq pc, [r0], #-704 @ 0xfffffd40 │ │ │ │ + vmlseq.f32 s28, s6, s28 │ │ │ │ + @ instruction: 0xf00042a1 │ │ │ │ + strbcs r8, [r0], #-315 @ 0xfffffec5 │ │ │ │ + strteq pc, [r0], #704 @ 0x2c0 │ │ │ │ + eorsle r4, sl, r1, lsr #5 │ │ │ │ + @ instruction: 0xf47f2940 │ │ │ │ + stcvs 14, cr10, [r1, #-892] @ 0xfffffc84 │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svceq 0x0070f411 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ + strtmi r9, [fp], -r1, lsl #4 │ │ │ │ + tstcs r7, r2, ror #12 │ │ │ │ + and pc, r0, sp, asr #17 │ │ │ │ + strne pc, [r9], #-585 @ 0xfffffdb7 │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7f59402 │ │ │ │ + strb pc, [sl], r9, lsr #26 @ │ │ │ │ + @ instruction: 0xf004a806 │ │ │ │ + @ instruction: 0xf7f674d8 │ │ │ │ + @ instruction: 0xf5b4fb41 │ │ │ │ + @ instruction: 0xf04f1f00 │ │ │ │ + @ instruction: 0xf47f0200 │ │ │ │ + ldcvs 14, cr10, [r3, #-764]! @ 0xfffffd04 │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ + @ instruction: 0xf0133108 │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + stmdbls r6, {r0, r1, r2, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + ldreq pc, [sp], #583 @ 0x247 │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + strcs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ + blls 0x30a998 │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + strls r9, [r0], #-2569 @ 0xfffff5f7 │ │ │ │ + stc2l 7, cr15, [lr, #-980]! @ 0xfffffc2c │ │ │ │ + stcvs 6, cr14, [r1, #-668] @ 0xfffffd64 │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ + strtmi r9, [fp], -r1, lsl #4 │ │ │ │ + tstcs r7, r2, ror #12 │ │ │ │ + and pc, r0, sp, asr #17 │ │ │ │ + strvc pc, [sp], #-1606 @ 0xfffff9ba │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7f59402 │ │ │ │ + @ instruction: 0xe692fd59 │ │ │ │ + @ instruction: 0xf8d46d34 │ │ │ │ + @ instruction: 0xf0144108 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf001af4d │ │ │ │ - strls r0, [r0], #-257 @ 0xfffffeff │ │ │ │ - and pc, r4, sp, asr #17 │ │ │ │ - strne pc, [sp], #-583 @ 0xfffffdb9 │ │ │ │ + andls sl, r1, #2224 @ 0x8b0 │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + @ instruction: 0xf8cd4602 │ │ │ │ + ldrtmi ip, [r0], -r0 │ │ │ │ + ldrteq pc, [r9], #-583 @ 0xfffffdb9 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmpeq r1, r1, lsl #22 │ │ │ │ - subeq r9, r9, r2, lsl #8 │ │ │ │ - mcr2 7, 2, pc, cr14, cr5, {7} @ │ │ │ │ - stmiaeq r3!, {r0, r2, r3, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf0030ca2 │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - movwmi r0, #45584 @ 0xb210 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - cdpne 3, 4, cr15, cr0, cr4, {6} │ │ │ │ - @ instruction: 0xf004430a │ │ │ │ - b 0x14bfdc8 │ │ │ │ - @ instruction: 0xf5b11c94 │ │ │ │ - @ instruction: 0xf0041f00 │ │ │ │ - @ instruction: 0xf000040f │ │ │ │ - @ instruction: 0xf5b181a2 │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - stmdbcs r0, {r1, r5, r7, pc} │ │ │ │ - svcge 0x001ef47f │ │ │ │ + @ instruction: 0xf7f59402 │ │ │ │ + ldrbt pc, [ip], -r3, asr #26 @ │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ - @ instruction: 0xf4111108 │ │ │ │ - @ instruction: 0xf43f0f70 │ │ │ │ - @ instruction: 0xf00caf17 │ │ │ │ - strls r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ - and pc, r4, sp, asr #17 │ │ │ │ - strtne pc, [r1], #585 @ 0x249 │ │ │ │ + @ instruction: 0xf0111108 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + @ instruction: 0xf00cae75 │ │ │ │ + strls r0, [r1], #-3073 @ 0xfffff3ff │ │ │ │ + and pc, r0, sp, asr #17 │ │ │ │ + strbne pc, [r9], #583 @ 0x247 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ mcrreq 11, 0, lr, ip, cr12 │ │ │ │ - b 0x14c86b4 │ │ │ │ + b 0x14c8a10 │ │ │ │ @ instruction: 0xf7f5014c │ │ │ │ - str pc, [r6, -pc, lsr #27] │ │ │ │ - vnmlaeq.f32 s29, s2, s30 │ │ │ │ - vldmiami r1, {s28-s106} │ │ │ │ - cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ - @ instruction: 0xf00408cb │ │ │ │ - cmpcs r0, pc, lsl #10 │ │ │ │ - asrsne pc, r0, #5 @ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x1473758 │ │ │ │ - vabal.u8 q8, d4, d5 │ │ │ │ - vmull.p8 , d4, d3 │ │ │ │ - @ instruction: 0xf00c4403 │ │ │ │ - @ instruction: 0x43230c10 │ │ │ │ - vmls.i d18, d0, d0[0] │ │ │ │ - b 0x13e476c │ │ │ │ - adcmi r0, r1, #3584 @ 0xe00 │ │ │ │ - teqphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ - vmls.i d18, d0, d0[0] │ │ │ │ - adcmi r0, r1, #160, 8 @ 0xa0000000 │ │ │ │ - stmdbcs r0, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr14, cr15, {3} │ │ │ │ - @ instruction: 0xf8d16d01 │ │ │ │ - @ instruction: 0xf4111108 │ │ │ │ - @ instruction: 0xf43f0f70 │ │ │ │ - andls sl, r1, #3440 @ 0xd70 │ │ │ │ - strbtmi r2, [r2], -r7, lsl #2 │ │ │ │ - @ instruction: 0xf6489500 │ │ │ │ - vaddhn.i16 d23, q8, │ │ │ │ - strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - ldc2l 7, cr15, [r4, #-980]! @ 0xfffffc2c │ │ │ │ - stmdage r6, {r0, r1, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - ldrbvc pc, [r8], #4 @ │ │ │ │ - blx 0xfe42170e │ │ │ │ - svcne 0x0000f5b4 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - mcrge 4, 6, pc, cr0, cr15, {3} @ │ │ │ │ - @ instruction: 0x46306d33 │ │ │ │ - ldrdcc pc, [r8, -r3] │ │ │ │ - svceq 0x00f0f013 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - @ instruction: 0xf6469906 │ │ │ │ - vmov.i32 d23, #589824 @ 0x00090000 │ │ │ │ - stmib sp, {r0, r2, r3, sl}^ │ │ │ │ - stcls 4, cr2, [r7], {1} │ │ │ │ - bl 0xff14a384 │ │ │ │ - bls 0x323e6c │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xe6a8fdb9 │ │ │ │ - @ instruction: 0xf8d16d01 │ │ │ │ - @ instruction: 0xf0111108 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - andls sl, r1, #2576 @ 0xa10 │ │ │ │ - strbtmi r2, [r2], -r7, lsl #2 │ │ │ │ - @ instruction: 0xf6469500 │ │ │ │ - vaddhn.i16 d21, q8, │ │ │ │ - strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - stc2 7, cr15, [r6, #980]! @ 0x3d4 │ │ │ │ - ldcvs 6, cr14, [r4, #-596]! @ 0xfffffdac │ │ │ │ - ldrdmi pc, [r8, -r4] │ │ │ │ - svcvs 0x0070f014 │ │ │ │ - mcrge 4, 4, pc, cr14, cr15, {1} @ │ │ │ │ - bl 0xff147fac │ │ │ │ - strmi r0, [r2], -r1, asr #3 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf6464630 │ │ │ │ - @ instruction: 0xf2c064b5 │ │ │ │ - strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - ldc2 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ - stcvs 6, cr14, [r1, #-508] @ 0xfffffe04 │ │ │ │ - ldrdne pc, [r8, -r1] │ │ │ │ - svcvs 0x0070f011 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - stceq 0, cr15, [r1], {12} │ │ │ │ - @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d30, d7, d4 │ │ │ │ - vmls.i d16, d0, d1[1] │ │ │ │ - bl 0x3e4818 │ │ │ │ - strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - ldc2l 7, cr15, [r8, #-980]! @ 0xfffffc2c │ │ │ │ - svclt 0x0000e667 │ │ │ │ + strbt pc, [r4], -fp, lsr #26 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrsbtcs pc, [r8], #140 @ 0x8c @ │ │ │ │ @ instruction: 0xf43f0f12 │ │ │ │ - vmov.i8 q13, #205 @ 0xcd │ │ │ │ + vmov.i8 q13, #203 @ 0xcb │ │ │ │ rsceq r5, r4, #3088 @ 0xc10 │ │ │ │ - mrshi pc, (UNDEF: 83) @ │ │ │ │ + mrshi pc, (UNDEF: 82) @ │ │ │ │ @ instruction: 0x2098f8dc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrshi pc, (UNDEF: 78) @ │ │ │ │ + mrshi pc, (UNDEF: 77) @ │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xec02c │ │ │ │ - mcrge 4, 2, pc, cr8, cr15, {1} @ │ │ │ │ + bcs 0xec248 │ │ │ │ + mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ strbmi r2, [r2], -r9, lsl #8 │ │ │ │ - bl 0xff148840 │ │ │ │ + bl 0xff148a5c │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - strtvs pc, [sp], #1608 @ 0x648 │ │ │ │ + ldrteq pc, [r1], #-585 @ 0xfffffdb7 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - @ instruction: 0xe636f875 │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi sl, #192, 28 @ 0xc00 │ │ │ │ - @ instruction: 0x0c230949 │ │ │ │ - vldmiane r4, {s29-s107} │ │ │ │ + ldrt pc, [r4], -r3, lsr #16 @ │ │ │ │ + vmull.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #192, 24 @ 0xc000 │ │ │ │ + b 0x14a6aa8 │ │ │ │ + stmdbeq r2!, {r2, r4, r6, r7, r9, sl, fp, ip}^ │ │ │ │ strbeq pc, [r0, #-20] @ 0xffffffec @ │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ - rsbeq r9, r2, r9, lsl #4 │ │ │ │ - tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002005b │ │ │ │ - @ instruction: 0xf00c021e │ │ │ │ - movwmi r0, #44033 @ 0xac01 │ │ │ │ + @ instruction: 0xf0020064 │ │ │ │ + movwls r0, #37377 @ 0x9201 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + tstmi r4, #75 @ 0x4b │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cdca8 │ │ │ │ - strls r0, [sl, #-780] @ 0xfffffcf4 │ │ │ │ - ands pc, r8, sp, asr #17 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf812f7f6 │ │ │ │ - stmiaeq r2!, {r0, r1, r2, r3, r9, sl, sp, lr, pc}^ │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstmi sl, #98304 @ 0x18000 │ │ │ │ - andls r0, sl, #41728 @ 0xa300 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, r1, #14 │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf8cd950a │ │ │ │ + stmib sp, {r3, r4, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f54307 │ │ │ │ + str pc, [lr], -r7, asr #31 │ │ │ │ + vmul.i q8, q10, d3[4] │ │ │ │ + @ instruction: 0xf0034c03 │ │ │ │ + andcs r0, r1, #16, 6 @ 0x40000000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stceq 3, cr9, [r3], #40 @ 0x28 │ │ │ │ + stmdbge r6, {r2, r3, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf8cd4313 │ │ │ │ - vmvn.i32 d28, #192 @ 0x000000c0 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r5, #45569 @ 0xb201 │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf3c41340 │ │ │ │ @ instruction: 0xf0041280 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf8a4f7f9 │ │ │ │ - stceq 5, cr14, [r2], #948 @ 0x3b4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ - stmdbeq r1!, {r6, r7, r9, sl, fp}^ │ │ │ │ - b 0x14a698c │ │ │ │ - @ instruction: 0xf0141cd4 │ │ │ │ - @ instruction: 0xf0400640 │ │ │ │ - rsbeq r8, r4, sp, lsr #1 │ │ │ │ - tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf004005b │ │ │ │ - movwmi r0, #50190 @ 0xc40e │ │ │ │ - stceq 0, cr15, [r1], {12} │ │ │ │ + @ instruction: 0xf854f7f9 │ │ │ │ + stceq 5, cr14, [r3], #948 @ 0x3b4 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtpl r0, r4, r3, pc @ │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + b 0x14a5214 │ │ │ │ + b 0x14b6b68 │ │ │ │ + stmdbeq r2!, {r2, r4, r6, r7, r9, sl, fp, ip}^ │ │ │ │ + @ instruction: 0x0640f014 │ │ │ │ + adchi pc, lr, r0, asr #32 │ │ │ │ + @ instruction: 0xf0020064 │ │ │ │ + stmib sp, {r0, r9}^ │ │ │ │ + @ instruction: 0xf004360a │ │ │ │ + b 0x14a4b6c │ │ │ │ + tstmi r4, #76, 6 @ 0x30000001 │ │ │ │ + strne lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + andeq pc, r1, #14 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cdd3c │ │ │ │ - stmib sp, {r2, r3, r8, r9}^ │ │ │ │ - stmib sp, {r1, r3, r9, sl, sp}^ │ │ │ │ - stmib sp, {r1, r2, r9, sl, fp, ip, lr}^ │ │ │ │ - @ instruction: 0xf7f44308 │ │ │ │ - strb pc, [r4, #2127] @ 0x84f @ │ │ │ │ - ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ - ldrdgt pc, [r8, -ip] │ │ │ │ - svceq 0x00f0f01c │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ + movwmi lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf804f7f4 │ │ │ │ + stcvs 5, cr14, [r1, #-780] @ 0xfffffcf4 │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svceq 0x00f0f011 │ │ │ │ ldcge 4, cr15, [ip, #252]! @ 0xfc │ │ │ │ - tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d30, d7, d4 │ │ │ │ - vaddhn.i16 d16, q8, │ │ │ │ - bl 0x124990 │ │ │ │ + tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9401 │ │ │ │ + vhadd.s8 d28, d7, d0 │ │ │ │ + vaddhn.i16 d18, q0, │ │ │ │ + bl 0x124ba8 │ │ │ │ strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ @ instruction: 0xf7f50049 │ │ │ │ - str pc, [ip, #3261]! @ 0xcbd │ │ │ │ + str pc, [ip, #3187]! @ 0xc73 │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ @ instruction: 0xf0111108 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ andls sl, r1, #10560 @ 0x2940 │ │ │ │ - strbtmi r2, [r2], -r7, lsl #2 │ │ │ │ - @ instruction: 0xf6469500 │ │ │ │ - vaddhn.i16 d21, q0, │ │ │ │ + strbtmi r4, [r2], -fp, lsr #12 │ │ │ │ + @ instruction: 0xf8cd2107 │ │ │ │ + @ instruction: 0xf646e000 │ │ │ │ + vaddhn.i16 d22, q8, │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - stc2 7, cr15, [sl], #980 @ 0x3d4 │ │ │ │ - ldcvs 5, cr14, [r4, #-612]! @ 0xfffffd9c │ │ │ │ + mrrc2 7, 15, pc, lr, cr5 @ │ │ │ │ + ldcvs 5, cr14, [r4, #-604]! @ 0xfffffda4 │ │ │ │ ldrdmi pc, [r8, -r4] │ │ │ │ svceq 0x00f0f014 │ │ │ │ - ldcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ - bl 0xff1481a4 │ │ │ │ + ldcge 4, cr15, [r0, #252] @ 0xfc │ │ │ │ + bl 0xff1483c0 │ │ │ │ strmi r0, [r2], -r1, asr #3 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmov.i32 q11, #65536 @ 0x00010000 │ │ │ │ + @ instruction: 0xf2c074d5 │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - ldc2 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ - stcvs 5, cr14, [r1, #-524] @ 0xfffffdf4 │ │ │ │ + mcrr2 7, 15, pc, r8, cr5 @ │ │ │ │ + stcvs 5, cr14, [r1, #-516] @ 0xfffffdfc │ │ │ │ ldrdne pc, [r8, -r1] │ │ │ │ svceq 0x00f0f011 │ │ │ │ - ldclge 4, cr15, [ip, #-252]! @ 0xffffff04 │ │ │ │ + ldclge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf646e004 │ │ │ │ - vmls.i d23, d16, d1[4] │ │ │ │ - bl 0x3e4a10 │ │ │ │ + @ instruction: 0xf8cd9401 │ │ │ │ + vhadd.s8 d30, d7, d0 │ │ │ │ + vmls.i d17, d0, d1[5] │ │ │ │ + bl 0x3e4c2c │ │ │ │ strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ - ldc2l 7, cr15, [ip], #-980 @ 0xfffffc2c │ │ │ │ - stcvs 5, cr14, [r3, #-428] @ 0xfffffe54 │ │ │ │ + ldc2 7, cr15, [r0], #-980 @ 0xfffffc2c │ │ │ │ + stcvs 5, cr14, [r3, #-420] @ 0xfffffe5c │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svcvs 0x0070f013 │ │ │ │ - stclge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ + stclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ stceq 3, cr4, [r2], #44 @ 0x2c │ │ │ │ vmul.i q8, q2, d1[4] │ │ │ │ @ instruction: 0xf0013c03 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ @ instruction: 0xf0040210 │ │ │ │ - b 0x1164a58 │ │ │ │ + b 0x1164c74 │ │ │ │ movwmi r0, #49676 @ 0xc20c │ │ │ │ strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - strbtpl pc, [sp], #1606 @ 0x646 @ │ │ │ │ + ldrbtvc pc, [r1], #-1606 @ 0xfffff9ba @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - strb pc, [r6, #-3159] @ 0xfffff3a9 @ │ │ │ │ - tsteq sl, r9, lsl #4 │ │ │ │ - streq pc, [pc], #-4 @ 0xe3a3c │ │ │ │ - tstne ip, pc, asr #20 │ │ │ │ + strb pc, [r4, #-3083] @ 0xfffff3f5 @ │ │ │ │ + tsteq r3, r9, lsl #6 │ │ │ │ + streq pc, [pc], #-4 @ 0xe3c58 │ │ │ │ + andne lr, lr, #323584 @ 0x4f000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf0014322 │ │ │ │ - stmdbge r6, {r4, sl} │ │ │ │ - @ instruction: 0xf8cd4323 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - movwcs r2, #4871 @ 0x1307 │ │ │ │ + @ instruction: 0xf0014323 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, sl} │ │ │ │ + @ instruction: 0xf8cd4322 │ │ │ │ + stmib sp, {r3, r4, lr, pc}^ │ │ │ │ + movwcs r3, #4615 @ 0x1207 │ │ │ │ @ instruction: 0xf7f5930a │ │ │ │ - str pc, [lr, #-3889]! @ 0xfffff0cf │ │ │ │ - subeq r9, sl, sl, lsl #4 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - tstne ip, pc, asr #20 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf0019207 │ │ │ │ - stmdbge r6, {r4, r9} │ │ │ │ + str pc, [ip, #-3813]! @ 0xfffff11b │ │ │ │ + subseq r9, r3, sl, lsl #6 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + andne lr, lr, #323584 @ 0x4f000 │ │ │ │ + tstls r6, fp, lsr #6 │ │ │ │ + stmdbge r6, {r0, r1, r2, r8, r9, ip, pc} │ │ │ │ + tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #12 │ │ │ │ @ instruction: 0xf0044313 │ │ │ │ - strls r0, [r6, #-1031] @ 0xfffffbf9 │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - movwls r2, #45825 @ 0xb301 │ │ │ │ - @ instruction: 0xffa0f7f3 │ │ │ │ - strcs lr, [r8], #-1301 @ 0xfffffaeb │ │ │ │ - strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ - biceq lr, r1, r1, asr #23 │ │ │ │ - and pc, r4, sp, asr #17 │ │ │ │ - strbvs pc, [r1], #-1608 @ 0xfffff9b8 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f89403 │ │ │ │ - str pc, [r4, #-3907] @ 0xfffff0bd │ │ │ │ - mulcs r7, ip, r8 │ │ │ │ + stmib sp, {r0, r1, r2, sl}^ │ │ │ │ + movwcs r4, #4872 @ 0x1308 │ │ │ │ + @ instruction: 0xf7f3930b │ │ │ │ + ldr pc, [r4, #-3925] @ 0xfffff0ab │ │ │ │ + strbmi r2, [r2], -r8, lsl #8 │ │ │ │ + bl 0xff148cc0 │ │ │ │ + @ instruction: 0xf8cd01c1 │ │ │ │ + @ instruction: 0xf648e004 │ │ │ │ + vmls.i d23, d16, d1[1] │ │ │ │ + @ instruction: 0xf8cd040d │ │ │ │ + strls sl, [r3], #-0 │ │ │ │ + mrc2 7, 7, pc, cr2, cr8, {7} │ │ │ │ + @ instruction: 0xf89ce503 │ │ │ │ + @ instruction: 0xf0022007 │ │ │ │ + bcs 0x164518 │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + ldrt r2, [r0], r1, lsl #4 │ │ │ │ + @ instruction: 0x2098f8d0 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + stmdavs r2, {r0, r3, ip, lr, pc}^ │ │ │ │ + svceq 0x0070f412 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + bcs 0xec4fc │ │ │ │ + stcge 4, cr15, [r4, #-508]! @ 0xfffffe04 │ │ │ │ + stmibvc r2, {r1, r3, r5, r6, r7, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ - @ instruction: 0xf8d0e6af │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - andle r6, r9, r0, ror pc │ │ │ │ - @ instruction: 0xf4126842 │ │ │ │ - svclt 0x00140f70 │ │ │ │ - andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - strbt sl, [fp], #3365 @ 0xd25 │ │ │ │ - @ instruction: 0xf00279c2 │ │ │ │ - bcs 0x16432c │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xec2fc │ │ │ │ - ldcge 4, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf1d7e4e0 │ │ │ │ - svclt 0x0000f9c7 │ │ │ │ + ldrb sl, [pc], #3353 @ 0xe3d18 │ │ │ │ + @ instruction: 0xf9baf1d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ad0c │ │ │ │ + bl 0xfec3af24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xf84ef7d8 │ │ │ │ + @ instruction: 0xfffaf7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000b8c9 │ │ │ │ + @ instruction: 0xf7734038 │ │ │ │ + svclt 0x0000bfbd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ad3c │ │ │ │ + bl 0xfec3af54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xf836f7d8 │ │ │ │ + @ instruction: 0xffe2f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000b91d │ │ │ │ + svclt 0x0000b811 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ad6c │ │ │ │ + bl 0xfec3af84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - @ instruction: 0xf81ef7d8 │ │ │ │ + @ instruction: 0xffcaf7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000bbdb │ │ │ │ + svclt 0x0000bacf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ad9c │ │ │ │ + bl 0xfec3afb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - @ instruction: 0xf806f7d8 │ │ │ │ + @ instruction: 0xffb2f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000bb23 │ │ │ │ + svclt 0x0000ba17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3adcc │ │ │ │ + bl 0xfec3afe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4087f0 │ │ │ │ + bl 0x408a08 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0x3e424c │ │ │ │ + bl 0x3e4464 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bc00 │ │ │ │ + bl 0x41be18 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8d6f76d │ │ │ │ + @ instruction: 0xffcaf76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r3, r8, pc @ │ │ │ │ + addeq fp, r3, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ae24 │ │ │ │ + bl 0xfec3b03c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408848 │ │ │ │ + bl 0x408a60 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ - bl 0x3e42a4 │ │ │ │ + bl 0x3e44bc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bc58 │ │ │ │ + bl 0x41be70 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8aaf76d │ │ │ │ + @ instruction: 0xff9ef76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, asr #30 │ │ │ │ + addeq fp, r3, r8, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ae7c │ │ │ │ + bl 0xfec3b094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4088a0 │ │ │ │ + bl 0x408ab8 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 q9, q8, d24 │ │ │ │ - bl 0x3e42fc │ │ │ │ + bl 0x3e4514 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bcb0 │ │ │ │ + bl 0x41bec8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf87ef76d │ │ │ │ + @ instruction: 0xff72f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, ror #29 │ │ │ │ + ldrdeq fp, [r3], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3aed4 │ │ │ │ + bl 0xfec3b0ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4088f8 │ │ │ │ + bl 0x408b10 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vsra.s64 d23, d0, #64 │ │ │ │ - bl 0x3e4354 │ │ │ │ + bl 0x3e456c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bd08 │ │ │ │ + bl 0x41bf20 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf852f76d │ │ │ │ + @ instruction: 0xff46f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r3, r0, lr │ │ │ │ + addeq fp, r3, r8, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3af2c │ │ │ │ + bl 0xfec3b144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408950 │ │ │ │ + bl 0x408b68 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vsra.s64 d16, d8, #64 │ │ │ │ - bl 0x3e43ac │ │ │ │ + bl 0x3e45c4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bd60 │ │ │ │ + bl 0x41bf78 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf826f76d │ │ │ │ + @ instruction: 0xff1af76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, lsr lr │ │ │ │ + addeq fp, r3, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3af84 │ │ │ │ + bl 0xfec3b19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4089a8 │ │ │ │ + bl 0x408bc0 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ - bl 0x3e4404 │ │ │ │ + bl 0x3e461c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bdb8 │ │ │ │ + bl 0x41bfd0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xfffaf76c │ │ │ │ + cdp2 7, 14, cr15, cr14, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, ror #27 │ │ │ │ + addeq fp, r3, r8, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3afdc │ │ │ │ + bl 0xfec3b1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408a00 │ │ │ │ + bl 0x408c18 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 q9, q0, d20 │ │ │ │ - bl 0x3e445c │ │ │ │ + bl 0x3e4674 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41be10 │ │ │ │ + bl 0x41c028 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffcef76c │ │ │ │ + cdp2 7, 12, cr15, cr2, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, lsl #27 │ │ │ │ + addeq fp, r3, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b034 │ │ │ │ + bl 0xfec3b24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408a58 │ │ │ │ + bl 0x408c70 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x3e44b4 │ │ │ │ + bl 0x3e46cc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41be68 │ │ │ │ + bl 0x41c080 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffa2f76c │ │ │ │ + cdp2 7, 9, cr15, cr6, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, lsr sp │ │ │ │ + addeq fp, r3, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b08c │ │ │ │ + bl 0xfec3b2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408ab0 │ │ │ │ + bl 0x408cc8 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0x3e450c │ │ │ │ + bl 0x3e4724 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bec0 │ │ │ │ + bl 0x41c0d8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff76f76c │ │ │ │ + cdp2 7, 6, cr15, cr10, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r3], r8 │ │ │ │ + addeq fp, r3, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b0e4 │ │ │ │ + bl 0xfec3b2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408b08 │ │ │ │ + bl 0x408d20 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x3e4564 │ │ │ │ + bl 0x3e477c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bf18 │ │ │ │ + bl 0x41c130 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff4af76c │ │ │ │ + cdp2 7, 3, cr15, cr14, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, lsl #25 │ │ │ │ + addeq fp, r3, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b13c │ │ │ │ + bl 0xfec3b354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408b60 │ │ │ │ + bl 0x408d78 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vaddw.s8 q11, q8, d8 │ │ │ │ - bl 0x3e45bc │ │ │ │ + bl 0x3e47d4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bf70 │ │ │ │ + bl 0x41c188 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff1ef76c │ │ │ │ + cdp2 7, 1, cr15, cr2, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, lsr #24 │ │ │ │ + addeq fp, r3, r0, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b194 │ │ │ │ + bl 0xfec3b3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408bb8 │ │ │ │ + bl 0x408dd0 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x3e4614 │ │ │ │ + bl 0x3e482c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bfc8 │ │ │ │ + bl 0x41c1e0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 15, cr15, cr2, cr12, {3} │ │ │ │ + stc2l 7, cr15, [r6, #432]! @ 0x1b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r3], r0 │ │ │ │ + @ instruction: 0x0083b9b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b1ec │ │ │ │ + bl 0xfec3b404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408c10 │ │ │ │ + bl 0x408e28 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d18, d16, d0[7] │ │ │ │ - bl 0x3e466c │ │ │ │ + bl 0x3e4884 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c020 │ │ │ │ + bl 0x41c238 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 12, cr15, cr6, cr12, {3} │ │ │ │ + ldc2 7, cr15, [sl, #432]! @ 0x1b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, ror fp │ │ │ │ + addeq fp, r3, r0, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b244 │ │ │ │ + bl 0xfec3b45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408c68 │ │ │ │ + bl 0x408e80 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d17, d0, d0[4] │ │ │ │ - bl 0x3e46c4 │ │ │ │ + bl 0x3e48dc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c078 │ │ │ │ + bl 0x41c290 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 9, cr15, cr10, cr12, {3} │ │ │ │ + stc2 7, cr15, [lr, #432] @ 0x1b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, lsr #22 │ │ │ │ + addeq fp, r3, r8, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b29c │ │ │ │ + bl 0xfec3b4b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408cc0 │ │ │ │ + bl 0x408ed8 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d18, d0, d0[6] │ │ │ │ - bl 0x3e471c │ │ │ │ + bl 0x3e4934 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c0d0 │ │ │ │ + bl 0x41c2e8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 6, cr15, cr14, cr12, {3} │ │ │ │ + stc2l 7, cr15, [r2, #-432]! @ 0xfffffe50 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, asr #21 │ │ │ │ + @ instruction: 0x0083b8b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b2f4 │ │ │ │ + bl 0xfec3b50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408d18 │ │ │ │ + bl 0x408f30 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vsra.s64 q8, q6, #64 │ │ │ │ - bl 0x3e4774 │ │ │ │ + bl 0x3e498c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c128 │ │ │ │ + bl 0x41c340 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 4, cr15, cr2, cr12, {3} │ │ │ │ + ldc2 7, cr15, [r6, #-432]! @ 0xfffffe50 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, ror sl │ │ │ │ + addeq fp, r3, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b34c │ │ │ │ + bl 0xfec3b564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408d70 │ │ │ │ + bl 0x408f88 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ - bl 0x3e47cc │ │ │ │ + bl 0x3e49e4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c180 │ │ │ │ + bl 0x41c398 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 1, cr15, cr6, cr12, {3} │ │ │ │ + stc2 7, cr15, [sl, #-432] @ 0xfffffe50 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, lsl sl │ │ │ │ + addeq fp, r3, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b3a4 │ │ │ │ + bl 0xfec3b5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408dc8 │ │ │ │ + bl 0x408fe0 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ - bl 0x3e4824 │ │ │ │ + bl 0x3e4a3c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c1d8 │ │ │ │ + bl 0x41c3f0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [sl, #432]! @ 0x1b0 │ │ │ │ + ldc2l 7, cr15, [lr], {108} @ 0x6c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, asr #19 │ │ │ │ + addeq fp, r3, r8, lsr #15 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - stmdalt r0, {r0, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr4, cr0, {3} │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - blt 0x2a1fc8 │ │ │ │ + ldmlt sl!, {r0, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b40c │ │ │ │ + bl 0xfec3b624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt ip, r3, r0, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d12a │ │ │ │ ldmdblt sl, {r2, r3, r5, r6, r7, sp}^ │ │ │ │ umlalcs pc, ip, r0, r8 @ │ │ │ │ @@ -217008,758 +217142,759 @@ │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r6, [r1], -r3, asr #26 │ │ │ │ @ instruction: 0xf04f6882 │ │ │ │ vmull.s8 q8, d7, d1 │ │ │ │ - bne 0xff57f24c │ │ │ │ + bne 0xff57f464 │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - bcs 0x174e54 │ │ │ │ + bcs 0x17506c │ │ │ │ uqadd16mi fp, r3, r8 │ │ │ │ @ instruction: 0xf7cb2201 │ │ │ │ - tstpcs r0, r3, lsl #26 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, fp, ror #24 @ p-variant is OBSOLETE │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0xf6c1230a │ │ │ │ andcs r7, r1, #224, 6 @ 0x80000003 │ │ │ │ svcvs 0x0080f011 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - blx 0xffaa21c2 │ │ │ │ + blx 0x14a23da │ │ │ │ @ instruction: 0xf8d0e7e3 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ @ instruction: 0xf7d7d402 │ │ │ │ - bfi pc, fp, #24, #5 @ │ │ │ │ - mvnscs pc, #69206016 @ 0x4200000 │ │ │ │ + ldrb pc, [ip, r7, asr #23] @ │ │ │ │ + mvnmi pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnseq pc, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, ip, fp, asr #12 │ │ │ │ + andscc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1a122fa │ │ │ │ - svclt 0x0000fe11 │ │ │ │ + svclt 0x0000fe1d │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7744300 │ │ │ │ - svclt 0x0000bb29 │ │ │ │ + svclt 0x0000ba1d │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - blt 0xffda20ac │ │ │ │ - vmla.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0031c40 │ │ │ │ - strlt r0, [r0, #-798] @ 0xfffffce2 │ │ │ │ - b 0x13e7214 │ │ │ │ - beq 0xff3a72fc │ │ │ │ - cdpne 3, 12, cr15, cr0, cr1, {6} │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + stmiblt r6!, {r2, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strlt r0, [r0, #-3018] @ 0xfffff436 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + @ instruction: 0xf0021ec0 │ │ │ │ + @ instruction: 0xf00c021e │ │ │ │ + b 0x1167584 │ │ │ │ + @ instruction: 0xf003020e │ │ │ │ + subvs r0, r2, lr, lsl r3 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ orrpl pc, r0, r1, asr #7 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf8c0430b │ │ │ │ - stmib r0, {lr, pc}^ │ │ │ │ - andcs r2, r0, r1, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - stmiaeq sl, {r4, r8, r9}^ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stceq 0, cr6, [fp], {3} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r1, lsl #6 │ │ │ │ + andvs r4, r2, fp, lsl #6 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + tstmi r3, #3840 @ 0xf00 │ │ │ │ + subvs r0, r3, sl, asr #16 │ │ │ │ + @ instruction: 0xf0020c8b │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x1170964 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + addvs r6, r3, r2 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ @ instruction: 0xf00c1240 │ │ │ │ @ instruction: 0xf0030c1e │ │ │ │ vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x1178970 │ │ │ │ + b 0x1178b88 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - beq 0xff3664b8 │ │ │ │ + beq 0xff3666d0 │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ orrpl pc, r0, r1, asr #7 │ │ │ │ - b 0x11b4fc8 │ │ │ │ + b 0x11b51e0 │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stceq 8, cr0, [sl], {75} @ 0x4b │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ - b 0x11b4ff4 │ │ │ │ + b 0x11b520c │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x1167468 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - sbcvs r5, r2, r0, lsl #25 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andmi pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vaddl.u8 q11, d17, d3 │ │ │ │ - stmib r0, {r6, r7, r8, ip}^ │ │ │ │ - andcs r2, r0, r0, lsl #2 │ │ │ │ + beq 0xff3d19fc │ │ │ │ + vmla.i q8, , d2[2] │ │ │ │ + vmull.u8 q10, d1, d0 │ │ │ │ + @ instruction: 0xf0035e80 │ │ │ │ + @ instruction: 0xf002031e │ │ │ │ + @ instruction: 0xf8c0021e │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vqdmulh.s , , d0[0] │ │ │ │ + b 0x11a8b1c │ │ │ │ + tstmi r1, #939524096 @ 0x38000000 │ │ │ │ + movwgt lr, #6592 @ 0x19c0 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmull.u q8, d17, d2[2] │ │ │ │ - strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + b 0x14a4760 │ │ │ │ + @ instruction: 0xf3c13cd1 │ │ │ │ + @ instruction: 0xf0021340 │ │ │ │ + strlt r0, [r0, #-542] @ 0xfffffde2 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + beq 0xff36c14c │ │ │ │ + stceq 0, cr15, [r2], {12} │ │ │ │ + stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + @ instruction: 0x0c0eea4c │ │ │ │ + movweq pc, #16387 @ 0x4003 @ │ │ │ │ andseq pc, lr, #2 │ │ │ │ - vmlseq.f32 s29, s2, s30 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf3c10bcb │ │ │ │ - @ instruction: 0xf00e1c40 │ │ │ │ - @ instruction: 0xf0030e1e │ │ │ │ - b 0x13e5048 │ │ │ │ - stmib r0, {r1, r2, r3, sl, fp}^ │ │ │ │ - vmull.u8 q9, d1, d0 │ │ │ │ - stceq 2, cr1, [r9], {192} @ 0xc0 │ │ │ │ - @ instruction: 0xf0014313 │ │ │ │ - subsmi r0, r9, r4, lsl #2 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + orrpl pc, r0, r1, asr #7 │ │ │ │ + b 0xfe1b5290 │ │ │ │ + andvs r0, r2, ip, lsl #6 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x11674ec │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - vmull.u8 , d17, d0 │ │ │ │ - b 0x11a8b84 │ │ │ │ - andvs r0, r1, ip, lsl #6 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + beq 0xff3d1a80 │ │ │ │ + vmla.i q8, , d2[2] │ │ │ │ + vmull.p8 , d17, d0 │ │ │ │ + @ instruction: 0xf0031cc0 │ │ │ │ + @ instruction: 0xf002031e │ │ │ │ + vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + b 0x11a8b98 │ │ │ │ + tstmi r1, #939524096 @ 0x38000000 │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + addvs r6, r1, r3, asr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x1167524 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - vmull.u8 , d17, d0 │ │ │ │ - b 0x11a8bbc │ │ │ │ - andvs r0, r1, ip, lsl #6 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + beq 0xff3d1ab8 │ │ │ │ + vmla.i q8, , d2[2] │ │ │ │ + vmull.p8 , d17, d0 │ │ │ │ + @ instruction: 0xf0031cc0 │ │ │ │ + @ instruction: 0xf002031e │ │ │ │ + vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + b 0x11a8bd0 │ │ │ │ + tstmi r1, #939524096 @ 0x38000000 │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + addvs r6, r1, r3, asr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-2763] @ 0xfffff535 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + beq 0xff3d1af0 │ │ │ │ vmla.i q8, , d2[2] │ │ │ │ + vqdmulh.s , , d0[0] │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x11ab7e8 │ │ │ │ - @ instruction: 0xf002030e │ │ │ │ - stmib r0, {r1, r2, r3, r4, r9}^ │ │ │ │ - vsubw.u8 q14, , d1 │ │ │ │ - @ instruction: 0xf3c11340 │ │ │ │ - tstmi r3, #0, 2 │ │ │ │ - sbcvs r6, r3, r1 │ │ │ │ + @ instruction: 0xf002031e │ │ │ │ + @ instruction: 0xf8c0021e │ │ │ │ + vaddl.u8 q14, d1, d4 │ │ │ │ + vmull.u8 q10, d1, d0 │ │ │ │ + b 0x11a8c10 │ │ │ │ + tstmi r1, #939524096 @ 0x38000000 │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + smlabtcc r2, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b718 │ │ │ │ + bl 0xfec3b934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0xe4b98 │ │ │ │ + bl 0xe4db4 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - @ instruction: 0xf44ffc31 │ │ │ │ + @ instruction: 0xf44ffb23 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mcrlt 7, 2, pc, cr12, cr0, {3} @ │ │ │ │ - addeq fp, r3, sl, asr #12 │ │ │ │ + ldclt 7, cr15, [lr, #-448]! @ 0xfffffe40 │ │ │ │ + addeq fp, r3, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b770 │ │ │ │ + bl 0xfec3b98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vsra.s64 d16, d8, #64 │ │ │ │ - bl 0xe4bf0 │ │ │ │ + bl 0xe4e0c │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - @ instruction: 0xf04ffc05 │ │ │ │ + @ instruction: 0xf04ffaf7 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mcrlt 7, 1, pc, cr0, cr0, {3} @ │ │ │ │ - strdeq fp, [r3], r2 │ │ │ │ + ldclt 7, cr15, [r2, #-448] @ 0xfffffe40 │ │ │ │ + ldrdeq fp, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b7c8 │ │ │ │ + bl 0xfec3b9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r8, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0xe4c48 │ │ │ │ + bl 0xe4e64 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andcs pc, r0, #222208 @ 0x36400 │ │ │ │ + andcs pc, r0, #831488 @ 0xcb000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7744010 │ │ │ │ - svclt 0x0000b985 │ │ │ │ - umulleq fp, r3, sl, r5 │ │ │ │ + svclt 0x0000b877 │ │ │ │ + addeq fp, r3, lr, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b824 │ │ │ │ + bl 0xfec3ba40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xfeb223ea │ │ │ │ + blx 0xfe7a2604 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e6b4 │ │ │ │ + bls 0x17e8d0 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0xfeb22416 │ │ │ │ + blx 0xfe7a2630 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - mullt r5, r7, fp │ │ │ │ + andlt pc, r5, r9, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, r2, lsr r5 │ │ │ │ - addeq fp, r3, r6, lsl #10 │ │ │ │ + addeq fp, r3, r6, lsl r3 │ │ │ │ + addeq fp, r3, sl, ror #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b8ac │ │ │ │ + bl 0xfec3bac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x1a22472 │ │ │ │ + blx 0x16a268c │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e73c │ │ │ │ + bls 0x17e958 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0x1a2249e │ │ │ │ + blx 0x16a26b8 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r3, asr fp @ │ │ │ │ + andlt pc, r5, r5, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, sl, lsr #9 │ │ │ │ - addeq fp, r3, lr, ror r4 │ │ │ │ + addeq fp, r3, lr, lsl #5 │ │ │ │ + addeq fp, r3, r2, ror #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b934 │ │ │ │ + bl 0xfec3bb50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x16224fa │ │ │ │ + blx 0x12a2714 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e7c4 │ │ │ │ + bls 0x17e9e0 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0x922526 │ │ │ │ + blx 0x5a2740 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, pc, lsl #22 │ │ │ │ + andlt pc, r5, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, r2, lsr #8 │ │ │ │ - strdeq fp, [r3], r6 │ │ │ │ + addeq fp, r3, r6, lsl #4 │ │ │ │ + ldrdeq fp, [r3], sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b9bc │ │ │ │ + bl 0xfec3bbd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xff822580 │ │ │ │ + @ instruction: 0xf9cef76b │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e84c │ │ │ │ + bls 0x17ea68 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - blx 0xff8225ac │ │ │ │ + @ instruction: 0xf9cef76c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 7, cr15, [sl], #448 @ 0x1c0 │ │ │ │ + blx 0xffc227e6 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r5, asr #21 │ │ │ │ + @ instruction: 0xb005f9b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - umulleq fp, r3, sl, r3 │ │ │ │ - addeq fp, r3, r2, ror #6 │ │ │ │ + addeq fp, r3, lr, ror r1 │ │ │ │ + addeq fp, r3, r6, asr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3ba50 │ │ │ │ + bl 0xfec3bc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xfe5a2614 │ │ │ │ + @ instruction: 0xf984f76b │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e8e0 │ │ │ │ + bls 0x17eafc │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0xfe5a2640 │ │ │ │ + @ instruction: 0xf984f76c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 7, cr15, [r0], #448 @ 0x1c0 │ │ │ │ + blx 0xfe9a287a │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, fp, ror sl @ │ │ │ │ + andlt pc, r5, sp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, r6, lsl #6 │ │ │ │ - addeq fp, r3, lr, asr #5 │ │ │ │ + addeq fp, r3, sl, ror #1 │ │ │ │ + strheq fp, [r3], r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bae4 │ │ │ │ + bl 0xfec3bd00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x13226a8 │ │ │ │ + @ instruction: 0xf93af76b │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e974 │ │ │ │ + bls 0x17eb90 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - blx 0x13226d4 │ │ │ │ + @ instruction: 0xf93af76c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - stc2l 7, cr15, [r6], #-448 @ 0xfffffe40 │ │ │ │ + blx 0x172290e │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r1, lsr sl @ │ │ │ │ + andlt pc, r5, r3, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, r2, ror r2 │ │ │ │ - addeq fp, r3, sl, lsr r2 │ │ │ │ + addeq fp, r3, r6, asr r0 │ │ │ │ + addeq fp, r3, lr, lsl r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bb78 │ │ │ │ + bl 0xfec3bd94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf9fef76b │ │ │ │ + @ instruction: 0xf8f0f76b │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ea08 │ │ │ │ + bls 0x17ec24 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xf9fef76c │ │ │ │ + @ instruction: 0xf8f0f76c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldc2 7, cr15, [ip], {112} @ 0x70 │ │ │ │ + blx 0x4a29a2 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r7, ror #19 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrdeq fp, [r3], lr │ │ │ │ - addeq fp, r3, r6, lsr #3 │ │ │ │ + addeq sl, r3, r2, asr #31 │ │ │ │ + addeq sl, r3, sl, lsl #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bc0c │ │ │ │ + bl 0xfec3be28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf9e8f76b │ │ │ │ + @ instruction: 0xf8daf76b │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ea9c │ │ │ │ + bls 0x17ecb8 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xf9b4f76c │ │ │ │ + @ instruction: 0xf8a6f76c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - blmi 0x4a47e8 │ │ │ │ + blmi 0x4a45cc │ │ │ │ msrcc R12_fiq, sp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2290 @ 0xfffff70e │ │ │ │ stmib sp, {r0, r2, r4, sl, lr}^ │ │ │ │ ldmne fp!, {sl, ip, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf99cf76c │ │ │ │ + @ instruction: 0xf88ef76c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq fp, r3, sl, asr #2 │ │ │ │ - addeq fp, r3, r0, lsl r1 │ │ │ │ + addeq sl, r3, lr, lsr #30 │ │ │ │ + strdeq sl, [r3], r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bca0 │ │ │ │ + bl 0xfec3bebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf99ef76b │ │ │ │ + @ instruction: 0xf890f76b │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17eb30 │ │ │ │ + bls 0x17ed4c │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf96af76c │ │ │ │ + @ instruction: 0xf85cf76c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - blmi 0x4a4754 │ │ │ │ + blmi 0x4a4538 │ │ │ │ msrcc R12_fiq, sp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r5], #-2298 @ 0xfffff706 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf952f76c │ │ │ │ + @ instruction: 0xf844f76c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - strheq fp, [r3], r6 │ │ │ │ - addeq fp, r3, ip, ror r0 │ │ │ │ + umulleq sl, r3, sl, lr │ │ │ │ + addeq sl, r3, r0, ror #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bd34 │ │ │ │ + bl 0xfec3bf50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf920f76b │ │ │ │ + @ instruction: 0xf812f76b │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ebc4 │ │ │ │ + bls 0x17ede0 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf920f76c │ │ │ │ + @ instruction: 0xf812f76c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x10a2942 │ │ │ │ + blx 0xd22b5c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xf2294e │ │ │ │ + blx 0xba2b68 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ - @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r3, lsl #18 │ │ │ │ + @ instruction: 0xf76b6808 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, r2, lsr #32 │ │ │ │ - ldrdeq sl, [r3], lr │ │ │ │ + addeq sl, r3, r6, lsl #28 │ │ │ │ + addeq sl, r3, r2, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bdd4 │ │ │ │ + bl 0xfec3bff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf8d0f76b │ │ │ │ + @ instruction: 0xffc2f76a │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ec64 │ │ │ │ + bls 0x17ee80 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf8d0f76c │ │ │ │ + @ instruction: 0xffc2f76b │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - blx 0xffca29e0 │ │ │ │ + @ instruction: 0xf9e0f770 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - blx 0xffb229ec │ │ │ │ + @ instruction: 0xf9daf770 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ - @ instruction: 0xf76c6808 │ │ │ │ - @ instruction: 0xb005f8b3 │ │ │ │ + @ instruction: 0xf76b6808 │ │ │ │ + andlt pc, r5, r5, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq sl, r3, r2, lsl #31 │ │ │ │ - addeq sl, r3, lr, lsr pc │ │ │ │ + addeq sl, r3, r6, ror #26 │ │ │ │ + addeq sl, r3, r2, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3be74 │ │ │ │ + bl 0xfec3c090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf8b4f76b │ │ │ │ + @ instruction: 0xffa6f76a │ │ │ │ @ instruction: 0x46064b1e │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ed04 │ │ │ │ + bls 0x17ef20 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf880f76c │ │ │ │ + @ instruction: 0xff72f76b │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - strtmi pc, [r1], -pc, lsr #28 │ │ │ │ + strtmi pc, [r1], -r1, lsr #26 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - mcr2 7, 1, pc, cr8, cr3, {3} @ │ │ │ │ + ldc2 7, cr15, [sl, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ - @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r1, ror #16 │ │ │ │ + @ instruction: 0xf76b6808 │ │ │ │ + andlt pc, r5, r3, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq sl, r3, r2, ror #29 │ │ │ │ - umulleq sl, r3, sl, lr │ │ │ │ + addeq sl, r3, r6, asr #25 │ │ │ │ + addeq sl, r3, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bf18 │ │ │ │ + bl 0xfec3c134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf89af76b │ │ │ │ + @ instruction: 0xff8cf76a │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf8a4f770 │ │ │ │ + @ instruction: 0xff96f76f │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x17b09c │ │ │ │ + bl 0x17b2b8 │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xfffcf76b │ │ │ │ + cdp2 7, 14, cr15, cr14, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r3, sl, lsr #28 │ │ │ │ + addeq sl, r3, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bf84 │ │ │ │ + bl 0xfec3c1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf864f76b │ │ │ │ + @ instruction: 0xff56f76a │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf86ef770 │ │ │ │ + @ instruction: 0xff60f76f │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmla.f d22, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x17b108 │ │ │ │ + bl 0x17b324 │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffc6f76b │ │ │ │ + cdp2 7, 11, cr15, cr8, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083adbe │ │ │ │ + addeq sl, r3, r2, lsr #23 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x6d02b963 │ │ │ │ @ instruction: 0xf0126812 │ │ │ │ strdle r0, [r7], -r0 @ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -217768,181 +217903,181 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ mvnsle r0, r0, ror #31 │ │ │ │ push {r0, r8, r9, sp} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c02c │ │ │ │ + bl 0xfec3c248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r4], r8 │ │ │ │ strmi r4, [lr], -ip, lsl #12 │ │ │ │ @ instruction: 0x46074619 │ │ │ │ - @ instruction: 0xf9e2f7ff │ │ │ │ + @ instruction: 0xf9e0f7ff │ │ │ │ ldmib r4, {r3, r6, r8, r9, ip, sp, pc}^ │ │ │ │ orrlt r2, sl, #0, 6 │ │ │ │ ldmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldclpl 3, cr7, [sp, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x0606065d │ │ │ │ andeq r0, fp, fp, lsl #22 │ │ │ │ ldrdcs pc, [r4], #135 @ 0x87 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ @ instruction: 0xf64680de │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ movwls r2, #14486 @ 0x3896 │ │ │ │ - @ instruction: 0xff8cf76a │ │ │ │ + cdp2 7, 7, cr15, cr14, cr10, {3} │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ bicscc pc, r6, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf772009a │ │ │ │ - ldmvs r1!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000290f │ │ │ │ @ instruction: 0x462280b1 │ │ │ │ - @ instruction: 0xf7c34638 │ │ │ │ - andcs pc, r1, fp, ror r8 @ │ │ │ │ + @ instruction: 0xf7c24638 │ │ │ │ + andcs pc, r1, r1, ror #31 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdale r7!, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq lr, r3, lr │ │ │ │ - andeq r4, lr, r9, ror #30 │ │ │ │ - andeq r4, lr, sp, lsl pc │ │ │ │ - andeq r4, lr, sp, lsl pc │ │ │ │ - andeq r4, lr, sp, lsl pc │ │ │ │ - muleq lr, r3, lr │ │ │ │ - muleq lr, r3, lr │ │ │ │ - muleq lr, r3, lr │ │ │ │ - @ instruction: 0x000e4fb5 │ │ │ │ - andeq r4, lr, r1, ror #29 │ │ │ │ - andeq r4, lr, r1, ror #29 │ │ │ │ + andeq r5, lr, pc, lsr #1 │ │ │ │ + andeq r5, lr, r5, lsl #3 │ │ │ │ + andeq r5, lr, r9, lsr r1 │ │ │ │ + andeq r5, lr, r9, lsr r1 │ │ │ │ + andeq r5, lr, r9, lsr r1 │ │ │ │ + andeq r5, lr, pc, lsr #1 │ │ │ │ + andeq r5, lr, pc, lsr #1 │ │ │ │ + andeq r5, lr, pc, lsr #1 │ │ │ │ + ldrdeq r5, [lr], -r1 │ │ │ │ + strdeq r5, [lr], -sp │ │ │ │ + strdeq r5, [lr], -sp │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - @ instruction: 0xff50f76a │ │ │ │ + cdp2 7, 4, cr15, cr2, cr10, {3} │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xff8cf7c2 │ │ │ │ + cdp2 7, 15, cr15, cr2, cr2, {6} │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ @ instruction: 0x009933d6 │ │ │ │ - @ instruction: 0xff5cf7c2 │ │ │ │ + cdp2 7, 12, cr15, cr2, cr2, {6} │ │ │ │ andcs lr, r0, r5, asr #15 │ │ │ │ - mvnseq pc, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b58 │ │ │ │ andls r7, r0, r3, asr r2 │ │ │ │ - @ instruction: 0xf9eef169 │ │ │ │ + @ instruction: 0xf9f4f169 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ - blmi 0x15a53e8 │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ + blmi 0x15a5604 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1693273 │ │ │ │ - stmiavs r3!, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, pc, pc, lsl #22 │ │ │ │ - @ instruction: 0xff26f76a │ │ │ │ + cdp2 7, 1, cr15, cr8, cr10, {3} │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - str pc, [ip, r3, ror #29] │ │ │ │ + @ instruction: 0xe78cfdd5 │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - @ instruction: 0xff0cf76a │ │ │ │ + ldc2l 7, cr15, [lr, #424]! @ 0x1a8 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xff48f7c2 │ │ │ │ + cdp2 7, 10, cr15, cr14, cr2, {6} │ │ │ │ @ instruction: 0xee1d4a3f │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ stmdbls r3, {r1, r4, fp, sp, lr} │ │ │ │ ldrdgt pc, [r0], -r3 │ │ │ │ andcs r5, r0, #8585216 @ 0x830000 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - cdp2 7, 13, cr15, cr6, cr11, {3} │ │ │ │ + stc2l 7, cr15, [r8, #428] @ 0x1ac │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - strb pc, [lr, -fp, asr #27]! @ │ │ │ │ + @ instruction: 0xe76efd75 │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - cdp2 7, 14, cr15, cr6, cr10, {3} │ │ │ │ + ldc2l 7, cr15, [r8, #424] @ 0x1a8 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xff22f7c2 │ │ │ │ + cdp2 7, 8, cr15, cr8, cr2, {6} │ │ │ │ @ instruction: 0xf04f9903 │ │ │ │ strmi r4, [r8], -r0, lsl #5 │ │ │ │ - blx 0x822d9a │ │ │ │ + blx 0x4a2fb4 │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ @ instruction: 0x009933d6 │ │ │ │ - cdp2 7, 14, cr15, cr12, cr2, {6} │ │ │ │ + cdp2 7, 5, cr15, cr2, cr2, {6} │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - ldrb pc, [r2, -pc, lsr #27] @ │ │ │ │ + @ instruction: 0xe752fd59 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - smlaldx pc, ip, r1, ip @ │ │ │ │ - cdp2 7, 12, cr15, cr6, cr10, {3} │ │ │ │ + @ instruction: 0xe74cfb97 │ │ │ │ + ldc2 7, cr15, [r8, #424]! @ 0x1a8 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - mrc2 7, 2, pc, cr8, cr2, {3} │ │ │ │ + stc2l 7, cr15, [sl, #-456] @ 0xfffffe38 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfff22de0 │ │ │ │ + @ instruction: 0xf9eaf770 │ │ │ │ @ instruction: 0x4638e731 │ │ │ │ - blx 0x722f40 │ │ │ │ + @ instruction: 0xf97ef7c6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xea2f48 │ │ │ │ + @ instruction: 0xf99cf7c6 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r8], r0, lsr #17 │ │ │ │ tstls r3, r9, lsl r8 │ │ │ │ - blx 0x1922df2 │ │ │ │ + blx 0x15a300c │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr}^ │ │ │ │ - blx 0x1822dfa │ │ │ │ + blx 0x14a3014 │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ stmdbls r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r9, r1, r0, lsl #4 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 10, cr15, cr0, cr11, {3} │ │ │ │ + ldc2 7, cr15, [r2, #428] @ 0x1ac │ │ │ │ ldrbt r6, [sl], r3, ror #16 │ │ │ │ - eorseq r2, r5, r4, lsl #22 │ │ │ │ - addeq sl, r3, r6, lsr #24 │ │ │ │ - addeq sl, r3, r6, ror #23 │ │ │ │ - addeq sl, r3, r0, lsr #22 │ │ │ │ + ldrshteq r2, [r5], -ip │ │ │ │ + addeq sl, r3, sl, lsl #20 │ │ │ │ + addeq sl, r3, sl, asr #19 │ │ │ │ + addeq sl, r3, r4, lsl #18 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x14a8dc4 │ │ │ │ + b 0x14a8fe0 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -217956,79 +218091,79 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c31c │ │ │ │ + bl 0xfec3c538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ - blmi 0x1655ec │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ + blmi 0x165808 │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - @ instruction: 0xf8e2f169 │ │ │ │ - eorseq r2, r5, r4, lsl fp │ │ │ │ + @ instruction: 0xf8e8f169 │ │ │ │ + eorseq r2, r5, ip, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c344 │ │ │ │ + bl 0xfec3c560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ umulllt ip, r5, r0, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d159 │ │ │ │ @ instruction: 0x460430bd │ │ │ │ stmdblt fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rsble r2, r9, r0, lsl #18 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldc2l 7, cr15, [r2, #576] @ 0x240 │ │ │ │ + stc2l 7, cr15, [r4], {144} @ 0x90 │ │ │ │ movwcs fp, #16648 @ 0x4108 │ │ │ │ - blmi 0x1bbd50c │ │ │ │ + blmi 0x1bbd728 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorvs pc, r4, r6, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ stmdavs r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrmi r6, [r3], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf76b2200 │ │ │ │ - movwcs pc, #3523 @ 0xdc3 @ │ │ │ │ + movwcs pc, #3253 @ 0xcb5 @ │ │ │ │ adcscc pc, sp, r4, lsl #17 │ │ │ │ teqle ip, r0, lsl #26 │ │ │ │ umlalscs pc, ip, r4, r8 @ │ │ │ │ umlalscc pc, fp, r4, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ andcs r8, sp, #138 @ 0x8a │ │ │ │ rscpl pc, lr, r4, lsl #17 │ │ │ │ - blcs 0xfd554 │ │ │ │ + blcs 0xfd770 │ │ │ │ @ instruction: 0xf76ad0ca │ │ │ │ - ldmdavs r1!, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - @ instruction: 0xf894fd73 │ │ │ │ + @ instruction: 0xf894fc65 │ │ │ │ stmdals r2, {r0, r3, r4, r5, r7, ip, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46018099 │ │ │ │ andeq pc, r4, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7709002 │ │ │ │ - stmdals r2, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7c26149 │ │ │ │ - movwcs pc, #3551 @ 0xddf @ │ │ │ │ + movwcs pc, #3397 @ 0xd45 @ │ │ │ │ adcscc pc, fp, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01e │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7cac000 │ │ │ │ - andcs pc, r0, r3, lsr #24 │ │ │ │ + andcs pc, r0, r9, lsl #23 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, sp, #240, 26 @ 0x3c00 │ │ │ │ rsccc pc, lr, r4, lsl #17 │ │ │ │ ldr r6, [r5, r2, ror #1] │ │ │ │ @@ -218040,65 +218175,65 @@ │ │ │ │ addle r2, r9, r0, lsl #22 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ umlalscs pc, r9, r4, r8 @ │ │ │ │ eorcc pc, r5, #536870912 @ 0x20000000 │ │ │ │ andls r0, r3, #146 @ 0x92 │ │ │ │ - ldc2 7, cr15, [r0, #424] @ 0x1a8 │ │ │ │ + stc2 7, cr15, [r2], {106} @ 0x6a │ │ │ │ ldmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - blmi 0xca4714 │ │ │ │ + blmi 0xca44f8 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmdavs r2!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r8], #-2299 @ 0xfffff705 │ │ │ │ ldrmi r9, [r3], #-0 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [r2, #-428]! @ 0xfffffe54 │ │ │ │ + mrrc2 7, 6, pc, r4, cr11 @ │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andsle r6, r0, r0, ror r3 │ │ │ │ @ instruction: 0xf76b2000 │ │ │ │ - andcs pc, r4, #167936 @ 0x29000 │ │ │ │ + andcs pc, r4, #442368 @ 0x6c000 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ - stc2 7, cr15, [r2, #776] @ 0x308 │ │ │ │ + stc2l 7, cr15, [r8], #776 @ 0x308 │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, r9, r0, ror pc │ │ │ │ vst2.16 {d6-d7}, [r3 :64], fp │ │ │ │ - blcc 0xfe090 │ │ │ │ + blcc 0xfe2ac │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0x11d2e4 │ │ │ │ + blcs 0x11d500 │ │ │ │ ldrb sp, [r8, -r0, asr #1]! │ │ │ │ @ instruction: 0xf8942300 │ │ │ │ @ instruction: 0xf88420b9 │ │ │ │ - bcs 0xf16a0 │ │ │ │ + bcs 0xf18bc │ │ │ │ strcs fp, [ip, #-3860] @ 0xfffff0ec │ │ │ │ @ instruction: 0xf76a2504 │ │ │ │ - ldmdavs r1!, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - stmdals r2, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff00f76f │ │ │ │ + ldc2l 7, cr15, [r2, #444]! @ 0x1bc │ │ │ │ andcs r9, r4, #131072 @ 0x20000 │ │ │ │ cmppvs r1, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [r6, #-776] @ 0xfffffcf8 │ │ │ │ + ldc2 7, cr15, [ip], #776 @ 0x308 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xe72330bc │ │ │ │ andcs r4, r4, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf76f9002 │ │ │ │ - stmdals r2, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e766 │ │ │ │ - addeq sl, r3, r8, ror #19 │ │ │ │ - strdeq sl, [r3], r2 │ │ │ │ + addeq sl, r3, ip, asr #15 │ │ │ │ + ldrdeq sl, [r3], r6 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -218109,46 +218244,46 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #3664 @ 0xe50 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - stc2 7, cr15, [r6, #-424] @ 0xfffffe58 │ │ │ │ + blx 0xfff23346 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - ldc2 7, cr15, [sl], {214} @ 0xd6 │ │ │ │ + blx 0xff223502 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7724631 │ │ │ │ - @ instruction: 0xf76afc97 │ │ │ │ - stmdavs r1!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76afb89 │ │ │ │ + stmdavs r1!, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x624964 │ │ │ │ + blmi 0x624748 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - stmdavs r4!, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0xffea332e │ │ │ │ + blx 0xfe92354a │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - ldrdcs pc, [r1], -pc @ │ │ │ │ + ldrdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ - ldr pc, [ip, r7, lsl #30]! │ │ │ │ - addeq sl, r3, r6, asr #15 │ │ │ │ + ldr pc, [ip, r5, lsl #30]! │ │ │ │ + addeq sl, r3, sl, lsr #11 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -218159,219 +218294,219 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #2064 @ 0x810 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - stc2 7, cr15, [r2], #424 @ 0x1a8 │ │ │ │ + blx 0xfe62340e │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0xfeea33ae │ │ │ │ + blx 0x19235ca │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7724631 │ │ │ │ - @ instruction: 0xf76afc33 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76afb25 │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x62489c │ │ │ │ + blmi 0x624680 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vsra.s64 d21, d0, #64 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - stmdavs r4!, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0xfe5a33f6 │ │ │ │ + blx 0x1023612 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - andcs pc, r1, fp, ror ip @ │ │ │ │ + andcs pc, r1, sp, ror #22 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ - ldr pc, [ip, r3, lsr #29]! │ │ │ │ - strdeq sl, [r3], lr │ │ │ │ + ldr pc, [ip, r1, lsr #29]! │ │ │ │ + addeq sl, r3, r2, ror #9 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c6e4 │ │ │ │ + bl 0xfec3c900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ mrc2 7, 0, pc, cr14, cr15, {7} │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - ldc2 7, cr15, [lr], #-424 @ 0xfffffe58 │ │ │ │ + blx 0xd234d6 │ │ │ │ @ instruction: 0xf76a4607 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r1], -pc, asr #22 @ │ │ │ │ + @ instruction: 0x4631faf9 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff4232f6 │ │ │ │ - ldc2 7, cr15, [r6], {106} @ 0x6a │ │ │ │ + blx 0xff0a3510 │ │ │ │ + blx 0xfe3234f6 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ mulls r3, r8, r2 │ │ │ │ - stc2 7, cr15, [r4], #444 @ 0x1bc │ │ │ │ + blx 0xfe6a3516 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpcc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - blx 0xa330e │ │ │ │ + blx 0xffd23528 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - strtmi pc, [r1], -fp, lsr #22 │ │ │ │ + @ instruction: 0x4621fad5 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 7, 7, pc, cr10, cr2, {3} @ │ │ │ │ + ldc2l 7, cr15, [ip, #456] @ 0x1c8 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7b7fe3b │ │ │ │ + @ instruction: 0xe7b7fe39 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq sl, r3, r0, lsr r6 │ │ │ │ + addeq sl, r3, r4, lsl r4 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c7d0 │ │ │ │ + bl 0xfec3c9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ stc2 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xff3233a6 │ │ │ │ + blx 0xfefa35c0 │ │ │ │ @ instruction: 0xf76a4680 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - @ instruction: 0x4631fad9 │ │ │ │ + ldrtmi pc, [r1], -r3, lsl #21 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r8, #456]! @ 0x1c8 │ │ │ │ - stc2 7, cr15, [r0], #-424 @ 0xfffffe58 │ │ │ │ + stc2l 7, cr15, [sl], #456 @ 0x1c8 │ │ │ │ + blx 0x5a35e2 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ mulls r3, r8, r2 │ │ │ │ - stc2 7, cr15, [lr], #-444 @ 0xfffffe44 │ │ │ │ + blx 0x923602 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x21acf64c │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - blx 0xfe3233fa │ │ │ │ + blx 0x1fa3614 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4621fab5 │ │ │ │ + @ instruction: 0x4621fa5f │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe8a342a │ │ │ │ + blx 0xfe523644 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - ldr pc, [r7, r5, asr #27]! │ │ │ │ + ldr pc, [r7, r3, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq sl, r3, r4, asr #10 │ │ │ │ + addeq sl, r3, r8, lsr #6 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r6, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c8b8 │ │ │ │ + bl 0xfec3cad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, lr, asr #32 │ │ │ │ ldc2 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf646b3a0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ @ instruction: 0xf7d66826 │ │ │ │ - strmi pc, [r2], -r9, ror #20 │ │ │ │ + @ instruction: 0x4602fa13 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ - blx 0xfe8a34c0 │ │ │ │ - blx 0xfed234a6 │ │ │ │ + @ instruction: 0xf990f772 │ │ │ │ + blx 0xfe9a36c0 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900372bc │ │ │ │ - blx 0xff0a34c6 │ │ │ │ + blx 0xfed236e0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [fp], #-0 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0x7234da │ │ │ │ + blx 0x3a36f4 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - strtmi pc, [r1], -r5, asr #20 │ │ │ │ + strtmi pc, [r1], -pc, ror #19 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xca350a │ │ │ │ + blx 0x923724 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x165f98 │ │ │ │ + bcs 0x1661b4 │ │ │ │ ldrmi sp, [r8], -r8, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2l 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ + stc2l 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq sl, r3, r4, ror #8 │ │ │ │ + addeq sl, r3, r8, asr #4 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -218383,58 +218518,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d049 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - @ instruction: 0xf642fb4b │ │ │ │ + @ instruction: 0xf642fa3d │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - blx 0x1723592 │ │ │ │ - blx 0xff7a3580 │ │ │ │ + blx 0x13a37ac │ │ │ │ + @ instruction: 0xf9ccf76a │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ - blx 0x1d235ac │ │ │ │ + @ instruction: 0xf962f772 │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9a6f771 │ │ │ │ - blx 0xff42359c │ │ │ │ + @ instruction: 0xf898f771 │ │ │ │ + @ instruction: 0xf9bef76a │ │ │ │ ldmvs r1!, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf9def7d6 │ │ │ │ + @ instruction: 0xf988f7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0x4621bb7b │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - blmi 0x6e4058 │ │ │ │ + blmi 0x6e3e3c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppvc ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiane sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bl 0x30a030 │ │ │ │ + bl 0x30a24c │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ stmdavs r8, {r0, r1, r3, r6, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - ldmdavs sp!, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r1, ror r8 │ │ │ │ - @ instruction: 0xf9bef7d6 │ │ │ │ + @ instruction: 0xf968f7d6 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - andcs pc, r1, r7, lsr #21 │ │ │ │ + mulcs r1, r9, r9 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - stc2l 7, cr15, [lr], {254} @ 0xfe │ │ │ │ + stc2l 7, cr15, [ip], {254} @ 0xfe │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq sl, r3, r4, asr r3 │ │ │ │ + addeq sl, r3, r8, lsr r1 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -218446,58 +218581,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d049 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - @ instruction: 0xf642facd │ │ │ │ + @ instruction: 0xf642f9bf │ │ │ │ pkhbtmi r7, r1, r8, lsl #5 │ │ │ │ @ instruction: 0xf76f6821 │ │ │ │ - @ instruction: 0xf76afadb │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76af9cd │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6424680 │ │ │ │ @ instruction: 0xf7727250 │ │ │ │ - movwcs pc, #6643 @ 0x19f3 @ │ │ │ │ + movwcs pc, #6373 @ 0x18e5 @ │ │ │ │ @ instruction: 0x4641221a │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - @ instruction: 0xf76af929 │ │ │ │ - stmdavs r6!, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76af81b │ │ │ │ + stmdavs r6!, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r1], -r3, ror #18 @ │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #18 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9e0f772 │ │ │ │ + @ instruction: 0xf8d2f772 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vsra.s64 q11, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ - bl 0x34a124 │ │ │ │ + bl 0x34a340 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x461a443b │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - stmdavs fp!, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf942f7d6 │ │ │ │ + @ instruction: 0xf8ecf7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - andcs pc, r1, r5, lsl #20 │ │ │ │ + strdcs pc, [r1], -r7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrrc2 7, 15, pc, r0, cr14 @ │ │ │ │ + mcrr2 7, 15, pc, lr, cr14 @ │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq sl, r3, r2, ror #4 │ │ │ │ + addeq sl, r3, r6, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrsbtpl pc, [r0], r0 @ │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -218519,58 +218654,58 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - @ instruction: 0xf9d2f76a │ │ │ │ + @ instruction: 0xf8c4f76a │ │ │ │ @ instruction: 0xf76a4681 │ │ │ │ - ldrtmi pc, [r1], -pc, asr #19 @ │ │ │ │ + ldrtmi pc, [r1], -r1, asr #17 @ │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ ldrtmi lr, [r1], -r8 │ │ │ │ @ instruction: 0xf1ba3d01 │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ streq pc, [r2], #-866 @ 0xfffffc9e │ │ │ │ - @ instruction: 0xf8d8f7d6 │ │ │ │ + @ instruction: 0xf882f7d6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - blls 0x163f70 │ │ │ │ + blls 0x163d54 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -r9, asr #17 @ │ │ │ │ + @ instruction: 0x4659f873 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9b2f772 │ │ │ │ - bl 0x38c23c │ │ │ │ + @ instruction: 0xf8a4f772 │ │ │ │ + bl 0x38c458 │ │ │ │ andcs r0, r0, r6, lsl #6 │ │ │ │ vsub.i32 d17, d19, d18 │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff523a5e │ │ │ │ + blx 0xff4a3c7a │ │ │ │ ldrmi lr, [r8], -r7, lsr #15 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r9, r0, r0, lsl #22 │ │ │ │ stmiane r3!, {r1, r2, r3, r4, r5, fp, sp, lr}^ │ │ │ │ streq pc, [r2], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf7d64621 │ │ │ │ - @ instruction: 0x4631f89b │ │ │ │ + ldrtmi pc, [r1], -r5, asr #16 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf984f772 │ │ │ │ + @ instruction: 0xf876f772 │ │ │ │ rscle r3, pc, #1, 26 @ 0x40 │ │ │ │ @ instruction: 0x4628e7d7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x469a461d │ │ │ │ @@ -218580,290 +218715,290 @@ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d06c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r2, r3, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3ccdc │ │ │ │ + bl 0xfec3cef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ cmnlt r1, r0, asr #2 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldmdblt r0!, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - @ instruction: 0x4607f935 │ │ │ │ - @ instruction: 0xf966f76a │ │ │ │ + strmi pc, [r7], -r7, lsr #16 │ │ │ │ + @ instruction: 0xf858f76a │ │ │ │ stmdavs r6!, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - @ instruction: 0xf846f7d6 │ │ │ │ + @ instruction: 0xfff0f7d5 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ - @ instruction: 0xf7724638 │ │ │ │ - @ instruction: 0xf76af8c3 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7714638 │ │ │ │ + @ instruction: 0xf76affb5 │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x8e41bc │ │ │ │ + blmi 0x8e3fa0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2089 @ 0xfffff7d7 │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900018bb │ │ │ │ - bllt 0x1336c70 │ │ │ │ + bllt 0x1336e8c │ │ │ │ tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf76b6808 │ │ │ │ - stmdavs r4!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76a6808 │ │ │ │ + stmdavs r4!, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {r0, sp}^ │ │ │ │ - @ instruction: 0xf820f7d6 │ │ │ │ + @ instruction: 0xffcaf7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724640 │ │ │ │ - ldrdcs pc, [r1], -pc @ │ │ │ │ + ldrdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrvs pc, ip, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf76b6808 │ │ │ │ - ldrb pc, [r4, r9, asr #17] @ │ │ │ │ - addeq sl, r3, lr, lsl r0 │ │ │ │ + @ instruction: 0xf76a6808 │ │ │ │ + @ instruction: 0xe7d4ffbb │ │ │ │ + addeq r9, r3, r2, lsl #28 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r9, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3cdec │ │ │ │ + bl 0xfec3d008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r1, r0 │ │ │ │ - blx 0xfe7a3c04 │ │ │ │ + blx 0xfe7a3e20 │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf8baf76a │ │ │ │ + @ instruction: 0xffacf769 │ │ │ │ strmi r6, [r7], -r9, lsr #17 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - @ instruction: 0xffcef7d5 │ │ │ │ + @ instruction: 0xff78f7d5 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf7724631 │ │ │ │ - @ instruction: 0xf76af84b │ │ │ │ - @ instruction: 0xf642f915 │ │ │ │ + @ instruction: 0xf7714631 │ │ │ │ + @ instruction: 0xf76aff3d │ │ │ │ + @ instruction: 0xf642f807 │ │ │ │ stmdavs r1!, {r2, r3, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x9240cc │ │ │ │ + blmi 0x923eb0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r8], #-2090 @ 0xfffff7d6 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ @ instruction: 0xf64cbb52 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0x461a0195 │ │ │ │ - @ instruction: 0xf76b6808 │ │ │ │ - stmdavs r4!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76a6808 │ │ │ │ + stmdavs r4!, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {sp}^ │ │ │ │ - @ instruction: 0xffa8f7d5 │ │ │ │ + @ instruction: 0xff52f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf7724638 │ │ │ │ - mulcs r1, r1, r8 │ │ │ │ + @ instruction: 0xf7714638 │ │ │ │ + andcs pc, r1, r3, lsl #31 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r5!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fe4770 │ │ │ │ - str pc, [sp, sp, lsr #21]! │ │ │ │ + str pc, [sp, fp, lsr #21]! │ │ │ │ orrsvc pc, r4, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf850f76b │ │ │ │ + @ instruction: 0xff42f76a │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - addeq r9, r3, lr, lsr #30 │ │ │ │ + addeq r9, r3, r2, lsl sp │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3cee8 │ │ │ │ + bl 0xfec3d104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r0, ror r0 │ │ │ │ - blx 0x823d00 │ │ │ │ + blx 0x823f1c │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf83cf76a │ │ │ │ + @ instruction: 0xff2ef769 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ @ instruction: 0xf7d56819 │ │ │ │ - strtmi pc, [r9], -pc, asr #30 │ │ │ │ + @ instruction: 0x4629fef9 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffccf771 │ │ │ │ + mrc2 7, 5, pc, cr14, cr1, {3} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - @ instruction: 0xf894f76a │ │ │ │ + @ instruction: 0xff86f769 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - @ instruction: 0xf8a2f76f │ │ │ │ - mvnspl pc, #81788928 @ 0x4e00000 │ │ │ │ + @ instruction: 0xff94f76e │ │ │ │ + mvnsvc pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76a78d8 │ │ │ │ - @ instruction: 0x4607fcdb │ │ │ │ - @ instruction: 0xf81cf76a │ │ │ │ + strmi pc, [r7], -sp, asr #23 │ │ │ │ + @ instruction: 0xff0ef769 │ │ │ │ ldrbtmi r4, [fp], #-2852 @ 0xfffff4dc │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ strbvc pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf76a6838 │ │ │ │ - blmi 0x865d44 │ │ │ │ + blmi 0x865b28 │ │ │ │ tstpmi r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x17c134 │ │ │ │ + bl 0x17c350 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - blmi 0x665d20 │ │ │ │ + blmi 0x665b04 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffd4f76a │ │ │ │ + cdp2 7, 12, cr15, cr6, cr10, {3} │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {sp}^ │ │ │ │ - @ instruction: 0xff00f7d5 │ │ │ │ + mcr2 7, 5, pc, cr10, cr5, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7719804 │ │ │ │ - andcs pc, r1, r9, ror #31 │ │ │ │ + ldrdcs pc, [r1], -fp │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blx 0x523ddc │ │ │ │ + blx 0x4a3ff8 │ │ │ │ svclt 0x0000e78e │ │ │ │ - addeq r9, r3, lr, lsl lr │ │ │ │ - strdeq r9, [r3], r4 │ │ │ │ - ldrdeq r9, [r3], r6 │ │ │ │ + addeq r9, r3, r2, lsl #24 │ │ │ │ + ldrdeq r9, [r3], r8 │ │ │ │ + @ instruction: 0x00839bba │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsble r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r8, r0, ror r3 │ │ │ │ tstlt r3, fp, lsl #16 │ │ │ │ - blcs 0x10013c │ │ │ │ + blcs 0x100358 │ │ │ │ push {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3d01c │ │ │ │ + bl 0xfec3d238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, r8, r8, asr #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x4619d05a │ │ │ │ @ instruction: 0xf982f7ff │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0xffa6f769 │ │ │ │ + cdp2 7, 9, cr15, cr8, cr9, {3} │ │ │ │ @ instruction: 0xf7694606 │ │ │ │ - @ instruction: 0xf646ffa3 │ │ │ │ + @ instruction: 0xf646fe95 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf8d82396 │ │ │ │ strmi r1, [r7], -r8 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d5681d │ │ │ │ - @ instruction: 0x4602feb1 │ │ │ │ + @ instruction: 0x4602fe5b │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - mcr2 7, 7, pc, cr6, cr1, {3} @ │ │ │ │ + ldc2l 7, cr15, [r8, #452] @ 0x1c4 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs ip, {r0, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d59303 │ │ │ │ - strtmi pc, [r1], -r1, lsr #29 │ │ │ │ + strtmi pc, [r1], -fp, asr #28 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrc2 7, 6, pc, cr6, cr1, {3} │ │ │ │ + stc2l 7, cr15, [r8, #452] @ 0x1c4 │ │ │ │ stmdbmi r6!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ mrc 8, 0, r6, cr13, cr8, {0} │ │ │ │ ldrbtmi r3, [r9], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xf8d86809 │ │ │ │ ldmdapl r9, {r2, sp}^ │ │ │ │ - bl 0x2ac06c │ │ │ │ + bl 0x2ac288 │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf64cb34a │ │ │ │ vsra.s64 d20, d28, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - andcs pc, r1, sp, ror pc @ │ │ │ │ + andcs pc, r1, pc, ror #28 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x166714 │ │ │ │ + bcs 0x166930 │ │ │ │ mulcs r0, r6, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf98cf7fe │ │ │ │ + @ instruction: 0xf98af7fe │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ @ instruction: 0xf76e4638 │ │ │ │ - blls 0x1e5ce4 │ │ │ │ + blls 0x1e5ac8 │ │ │ │ @ instruction: 0xf64ce7c7 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ mulls r1, r5, r1 │ │ │ │ @ instruction: 0xf8cd6808 │ │ │ │ @ instruction: 0xf76ac000 │ │ │ │ - andcs pc, r1, r3, asr pc @ │ │ │ │ + andcs pc, r1, r5, asr #28 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq r9, r3, r2, ror #25 │ │ │ │ + addeq r9, r3, r6, asr #21 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ @ instruction: 0xf0006370 │ │ │ │ ldmdavs r3, {r1, r2, r7, pc}^ │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ addhi pc, r7, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -218875,85 +219010,85 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d060 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - blls 0x1e5ba4 │ │ │ │ + blls 0x1e5988 │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ ldmdavs r9, {r0, r2, r5, fp, sp, lr} │ │ │ │ - mrc2 7, 0, pc, cr14, cr5, {6} │ │ │ │ + stc2l 7, cr15, [r8, #852] @ 0x354 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - mrc 14, 0, APSR_nzcv, cr13, cr3, {2} │ │ │ │ + cdp 13, 1, cr15, cr13, cr5, {2} │ │ │ │ @ instruction: 0xf7695f70 │ │ │ │ - stmdavs r1!, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e4606 │ │ │ │ - @ instruction: 0xf64eff71 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + @ instruction: 0xf64efe63 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ ldmvc r8, {r2, r4, r5, r8, r9}^ │ │ │ │ - blx 0xfeba3d5a │ │ │ │ + blx 0xfe823f74 │ │ │ │ @ instruction: 0xf7694607 │ │ │ │ - blmi 0xbe5b64 │ │ │ │ + blmi 0xbe5948 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl sl!, {r0, r2, ip, pc}^ │ │ │ │ @ instruction: 0xf64918bb │ │ │ │ vqdmlsl.s , d16, d0[4] │ │ │ │ ldmibne r1, {r0, r2, r4, r7, r8, r9, sl} │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 7, 12, cr15, cr2, cr10, {3} │ │ │ │ + ldc2 7, cr15, [r4, #424]! @ 0x1a8 │ │ │ │ vqdmulh.s d20, d9, d19 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf8cd681b │ │ │ │ stmiapl sl!, {r4, pc}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 11, cr15, cr0, cr10, {3} │ │ │ │ + stc2 7, cr15, [r2, #424]! @ 0x1a8 │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r3, {r1, r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf76a6838 │ │ │ │ - blls 0x1e5aa4 │ │ │ │ + blls 0x1e5888 │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d56859 │ │ │ │ - strtmi pc, [r1], -pc, asr #27 │ │ │ │ + @ instruction: 0x4621fd79 │ │ │ │ stmdals r4, {r1, r9, sl, lr} │ │ │ │ - mrc2 7, 5, pc, cr8, cr1, {3} │ │ │ │ + stc2 7, cr15, [sl, #452]! @ 0x1c4 │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ssub16mi sl, r8, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8d2f7fe │ │ │ │ + @ instruction: 0xf8d0f7fe │ │ │ │ svclt 0x0000e781 │ │ │ │ - @ instruction: 0x00839bbc │ │ │ │ - umulleq r9, r3, r2, fp │ │ │ │ - addeq r9, r3, r4, ror fp │ │ │ │ + addeq r9, r3, r0, lsr #19 │ │ │ │ + addeq r9, r3, r6, ror r9 │ │ │ │ + addeq r9, r3, r8, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ ldmdavs r2, {r0, r2, r7, ip, sp, pc} │ │ │ │ streq pc, [lr], #-18 @ 0xffffffee │ │ │ │ - b 0x125a49c │ │ │ │ + b 0x125a6b8 │ │ │ │ ldrbteq r0, [r6], r3, lsl #12 │ │ │ │ @ instruction: 0xf8d0d476 │ │ │ │ @ instruction: 0xf01240b0 │ │ │ │ tstle r5, r0, ror r2 │ │ │ │ cmnle r8, r0, lsl #24 │ │ │ │ ldrsbtcs pc, [r4], r0 @ │ │ │ │ cmnle fp, r0, lsl #20 │ │ │ │ @@ -218971,70 +219106,70 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - cdp2 7, 7, cr15, cr14, cr9, {3} │ │ │ │ + ldc2l 7, cr15, [r0, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf7694681 │ │ │ │ - @ instruction: 0x4631fe7b │ │ │ │ + ldrtmi pc, [r1], -sp, ror #26 @ │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - ldc2l 7, cr15, [sl, #-852] @ 0xfffffcac │ │ │ │ + stc2 7, cr15, [r4, #-852] @ 0xfffffcac │ │ │ │ @ instruction: 0x46024651 │ │ │ │ - @ instruction: 0xf7724648 │ │ │ │ - blls 0x1642fc │ │ │ │ + @ instruction: 0xf7714648 │ │ │ │ + blls 0x1660e0 │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, lr, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ suble r2, r1, r0, lsl #20 │ │ │ │ ldmdavs sp!, {r1, r9, fp, ip, pc} │ │ │ │ - beq 0x1e0a3c │ │ │ │ - stc2l 7, cr15, [r4, #-852] @ 0xfffffcac │ │ │ │ + beq 0x1e0c58 │ │ │ │ + stc2l 7, cr15, [lr], #852 @ 0x354 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf7724648 │ │ │ │ - strbmi pc, [r9], -r3, ror #16 @ │ │ │ │ + @ instruction: 0xf7714648 │ │ │ │ + @ instruction: 0x4649ff55 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0x4651683d │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4629fd37 │ │ │ │ + strtmi pc, [r9], -r1, ror #25 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8f6f772 │ │ │ │ + @ instruction: 0xffe8f771 │ │ │ │ @ instruction: 0xf0262001 │ │ │ │ ldrtmi r0, [r1], -r3, lsl #6 │ │ │ │ bicsle r2, sp, r0, lsl #24 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe8ff0 │ │ │ │ - ldr pc, [pc, r1, asr #16] │ │ │ │ + @ instruction: 0xe79ff83f │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [sp, r1, lsl #6] │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x237b0c │ │ │ │ + bl 0x237d28 │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - ldc2l 7, cr15, [ip], #852 @ 0x354 │ │ │ │ + stc2 7, cr15, [r6], #852 @ 0x354 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ - @ instruction: 0xf7724640 │ │ │ │ - stccc 8, cr15, [r1], {187} @ 0xbb │ │ │ │ + @ instruction: 0xf7714640 │ │ │ │ + stccc 15, cr15, [r1], {173} @ 0xad │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e784 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @@ -219052,48 +219187,48 @@ │ │ │ │ ldrdlt r1, [r2], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r5, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ cmnplt r8, #540 @ p-variant is OBSOLETE @ 0x21c │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - ldc2l 7, cr15, [ip, #420] @ 0x1a4 │ │ │ │ + stc2l 7, cr15, [lr], {105} @ 0x69 │ │ │ │ @ instruction: 0xf7694607 │ │ │ │ - stmdavs r9!, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4631fcb9 │ │ │ │ + ldrtmi pc, [r1], -r3, ror #24 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffd8f771 │ │ │ │ + mcr2 7, 6, pc, cr10, cr1, {3} @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnscs pc, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r0, #-424]! @ 0xfffffe58 │ │ │ │ + stc2l 7, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4621fc9d │ │ │ │ + strtmi pc, [r1], -r7, asr #24 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [r6, #452] @ 0x1c4 │ │ │ │ + ldc2l 7, cr15, [r8], #-452 @ 0xfffffe3c │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xffa6f7fd │ │ │ │ + @ instruction: 0xffa4f7fd │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - addeq r9, r3, r4, lsl r9 │ │ │ │ + strdeq r9, [r3], r8 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -219105,117 +219240,117 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d03d │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fda7 │ │ │ │ + @ instruction: 0xf642fc99 │ │ │ │ @ instruction: 0x46077298 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r4, #440]! @ 0x1b8 │ │ │ │ - ldc2 7, cr15, [r6, #-420]! @ 0xfffffe5c │ │ │ │ + stc2 7, cr15, [r6], #440 @ 0x1b8 │ │ │ │ + stc2 7, cr15, [r8], #-420 @ 0xfffffe5c │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r9], -r9, asr #24 │ │ │ │ + @ instruction: 0x4629fbf3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6], {113} @ 0x71 │ │ │ │ + blx 0xfef2431a │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ movtlt fp, #39688 @ 0x9b08 │ │ │ │ mvnscc pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xf8d9fcfb │ │ │ │ + @ instruction: 0xf8d9fbed │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - stc2 7, cr15, [r6], #-852 @ 0xfffffcac │ │ │ │ + blx 0xff5244e6 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714630 │ │ │ │ - andcs pc, r1, pc, lsl #26 │ │ │ │ + andcs pc, r1, r1, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xff36f7fd │ │ │ │ + @ instruction: 0xff34f7fd │ │ │ │ ldrhlt lr, [r9, #-113]! @ 0xffffff8f │ │ │ │ mvneq pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7dcfcd9 │ │ │ │ + ldrb pc, [ip, fp, asr #23] @ │ │ │ │ orrpl pc, r4, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7d4fcd1 │ │ │ │ + ldrb pc, [r4, r3, asr #23] @ │ │ │ │ msrcs (UNDEF: 108), ip │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - strb pc, [ip, r9, asr #25] @ │ │ │ │ - addeq r9, r3, r2, lsr r8 │ │ │ │ + @ instruction: 0xe7ccfbbb │ │ │ │ + addeq r9, r3, r6, lsl r6 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d070 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ push {r0, r4, r5, r6, sl, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec3d5f0 │ │ │ │ + bl 0xfec3d80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d3 │ │ │ │ cmnlt r1, r0, asr #2 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ ldmdblt r0!, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fd13 │ │ │ │ + @ instruction: 0xf642fc05 │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r0, #-440]! @ 0xfffffe48 │ │ │ │ - ldc2l 7, cr15, [r6], {105} @ 0x69 │ │ │ │ + ldc2 7, cr15, [r2], {110} @ 0x6e │ │ │ │ + blx 0xff32440a │ │ │ │ @ instruction: 0xf7694606 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r9, ror #17 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4621fbb3 │ │ │ │ + @ instruction: 0x4621fb5d │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrc2 7, 6, pc, cr2, cr1, {3} │ │ │ │ + stc2l 7, cr15, [r4, #452] @ 0x1c4 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {lr}^ │ │ │ │ tsteq r2, r8, lsl #22 │ │ │ │ @ instruction: 0x910018b3 │ │ │ │ - bllt 0x17f7568 │ │ │ │ + bllt 0x17f7784 │ │ │ │ vcge.s8 d27, d28, d8 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - stc2l 7, cr15, [r6], #-424 @ 0xfffffe58 │ │ │ │ + blx 0x1724456 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - blx 0xfe5a43f2 │ │ │ │ + blx 0x102460e │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - andcs pc, r1, fp, ror ip @ │ │ │ │ + andcs pc, r1, sp, ror #22 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -219223,31 +219358,31 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vand , q6, q12 │ │ │ │ vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - ldc2 7, cr15, [sl], #-424 @ 0xfffffe58 │ │ │ │ + blx 0xc244ae │ │ │ │ vaba.s8 q15, q14, q1 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - ldc2 7, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ + blx 0xa244be │ │ │ │ vabd.s8 q15, q14, q5 │ │ │ │ vmla.f d17, d16, d0[6] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - stc2 7, cr15, [sl], #-424 @ 0xfffffe58 │ │ │ │ + blx 0x8244ce │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq r9, r3, sl, lsl #14 │ │ │ │ + addeq r9, r3, lr, ror #9 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x16ad34 │ │ │ │ + bcs 0x16af50 │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -219257,55 +219392,55 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #15168 @ 0x3b40 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - mcrr2 7, 6, pc, r2, cr9 @ │ │ │ │ + blx 0xe24532 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0x9a44d2 │ │ │ │ + blx 0xff4246ec │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714631 │ │ │ │ - @ instruction: 0xf769fe41 │ │ │ │ - stmdavs r1!, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769fd33 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e9003 │ │ │ │ - blmi 0x6e5774 │ │ │ │ + blmi 0x6e5558 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76a461a │ │ │ │ - stmdavs r4!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - blx 0xa4518 │ │ │ │ + blx 0xfeb24734 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - @ instruction: 0x2001febd │ │ │ │ + andcs pc, r1, pc, lsr #27 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcr2 7, 0, pc, cr10, cr13, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr8, cr13, {7} @ │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - ldrdeq r9, [r3], r6 │ │ │ │ + @ instruction: 0x008393ba │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x16ae1c │ │ │ │ + bcs 0x16b038 │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -219315,49 +219450,49 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #7744 @ 0x1e40 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xff4a43fe │ │ │ │ + blx 0xff124618 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0xfeca45b8 │ │ │ │ + blx 0x17247d4 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714631 │ │ │ │ - @ instruction: 0xf769fdcd │ │ │ │ - stmdavs r1!, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769fcbf │ │ │ │ + stmdavs r1!, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e9003 │ │ │ │ - blmi 0x6e568c │ │ │ │ + blmi 0x6e5470 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76a461a │ │ │ │ - stmdavs r4!, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - blx 0xfe3a4600 │ │ │ │ + blx 0xe2481c │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - andcs pc, r1, r9, asr #28 │ │ │ │ + andcs pc, r1, fp, lsr sp @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 7, cr15, [r6, #1012] @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [r4, #1012] @ 0x3f4 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - addeq r9, r3, lr, ror #9 │ │ │ │ + ldrdeq r9, [r3], r2 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsble r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r2, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -219368,69 +219503,69 @@ │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d03d │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fb99 │ │ │ │ + @ instruction: 0xf642fa8b │ │ │ │ @ instruction: 0x460772bc │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - blx 0xfeaa44f2 │ │ │ │ - blx 0xb244e2 │ │ │ │ + blx 0xfe72470c │ │ │ │ + blx 0x7a46fc │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4629fa3b │ │ │ │ + strtmi pc, [r9], -r5, ror #19 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1d24518 │ │ │ │ + @ instruction: 0xf962f771 │ │ │ │ vnmls.f64 d4, d13, d26 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xb3a9bb68 │ │ │ │ cmnpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xf8d9faed │ │ │ │ + @ instruction: 0xf8d9f9df │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - blx 0x7246e4 │ │ │ │ + @ instruction: 0xf9c2f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714630 │ │ │ │ - andcs pc, r1, r1, lsl #22 │ │ │ │ + strdcs pc, [r1], -r3 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x166ff4 │ │ │ │ + bcs 0x167210 │ │ │ │ @ instruction: 0x4618d89c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ cmnlt r9, r5, lsr #15 │ │ │ │ msrne (UNDEF: 100), ip │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7d0fabf │ │ │ │ + @ instruction: 0xe7d0f9b1 │ │ │ │ tstpvs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7c8fab7 │ │ │ │ + strb pc, [r8, r9, lsr #19] @ │ │ │ │ mvnscs pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - strb pc, [r0, pc, lsr #21] @ │ │ │ │ - addeq r9, r3, r6, lsl r4 │ │ │ │ + strb pc, [r0, r1, lsr #19] @ │ │ │ │ + strdeq r9, [r3], sl │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stmdavs sl, {r1, r3, r5, r6, ip, lr, pc} │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r5, r0, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -219444,64 +219579,64 @@ │ │ │ │ strmi sp, [r8], sl, asr #8 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf769d03d │ │ │ │ - strmi pc, [r6], -sp, asr #21 │ │ │ │ - blx 0xff3a4604 │ │ │ │ + @ instruction: 0x4606f9bf │ │ │ │ + @ instruction: 0xf9bcf769 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldmdavs sp, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9a4f7d5 │ │ │ │ + @ instruction: 0xf94ef7d5 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714629 │ │ │ │ - @ instruction: 0xf8d8fcc3 │ │ │ │ - bllt 0xfefb2888 │ │ │ │ + @ instruction: 0xf8d8fbb5 │ │ │ │ + bllt 0xfefb2aa4 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8d82001 │ │ │ │ @ instruction: 0xf7d5100c │ │ │ │ - @ instruction: 0x4621f995 │ │ │ │ + @ instruction: 0x4621f93f │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [r4], #452 @ 0x1c4 │ │ │ │ + blx 0xfeaa4882 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf8d81f70 │ │ │ │ ldrbtmi r2, [fp], #-4 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ stmiapl r9, {}^ @ │ │ │ │ - bl 0x2aca84 │ │ │ │ + bl 0x2acca0 │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf64cb312 │ │ │ │ vsra.s64 d19, d20, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - andcs pc, r1, r1, ror sl @ │ │ │ │ + andcs pc, r1, r3, ror #18 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - str pc, [ip, r7, lsl #25]! │ │ │ │ + str pc, [ip, r5, lsl #25]! │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - @ instruction: 0xe7cdfafd │ │ │ │ + strb pc, [sp, pc, ror #19] @ │ │ │ │ cmpppl r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x14a46c0 │ │ │ │ + @ instruction: 0xf940f76a │ │ │ │ ldrb r2, [fp, r1] │ │ │ │ - addeq r9, r3, sl, asr #5 │ │ │ │ + addeq r9, r3, lr, lsr #1 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -219511,73 +219646,73 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0xffba4962 │ │ │ │ + blx 0xffba4b7e │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0e9 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fa5d │ │ │ │ + @ instruction: 0xf642f94f │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - blx 0x1ba4768 │ │ │ │ - @ instruction: 0xf9ecf769 │ │ │ │ + @ instruction: 0xf95cf76e │ │ │ │ + @ instruction: 0xf8def769 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf7714681 │ │ │ │ - andscs pc, sl, #2113536 @ 0x204000 │ │ │ │ + andscs pc, sl, #7536640 @ 0x730000 │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ - @ instruction: 0xf7704628 │ │ │ │ - @ instruction: 0xf769f8b7 │ │ │ │ - ldmdavs r3!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76f4628 │ │ │ │ + @ instruction: 0xf769ffa9 │ │ │ │ + ldmdavs r3!, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460568b1 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d56824 │ │ │ │ - blls 0x1e4da0 │ │ │ │ + blls 0x1e4e64 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7714628 │ │ │ │ - @ instruction: 0xf769f921 │ │ │ │ - blmi 0x6651f4 │ │ │ │ + @ instruction: 0xf769f813 │ │ │ │ + blmi 0x664fd8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppvs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ movweq lr, #11017 @ 0x2b09 │ │ │ │ - bl 0x30b618 │ │ │ │ + bl 0x30b834 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ strmi r1, [r2], #-2219 @ 0xfffff755 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - ldmdavs sp!, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r1, ror r8 │ │ │ │ - @ instruction: 0xf8caf7d5 │ │ │ │ + @ instruction: 0xf874f7d5 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7714620 │ │ │ │ - andcs pc, r1, r9, lsl #25 │ │ │ │ + andcs pc, r1, fp, ror fp @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r3, r0, ror r1 │ │ │ │ + addeq r8, r3, r4, asr pc │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -219587,156 +219722,156 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460d │ │ │ │ ldrdlt r1, [r4], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0x15a4a92 │ │ │ │ + blx 0x15a4cae │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0e9 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642f9c5 │ │ │ │ + @ instruction: 0xf642f8b7 │ │ │ │ pkhbtmi r7, r2, r8, lsl #5 │ │ │ │ @ instruction: 0xf76e6821 │ │ │ │ - @ instruction: 0xf769f9d3 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769f8c5 │ │ │ │ + stmdavs r1!, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6424607 │ │ │ │ - @ instruction: 0xf7717250 │ │ │ │ - movwcs pc, #6379 @ 0x18eb @ │ │ │ │ + @ instruction: 0xf7707250 │ │ │ │ + movwcs pc, #8157 @ 0x1fdd @ │ │ │ │ @ instruction: 0x4639221a │ │ │ │ - @ instruction: 0xf7704638 │ │ │ │ - @ instruction: 0xf769f821 │ │ │ │ - strmi pc, [r1], r7, asr #18 │ │ │ │ - @ instruction: 0xf978f769 │ │ │ │ + @ instruction: 0xf76f4638 │ │ │ │ + @ instruction: 0xf769ff13 │ │ │ │ + @ instruction: 0x4681f839 │ │ │ │ + @ instruction: 0xf86af769 │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ andcs r6, r1, r9, lsr #17 │ │ │ │ - @ instruction: 0xf858f7d5 │ │ │ │ + @ instruction: 0xf802f7d5 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - blmi 0x6e58f8 │ │ │ │ + blmi 0x6e56dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bl 0x38b738 │ │ │ │ + bl 0x38b954 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ stmdavs r8, {r1, r3, r6, sl, lr} │ │ │ │ - @ instruction: 0xf938f76a │ │ │ │ + @ instruction: 0xf82af76a │ │ │ │ stmdavs r9!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ - @ instruction: 0xf7d56824 │ │ │ │ - blls 0x1e4c30 │ │ │ │ + @ instruction: 0xf7d46824 │ │ │ │ + blls 0x1e6cf4 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strbmi r3, [r8], -r2, lsl #4 │ │ │ │ - @ instruction: 0xf7714621 │ │ │ │ - strdcs pc, [r1], -r9 │ │ │ │ + @ instruction: 0xf7704621 │ │ │ │ + andcs pc, r1, fp, ror #31 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - addeq r9, r3, ip, asr #32 │ │ │ │ + addeq r8, r3, r0, lsr lr │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ addshi pc, r0, r0 │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3dda4 │ │ │ │ + bl 0xfec3dfc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x43224200 │ │ │ │ svclt 0x004806d2 │ │ │ │ strbtle r4, [sp], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, ror r0 │ │ │ │ - blx 0xfee24bcc │ │ │ │ + blx 0xfee24de8 │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf908f769 │ │ │ │ + @ instruction: 0xfffaf768 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {r0, sp} │ │ │ │ @ instruction: 0xf7d46819 │ │ │ │ - strtmi pc, [r9], -r7, ror #31 │ │ │ │ + qadd8mi pc, r9, r1 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x2a49c2 │ │ │ │ + @ instruction: 0xf9f8f771 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - @ instruction: 0xf92cf769 │ │ │ │ + @ instruction: 0xf81ef769 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - @ instruction: 0xf93af76e │ │ │ │ - mvnspl pc, #81788928 @ 0x4e00000 │ │ │ │ + @ instruction: 0xf82cf76e │ │ │ │ + mvnsvc pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76978d8 │ │ │ │ - @ instruction: 0x4607fd73 │ │ │ │ - @ instruction: 0xf8b4f769 │ │ │ │ + strmi pc, [r7], -r5, ror #24 │ │ │ │ + @ instruction: 0xffa6f768 │ │ │ │ ldrbtmi r4, [fp], #-2854 @ 0xfffff4da │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ strbvc pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ - @ instruction: 0xf76a6838 │ │ │ │ - blmi 0x8e4e74 │ │ │ │ + @ instruction: 0xf7696838 │ │ │ │ + blmi 0x8e6c58 │ │ │ │ orrcc pc, r0, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x17d004 │ │ │ │ + bl 0x17d220 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf76a6808 │ │ │ │ - blmi 0x6e4e50 │ │ │ │ + @ instruction: 0xf7696808 │ │ │ │ + blmi 0x6e6c34 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf86cf76a │ │ │ │ + @ instruction: 0xff5ef769 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {r0, sp}^ │ │ │ │ - @ instruction: 0xff98f7d4 │ │ │ │ + @ instruction: 0xff42f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7719804 │ │ │ │ - andcs pc, r1, r7, asr fp @ │ │ │ │ + andcs pc, r1, r9, asr #20 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - str pc, [r9, r3, lsr #21] │ │ │ │ - addeq r8, r3, lr, asr #30 │ │ │ │ - addeq r8, r3, r4, lsr #30 │ │ │ │ - addeq r8, r3, r6, lsl #30 │ │ │ │ + str pc, [r9, r1, lsr #21] │ │ │ │ + addeq r8, r3, r2, lsr sp │ │ │ │ + addeq r8, r3, r8, lsl #26 │ │ │ │ + addeq r8, r3, sl, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -219755,106 +219890,106 @@ │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ addshi pc, pc, r0 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0x122e74 │ │ │ │ + beq 0x123090 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d7809c │ │ │ │ - bls 0x4f301c │ │ │ │ - beq 0x16315c │ │ │ │ + bls 0x4f3238 │ │ │ │ + beq 0x163378 │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #13056 @ 0x3300 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - @ instruction: 0xf812f769 │ │ │ │ - @ instruction: 0xf7694681 │ │ │ │ - andls pc, r1, pc, lsl #16 │ │ │ │ - @ instruction: 0xf80cf769 │ │ │ │ - @ instruction: 0xf7694680 │ │ │ │ - @ instruction: 0xf642f871 │ │ │ │ + @ instruction: 0xff04f768 │ │ │ │ + @ instruction: 0xf7684681 │ │ │ │ + andls pc, r1, r1, lsl #30 │ │ │ │ + cdp2 7, 15, cr15, cr14, cr8, {3} │ │ │ │ + @ instruction: 0xf7684680 │ │ │ │ + @ instruction: 0xf642ff63 │ │ │ │ ldmdavs r9!, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf76e9005 │ │ │ │ - @ instruction: 0xf8d7f87f │ │ │ │ + @ instruction: 0xf76d9005 │ │ │ │ + @ instruction: 0xf8d7ff71 │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - uadd16mi pc, r9, r7 @ │ │ │ │ + ldrbmi pc, [r9], -r1, asr #29 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff94f770 │ │ │ │ + mcr2 7, 4, pc, cr6, cr0, {3} @ │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - @ instruction: 0xff0cf7d4 │ │ │ │ + mrc2 7, 5, pc, cr6, cr4, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7709801 │ │ │ │ - strls pc, [r0], -r9, lsl #31 │ │ │ │ - blcs 0x10d9c0 │ │ │ │ - blls 0x25b2b4 │ │ │ │ - bls 0x1386e4 │ │ │ │ + @ instruction: 0x9600fe7b │ │ │ │ + blcs 0x10dbdc │ │ │ │ + blls 0x25b4d0 │ │ │ │ + bls 0x138900 │ │ │ │ cdpls 6, 0, cr4, cr4, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4659fef7 │ │ │ │ + ldrbmi pc, [r9], -r1, lsr #29 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffe0f770 │ │ │ │ - blcs 0x10d9e0 │ │ │ │ - blcc 0x15aebc │ │ │ │ - bl 0x38b9e8 │ │ │ │ + mrc2 7, 6, pc, cr2, cr0, {3} │ │ │ │ + blcs 0x10dbfc │ │ │ │ + blcc 0x15b0d8 │ │ │ │ + bl 0x38bc04 │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d40402 │ │ │ │ - @ instruction: 0x4659fedf │ │ │ │ + ldrbmi pc, [r9], -r9, lsl #29 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff5cf770 │ │ │ │ - blcs 0x10da1c │ │ │ │ - bls 0x51b154 │ │ │ │ + mcr2 7, 2, pc, cr14, cr0, {3} @ │ │ │ │ + blcs 0x10dc38 │ │ │ │ + bls 0x51b370 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - mcr2 7, 6, pc, cr12, cr4, {6} @ │ │ │ │ + mrc2 7, 3, pc, cr6, cr4, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7709801 │ │ │ │ - blls 0x1a6b58 │ │ │ │ + blls 0x1a693c │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - mrc2 7, 5, pc, cr14, cr4, {6} │ │ │ │ + mcr2 7, 3, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704640 │ │ │ │ - @ instruction: 0xe7b4ff3b │ │ │ │ + ldr pc, [r4, sp, lsr #28]! │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd8ff0 │ │ │ │ - strb pc, [r0, -pc, asr #19]! @ │ │ │ │ + strb pc, [r0, -sp, asr #19]! @ │ │ │ │ @ instruction: 0xe7f24630 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, lr, r0 │ │ │ │ movwls r4, #13978 @ 0x369a │ │ │ │ svclt 0x0000e76a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, asr #17 │ │ │ │ stmdbvs fp, {r0, r2, r3, r8, r9, ip, sp, pc} │ │ │ │ - blcs 0x8f7f50 │ │ │ │ + blcs 0x8f816c │ │ │ │ stmvs fp, {r0, r2, r3, r4, sl, fp, ip, lr, pc} │ │ │ │ tstle r1, pc, lsl #22 │ │ │ │ stmiblt r3, {r0, r1, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ movwcs r1, #4304 @ 0x10d0 │ │ │ │ @ instruction: 0xf8804606 │ │ │ │ vmvn.i32 , #156 @ 0x0000009c │ │ │ │ @@ -219867,244 +220002,244 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf986f7fd │ │ │ │ + @ instruction: 0xf984f7fd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - stmdbvs r3!, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xf890c │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xf8b28 │ │ │ │ @ instruction: 0xf896d158 │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x4411a4 │ │ │ │ + blcs 0x4413c0 │ │ │ │ @ instruction: 0xf768d059 │ │ │ │ - stccs 15, cr15, [r0, #-220] @ 0xffffff24 │ │ │ │ + stccs 14, cr15, [r0, #-164] @ 0xffffff5c │ │ │ │ stclle 6, cr4, [r0, #-516] @ 0xfffffdfc │ │ │ │ - bvs 0xa24840 │ │ │ │ - bcs 0xfe6a3a2c │ │ │ │ + bvs 0xa24a5c │ │ │ │ + bcs 0xfe6a3c48 │ │ │ │ ands r2, lr, r0, lsl #14 │ │ │ │ movwls r2, #994 @ 0x3e2 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfe724e56 │ │ │ │ + blx 0xa5070 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r0, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - mrc2 7, 1, pc, cr6, cr4, {6} │ │ │ │ + stc2l 7, cr15, [r0, #848]! @ 0x350 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - andcs pc, r4, #31, 30 @ 0x7c │ │ │ │ + andcs pc, r4, #272 @ 0x110 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf76d3701 │ │ │ │ - adcsmi pc, sp, #564 @ 0x234 │ │ │ │ + adcsmi pc, sp, #2032 @ 0x7f0 │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r1, r6, r9, sl, lr} │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - mrc2 7, 0, pc, cr14, cr4, {6} │ │ │ │ + stc2l 7, cr15, [r8, #848] @ 0x350 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - mvncs pc, #2480 @ 0x9b0 │ │ │ │ + mvncs pc, #9024 @ 0x2340 │ │ │ │ strbmi r9, [r2], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - ldc2 7, cr15, [r6, #784]! @ 0x310 │ │ │ │ + ldc2 7, cr15, [ip, #-784] @ 0xfffffcf0 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - @ instruction: 0xffeaf7c0 │ │ │ │ - @ instruction: 0xf7c44630 │ │ │ │ - usad8 r5, r5, r8 │ │ │ │ + @ instruction: 0xff50f7c0 │ │ │ │ + @ instruction: 0xf7c34630 │ │ │ │ + @ instruction: 0xe785ff7b │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xff5cf76d │ │ │ │ + cdp2 7, 4, cr15, cr14, cr13, {3} │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcle r2, r2, r0, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmlsl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-2710 @ 0xfffff56a │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldmpl r2, {r1, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - str pc, [sl, sp, lsr #29] │ │ │ │ + @ instruction: 0xe78afd9f │ │ │ │ strbmi r0, [r1], -sl, lsr #1 │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - @ instruction: 0xff3af76d │ │ │ │ + cdp2 7, 2, cr15, cr12, cr13, {3} │ │ │ │ svclt 0x0000e7cd │ │ │ │ - umulleq r8, r3, r2, fp │ │ │ │ + addeq r8, r3, r6, ror r9 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d055 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r1, r2, r4, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3e238 │ │ │ │ + bl 0xfec3e454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ orrlt r2, r9, #64, 2 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ orrlt pc, r8, #7667712 @ 0x750000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - cdp2 7, 12, cr15, cr2, cr8, {3} │ │ │ │ + ldc2 7, cr15, [r4, #416]! @ 0x1a0 │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - stc2 7, cr15, [r2, #848]! @ 0x350 │ │ │ │ + stc2l 7, cr15, [ip, #-848] @ 0xfffffcb0 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ - @ instruction: 0xf7714638 │ │ │ │ - @ instruction: 0xf768f8c1 │ │ │ │ - stmdavs r9!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7704638 │ │ │ │ + @ instruction: 0xf768ffb3 │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76d4606 │ │ │ │ - @ instruction: 0x4640fef7 │ │ │ │ - blx 0xe24e42 │ │ │ │ - blcs 0x2c132c │ │ │ │ + strbmi pc, [r0], -r9, ror #27 @ │ │ │ │ + blx 0xaa505c │ │ │ │ + blcs 0x2c1548 │ │ │ │ sbcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrbhi r5, [r1, #-3401]! @ 0xfffff2b7 │ │ │ │ @ instruction: 0x21c1ad99 │ │ │ │ - @ instruction: 0xf8a8f7fd │ │ │ │ + @ instruction: 0xf8a6f7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blmi 0x18b8eac │ │ │ │ + blmi 0x18b90c8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x11a8f64b │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 5, cr15, cr2, cr9, {3} │ │ │ │ + stc2l 7, cr15, [r4, #-420] @ 0xfffffe5c │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d4682c │ │ │ │ - @ instruction: 0x4602fd53 │ │ │ │ + @ instruction: 0x4602fcfd │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xf912f771 │ │ │ │ + @ instruction: 0xf804f771 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x14078fc │ │ │ │ + blmi 0x1407b18 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 2, cr15, cr10, cr9, {3} │ │ │ │ - blmi 0x11e10bc │ │ │ │ + ldc2 7, cr15, [ip, #-420] @ 0xfffffe5c │ │ │ │ + blmi 0x11e12d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 1, cr15, cr6, cr9, {3} │ │ │ │ - blmi 0xfa1094 │ │ │ │ + stc2 7, cr15, [r8, #-420] @ 0xfffffe5c │ │ │ │ + blmi 0xfa12b0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 0, cr15, cr2, cr9, {3} │ │ │ │ - blmi 0xd6106c │ │ │ │ + ldc2l 7, cr15, [r4], #420 @ 0x1a4 │ │ │ │ + blmi 0xd61288 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [lr, #420]! @ 0x1a4 │ │ │ │ - blmi 0xb21044 │ │ │ │ + stc2l 7, cr15, [r0], #420 @ 0x1a4 │ │ │ │ + blmi 0xb21260 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x31b8f64b │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [sl, #420] @ 0x1a4 │ │ │ │ - blmi 0x8e101c │ │ │ │ + stc2l 7, cr15, [ip], {105} @ 0x69 │ │ │ │ + blmi 0x8e1238 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r6, #420] @ 0x1a4 │ │ │ │ - blmi 0x6a0ff4 │ │ │ │ + ldc2 7, cr15, [r8], #420 @ 0x1a4 │ │ │ │ + blmi 0x6a1210 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, fp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r2, #420]! @ 0x1a4 │ │ │ │ + stc2 7, cr15, [r4], #420 @ 0x1a4 │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - mvnseq pc, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf84af167 │ │ │ │ - addeq r8, r3, ip, ror sl │ │ │ │ - addeq r8, r3, ip, lsr #20 │ │ │ │ - addeq r8, r3, r4, lsl #20 │ │ │ │ - ldrdeq r8, [r3], ip │ │ │ │ - @ instruction: 0x008389b4 │ │ │ │ - addeq r8, r3, ip, lsl #19 │ │ │ │ - addeq r8, r3, r4, ror #18 │ │ │ │ - addeq r8, r3, ip, lsr r9 │ │ │ │ - eorseq r2, r5, r4, lsr #22 │ │ │ │ + @ instruction: 0xf850f167 │ │ │ │ + addeq r8, r3, r0, ror #16 │ │ │ │ + addeq r8, r3, r0, lsl r8 │ │ │ │ + addeq r8, r3, r8, ror #15 │ │ │ │ + addeq r8, r3, r0, asr #15 │ │ │ │ + umulleq r8, r3, r8, r7 │ │ │ │ + addeq r8, r3, r0, ror r7 │ │ │ │ + addeq r8, r3, r8, asr #14 │ │ │ │ + addeq r8, r3, r0, lsr #14 │ │ │ │ + eorseq r2, r5, ip, lsl sp │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -220119,32 +220254,32 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6463201 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ bfieq r2, r6, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf7680810 │ │ │ │ - stmdavs lr!, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrtmi pc, [r1], -r7, ror #24 @ │ │ │ │ + @ instruction: 0x4631fc11 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r4], #448 @ 0x1c0 │ │ │ │ - stc2 7, cr15, [lr, #416]! @ 0x1a0 │ │ │ │ + blx 0xff6a52da │ │ │ │ + stc2 7, cr15, [r0], #416 @ 0x1a0 │ │ │ │ @ instruction: 0xf6426829 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - ldc2 7, cr15, [ip, #436]! @ 0x1b4 │ │ │ │ + stc2 7, cr15, [lr], #436 @ 0x1b4 │ │ │ │ @ instruction: 0xf7694640 │ │ │ │ - stmiavs r3!, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ @@ -220152,110 +220287,110 @@ │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - stmdavs r1!, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - stc2 7, cr15, [r6], #-848 @ 0xfffffcb0 │ │ │ │ + blx 0xff5254e2 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7704621 │ │ │ │ - andcs pc, r1, pc, lsl #26 │ │ │ │ + andcs pc, r1, r1, lsl #24 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe7d6fcfd │ │ │ │ + ldrb pc, [r6, pc, ror #23] @ │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - strb pc, [r2, r9, ror #25] @ │ │ │ │ + @ instruction: 0xe7c2fbdb │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - sbfx pc, r5, #25, #15 │ │ │ │ + str pc, [lr, r7, asr #23]! │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldr pc, [sl, r1, asr #25] │ │ │ │ + @ instruction: 0xe79afbb3 │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d21, d16, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - str pc, [r6, sp, lsr #25] │ │ │ │ + @ instruction: 0xe786fb9f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d21, d0, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe772fc99 │ │ │ │ + ldrb pc, [r2, -fp, lsl #23]! @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldrb pc, [lr, -r5, lsl #25] @ │ │ │ │ + @ instruction: 0xe75efb77 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ - blmi 0x3a7974 │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ + blmi 0x3a7b90 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf166427a │ │ │ │ - svclt 0x0000ff1d │ │ │ │ - addeq r8, r3, r2, lsr #16 │ │ │ │ - ldrdeq r8, [r3], r2 │ │ │ │ - addeq r8, r3, sl, lsr #15 │ │ │ │ - addeq r8, r3, r2, lsl #15 │ │ │ │ - addeq r8, r3, sl, asr r7 │ │ │ │ - addeq r8, r3, r2, lsr r7 │ │ │ │ - addeq r8, r3, sl, lsl #14 │ │ │ │ - addeq r8, r3, r2, ror #13 │ │ │ │ - eorseq r2, r5, r8, lsr fp │ │ │ │ + svclt 0x0000ff23 │ │ │ │ + addeq r8, r3, r6, lsl #12 │ │ │ │ + @ instruction: 0x008385b6 │ │ │ │ + addeq r8, r3, lr, lsl #11 │ │ │ │ + addeq r8, r3, r6, ror #10 │ │ │ │ + addeq r8, r3, lr, lsr r5 │ │ │ │ + addeq r8, r3, r6, lsl r5 │ │ │ │ + addeq r8, r3, lr, ror #9 │ │ │ │ + addeq r8, r3, r6, asr #9 │ │ │ │ + eorseq r2, r5, r0, lsr sp │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ suble r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r0, r7, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -220270,38 +220405,38 @@ │ │ │ │ ldmib r4, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf6463201 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ bfieq r2, r6, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf7680810 │ │ │ │ - stmdavs lr!, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4631fb39 │ │ │ │ + ldrtmi pc, [r1], -r3, ror #21 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfeea531a │ │ │ │ - stc2 7, cr15, [r0], {104} @ 0x68 │ │ │ │ + blx 0xfeb25534 │ │ │ │ + blx 0x1da551a │ │ │ │ @ instruction: 0xf6426829 │ │ │ │ @ instruction: 0x460672bc │ │ │ │ - stc2 7, cr15, [lr], {109} @ 0x6d │ │ │ │ - @ instruction: 0xf7694640 │ │ │ │ - stmiavs r3!, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe12553a │ │ │ │ + @ instruction: 0xf7684640 │ │ │ │ + stmiavs r3!, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r2, r4, r6, r7, pc}^ @ │ │ │ │ - blpl 0x12e3588 │ │ │ │ - blge 0xfe6c833c │ │ │ │ + blpl 0x12e37a4 │ │ │ │ + blge 0xfe6c8558 │ │ │ │ ldmibvc r2, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r7!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fc4770 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, r1, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ @@ -220309,276 +220444,276 @@ │ │ │ │ vmla.f d22, d0, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0xffc25538 │ │ │ │ + blx 0xfe6a5754 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7704621 │ │ │ │ - ldrdcs pc, [r1], -r5 │ │ │ │ + andcs pc, r1, r7, asr #21 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldrb pc, [r6, r3, asr #23] @ │ │ │ │ + @ instruction: 0xe7d6fab5 │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - strb pc, [r2, pc, lsr #23] @ │ │ │ │ + strb pc, [r2, r1, lsr #21] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe7aefb9b │ │ │ │ + str pc, [lr, sp, lsl #21]! │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d16, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldr pc, [sl, r7, lsl #23] │ │ │ │ + @ instruction: 0xe79afa79 │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe786fb73 │ │ │ │ + str pc, [r6, r5, ror #20] │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe772fb5f │ │ │ │ + @ instruction: 0xe772fa51 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vsra.s64 q11, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldrb pc, [lr, -fp, asr #22] @ │ │ │ │ + smmulr lr, sp, sl │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ - blmi 0x3a7be8 │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ + blmi 0x3a7e04 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1664242 │ │ │ │ - svclt 0x0000fde3 │ │ │ │ - addeq r8, r3, lr, lsr #11 │ │ │ │ - addeq r8, r3, lr, asr r5 │ │ │ │ - addeq r8, r3, r6, lsr r5 │ │ │ │ - addeq r8, r3, lr, lsl #10 │ │ │ │ - addeq r8, r3, r6, ror #9 │ │ │ │ - @ instruction: 0x008384be │ │ │ │ - umulleq r8, r3, r6, r4 │ │ │ │ - addeq r8, r3, lr, ror #8 │ │ │ │ - eorseq r2, r5, ip, asr #22 │ │ │ │ + svclt 0x0000fde9 │ │ │ │ + umulleq r8, r3, r2, r3 │ │ │ │ + addeq r8, r3, r2, asr #6 │ │ │ │ + addeq r8, r3, sl, lsl r3 │ │ │ │ + strdeq r8, [r3], r2 │ │ │ │ + addeq r8, r3, sl, asr #5 │ │ │ │ + addeq r8, r3, r2, lsr #5 │ │ │ │ + addeq r8, r3, sl, ror r2 │ │ │ │ + addeq r8, r3, r2, asr r2 │ │ │ │ + eorseq r2, r5, r4, asr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ vaddl.u8 q10, d4, d8 │ │ │ │ @ instruction: 0xf1bc1c03 │ │ │ │ vmax.f32 d16, d0, d2 │ │ │ │ ldcls 0, cr8, [r0], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r0], {167} @ 0xa7 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ movwls r8, #12487 @ 0x30c7 │ │ │ │ - mvnscs pc, #69206016 @ 0x4200000 │ │ │ │ + mvnmi pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r1, r0 │ │ │ │ - blcs 0x14e404 │ │ │ │ + blcs 0x14e620 │ │ │ │ rschi pc, r7, r0 │ │ │ │ - blx 0x132556e │ │ │ │ + blx 0xfa5788 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [sl], r0, lsl #13 │ │ │ │ @ instruction: 0xf76d6819 │ │ │ │ - @ instruction: 0x2c05fb51 │ │ │ │ + @ instruction: 0x2c05fa43 │ │ │ │ rschi pc, pc, r0, lsl #4 │ │ │ │ - mvnspl pc, #81788928 @ 0x4e00000 │ │ │ │ + mvnsvc pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7685d18 │ │ │ │ - strmi pc, [r4], -r7, lsl #31 │ │ │ │ - blx 0xff32559c │ │ │ │ + @ instruction: 0x4604fe79 │ │ │ │ + @ instruction: 0xf9baf768 │ │ │ │ andls r4, r5, r8, ror fp │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1681 @ 0xfffff96f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64918a3 │ │ │ │ vmls.i d23, d16, d0[4] │ │ │ │ - bl 0x168a6c │ │ │ │ + bl 0x168c88 │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ strtmi r4, [r1], -r2, lsl #8 │ │ │ │ stmdavs r0!, {r2, sl, ip, pc} │ │ │ │ - blx 0xfe7a55cc │ │ │ │ - blcs 0x1ce46c │ │ │ │ + @ instruction: 0xf98cf769 │ │ │ │ + blcs 0x1ce688 │ │ │ │ addhi pc, r5, r0 │ │ │ │ - blx 0xfec255d4 │ │ │ │ + @ instruction: 0xf99ef768 │ │ │ │ @ instruction: 0xf7684605 │ │ │ │ - @ instruction: 0xf8dafaa9 │ │ │ │ + @ instruction: 0xf8daf99b │ │ │ │ strmi r4, [r6], -r0 │ │ │ │ andcs r4, r0, r9, asr r6 │ │ │ │ - @ instruction: 0xf9bcf7d4 │ │ │ │ + @ instruction: 0xf966f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7704628 │ │ │ │ - blmi 0x1a26138 │ │ │ │ + blmi 0x1a25f1c │ │ │ │ ldrbtmi r9, [fp], #-2064 @ 0xfffff7f0 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ tstls r0, r1, asr #8 │ │ │ │ vmax.f32 d27, d9, d11 │ │ │ │ vrhadd.s8 d20, d25, d8 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ vsra.s64 d16, d5, #64 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - blx 0x1c25628 │ │ │ │ + @ instruction: 0xf95ef769 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ andcs r9, r0, r3, lsl #18 │ │ │ │ - @ instruction: 0xf998f7d4 │ │ │ │ + @ instruction: 0xf942f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7704630 │ │ │ │ - blmi 0x15e62a0 │ │ │ │ + blmi 0x15e6084 │ │ │ │ mvnvc pc, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2564 @ 0xfffff5fc │ │ │ │ ldmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ - bl 0x30e4c8 │ │ │ │ + bl 0x30e6e4 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ ldrmi ip, [r3], #-0 │ │ │ │ @ instruction: 0xf769461a │ │ │ │ - andcs pc, r1, sp, asr #20 │ │ │ │ + andcs pc, r1, pc, lsr r9 @ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0xf01ed009 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ - b 0x119363c │ │ │ │ + b 0x1193858 │ │ │ │ @ instruction: 0xf01e0e03 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strbtmi sl, [r0], -lr, asr #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - smlsldx pc, ip, r3, ip @ │ │ │ │ + smlsldx pc, ip, r1, ip @ │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded043 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ strbtmi sl, [r0], -lr, lsr #30 │ │ │ │ @ instruction: 0xf768e7de │ │ │ │ - @ instruction: 0x4606fa5b │ │ │ │ - blx 0x17256e4 │ │ │ │ + strmi pc, [r6], -sp, asr #18 │ │ │ │ + @ instruction: 0xf94af768 │ │ │ │ ldrdpl pc, [r0], -sl │ │ │ │ ldrbmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - @ instruction: 0x4629f937 │ │ │ │ + strtmi pc, [r9], -r1, ror #17 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrrc2 7, 7, pc, r6, cr0 @ │ │ │ │ + blx 0x132593a │ │ │ │ vqdmulh.s d20, d9, d19 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf859681b │ │ │ │ - bl 0x16f97c │ │ │ │ + bl 0x16fb98 │ │ │ │ andls r0, r0, r8 │ │ │ │ ldrtmi r1, [sl], #-2227 @ 0xfffff74d │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xf8daf9ef │ │ │ │ + @ instruction: 0xf8daf8e1 │ │ │ │ stmdbls r3, {lr} │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - @ instruction: 0x4621f91b │ │ │ │ + strtmi pc, [r1], -r5, asr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [sl], {112} @ 0x70 │ │ │ │ + blx 0xff425972 │ │ │ │ @ instruction: 0xf768e781 │ │ │ │ - @ instruction: 0xf646fa61 │ │ │ │ + @ instruction: 0xf646f953 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6422396 │ │ │ │ @ instruction: 0x468072bc │ │ │ │ ldmdavs r9, {r1, r3, r4, r7, r9, sl, lr} │ │ │ │ - blx 0x1ba5764 │ │ │ │ + @ instruction: 0xf95cf76d │ │ │ │ @ instruction: 0xf89ee717 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ @ instruction: 0xf63f0f02 │ │ │ │ strbtmi sl, [r0], -r8, ror #29 │ │ │ │ - vaba.s8 d30, d19, d8 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf643e798 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ - blmi 0x267a94 │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + blmi 0x267cb0 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe1a4058 │ │ │ │ - addeq r8, r3, lr, ror #6 │ │ │ │ - addeq r8, r3, lr, lsl r3 │ │ │ │ - addeq r8, r3, lr, asr #5 │ │ │ │ - addeq r8, r3, lr, lsl #4 │ │ │ │ - eorseq r2, r5, r4, ror #22 │ │ │ │ + blx 0xfe424274 │ │ │ │ + addeq r8, r3, r2, asr r1 │ │ │ │ + addeq r8, r3, r2, lsl #2 │ │ │ │ + strheq r8, [r3], r2 │ │ │ │ + strdeq r7, [r3], r2 │ │ │ │ + eorseq r2, r5, ip, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -220590,102 +220725,102 @@ │ │ │ │ @ instruction: 0x4326432e │ │ │ │ @ instruction: 0xf10006f6 │ │ │ │ @ instruction: 0xf8d080ae │ │ │ │ @ instruction: 0xf01360b0 │ │ │ │ tstle r7, r0, ror r3 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d080c1 │ │ │ │ - blcs 0xf3d14 │ │ │ │ + blcs 0xf3f30 │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ strmi r9, [r7], -r4, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r1, r0, r8 │ │ │ │ - blx 0x1ca5a56 │ │ │ │ + blx 0x1ca5c72 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-48] @ 0xffffffd0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ adchi pc, fp, r0 │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ - b 0x14ce2c4 │ │ │ │ + b 0x14ce4e0 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6469303 │ │ │ │ vabdl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf7682796 │ │ │ │ - strmi pc, [r1], r9, lsr #19 │ │ │ │ - @ instruction: 0xf9a6f768 │ │ │ │ + pkhbtmi pc, r1, fp, lsl #17 @ │ │ │ │ + @ instruction: 0xf898f768 │ │ │ │ @ instruction: 0xf7689001 │ │ │ │ - strmi pc, [r0], r3, lsr #19 │ │ │ │ - @ instruction: 0xf9d4f768 │ │ │ │ + pkhbtmi pc, r0, r5, lsl #17 @ │ │ │ │ + @ instruction: 0xf8c6f768 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - @ instruction: 0xf9e2f76d │ │ │ │ + @ instruction: 0xf8d4f76d │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - @ instruction: 0xf87af7d4 │ │ │ │ + @ instruction: 0xf824f7d4 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - @ instruction: 0xf8d7fb99 │ │ │ │ + @ instruction: 0xf8d7fa8b │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - ldrbmi pc, [r9], -pc, ror #16 @ │ │ │ │ + @ instruction: 0x4659f819 │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0xfe4a58ae │ │ │ │ - blls 0x18d2f0 │ │ │ │ + blx 0xfe125ac8 │ │ │ │ + blls 0x18d50c │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r4, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - @ instruction: 0xf85af7d4 │ │ │ │ + @ instruction: 0xf804f7d4 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704640 │ │ │ │ - blls 0x126b7c │ │ │ │ + blls 0x126960 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x368f34 │ │ │ │ + bl 0x369150 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - @ instruction: 0xf842f7d4 │ │ │ │ + @ instruction: 0xffecf7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - blls 0x1e68cc │ │ │ │ + blls 0x1e66b0 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf7d44611 │ │ │ │ - ldrbmi pc, [r9], -pc, lsr #16 @ │ │ │ │ + @ instruction: 0xf7d34611 │ │ │ │ + @ instruction: 0x4659ffd9 │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0x14a592e │ │ │ │ - blcs 0x10e778 │ │ │ │ + blx 0x1125b48 │ │ │ │ + blcs 0x10e994 │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ - @ instruction: 0xf7d42001 │ │ │ │ - ldrbmi pc, [r9], -r1, lsr #16 @ │ │ │ │ + @ instruction: 0xf7d32001 │ │ │ │ + ldrbmi pc, [r9], -fp, asr #31 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x112594a │ │ │ │ + blx 0xda5b64 │ │ │ │ @ instruction: 0x4610e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xda5b92 │ │ │ │ + blx 0xd25dae │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ andcs sl, r1, r0, ror #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220714,15 +220849,15 @@ │ │ │ │ ldrsbt pc, [r4], r0 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ pkhbtmi sp, sl, sp, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x4691461d │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0x4671b339 │ │ │ │ - blx 0xfe225c28 │ │ │ │ + blx 0xfe225e44 │ │ │ │ andcs fp, r1, r8, lsr fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r7, lr, r8 │ │ │ │ @@ -220734,145 +220869,145 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0d7 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ - @ instruction: 0xf7682496 │ │ │ │ - @ instruction: 0x4607f87d │ │ │ │ - @ instruction: 0xf87af768 │ │ │ │ - @ instruction: 0xf7684606 │ │ │ │ - andls pc, r0, r7, ror r8 @ │ │ │ │ - @ instruction: 0xf8dcf768 │ │ │ │ + @ instruction: 0xf7672496 │ │ │ │ + strmi pc, [r7], -pc, ror #30 │ │ │ │ + @ instruction: 0xff6cf767 │ │ │ │ + @ instruction: 0xf7674606 │ │ │ │ + andls pc, r0, r9, ror #30 │ │ │ │ + @ instruction: 0xffcef767 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900172bc │ │ │ │ - @ instruction: 0xf8eaf76d │ │ │ │ + @ instruction: 0xffdcf76c │ │ │ │ stmdavs r5!, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strmi pc, [r2], -r3, lsl #31 │ │ │ │ + strmi pc, [r2], -sp, lsr #30 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffb8f76f │ │ │ │ + cdp2 7, 10, cr15, cr10, cr15, {3} │ │ │ │ stmdavs r4!, {r0, r1, r5, r7, r9, sl, lr} │ │ │ │ stmdbls ip, {sp} │ │ │ │ - @ instruction: 0xff78f7d3 │ │ │ │ + @ instruction: 0xff22f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4630 │ │ │ │ - @ instruction: 0xf1b8ffad │ │ │ │ + @ instruction: 0xf1b8fe9f │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #26 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - @ instruction: 0xff64f7d3 │ │ │ │ + @ instruction: 0xff0ef7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf7704628 │ │ │ │ - ldr pc, [r8, sp, asr #16] │ │ │ │ + @ instruction: 0xf76f4628 │ │ │ │ + @ instruction: 0xe798ff3f │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - @ instruction: 0xff58f7d3 │ │ │ │ + @ instruction: 0xff02f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f9800 │ │ │ │ - strb pc, [r1, sp, lsl #31]! @ │ │ │ │ + @ instruction: 0xe7e1fe7f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ @ instruction: 0xf0144008 │ │ │ │ @ instruction: 0xf0000ce0 │ │ │ │ ldcls 0, cr8, [r1], {183} @ 0xb7 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r1], {174} @ 0xae │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ ldrmi r8, [sl], sp, asr #1 │ │ │ │ - mvnscs pc, #69206016 @ 0x4200000 │ │ │ │ + mvnmi pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - blcs 0x14e9c4 │ │ │ │ + blcs 0x14ebe0 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ - @ instruction: 0xf86af768 │ │ │ │ + @ instruction: 0xff5cf767 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ - @ instruction: 0xf76d6819 │ │ │ │ - andcs pc, r0, r3, ror r8 @ │ │ │ │ - ldc2 7, cr15, [r0], #416 @ 0x1a0 │ │ │ │ + @ instruction: 0xf76c6819 │ │ │ │ + andcs pc, r0, r5, ror #30 │ │ │ │ + blx 0xfe9a5d62 │ │ │ │ andls r2, r4, r5, lsl #24 │ │ │ │ tstphi r3, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, #81788928 @ 0x4e00000 │ │ │ │ + mvnsvc pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7685d18 │ │ │ │ - strmi pc, [r4], -r5, lsr #25 │ │ │ │ - @ instruction: 0xffe6f767 │ │ │ │ + @ instruction: 0x4604fb97 │ │ │ │ + cdp2 7, 13, cr15, cr8, cr7, {3} │ │ │ │ andls r4, r3, sl, lsl #23 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1680 @ 0xfffff970 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64918a3 │ │ │ │ vmls.i d23, d16, d0[4] │ │ │ │ ldmibne r1, {r0, r2, r4, r7, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r4, [r2], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf7686820 │ │ │ │ - blls 0x567cd0 │ │ │ │ + blls 0x567ab4 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ @ instruction: 0xf7678095 │ │ │ │ - strmi pc, [r5], -fp, asr #31 │ │ │ │ - @ instruction: 0xffc8f767 │ │ │ │ + @ instruction: 0x4605febd │ │ │ │ + cdp2 7, 11, cr15, cr10, cr7, {3} │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4621fedb │ │ │ │ + strtmi pc, [r1], -r5, lsl #29 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff58f76f │ │ │ │ - bls 0x1fabf0 │ │ │ │ + cdp2 7, 4, cr15, cr10, cr15, {3} │ │ │ │ + bls 0x1fae0c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stccs 12, cr9, [r1], {17} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r1, r2, lsl #22 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ suble r0, ip, r0, lsl #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adcshi pc, r1, r0 │ │ │ │ tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - @ instruction: 0xf8d9ffb3 │ │ │ │ + @ instruction: 0xf8d9fea5 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d39910 │ │ │ │ - @ instruction: 0x4621feb3 │ │ │ │ + @ instruction: 0x4621fe5d │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff9cf76f │ │ │ │ + cdp2 7, 8, cr15, cr14, cr15, {3} │ │ │ │ @ instruction: 0xf6494b63 │ │ │ │ vmla.f d23, d16, d0[4] │ │ │ │ - bls 0x1684c4 │ │ │ │ + bls 0x1686e0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8586810 │ │ │ │ - blls 0x1afe88 │ │ │ │ + blls 0x1b00a4 │ │ │ │ @ instruction: 0x0c02eb07 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - @ instruction: 0xff68f768 │ │ │ │ + cdp2 7, 5, cr15, cr10, cr8, {3} │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8de8ff0 │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @@ -220881,96 +221016,96 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf01e8ff0 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ ldrbeq sl, [ip], r4, asr #30 │ │ │ │ @ instruction: 0xe740d4f0 │ │ │ │ - @ instruction: 0xf99af7fc │ │ │ │ + @ instruction: 0xf998f7fc │ │ │ │ @ instruction: 0xf1bbe751 │ │ │ │ rsbsle r0, r4, r0, lsl #30 │ │ │ │ tstpvc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - ldr pc, [r2, r7, ror #30]! │ │ │ │ + sbfx pc, r9, #28, #19 │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded04f │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ ldrb sl, [r5, r8, lsr #30] │ │ │ │ - @ instruction: 0xffacf767 │ │ │ │ + cdp2 7, 9, cr15, cr14, cr7, {3} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf76c6819 │ │ │ │ - @ instruction: 0xe740ffb5 │ │ │ │ - @ instruction: 0xff6af767 │ │ │ │ + strb pc, [r0, -r7, lsr #29] @ │ │ │ │ + cdp2 7, 5, cr15, cr12, cr7, {3} │ │ │ │ @ instruction: 0xf7674605 │ │ │ │ - strmi pc, [r6], -r7, ror #30 │ │ │ │ - @ instruction: 0xff30f767 │ │ │ │ + @ instruction: 0x4606fe59 │ │ │ │ + cdp2 7, 2, cr15, cr2, cr7, {3} │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ andls r4, r5, r1, asr r6 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - strtmi pc, [r1], -r3, asr #28 │ │ │ │ + strtmi pc, [r1], -sp, ror #27 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf962f770 │ │ │ │ - bls 0x1fabf8 │ │ │ │ + @ instruction: 0xf854f770 │ │ │ │ + bls 0x1fae14 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ stmdane fp!, {r4, r6, fp, ip}^ │ │ │ │ ldrtmi r1, [r9], #-2442 @ 0xfffff676 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ svceq 0x0000f1bb │ │ │ │ vhadd.s8 d29, d11, d23 │ │ │ │ vmla.f d17, d16, d0[7] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff22f768 │ │ │ │ + cdp2 7, 1, cr15, cr4, cr8, {3} │ │ │ │ ldrtmi r9, [r1], -r5, lsl #26 │ │ │ │ @ instruction: 0xf7744628 │ │ │ │ - @ instruction: 0xf8d9fcad │ │ │ │ + @ instruction: 0xf8d9fb9f │ │ │ │ ldmdbls r0, {lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4621fe1d │ │ │ │ + strtmi pc, [r1], -r7, asr #27 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff06f76f │ │ │ │ + ldc2l 7, cr15, [r8, #444]! @ 0x1bc │ │ │ │ @ instruction: 0xf89ee768 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ stmible r5, {r1, r8, r9, sl, fp} │ │ │ │ vmin.s8 q15, , │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff02f768 │ │ │ │ + ldc2l 7, cr15, [r4, #416]! @ 0x1a0 │ │ │ │ vabd.s8 q15, , │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - cdp2 7, 15, cr15, cr10, cr8, {3} │ │ │ │ + stc2l 7, cr15, [ip, #416]! @ 0x1a0 │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - cdp2 7, 15, cr15, cr2, cr8, {3} │ │ │ │ - vaba.s8 d30, d3, d29 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + stc2l 7, cr15, [r4, #416]! @ 0x1a0 │ │ │ │ + @ instruction: 0xf643e73d │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ - blmi 0x2680a0 │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + blmi 0x2682bc │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff7cf19d │ │ │ │ - addeq r7, r3, sl, lsr #27 │ │ │ │ - addeq r7, r3, ip, asr sp │ │ │ │ - addeq r7, r3, r4, lsl #26 │ │ │ │ - addeq r7, r3, ip, lsr #24 │ │ │ │ - eorseq r2, r5, r4, ror #22 │ │ │ │ + @ instruction: 0xff86f19d │ │ │ │ + addeq r7, r3, lr, lsl #23 │ │ │ │ + addeq r7, r3, r0, asr #22 │ │ │ │ + addeq r7, r3, r8, ror #21 │ │ │ │ + addeq r7, r3, r0, lsl sl │ │ │ │ + eorseq r2, r5, ip, asr sp │ │ │ │ ldmvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ push {r0, r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec3f214 │ │ │ │ + bl 0xfec3f430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r5, r7, r8, r9, sl, fp} │ │ │ │ stccs 0, cr11, [r3], {137} @ 0x89 │ │ │ │ stccs 0, cr13, [r1], {72} @ 0x48 │ │ │ │ addshi pc, fp, r0 │ │ │ │ ldrmi r6, [fp], fp, asr #16 │ │ │ │ movwls r6, #14475 @ 0x388b │ │ │ │ @@ -220982,201 +221117,201 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r9, ror r0 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ @ instruction: 0xf6468090 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf7682596 │ │ │ │ - andls pc, r5, r1, asr fp @ │ │ │ │ - cdp2 7, 9, cr15, cr2, cr7, {3} │ │ │ │ + andls pc, r5, r3, asr #20 │ │ │ │ + stc2 7, cr15, [r4, #412] @ 0x19c │ │ │ │ @ instruction: 0xf7674680 │ │ │ │ - strmi pc, [r7], -pc, lsl #29 │ │ │ │ - cdp2 7, 8, cr15, cr12, cr7, {3} │ │ │ │ + strmi pc, [r7], -r1, lsl #27 │ │ │ │ + ldc2l 7, cr15, [lr, #-412]! @ 0xfffffe64 │ │ │ │ stmdbls r3, {r1, r2, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - @ instruction: 0x4631fd9f │ │ │ │ + ldrtmi pc, [r1], -r9, asr #26 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 7, 1, cr15, cr12, cr15, {3} │ │ │ │ + stc2 7, cr15, [lr, #-444] @ 0xfffffe44 │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4629fd95 │ │ │ │ + @ instruction: 0x4629fd3f │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 7, 1, cr15, cr2, cr15, {3} │ │ │ │ + stc2 7, cr15, [r4, #-444] @ 0xfffffe44 │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale lr!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ tsteq lr, r1, lsl #2 │ │ │ │ sbcseq r0, r9, r6, lsr #32 │ │ │ │ @ instruction: 0xf4126812 │ │ │ │ andle r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf012684d │ │ │ │ stmiavs pc, {r1, r2, r3, r8, r9}^ @ │ │ │ │ strtmi r6, [fp], lr, lsl #17 │ │ │ │ @ instruction: 0x960346ba │ │ │ │ - b 0x125c798 │ │ │ │ + b 0x125c9b4 │ │ │ │ teqmi sl, #1610612736 @ 0x60000000 │ │ │ │ strle r0, [sp, #1746]! @ 0x6d2 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdp2 7, 4, cr15, cr8, cr7, {3} │ │ │ │ + ldc2 7, cr15, [sl, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0x23b8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r2, r9, sl, lr} │ │ │ │ biccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf76d6819 │ │ │ │ - blls 0x26624c │ │ │ │ + @ instruction: 0xf76c6819 │ │ │ │ + blls 0x268030 │ │ │ │ strbmi r4, [r9], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf76e8700 │ │ │ │ - stccs 13, cr15, [r1], {201} @ 0xc9 │ │ │ │ + stccs 12, cr15, [r1], {187} @ 0xbb │ │ │ │ sbcshi pc, fp, r0 │ │ │ │ ldrbmi r9, [r1], -r3, lsl #22 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - stc2l 7, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ + stc2l 7, cr15, [lr], #844 @ 0x34c │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76f4621 │ │ │ │ - andcs pc, r1, sp, lsr #28 │ │ │ │ + andcs pc, r1, pc, lsl sp @ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf854f7fc │ │ │ │ + @ instruction: 0xf852f7fc │ │ │ │ @ instruction: 0xf8d2e775 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsbsle r6, r2, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ @ instruction: 0xf47f0370 │ │ │ │ ssaxmi sl, r8, fp │ │ │ │ @ instruction: 0x2100e7b1 │ │ │ │ - blx 0xff8a5f1c │ │ │ │ + @ instruction: 0xf9d0f768 │ │ │ │ @ instruction: 0xf7679005 │ │ │ │ - @ instruction: 0x4681fe39 │ │ │ │ - cdp2 7, 3, cr15, cr6, cr7, {3} │ │ │ │ + strmi pc, [r1], fp, lsr #26 │ │ │ │ + stc2 7, cr15, [r8, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf7674680 │ │ │ │ - @ instruction: 0x4604fe33 │ │ │ │ - cdp2 7, 3, cr15, cr0, cr7, {3} │ │ │ │ + strmi pc, [r4], -r5, lsr #26 │ │ │ │ + stc2 7, cr15, [r2, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - strmi pc, [r6], -sp, lsr #28 │ │ │ │ + @ instruction: 0x4606fd1f │ │ │ │ @ instruction: 0xf7679007 │ │ │ │ - vceq.f32 d31, d14, d25 │ │ │ │ + vmla.f32 d31, d14, d11 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldrtmi r9, [r8], -r6 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - vqdmulh.s , q15, │ │ │ │ + vpmin.s8 d31, d30, d21 │ │ │ │ vrsra.s64 d18, d24, #64 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - vpadd.i8 , q15, │ │ │ │ + vpmax.s8 , q15, │ │ │ │ vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0x46282396 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - stmdavs lr!, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, r3, lsl #18 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - ldrtmi pc, [r1], -fp, ror #25 @ │ │ │ │ + @ instruction: 0x4631fc95 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf80af770 │ │ │ │ + cdp2 7, 15, cr15, cr12, cr15, {3} │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - strtmi pc, [r9], -r1, ror #25 │ │ │ │ + strtmi pc, [r9], -fp, lsl #25 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf800f770 │ │ │ │ + cdp2 7, 15, cr15, cr2, cr15, {3} │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale r2, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x6e028a93 │ │ │ │ - stc2l 7, cr15, [ip, #412]! @ 0x19c │ │ │ │ + ldc2l 7, cr15, [lr], {103} @ 0x67 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7701206 │ │ │ │ - blls 0x2667ec │ │ │ │ + blls 0x2665d0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf7739800 │ │ │ │ - blls 0x1e77a4 │ │ │ │ + blls 0x1e7588 │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - @ instruction: 0x4602fcbf │ │ │ │ + strmi pc, [r2], -r9, ror #24 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf87ef770 │ │ │ │ + @ instruction: 0xff70f76f │ │ │ │ ldmibvc r2, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ldrmi sl, [r8], -r7, ror #29 │ │ │ │ vaba.s8 d30, d14, d29 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf8cd2396 │ │ │ │ ldrtmi r8, [sp], -r0 │ │ │ │ strbmi r9, [r9], -r1, lsl #14 │ │ │ │ andcs r9, r9, r5, lsl #30 │ │ │ │ @ instruction: 0x463b681a │ │ │ │ - ldc2 7, cr15, [lr, #-440] @ 0xfffffe48 │ │ │ │ - stc2 7, cr15, [r6, #412] @ 0x19c │ │ │ │ + ldc2 7, cr15, [r0], {110} @ 0x6e │ │ │ │ + ldc2l 7, cr15, [r8], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0x23b8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r7, r9, sl, lr} │ │ │ │ biccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf76c6819 │ │ │ │ - ldrtmi pc, [fp], -fp, lsl #31 @ │ │ │ │ + @ instruction: 0x463bfe7d │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r2, [r1, #-3] │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r6, #-440] @ 0xfffffe48 │ │ │ │ + blx 0xfff26282 │ │ │ │ vaba.s8 d30, d14, d27 │ │ │ │ vrshr.s64 d18, d28, #64 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sp}^ │ │ │ │ strbmi r8, [r9], -r0, lsl #14 │ │ │ │ andcs r9, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf76e6812 │ │ │ │ - @ instruction: 0xe72efcf9 │ │ │ │ + str pc, [lr, -fp, ror #23]! │ │ │ │ sbccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strhi lr, [r0, -sp, asr #19] │ │ │ │ - blls 0x239bfc │ │ │ │ + blls 0x239e18 │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - stc2l 7, cr15, [ip], #440 @ 0x1b8 │ │ │ │ + blx 0xff8a62b6 │ │ │ │ strbmi lr, [r9], -r1, lsr #14 │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ @ instruction: 0xf76d72ff │ │ │ │ - @ instruction: 0xe71df991 │ │ │ │ + ldr pc, [sp, -r3, lsl #17] │ │ │ │ ldrtmi r9, [sl], -r5, lsl #28 │ │ │ │ andcs r4, r9, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf7738004 │ │ │ │ - @ instruction: 0xf767fcf3 │ │ │ │ - @ instruction: 0x4607fd75 │ │ │ │ + @ instruction: 0xf767fbe5 │ │ │ │ + strmi pc, [r7], -r7, ror #24 │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ - @ instruction: 0xf8faf770 │ │ │ │ + @ instruction: 0xffecf76f │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7739400 │ │ │ │ - str pc, [r6, r3, ror #25] │ │ │ │ + @ instruction: 0xe786fbd5 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [sl], {115} @ 0x73 │ │ │ │ - blls 0x262130 │ │ │ │ + blx 0xff426322 │ │ │ │ + blls 0x26234c │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r3, sp}^ │ │ │ │ @ instruction: 0xf7739800 │ │ │ │ - @ instruction: 0xe774fcd1 │ │ │ │ + ldrb pc, [r4, -r3, asr #23]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldmdavs ip, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x7c14ea5f │ │ │ │ @@ -221197,75 +221332,75 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - strmi pc, [r0], r7, ror #25 │ │ │ │ - stc2l 7, cr15, [r4], #412 @ 0x19c │ │ │ │ + pkhtbmi pc, r0, r9, asr #23 @ │ │ │ │ + blx 0xff6a637e │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631fbf3 │ │ │ │ + @ instruction: 0x4631fb9d │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r0], #-444 @ 0xfffffe44 │ │ │ │ + blx 0x19a63be │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - blx 0xffb2633e │ │ │ │ + blx 0xfe5a655a │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbfc65 │ │ │ │ + @ instruction: 0xf1bbfb57 │ │ │ │ cmple sp, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - @ instruction: 0x4602fbd9 │ │ │ │ + strmi pc, [r2], -r3, lsl #23 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - mrrc2 7, 6, pc, r6, cr15 @ │ │ │ │ - blcs 0x10f02c │ │ │ │ + blx 0x13263f2 │ │ │ │ + blcs 0x10f248 │ │ │ │ @ instruction: 0xf767d137 │ │ │ │ - stcls 13, cr15, [r5], {29} │ │ │ │ + stcls 12, cr15, [r5], {15} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - stc2 7, cr15, [sl, #-432]! @ 0xfffffe50 │ │ │ │ + ldc2 7, cr15, [ip], {108} @ 0x6c │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicmi pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d050 │ │ │ │ + bl 0x30d26c │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - ldc2l 7, cr15, [sl], {104} @ 0x68 │ │ │ │ + blx 0xff42641a │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - blx 0xfec263b6 │ │ │ │ + blx 0x16a65d2 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - mulcs r1, r5, ip │ │ │ │ + andcs pc, r1, r7, lsl #23 │ │ │ │ andcs lr, r0, r7, lsl #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 7, 5, pc, cr12, cr11, {7} │ │ │ │ + mrc2 7, 5, pc, cr10, cr11, {7} │ │ │ │ @ instruction: 0xf04fe78f │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76c4650 │ │ │ │ - @ instruction: 0xe7c0feb1 │ │ │ │ + strb pc, [r0, r3, lsr #27] @ │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 7, 10, cr15, cr10, cr12, {3} │ │ │ │ + ldc2 7, cr15, [ip, #432] @ 0x1b0 │ │ │ │ svclt 0x0000e7aa │ │ │ │ - addeq r7, r3, ip, lsr r7 │ │ │ │ + addeq r7, r3, r0, lsr #10 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, sl, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ tstle fp, r0, ror r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -221274,251 +221409,251 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3!, {r1, r9, fp, sp}^ │ │ │ │ ldrsbtcc pc, [r0], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrsbtcs pc, [r4], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f6f4 │ │ │ │ + bl 0xfec3f910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ @ instruction: 0xf8d0680b │ │ │ │ @ instruction: 0x461d10d0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ movlt pc, #304 @ 0x130 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - ldc2 7, cr15, [r4], #-412 @ 0xfffffe64 │ │ │ │ + blx 0xaa64de │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - blx 0x132647e │ │ │ │ + blx 0xffda6698 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76f4629 │ │ │ │ - @ instruction: 0xf767fb7d │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf767fa6f │ │ │ │ + stmdavs r1!, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76c9003 │ │ │ │ - blmi 0x6277c0 │ │ │ │ + blmi 0x6275a4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf768461a │ │ │ │ - stmdavs r4!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r9, lsr r6 │ │ │ │ - blx 0xa264c6 │ │ │ │ + blx 0xff4a66e0 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4630 │ │ │ │ - andcs pc, r1, sp, lsl #24 │ │ │ │ + strdcs pc, [r1], -pc @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7fbbdf0 │ │ │ │ - @ instruction: 0xe7bcfe35 │ │ │ │ - addeq r7, r3, r2, lsr #12 │ │ │ │ + @ instruction: 0xe7bcfe33 │ │ │ │ + addeq r7, r3, r6, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ - b 0x18b85cc │ │ │ │ + b 0x18b87e8 │ │ │ │ @ instruction: 0xf0007c14 │ │ │ │ @ instruction: 0xf8de808e │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf8d08088 │ │ │ │ @ instruction: 0xf1bcc0b0 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d0808b │ │ │ │ stccs 0, cr4, [r0], {180} @ 0xb4 │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ stceq 0, cr15, [lr], {30} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11fd5f4 │ │ │ │ + b 0x11fd810 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ strmi sp, [r9], pc, ror #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ movwls r4, #18067 @ 0x4693 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - strmi pc, [r0], r7, ror #23 │ │ │ │ - blx 0xffa263ca │ │ │ │ + pkhtbmi pc, r0, r9, asr #21 @ │ │ │ │ + blx 0xff6a65e4 │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r1, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631fabf │ │ │ │ + ldrtmi pc, [r1], -r9, ror #20 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr, #444] @ 0x1bc │ │ │ │ + ldc2l 7, cr15, [r0], {111} @ 0x6f │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r0 │ │ │ │ - blx 0xfee265a4 │ │ │ │ + blx 0x18a67c0 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbfdd3 │ │ │ │ + @ instruction: 0xf1bbfcc5 │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r9, r1, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -r5, lsr #21 │ │ │ │ + strmi pc, [r2], -pc, asr #20 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - stc2l 7, cr15, [r4, #444] @ 0x1bc │ │ │ │ - blcs 0x10f294 │ │ │ │ + ldc2 7, cr15, [r6], #444 @ 0x1bc │ │ │ │ + blcs 0x10f4b0 │ │ │ │ @ instruction: 0xf767d140 │ │ │ │ - @ instruction: 0x9c05fbe9 │ │ │ │ + @ instruction: 0x9c05fadb │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - blx 0xffea644a │ │ │ │ + blx 0xffb26664 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmpppl ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d2b8 │ │ │ │ + bl 0x30d4d4 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0xfeaa6466 │ │ │ │ + blx 0xfe726680 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r8 │ │ │ │ - blx 0x1f2661c │ │ │ │ + blx 0x9a6838 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - andcs pc, r1, r7, lsr lr @ │ │ │ │ + andcs pc, r1, r9, lsr #26 │ │ │ │ strbtmi lr, [r0], -r0 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ - @ instruction: 0xe786fd7f │ │ │ │ + @ instruction: 0xe786fd7d │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ - @ instruction: 0xf7704300 │ │ │ │ - ldr pc, [r6, r5, lsl #18]! │ │ │ │ + @ instruction: 0xf76f4300 │ │ │ │ + @ instruction: 0xe7b6fff7 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ - @ instruction: 0xf7704300 │ │ │ │ - @ instruction: 0xe79ff8fd │ │ │ │ - ldrdeq r7, [r3], r4 │ │ │ │ + @ instruction: 0xf76f4300 │ │ │ │ + ldr pc, [pc, pc, ror #31] │ │ │ │ + @ instruction: 0x008372b8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ @ instruction: 0xf8d34098 │ │ │ │ @ instruction: 0xf414e004 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf41e8086 │ │ │ │ @ instruction: 0xf0000c70 │ │ │ │ - b 0x18c8978 │ │ │ │ + b 0x18c8b94 │ │ │ │ @ instruction: 0xf0007c1e │ │ │ │ ldmdavs fp, {r0, r1, r7, pc} │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ @ instruction: 0xf1bcc0b0 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ - blcs 0xf4a4c │ │ │ │ + blcs 0xf4c68 │ │ │ │ @ instruction: 0x4689d174 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ strls r4, [r4, #-1683] @ 0xfffff96d │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - @ instruction: 0x4680faf3 │ │ │ │ - blx 0xffd26548 │ │ │ │ + strmi pc, [r0], r5, ror #19 │ │ │ │ + @ instruction: 0xf9e2f767 │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631f9ff │ │ │ │ + ldrtmi pc, [r1], -r9, lsr #19 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xe26588 │ │ │ │ + @ instruction: 0xf926f76f │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - @ instruction: 0xf9f4f7d3 │ │ │ │ + @ instruction: 0xf99ef7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbfa29 │ │ │ │ + @ instruction: 0xf1bbf91b │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -r5, ror #19 │ │ │ │ + strmi pc, [r2], -pc, lsl #19 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - blx 0x7a65bc │ │ │ │ - blcs 0x10f414 │ │ │ │ + @ instruction: 0xf90cf76f │ │ │ │ + blcs 0x10f630 │ │ │ │ @ instruction: 0xf767d13e │ │ │ │ - @ instruction: 0x9c05fb29 │ │ │ │ + @ instruction: 0x9c05fa1b │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - blx 0xea65ca │ │ │ │ + blx 0xb267e4 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d438 │ │ │ │ + bl 0x30d654 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0xffaa65e4 │ │ │ │ + @ instruction: 0xf9d8f768 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - @ instruction: 0xf9b8f7d3 │ │ │ │ + @ instruction: 0xf962f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - andcs pc, r1, r1, lsr #21 │ │ │ │ + mulcs r1, r3, r9 │ │ │ │ vaddl.u8 q15, d14, d5 │ │ │ │ stccs 4, cr6, [r2], {3} │ │ │ │ svcge 0x0079f63f │ │ │ │ andlt r4, r7, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ @ instruction: 0xf7fbe7f5 │ │ │ │ - str pc, [r8, r1, asr #25] │ │ │ │ + @ instruction: 0xe788fcbf │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - ldc2 7, cr15, [r6], #432 @ 0x1b0 │ │ │ │ + blx 0xfeb2685e │ │ │ │ vst1.32 {d30}, [pc :256], r9 │ │ │ │ strbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76c4640 │ │ │ │ - str pc, [r3, pc, lsr #25]! │ │ │ │ - addeq r7, r3, r4, asr r3 │ │ │ │ + str pc, [r3, r1, lsr #23]! │ │ │ │ + addeq r7, r3, r8, lsr r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r2, lsl #26 │ │ │ │ ldmdavs r7, {r1, r2, r9, sl, lr} │ │ │ │ svceq 0x00f0f017 │ │ │ │ @@ -221539,277 +221674,276 @@ │ │ │ │ andcs r2, r0, r1 │ │ │ │ stmvs sl, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, lr, pc, lsl #20 │ │ │ │ @ instruction: 0xf0072b10 │ │ │ │ svclt 0x00d4070e │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f00 │ │ │ │ - blcs 0xf1518 │ │ │ │ + blcs 0xf1734 │ │ │ │ @ instruction: 0x460dd1d9 │ │ │ │ ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ vmvn.i32 q9, #156 @ 0x0000009c │ │ │ │ teqlt r1, r0, asr #2 │ │ │ │ @ instruction: 0x46304619 │ │ │ │ stc2 7, cr15, [r4], {252} @ 0xfc │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ ldrtmi lr, [r0], -r9, asr #15 │ │ │ │ - stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ stmdavs sl, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ stmiavs r9!, {r0, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0x1da6850 │ │ │ │ + @ instruction: 0xf9d8f7bf │ │ │ │ strmi r6, [r1], fp, ror #18 │ │ │ │ cmnle fp, r0, lsl #22 │ │ │ │ umlalscc pc, sl, r6, r8 @ │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ - blx 0x12a6704 │ │ │ │ + @ instruction: 0xf938f767 │ │ │ │ strmi r2, [r0], r0, lsl #24 │ │ │ │ strcs fp, [r0, -r2, asr #31] │ │ │ │ - bvs 0xa2628c │ │ │ │ - bcs 0xfe6a5478 │ │ │ │ + bvs 0xa264a8 │ │ │ │ + bcs 0xfe6a5694 │ │ │ │ rsbs sp, r7, r0, lsr #24 │ │ │ │ movwls r2, #835 @ 0x343 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ @ instruction: 0xf7c3030f │ │ │ │ - stmdbvs r9!, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrtmi r2, [r9], #-1 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [lr], {111} @ 0x6f │ │ │ │ + blx 0xff126986 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ strcc r4, [r1, -r8, asr #12] │ │ │ │ - blx 0x1aa6768 │ │ │ │ + @ instruction: 0xf958f76c │ │ │ │ @ instruction: 0xd01b42bc │ │ │ │ - blcs 0x102b6c │ │ │ │ + blcs 0x102d88 │ │ │ │ stmdbvs r9!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8da2001 │ │ │ │ ldrtmi r3, [r9], #-0 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [r6], {111} @ 0x6f │ │ │ │ + blx 0x3269b6 │ │ │ │ movwls r2, #835 @ 0x343 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf8d64630 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7c3030f │ │ │ │ - ldrb pc, [fp, sp, lsr #20] @ │ │ │ │ + bfi pc, r3, #19, #9 @ │ │ │ │ cmnlt r3, fp, lsr #16 │ │ │ │ orrslt r6, r3, #1753088 @ 0x1ac000 │ │ │ │ subsmi r0, sl, #227 @ 0xe3 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x10a67b8 │ │ │ │ + @ instruction: 0xf930f76c │ │ │ │ strbmi r6, [sl], -r9, lsr #17 │ │ │ │ @ instruction: 0xf7bf4630 │ │ │ │ - @ instruction: 0x4630fabd │ │ │ │ - blx 0xffb26920 │ │ │ │ + ldrtmi pc, [r0], -r3, lsr #20 @ │ │ │ │ + blx 0x14a6b3c │ │ │ │ stmiavs fp!, {r0, r2, r3, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xd1a12b0d │ │ │ │ - blcs 0x102ad0 │ │ │ │ - blmi 0x6dcca0 │ │ │ │ + blcs 0x102cec │ │ │ │ + blmi 0x6dcebc │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicseq pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - str pc, [r7, r5, lsl #19] │ │ │ │ + @ instruction: 0xe787f877 │ │ │ │ strmi r6, [r1], -sl, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - blx 0x5a6810 │ │ │ │ + @ instruction: 0xf904f76c │ │ │ │ stmiavs fp!, {r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - strble r0, [pc, #2011] @ 0xe9243 │ │ │ │ + strble r0, [pc, #2011] @ 0xe945f │ │ │ │ strb r2, [r9, r4, lsl #4] │ │ │ │ - blcs 0x102b1c │ │ │ │ + blcs 0x102d38 │ │ │ │ stmdbvs fp!, {r0, r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbmi r0, r2, #228 @ 0xe4 │ │ │ │ sbcle r2, r3, r0, lsl #24 │ │ │ │ svclt 0x0000e7be │ │ │ │ - addeq r7, r3, r0, asr #2 │ │ │ │ + addeq r6, r3, r4, lsr #30 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ - bllt 0x15a6a88 │ │ │ │ - bllt 0xfee26a88 │ │ │ │ + bllt 0x15a6ca4 │ │ │ │ + bllt 0xfeda6ca4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8dfb08a │ │ │ │ - strmi lr, [ip], r8, lsl #10 │ │ │ │ + strmi lr, [ip], r4, lsl #10 │ │ │ │ rsbsvs pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ addvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ eor pc, r4, sp, asr #17 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi r2, [r6], r0, lsl #6 │ │ │ │ stmib sp, {r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #33542 @ 0x8306 │ │ │ │ - cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ addhi pc, lr, r0, asr #4 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vand d8, d16, d6 │ │ │ │ - vst4. {d24-d27}, [pc :128], ip │ │ │ │ + vand d8, d16, d4 │ │ │ │ + vst4. {d24-d27}, [pc :128], sl │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ - sbcshi pc, pc, r0 │ │ │ │ + sbcshi pc, sp, r0 │ │ │ │ msrvs CPSR_s, pc, asr #8 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf040428a │ │ │ │ - vshr.u64 q12, q6, #52 │ │ │ │ - bcs 0xfd324 │ │ │ │ - eorhi pc, r1, #0 │ │ │ │ + vshr.u64 q12, q5, #52 │ │ │ │ + bcs 0xfd540 │ │ │ │ + andshi pc, pc, #0 │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ - vshr.u64 q12, q2, #52 │ │ │ │ - blcs 0x179934 │ │ │ │ - addshi pc, r5, #0 │ │ │ │ + vshr.u64 q12, q1, #52 │ │ │ │ + blcs 0x179b50 │ │ │ │ + addshi pc, r3, #0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x109514 │ │ │ │ - eorshi pc, sl, #64 @ 0x40 │ │ │ │ + blcs 0x109728 │ │ │ │ + eorshi pc, r8, #64 @ 0x40 │ │ │ │ subeq lr, ip, pc, asr #20 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, r0 │ │ │ │ smlalbtne pc, r0, ip, r3 @ │ │ │ │ andseq pc, lr, #2 │ │ │ │ vsubw.u8 q10, q6, d1 │ │ │ │ - b 0x117cd5c │ │ │ │ + b 0x117cf78 │ │ │ │ addcs r0, r0, #0, 16 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xfe1095bc │ │ │ │ - adchi pc, pc, r0, asr #32 │ │ │ │ + bcs 0xfe1097d0 │ │ │ │ + adchi pc, sp, r0, asr #32 │ │ │ │ ldrsbcc pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - sbchi pc, r3, #0 │ │ │ │ + sbchi pc, r1, #0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, r1 │ │ │ │ rsbsle r2, r0, r0, lsl #16 │ │ │ │ ldrsbteq pc, [r0], lr @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - @ instruction: 0xf8de820b │ │ │ │ + @ instruction: 0xf8de8209 │ │ │ │ @ instruction: 0x462640b4 │ │ │ │ cmnle r6, r0, lsl #24 │ │ │ │ tstls r2, r0, ror r6 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ - @ instruction: 0xf767b350 │ │ │ │ - strmi pc, [r7], -fp, ror #17 │ │ │ │ - @ instruction: 0xf8e8f767 │ │ │ │ + @ instruction: 0xf766b350 │ │ │ │ + @ instruction: 0x4607ffdd │ │ │ │ + @ instruction: 0xffdaf766 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ movwls r9, #10498 @ 0x2902 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - @ instruction: 0x4602fff7 │ │ │ │ + strmi pc, [r2], -r1, lsr #31 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xf82cf76f │ │ │ │ + @ instruction: 0xff1ef76e │ │ │ │ strbmi r9, [r1], -r2, lsl #22 │ │ │ │ ldmdavs ip, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffecf7d2 │ │ │ │ + @ instruction: 0xff96f7d2 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf76f4621 │ │ │ │ - tstpcs r0, #2162688 @ p-variant is OBSOLETE @ 0x210000 │ │ │ │ + @ instruction: 0xf76e4621 │ │ │ │ + tstpcs r0, #19, 30 @ p-variant is OBSOLETE @ 0x4c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movwls r4, #1594 @ 0x63a │ │ │ │ - @ instruction: 0xff24f76d │ │ │ │ + cdp2 7, 1, cr15, cr6, cr13, {3} │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xff96f7fa │ │ │ │ + @ instruction: 0xff94f7fa │ │ │ │ eors r2, r4, r1 │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst4.32 {d24-d27}, [pc :256], sl │ │ │ │ + vst4.32 {d24-d27}, [pc :256], r8 │ │ │ │ vand d6, d0, d0 │ │ │ │ - @ instruction: 0xf6cf8089 │ │ │ │ + @ instruction: 0xf6cf8087 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ vst4.8 {d29-d32}, [pc :256], r7 │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ - b 0x14dd170 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf00312c0 │ │ │ │ - b 0x14a98b8 │ │ │ │ - tstmi r3, #76, 28 @ 0x4c0 │ │ │ │ - cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - b 0x1193060 │ │ │ │ - stmib sp, {r1, r2, r3, r9}^ │ │ │ │ - b 0x14b186c │ │ │ │ - vrsra.u64 q9, q6, #52 │ │ │ │ - @ instruction: 0xf0035e80 │ │ │ │ + b 0x14dd384 │ │ │ │ + b 0x14a9384 │ │ │ │ + @ instruction: 0xf00132dc │ │ │ │ + vsra.u8 d16, d14, #4 │ │ │ │ + movwmi r1, #45888 @ 0xb340 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ + b 0x14cda80 │ │ │ │ + b 0x1171de0 │ │ │ │ + stmdbge r4, {r1, r2, r3, r9} │ │ │ │ + @ instruction: 0xf0039206 │ │ │ │ andcs r0, r2, #2013265920 @ 0x78000000 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - movwls r9, #29192 @ 0x7208 │ │ │ │ - andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ - @ instruction: 0xf7ff9204 │ │ │ │ - blmi 0xff52738c │ │ │ │ - blls 0x342ce4 │ │ │ │ + vsubl.u8 , d12, d8 │ │ │ │ + vsubl.u8 , d12, d1 │ │ │ │ + andls r5, r4, #128, 24 @ 0x8000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + @ instruction: 0xf7ff9307 │ │ │ │ + blmi 0xff4e75a8 │ │ │ │ + blls 0x342f00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, sl, sl, asr #4 │ │ │ │ + andlt r8, sl, r8, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x14c9458 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf00312c0 │ │ │ │ - b 0x14a991c │ │ │ │ - tstmi r3, #76, 28 @ 0x4c0 │ │ │ │ - cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - b 0x11930c4 │ │ │ │ - stmib sp, {r1, r2, r3, r9}^ │ │ │ │ - b 0x14b18d0 │ │ │ │ - vrsra.u64 q9, q6, #52 │ │ │ │ - @ instruction: 0xf0035e80 │ │ │ │ + b 0x14c9674 │ │ │ │ + b 0x14a93e8 │ │ │ │ + @ instruction: 0xf00132dc │ │ │ │ + vsra.u8 d16, d14, #4 │ │ │ │ + movwmi r1, #45888 @ 0xb340 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ + b 0x14cdae4 │ │ │ │ + b 0x1171e44 │ │ │ │ + stmdbge r4, {r1, r2, r3, r9} │ │ │ │ + @ instruction: 0xf0039206 │ │ │ │ andcs r0, r1, #2013265920 @ 0x78000000 │ │ │ │ @ instruction: 0xf41ce7cc │ │ │ │ @ instruction: 0xf0001240 │ │ │ │ @ instruction: 0x461880d5 │ │ │ │ - vst1.64 {d30}, [pc] │ │ │ │ + vst1.64 {d30}, [pc :64], r1 │ │ │ │ @ instruction: 0xf6cf6134 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ vsra.u64 , , #52 │ │ │ │ - bcs 0xfd4ec │ │ │ │ + bcs 0xfd704 │ │ │ │ tstphi r6, r0 @ p-variant is OBSOLETE │ │ │ │ mvnsle r2, r3, lsl #20 │ │ │ │ orrmi pc, r1, ip, asr #7 │ │ │ │ @ instruction: 0xf0002902 │ │ │ │ stmdbcs r3, {r0, r5, r6, r8, pc} │ │ │ │ - b 0x14dd4a4 │ │ │ │ - b 0x14a9a74 │ │ │ │ + b 0x14dd6bc │ │ │ │ + b 0x14a9c8c │ │ │ │ @ instruction: 0xf00c2edc │ │ │ │ tstls r1, pc, lsl #4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ - b 0x1479968 │ │ │ │ + b 0x1479b80 │ │ │ │ vmull.p8 q8, d12, d1 │ │ │ │ vmlal.u , d28, d0[0] │ │ │ │ @ instruction: 0xf8cd4101 │ │ │ │ @ instruction: 0xf7fee000 │ │ │ │ - @ instruction: 0xe7a2fff7 │ │ │ │ + @ instruction: 0xe7a4fff9 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ bicle r4, ip, sl, lsl #5 │ │ │ │ subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ stcvs 1, cr13, [r3, #-804] @ 0xfffffcdc │ │ │ │ @ instruction: 0xf013689b │ │ │ │ sbcle r0, r4, r0, asr #7 │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ @@ -221820,79 +221954,79 @@ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - mvnvc pc, r3, asr #12 │ │ │ │ + mvnsne pc, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff2af7fe │ │ │ │ - b 0x14e2b60 │ │ │ │ - vrsra.u64 q8, q6, #52 │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - @ instruction: 0xf00c0310 │ │ │ │ - tstmi r3, #15, 28 @ 0xf0 │ │ │ │ - subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf0029306 │ │ │ │ - b 0x14a95e8 │ │ │ │ - b 0x1179c1c │ │ │ │ + @ instruction: 0xff2cf7fe │ │ │ │ + b 0x14e2d80 │ │ │ │ + @ instruction: 0xf00c035c │ │ │ │ + @ instruction: 0xf003020f │ │ │ │ + vrsra.u8 d16, d0, #4 │ │ │ │ + tstmi r3, #3, 28 @ 0x30 │ │ │ │ + sbcseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf0029305 │ │ │ │ + b 0x14a9800 │ │ │ │ + b 0x1179e34 │ │ │ │ stmdbge r4, {r1, r2, r3, r9} │ │ │ │ - @ instruction: 0xf0039205 │ │ │ │ + @ instruction: 0xf0039206 │ │ │ │ andcs r0, r3, #16, 6 @ 0x40000000 │ │ │ │ vsubl.u8 , d12, d8 │ │ │ │ vsubl.u8 , d12, d1 │ │ │ │ andls r3, r4, #768 @ 0x300 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf7ff9307 │ │ │ │ - smmul r2, r9, r9 │ │ │ │ + smmul r4, fp, r9 │ │ │ │ andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ rsbsle r2, r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf47f2a03 │ │ │ │ @ instruction: 0xf3ccaf7a │ │ │ │ - bcs 0x1797e8 │ │ │ │ + bcs 0x179a00 │ │ │ │ mrshi pc, (UNDEF: 3) @ │ │ │ │ @ instruction: 0xf47f2a03 │ │ │ │ - b 0x14d4bb8 │ │ │ │ - b 0x14a9b24 │ │ │ │ + b 0x14d4dd0 │ │ │ │ + b 0x14a9d3c │ │ │ │ @ instruction: 0xf3cc2edc │ │ │ │ vmlal.u , d12, d0[0] │ │ │ │ @ instruction: 0xf0035180 │ │ │ │ @ instruction: 0xf00e031e │ │ │ │ - b 0x146c680 │ │ │ │ + b 0x146c898 │ │ │ │ tstmi r3, #1, 28 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xff7cf7fe │ │ │ │ - @ instruction: 0xf41ce727 │ │ │ │ + @ instruction: 0xff7ef7fe │ │ │ │ + @ instruction: 0xf41ce729 │ │ │ │ @ instruction: 0xf47f1240 │ │ │ │ stcvs 15, cr10, [r3, #-328] @ 0xfffffeb8 │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf00003c0 │ │ │ │ - b 0x14c9130 │ │ │ │ + b 0x14c9348 │ │ │ │ vrsra.u64 q8, q6, #52 │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14b9a78 │ │ │ │ - b 0x14b98c0 │ │ │ │ + b 0x14b9c90 │ │ │ │ + b 0x14b9ad8 │ │ │ │ vsra.u8 q8, q6, #4 │ │ │ │ @ instruction: 0xf0013e03 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ @ instruction: 0xf00c0210 │ │ │ │ - b 0x116bea0 │ │ │ │ - b 0x11296a0 │ │ │ │ + b 0x116c0b8 │ │ │ │ + b 0x11298b8 │ │ │ │ @ instruction: 0xf2440c0c │ │ │ │ - vmla.f d17, d0, d1[0] │ │ │ │ + vorr.i32 , #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf8cd010e │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ - @ instruction: 0xe6fcfdbd │ │ │ │ + @ instruction: 0xe6fefdbf │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ svcge 0x0025f43f │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ bicne pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ @@ -221900,38 +222034,38 @@ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - orrseq pc, r1, r4, asr #4 │ │ │ │ + @ instruction: 0x21a9f244 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff02f7fd │ │ │ │ - stcvs 6, cr14, [r3, #-852] @ 0xfffffcac │ │ │ │ + @ instruction: 0xff04f7fd │ │ │ │ + stcvs 6, cr14, [r3, #-860] @ 0xfffffca4 │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14d4ad0 │ │ │ │ + b 0x14d4ce8 │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ @ instruction: 0xf00311c0 │ │ │ │ andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b9b14 │ │ │ │ - b 0x14b1a5c │ │ │ │ + b 0x14b9d2c │ │ │ │ + b 0x14b1c74 │ │ │ │ vmla.f q8, q6, d0[3] │ │ │ │ @ instruction: 0xf0015e80 │ │ │ │ @ instruction: 0xf002011e │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x1170000 │ │ │ │ - b 0x13e973c │ │ │ │ + b 0x1170218 │ │ │ │ + b 0x13e9954 │ │ │ │ @ instruction: 0xf2440c01 │ │ │ │ - vbic.i32 d16, #9 @ 0x00000009 │ │ │ │ + vorr.i32 q9, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf8cd010e │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ - strt pc, [lr], r3, ror #28 │ │ │ │ + ldrt pc, [r0], r5, ror #28 @ │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr7, cr15, {1} │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ smlabtmi r3, ip, r3, pc @ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ @@ -221939,131 +222073,131 @@ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ stceq 0, cr15, [pc], {12} │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c0cea41 │ │ │ │ - orrsne pc, r9, r4, asr #4 │ │ │ │ + @ instruction: 0x31b1f244 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ - stcvs 6, cr14, [r3, #-540] @ 0xfffffde4 │ │ │ │ + stc2l 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ + stcvs 6, cr14, [r3, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14d4a34 │ │ │ │ + b 0x14d4c4c │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ @ instruction: 0xf00311c0 │ │ │ │ andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b9bb0 │ │ │ │ - b 0x14b1af8 │ │ │ │ + b 0x14b9dc8 │ │ │ │ + b 0x14b1d10 │ │ │ │ vmla.f q8, q6, d0[3] │ │ │ │ @ instruction: 0xf0015e80 │ │ │ │ @ instruction: 0xf002011e │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x117009c │ │ │ │ - b 0x13e97d8 │ │ │ │ + b 0x11702b4 │ │ │ │ + b 0x13e99f0 │ │ │ │ @ instruction: 0xf2440c01 │ │ │ │ - vmla.f d16, d16, d1[6] │ │ │ │ + vaddw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8cd010e │ │ │ │ @ instruction: 0xf7fdc000 │ │ │ │ - strbt pc, [r0], -sp, lsl #29 @ │ │ │ │ - ldrb r2, [lr], -r0 │ │ │ │ + strbt pc, [r2], -pc, lsl #29 @ │ │ │ │ + strbt r2, [r0], -r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svceq 0x0080f01c │ │ │ │ mcrge 4, 4, pc, cr7, cr15, {3} @ │ │ │ │ orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x14cd7cc │ │ │ │ + b 0x14cd9e4 │ │ │ │ vrshr.u8 q8, q6, #4 │ │ │ │ @ instruction: 0xf00c3103 │ │ │ │ @ instruction: 0xf0030e0f │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ movwmi r0, #45584 @ 0xb210 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - blx 0xfef26fe6 │ │ │ │ - @ instruction: 0xf01ce643 │ │ │ │ + blx 0xfefa71fe │ │ │ │ + @ instruction: 0xf01ce645 │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ - b 0x14d49b0 │ │ │ │ + b 0x14d4bc8 │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0035280 │ │ │ │ vrsra.u8 d16, d14, #4 │ │ │ │ tstmi r3, #64, 28 @ 0x400 │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe82701e │ │ │ │ - b 0x14e28c4 │ │ │ │ - b 0x14a9d5c │ │ │ │ + blx 0xfe8a7236 │ │ │ │ + b 0x14e2ae4 │ │ │ │ + b 0x14a9f74 │ │ │ │ vsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0011240 │ │ │ │ vsra.u8 d16, d14, #4 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ - b 0x1129cb8 │ │ │ │ + b 0x1129ed0 │ │ │ │ tstmi r3, #14, 28 @ 0xe0 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ - @ instruction: 0xf01ce60b │ │ │ │ + mcr2 7, 3, pc, cr2, cr14, {7} @ │ │ │ │ + @ instruction: 0xf01ce60d │ │ │ │ @ instruction: 0xd1a70f80 │ │ │ │ bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ addpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ subne pc, r0, ip, asr #7 │ │ │ │ - b 0x14b9cc4 │ │ │ │ + b 0x14b9edc │ │ │ │ @ instruction: 0xf002024c │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ movwmi r4, #8449 @ 0x2101 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd4670 │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ - ldrb pc, [r0, #2917]! @ 0xb65 @ │ │ │ │ + ldrb pc, [r2, #2919]! @ 0xb67 @ │ │ │ │ ldrsbcc pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r1, r3, r5, ip, lr, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ stmdacs r0, {sp} │ │ │ │ - stclge 4, cr15, [r1, #252]! @ 0xfc │ │ │ │ + stclge 4, cr15, [r3, #252]! @ 0xfc │ │ │ │ ldrsbteq pc, [r0], lr @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8deaf7b │ │ │ │ - bcs 0xf1394 │ │ │ │ - ldclge 4, cr15, [r7, #508] @ 0x1fc │ │ │ │ + bcs 0xf15ac │ │ │ │ + ldclge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ tstls r2, r0, ror r6 │ │ │ │ - ldc2l 7, cr15, [ip], {255} @ 0xff │ │ │ │ + ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ stmdacs r0, {r1, r8, fp, ip, pc} │ │ │ │ - ldcge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ + ldcge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ @ instruction: 0xf7669103 │ │ │ │ - stmdbls r3, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ stmdals r2, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46012210 │ │ │ │ - blx 0x15a6ea0 │ │ │ │ + @ instruction: 0xf946f76c │ │ │ │ strbmi r9, [r1], -r2, lsl #16 │ │ │ │ ldc2 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ - ldmibvc fp, {r1, r2, r7, r8, sl, sp, lr, pc}^ │ │ │ │ + ldmibvc fp, {r3, r7, r8, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ andcs r2, r1, r0 │ │ │ │ ldmibvc fp, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ andcs r2, r1, r0 │ │ │ │ - @ instruction: 0xf1d1e53a │ │ │ │ - svclt 0x0000feb9 │ │ │ │ + @ instruction: 0xf1d1e53c │ │ │ │ + svclt 0x0000fead │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40328 │ │ │ │ + bl 0xfec40540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt lr, r2, r0, asr r0 │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded004 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @@ -222074,154 +222208,154 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ addsmi r6, sl, r0, lsl #31 │ │ │ │ sbceq lr, r1, #2048 @ 0x800 │ │ │ │ ldmdale lr, {r0, r2, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andeq r9, lr, r5, asr #2 │ │ │ │ - muleq lr, r9, r1 │ │ │ │ - andeq r9, lr, pc, lsl #3 │ │ │ │ - andeq r9, lr, r3, lsr #3 │ │ │ │ - andeq r9, lr, r5, lsl #3 │ │ │ │ - andeq r9, lr, r5, lsl #3 │ │ │ │ + andeq r9, lr, sp, asr r3 │ │ │ │ + @ instruction: 0x000e93b1 │ │ │ │ + andeq r9, lr, r7, lsr #7 │ │ │ │ + @ instruction: 0x000e93bb │ │ │ │ + muleq lr, sp, r3 │ │ │ │ + muleq lr, sp, r3 │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ - bcs 0x2e3100 │ │ │ │ + bcs 0x2e3318 │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r6, r1] │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ - mvnseq pc, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf8a0f165 │ │ │ │ - eorseq r2, r5, r4, ror fp │ │ │ │ + @ instruction: 0xf8a8f165 │ │ │ │ + eorseq r2, r5, ip, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec403c8 │ │ │ │ + bl 0xfec405e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andsle r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4116851 │ │ │ │ andsle r6, r2, r0, ror pc │ │ │ │ @ instruction: 0xf0106810 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - blx 0x16a7190 │ │ │ │ + blx 0x4273a8 │ │ │ │ andcs fp, r1, r8, asr #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x005805c8 │ │ │ │ - strble r2, [pc, #0]! @ 0xe9220 │ │ │ │ + strble r2, [pc, #0]! @ 0xe9438 │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, ror #16 │ │ │ │ - blcs 0x11e5d0 │ │ │ │ + blcs 0x11e7e8 │ │ │ │ @ instruction: 0xf8d4d139 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ mvnslt r2, r0, asr #2 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff7cf7fb │ │ │ │ + @ instruction: 0xff7ef7fb │ │ │ │ sbcsle r2, sl, r0, lsl #16 │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff66f7ff │ │ │ │ stcvs 1, cr11, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -r9, asr #1 │ │ │ │ - blx 0x1527204 │ │ │ │ + blx 0x2a741c │ │ │ │ ldmdavs r1, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ @ instruction: 0xe7c1d1d3 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ ldrb pc, [pc, r1, asr #31] @ │ │ │ │ andls r6, r1, #2752512 @ 0x2a0000 │ │ │ │ - stc2 7, cr15, [r0, #408] @ 0x198 │ │ │ │ + ldc2l 7, cr15, [r4], #-408 @ 0xfffffe68 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [ip, #760]! @ 0x2f8 │ │ │ │ + stc2 7, cr15, [r4, #-760]! @ 0xfffffd08 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - ldc2 7, cr15, [sl, #-840]! @ 0xfffffcb8 │ │ │ │ + stc2l 7, cr15, [r6], #840 @ 0x348 │ │ │ │ ldmdavs r3, {r0, r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ str sp, [r2, r1, asr #1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec404b8 │ │ │ │ + bl 0xfec406d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r1, {r0, r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r0, {r0, r4, ip, lr, pc} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ stmiavs fp!, {r1, r8, ip, lr, pc} │ │ │ │ strle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ @ instruction: 0xf7e54620 │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x005805c8 │ │ │ │ ldrble r2, [r0, #0]! │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, lsr #17 │ │ │ │ - blcs 0x11e6c0 │ │ │ │ + blcs 0x11e8d8 │ │ │ │ @ instruction: 0xf8d4d141 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ @ instruction: 0xb3212140 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff06f7fb │ │ │ │ + @ instruction: 0xff08f7fb │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ andcc lr, r3, #3489792 @ 0x354000 │ │ │ │ stmiavs r9!, {r5, r9, sl, lr} │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ stcvs 1, cr11, [r3, #-864]! @ 0xfffffca0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -sl, asr #1 │ │ │ │ - @ instruction: 0xf9daf7e5 │ │ │ │ + @ instruction: 0xf990f7e5 │ │ │ │ ldmdavs r1, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r3] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ @ instruction: 0xff46f7fa │ │ │ │ @ instruction: 0xf766e7da │ │ │ │ - stmdavs fp!, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d2692a │ │ │ │ - stmdavs r9!, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - ldc2l 7, cr15, [r6, #760]! @ 0x2f8 │ │ │ │ + ldc2l 7, cr15, [lr, #-760] @ 0xfffffd08 │ │ │ │ ldmdavs r3, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79bd0b9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -222247,27 +222381,27 @@ │ │ │ │ mrshi pc, (UNDEF: 101) @ │ │ │ │ smlabtmi r0, r0, r6, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst4.32 {d24-d27}, [pc :64], r7 │ │ │ │ @ instruction: 0xf6c06130 │ │ │ │ addmi r4, sl, #0, 2 │ │ │ │ vorr.i32 d29, #176 @ 0x000000b0 │ │ │ │ - vmlal.u8 q10, d3, d3 │ │ │ │ - andseq r3, sl, #49152 @ 0xc000 │ │ │ │ - msrhi CPSR_s, #0, 2 │ │ │ │ + @ instruction: 0xf3c34903 │ │ │ │ + andseq r3, sl, #196608 @ 0x30000 │ │ │ │ + msrhi CPSR_sc, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, sl, #64, 2 │ │ │ │ mvnhi pc, #0 │ │ │ │ - blmi 0xfef31448 │ │ │ │ - blls 0x3c34b4 │ │ │ │ + blmi 0xfef31660 │ │ │ │ + blls 0x3c36cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0410300 │ │ │ │ - andlt r8, ip, r4, lsl #5 │ │ │ │ + andlt r8, ip, ip, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vst1.64 {d24}, [pc :256], r0 │ │ │ │ @ instruction: 0xf6c06c20 │ │ │ │ strbmi r6, [r2, #-3072]! @ 0xfffff400 │ │ │ │ mvnhi pc, r0 │ │ │ │ @@ -222278,58 +222412,58 @@ │ │ │ │ @ instruction: 0xf6c06010 │ │ │ │ addmi r6, r2, #0 │ │ │ │ subscs sp, r0, #-2147483594 @ 0x80000036 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ subcs r4, r0, sl │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ - vqshl.s8 q4, , q0 │ │ │ │ - bcs 0x1109d08 │ │ │ │ - rsbhi pc, fp, #0 │ │ │ │ - mvnhi pc, #0, 4 │ │ │ │ + vshl.s8 d8, d1, d16 │ │ │ │ + bcs 0x1109f24 │ │ │ │ + rsbhi pc, ip, #0 │ │ │ │ + mvnshi pc, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - eorcs r8, pc, #140, 8 @ 0x8c000000 │ │ │ │ + eorcs r8, pc, #148, 8 @ 0x94000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf94e8 │ │ │ │ + bcs 0xf9700 │ │ │ │ ldcvs 1, cr13, [sl, #-768]! @ 0xfffffd00 │ │ │ │ strcc pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - rsbhi pc, r0, r1 │ │ │ │ + rsbhi pc, r8, r1 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082d0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1a92c00 │ │ │ │ @ instruction: 0x46b84638 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ - bleq 0xff79010c │ │ │ │ + bleq 0xff790324 │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - b 0x116a070 │ │ │ │ + b 0x116a288 │ │ │ │ @ instruction: 0xf1410601 │ │ │ │ - @ instruction: 0xf7668207 │ │ │ │ - @ instruction: 0xf646fc39 │ │ │ │ + @ instruction: 0xf766820f │ │ │ │ + @ instruction: 0xf646fb2d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - strmi pc, [r2], -r9, asr #22 │ │ │ │ + @ instruction: 0x4602faf5 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0x20a72f2 │ │ │ │ + blx 0x1da7508 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7be4640 │ │ │ │ - rscs pc, r1, r5, lsr #26 │ │ │ │ + rscs pc, r1, sp, lsl #25 │ │ │ │ stmdami r3, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andseq r0, r8, #25600 @ 0x6400 │ │ │ │ - sbcshi pc, r0, #0, 2 │ │ │ │ + sbcshi pc, r1, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, r2, #64 @ 0x40 │ │ │ │ svcge 0x0070f47f │ │ │ │ ldmdavs r0, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f010 │ │ │ │ @@ -222337,828 +222471,832 @@ │ │ │ │ @ instruction: 0xf4100098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r2, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x0060f43f │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, sl, r0 │ │ │ │ stmdbls r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmov.i32 q8, #186 @ 0x000000ba │ │ │ │ @ instruction: 0xf0021440 │ │ │ │ @ instruction: 0xf001021e │ │ │ │ tstmi r4, #62914560 @ 0x3c00000 │ │ │ │ @ instruction: 0xf10402d9 │ │ │ │ @ instruction: 0xf1400601 │ │ │ │ - @ instruction: 0xf76687c5 │ │ │ │ - strtmi pc, [r1], -fp, ror #23 │ │ │ │ + @ instruction: 0xf76687cd │ │ │ │ + @ instruction: 0x4621fadf │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - strtmi pc, [r9], -r3, lsr #21 │ │ │ │ - ldrtmi r9, [r8], -r2, lsl #20 │ │ │ │ - stc2l 7, cr15, [r2], #760 @ 0x2f8 │ │ │ │ - blx 0xff927366 │ │ │ │ + bls 0x1a8264 │ │ │ │ + ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ + mcrr2 7, 11, pc, sl, cr14 @ │ │ │ │ + blx 0xff62757c │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0xfe7275bc │ │ │ │ + blx 0xfe7277d4 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7be4638 │ │ │ │ - ldrd pc, [r3], r7 @ │ │ │ │ + adc pc, r3, pc, lsr ip @ │ │ │ │ andsne pc, r0, #1 │ │ │ │ @ instruction: 0xf5b24615 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ - vqsub.s8 q4, q8, q8 │ │ │ │ - bcs 0x10a074 │ │ │ │ - orrshi pc, fp, r0 │ │ │ │ + vqsub.s8 q4, q8, │ │ │ │ + bcs 0x10a290 │ │ │ │ + orrshi pc, ip, r0 │ │ │ │ vsubl.s8 q9, d0, d15 │ │ │ │ andmi r0, sl, r0, lsl #5 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0xf5b284ad │ │ │ │ + @ instruction: 0xf5b284b5 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0x064eaf1b │ │ │ │ svcge 0x0018f53f │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0xf57f05d5 │ │ │ │ stcvs 15, cr10, [r1, #-76] @ 0xffffffb4 │ │ │ │ @ instruction: 0xf00208da │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r0, #3 │ │ │ │ strmi r6, [r0], sl, lsl #16 │ │ │ │ svceq 0x000ef012 │ │ │ │ strbeq sp, [r4], r2, lsl #2 │ │ │ │ svcge 0x0004f53f │ │ │ │ - subne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ + subne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf1410258 │ │ │ │ - bcs 0x10999c │ │ │ │ + bcs 0x109bd4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ - @ instruction: 0xf01882cb │ │ │ │ + @ instruction: 0xf01882d3 │ │ │ │ @ instruction: 0xf47f0401 │ │ │ │ @ instruction: 0x2610aef3 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - blx 0x527664 │ │ │ │ + blx 0x5a787c │ │ │ │ subsle r2, sp, r0, lsl #16 │ │ │ │ - blx 0xfe4a740a │ │ │ │ + blx 0xfe1a7620 │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0x460d4638 │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - blx 0xff32757a │ │ │ │ + blx 0xd27792 │ │ │ │ @ instruction: 0xf7d24640 │ │ │ │ - ldrtmi pc, [r3], -r3, lsl #21 @ │ │ │ │ + ldrtmi pc, [r3], -pc, lsr #20 @ │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - ldc2l 7, cr15, [r2], {127} @ 0x7f │ │ │ │ + blx 0xff2a76aa │ │ │ │ @ instruction: 0xf6c0e048 │ │ │ │ addmi r5, sl, #0, 2 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025180 │ │ │ │ vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - b 0x117aabc │ │ │ │ + b 0x117acd4 │ │ │ │ addseq r0, lr, #65536 @ 0x10000 │ │ │ │ mvnshi pc, r0, lsl #2 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf9d4f7ff │ │ │ │ - blls 0x196324 │ │ │ │ + @ instruction: 0xf9d6f7ff │ │ │ │ + blls 0x19653c │ │ │ │ movwls r4, #9769 @ 0x2629 │ │ │ │ andseq r0, r8, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584638 │ │ │ │ @ instruction: 0xf7be4252 │ │ │ │ - @ instruction: 0x4605fb9f │ │ │ │ - blx 0x12a749a │ │ │ │ + strmi pc, [r5], -r7, lsl #22 │ │ │ │ + blx 0xfa76b0 │ │ │ │ strmi r9, [r4], -r2, lsl #22 │ │ │ │ @ instruction: 0xf14002d9 │ │ │ │ - @ instruction: 0xf8d7830b │ │ │ │ + @ instruction: 0xf8d78313 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ strtmi r2, [sl], -r2, ror #3 │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ - @ instruction: 0xffaaf7c1 │ │ │ │ + @ instruction: 0xff12f7c1 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x2a7710 │ │ │ │ + blx 0x2a7928 │ │ │ │ str r2, [ip], r1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023103 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x117ab4c │ │ │ │ + b 0x117ad64 │ │ │ │ addseq r0, lr, #65536 @ 0x10000 │ │ │ │ - orrhi pc, r5, r0, lsl #2 │ │ │ │ + orrhi pc, r6, r0, lsl #2 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ - rschi pc, r1, r0 │ │ │ │ + rschi pc, r2, r0 │ │ │ │ svceq 0x000ef011 │ │ │ │ @ instruction: 0xf018d103 │ │ │ │ @ instruction: 0xf47f0f10 │ │ │ │ @ instruction: 0x4638ae71 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x19dae0 │ │ │ │ + stmdacs r0, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blls 0x19dcf8 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ andseq r0, r9, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584629 │ │ │ │ @ instruction: 0xf7be4252 │ │ │ │ - @ instruction: 0x4605fb59 │ │ │ │ - blx 0xe27526 │ │ │ │ + strmi pc, [r5], -r1, asr #21 │ │ │ │ + blx 0xb2773c │ │ │ │ strmi r9, [r4], -r2, lsl #22 │ │ │ │ @ instruction: 0xf14002de │ │ │ │ - @ instruction: 0xf8d782d6 │ │ │ │ + @ instruction: 0xf8d782de │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ cmpcs r3, sl, lsr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ - blx 0x6a76b6 │ │ │ │ + blx 0x20a78cc │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf9d8f7fa │ │ │ │ addseq lr, ip, #184, 14 @ 0x2e00000 │ │ │ │ mcrge 5, 2, pc, cr4, cr15, {1} @ │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r3, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr4, cr15, {1} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf952f7ff │ │ │ │ + @ instruction: 0xf954f7ff │ │ │ │ addsle r2, pc, r0, lsl #16 │ │ │ │ movwls r9, #11010 @ 0x2b02 │ │ │ │ ldrsbeq r0, [sl], #-172 @ 0xffffff54 │ │ │ │ - addpl pc, r0, r3, asr #7 │ │ │ │ + orrpl pc, r0, r3, asr #7 │ │ │ │ rscsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ - smlabtmi r3, r3, r3, pc @ │ │ │ │ - andseq r4, r8, #4, 6 @ 0x10000000 │ │ │ │ - svclt 0x00584638 │ │ │ │ - @ instruction: 0xf7be4252 │ │ │ │ - @ instruction: 0x4606fb15 │ │ │ │ - blx 0xff0275ac │ │ │ │ - strmi r9, [r5], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf14002db │ │ │ │ - @ instruction: 0xf8d783e5 │ │ │ │ - ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ - mvncs r4, r2, lsr r6 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strtmi r9, [r9], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff20f7c1 │ │ │ │ - strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf97cf7fa │ │ │ │ - subscs lr, r0, #116, 14 @ 0x1d00000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b2400a │ │ │ │ + b 0x11ea278 │ │ │ │ + svclt 0x00580401 │ │ │ │ + vmov.i32 q10, #45568 @ 0x0000b200 │ │ │ │ + ldrtmi r4, [r8], -r3, lsl #2 │ │ │ │ + blx 0x2027920 │ │ │ │ + @ instruction: 0xf7664606 │ │ │ │ + blls 0x1a80ec │ │ │ │ + sbcseq r4, fp, #5242880 @ 0x500000 │ │ │ │ + mvnhi pc, #64, 2 │ │ │ │ + ldrdcc pc, [r8], r7 │ │ │ │ + @ instruction: 0x46324638 │ │ │ │ + @ instruction: 0xf00321e1 │ │ │ │ + tstls r0, pc, lsl #6 │ │ │ │ + @ instruction: 0xf7c14629 │ │ │ │ + strtmi pc, [r1], -r7, lsl #29 │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + @ instruction: 0xe773f97b │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + andmi r0, sl, r0, lsr #5 │ │ │ │ + svceq 0x0000f5b2 │ │ │ │ + movwhi pc, #45056 @ 0xb000 @ │ │ │ │ + sbcshi pc, sp, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002a40 │ │ │ │ + vqadd.s8 d8, d16, d31 │ │ │ │ + bcs 0x10a0c8 │ │ │ │ + tstphi r9, #0 @ p-variant is OBSOLETE │ │ │ │ + vsubl.s8 q9, d0, d31 │ │ │ │ + andmi r0, sl, r0, asr #4 │ │ │ │ + @ instruction: 0xf47f2a00 │ │ │ │ + stcvs 13, cr10, [r2, #-932] @ 0xfffffc5c │ │ │ │ + @ instruction: 0xf0116811 │ │ │ │ + strdle r0, [sl, -r0] │ │ │ │ + @ instruction: 0x1098f8d2 │ │ │ │ + svcvs 0x0070f411 │ │ │ │ + ldclge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ + @ instruction: 0xf4126852 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + @ instruction: 0x4638add9 │ │ │ │ + @ instruction: 0xf7ff9302 │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0044f43f │ │ │ │ + bleq 0xff8106c4 │ │ │ │ + sbcne pc, r0, #201326595 @ 0xc000003 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + strcc pc, [r3, #-963] @ 0xfffffc3d │ │ │ │ + sbcseq r4, lr, #20, 6 @ 0x50000000 │ │ │ │ + strbhi pc, [r2, r0, asr #2]! @ │ │ │ │ + @ instruction: 0xf95cf766 │ │ │ │ + andls r4, r2, r1, lsr #12 │ │ │ │ + @ instruction: 0xf920f7fa │ │ │ │ + stccs 8, cr9, [pc, #-8] @ 0xe9ad8 │ │ │ │ + msrhi SPSR_, r1 │ │ │ │ + strtmi r4, [r9], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf7be4638 │ │ │ │ + str pc, [r7, -r3, asr #21]! │ │ │ │ + svceq 0x0020f5b2 │ │ │ │ + vhadd.s8 , q0, │ │ │ │ + @ instruction: 0xf5b281f9 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - vcgt.s8 d8, d0, d4 │ │ │ │ - bcs 0x1109bc8 │ │ │ │ - adcshi pc, pc, r0 │ │ │ │ - orrshi pc, r4, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - eorcs r8, pc, #1207959552 @ 0x48000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf9894 │ │ │ │ - stclge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ + cmpcs r0, r5, asr #4 │ │ │ │ + orreq pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + ldrmi sl, [r9], -r7, lsr #27 │ │ │ │ + movwls sl, #10244 @ 0x2804 │ │ │ │ + @ instruction: 0xf7fa9407 │ │ │ │ + blls 0x1a8ed0 │ │ │ │ + @ instruction: 0xf57f02d9 │ │ │ │ + movwcs sl, #7581 @ 0x1d9d │ │ │ │ + ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7fe4638 │ │ │ │ + ldr pc, [r6, #3853] @ 0xf0d │ │ │ │ + @ instruction: 0x0098f8d2 │ │ │ │ + svcvs 0x0070f410 │ │ │ │ + ldcge 4, cr15, [r0, #252] @ 0xfc │ │ │ │ + @ instruction: 0xf4126852 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + ldr sl, [r1, -fp, lsl #27] │ │ │ │ + tstls r2, r4, lsl #16 │ │ │ │ + @ instruction: 0xf7fa9207 │ │ │ │ + blls 0x1a8f18 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + subcs r0, r0, r0, lsr #3 │ │ │ │ + eoreq pc, r0, r0, asr #5 │ │ │ │ + stcls 0, cr4, [r4], {25} │ │ │ │ + ldmib sp, {r0, r7, r9, lr}^ │ │ │ │ + @ instruction: 0xf0003205 │ │ │ │ + vshl.s8 q4, , q8 │ │ │ │ + stmdbcs r0, {r0, r1, r2, r4, r6, r7, r9, pc}^ │ │ │ │ + ldrbhi pc, [r8], #0 @ │ │ │ │ + svcne 0x0000f5b1 │ │ │ │ + strbhi pc, [r8], #0 @ │ │ │ │ + @ instruction: 0xf47f2900 │ │ │ │ + tstcs r1, fp, ror #26 │ │ │ │ + stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf6444100 │ │ │ │ + vmla.f d17, d0, d1[1] │ │ │ │ + @ instruction: 0xf7fe010e │ │ │ │ + strb pc, [r0, #-2107]! @ 0xfffff7c5 @ │ │ │ │ + tstls r2, r4, lsl #16 │ │ │ │ + stc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ + stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ + @ instruction: 0xf4132401 │ │ │ │ + stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ + bls 0x26ebb4 │ │ │ │ + svclt 0x000c4638 │ │ │ │ + msrcs (UNDEF: 97), r4 │ │ │ │ + cmpppl r5, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + svclt 0x000c9b05 │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf914f7fe │ │ │ │ + @ instruction: 0xf411e545 │ │ │ │ + @ instruction: 0xf0401480 │ │ │ │ + stmdage r4, {r3, r6, r7, r8, r9, pc} │ │ │ │ + @ instruction: 0xf7fa9407 │ │ │ │ + strtmi pc, [r3], -r9, lsl #25 │ │ │ │ + stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7fe4638 │ │ │ │ + ldr pc, [r6, #-3757]! @ 0xfffff153 │ │ │ │ + tstls r2, r4, lsl #16 │ │ │ │ + ldc2l 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ + stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ + @ instruction: 0xf4132401 │ │ │ │ + stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ + bls 0x26ec08 │ │ │ │ + svclt 0x000c4638 │ │ │ │ + orrcc pc, r9, r4, asr #12 │ │ │ │ + mvnpl pc, r4, asr #12 │ │ │ │ + svclt 0x000c9b05 │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf962f7fd │ │ │ │ + @ instruction: 0xf04fe51b │ │ │ │ + vmov.i32 d16, #255 @ 0x000000ff │ │ │ │ + strbmi r0, [r2, #-3232]! @ 0xfffff360 │ │ │ │ + andhi pc, lr, #0 │ │ │ │ + subeq pc, r0, pc, asr #32 │ │ │ │ + cmnphi r0, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + addeq pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf0004282 │ │ │ │ + @ instruction: 0xf5b281f4 │ │ │ │ + @ instruction: 0xf47f0f20 │ │ │ │ + sbcseq sl, r9, #448 @ 0x1c0 │ │ │ │ + mvnhi pc, #0, 2 │ │ │ │ + stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7fa9407 │ │ │ │ + movwcs pc, #3147 @ 0xc4b @ │ │ │ │ + ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7fe4638 │ │ │ │ + ldrbt pc, [r8], #3199 @ 0xc7f @ │ │ │ │ + strls r2, [sl], #-513 @ 0xfffffdff │ │ │ │ + eorhi pc, r0, sp, asr #17 │ │ │ │ + andls r0, r9, #28, 4 @ 0xc0000001 │ │ │ │ + ldclge 5, cr15, [r0], #252 @ 0xfc │ │ │ │ + andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ + andpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ + movwls r2, #29957 @ 0x7505 │ │ │ │ + @ instruction: 0xff18f7fe │ │ │ │ + sbcslt lr, sl, #-452984832 @ 0xe5000000 │ │ │ │ + ldceq 2, cr9, [sl], {7} │ │ │ │ + @ instruction: 0xf002a904 │ │ │ │ + strls r0, [r9], #-528 @ 0xfffffdf0 │ │ │ │ + andeq lr, r8, #270336 @ 0x42000 │ │ │ │ + andls r2, r8, #16777216 @ 0x1000000 │ │ │ │ + subpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ + andsls pc, r8, sp, asr #17 │ │ │ │ + movwpl pc, #963 @ 0x3c3 @ │ │ │ │ + stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7fe2304 │ │ │ │ + strb pc, [lr], #3841 @ 0xf01 @ │ │ │ │ + @ instruction: 0xf8cd2201 │ │ │ │ + andls r8, r9, #32 │ │ │ │ + strls r0, [sl], #-538 @ 0xfffffde6 │ │ │ │ + stclge 5, cr15, [r6], {63} @ 0x3f │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs r2, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs r2, {r0, r1, r3, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ - movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf8f8f7ff │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - blls 0x1955b4 │ │ │ │ - @ instruction: 0xf3c30bdc │ │ │ │ - @ instruction: 0xf00412c0 │ │ │ │ - vmov.i32 d16, #12451840 @ 0x00be0000 │ │ │ │ - tstmi r4, #12582912 @ 0xc00000 │ │ │ │ - @ instruction: 0xf14002de │ │ │ │ - @ instruction: 0xf76687db │ │ │ │ - strtmi pc, [r1], -r9, ror #20 │ │ │ │ - @ instruction: 0xf7fa9002 │ │ │ │ - stmdals r2, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0012d0f │ │ │ │ - @ instruction: 0x46028159 │ │ │ │ - ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x18277ce │ │ │ │ - @ instruction: 0xf5b2e728 │ │ │ │ - rsble r0, sp, r0, lsr #30 │ │ │ │ - mvnshi pc, r0, lsl #4 │ │ │ │ - svceq 0x0000f5b2 │ │ │ │ - eorshi pc, lr, #0 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, sl, #128, 2 │ │ │ │ - stcge 4, cr15, [r8, #508]! @ 0x1fc │ │ │ │ - stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [r7], #-770 @ 0xfffffcfe │ │ │ │ - stc2l 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ - sbcseq r9, r9, #2048 @ 0x800 │ │ │ │ - ldcge 5, cr15, [lr, #508] @ 0x1fc │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x4638461a │ │ │ │ - @ instruction: 0xff0cf7fe │ │ │ │ - @ instruction: 0xf8d2e597 │ │ │ │ - @ instruction: 0xf4100098 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs r2, {r0, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldcge 4, cr15, [r6], #252 @ 0xfc │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + strls r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ + vrshr.u64 , q5, #61 │ │ │ │ + andls r5, r7, #0, 6 │ │ │ │ + movwmi lr, #18893 @ 0x49cd │ │ │ │ + @ instruction: 0xf9cef7fd │ │ │ │ + ldcvs 4, cr14, [r8, #-676]! @ 0xfffffd5c │ │ │ │ + @ instruction: 0xf0010049 │ │ │ │ + vorr.i32 d16, #190 @ 0x000000be │ │ │ │ + movwmi r5, #41600 @ 0xa280 │ │ │ │ + stmdavs r2, {r3, r9, ip, pc} │ │ │ │ + strls r2, [r9], #-257 @ 0xfffffeff │ │ │ │ + svceq 0x00f0f012 │ │ │ │ + tstle sl, sl, lsl #2 │ │ │ │ + @ instruction: 0x2098f8d0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ - stmdage r4, {r1, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ - andls r9, r7, #-2147483648 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ - cmpcs r0, r2, lsl #22 │ │ │ │ - asreq pc, r0, #5 @ │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ - andsmi r0, r9, r0, lsr #32 │ │ │ │ - addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ - andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - strbthi pc, [r2], #0 @ │ │ │ │ - sbcshi pc, r0, #0, 4 │ │ │ │ - @ instruction: 0xf0002940 │ │ │ │ - @ instruction: 0xf5b184d1 │ │ │ │ + ldcge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ + @ instruction: 0xf4126842 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r7, sl, fp, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ + @ instruction: 0xf8cd5440 │ │ │ │ + bfi r8, r8, #0, #22 │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + stcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ + vsubl.s8 q9, d0, d15 │ │ │ │ + andmi r0, sl, r0, asr #4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + @ instruction: 0xf5b28233 │ │ │ │ + @ instruction: 0xf47f0f80 │ │ │ │ + strls sl, [r7], #-3193 @ 0xfffff387 │ │ │ │ + vqdmulh.s q8, , d0[3] │ │ │ │ + @ instruction: 0xf0041241 │ │ │ │ + tstmi r4, #4, 8 @ 0x4000000 │ │ │ │ + strls r0, [r8], #-2266 @ 0xfffff726 │ │ │ │ + @ instruction: 0xf3c3a904 │ │ │ │ + @ instruction: 0xf0024403 │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + @ instruction: 0x43225cc0 │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ + andsgt pc, r0, sp, asr #17 │ │ │ │ + andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ + blx 0xfe6a7d9a │ │ │ │ + @ instruction: 0xf5b2e45f │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - stmdbcs r0, {r0, r6, r7, sl, pc} │ │ │ │ - stclge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ - ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ - msrvc R9_fiq, r4 │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf83af7fe │ │ │ │ - stmdage r4, {r0, r5, r6, r8, sl, sp, lr, pc} │ │ │ │ + subcs r8, r0, r0, lsr #3 │ │ │ │ + eoreq pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf47f4282 │ │ │ │ + stmdage r4, {r0, r2, r4, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ blls 0x1a8c30 │ │ │ │ - strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ - svcne 0x0080f413 │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - @ instruction: 0xf644bf0c │ │ │ │ - @ instruction: 0xf6440145 │ │ │ │ - blls 0x235e4c │ │ │ │ - @ instruction: 0xf2c0bf0c │ │ │ │ - vaddw.s8 q8, q0, d14 │ │ │ │ - @ instruction: 0xf7fe010e │ │ │ │ - strb pc, [r6, #-2323] @ 0xfffff6ed @ │ │ │ │ - strne pc, [r0], #1041 @ 0x411 │ │ │ │ - bichi pc, r1, #64 @ 0x40 │ │ │ │ - strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ - strtmi r4, [r2], -r3, lsr #12 │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ - stmdage r4, {r0, r1, r2, r4, r5, r8, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a8bdc │ │ │ │ - strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ + strcs r9, [r0], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - @ instruction: 0xf644bf0c │ │ │ │ - @ instruction: 0xf644116d │ │ │ │ - blls 0x236120 │ │ │ │ + vmax.f32 d27, d4, d12 │ │ │ │ + @ instruction: 0xf6437181 │ │ │ │ + blls 0x24657c │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - ldr pc, [ip, #-2401] @ 0xfffff69f │ │ │ │ - ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - stceq 2, cr15, [r0], #768 @ 0x300 │ │ │ │ - @ instruction: 0xf0004562 │ │ │ │ - @ instruction: 0xf04f8207 │ │ │ │ - vhadd.s8 q0, q0, q0 │ │ │ │ - vmla.f d24, d0, d1[6] │ │ │ │ - addmi r0, r2, #128 @ 0x80 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - svceq 0x0020f5b2 │ │ │ │ - stcge 4, cr15, [r8, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf10002d9 │ │ │ │ - @ instruction: 0x461983dc │ │ │ │ - strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcrr2 7, 15, pc, ip, cr10 @ │ │ │ │ - stmdbge r4, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4638461a │ │ │ │ - ldc2l 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ - andcs lr, r1, #-117440512 @ 0xf9000000 │ │ │ │ - @ instruction: 0xf8cd940a │ │ │ │ - andseq r8, ip, #32 │ │ │ │ - @ instruction: 0xf53f9209 │ │ │ │ - stmdbge r4, {r0, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ - vsubl.u8 , d3, d4 │ │ │ │ - sbcslt r5, fp, #0, 4 │ │ │ │ - strcs lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7fe9307 │ │ │ │ - strbt pc, [r6], #3863 @ 0xf17 @ │ │ │ │ - andls fp, r7, #-1610612723 @ 0xa000000d │ │ │ │ - stmdbge r4, {r1, r3, r4, r7, sl, fp} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - b 0x118eaac │ │ │ │ - vsubl.u8 q8, d3, d9 │ │ │ │ - @ instruction: 0xf8cd5440 │ │ │ │ - vmov.i32 d24, #184 @ 0x000000b8 │ │ │ │ - andls r5, r8, #0, 6 │ │ │ │ - movwmi lr, #18893 @ 0x49cd │ │ │ │ - movwls r2, #41729 @ 0xa301 │ │ │ │ - @ instruction: 0xff00f7fe │ │ │ │ - andcs lr, r1, #-822083584 @ 0xcf000000 │ │ │ │ - andls r9, r9, #167772160 @ 0xa000000 │ │ │ │ - @ instruction: 0xf8cd021a │ │ │ │ - @ instruction: 0xf53f8020 │ │ │ │ - stcvs 12, cr10, [r2, #-796] @ 0xfffffce4 │ │ │ │ + ldrt pc, [sl], #-2177 @ 0xfffff77f @ │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ + b 0x12a070 │ │ │ │ + @ instruction: 0xf5b20200 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + vcge.s8 d8, d16, d30 │ │ │ │ + @ instruction: 0xf5b281ab │ │ │ │ + @ instruction: 0xf0001f00 │ │ │ │ + vcgt.s8 q4, q8, q2 │ │ │ │ + bcs 0x10abb4 │ │ │ │ + bicshi pc, r0, #0 │ │ │ │ + strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ + blx 0xfe4a7e02 │ │ │ │ + stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ + ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ + andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ + orrvs pc, r5, r4, asr #12 │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + mrc2 7, 7, pc, cr0, cr13, {7} │ │ │ │ + stcvs 4, cr14, [r2, #-84] @ 0xffffffac │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ strdle r0, [sl, -r0] │ │ │ │ - @ instruction: 0x1098f8d2 │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - ldcge 4, cr15, [ip], #252 @ 0xfc │ │ │ │ + @ instruction: 0x0098f8d2 │ │ │ │ + svcvs 0x0070f410 │ │ │ │ + stcge 4, cr15, [sl], {63} @ 0x3f │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ - strcs r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - sbcslt r9, sl, #25165824 @ 0x1800000 │ │ │ │ - movwpl pc, #963 @ 0x3c3 @ │ │ │ │ - stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fd4304 │ │ │ │ - strt pc, [sl], #2509 @ 0x9cd │ │ │ │ - subeq r6, r9, r8, lsr sp │ │ │ │ - tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - addpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ - andls r4, r8, #671088640 @ 0x28000000 │ │ │ │ - tstcs r1, r2, lsl #16 │ │ │ │ - @ instruction: 0xf0129409 │ │ │ │ - strdls r0, [sl, -r0] │ │ │ │ - @ instruction: 0xf8d0d10a │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - stmdavs r2, {r0, r2, r4, r7, sl, fp, sp, pc}^ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [r0], {63} @ 0x3f │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ - andshi pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf1b2e7d5 │ │ │ │ - @ instruction: 0xf47f1f10 │ │ │ │ - andcs sl, pc, #34048 @ 0x8500 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf9b6c │ │ │ │ - eorhi pc, ip, #0 │ │ │ │ - svceq 0x0080f5b2 │ │ │ │ - ldclge 4, cr15, [sl], #-508 @ 0xfffffe04 │ │ │ │ - stcleq 4, cr9, [ip], {7} │ │ │ │ - subne pc, r1, #67108867 @ 0x4000003 │ │ │ │ - streq pc, [r4], #-4 │ │ │ │ - ldmeq sl, {r2, r4, r8, r9, lr}^ │ │ │ │ - stmdbge r4, {r3, sl, ip, pc} │ │ │ │ - strmi pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stclpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ - vsubw.u8 q10, , d18 │ │ │ │ - @ instruction: 0xf8cd3303 │ │ │ │ - movwls ip, #20496 @ 0x5010 │ │ │ │ - @ instruction: 0xf7ff9206 │ │ │ │ - strbt pc, [r0], #-2967 @ 0xfffff469 @ │ │ │ │ - svcne 0x0000f5b2 │ │ │ │ - orrshi pc, r9, r0 │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ - addmi r0, r2, #32 │ │ │ │ - mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - blx 0xfe8a7b8a │ │ │ │ - stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf4132400 │ │ │ │ - stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x26ebb0 │ │ │ │ - svclt 0x000c4638 │ │ │ │ - msrpl (UNDEF: 101), r4 │ │ │ │ - bicspl pc, r1, r3, asr #12 │ │ │ │ - svclt 0x000c9b05 │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf880f7fd │ │ │ │ - subcs lr, r0, fp, lsr r4 │ │ │ │ - adceq pc, r0, r0, asr #5 │ │ │ │ - andeq lr, r0, #4096 @ 0x1000 │ │ │ │ - svceq 0x0000f5b2 │ │ │ │ - @ instruction: 0x83b7f000 │ │ │ │ - @ instruction: 0x81a4f200 │ │ │ │ - svcne 0x0000f5b2 │ │ │ │ - @ instruction: 0x83bdf000 │ │ │ │ - msrhi SPSR_xc, #0, 4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - stmdage r4, {r0, r3, r6, r7, r8, r9, pc} │ │ │ │ - @ instruction: 0xf7fa2401 │ │ │ │ - stmdbls r4, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf6443205 │ │ │ │ - vmla.f d20, d0, d1[6] │ │ │ │ - @ instruction: 0xf7fd010e │ │ │ │ - ldr pc, [r6], #-3823 @ 0xfffff111 │ │ │ │ - ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f011 │ │ │ │ - @ instruction: 0xf8d2d10a │ │ │ │ - @ instruction: 0xf4100098 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs r2, {r0, r1, r3, sl, fp, sp, pc}^ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r6], {63} @ 0x3f │ │ │ │ - @ instruction: 0xf003085c │ │ │ │ - @ instruction: 0xf004020f │ │ │ │ - @ instruction: 0xf0110410 │ │ │ │ - b 0x11ed880 │ │ │ │ - tstle r2, r2, lsl #8 │ │ │ │ - @ instruction: 0xf53f06e6 │ │ │ │ - @ instruction: 0x4638abf9 │ │ │ │ - @ instruction: 0xf7fe9302 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ - rsbeq r9, r4, r2, lsl #22 │ │ │ │ - beq 0x166078 │ │ │ │ - @ instruction: 0xf14002dd │ │ │ │ - @ instruction: 0xf766844d │ │ │ │ - strtmi pc, [r1], -sp, lsl #17 │ │ │ │ - @ instruction: 0xf7f99002 │ │ │ │ - strbmi pc, [r9], -r5, asr #30 @ │ │ │ │ - ldrtmi r9, [r8], -r2, lsl #20 │ │ │ │ - @ instruction: 0xf984f7be │ │ │ │ - @ instruction: 0xf882f766 │ │ │ │ - strmi r1, [r4], -r1, ror #24 │ │ │ │ - @ instruction: 0xf5b2e4a0 │ │ │ │ + ldmdaeq ip, {r0, r2, sl, fp, sp, pc}^ │ │ │ │ + andeq pc, pc, #3 │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + svceq 0x000ef011 │ │ │ │ + streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ + strbteq sp, [r6], r2, lsl #2 │ │ │ │ + blge 0xfff27368 │ │ │ │ + movwls r4, #9784 @ 0x2638 │ │ │ │ + @ instruction: 0xff18f7fe │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + blls 0x195408 │ │ │ │ + @ instruction: 0xf1040064 │ │ │ │ + sbcseq r0, sp, #4096 @ 0x1000 │ │ │ │ + ldrbhi pc, [r4], #-320 @ 0xfffffec0 @ │ │ │ │ + @ instruction: 0xff80f765 │ │ │ │ + andls r4, r2, r1, lsr #12 │ │ │ │ + @ instruction: 0xff44f7f9 │ │ │ │ + strbmi r9, [r1], -r2, lsl #20 │ │ │ │ + @ instruction: 0xf7be4638 │ │ │ │ + @ instruction: 0xf765f8eb │ │ │ │ + stclne 15, cr15, [r1], #-468 @ 0xfffffe2c │ │ │ │ + @ instruction: 0xf7f94604 │ │ │ │ + qasxmi pc, r2, r9 @ │ │ │ │ + ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ + @ instruction: 0xf8e0f7be │ │ │ │ + @ instruction: 0xf5b2e544 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - stmdage r4, {r0, r1, r2, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a891c │ │ │ │ - bls 0x2900b4 │ │ │ │ + blls 0x1a8b24 │ │ │ │ + bls 0x2902dc │ │ │ │ strne pc, [r0], #1043 @ 0x413 │ │ │ │ eorshi pc, lr, #64 @ 0x40 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blls 0x23b594 │ │ │ │ - biccc pc, r1, r3, asr #12 │ │ │ │ + blls 0x23b7bc │ │ │ │ + bicspl pc, r9, r3, asr #12 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff8ef7fd │ │ │ │ - bllt 0xff167cc0 │ │ │ │ + @ instruction: 0xff88f7fd │ │ │ │ + bllt 0xfef67ee8 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #160, 2 @ 0x28 │ │ │ │ - blge 0xfefa6ecc │ │ │ │ + blge 0xfeda70f4 │ │ │ │ addne pc, r0, #318767104 @ 0x13000000 │ │ │ │ orrshi pc, r8, r0, asr #32 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ - blx 0x27ccc │ │ │ │ + blx 0xffe27ef4 │ │ │ │ andcs r9, r1, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ - bllt 0xfeb67cf0 │ │ │ │ + ldc2 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ + bllt 0xfe967f18 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf47f4282 │ │ │ │ - @ instruction: 0xf411aba3 │ │ │ │ + @ instruction: 0xf411ab9b │ │ │ │ @ instruction: 0xf0401280 │ │ │ │ stmdage r4, {r4, r5, r6, r7, r8, pc} │ │ │ │ andls r9, r2, #1879048192 @ 0x70000000 │ │ │ │ - blx 0xffaa7cf8 │ │ │ │ + blx 0xff8a7f20 │ │ │ │ andcs r9, r1, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x727d16 │ │ │ │ - bllt 0xfe5e7d1c │ │ │ │ + blx 0x5a7f3e │ │ │ │ + bllt 0xfe3e7f44 │ │ │ │ @ instruction: 0xf7f94641 │ │ │ │ - @ instruction: 0xf8d7feef │ │ │ │ + @ instruction: 0xf8d7fee7 │ │ │ │ @ instruction: 0xf04f3088 │ │ │ │ ldrtmi r0, [r8], -r2, ror #25 │ │ │ │ @ instruction: 0xf003462a │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 14, cr15, cr8, cr1, {6} │ │ │ │ - @ instruction: 0x4641e4f2 │ │ │ │ - @ instruction: 0xff26f7f9 │ │ │ │ + cdp2 7, 4, cr15, cr8, cr1, {6} │ │ │ │ + strbmi lr, [r1], -sl, ror #9 │ │ │ │ + @ instruction: 0xff1ef7f9 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ mcrreq 0, 4, pc, r3, cr15 @ │ │ │ │ @ instruction: 0x462a4638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ - @ instruction: 0xf7c2c000 │ │ │ │ - strbt pc, [r1], #2165 @ 0x875 @ │ │ │ │ + @ instruction: 0xf7c1c000 │ │ │ │ + ldrb pc, [r9], #4053 @ 0xfd5 @ │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a884c │ │ │ │ + blls 0x1a8a54 │ │ │ │ orrne pc, r0, r3, lsl r4 @ │ │ │ │ eorhi pc, sp, #64 @ 0x40 │ │ │ │ movwmi lr, #18909 @ 0x49dd │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - bicmi pc, r9, r3, asr #12 │ │ │ │ + mvnvs pc, r3, asr #12 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff26f7fd │ │ │ │ - bllt 0x1767d90 │ │ │ │ + @ instruction: 0xff20f7fd │ │ │ │ + bllt 0x1567fb8 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - blx 0xfe927d84 │ │ │ │ + blx 0xfe727fac │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4134638 │ │ │ │ - bls 0x270fa8 │ │ │ │ + bls 0x2711d0 │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {sl, fp, ip}^ │ │ │ │ vshl.s8 d17, d0, d4 │ │ │ │ - @ instruction: 0xf643510d │ │ │ │ - blls 0x23a380 │ │ │ │ + @ instruction: 0xf6437129 │ │ │ │ + blls 0x242608 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7ffff09 │ │ │ │ - stmdage r4, {r2, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ffff03 │ │ │ │ + stmdage r4, {r2, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a87e4 │ │ │ │ + blls 0x1a89ec │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - vmax.f32 d27, d4, d12 │ │ │ │ - vand d22, d4, d9 │ │ │ │ - blls 0x2464b8 │ │ │ │ + @ instruction: 0xf644bf0c │ │ │ │ + @ instruction: 0xf6440135 │ │ │ │ + blls 0x22e750 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffeed │ │ │ │ - stmdage r4, {r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffee7 │ │ │ │ + stmdage r4, {r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - blx 0x1aa7df8 │ │ │ │ + blx 0x18a8020 │ │ │ │ sbcseq r9, r8, #2048 @ 0x800 │ │ │ │ - blge 0x6a7414 │ │ │ │ + blge 0x4a763c │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - blx 0xfe627e1c │ │ │ │ - bllt 0x4e7e24 │ │ │ │ + blx 0xfe4a8044 │ │ │ │ + bllt 0x2e804c │ │ │ │ vsubl.s8 q9, d16, d31 │ │ │ │ andmi r0, sl, r0, asr #4 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - blge 0x2a7034 │ │ │ │ + bge 0xa725c │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ strls r5, [r7], #-512 @ 0xfffffe00 │ │ │ │ vsubl.u8 , d3, d4 │ │ │ │ vsubl.u8 q10, d3, d3 │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7fa2305 │ │ │ │ - @ instruction: 0xf7ffffcb │ │ │ │ - stmdage r4, {r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ffffc5 │ │ │ │ + stmdage r4, {r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - blx 0x10a7e48 │ │ │ │ + blx 0xea8070 │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ ldmib sp, {r2, r3, r4, r5, r7, r8, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, lr}^ │ │ │ │ - bls 0x27a274 │ │ │ │ - @ instruction: 0xf6434638 │ │ │ │ - vaddw.s8 q11, q0, d25 │ │ │ │ + bls 0x27a49c │ │ │ │ + vmin.s8 d20, d4, d24 │ │ │ │ + vmla.f d16, d0, d1[0] │ │ │ │ @ instruction: 0xf7fc010e │ │ │ │ - @ instruction: 0xf7ffff25 │ │ │ │ - stmdage r4, {r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ffff1f │ │ │ │ + stmdage r4, {r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a872c │ │ │ │ + blls 0x1a8934 │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - vmax.f32 d27, d4, d12 │ │ │ │ - @ instruction: 0xf64461a1 │ │ │ │ - blls 0x22a610 │ │ │ │ + @ instruction: 0xf644bf0c │ │ │ │ + @ instruction: 0xf64401bd │ │ │ │ + blls 0x2328a8 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fc010e │ │ │ │ - @ instruction: 0xf7ffff09 │ │ │ │ - stmdage r4, {r2, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ffff03 │ │ │ │ + stmdage r4, {r2, r3, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a86f4 │ │ │ │ + blls 0x1a88fc │ │ │ │ ldrtmi r9, [r8], -r4, lsl #18 │ │ │ │ stcne 4, cr15, [r0], {19} │ │ │ │ svclt 0x000b9a06 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - msrpl R9_usr, r3 │ │ │ │ - cmnppl r9, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r9, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r1, r3, asr #12 │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - mcr2 7, 7, pc, cr12, cr12, {7} @ │ │ │ │ - blt 0xfeae7ef4 │ │ │ │ + mcr2 7, 7, pc, cr6, cr12, {7} @ │ │ │ │ + blt 0xfe8e811c │ │ │ │ svceq 0x0020f5b1 │ │ │ │ andshi pc, pc, #0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r1, #160 @ 0xa0 │ │ │ │ andshi pc, r1, #0 │ │ │ │ svceq 0x0000f5b1 │ │ │ │ - bge 0xfe727110 │ │ │ │ + bge 0xfe527338 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - teqpvc r1, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r9, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - stc2l 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ - blt 0xfe467f28 │ │ │ │ + stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ + blt 0xfe268150 │ │ │ │ svceq 0x0020f5b2 │ │ │ │ addhi pc, r1, #0 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ cmpcs r0, pc, asr #4 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - @ instruction: 0x4619aa7f │ │ │ │ + @ instruction: 0x4619aa77 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf9e6f7fa │ │ │ │ + @ instruction: 0xf9def7fa │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - blx 0x9a7f56 │ │ │ │ - blt 0x1de7f5c │ │ │ │ + blx 0x82817e │ │ │ │ + blt 0x1be8184 │ │ │ │ vmul.i q8, , d1[2] │ │ │ │ @ instruction: 0xf0014403 │ │ │ │ - b 0x14aa3ac │ │ │ │ + b 0x14aa5d4 │ │ │ │ movwmi r5, #52307 @ 0xcc53 │ │ │ │ cdpcc 3, 0, cr15, cr3, cr3, {6} │ │ │ │ @ instruction: 0xf1000259 │ │ │ │ ldreq r8, [sl], r5, lsr #6 │ │ │ │ rscshi pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf53f065b │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r9, fp, sp, pc} │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ @ instruction: 0xf8cd2202 │ │ │ │ stmib sp, {r4, sp, lr, pc}^ │ │ │ │ movwls r4, #29189 @ 0x7205 │ │ │ │ - @ instruction: 0xf912f7ff │ │ │ │ - blt 0x15e7f9c │ │ │ │ + @ instruction: 0xf90af7ff │ │ │ │ + blt 0x13e81c4 │ │ │ │ vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023403 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - movwmi r4, #41219 @ 0xa103 │ │ │ │ - b 0x14aba28 │ │ │ │ + @ instruction: 0xf0024103 │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + movwmi r3, #41987 @ 0xa403 │ │ │ │ + b 0x14abc50 │ │ │ │ @ instruction: 0xf1005153 │ │ │ │ @ instruction: 0xf00181f9 │ │ │ │ tstls r8, r1, lsl #2 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ andsmi r0, r9, r0, lsl #3 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r9, fp, sp, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r2, [r5], #-770 @ 0xfffffcfe │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf966f7ff │ │ │ │ - blt 0xce7fe4 │ │ │ │ + @ instruction: 0xf95ef7ff │ │ │ │ + blt 0xae820c │ │ │ │ strbtcs r4, [r1], #1569 @ 0x621 │ │ │ │ - stc2 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ + stc2 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ @ instruction: 0x46324638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - stc2 7, cr15, [r6, #772] @ 0x304 │ │ │ │ - bllt 0xfe528004 │ │ │ │ + stc2l 7, cr15, [r6], #772 @ 0x304 │ │ │ │ + bllt 0xfe32822c │ │ │ │ eorcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ rscshi pc, r6, #0 │ │ │ │ sbchi pc, r7, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst2.8 {d8-d11}, [r3], r4 │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ @ instruction: 0xf5b28515 │ │ │ │ @ instruction: 0xf0002fa0 │ │ │ │ @ instruction: 0xf5b284fa │ │ │ │ @ instruction: 0xf47f3f80 │ │ │ │ - ldrmi sl, [r9], -r5, lsl #20 │ │ │ │ + @ instruction: 0x4619a9fd │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - vldmdbvs fp!, {s30-s74} │ │ │ │ + vldmdbvs fp!, {s30-s66} │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ - @ instruction: 0xf8d7a9f9 │ │ │ │ + @ instruction: 0xf8d7a9f1 │ │ │ │ ldmib sp, {r4, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0x9d068904 │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf140059e │ │ │ │ smlattcs r0, r1, r6, r8 │ │ │ │ - @ instruction: 0xf868f7fb │ │ │ │ + @ instruction: 0xf862f7fb │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf646ab5b │ │ │ │ + @ instruction: 0xf646ab53 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7652496 │ │ │ │ - @ instruction: 0xf642feef │ │ │ │ + @ instruction: 0xf642fddb │ │ │ │ @ instruction: 0x46077298 │ │ │ │ @ instruction: 0xf76a6821 │ │ │ │ - @ instruction: 0xf765fefd │ │ │ │ - @ instruction: 0x4629fe7f │ │ │ │ + @ instruction: 0xf765fde9 │ │ │ │ + strtmi pc, [r9], -fp, ror #26 │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7d12000 │ │ │ │ - @ instruction: 0x4629fd93 │ │ │ │ + @ instruction: 0x4629fd37 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 7, 1, cr15, cr0, cr13, {3} │ │ │ │ + ldc2l 7, cr15, [ip], #436 @ 0x1b4 │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vaddw.s8 q9, q0, d24 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r0, #16384000 @ 0xfa0000 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf766461a │ │ │ │ - andcs pc, r0, fp, asr #28 │ │ │ │ + andcs pc, r0, r7, lsr sp @ │ │ │ │ stmdavs r4!, {r0, r3, r6, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r8, #-836]! @ 0xfffffcbc │ │ │ │ + ldc2 7, cr15, [ip, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0xf1b84602 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf76d4630 │ │ │ │ - @ instruction: 0xf7fffe39 │ │ │ │ - @ instruction: 0xf401bb21 │ │ │ │ + @ instruction: 0xf7fffd25 │ │ │ │ + @ instruction: 0xf401bb19 │ │ │ │ ldrmi r2, [r5], -r0, lsr #4 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ rscshi pc, r9, #0 │ │ │ │ rsbshi pc, r6, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst2.16 {d8-d11}, [r1], sl │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqrshl.s8 q4, q10, q0 │ │ │ │ - bcs 0x10b524 │ │ │ │ + bcs 0x10b74c │ │ │ │ ldrhi pc, [r4, #-0] │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf9c0f7fa │ │ │ │ + @ instruction: 0xf9b8f7fa │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfeb28112 │ │ │ │ - stmiblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - blls 0x23312c │ │ │ │ + blx 0xfe9a833a │ │ │ │ + stmiblt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blls 0x233354 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ - vorr.i32 d20, #9 @ 0x00000009 │ │ │ │ + vbic.i32 d22, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffd4f │ │ │ │ - @ instruction: 0xf011b982 │ │ │ │ + @ instruction: 0xf7fffd49 │ │ │ │ + @ instruction: 0xf011b97a │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ - @ instruction: 0x6d3aa97d │ │ │ │ + @ instruction: 0x6d3aa975 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ - @ instruction: 0xf8d7a96d │ │ │ │ + @ instruction: 0xf8d7a965 │ │ │ │ @ instruction: 0x463820b0 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf8d7a967 │ │ │ │ - bcs 0xf244c │ │ │ │ - stmdbge r2!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d7a95f │ │ │ │ + bcs 0xf2674 │ │ │ │ + ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - stmdacs r0, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff4a7288 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff2a74b0 │ │ │ │ @ instruction: 0xf0039b02 │ │ │ │ - bleq 0x72a9d0 │ │ │ │ + bleq 0x72abf8 │ │ │ │ @ instruction: 0xf0010adc │ │ │ │ vsra.u64 q8, q8, #61 │ │ │ │ movwmi r5, #41856 @ 0xa380 │ │ │ │ svceq 0x0040f011 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ bicsne lr, r1, pc, asr #20 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ orrseq r5, r2, r0, asr #32 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ sbccc lr, r1, #270336 @ 0x42000 │ │ │ │ tstmi r0, #28, 6 @ 0x70000000 │ │ │ │ - blx 0xfe8a7f60 │ │ │ │ + @ instruction: 0xf98af766 │ │ │ │ @ instruction: 0xf7f94621 │ │ │ │ - @ instruction: 0xf7fffcb3 │ │ │ │ - movwcs fp, #6827 @ 0x1aab │ │ │ │ + @ instruction: 0xf7fffcab │ │ │ │ + movwcs fp, #6819 @ 0x1aa3 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffaa7 │ │ │ │ - movwcs fp, #6450 @ 0x1932 │ │ │ │ + @ instruction: 0xf7fffaa1 │ │ │ │ + movwcs fp, #6442 @ 0x192a │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff8af │ │ │ │ - @ instruction: 0xf013b92a │ │ │ │ + @ instruction: 0xf7fff8a9 │ │ │ │ + @ instruction: 0xf013b922 │ │ │ │ ldrmi r0, [r1], r0, lsr #5 │ │ │ │ - stmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs r1, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00e0f011 │ │ │ │ - ldmdbge lr, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025080 │ │ │ │ @ instruction: 0xf011021e │ │ │ │ - b 0x1185fd8 │ │ │ │ + b 0x1186200 │ │ │ │ @ instruction: 0xf8d70500 │ │ │ │ @ instruction: 0x469020b0 │ │ │ │ ldrhi pc, [r6], #64 @ 0x40 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf8d7a90d │ │ │ │ - bcs 0xf2500 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8d7a905 │ │ │ │ + bcs 0xf2728 │ │ │ │ + stmdbge r0, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - stc2 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ + stc2 7, cr15, [r0], #-1016 @ 0xfffffc08 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x1da7340 │ │ │ │ + bge 0x1ba7568 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030b1a │ │ │ │ @ instruction: 0xf002000f │ │ │ │ @ instruction: 0xf64603f0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ tstmi r8, #-1778384896 @ 0x96000000 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ @@ -223166,706 +223304,706 @@ │ │ │ │ bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ sbccc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst2.32 {d20-d23}, [pc], r0 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ @ instruction: 0xf7660400 │ │ │ │ - strmi pc, [r7], -r1, asr #20 │ │ │ │ + strmi pc, [r7], -sp, lsr #18 │ │ │ │ ldrtmi lr, [r2], -r7 │ │ │ │ movweq lr, #39686 @ 0x9b06 │ │ │ │ ldmcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ stmdavs r5!, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d12000 │ │ │ │ - strmi pc, [r2], -pc, lsl #25 │ │ │ │ + @ instruction: 0x4602fc33 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r8, #-436]! @ 0xfffffe4c │ │ │ │ + stc2l 7, cr15, [r4], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf7ffd1e9 │ │ │ │ - cmpcs r0, r9, lsr sl │ │ │ │ + cmpcs r0, r1, lsr sl │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - ldrmi sl, [r9], -r1, asr #17 │ │ │ │ + @ instruction: 0x4619a8b9 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - stmdbls r4, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - orrvc pc, r9, r3, asr #12 │ │ │ │ + @ instruction: 0x11a1f244 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - blx 0xfe3282da │ │ │ │ - stmialt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + blx 0xfe1a8502 │ │ │ │ + stmialt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - orrvs pc, r1, r3, asr #12 │ │ │ │ + orrseq pc, r9, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - blx 0x20282f2 │ │ │ │ - stmialt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1ea851a │ │ │ │ + ldmlt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - tstpcs r1, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpmi sp, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - blx 0x1d2830a │ │ │ │ - ldmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1ba8532 │ │ │ │ + stmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d0, d4 │ │ │ │ - vsra.s64 d21, d29, #64 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffb65 │ │ │ │ - movwcs fp, #2188 @ 0x88c │ │ │ │ + @ instruction: 0xf7fffb5f │ │ │ │ + movwcs fp, #2180 @ 0x884 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff933 │ │ │ │ - movwcs fp, #2180 @ 0x884 │ │ │ │ + @ instruction: 0xf7fff92d │ │ │ │ + movwcs fp, #2172 @ 0x87c │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff92b │ │ │ │ - stmdage r4, {r2, r3, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fff925 │ │ │ │ + stmdage r4, {r2, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - movwcs pc, #8163 @ 0x1fe3 @ │ │ │ │ + movwcs pc, #8155 @ 0x1fdb @ │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff91f │ │ │ │ - stmdage r4, {r4, r5, r6, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xffd8f7f9 │ │ │ │ + @ instruction: 0xf7fff919 │ │ │ │ + stmdage r4, {r3, r5, r6, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xffd0f7f9 │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - bicsvs pc, r9, r3, asr #12 │ │ │ │ + mvnseq pc, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - blx 0xf2837a │ │ │ │ - ldmdalt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + blx 0xda85a2 │ │ │ │ + ldmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xffc6f7f9 │ │ │ │ + @ instruction: 0xffbef7f9 │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - orrscs pc, r5, r4, asr #12 │ │ │ │ + @ instruction: 0x41b1f644 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - blx 0xaa839e │ │ │ │ - stmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x9285c6 │ │ │ │ + stmdalt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r5], #-73 @ 0xffffffb7 │ │ │ │ @ instruction: 0xf0019206 │ │ │ │ andcs r0, r1, #33554432 @ 0x2000000 │ │ │ │ andls sl, r7, #4, 18 @ 0x10000 │ │ │ │ addne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ andls r5, r8, #192, 6 │ │ │ │ @ instruction: 0xf7fe9304 │ │ │ │ - @ instruction: 0xf7ffff71 │ │ │ │ - svclt 0x0000b83a │ │ │ │ - addeq r5, r3, r2, asr #21 │ │ │ │ + @ instruction: 0xf7ffff69 │ │ │ │ + svclt 0x0000b832 │ │ │ │ + umulleq r5, r3, sl, r8 │ │ │ │ eorcs pc, r0, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ addhi pc, r1, #0 │ │ │ │ andshi pc, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst1.16 {d8-d11}, [r1]! │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 q4, q1, q8 │ │ │ │ - bcs 0x10b914 │ │ │ │ + bcs 0x10bb3c │ │ │ │ strhi pc, [r9, #-0]! │ │ │ │ sbcne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andls r9, r4, #117440512 @ 0x7000000 │ │ │ │ ldmdaeq sl, {r2, r3, r4, r6, r7, r9, fp}^ │ │ │ │ stcpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc4305 │ │ │ │ - @ instruction: 0xf7fffb0f │ │ │ │ - @ instruction: 0xf011b808 │ │ │ │ + @ instruction: 0xf7fffb09 │ │ │ │ + @ instruction: 0xf011b800 │ │ │ │ ldrmi r0, [r1], r0, lsr #5 │ │ │ │ - stmdage r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svcge 0x00faf47e │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0060f412 │ │ │ │ - svcge 0x00fcf43e │ │ │ │ + svcge 0x00f4f43e │ │ │ │ vmull.u8 q8, d19, d9 │ │ │ │ @ instruction: 0xf0013003 │ │ │ │ @ instruction: 0xf0120110 │ │ │ │ - b 0x112e094 │ │ │ │ + b 0x112e2bc │ │ │ │ strmi r0, [sp], -r0, lsl #2 │ │ │ │ strbeq sp, [r9], r2, lsl #2 │ │ │ │ - svcge 0x00eef53e │ │ │ │ + svcge 0x00e6f53e │ │ │ │ ldrsbteq pc, [r0], r7 @ │ │ │ │ svcvs 0x0070f012 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, sl, pc} │ │ │ │ - svcge 0x00e4f47e │ │ │ │ + svcge 0x00dcf47e │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0x4638afdf │ │ │ │ + @ instruction: 0x4638afd7 │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - blls 0x1a9084 │ │ │ │ + blls 0x1a9294 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf04fa949 │ │ │ │ - bleq 0x76c49c │ │ │ │ + @ instruction: 0xf04fa941 │ │ │ │ + bleq 0x76c6c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rscseq pc, r0, #2 │ │ │ │ @ instruction: 0xf0122000 │ │ │ │ - b 0x11ae1ac │ │ │ │ - b 0x14ab0b8 │ │ │ │ + b 0x11ae3d4 │ │ │ │ + b 0x14ab2e0 │ │ │ │ svclt 0x000c12d2 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ cmnppl pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ biccc lr, r2, r1, asr #20 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ streq r4, [r9], #-793 @ 0xfffffce7 │ │ │ │ - @ instruction: 0xf932f766 │ │ │ │ + @ instruction: 0xf81ef766 │ │ │ │ and r4, r7, r7, lsl #12 │ │ │ │ - bl 0x27bda4 │ │ │ │ + bl 0x27bfcc │ │ │ │ @ instruction: 0xf1080309 │ │ │ │ vceq.i32 , , │ │ │ │ ldrmi r0, [r5], -r1, lsl #4 │ │ │ │ strtmi r4, [lr], -r9, lsr #12 │ │ │ │ andcs r6, r1, r5, lsr #16 │ │ │ │ - blx 0x1aa843a │ │ │ │ + blx 0x3a8662 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76d4638 │ │ │ │ - @ instruction: 0xf1b8ff25 │ │ │ │ + @ instruction: 0xf1b8fe11 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ - ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mcrr2 7, 6, pc, r0, cr5 @ │ │ │ │ - strmi r4, [r1], -sl, asr #12 │ │ │ │ + stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xc284ca │ │ │ │ + strmi r4, [r1], -r2, asr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - ldc2l 7, cr15, [ip], #-756 @ 0xfffffd0c │ │ │ │ + blx 0xff828636 │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x3a8506 │ │ │ │ - ldc2 7, cr15, [r4], #-404 @ 0xfffffe6c │ │ │ │ - strmi r4, [r4], -r2, asr #12 │ │ │ │ + blx 0x1a872e │ │ │ │ + blx 0x9284e2 │ │ │ │ + strmi r4, [r4], -sl, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r0], #-756 @ 0xfffffd0c │ │ │ │ + blx 0xff52864e │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - blx 0xa851c │ │ │ │ - ldmlt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stc2 7, cr15, [r6], #-404 @ 0xfffffe6c │ │ │ │ + blx 0xffea8744 │ │ │ │ + stmialt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x5a84fe │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - stc2l 7, cr15, [r2], #-756 @ 0xfffffd0c │ │ │ │ + blx 0xff1a866a │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffd28538 │ │ │ │ - ldc2 7, cr15, [sl], {101} @ 0x65 │ │ │ │ + blx 0xffb28760 │ │ │ │ + blx 0x2a8516 │ │ │ │ strmi r4, [r4], -r2, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - mrrc2 7, 11, pc, r6, cr13 @ │ │ │ │ + blx 0xfeea8682 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xffa28550 │ │ │ │ - ldmlt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff828778 │ │ │ │ + ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andeq pc, r2, #2 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ strls r2, [r5], #-513 @ 0xfffffdff │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - mrc2 7, 0, pc, cr8, cr14, {7} │ │ │ │ - svclt 0x0059f7fe │ │ │ │ + mrc2 7, 0, pc, cr0, cr14, {7} │ │ │ │ + svclt 0x0051f7fe │ │ │ │ @ instruction: 0xf00479d4 │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7fe2401 │ │ │ │ - @ instruction: 0xf5b2bf9d │ │ │ │ + @ instruction: 0xf5b2bf95 │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ - ldrmi sl, [r9], -fp, asr #30 │ │ │ │ + ldrmi sl, [r9], -r3, asr #30 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xff32f7f9 │ │ │ │ + @ instruction: 0xff2af7f9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff94f7fc │ │ │ │ - svclt 0x0041f7fe │ │ │ │ + @ instruction: 0xff8ef7fc │ │ │ │ + svclt 0x0039f7fe │ │ │ │ str lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ streq pc, [r4], #-4 │ │ │ │ movtne pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2l 7, cr15, [r0, #1016]! @ 0x3f8 │ │ │ │ - svclt 0x0031f7fe │ │ │ │ + stc2l 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ + svclt 0x0029f7fe │ │ │ │ svccs 0x0020f5b2 │ │ │ │ - svcge 0x002cf47e │ │ │ │ + svcge 0x0024f47e │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xff14f7f9 │ │ │ │ + @ instruction: 0xff0cf7f9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 2, pc, cr8, cr12, {7} @ │ │ │ │ - svclt 0x0023f7fe │ │ │ │ + mcr2 7, 2, pc, cr2, cr12, {7} @ │ │ │ │ + svclt 0x001bf7fe │ │ │ │ cmpeq sl, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0x81a2f100 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - blls 0x1aa2b8 │ │ │ │ + blls 0x1aa4c0 │ │ │ │ @ instruction: 0xf53e03db │ │ │ │ - stmdbge r4, {r0, r2, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefad7 │ │ │ │ - sadd16mi fp, r9, r0 │ │ │ │ + @ instruction: 0xf7fefad1 │ │ │ │ + ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ @ instruction: 0xf100035a │ │ │ │ stmdage r4, {r0, r4, r5, r6, r7, r8, pc} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1aa078 │ │ │ │ + blls 0x1aa280 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ stmdami r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rschi pc, r1, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - blcs 0xfe10b2b4 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr4, cr14, {3} │ │ │ │ + blcs 0xfe10b4dc │ │ │ │ + mcrge 4, 7, pc, cr12, cr14, {3} @ │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs fp, {r2, r3, r6, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xf3278 │ │ │ │ - mcrge 4, 7, pc, cr4, cr14, {1} @ │ │ │ │ + blcs 0xf34a0 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr12, cr14, {1} │ │ │ │ ldrsbtcc pc, [r0], r7 @ │ │ │ │ - blcs 0xfbf64 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr14, cr14, {3} │ │ │ │ + blcs 0xfc18c │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr6, cr14, {3} │ │ │ │ ldrsbtpl pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47e2d00 │ │ │ │ - @ instruction: 0xf7feaed9 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1ea8436 │ │ │ │ + @ instruction: 0xf7feaed1 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x19a865c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf7d1681c │ │ │ │ - strmi pc, [r2], -r5, lsl #21 │ │ │ │ + strmi pc, [r2], -r9, lsr #20 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - blx 0xfefa8474 │ │ │ │ + @ instruction: 0xf9a6f76d │ │ │ │ @ instruction: 0x46304631 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - @ instruction: 0xffa2f76a │ │ │ │ + cdp2 7, 8, cr15, cr14, cr10, {3} │ │ │ │ strbmi r9, [r1], -r2, lsl #22 │ │ │ │ ldmdavs ip, {r3, r5, r9, sl, lr} │ │ │ │ - blx 0x1e2861c │ │ │ │ + blx 0x728844 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76d4630 │ │ │ │ - @ instruction: 0xf7fffb5d │ │ │ │ - movteq fp, #55329 @ 0xd821 │ │ │ │ + @ instruction: 0xf7fffa49 │ │ │ │ + movteq fp, #55321 @ 0xd819 │ │ │ │ orrhi pc, r9, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - mrc2 7, 5, pc, cr8, cr9, {7} │ │ │ │ + mrc2 7, 5, pc, cr0, cr9, {7} │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf47e3380 │ │ │ │ - ldcvs 14, cr10, [sl, #-652]! @ 0xfffffd74 │ │ │ │ + ldcvs 14, cr10, [sl, #-620]! @ 0xfffffd94 │ │ │ │ ldmdavs r2, {r3, r4, r5, r9, sl, lr} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr12, cr14, {1} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr4, cr14, {1} │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ stmdals r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c29d06 │ │ │ │ ldreq r2, [r4, #320] @ 0x140 │ │ │ │ cmpphi r7, #64, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fa4619 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00fef43e │ │ │ │ + stmdacs r0, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f6f43e │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xba84ce │ │ │ │ + blx 0x6a86f4 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - blx 0x10a8688 │ │ │ │ + @ instruction: 0xf9e2f7d1 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76d4629 │ │ │ │ - @ instruction: 0xf765fabb │ │ │ │ - @ instruction: 0xf642fb85 │ │ │ │ + @ instruction: 0xf765f9a7 │ │ │ │ + @ instruction: 0xf642fa71 │ │ │ │ stmdavs r1!, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf76a9002 │ │ │ │ - blmi 0xfefa95ac │ │ │ │ + blmi 0xfefa9384 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r4, [r3], #-1048 @ 0xfffffbe8 │ │ │ │ andls r4, r0, sl, lsl r6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mvnshi pc, #0 │ │ │ │ tstpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7666808 │ │ │ │ - stmdavs r4!, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r1, asr #12 │ │ │ │ movteq lr, #42912 @ 0xa7a0 │ │ │ │ rschi pc, r5, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ orrcs r9, r0, r2, lsl #22 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ stmdals r4, {r0, r1, r3, lr} │ │ │ │ @ instruction: 0xf5b39a05 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ vcge.s8 d8, d0, d29 │ │ │ │ - blcs 0x10af58 │ │ │ │ + blcs 0x10b180 │ │ │ │ rsbhi pc, r8, #0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr12, cr14, {1} │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr4, cr14, {1} │ │ │ │ ldmdavs r9, {r0, r1, r2, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r1, r0, asr #32 │ │ │ │ - mvnsne pc, r4, asr #4 │ │ │ │ + tstpmi r1, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r8], -r3, lsl #12 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ - stccs 8, cr11, [r0], {191} @ 0xbf │ │ │ │ + stccs 8, cr11, [r0], {185} @ 0xb9 │ │ │ │ tstphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0001f018 │ │ │ │ - mcrge 4, 1, pc, cr2, cr14, {3} @ │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr10, cr14, {3} │ │ │ │ @ instruction: 0xf1c22610 │ │ │ │ @ instruction: 0xf7fe0402 │ │ │ │ - @ instruction: 0xf5b2bf2b │ │ │ │ + @ instruction: 0xf5b2bf23 │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ - b 0x14d6078 │ │ │ │ + b 0x14d6280 │ │ │ │ @ instruction: 0xf3c13cd1 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x13ed894 │ │ │ │ - b 0x14ad830 │ │ │ │ + b 0x13edabc │ │ │ │ + b 0x14ada58 │ │ │ │ stceq 14, cr0, [sl], {67} @ 0x43 │ │ │ │ streq pc, [r4], #-4 │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ andseq pc, r0, #2 │ │ │ │ stmdbge r4, {r1, r2, sl, ip, pc} │ │ │ │ strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ @ instruction: 0x43221340 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xff92884a │ │ │ │ - ldcllt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ + blx 0xff7a8a72 │ │ │ │ + stcllt 7, cr15, [sp, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x16b0a0 │ │ │ │ + bcs 0x16b2c8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ ldrbt r2, [fp], #-513 @ 0xfffffdff │ │ │ │ - blx 0xfe4a8604 │ │ │ │ + @ instruction: 0xf97af765 │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - blx 0xff3a8770 │ │ │ │ + blx 0xba8998 │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ - @ instruction: 0xf958f7f9 │ │ │ │ - svclt 0x0050f7fe │ │ │ │ + @ instruction: 0xf950f7f9 │ │ │ │ + svclt 0x0048f7fe │ │ │ │ @ instruction: 0xf100034e │ │ │ │ stmdage r4, {r0, r1, r4, r7, r8, pc} │ │ │ │ @ instruction: 0xf7f99102 │ │ │ │ - blls 0x1a9ed4 │ │ │ │ + blls 0x1aa0dc │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ andmi r0, fp, r1, lsl #2 │ │ │ │ - bls 0x2518b4 │ │ │ │ + bls 0x251adc │ │ │ │ svccc 0x0080f5b3 │ │ │ │ andhi pc, pc, #0 │ │ │ │ eorshi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldcvs 2, cr8, [fp, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0x1995fc8 │ │ │ │ - blls 0x3c492c │ │ │ │ + blmi 0x19961d0 │ │ │ │ + blls 0x3c4b54 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, SPSR_und │ │ │ │ - biccs pc, sp, r4, asr #4 │ │ │ │ + mvnmi pc, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r8], -r3, lsr #12 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ - cmpeq r9, #201728 @ 0x31400 │ │ │ │ + cmpeq r9, #195584 @ 0x2fc00 │ │ │ │ tstphi r4, #0, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10003da │ │ │ │ ldceq 2, cr8, [sl], {220} @ 0xdc │ │ │ │ vraddhn.i16 d25, , │ │ │ │ strls r1, [r4], #-1216 @ 0xfffffb40 │ │ │ │ vmov.i32 q8, #188 @ 0x000000bc │ │ │ │ @ instruction: 0xf0043c03 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, sl} │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x116f614 │ │ │ │ + b 0x116f83c │ │ │ │ @ instruction: 0x4323020c │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf8cef7fb │ │ │ │ - ldclt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ - blx 0xda86bc │ │ │ │ + @ instruction: 0xf8c8f7fb │ │ │ │ + stclt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf91ef765 │ │ │ │ strmi r4, [r4], -sl, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0x1ca8828 │ │ │ │ + @ instruction: 0xf9cef7bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - cdp2 7, 6, cr15, cr8, cr10, {3} │ │ │ │ + ldc2l 7, cr15, [r4, #-424] @ 0xfffffe58 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf8f6f7f9 │ │ │ │ - mcrlt 7, 7, pc, cr14, cr14, {7} @ │ │ │ │ + @ instruction: 0xf8eef7f9 │ │ │ │ + mcrlt 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefec3 │ │ │ │ - @ instruction: 0xf1d0bd74 │ │ │ │ - stmdage r4, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ + @ instruction: 0xf7fefebd │ │ │ │ + @ instruction: 0xf1d0bd6c │ │ │ │ + stmdage r4, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - stclge 4, cr15, [r8, #-248]! @ 0xffffff08 │ │ │ │ - bls 0x2d1588 │ │ │ │ + stclge 4, cr15, [r0, #-248]! @ 0xffffff08 │ │ │ │ + bls 0x2d17b0 │ │ │ │ strls lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ - blcs 0xfc3c8 │ │ │ │ + blcs 0xfc5f0 │ │ │ │ eorhi pc, ip, #0 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0x4638ad5d │ │ │ │ - @ instruction: 0xf87cf7fe │ │ │ │ + @ instruction: 0x4638ad55 │ │ │ │ + @ instruction: 0xf876f7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf765aec9 │ │ │ │ - @ instruction: 0x4680f9f9 │ │ │ │ - @ instruction: 0xf9f6f765 │ │ │ │ + @ instruction: 0xf765aec1 │ │ │ │ + strmi pc, [r0], r5, ror #17 │ │ │ │ + @ instruction: 0xf8e2f765 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46072496 │ │ │ │ strtmi r4, [r8], -lr, lsr #12 │ │ │ │ @ instruction: 0xf7d16825 │ │ │ │ - strmi pc, [r2], -r5, lsl #18 │ │ │ │ + strmi pc, [r2], -r9, lsr #17 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ - @ instruction: 0xf982f76d │ │ │ │ + @ instruction: 0xf86ef76d │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x5a8770 │ │ │ │ + @ instruction: 0xf8fef76a │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x300d20 │ │ │ │ + bl 0x300f48 │ │ │ │ ldmne ip!, {r1, r8, r9} │ │ │ │ @ instruction: 0xf1b94410 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64c82c3 │ │ │ │ vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs r4, r0, #0 │ │ │ │ @ instruction: 0xf7666808 │ │ │ │ - @ instruction: 0xf7fef9dd │ │ │ │ - stmdage r4, {r0, r2, r4, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2l 7, cr15, [lr], #996 @ 0x3e4 │ │ │ │ + @ instruction: 0xf7fef8c9 │ │ │ │ + stmdage r4, {r0, r2, r3, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + stc2l 7, cr15, [r6], #996 @ 0x3e4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, sl, cr11 @ │ │ │ │ - ldclt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ + mrrc2 7, 15, pc, r4, cr11 @ │ │ │ │ + ldclt 7, cr15, [r3, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fef9eb │ │ │ │ - @ instruction: 0x2608bd12 │ │ │ │ + @ instruction: 0xf7fef9e5 │ │ │ │ + strcs fp, [r8], -sl, lsl #26 │ │ │ │ ldrmi lr, [r9], -sp, ror #13 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ ldreq r9, [r9], -r2, lsl #22 │ │ │ │ - stcge 5, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ + ldclge 5, cr15, [ip], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr12, cr10, {7} @ │ │ │ │ - ldcllt 7, cr15, [pc], #1016 @ 0xeae40 │ │ │ │ - addeq r5, r3, lr, lsl #8 │ │ │ │ + mcr2 7, 1, pc, cr6, cr10, {7} @ │ │ │ │ + ldcllt 7, cr15, [r7], #1016 @ 0x3f8 │ │ │ │ + addeq r5, r3, r6, ror #3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r5, r3, r4, lsr #3 │ │ │ │ + addeq r4, r3, ip, ror pc │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a9c50 │ │ │ │ + blls 0x1a9e58 │ │ │ │ @ instruction: 0xf100061d │ │ │ │ ldcvs 1, cr8, [fp, #-592]! @ 0xfffffdb0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ msrhi SPSR_fsxc, r0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf8d7acdd │ │ │ │ + @ instruction: 0xf8d7acd5 │ │ │ │ @ instruction: 0x463830d0 │ │ │ │ stmdavs r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf140059c │ │ │ │ tstcs r0, r7, ror r2 │ │ │ │ - blx 0x1428a8e │ │ │ │ + blx 0x12a8cb6 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf646ae3f │ │ │ │ + @ instruction: 0xf646ae37 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7652496 │ │ │ │ - ldrtmi pc, [r1], -fp, ror #18 @ │ │ │ │ + @ instruction: 0x4631f857 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d16826 │ │ │ │ - @ instruction: 0x4602f87f │ │ │ │ + strmi pc, [r2], -r3, lsr #16 │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf8b4f76d │ │ │ │ - @ instruction: 0xf9c6f765 │ │ │ │ + @ instruction: 0xffa0f76c │ │ │ │ + @ instruction: 0xf8b2f765 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900272bc │ │ │ │ - @ instruction: 0xf9d4f76a │ │ │ │ + @ instruction: 0xf8c0f76a │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdals r2, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r8, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf92ef766 │ │ │ │ + @ instruction: 0xf81af766 │ │ │ │ strbmi r6, [r1], -r4, lsr #16 │ │ │ │ - @ instruction: 0xf7d12000 │ │ │ │ - @ instruction: 0x4621f85b │ │ │ │ + @ instruction: 0xf7d02000 │ │ │ │ + qsub8mi pc, r1, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf944f76d │ │ │ │ - mcrlt 7, 0, pc, cr8, cr14, {7} @ │ │ │ │ + @ instruction: 0xf830f76d │ │ │ │ + mcrlt 7, 0, pc, cr0, cr14, {7} @ │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ - ldcge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ + stcge 4, cr15, [sl], {126} @ 0x7e │ │ │ │ @ instruction: 0xf100060e │ │ │ │ stmdage r4, {r5, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ - stclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + mrrc2 7, 15, pc, ip, cr10 @ │ │ │ │ + ldcllt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2 7, cr15, [ip], #996 @ 0x3e4 │ │ │ │ + stc2 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr6, cr10, {7} │ │ │ │ - ldcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ + mrc2 7, 0, pc, cr0, cr10, {7} │ │ │ │ + ldcllt 7, cr15, [r3], #-1016 @ 0xfffffc08 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xff98f7fd │ │ │ │ + @ instruction: 0xff92f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x1962f4 │ │ │ │ + blls 0x1964fc │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blge 0x1d28964 │ │ │ │ + blge 0x1d28b8c │ │ │ │ svceq 0x0018f015 │ │ │ │ - blge 0x1ba7c6c │ │ │ │ + blge 0x1ba7e94 │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ stmdbeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0x1aa8b78 │ │ │ │ + bllt 0x1aa8da0 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 3, pc, cr12, cr15, {5} @ │ │ │ │ - ldcllt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ + stc2l 7, cr15, [ip, #764] @ 0x2fc │ │ │ │ + stcllt 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf47e428b │ │ │ │ - ldcvs 12, cr10, [fp, #-364]! @ 0xfffffe94 │ │ │ │ + ldcvs 12, cr10, [fp, #-332]! @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ - blmi 0xfe4d5cf0 │ │ │ │ - blls 0x3c4c04 │ │ │ │ + blmi 0xfe4d5ef8 │ │ │ │ + blls 0x3c4e2c │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf644aeda │ │ │ │ - vaddw.s8 , q0, d13 │ │ │ │ + vaddw.s8 , q0, d25 │ │ │ │ ldr r0, [r7], -lr, lsl #2 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x117bbc4 │ │ │ │ + b 0x117bdec │ │ │ │ andls r0, r6, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ strls r0, [r4], #-3087 @ 0xfffff3f1 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ ldrtmi r1, [r8], -r0, asr #9 │ │ │ │ tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cfbf4 │ │ │ │ + b 0x11cfe1c │ │ │ │ movwls r0, #29452 @ 0x730c │ │ │ │ - mcr2 7, 0, pc, cr14, cr11, {7} @ │ │ │ │ - stclt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ + mcr2 7, 0, pc, cr8, cr11, {7} @ │ │ │ │ + stclt 7, cr15, [r5], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fe2608 │ │ │ │ - stmdage r4, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a9ab4 │ │ │ │ + blls 0x1a9cbc │ │ │ │ stmdbge r4, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf100061f │ │ │ │ @ instruction: 0xf7fa8178 │ │ │ │ - @ instruction: 0xf7fefb93 │ │ │ │ - ldcvs 12, cr11, [fp, #-104]! @ 0xffffff98 │ │ │ │ + @ instruction: 0xf7fefb8d │ │ │ │ + ldcvs 12, cr11, [fp, #-72]! @ 0xffffffb8 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ sbchi pc, pc, r0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf8d7ac09 │ │ │ │ + @ instruction: 0xf8d7ac01 │ │ │ │ @ instruction: 0x463830b0 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - @ instruction: 0xf8d7ac03 │ │ │ │ + @ instruction: 0xf8d7abfb │ │ │ │ stccs 0, cr5, [r0, #-720] @ 0xfffffd30 │ │ │ │ - blge 0xa7e40 │ │ │ │ - @ instruction: 0xff1ef7fd │ │ │ │ + blge 0xffea8068 │ │ │ │ + @ instruction: 0xff18f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf765ad6b │ │ │ │ - @ instruction: 0xf646f89b │ │ │ │ + @ instruction: 0xf764ad63 │ │ │ │ + @ instruction: 0xf646ff87 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46212396 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ ldmdavs ip, {r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xffaaf7d0 │ │ │ │ + @ instruction: 0xff4ef7d0 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76c4621 │ │ │ │ - @ instruction: 0xf44fffdf │ │ │ │ + @ instruction: 0xf44ffecb │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76a4630 │ │ │ │ - str pc, [r3, #-2749]! @ 0xfffff543 │ │ │ │ + str pc, [r3, #-2473]! @ 0xfffff657 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ - bllt 0xff7e8c88 │ │ │ │ + stc2 7, cr15, [ip], {253} @ 0xfd │ │ │ │ + bllt 0xff5e8eb0 │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d3d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xff3a7da8 │ │ │ │ + blge 0xff1a7fd0 │ │ │ │ ldmdavs r9, {r0, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 2, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0x51b5f644 │ │ │ │ smlabteq r5, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [fp, #-560]! @ 0xfffffdd0 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0x1115bb4 │ │ │ │ - blls 0x3c4d40 │ │ │ │ + blmi 0x1115dbc │ │ │ │ + blls 0x3c4f68 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf244ae3c │ │ │ │ - vmla.f d18, d16, d1[0] │ │ │ │ + vsra.s64 q10, , #64 │ │ │ │ ldrb r0, [r3, #270]! @ 0x10e │ │ │ │ stmdavs fp, {r0, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d1d10a │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - stmdavs fp, {r0, r1, r2, r3, r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + stmdavs fp, {r0, r1, r2, r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe7a7e08 │ │ │ │ + blge 0xfe5a8030 │ │ │ │ ldmdavs r9, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrcge 4, 0, APSR_nzcv, cr15, cr15, {3} │ │ │ │ msrvs R9_fiq, r7 │ │ │ │ smlabteq r5, r0, r2, pc @ │ │ │ │ addmi lr, fp, #897581056 @ 0x35800000 │ │ │ │ - blge 0xfe3a7f28 │ │ │ │ + blge 0xfe1a8150 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe227e34 │ │ │ │ + blge 0x202805c │ │ │ │ ldmdavs r9, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 0, pc, cr9, cr15, {3} @ │ │ │ │ - cmnppl r9, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r5, r4, asr #12 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldmibvc fp, {r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmib sp, {r1, r2, r3, r7, r9, sl, sp, lr, pc}^ │ │ │ │ subseq r4, ip, r6, lsl #8 │ │ │ │ @@ -223873,143 +224011,143 @@ │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ ldceq 3, cr4, [sl], {20} │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fa4304 │ │ │ │ - @ instruction: 0xf7fefb9b │ │ │ │ - stmdbge r4, {r1, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb95 │ │ │ │ + stmdbge r4, {r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fef8c7 │ │ │ │ - stmdage r4, {r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef8c1 │ │ │ │ + stmdage r4, {r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ stmib sp, {r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a99c0 │ │ │ │ + blls 0x1a9bc8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100061d │ │ │ │ @ instruction: 0xf7fb80e7 │ │ │ │ - @ instruction: 0xf7fefbab │ │ │ │ - ldmibvc fp, {r2, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefba5 │ │ │ │ + ldmibvc fp, {r2, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf7f9e72e │ │ │ │ - strt pc, [r8], #2585 @ 0xa19 │ │ │ │ - umulleq r5, r3, r0, r0 │ │ │ │ + strt pc, [r8], #2577 @ 0xa11 │ │ │ │ + addeq r4, r3, r8, ror #28 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r0], #248 @ 0xf8 │ │ │ │ - @ instruction: 0xffd0f764 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ + cdp2 7, 11, cr15, cr12, cr4, {3} │ │ │ │ @ instruction: 0xf7644680 │ │ │ │ - strtmi pc, [r1], -sp, asr #31 │ │ │ │ + @ instruction: 0x4621feb9 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ strtmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs r5!, {r3, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 6, pc, cr12, cr0, {6} │ │ │ │ + mcr2 7, 4, pc, cr0, cr0, {6} @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76c4629 │ │ │ │ - stmdavs r5!, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5!, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - mrc2 7, 6, pc, cr2, cr0, {6} │ │ │ │ + mrc2 7, 3, pc, cr6, cr0, {6} │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf76c4638 │ │ │ │ - strb pc, [pc, #3919] @ 0xebd77 @ │ │ │ │ - @ instruction: 0xf9ecf7f9 │ │ │ │ + strb pc, [pc, #3643] @ 0xebe8b @ │ │ │ │ + @ instruction: 0xf9e4f7f9 │ │ │ │ ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - blge 0x227f34 │ │ │ │ + bge 0x2815c │ │ │ │ ldmdavs r9, {r0, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ - mvnsne pc, r4, asr #4 │ │ │ │ + tstpmi r9, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldceq 4, cr14, [sl], {198} @ 0xc6 │ │ │ │ vraddhn.i16 d25, , │ │ │ │ strls r1, [r4], #-1216 @ 0xfffffb40 │ │ │ │ vmov.i32 q8, #188 @ 0x000000bc │ │ │ │ @ instruction: 0xf0043c03 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, sl} │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x116fb78 │ │ │ │ + b 0x116fda0 │ │ │ │ @ instruction: 0x4323020c │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - blt 0xff8e8e80 │ │ │ │ + stc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ + blt 0xff6e90a8 │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ - bge 0xff7a8088 │ │ │ │ + bge 0xff5a82b0 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ streq sl, [ip], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7f9d458 │ │ │ │ - stmdbge r4, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefba9 │ │ │ │ - ldrmi fp, [r9], -lr, asr #21 │ │ │ │ + @ instruction: 0xf7fefba3 │ │ │ │ + ldrmi fp, [r9], -r6, asr #21 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1b28e9c │ │ │ │ + blx 0x19290c4 │ │ │ │ ldreq r9, [lr], -r2, lsl #22 │ │ │ │ - bge 0xff1a84b8 │ │ │ │ + bge 0xfefa86e0 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf98ef7fb │ │ │ │ - blt 0xff068ec4 │ │ │ │ + @ instruction: 0xf988f7fb │ │ │ │ + blt 0xfee690ec │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - ldc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r4, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x195f78 │ │ │ │ + blls 0x196180 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - bge 0xff7e8ce0 │ │ │ │ + bge 0xff7e8f08 │ │ │ │ svceq 0x000cf015 │ │ │ │ - bge 0xff667fe8 │ │ │ │ + bge 0xff668210 │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf1021052 │ │ │ │ @ instruction: 0xf7ff0901 │ │ │ │ @ instruction: 0xf7fabad0 │ │ │ │ - @ instruction: 0xf7fefee3 │ │ │ │ - ldmibvc fp, {r1, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefedd │ │ │ │ + ldmibvc fp, {r1, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfed68f10 │ │ │ │ + bllt 0xfed69138 │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025c80 │ │ │ │ vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - b 0x117bf24 │ │ │ │ + b 0x117c14c │ │ │ │ andls r0, r6, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ strls r0, [r4], #-3087 @ 0xfffff3f1 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ ldrtmi r1, [r8], -r0, asr #9 │ │ │ │ tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cff54 │ │ │ │ + b 0x11d017c │ │ │ │ movwls r0, #29452 @ 0x730c │ │ │ │ - blx 0x1228f34 │ │ │ │ - blt 0x2068f44 │ │ │ │ - blx 0x828f34 │ │ │ │ + blx 0x10a915c │ │ │ │ + blt 0x1e6916c │ │ │ │ + blx 0x62915c │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xc28f42 │ │ │ │ - blt 0x1e68f54 │ │ │ │ + blx 0xaa916a │ │ │ │ + blt 0x1c6917c │ │ │ │ orrseq pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7656808 │ │ │ │ - str pc, [lr], #-3833 @ 0xfffff107 │ │ │ │ + str pc, [lr], #-3557 @ 0xfffff21b │ │ │ │ bicpl pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ strbmi r9, [sl], -r1 │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff1af765 │ │ │ │ - bllt 0xff5a8f7c │ │ │ │ - ldc2l 7, cr15, [sl, #1004]! @ 0x3ec │ │ │ │ - blt 0x1868f84 │ │ │ │ - @ instruction: 0xf93af7f9 │ │ │ │ + cdp2 7, 0, cr15, cr6, cr5, {3} │ │ │ │ + bllt 0xff3a91a4 │ │ │ │ + ldc2l 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ + blt 0x16691ac │ │ │ │ + @ instruction: 0xf932f7f9 │ │ │ │ svclt 0x0000e588 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf8d0b921 │ │ │ │ @ instruction: 0xf0022c10 │ │ │ │ tstmi r3, #4, 4 @ 0x40000000 │ │ │ │ @@ -224082,19 +224220,19 @@ │ │ │ │ svceq 0x0001f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04178 │ │ │ │ @ instruction: 0xf8d04210 │ │ │ │ @ instruction: 0xf8d03218 │ │ │ │ @ instruction: 0xf0032228 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x11e3608 │ │ │ │ + b 0x11e3830 │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x11bb95c │ │ │ │ + b 0x11bbb84 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x11bb974 │ │ │ │ + b 0x11bbb9c │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234c48 │ │ │ │ andsmi pc, r4, #208, 16 @ 0xd00000 │ │ │ │ andseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @@ -224110,64 +224248,64 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42344 │ │ │ │ + bl 0xfec4256c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64b0335 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ rsbcs r0, ip, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1639000 │ │ │ │ svclt 0x0000f8cb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42370 │ │ │ │ + bl 0xfec42598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0x16b640 │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ + blmi 0x16b868 │ │ │ │ andls r2, r0, r2, ror r2 │ │ │ │ @ instruction: 0xf8b8f163 │ │ │ │ - mlaseq r5, r4, fp, r2 │ │ │ │ + eorseq r2, r5, ip, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42398 │ │ │ │ + bl 0xfec425c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0x16b668 │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ + blmi 0x16b890 │ │ │ │ andls r2, r0, r8, ror r2 │ │ │ │ @ instruction: 0xf8a4f163 │ │ │ │ - eorseq r2, r5, r8, lsr #23 │ │ │ │ + eorseq r2, r5, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec423c0 │ │ │ │ + bl 0xfec425e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0x16b690 │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ + blmi 0x16b8b8 │ │ │ │ andls r2, r0, lr, ror r2 │ │ │ │ @ instruction: 0xf890f163 │ │ │ │ - eorseq r2, r5, r8, asr #23 │ │ │ │ + eorseq r2, r5, r0, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec423e8 │ │ │ │ + bl 0xfec42610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0x16b6b8 │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ + blmi 0x16b8e0 │ │ │ │ andls r2, r0, r4, lsl #5 │ │ │ │ @ instruction: 0xf87cf163 │ │ │ │ - ldrsbteq r2, [r5], -ip │ │ │ │ + ldrsbteq r2, [r5], -r4 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, asr #32]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #96, 24 @ 0x6000 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ rscscc pc, r8, r0, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -224177,24 +224315,24 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcc 8, 13, pc, r8, cr0 @ │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf5003034 │ │ │ │ tstcs r0, pc, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xfd010 │ │ │ │ + bl 0xfd238 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ vmull.u8 , d3, d12 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ eorcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstle r7, sl, lsl r7 │ │ │ │ - blcs 0x22d6d4 │ │ │ │ + blcs 0x22d8fc │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x1e727c │ │ │ │ - bleq 0x3b3ec0 │ │ │ │ + blne 0x1e74a4 │ │ │ │ + bleq 0x3b40e8 │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -224204,45 +224342,45 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec424bc │ │ │ │ + bl 0xfec426e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf64b0335 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ eorscs r0, r7, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1639000 │ │ │ │ svclt 0x0000f80f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec424e8 │ │ │ │ + bl 0xfec42710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, ip, lsr #25 │ │ │ │ stcne 8, cr15, [r8], #832 @ 0x340 │ │ │ │ svccs 0x0070f412 │ │ │ │ @ instruction: 0xf043b293 │ │ │ │ svclt 0x00080cff │ │ │ │ @ instruction: 0xf4124663 │ │ │ │ @ instruction: 0xf4430f70 │ │ │ │ svclt 0x0008427f │ │ │ │ stmdbcs r3, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c1d81f │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ - blvs 0xfe16e324 │ │ │ │ + blvs 0xfe16e54c │ │ │ │ stc2 10, cr15, [lr], {12} @ │ │ │ │ ldmdale r6, {r1, r5, r6, r8, sl, lr} │ │ │ │ - bcs 0x4fb554 │ │ │ │ + bcs 0x4fb77c │ │ │ │ orrslt sp, r2, #5111808 @ 0x4e0000 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xeb470 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xeb698 │ │ │ │ smlalbteq pc, r0, r2, r1 @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @@ -224267,50 +224405,50 @@ │ │ │ │ @ instruction: 0xf023e7dd │ │ │ │ ldreq r0, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0x46180c1b │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ - mvnscc pc, #69206016 @ 0x4200000 │ │ │ │ + mvnpl pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, r7, lsr r2 │ │ │ │ @ instruction: 0xff98f162 │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, ip, fp, asr #12 │ │ │ │ + adccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbcs r4, r0, #1024 @ 0x400 │ │ │ │ - stc2 1, cr15, [r0, #616] @ 0x268 │ │ │ │ - eorseq r2, r5, r0, lsl #24 │ │ │ │ + stc2 1, cr15, [r4, #616] @ 0x268 │ │ │ │ + ldrshteq r2, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec425f0 │ │ │ │ + bl 0xfec42818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r3, r8, lsr #4 │ │ │ │ stcgt 8, cr15, [ip], #832 @ 0x340 │ │ │ │ tstpeq pc, r3, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ ldmdbeq sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ stmdale r8, {r0, r2, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ smlaldxmi r4, r1, lr, r4 │ │ │ │ vst2.8 {d16-d19}, [pc], r3 │ │ │ │ @ instruction: 0xf1a34e70 │ │ │ │ - blx 0xfedac160 │ │ │ │ + blx 0xfedac388 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c00119 │ │ │ │ @ instruction: 0xf41c1228 │ │ │ │ eorle r0, r2, pc, ror pc │ │ │ │ smlabtmi r3, ip, r3, pc @ │ │ │ │ andpl pc, r3, #204, 6 @ 0x30000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #234881024 @ p-variant is OBSOLETE @ 0xe000000 │ │ │ │ - bcs 0x2fce10 │ │ │ │ + bcs 0x2fd038 │ │ │ │ cmpmi r1, pc, asr #20 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ svceq 0x00f0f01e │ │ │ │ ldclcs 4, cr15, [r0], #-140 @ 0xffffff74 │ │ │ │ subpl lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -224326,17 +224464,17 @@ │ │ │ │ @ instruction: 0xf64fbd00 │ │ │ │ @ instruction: 0xe7ce7eff │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ vst1.64 {d30}, [pc], r3 │ │ │ │ @ instruction: 0xe7c64e7f │ │ │ │ cdpvc 6, 15, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - mvnscc pc, #69206016 @ 0x4200000 │ │ │ │ + mvnpl pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, r7, lsr r2 │ │ │ │ @ instruction: 0xff22f162 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -224348,68 +224486,68 @@ │ │ │ │ ldmib sp, {r0, r4, r8, r9, ip}^ │ │ │ │ andmi r8, r3, ip, lsl #8 │ │ │ │ svclt 0x000c2b00 │ │ │ │ @ instruction: 0xf047463a │ │ │ │ @ instruction: 0xf1aa0201 │ │ │ │ @ instruction: 0xf1a90104 │ │ │ │ vcgt.s8 d16, d3, d4 │ │ │ │ - vmvn.i16 d17, #2048 @ 0x0800 │ │ │ │ + vmvn.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf1090a35 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ andls r4, r1, #190840832 @ 0xb600000 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcpl 0x0004f853 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ svcvs 0x0004f851 │ │ │ │ sbclt r1, r5, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0x0c07eb47 │ │ │ │ - b 0xfe17196c │ │ │ │ + b 0xfe171b94 │ │ │ │ @ instruction: 0xf14c0206 │ │ │ │ @ instruction: 0xf85a0c00 │ │ │ │ @ instruction: 0xf0105035 │ │ │ │ svclt 0x00180f01 │ │ │ │ vmlsl.u q10, d0, d0[5] │ │ │ │ eormi r1, sl, pc │ │ │ │ - b 0xfe17cba4 │ │ │ │ + b 0xfe17cdcc │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ - bls 0x15fcc8 │ │ │ │ + bls 0x15fef0 │ │ │ │ @ instruction: 0xf50bb16a │ │ │ │ tstcs r0, sp, lsr r3 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ @ instruction: 0xf8432c08 │ │ │ │ @ instruction: 0xf0221c04 │ │ │ │ - b 0x117bf20 │ │ │ │ + b 0x117c148 │ │ │ │ @ instruction: 0xf8437244 │ │ │ │ ldrbmi r2, [r8], -r8, lsl #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe73b4ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - blmi 0x103ce00 │ │ │ │ + blmi 0x103d028 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x13cfe0 │ │ │ │ + bl 0x13d208 │ │ │ │ @ instruction: 0xf7ff0847 │ │ │ │ @ instruction: 0xf50afea3 │ │ │ │ @ instruction: 0xf50a533d │ │ │ │ eorslt r5, pc, #64, 24 @ 0x4000 │ │ │ │ - bgt 0x1a5cdc │ │ │ │ + bgt 0x1a5f04 │ │ │ │ @ instruction: 0xf10c4605 │ │ │ │ @ instruction: 0x7cde0928 │ │ │ │ @ instruction: 0xf89c007f │ │ │ │ @ instruction: 0xf10c2031 │ │ │ │ andls r0, r1, #40, 20 @ 0x28000 │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ streq pc, [r1], -r6, lsl #1 │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ vcgt.s8 d18, d3, d0 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461c0635 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ eorcc pc, r0, sp, lsr #17 │ │ │ │ eorscc pc, r1, ip, lsl #17 │ │ │ │ eorle r0, r6, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -224420,548 +224558,548 @@ │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - @ instruction: 0xf92af745 │ │ │ │ + @ instruction: 0xf816f745 │ │ │ │ vpmax.u8 , , │ │ │ │ @ instruction: 0xf856b2db │ │ │ │ @ instruction: 0xf8382033 │ │ │ │ andsmi r3, r0, r4, lsr #32 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8284303 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xeb277 │ │ │ │ + strne pc, [pc, #-965] @ 0xeb49f │ │ │ │ bicsle r2, r1, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3031 │ │ │ │ - blmi 0x3ab184 │ │ │ │ - blls 0x3456bc │ │ │ │ + blmi 0x3ab3ac │ │ │ │ + blls 0x3458e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1cf8ff0 │ │ │ │ - svclt 0x0000fc0d │ │ │ │ + svclt 0x0000fbf9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - beq 0x11e6298 │ │ │ │ - blmi 0xf97f04 │ │ │ │ + beq 0x11e64c0 │ │ │ │ + blmi 0xf9812c │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdavs fp, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @ instruction: 0xf50bfe1d │ │ │ │ @ instruction: 0xf50b533d │ │ │ │ rsbeq r5, r4, r0, asr #24 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blgt 0x1a5dec │ │ │ │ + blgt 0x1a6014 │ │ │ │ ldclvc 6, cr4, [lr], {5} │ │ │ │ @ instruction: 0xf904fa09 │ │ │ │ mlascs r3, ip, r8, pc @ │ │ │ │ streq pc, [r8, -ip, lsl #2]! │ │ │ │ - bleq 0xb27afc │ │ │ │ + bleq 0xb27d24 │ │ │ │ vsubl.u8 , d6, d1 │ │ │ │ @ instruction: 0xf0860680 │ │ │ │ rscslt r0, r3, #1048576 @ 0x100000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3306 │ │ │ │ @ instruction: 0xf88c3020 │ │ │ │ @ instruction: 0x072b3033 │ │ │ │ - b 0x65f778 │ │ │ │ + b 0x65f9a0 │ │ │ │ svclt 0x00180f09 │ │ │ │ tstle fp, sl, asr r6 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5f28 │ │ │ │ + bhi 0xfd6150 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7449900 │ │ │ │ - rsclt pc, fp, #876 @ 0x36c │ │ │ │ + rsclt pc, fp, #3184 @ 0xc70 │ │ │ │ eorscs pc, r3, r6, asr r8 @ │ │ │ │ eorcc pc, r4, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8484058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xeb37b │ │ │ │ + strne pc, [pc, #-965] @ 0xeb5a3 │ │ │ │ bicsle r2, r8, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3033 │ │ │ │ - blmi 0x3ab080 │ │ │ │ - blls 0x3457c0 │ │ │ │ + blmi 0x3ab2a8 │ │ │ │ + blls 0x3459e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1cf8ff0 │ │ │ │ - svclt 0x0000fb8b │ │ │ │ + svclt 0x0000fb77 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r1, lsl #13 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ stc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4605fd5b │ │ │ │ @ instruction: 0xf7a04648 │ │ │ │ - @ instruction: 0xf000fd35 │ │ │ │ + @ instruction: 0xf000fc21 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ - blx 0x1245938 │ │ │ │ - blx 0x12a83cc │ │ │ │ + blx 0x1245b60 │ │ │ │ + blx 0x12a85f4 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d503 │ │ │ │ tstle r7, r1 │ │ │ │ strcc r5, [r1], #-1336 @ 0xfffffac8 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xe6074ff8 │ │ │ │ @ instruction: 0x4642465b │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ @ instruction: 0xf78d4648 │ │ │ │ - @ instruction: 0xe7effafb │ │ │ │ + strb pc, [pc, r7, ror #19]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r5], -r7, lsr #26 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fd01 │ │ │ │ + @ instruction: 0xf000fbed │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r4, r1, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x125f86c │ │ │ │ - blx 0x12a8440 │ │ │ │ + blx 0x125fa94 │ │ │ │ + blx 0x12a8668 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ @ instruction: 0xf78d4640 │ │ │ │ - @ instruction: 0xe7e9faf5 │ │ │ │ + strb pc, [r9, r1, ror #19]! @ │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ strb r4, [r9, #4088] @ 0xff8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ @ instruction: 0x4606fd37 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0x4605fcf1 │ │ │ │ strcs r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ - stc2l 7, cr15, [sl], {160} @ 0xa0 │ │ │ │ + blx 0xfeea992e │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r2, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, │ │ │ │ @ instruction: 0xf004fa46 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf848d109 │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0x464be59a │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xff6296f4 │ │ │ │ + @ instruction: 0xf9c0f78d │ │ │ │ strb r9, [ip, r1, lsl #20]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ @ instruction: 0x4605fcff │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fc97 │ │ │ │ + @ instruction: 0xf000fb83 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ strcc lr, [r1], #-2 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ @ instruction: 0x46384633 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0x2c10fb09 │ │ │ │ + @ instruction: 0x2c10f9f5 │ │ │ │ ldrtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - ldrb r4, [pc, #-2032] @ 0xeb138 │ │ │ │ + ldrb r4, [pc, #-2032] @ 0xeb360 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ strmi pc, [r5], -sp, asr #25 │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fc65 │ │ │ │ + @ instruction: 0xf000fb51 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1633 @ 0xfffff99f │ │ │ │ strcc lr, [r2], #-2 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ andcs pc, r4, r9, lsr r8 @ │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ @ instruction: 0x46384633 │ │ │ │ @ instruction: 0xf8cd3402 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0x2c10fadd │ │ │ │ + @ instruction: 0x2c10f9c9 │ │ │ │ ldrtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ str r4, [sp, #-2032]! @ 0xfffff810 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ @ instruction: 0x4606fc9b │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fc33 │ │ │ │ + @ instruction: 0xf000fb1f │ │ │ │ vst3.8 {d16,d18,d20}, [r5] │ │ │ │ strcs r6, [r0], #-1378 @ 0xfffffa9e │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ strle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ @ instruction: 0x4638d1f8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ str r4, [r9, #-2032] @ 0xfffff810 │ │ │ │ andcs pc, r4, r9, asr r8 @ │ │ │ │ - bl 0x2fd288 │ │ │ │ + bl 0x2fd4b0 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xfeca981c │ │ │ │ + @ instruction: 0xf99af78d │ │ │ │ svclt 0x0000e7ec │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r5], -r5, lsr #24 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fbff │ │ │ │ + @ instruction: 0xf000faeb │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r6, r8, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x125fa74 │ │ │ │ - blx 0x12a8648 │ │ │ │ + blx 0x125fc9c │ │ │ │ + blx 0x12a8870 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f4 │ │ │ │ rscle r0, pc, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - @ instruction: 0xf9c6f78d │ │ │ │ + @ instruction: 0xf8b2f78d │ │ │ │ strb fp, [r7, r0, asr #4]! │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ strb r4, [r5], #4088 @ 0xff8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ @ instruction: 0x4607fc33 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -sp, ror #23 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0xff2a990e │ │ │ │ + blx 0xfeda9b34 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r8, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10a │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ ldr r4, [r5], #2032 @ 0x7f0 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf98af78d │ │ │ │ + @ instruction: 0xf876f78d │ │ │ │ sublt r9, r0, #4096 @ 0x1000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ - blx 0xfffa9aea │ │ │ │ + blx 0xfffa9d12 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4605fbb3 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fb8d │ │ │ │ + @ instruction: 0xf000fa79 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r6, r0, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x125fb54 │ │ │ │ - blx 0x12a872c │ │ │ │ + blx 0x125fd7c │ │ │ │ + blx 0x12a8954 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f4 │ │ │ │ rscle r0, pc, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - @ instruction: 0xf954f78d │ │ │ │ + @ instruction: 0xf840f78d │ │ │ │ strbmi lr, [r0], -r8, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0000e454 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -r1, asr #23 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ @ instruction: 0x4606fb7b │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0x16299f2 │ │ │ │ + blx 0x1129c18 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10a │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strt r4, [r3], #-2032 @ 0xfffff810 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf918f78d │ │ │ │ + @ instruction: 0xf804f78d │ │ │ │ strb r9, [ip, r1, lsl #20]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -r9, lsl #23 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r3, asr #22 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0x829a62 │ │ │ │ + blx 0x329c88 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r9, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10b │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ ldccs 5, cr3, [r0], {2} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ ldrbmi fp, [r3], -fp, ror #23 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf78d9201 │ │ │ │ - bls 0x16a04c │ │ │ │ + @ instruction: 0xf78c9201 │ │ │ │ + bls 0x16be24 │ │ │ │ strb fp, [sl, r0, lsl #4]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -pc, asr #22 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r9, lsl #22 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0xff9a9ad4 │ │ │ │ + @ instruction: 0xf9cef7a0 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r1, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10b │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ ldccs 5, cr3, [r0], {2} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0x4653bbb1 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf78d9201 │ │ │ │ - bls 0x169fd8 │ │ │ │ + @ instruction: 0xf78c9201 │ │ │ │ + bls 0x16bdb0 │ │ │ │ svclt 0x0000e7eb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4606fb15 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000faad │ │ │ │ + @ instruction: 0xf000f999 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ strcs r6, [r0], #-1888 @ 0xfffff8a0 │ │ │ │ strcc lr, [r2], #-3 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ - blx 0x129fd14 │ │ │ │ + blx 0x129ff3c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf819d5f7 │ │ │ │ strtmi r2, [r9], -r4 │ │ │ │ @ instruction: 0x4640463b │ │ │ │ @ instruction: 0xf8cd3402 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - strcc pc, [r1, #-2335] @ 0xfffff6e1 │ │ │ │ + strcc pc, [r1, #-2059] @ 0xfffff7f5 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1e29cfc │ │ │ │ + bllt 0x1e29f24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r7], -r1, ror #21 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fa79 │ │ │ │ + @ instruction: 0xf000f965 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ vpmax.u8 , q2, │ │ │ │ strle r0, [r9], #-2011 @ 0xfffff825 │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x14a9d48 │ │ │ │ + bllt 0x14a9f70 │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ @ instruction: 0x46294633 │ │ │ │ @ instruction: 0xf8cd4640 │ │ │ │ - @ instruction: 0xf78da000 │ │ │ │ - strb pc, [fp, r7, ror #17]! @ │ │ │ │ + @ instruction: 0xf78ca000 │ │ │ │ + ubfx pc, r3, #31, #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4607fab1 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fa49 │ │ │ │ + @ instruction: 0xf000f935 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1633 @ 0xfffff99f │ │ │ │ vpmax.u8 , q2, │ │ │ │ strle r0, [r9], #-2011 @ 0xfffff825 │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x8a9da8 │ │ │ │ + bllt 0x8a9fd0 │ │ │ │ andcs pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0x46294633 │ │ │ │ @ instruction: 0xf8cd4640 │ │ │ │ - @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0xe7ebf8bd │ │ │ │ + @ instruction: 0xf78ca000 │ │ │ │ + strb pc, [fp, r9, lsr #31]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - blx 0x20a9de0 │ │ │ │ + blx 0x20aa008 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xf29de8 │ │ │ │ + blx 0xf2a010 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0x5a9c74 │ │ │ │ + @ instruction: 0xf8fef7a0 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r8, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec1cd │ │ │ │ + streq pc, [pc, #965] @ 0xec3f5 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - sublt pc, r0, #868 @ 0x364 │ │ │ │ + sublt pc, r0, #3152 @ 0xc50 │ │ │ │ strbmi lr, [r8], -r7, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000bad7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ - blx 0x11a9e58 │ │ │ │ + blx 0x11aa080 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f9fb │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f9d5 │ │ │ │ + @ instruction: 0xf000f8c1 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r8, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -224969,29 +225107,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859baa5 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bd0c │ │ │ │ + bls 0x16bae4 │ │ │ │ strb fp, [r5, r0, asr #4]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ - blx 0x2a9ed0 │ │ │ │ + blx 0x2aa0f8 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f9bf │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f999 │ │ │ │ + @ instruction: 0xf000f885 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r9, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -224999,89 +225137,89 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859ba69 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bd44 │ │ │ │ + bls 0x16bb1c │ │ │ │ strb fp, [r5, r0, lsl #4]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf104469b │ │ │ │ @ instruction: 0xf8cd0810 │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r7, asr #19 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ strmi pc, [r6], -r1, lsl #19 │ │ │ │ @ instruction: 0xf7a04650 │ │ │ │ - @ instruction: 0xf000f95b │ │ │ │ + @ instruction: 0xf000f847 │ │ │ │ vst2.8 {d16,d18}, [r9] │ │ │ │ ldrbeq r6, [r3, r0, ror #18]! │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle lr, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xebbb7 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xebddf @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ strbmi r3, [r4, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4650d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ ldmdavc r9!, {r0, r1, r3, r5, r9, fp, ip, sp, pc} │ │ │ │ - blls 0x13d8c0 │ │ │ │ + blls 0x13dae8 │ │ │ │ ldrbmi r4, [r9], #-1616 @ 0xfffff9b0 │ │ │ │ - @ instruction: 0xff1ef78c │ │ │ │ + cdp2 7, 0, cr15, cr10, cr12, {4} │ │ │ │ svclt 0x0000e7e8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf98cf7ff │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf946f7ff │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf920f7a0 │ │ │ │ + @ instruction: 0xf80cf7a0 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r0, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec3b1 │ │ │ │ + streq pc, [pc, #965] @ 0xec5d9 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, sp, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - strb pc, [r8, r7, ror #29]! @ │ │ │ │ + ubfx pc, r3, #27, #9 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf952f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r6], -fp, lsl #18 │ │ │ │ - @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f8e5 │ │ │ │ + @ instruction: 0xf79f4638 │ │ │ │ + @ instruction: 0xf000ffd1 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r0, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225089,59 +225227,59 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b9b5 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bb2c │ │ │ │ + bls 0x16b904 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf914f7ff │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8cef7ff │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8a8f7a0 │ │ │ │ + @ instruction: 0xff94f79f │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec4a1 │ │ │ │ + streq pc, [pc, #965] @ 0xec6c9 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, sp, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - @ instruction: 0xe7e8fe9b │ │ │ │ + strb pc, [r8, r7, lsl #27]! @ │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf8daf7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f893 │ │ │ │ - @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f86d │ │ │ │ + @ instruction: 0xf79f4638 │ │ │ │ + @ instruction: 0xf000ff59 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r1, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225149,29 +225287,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b93d │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16baec │ │ │ │ + bls 0x16b8c4 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf89ef7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f857 │ │ │ │ - @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f831 │ │ │ │ + @ instruction: 0xf79f4638 │ │ │ │ + @ instruction: 0xf000ff1d │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225179,29 +225317,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b901 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16badc │ │ │ │ + bls 0x16b8b4 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf862f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f81b │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fff5 │ │ │ │ + @ instruction: 0xf000fee1 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225209,32 +225347,32 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf024b8c5 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a9201 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x3ace74 │ │ │ │ + bl 0x3ad09c │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf78c464b │ │ │ │ - bls 0x16ba58 │ │ │ │ + bls 0x16b830 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0x4606ffd9 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ffb3 │ │ │ │ + @ instruction: 0xf000fe9f │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r9, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225242,44 +225380,44 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b883 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - stc2 7, cr15, [r0, #560]! @ 0x230 │ │ │ │ + stc2 7, cr15, [ip], {140} @ 0x8c │ │ │ │ andlt r9, r0, #4096 @ 0x1000 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xffe0f7fe │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xff9af7fe │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff74f79f │ │ │ │ + mcr2 7, 3, pc, cr0, cr15, {4} @ │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec709 │ │ │ │ + streq pc, [pc, #965] @ 0xec931 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - stc2l 7, cr15, [r6, #-560]! @ 0xfffffdd0 │ │ │ │ + mrrc2 7, 8, pc, r2, cr12 @ │ │ │ │ strbmi lr, [r8], -r7, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000b839 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225288,15 +225426,15 @@ │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xffa4f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0x4606ff5d │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ff37 │ │ │ │ + @ instruction: 0xf000fe23 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r1, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225304,29 +225442,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b807 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - stc2 7, cr15, [r4, #-560]! @ 0xfffffdd0 │ │ │ │ + ldc2 7, cr15, [r0], {140} @ 0x8c │ │ │ │ strb r9, [r5, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff68f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r6], -r1, lsr #30 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fefb │ │ │ │ + @ instruction: 0xf000fde7 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225334,29 +225472,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf859bfcb │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ orreq lr, r1, fp, lsl #22 │ │ │ │ - stc2 7, cr15, [r2, #-560] @ 0xfffffdd0 │ │ │ │ + blx 0xffcaa4be │ │ │ │ strb r9, [r5, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff2cf7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r6], -r5, ror #29 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000febf │ │ │ │ + @ instruction: 0xf000fdab │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225364,46 +225502,46 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bf8f │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a9201 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x3ad0e0 │ │ │ │ - bl 0x1ad2ec │ │ │ │ + bl 0x3ad308 │ │ │ │ + bl 0x1ad514 │ │ │ │ strbmi r0, [fp], -r1, asr #3 │ │ │ │ - stc2l 7, cr15, [r0], {140} @ 0x8c │ │ │ │ + blx 0xfec2a542 │ │ │ │ ldrb r9, [pc, r1, lsl #20] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0xf104469b │ │ │ │ @ instruction: 0xf8cd0810 │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r7, ror #29 │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ strmi pc, [r5], -r1, lsr #29 │ │ │ │ @ instruction: 0xf79f4650 │ │ │ │ - @ instruction: 0xf000fe7b │ │ │ │ + @ instruction: 0xf000fd67 │ │ │ │ vst2.8 {d16,d18}, [r9] │ │ │ │ and r6, r7, r0, ror #18 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ vmlsl.u q8, d5, d3[3] │ │ │ │ strcc r0, [r1, -pc, asr #10] │ │ │ │ andle r4, sp, r4, asr #10 │ │ │ │ ldrble r0, [r5, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r3, #2035]! @ 0x7f3 │ │ │ │ strbmi r7, [fp], -r1, lsr #16 │ │ │ │ ldmdavc sl!, {r0, r1, fp, ip, pc} │ │ │ │ andls r4, r0, r9, asr r4 │ │ │ │ @ instruction: 0xf78c4650 │ │ │ │ - strb pc, [r9, fp, ror #25]! @ │ │ │ │ + ubfx pc, r7, #23, #10 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0042f7fe │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -225411,33 +225549,33 @@ │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strcs r4, [r0], #-1674 @ 0xfffff976 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr6, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - mcr2 7, 2, pc, cr0, cr15, {4} @ │ │ │ │ + stc2 7, cr15, [ip, #-636]! @ 0xfffffd84 │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r0, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xec979 │ │ │ │ + streq pc, [pc, #965] @ 0xecba1 │ │ │ │ andsle r2, r5, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1bdee8 │ │ │ │ + blls 0x1be110 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsl r8 @ │ │ │ │ movwls r4, #1089 @ 0x441 │ │ │ │ ldrtmi r3, [fp], -r1, lsl #8 │ │ │ │ - streq pc, [pc, #965] @ 0xec9a1 │ │ │ │ - stc2 7, cr15, [r6], #560 @ 0x230 │ │ │ │ + streq pc, [pc, #965] @ 0xecbc9 │ │ │ │ + blx 0xfe5aa63a │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr12, cr14, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225446,63 +225584,63 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r7, ror #28 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r1, lsr #28 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fdfb │ │ │ │ + @ instruction: 0xf000fce7 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r0, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec63c │ │ │ │ + strne pc, [pc], #-964 @ 0xec864 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 6, pc, cr14, cr14, {7} @ │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1bdf34 │ │ │ │ + blls 0x1be15c │ │ │ │ eorcs pc, r5, fp, lsl r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - stc2l 7, cr15, [r4], #-560 @ 0xfffffdd0 │ │ │ │ + blx 0x152a6be │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strcs r4, [r0], #-1674 @ 0xfffff976 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr10, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr, #636]! @ 0x27c │ │ │ │ + stc2 7, cr15, [sl], #636 @ 0x27c │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xeca7d │ │ │ │ + streq pc, [pc, #965] @ 0xecca5 │ │ │ │ andsle r2, r5, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1bdfec │ │ │ │ + blls 0x1be214 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsr r8 @ │ │ │ │ movwls r4, #1089 @ 0x441 │ │ │ │ ldrtmi r3, [fp], -r1, lsl #8 │ │ │ │ - streq pc, [pc, #965] @ 0xecaa5 │ │ │ │ - stc2 7, cr15, [sl], #-560 @ 0xfffffdd0 │ │ │ │ + streq pc, [pc, #965] @ 0xecccd │ │ │ │ + blx 0x6aa73e │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr10, cr14, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225511,127 +225649,127 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r5, ror #27 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0x4604fd9f │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fd79 │ │ │ │ + @ instruction: 0xf000fc65 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r1, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec740 │ │ │ │ + strne pc, [pc], #-964 @ 0xec968 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 2, pc, cr12, cr14, {7} @ │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be038 │ │ │ │ + blls 0x1be260 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - blx 0xffb2a59a │ │ │ │ + blx 0xff62a7c0 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r9, lsr #27 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r3, ror #26 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fd3d │ │ │ │ + @ instruction: 0xf000fc29 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r2, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec7b8 │ │ │ │ + strne pc, [pc], #-964 @ 0xec9e0 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr0, cr14, {7} │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be0b0 │ │ │ │ + blls 0x1be2d8 │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - blx 0xfedaa612 │ │ │ │ + blx 0xfe8aa838 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r5], -r7, lsr #26 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fd01 │ │ │ │ + @ instruction: 0xf000fbed │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ ldrtmi r6, [r8], -r2, ror #6 │ │ │ │ @ instruction: 0x07ea461f │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc, #-965] @ 0xec46f │ │ │ │ + strne pc, [pc, #-965] @ 0xec697 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bdd3 │ │ │ │ @ instruction: 0xf0040301 │ │ │ │ andls r0, r3, r1, lsl #4 │ │ │ │ addeq lr, r2, #11264 @ 0x2c00 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ ldrmi r4, [r1], #-1595 @ 0xfffff9c5 │ │ │ │ eorcs pc, r4, r9, asr r8 @ │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0x1d2a696 │ │ │ │ + blx 0x182a8bc │ │ │ │ strb r9, [r0, r3, lsl #16]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strcs r4, [r0], #-1674 @ 0xfffff976 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ stc2 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr], #636 @ 0x27c │ │ │ │ + blx 0xfebaa942 │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xecc7d │ │ │ │ + streq pc, [pc, #965] @ 0xecea5 │ │ │ │ andsle r2, r6, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1be1ec │ │ │ │ + blls 0x1be414 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsr r8 @ │ │ │ │ movwls r3, #1025 @ 0x401 │ │ │ │ cmpeq r1, r8, lsl #22 │ │ │ │ vmvn.i32 d20, #-620756992 @ 0xdb000000 │ │ │ │ @ instruction: 0xf78c058f │ │ │ │ - @ instruction: 0x2c08fb29 │ │ │ │ + @ instruction: 0x2c08fa15 │ │ │ │ strbmi sp, [r8], -r8, ror #3 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ svclt 0x0000bd79 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225640,110 +225778,110 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r3, ror #25 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0x4604fc9d │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fc77 │ │ │ │ + @ instruction: 0xf000fb63 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r1, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec944 │ │ │ │ + strne pc, [pc], #-964 @ 0xecb6c │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be23c │ │ │ │ + blls 0x1be464 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf78c4643 │ │ │ │ - strb pc, [r4, r5, ror #21]! @ │ │ │ │ + ubfx pc, r1, #19, #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r7, lsr #25 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r1, ror #24 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fc3b │ │ │ │ + @ instruction: 0xf000fb27 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r2, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec9bc │ │ │ │ + strne pc, [pc], #-964 @ 0xecbe4 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be2b4 │ │ │ │ + blls 0x1be4dc │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf78c4643 │ │ │ │ - strb pc, [r4, pc, lsr #21]! @ │ │ │ │ + @ instruction: 0xe7e4f99b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r5], -r5, lsr #24 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fbff │ │ │ │ + @ instruction: 0xf000faeb │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ ldrtmi r6, [r8], -r2, ror #6 │ │ │ │ @ instruction: 0x07ea461f │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc, #-965] @ 0xec673 │ │ │ │ + strne pc, [pc, #-965] @ 0xec89b │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bcd1 │ │ │ │ @ instruction: 0xf0040301 │ │ │ │ andls r0, r3, r1, lsl #4 │ │ │ │ addeq lr, r2, #11264 @ 0x2c00 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ - bl 0x17e348 │ │ │ │ + bl 0x17e570 │ │ │ │ @ instruction: 0xf85901c1 │ │ │ │ @ instruction: 0xf8cd2024 │ │ │ │ @ instruction: 0xf78c8000 │ │ │ │ - stmdals r3, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7df │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ @ instruction: 0x46cb4615 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xff92aa96 │ │ │ │ + blx 0xff92acbe │ │ │ │ strbmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf79f46d1 │ │ │ │ - @ instruction: 0xf000fbb9 │ │ │ │ + @ instruction: 0xf000faa5 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ @ instruction: 0xf1046262 │ │ │ │ @ instruction: 0x07fb0a10 │ │ │ │ stmdavs fp!, {r3, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r1, r6, lsl r0 @ │ │ │ │ stmdaeq r3, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ eorvs sp, r0, r0, lsl r1 │ │ │ │ @@ -225753,468 +225891,468 @@ │ │ │ │ strcc r1, [r4, #-1807] @ 0xfffff8f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ strbmi r9, [r1], -r0, lsl #22 │ │ │ │ andls r4, r1, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0xf9bcf78c │ │ │ │ + @ instruction: 0xf8a8f78c │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ pkhbtmi r4, fp, r1, lsl #13 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ movwls lr, #4 │ │ │ │ - blx 0xffa2ab12 │ │ │ │ + blx 0xffa2ad3a │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xfe8aab1a │ │ │ │ + blx 0xfe8aad42 │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - blx 0x1f2a9a6 │ │ │ │ + blx 0x1a2abcc │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r2, #1107296256 @ 0x42000000 │ │ │ │ stmdaeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ streq pc, [r1, -r4] │ │ │ │ ldrle r0, [r7, #-2035] @ 0xfffff80d │ │ │ │ @ instruction: 0xf0159b00 │ │ │ │ - bl 0x1acb48 │ │ │ │ + bl 0x1acd70 │ │ │ │ @ instruction: 0xf8590187 │ │ │ │ ldrmi r3, [r9], #-40 @ 0xffffffd8 │ │ │ │ stmdbcc r4, {r0, r1, r5, r8, ip, lr, pc} │ │ │ │ eoreq pc, r4, fp, asr #16 │ │ │ │ @ instruction: 0xf3c6b997 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec79b │ │ │ │ + strne pc, [pc, #-965] @ 0xec9c3 │ │ │ │ stmdaeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ streq pc, [r1, -r4] │ │ │ │ strbtle r0, [r7], #2035 @ 0x7f3 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [r9, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorne pc, r8, r9, asr #16 │ │ │ │ @ instruction: 0x4650d1f5 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - blls 0x15bc3c │ │ │ │ + blls 0x15be64 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78c1202 │ │ │ │ - ldmib sp, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r1, [r2, r2, lsl #4] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r1, lsl #13 │ │ │ │ @ instruction: 0x460f469a │ │ │ │ usatmi r4, #19, r4, lsl #12 │ │ │ │ - blx 0xfe42abc2 │ │ │ │ + blx 0xfe42adea │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe46b8 │ │ │ │ strmi pc, [r5], -r5, asr #22 │ │ │ │ ldrtmi r4, [r7], -r8, asr #12 │ │ │ │ - blx 0x8aaa5a │ │ │ │ + blx 0x3aac80 │ │ │ │ movweq pc, #61440 @ 0xf000 @ │ │ │ │ msrvs SPSR_x, #1124073472 @ 0x43000000 │ │ │ │ ldrbmi r4, [r1], r8, asr #12 │ │ │ │ - beq 0x528ffc │ │ │ │ + beq 0x529224 │ │ │ │ strle r0, [r4, #-2025] @ 0xfffff817 │ │ │ │ ldrbeq r6, [sl, r6, lsr #16]! │ │ │ │ strle r4, [lr], #-1102 @ 0xfffffbb2 │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xec83f │ │ │ │ + strne pc, [pc, #-965] @ 0xeca67 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8cdbbe9 │ │ │ │ ldrtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf8d89303 │ │ │ │ andls r2, r2, r0 │ │ │ │ - @ instruction: 0xf98ef78c │ │ │ │ + @ instruction: 0xf87af78c │ │ │ │ movweq lr, #10717 @ 0x29dd │ │ │ │ svclt 0x0000e7e4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ @ instruction: 0x4691469b │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7fee102 │ │ │ │ strmi pc, [r5], -r7, asr #22 │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ strmi pc, [r6], -r1, lsl #22 │ │ │ │ @ instruction: 0xf79f4650 │ │ │ │ - @ instruction: 0xf000fadb │ │ │ │ + @ instruction: 0xf000f9c7 │ │ │ │ vst2.8 {d16-d19}, [r3] │ │ │ │ ldrbmi r6, [r0], -r2, ror #6 │ │ │ │ @ instruction: 0x46cb46da │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ ldrle r0, [r5, #-2033] @ 0xfffff80f │ │ │ │ eorcs pc, r9, fp, asr r8 @ │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ @ instruction: 0x07ea4417 │ │ │ │ svccc 0x0004d422 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec8d7 │ │ │ │ + strne pc, [pc, #-965] @ 0xecaff │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r9], #2033 @ 0x7f1 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [fp, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, fp, asr #16 │ │ │ │ strdlt sp, [r7], -r5 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe42acc8 │ │ │ │ + bllt 0xfe42aef0 │ │ │ │ stmdbls r2, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8529305 │ │ │ │ tstls r0, r4, lsr #32 │ │ │ │ andls r4, r4, r9, lsr r6 │ │ │ │ - @ instruction: 0xf930f78c │ │ │ │ + @ instruction: 0xf81cf78c │ │ │ │ movweq lr, #18909 @ 0x49dd │ │ │ │ svclt 0x0000e7cf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167904 │ │ │ │ + bcs 0x167b2c │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ strmi pc, [r5], -r3, lsr #21 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000fa7d │ │ │ │ + @ instruction: 0xf000f969 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec96b │ │ │ │ + strne pc, [pc, #-965] @ 0xecb93 │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe654 │ │ │ │ + blls 0xfe87c │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xf886f78c │ │ │ │ + @ instruction: 0xff72f78b │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109b6c │ │ │ │ + beq 0x109d94 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - eorseq r2, r5, r4, lsl ip │ │ │ │ + eorseq r2, r5, ip, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167990 │ │ │ │ + bcs 0x167bb8 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605fa5d │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000fa37 │ │ │ │ + @ instruction: 0xf000f923 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec9f7 │ │ │ │ + strne pc, [pc, #-965] @ 0xecc1f │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe6e0 │ │ │ │ + blls 0xfe908 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xf840f78c │ │ │ │ + @ instruction: 0xff2cf78b │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109bf8 │ │ │ │ + beq 0x109e20 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - eorseq r2, r5, r8, lsl ip │ │ │ │ + eorseq r2, r5, r0, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167a1c │ │ │ │ + bcs 0x167c44 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605fa17 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000f9f1 │ │ │ │ + @ instruction: 0xf000f8dd │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xeca83 │ │ │ │ + strne pc, [pc, #-965] @ 0xeccab │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe76c │ │ │ │ + blls 0xfe994 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xfffaf78b │ │ │ │ + cdp2 7, 14, cr15, cr6, cr11, {4} │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109c84 │ │ │ │ + beq 0x109eac │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - eorseq r2, r5, ip, lsl ip │ │ │ │ + eorseq r2, r5, r4, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167aa8 │ │ │ │ + bcs 0x167cd0 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605f9d1 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000f9ab │ │ │ │ + @ instruction: 0xf000f897 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xecb0f │ │ │ │ + strne pc, [pc, #-965] @ 0xecd37 │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe7f8 │ │ │ │ + blls 0xfea20 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xffb4f78b │ │ │ │ + cdp2 7, 10, cr15, cr0, cr11, {4} │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109d10 │ │ │ │ + beq 0x109f38 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - eorseq r2, r5, r0, lsr #24 │ │ │ │ + eorseq r2, r5, r8, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x229354 │ │ │ │ + bleq 0x22957c │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ strmi pc, [r5], -fp, lsl #19 │ │ │ │ @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f965 │ │ │ │ + @ instruction: 0xf000f851 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad194 │ │ │ │ - blx 0x77e896 │ │ │ │ + blls 0x1ad3bc │ │ │ │ + blx 0x77eabe │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - @ instruction: 0xff74f78b │ │ │ │ + cdp2 7, 6, cr15, cr0, cr11, {4} │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecbd7 │ │ │ │ + strne pc, [pc, #-965] @ 0xecdff │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, r4, lsr #24 │ │ │ │ + eorseq r2, r5, ip, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x2293f8 │ │ │ │ + bleq 0x229620 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ @ instruction: 0x4605f939 │ │ │ │ - @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f913 │ │ │ │ + @ instruction: 0xf79e4648 │ │ │ │ + @ instruction: 0xf000ffff │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad238 │ │ │ │ - blx 0x77e93a │ │ │ │ + blls 0x1ad460 │ │ │ │ + blx 0x77eb62 │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - @ instruction: 0xff22f78b │ │ │ │ + cdp2 7, 0, cr15, cr14, cr11, {4} │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecc7b │ │ │ │ + strne pc, [pc, #-965] @ 0xecea3 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, r8, lsr #24 │ │ │ │ + eorseq r2, r5, r0, lsr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x22949c │ │ │ │ + bleq 0x2296c4 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ strmi pc, [r5], -r7, ror #17 │ │ │ │ - @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f8c1 │ │ │ │ + @ instruction: 0xf79e4648 │ │ │ │ + @ instruction: 0xf000ffad │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad2dc │ │ │ │ - blx 0x77e9de │ │ │ │ + blls 0x1ad504 │ │ │ │ + blx 0x77ec06 │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - cdp2 7, 13, cr15, cr0, cr11, {4} │ │ │ │ + ldc2 7, cr15, [ip, #556]! @ 0x22c │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecd1f │ │ │ │ + strne pc, [pc, #-965] @ 0xecf47 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, ip, lsr #24 │ │ │ │ + eorseq r2, r5, r4, lsr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x229540 │ │ │ │ + bleq 0x229768 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ @ instruction: 0x4605f895 │ │ │ │ - @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f86f │ │ │ │ + @ instruction: 0xf79e4648 │ │ │ │ + @ instruction: 0xf000ff5b │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad380 │ │ │ │ - blx 0x77ea82 │ │ │ │ + blls 0x1ad5a8 │ │ │ │ + blx 0x77ecaa │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - cdp2 7, 7, cr15, cr14, cr11, {4} │ │ │ │ + stc2l 7, cr15, [sl, #-556]! @ 0xfffffdd4 │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecdc3 │ │ │ │ + strne pc, [pc, #-965] @ 0xecfeb │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, r0, lsr ip │ │ │ │ + eorseq r2, r5, r8, lsr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0xf64246f3 │ │ │ │ - vmov.i32 d20, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d22, q0, q6 │ │ │ │ andls r0, r1, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xf844f7fe │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf81ef79f │ │ │ │ + @ instruction: 0xff0af79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xecce3 @ │ │ │ │ - beq 0x2295fc │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xecf0b @ │ │ │ │ + beq 0x229824 │ │ │ │ @ instruction: 0x4642465b │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x153600 │ │ │ │ + bl 0x153828 │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - cdp2 7, 3, cr15, cr2, cr11, {4} │ │ │ │ + ldc2 7, cr15, [lr, #-556] @ 0xfffffdd4 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ ldrbmi r7, [r4, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -226223,29 +226361,29 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ - ldrmi pc, [r8, -r2, asr #12] │ │ │ │ + ldrvs pc, [r0, -r2, asr #12] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ strmi pc, [r6], -r5, lsl #16 │ │ │ │ @ instruction: 0xf79e4648 │ │ │ │ - @ instruction: 0xf000ffdf │ │ │ │ + @ instruction: 0xf000fecb │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ strcs r6, [r2, #-2146] @ 0xfffff79e │ │ │ │ @ instruction: 0x46424653 │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ ldmdavc ip!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x153678 │ │ │ │ + bl 0x1538a0 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf78b04fc │ │ │ │ - @ instruction: 0xf005fdf5 │ │ │ │ + @ instruction: 0xf005fce1 │ │ │ │ ldrbmi r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ @@ -226257,29 +226395,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0xf64246f3 │ │ │ │ - vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ + vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ andls r0, r1, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xffc2f7fd │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff9cf79e │ │ │ │ + mcr2 7, 4, pc, cr8, cr14, {4} @ │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xecde7 @ │ │ │ │ - beq 0x229700 │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xed00f @ │ │ │ │ + beq 0x229928 │ │ │ │ @ instruction: 0x4642465b │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x153704 │ │ │ │ + bl 0x15392c │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - ldc2 7, cr15, [r0, #556]! @ 0x22c │ │ │ │ + ldc2 7, cr15, [ip], {139} @ 0x8b │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ ldrbmi r7, [r4, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -226288,29 +226426,29 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ - strmi pc, [r0, -r2, asr #12]! │ │ │ │ + ldrvs pc, [r8, -r2, asr #12] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ strmi pc, [r6], -r3, lsl #31 │ │ │ │ @ instruction: 0xf79e4648 │ │ │ │ - @ instruction: 0xf000ff5d │ │ │ │ + @ instruction: 0xf000fe49 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ strcs r6, [r2, #-2146] @ 0xfffff79e │ │ │ │ @ instruction: 0x46424653 │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ ldmdavc ip!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x15377c │ │ │ │ + bl 0x1539a4 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf78b04fc │ │ │ │ - @ instruction: 0xf005fd73 │ │ │ │ + @ instruction: 0xf005fc5f │ │ │ │ ldrbmi r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ @@ -226324,397 +226462,397 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ andls r4, r1, #28, 24 @ 0x1c00 │ │ │ │ @ instruction: 0xff44f7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff1ef79e │ │ │ │ + mcr2 7, 0, pc, cr10, cr14, {4} @ │ │ │ │ andeq pc, pc, r0 │ │ │ │ - bvs 0x19aa4e4 │ │ │ │ + bvs 0x19aa70c │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed3ec │ │ │ │ + strle r0, [pc], #-2027 @ 0xed614 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [r2], -r7, lsr #16 │ │ │ │ ldrbmi r9, [fp], -r1, lsl #18 │ │ │ │ - bl 0x13ecd8 │ │ │ │ + bl 0x13ef00 │ │ │ │ @ instruction: 0xf78b0147 │ │ │ │ - andcs pc, r0, #2368 @ 0x940 │ │ │ │ + andcs pc, r0, #4352 @ 0x1100 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - bl 0x27e534 │ │ │ │ + bl 0x27e75c │ │ │ │ ldrtmi r2, [fp], #-771 @ 0xfffffcfd │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ - bcs 0x1f9c38 │ │ │ │ + bcs 0x1f9e60 │ │ │ │ ldcleq 8, cr15, [r0], #524 @ 0x20c │ │ │ │ andscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xe7d5d1f0 │ │ │ │ - eorseq r2, r5, r4, lsr ip │ │ │ │ + eorseq r2, r5, ip, lsr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ andls r4, r1, #28, 24 @ 0x1c00 │ │ │ │ mrc2 7, 7, pc, cr12, cr13, {7} │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - mrc2 7, 6, pc, cr6, cr14, {4} │ │ │ │ + stc2l 7, cr15, [r2, #632] @ 0x278 │ │ │ │ andeq pc, pc, r0 │ │ │ │ - bvs 0x19aa574 │ │ │ │ + bvs 0x19aa79c │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed47c │ │ │ │ + strle r0, [pc], #-2027 @ 0xed6a4 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [r2], -r7, lsr #16 │ │ │ │ ldrbmi r9, [fp], -r1, lsl #18 │ │ │ │ - bl 0x13ed68 │ │ │ │ + bl 0x13ef90 │ │ │ │ @ instruction: 0xf78b0147 │ │ │ │ - andcs pc, r0, #56576 @ 0xdd00 │ │ │ │ + andcs pc, r0, #205824 @ 0x32400 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - bl 0x27e5c4 │ │ │ │ + bl 0x27e7ec │ │ │ │ ldrtmi r2, [fp], #-771 @ 0xfffffcfd │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ - bcs 0x1f9cc8 │ │ │ │ + bcs 0x1f9ef0 │ │ │ │ ldcleq 8, cr15, [r0], #524 @ 0x20c │ │ │ │ andscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xe7d5d1f0 │ │ │ │ - eorseq r2, r5, r8, lsr ip │ │ │ │ + eorseq r2, r5, r0, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ ldcmi 6, cr4, [ip], {14} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ @ instruction: 0x4605feb1 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - eorseq pc, r1, #2224 @ 0x8b0 │ │ │ │ - bvs 0x14ea90c │ │ │ │ + eorseq pc, r1, #7616 @ 0x1dc0 │ │ │ │ + bvs 0x14eab34 │ │ │ │ andeq pc, pc, r0 │ │ │ │ cmppvs pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - blvs 0x19aa614 │ │ │ │ + blvs 0x19aa83c │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ - strle r0, [pc], #-2027 @ 0xed51c │ │ │ │ + strle r0, [pc], #-2027 @ 0xed744 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfee28 │ │ │ │ + blls 0xff050 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - stc2 7, cr15, [ip], {139} @ 0x8b │ │ │ │ + blx 0x1f2b5a6 │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - eorseq r2, r5, ip, lsr ip │ │ │ │ + eorseq r2, r5, r4, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ ldcmi 6, cr4, [ip], {14} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ strmi pc, [r5], -fp, ror #28 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - eorseq pc, r1, #1104 @ 0x450 │ │ │ │ - bvs 0x14ea998 │ │ │ │ + eorseq pc, r1, #3136 @ 0xc40 │ │ │ │ + bvs 0x14eabc0 │ │ │ │ andeq pc, pc, r0 │ │ │ │ cmppvs pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - blvs 0x19aa6a0 │ │ │ │ + blvs 0x19aa8c8 │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ - strle r0, [pc], #-2027 @ 0xed5a8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed7d0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfeeb4 │ │ │ │ + blls 0xff0dc │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - mcrr2 7, 8, pc, r6, cr11 @ │ │ │ │ + blx 0xdab632 │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - eorseq r2, r5, r0, asr #24 │ │ │ │ + eorseq r2, r5, r8, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f1 │ │ │ │ ldrdge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ andls r2, r1, #0, 10 │ │ │ │ mcr2 7, 1, pc, cr6, cr13, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - mcr2 7, 0, pc, cr0, cr14, {4} @ │ │ │ │ + stc2l 7, cr15, [ip], #632 @ 0x278 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ ldrbeq r4, [r1, r0, asr #12]! │ │ │ │ @ instruction: 0xf815d50f │ │ │ │ stmdbls r1, {r1, r3, lr} │ │ │ │ stmiaeq r4!, {r0, r5, r6, fp, ip}^ │ │ │ │ - ldc2 7, cr15, [r8], {139} @ 0x8b │ │ │ │ + blx 0x22b68e │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, fp, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, r4, asr #24 │ │ │ │ + eorseq r2, r5, ip, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f1 │ │ │ │ ldrdge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ andls r2, r1, #0, 10 │ │ │ │ stc2l 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr, #632]! @ 0x278 │ │ │ │ + stc2 7, cr15, [sl], #632 @ 0x278 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ ldrbeq r4, [r1, r0, asr #12]! │ │ │ │ @ instruction: 0xf815d50f │ │ │ │ stmdbls r1, {r1, r3, lr} │ │ │ │ stmiaeq r4!, {r0, r5, r6, fp, ip}^ │ │ │ │ - blx 0xff6ab4ea │ │ │ │ + blx 0xff1ab710 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, fp, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, r8, asr #24 │ │ │ │ + eorseq r2, r5, r0, asr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x16830c │ │ │ │ - ldrmi pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ + blcs 0x168534 │ │ │ │ + strvs pc, [ip], #-1602 @ 0xfffff9be │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12adc4 │ │ │ │ + bvs 0xfe12afec │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6, #-632]! @ 0xfffffd88 │ │ │ │ + stc2l 7, cr15, [r2], #-632 @ 0xfffffd88 │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed73c │ │ │ │ + strle r0, [pc], #-2027 @ 0xed964 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d3770 │ │ │ │ - bl 0x36e36c │ │ │ │ - blx 0x530772 │ │ │ │ + bl 0x3d3998 │ │ │ │ + bl 0x36e594 │ │ │ │ + blx 0x53099a │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a1f5c │ │ │ │ + blls 0x1a2184 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - @ instruction: 0xe7d7fbdd │ │ │ │ + ldrb pc, [r7, r9, asr #21] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x1683a4 │ │ │ │ - ldrmi pc, [r8], #-1602 @ 0xfffff9be │ │ │ │ + blcs 0x1685cc │ │ │ │ + ldrvs pc, [r0], #-1602 @ 0xfffff9be │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12ae5c │ │ │ │ + bvs 0xfe12b084 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [sl, #-632]! @ 0xfffffd88 │ │ │ │ + ldc2 7, cr15, [r6], {158} @ 0x9e │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed7d4 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed9fc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d3808 │ │ │ │ - bl 0x36e404 │ │ │ │ - blx 0x53080a │ │ │ │ + bl 0x3d3a30 │ │ │ │ + bl 0x36e62c │ │ │ │ + blx 0x530a32 │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a1ff4 │ │ │ │ + blls 0x1a221c │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - bfi pc, r1, #23, #1 @ │ │ │ │ + @ instruction: 0xe7d7fa7d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x16843c │ │ │ │ - ldrmi pc, [ip], #-1602 @ 0xfffff9be │ │ │ │ + blcs 0x168664 │ │ │ │ + ldrvs pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12aef4 │ │ │ │ + bvs 0xfe12b11c │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ stc2 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr], {158} @ 0x9e │ │ │ │ + blx 0xff3ab8fe │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed86c │ │ │ │ + strle r0, [pc], #-2027 @ 0xeda94 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d38a0 │ │ │ │ - bl 0x36e49c │ │ │ │ - blx 0x5308a2 │ │ │ │ + bl 0x3d3ac8 │ │ │ │ + bl 0x36e6c4 │ │ │ │ + blx 0x530aca │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a208c │ │ │ │ + blls 0x1a22b4 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - ldrb pc, [r7, r5, asr #22] @ │ │ │ │ + @ instruction: 0xe7d7fa31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x1684d4 │ │ │ │ - strtmi pc, [r0], #-1602 @ 0xfffff9be │ │ │ │ + blcs 0x1686fc │ │ │ │ + ldrvs pc, [r8], #-1602 @ 0xfffff9be │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12af8c │ │ │ │ + bvs 0xfe12b1b4 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2], {158} @ 0x9e │ │ │ │ + blx 0x20ab996 │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed904 │ │ │ │ + strle r0, [pc], #-2027 @ 0xedb2c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d3938 │ │ │ │ - bl 0x36e534 │ │ │ │ - blx 0x53093a │ │ │ │ + bl 0x3d3b60 │ │ │ │ + bl 0x36e75c │ │ │ │ + blx 0x530b62 │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a2124 │ │ │ │ + blls 0x1a234c │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - @ instruction: 0xe7d7faf9 │ │ │ │ + ldrb pc, [r7, r5, ror #19] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329aac │ │ │ │ + bleq 0x329cd4 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fc71 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fc4b │ │ │ │ + @ instruction: 0xf000fb37 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vabdl.s8 q10, d0, d20 │ │ │ │ + vorr.i32 d22, #201326592 @ 0x0c000000 │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f28c │ │ │ │ + bl 0x27f4b4 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2e04 │ │ │ │ + blne 0xff9a302c │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee1b0 │ │ │ │ + bl 0x2ee3d8 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1adbfc │ │ │ │ - blx 0x52e6be │ │ │ │ - bls 0x235de8 │ │ │ │ + bl 0x1ade24 │ │ │ │ + blx 0x52e8e6 │ │ │ │ + bls 0x236010 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d188 │ │ │ │ - blls 0x1fe1d8 │ │ │ │ - blls 0x1d25d0 │ │ │ │ - blx 0xfef2b800 │ │ │ │ + b 0x117d3b0 │ │ │ │ + blls 0x1fe400 │ │ │ │ + blls 0x1d27f8 │ │ │ │ + @ instruction: 0xf9a4f78b │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226722,40 +226860,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329b50 │ │ │ │ + bleq 0x329d78 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fc1f │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fbf9 │ │ │ │ + @ instruction: 0xf000fae5 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vabdl.s8 q10, d0, d24 │ │ │ │ + vabdl.s8 q11, d0, d16 │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f330 │ │ │ │ + bl 0x27f558 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2ea8 │ │ │ │ + blne 0xff9a30d0 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee254 │ │ │ │ + bl 0x2ee47c │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1adca0 │ │ │ │ - blx 0x52e762 │ │ │ │ - bls 0x235e8c │ │ │ │ + bl 0x1adec8 │ │ │ │ + blx 0x52e98a │ │ │ │ + bls 0x2360b4 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d22c │ │ │ │ - blls 0x1fe27c │ │ │ │ - blls 0x1d2674 │ │ │ │ - blx 0x1aab8a4 │ │ │ │ + b 0x117d454 │ │ │ │ + blls 0x1fe4a4 │ │ │ │ + blls 0x1d289c │ │ │ │ + @ instruction: 0xf952f78b │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226763,40 +226901,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329bf4 │ │ │ │ + bleq 0x329e1c │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ strmi pc, [r5], -sp, asr #23 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fba7 │ │ │ │ + @ instruction: 0xf000fa93 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vabdl.s8 q10, d0, d28 │ │ │ │ + vabdl.s8 q11, d0, d20 │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f3d4 │ │ │ │ + bl 0x27f5fc │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2f4c │ │ │ │ + blne 0xff9a3174 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee2f8 │ │ │ │ + bl 0x2ee520 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1add44 │ │ │ │ - blx 0x52e806 │ │ │ │ - bls 0x235f30 │ │ │ │ + bl 0x1adf6c │ │ │ │ + blx 0x52ea2e │ │ │ │ + bls 0x236158 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d2d0 │ │ │ │ - blls 0x1fe320 │ │ │ │ - blls 0x1d2718 │ │ │ │ - blx 0x62b948 │ │ │ │ + b 0x117d4f8 │ │ │ │ + blls 0x1fe548 │ │ │ │ + blls 0x1d2940 │ │ │ │ + @ instruction: 0xf900f78b │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226804,40 +226942,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329c98 │ │ │ │ + bleq 0x329ec0 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fb7b │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fb55 │ │ │ │ + @ instruction: 0xf000fa41 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vabdl.s8 q11, d0, d24 │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f478 │ │ │ │ + bl 0x27f6a0 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2ff0 │ │ │ │ + blne 0xff9a3218 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee39c │ │ │ │ + bl 0x2ee5c4 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1adde8 │ │ │ │ - blx 0x52e8aa │ │ │ │ - bls 0x235fd4 │ │ │ │ + bl 0x1ae010 │ │ │ │ + blx 0x52ead2 │ │ │ │ + bls 0x2361fc │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d374 │ │ │ │ - blls 0x1fe3c4 │ │ │ │ - blls 0x1d27bc │ │ │ │ - @ instruction: 0xf9c2f78b │ │ │ │ + b 0x117d59c │ │ │ │ + blls 0x1fe5ec │ │ │ │ + blls 0x1d29e4 │ │ │ │ + @ instruction: 0xf8aef78b │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226846,30 +226984,30 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x469246f3 │ │ │ │ - blx 0xc2bbfa │ │ │ │ + blx 0xc2be22 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldrmi pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ + strvs pc, [ip], #-1602 @ 0xfffff9be │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - blx 0x1aba8e │ │ │ │ + @ instruction: 0xf9eef79e │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xed71b @ │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xed943 @ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640463b │ │ │ │ strle r0, [r9, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf982f78b │ │ │ │ + @ instruction: 0xf86ef78b │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226880,61 +227018,61 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ strmi pc, [r5], -sp, ror #21 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fac7 │ │ │ │ + @ instruction: 0xf000f9b3 │ │ │ │ @ instruction: 0xf642070f │ │ │ │ - vmov.i32 d20, #134217728 @ 0x08000000 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ vst1.8 {d16-d18}, [r7 :256], r5 │ │ │ │ strcs r6, [r2], #-1890 @ 0xfffff89e │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [sl], #-1595 @ 0xfffff9c5 │ │ │ │ strbeq r4, [r9, r0, asr #12]! │ │ │ │ ldmdavc r1!, {r0, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ ldcleq 0, cr15, [ip], #4 │ │ │ │ andcs lr, r2, #12, 22 @ 0x3000 │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d24442 │ │ │ │ @ instruction: 0xf8cd2cf0 │ │ │ │ @ instruction: 0xf78bb000 │ │ │ │ - strcc pc, [r1], #-2367 @ 0xfffff6c1 │ │ │ │ - strne pc, [pc, #-965] @ 0xed907 │ │ │ │ + strcc pc, [r1], #-2091 @ 0xfffff7d5 │ │ │ │ + strne pc, [pc, #-965] @ 0xedb2f │ │ │ │ stccs 6, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x469246f3 │ │ │ │ - blx 0xfebabcfc │ │ │ │ + blx 0xfebabf24 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldrmi pc, [ip], #-1602 @ 0xfffff9be │ │ │ │ + ldrvs pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - blx 0xfe12bb90 │ │ │ │ + @ instruction: 0xf96cf79e │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xed81f @ │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xeda47 @ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640463b │ │ │ │ strle r0, [r9, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf900f78b │ │ │ │ + @ instruction: 0xffecf78a │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226945,217 +227083,217 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ strmi pc, [r5], -fp, ror #20 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fa45 │ │ │ │ + @ instruction: 0xf000f931 │ │ │ │ @ instruction: 0xf642070f │ │ │ │ - vsubhn.i16 d20, q0, q8 │ │ │ │ + vmov.i32 d22, #134217728 @ 0x08000000 │ │ │ │ vst1.8 {d16-d18}, [r7 :256], r5 │ │ │ │ strcs r6, [r2], #-1890 @ 0xfffff89e │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [sl], #-1595 @ 0xfffff9c5 │ │ │ │ strbeq r4, [r9, r0, asr #12]! │ │ │ │ ldmdavc r1!, {r0, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ ldcleq 0, cr15, [ip], #4 │ │ │ │ andcs lr, r2, #12, 22 @ 0x3000 │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d24442 │ │ │ │ @ instruction: 0xf8cd2cf0 │ │ │ │ - @ instruction: 0xf78bb000 │ │ │ │ - strcc pc, [r1], #-2237 @ 0xfffff743 │ │ │ │ - strne pc, [pc, #-965] @ 0xeda0b │ │ │ │ + @ instruction: 0xf78ab000 │ │ │ │ + strcc pc, [r1], #-4009 @ 0xfffff057 │ │ │ │ + strne pc, [pc, #-965] @ 0xedc33 │ │ │ │ stccs 6, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ - ldrtmi pc, [r4], #-1602 @ 0xfffff9be @ │ │ │ │ + strtvs pc, [ip], #-1602 @ 0xfffff9be │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ - blx 0xa2be08 │ │ │ │ + blx 0xa2c030 │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9fef79e │ │ │ │ + @ instruction: 0xf8eaf79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x1a9f68 │ │ │ │ - strle r0, [pc], #-2027 @ 0xede30 │ │ │ │ + beq 0x1aa190 │ │ │ │ + strle r0, [pc], #-2027 @ 0xee058 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r0, r4, r8 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ - blx 0x870e6a │ │ │ │ + blx 0x871092 │ │ │ │ @ instruction: 0xf00cb10a │ │ │ │ ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1bf038 │ │ │ │ + bl 0x1bf260 │ │ │ │ @ instruction: 0xf10c036c │ │ │ │ @ instruction: 0xf1bc3cff │ │ │ │ @ instruction: 0xf8933fff │ │ │ │ - b 0x11bd23c │ │ │ │ + b 0x11bd464 │ │ │ │ mvnle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r3, lsl #22 │ │ │ │ strbmi r9, [r3], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf85cf78b │ │ │ │ + @ instruction: 0xff48f78a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ - ldrtmi pc, [r8], #-1602 @ 0xfffff9be @ │ │ │ │ + ldrtvs pc, [r0], #-1602 @ 0xfffff9be @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf9d2f7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9acf79e │ │ │ │ + @ instruction: 0xf898f79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x1aa00c │ │ │ │ - strle r0, [pc], #-2027 @ 0xeded4 │ │ │ │ + beq 0x1aa234 │ │ │ │ + strle r0, [pc], #-2027 @ 0xee0fc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r0, r4, r8 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ - blx 0x870f0e │ │ │ │ + blx 0x871136 │ │ │ │ @ instruction: 0xf00cb10a │ │ │ │ ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1bf0dc │ │ │ │ + bl 0x1bf304 │ │ │ │ @ instruction: 0xf10c036c │ │ │ │ @ instruction: 0xf1bc3cff │ │ │ │ @ instruction: 0xf8933fff │ │ │ │ - b 0x11bd2e0 │ │ │ │ + b 0x11bd508 │ │ │ │ mvnle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r3, lsl #22 │ │ │ │ strbmi r9, [r3], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf80af78b │ │ │ │ + cdp2 7, 15, cr15, cr6, cr10, {4} │ │ │ │ svclt 0x0000e7d0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mcrrne 0, 8, fp, lr, cr5 │ │ │ │ ldrmi r4, [r3], r0, lsl #13 │ │ │ │ @ instruction: 0xf6420236 │ │ │ │ - vmvn.i32 d20, #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 d22, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8cd0435 │ │ │ │ @ instruction: 0xf7fde008 │ │ │ │ @ instruction: 0x4605f97f │ │ │ │ @ instruction: 0xf5064640 │ │ │ │ @ instruction: 0xf79e6a4f │ │ │ │ - @ instruction: 0xf000f957 │ │ │ │ + @ instruction: 0xf000f843 │ │ │ │ @ instruction: 0xf506000f │ │ │ │ vst1.8 {d22-d24}, [r0 :256] │ │ │ │ strbmi r6, [r2], #1890 @ 0x762 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strls r4, [r3], -r6, asr #8 │ │ │ │ @ instruction: 0x07ea463b │ │ │ │ @ instruction: 0xf894d50f │ │ │ │ strbmi ip, [r0], -r0 │ │ │ │ vmlals.f32 s18, s4, s6 │ │ │ │ orreq lr, ip, fp, lsl #22 │ │ │ │ ands pc, ip, sl, lsr r8 @ │ │ │ │ andscs pc, ip, r2, lsr r8 @ │ │ │ │ - b 0x11937a0 │ │ │ │ + b 0x11939c8 │ │ │ │ @ instruction: 0xf78a420e │ │ │ │ - strcc pc, [r1], #-4047 @ 0xfffff031 │ │ │ │ - strne pc, [pc, #-965] @ 0xedbe7 │ │ │ │ + strcc pc, [r1], #-3771 @ 0xfffff145 │ │ │ │ + strne pc, [pc, #-965] @ 0xede0f │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mcrrne 0, 8, fp, lr, cr5 │ │ │ │ ldrmi r4, [r3], r0, lsl #13 │ │ │ │ @ instruction: 0xf6420236 │ │ │ │ - vmls.i d20, d0, d0[0] │ │ │ │ + vmvn.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf8cd0435 │ │ │ │ @ instruction: 0xf7fde008 │ │ │ │ @ instruction: 0x4605f937 │ │ │ │ @ instruction: 0xf5064640 │ │ │ │ - @ instruction: 0xf79e6a4f │ │ │ │ - @ instruction: 0xf000f90f │ │ │ │ + @ instruction: 0xf79d6a4f │ │ │ │ + @ instruction: 0xf000fffb │ │ │ │ @ instruction: 0xf506000f │ │ │ │ vst1.8 {d22-d24}, [r0 :256] │ │ │ │ strbmi r6, [r2], #1890 @ 0x762 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strls r4, [r3], -r6, asr #8 │ │ │ │ @ instruction: 0x07ea463b │ │ │ │ @ instruction: 0xf894d50f │ │ │ │ strbmi ip, [r0], -r0 │ │ │ │ vmlals.f32 s18, s4, s6 │ │ │ │ orreq lr, ip, fp, lsl #22 │ │ │ │ ands pc, ip, sl, lsr r8 @ │ │ │ │ andscs pc, ip, r2, lsr r8 @ │ │ │ │ - b 0x1193830 │ │ │ │ + b 0x1193a58 │ │ │ │ @ instruction: 0xf78a420e │ │ │ │ - strcc pc, [r1], #-3975 @ 0xfffff079 │ │ │ │ - strne pc, [pc, #-965] @ 0xedc77 │ │ │ │ + strcc pc, [r1], #-3699 @ 0xfffff18d │ │ │ │ + strne pc, [pc, #-965] @ 0xede9f │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ @ instruction: 0x4605f8f5 │ │ │ │ - @ instruction: 0xf79e4638 │ │ │ │ - @ instruction: 0xf000f8cf │ │ │ │ + @ instruction: 0xf79d4638 │ │ │ │ + @ instruction: 0xf000ffbb │ │ │ │ @ instruction: 0xf642060f │ │ │ │ - vmul.i d20, d0, d0[1] │ │ │ │ + vmvn.i16 d22, #12 @ 0x000c │ │ │ │ vst2.8 {d16-d17}, [r6 :256], r5 │ │ │ │ strcs r6, [r0], #-1634 @ 0xfffff99e │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbmi r4, [ip], #1587 @ 0x633 │ │ │ │ @ instruction: 0x07ea4638 │ │ │ │ @ instruction: 0xf818d50e │ │ │ │ - bl 0x1760b0 │ │ │ │ + bl 0x1762d8 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x16e2f0 │ │ │ │ + bl 0x16e518 │ │ │ │ ldrtmi r2, [sl], #-524 @ 0xfffffdf4 │ │ │ │ ldclcs 8, cr15, [r0], #840 @ 0x348 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff46f78a │ │ │ │ + cdp2 7, 3, cr15, cr2, cr10, {4} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -227164,69 +227302,69 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ @ instruction: 0x4605f8b3 │ │ │ │ - @ instruction: 0xf79e4638 │ │ │ │ - @ instruction: 0xf000f88d │ │ │ │ + @ instruction: 0xf79d4638 │ │ │ │ + @ instruction: 0xf000ff79 │ │ │ │ @ instruction: 0xf642060f │ │ │ │ - vmul.i d20, d0, d0[2] │ │ │ │ + vmul.i d22, d0, d0[0] │ │ │ │ vst2.8 {d16-d17}, [r6 :256], r5 │ │ │ │ strcs r6, [r0], #-1634 @ 0xfffff99e │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbmi r4, [ip], #1587 @ 0x633 │ │ │ │ @ instruction: 0x07ea4638 │ │ │ │ @ instruction: 0xf818d50e │ │ │ │ - bl 0x176134 │ │ │ │ + bl 0x17635c │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x16e374 │ │ │ │ + bl 0x16e59c │ │ │ │ ldrtmi r2, [sl], #-524 @ 0xfffffdf4 │ │ │ │ ldclcs 8, cr15, [r0], #840 @ 0x348 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff04f78a │ │ │ │ + ldc2l 7, cr15, [r0, #552]! @ 0x228 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45364 │ │ │ │ + bl 0xfec4558c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ - bls 0x16c444 │ │ │ │ + bls 0x16c66c │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - blx 0x18bb1b8 │ │ │ │ + blx 0x18bb3e0 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c01f04 │ │ │ │ - b 0xfe1721d0 │ │ │ │ + b 0xfe1723f8 │ │ │ │ strbmi r0, [r4, #-769]! @ 0xfffffcff │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ andcc pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r0], -sp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b919 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec453c0 │ │ │ │ + bl 0xfec455e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ - bls 0x12c3f0 │ │ │ │ + bls 0x12c618 │ │ │ │ @ instruction: 0xf1029901 │ │ │ │ andcc r3, pc, #65280 @ 0xff00 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strle r0, [r7, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, ip, r9 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @@ -227234,22 +227372,22 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [r4, #257] @ 0x101 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000b8ef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45414 │ │ │ │ + bl 0xfec4563c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf85ef7fd │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ strcc r1, [lr], #-3753 @ 0xfffff157 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r4, #-143]! @ 0xffffff71 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorscs pc, r2, r5, asr r8 @ │ │ │ │ @@ -227259,25 +227397,25 @@ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ movweq lr, #10828 @ 0x2a4c │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b8bd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45478 │ │ │ │ + bl 0xfec456a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf82cf7fd │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ vmax.f32 d17, d3, d25 │ │ │ │ - vmvn.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf85e0435 │ │ │ │ - blx 0x18bdeb0 │ │ │ │ + blx 0x18be0d8 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsgt pc, ip, r4, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -227285,112 +227423,112 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b889 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec454e0 │ │ │ │ + bl 0xfec45708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x1366f8 │ │ │ │ + bcc 0x136920 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8013b18 │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000b861 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45530 │ │ │ │ + bl 0xfec45758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xffd0f7fc │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ - blx 0x18af824 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + blx 0x18afa4c │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blx 0xfedae59c │ │ │ │ + blx 0xfedae7c4 │ │ │ │ addsmi pc, r4, #201326594 @ 0xc000002 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ tstpeq r0, #-1073741784 @ p-variant is OBSOLETE @ 0xc0000028 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b831 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45590 │ │ │ │ + bl 0xfec457b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xffa0f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1de4bc │ │ │ │ - b 0x1aefd8 │ │ │ │ - b 0xfe1af004 │ │ │ │ + b 0xfe1de6e4 │ │ │ │ + b 0x1af200 │ │ │ │ + b 0xfe1af22c │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec455ec │ │ │ │ + bl 0xfec45814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff72f7fc │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ - blx 0x18af8e0 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + blx 0x18afb08 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ - blx 0xfe7ee658 │ │ │ │ + blx 0xfe7ee880 │ │ │ │ addsmi pc, r4, #156, 24 @ 0x9c00 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bfd5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45648 │ │ │ │ + bl 0xfec45870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff44f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r4, #-2587]! @ 0xfffff5e5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -227398,62 +227536,62 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bfa7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec456a4 │ │ │ │ + bl 0xfec458cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff16f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svccc 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe17faac │ │ │ │ - b 0x1bf1ac │ │ │ │ - b 0xfe1af114 │ │ │ │ + b 0xfe17fcd4 │ │ │ │ + b 0x1bf3d4 │ │ │ │ + b 0xfe1af33c │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x007af7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec456fc │ │ │ │ + bl 0xfec45924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ strmi pc, [r4], -r9, ror #29 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ - cdpne 2, 3, cr15, cr8, cr3, {2} │ │ │ │ + cdpcc 2, 3, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ - strcs pc, [pc], #-964 @ 0xee524 │ │ │ │ - bl 0x488574 │ │ │ │ + strcs pc, [pc], #-964 @ 0xee74c │ │ │ │ + bl 0x48879c │ │ │ │ @ instruction: 0xf85e07c5 │ │ │ │ - blx 0xfe5c6604 │ │ │ │ + blx 0xfe5c682c │ │ │ │ ldmdavs r3, {r0, r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs pc, {r0, r2, r3, r4, r5, r6, fp, sp, lr} @ │ │ │ │ rsbsmi fp, fp, fp, lsl sl │ │ │ │ stmdavs lr, {r0, r1, r4, r5, lr}^ │ │ │ │ andvs r4, fp, fp, ror r0 │ │ │ │ movweq lr, #51846 @ 0xca86 │ │ │ │ rsbsmi r4, r3, fp, lsr #32 │ │ │ │ - bl 0x48667c │ │ │ │ + bl 0x4868a4 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ stmvs ip, {r2, r4, r5, sp, lr} │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - blt 0x57ad68 │ │ │ │ + blt 0x57af90 │ │ │ │ rsbmi fp, r2, fp, lsl sl │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ @@ -227462,312 +227600,312 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf1044683 │ │ │ │ @ instruction: 0xf7fc0a08 │ │ │ │ vceq.f32 d31, d19, d17 │ │ │ │ - vmov.i64 d17, #0x00000000ff000000 │ │ │ │ + vmov.i64 d19, #0x0000000000000000 │ │ │ │ @ instruction: 0xf1a40e35 │ │ │ │ @ instruction: 0xf1a50c08 │ │ │ │ @ instruction: 0xf85c0108 │ │ │ │ @ instruction: 0xf8519f08 │ │ │ │ strbmi r5, [r2, #3848]! @ 0xf08 │ │ │ │ movwmi lr, #39503 @ 0x9a4f │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x11c8704 │ │ │ │ + b 0x11c892c │ │ │ │ sbclt r4, r2, #1207959552 @ 0x48000000 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stmiaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsvs pc, r2, lr, asr r8 @ │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14db04c │ │ │ │ + b 0x14db274 │ │ │ │ @ instruction: 0xf8d84202 │ │ │ │ - b 0x118e5f8 │ │ │ │ - b 0x11bee50 │ │ │ │ - b 0xfe17f200 │ │ │ │ - b 0xfe1aee10 │ │ │ │ - b 0x16f20c │ │ │ │ - b 0x1aee1c │ │ │ │ - b 0xfe16f218 │ │ │ │ - b 0xfe1aee20 │ │ │ │ + b 0x118e820 │ │ │ │ + b 0x11bf078 │ │ │ │ + b 0xfe17f428 │ │ │ │ + b 0xfe1af038 │ │ │ │ + b 0x16f434 │ │ │ │ + b 0x1af044 │ │ │ │ + b 0xfe16f440 │ │ │ │ + b 0xfe1af048 │ │ │ │ subvs r0, sl, r5, lsl #6 │ │ │ │ bicsle r6, r0, fp │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bee9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 2, pc, cr6, cr12, {7} │ │ │ │ - blx 0x18d4a3c │ │ │ │ - bls 0x12d83c │ │ │ │ - cdpne 2, 3, cr15, cr8, cr3, {2} │ │ │ │ + blx 0x18d4c64 │ │ │ │ + bls 0x12da64 │ │ │ │ + cdpcc 2, 3, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ - strcs pc, [pc], #-960 @ 0xee648 │ │ │ │ + strcs pc, [pc], #-960 @ 0xee870 │ │ │ │ strtmi r6, [r8], -fp, lsl #16 │ │ │ │ - bl 0x4887ac │ │ │ │ + bl 0x4889d4 │ │ │ │ @ instruction: 0xf85e05cc │ │ │ │ - b 0xfe2c6748 │ │ │ │ + b 0xfe2c6970 │ │ │ │ @ instruction: 0xf8d20c03 │ │ │ │ - b 0x40e660 │ │ │ │ + b 0x40e888 │ │ │ │ stmdavs sp!, {r1, r2, sl, fp}^ │ │ │ │ streq lr, [r3], -ip, lsl #21 │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ movweq lr, #27272 @ 0x6a88 │ │ │ │ @ instruction: 0xf85e402b │ │ │ │ rsbsmi r5, r3, r4, lsr r0 │ │ │ │ - bl 0x4867a8 │ │ │ │ + bl 0x4869d0 │ │ │ │ ldmib r1, {r2, r6, r7, r8, r9}^ │ │ │ │ ldmdavs lr, {r1, r9, sl, fp, lr}^ │ │ │ │ movwgt lr, #10706 @ 0x29d2 │ │ │ │ andeq lr, lr, #140, 20 @ 0x8c000 │ │ │ │ eorsmi r4, r2, r3, rrx │ │ │ │ - b 0xfe17e740 │ │ │ │ + b 0xfe17e968 │ │ │ │ rsbmi r0, r3, lr, lsl #4 │ │ │ │ addvs r6, fp, sl, asr #1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bea1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec458b0 │ │ │ │ + bl 0xfec45ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7fc9101 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - teqpne r8, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + teqpcc r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.u8 q11, d0, d18 │ │ │ │ strtmi r2, [r8], -pc, lsl #24 │ │ │ │ - bl 0x1c8710 │ │ │ │ + bl 0x1c8938 │ │ │ │ subsmi r0, r5, lr, asr #13 │ │ │ │ eorscs pc, lr, r3, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s5 │ │ │ │ stmdavs r5!, {r1, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r2, #581632 @ 0x8e000 │ │ │ │ ldrd pc, [r4], -r6 │ │ │ │ andvs r6, sl, lr, asr #16 │ │ │ │ andeq lr, r5, #548864 @ 0x86000 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ andeq lr, r6, #581632 @ 0x8e000 │ │ │ │ - bl 0x1c6830 │ │ │ │ + bl 0x1c6a58 │ │ │ │ @ instruction: 0xf85302cc │ │ │ │ ldmib r1, {r2, r3, r4, r5, lr, pc}^ │ │ │ │ ldmdavs r3, {r1, r8, sl, sp, lr}^ │ │ │ │ and lr, r2, #212, 18 @ 0x350000 │ │ │ │ - b 0xfe27e8c4 │ │ │ │ - b 0xbf1f58 │ │ │ │ - b 0x9b175c │ │ │ │ + b 0xfe27eaec │ │ │ │ + b 0xbf2180 │ │ │ │ + b 0x9b1984 │ │ │ │ rsbmi r0, fp, r2, lsl #6 │ │ │ │ andeq lr, r6, #140, 20 @ 0x8c000 │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be57 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45944 │ │ │ │ + bl 0xfec45b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x136b5c │ │ │ │ + bcc 0x136d84 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d505 │ │ │ │ - blcs 0xfa76c │ │ │ │ + blcs 0xfa994 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, r1, ror #10 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 1, APSR_nzcv, cr0, cr12, {7} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45990 │ │ │ │ + bl 0xfec45bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stc2 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ - blx 0x18afc84 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + blx 0x18afeac │ │ │ │ @ instruction: 0xf932fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xee9fc │ │ │ │ + blcs 0xeec24 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - b 0x1bf21c │ │ │ │ - b 0xbef408 │ │ │ │ - b 0x11b180c │ │ │ │ + b 0x1bf444 │ │ │ │ + b 0xbef630 │ │ │ │ + b 0x11b1a34 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 0, pc, cr2, cr12, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec459ec │ │ │ │ + bl 0xfec45c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf855425b │ │ │ │ subsmi ip, r3, ip, lsr r0 │ │ │ │ - b 0x1bfdfc │ │ │ │ - b 0xfe1af460 │ │ │ │ + b 0x1c0024 │ │ │ │ + b 0xfe1af688 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45a48 │ │ │ │ + bl 0xfec45c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x12dd68 │ │ │ │ + bls 0x12df90 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vmov.i64 d17, #0x00000000ff000000 │ │ │ │ + vmov.i64 d19, #0x0000000000000000 │ │ │ │ ldmdavs r3, {r0, r2, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {r7, sl, fp, sp} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe4088c0 │ │ │ │ + b 0xfe408ae8 │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1b76a0 │ │ │ │ + b 0xfe1b78c8 │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x4869d8 │ │ │ │ + bl 0x486c00 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ addcs pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r2, r2, r0, lsl #7 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45ae8 │ │ │ │ + bl 0xfec45d10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x12dcc8 │ │ │ │ + bls 0x12def0 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vmov.i64 d17, #0x00000000ff000000 │ │ │ │ + vmov.i64 d19, #0x0000000000000000 │ │ │ │ ldmdavs r3, {r0, r2, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {sl, fp, lr} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408960 │ │ │ │ + b 0xfe408b88 │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1bf540 │ │ │ │ + b 0xfe1bf768 │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x486a78 │ │ │ │ + bl 0x486ca0 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ andmi pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r4, r2, r0, lsl #6 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45b88 │ │ │ │ + bl 0xfec45db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x136da0 │ │ │ │ + bcc 0x136fc8 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf801425b │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bd0f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45bd4 │ │ │ │ + bl 0xfec45dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ - blx 0x18afec8 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + blx 0x18b00f0 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ subsmi r0, fp, #143 @ 0x8f │ │ │ │ @ instruction: 0xf8554294 │ │ │ │ - b 0x1e6b04 │ │ │ │ - b 0xbef648 │ │ │ │ - b 0x11b1a4c │ │ │ │ + b 0x1e6d2c │ │ │ │ + b 0xbef870 │ │ │ │ + b 0x11b1c74 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c2c │ │ │ │ + bl 0xfec45e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mrrc2 7, 15, pc, r2, cr12 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r4, #-603]! @ 0xfffffda5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -227775,110 +227913,110 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bcb5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c88 │ │ │ │ + bl 0xfec45eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x1002b0 │ │ │ │ + bls 0x1004d8 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vmov.i64 d17, #0x00000000ff000000 │ │ │ │ + vmov.i64 d19, #0x0000000000000000 │ │ │ │ rsclt r0, r5, #848 @ 0x350 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xeeab4 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeecdc │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stccs 0, cr15, [r0], {140} @ 0x8c │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408c40 │ │ │ │ + b 0xfe408e68 │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf0834073 │ │ │ │ eormi r2, fp, r0, lsl #7 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe49f6fc │ │ │ │ + b 0xfe49f924 │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45d20 │ │ │ │ + bl 0xfec45f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x100348 │ │ │ │ + bls 0x100570 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vmov.i64 d17, #0x00000000ff000000 │ │ │ │ + vmov.i64 d19, #0x0000000000000000 │ │ │ │ rsclt r0, r5, #848 @ 0x350 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xeeb4c │ │ │ │ + strcs pc, [pc], #-964 @ 0xeed74 │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stcmi 1, cr15, [r0], {12} │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408cd8 │ │ │ │ + b 0xfe408f00 │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf1034073 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe49f794 │ │ │ │ + b 0xfe49f9bc │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45db8 │ │ │ │ + bl 0xfec45fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe3acbbe │ │ │ │ + blx 0xfe3acde6 │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ + vmvn.i32 d19, #255 @ 0x000000ff │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeebe0 │ │ │ │ - bl 0x408c10 │ │ │ │ - bls 0x1706fc │ │ │ │ + strcs pc, [pc], #-964 @ 0xeee08 │ │ │ │ + bl 0x408e38 │ │ │ │ + bls 0x170924 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0xfe186cc8 │ │ │ │ - b 0x3f1c08 │ │ │ │ + b 0xfe186ef0 │ │ │ │ + b 0x3f1e30 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3fec14 │ │ │ │ + b 0xfe3fee3c │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andvs r4, pc, sl, asr r0 @ │ │ │ │ subsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r9, sl, r1, lsl #22 │ │ │ │ subsmi r6, sl, sl, asr #16 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ @@ -227886,75 +228024,75 @@ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000bbd7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45e44 │ │ │ │ + bl 0xfec4606c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x122cc4a │ │ │ │ + blx 0x122ce72 │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ + vmvn.i32 d19, #255 @ 0x000000ff │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeec6c │ │ │ │ - bl 0x408c9c │ │ │ │ - bls 0x170788 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeee94 │ │ │ │ + bl 0x408ec4 │ │ │ │ + bls 0x1709b0 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x9c6d54 │ │ │ │ - b 0x3f1c90 │ │ │ │ + b 0x9c6f7c │ │ │ │ + b 0x3f1eb8 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3feca0 │ │ │ │ + b 0xfe3feec8 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x13ee0c │ │ │ │ + blls 0x13f034 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ movweq lr, #14894 @ 0x3a2e │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000bb8f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45ed4 │ │ │ │ + bl 0xfec460fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x2ccd8 │ │ │ │ + blx 0x2cf00 │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ + vmvn.i32 d19, #255 @ 0x000000ff │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeecfc │ │ │ │ - bl 0x408d2c │ │ │ │ - bls 0x170818 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeef24 │ │ │ │ + bl 0x408f54 │ │ │ │ + bls 0x170a40 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x986de4 │ │ │ │ - b 0x3f1d24 │ │ │ │ + b 0x98700c │ │ │ │ + b 0x3f1f4c │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3fed30 │ │ │ │ + b 0xfe3fef58 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x13ee9c │ │ │ │ + blls 0x13f0c4 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ @@ -227963,18 +228101,18 @@ │ │ │ │ svclt 0x0000bb47 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xfee2cd68 │ │ │ │ + blx 0xfee2cf90 │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], #-579 @ 0xfffffdbd @ │ │ │ │ + ldrtcc pc, [r0], #-579 @ 0xfffffdbd @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -227982,41 +228120,41 @@ │ │ │ │ @ instruction: 0xf8544013 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x188ef0 │ │ │ │ - b 0xfe16f5e4 │ │ │ │ - b 0x16f5d8 │ │ │ │ - b 0xfe16f5e8 │ │ │ │ + b 0x189118 │ │ │ │ + b 0xfe16f80c │ │ │ │ + b 0x16f800 │ │ │ │ + b 0xfe16f810 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x22cdd0 │ │ │ │ + bllt 0x22cff8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0x1dacdec │ │ │ │ + blx 0x1dad014 │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], #-579 @ 0xfffffdbd @ │ │ │ │ + ldrtcc pc, [r0], #-579 @ 0xfffffdbd @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x9caa40 │ │ │ │ + b 0x9cac68 │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x20ae3c │ │ │ │ + bl 0x20b064 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -228031,18 +228169,18 @@ │ │ │ │ svclt 0x0000babf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xc2ce78 │ │ │ │ + blx 0xc2d0a0 │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], #-579 @ 0xfffffdbd @ │ │ │ │ + ldrtcc pc, [r0], #-579 @ 0xfffffdbd @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -228050,41 +228188,41 @@ │ │ │ │ @ instruction: 0xf8544313 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x1189000 │ │ │ │ - b 0xfe16f6f4 │ │ │ │ - b 0x16f6e8 │ │ │ │ - b 0xfe16f6f8 │ │ │ │ + b 0x1189228 │ │ │ │ + b 0xfe16f91c │ │ │ │ + b 0x16f910 │ │ │ │ + b 0xfe16f920 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x202cee0 │ │ │ │ + blt 0x202d108 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf9eaf7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], #-579 @ 0xfffffdbd @ │ │ │ │ + ldrtcc pc, [r0], #-579 @ 0xfffffdbd @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x19cab50 │ │ │ │ + b 0x19cad78 │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x20af4c │ │ │ │ + bl 0x20b174 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -228102,15 +228240,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf9a4f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], #-579 @ 0xfffffdbd @ │ │ │ │ + ldrtcc pc, [r0], #-579 @ 0xfffffdbd @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -228118,31 +228256,31 @@ │ │ │ │ @ instruction: 0xf8544053 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0xfe189110 │ │ │ │ - b 0xfe16f804 │ │ │ │ - b 0x16f7f8 │ │ │ │ - b 0xfe16f808 │ │ │ │ + b 0xfe189338 │ │ │ │ + b 0xfe16fa2c │ │ │ │ + b 0x16fa20 │ │ │ │ + b 0xfe16fa30 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46208 │ │ │ │ + bl 0xfec46430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf962f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1369b0 │ │ │ │ + bcc 0x136bd8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strtmi r7, [r4], #2076 @ 0x81c │ │ │ │ @@ -228155,15 +228293,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf938f7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ @@ -228180,89 +228318,89 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf908f7fc │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x00330535 │ │ │ │ - blx 0x18bc114 │ │ │ │ + blx 0x18bc33c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe1801e8 │ │ │ │ - b 0x16f91c │ │ │ │ - b 0xfe16f938 │ │ │ │ + b 0xfe180410 │ │ │ │ + b 0x16fb44 │ │ │ │ + b 0xfe16fb60 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46320 │ │ │ │ + bl 0xfec46548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8d6f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x136ac8 │ │ │ │ + bcc 0x136cf0 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec0d1c8 │ │ │ │ + bl 0xfec0d3f0 │ │ │ │ @ instruction: 0xf8010c04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4030 │ │ │ │ svclt 0x0000b93d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf8aaf7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - bl 0xfebf727c │ │ │ │ - b 0x3f21d4 │ │ │ │ - b 0xc721c4 │ │ │ │ - b 0x13f29c8 │ │ │ │ + bl 0xfebf74a4 │ │ │ │ + b 0x3f23fc │ │ │ │ + b 0xc723ec │ │ │ │ + b 0x13f2bf0 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b90b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf878f7fc │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x00330535 │ │ │ │ - blx 0x18bc234 │ │ │ │ + blx 0x18bc45c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r7, #165888 @ 0x28800 │ │ │ │ @@ -228270,73 +228408,73 @@ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b8d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46444 │ │ │ │ + bl 0xfec4666c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf844f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x136bec │ │ │ │ + bcc 0x136e14 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80d2ee │ │ │ │ + blx 0x80d516 │ │ │ │ @ instruction: 0xf801fc04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4030 │ │ │ │ svclt 0x0000b8ab │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf818f7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x7f73a2 │ │ │ │ - b 0xcae2f8 │ │ │ │ - b 0x3f2ae8 │ │ │ │ - b 0x13f22ec │ │ │ │ + blx 0x7f75ca │ │ │ │ + b 0xcae520 │ │ │ │ + b 0x3f2d10 │ │ │ │ + b 0x13f2514 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b879 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xffe6f7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18baf3c │ │ │ │ + blx 0x18bb164 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ vqdmulh.s d15, d2, d7 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ @@ -228348,31 +228486,31 @@ │ │ │ │ svclt 0x0000b845 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vceq.f32 d17, d19, d12 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r9 @ │ │ │ │ @ instruction: 0xf913b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7f2fd2 │ │ │ │ - b 0x96e3d0 │ │ │ │ - b 0x3ef7b8 │ │ │ │ - b 0x13f23bc │ │ │ │ + blx 0x7f31fa │ │ │ │ + b 0x96e5f8 │ │ │ │ + b 0x3ef9e0 │ │ │ │ + b 0x13f25e4 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -228381,93 +228519,93 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmax.f32 d17, d3, d24 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8330535 │ │ │ │ - blx 0x18cb4b8 │ │ │ │ + blx 0x18cb6e0 │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x533032 │ │ │ │ + blx 0x53325a │ │ │ │ @ instruction: 0xf855f107 │ │ │ │ - b 0xfe14b520 │ │ │ │ - b 0x12f844 │ │ │ │ - b 0xfe12f84c │ │ │ │ + b 0xfe14b748 │ │ │ │ + b 0x12fa6c │ │ │ │ + b 0xfe12fa74 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4664c │ │ │ │ + bl 0xfec46874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff40f7fb │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x1384a4 │ │ │ │ + blls 0x1386cc │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 2, 3, cr15, cr8, cr3, {2} │ │ │ │ + cdpcc 2, 3, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe4094cc │ │ │ │ + b 0xfe4096f4 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x4875e4 │ │ │ │ + bl 0x48780c │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe189672 │ │ │ │ + blx 0xfe18989a │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bf87 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vceq.f32 d17, d19, d12 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r8 @ │ │ │ │ @ instruction: 0xf813b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7f314e │ │ │ │ - b 0x96e54c │ │ │ │ - b 0x3ef934 │ │ │ │ - b 0x13f2538 │ │ │ │ + blx 0x7f3376 │ │ │ │ + b 0x96e774 │ │ │ │ + b 0x3efb5c │ │ │ │ + b 0x13f2760 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x004ef7fb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -228476,62 +228614,62 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmax.f32 d17, d3, d24 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8330535 │ │ │ │ - blx 0x18cb634 │ │ │ │ + blx 0x18cb85c │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x2b31ae │ │ │ │ + blx 0x2b33d6 │ │ │ │ @ instruction: 0xf855f101 │ │ │ │ - b 0xfe14b69c │ │ │ │ - b 0x12f9c0 │ │ │ │ - b 0xfe12f9c8 │ │ │ │ + b 0xfe14b8c4 │ │ │ │ + b 0x12fbe8 │ │ │ │ + b 0xfe12fbf0 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bf15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec467c8 │ │ │ │ + bl 0xfec469f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ mcr2 7, 4, pc, cr2, cr11, {7} @ │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x138620 │ │ │ │ + blls 0x138848 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 2, 3, cr15, cr8, cr3, {2} │ │ │ │ + cdpcc 2, 3, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe409648 │ │ │ │ + b 0xfe409870 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x487760 │ │ │ │ + bl 0x487988 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe9897ee │ │ │ │ + blx 0xfe989a16 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ @@ -228541,15 +228679,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ mrc2 7, 1, pc, cr6, cr11, {7} │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ vceq.f32 d16, d3, d0 │ │ │ │ - vmvn.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf9160435 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r9 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -228565,63 +228703,63 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ mcr2 7, 0, pc, cr2, cr11, {7} @ │ │ │ │ - eorsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ + eorscc pc, r0, #805306372 @ 0x30000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18cb7a0 │ │ │ │ + blx 0x18cb9c8 │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x5b331a │ │ │ │ + blx 0x5b3542 │ │ │ │ @ instruction: 0xf852f307 │ │ │ │ - b 0xfe1cb808 │ │ │ │ - b 0x1b032c │ │ │ │ - b 0xfe1b0334 │ │ │ │ + b 0xfe1cba30 │ │ │ │ + b 0x1b0554 │ │ │ │ + b 0xfe1b055c │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr0, cr11, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46930 │ │ │ │ + bl 0xfec46b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x178788 │ │ │ │ + bls 0x1789b0 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 2, 3, cr15, cr8, cr3, {2} │ │ │ │ + cdpcc 2, 3, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe4097b0 │ │ │ │ + b 0xfe4099d8 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x4878c8 │ │ │ │ + bl 0x487af0 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe189956 │ │ │ │ + blx 0xfe189b7e │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ @@ -228631,15 +228769,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ stc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ vceq.f32 d16, d3, d0 │ │ │ │ - vmvn.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8160435 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -228655,76 +228793,76 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - eorsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ + eorscc pc, r0, #805306372 @ 0x30000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18cb908 │ │ │ │ + blx 0x18cbb30 │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x2b3482 │ │ │ │ + blx 0x2b36aa │ │ │ │ @ instruction: 0xf852f303 │ │ │ │ - b 0xfe1cb970 │ │ │ │ - b 0x1b0494 │ │ │ │ - b 0xfe1b049c │ │ │ │ + b 0xfe1cbb98 │ │ │ │ + b 0x1b06bc │ │ │ │ + b 0xfe1b06c4 │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46a98 │ │ │ │ + bl 0xfec46cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x1788f0 │ │ │ │ + bls 0x178b18 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 2, 3, cr15, cr8, cr3, {2} │ │ │ │ + cdpcc 2, 3, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe409918 │ │ │ │ + b 0xfe409b40 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x487a30 │ │ │ │ + bl 0x487c58 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe989abe │ │ │ │ + blx 0xfe989ce6 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bd61 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, asr #25 │ │ │ │ @@ -228734,29 +228872,29 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109b10 │ │ │ │ + b 0xfe109d38 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe13799c │ │ │ │ + b 0xfe137bc4 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bd21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, lsl #25 │ │ │ │ @@ -228766,29 +228904,29 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109b90 │ │ │ │ + b 0xfe109db8 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137a1c │ │ │ │ + b 0xfe137c44 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bce1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, asr #24 │ │ │ │ @@ -228798,29 +228936,29 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109c10 │ │ │ │ + b 0xfe109e38 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137a9c │ │ │ │ + b 0xfe137cc4 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bca1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, lsl #24 │ │ │ │ @@ -228830,33 +228968,33 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109c90 │ │ │ │ + b 0xfe109eb8 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137b1c │ │ │ │ + b 0xfe137d44 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bc61 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46d30 │ │ │ │ + bl 0xfec46f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff4adb32 │ │ │ │ + blx 0xff4add5a │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1374d8 │ │ │ │ + bcc 0x137700 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r9, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @@ -228869,137 +229007,137 @@ │ │ │ │ svclt 0x0000bc33 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ - blx 0xfe92db8e │ │ │ │ + blx 0xfe92ddb6 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x877c92 │ │ │ │ - b 0xc2f3e8 │ │ │ │ - b 0x172bd8 │ │ │ │ - b 0x118048c │ │ │ │ + blx 0x877eba │ │ │ │ + b 0xc2f610 │ │ │ │ + b 0x172e00 │ │ │ │ + b 0x11806b4 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0x1d2dbee │ │ │ │ + blx 0x1d2de16 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18bb828 │ │ │ │ + blx 0x18bba50 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #138240 @ 0x21c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bbcf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46e54 │ │ │ │ + bl 0xfec4707c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x102dc56 │ │ │ │ + blx 0x102de7e │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1375fc │ │ │ │ + bcc 0x137824 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80dcf6 │ │ │ │ - b 0x14eec98 │ │ │ │ + blx 0x80df1e │ │ │ │ + b 0x14eeec0 │ │ │ │ @ instruction: 0xf8812c2c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe9adc90 │ │ │ │ + bllt 0xfe9adeb8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ - blx 0x52dcae │ │ │ │ + blx 0x52ded6 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b7db2 │ │ │ │ - b 0xc2f524 │ │ │ │ - b 0x172cf8 │ │ │ │ - b 0x11805ac │ │ │ │ + blx 0x2b7fda │ │ │ │ + b 0xc2f74c │ │ │ │ + b 0x172f20 │ │ │ │ + b 0x11807d4 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1dadcf0 │ │ │ │ + bllt 0x1dadf18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0xff92dd0c │ │ │ │ + blx 0xff92df34 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18cf948 │ │ │ │ + blx 0x18cfb70 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #171008 @ 0x29c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bb3f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46f74 │ │ │ │ + bl 0xfec4719c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0xfec2dd74 │ │ │ │ + blx 0xfec2df9c │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r9, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ @@ -229015,142 +229153,142 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ - blx 0x202ddd4 │ │ │ │ + blx 0x202dffc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svchi 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x877eda │ │ │ │ - b 0xc0f634 │ │ │ │ - b 0x172e20 │ │ │ │ - b 0x1180694 │ │ │ │ + blx 0x878102 │ │ │ │ + b 0xc0f85c │ │ │ │ + b 0x173048 │ │ │ │ + b 0x11808bc │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff8ade18 │ │ │ │ + blt 0xff8ae040 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ - blx 0x142de34 │ │ │ │ + blx 0x142e05c │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x00210635 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xff301446 │ │ │ │ - blx 0x18d46a4 │ │ │ │ + blx 0xff30166e │ │ │ │ + blx 0x18d48cc │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe173eb8 │ │ │ │ + b 0xfe1740e0 │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x19ff74 │ │ │ │ - b 0xfe1706b8 │ │ │ │ + b 0x1a019c │ │ │ │ + b 0xfe1708e0 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfeb2de84 │ │ │ │ + blt 0xfeb2e0ac │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec470a0 │ │ │ │ + bl 0xfec472c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0x6adea0 │ │ │ │ + blx 0x6ae0c8 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80df42 │ │ │ │ - b 0x14c6ee4 │ │ │ │ + blx 0x80e16a │ │ │ │ + b 0x14c710c │ │ │ │ @ instruction: 0xf8812c1c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x202dedc │ │ │ │ + blt 0x202e104 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf9eaf7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b7ffe │ │ │ │ - b 0xcaef68 │ │ │ │ + blx 0x2b8226 │ │ │ │ + b 0xcaf190 │ │ │ │ @ instruction: 0xf50c0e02 │ │ │ │ - b 0x182f40 │ │ │ │ - b 0x11807b4 │ │ │ │ + b 0x183168 │ │ │ │ + b 0x11809dc │ │ │ │ andhi r0, sl, lr, lsl #4 │ │ │ │ strbmi sp, [r0], -r7, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x13adf40 │ │ │ │ + blt 0x13ae168 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ @ instruction: 0xf9b8f7fb │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x00210635 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xffb0156e │ │ │ │ - blx 0x18d47cc │ │ │ │ + blx 0xffb01796 │ │ │ │ + blx 0x18d49f4 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe173fe0 │ │ │ │ + b 0xfe174208 │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x1a009c │ │ │ │ - b 0xfe1707e0 │ │ │ │ + b 0x1a02c4 │ │ │ │ + b 0xfe170a08 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x62dfac │ │ │ │ + blt 0x62e1d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec471c8 │ │ │ │ + bl 0xfec473f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf982f7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x137970 │ │ │ │ + bcc 0x137b98 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ svclt 0x00b845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -229164,67 +229302,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xf956f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd47c │ │ │ │ + blx 0x18bd6a4 │ │ │ │ @ instruction: 0xf933fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x19ff10 │ │ │ │ - b 0x173084 │ │ │ │ - b 0xc73084 │ │ │ │ - b 0x13f3874 │ │ │ │ + b 0x1a0138 │ │ │ │ + b 0x1732ac │ │ │ │ + b 0xc732ac │ │ │ │ + b 0x13f3a9c │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ @ instruction: 0xf922f7fb │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00ac45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x1816a8 │ │ │ │ - b 0xfe170908 │ │ │ │ + b 0x1818d0 │ │ │ │ + b 0xfe170b30 │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec472f0 │ │ │ │ + bl 0xfec47518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8eef7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x137a98 │ │ │ │ + bcc 0x137cc0 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strmi r7, [r4, #2076]! @ 0x81c │ │ │ │ ssat16mi fp, #5, r8 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -229238,67 +229376,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xf8c2f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd5a4 │ │ │ │ + blx 0x18bd7cc │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x19fe38 │ │ │ │ - b 0x1731ac │ │ │ │ - b 0xc731ac │ │ │ │ - b 0x13f399c │ │ │ │ + b 0x1a0060 │ │ │ │ + b 0x1733d4 │ │ │ │ + b 0xc733d4 │ │ │ │ + b 0x13f3bc4 │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ @ instruction: 0xf88ef7fb │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x002c45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x1817d0 │ │ │ │ - b 0xfe170a30 │ │ │ │ + b 0x1819f8 │ │ │ │ + b 0xfe170c58 │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47418 │ │ │ │ + bl 0xfec47640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xf85af7fb │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x137bbc │ │ │ │ + blcc 0x137de4 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r9 │ │ │ │ mulmi r0, r2, r9 │ │ │ │ svclt 0x00a845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -229312,67 +229450,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ @ instruction: 0xf82ef7fb │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd6cc │ │ │ │ + blx 0x18bd8f4 │ │ │ │ @ instruction: 0xf932fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1e0200 │ │ │ │ - b 0x1b32d4 │ │ │ │ - b 0xc732d4 │ │ │ │ - b 0x13f3ac8 │ │ │ │ + b 0x1e0428 │ │ │ │ + b 0x1b34fc │ │ │ │ + b 0xc734fc │ │ │ │ + b 0x13f3cf0 │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ @ instruction: 0xfffaf7fa │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00d445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1c18f8 │ │ │ │ - b 0xfe1b0f58 │ │ │ │ + b 0x1c1b20 │ │ │ │ + b 0xfe1b1180 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47540 │ │ │ │ + bl 0xfec47768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xffc6f7fa │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x137ce4 │ │ │ │ + blcc 0x137f0c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r8 │ │ │ │ strmi r7, [r4, #2068]! @ 0x814 │ │ │ │ strtmi fp, [r4], r8, lsr #30 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -229386,71 +229524,71 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ @ instruction: 0xff9af7fa │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd7f4 │ │ │ │ + blx 0x18bda1c │ │ │ │ @ instruction: 0xf832fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1e0228 │ │ │ │ - b 0x1b33fc │ │ │ │ - b 0xc733fc │ │ │ │ - b 0x13f3bf0 │ │ │ │ + b 0x1e0450 │ │ │ │ + b 0x1b3624 │ │ │ │ + b 0xc73624 │ │ │ │ + b 0x13f3e18 │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00f8f7fa │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ @ instruction: 0xff66f7fa │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x009445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1c1a20 │ │ │ │ - b 0xfe1b1080 │ │ │ │ + b 0x1c1c48 │ │ │ │ + b 0xfe1b12a8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00c4f7fa │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47668 │ │ │ │ + bl 0xfec47890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xff32f7fa │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f913 │ │ │ │ - bl 0xfec01c2c │ │ │ │ + bl 0xfec01e54 │ │ │ │ svclt 0x00a8040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @@ -229461,23 +229599,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xff04f7fa │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf933350e │ │ │ │ - blx 0x18e40f4 │ │ │ │ + blx 0x18e431c │ │ │ │ @ instruction: 0xf934fe80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ streq lr, [ip, -r2, lsr #23] │ │ │ │ - bl 0xfec20460 │ │ │ │ + bl 0xfec20688 │ │ │ │ @ instruction: 0xf8310702 │ │ │ │ @ instruction: 0xf856cf02 │ │ │ │ addsmi r2, sp, #62 @ 0x3e │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @@ -229488,69 +229626,69 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ mcr2 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeae04c4 │ │ │ │ + bl 0xfeae06ec │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bf2b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4779c │ │ │ │ + bl 0xfec479c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr8, cr10, {7} │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf8120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f813 │ │ │ │ - bl 0xfec01d60 │ │ │ │ + bl 0xfec01f88 │ │ │ │ svclt 0x0028040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa4070 │ │ │ │ svclt 0x0000befd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec477f8 │ │ │ │ + bl 0xfec47a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 14, 11, cr15, cr1, cr11, {3} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svcgt 0x0002f833 │ │ │ │ svccs 0x0002f834 │ │ │ │ - bl 0xfe981bac │ │ │ │ + bl 0xfe981dd4 │ │ │ │ svclt 0x00980e0c │ │ │ │ vmlaeq.f64 d14, d18, d28 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ @@ -229564,49 +229702,49 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ mrc2 7, 1, pc, cr6, cr10, {7} │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeae04f4 │ │ │ │ + bl 0xfeae071c │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000be93 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec478cc │ │ │ │ + bl 0xfec47af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138074 │ │ │ │ + bcc 0x13829c │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x828700 │ │ │ │ - b 0x14b373c │ │ │ │ + bl 0x828928 │ │ │ │ + b 0x14b3964 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrlt 7, 3, pc, cr4, cr10, {7} @ │ │ │ │ @@ -229614,26 +229752,26 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ svcvs 0x0002f933 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @ instruction: 0x0c0eeb16 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ vfmsvc.f64 d30, d6, d14 │ │ │ │ - b 0x14dd280 │ │ │ │ + b 0x14dd4a8 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13f09ac │ │ │ │ + b 0x13f0bd4 │ │ │ │ addsmi r7, ip, #52736 @ 0xce00 │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ streq lr, [r8], -r7, lsr #20 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -229644,50 +229782,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x1401dbc │ │ │ │ - b 0xfe28faf8 │ │ │ │ - b 0x171024 │ │ │ │ - b 0xfe171014 │ │ │ │ + b 0x1401fe4 │ │ │ │ + b 0xfe28fd20 │ │ │ │ + b 0x17124c │ │ │ │ + b 0xfe17123c │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47a10 │ │ │ │ + bl 0xfec47c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2l 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1381b8 │ │ │ │ + bcc 0x1383e0 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x828844 │ │ │ │ - b 0x14b3880 │ │ │ │ + bl 0x828a6c │ │ │ │ + b 0x14b3aa8 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, ip, lsl #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ @@ -229696,79 +229834,79 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r1], ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ mcrne 14, 5, r1, cr1, cr2, {5} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svchi 0x0002f832 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ stmdaeq r4, {r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14c1328 │ │ │ │ - b 0xc73a28 │ │ │ │ - b 0x13f40d8 │ │ │ │ - b 0x40fbe0 │ │ │ │ - b 0x13f38e0 │ │ │ │ + b 0x14c1550 │ │ │ │ + b 0xc73c50 │ │ │ │ + b 0x13f4300 │ │ │ │ + b 0x40fe08 │ │ │ │ + b 0x13f3b08 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bd89 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ - b 0x14b495c │ │ │ │ + b 0x14b4b84 │ │ │ │ @ instruction: 0xf8560c5c │ │ │ │ - bl 0x12109f0 │ │ │ │ + bl 0x1210c18 │ │ │ │ ldrbmi r0, [r5, #-516]! @ 0xfffffdfc │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bd4f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47b54 │ │ │ │ + bl 0xfec47d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1382fc │ │ │ │ + bcc 0x138524 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0xff028988 │ │ │ │ - b 0x14b39c4 │ │ │ │ + bl 0xff028bb0 │ │ │ │ + b 0x14b3bec │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ @@ -229776,26 +229914,26 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ stc2 7, cr15, [lr], {250} @ 0xfa │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f933 │ │ │ │ @ instruction: 0xf932b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff08c5f0 │ │ │ │ - b 0x14b3a0c │ │ │ │ - bl 0x1c905a8 │ │ │ │ + bl 0xff08c818 │ │ │ │ + b 0x14b3c34 │ │ │ │ + bl 0x1c907d0 │ │ │ │ @ instruction: 0xf8557ee8 │ │ │ │ - b 0x14ccad4 │ │ │ │ + b 0x14cccfc │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s14, s13 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -229805,76 +229943,76 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #30 │ │ │ │ mrrc2 7, 15, pc, r4, cr10 @ │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8542f04 │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ - bl 0xfed90664 │ │ │ │ - b 0x14b3a78 │ │ │ │ - bl 0x1c905e4 │ │ │ │ - blx 0x18cd600 │ │ │ │ - b 0x14f0464 │ │ │ │ + bl 0xfed9088c │ │ │ │ + b 0x14b3ca0 │ │ │ │ + bl 0x1c9080c │ │ │ │ + blx 0x18cd828 │ │ │ │ + b 0x14f068c │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13f4aa8 │ │ │ │ + b 0x13f4cd0 │ │ │ │ addsmi r7, sp, #49664 @ 0xc200 │ │ │ │ eors pc, lr, r6, asr r8 @ │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bcad │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47c98 │ │ │ │ + bl 0xfec47ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138440 │ │ │ │ + bcc 0x138668 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0xff028acc │ │ │ │ - b 0x14b3b08 │ │ │ │ + bl 0xff028cf4 │ │ │ │ + b 0x14b3d30 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0xffc2eaf2 │ │ │ │ + blx 0xffc2ed1a │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf832b2c6 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff02c734 │ │ │ │ + bl 0xff02c95c │ │ │ │ @ instruction: 0xf8550c07 │ │ │ │ - bl 0x1ac8c0c │ │ │ │ + bl 0x1ac8e34 │ │ │ │ addsmi r0, ip, #1835008 @ 0x1c0000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @@ -229883,43 +230021,43 @@ │ │ │ │ mcrrlt 7, 15, pc, r6, cr10 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0xfee2eb62 │ │ │ │ + blx 0xfee2ed8a │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ - blx 0x18bc79c │ │ │ │ + blx 0x18bc9c4 │ │ │ │ @ instruction: 0xf854fe80 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0xfed907ac │ │ │ │ + bl 0xfed909d4 │ │ │ │ @ instruction: 0xf8560c0c │ │ │ │ - bl 0x19a8c9c │ │ │ │ + bl 0x19a8ec4 │ │ │ │ addsmi r0, sp, #536870912 @ 0x20000000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bc0f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47dd4 │ │ │ │ + bl 0xfec47ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0x202ebd2 │ │ │ │ + blx 0x202edfa │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9130510 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ @ instruction: 0xf11c4f01 │ │ │ │ svclt 0x00b80f07 │ │ │ │ vfmsvc.f32 s29, s8, s30 │ │ │ │ @@ -229934,95 +230072,95 @@ │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff5aec2c │ │ │ │ + bllt 0xff5aee54 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47e4c │ │ │ │ + bl 0xfec48074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ vnegne.f64 d15, d1 │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f914 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x000ff112 │ │ │ │ - b 0x14e0b5c │ │ │ │ - blle 0x410830 │ │ │ │ + b 0x14e0d84 │ │ │ │ + blle 0x410a58 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr2, {6} │ │ │ │ svclt 0x00b82a00 │ │ │ │ @ instruction: 0xfe0efa4c │ │ │ │ - bcs 0x4e78a4 │ │ │ │ + bcs 0x4e7acc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x420bf8 │ │ │ │ + blx 0x420e20 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf8d74 │ │ │ │ - b 0x473cb8 │ │ │ │ - b 0x13f44bc │ │ │ │ + b 0xbf8f9c │ │ │ │ + b 0x473ee0 │ │ │ │ + b 0x13f46e4 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, r7, r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bb91 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0xaeccc │ │ │ │ + blx 0xaeef4 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf1127f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r7!, {s29-s107} │ │ │ │ @ instruction: 0xf1c2db0c │ │ │ │ - bcs 0xf3d0c │ │ │ │ - blx 0x12e0bf0 │ │ │ │ - blle 0x26fd44 │ │ │ │ + bcs 0xf3f34 │ │ │ │ + blx 0x12e0e18 │ │ │ │ + blle 0x26ff6c │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe40179c │ │ │ │ - blx 0x18b1548 │ │ │ │ + b 0xfe4019c4 │ │ │ │ + blx 0x18b1770 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a0e28 │ │ │ │ - b 0xfe17156c │ │ │ │ + b 0x1a1050 │ │ │ │ + b 0xfe171794 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x14aed34 │ │ │ │ + bllt 0x14aef5c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47f54 │ │ │ │ + bl 0xfec4817c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0xff02ed50 │ │ │ │ + blx 0xff02ef78 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9130510 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x4b4584 │ │ │ │ + blle 0x4b47ac │ │ │ │ @ instruction: 0xf1cc7814 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ svclt 0x00b80f00 │ │ │ │ vseleq.f32 s30, s28, s9 │ │ │ │ @ instruction: 0xf1bcdb06 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ @@ -230030,194 +230168,194 @@ │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x5aedac │ │ │ │ + bllt 0x5aefd4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47fcc │ │ │ │ + bl 0xfec481f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ @ instruction: 0x1eb1fa81 │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f0f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3db0e │ │ │ │ @ instruction: 0xf1c2c000 │ │ │ │ - bcs 0xf4608 │ │ │ │ - blx 0xc20cec │ │ │ │ - blle 0x270648 │ │ │ │ + bcs 0xf4830 │ │ │ │ + blx 0xc20f14 │ │ │ │ + blle 0x270870 │ │ │ │ @ instruction: 0xf04f2a0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s4, s24 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0x4638d1d6 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff52ee30 │ │ │ │ + blt 0xff52f058 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0x10aee4c │ │ │ │ + blx 0x10af074 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x001ff112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x433e84 │ │ │ │ + blle 0x4340ac │ │ │ │ @ instruction: 0xf1c2681f │ │ │ │ - bcs 0xf3e8c │ │ │ │ - blx 0xae0d70 │ │ │ │ - blle 0x26fec4 │ │ │ │ + bcs 0xf40b4 │ │ │ │ + blx 0xae0f98 │ │ │ │ + blle 0x2700ec │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe40191c │ │ │ │ - blx 0x18b16c8 │ │ │ │ + b 0xfe401b44 │ │ │ │ + blx 0x18b18f0 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a0fa8 │ │ │ │ - b 0xfe1716ec │ │ │ │ + b 0x1a11d0 │ │ │ │ + b 0xfe171914 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe4aeeb4 │ │ │ │ + blt 0xfe4af0dc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec480d4 │ │ │ │ + bl 0xfec482fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf9fcf7fa │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x132334 │ │ │ │ + bcc 0x13255c │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r5, sp, lsl #5 │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf11c0e00 │ │ │ │ - blle 0xffc34b44 │ │ │ │ + blle 0xffc34d6c │ │ │ │ mulmi r0, r2, r9 │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0x1227ab4 │ │ │ │ + blx 0x1227cdc │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x474744 │ │ │ │ + bl 0x47496c │ │ │ │ ldrb r0, [pc, r4, ror #28] │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x142ef38 │ │ │ │ + blt 0x142f160 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48158 │ │ │ │ + bl 0xfec48380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ mrcne 9, 5, APSR_nzcv, cr1, cr11, {5} @ │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ - bcs 0x4e8fd4 │ │ │ │ + bcs 0x4e91fc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x420ee4 │ │ │ │ + blx 0x42110c │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf9060 │ │ │ │ - b 0x473fa4 │ │ │ │ - b 0x13f47a8 │ │ │ │ + b 0xbf9288 │ │ │ │ + b 0x4741cc │ │ │ │ + b 0x13f49d0 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r4, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf04f3302 │ │ │ │ @ instruction: 0xf1120e00 │ │ │ │ - blle 0xffa74bf4 │ │ │ │ + blle 0xffa74e1c │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ vmlseq.f32 s28, s4, s31 │ │ │ │ - ble 0xff77b7c4 │ │ │ │ + ble 0xff77b9ec │ │ │ │ stc2 10, cr15, [lr], {76} @ 0x4c @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr12, {0} │ │ │ │ vmuleq.f64 d30, d12, d14 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x2aefc4 │ │ │ │ + blt 0x2af1ec │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf974f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff112 │ │ │ │ ldmdavs pc, {r1, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0x0c02ea6f │ │ │ │ - blle 0x7bb820 │ │ │ │ + blle 0x7bba48 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe401aa8 │ │ │ │ - blx 0x18b1854 │ │ │ │ + b 0xfe401cd0 │ │ │ │ + blx 0x18b1a7c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a1134 │ │ │ │ - b 0xfe171878 │ │ │ │ + b 0x1a135c │ │ │ │ + b 0xfe171aa0 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf70cfa47 │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @ instruction: 0x0c67eb0c │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48270 │ │ │ │ + bl 0xfec48498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf92ef7fa │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x1324d0 │ │ │ │ + bcc 0x1326f8 │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ @@ -230226,109 +230364,109 @@ │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ svclt 0x00b80f08 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdavc r4, {r2, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0xa27c50 │ │ │ │ + blx 0xa27e78 │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x4748e0 │ │ │ │ + bl 0x474b08 │ │ │ │ @ instruction: 0xe7df0e54 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt lr!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec482f4 │ │ │ │ + bl 0xfec4851c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 8, 11, cr15, cr1, cr13, {7} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ - bcs 0x4e9170 │ │ │ │ + bcs 0x4e9398 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x421080 │ │ │ │ + blx 0x4212a8 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xbf91fc │ │ │ │ - b 0x474140 │ │ │ │ - b 0x13f4944 │ │ │ │ + b 0xbf9424 │ │ │ │ + b 0x474368 │ │ │ │ + b 0x13f4b6c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r5, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f10 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3dbe5 │ │ │ │ - b 0x1ce115c │ │ │ │ - bcs 0xf4968 │ │ │ │ - blx 0xc27cc8 │ │ │ │ + b 0x1ce1384 │ │ │ │ + bcs 0xf4b90 │ │ │ │ + blx 0xc27ef0 │ │ │ │ @ instruction: 0xf00cfc0e │ │ │ │ - bl 0x474970 │ │ │ │ + bl 0x474b98 │ │ │ │ @ instruction: 0xe7d80e5c │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000b937 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf8a4f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x0020f112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3741b8 │ │ │ │ - b 0x1ccb238 │ │ │ │ - bcs 0xf41c8 │ │ │ │ - bcs 0x8e7e30 │ │ │ │ + blle 0x3743e0 │ │ │ │ + b 0x1ccb460 │ │ │ │ + bcs 0xf43f0 │ │ │ │ + bcs 0x8e8058 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x2e112c │ │ │ │ + blx 0x2e1354 │ │ │ │ @ instruction: 0xf851fc02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, sl, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ - blx 0xadf5d8 │ │ │ │ + blx 0xadf800 │ │ │ │ @ instruction: 0xf007f70c │ │ │ │ - bl 0x3f4208 │ │ │ │ + bl 0x3f4430 │ │ │ │ ubfx r0, r7, #24, #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48410 │ │ │ │ + bl 0xfec48638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf85ef7fa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138bb8 │ │ │ │ + bcc 0x138de0 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d00b │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x829244 │ │ │ │ + bl 0x82946c │ │ │ │ @ instruction: 0xf11c0c0e │ │ │ │ - b 0x14b4250 │ │ │ │ + b 0x14b4478 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmialt r0, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -230336,28 +230474,28 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf82ef7fa │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ @ instruction: 0xf933b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x70ceb0 │ │ │ │ - b 0x14b42e4 │ │ │ │ - bl 0x1490e68 │ │ │ │ + bl 0x70d0d8 │ │ │ │ + b 0x14b450c │ │ │ │ + bl 0x1491090 │ │ │ │ @ instruction: 0xf11c7ee8 │ │ │ │ @ instruction: 0xf14e0c01 │ │ │ │ @ instruction: 0xf8550e00 │ │ │ │ - b 0x14cd39c │ │ │ │ + b 0x14cd5c4 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ streq lr, [r7], -r6, lsr #20 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0x4648d1dc │ │ │ │ @@ -230368,53 +230506,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xfff0f7f9 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x1402914 │ │ │ │ - b 0xfe290650 │ │ │ │ - b 0x171b7c │ │ │ │ - b 0xfe171b6c │ │ │ │ + b 0x1402b3c │ │ │ │ + b 0xfe290878 │ │ │ │ + b 0x171da4 │ │ │ │ + b 0xfe171d94 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ @ instruction: 0x4648d1dd │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48568 │ │ │ │ + bl 0xfec48790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffb2f7f9 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138d10 │ │ │ │ + bcc 0x138f38 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d00b │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x82939c │ │ │ │ + bl 0x8295c4 │ │ │ │ @ instruction: 0xf10c0c0e │ │ │ │ - b 0x14b43a8 │ │ │ │ + b 0x14b45d0 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -230423,26 +230561,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xff82f7f9 │ │ │ │ @ instruction: 0xf1a41ea9 │ │ │ │ vceq.f32 d16, d3, d2 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ mrcne 5, 5, r0, cr3, cr5, {1} │ │ │ │ andcs r3, r0, #234881024 @ 0xe000000 │ │ │ │ svcgt 0x0002f83e │ │ │ │ @ instruction: 0xf833b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x80d00c │ │ │ │ + bl 0x80d234 │ │ │ │ @ instruction: 0xf8550c08 │ │ │ │ @ instruction: 0xf10c7037 │ │ │ │ - bl 0x1174414 │ │ │ │ - b 0xa7341c │ │ │ │ + bl 0x117463c │ │ │ │ + b 0xa73644 │ │ │ │ ldrbmi r0, [r4, #-1543]! @ 0xfffff9f9 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -230453,38 +230591,38 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xff46f7f9 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - bl 0x121154c │ │ │ │ + bl 0x1211774 │ │ │ │ @ instruction: 0xf11c0204 │ │ │ │ @ instruction: 0xf1420c01 │ │ │ │ ldrbmi r0, [r5, #-512]! @ 0xfffffe00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, pc, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f943f8 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec486bc │ │ │ │ + bl 0xfec488e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, sp, lsr ip │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @@ -230494,79 +230632,79 @@ │ │ │ │ @ instruction: 0xffe8f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec48704 │ │ │ │ + bl 0xfec4892c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, sp, lsr ip │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xf1660 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xf1888 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffc2f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec48750 │ │ │ │ + bl 0xfec48978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xce01e9cd │ │ │ │ @ instruction: 0xffa6f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec48784 │ │ │ │ + bl 0xfec489ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xcc01e9cd │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xf16d4 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xf18fc │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff8cf7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec487bc │ │ │ │ + bl 0xfec489e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xb02e3c │ │ │ │ + blmi 0xb03064 │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3715 @ 0xe83 @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movweq pc, #45325 @ 0xb10d @ │ │ │ │ ldrmi r1, [sp], -sl, ror #24 │ │ │ │ streq pc, [r1], -lr │ │ │ │ svcgt 0x0001f914 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf812b96e │ │ │ │ - bl 0xfec0c208 │ │ │ │ + bl 0xfec0c430 │ │ │ │ @ instruction: 0xf8050c06 │ │ │ │ @ instruction: 0xf00ecf01 │ │ │ │ @ instruction: 0xf10e0601 │ │ │ │ @ instruction: 0xf9140e01 │ │ │ │ cdpcs 15, 0, cr12, cr0, cr1, {0} │ │ │ │ @ instruction: 0xf812d0f1 │ │ │ │ @ instruction: 0xf1be6c02 │ │ │ │ @@ -230576,74 +230714,74 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2e5e18 │ │ │ │ - blls 0x2cb6b8 │ │ │ │ + blmi 0x2e6040 │ │ │ │ + blls 0x2cb8e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 6, pc, cr2, cr9, {7} @ │ │ │ │ - ldc2 1, cr15, [r4], {201} @ 0xc9 │ │ │ │ + stc2 1, cr15, [r0], {201} @ 0xc9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48874 │ │ │ │ + bl 0xfec48a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc82ef8 │ │ │ │ + blmi 0xc83120 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3623 @ 0xe27 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt lr!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1af780 │ │ │ │ + blvs 0x1af9a8 │ │ │ │ vmlaeq.f64 d14, d22, d30 │ │ │ │ svc 0x0002f823 │ │ │ │ streq pc, [r1], -ip │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f935 │ │ │ │ rscsle r2, r1, r0, lsl #28 │ │ │ │ stcvs 8, cr15, [r4], {50} @ 0x32 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b97d0 │ │ │ │ - b 0x172314 │ │ │ │ - b 0x11b1f24 │ │ │ │ + b 0x9b99f8 │ │ │ │ + b 0x17253c │ │ │ │ + b 0x11b214c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c9be5b │ │ │ │ - svclt 0x0000fbad │ │ │ │ + svclt 0x0000fb99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @@ -230668,18 +230806,18 @@ │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ ldrtmi r0, [sl], #-3844 @ 0xfffff0fc │ │ │ │ andle r6, r1, sl, lsr #32 │ │ │ │ strb r3, [r2, r4, lsl #10]! │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf1011f0a │ │ │ │ - blx 0x18b27f8 │ │ │ │ + blx 0x18b2a20 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e1f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r4, #15 │ │ │ │ eorspl pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @@ -230688,21 +230826,21 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c9bdf1 │ │ │ │ - svclt 0x0000fb43 │ │ │ │ + svclt 0x0000fb2f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48a18 │ │ │ │ + bl 0xfec48c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xb03098 │ │ │ │ + blmi 0xb032c0 │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3413 @ 0xd55 @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ @@ -230727,74 +230865,74 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2e6074 │ │ │ │ - blls 0x2cb914 │ │ │ │ + blmi 0x2e629c │ │ │ │ + blls 0x2cbb3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ - blx 0xffaadfe8 │ │ │ │ + blx 0xff5ae210 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48ad0 │ │ │ │ + bl 0xfec48cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc83154 │ │ │ │ + blmi 0xc8337c │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3321 @ 0xcf9 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt r6!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1af9dc │ │ │ │ + blvs 0x1afc04 │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ @ instruction: 0xf00cef02 │ │ │ │ @ instruction: 0xf10c0601 │ │ │ │ @ instruction: 0xf9350c01 │ │ │ │ cdpcs 15, 0, cr14, cr0, cr2, {0} │ │ │ │ @ instruction: 0xf832d0f2 │ │ │ │ @ instruction: 0xf1bc6c04 │ │ │ │ - bl 0xfec75554 │ │ │ │ + bl 0xfec7577c │ │ │ │ @ instruction: 0xf8230e06 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b9a2c │ │ │ │ - b 0x172570 │ │ │ │ - b 0x11b2180 │ │ │ │ + b 0x9b9c54 │ │ │ │ + b 0x172798 │ │ │ │ + b 0x11b23a8 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c9bd2d │ │ │ │ - svclt 0x0000fa7f │ │ │ │ + svclt 0x0000fa6b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @@ -230816,38 +230954,38 @@ │ │ │ │ @ instruction: 0xf845443a │ │ │ │ @ instruction: 0xf00c2b04 │ │ │ │ @ instruction: 0xf10c0701 │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ - bl 0xfe97561c │ │ │ │ + bl 0xfe975844 │ │ │ │ eorvs r0, sl, r7, lsl #4 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x22fba8 │ │ │ │ + blcc 0x22fdd0 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c5b2c │ │ │ │ - b 0x1b2644 │ │ │ │ - b 0xfe1b2658 │ │ │ │ + b 0xfe1c5d54 │ │ │ │ + b 0x1b286c │ │ │ │ + b 0xfe1b2880 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e61fc │ │ │ │ - blls 0x2cbab8 │ │ │ │ + blmi 0x2e6424 │ │ │ │ + blls 0x2cbce0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r8, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ - blx 0x62e18c │ │ │ │ + blx 0x12e3b4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ @@ -230859,24 +230997,24 @@ │ │ │ │ ldrmi r9, [r6], -r1, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0033305 │ │ │ │ @ instruction: 0xf9150701 │ │ │ │ movwcc ip, #7937 @ 0x1f01 │ │ │ │ @ instruction: 0xf914b977 │ │ │ │ - bl 0xff0106bc │ │ │ │ + bl 0xff0108e4 │ │ │ │ @ instruction: 0xf0030c07 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xec02f914 │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ - b 0x14bc71c │ │ │ │ + b 0x14bc944 │ │ │ │ @ instruction: 0xf8060e5e │ │ │ │ andle lr, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -230886,18 +231024,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c9bc65 │ │ │ │ - svclt 0x0000f9b7 │ │ │ │ + svclt 0x0000f9a3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48d30 │ │ │ │ + bl 0xfec48f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -230906,15 +231044,15 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt fp!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1b003c │ │ │ │ + blcc 0x1b0264 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f826 │ │ │ │ svcgt 0x0002f935 │ │ │ │ rscle r2, pc, r0, lsl #22 │ │ │ │ @@ -230922,104 +231060,104 @@ │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ svceq 0x0008f1be │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f826 │ │ │ │ andcc sp, r2, #1 │ │ │ │ @ instruction: 0xf1a4e7db │ │ │ │ @ instruction: 0xf2430c02 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [lr], #-1589 @ 0xfffff9cb │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c05f02 │ │ │ │ strmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x2e6390 │ │ │ │ - blls 0x24bc4c │ │ │ │ + blmi 0x2e65b8 │ │ │ │ + blls 0x24be74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xfff2fbdc │ │ │ │ - @ instruction: 0xf94af1c9 │ │ │ │ + bllt 0xfff2fe04 │ │ │ │ + @ instruction: 0xf936f1c9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x182fc0e │ │ │ │ + blx 0x182fe36 │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr13, {0} │ │ │ │ ldrmi r9, [r4], r1, lsl #18 │ │ │ │ @ instruction: 0xf1a34675 │ │ │ │ stmib sp, {r3, r9, sl}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorhi pc, ip, r3, asr r8 @ │ │ │ │ - bl 0xfed77bb4 │ │ │ │ - bl 0x1ab247c │ │ │ │ + bl 0xfed77ddc │ │ │ │ + bl 0x1ab26a4 │ │ │ │ ldmdaeq r2, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x22fd7c │ │ │ │ + blcs 0x22ffa4 │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorvc pc, ip, r6, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f7f6c │ │ │ │ + bl 0x12f8194 │ │ │ │ @ instruction: 0xf1bc77e7 │ │ │ │ - b 0x14b589c │ │ │ │ - b 0x11725d8 │ │ │ │ + b 0x14b5ac4 │ │ │ │ + b 0x1172800 │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x22fe2c │ │ │ │ + blcc 0x230054 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c5db0 │ │ │ │ - b 0x1b28c8 │ │ │ │ - b 0xfe1b28dc │ │ │ │ + b 0xfe1c5fd8 │ │ │ │ + b 0x1b2af0 │ │ │ │ + b 0xfe1b2b04 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e6480 │ │ │ │ - blls 0x2cbd3c │ │ │ │ + blmi 0x2e66a8 │ │ │ │ + blls 0x2cbf64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe12fccc │ │ │ │ - @ instruction: 0xf8d2f1c9 │ │ │ │ + bllt 0xfe12fef4 │ │ │ │ + @ instruction: 0xf8bef1c9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ smlabbls r1, r0, r6, r4 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xffa2fcfc │ │ │ │ + blx 0xffa2ff24 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ ldrmi r9, [r6], -r1, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0033305 │ │ │ │ @ instruction: 0xf9150701 │ │ │ │ movwcc ip, #7937 @ 0x1f01 │ │ │ │ @@ -231029,15 +231167,15 @@ │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ svc 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x7c02f914 │ │ │ │ @ instruction: 0x0c07ebbc │ │ │ │ - b 0x14bc9a0 │ │ │ │ + b 0x14bcbc8 │ │ │ │ @ instruction: 0xf8060c5c │ │ │ │ andle ip, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -231047,18 +231185,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c9bb23 │ │ │ │ - svclt 0x0000f875 │ │ │ │ + svclt 0x0000f861 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48fb4 │ │ │ │ + bl 0xfec491dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -231067,109 +231205,109 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt r3!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1b02c0 │ │ │ │ + blcc 0x1b04e8 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0xf826085b │ │ │ │ @ instruction: 0xf00e3f02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ @ instruction: 0xf9350e01 │ │ │ │ - blcs 0x125a18 │ │ │ │ + blcs 0x125c40 │ │ │ │ @ instruction: 0xf932d0f0 │ │ │ │ - bl 0xff000e28 │ │ │ │ + bl 0xff001050 │ │ │ │ @ instruction: 0xf1be0c03 │ │ │ │ - b 0x14b5a40 │ │ │ │ + b 0x14b5c68 │ │ │ │ @ instruction: 0xf8260c5c │ │ │ │ andle ip, r1, r2, lsl #30 │ │ │ │ ldrb r3, [ip, r2, lsl #4] │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645a4 │ │ │ │ - b 0x9b9f18 │ │ │ │ - b 0x172a5c │ │ │ │ - b 0x11b266c │ │ │ │ + b 0x9ba140 │ │ │ │ + b 0x172c84 │ │ │ │ + b 0x11b2894 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ - @ instruction: 0xf1c9bab7 │ │ │ │ - svclt 0x0000f809 │ │ │ │ + @ instruction: 0xf1c8bab7 │ │ │ │ + svclt 0x0000fff5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x7afe90 │ │ │ │ + blx 0x7b00b8 │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr13, {0} │ │ │ │ ldrmi r9, [r4], r1, lsl #18 │ │ │ │ @ instruction: 0xf1a34675 │ │ │ │ stmib sp, {r3, r9, sl}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorvc pc, ip, r3, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f81c8 │ │ │ │ + bl 0x12f83f0 │ │ │ │ ldmdaeq r2, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x230000 │ │ │ │ + blcs 0x230228 │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorhi pc, ip, r6, asr r8 @ │ │ │ │ - bl 0xfed77e60 │ │ │ │ - bl 0x1ab2728 │ │ │ │ + bl 0xfed78088 │ │ │ │ + bl 0x1ab2950 │ │ │ │ @ instruction: 0xf1bc77e8 │ │ │ │ - b 0x14b5b20 │ │ │ │ - b 0x117285c │ │ │ │ + b 0x14b5d48 │ │ │ │ + b 0x1172a84 │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x2300b0 │ │ │ │ + blcc 0x2302d8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c6034 │ │ │ │ - b 0x1b2b4c │ │ │ │ - b 0xfe1b2b60 │ │ │ │ + b 0xfe1c625c │ │ │ │ + b 0x1b2d74 │ │ │ │ + b 0xfe1b2d88 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e6704 │ │ │ │ - blls 0x2cbfc0 │ │ │ │ + blmi 0x2e692c │ │ │ │ + blls 0x2cc1e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x10aff50 │ │ │ │ - @ instruction: 0xff90f1c8 │ │ │ │ + blt 0x10b0178 │ │ │ │ + @ instruction: 0xff7cf1c8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e55 │ │ │ │ @@ -231180,20 +231318,20 @@ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svchi 0x0001f912 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r8, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17f51bc │ │ │ │ + b 0x17f53e4 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x127e3d4 │ │ │ │ + b 0x127e5fc │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r6, -lr]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -231203,24 +231341,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf96af7f9 │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf9332500 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9320800 │ │ │ │ - blx 0xfe425c36 │ │ │ │ - b 0x14e5868 │ │ │ │ - b 0x14013a4 │ │ │ │ + blx 0xfe425e5e │ │ │ │ + b 0x14e5a90 │ │ │ │ + b 0x14015cc │ │ │ │ @ instruction: 0xf5ac4c4e │ │ │ │ - b 0x174443c │ │ │ │ + b 0x1744664 │ │ │ │ @ instruction: 0xf83139ee │ │ │ │ svclt 0x0008ef02 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ @ instruction: 0xf3c07cff │ │ │ │ @@ -231241,104 +231379,104 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041f1d │ │ │ │ @ instruction: 0xf91ef7f9 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmvn.i16 d17, #8 @ 0x0008 │ │ │ │ + vmvn.i16 d19, #0 @ 0x0000 │ │ │ │ svcne 0x00310835 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8552600 │ │ │ │ - blx 0xfe17dcda │ │ │ │ - b 0x14e28fc │ │ │ │ - b 0x1411440 │ │ │ │ + blx 0xfe17df02 │ │ │ │ + b 0x14e2b24 │ │ │ │ + b 0x1411668 │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r3, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x4037f4 │ │ │ │ - b 0xfe172908 │ │ │ │ + b 0x403a1c │ │ │ │ + b 0xfe172b30 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrdlt sp, [r3, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt r6!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ mrcne 6, 2, r4, cr5, cr12, {0} │ │ │ │ - bleq 0x52e550 │ │ │ │ + bleq 0x52e778 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ @ instruction: 0xf8cef7f9 │ │ │ │ @ instruction: 0xf1044631 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ svcge 0x0001f915 │ │ │ │ @ instruction: 0xf91e4632 │ │ │ │ ldrtmi r9, [fp], -r1, lsl #30 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ orrcs pc, r9, #206848 @ 0x32800 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - bls 0x12c8a0 │ │ │ │ - blls 0x1348b8 │ │ │ │ + bls 0x12cac8 │ │ │ │ + blls 0x134ae0 │ │ │ │ subvs lr, r3, #270336 @ 0x42000 │ │ │ │ - bcc 0xfe103bbc │ │ │ │ + bcc 0xfe103de4 │ │ │ │ rscne lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ @ instruction: 0x46a4097f │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc r9, (UNDEF: 1) │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blls 0x1e61b4 │ │ │ │ + blls 0x1e63dc │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r3, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000b919 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blne 0xf2eae0 │ │ │ │ - bleq 0xe6ecd8 │ │ │ │ + blcc 0xd2ed08 │ │ │ │ + bleq 0xe6ef00 │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ @ instruction: 0xf880f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff33ba06 │ │ │ │ + blx 0xff33bc2e │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff594610 │ │ │ │ - b 0x1198e18 │ │ │ │ + bleq 0xff594838 │ │ │ │ + b 0x1199040 │ │ │ │ ldrmi r4, [r0], r3, asr #4 │ │ │ │ andmi pc, r0, #679477248 @ 0x28800000 │ │ │ │ rsccc lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00043f02 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ ldmvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @@ -231358,26 +231496,26 @@ │ │ │ │ stmialt r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e460c │ │ │ │ - bne 0xf2eb90 │ │ │ │ - beq 0xe6ed88 │ │ │ │ + bcc 0xd2edb8 │ │ │ │ + beq 0xe6efb0 │ │ │ │ strcs r9, [r0, #-1] │ │ │ │ @ instruction: 0xf828f7f9 │ │ │ │ - blmi 0x12e3d0 │ │ │ │ + blmi 0x12e5f8 │ │ │ │ movweq pc, #16809 @ 0x41a9 @ │ │ │ │ @ instruction: 0xf1091f21 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ svccs 0x0004f853 │ │ │ │ svcmi 0x0004f856 │ │ │ │ @ instruction: 0xf04f46be │ │ │ │ - blx 0xff2054b2 │ │ │ │ + blx 0xff2056da │ │ │ │ sbclt ip, r4, #2, 28 │ │ │ │ sbcsvc lr, ip, #323584 @ 0x4f000 │ │ │ │ subeq lr, lr, #270336 @ 0x42000 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845be │ │ │ │ svclt 0x0004455a │ │ │ │ streq pc, [r1, -r0] │ │ │ │ @@ -231386,15 +231524,15 @@ │ │ │ │ @ instruction: 0xf8517034 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ strbmi r1, [fp, #-15] │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ bicsle r6, r6, sl │ │ │ │ - blls 0x15e7a8 │ │ │ │ + blls 0x15e9d0 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r1, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000b86f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -231406,21 +231544,21 @@ │ │ │ │ @ instruction: 0xffdcf7f8 │ │ │ │ strcs r4, [r0, #-1577] @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf1013f01 │ │ │ │ ssatmi r0, #9, r0, lsl #18 │ │ │ │ svc 0x0001f816 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcgt 0x0001f817 │ │ │ │ - bl 0x7fab44 │ │ │ │ - bl 0x12f5380 │ │ │ │ + bl 0x7fad6c │ │ │ │ + bl 0x12f55a8 │ │ │ │ @ instruction: 0xf5bc0e08 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xee498 │ │ │ │ + beq 0xee6c0 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb125d1e2 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -231432,21 +231570,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ @ instruction: 0xffa0f7f8 │ │ │ │ cdpne 2, 11, cr2, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf2431ebb │ │ │ │ - vmvn.i16 d17, #8 @ 0x0008 │ │ │ │ + vmvn.i16 d19, #0 @ 0x0000 │ │ │ │ smladxcc lr, r5, r8, r0 │ │ │ │ @ instruction: 0xf8334616 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf8350900 │ │ │ │ - bl 0x825fc8 │ │ │ │ - bl 0x12753fc │ │ │ │ + bl 0x8261f0 │ │ │ │ + bl 0x1275624 │ │ │ │ @ instruction: 0xf5bc0e06 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @@ -231470,27 +231608,27 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xff56f7f8 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ svcne 0x00290e04 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ ldrmi r3, [sp], -ip, lsl #12 │ │ │ │ svcls 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f85e │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ stmdbeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - b 0x11bf06c │ │ │ │ - blx 0x18b3094 │ │ │ │ + b 0x11bf294 │ │ │ │ + blx 0x18b32bc │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ strbmi r1, [r6, #-15]! │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @@ -231510,22 +231648,22 @@ │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0af7f8 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9122600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9150301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x775ce4 │ │ │ │ - b 0x14b4918 │ │ │ │ - bl 0x141189c │ │ │ │ + bl 0x775f0c │ │ │ │ + b 0x14b4b40 │ │ │ │ + bl 0x1411ac4 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2fc2fc │ │ │ │ + ble 0x2fc524 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -231542,41 +231680,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 6, pc, cr4, cr8, {7} @ │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ vceq.f32 d16, d3, d2 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ mrcne 6, 5, r0, cr11, cr5, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc12678 │ │ │ │ - b 0x2b55bc │ │ │ │ - b 0x13f41c0 │ │ │ │ + b 0xc128a0 │ │ │ │ + b 0x2b57e4 │ │ │ │ + b 0x13f43e8 │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq ip, {r1, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4f4dcc │ │ │ │ + blle 0xff4f4ff4 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ ldrdlt lr, [r2, -r4]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -231586,15 +231724,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 3, pc, cr12, cr8, {7} @ │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r2, #25600 @ 0x6400 │ │ │ │ @@ -231603,17 +231741,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da27 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x149a268 │ │ │ │ + b 0x149a490 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe17669c │ │ │ │ + b 0xfe1768c4 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ @@ -231632,16 +231770,16 @@ │ │ │ │ mrcne 14, 2, r1, cr13, cr6, {2} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr4, cr8, {7} │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svc 0x0001f815 │ │ │ │ @ instruction: 0xf8162300 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ - bl 0xfeff2ed0 │ │ │ │ - bl 0x1c75708 │ │ │ │ + bl 0xfeff30f8 │ │ │ │ + bl 0x1c75930 │ │ │ │ ldrmi r0, [lr, #3598] @ 0xe0e │ │ │ │ @ instruction: 0x469cbfbc │ │ │ │ tstlt sl, r3, lsl r6 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, asr #10 │ │ │ │ @@ -231656,31 +231794,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e6340 │ │ │ │ + blx 0x18e6568 │ │ │ │ @ instruction: 0xf832f880 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ - bl 0xfeff4b44 │ │ │ │ + bl 0xfeff4d6c │ │ │ │ @ instruction: 0xf8570e0e │ │ │ │ - bl 0x1c1282c │ │ │ │ + bl 0x1c12a54 │ │ │ │ strbmi r0, [ip, #3084] @ 0xc0c │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbf4b64 │ │ │ │ - b 0x475784 │ │ │ │ - b 0x13f5f88 │ │ │ │ - b 0x12357a4 │ │ │ │ + b 0xbf4d8c │ │ │ │ + b 0x4759ac │ │ │ │ + b 0x13f61b0 │ │ │ │ + b 0x12359cc │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrdlt sp, [r5, -fp]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -231691,32 +231829,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2 7, cr15, [sl, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff5963e4 │ │ │ │ + blne 0xff59660c │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x183d8c │ │ │ │ - b 0xfe173018 │ │ │ │ + b 0x183fb4 │ │ │ │ + b 0xfe173240 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1df │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -231730,22 +231868,22 @@ │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2, #-992] @ 0xfffffc20 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9120301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfeff6054 │ │ │ │ - b 0x14b4c80 │ │ │ │ - bl 0x1c11c0c │ │ │ │ + bl 0xfeff627c │ │ │ │ + b 0x14b4ea8 │ │ │ │ + bl 0x1c11e34 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2fc66c │ │ │ │ + ble 0x2fc894 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -231762,41 +231900,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ vceq.f32 d16, d3, d2 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ mrcne 6, 5, r0, cr11, cr5, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc129e8 │ │ │ │ - b 0x2b592c │ │ │ │ - b 0x13f4530 │ │ │ │ + b 0xc12c10 │ │ │ │ + b 0x2b5b54 │ │ │ │ + b 0x13f4758 │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq sl, {r2, r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4f513c │ │ │ │ + blle 0xff4f5364 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ ldrdlt lr, [r2, -r4]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -231806,15 +231944,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r9, #182272 @ 0x2c800 │ │ │ │ @@ -231823,17 +231961,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da27 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x149a5d8 │ │ │ │ + b 0x149a800 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe176a0c │ │ │ │ + b 0xfe176c34 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ @@ -231841,27 +231979,27 @@ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf000bcf5 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [fp, r0, lsl #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49c10 │ │ │ │ + bl 0xfec49e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f84604 │ │ │ │ mrcne 12, 3, APSR_nzcv, cr2, cr15, {2} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svcgt 0x0001f91e │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11c │ │ │ │ - b 0x14e92a8 │ │ │ │ + b 0x14e94d0 │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1793 @ 0x701 │ │ │ │ @ instruction: 0xf881b10f │ │ │ │ teqmi r3, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vrsubhn.i16 d16, q0, │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @@ -231877,15 +232015,15 @@ │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ @ instruction: 0xf78cfa4f │ │ │ │ svclt 0x000445bc │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, r9, r1, lsl #14 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14c431c │ │ │ │ + b 0x14c4544 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ strb r0, [pc, r0, lsl #25] │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ streq pc, [r1, -r0] │ │ │ │ stc2 10, cr15, [ip], {67} @ 0x43 @ │ │ │ │ strb r2, [r7, r0, lsl #6] │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @@ -231894,129 +232032,129 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xb0ac6 │ │ │ │ + blx 0xb0cee │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r5, lr, lsl #12 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x1a9bd4 │ │ │ │ - blx 0x4f2330 │ │ │ │ + blx 0x1a9dfc │ │ │ │ + blx 0x4f2558 │ │ │ │ strbmi pc, [r6, #3214]! @ 0xc8e @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ bicsmi sp, r2, #5 │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ @ instruction: 0xf0004e00 │ │ │ │ - b 0x12f331c │ │ │ │ + b 0x12f3544 │ │ │ │ @ instruction: 0xf8310202 │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ sbclt r0, r2, #65536 @ 0x10000 │ │ │ │ vrshr.u64 d20, d19, #64 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ - b 0xbfabf8 │ │ │ │ - b 0x475b3c │ │ │ │ - b 0x13f6340 │ │ │ │ + b 0xbfae20 │ │ │ │ + b 0x475d64 │ │ │ │ + b 0x13f6568 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r7, r0 │ │ │ │ svccs 0x0002f933 │ │ │ │ svcgt 0x0002f915 │ │ │ │ svceq 0x000ff11c │ │ │ │ - b 0x14e2a40 │ │ │ │ + b 0x14e2c68 │ │ │ │ andcs r7, r0, #3616 @ 0xe20 │ │ │ │ @ instruction: 0xf1bcdbdf │ │ │ │ - ble 0xff3b675c │ │ │ │ + ble 0xff3b6984 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xfe0cfa42 │ │ │ │ ldrb r2, [r6, r0, lsl #4] │ │ │ │ - bcs 0x1045c4 │ │ │ │ + bcs 0x1047ec │ │ │ │ ldrb sp, [r2, sp, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ svclt 0x0000bc2f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfe830b8a │ │ │ │ + blx 0xfe830db2 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf91e3f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ movwcs r1, #2010 @ 0x7da │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xc767d8 │ │ │ │ + blle 0xc76a00 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1e9ca4 │ │ │ │ - blx 0x11af404 │ │ │ │ + blx 0x1e9ecc │ │ │ │ + blx 0x11af62c │ │ │ │ strbmi pc, [r3, #-2056] @ 0xfffff7f8 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ bicsmi sp, fp, #5 │ │ │ │ @ instruction: 0xf1c30fdb │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ teqmi fp, #67108864 @ 0x4000000 │ │ │ │ svchi 0x0004f851 │ │ │ │ streq pc, [r1, -r3] │ │ │ │ - b 0xfe31f714 │ │ │ │ + b 0xfe31f93c │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ strbmi r1, [r5, #-15]! │ │ │ │ eorscc pc, r3, r6, asr r8 @ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ bicle r6, lr, sl │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf1c8bbd9 │ │ │ │ - blx 0x11b4c3c │ │ │ │ + blx 0x11b4e64 │ │ │ │ movwcs pc, #520 @ 0x208 @ │ │ │ │ @ instruction: 0x461ae7db │ │ │ │ bicsle r2, r2, r0, lsl #22 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr14, cr4, {0} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfb0c4e │ │ │ │ + blx 0xfb0e76 │ │ │ │ @ instruction: 0xf1054639 │ │ │ │ @ instruction: 0x27003eff │ │ │ │ svcgt 0x0001f916 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf89edb29 │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xb3688c │ │ │ │ + blle 0xb36ab4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a9d4c │ │ │ │ + blx 0x1a9f74 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x009c0fff │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ stmdble r4, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf2de8 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf3010 │ │ │ │ tstlt sp, fp, lsr #12 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r1, asr #10 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ @@ -232024,29 +232162,29 @@ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ movwcs fp, #2953 @ 0xb89 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xe7e6469c │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ - blx 0x9740f0 │ │ │ │ + blx 0x974318 │ │ │ │ ldrb pc, [lr, ip, lsl #24] @ │ │ │ │ bicsle r2, r7, r0, lsl #20 │ │ │ │ @ instruction: 0xf0004613 │ │ │ │ ldrmi r0, [r4], r1, lsl #10 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff8b0d04 │ │ │ │ + blx 0xff8b0f2c │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r0], #-60 @ 0xffffffc4 │ │ │ │ vseleq.f32 s30, s24, s4 │ │ │ │ @@ -232056,62 +232194,62 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xbfae34 │ │ │ │ - b 0x335d78 │ │ │ │ - b 0x13f357c │ │ │ │ + b 0xbfb05c │ │ │ │ + b 0x335fa0 │ │ │ │ + b 0x13f37a4 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r5, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff5769c4 │ │ │ │ + ble 0xff576bec │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf90cfa22 │ │ │ │ - bcs 0x12cd0c │ │ │ │ + bcs 0x12cf34 │ │ │ │ @ instruction: 0x4696d1d5 │ │ │ │ bfi r4, r1, #13, #10 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ svclt 0x0000bb15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfe1b0dbc │ │ │ │ + blx 0xfe1b0fe4 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff11c │ │ │ │ @ instruction: 0xf8dedb2f │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc76a08 │ │ │ │ + blle 0xc76c30 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1a9ed8 │ │ │ │ - blx 0xb30e44 │ │ │ │ + blx 0x1aa100 │ │ │ │ + blx 0xb3106c │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d030 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x123fa20 │ │ │ │ - blx 0x18b4258 │ │ │ │ + b 0x123fc48 │ │ │ │ + blx 0x18b4480 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -232120,114 +232258,114 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ @ instruction: 0xf04fbac5 │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf1cce7dd │ │ │ │ - blx 0x975e6c │ │ │ │ + blx 0x976094 │ │ │ │ @ instruction: 0xf04ff20c │ │ │ │ ldrb r0, [r6, r0, lsl #24] │ │ │ │ - bcs 0x1048c8 │ │ │ │ + bcs 0x104af0 │ │ │ │ ldrb sp, [r2, pc, asr #3] │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ strb r0, [lr, r0, lsl #24] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr13, cr0, {4} │ │ │ │ - blx 0x930e80 │ │ │ │ + blx 0x9310a8 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf992db30 │ │ │ │ @ instruction: 0xf1bc3000 │ │ │ │ - blle 0xd36ac0 │ │ │ │ + blle 0xd36ce8 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1e9fb0 │ │ │ │ - blx 0x14f1efc │ │ │ │ + blx 0x1ea1d8 │ │ │ │ + blx 0x14f2124 │ │ │ │ ldrbmi pc, [r4, #3724]! @ 0xe8c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce6efc │ │ │ │ + b 0x1ce7124 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vabdl.u8 q8, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r7, -r3]! │ │ │ │ movwpl pc, #1288 @ 0x508 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0x46402f30 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1b30ef8 │ │ │ │ + blt 0x1b31120 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r4, [r3, r3, ror #12]! │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stc2 10, cr15, [ip], {67} @ 0x43 @ │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ - bl 0x47673c │ │ │ │ + bl 0x476964 │ │ │ │ ldrb r0, [r7, ip, ror #24] │ │ │ │ bicle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ ldrb r0, [r1, r1, lsl #8] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ @ instruction: 0xf9bef7f8 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf04f360e │ │ │ │ eor r0, r8, r0, lsl #28 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x32a078 │ │ │ │ - blx 0x4ef7b4 │ │ │ │ + blx 0x32a2a0 │ │ │ │ + blx 0x4ef9dc │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ andle r0, r6, r0, lsl #16 │ │ │ │ andeq lr, r8, #454656 @ 0x6f000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ - b 0x14837a0 │ │ │ │ - blx 0x18b67c4 │ │ │ │ + b 0x14839c8 │ │ │ │ + blx 0x18b69ec │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf00ecf02 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf915d01d │ │ │ │ movwcc ip, #12034 @ 0x2f02 │ │ │ │ svceq 0x000ff11c │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ - blle 0xff904a1c │ │ │ │ + blle 0xff904c44 │ │ │ │ @ instruction: 0x8000f9b3 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1ce9b08 │ │ │ │ - blx 0x12f381c │ │ │ │ + b 0x1ce9d30 │ │ │ │ + blx 0x12f3a44 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ @ instruction: 0xf0020800 │ │ │ │ - bl 0x3f5ffc │ │ │ │ + bl 0x3f6224 │ │ │ │ ldrb r0, [r0, r2, ror #4] │ │ │ │ @ instruction: 0xf1b84642 │ │ │ │ bicle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf1bee7cb │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -232239,83 +232377,83 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf952f7f8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svchi 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff118 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb17 │ │ │ │ @ instruction: 0xf1b82000 │ │ │ │ - blle 0xd36c70 │ │ │ │ + blle 0xd36e98 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1aa158 │ │ │ │ - blx 0x143209c │ │ │ │ + blx 0x1aa380 │ │ │ │ + blx 0x14322c4 │ │ │ │ strbmi pc, [r2, #-2056] @ 0xfffff7f8 @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ce70a4 │ │ │ │ + b 0x1ce72cc │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14b3894 │ │ │ │ + b 0x14b3abc │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe30467c │ │ │ │ - blx 0x18b38d8 │ │ │ │ + b 0xfe3048a4 │ │ │ │ + blx 0x18b3b00 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x1a31a4 │ │ │ │ - b 0xfe1738e8 │ │ │ │ + b 0x1a33cc │ │ │ │ + b 0xfe173b10 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ smlawtlt r5, r8, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ - bl 0x3f60e8 │ │ │ │ + bl 0x3f6310 │ │ │ │ ldrb r0, [r6, r8, ror #24] │ │ │ │ - bcs 0x104b3c │ │ │ │ + bcs 0x104d64 │ │ │ │ ldrb sp, [r2, fp, asr #3] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr13, cr4, {0} │ │ │ │ @ instruction: 0xf8eaf7f8 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svcgt 0x0001f915 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xbb6d40 │ │ │ │ + blle 0xbb6f68 │ │ │ │ mulhi r0, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r6], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ stmdble r4, {r0, r8, r9} │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf3288 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf34b0 │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x127f55c │ │ │ │ + b 0x127f784 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r6, -r8]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -232336,15 +232474,15 @@ │ │ │ │ svclt 0x0000e7cf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf886f7f8 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ @@ -232356,30 +232494,30 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf858429f │ │ │ │ - b 0xbfb2e4 │ │ │ │ - b 0x336228 │ │ │ │ - b 0x13f3a2c │ │ │ │ + b 0xbfb50c │ │ │ │ + b 0x336450 │ │ │ │ + b 0x13f3c54 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r9, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff576e78 │ │ │ │ + ble 0xff5770a0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ vseleq.f32 s30, s24, s5 │ │ │ │ andeq pc, r1, #14 │ │ │ │ ldmdbeq lr, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x12d1b4 │ │ │ │ + bcs 0x12d3dc │ │ │ │ @ instruction: 0x4696d1d1 │ │ │ │ bfi r4, r1, #13, #6 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -232389,31 +232527,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf826f7f8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f11c │ │ │ │ @ instruction: 0xf8dedb2f │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc76ec0 │ │ │ │ + blle 0xc770e8 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1aa3a0 │ │ │ │ - blx 0xb312fc │ │ │ │ + blx 0x1aa5c8 │ │ │ │ + blx 0xb31524 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d034 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x18bfed8 │ │ │ │ - b 0x12724e0 │ │ │ │ + blx 0x18c0100 │ │ │ │ + b 0x1272708 │ │ │ │ @ instruction: 0xf8510508 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -232421,21 +232559,21 @@ │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ @ instruction: 0xf04fb869 │ │ │ │ strbmi r0, [r2], -r0, lsl #16 │ │ │ │ - b 0x1ced294 │ │ │ │ + b 0x1ced4bc │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ - blx 0x975328 │ │ │ │ + blx 0x975550 │ │ │ │ @ instruction: 0xf00cfc0c │ │ │ │ - bl 0x173b34 │ │ │ │ + bl 0x173d5c │ │ │ │ @ instruction: 0xe7d2025c │ │ │ │ - bcs 0x104d78 │ │ │ │ + bcs 0x104fa0 │ │ │ │ strb sp, [lr, fp, asr #3] │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ strb r0, [sl, r0, lsl #16] │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -232448,33 +232586,33 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d138 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe19f38e │ │ │ │ + blx 0xfe19f5b6 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff384c42 │ │ │ │ - bl 0x57c1c4 │ │ │ │ + blx 0xff384e6a │ │ │ │ + bl 0x57c3ec │ │ │ │ cmpmi fp, r2, lsl #22 │ │ │ │ svcmi 0x0000f5bb │ │ │ │ - beq 0x12f970 │ │ │ │ + beq 0x12fb98 │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x444c14 │ │ │ │ + ble 0x444e3c │ │ │ │ svcmi 0x0000f51b │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14c4c28 │ │ │ │ + b 0x14c4e50 │ │ │ │ svclt 0x00a8222b │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf809b10b │ │ │ │ - b 0x12fb404 │ │ │ │ + b 0x12fb62c │ │ │ │ vmlal.u8 q8, d7, d1 │ │ │ │ @ instruction: 0xf00c074f │ │ │ │ andcc r0, r1, r1, lsl #2 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ sbcle r2, r6, r0, lsl #18 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -232495,51 +232633,51 @@ │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ @ instruction: 0x460f4691 │ │ │ │ @ instruction: 0xf7f74683 │ │ │ │ @ instruction: 0x4641ff55 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], r6, lsl #12 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vbic.i16 d17, #8 @ 0x0008 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, fp}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf6c5c │ │ │ │ + blcs 0xf6e84 │ │ │ │ @ instruction: 0x469cd13f │ │ │ │ @ instruction: 0x2002f9b0 │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xa000f8b1 │ │ │ │ - blx 0xfe19547e │ │ │ │ + blx 0xfe1956a6 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1fc07a │ │ │ │ - bl 0x57c2a4 │ │ │ │ + blx 0xff1fc2a2 │ │ │ │ + bl 0x57c4cc │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ eormi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf006bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x310094 │ │ │ │ + ble 0x3102bc │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf006bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x1303cac │ │ │ │ - blx 0x18b54e0 │ │ │ │ + b 0x1303ed4 │ │ │ │ + blx 0x18b5708 │ │ │ │ ldmdahi fp!, {r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf6cdc │ │ │ │ + blcs 0xf6f04 │ │ │ │ @ instruction: 0xf1bed0bf │ │ │ │ andle r0, r5, r8, lsl #30 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andcc r3, r2, r2, lsl #14 │ │ │ │ ldr r3, [r0, r2, lsl #2]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf50bd004 │ │ │ │ @@ -232550,55 +232688,55 @@ │ │ │ │ svclt 0x0070f7f7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xf2fe30 │ │ │ │ - bleq 0xe70028 │ │ │ │ + blcc 0xd30058 │ │ │ │ + bleq 0xe70250 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fed9 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0x1fb6d44 │ │ │ │ + bllt 0x1fb6f6c │ │ │ │ ldmdavs r7, {r2, r3, fp, sp, lr} │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs r7, {r2, r3, r6, fp, sp, lr}^ │ │ │ │ stmdbge r7, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdaeq sl, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09eb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x11c50e4 │ │ │ │ + bllt 0x11c530c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x1c50f4 │ │ │ │ + bllt 0x1c531c │ │ │ │ sbclt r4, r3, #2013265920 @ 0x78000000 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #35468 @ 0x8a8c │ │ │ │ movweq lr, #39427 @ 0x9a03 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x2316a8 │ │ │ │ + blcc 0x2318d0 │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ sbcle r2, pc, r0, lsl #22 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ - b 0x14ed4b8 │ │ │ │ + b 0x14ed6e0 │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090301 │ │ │ │ ldrb r4, [r7, r0, lsl #24] │ │ │ │ - blls 0x15fa7c │ │ │ │ + blls 0x15fca4 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r1, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74ff0 │ │ │ │ svclt 0x0000bf07 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -232619,35 +232757,35 @@ │ │ │ │ andcc r0, r1, pc, asr #14 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf990d0f5 │ │ │ │ @ instruction: 0xf99e2000 │ │ │ │ @ instruction: 0xf99e3001 │ │ │ │ @ instruction: 0xf9909000 │ │ │ │ - blx 0xfe19b63e │ │ │ │ + blx 0xfe19b866 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff384eee │ │ │ │ - bl 0x57c468 │ │ │ │ + blx 0xff385116 │ │ │ │ + bl 0x57c690 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f5ba │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x4c50c0 │ │ │ │ + ble 0x4c52e8 │ │ │ │ svcmi 0x0000f51a │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14c50d4 │ │ │ │ + b 0x14c52fc │ │ │ │ svclt 0x00a4222a │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf801b10b │ │ │ │ @ instruction: 0xf10c200c │ │ │ │ - b 0x12f668c │ │ │ │ + b 0x12f68b4 │ │ │ │ @ instruction: 0xf1bc0809 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ strbeq pc, [pc, -r7, asr #7] @ │ │ │ │ @ instruction: 0xf10e3001 │ │ │ │ ldr r0, [r7, r1, lsl #28]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf506d004 │ │ │ │ @@ -232663,45 +232801,45 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7fe05 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ @ instruction: 0xf1a94606 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #2 │ │ │ │ - ldmdbne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x970146bc │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d6, d1 │ │ │ │ andcc r0, r2, pc, lsl #13 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0x12f850 │ │ │ │ + bleq 0x12fa78 │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa002f8b1 │ │ │ │ @ instruction: 0x7000f8be │ │ │ │ strmi pc, [r3, #-2946] @ 0xfffff47e │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ orrcs pc, r7, #206848 @ 0x32800 │ │ │ │ - beq 0x1ae378 │ │ │ │ + beq 0x1ae5a0 │ │ │ │ @ instruction: 0xf1ba415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b533c │ │ │ │ + b 0x14b5564 │ │ │ │ svclt 0x00a4422a │ │ │ │ - bleq 0x16f75c │ │ │ │ + bleq 0x16f984 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bada08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x16f770 │ │ │ │ + bleq 0x16f998 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe2b20dc │ │ │ │ + blx 0xfe2b2304 │ │ │ │ andcc r9, r2, r1, lsl #22 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0xf8599301 │ │ │ │ vmvn.i32 d26, #234 @ 0x000000ea │ │ │ │ @ instruction: 0xf830068f │ │ │ │ tstcc r2, r2, lsl #24 │ │ │ │ @@ -232720,29 +232858,29 @@ │ │ │ │ mrclt 7, 0, APSR_nzcv, cr12, cr7, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vbic.i16 d17, #2048 @ 0x0800 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f70100 │ │ │ │ svcne 0x002bfd85 │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6854 │ │ │ │ ldmdavs pc, {r8, fp} @ │ │ │ │ - blx 0xfe20d97e │ │ │ │ + blx 0xfe20dba6 │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, ip, sp, lr} │ │ │ │ stmdage r6, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ smladeq sl, r7, fp, lr │ │ │ │ @ instruction: 0x0c08eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -232787,25 +232925,25 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d139 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe19f8da │ │ │ │ + blx 0xfe19fb02 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff38518e │ │ │ │ + blx 0xff3853b6 │ │ │ │ ldmne r2, {r0, r1, r3, r7, r8, r9, sp} │ │ │ │ addcc r4, r0, #-1073741802 @ 0xc0000016 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ - beq 0x12fec0 │ │ │ │ + beq 0x1300e8 │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ cmncs pc, #268435456 @ 0x10000000 │ │ │ │ - ble 0x405144 │ │ │ │ + ble 0x40536c │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfb7 │ │ │ │ andsne r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf007bfa8 │ │ │ │ tstlt sl, r1, lsl #4 │ │ │ │ @@ -232834,33 +232972,33 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ strmi r4, [r3], r8, lsl #13 │ │ │ │ @ instruction: 0xf7f74616 │ │ │ │ strmi pc, [r7], -sp, lsr #25 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ vmla.i8 d16, d3, d0 │ │ │ │ - vmvn.i16 d17, #2048 @ 0x0800 │ │ │ │ + vmvn.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0x46490a35 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xffda8 │ │ │ │ + blcs 0xfffd0 │ │ │ │ ldrmi sp, [ip], r2, asr #2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ @ instruction: 0x3002f9b0 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ - blx 0xfe195a8a │ │ │ │ + blx 0xfe195cb2 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1fc5c6 │ │ │ │ + blx 0xff1fc7ee │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b49dc │ │ │ │ + b 0x14b4c04 │ │ │ │ svclt 0x00a4422e │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -232891,50 +233029,50 @@ │ │ │ │ svclt 0x0000bcc7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xf30384 │ │ │ │ - bleq 0xe7057c │ │ │ │ + blcc 0xd305ac │ │ │ │ + bleq 0xe707a4 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ ldrtmi pc, [r2], -pc, lsr #24 @ │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf7298 │ │ │ │ + blcs 0xf74c0 │ │ │ │ stmdavs ip, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20dafa │ │ │ │ + blx 0xfe20dd22 │ │ │ │ stmdavs ip, {r0, r1, r2, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe20dc02 │ │ │ │ - bl 0x75dac4 │ │ │ │ - bl 0x17f62d4 │ │ │ │ + blx 0xfe20de2a │ │ │ │ + bl 0x75dcec │ │ │ │ + bl 0x17f64fc │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ @ instruction: 0xf11abb83 │ │ │ │ @ instruction: 0xf15c4880 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ - bl 0x7227d4 │ │ │ │ - bl 0x17f5aec │ │ │ │ + bl 0x7229fc │ │ │ │ + bl 0x17f5d14 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ tstmi lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d5b2c3 │ │ │ │ mrscc r8, (UNDEF: 4) │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe417bb8 │ │ │ │ - b 0x1b4710 │ │ │ │ - b 0xfe1b4718 │ │ │ │ + b 0xfe417de0 │ │ │ │ + b 0x1b4938 │ │ │ │ + b 0xfe1b4940 │ │ │ │ @ instruction: 0xf8450308 │ │ │ │ @ instruction: 0xf00e3b04 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf7308 │ │ │ │ + blcs 0xf7530 │ │ │ │ @ instruction: 0xf1bed0c7 │ │ │ │ andle r0, ip, r4, lsl #30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tstcc r4, r4, lsl #10 │ │ │ │ ldr r3, [r8, r4, lsl #4]! │ │ │ │ stmibvc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -232949,46 +233087,46 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ tstls r1, r1, lsl #30 │ │ │ │ - blx 0xff131b3e │ │ │ │ + blx 0xff131d66 │ │ │ │ strmi r9, [r0], r1, lsl #18 │ │ │ │ rscscc pc, pc, r9, lsl #2 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf01e46ce │ │ │ │ tstle r8, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdaeq pc, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ andcc r3, r1, r1, lsl #14 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf997d0f6 │ │ │ │ @ instruction: 0xf9902000 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf997c000 │ │ │ │ - blx 0xfe19bb9e │ │ │ │ + blx 0xfe19bdc6 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff38544e │ │ │ │ - bl 0x57c9d4 │ │ │ │ + blx 0xff385676 │ │ │ │ + bl 0x57cbfc │ │ │ │ cmpmi fp, r2, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {28} │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf008bfa2 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x461a0c7f │ │ │ │ @ instruction: 0xf51cda0f │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bd33ff │ │ │ │ movweq pc, #4104 @ 0x1008 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c5444 │ │ │ │ + b 0x14c566c │ │ │ │ svclt 0x00a42c2c │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ tstlt fp, r1, lsl #6 │ │ │ │ andgt pc, lr, r1, lsl #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdbeq r2, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0010f1be │ │ │ │ @@ -232997,50 +233135,50 @@ │ │ │ │ ldr r3, [r4, r1]! │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf506d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xffa31bfc │ │ │ │ + bllt 0xffa31e24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ @ instruction: 0x460e4692 │ │ │ │ @ instruction: 0xf7f74681 │ │ │ │ @ instruction: 0xf1a8fb51 │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ strmi r0, [r7], -r0, lsl #16 │ │ │ │ @ instruction: 0xf1aa46c6 │ │ │ │ vhadd.s8 d16, d3, d2 │ │ │ │ - vmvn.i16 d17, #2048 @ 0x0800 │ │ │ │ + vmvn.i16 d19, #0 @ 0x0000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, fp}^ │ │ │ │ @ instruction: 0xf01e4500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [pc, r7, asr #7] │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ @ instruction: 0xf01e3102 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xb002f8b0 │ │ │ │ - blx 0xfe195cba │ │ │ │ + blx 0xfe195ee2 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff3bc896 │ │ │ │ + blx 0xff3bcabe │ │ │ │ ldmne r2, {r2, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b4cac │ │ │ │ + b 0x14b4ed4 │ │ │ │ svclt 0x00a4422b │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -233071,93 +233209,93 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf7f79101 │ │ │ │ svcne 0x002bfad3 │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6857 │ │ │ │ ldmdavs ip, {fp} │ │ │ │ @ instruction: 0x9c04fb87 │ │ │ │ ldmdavs r4, {r0, r1, r2, r3, r4, r6, fp, sp, lr} │ │ │ │ strge pc, [r7, -r4, lsl #23] │ │ │ │ - beq 0x3ae9e0 │ │ │ │ + beq 0x3aec08 │ │ │ │ @ instruction: 0x0c07eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r1], r1, lsl #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf11ad12d │ │ │ │ @ instruction: 0xf15c4780 │ │ │ │ svclt 0x00680c00 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - bl 0x17fa5a4 │ │ │ │ + bl 0x17fa7cc │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ tstle r8, r0, lsl #30 │ │ │ │ - b 0x12608d8 │ │ │ │ + b 0x1260b00 │ │ │ │ @ instruction: 0xf1be0508 │ │ │ │ @ instruction: 0xf8560f03 │ │ │ │ @ instruction: 0xf8518037 │ │ │ │ - b 0xfe40fe84 │ │ │ │ - b 0x3f6dec │ │ │ │ - b 0xfe3f6df4 │ │ │ │ + b 0xfe4100ac │ │ │ │ + b 0x3f7014 │ │ │ │ + b 0xfe3f701c │ │ │ │ @ instruction: 0xf8410707 │ │ │ │ andle r7, sp, lr, lsr #32 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ - b 0x14edcac │ │ │ │ + b 0x14eded4 │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090801 │ │ │ │ ldrb r4, [pc, r0, lsl #24] │ │ │ │ @ instruction: 0xf50bb125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffc31dec │ │ │ │ + blt 0xffc32014 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46044690 │ │ │ │ - blx 0x17b1e08 │ │ │ │ + blx 0x17b2030 │ │ │ │ @ instruction: 0x26004632 │ │ │ │ svccc 0x00014605 │ │ │ │ ldrtmi r4, [r1], -r0, asr #12 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0x100244 │ │ │ │ + blcs 0x10046c │ │ │ │ @ instruction: 0xf990d13c │ │ │ │ @ instruction: 0xf992c000 │ │ │ │ @ instruction: 0xf990e000 │ │ │ │ @ instruction: 0xf9928001 │ │ │ │ - blx 0xfe417e5a │ │ │ │ - blx 0xfe327692 │ │ │ │ - bl 0xff016280 │ │ │ │ - bl 0x1c76e80 │ │ │ │ - bl 0x7f7688 │ │ │ │ - bl 0x1476e98 │ │ │ │ + blx 0xfe418082 │ │ │ │ + blx 0xfe3278ba │ │ │ │ + bl 0xff0164a8 │ │ │ │ + bl 0x1c770a8 │ │ │ │ + bl 0x7f78b0 │ │ │ │ + bl 0x14770c0 │ │ │ │ @ instruction: 0xf5bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xf3d40 │ │ │ │ - ble 0x48584c │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xf3f68 │ │ │ │ + ble 0x485a74 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbd │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r3], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf005bfa8 │ │ │ │ @@ -233166,118 +233304,118 @@ │ │ │ │ andgt pc, r1, r7, lsl #16 │ │ │ │ vorr.i32 d20, #56832 @ 0x0000de00 │ │ │ │ @ instruction: 0xf001054f │ │ │ │ andcc r0, r1, r1, lsl #6 │ │ │ │ tstcc r1, r1, lsl #4 │ │ │ │ sbcle r2, r2, r0, lsl #22 │ │ │ │ andle r2, r4, r0, lsl r9 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3aff @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3d27 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b6 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfe231ebc │ │ │ │ + blt 0xfe2320e4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf9f2f7f7 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmvn.i16 d17, #8 @ 0x0008 │ │ │ │ + vmvn.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0020835 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3b2d54 │ │ │ │ + bls 0x3b2f7c │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x130540 │ │ │ │ + beq 0x130768 │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x312754 │ │ │ │ + ble 0x31297c │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc2c04c │ │ │ │ - b 0x334bbc │ │ │ │ - b 0x11b63c0 │ │ │ │ + b 0xc2c274 │ │ │ │ + b 0x334de4 │ │ │ │ + b 0x11b65e8 │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xf4365 │ │ │ │ + streq pc, [pc, #965] @ 0xf458d │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ ldr r3, [r2, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000ba15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xf308e8 │ │ │ │ - bleq 0xe70ae0 │ │ │ │ + blcc 0xd30b10 │ │ │ │ + bleq 0xe70d08 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4633f97d │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20e082 │ │ │ │ + blx 0xfe20e2aa │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20e18a │ │ │ │ - bl 0xfef1a82c │ │ │ │ - bl 0x1bf6038 │ │ │ │ - bl 0x6f7040 │ │ │ │ - bl 0x17f603c │ │ │ │ + blx 0xfe20e3b2 │ │ │ │ + bl 0xfef1aa54 │ │ │ │ + bl 0x1bf6260 │ │ │ │ + bl 0x6f7268 │ │ │ │ + bl 0x17f6264 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14e04cc │ │ │ │ + b 0x14e06f4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c6034 │ │ │ │ + blx 0x18c625c │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe300850 │ │ │ │ + b 0xfe300a78 │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x232174 │ │ │ │ + blne 0x23239c │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, sl, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb12ee7b9 │ │ │ │ @@ -233295,15 +233433,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f79101 │ │ │ │ mrcne 9, 3, APSR_nzcv, cr2, cr7, {0} @ │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3d03 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3f2b @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -233318,23 +233456,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c5c1c │ │ │ │ + b 0x14c5e44 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3d7f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3fa7 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b9 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f741f0 │ │ │ │ @@ -233345,66 +233483,66 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf8b0f7f7 │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41c1c6 │ │ │ │ - blx 0xfe3679fa │ │ │ │ - bl 0xff01a9ec │ │ │ │ - bl 0x1c771ec │ │ │ │ - bl 0x7f79f4 │ │ │ │ - bl 0x1477200 │ │ │ │ + blx 0xfe41c3ee │ │ │ │ + blx 0xfe367c22 │ │ │ │ + bl 0xff01ac14 │ │ │ │ + bl 0x1c77414 │ │ │ │ + bl 0x7f7c1c │ │ │ │ + bl 0x1477428 │ │ │ │ @ instruction: 0xf1bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b69dc │ │ │ │ + b 0x14b6c04 │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xf45d1 │ │ │ │ + streq pc, [pc, #965] @ 0xf47f9 │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbfee38 │ │ │ │ - b 0x335e54 │ │ │ │ - b 0x12b6658 │ │ │ │ + b 0xbff060 │ │ │ │ + b 0x33607c │ │ │ │ + b 0x12b6880 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b57c02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000b8d5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d3, d13 │ │ │ │ - vbic.i16 d17, #2048 @ 0x0800 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f70100 │ │ │ │ svcne 0x0032f83d │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -233412,34 +233550,34 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2f30ac │ │ │ │ + bls 0x2f32d4 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14e076c │ │ │ │ + b 0x14e0994 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c62c4 │ │ │ │ - b 0x12b34c8 │ │ │ │ + blx 0x18c64ec │ │ │ │ + b 0x12b36f0 │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe3243cc │ │ │ │ + b 0xfe3245f4 │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x237ef0 │ │ │ │ - b 0xfe235718 │ │ │ │ + b 0x238118 │ │ │ │ + b 0xfe235940 │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb12ee7bc │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -233469,16 +233607,16 @@ │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @ instruction: 0xf11c417f │ │ │ │ @ instruction: 0xf1470c80 │ │ │ │ @ instruction: 0xf5bc0700 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xf4244 │ │ │ │ - ble 0x485c68 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xf446c │ │ │ │ + ble 0x485e90 │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0x37fff177 │ │ │ │ @ instruction: 0xf000bfbd │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf000bfa8 │ │ │ │ @@ -233505,104 +233643,104 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xff70f7f6 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmvn.i16 d17, #8 @ 0x0008 │ │ │ │ + vmvn.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0020835 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3b3258 │ │ │ │ + bls 0x3b3480 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x130a4c │ │ │ │ + beq 0x130c74 │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x312c60 │ │ │ │ + ble 0x312e88 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc2c558 │ │ │ │ - b 0x3350c8 │ │ │ │ - b 0x11b68cc │ │ │ │ + b 0xc2c780 │ │ │ │ + b 0x3352f0 │ │ │ │ + b 0x11b6af4 │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, fp, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xf4871 │ │ │ │ + streq pc, [pc, #965] @ 0xf4a99 │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ str r3, [lr, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f647f0 │ │ │ │ svclt 0x0000bf8f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xf30df4 │ │ │ │ - bleq 0xe70fec │ │ │ │ + blcc 0xd3101c │ │ │ │ + bleq 0xe71214 │ │ │ │ @ instruction: 0xf7f69001 │ │ │ │ @ instruction: 0x4633fef7 │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20e58e │ │ │ │ + blx 0xfe20e7b6 │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20e696 │ │ │ │ - bl 0xfef1ad38 │ │ │ │ - bl 0x1bf6544 │ │ │ │ + blx 0xfe20e8be │ │ │ │ + bl 0xfef1af60 │ │ │ │ + bl 0x1bf676c │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f752c │ │ │ │ - bl 0x17f6550 │ │ │ │ + bl 0x6f7754 │ │ │ │ + bl 0x17f6778 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14e09e0 │ │ │ │ + b 0x14e0c08 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c6548 │ │ │ │ + blx 0x18c6770 │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe300d64 │ │ │ │ + b 0xfe300f8c │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x232688 │ │ │ │ + blne 0x2328b0 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, r6, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb12ee7b5 │ │ │ │ @@ -233620,15 +233758,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f69101 │ │ │ │ cdpne 14, 7, cr15, cr2, cr13, {4} │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf4217 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf443f @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -233645,23 +233783,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c6138 │ │ │ │ + b 0x14c6360 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf429b @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf44c3 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b5 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f641f0 │ │ │ │ @@ -233672,68 +233810,68 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ mcr2 7, 1, pc, cr2, cr6, {7} @ │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41c6e2 │ │ │ │ - blx 0xfe367f16 │ │ │ │ - bl 0xff01af08 │ │ │ │ - bl 0x1c77708 │ │ │ │ - bl 0x7f7f10 │ │ │ │ - bl 0x147771c │ │ │ │ + blx 0xfe41c90a │ │ │ │ + blx 0xfe36813e │ │ │ │ + bl 0xff01b130 │ │ │ │ + bl 0x1c77930 │ │ │ │ + bl 0x7f8138 │ │ │ │ + bl 0x1477944 │ │ │ │ @ instruction: 0xf51c0e0e │ │ │ │ @ instruction: 0xf14e4c00 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b6f00 │ │ │ │ + b 0x14b7128 │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xf4af5 │ │ │ │ + streq pc, [pc, #965] @ 0xf4d1d │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbff35c │ │ │ │ - b 0x336378 │ │ │ │ - b 0x12b6b7c │ │ │ │ + b 0xbff584 │ │ │ │ + b 0x3365a0 │ │ │ │ + b 0x12b6da4 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b17c02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f647f0 │ │ │ │ svclt 0x0000be43 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d3, d13 │ │ │ │ - vbic.i16 d17, #2048 @ 0x0800 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f60100 │ │ │ │ svcne 0x0032fdab │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -233741,190 +233879,190 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2f35d0 │ │ │ │ + bls 0x2f37f8 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14e0c98 │ │ │ │ + b 0x14e0ec0 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c67f0 │ │ │ │ - b 0x12b39f4 │ │ │ │ + blx 0x18c6a18 │ │ │ │ + b 0x12b3c1c │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe3248f8 │ │ │ │ + b 0xfe324b20 │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x23841c │ │ │ │ - b 0xfe235c44 │ │ │ │ + b 0x238644 │ │ │ │ + b 0xfe235e6c │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb12ee7b8 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r9, r3, r0, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4ba44 │ │ │ │ + bl 0xfec4bc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x15b464 │ │ │ │ + bcc 0x15b68c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ ldrmi ip, [ip], #0 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 7, cr15, [ip, #984]! @ 0x3d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ba98 │ │ │ │ + bl 0xfec4bcc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ ldc2 7, cr15, [r6, #-984] @ 0xfffffc28 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ ldrmi r0, [ip], #143 @ 0x8f │ │ │ │ @ instruction: 0xf85642a5 │ │ │ │ - b 0x3fc99c │ │ │ │ - b 0xc778e0 │ │ │ │ - b 0x13f80e4 │ │ │ │ + b 0x3fcbc4 │ │ │ │ + b 0xc77b08 │ │ │ │ + b 0x13f830c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4baf8 │ │ │ │ + bl 0xfec4bd20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ stc2l 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18c1950 │ │ │ │ + blx 0x18c1b78 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrmi r1, [sl], #-15 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1a4a28 │ │ │ │ - b 0x175154 │ │ │ │ - b 0xfe175170 │ │ │ │ + b 0xfe1a4c50 │ │ │ │ + b 0x17537c │ │ │ │ + b 0xfe175398 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bd4b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bb5c │ │ │ │ + bl 0xfec4bd84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [r8], #984 @ 0x3d8 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x15b57c │ │ │ │ + bcc 0x15b7a4 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ - bl 0xfec24994 │ │ │ │ + bl 0xfec24bbc │ │ │ │ @ instruction: 0xf8010c03 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64010 │ │ │ │ svclt 0x0000bd1f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bbb4 │ │ │ │ + bl 0xfec4bddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ stc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfebf4c24 │ │ │ │ + bl 0xfebf4e4c │ │ │ │ adcmi r0, r5, #768 @ 0x300 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bced │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bc18 │ │ │ │ + bl 0xfec4be40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ mrrc2 7, 15, pc, sl, cr6 @ │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18c1a70 │ │ │ │ + blx 0x18c1c98 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ - bne 0xff578a8c │ │ │ │ + bne 0xff578cb4 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1a4b48 │ │ │ │ - b 0x175274 │ │ │ │ - b 0xfe175290 │ │ │ │ + b 0xfe1a4d70 │ │ │ │ + b 0x17549c │ │ │ │ + b 0xfe1754b8 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bcbb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bc7c │ │ │ │ + bl 0xfec4bea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1013a01 │ │ │ │ @@ -233936,22 +234074,22 @@ │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bccc │ │ │ │ + bl 0xfec4bef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ - blx 0x32ac2 │ │ │ │ + blx 0x32cea │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svcgt 0x0002f834 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ adcmi r0, r5, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -233961,317 +234099,317 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bc61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bd30 │ │ │ │ + bl 0xfec4bf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0xff4b2b1e │ │ │ │ + blx 0xff4b2d46 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18c076c │ │ │ │ + blx 0x18c0994 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bd94 │ │ │ │ + bl 0xfec4bfbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe832b82 │ │ │ │ - bls 0x19afb8 │ │ │ │ + blx 0xfe832daa │ │ │ │ + bls 0x19b1e0 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0x824bc4 │ │ │ │ - b 0x14b7bd4 │ │ │ │ + bl 0x824dec │ │ │ │ + b 0x14b7dfc │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0x1d32bda │ │ │ │ + blx 0x1d32e02 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ vceq.f32 d17, d19, d19 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x17d60535 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18f0820 │ │ │ │ + blx 0x18f0a48 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0x874e60 │ │ │ │ - bl 0x1277c30 │ │ │ │ + bl 0x875088 │ │ │ │ + bl 0x1277e58 │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - b 0x14d4d10 │ │ │ │ + b 0x14d4f38 │ │ │ │ adcmi r0, r3, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s16, s15 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r3, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff3b2c2c │ │ │ │ + bllt 0xff3b2e54 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x173950 │ │ │ │ + blls 0x173b78 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [ip], #-1333 @ 0xfffffacb │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x5948a0 │ │ │ │ - bl 0x1277ca0 │ │ │ │ + bl 0x594ac8 │ │ │ │ + bl 0x1277ec8 │ │ │ │ ldrbmi r7, [r4, #-738]! @ 0xfffffd1e │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe532ca0 │ │ │ │ + bllt 0xfe532ec8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bed0 │ │ │ │ + bl 0xfec4c0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xb2cbc │ │ │ │ - bls 0x19b0f4 │ │ │ │ + blx 0xb2ee4 │ │ │ │ + bls 0x19b31c │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0x824d00 │ │ │ │ - b 0x14b7d10 │ │ │ │ + bl 0x824f28 │ │ │ │ + b 0x14b7f38 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x1a32cf8 │ │ │ │ + bllt 0x1a32f20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0xff5b2d14 │ │ │ │ + blx 0xff5b2f3c │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {5} │ │ │ │ vceq.f32 d17, d19, d19 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x26000535 │ │ │ │ @ instruction: 0xf833340e │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ stmdaeq r0, {r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x14057e0 │ │ │ │ - b 0xc94094 │ │ │ │ - b 0x3f8594 │ │ │ │ - b 0x13f7d98 │ │ │ │ + b 0x1405a08 │ │ │ │ + b 0xc942bc │ │ │ │ + b 0x3f87bc │ │ │ │ + b 0x13f7fc0 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000bb2d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ - blx 0xfe732d88 │ │ │ │ + blx 0xfe732fb0 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x5949dc │ │ │ │ + bl 0x594c04 │ │ │ │ sbclt r0, r2, #768 @ 0x300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ andeq pc, r0, #-2147483631 @ 0x80000011 │ │ │ │ - b 0x14063b4 │ │ │ │ - b 0xfe2d40f0 │ │ │ │ - b 0x17561c │ │ │ │ - b 0xfe175610 │ │ │ │ + b 0x14065dc │ │ │ │ + b 0xfe2d4318 │ │ │ │ + b 0x175844 │ │ │ │ + b 0xfe175838 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f643f0 │ │ │ │ svclt 0x0000baf3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4c00c │ │ │ │ + bl 0xfec4c234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x1932df8 │ │ │ │ - bls 0x19b230 │ │ │ │ + blx 0x1933020 │ │ │ │ + bls 0x19b458 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0xff024e3c │ │ │ │ - b 0x14b7e4c │ │ │ │ + bl 0xff025064 │ │ │ │ + b 0x14b8074 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xff2b2e34 │ │ │ │ + blt 0xff2b305c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0xe32e50 │ │ │ │ + blx 0xe33078 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ vceq.f32 d17, d19, d19 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x17d60535 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18f0a98 │ │ │ │ + blx 0x18f0cc0 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0xff0750d8 │ │ │ │ - b 0x14b7ea8 │ │ │ │ + bl 0xff075300 │ │ │ │ + b 0x14b80d0 │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - bl 0x1c94f88 │ │ │ │ - b 0x14b86c4 │ │ │ │ - b 0xab8020 │ │ │ │ + bl 0x1c951b0 │ │ │ │ + b 0x14b88ec │ │ │ │ + b 0xab8248 │ │ │ │ adcmi r0, r3, #8, 14 @ 0x200000 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfe432ea8 │ │ │ │ + blt 0xfe4330d0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x1736d4 │ │ │ │ + blls 0x1738fc │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [ip], #-1333 @ 0xfffffacb │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0xfed94b1c │ │ │ │ - b 0x14b7f1c │ │ │ │ - bl 0x1b1329c │ │ │ │ - b 0x14b5730 │ │ │ │ + bl 0xfed94d44 │ │ │ │ + b 0x14b8144 │ │ │ │ + bl 0x1b134c4 │ │ │ │ + b 0x14b5958 │ │ │ │ ldrbmi r0, [r4, #-3164]! @ 0xfffff3a4 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1532f20 │ │ │ │ + blt 0x1533148 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4c150 │ │ │ │ + bl 0xfec4c378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf9bef7f6 │ │ │ │ - bls 0x19b374 │ │ │ │ + bls 0x19b59c │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0xff024f80 │ │ │ │ - b 0x14b7f90 │ │ │ │ + bl 0xff0251a8 │ │ │ │ + b 0x14b81b8 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xa32f78 │ │ │ │ + blt 0xa331a0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf992f7f6 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc fp, [lr], #-690 @ 0xfffffd4e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf831b2c6 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfeff5218 │ │ │ │ - bl 0x1ab7fe8 │ │ │ │ + bl 0xfeff5440 │ │ │ │ + bl 0x1ab8210 │ │ │ │ @ instruction: 0xf8550707 │ │ │ │ - b 0x14cd0c0 │ │ │ │ + b 0x14cd2e8 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r0], -r4, ror #3 │ │ │ │ @@ -234279,27 +234417,27 @@ │ │ │ │ stmiblt lr!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x173590 │ │ │ │ + blls 0x1737b8 │ │ │ │ svcne 0x002c1f21 │ │ │ │ @ instruction: 0xf854350c │ │ │ │ - blx 0x18c0c50 │ │ │ │ + blx 0x18c0e78 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - bl 0xfed79088 │ │ │ │ - bl 0x197805c │ │ │ │ + bl 0xfed792b0 │ │ │ │ + bl 0x1978284 │ │ │ │ @ instruction: 0xf8560202 │ │ │ │ - b 0x14ed150 │ │ │ │ + b 0x14ed378 │ │ │ │ adcmi r0, r5, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @@ -234313,21 +234451,21 @@ │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ sbcslt r1, lr, #1360 @ 0x550 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf920f7f6 │ │ │ │ @ instruction: 0x46474639 │ │ │ │ svcgt 0x0001f815 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x7fd8b0 │ │ │ │ + bl 0x7fdad8 │ │ │ │ @ instruction: 0xf1480c06 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xf1204 │ │ │ │ + beq 0xf142c │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34560 @ 0x00008700 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb127d1e4 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -234340,19 +234478,19 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strmi r0, [r4], -r0, lsl #16 │ │ │ │ @ instruction: 0xf8e8f7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8334645 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f752c │ │ │ │ + bl 0x7f7754 │ │ │ │ @ instruction: 0xf1480c02 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ @@ -234377,32 +234515,32 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ @ instruction: 0xf89ef7f6 │ │ │ │ svcne 0x00319b01 │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ ldrtmi r3, [lr], ip, lsl #10 │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14718d2 │ │ │ │ @ instruction: 0xf1b90900 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe3552cc │ │ │ │ - b 0x1759f8 │ │ │ │ - b 0xfe175a14 │ │ │ │ + b 0xfe3554f4 │ │ │ │ + b 0x175c20 │ │ │ │ + b 0xfe175c3c │ │ │ │ andvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1bed1de │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -234417,21 +234555,21 @@ │ │ │ │ @ instruction: 0xf856f7f6 │ │ │ │ @ instruction: 0x4631b27a │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stmibvc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - bl 0x7f8a50 │ │ │ │ - bl 0x1337a5c │ │ │ │ + bl 0x7f8c78 │ │ │ │ + bl 0x1337c84 │ │ │ │ @ instruction: 0xf1ba7cec │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ ldrbmi r0, [r7], -r0, lsl #22 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2ff064 │ │ │ │ + ble 0x2ff28c │ │ │ │ svceq 0x0080f11a │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -234448,39 +234586,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf810f7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {1} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ - b 0x14b6fa4 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + b 0x14b71cc │ │ │ │ strcc r7, [lr], -r2, ror #17 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f51e │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16,d18}, [pc], r1 │ │ │ │ - b 0x1248aec │ │ │ │ - blx 0x18b6714 │ │ │ │ + b 0x1248d14 │ │ │ │ + blx 0x18b693c │ │ │ │ @ instruction: 0xf831f980 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ eorsls pc, r9, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c09ea2c │ │ │ │ vmlaeq.f32 s28, s18, s28 │ │ │ │ vmlseq.f32 s28, s28, s24 │ │ │ │ and pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d011 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f771c │ │ │ │ - bl 0x12f8b28 │ │ │ │ + bl 0x7f7944 │ │ │ │ + bl 0x12f8d50 │ │ │ │ @ instruction: 0xf5be7cec │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ - blle 0xff637b2c │ │ │ │ + blle 0xff637d54 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ ldrdlt lr, [r5, -r9]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -234491,29 +234629,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xffbaf7f5 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - bl 0x577788 │ │ │ │ - bl 0x12f83a0 │ │ │ │ + bl 0x5779b0 │ │ │ │ + bl 0x12f85c8 │ │ │ │ @ instruction: 0xf1bc72e2 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xa77b98 │ │ │ │ + ble 0xa77dc0 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ - b 0x11e0fc0 │ │ │ │ + b 0x11e11e8 │ │ │ │ ldrmi r0, [r6, #777]! @ 0x309 │ │ │ │ andeq lr, sl, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, sl, #532480 @ 0x82000 │ │ │ │ @@ -234534,21 +234672,21 @@ │ │ │ │ sbcslt r4, sp, #4, 12 @ 0x400000 │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff68f7f5 │ │ │ │ mrcne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf8122600 │ │ │ │ @ instruction: 0xf04fcf01 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - bl 0xfeff6028 │ │ │ │ - bl 0x1ab843c │ │ │ │ + bl 0xfeff6250 │ │ │ │ + bl 0x1ab8664 │ │ │ │ ldrbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ @ instruction: 0x46f4bfbc │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x1281840 │ │ │ │ + b 0x1281a68 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb126d1e7 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -234558,30 +234696,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xff34f7f5 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e9098 │ │ │ │ + blx 0x18e92c0 │ │ │ │ @ instruction: 0xf04ff880 │ │ │ │ - bl 0xfeff7898 │ │ │ │ - bl 0x1bf8ca4 │ │ │ │ + bl 0xfeff7ac0 │ │ │ │ + bl 0x1bf8ecc │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ strbmi r8, [ip, #56] @ 0x38 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbf78b8 │ │ │ │ - b 0x4784d8 │ │ │ │ - b 0x13f8cdc │ │ │ │ - b 0x12384f8 │ │ │ │ + b 0xbf7ae0 │ │ │ │ + b 0x478700 │ │ │ │ + b 0x13f8f04 │ │ │ │ + b 0x1238720 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrdlt sp, [r5, -sp]! @ │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -234590,29 +234728,29 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x1750c0 │ │ │ │ + blls 0x1752e8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1abc070 │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xf4e25 │ │ │ │ + bl 0x1abc298 │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xf504d │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0xfe17793c │ │ │ │ - b 0x1475d5c │ │ │ │ + b 0xfe177b64 │ │ │ │ + b 0x1475f84 │ │ │ │ @ instruction: 0xf8560e09 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ strmi r1, [ip, #15]! │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @@ -234626,24 +234764,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460fb25d │ │ │ │ cdpne 6, 5, cr4, cr6, cr4, {0} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr8, cr5, {7} @ │ │ │ │ - bvc 0xffa6fed0 │ │ │ │ + bvc 0xffa700f8 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svcgt 0x0001f916 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0xfeffdda4 │ │ │ │ - b 0x14b8dbc │ │ │ │ + bl 0xfeffdfcc │ │ │ │ + b 0x14b8fe4 │ │ │ │ ldrbtmi r7, [r0], ip, ror #25 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ svceq 0x0080f1be │ │ │ │ - bleq 0x131ba8 │ │ │ │ + bleq 0x131dd0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x461a087f │ │ │ │ @ instruction: 0xf11eda09 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ svclt 0x00be0c00 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ stmeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -234660,41 +234798,41 @@ │ │ │ │ svclt 0x0000bef5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460eb21d │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrc2 7, 2, pc, cr14, cr5, {7} │ │ │ │ stmibvc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ @ instruction: 0xf51ee01a │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - bmi 0x132780 │ │ │ │ + bmi 0x1329a8 │ │ │ │ sbclt r4, r2, #1476395008 @ 0x58000000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xc2d720 │ │ │ │ - b 0x375e94 │ │ │ │ - b 0x1177e98 │ │ │ │ + b 0xc2d948 │ │ │ │ + b 0x3760bc │ │ │ │ + b 0x11780c0 │ │ │ │ @ instruction: 0xf8a10a0a │ │ │ │ andsle sl, r3, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ - bl 0xfeffde70 │ │ │ │ - b 0x14b8e88 │ │ │ │ + bl 0xfeffe098 │ │ │ │ + b 0x14b90b0 │ │ │ │ ldrbtmi r7, [r2], ip, ror #25 │ │ │ │ @ instruction: 0x0c09eb6c │ │ │ │ svcmi 0x0000f5be │ │ │ │ - bleq 0x131c74 │ │ │ │ + bleq 0x131e9c │ │ │ │ @ instruction: 0xf000dbd5 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d97aff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -234703,40 +234841,40 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x174efc │ │ │ │ + blls 0x175124 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf04f17df │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - b 0x14b7ae8 │ │ │ │ - bne 0xff593a74 │ │ │ │ + b 0x14b7d10 │ │ │ │ + bne 0xff593c9c │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ - beq 0x131cd8 │ │ │ │ + beq 0x131f00 │ │ │ │ @ instruction: 0xf1b2da29 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe199808 │ │ │ │ - b 0x175f48 │ │ │ │ - b 0xfe175f50 │ │ │ │ + b 0xfe199a30 │ │ │ │ + b 0x176170 │ │ │ │ + b 0xfe176178 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d5 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -234756,20 +234894,20 @@ │ │ │ │ svcgt 0x0001f912 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17f899c │ │ │ │ + b 0x17f8bc4 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x1281bb4 │ │ │ │ + b 0x1281ddc │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0xb126d1e0 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -234778,35 +234916,35 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b21d │ │ │ │ ldc2l 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ svcgt 0x0002f933 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbgt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiacc ip, {s29-s107} │ │ │ │ mcrrmi 10, 4, lr, r9, cr12 │ │ │ │ cdpmi 5, 0, cr15, cr0, cr12, {5} │ │ │ │ @ instruction: 0x3ee9ea5e │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf08 │ │ │ │ - b 0x1177828 │ │ │ │ - blx 0x18b6048 │ │ │ │ + b 0x1177a50 │ │ │ │ + blx 0x18b6270 │ │ │ │ svclt 0x0008f880 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xf594c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xf5b74 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0xc9591c │ │ │ │ - b 0x3f9060 │ │ │ │ - b 0x1478864 │ │ │ │ + b 0xc95b44 │ │ │ │ + b 0x3f9288 │ │ │ │ + b 0x1478a8c │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ bicsle ip, r7, r0 │ │ │ │ @ instruction: 0xf504b122 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f543f8 │ │ │ │ @@ -234816,68 +234954,68 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldc2 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmvn.i16 d17, #8 @ 0x0008 │ │ │ │ + vmvn.i16 d19, #0 @ 0x0000 │ │ │ │ svcne 0x00290835 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe27eca2 │ │ │ │ - b 0x14e60ac │ │ │ │ - b 0x1414c18 │ │ │ │ + blx 0xfe27eeca │ │ │ │ + b 0x14e62d4 │ │ │ │ + b 0x1414e40 │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0501 │ │ │ │ @ instruction: 0x432b4c00 │ │ │ │ svcpl 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea85 │ │ │ │ - b 0x406eb0 │ │ │ │ - b 0xfe1760e0 │ │ │ │ + b 0x4070d8 │ │ │ │ + b 0xfe176308 │ │ │ │ andvs r0, sl, r5, lsl #4 │ │ │ │ ldrdlt sp, [r3, -ip]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ - blx 0x14c7120 │ │ │ │ + blx 0x14c7348 │ │ │ │ @ instruction: 0xf102f883 │ │ │ │ @ instruction: 0xf10439ff │ │ │ │ @ instruction: 0xf7f50b10 │ │ │ │ @ instruction: 0xf04ffce3 │ │ │ │ strtmi r0, [r1], -r0, lsl #20 │ │ │ │ strcs r2, [r0, -r0, asr #12] │ │ │ │ svcgt 0x0001f919 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14dc540 │ │ │ │ - blls 0x13cc90 │ │ │ │ + b 0x14dc768 │ │ │ │ + blls 0x13ceb8 │ │ │ │ mcrrvs 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf1ac4662 │ │ │ │ - b 0x17f8b50 │ │ │ │ + b 0x17f8d78 │ │ │ │ svclt 0x00041ce3 │ │ │ │ @ instruction: 0x46a6227f │ │ │ │ andvc fp, sl, r4, lsl #2 │ │ │ │ - b 0x1381d64 │ │ │ │ + b 0x1381f8c │ │ │ │ vmlsl.u8 q8, d0, d14 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dc │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r8, r0 │ │ │ │ @@ -234887,42 +235025,42 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r2], ip, lsl #12 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d19, d8 │ │ │ │ - vbic.i16 d17, #2048 @ 0x0800 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf7f50b35 │ │ │ │ @ instruction: 0xf04ffc99 │ │ │ │ @ instruction: 0x1ea10900 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr10, {5} │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ - beq 0x4b1de8 │ │ │ │ + beq 0x4b2010 │ │ │ │ @ instruction: 0xf83e2500 │ │ │ │ strtmi ip, [r2], -r2, lsl #30 │ │ │ │ strcs r4, [r0, -fp, lsr #12] │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14dc5d8 │ │ │ │ - blls 0x144d28 │ │ │ │ + b 0x14dc800 │ │ │ │ + blls 0x144f50 │ │ │ │ mcrrmi 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf5ac4662 │ │ │ │ - b 0x18089e8 │ │ │ │ + b 0x1808c10 │ │ │ │ @ instruction: 0xf8313ce3 │ │ │ │ svclt 0x00083f02 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ stmdbeq r7, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008b2c7 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85b45f2 │ │ │ │ - b 0x9d1ae8 │ │ │ │ - b 0x17662c │ │ │ │ - b 0x1176230 │ │ │ │ + b 0x9d1d10 │ │ │ │ + b 0x176854 │ │ │ │ + b 0x1176458 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf1b9d1d3 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @@ -234934,29 +235072,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrr2 7, 15, pc, r4, cr5 @ │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ movwcs r0, #1845 @ 0x735 │ │ │ │ @ instruction: 0xf04f360c │ │ │ │ @ instruction: 0xf85c0900 │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ addmi pc, r0, #79 @ 0x4f │ │ │ │ - bcs 0x2749a8 │ │ │ │ - b 0x11799c8 │ │ │ │ - b 0x14b63ac │ │ │ │ + bcs 0x274bd0 │ │ │ │ + b 0x1179bf0 │ │ │ │ + b 0x14b65d4 │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11c6298 │ │ │ │ - blx 0x18b66c0 │ │ │ │ + b 0x11c64c0 │ │ │ │ + blx 0x18b68e8 │ │ │ │ strbmi pc, [r6, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, r7, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @@ -234969,18 +235107,18 @@ │ │ │ │ svclt 0x0000bc8b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ svccc 0x00010a00 │ │ │ │ - blx 0x14c7308 │ │ │ │ + blx 0x14c7530 │ │ │ │ cdpne 8, 5, cr15, cr4, cr3, {4} │ │ │ │ - bleq 0x4f1f00 │ │ │ │ - blx 0xffdb3ad2 │ │ │ │ + bleq 0x4f2128 │ │ │ │ + blx 0xffdb3cfa │ │ │ │ svcgt 0x0001f914 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svccc 0x0001f917 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlagt.f64 d15, d24, d12 │ │ │ │ andseq r1, sp, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @@ -234989,21 +235127,21 @@ │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ vmlseq.f64 d14, d2, d14 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ @ instruction: 0x232cea4f │ │ │ │ strmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2fe93c │ │ │ │ + ble 0x2feb64 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ orrcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ smlabblt r1, r9, r6, r4 │ │ │ │ - b 0x1391c44 │ │ │ │ + b 0x1391e6c │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cc │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ @@ -235011,43 +235149,43 @@ │ │ │ │ ldclt 7, cr15, [r6], #-980 @ 0xfffffc2c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - ldmdbne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe933b76 │ │ │ │ + blx 0xfe933d9e │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bee01b │ │ │ │ - b 0x14c97b4 │ │ │ │ + b 0x14c99dc │ │ │ │ @ instruction: 0xf1724e2e │ │ │ │ svclt 0x00bc32ff │ │ │ │ - bleq 0x171bc0 │ │ │ │ + bleq 0x171de8 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12e26d4 │ │ │ │ + b 0x12e28fc │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea2c │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d020 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe4a97fe │ │ │ │ - b 0x14ee410 │ │ │ │ - b 0x14d2bac │ │ │ │ - bl 0x888430 │ │ │ │ - b 0x14b943c │ │ │ │ - b 0x11c6814 │ │ │ │ + blx 0xfe4a9a26 │ │ │ │ + b 0x14ee638 │ │ │ │ + b 0x14d2dd4 │ │ │ │ + bl 0x888658 │ │ │ │ + b 0x14b9664 │ │ │ │ + b 0x11c6a3c │ │ │ │ cmpmi r2, ip, lsl r3 │ │ │ │ vmoveq.32 d10[0], lr │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ svcmi 0x0000f1be │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ @ instruction: 0xf000dbc7 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @@ -235060,17 +235198,17 @@ │ │ │ │ svclt 0x0000bbd5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x10b3c3a │ │ │ │ + blx 0x10b3e62 │ │ │ │ svcne 0x003b1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccs 0x0004f851 │ │ │ │ svcls 0x0004f853 │ │ │ │ stcmi 0, cr15, [r0], {2} │ │ │ │ mrrceq 10, 4, lr, r2, cr12 │ │ │ │ @ instruction: 0x7ec2ea4f │ │ │ │ @@ -235079,114 +235217,114 @@ │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #18 │ │ │ │ @ instruction: 0xf1b946ca │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ - beq 0x171ca8 │ │ │ │ + beq 0x171ed0 │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s5, s28 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0x4a5db4 │ │ │ │ - b 0xfe4794f8 │ │ │ │ + b 0x4a5fdc │ │ │ │ + b 0xfe479720 │ │ │ │ andvs r0, sl, r2, lsl #4 │ │ │ │ smlawtlt r6, lr, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe1b3cb8 │ │ │ │ + bllt 0xfe1b3ee0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mcrne 6, 2, r4, cr13, cr1, {4} │ │ │ │ subslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xffcb3cd8 │ │ │ │ + blx 0xffcb3f00 │ │ │ │ mvnscc pc, r9, lsl #2 │ │ │ │ stmdbeq pc, {r0, r3, r8, ip, sp, lr, pc} @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svccs 0x0001f915 │ │ │ │ - blx 0xfe3ff91e │ │ │ │ - b 0x14e8938 │ │ │ │ - b 0x14d48ac │ │ │ │ - bl 0x801530 │ │ │ │ - b 0x14b8d5c │ │ │ │ - b 0x1380558 │ │ │ │ - bl 0x13d057c │ │ │ │ + blx 0xfe3ffb46 │ │ │ │ + b 0x14e8b60 │ │ │ │ + b 0x14d4ad4 │ │ │ │ + bl 0x801758 │ │ │ │ + b 0x14b8f84 │ │ │ │ + b 0x1380780 │ │ │ │ + bl 0x13d07a4 │ │ │ │ @ instruction: 0xf11e020b │ │ │ │ @ instruction: 0xf14a0e80 │ │ │ │ - bl 0x7f8540 │ │ │ │ - bl 0x117957c │ │ │ │ + bl 0x7f8768 │ │ │ │ + bl 0x11797a4 │ │ │ │ @ instruction: 0xf5be020a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - b 0x14b8550 │ │ │ │ + b 0x14b8778 │ │ │ │ svclt 0x00a42c2e │ │ │ │ @ instruction: 0xf04f461f │ │ │ │ - ble 0x338f58 │ │ │ │ + ble 0x339180 │ │ │ │ svcmi 0x0000f51e │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [pc], -r0, lsl #25 │ │ │ │ @ instruction: 0xf885b10b │ │ │ │ - b 0x1325d78 │ │ │ │ + b 0x1325fa0 │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1b8d1c4 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xab3d70 │ │ │ │ + bllt 0xab3f98 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - ldmdbne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe533d94 │ │ │ │ + blx 0xfe533fbc │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bce01b │ │ │ │ - b 0x14c99d4 │ │ │ │ + b 0x14c9bfc │ │ │ │ @ instruction: 0xf1734e2c │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x171de0 │ │ │ │ + bleq 0x172008 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12e28f4 │ │ │ │ + b 0x12e2b1c │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea22 │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d024 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe481a1e │ │ │ │ - b 0x14eea30 │ │ │ │ - b 0x14d49a4 │ │ │ │ - bl 0x888e28 │ │ │ │ - b 0x14b965c │ │ │ │ + blx 0xfe481c46 │ │ │ │ + b 0x14eec58 │ │ │ │ + b 0x14d4bcc │ │ │ │ + bl 0x889050 │ │ │ │ + b 0x14b9884 │ │ │ │ cmpmi fp, sl, lsl #20 │ │ │ │ - bmi 0x5b0754 │ │ │ │ + bmi 0x5b097c │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ - beq 0x13235c │ │ │ │ + beq 0x132584 │ │ │ │ @ instruction: 0x0c0ceb1e │ │ │ │ movweq lr, #43843 @ 0xab43 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf000dbc3 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @ instruction: 0xe7c97eff │ │ │ │ @@ -235198,40 +235336,40 @@ │ │ │ │ svclt 0x0000bac1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - blx 0xcb3e58 │ │ │ │ + blx 0xcb4080 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf85e2f04 │ │ │ │ @ instruction: 0xf0029f04 │ │ │ │ - b 0x1408ea4 │ │ │ │ - b 0x14b8ff0 │ │ │ │ - blx 0xff3541b6 │ │ │ │ + b 0x14090cc │ │ │ │ + b 0x14b9218 │ │ │ │ + blx 0xff3543de │ │ │ │ @ instruction: 0xf04f8c05 │ │ │ │ @ instruction: 0xf1180900 │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f8ebc │ │ │ │ - bl 0x17f7ee0 │ │ │ │ + bl 0x6f90e4 │ │ │ │ + bl 0x17f8108 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], r0, ror #13 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14e9ee8 │ │ │ │ + b 0x14ea110 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c7ee0 │ │ │ │ - b 0xfe3350e4 │ │ │ │ - b 0x11b7ef0 │ │ │ │ + blx 0x18c8108 │ │ │ │ + b 0xfe33530c │ │ │ │ + b 0x11b8118 │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ bicle r6, sl, sl │ │ │ │ @ instruction: 0xf504b123 │ │ │ │ @@ -235243,33 +235381,33 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4698 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf9d6f7f5 │ │ │ │ - blx 0x14bd8dc │ │ │ │ + blx 0x14bdb04 │ │ │ │ @ instruction: 0xf107f588 │ │ │ │ vacge.f32 , q12, │ │ │ │ strcc r1, [pc, -r0, asr #17] │ │ │ │ strcs r0, [r0], -sp, lsr #4 │ │ │ │ svcgt 0x0001f91e │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcls 0x0001f911 │ │ │ │ - blx 0xfe3fe75a │ │ │ │ - bl 0x828380 │ │ │ │ - bl 0x1338f90 │ │ │ │ - bl 0x7f8388 │ │ │ │ - bl 0x12f8f7c │ │ │ │ + blx 0xfe3fe982 │ │ │ │ + bl 0x8285a8 │ │ │ │ + bl 0x13391b8 │ │ │ │ + bl 0x7f85b0 │ │ │ │ + bl 0x12f91a4 │ │ │ │ @ instruction: 0xf5bc0909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b8b74 │ │ │ │ + b 0x14b8d9c │ │ │ │ svclt 0x00a42a2c │ │ │ │ @ instruction: 0xf04f461a │ │ │ │ - ble 0x33897c │ │ │ │ + ble 0x338ba4 │ │ │ │ svcmi 0x0000f51c │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -235286,78 +235424,78 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf984f7f5 │ │ │ │ cdpne 2, 11, cr11, cr1, cr11, {1} │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdbmi r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ smladcc lr, sl, r4, r0 │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x132568 │ │ │ │ + beq 0x132790 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r7, #-709]! @ 0xfffffd3b │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x434e44 │ │ │ │ - bl 0x137c3a8 │ │ │ │ + bcc 0x43506c │ │ │ │ + bl 0x137c5d0 │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3b0d68 │ │ │ │ + beq 0x3b0f90 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x132634 │ │ │ │ + bleq 0x13285c │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000b9bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - b 0x14c7898 │ │ │ │ + b 0x14c7ac0 │ │ │ │ ldrbeq r0, [sp, r3, ror #18] │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf924f7f5 │ │ │ │ svcne 0x003a1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85246ae │ │ │ │ strbmi fp, [ip], r4, lsl #30 │ │ │ │ - beq 0x1321ec │ │ │ │ + beq 0x132414 │ │ │ │ @ instruction: 0xec0bfbc3 │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - b 0x14ea0e0 │ │ │ │ + b 0x14ea308 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c98d8 │ │ │ │ - b 0xfe4b52dc │ │ │ │ - b 0x12798ec │ │ │ │ + blx 0x18c9b00 │ │ │ │ + b 0xfe4b5504 │ │ │ │ + b 0x1279b14 │ │ │ │ vrsubhn.i16 d16, q0, q5 │ │ │ │ adcsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s24, s28 │ │ │ │ movweq lr, #14990 @ 0x3a8e │ │ │ │ bicsle r6, r3, fp │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ @@ -235371,39 +235509,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf8daf7f5 │ │ │ │ rsbslt r1, sp, #1680 @ 0x690 │ │ │ │ strbne pc, [r0, r7, asr #6] @ │ │ │ │ - ldclcc 1, cr15, [pc], #32 @ 0xf6158 │ │ │ │ + ldclcc 1, cr15, [pc], #32 @ 0xf6380 │ │ │ │ eoreq r2, sp, #0, 12 │ │ │ │ stmdaeq pc, {r3, r8, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1473580 │ │ │ │ @ instruction: 0xf91c0700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9110201 │ │ │ │ @ instruction: 0xf04f9f01 │ │ │ │ - blx 0xfe1b995a │ │ │ │ + blx 0xfe1b9b82 │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x12bc6d0 │ │ │ │ + bl 0x12bc8f8 │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b8d70 │ │ │ │ + b 0x14b8f98 │ │ │ │ svclt 0x00a42a23 │ │ │ │ @ instruction: 0xf04f4696 │ │ │ │ - ble 0x338b78 │ │ │ │ + ble 0x338da0 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ ldrmi r0, [r6], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10a │ │ │ │ - b 0x129e198 │ │ │ │ + b 0x129e3c0 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r0, #79]! @ 0x4f │ │ │ │ ldrdlt sp, [r6, -r1]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @@ -235415,41 +235553,41 @@ │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf886f7f5 │ │ │ │ ldrteq r1, [sp], #-3753 @ 0xfffff157 │ │ │ │ strbcc pc, [r0, r7, asr #6] @ │ │ │ │ andmi pc, r0, #88080384 @ 0x5400000 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - ldmdbne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x13276c │ │ │ │ + beq 0x132994 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r0, #709]! @ 0x2c5 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x435048 │ │ │ │ - bl 0x137c5ac │ │ │ │ + bcc 0x435270 │ │ │ │ + bl 0x137c7d4 │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3b0f64 │ │ │ │ + beq 0x3b118c │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x132838 │ │ │ │ + bleq 0x132a60 │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -235461,76 +235599,76 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ stmdaeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf826f7f5 │ │ │ │ @ instruction: 0x07ea1f39 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85e4692 │ │ │ │ strbmi fp, [r4], r4, lsl #30 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xac0bfbc3 │ │ │ │ - bmi 0xfe132728 │ │ │ │ + bmi 0xfe132950 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - beq 0x3b0f30 │ │ │ │ + beq 0x3b1158 │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r2], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14ea2f0 │ │ │ │ + b 0x14ea518 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c8ae8 │ │ │ │ - b 0xfe3b54ec │ │ │ │ - b 0x1238afc │ │ │ │ + blx 0x18c8d10 │ │ │ │ + b 0xfe3b5714 │ │ │ │ + b 0x1238d24 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - beq 0x430b28 │ │ │ │ + beq 0x430d50 │ │ │ │ movweq lr, #14986 @ 0x3a8a │ │ │ │ bicle r6, pc, fp │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000b865 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d528 │ │ │ │ + bl 0xfec4d750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffd2f7f4 │ │ │ │ stmdbls r1, {r9, fp, ip, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xf634c │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xf6574 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbeq r3, [r3, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf41 │ │ │ │ @ instruction: 0xf8913000 │ │ │ │ - blx 0x1ee362 │ │ │ │ + blx 0x1ee58a │ │ │ │ @ instruction: 0xf881ee04 │ │ │ │ ldrmi lr, [r4] │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54030 │ │ │ │ svclt 0x0000b839 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d580 │ │ │ │ + bl 0xfec4d7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xffa2f7f4 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -235542,68 +235680,68 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f540f0 │ │ │ │ svclt 0x0000b807 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d5e4 │ │ │ │ + bl 0xfec4d80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xff70f7f4 │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18be020 │ │ │ │ + blx 0x18be248 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andne pc, r3, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, lr, asr #17 │ │ │ │ ldrtmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d64c │ │ │ │ + bl 0xfec4d874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xff40f7f4 │ │ │ │ @ instruction: 0xf1049901 │ │ │ │ - blls 0x105864 │ │ │ │ + blls 0x105a8c │ │ │ │ andeq pc, pc, #4, 2 │ │ │ │ @ instruction: 0xf10c3901 │ │ │ │ tstcc r1, r1, lsl #24 │ │ │ │ @ instruction: 0xf3c007c4 │ │ │ │ svclt 0x0041004f │ │ │ │ mulmi r0, ip, r8 │ │ │ │ mul r0, r1, r8 │ │ │ │ vmlacc.f64 d15, d14, d4 │ │ │ │ and pc, r0, r1, lsl #17 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00a6f7f4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d6a4 │ │ │ │ + bl 0xfec4d8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xff10f7f4 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -235615,26 +235753,26 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000bf75 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d708 │ │ │ │ + bl 0xfec4d930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ mrc2 7, 6, pc, cr14, cr4, {7} │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18be144 │ │ │ │ + blx 0x18be36c │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andcc pc, r1, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -235647,31 +235785,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ andslt fp, lr, #131 @ 0x83 │ │ │ │ strmi r2, [r7], -r0, lsl #10 │ │ │ │ ldrmi r1, [r0], ip, lsl #30 │ │ │ │ - ldmdbne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr8, cr4, {7} @ │ │ │ │ - blmi 0x1326d0 │ │ │ │ + blmi 0x1328f8 │ │ │ │ strtmi r4, [sl], r9, lsr #12 │ │ │ │ @ instruction: 0x468446b6 │ │ │ │ @ instruction: 0xf9389701 │ │ │ │ - blx 0x18c2628 │ │ │ │ + blx 0x18c2850 │ │ │ │ @ instruction: 0xf854f28c │ │ │ │ tstcc r1, r4, lsl #30 │ │ │ │ eorsvs pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [lr, -r3, lsl #23] │ │ │ │ - b 0xfe0fc924 │ │ │ │ + b 0xfe0fcb4c │ │ │ │ cmnmi pc, r3, lsl #4 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0x187b30 │ │ │ │ - b 0xfe176de0 │ │ │ │ + b 0x187d58 │ │ │ │ + b 0xfe177008 │ │ │ │ svclt 0x00010200 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf00c4042 │ │ │ │ eorsmi r0, r2, r1, lsl #6 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ tstmi sp, #66 @ 0x42 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ @@ -235685,38 +235823,38 @@ │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr4, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ @ instruction: 0xf04ffe5b │ │ │ │ @ instruction: 0xf1a40e00 │ │ │ │ ldrbtmi r0, [r2], -r8, lsl #2 │ │ │ │ strls r4, [r1, #-1778] @ 0xfffff90e │ │ │ │ @ instruction: 0xf859b2c5 │ │ │ │ @ instruction: 0xf8513032 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f9648 │ │ │ │ + bl 0x2f9870 │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8d16864 │ │ │ │ - blx 0xfe26266a │ │ │ │ + blx 0xfe262892 │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ eorle r4, r1, r3, asr r5 │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe246858 │ │ │ │ + b 0xfe246a80 │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ - b 0x147d7c8 │ │ │ │ + b 0x147d9f0 │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ andcs r2, r1, #15 │ │ │ │ stmib r1, {r1, r8, r9, fp, sp}^ │ │ │ │ bicsle r7, r5, r0, lsl #10 │ │ │ │ @ instruction: 0xf1be9d01 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @@ -235726,29 +235864,29 @@ │ │ │ │ mcrlt 7, 5, pc, cr0, cr4, {7} @ │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [r5, #-2699] @ 0xfffff575 │ │ │ │ streq lr, [r6, -r7, asr #20] │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1f96c8 │ │ │ │ + b 0xfe1f98f0 │ │ │ │ svclt 0x0008050b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7d4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl r6 │ │ │ │ andslt r4, sp, #136, 12 @ 0x8800000 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4622fdf9 │ │ │ │ @ instruction: 0xf1a82400 │ │ │ │ vcgt.s8 d16, d3, d4 │ │ │ │ - vbic.i16 d17, #8 @ 0x0008 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf1080935 │ │ │ │ @ instruction: 0xf04f080c │ │ │ │ strtmi r4, [r2], r0, lsl #22 │ │ │ │ strls r4, [r1], -lr, lsr #13 │ │ │ │ @ instruction: 0x1002f9b2 │ │ │ │ @ instruction: 0xf853b2c5 │ │ │ │ @ instruction: 0xf04f6f04 │ │ │ │ @@ -235759,15 +235897,15 @@ │ │ │ │ svclt 0x00084557 │ │ │ │ svclt 0x00094559 │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbsmi r4, r1, r1, ror r0 │ │ │ │ stceq 3, cr15, [r0], {192} @ 0xc0 │ │ │ │ eormi fp, r9, r5, lsl pc │ │ │ │ submi r4, lr, r9, lsr #32 │ │ │ │ - b 0x1206880 │ │ │ │ + b 0x1206aa8 │ │ │ │ vraddhn.i16 d16, q0, q6 │ │ │ │ ldrmi r1, [r8, #15] │ │ │ │ bicsle r6, fp, lr, lsl r0 │ │ │ │ @ instruction: 0xb1249e01 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ @@ -235776,34 +235914,34 @@ │ │ │ │ svclt 0x0000be3d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ smlatbcs r0, r5, sp, pc @ │ │ │ │ @ instruction: 0xf1a64622 │ │ │ │ strmi r0, [sl], r8, lsl #28 │ │ │ │ stmdbeq r8, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ sbclt r9, r5, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf85e6853 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f97b4 │ │ │ │ + bl 0x2f99dc │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8de6864 │ │ │ │ - blx 0xfe2627d6 │ │ │ │ + blx 0xfe2629fe │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ andsle r4, pc, r3, asr r5 @ │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe2469c4 │ │ │ │ + b 0xfe246bec │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ ldrbmi r3, [r1, #520]! @ 0x208 │ │ │ │ strvc lr, [r0, #-2510] @ 0xfffff632 │ │ │ │ @@ -235816,43 +235954,43 @@ │ │ │ │ stcllt 7, cr15, [ip, #976]! @ 0x3d0 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [r5, #-2699] @ 0xfffff575 │ │ │ │ streq lr, [r6, -r7, asr #20] │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1f9830 │ │ │ │ + b 0xfe1f9a58 │ │ │ │ svclt 0x0008050b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7d6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f44698 │ │ │ │ svcne 0x0022fd45 │ │ │ │ strmi r2, [r4], r0, lsl #8 │ │ │ │ - cdpne 2, 3, cr15, cr8, cr3, {2} │ │ │ │ + cdpcc 2, 3, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x132a2c │ │ │ │ + blmi 0x132c54 │ │ │ │ @ instruction: 0xf9389501 │ │ │ │ - blx 0x18ba8f8 │ │ │ │ + blx 0x18bab20 │ │ │ │ @ instruction: 0xf937f38c │ │ │ │ andcc r5, r1, r0, lsr #32 │ │ │ │ eorsvs pc, r3, lr, asr r8 @ │ │ │ │ svccc 0x0004f852 │ │ │ │ strne pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ cmnmi sp, r9, asr #16 │ │ │ │ svclt 0x0008454d │ │ │ │ svclt 0x00154551 │ │ │ │ - b 0xfe1c6a00 │ │ │ │ + b 0xfe1c6c28 │ │ │ │ eorsmi r0, r1, fp, lsl #2 │ │ │ │ svclt 0x00154031 │ │ │ │ submi r4, fp, fp, asr #32 │ │ │ │ @ instruction: 0xf00c2100 │ │ │ │ movwmi r0, #49409 @ 0xc101 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andsvs r2, r3, r4, lsl #16 │ │ │ │ @@ -235869,77 +236007,77 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ andcs pc, r0, #63232 @ 0xf700 │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ vmin.s8 d20, d19, d6 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ strls r0, [r1], #-1845 @ 0xfffff8cb │ │ │ │ eorscc pc, lr, r6, asr r8 @ │ │ │ │ - blx 0xfe135288 │ │ │ │ + blx 0xfe1354b0 │ │ │ │ eorsmi pc, lr, r9, asr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcpl 0x0008f851 │ │ │ │ eorslt pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x4c03fb84 │ │ │ │ biceq lr, sl, #7168 @ 0x1c00 │ │ │ │ svcmi 0x0080f1bc │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ eorle r6, r4, fp, asr #16 │ │ │ │ - bl 0x13fcdc8 │ │ │ │ + bl 0x13fcff0 │ │ │ │ rsbmi r0, ip, ip, lsl #24 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ streq lr, [fp], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c0aea0c │ │ │ │ - b 0xfe406afc │ │ │ │ + b 0xfe406d24 │ │ │ │ stmib r1, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf10e4300 │ │ │ │ - b 0x117755c │ │ │ │ + b 0x1177784 │ │ │ │ vsubl.u8 q8, d0, d8 │ │ │ │ @ instruction: 0xf04f200f │ │ │ │ - blcs 0x17a168 │ │ │ │ + blcs 0x17a390 │ │ │ │ stcls 1, cr13, [r1], {206} @ 0xce │ │ │ │ @ instruction: 0xf504b11a │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ qasxmi lr, r0, r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ - b 0x13e5e54 │ │ │ │ + b 0x13e607c │ │ │ │ @ instruction: 0xf06f0405 │ │ │ │ subsmi r4, sp, r0, lsl #10 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [sl, #-2565] @ 0xfffff5fb │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1b899c │ │ │ │ + b 0xfe1b8bc4 │ │ │ │ svclt 0x00080305 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7d5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ stmdaeq r2, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ strcs r1, [r0], #-3873 @ 0xfffff0df │ │ │ │ - cdpne 2, 3, cr15, cr8, cr3, {2} │ │ │ │ + cdpcc 2, 3, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ @ instruction: 0xf04f3702 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x132b98 │ │ │ │ + blmi 0x132dc0 │ │ │ │ strls r4, [r1, #-1700] @ 0xfffff95c │ │ │ │ eorcc pc, ip, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf937b2c2 │ │ │ │ @ instruction: 0xf10c502c │ │ │ │ @ instruction: 0xf85e0c01 │ │ │ │ @ instruction: 0xf8516032 │ │ │ │ - blx 0xfe1c260a │ │ │ │ + blx 0xfe1c2832 │ │ │ │ ldmne fp, {r0, r2, r8, sl, ip, sp}^ │ │ │ │ strbmi r4, [sp, #-365] @ 0xfffffe93 │ │ │ │ ldrbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ subsmi fp, r3, r5, lsl pc │ │ │ │ movweq lr, #47746 @ 0xba82 │ │ │ │ eorsmi r4, r3, r3, lsr r0 │ │ │ │ subsmi fp, sl, r5, lsl pc │ │ │ │ @@ -235960,20 +236098,20 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmdaeq r4, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ vhsub.s8 d18, d3, d0 │ │ │ │ - vbic.i16 d17, #8 @ 0x0008 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf1a50935 │ │ │ │ strcc r0, [r4, -r8, lsl #2] │ │ │ │ strls r4, [r1], #-1684 @ 0xfffff96c │ │ │ │ eorsmi pc, ip, r8, asr r8 @ │ │ │ │ - blx 0xfe1353fc │ │ │ │ + blx 0xfe135624 │ │ │ │ eorsvs pc, ip, r7, asr r8 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcpl 0x0008f851 │ │ │ │ biceq lr, sl, #9216 @ 0x2400 │ │ │ │ eorslt pc, sl, r9, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ @@ -235996,47 +236134,47 @@ │ │ │ │ svcgt 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ streq lr, [r5], #-2635 @ 0xfffff5b5 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf010405d │ │ │ │ - b 0x23a740 │ │ │ │ + b 0x23a968 │ │ │ │ svclt 0x0018050a │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r5, r0, lsl #28] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xff7b4afe │ │ │ │ + blx 0xff7b4d26 │ │ │ │ cdpne 2, 6, cr11, cr10, cr3, {7} │ │ │ │ @ instruction: 0xf0044631 │ │ │ │ @ instruction: 0xf10604f8 │ │ │ │ @ instruction: 0xf1c30e10 │ │ │ │ andcc r0, r1, #8, 10 @ 0x2000000 │ │ │ │ movwlt r4, #13980 @ 0x369c │ │ │ │ teqeq lr, r7, lsl r8 │ │ │ │ ldrne lr, [r7], -r6, asr #20 │ │ │ │ - b 0x14e372c │ │ │ │ + b 0x14e3954 │ │ │ │ rscseq r0, r6, r6, asr #24 │ │ │ │ mcrreq 0, 0, pc, r4, cr12 @ │ │ │ │ ldrbteq pc, [r7], -r6, lsr #32 @ │ │ │ │ stmiaeq r7!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ @ instruction: 0xf008107f │ │ │ │ @ instruction: 0xf0070611 │ │ │ │ - b 0x13f87f8 │ │ │ │ - b 0x13f9b8c │ │ │ │ - blx 0x18b9b94 │ │ │ │ - blx 0xc35dac │ │ │ │ + b 0x13f8a20 │ │ │ │ + b 0x13f9db4 │ │ │ │ + blx 0x18b9dbc │ │ │ │ + blx 0xc35fd4 │ │ │ │ rscslt pc, r6, #5242880 @ 0x500000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x07c646b4 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ strmi r0, [lr, #79] @ 0x4f │ │ │ │ @@ -236050,70 +236188,70 @@ │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0xf7f44683 │ │ │ │ rsclt pc, fp, #146432 @ 0x23c00 │ │ │ │ vceq.f32 d17, d31, d17 │ │ │ │ @ instruction: 0xf6cf07f0 │ │ │ │ vaba.s8 , , │ │ │ │ - vmvn.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480435 │ │ │ │ @ instruction: 0xf6cf0688 │ │ │ │ @ instruction: 0xf00576ff │ │ │ │ @ instruction: 0xf1c305f0 │ │ │ │ @ instruction: 0xf1a80910 │ │ │ │ @ instruction: 0xf1080e02 │ │ │ │ @ instruction: 0xf8cd020e │ │ │ │ @ instruction: 0xf640b004 │ │ │ │ @ instruction: 0xf10e780f │ │ │ │ ldrmi r0, [ip], r2, lsl #28 │ │ │ │ @ instruction: 0xf8beb353 │ │ │ │ vhadd.s8 d28, d4, d0 │ │ │ │ - blx 0xfe809918 │ │ │ │ + blx 0xfe809b40 │ │ │ │ @ instruction: 0xf3ccfc9c │ │ │ │ - b 0x2bd43c │ │ │ │ - b 0x37dc44 │ │ │ │ - b 0x13f9438 │ │ │ │ - blx 0x8b9c44 │ │ │ │ - b 0x3f5650 │ │ │ │ - b 0x279954 │ │ │ │ - b 0x13b9f58 │ │ │ │ + b 0x2bd664 │ │ │ │ + b 0x37de6c │ │ │ │ + b 0x13f9660 │ │ │ │ + blx 0x8b9e6c │ │ │ │ + b 0x3f5878 │ │ │ │ + b 0x279b7c │ │ │ │ + b 0x13ba180 │ │ │ │ vqdmulh.s d16, d1, d12 │ │ │ │ - b 0x3fdc74 │ │ │ │ - b 0x13b9f9c │ │ │ │ + b 0x3fde9c │ │ │ │ + b 0x13ba1c4 │ │ │ │ @ instruction: 0xf2420c0c │ │ │ │ - b 0x3c18c4 │ │ │ │ - b 0x13f95a8 │ │ │ │ - blx 0x8b9c6c │ │ │ │ - blx 0xc35e78 │ │ │ │ - blx 0x8f5470 │ │ │ │ + b 0x3c1aec │ │ │ │ + b 0x13f97d0 │ │ │ │ + blx 0x8b9e94 │ │ │ │ + blx 0xc360a0 │ │ │ │ + blx 0x8f5698 │ │ │ │ vstrcs s30, [r0, #-552] @ 0xfffffdd8 │ │ │ │ ldrbmi fp, [r4], r8, lsl #30 │ │ │ │ - blx 0xfe1355d4 │ │ │ │ + blx 0xfe1357fc │ │ │ │ vsli.64 d20, d6, #0 │ │ │ │ @ instruction: 0xf854008f │ │ │ │ @ instruction: 0xf831b03a │ │ │ │ - b 0x422870 │ │ │ │ - b 0xb79c98 │ │ │ │ - b 0x137949c │ │ │ │ + b 0x422a98 │ │ │ │ + b 0xb79ec0 │ │ │ │ + b 0x13796c4 │ │ │ │ @ instruction: 0xf8a10a0c │ │ │ │ @ instruction: 0xd1bea000 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfedb4c54 │ │ │ │ + bllt 0xfedb4e7c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ pkhbtmi r4, r2, r7, lsl #12 │ │ │ │ - blx 0x934c72 │ │ │ │ + blx 0x934e9a │ │ │ │ rscslt r1, r4, #33, 30 @ 0x84 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ andeq pc, ip, #-1073741823 @ 0xc0000001 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strbteq pc, [r0], r6 @ │ │ │ │ streq pc, [r0, -r4, asr #3]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ teqlt ip, #164, 12 @ 0xa400000 │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r3], {147} @ 0x93 @ │ │ │ │ @@ -236126,32 +236264,32 @@ │ │ │ │ ldmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r2!, {r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r4, {r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00300db │ │ │ │ - b 0x1403b24 │ │ │ │ - b 0x13f9d28 │ │ │ │ - blx 0xbf9d18 │ │ │ │ + b 0x1403d4c │ │ │ │ + b 0x13f9f50 │ │ │ │ + blx 0xbf9f40 │ │ │ │ cdpcs 3, 0, cr15, cr0, cr7, {0} │ │ │ │ ldrmi fp, [ip], r8, lsl #30 │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4082e4 │ │ │ │ - blx 0x18b7940 │ │ │ │ + b 0xfe40850c │ │ │ │ + blx 0x18b7b68 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - b 0x1e6e1c │ │ │ │ - b 0xfe1b7960 │ │ │ │ + b 0x1e7044 │ │ │ │ + b 0xfe1b7b88 │ │ │ │ andvs r0, fp, r8, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r2, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1634d10 │ │ │ │ + bllt 0x1634f38 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4df48 │ │ │ │ + bl 0xfec4e170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -236167,52 +236305,52 @@ │ │ │ │ strtmi pc, [r0], -pc, lsr #22 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4dfa8 │ │ │ │ + bl 0xfec4e1d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf831d017 │ │ │ │ - blx 0xff429df6 │ │ │ │ + blx 0xff42a01e │ │ │ │ vabal.u8 q10, d16, d14 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ea469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620faf7 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f7056 │ │ │ │ + blx 0xff3f727e │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x15b4e0c │ │ │ │ + blx 0x15b5034 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ strbeq r2, [r6, r0, lsl #2] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf851bf44 │ │ │ │ @ instruction: 0xf8526023 │ │ │ │ @ instruction: 0xf1037023 │ │ │ │ @@ -236223,46 +236361,46 @@ │ │ │ │ @ instruction: 0x4620fabf │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e088 │ │ │ │ + bl 0xfec4e2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f49101 │ │ │ │ ldmib sp, {r0, r1, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d016 │ │ │ │ - blx 0xff28ef52 │ │ │ │ + blx 0xff28f17a │ │ │ │ vabal.u8 q10, d0, d2 │ │ │ │ - blcs 0x1faf08 │ │ │ │ + blcs 0x1fb130 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -sl, ror #15 │ │ │ │ - blx 0xfe334ea8 │ │ │ │ + blx 0xfe3350d0 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff28896a │ │ │ │ + blx 0xff288b92 │ │ │ │ ldrb r4, [r5, r2, lsl #10] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e104 │ │ │ │ + bl 0xfec4e32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -236302,304 +236440,304 @@ │ │ │ │ strtmi pc, [r0], -r1, lsr #20 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e1c4 │ │ │ │ + bl 0xfec4e3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r2, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf931d00d │ │ │ │ @ instruction: 0xf013c013 │ │ │ │ @ instruction: 0xf9320f01 │ │ │ │ - blx 0xfe42f042 │ │ │ │ + blx 0xfe42f26a │ │ │ │ andsle ip, r6, lr, lsl #28 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ - bl 0x1a48990 │ │ │ │ + bl 0x1a48bb8 │ │ │ │ movwcc r0, #5390 @ 0x150e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ mvnle r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -fp, ror #19 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bl 0x6265e8 │ │ │ │ + bl 0x626810 │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ strbtmi r0, [r4], -r1, lsl #6 │ │ │ │ streq lr, [r5, #-2894] @ 0xfffff4b2 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e244 │ │ │ │ + bl 0xfec4e46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, lr, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf931d01d │ │ │ │ - blx 0xfe42a092 │ │ │ │ - bl 0xfee2a8bc │ │ │ │ - bl 0x1a3a0b8 │ │ │ │ + blx 0xfe42a2ba │ │ │ │ + bl 0xfee2aae4 │ │ │ │ + bl 0x1a3a2e0 │ │ │ │ strbtmi r0, [r4], -lr, lsl #28 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7e4469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r3, lsr #19 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f72fe │ │ │ │ + blx 0xff3f7526 │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7cf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8fef7f4 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ strbeq r2, [r7, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d50c │ │ │ │ @ instruction: 0xf8526023 │ │ │ │ - blx 0xfe29318a │ │ │ │ + blx 0xfe2933b2 │ │ │ │ ldrbeq ip, [lr, r7, lsl #28] │ │ │ │ - bl 0xfee2c560 │ │ │ │ - bl 0x1a3a138 │ │ │ │ + bl 0xfee2c788 │ │ │ │ + bl 0x1a3a360 │ │ │ │ strbtmi r0, [r4], -lr, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1fb150 │ │ │ │ + blcs 0x1fb378 │ │ │ │ strbmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xf966f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bl 0x6178f4 │ │ │ │ + bl 0x617b1c │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ - bl 0x1477d40 │ │ │ │ + bl 0x1477f68 │ │ │ │ strbtmi r0, [r4], -r5, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e350 │ │ │ │ + bl 0xfec4e578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f49101 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [lr, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d01a │ │ │ │ - blx 0xfe18f21a │ │ │ │ - bne 0xfe9821a8 │ │ │ │ - bl 0x1a489e4 │ │ │ │ + blx 0xfe18f442 │ │ │ │ + bne 0xfe9823d0 │ │ │ │ + bl 0x1a48c0c │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ - blcs 0x1fb1d8 │ │ │ │ + blcs 0x1fb400 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -r6, ror #15 │ │ │ │ @ instruction: 0xf920f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff288c3a │ │ │ │ + blx 0xff288e62 │ │ │ │ ldrb r4, [r1, r2, lsl #10] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e3d4 │ │ │ │ + bl 0xfec4e5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf87cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf1e │ │ │ │ @ instruction: 0xf912ec01 │ │ │ │ - blx 0x8aa212 │ │ │ │ + blx 0x8aa43a │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xf8e8f7f4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e434 │ │ │ │ + bl 0xfec4e65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf84cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x8a6f8a │ │ │ │ + blx 0x8a71b2 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0x4620f8b9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e494 │ │ │ │ + bl 0xfec4e6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf81cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x266fea │ │ │ │ + blx 0x267212 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r9, lsl #17 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e4f4 │ │ │ │ + bl 0xfec4e71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffecf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf1e │ │ │ │ @ instruction: 0xf812ec01 │ │ │ │ - blx 0x8aa332 │ │ │ │ + blx 0x8aa55a │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xf858f7f4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e554 │ │ │ │ + bl 0xfec4e77c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffbcf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ andscc pc, ip, r1, lsr r8 @ │ │ │ │ ands pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x4a70aa │ │ │ │ + blx 0x4a72d2 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ strtmi pc, [r0], -r9, lsr #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e5b4 │ │ │ │ + bl 0xfec4e7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff8cf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x26710a │ │ │ │ + blx 0x267332 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub8mi pc, r0, r9 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e614 │ │ │ │ + bl 0xfec4e83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff5cf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ and pc, ip, r1, lsl r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea270a8 │ │ │ │ + bl 0xfea272d0 │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc004f │ │ │ │ @@ -236608,28 +236746,28 @@ │ │ │ │ @ instruction: 0x4620ffbd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e68c │ │ │ │ + bl 0xfec4e8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff20f7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea27120 │ │ │ │ + bl 0xfea27348 │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ @@ -236638,28 +236776,28 @@ │ │ │ │ strtmi pc, [r0], -r1, lsl #31 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e704 │ │ │ │ + bl 0xfec4e92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 7, pc, cr4, cr3, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r1, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - bne 0xffa27198 │ │ │ │ + bne 0xffa273c0 │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrmi r1, [ip], #-15 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [sp], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @@ -236667,91 +236805,91 @@ │ │ │ │ @ instruction: 0xff46f7f3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e778 │ │ │ │ + bl 0xfec4e9a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 5, pc, cr10, cr3, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfad94 │ │ │ │ - bcc 0x14399c │ │ │ │ + bls 0xfafbc │ │ │ │ + bcc 0x143bc4 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x8b25ba │ │ │ │ + blx 0x8b27e2 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ @ instruction: 0xff10f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x175a24 │ │ │ │ + bl 0x175c4c │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e7f4 │ │ │ │ + bl 0xfec4ea1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 3, pc, cr12, cr3, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfae10 │ │ │ │ - bcc 0x183a1c │ │ │ │ + bls 0xfb038 │ │ │ │ + bcc 0x183c44 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf831d018 │ │ │ │ - blx 0x8b263e │ │ │ │ + blx 0x8b2866 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 6, pc, cr2, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1b5720 │ │ │ │ + bl 0x1b5948 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e870 │ │ │ │ + bl 0xfec4ea98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mcr2 7, 1, pc, cr14, cr3, {7} @ │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x24b75a │ │ │ │ + blx 0x24b982 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe95 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -236760,91 +236898,91 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e8ec │ │ │ │ + bl 0xfec4eb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2l 7, cr15, [r0, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfaf08 │ │ │ │ - bcc 0x143b10 │ │ │ │ + bls 0xfb130 │ │ │ │ + bcc 0x143d38 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x4b272e │ │ │ │ + blx 0x4b2956 │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 2, pc, cr6, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x175b98 │ │ │ │ + bl 0x175dc0 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e968 │ │ │ │ + bl 0xfec4eb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfaf84 │ │ │ │ - bcc 0x183b90 │ │ │ │ + bls 0xfb1ac │ │ │ │ + bcc 0x183db8 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf931d018 │ │ │ │ - blx 0x4b27b2 │ │ │ │ + blx 0x4b29da │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 0, pc, cr8, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1b5894 │ │ │ │ + bl 0x1b5abc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e9e4 │ │ │ │ + bl 0xfec4ec0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2l 7, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x24b8ce │ │ │ │ + blx 0x24baf6 │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fddb │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -236853,27 +236991,27 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ea60 │ │ │ │ + bl 0xfec4ec88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf852d513 │ │ │ │ @ instruction: 0xf851602e │ │ │ │ - blx 0xfe1c3946 │ │ │ │ - beq 0x8868a8 │ │ │ │ + blx 0xfe1c3b6e │ │ │ │ + beq 0x886ad0 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [ip], -r6, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c199b │ │ │ │ ldmdbne fp, {sl, fp} │ │ │ │ streq lr, [ip, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf10e461c │ │ │ │ @@ -236884,15 +237022,15 @@ │ │ │ │ @ instruction: 0x4620fd95 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eadc │ │ │ │ + bl 0xfec4ed04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ @@ -236903,18 +237041,18 @@ │ │ │ │ @ instruction: 0xf01e0608 │ │ │ │ eorle r0, r7, r1, lsl #30 │ │ │ │ eorvs pc, ip, r6, asr r8 @ │ │ │ │ strcc pc, [r6], -r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s12, s28 │ │ │ │ - bl 0x87c200 │ │ │ │ + bl 0x87c428 │ │ │ │ @ instruction: 0xf1460e03 │ │ │ │ - bl 0x879130 │ │ │ │ - bl 0x123b144 │ │ │ │ + bl 0x879358 │ │ │ │ + bl 0x123b36c │ │ │ │ ldrbtmi r0, [r4], -r6, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ stc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @@ -236922,23 +237060,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, ip, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vmlacc.f64 d15, d22, d3 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x127c874 │ │ │ │ - b 0x14d11b0 │ │ │ │ + b 0x127ca9c │ │ │ │ + b 0x14d13d8 │ │ │ │ ldmibne fp, {r1, r2, r3, r5, r9, sl, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x123ddf0 │ │ │ │ + bl 0x123e018 │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ ldr r4, [r6, r6, ror #13]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eb94 │ │ │ │ + bl 0xfec4edbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r8, lsl #10 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -236961,35 +237099,35 @@ │ │ │ │ ldc2l 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ec10 │ │ │ │ + bl 0xfec4ee38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d51c │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8520f01 │ │ │ │ - blx 0xfe1cfaf2 │ │ │ │ + blx 0xfe1cfd1a │ │ │ │ @ instruction: 0xd1273e06 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x127c94c │ │ │ │ + b 0x127cb74 │ │ │ │ vrsubhn.i16 d22, q0, q7 │ │ │ │ ldmibne fp, {r0, r1, r2, r3, ip} │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x123decc │ │ │ │ + bl 0x123e0f4 │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [r2], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ @@ -236997,27 +237135,27 @@ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf10c425b │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ - bl 0x1c7badc │ │ │ │ - beq 0x87b3dc │ │ │ │ + bl 0x1c7bd04 │ │ │ │ + beq 0x87b604 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [lr], -r6, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18f6 │ │ │ │ ldmdbne r6!, {r9, sl, fp} │ │ │ │ streq lr, [lr, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf1bc4634 │ │ │ │ @ instruction: 0xd1b40f04 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ecd0 │ │ │ │ + bl 0xfec4eef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ @@ -237029,15 +237167,15 @@ │ │ │ │ eorvs pc, lr, ip, asr r8 @ │ │ │ │ strgt pc, [r6], -r3, lsl #23 │ │ │ │ stceq 1, cr15, [r0], {220} @ 0xdc │ │ │ │ strbeq lr, [r6], -r6, ror #22 │ │ │ │ tstcs ip, #323584 @ 0x4f000 │ │ │ │ stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ movwvs lr, #27203 @ 0x6a43 │ │ │ │ - bl 0x5bc3f8 │ │ │ │ + bl 0x5bc620 │ │ │ │ @ instruction: 0xf146030c │ │ │ │ ldmdbne fp, {r9, sl} │ │ │ │ streq lr, [r6, #-2885] @ 0xfffff4bb │ │ │ │ vmov.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ @ instruction: 0xe7d74676 │ │ │ │ @@ -237045,26 +237183,26 @@ │ │ │ │ @ instruction: 0x4620fc53 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bdf0 │ │ │ │ vaddl.u8 q11, d0, d30 │ │ │ │ - blx 0xfe1bbb9e │ │ │ │ - b 0x14c537c │ │ │ │ + blx 0xfe1bbdc6 │ │ │ │ + b 0x14c55a4 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13fca6c │ │ │ │ + b 0x13fcc94 │ │ │ │ eorsne r6, r6, #1536 @ 0x600 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - bl 0x123dfe8 │ │ │ │ + bl 0x123e210 │ │ │ │ ldrmi r0, [ip], -r6, lsl #10 │ │ │ │ @ instruction: 0xe7b34676 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ed8c │ │ │ │ + bl 0xfec4efb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ @@ -237076,120 +237214,120 @@ │ │ │ │ ldc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eddc │ │ │ │ + bl 0xfec4f004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ @ instruction: 0x2c02f931 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xffc35bde │ │ │ │ + blx 0xffc35e06 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ee2c │ │ │ │ + bl 0xfec4f054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xff235c2e │ │ │ │ + blx 0xff235e56 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ee7c │ │ │ │ + bl 0xfec4f0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ stccs 8, cr15, [r1], {17} │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xfe835c7e │ │ │ │ + blx 0xfe835ea6 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eecc │ │ │ │ + bl 0xfec4f0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ stccs 8, cr15, [r2], {49} @ 0x31 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x1e35cce │ │ │ │ + blx 0x1e35ef6 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ef1c │ │ │ │ + bl 0xfec4f144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x1435d1e │ │ │ │ + blx 0x1435f46 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ef6c │ │ │ │ + bl 0xfec4f194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xfedb5d48 │ │ │ │ - b 0x14c9624 │ │ │ │ + blx 0xfedb5f70 │ │ │ │ + b 0x14c984c │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [ip, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237199,20 +237337,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fb1d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4efc8 │ │ │ │ + bl 0xfec4f1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xfe235da4 │ │ │ │ - b 0x14c9680 │ │ │ │ + blx 0xfe235fcc │ │ │ │ + b 0x14c98a8 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [r2, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237222,15 +237360,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -pc, ror #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f024 │ │ │ │ + bl 0xfec4f24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4622fa55 │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -237239,44 +237377,44 @@ │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ streq lr, [lr, #-2932] @ 0xfffff48c │ │ │ │ @ instruction: 0x461abfbc │ │ │ │ tstcc r4, r4, ror r6 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror #10 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xff135e34 │ │ │ │ + blx 0xff13605c │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f084 │ │ │ │ + bl 0xfec4f2ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ stmdavc fp, {r1, r2, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf172429c │ │ │ │ svclt 0x00bc0e00 │ │ │ │ andcs r4, r0, #28, 12 @ 0x1c00000 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ strbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ @ instruction: 0x4628d1f1 │ │ │ │ - blx 0xfe635e8c │ │ │ │ + blx 0xfe6360b4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f0dc │ │ │ │ + bl 0xfec4f304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -237284,22 +237422,22 @@ │ │ │ │ addsmi r8, ip, #720896 @ 0xb0000 │ │ │ │ mcreq 1, 0, pc, cr0, cr12, {3} @ │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ addsmi r0, r1, #143 @ 0x8f │ │ │ │ @ instruction: 0x4628d1f0 │ │ │ │ - blx 0x1ab5ee8 │ │ │ │ + blx 0x1ab6110 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f138 │ │ │ │ + bl 0xfec4f360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -237316,20 +237454,20 @@ │ │ │ │ stmdals r1, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f19c │ │ │ │ + bl 0xfec4f3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf99af7f3 │ │ │ │ - b 0x14c9854 │ │ │ │ + b 0x14c9a7c │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [lr, #-2940] @ 0xfffff484 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237339,20 +237477,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r5, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f1f8 │ │ │ │ + bl 0xfec4f420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf96cf7f3 │ │ │ │ - b 0x14c98b0 │ │ │ │ + b 0x14c9ad8 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [lr, #-2930] @ 0xfffff48e │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237362,15 +237500,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620f9d7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f254 │ │ │ │ + bl 0xfec4f47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4622f93d │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -237386,15 +237524,15 @@ │ │ │ │ @ instruction: 0xf9a8f7f3 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f2b4 │ │ │ │ + bl 0xfec4f4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -237406,15 +237544,15 @@ │ │ │ │ @ instruction: 0xf980f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f304 │ │ │ │ + bl 0xfec4f52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -237426,15 +237564,15 @@ │ │ │ │ @ instruction: 0xf958f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f354 │ │ │ │ + bl 0xfec4f57c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -237447,24 +237585,24 @@ │ │ │ │ @ instruction: 0xf92ef7f3 │ │ │ │ andlt r9, r2, r0, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f3a8 │ │ │ │ + bl 0xfec4f5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0x1041cc │ │ │ │ + blcs 0x1043f4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr2, {3} @ │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ mrscc r2, R9_usr │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror #10 │ │ │ │ @@ -237472,15 +237610,15 @@ │ │ │ │ @ instruction: 0x4620f8fd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f40c │ │ │ │ + bl 0xfec4f634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -237498,15 +237636,15 @@ │ │ │ │ strtmi pc, [r0], -r9, asr #17 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f474 │ │ │ │ + bl 0xfec4f69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -237524,15 +237662,15 @@ │ │ │ │ stmdals r1, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f4dc │ │ │ │ + bl 0xfec4f704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -237547,15 +237685,15 @@ │ │ │ │ strtmi pc, [r0], -r7, ror #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f538 │ │ │ │ + bl 0xfec4f760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -237570,15 +237708,15 @@ │ │ │ │ @ instruction: 0x4620f839 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f594 │ │ │ │ + bl 0xfec4f7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f22100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -237593,187 +237731,187 @@ │ │ │ │ stmdals r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f5f0 │ │ │ │ + bl 0xfec4f818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff6ef7f2 │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r9 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ - bl 0xfec09bb4 │ │ │ │ + bl 0xfec09ddc │ │ │ │ svclt 0x00a8030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ @ instruction: 0xffd8f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f654 │ │ │ │ + bl 0xfec4f87c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff3cf7f2 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf931d50a │ │ │ │ @ instruction: 0xf935301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e8324 │ │ │ │ + bl 0xfe9e854c │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xffa6f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f6b8 │ │ │ │ + bl 0xfec4f8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff0af7f2 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a8388 │ │ │ │ + bl 0xfe9a85b0 │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xff74f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f71c │ │ │ │ + bl 0xfec4f944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mrc2 7, 6, pc, cr8, cr2, {7} │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r8 │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec09ce0 │ │ │ │ + bl 0xfec09f08 │ │ │ │ svclt 0x0028030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ @ instruction: 0xff42f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f780 │ │ │ │ + bl 0xfec4f9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mcr2 7, 5, pc, cr6, cr2, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf831d50a │ │ │ │ @ instruction: 0xf835301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e8250 │ │ │ │ + bl 0xfe9e8478 │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xff10f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f7e4 │ │ │ │ + bl 0xfec4fa0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mrc2 7, 3, pc, cr4, cr2, {7} │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a82b4 │ │ │ │ + bl 0xfe9a84dc │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 6, pc, cr14, cr2, {7} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f848 │ │ │ │ + bl 0xfec4fa70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ tstls r1, r4, lsl r6 │ │ │ │ mcr2 7, 2, pc, cr2, cr2, {7} @ │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ tstpeq r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x123eac0 │ │ │ │ + bl 0x123ece8 │ │ │ │ @ instruction: 0xf10c75e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ mrc2 7, 5, pc, cr2, cr2, {7} │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f8a0 │ │ │ │ + bl 0xfec4fac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ tstls r1, sp, lsl r6 │ │ │ │ mrc2 7, 0, pc, cr6, cr2, {7} │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ andseq pc, r0, #12, 2 │ │ │ │ @@ -237787,31 +237925,31 @@ │ │ │ │ mcr2 7, 4, pc, cr6, cr2, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f8f8 │ │ │ │ + bl 0xfec4fb20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ stc2l 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf113425d │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892db0c │ │ │ │ - blcs 0x130730 │ │ │ │ - blx 0xca8614 │ │ │ │ - blle 0x27774c │ │ │ │ + blcs 0x130958 │ │ │ │ + blx 0xca883c │ │ │ │ + blle 0x277974 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {14} @ │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ @@ -237825,23 +237963,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ cdpne 13, 11, cr15, cr1, cr13, {5} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3bbfa4 │ │ │ │ + blle 0x3bc1cc │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ - blx 0x9a868c │ │ │ │ - blle 0x277fcc │ │ │ │ + blx 0x9a88b4 │ │ │ │ + blle 0x2781f4 │ │ │ │ @ instruction: 0xf04f2c0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s8, s4 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -237857,54 +237995,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r1, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ svcne 0x0031fd6d │ │ │ │ vmax.f32 d17, d3, d27 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ svceq 0x001ff114 │ │ │ │ movweq pc, #16643 @ 0x4103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3bb824 │ │ │ │ + blle 0x3bba4c │ │ │ │ stccs 8, cr6, [r0], {26} │ │ │ │ - blx 0x9a870c │ │ │ │ - blle 0x27784c │ │ │ │ + blx 0x9a8934 │ │ │ │ + blle 0x277a74 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4092f0 │ │ │ │ - blx 0x18b9068 │ │ │ │ + b 0xfe409518 │ │ │ │ + blx 0x18b9290 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a8944 │ │ │ │ - b 0xfe179088 │ │ │ │ + b 0x1a8b6c │ │ │ │ + b 0xfe1792b0 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0x4648d1da │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r0, #968] @ 0x3c8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4fa70 │ │ │ │ + bl 0xfec4fc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ stc2 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf912425d │ │ │ │ @ instruction: 0xf113cf01 │ │ │ │ svclt 0x00b80f07 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ - blcs 0x12f4cc │ │ │ │ - blx 0x1428788 │ │ │ │ - blle 0x2780c0 │ │ │ │ + blcs 0x12f6f4 │ │ │ │ + blx 0x14289b0 │ │ │ │ + blle 0x2782e8 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s24 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q15, d0, d1 │ │ │ │ @@ -237918,65 +238056,65 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr1, cr3, {7} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f933 │ │ │ │ svceq 0x000ff114 │ │ │ │ - b 0x14e87f4 │ │ │ │ - blle 0x3984a0 │ │ │ │ + b 0x14e8a1c │ │ │ │ + blle 0x3986c8 │ │ │ │ svclt 0x00b82c00 │ │ │ │ @ instruction: 0xfe07fa42 │ │ │ │ @ instruction: 0x2c0fdb05 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a888c │ │ │ │ + blx 0x1a8ab4 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xc00a08 │ │ │ │ - b 0x47b94c │ │ │ │ - b 0x13fc150 │ │ │ │ + b 0xc00c30 │ │ │ │ + b 0x47bb74 │ │ │ │ + b 0x13fc378 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, fp, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ svclt 0x0000bd47 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ ldc2 7, cr15, [r4], #968 @ 0x3c8 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf1142f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x11a8880 │ │ │ │ - blle 0x2779d4 │ │ │ │ + blx 0x11a8aa8 │ │ │ │ + blle 0x277bfc │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe40942c │ │ │ │ - blx 0x18b91d8 │ │ │ │ + b 0xfe409654 │ │ │ │ + blx 0x18b9400 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a8ab8 │ │ │ │ - b 0xfe1791fc │ │ │ │ + b 0x1a8ce0 │ │ │ │ + b 0xfe179424 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -238009,152 +238147,152 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ @ instruction: 0xf04fbcc3 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r6], -r1, lsl #6 │ │ │ │ - blx 0xab2a04 │ │ │ │ + blx 0xab2c2c │ │ │ │ @ instruction: 0xf04ff608 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ ldrb r0, [lr, r1, lsl #6] │ │ │ │ bicsle r2, r8, r0, lsl #28 │ │ │ │ @ instruction: 0xf00046b4 │ │ │ │ ldrb r0, [r8, r1, lsl #6] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ stmdbeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r0, r3, r5, sp, lr, pc} │ │ │ │ svclt 0x00bc2d00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x377350 │ │ │ │ - vstrcs d13, [pc, #-56] @ 0xf8a94 │ │ │ │ - blx 0x1afb6c │ │ │ │ + blx 0x377578 │ │ │ │ + vstrcs d13, [pc, #-56] @ 0xf8cbc │ │ │ │ + blx 0x1afd94 │ │ │ │ @ instruction: 0xf5befe05 │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf04f46f2 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - bvc 0xf6424 │ │ │ │ + bvc 0xf664c │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12ac6f8 │ │ │ │ + b 0x12ac920 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, fp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - beq 0x1b332c │ │ │ │ + beq 0x1b3554 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8204 @ 0x200c │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdad1 │ │ │ │ ldrbtmi r0, [r2], r0, lsl #28 │ │ │ │ - bcs 0x132ab0 │ │ │ │ + bcs 0x132cd8 │ │ │ │ @ instruction: 0x4696d1de │ │ │ │ bfi r4, r2, #13, #19 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bc55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - blx 0xff1b6b26 │ │ │ │ + blx 0xff1b6d4e │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff113 │ │ │ │ @ instruction: 0xf8dedb32 │ │ │ │ - blcs 0x100b84 │ │ │ │ + blcs 0x100dac │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ - blx 0x97bb8c │ │ │ │ - blle 0x3f53b0 │ │ │ │ + blx 0x97bdb4 │ │ │ │ + blle 0x3f55d8 │ │ │ │ @ instruction: 0xdc2b2b1f │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorle r4, r9, sl, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8781824 @ 0x00860000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1ac7d0 │ │ │ │ - b 0x1793f4 │ │ │ │ - b 0xfe1793ec │ │ │ │ + b 0xfe1ac9f8 │ │ │ │ + b 0x17961c │ │ │ │ + b 0xfe179614 │ │ │ │ andvs r0, sl, ip, lsl #4 │ │ │ │ ldrdlt sp, [r5, -r2]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrb r4, [sp, r2, ror #12] │ │ │ │ - bcs 0x10a640 │ │ │ │ + bcs 0x10a868 │ │ │ │ @ instruction: 0xe7d9d1d6 │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ ldrb r0, [r5, r0, lsl #24] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0x1a36be2 │ │ │ │ + blx 0x1a36e0a │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11e │ │ │ │ - b 0x14ef49c │ │ │ │ + b 0x14ef6c4 │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ @ instruction: 0x432bc000 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xb125d1ea │ │ │ │ movwpl pc, #1289 @ 0x509 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0x46482f30 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff136c30 │ │ │ │ + bllt 0xff136e58 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1bedb16 │ │ │ │ ldcle 15, cr0, [r9], {7} │ │ │ │ stc2 10, cr15, [lr], {3} @ │ │ │ │ @ instruction: 0xf88cfa4f │ │ │ │ svclt 0x000445c4 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, r9, r1, lsl #8 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14ca504 │ │ │ │ + b 0x14ca72c │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ strb r0, [pc, r0, lsl #25] │ │ │ │ stc2 10, cr15, [r7], {67} @ 0x43 @ │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r2, [r9, r0, lsl #6] │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ @@ -238162,18 +238300,18 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x2b6c9e │ │ │ │ + blx 0x2b6ec6 │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r2, lr, lsl #12 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ svceq 0x00d243d2 │ │ │ │ @@ -238189,88 +238327,88 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d014 │ │ │ │ @ instruction: 0xf1152f02 │ │ │ │ svclt 0x00bc0f0f │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ - blle 0xff941540 │ │ │ │ + blle 0xff941768 │ │ │ │ svclt 0x00bc2d00 │ │ │ │ @ instruction: 0xfe08fa42 │ │ │ │ - blle 0xff7c154c │ │ │ │ + blle 0xff7c1774 │ │ │ │ stclle 13, cr2, [fp, #60] @ 0x3c │ │ │ │ - bcs 0x10a7ac │ │ │ │ + bcs 0x10a9d4 │ │ │ │ @ instruction: 0xe7d5d1d0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bb3b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfeb36d58 │ │ │ │ + blx 0xfeb36f80 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ rsbslt r0, fp, #55574528 @ 0x3500000 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fa │ │ │ │ - blcs 0x12f9fc │ │ │ │ - blcs 0x8efa7c │ │ │ │ - blx 0x2efe8c │ │ │ │ - blx 0x11b55d0 │ │ │ │ + blcs 0x12fc24 │ │ │ │ + blcs 0x8efca4 │ │ │ │ + blx 0x2f00b4 │ │ │ │ + blx 0x11b57f8 │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ - b 0x147a9e0 │ │ │ │ + b 0x147ac08 │ │ │ │ @ instruction: 0xf8510707 │ │ │ │ @ instruction: 0xf0078f04 │ │ │ │ sbclt r0, r7, #1, 28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x194ed4 │ │ │ │ - b 0xfe179618 │ │ │ │ + b 0x1950fc │ │ │ │ + b 0xfe179840 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d1 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffab6de4 │ │ │ │ - blx 0x12c9788 │ │ │ │ + blt 0xffab700c │ │ │ │ + blx 0x12c99b0 │ │ │ │ strcs pc, [r0, -r2, lsl #4] │ │ │ │ @ instruction: 0x463ae7d9 │ │ │ │ bicsle r2, r0, r0, lsl #30 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604b25e │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x1336e18 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xf8e70 │ │ │ │ + blx 0x1337040 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xf9098 │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ @ instruction: 0xf04f0710 │ │ │ │ @ instruction: 0xf91c0e00 │ │ │ │ - blcs 0x108a68 │ │ │ │ + blcs 0x108c90 │ │ │ │ @ instruction: 0xf000da19 │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, pc, lsl #5 │ │ │ │ @@ -238292,116 +238430,116 @@ │ │ │ │ movwcs lr, #2007 @ 0x7d7 │ │ │ │ andeq pc, r1, #0 │ │ │ │ bfi r4, sp, #12, #7 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ @ instruction: 0xf0002500 │ │ │ │ strb r0, [ip, r1, lsl #4] │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blcs 0x10a750 │ │ │ │ + blcs 0x10a978 │ │ │ │ mvnscs sp, #199 @ 0xc7 │ │ │ │ bfi r4, r5, (invalid: 12:4) │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9eef7f2 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ stccs 0, cr14, [r0, #-160] @ 0xffffff60 │ │ │ │ - blx 0xc28e0c │ │ │ │ + blx 0xc29034 │ │ │ │ @ instruction: 0xf04ffc08 │ │ │ │ - blle 0x43c724 │ │ │ │ + blle 0x43c94c │ │ │ │ ldcle 13, cr2, [fp], #-60 @ 0xffffffc4 │ │ │ │ stc2 10, cr15, [r5], {12} @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf907c │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf92a4 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85742b3 │ │ │ │ - b 0xc9d03c │ │ │ │ - b 0x3fc780 │ │ │ │ - b 0x147bf84 │ │ │ │ + b 0xc9d264 │ │ │ │ + b 0x3fc9a8 │ │ │ │ + b 0x147c1ac │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ andsle ip, r0, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ - blle 0xff93bf7c │ │ │ │ + blle 0xff93c1a4 │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdac9 │ │ │ │ strbtmi r0, [r6], r0, lsl #24 │ │ │ │ ldrdlt lr, [r2, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xa36f68 │ │ │ │ + blt 0xa37190 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r6], r8, asr #3 │ │ │ │ svclt 0x0000e7ca │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ @ instruction: 0xf98cf7f2 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - bcs 0x104bf0 │ │ │ │ + bcs 0x104e18 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf115db0c │ │ │ │ - blle 0xabcc6c │ │ │ │ - blle 0xb043f4 │ │ │ │ + blle 0xabce94 │ │ │ │ + blle 0xb0461c │ │ │ │ stcle 13, cr2, [sp, #-124]! @ 0xffffff84 │ │ │ │ @ instruction: 0xb11a4694 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0xfe32910c │ │ │ │ - b 0x179828 │ │ │ │ - b 0xfe179854 │ │ │ │ + b 0xfe329334 │ │ │ │ + b 0x179a50 │ │ │ │ + b 0xfe179a7c │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ ldrdlt sp, [r3, -r7]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r4, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r4], r0, lsl #4 │ │ │ │ @ instruction: 0xf1c5e7de │ │ │ │ - blx 0x97c04c │ │ │ │ + blx 0x97c274 │ │ │ │ @ instruction: 0xf04ff20c │ │ │ │ ldrb r0, [r7, r0, lsl #24] │ │ │ │ stc2 10, cr15, [r5], {2} @ │ │ │ │ @ instruction: 0xf805fa2c │ │ │ │ bicle r4, sp, r2, asr #10 │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ strb r0, [sp, r0, lsl #24] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec50270 │ │ │ │ + bl 0xfec50498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xf92ef7f2 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -238416,49 +238554,49 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f08 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892dbec │ │ │ │ - blcs 0x1310cc │ │ │ │ - blx 0xcafc58 │ │ │ │ + blcs 0x1312f4 │ │ │ │ + blx 0xcafe80 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3fc0dc │ │ │ │ + bl 0x3fc304 │ │ │ │ ubfx r0, lr, #24, #2 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmiblt r0, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f243e7 │ │ │ │ cdpne 8, 11, cr15, cr1, cr13, {7} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a9080 │ │ │ │ + blx 0x1a92a8 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xc011fc │ │ │ │ - b 0x47c140 │ │ │ │ - b 0x13fc944 │ │ │ │ + b 0xc01424 │ │ │ │ + b 0x47c368 │ │ │ │ + b 0x13fcb6c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r0, r0 │ │ │ │ svceq 0x0010f114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa7c954 │ │ │ │ + blle 0xffa7cb7c │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ ldrsbtmi sp, [sl], #173 @ 0xad │ │ │ │ cdpeq 0, 0, cr15, cr1, cr2, {0} │ │ │ │ vnmlseq.f64 d30, d2, d14 │ │ │ │ @ instruction: 0x4640e7dd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt ip!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -238467,23 +238605,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf8aaf7f2 │ │ │ │ svcne 0x0029b273 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ bicsmi r3, lr, #12, 8 @ 0xc000000 │ │ │ │ svceq 0x0020f113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x33c1b0 │ │ │ │ + blle 0x33c3d8 │ │ │ │ ldrdcs pc, [r0], -lr │ │ │ │ - blle 0x783db8 │ │ │ │ + blle 0x783fe0 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ andeq lr, r8, #140, 20 @ 0x8c000 │ │ │ │ @@ -238494,15 +238632,15 @@ │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ ldrshtmi fp, [r2], #141 @ 0x8d │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ mrrceq 11, 0, lr, r2, cr12 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec50404 │ │ │ │ + bl 0xfec5062c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xf864f7f2 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -238517,76 +238655,76 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf992dbec │ │ │ │ - blcs 0x131260 │ │ │ │ - blx 0x14afdec │ │ │ │ + blcs 0x131488 │ │ │ │ + blx 0x14b0014 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3fc270 │ │ │ │ + bl 0x3fc498 │ │ │ │ strb r0, [r1, lr, ror #24]! │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt r6!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f243e7 │ │ │ │ cdpne 8, 11, cr15, cr1, cr3, {1} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a9214 │ │ │ │ + blx 0x1a943c │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xc01390 │ │ │ │ - b 0x47c2d4 │ │ │ │ - b 0x13fcad8 │ │ │ │ + b 0xc015b8 │ │ │ │ + b 0x47c4fc │ │ │ │ + b 0x13fcd00 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r1, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa7cae8 │ │ │ │ + blle 0xffa7cd10 │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff8042f0 │ │ │ │ + ble 0xff804518 │ │ │ │ @ instruction: 0xf002413a │ │ │ │ - bl 0x47cafc │ │ │ │ + bl 0x47cd24 │ │ │ │ ldrb r0, [ip, r2, ror #28] │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ svclt 0x0000b871 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xffdef7f1 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf114350c │ │ │ │ @ instruction: 0xf1030f1f │ │ │ │ svclt 0x00b80304 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ stccs 3, cr4, [r0], {231} @ 0xe7 │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1a92b4 │ │ │ │ + blx 0x1a94dc │ │ │ │ @ instruction: 0xf851fc04 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -238605,18 +238743,18 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff98f7f1 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ @ instruction: 0xf1153201 │ │ │ │ - blle 0xafcfe0 │ │ │ │ + blle 0xafd208 │ │ │ │ stccs 8, cr7, [r0, #-76] @ 0xffffffb4 │ │ │ │ vstrcs d13, [r7, #-172] @ 0xffffff54 │ │ │ │ - blx 0x1f049c │ │ │ │ + blx 0x1f06c4 │ │ │ │ @ instruction: 0xf1befe05 │ │ │ │ svclt 0x009c0fff │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x469c0eff │ │ │ │ @@ -238629,64 +238767,64 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @ instruction: 0xf04fbfeb │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r6], r1, lsl #6 │ │ │ │ - blx 0x9f33b0 │ │ │ │ + blx 0x9f35d8 │ │ │ │ @ instruction: 0xf04ff908 │ │ │ │ @ instruction: 0xf0090c00 │ │ │ │ @ instruction: 0xf0000e01 │ │ │ │ - bl 0x47a034 │ │ │ │ + bl 0x47a25c │ │ │ │ @ instruction: 0xe7d90e59 │ │ │ │ bicsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ strbtmi r0, [r6], r1, lsl #6 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xff40f7f1 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {3} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ - b 0x1cc2874 │ │ │ │ + b 0x1cc2a9c │ │ │ │ eor r0, r6, r2, lsl #16 │ │ │ │ @ instruction: 0xa000f8b3 │ │ │ │ - blle 0xb83c80 │ │ │ │ + blle 0xb83ea8 │ │ │ │ @ instruction: 0xdc312a0f │ │ │ │ vseleq.f32 s30, s4, s20 │ │ │ │ svccc 0x0080f5be │ │ │ │ @ instruction: 0x46f1bf3c │ │ │ │ - beq 0x1355d0 │ │ │ │ + beq 0x1357f8 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - blx 0x18d7c9c │ │ │ │ + blx 0x18d7ec4 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x126d0b0 │ │ │ │ + b 0x126d2d8 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ vmlaeq.f32 s28, s28, s18 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8213 @ 0x2015 │ │ │ │ svceq 0x0010f112 │ │ │ │ @ instruction: 0xf04fdad4 │ │ │ │ ldrbmi r0, [r1], r0, lsl #20 │ │ │ │ - blx 0xbb3464 │ │ │ │ + blx 0xbb368c │ │ │ │ @ instruction: 0xf04ffe08 │ │ │ │ @ instruction: 0xf00e0a00 │ │ │ │ - bl 0x3fc4e8 │ │ │ │ + bl 0x3fc710 │ │ │ │ @ instruction: 0xe7da095e │ │ │ │ @ instruction: 0xf1ba46d1 │ │ │ │ bicsle r0, r2, r0, lsl #30 │ │ │ │ ldrdlt lr, [r5, -r5]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -238697,30 +238835,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ mrc2 7, 6, pc, cr14, cr1, {7} │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f113 │ │ │ │ @ instruction: 0xf8dedb2d │ │ │ │ - blcs 0x10154c │ │ │ │ - blcs 0x8f0204 │ │ │ │ - blx 0x1b0624 │ │ │ │ - blx 0xc38564 │ │ │ │ + blcs 0x101774 │ │ │ │ + blcs 0x8f042c │ │ │ │ + blx 0x1b084c │ │ │ │ + blx 0xc3878c │ │ │ │ strbmi pc, [sl, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d032 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x1246164 │ │ │ │ - blx 0x18ba99c │ │ │ │ + b 0x124638c │ │ │ │ + blx 0x18babc4 │ │ │ │ ldrbmi pc, [r6, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ @@ -238728,46 +238866,46 @@ │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @ instruction: 0xf04fbf23 │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ - blx 0x9b3520 │ │ │ │ + blx 0x9b3748 │ │ │ │ @ instruction: 0xf04ff208 │ │ │ │ @ instruction: 0xf0020c00 │ │ │ │ - bl 0x33b9bc │ │ │ │ + bl 0x33bbe4 │ │ │ │ @ instruction: 0xe7d40252 │ │ │ │ - bcs 0x10b010 │ │ │ │ + bcs 0x10b238 │ │ │ │ ldrb sp, [r0, sp, asr #3] │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ strb r0, [ip, r0, lsl #24] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ mrc2 7, 3, pc, cr12, cr1, {7} │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf1062700 │ │ │ │ - b 0x1cbaa38 │ │ │ │ + b 0x1cbac60 │ │ │ │ andcc r0, r1, #14680064 @ 0xe00000 │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf992db30 │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xd3d20c │ │ │ │ + blle 0xd3d434 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1f06f4 │ │ │ │ - blx 0x14f8650 │ │ │ │ + blx 0x1f091c │ │ │ │ + blx 0x14f8878 │ │ │ │ strbmi pc, [r4, #2188] @ 0x88c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ced648 │ │ │ │ + b 0x1ced870 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ @@ -238781,30 +238919,30 @@ │ │ │ │ mcrlt 7, 6, pc, cr2, cr1, {7} @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r4, [r3, r3, ror #12]! │ │ │ │ @ instruction: 0xf806fa43 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ - bl 0x402280 │ │ │ │ + bl 0x4024a8 │ │ │ │ ldrb r0, [r9, r8, ror #24] │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ ldrb r0, [r3, r1, lsl #8] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr8, cr1, {7} │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r4, lr, lsl #12 │ │ │ │ ldcle 13, cr2, [r7], #-60 @ 0xffffffc4 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ @@ -238821,22 +238959,22 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf115d018 │ │ │ │ @ instruction: 0xf1030f0f │ │ │ │ svclt 0x00bc0302 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xff94b0e8 │ │ │ │ + blle 0xff94b310 │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff444b28 │ │ │ │ + ble 0xff444d50 │ │ │ │ stc2 10, cr15, [r8], {66} @ 0x42 @ │ │ │ │ @ instruction: 0xf00c2200 │ │ │ │ - bl 0x47cf38 │ │ │ │ + bl 0x47d160 │ │ │ │ ldrb r0, [r5, ip, ror #28] │ │ │ │ - bcs 0x10b194 │ │ │ │ + bcs 0x10b3bc │ │ │ │ ldrb sp, [r1, ip, asr #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @@ -238846,54 +238984,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ ldc2 7, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svceq 0x001ff113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb15 │ │ │ │ - blcs 0x1017a4 │ │ │ │ - blcs 0x8f0468 │ │ │ │ - blx 0x1b088c │ │ │ │ - blx 0x14387bc │ │ │ │ + blcs 0x1019cc │ │ │ │ + blcs 0x8f0690 │ │ │ │ + blx 0x1b0ab4 │ │ │ │ + blx 0x14389e4 │ │ │ │ strbmi pc, [r2, #-2051] @ 0xfffff7fd @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ced7d8 │ │ │ │ + b 0x1ceda00 │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14b9fc8 │ │ │ │ + b 0x14ba1f0 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe30adb0 │ │ │ │ - blx 0x18ba00c │ │ │ │ + b 0xfe30afd8 │ │ │ │ + blx 0x18ba234 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x1a98d8 │ │ │ │ - b 0xfe17a01c │ │ │ │ + b 0x1a9b00 │ │ │ │ + b 0xfe17a244 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ smlawtlt r5, ip, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r0, #964]! @ 0x3c4 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ - bl 0x3fc81c │ │ │ │ + bl 0x3fca44 │ │ │ │ ldrb r0, [r6, r8, ror #24] │ │ │ │ - bcs 0x10b270 │ │ │ │ + bcs 0x10b498 │ │ │ │ ldrb sp, [r2, fp, asr #3] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ rsbsle r2, lr, r8, lsl #22 │ │ │ │ @@ -238903,125 +239041,125 @@ │ │ │ │ strdls r3, [r1, -pc] │ │ │ │ stc2l 7, cr15, [r8, #-964] @ 0xfffffc3c │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ @ instruction: 0xf1033901 │ │ │ │ @ instruction: 0xf1030638 │ │ │ │ @ instruction: 0xf1c60518 │ │ │ │ - blx 0x18bc8e8 │ │ │ │ - blx 0xa37a88 │ │ │ │ + blx 0x18bcb10 │ │ │ │ + blx 0xa37cb0 │ │ │ │ vaddl.u8 , d7, d6 │ │ │ │ - blx 0x2034b0 │ │ │ │ - blx 0xa388a8 │ │ │ │ - b 0x1136c90 │ │ │ │ + blx 0x2036d8 │ │ │ │ + blx 0xa38ad0 │ │ │ │ + b 0x1136eb8 │ │ │ │ @ instruction: 0x4328000c │ │ │ │ ldmib r2, {r2, r4, r5, r6, r7, lr}^ │ │ │ │ - blx 0xa92c88 │ │ │ │ + blx 0xa92eb0 │ │ │ │ @ instruction: 0xf1c3fc03 │ │ │ │ - blx 0xa3b110 │ │ │ │ - blx 0x2790a0 │ │ │ │ - b 0x14370b0 │ │ │ │ + blx 0xa3b338 │ │ │ │ + blx 0x2792c8 │ │ │ │ + b 0x14372d8 │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa3b120 │ │ │ │ + blx 0xa3b348 │ │ │ │ vmax.s8 d31, d3, d6 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ - b 0x13fad80 │ │ │ │ - blx 0x33c8ca │ │ │ │ - blx 0x3770b6 │ │ │ │ - blx 0xfe9128ca │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + b 0x13fafa8 │ │ │ │ + blx 0x33caf2 │ │ │ │ + blx 0x3772de │ │ │ │ + blx 0xfe912af2 │ │ │ │ stmdbls r1, {r0, r3, ip} │ │ │ │ eorsls pc, r8, r5, asr r8 @ │ │ │ │ - beq 0x1344d4 │ │ │ │ + beq 0x1346fc │ │ │ │ sbceq lr, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf8d0680c │ │ │ │ stmdavs r8, {r2, pc} │ │ │ │ andeq lr, r0, ip, lsl #21 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - b 0x10999c │ │ │ │ + b 0x109bc4 │ │ │ │ rsbmi r0, r0, r9 │ │ │ │ - b 0xfe491904 │ │ │ │ + b 0xfe491b2c │ │ │ │ @ instruction: 0xf1c3000c │ │ │ │ - b 0xfd16c │ │ │ │ - b 0xf9918 │ │ │ │ - b 0xfe0f9914 │ │ │ │ + b 0xfd394 │ │ │ │ + b 0xf9b40 │ │ │ │ + b 0xfe0f9b3c │ │ │ │ subvs r0, r8, ip │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ - blx 0x909c70 │ │ │ │ - b 0x11b893c │ │ │ │ - blx 0x8fa148 │ │ │ │ - bl 0x276520 │ │ │ │ + blx 0x909e98 │ │ │ │ + b 0x11b8b64 │ │ │ │ + blx 0x8fa370 │ │ │ │ + bl 0x276748 │ │ │ │ @ instruction: 0xf85500c7 │ │ │ │ - b 0x11959f8 │ │ │ │ + b 0x1195c20 │ │ │ │ stmvs sp, {r2, r3, r9} │ │ │ │ rsbmi r6, sl, r0, asr #16 │ │ │ │ eorsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r4, sl, sl, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ ldrbmi r6, [r8], -fp, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f14ff0 │ │ │ │ @ instruction: 0xf64bbd51 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ - blmi 0x179a14 │ │ │ │ + vshr.s64 d19, d20, #64 │ │ │ │ + blmi 0x179c3c │ │ │ │ subseq pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff1b5f90 │ │ │ │ - eorseq r2, r5, ip, asr #24 │ │ │ │ + blx 0xff2b61b8 │ │ │ │ + eorseq r2, r5, r4, asr #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d9bac │ │ │ │ + blcs 0x4d9dd4 │ │ │ │ addhi pc, lr, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xf998c @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xf9bb4 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f8c30 │ │ │ │ - bls 0x14b1ac │ │ │ │ + blls 0x1f8e58 │ │ │ │ + bls 0x14b3d4 │ │ │ │ ldreq pc, [r0, -r3, lsl #2]! │ │ │ │ andseq pc, r0, r3, lsl #2 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ @ instruction: 0xf607fa24 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ rscsmi r4, ip, r6, lsl #6 │ │ │ │ rsclt r6, pc, #80, 16 @ 0x500000 │ │ │ │ vmlsmi.f32 s28, s8, s30 │ │ │ │ @ instruction: 0x4c06ea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vnmlami.f32 s28, s12, s28 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xf960f │ │ │ │ + strcs pc, [pc, #-965] @ 0xf9837 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - blx 0x113a54 │ │ │ │ + blx 0x113c7c │ │ │ │ sbcsmi pc, ip, r6, lsl #12 │ │ │ │ @ instruction: 0xf1a34334 │ │ │ │ - blx 0x8fb290 │ │ │ │ + blx 0x8fb4b8 │ │ │ │ teqpmi r4, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - bl 0x289d80 │ │ │ │ + bl 0x289fa8 │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x0001407c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ stmdavs pc, {r2, r3, r4, r5, lr} @ │ │ │ │ @@ -239030,607 +239168,607 @@ │ │ │ │ rsbmi r0, r0, r0, lsr #14 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ subvs r4, r8, r0, rrx │ │ │ │ strteq pc, [r0], #-419 @ 0xfffffe5d │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x909dcc │ │ │ │ + blx 0x909ff4 │ │ │ │ teqpmi sl, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmvs ip, {r1, r5, r8, r9, lr} │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ @ instruction: 0xf8564062 │ │ │ │ - b 0x18db50 │ │ │ │ + b 0x18dd78 │ │ │ │ eormi r0, sl, ip, lsl #4 │ │ │ │ rsbmi r6, r2, r0, asr #16 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c9bd8 │ │ │ │ + b 0x1c9e00 │ │ │ │ andmi r0, r3, lr, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcne pc, ip, fp, asr #12 │ │ │ │ + sbccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c025e │ │ │ │ - svclt 0x0000fa15 │ │ │ │ - eorseq r2, r5, r0, ror #24 │ │ │ │ + svclt 0x0000fa19 │ │ │ │ + eorseq r2, r5, r8, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ rsbsle r2, r3, r0, lsr #22 │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b8adc │ │ │ │ - blls 0x1cb308 │ │ │ │ + bls 0x1b8d04 │ │ │ │ + blls 0x1cb530 │ │ │ │ @ instruction: 0xf887fa5f │ │ │ │ ldmib r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1c30500 │ │ │ │ @ instruction: 0xf1030620 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ @ instruction: 0xf3c70900 │ │ │ │ - blx 0x903744 │ │ │ │ + blx 0x90396c │ │ │ │ @ instruction: 0xf04ffc03 │ │ │ │ - blx 0x245f0c │ │ │ │ - b 0x143732c │ │ │ │ + blx 0x246134 │ │ │ │ + b 0x1437554 │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa3b39c │ │ │ │ - blx 0x13932c │ │ │ │ - blx 0xa77f48 │ │ │ │ - blx 0x937340 │ │ │ │ - b 0x1436f3c │ │ │ │ - blx 0x8fcb48 │ │ │ │ - b 0x1276b44 │ │ │ │ + blx 0xa3b5c4 │ │ │ │ + blx 0x139554 │ │ │ │ + blx 0xa78170 │ │ │ │ + blx 0x937568 │ │ │ │ + b 0x1437164 │ │ │ │ + blx 0x8fcd70 │ │ │ │ + b 0x1276d6c │ │ │ │ sbcsmi r0, r8, r9, lsl #10 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - bl 0x28a758 │ │ │ │ - bl 0x1f9e68 │ │ │ │ + bl 0x28a980 │ │ │ │ + bl 0x1fa090 │ │ │ │ stmdavs ip, {r0, r2, r9, fp} │ │ │ │ eorsls pc, r8, r6, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r0 │ │ │ │ - b 0xfe413b78 │ │ │ │ + b 0xfe413da0 │ │ │ │ @ instruction: 0xf8d10000 │ │ │ │ eormi ip, r8, r4 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ andvs r4, r8, r0, rrx │ │ │ │ andeq lr, ip, lr, lsl #21 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, sl, r0, lsl #20 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ @ instruction: 0xf1a36048 │ │ │ │ ldmib r2, {r5, sl, fp}^ │ │ │ │ - blx 0x101b90 │ │ │ │ + blx 0x101db8 │ │ │ │ sbcsmi pc, sl, lr, lsl #28 │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r7, r6, lsl #22 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r1, r2, r3, r7, fp, sp, lr}^ │ │ │ │ eormi r4, sl, r2, ror r0 │ │ │ │ rsbsmi r4, r2, sl, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c9d04 │ │ │ │ + b 0x1c9f2c │ │ │ │ andmi r0, r3, sl, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsne pc, ip, fp, asr #12 │ │ │ │ + sbcscc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c025f │ │ │ │ - svclt 0x0000f97f │ │ │ │ - eorseq r2, r5, r4, ror ip │ │ │ │ + svclt 0x0000f983 │ │ │ │ + eorseq r2, r5, ip, ror #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ rsbsle r2, r6, r8, lsl #22 │ │ │ │ ldmdale sl!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f89ac │ │ │ │ + blls 0x1f8bd4 │ │ │ │ strcc pc, [r1, -pc, asr #32] │ │ │ │ @ instruction: 0xf1039a01 │ │ │ │ @ instruction: 0xf1c40438 │ │ │ │ - blx 0xa7b0a8 │ │ │ │ - blx 0x2b6c3c │ │ │ │ + blx 0xa7b2d0 │ │ │ │ + blx 0x2b6e64 │ │ │ │ msrmi CPSR_fs, #20971520 @ 0x1400000 │ │ │ │ ldreq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf505fa26 │ │ │ │ strcs pc, [pc], -r0, asr #7 │ │ │ │ addsmi r4, ip, ip, lsr #6 │ │ │ │ cdpeq 0, 15, cr15, cr15, cr4, {0} │ │ │ │ strmi lr, [r0, #-2514] @ 0xfffff62e │ │ │ │ @ instruction: 0xf80efb07 │ │ │ │ str pc, [r7, -lr, lsr #23] │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ @ instruction: 0xf1a3b2c5 │ │ │ │ - bl 0x2f9cdc │ │ │ │ - blx 0x1fd47c │ │ │ │ - b 0x1435c64 │ │ │ │ + bl 0x2f9f04 │ │ │ │ + blx 0x1fd6a4 │ │ │ │ + b 0x1435e8c │ │ │ │ @ instruction: 0xf1c30c00 │ │ │ │ - blx 0x9f9cec │ │ │ │ - b 0x1435c70 │ │ │ │ - blx 0x1fcc74 │ │ │ │ + blx 0x9f9f14 │ │ │ │ + b 0x1435e98 │ │ │ │ + blx 0x1fce9c │ │ │ │ vhadd.s8 d31, d3, d3 │ │ │ │ - vmvn.i32 d17, #524288 @ 0x00080000 │ │ │ │ - bl 0x1fad54 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + bl 0x1faf7c │ │ │ │ @ instruction: 0xf85401c5 │ │ │ │ stmdavs r9, {r0, r2, r4, r5, ip, lr}^ │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ rsbsmi r6, r8, pc, lsl #16 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ stcls 0, cr4, [r1, #-160] @ 0xffffff60 │ │ │ │ stmdavs pc, {r3, r4, r5, r6, lr}^ @ │ │ │ │ - b 0xfe411cc0 │ │ │ │ + b 0xfe411ee8 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ - b 0xfcd28 │ │ │ │ + b 0xfcf50 │ │ │ │ eormi r0, r8, lr │ │ │ │ subvs r4, r8, r8, ror r0 │ │ │ │ streq pc, [r0, -r3, asr #3]! │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ - blx 0x909f28 │ │ │ │ - b 0x11b78e0 │ │ │ │ - blx 0xfa4f8 │ │ │ │ - bl 0x2368d8 │ │ │ │ + blx 0x90a150 │ │ │ │ + b 0x11b7b08 │ │ │ │ + blx 0xfa720 │ │ │ │ + bl 0x236b00 │ │ │ │ @ instruction: 0xf85400c6 │ │ │ │ teqmi sl, #54 @ 0x36 │ │ │ │ stmdavs r0, {r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c9e68 │ │ │ │ + b 0x1ca090 │ │ │ │ eorsmi r0, r3, r8, lsl #6 │ │ │ │ addvs r4, fp, r3, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2 │ │ │ │ strbmi r6, [r8], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ @ instruction: 0xf64bbb75 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ - blmi 0x179dcc │ │ │ │ + vshr.s64 d19, d20, #64 │ │ │ │ + blmi 0x179ff4 │ │ │ │ andvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8e6f18c │ │ │ │ - eorseq r2, r5, r8, lsl #25 │ │ │ │ + @ instruction: 0xf8eaf18c │ │ │ │ + eorseq r2, r5, r0, lsl #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d9f74 │ │ │ │ + blcs 0x4da19c │ │ │ │ addshi pc, r2, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf9d93 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf9fbb @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f8878 │ │ │ │ - bls 0x16686c │ │ │ │ + blls 0x1f8aa0 │ │ │ │ + bls 0x166a94 │ │ │ │ ldceq 1, cr15, [r0], #-12 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldreq pc, [r0], #-259 @ 0xfffffefd │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldmib r2, {sl, sp}^ │ │ │ │ - blx 0x413178 │ │ │ │ - blx 0x278d88 │ │ │ │ - blx 0x8f958c │ │ │ │ - b 0x14f73b4 │ │ │ │ - bl 0x80cdb8 │ │ │ │ + blx 0x4133a0 │ │ │ │ + blx 0x278fb0 │ │ │ │ + blx 0x8f97b4 │ │ │ │ + b 0x14f75dc │ │ │ │ + bl 0x80cfe0 │ │ │ │ @ instruction: 0xf1440c05 │ │ │ │ strteq r0, [r4], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x11fae34 │ │ │ │ - b 0x14cae18 │ │ │ │ - bl 0x80cddc │ │ │ │ + b 0x11fb05c │ │ │ │ + b 0x14cb040 │ │ │ │ + bl 0x80d004 │ │ │ │ vmull.u8 q8, d0, d5 │ │ │ │ @ instruction: 0xf1a3250f │ │ │ │ @ instruction: 0xf1440020 │ │ │ │ - blx 0x27adbc │ │ │ │ - b 0x14b5dc0 │ │ │ │ + blx 0x27afe4 │ │ │ │ + b 0x14b5fe8 │ │ │ │ @ instruction: 0xf1c30e00 │ │ │ │ - blx 0xa79e48 │ │ │ │ - b 0x14b5dcc │ │ │ │ - blx 0x27d5d0 │ │ │ │ + blx 0xa7a070 │ │ │ │ + b 0x14b5ff4 │ │ │ │ + blx 0x27d7f8 │ │ │ │ vhadd.s8 d31, d3, d3 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ - bl 0x27b6b0 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + bl 0x27b8d8 │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x00014078 │ │ │ │ andeq lr, ip, r0, lsl #20 │ │ │ │ stmdavs pc, {r3, r4, r5, lr} @ │ │ │ │ andvs r4, r8, r8, ror r0 │ │ │ │ @ instruction: 0xf1a36848 │ │ │ │ - b 0xfe47ba84 │ │ │ │ - b 0x47d608 │ │ │ │ - b 0x47d61c │ │ │ │ - b 0xfe47d634 │ │ │ │ + b 0xfe47bcac │ │ │ │ + b 0x47d830 │ │ │ │ + b 0x47d844 │ │ │ │ + b 0xfe47d85c │ │ │ │ subvs r0, r8, r0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x90a08c │ │ │ │ + blx 0x90a2b4 │ │ │ │ teqpmi sl, #14, 28 @ p-variant is OBSOLETE @ 0xe0 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ eorsvs pc, r5, r6, asr r8 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r0, r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c9fec │ │ │ │ + b 0x1ca214 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ addvs r4, fp, fp, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andmi r4, r2, r2, lsr #32 │ │ │ │ sbcvs r4, sl, sl, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff237e24 │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + blt 0xff23804c │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcne pc, ip, fp, asr #12 │ │ │ │ + sbccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0261 │ │ │ │ - svclt 0x0000f835 │ │ │ │ - mlaseq r5, ip, ip, r2 │ │ │ │ + svclt 0x0000f839 │ │ │ │ + mlaseq r5, r4, lr, r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ rsble r2, sl, r0, lsr #22 │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b871c │ │ │ │ + bls 0x1b8944 │ │ │ │ ldmib r2, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1034500 │ │ │ │ subsmi r0, lr, #32, 28 @ 0x200 │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf9f0b @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xfa133 @ │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ vseleq.f32 s30, s28, s11 │ │ │ │ vmlseq.f32 s28, s12, s28 │ │ │ │ sbclt r4, r6, #221 @ 0xdd │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ - strcs pc, [pc, #-960] @ 0xf9b14 │ │ │ │ + strcs pc, [pc, #-960] @ 0xf9d3c │ │ │ │ eoreq pc, r0, r3, lsr #3 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf000fa04 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ @ instruction: 0xf003fa04 │ │ │ │ - ldrtne pc, [r8], #-579 @ 0xfffffdbd @ │ │ │ │ + ldrtcc pc, [r0], #-579 @ 0xfffffdbd @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ biceq lr, r6, r4, lsl #22 │ │ │ │ eorsls pc, r6, r4, asr r8 @ │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, fp, sp, lr} │ │ │ │ rsbsmi r6, r0, lr, lsl #16 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ stmdavs lr, {r4, r5, r6, lr}^ │ │ │ │ - b 0xfe411f3c │ │ │ │ + b 0xfe412164 │ │ │ │ @ instruction: 0xf1c30006 │ │ │ │ - b 0xfcfa4 │ │ │ │ + b 0xfd1cc │ │ │ │ eorsmi r0, r8, lr │ │ │ │ subvs r4, r8, r0, ror r0 │ │ │ │ strteq pc, [r0], -r3, lsr #3 │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf606fa00 │ │ │ │ - blx 0x90a1a4 │ │ │ │ + blx 0x90a3cc │ │ │ │ teqpmi r2, #12, 24 @ p-variant is OBSOLETE @ 0xc00 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r4, lsl #22 │ │ │ │ eorspl pc, r5, r4, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmvs r8, {r2, r6, fp, sp, lr} │ │ │ │ - b 0x1ca064 │ │ │ │ + b 0x1ca28c │ │ │ │ eormi r0, fp, lr, lsl #6 │ │ │ │ addvs r4, fp, r3, asr #32 │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2, lsr #32 │ │ │ │ strbmi r6, [r0], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ @ instruction: 0xf64bba37 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ - blmi 0x17a048 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ + blmi 0x17a270 │ │ │ │ rsbeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffa8f18b │ │ │ │ - ldrhteq r2, [r5], -r0 │ │ │ │ + @ instruction: 0xffacf18b │ │ │ │ + eorseq r2, r5, r8, lsr #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec511a0 │ │ │ │ + bl 0xfec513c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf996f7f1 │ │ │ │ - bls 0x160bb8 │ │ │ │ + bls 0x160de0 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf912b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3fa0a8 │ │ │ │ - b 0x438ff8 │ │ │ │ - b 0x93cff0 │ │ │ │ - b 0x13fa3f4 │ │ │ │ + blx 0x3fa2d0 │ │ │ │ + b 0x439220 │ │ │ │ + b 0x93d218 │ │ │ │ + b 0x13fa61c │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscne pc, ip, fp, asr #12 │ │ │ │ + rsccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000ff61 │ │ │ │ - eorseq r2, r5, r4, asr #25 │ │ │ │ + svclt 0x0000ff65 │ │ │ │ + ldrhteq r2, [r5], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51230 │ │ │ │ + bl 0xfec51458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf94ef7f1 │ │ │ │ - bls 0x160c48 │ │ │ │ + bls 0x160e70 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf812b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3fa138 │ │ │ │ - b 0x439088 │ │ │ │ - b 0x93d080 │ │ │ │ - b 0x13fa484 │ │ │ │ + blx 0x3fa360 │ │ │ │ + b 0x4392b0 │ │ │ │ + b 0x93d2a8 │ │ │ │ + b 0x13fa6ac │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscne pc, ip, fp, asr #12 │ │ │ │ + rsccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000ff19 │ │ │ │ - ldrsbteq r2, [r5], -r8 │ │ │ │ + svclt 0x0000ff1d │ │ │ │ + ldrsbteq r2, [r5], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec512c0 │ │ │ │ + bl 0xfec514e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf906f7f1 │ │ │ │ - bls 0x160cd8 │ │ │ │ + bls 0x160f00 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r9 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xfa100 │ │ │ │ + strne pc, [pc], #-964 @ 0xfa328 │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscne pc, ip, fp, asr #12 │ │ │ │ + rsccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000fed1 │ │ │ │ - eorseq r2, r5, ip, ror #25 │ │ │ │ + svclt 0x0000fed5 │ │ │ │ + eorseq r2, r5, r4, ror #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51350 │ │ │ │ + bl 0xfec51578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8bef7f1 │ │ │ │ - bls 0x160d68 │ │ │ │ + bls 0x160f90 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xfa190 │ │ │ │ + strne pc, [pc], #-964 @ 0xfa3b8 │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdblt r8, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscne pc, ip, fp, asr #12 │ │ │ │ + rsccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000fe89 │ │ │ │ - eorseq r2, r5, r0, lsl #26 │ │ │ │ + svclt 0x0000fe8d │ │ │ │ + ldrshteq r2, [r5], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec513e0 │ │ │ │ + bl 0xfec51608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ @ instruction: 0xf876f7f1 │ │ │ │ - blcs 0x520dfc │ │ │ │ + blcs 0x521024 │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf990b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xfa21c │ │ │ │ + streq pc, [pc], #964 @ 0xfa444 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x40b7fc │ │ │ │ - b 0x93d234 │ │ │ │ - b 0x13fa638 │ │ │ │ + b 0x40ba24 │ │ │ │ + b 0x93d45c │ │ │ │ + b 0x13fa860 │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r2, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscne pc, ip, fp, asr #12 │ │ │ │ + rsccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0282 │ │ │ │ - svclt 0x0000fe43 │ │ │ │ - eorseq r2, r5, r4, lsl sp │ │ │ │ + svclt 0x0000fe47 │ │ │ │ + eorseq r2, r5, ip, lsl #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5146c │ │ │ │ + bl 0xfec51694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ @ instruction: 0xf830f7f1 │ │ │ │ - blcs 0x520e88 │ │ │ │ + blcs 0x5210b0 │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf890b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xfa2a8 │ │ │ │ + streq pc, [pc], #964 @ 0xfa4d0 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x40b888 │ │ │ │ - b 0x93d2c0 │ │ │ │ - b 0x13fa6c4 │ │ │ │ + b 0x40bab0 │ │ │ │ + b 0x93d4e8 │ │ │ │ + b 0x13fa8ec │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmlt ip, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscne pc, ip, fp, asr #12 │ │ │ │ + rsccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0282 │ │ │ │ - svclt 0x0000fdfd │ │ │ │ - eorseq r2, r5, r8, lsr #26 │ │ │ │ + svclt 0x0000fe01 │ │ │ │ + eorseq r2, r5, r0, lsr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec514f8 │ │ │ │ + bl 0xfec51720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xffeaf7f0 │ │ │ │ - blcs 0x520f14 │ │ │ │ + blcs 0x52113c │ │ │ │ strtmi sp, [sl], -r2, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf9b2340c │ │ │ │ - blx 0x18be330 │ │ │ │ + blx 0x18be558 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r6, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0x40714099 │ │ │ │ - b 0x14b8d0 │ │ │ │ - b 0xfe13a77c │ │ │ │ + b 0x14baf8 │ │ │ │ + b 0xfe13a9a4 │ │ │ │ @ instruction: 0xf8cc0106 │ │ │ │ mvnle r1, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r8, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscne pc, ip, fp, asr #12 │ │ │ │ + rsccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0282 │ │ │ │ - svclt 0x0000fdb9 │ │ │ │ - eorseq r2, r5, ip, lsr sp │ │ │ │ + svclt 0x0000fdbd │ │ │ │ + eorseq r2, r5, r4, lsr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51580 │ │ │ │ + bl 0xfec517a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xffa6f7f0 │ │ │ │ - blcs 0x520f9c │ │ │ │ + blcs 0x5211c4 │ │ │ │ strtmi sp, [sl], -r1, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldmdahi r1, {r2, r3, sl, ip, sp}^ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvs 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ addsmi lr, r9, lr, lsr r0 │ │ │ │ @@ -239638,107 +239776,107 @@ │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f140f0 │ │ │ │ @ instruction: 0xf64bb805 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmla.i d17, d16, d0[7] │ │ │ │ - blmi 0x17a4ac │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ + blmi 0x17a6d4 │ │ │ │ addeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [r6, #-556]! @ 0xfffffdd4 │ │ │ │ - eorseq r2, r5, r0, asr sp │ │ │ │ + ldc2l 1, cr15, [sl, #-556]! @ 0xfffffdd4 │ │ │ │ + eorseq r2, r5, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec51604 │ │ │ │ + bl 0xfec5182c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff64f7f0 │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ stmdbls r3, {sl, fp} │ │ │ │ - bcc 0x1a1028 │ │ │ │ + bcc 0x1a1250 │ │ │ │ svceq 0x0001f010 │ │ │ │ andeq pc, r2, #-2147483648 @ 0x80000000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8b2bf1e │ │ │ │ - blx 0x14b2438 │ │ │ │ + blx 0x14b2660 │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ @ instruction: 0xf10ce01c │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00caf7f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #2 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f855 │ │ │ │ eoreq pc, lr, r1, lsr r8 @ │ │ │ │ - strne pc, [pc], #-964 @ 0xfa494 │ │ │ │ + strne pc, [pc], #-964 @ 0xfa6bc │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ andeq lr, r7, #32, 20 @ 0x20000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eorgt pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000bf93 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec516cc │ │ │ │ + bl 0xfec518f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff00f7f0 │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r6} │ │ │ │ @ instruction: 0xf1a29b01 │ │ │ │ andcc r0, lr, #512 @ 0x200 │ │ │ │ svceq 0x0001f010 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ addseq lr, r0, pc, asr #20 │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcbf1e │ │ │ │ - blx 0x14b2508 │ │ │ │ + blx 0x14b2730 │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ ldrmi lr, [r4, #3073] @ 0xc01 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04010 │ │ │ │ svclt 0x0000bf65 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x17a07c │ │ │ │ + blls 0x17a2a4 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x002c008f │ │ │ │ - blx 0x18c7984 │ │ │ │ + blx 0x18c7bac │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf8b12f04 │ │ │ │ tstcc r4, r2 │ │ │ │ adcmi r0, r5, #0, 18 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @@ -239746,71 +239884,71 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000bf2f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51794 │ │ │ │ + bl 0xfec519bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46061e94 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ mrc2 7, 4, pc, cr12, cr0, {7} │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ @ instruction: 0x1e5d9901 │ │ │ │ - blcs 0x10c75bc │ │ │ │ + blcs 0x10c77e4 │ │ │ │ @ instruction: 0xf8b4d819 │ │ │ │ - blx 0xcb25bc │ │ │ │ + blx 0xcb27e4 │ │ │ │ @ instruction: 0xf00cfc05 │ │ │ │ - blx 0xc7d5c8 │ │ │ │ - bl 0x839dd4 │ │ │ │ + blx 0xc7d7f0 │ │ │ │ + bl 0x839ffc │ │ │ │ @ instruction: 0xf0100c0e │ │ │ │ svclt 0x00180f01 │ │ │ │ andsgt pc, r2, r1, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2fa818 │ │ │ │ + bcs 0x2faa40 │ │ │ │ ldrtmi sp, [r0], -r8, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ @ instruction: 0xf04fbeff │ │ │ │ strb r0, [ip, r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcne 0x0014b082 │ │ │ │ vmax.s8 d20, d19, d0 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139fac │ │ │ │ + blls 0x13a1d4 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ strcc r1, [r4], #-3678 @ 0xfffff1a2 │ │ │ │ stmdale r0!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ - blx 0xad46c4 │ │ │ │ - blx 0xaf9644 │ │ │ │ + blx 0xad48ec │ │ │ │ + blx 0xaf986c │ │ │ │ @ instruction: 0xf00cfe03 │ │ │ │ - bl 0x7fd638 │ │ │ │ + bl 0x7fd860 │ │ │ │ sbclt r0, r7, #3584 @ 0xe00 │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s14, s29 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x206e5c │ │ │ │ + bcs 0x207084 │ │ │ │ strbmi sp, [r0], -r1, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbec1 │ │ │ │ strb r0, [r4, r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51874 │ │ │ │ + bl 0xfec51a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ mcr2 7, 1, pc, cr12, cr0, {7} @ │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ @ instruction: 0xf105014f │ │ │ │ @@ -239838,69 +239976,69 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2l 7, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf106038f │ │ │ │ svcne 0x0030020c │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ andcc r1, r4, r6, ror #28 │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - blx 0xad4730 │ │ │ │ - blx 0xaf9730 │ │ │ │ + blx 0xad4958 │ │ │ │ + blx 0xaf9958 │ │ │ │ @ instruction: 0xf00cfe04 │ │ │ │ - bl 0x7fd724 │ │ │ │ + bl 0x7fd94c │ │ │ │ sbcslt r0, pc, #3584 @ 0xe00 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ ldmdbeq fp, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8554282 │ │ │ │ - b 0xc96810 │ │ │ │ - b 0x3fdf54 │ │ │ │ - b 0x147d758 │ │ │ │ + b 0xc96a38 │ │ │ │ + b 0x3fe17c │ │ │ │ + b 0x147d980 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbe4d │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139e50 │ │ │ │ + blls 0x13a078 │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x142a500 │ │ │ │ - blx 0x147d7ac │ │ │ │ + b 0x142a728 │ │ │ │ + blx 0x147d9d4 │ │ │ │ @ instruction: 0xf1bcfe03 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - beq 0x20f68f4 │ │ │ │ - ble 0x38c200 │ │ │ │ + beq 0x20f6b1c │ │ │ │ + ble 0x38c428 │ │ │ │ svceq 0x0080f11c │ │ │ │ @ instruction: 0xf15e46e2 │ │ │ │ @ instruction: 0xf04f0e00 │ │ │ │ svclt 0x00bc0900 │ │ │ │ - beq 0xfe13690c │ │ │ │ + beq 0xfe136b34 │ │ │ │ @ instruction: 0xb10a4691 │ │ │ │ andsge pc, r0, r1, lsl #16 │ │ │ │ - b 0x12c67e0 │ │ │ │ + b 0x12c6a08 │ │ │ │ vabdl.u8 q8, d5, d9 │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r7, r8, sl} │ │ │ │ smlawtlt r7, ip, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -239915,19 +240053,19 @@ │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ stc2l 7, cr15, [r0, #-960]! @ 0xfffffc40 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14bb0b8 │ │ │ │ - blx 0xc1a3ec │ │ │ │ - blx 0x4b984c │ │ │ │ - blx 0x14b8c64 │ │ │ │ - b 0x1437050 │ │ │ │ + b 0x14bb2e0 │ │ │ │ + blx 0xc1a614 │ │ │ │ + blx 0x4b9a74 │ │ │ │ + blx 0x14b8e8c │ │ │ │ + b 0x1437278 │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svceq 0x0080f1bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -239935,15 +240073,15 @@ │ │ │ │ @ instruction: 0xf11cda0a │ │ │ │ strbtmi r0, [r2], r0, lsl #31 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], r0, lsl #21 │ │ │ │ @ instruction: 0xf885b10a │ │ │ │ - b 0x12a288c │ │ │ │ + b 0x12a2ab4 │ │ │ │ stmeq r0, {r0, r3, r9, sl} │ │ │ │ adcsmi r3, r9, #8388608 @ 0x800000 │ │ │ │ smlawtlt r6, sp, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -239951,46 +240089,46 @@ │ │ │ │ svclt 0x0000bd9f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139cf0 │ │ │ │ + blls 0x139f18 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14ee4f4 │ │ │ │ - blx 0xc1a498 │ │ │ │ - blx 0x4b98f8 │ │ │ │ - b 0x1438d10 │ │ │ │ + b 0x14ee71c │ │ │ │ + blx 0xc1a6c0 │ │ │ │ + blx 0x4b9b20 │ │ │ │ + b 0x1438f38 │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x147cd78 │ │ │ │ + blx 0x147cfa0 │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf51cda2c │ │ │ │ strbtmi r4, [r1], r0, lsl #30 │ │ │ │ - beq 0x136e80 │ │ │ │ + beq 0x1370a8 │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - blx 0x18ccd28 │ │ │ │ + blx 0x18ccf50 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x12a29b8 │ │ │ │ + b 0x12a2be0 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbaaa34 │ │ │ │ - b 0x33e170 │ │ │ │ - b 0x147d974 │ │ │ │ + b 0xbaac5c │ │ │ │ + b 0x33e398 │ │ │ │ + b 0x147db9c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r6, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @@ -240001,71 +240139,71 @@ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x179c28 │ │ │ │ + blls 0x179e50 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ - blx 0x3791f4 │ │ │ │ + blx 0x37941c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937090 │ │ │ │ + beq 0x9372b8 │ │ │ │ vpmax.s8 , , q7 │ │ │ │ - blx 0x14aa73c │ │ │ │ - b 0x14391f8 │ │ │ │ + blx 0x14aa964 │ │ │ │ + b 0x1439420 │ │ │ │ @ instruction: 0xf5bc0c0a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xb3e1dc │ │ │ │ + ble 0xb3e404 │ │ │ │ svcmi 0x0000f51c │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ vst1.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x1286e0c │ │ │ │ + b 0x1287034 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc82ad0 │ │ │ │ - b 0x3fe214 │ │ │ │ - b 0x147da18 │ │ │ │ + b 0xc82cf8 │ │ │ │ + b 0x3fe43c │ │ │ │ + b 0x147dc40 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ - beq 0x176a34 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfab54 │ │ │ │ + beq 0x176c5c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfad7c │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ @ instruction: 0xf04ffc43 │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ @ instruction: 0x46771eb3 │ │ │ │ svcgt 0x0002f833 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xc04270 │ │ │ │ + blx 0xc04498 │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r0], r0, lsl #31 │ │ │ │ ldrmi fp, [r6], -r4, lsr #30 │ │ │ │ ldmeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ @ instruction: 0xf10e801e │ │ │ │ teqmi r7, #1, 28 │ │ │ │ @@ -240087,15 +240225,15 @@ │ │ │ │ stc2 7, cr15, [sl], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf1a84631 │ │ │ │ vmull.p8 q8, d0, d2 │ │ │ │ cps #15 │ │ │ │ strcs r0, [r0], -lr, lsl #16 │ │ │ │ svcgt 0x0002f83e │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xc036e8 │ │ │ │ + blx 0xc03910 │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r7], -r0, lsl #31 │ │ │ │ ldrmi fp, [r3], -r4, lsr #30 │ │ │ │ strdlt r2, [r2, -pc] │ │ │ │ tstmi lr, #79 @ 0x4f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ strdle r4, [fp, #80]! @ 0x50 │ │ │ │ @@ -240107,33 +240245,33 @@ │ │ │ │ svclt 0x0000bc67 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ svcne 0x00164604 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ @ instruction: 0xf8564607 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0x97cf54 │ │ │ │ + blx 0x97d17c │ │ │ │ sbcslt pc, sl, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ eorgt pc, r0, r1, lsr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf64fbf24 │ │ │ │ @ instruction: 0xf0037eff │ │ │ │ @ instruction: 0xf3c30901 │ │ │ │ - b 0xbff7b4 │ │ │ │ - b 0x47db84 │ │ │ │ - b 0x13fe388 │ │ │ │ + b 0xbff9dc │ │ │ │ + b 0x47ddac │ │ │ │ + b 0x13fe5b0 │ │ │ │ @ instruction: 0xf8210c0e │ │ │ │ andcc ip, r1, r0, lsr #32 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ bicsle r2, ip, r4, lsl #16 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -240142,34 +240280,34 @@ │ │ │ │ stclt 7, cr15, [r0], #-960 @ 0xfffffc40 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe3b8b8e │ │ │ │ + blx 0xfe3b8db6 │ │ │ │ svcne 0x003b4631 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ svccs 0x0004f853 │ │ │ │ @ instruction: 0xf04f3104 │ │ │ │ - blx 0x97cfe4 │ │ │ │ + blx 0x97d20c │ │ │ │ sbclt pc, r2, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0901 │ │ │ │ - b 0x129a800 │ │ │ │ - b 0xbfc42c │ │ │ │ - b 0x47dc14 │ │ │ │ - b 0x13fe418 │ │ │ │ + b 0x129aa28 │ │ │ │ + b 0xbfc654 │ │ │ │ + b 0x47de3c │ │ │ │ + b 0x13fe640 │ │ │ │ stmdbeq r0, {r1, r2, r3, sl, fp} │ │ │ │ @ instruction: 0xf82142bb │ │ │ │ bicsle ip, sp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -240178,65 +240316,65 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139970 │ │ │ │ + blls 0x139b98 │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x142a9e0 │ │ │ │ - blx 0x147dc8c │ │ │ │ + b 0x142ac08 │ │ │ │ + blx 0x147deb4 │ │ │ │ @ instruction: 0xf5bcfe03 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfadd4 │ │ │ │ - ble 0x24c6e0 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfaffc │ │ │ │ + ble 0x24c908 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00bc45ce │ │ │ │ ldrmi r4, [r1], ip, asr #13 │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ andcc ip, r1, r0, lsl r0 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfb07d │ │ │ │ + streq pc, [pc, #965] @ 0xfb2a5 │ │ │ │ bicsle r2, r1, r8, lsl #16 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe3b8c94 │ │ │ │ + bllt 0xfe3b8ebc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ - blx 0xffeb8cb4 │ │ │ │ + blx 0xffeb8edc │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14bb58c │ │ │ │ - blx 0xc1a8c0 │ │ │ │ - blx 0x4b9d20 │ │ │ │ - blx 0x14b9138 │ │ │ │ - b 0x1437524 │ │ │ │ + b 0x14bb7b4 │ │ │ │ + blx 0xc1aae8 │ │ │ │ + blx 0x4b9f48 │ │ │ │ + blx 0x14b9360 │ │ │ │ + b 0x143774c │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svcvc 0x0080f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -240250,169 +240388,169 @@ │ │ │ │ strcc r0, [r2, #-2176] @ 0xfffff780 │ │ │ │ ldrhle r4, [r2, #41] @ 0x29 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfb8d34 │ │ │ │ + bllt 0xfb8f5c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139828 │ │ │ │ + blls 0x139a50 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14ee9bc │ │ │ │ - blx 0xc1a960 │ │ │ │ - blx 0x4b9dc0 │ │ │ │ - b 0x14391d8 │ │ │ │ + b 0x14eebe4 │ │ │ │ + blx 0xc1ab88 │ │ │ │ + blx 0x4b9fe8 │ │ │ │ + b 0x1439400 │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x147d240 │ │ │ │ + blx 0x147d468 │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf1bada2a │ │ │ │ svclt 0x00ab0f00 │ │ │ │ @ instruction: 0xf00046e1 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ - blx 0x18bd1ec │ │ │ │ + blx 0x18bd414 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x12a2e7c │ │ │ │ + b 0x12a30a4 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbaaef8 │ │ │ │ - b 0x33e634 │ │ │ │ - b 0x147de38 │ │ │ │ + b 0xbab120 │ │ │ │ + b 0x33e85c │ │ │ │ + b 0x147e060 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r8, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff8b8dec │ │ │ │ + blt 0xff8b9014 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x179764 │ │ │ │ + blls 0x17998c │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ vpmax.s8 d15, d9, d14 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ - blx 0x1f97c4 │ │ │ │ - blx 0x14aac00 │ │ │ │ - b 0x143769c │ │ │ │ + blx 0x1f99ec │ │ │ │ + blx 0x14aae28 │ │ │ │ + b 0x14378c4 │ │ │ │ @ instruction: 0xf5bc0c02 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - ble 0xabb6a0 │ │ │ │ + ble 0xabb8c8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ sbclt r0, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x12872cc │ │ │ │ + b 0x12874f4 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc82f90 │ │ │ │ - b 0x3fe6d4 │ │ │ │ - b 0x147ded8 │ │ │ │ + b 0xc831b8 │ │ │ │ + b 0x3fe8fc │ │ │ │ + b 0x147e100 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, fp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x2038eb0 │ │ │ │ - beq 0x176ef4 │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xfb034 │ │ │ │ + blt 0x20390d8 │ │ │ │ + beq 0x17711c │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xfb25c │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1396a8 │ │ │ │ + blls 0x1398d0 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r7, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x8000f9b6 │ │ │ │ stmdbeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x9375f8 │ │ │ │ + beq 0x937820 │ │ │ │ vfmsvc.f32 s29, s16, s30 │ │ │ │ stc2 10, cr15, [r0], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x14aacb4 │ │ │ │ - blx 0x4b9780 │ │ │ │ + blx 0x14aaedc │ │ │ │ + blx 0x4b99a8 │ │ │ │ svclt 0x0058f909 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x14aace0 │ │ │ │ - b 0x1339398 │ │ │ │ - blx 0x147cf9c │ │ │ │ - bl 0x83a788 │ │ │ │ + blx 0x14aaf08 │ │ │ │ + b 0x13395c0 │ │ │ │ + blx 0x147d1c4 │ │ │ │ + bl 0x83a9b0 │ │ │ │ @ instruction: 0xf14e0c08 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xfae58 │ │ │ │ - ble 0x34cb58 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xfb080 │ │ │ │ + ble 0x34cd80 │ │ │ │ svceq 0x0080f11c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005da1e │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #25 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfb385 │ │ │ │ + streq pc, [pc, #965] @ 0xfb5ad │ │ │ │ lslsle r2, r8, #20 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x2b8f9c │ │ │ │ + blt 0x2b91c4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ svclt 0x0000e7e0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -240420,29 +240558,29 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf96af7f0 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c7024 │ │ │ │ + blcs 0x10c724c │ │ │ │ @ instruction: 0xf9b0d856 │ │ │ │ @ instruction: 0xf1c28000 │ │ │ │ @ instruction: 0xf1b20920 │ │ │ │ - b 0x14bd8ac │ │ │ │ - blx 0xb1abd0 │ │ │ │ - blx 0xb3a03c │ │ │ │ - blx 0x4b9044 │ │ │ │ - b 0x1439460 │ │ │ │ + b 0x14bdad4 │ │ │ │ + blx 0xb1adf8 │ │ │ │ + blx 0xb3a264 │ │ │ │ + blx 0x4b926c │ │ │ │ + b 0x1439688 │ │ │ │ @ instruction: 0xf1c30c09 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x3b9980 │ │ │ │ + blx 0x3b9ba8 │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ - b 0x142adb0 │ │ │ │ - b 0x12fe07c │ │ │ │ + b 0x142afd8 │ │ │ │ + b 0x12fe2a4 │ │ │ │ @ instruction: 0xf1b30809 │ │ │ │ @ instruction: 0xf00c0920 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ @@ -240450,15 +240588,15 @@ │ │ │ │ svceq 0x0080f1bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ uxtahmi r0, r0, pc, ror #24 @ │ │ │ │ @ instruction: 0xf11cda09 │ │ │ │ @ instruction: 0xf15e0f80 │ │ │ │ - ble 0x83e894 │ │ │ │ + ble 0x83eabc │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -240475,124 +240613,124 @@ │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0016b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vmvn.i16 d17, #8 @ 0x0008 │ │ │ │ + vmvn.i16 d19, #0 @ 0x0000 │ │ │ │ stmib sp, {r0, r2, r4, r5, fp}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1394c0 │ │ │ │ + blls 0x1396e8 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ mrcne 6, 2, r4, cr13, cr7, {0} │ │ │ │ - blcs 0x10c8920 │ │ │ │ + blcs 0x10c8b48 │ │ │ │ @ instruction: 0xf8d6d859 │ │ │ │ @ instruction: 0xf1c59000 │ │ │ │ - b 0x14bd99c │ │ │ │ - blx 0xb5acc4 │ │ │ │ - blx 0xb7a138 │ │ │ │ - blx 0x4b9534 │ │ │ │ - b 0x1439954 │ │ │ │ + b 0x14bdbc4 │ │ │ │ + blx 0xb5aeec │ │ │ │ + blx 0xb7a360 │ │ │ │ + blx 0x4b975c │ │ │ │ + b 0x1439b7c │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b9a70 │ │ │ │ + blx 0x3b9c98 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x93784c │ │ │ │ + beq 0x937a74 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x3b9980 │ │ │ │ + blx 0x3b9ba8 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x93781c │ │ │ │ - blx 0x14aaec4 │ │ │ │ - b 0x1379980 │ │ │ │ - blx 0x147d584 │ │ │ │ - bl 0x83a96c │ │ │ │ + beq 0x937a44 │ │ │ │ + blx 0x14ab0ec │ │ │ │ + b 0x1379ba8 │ │ │ │ + blx 0x147d7ac │ │ │ │ + bl 0x83ab94 │ │ │ │ @ instruction: 0xf14e0c09 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - ble 0xcbd570 │ │ │ │ + ble 0xcbd798 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0e01 │ │ │ │ - ble 0x98e184 │ │ │ │ + ble 0x98e3ac │ │ │ │ streq lr, [lr, -r7, asr #20] │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, lr, r8, asr r8 @ │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ vmlaeq.f32 s28, s18, s29 │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x2079b0 │ │ │ │ + bcs 0x207bd8 │ │ │ │ @ instruction: 0xb127d1ae │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fb911 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [r9, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfb2f4 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfb51c │ │ │ │ svclt 0x0000e7d4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x1793c0 │ │ │ │ + blls 0x1795e8 │ │ │ │ svcne 0x003a4629 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ andcc r1, r4, #1488 @ 0x5d0 │ │ │ │ ldmdale r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ - beq 0x937934 │ │ │ │ + beq 0x937b5c │ │ │ │ vfmsvc.f32 s29, s18, s30 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf903fa29 │ │ │ │ - blx 0x3b9a68 │ │ │ │ + blx 0x3b9c90 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x93790c │ │ │ │ - blx 0x14aafac │ │ │ │ - b 0x1439a68 │ │ │ │ + beq 0x937b34 │ │ │ │ + blx 0x14ab1d4 │ │ │ │ + b 0x1439c90 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x47e250 │ │ │ │ - b 0x1379a78 │ │ │ │ + blx 0x47e478 │ │ │ │ + b 0x1379ca0 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b9b94 │ │ │ │ + blx 0x3b9dbc │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2f │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r2, lsr #20 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - b 0x14cbcf4 │ │ │ │ + b 0x14cbf1c │ │ │ │ @ instruction: 0xf8581010 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x4362ac │ │ │ │ - b 0xc7e2cc │ │ │ │ - b 0x147ead0 │ │ │ │ + b 0x4364d4 │ │ │ │ + b 0xc7e4f4 │ │ │ │ + b 0x147ecf8 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1aecc02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -240609,26 +240747,26 @@ │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ andcs pc, r0, #956 @ 0x3bc │ │ │ │ @ instruction: 0x1eb39901 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ - ldccs 3, cr3, [pc, #-8]! @ 0xfb308 │ │ │ │ + ldccs 3, cr3, [pc, #-8]! @ 0xfb530 │ │ │ │ @ instruction: 0xf8b3d832 │ │ │ │ - blx 0xcb3318 │ │ │ │ + blx 0xcb3540 │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xc7e324 │ │ │ │ - bl 0x83ab38 │ │ │ │ - bl 0x12be360 │ │ │ │ + blx 0xc7e54c │ │ │ │ + bl 0x83ad60 │ │ │ │ + bl 0x12be588 │ │ │ │ @ instruction: 0xf5bc0e07 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00220e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfb478 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfb6a0 │ │ │ │ andle r4, r3, #252706816 @ 0xf100000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @@ -240683,43 +240821,43 @@ │ │ │ │ strb r0, [r2, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ @ instruction: 0xf04fff4f │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ uhasxmi r1, r3, r2 │ │ │ │ @ instruction: 0xf1054676 │ │ │ │ andcc r3, r4, #16711680 @ 0xff0000 │ │ │ │ ldmdale fp!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x2b6188 │ │ │ │ + beq 0x2b63b0 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x137a60 │ │ │ │ + beq 0x137c88 │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18be48c │ │ │ │ - b 0x11f9e90 │ │ │ │ + blx 0x18be6b4 │ │ │ │ + b 0x11fa0b8 │ │ │ │ @ instruction: 0xf831030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xc23588 │ │ │ │ - b 0x33e4cc │ │ │ │ - b 0x13fd8d0 │ │ │ │ + b 0xc237b0 │ │ │ │ + b 0x33e6f4 │ │ │ │ + b 0x13fdaf8 │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b123 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -240733,35 +240871,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ cdp2 7, 15, cr15, cr6, cr15, {7} │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [sl], -ip, lsl #12 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x1b6238 │ │ │ │ + beq 0x1b6460 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x137b20 │ │ │ │ + beq 0x137d48 │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18be54c │ │ │ │ - b 0x11f9f50 │ │ │ │ + blx 0x18be774 │ │ │ │ + b 0x11fa178 │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ ldrbmi r0, [r6, #-2304]! @ 0xfffff700 │ │ │ │ eorsge pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0aea2c │ │ │ │ stmdbeq sl, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @@ -240777,55 +240915,55 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x13b014 │ │ │ │ + blls 0x13b23c │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r5, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xe000f9b6 │ │ │ │ stmdaeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x937c8c │ │ │ │ + beq 0x937eb4 │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r0], {46} @ 0x2e @ │ │ │ │ vseleq.f32 s30, s6, s29 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x136b348 │ │ │ │ - blx 0x379e14 │ │ │ │ + blx 0x136b570 │ │ │ │ + blx 0x37a03c │ │ │ │ svclt 0x0058f808 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ stmdaeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x136b374 │ │ │ │ - b 0x14b9628 │ │ │ │ - blx 0x133ee2c │ │ │ │ - bl 0x83961c │ │ │ │ + blx 0x136b59c │ │ │ │ + b 0x14b9850 │ │ │ │ + blx 0x133f054 │ │ │ │ + bl 0x839844 │ │ │ │ @ instruction: 0xf1480c0e │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfb764 │ │ │ │ - ble 0x2cd1ec │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfb98c │ │ │ │ + ble 0x2cd414 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf005da1e │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #24 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfba15 │ │ │ │ + streq pc, [pc, #965] @ 0xfbc3d │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 7, 11, cr15, cr14, cr15, {7} │ │ │ │ @@ -240840,44 +240978,44 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ cdp2 7, 2, cr15, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c76b4 │ │ │ │ + blcs 0x10c78dc │ │ │ │ @ instruction: 0xf9b0d854 │ │ │ │ @ instruction: 0xf1c2e000 │ │ │ │ @ instruction: 0xf1b20820 │ │ │ │ - b 0x14bdf3c │ │ │ │ - blx 0xc99e78 │ │ │ │ - blx 0xcba6cc │ │ │ │ - blx 0x37aed4 │ │ │ │ - b 0x14396ec │ │ │ │ + b 0x14be164 │ │ │ │ + blx 0xc9a0a0 │ │ │ │ + blx 0xcba8f4 │ │ │ │ + blx 0x37b0fc │ │ │ │ + b 0x1439914 │ │ │ │ @ instruction: 0xf1c30c08 │ │ │ │ svclt 0x00580820 │ │ │ │ - blx 0x3b9ffc │ │ │ │ + blx 0x3ba224 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ - b 0x142b440 │ │ │ │ - b 0x147e70c │ │ │ │ + b 0x142b668 │ │ │ │ + b 0x147e934 │ │ │ │ @ instruction: 0xf1b30e08 │ │ │ │ @ instruction: 0xf00c0820 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf808fa49 │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf803fa49 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr8, {2} │ │ │ │ svcvc 0x0080f5bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ @ instruction: 0x46f00cff │ │ │ │ @ instruction: 0xf1beda07 │ │ │ │ - ble 0x83f320 │ │ │ │ + ble 0x83f548 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -240894,57 +241032,57 @@ │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x13ae34 │ │ │ │ + blls 0x13b05c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ strcc r1, [r4, #-3674] @ 0xfffff1a6 │ │ │ │ ldmdale r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - beq 0x937eb0 │ │ │ │ + beq 0x9380d8 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3b9fdc │ │ │ │ + blx 0x3ba204 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937e88 │ │ │ │ - blx 0x136b534 │ │ │ │ - b 0x1439ff0 │ │ │ │ + beq 0x9380b0 │ │ │ │ + blx 0x136b75c │ │ │ │ + b 0x143a218 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x33e7d8 │ │ │ │ - b 0x133a000 │ │ │ │ + blx 0x33ea00 │ │ │ │ + b 0x133a228 │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3ba108 │ │ │ │ + blx 0x3ba330 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2f │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x12b20a0 │ │ │ │ - blx 0x18bd034 │ │ │ │ + b 0x12b22c8 │ │ │ │ + blx 0x18bd25c │ │ │ │ vmlal.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x41b8dc │ │ │ │ - b 0xafe84c │ │ │ │ - b 0x12fd850 │ │ │ │ + b 0x41bb04 │ │ │ │ + b 0xafea74 │ │ │ │ + b 0x12fda78 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ @ instruction: 0xd1ae0f04 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -240958,98 +241096,98 @@ │ │ │ │ @ instruction: 0xe7d27cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x17ad34 │ │ │ │ + blls 0x17af5c │ │ │ │ @ instruction: 0xf1a64629 │ │ │ │ vmull.p8 q8, d0, d4 │ │ │ │ strcc r0, [ip], -pc, lsl #1 │ │ │ │ cdpne 5, 5, cr2, cr10, cr0, {0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r7, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -lr │ │ │ │ - beq 0x937fb8 │ │ │ │ + beq 0x9381e0 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3ba0e4 │ │ │ │ + blx 0x3ba30c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937f90 │ │ │ │ - blx 0x136b63c │ │ │ │ - b 0x143a0f8 │ │ │ │ + beq 0x9381b8 │ │ │ │ + blx 0x136b864 │ │ │ │ + b 0x143a320 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x33e8e0 │ │ │ │ - b 0x133a108 │ │ │ │ + blx 0x33eb08 │ │ │ │ + b 0x133a330 │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3ba210 │ │ │ │ + blx 0x3ba438 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2d │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r2, lsr #20 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ - b 0x14ccefc │ │ │ │ + b 0x14cd124 │ │ │ │ @ instruction: 0xf8571010 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x41e938 │ │ │ │ - b 0xafe958 │ │ │ │ - b 0x12fd95c │ │ │ │ + b 0x41eb60 │ │ │ │ + b 0xafeb80 │ │ │ │ + b 0x12fdb84 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [r8, #-956] @ 0xfffffc44 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000e7d9 │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ @ instruction: 0xe7d47cff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec52b74 │ │ │ │ + bl 0xfec52d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x13ac3c │ │ │ │ + bls 0x13ae64 │ │ │ │ stmdbls r1, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0103a02 │ │ │ │ @ instruction: 0xf1020f01 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ svclt 0x001c008f │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ andsgt pc, r3, r1, lsl #16 │ │ │ │ - blcs 0x3085ac │ │ │ │ + blcs 0x3087d4 │ │ │ │ @ instruction: 0x4620d1f1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef4010 │ │ │ │ svclt 0x0000bd19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec52bc0 │ │ │ │ + bl 0xfec52de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ stmdbls r1, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ eorcc pc, ip, r1, lsr r8 @ │ │ │ │ svcpl 0x0004f854 │ │ │ │ @@ -241061,39 +241199,39 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef40f0 │ │ │ │ svclt 0x0000bce9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec52c20 │ │ │ │ + bl 0xfec52e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x13ab90 │ │ │ │ + bls 0x13adb8 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x1e939901 │ │ │ │ @ instruction: 0xf010320e │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ - b 0x14bc650 │ │ │ │ + b 0x14bc878 │ │ │ │ setend le │ │ │ │ svclt 0x001c0102 │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f04293 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 7, cr15, [r0], {239} @ 0xef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec52c70 │ │ │ │ + bl 0xfec52e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stc2 7, cr15, [ip], #-956 @ 0xfffffc44 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r4, [ip], #-1577 @ 0xfffff9d7 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf85e884b │ │ │ │ @@ -241112,15 +241250,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4604 │ │ │ │ @ instruction: 0xf04ffc01 │ │ │ │ cdpne 12, 11, cr0, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf9314667 │ │ │ │ - blcs 0xfe10b6f4 │ │ │ │ + blcs 0xfe10b91c │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4616087f │ │ │ │ ldrmi sp, [r8], r9, lsl #20 │ │ │ │ @ instruction: 0xf15e3380 │ │ │ │ @@ -241141,25 +241279,25 @@ │ │ │ │ svclt 0x0000bc53 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ strcs r4, [r0], -r4, lsl #12 │ │ │ │ - blx 0xff139b1e │ │ │ │ + blx 0xff139d46 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ @ instruction: 0xf1084629 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ @ instruction: 0xf93e004f │ │ │ │ - blcs 0xfe10b77c │ │ │ │ + blcs 0xfe10b9a4 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ andeq pc, r0, #124, 2 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrbcs fp, [pc, -r4, lsr #31]! │ │ │ │ - ble 0x30d3dc │ │ │ │ + ble 0x30d604 │ │ │ │ orrcc r4, r0, #32505856 @ 0x1f00000 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2780bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e704f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ @@ -241172,17 +241310,17 @@ │ │ │ │ svclt 0x0000bc15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ - blx 0x20b9ba2 │ │ │ │ + blx 0x20b9dca │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ @ instruction: 0xf513da2d │ │ │ │ @@ -241213,24 +241351,24 @@ │ │ │ │ @ instruction: 0xe7d87cff │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032fb2d │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14cf89c │ │ │ │ + b 0x14cfac4 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ - ble 0xb3eca4 │ │ │ │ + ble 0xb3eecc │ │ │ │ svcmi 0x0000f513 │ │ │ │ @ instruction: 0xf15e469c │ │ │ │ svclt 0x00ae0e00 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @@ -241243,24 +241381,24 @@ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r2], {33} @ 0x21 │ │ │ │ ldrdlt sp, [r5, -r7]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1f39cb4 │ │ │ │ + bllt 0x1f39edc │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfbe1c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfc044 │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec52f0c │ │ │ │ + bl 0xfec53134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blx 0xff9b9cd8 │ │ │ │ + blx 0xff9b9f00 │ │ │ │ @ instruction: 0xf1a62300 │ │ │ │ ldrmi r0, [lr], -r2, lsl #28 │ │ │ │ svcgt 0x0002f83e │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf1bc2100 │ │ │ │ uqsub8mi r0, r7, pc @ │ │ │ │ ldrmi fp, [r1], -r4, lsl #31 │ │ │ │ @@ -241272,19 +241410,19 @@ │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef40f8 │ │ │ │ svclt 0x0000bb43 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec52f6c │ │ │ │ + bl 0xfec53194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - blx 0xfedb9d38 │ │ │ │ + blx 0xfedb9f60 │ │ │ │ @ instruction: 0x46291ebb │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ strcs r0, [r0, #-79] @ 0xffffffb1 │ │ │ │ svcgt 0x0002f833 │ │ │ │ andeq pc, r1, #0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svceq 0x00fff1bc │ │ │ │ @@ -241302,89 +241440,89 @@ │ │ │ │ svclt 0x0000bb11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ - blx 0x1fb9da8 │ │ │ │ + blx 0x1fb9fd0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ @ instruction: 0xf855b2c2 │ │ │ │ @ instruction: 0xf8313f04 │ │ │ │ @ instruction: 0xf04fc02e │ │ │ │ @ instruction: 0xf5b30800 │ │ │ │ @ instruction: 0xf8573f80 │ │ │ │ svclt 0x00242032 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - b 0x140be6c │ │ │ │ + b 0x140c094 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, pc, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff4b9e08 │ │ │ │ + blt 0xff4ba030 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032fa39 │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blx 0x18c527c │ │ │ │ + blx 0x18c54a4 │ │ │ │ @ instruction: 0xf852fe80 │ │ │ │ @ instruction: 0xf8b13f04 │ │ │ │ tstcc r4, r2 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0x1258e9c │ │ │ │ - b 0xbfd2c4 │ │ │ │ - b 0x1beee0 │ │ │ │ - b 0x13fcae4 │ │ │ │ + b 0x12590c4 │ │ │ │ + b 0xbfd4ec │ │ │ │ + b 0x1bf108 │ │ │ │ + b 0x13fcd0c │ │ │ │ stmdbeq r0, {r0, r1, r8, r9} │ │ │ │ @ instruction: 0xf82142b2 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000ba8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec530d8 │ │ │ │ + bl 0xfec53300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf9fcf7ef │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46671eb1 │ │ │ │ svccc 0x0002f931 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x20d764 │ │ │ │ + ble 0x20d98c │ │ │ │ ldrmi r2, [r6, #1536]! @ 0x600 │ │ │ │ @ instruction: 0x4633bfbc │ │ │ │ tstlt sl, r6, lsl r6 │ │ │ │ andscc pc, ip, r5, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ vbic.i32 d20, #34560 @ 0x00008700 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ @@ -241392,25 +241530,25 @@ │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef40f8 │ │ │ │ svclt 0x0000ba53 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5314c │ │ │ │ + bl 0xfec53374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7f9c1 │ │ │ │ strtmi r0, [r9], -r2, lsl #24 │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ @ instruction: 0xf93c004f │ │ │ │ @ instruction: 0xf5b33f02 │ │ │ │ - b 0x14dbd74 │ │ │ │ + b 0x14dbf9c │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ @ instruction: 0xf0000200 │ │ │ │ svclt 0x00a40201 │ │ │ │ @ instruction: 0x461523ff │ │ │ │ strcs sp, [r0, #-2564] @ 0xfffff5fc │ │ │ │ svclt 0x00bc45ae │ │ │ │ ldrmi r4, [r5], -fp, lsr #12 │ │ │ │ @@ -241418,39 +241556,39 @@ │ │ │ │ stmeq r0, {r1, r2, r3, r5, r8, r9, lr} │ │ │ │ ldrmi r3, [ip, #258]! @ 0x102 │ │ │ │ @ instruction: 0xb126d1e5 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x7b9f70 │ │ │ │ + blt 0x7ba198 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ @ instruction: 0xf984f7ef │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ - bcs 0x132890 │ │ │ │ + bcs 0x132ab8 │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12ac0c0 │ │ │ │ + b 0x12ac2e8 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xc040dc │ │ │ │ + b 0xc04304 │ │ │ │ andsmi r0, r3, r2, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ ldrdlt sp, [r6, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @@ -241463,36 +241601,36 @@ │ │ │ │ @ instruction: 0xe7d973ff │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032f939 │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14cbe84 │ │ │ │ + b 0x14cc0ac │ │ │ │ @ instruction: 0xf17c7ce3 │ │ │ │ - ble 0xa7f88c │ │ │ │ + ble 0xa7fab4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ - b 0x12484b8 │ │ │ │ + b 0x12486e0 │ │ │ │ stmdbeq r0, {r3, r8, sl} │ │ │ │ @ instruction: 0xf85742b2 │ │ │ │ - b 0xc341ac │ │ │ │ - b 0x1bf0f0 │ │ │ │ - b 0x13fccf4 │ │ │ │ + b 0xc343d4 │ │ │ │ + b 0x1bf318 │ │ │ │ + b 0x13fcf1c │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, sl, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @@ -241502,29 +241640,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r2], r2, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x17a4c0 │ │ │ │ + blls 0x17a6e8 │ │ │ │ vpadd.i8 , , │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ svcne 0x003a0535 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ svceq 0x0001f010 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ movweq lr, #27271 @ 0x6a87 │ │ │ │ svclt 0x0018b2c6 │ │ │ │ vmvn.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsne pc, r6, r5, asr r8 @ │ │ │ │ - b 0x1cd9d0 │ │ │ │ - b 0xfe1bcd40 │ │ │ │ + b 0x1cdbf8 │ │ │ │ + b 0xfe1bcf68 │ │ │ │ andsvs r0, r3, r7, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r8, ror #3 │ │ │ │ @ instruction: 0xf950f7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -241532,32 +241670,32 @@ │ │ │ │ @ instruction: 0xf04f87f0 │ │ │ │ @ instruction: 0x463431ff │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ strbeq pc, [r0], -r3, asr #3 @ │ │ │ │ stceq 1, cr15, [r4], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf606fa21 │ │ │ │ @ instruction: 0xf1c34316 │ │ │ │ @ instruction: 0xf1c30220 │ │ │ │ - blx 0x93de10 │ │ │ │ + blx 0x93e038 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ svcne 0x0004f85c │ │ │ │ @ instruction: 0xf010b2c2 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - blx 0x15c270 │ │ │ │ - b 0x2ba5b8 │ │ │ │ - b 0x117c9c0 │ │ │ │ - b 0xfe17c9d8 │ │ │ │ - b 0x17c9bc │ │ │ │ - b 0xfe17c9dc │ │ │ │ - blx 0x93c9c4 │ │ │ │ + blx 0x15c498 │ │ │ │ + b 0x2ba7e0 │ │ │ │ + b 0x117cbe8 │ │ │ │ + b 0xfe17cc00 │ │ │ │ + b 0x17cbe4 │ │ │ │ + b 0xfe17cc04 │ │ │ │ + blx 0x93cbec │ │ │ │ svclt 0x0018f107 │ │ │ │ @ instruction: 0xf8cc460c │ │ │ │ ldrbmi r2, [r4, #0]! │ │ │ │ ldrbmi sp, [r0], -r2, ror #3 │ │ │ │ @ instruction: 0xf90af7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -241565,48 +241703,48 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x68da04 │ │ │ │ - blle 0x746204 │ │ │ │ + blle 0x68dc2c │ │ │ │ + blle 0x74642c │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x1bf298 │ │ │ │ - blx 0x1b861c │ │ │ │ - blx 0x9bba58 │ │ │ │ - b 0x117b254 │ │ │ │ - blx 0x17c660 │ │ │ │ - b 0x117822c │ │ │ │ + blx 0x1bf4c0 │ │ │ │ + blx 0x1b8844 │ │ │ │ + blx 0x9bbc80 │ │ │ │ + b 0x117b47c │ │ │ │ + blx 0x17c888 │ │ │ │ + b 0x1178454 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11ebfc4 │ │ │ │ + blx 0x11ec1ec │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x14bff6c │ │ │ │ + b 0x14c0194 │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x77f278 │ │ │ │ - blle 0x8c667c │ │ │ │ + blle 0x77f4a0 │ │ │ │ + blle 0x8c68a4 │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - ble 0x5fc684 │ │ │ │ + ble 0x5fc8ac │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ @@ -241617,65 +241755,65 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x9ccef0 │ │ │ │ + blx 0x9cd118 │ │ │ │ @ instruction: 0xf1acf10c │ │ │ │ - blx 0x9bf358 │ │ │ │ - b 0x113b30c │ │ │ │ + blx 0x9bf580 │ │ │ │ + b 0x113b534 │ │ │ │ andcs r0, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf11cc010 │ │ │ │ - b 0x14bfff0 │ │ │ │ + b 0x14c0218 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x461117da │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x67ff08 │ │ │ │ + blle 0x680130 │ │ │ │ svceq 0x0040f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {3} @ │ │ │ │ tstmi sl, #41984 @ 0xa400 │ │ │ │ @ instruction: 0xf06fd04f │ │ │ │ - b 0x1ccc71c │ │ │ │ - b 0xfe158eac │ │ │ │ + b 0x1ccc944 │ │ │ │ + b 0xfe1590d4 │ │ │ │ @ instruction: 0xf04f71e3 │ │ │ │ @ instruction: 0xf8c00c01 │ │ │ │ ldrmi ip, [r0], -r0, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ cpsid │ │ │ │ @ instruction: 0xf1b00c20 │ │ │ │ - blx 0x97c7c4 │ │ │ │ - blx 0x1f8b48 │ │ │ │ - b 0x11bb37c │ │ │ │ + blx 0x97c9ec │ │ │ │ + blx 0x1f8d70 │ │ │ │ + b 0x11bb5a4 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11ccf80 │ │ │ │ + blx 0x11cd1a8 │ │ │ │ ldrmi pc, [r0], -r0, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0120 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x17d7f4 │ │ │ │ - blx 0x1f937c │ │ │ │ - blx 0x9b87ac │ │ │ │ + blx 0x17da1c │ │ │ │ + blx 0x1f95a4 │ │ │ │ + blx 0x9b89d4 │ │ │ │ msrmi CPSR_c, #14, 28 @ 0xe0 │ │ │ │ vst1.8 {d15-d16}, [ip], r2 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0xa0dc24 │ │ │ │ + blx 0xa0de4c │ │ │ │ @ instruction: 0xf1bcfe0c │ │ │ │ - blx 0x13d414 │ │ │ │ - b 0x14b97ac │ │ │ │ + blx 0x13d63c │ │ │ │ + b 0x14b99d4 │ │ │ │ svclt 0x005c0e05 │ │ │ │ vst1.16 {d15-d16}, [r4], r1 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084572 │ │ │ │ lsrsle r4, r2, r6 │ │ │ │ @@ -241685,46 +241823,46 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xc7c7e0 │ │ │ │ + blle 0xc7ca08 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r0, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x97f48c │ │ │ │ - blx 0x9f8448 │ │ │ │ + blx 0x97f6b4 │ │ │ │ + blx 0x9f8670 │ │ │ │ @ instruction: 0xf1aef10e │ │ │ │ - blx 0x1bfc98 │ │ │ │ - b 0x113b44c │ │ │ │ - blx 0x9bc450 │ │ │ │ - b 0x113bc5c │ │ │ │ + blx 0x1bfec0 │ │ │ │ + b 0x113b674 │ │ │ │ + blx 0x9bc678 │ │ │ │ + b 0x113be84 │ │ │ │ andcs r0, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x1bc4c8 │ │ │ │ + blx 0x1bc6f0 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x17d4d0 │ │ │ │ + blx 0x17d6f8 │ │ │ │ @ instruction: 0xf1acfe0e │ │ │ │ - blx 0x97d8d8 │ │ │ │ - b 0x117845c │ │ │ │ + blx 0x97db00 │ │ │ │ + b 0x1178684 │ │ │ │ movwmi r0, #4366 @ 0x110e │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ vseleq.f32 s30, s24, s1 │ │ │ │ @ instruction: 0xf505fa21 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ @@ -241733,60 +241871,60 @@ │ │ │ │ @ instruction: 0xd1b34572 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x6c019c │ │ │ │ + blle 0x6c03c4 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1b │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3520 @ 0xdc0 │ │ │ │ @ instruction: 0xf04fd00e │ │ │ │ @ instruction: 0xf8c40c01 │ │ │ │ @ instruction: 0xf06fc220 │ │ │ │ - b 0x1ccc8c0 │ │ │ │ - b 0xfe158850 │ │ │ │ + b 0x1cccae8 │ │ │ │ + b 0xfe158a78 │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf10cbd30 │ │ │ │ @ instruction: 0xf1cc31ff │ │ │ │ @ instruction: 0xf1b10c21 │ │ │ │ - blx 0x97c56c │ │ │ │ - blx 0x1f8cf4 │ │ │ │ - b 0x11bb524 │ │ │ │ + blx 0x97c794 │ │ │ │ + blx 0x1f8f1c │ │ │ │ + b 0x11bb74c │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf000fa43 │ │ │ │ - blx 0x11cd108 │ │ │ │ + blx 0x11cd330 │ │ │ │ ldmdaeq r0, {r0, r8, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r1, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1aebd30 │ │ │ │ @ instruction: 0xf1ce0c20 │ │ │ │ - blx 0x1bc5a8 │ │ │ │ - blx 0x1b8964 │ │ │ │ - blx 0x9bb560 │ │ │ │ - b 0x1178534 │ │ │ │ + blx 0x1bc7d0 │ │ │ │ + blx 0x1b8b8c │ │ │ │ + blx 0x9bb788 │ │ │ │ + b 0x117875c │ │ │ │ movwmi r0, #4364 @ 0x110c │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ - blx 0x14dd58 │ │ │ │ - blx 0x93b578 │ │ │ │ - b 0x1138584 │ │ │ │ + blx 0x14df80 │ │ │ │ + blx 0x93b7a0 │ │ │ │ + b 0x11387ac │ │ │ │ @ instruction: 0xf1be000c │ │ │ │ - blx 0x113f5d4 │ │ │ │ + blx 0x113f7fc │ │ │ │ svclt 0x005cfe0e │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ svclt 0x00084573 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a24628 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -241796,35 +241934,35 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xebc99c │ │ │ │ + blle 0xebcbc4 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r0, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cebb80 │ │ │ │ + b 0x1cebda8 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x97fe4c │ │ │ │ - blx 0x1f8600 │ │ │ │ - blx 0x9f89d8 │ │ │ │ + blx 0x980074 │ │ │ │ + blx 0x1f8828 │ │ │ │ + blx 0x9f8c00 │ │ │ │ movwmi pc, #36366 @ 0x8e0e @ │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14be6e8 │ │ │ │ - b 0x10fcb5c │ │ │ │ + b 0x14be910 │ │ │ │ + b 0x10fcd84 │ │ │ │ stmiane r0, {r2, r3, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -241833,48 +241971,48 @@ │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x18d234 │ │ │ │ - blx 0x178664 │ │ │ │ - blx 0x939648 │ │ │ │ - blx 0x97be6c │ │ │ │ - b 0x14b9a54 │ │ │ │ - b 0x147fe54 │ │ │ │ - blx 0x93fe5c │ │ │ │ + blx 0x18d45c │ │ │ │ + blx 0x17888c │ │ │ │ + blx 0x939870 │ │ │ │ + blx 0x97c094 │ │ │ │ + b 0x14b9c7c │ │ │ │ + b 0x148007c │ │ │ │ + blx 0x940084 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs sp, r0, #-2147483606 @ 0x8000002a │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db5f0 │ │ │ │ @ instruction: 0xf1c11014 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x12c0328 │ │ │ │ + blle 0x12c0550 │ │ │ │ @ instruction: 0xf1be461e │ │ │ │ - blle 0x13c0274 │ │ │ │ + blle 0x13c049c │ │ │ │ svceq 0x002ff1be │ │ │ │ @ instruction: 0xf1aedc3e │ │ │ │ @ instruction: 0xf1ce0120 │ │ │ │ - blx 0x17f704 │ │ │ │ - blx 0x1f968c │ │ │ │ - blx 0x9b8ac4 │ │ │ │ + blx 0x17f92c │ │ │ │ + blx 0x1f98b4 │ │ │ │ + blx 0x9b8cec │ │ │ │ msrmi CPSR_c, #12, 24 @ 0xc00 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ - b 0x113d6c0 │ │ │ │ - blx 0x8ccb10 │ │ │ │ + b 0x113d8e8 │ │ │ │ + blx 0x8ccd38 │ │ │ │ strne pc, [ip], #-3212 @ 0xfffff374 │ │ │ │ @ instruction: 0x4c01ea4c │ │ │ │ smlawteq r0, lr, r1, pc @ │ │ │ │ - blx 0x20df4c │ │ │ │ - blx 0xc39ab8 │ │ │ │ + blx 0x20e174 │ │ │ │ + blx 0xc39ce0 │ │ │ │ msrmi CPSR_fc, #-2147483645 @ 0x80000003 │ │ │ │ streq pc, [r0, #-446]! @ 0xfffffe42 │ │ │ │ @ instruction: 0xfe0efa47 │ │ │ │ @ instruction: 0x412cbf5c │ │ │ │ ldrbmi r4, [r3, #-801]! @ 0xfffffcdf │ │ │ │ addmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r3], -r4, lsl #30 │ │ │ │ @@ -241889,115 +242027,115 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnle r4, sl, lsl r3 │ │ │ │ ldrmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xfc714 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xfc93c │ │ │ │ smlawteq r1, r1, r1, pc @ │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1bc430a │ │ │ │ svclt 0x005c0120 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11cd354 │ │ │ │ + blx 0x11cd57c │ │ │ │ strmi pc, [lr], -ip, lsl #2 │ │ │ │ @ instruction: 0xf0020853 │ │ │ │ - b 0x11bcf3c │ │ │ │ - b 0x14d9640 │ │ │ │ + b 0x11bd164 │ │ │ │ + b 0x14d9868 │ │ │ │ ldmne sl, {r0, r5, r6, sl, fp} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x14e9194 │ │ │ │ - b 0x114cb7c │ │ │ │ - b 0x11ccb98 │ │ │ │ + b 0x14e93bc │ │ │ │ + b 0x114cda4 │ │ │ │ + b 0x11ccdc0 │ │ │ │ strne r4, [r9], #-769 @ 0xfffffcff │ │ │ │ svclt 0x0008458c │ │ │ │ @ instruction: 0xd1bb429a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16fcb84 │ │ │ │ + ble 0x16fcdac │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ vst1.8 {d15-d16}, [r1], r2 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x9291d0 │ │ │ │ - blx 0x179fe0 │ │ │ │ - blx 0x9797c4 │ │ │ │ + blx 0x9293f8 │ │ │ │ + blx 0x17a208 │ │ │ │ + blx 0x9799ec │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x94d46c │ │ │ │ + blx 0x94d694 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ eorcc pc, r0, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cebda0 │ │ │ │ + b 0x1cebfc8 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x97cc68 │ │ │ │ - blx 0x1f901c │ │ │ │ + blx 0x97ce90 │ │ │ │ + blx 0x1f9244 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x14cd428 │ │ │ │ + b 0x14cd650 │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3220 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x15abdf8 │ │ │ │ + b 0x15ac020 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x485450 │ │ │ │ + blle 0x485678 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x94d1a0 │ │ │ │ - blle 0x339464 │ │ │ │ + blx 0x94d3c8 │ │ │ │ + blle 0x33968c │ │ │ │ vstrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r0, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vpmax.u8 d15, d2, d1 │ │ │ │ vpmax.s8 d15, d2, d19 │ │ │ │ @ instruction: 0xd1ef4291 │ │ │ │ svclt 0x0000e7f3 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x20050c │ │ │ │ + ble 0x200734 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0x10e65c │ │ │ │ - bcs 0x8f34d4 │ │ │ │ + bcs 0x10e884 │ │ │ │ + bcs 0x8f36fc │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -242010,119 +242148,119 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f20 │ │ │ │ - blle 0x3854f4 │ │ │ │ - blle 0x4470f8 │ │ │ │ + blle 0x38571c │ │ │ │ + blle 0x447320 │ │ │ │ vldrle s4, [r6, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r0, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrsbmi r4, [r1], #50 @ 0x32 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmpeq r1, #3072 @ 0xc00 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x14e6ec │ │ │ │ - blx 0x9f9538 │ │ │ │ + blx 0x14e914 │ │ │ │ + blx 0x9f9760 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ strb sp, [r8, r4, ror #3]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0x133580 │ │ │ │ - blcs 0x8f3590 │ │ │ │ + blcs 0x1337a8 │ │ │ │ + blcs 0x8f37b8 │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x114b174 │ │ │ │ + blx 0x114b39c │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x1bd57c │ │ │ │ + bl 0x1bd7a4 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x14e744 │ │ │ │ - blx 0x11b9194 │ │ │ │ + blx 0x14e96c │ │ │ │ + blx 0x11b93bc │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec53ba0 │ │ │ │ + bl 0xfec53dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [r6], {238} @ 0xee │ │ │ │ - bls 0x1a2dc4 │ │ │ │ + bls 0x1a2fec │ │ │ │ @ instruction: 0xf1019b01 │ │ │ │ @ instruction: 0x46940e10 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ ldrmi r0, [ip], #79 @ 0x4f │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ - bl 0x18e25c │ │ │ │ + bl 0x18e484 │ │ │ │ @ instruction: 0xf7ee1403 │ │ │ │ strtmi pc, [r0], -r3, lsl #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - ldrtne pc, [r8], -r3, asr #4 @ │ │ │ │ + ldrtcc pc, [r0], -r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x17bba4 │ │ │ │ + bls 0x17bdcc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ ldrmi r3, [r3], -lr, lsl #10 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ streq lr, [r3, -r1, lsl #20] │ │ │ │ @ instruction: 0x0c01ea2c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ @ instruction: 0xf8ae4423 │ │ │ │ mvnle ip, r0 │ │ │ │ - bl 0x18e350 │ │ │ │ + bl 0x18e578 │ │ │ │ @ instruction: 0xf7ee04c4 │ │ │ │ strtmi pc, [r0], -r9, asr #25 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x17bb30 │ │ │ │ + bls 0x17bd58 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ ldrmi r3, [r3], -ip, lsl #12 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ smlabbeq r3, r5, sl, lr │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ @@ -242136,20 +242274,20 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec53cec │ │ │ │ + bl 0xfec53f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0xffd3aaba │ │ │ │ + blx 0xffd3ace2 │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ adcmi r4, r3, #44, 8 @ 0x2c000000 │ │ │ │ @@ -242165,27 +242303,27 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-748] @ 0xfffffd14 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ - b 0x118dc40 │ │ │ │ + b 0x118de68 │ │ │ │ adcmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ mvnle r4, r6, ror #10 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ strtmi pc, [r0], -r1, lsr #24 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -242195,53 +242333,53 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-508] @ 0xfffffe04 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf857442c │ │ │ │ adcmi lr, r3, #62 @ 0x3e │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ - b 0x18e1a4 │ │ │ │ - b 0xfe17d448 │ │ │ │ + b 0x18e3cc │ │ │ │ + b 0xfe17d670 │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ strtmi pc, [r0], -r5, ror #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec53e3c │ │ │ │ + bl 0xfec54064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0x133ac0a │ │ │ │ + blx 0x133ae32 │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ svclt 0x00082c00 │ │ │ │ - blne 0x1a0e4e0 │ │ │ │ + blne 0x1a0e708 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ @ instruction: 0x4620fbb5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242249,29 +242387,29 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-76] @ 0xffffffb4 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ svclt 0x00082c00 │ │ │ │ - b 0x118e554 │ │ │ │ - blne 0x19fd520 │ │ │ │ + b 0x118e77c │ │ │ │ + blne 0x19fd748 │ │ │ │ @ instruction: 0xf8ac4566 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fb79 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242279,29 +242417,29 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrne pc, [r8, -r3, asr #4]! │ │ │ │ + ldrcc pc, [r0, -r3, asr #4]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-860] @ 0xfffffca4 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0xf857461c │ │ │ │ - blne 0x1a34e50 │ │ │ │ - b 0x18e2f4 │ │ │ │ - b 0xfe17d598 │ │ │ │ + blne 0x1a35078 │ │ │ │ + b 0x18e51c │ │ │ │ + b 0xfe17d7c0 │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fb3d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242322,24 +242460,24 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0018428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331594 │ │ │ │ + b 0x3317bc │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c08c │ │ │ │ + b 0x40c2b4 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfff3adb0 │ │ │ │ + blt 0xfff3afd8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ee4615 │ │ │ │ strmi pc, [r0], r7, ror #20 │ │ │ │ @@ -242354,17 +242492,17 @@ │ │ │ │ svclt 0x0018428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ce6d4 │ │ │ │ - blx 0x8bda70 │ │ │ │ - b 0x11fc894 │ │ │ │ + b 0x9ce8fc │ │ │ │ + blx 0x8bdc98 │ │ │ │ + b 0x11fcabc │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000babf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242378,26 +242516,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x140e478 │ │ │ │ + b 0x140e6a0 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331684 │ │ │ │ + b 0x3318ac │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c174 │ │ │ │ + b 0x40c39c │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe23ae98 │ │ │ │ + blt 0xfe23b0c0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7eeb2d6 │ │ │ │ @ instruction: 0x4680f9f3 │ │ │ │ @@ -242411,17 +242549,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9ce7b8 │ │ │ │ - blx 0x8bdb58 │ │ │ │ - b 0x11fc170 │ │ │ │ + b 0x9ce9e0 │ │ │ │ + blx 0x8bdd80 │ │ │ │ + b 0x11fc398 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000ba4d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242439,17 +242577,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ce828 │ │ │ │ - blx 0x8bdbc8 │ │ │ │ - b 0x11fc9e8 │ │ │ │ + b 0x9cea50 │ │ │ │ + blx 0x8bddf0 │ │ │ │ + b 0x11fcc10 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000ba15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242459,18 +242597,18 @@ │ │ │ │ strmi pc, [r0], r3, lsl #19 │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ @ instruction: 0xf1a5f93d │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d4c08 │ │ │ │ + b 0x14d4e30 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #30 │ │ │ │ - blx 0x8c5004 │ │ │ │ + blx 0x8c522c │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242492,17 +242630,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0008428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x33183c │ │ │ │ + b 0x331a64 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c334 │ │ │ │ + b 0x40c55c │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r4!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -242524,17 +242662,17 @@ │ │ │ │ svclt 0x0008428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ce97c │ │ │ │ - blx 0x8bdd18 │ │ │ │ - b 0x11fcb3c │ │ │ │ + b 0x9ceba4 │ │ │ │ + blx 0x8bdf40 │ │ │ │ + b 0x11fcd64 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b96b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242548,19 +242686,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x140e720 │ │ │ │ + b 0x140e948 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x33192c │ │ │ │ + b 0x331b54 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c41c │ │ │ │ + b 0x40c644 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r0!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -242581,17 +242719,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cea60 │ │ │ │ - blx 0x8bde00 │ │ │ │ - b 0x11fc418 │ │ │ │ + b 0x9cec88 │ │ │ │ + blx 0x8be028 │ │ │ │ + b 0x11fc640 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b8f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242609,17 +242747,17 @@ │ │ │ │ sadd16mi fp, r8, r4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cead0 │ │ │ │ - blx 0x8bde70 │ │ │ │ - b 0x11fcc90 │ │ │ │ + b 0x9cecf8 │ │ │ │ + blx 0x8be098 │ │ │ │ + b 0x11fceb8 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b8c1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242629,18 +242767,18 @@ │ │ │ │ strmi pc, [r0], pc, lsr #16 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5ffe9 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d4eb0 │ │ │ │ + b 0x14d50d8 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ uqadd16mi fp, r0, r4 │ │ │ │ - blx 0x8c52ac │ │ │ │ + blx 0x8c54d4 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242662,17 +242800,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0038428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331ae4 │ │ │ │ + b 0x331d0c │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c5dc │ │ │ │ + b 0x40c804 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r0, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -242694,17 +242832,17 @@ │ │ │ │ svclt 0x0038428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cec24 │ │ │ │ - blx 0x8bdfc0 │ │ │ │ - b 0x11fcde4 │ │ │ │ + b 0x9cee4c │ │ │ │ + blx 0x8be1e8 │ │ │ │ + b 0x11fd00c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b817 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242718,19 +242856,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x140e9c8 │ │ │ │ + b 0x140ebf0 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331bd4 │ │ │ │ + b 0x331dfc │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c6c4 │ │ │ │ + b 0x40c8ec │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00dcf7ed │ │ │ │ @@ -242751,17 +242889,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9ced08 │ │ │ │ - blx 0x8be0a8 │ │ │ │ - b 0x11fc6c0 │ │ │ │ + b 0x9cef30 │ │ │ │ + blx 0x8be2d0 │ │ │ │ + b 0x11fc8e8 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfa5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242779,17 +242917,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ced78 │ │ │ │ - blx 0x8be118 │ │ │ │ - b 0x11fcf38 │ │ │ │ + b 0x9cefa0 │ │ │ │ + blx 0x8be340 │ │ │ │ + b 0x11fd160 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf6d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242799,18 +242937,18 @@ │ │ │ │ pkhtbmi pc, r0, fp, asr #29 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fe95 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5158 │ │ │ │ + b 0x14d5380 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #30 │ │ │ │ - blx 0x8c5554 │ │ │ │ + blx 0x8c577c │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242832,17 +242970,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0098428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331d8c │ │ │ │ + b 0x331fb4 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c884 │ │ │ │ + b 0x40caac │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 7, 15, cr15, cr12, cr13, {7} │ │ │ │ @@ -242864,17 +243002,17 @@ │ │ │ │ svclt 0x0098428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ceecc │ │ │ │ - blx 0x8be268 │ │ │ │ - b 0x11fd08c │ │ │ │ + b 0x9cf0f4 │ │ │ │ + blx 0x8be490 │ │ │ │ + b 0x11fd2b4 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bec3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242888,19 +243026,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x140ec70 │ │ │ │ + b 0x140ee98 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331e7c │ │ │ │ + b 0x3320a4 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c96c │ │ │ │ + b 0x40cb94 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 7, 8, cr15, cr8, cr13, {7} │ │ │ │ @@ -242921,17 +243059,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cefb0 │ │ │ │ - blx 0x8be350 │ │ │ │ - b 0x11fc968 │ │ │ │ + b 0x9cf1d8 │ │ │ │ + blx 0x8be578 │ │ │ │ + b 0x11fcb90 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be51 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242949,17 +243087,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf020 │ │ │ │ - blx 0x8be3c0 │ │ │ │ - b 0x11fd1e0 │ │ │ │ + b 0x9cf248 │ │ │ │ + blx 0x8be5e8 │ │ │ │ + b 0x11fd408 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242969,18 +243107,18 @@ │ │ │ │ strmi pc, [r0], r7, lsl #27 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fd41 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5400 │ │ │ │ + b 0x14d5628 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #31 │ │ │ │ - blx 0x8c57fc │ │ │ │ + blx 0x8c5a24 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243002,17 +243140,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00b8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x332034 │ │ │ │ + b 0x33225c │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40cb2c │ │ │ │ + b 0x40cd54 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r8, #948]! @ 0x3b4 │ │ │ │ @@ -243034,17 +243172,17 @@ │ │ │ │ svclt 0x00b8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf174 │ │ │ │ - blx 0x8be510 │ │ │ │ - b 0x11fd334 │ │ │ │ + b 0x9cf39c │ │ │ │ + blx 0x8be738 │ │ │ │ + b 0x11fd55c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bd6f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243058,19 +243196,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x140ef18 │ │ │ │ + b 0x140f140 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x332124 │ │ │ │ + b 0x33234c │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40cc14 │ │ │ │ + b 0x40ce3c │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [r4, #-948]! @ 0xfffffc4c │ │ │ │ @@ -243091,17 +243229,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf258 │ │ │ │ - blx 0x8be5f8 │ │ │ │ - b 0x11fcc10 │ │ │ │ + b 0x9cf480 │ │ │ │ + blx 0x8be820 │ │ │ │ + b 0x11fce38 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bcfd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243119,17 +243257,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf2c8 │ │ │ │ - blx 0x8be668 │ │ │ │ - b 0x11fd488 │ │ │ │ + b 0x9cf4f0 │ │ │ │ + blx 0x8be890 │ │ │ │ + b 0x11fd6b0 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bcc5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243139,18 +243277,18 @@ │ │ │ │ @ instruction: 0x4680fc33 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fbed │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d56a8 │ │ │ │ + b 0x14d58d0 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #31 │ │ │ │ - blx 0x8c5aa4 │ │ │ │ + blx 0x8c5ccc │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243172,17 +243310,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00a8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x3322dc │ │ │ │ + b 0x332504 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40cdd4 │ │ │ │ + b 0x40cffc │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrrclt 7, 14, pc, r4, cr13 @ │ │ │ │ @@ -243204,17 +243342,17 @@ │ │ │ │ svclt 0x00a8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf41c │ │ │ │ - blx 0x8be7b8 │ │ │ │ - b 0x11fd5dc │ │ │ │ + b 0x9cf644 │ │ │ │ + blx 0x8be9e0 │ │ │ │ + b 0x11fd804 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc1b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243228,26 +243366,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x140f1c0 │ │ │ │ + b 0x140f3e8 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x3323cc │ │ │ │ + b 0x3325f4 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40cebc │ │ │ │ + b 0x40d0e4 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff93bbdc │ │ │ │ + bllt 0xff93be04 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7edb256 │ │ │ │ strmi pc, [r0], pc, asr #22 │ │ │ │ @@ -243261,17 +243399,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf500 │ │ │ │ - blx 0x8be8a0 │ │ │ │ - b 0x11fceb8 │ │ │ │ + b 0x9cf728 │ │ │ │ + blx 0x8beac8 │ │ │ │ + b 0x11fd0e0 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bba9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243289,17 +243427,17 @@ │ │ │ │ @ instruction: 0x4618bfb4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf570 │ │ │ │ - blx 0x8be910 │ │ │ │ - b 0x11fd730 │ │ │ │ + b 0x9cf798 │ │ │ │ + blx 0x8beb38 │ │ │ │ + b 0x11fd958 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bb71 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243309,28 +243447,28 @@ │ │ │ │ pkhtbmi pc, r0, pc, asr #21 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fa99 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5950 │ │ │ │ + b 0x14d5b78 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfb4 │ │ │ │ - blx 0x8c5d4c │ │ │ │ + blx 0x8c5f74 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ stccs 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfbbd28 │ │ │ │ + bllt 0xfbbf50 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ strmi pc, [r0], r9, lsr #21 │ │ │ │ @@ -243342,24 +243480,24 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00d8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x332584 │ │ │ │ + b 0x3327ac │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40d07c │ │ │ │ + b 0x40d2a4 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x13bd9c │ │ │ │ + bllt 0x13bfc4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ strmi pc, [r0], pc, ror #20 │ │ │ │ @@ -243374,17 +243512,17 @@ │ │ │ │ svclt 0x00d8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf6c4 │ │ │ │ - blx 0x8bea60 │ │ │ │ - b 0x11fd884 │ │ │ │ + b 0x9cf8ec │ │ │ │ + blx 0x8bec88 │ │ │ │ + b 0x11fdaac │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bac7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243398,26 +243536,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x140f468 │ │ │ │ + b 0x140f690 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x332674 │ │ │ │ + b 0x33289c │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40d164 │ │ │ │ + b 0x40d38c │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe43be84 │ │ │ │ + blt 0xfe43c0ac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7edb256 │ │ │ │ @ instruction: 0x4680f9fb │ │ │ │ @@ -243431,17 +243569,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf7a8 │ │ │ │ - blx 0x8beb48 │ │ │ │ - b 0x11fd160 │ │ │ │ + b 0x9cf9d0 │ │ │ │ + blx 0x8bed70 │ │ │ │ + b 0x11fd388 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000ba55 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243459,17 +243597,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, asr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf818 │ │ │ │ - blx 0x8bebb8 │ │ │ │ - b 0x11fd9d8 │ │ │ │ + b 0x9cfa40 │ │ │ │ + blx 0x8bede0 │ │ │ │ + b 0x11fdc00 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000ba1d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243479,18 +243617,18 @@ │ │ │ │ strmi pc, [r0], fp, lsl #19 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5f945 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5bf8 │ │ │ │ + b 0x14d5e20 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, asr #31 │ │ │ │ - blx 0x8c5ff4 │ │ │ │ + blx 0x8c621c │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243512,17 +243650,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00c8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x33282c │ │ │ │ + b 0x332a54 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40d324 │ │ │ │ + b 0x40d54c │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt ip!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -243544,17 +243682,17 @@ │ │ │ │ svclt 0x00c8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf96c │ │ │ │ - blx 0x8bed08 │ │ │ │ - b 0x11fdb2c │ │ │ │ + b 0x9cfb94 │ │ │ │ + blx 0x8bef30 │ │ │ │ + b 0x11fdd54 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b973 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243568,19 +243706,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x140f710 │ │ │ │ + b 0x140f938 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x33291c │ │ │ │ + b 0x332b44 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40d40c │ │ │ │ + b 0x40d634 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r8!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -243601,17 +243739,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cfa50 │ │ │ │ - blx 0x8bedf0 │ │ │ │ - b 0x11fd408 │ │ │ │ + b 0x9cfc78 │ │ │ │ + blx 0x8bf018 │ │ │ │ + b 0x11fd630 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b901 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243629,17 +243767,17 @@ │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cfac0 │ │ │ │ - blx 0x8bee60 │ │ │ │ - b 0x11fdc80 │ │ │ │ + b 0x9cfce8 │ │ │ │ + blx 0x8bf088 │ │ │ │ + b 0x11fdea8 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b8c9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243649,18 +243787,18 @@ │ │ │ │ @ instruction: 0x4680f837 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ @ instruction: 0xf1a5fff1 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5ea0 │ │ │ │ + b 0x14d60c8 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfd4 │ │ │ │ - blx 0x8c629c │ │ │ │ + blx 0x8c64c4 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243673,50 +243811,50 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ ldrmi r4, [fp], lr, lsl #12 │ │ │ │ @ instruction: 0xf7ec4617 │ │ │ │ @ instruction: 0xf8b4ffff │ │ │ │ @ instruction: 0xf1a69cac │ │ │ │ vrhadd.s8 d16, d3, d8 │ │ │ │ - vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ + vmvn.i32 d19, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf1ab0c35 │ │ │ │ strmi r0, [r0], r8, lsl #12 │ │ │ │ @ instruction: 0xf10b3f08 │ │ │ │ strls r0, [r1], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf589fa5f │ │ │ │ svcmi 0x0008f856 │ │ │ │ svccc 0x0008f857 │ │ │ │ @ instruction: 0xf088fa5f │ │ │ │ svc 0x0008f851 │ │ │ │ - beq 0xff278f48 │ │ │ │ + beq 0xff279170 │ │ │ │ eorspl pc, r5, ip, asr r8 @ │ │ │ │ - b 0xfe20e4ac │ │ │ │ + b 0xfe20e6d4 │ │ │ │ ldmdavs r2!, {r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf8da402b │ │ │ │ subsmi r5, ip, r4 │ │ │ │ - b 0x14d851c │ │ │ │ + b 0x14d8744 │ │ │ │ vqshrn.u16 d18, , #8 │ │ │ │ subsmi r2, r3, pc, lsl #16 │ │ │ │ - b 0x1cfa08 │ │ │ │ - bl 0x3fef54 │ │ │ │ + b 0x1cfc30 │ │ │ │ + bl 0x3ff17c │ │ │ │ @ instruction: 0xf85c05c0 │ │ │ │ - b 0x1fe408 │ │ │ │ + b 0x1fe630 │ │ │ │ stmdavs r8, {sl}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ - b 0xfe196384 │ │ │ │ + b 0xfe1965ac │ │ │ │ stmdavs ip!, {r9}^ │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ bicle r6, fp, fp, asr #32 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt sl!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5557c │ │ │ │ + bl 0xfec557a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xffacf7ec │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff66f7ec │ │ │ │ movweq lr, #2565 @ 0xa05 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @@ -243724,62 +243862,62 @@ │ │ │ │ andeq lr, r0, #139264 @ 0x22000 │ │ │ │ addslt r4, fp, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf8c44313 │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000b81b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec555bc │ │ │ │ + bl 0xfec557e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ @ instruction: 0xff8af7ec │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff44f7ec │ │ │ │ ldmdbcs r0, {r0, r8, fp, ip, pc} │ │ │ │ strmi sp, [r2], -r2, lsr #16 │ │ │ │ @ instruction: 0xf04fb199 │ │ │ │ @ instruction: 0xf1c13cff │ │ │ │ @ instruction: 0xf1a10340 │ │ │ │ @ instruction: 0xf1c10e20 │ │ │ │ - blx 0xbfe870 │ │ │ │ + blx 0xbfea98 │ │ │ │ eormi pc, r8, r3, lsl #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ andmi r4, r3, fp, lsl #6 │ │ │ │ @ instruction: 0xf8d4b299 │ │ │ │ strtmi r3, [r0], -ip, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c4430b │ │ │ │ andlt r3, r3, ip, lsr #25 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00e4f7ec │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + orrcc pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, ip, fp, asr #12 │ │ │ │ + adccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18722b9 │ │ │ │ - svclt 0x0000fd55 │ │ │ │ - eorseq r2, r5, r4, ror #26 │ │ │ │ + svclt 0x0000fd59 │ │ │ │ + eorseq r2, r5, ip, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec55648 │ │ │ │ + bl 0xfec55870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xff44f7ec │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ - blcs 0x101470 │ │ │ │ + blcs 0x101698 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe12afe4 │ │ │ │ + blcs 0xfe12b20c │ │ │ │ cmncs pc, #4, 30 │ │ │ │ @ instruction: 0xb1024694 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strhle r4, [r8, #33]! @ 0x21 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ @@ -243793,23 +243931,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5ff0f │ │ │ │ cdpne 14, 11, cr0, cr1, cr2, {0} │ │ │ │ vrshl.s8 d19, d14, d3 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - blcs 0x1004e4 │ │ │ │ + blcs 0x10070c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ - b 0xc2af5c │ │ │ │ + b 0xc2b184 │ │ │ │ @ instruction: 0xf5b30c07 │ │ │ │ svclt 0x00084f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ ldrshtmi r7, [fp], -pc │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ @@ -243826,76 +243964,76 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fecd │ │ │ │ svcne 0x00310e04 │ │ │ │ vrshl.s8 d19, d12, d3 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @ instruction: 0xf1b3c03c │ │ │ │ svclt 0x00044f00 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x118e770 │ │ │ │ - b 0x1beda8 │ │ │ │ + b 0x118e998 │ │ │ │ + b 0x1befd0 │ │ │ │ vsubw.u8 q8, q0, d12 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ andvs r4, fp, lr, lsr #11 │ │ │ │ @ instruction: 0xb122d1e0 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x001ef7ec │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec557b4 │ │ │ │ + bl 0xfec559dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ cdp2 7, 8, cr15, cr14, cr12, {7} │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ @ instruction: 0xf1130c00 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4694237f │ │ │ │ subsmi sp, fp, #0 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x124a9f4 │ │ │ │ + b 0x124ac1c │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xb125d1e9 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 7, 14, cr15, cr12, cr12, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7ec0735 │ │ │ │ mrcne 14, 5, APSR_nzcv, cr2, cr7, {2} │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ - blx 0x18cefac │ │ │ │ + blx 0x18cf1d4 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x1272250 │ │ │ │ + b 0x1272478 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ adcsmi r0, r2, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -243916,15 +244054,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fe19 │ │ │ │ svcne 0x00310e04 │ │ │ │ vrshl.s8 d19, d12, d3 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ subsmi sp, fp, #29 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ @@ -243940,20 +244078,20 @@ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ @ instruction: 0xf000be6f │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [sp, r0, lsl #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5591c │ │ │ │ + bl 0xfec55b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x13de94 │ │ │ │ + bls 0x13e0bc │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -243965,71 +244103,71 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000be39 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55980 │ │ │ │ + bl 0xfec55ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2 7, cr15, [r8, #944]! @ 0x3b0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf9320535 │ │ │ │ - blx 0x18ce3ac │ │ │ │ + blx 0x18ce5d4 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xfe9ec │ │ │ │ + blcs 0xfec14 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2ae470 │ │ │ │ - b 0x281ff4 │ │ │ │ - b 0xc01fd4 │ │ │ │ - b 0x14817e4 │ │ │ │ + b 0x2ae698 │ │ │ │ + b 0x28221c │ │ │ │ + b 0xc021fc │ │ │ │ + b 0x1481a0c │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000be05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec559e8 │ │ │ │ + bl 0xfec55c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ ldc2l 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ vrecps.f32 d17, d3, d17 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8540635 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1ca420 │ │ │ │ - bl 0xfec1dba0 │ │ │ │ + b 0xfe1ca648 │ │ │ │ + bl 0xfec1ddc8 │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x002c4562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1cf2c4 │ │ │ │ - b 0xfe1bf46c │ │ │ │ + b 0x1cf4ec │ │ │ │ + b 0xfe1bf694 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #944] @ 0x3b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55a4c │ │ │ │ + bl 0xfec55c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x13dd64 │ │ │ │ + bls 0x13df8c │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -244041,144 +244179,144 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000bda1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55ab0 │ │ │ │ + bl 0xfec55cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ ldc2 7, cr15, [r0, #-944] @ 0xfffffc50 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vbic.i32 d17, #524288 @ 0x00080000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf9320535 │ │ │ │ - blx 0x18ce4dc │ │ │ │ + blx 0x18ce704 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xfeb1c │ │ │ │ + blcs 0xfed44 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2ae740 │ │ │ │ - b 0x282124 │ │ │ │ - b 0xc02104 │ │ │ │ - b 0x1481914 │ │ │ │ + b 0x2ae968 │ │ │ │ + b 0x28234c │ │ │ │ + b 0xc0232c │ │ │ │ + b 0x1481b3c │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000bd6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55b18 │ │ │ │ + bl 0xfec55d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ ldc2l 7, cr15, [sl], {236} @ 0xec │ │ │ │ vrecps.f32 d17, d3, d17 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8540635 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1ca550 │ │ │ │ - bl 0xfec1dcd0 │ │ │ │ + b 0xfe1ca778 │ │ │ │ + bl 0xfec1def8 │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x00944562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1cf3f4 │ │ │ │ - b 0xfe1bf59c │ │ │ │ + b 0x1cf61c │ │ │ │ + b 0xfe1bf7c4 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [sl, #-944]! @ 0xfffffc50 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd03f0 │ │ │ │ + blmi 0xbd0618 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], {236} @ 0xec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0384 │ │ │ │ + bhi 0xfd05ac │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf926f725 │ │ │ │ + @ instruction: 0xf812f725 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfedc9 │ │ │ │ + streq pc, [pc, #965] @ 0xfeff1 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ stc2l 7, cr15, [ip], #944 @ 0x3b0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xc3b128 │ │ │ │ + blx 0x73b350 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd04bc │ │ │ │ + blmi 0xbd06e4 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], #-944 @ 0xfffffc50 │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd044c │ │ │ │ + bhi 0xdd0674 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf8caf725 │ │ │ │ + @ instruction: 0xffb6f724 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244189,398 +244327,398 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9c8f1bc │ │ │ │ + @ instruction: 0xf9b4f1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0580 │ │ │ │ + blmi 0xbd07a8 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff63caea │ │ │ │ + blx 0xff63cd12 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0514 │ │ │ │ + bhi 0xfd073c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf862f725 │ │ │ │ + @ instruction: 0xff4ef724 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfef59 │ │ │ │ + streq pc, [pc, #965] @ 0xff181 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ stc2 7, cr15, [r4], #-944 @ 0xfffffc50 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf964f1bc │ │ │ │ + @ instruction: 0xf950f1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd064c │ │ │ │ + blmi 0xbd0874 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1d3cbb2 │ │ │ │ + blx 0x1d3cdda │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd05dc │ │ │ │ + bhi 0xdd0804 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf882f725 │ │ │ │ + @ instruction: 0xff6ef724 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xff13cc1a │ │ │ │ + blx 0xff13ce42 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf900f1bc │ │ │ │ + @ instruction: 0xf8ecf1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0710 │ │ │ │ + blmi 0xbd0938 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x43cc7a │ │ │ │ + blx 0x43cea2 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd06a4 │ │ │ │ + bhi 0xfd08cc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xff4bc9a2 │ │ │ │ + blx 0xfefbcbc8 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff0e9 │ │ │ │ + streq pc, [pc, #965] @ 0xff311 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0x183cce2 │ │ │ │ + blx 0x183cf0a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf89cf1bc │ │ │ │ + @ instruction: 0xf888f1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd07dc │ │ │ │ + blmi 0xbd0a04 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfeb3cd40 │ │ │ │ + blx 0xfeb3cf68 │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd076c │ │ │ │ + bhi 0xdd0994 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xff38f725 │ │ │ │ + cdp2 7, 2, cr15, cr4, cr5, {1} │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xfff3cda8 │ │ │ │ + blx 0xfff3cfd0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf838f1bc │ │ │ │ + @ instruction: 0xf824f1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc108a0 │ │ │ │ + blmi 0xc10ac8 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x123ce08 │ │ │ │ + blx 0x123d030 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r1, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0834 │ │ │ │ + bhi 0xfd0a5c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - cdp2 7, 13, cr15, cr2, cr4, {1} │ │ │ │ + ldc2 7, cr15, [lr, #144]! @ 0x90 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ - b 0x9ceee8 │ │ │ │ + b 0x9cf110 │ │ │ │ vsubw.u8 q8, q0, d2 │ │ │ │ movwmi r0, #12302 @ 0x300e │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff27d │ │ │ │ + streq pc, [pc, #965] @ 0xff4a5 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d5 │ │ │ │ - blx 0xfe5bce74 │ │ │ │ + blx 0xfe5bd09c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffd2f1bb │ │ │ │ + @ instruction: 0xffbef1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc10970 │ │ │ │ + blmi 0xc10b98 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9def7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0900 │ │ │ │ + bhi 0xdd0b28 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - cdp2 7, 15, cr15, cr0, cr4, {1} │ │ │ │ + ldc2l 7, cr15, [ip, #144] @ 0x90 │ │ │ │ @ instruction: 0xf857b2e9 │ │ │ │ @ instruction: 0xf0202024 │ │ │ │ @ instruction: 0xf8584300 │ │ │ │ subsmi r1, r3, r1, lsr r0 │ │ │ │ subsmi r4, r3, fp │ │ │ │ eorcc pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d5 │ │ │ │ - blx 0xc3cf40 │ │ │ │ + blx 0xc3d168 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff6cf1bb │ │ │ │ + @ instruction: 0xff58f1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0a38 │ │ │ │ + blmi 0xbd0c60 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf978f7ec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd09cc │ │ │ │ + bhi 0xfd0bf4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf9acf739 │ │ │ │ + @ instruction: 0xf898f739 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff411 │ │ │ │ + streq pc, [pc, #965] @ 0xff639 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xf9c8f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff08f1bb │ │ │ │ + mrc2 1, 7, pc, cr4, cr11, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd0b04 │ │ │ │ + blmi 0xbd0d2c │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf914f7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0a94 │ │ │ │ + bhi 0xdd0cbc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf988f739 │ │ │ │ + @ instruction: 0xf874f739 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244591,96 +244729,96 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 5, pc, cr4, cr11, {5} @ │ │ │ │ + mrc2 1, 4, pc, cr0, cr11, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0bc8 │ │ │ │ + blmi 0xbd0df0 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b0f7ec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0b5c │ │ │ │ + bhi 0xfd0d84 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf8f4f739 │ │ │ │ + @ instruction: 0xffe0f738 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff5a1 │ │ │ │ + streq pc, [pc, #965] @ 0xff7c9 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xf900f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 2, pc, cr0, cr11, {5} @ │ │ │ │ + mcr2 1, 1, pc, cr12, cr11, {5} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd0c94 │ │ │ │ + blmi 0xbd0ebc │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84cf7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0c24 │ │ │ │ + bhi 0xdd0e4c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf8d0f739 │ │ │ │ + @ instruction: 0xffbcf738 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244691,100 +244829,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [ip, #748] @ 0x2ec │ │ │ │ + stc2l 1, cr15, [r8, #748] @ 0x2ec │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc50d58 │ │ │ │ + blmi 0xc50f80 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffe8f7eb │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0cec │ │ │ │ + bhi 0xfd0f14 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf818f739 │ │ │ │ + @ instruction: 0xff04f738 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff739 │ │ │ │ + streq pc, [pc, #965] @ 0xff961 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ @ instruction: 0xf834f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r4, #-748]! @ 0xfffffd14 │ │ │ │ + stc2l 1, cr15, [r0, #-748]! @ 0xfffffd14 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc50e2c │ │ │ │ + blmi 0xc51054 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff80f7eb │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0dbc │ │ │ │ + bhi 0xdd0fe4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xfff0f738 │ │ │ │ + mrc2 7, 6, pc, cr12, cr8, {1} │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244795,100 +244933,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [ip, #-748] @ 0xfffffd14 │ │ │ │ + ldc2l 1, cr15, [r8], #748 @ 0x2ec │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc50ef8 │ │ │ │ + blmi 0xc51120 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff18f7eb │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0e8c │ │ │ │ + bhi 0xfd10b4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xff58f738 │ │ │ │ + mcr2 7, 2, pc, cr4, cr8, {1} @ │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff8d9 │ │ │ │ + streq pc, [pc, #965] @ 0xffb01 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ @ instruction: 0xff64f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r4], #748 @ 0x2ec │ │ │ │ + ldc2 1, cr15, [r0], {187} @ 0xbb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc50fcc │ │ │ │ + blmi 0xc511f4 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 11, cr15, cr0, cr11, {7} │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0f5c │ │ │ │ + bhi 0xdd1184 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xff30f738 │ │ │ │ + mrc2 7, 0, pc, cr12, cr8, {1} │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244899,15 +245037,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [ip], #-748 @ 0xfffffd14 │ │ │ │ + stc2 1, cr15, [r8], #-748 @ 0xfffffd14 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -244917,73 +245055,73 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ cdp2 7, 4, cr15, cr4, cr11, {7} │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xebba94 │ │ │ │ + beq 0xebbcbc │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - blx 0xff93d310 │ │ │ │ + @ instruction: 0xf9ccf724 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xff688 │ │ │ │ + streq pc, [pc], #964 @ 0xff8b0 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x23f700 │ │ │ │ + bge 0x23f928 │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf7240000 │ │ │ │ - strb pc, [pc, sp, lsr #21] @ │ │ │ │ + bfi pc, r9, (invalid: 19:15) @ │ │ │ │ vqdmulh.s d25, d3, d1 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3bf0b4 │ │ │ │ - blls 0x4d978c │ │ │ │ + blmi 0x3bf2dc │ │ │ │ + blls 0x4d99b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fba5 │ │ │ │ + svclt 0x0000fb91 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -245007,63 +245145,63 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r0, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-552 @ 0xfffffdd8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfe9fd0 │ │ │ │ + bhi 0xfea1f8 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf7240b04 │ │ │ │ - @ instruction: 0x46d4fab3 │ │ │ │ - bleq 0x23d908 │ │ │ │ - beq 0x17bc1c │ │ │ │ + @ instruction: 0x46d4f99f │ │ │ │ + bleq 0x23db30 │ │ │ │ + beq 0x17be44 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xff804 │ │ │ │ + strne pc, [pc], #-964 @ 0xffa2c │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf7246830 │ │ │ │ - @ instruction: 0xf1bafa19 │ │ │ │ + @ instruction: 0xf1baf905 │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x43bc60 │ │ │ │ + bleq 0x43be88 │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x23d9b8 │ │ │ │ - bne 0x4fc76c │ │ │ │ + blcc 0x23dbe0 │ │ │ │ + bne 0x4fc994 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1c3910 │ │ │ │ - b 0x1c0450 │ │ │ │ - b 0xfe1c0458 │ │ │ │ + b 0xfe1c3b38 │ │ │ │ + b 0x1c0678 │ │ │ │ + b 0xfe1c0680 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ stc2l 7, cr15, [r4, #940] @ 0x3ac │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x23bf76 │ │ │ │ + blx 0xffd3c19c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -245073,73 +245211,73 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [ip, #-940] @ 0xfffffc54 │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xebbd04 │ │ │ │ + beq 0xebbf2c │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - @ instruction: 0xf9a4f724 │ │ │ │ + @ instruction: 0xf890f724 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xff8f8 │ │ │ │ + streq pc, [pc], #964 @ 0xffb20 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x23f970 │ │ │ │ + bge 0x23fb98 │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf7240000 │ │ │ │ - @ instruction: 0xe7cff979 │ │ │ │ + strb pc, [pc, r5, ror #16] @ │ │ │ │ vqdmulh.s d25, d3, d1 │ │ │ │ - vmvn.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3bee44 │ │ │ │ - blls 0x4d99fc │ │ │ │ + blmi 0x3bf06c │ │ │ │ + blls 0x4d9c24 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fa6d │ │ │ │ + svclt 0x0000fa59 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -245163,287 +245301,287 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r0, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-552 @ 0xfffffdd8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfea240 │ │ │ │ + bhi 0xfea468 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ - @ instruction: 0xf7240b04 │ │ │ │ - @ instruction: 0x46d4f8fb │ │ │ │ - bleq 0x23db78 │ │ │ │ - beq 0x17be8c │ │ │ │ + @ instruction: 0xf7230b04 │ │ │ │ + ldrbmi pc, [r4], r7, ror #31 @ │ │ │ │ + bleq 0x23dda0 │ │ │ │ + beq 0x17c0b4 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xffa74 │ │ │ │ + strne pc, [pc], #-964 @ 0xffc9c │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf7246830 │ │ │ │ - @ instruction: 0xf1baf961 │ │ │ │ + @ instruction: 0xf1baf84d │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - ldrne pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrcc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x43bed0 │ │ │ │ + bleq 0x43c0f8 │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x23dc28 │ │ │ │ - bne 0x4fc9dc │ │ │ │ + blcc 0x23de50 │ │ │ │ + bne 0x4fcc04 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1c3b80 │ │ │ │ - b 0x1c06c0 │ │ │ │ - b 0xfe1c06c8 │ │ │ │ + b 0xfe1c3da8 │ │ │ │ + b 0x1c08e8 │ │ │ │ + b 0xfe1c08f0 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ stc2 7, cr15, [ip], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9ccf1bb │ │ │ │ + @ instruction: 0xf9b8f1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc51578 │ │ │ │ + blmi 0xc517a0 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff73dade │ │ │ │ + blx 0xff73dd06 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ teqcc sl, #64, 6 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfba0 │ │ │ │ + bhi 0xfbfdc8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - cdp2 7, 7, cr15, cr0, cr8, {1} │ │ │ │ + ldc2l 7, cr15, [ip, #-160] @ 0xffffff60 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfff59 │ │ │ │ + streq pc, [pc, #965] @ 0x100181 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ stc2 7, cr15, [r4], #-940 @ 0xfffffc54 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf964f1bb │ │ │ │ + @ instruction: 0xf950f1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc5164c │ │ │ │ + blmi 0xc51874 │ │ │ │ strbpl pc, [r0, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1d3dbae │ │ │ │ + blx 0x1d3ddd6 │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ @ instruction: 0x33285340 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfc70 │ │ │ │ + bhi 0xfbfe98 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff1ef72a │ │ │ │ + cdp2 7, 0, cr15, cr10, cr10, {1} │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r4, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3beb64 │ │ │ │ - blls 0x2d9cdc │ │ │ │ + blmi 0x3bed8c │ │ │ │ + blls 0x2d9f04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000f8fd │ │ │ │ + svclt 0x0000f8e9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc91718 │ │ │ │ + blmi 0xc91940 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x33dc7e │ │ │ │ + blx 0x33dea6 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r5, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ teqcc sl, #64, 6 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfd40 │ │ │ │ + bhi 0xfbff68 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - ldc2 7, cr15, [lr, #160] @ 0xa0 │ │ │ │ + stc2 7, cr15, [sl], {40} @ 0x28 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0x1000fd │ │ │ │ + streq pc, [pc, #965] @ 0x100325 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d1 │ │ │ │ - blx 0x15bdcf2 │ │ │ │ + blx 0x15bdf1a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf892f1bb │ │ │ │ + @ instruction: 0xf87ef1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc917f0 │ │ │ │ + blmi 0xc91a18 │ │ │ │ strbpl pc, [r0, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe8bdd50 │ │ │ │ + blx 0xfe8bdf78 │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ @ instruction: 0x33285340 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfe14 │ │ │ │ + bhi 0xfc003c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - cdp2 7, 4, cr15, cr10, cr10, {1} │ │ │ │ + ldc2 7, cr15, [r6, #-168]! @ 0xffffff58 │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r2, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3be9bc │ │ │ │ - blls 0x2d9e84 │ │ │ │ + blmi 0x3bebe4 │ │ │ │ + blls 0x2da0ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000f829 │ │ │ │ + svclt 0x0000f815 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x14118bc │ │ │ │ - blpl 0x113d27c │ │ │ │ + blmi 0x1411ae4 │ │ │ │ + blpl 0x113d4a4 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbc294 │ │ │ │ + bleq 0xfbc4bc │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xe3de24 │ │ │ │ + blx 0xe3e04c │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ streq r4, [r9, -r0, lsr #32]! │ │ │ │ strbeq sp, [sl, r2, rrx]! │ │ │ │ svclt 0x0048465f │ │ │ │ ldrle r4, [r3], #-1753 @ 0xfffff927 │ │ │ │ @@ -245470,20 +245608,20 @@ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf1089b03 │ │ │ │ strbmi r0, [sl], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, r1, lsr r8 @ │ │ │ │ @ instruction: 0xf8384650 │ │ │ │ movwls r1, #4116 @ 0x1014 │ │ │ │ - blx 0xff5bdb94 │ │ │ │ + @ instruction: 0xf9bef724 │ │ │ │ stmdbls r1, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0xff43dba0 │ │ │ │ + @ instruction: 0xf9b8f724 │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -245494,25 +245632,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r4, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3be870 │ │ │ │ - blls 0x359fd0 │ │ │ │ + blmi 0x3bea98 │ │ │ │ + blls 0x35a1f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000ff83 │ │ │ │ + svclt 0x0000ff6f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2883 @ 0xfffff4bd │ │ │ │ @@ -245531,38 +245669,38 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0xfffc8 │ │ │ │ + strgt r2, [pc, #-48] @ 0x1001f0 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0xfffec │ │ │ │ + strgt r2, [pc, #-48] @ 0x100214 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e00d0 │ │ │ │ + blls 0x1e02f8 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8534672 │ │ │ │ @ instruction: 0xf8515024 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7249301 │ │ │ │ - stmdbls r1, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf7244628 │ │ │ │ - @ instruction: 0xf3c6fdfd │ │ │ │ + vqdmulh.s , q11, d1[6] │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ stcls 3, cr0, [r2, #-212] @ 0xffffff2c │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -245578,15 +245716,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 7, pc, cr14, cr10, {5} @ │ │ │ │ + mrc2 1, 6, pc, cr10, cr10, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strmi r4, [r1], lr, asr #22 │ │ │ │ @@ -245600,48 +245738,48 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ strbmi r0, [pc], -sl, ror #15 │ │ │ │ strbmi fp, [sl], r8, asr #30 │ │ │ │ - blls 0x1b5158 │ │ │ │ + blls 0x1b5380 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf50346e2 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ stmia ip!, {r1, r6, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac304a │ │ │ │ strbeq r3, [fp, -r0]! │ │ │ │ - blls 0x1b5184 │ │ │ │ + blls 0x1b53ac │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf5034667 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ stmia ip!, {r1, r6, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac304a │ │ │ │ - blls 0x1cc160 │ │ │ │ + blls 0x1cc388 │ │ │ │ tstpeq r2, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8384652 │ │ │ │ movwcc fp, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf7244650 │ │ │ │ - @ instruction: 0x463af995 │ │ │ │ + ldrtmi pc, [sl], -r1, lsl #17 @ │ │ │ │ andls r4, r1, r9, asr r6 │ │ │ │ @ instruction: 0xf7244650 │ │ │ │ - rsclt pc, sl, #2342912 @ 0x23c000 │ │ │ │ - teqpne r8, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + rsclt pc, sl, #8060928 @ 0x7b0000 │ │ │ │ + teqpcc r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -245653,25 +245791,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3be5f4 │ │ │ │ - blls 0x35a24c │ │ │ │ + blmi 0x3be81c │ │ │ │ + blls 0x35a474 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fe45 │ │ │ │ + svclt 0x0000fe31 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ @@ -245690,74 +245828,74 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100244 │ │ │ │ + strgt r2, [pc, #-48] @ 0x10046c │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100268 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100490 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e034c │ │ │ │ + blls 0x1e0574 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - stc2l 7, cr15, [r2], {36} @ 0x24 │ │ │ │ + blx 0xfecbe17a │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - ldc2 7, cr15, [ip], #144 @ 0x90 │ │ │ │ + blx 0xfeb3e186 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - teqpne r8, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + teqpcc r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ stmdbcs pc, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [lr], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x3be4c4 │ │ │ │ - blls 0x35a37c │ │ │ │ + blmi 0x3be6ec │ │ │ │ + blls 0x35a5a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fdad │ │ │ │ + svclt 0x0000fd99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x13d1db8 │ │ │ │ - blpl 0x113d774 │ │ │ │ + blmi 0x13d1fe0 │ │ │ │ + blpl 0x113d99c │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbc78c │ │ │ │ + bleq 0xfbc9b4 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb8f7ea │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -245770,15 +245908,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3046 │ │ │ │ @ instruction: 0xf8dc003a │ │ │ │ @ instruction: 0xf8dc103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1b53f4 │ │ │ │ + blls 0x1b561c │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ ldrdcc pc, [r6], #-140 @ 0xffffff74 │ │ │ │ ldrsbteq pc, [sl], -ip @ │ │ │ │ ldrsbtne pc, [lr], -ip @ │ │ │ │ ldrdcs pc, [r2], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -245786,20 +245924,20 @@ │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ ldrbtmi r0, [r2], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andsvc pc, r4, r1, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst3.16 @ instruction: 0xf4874650 │ │ │ │ vst4.16 {d4[0],d5[0],d6[0],d7[0]}, [r1], r0 │ │ │ │ - @ instruction: 0xf7244100 │ │ │ │ - @ instruction: 0x4639f859 │ │ │ │ + @ instruction: 0xf7234100 │ │ │ │ + ldrtmi pc, [r9], -r5, asr #30 @ │ │ │ │ andls r4, r1, r2, asr #12 │ │ │ │ - @ instruction: 0xf7244650 │ │ │ │ - rsclt pc, sl, #5439488 @ 0x530000 │ │ │ │ - teqpne r8, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + @ instruction: 0xf7234650 │ │ │ │ + rsclt pc, sl, #63, 30 @ 0xfc │ │ │ │ + teqpcc r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -245811,77 +245949,77 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9802 │ │ │ │ - blmi 0x3c037c │ │ │ │ - blls 0x35a4c4 │ │ │ │ + blmi 0x3c05a4 │ │ │ │ + blls 0x35a6ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fd09 │ │ │ │ + svclt 0x0000fcf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xfc4f8 │ │ │ │ + beq 0xfc720 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d057 │ │ │ │ ldrbeq r5, [r2, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x1004bc │ │ │ │ + strgt r2, [pc, #-48] @ 0x1006e4 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x1004e0 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100708 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ stmdals r3, {r0, r1, r3, r5, pc} │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8504672 │ │ │ │ @ instruction: 0xf1015024 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ @ instruction: 0xf7249301 │ │ │ │ - stmdbls r1, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf7244628 │ │ │ │ - vbic.i16 , #61184 @ 0xef00 │ │ │ │ + vmull.u , d6, d3[6] │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ stcls 3, cr0, [r2, #-212] @ 0xffffff2c │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -245897,25 +246035,25 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r0], #-744 @ 0xfffffd18 │ │ │ │ + mrrc2 1, 11, pc, ip, cr10 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x1392030 │ │ │ │ - blpl 0x113d9ec │ │ │ │ + blmi 0x1392258 │ │ │ │ + blpl 0x113dc14 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbca04 │ │ │ │ + bleq 0xfbcc2c │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 7, 7, cr15, cr12, cr10, {7} │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -245928,15 +246066,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3046 │ │ │ │ @ instruction: 0xf8dc003a │ │ │ │ @ instruction: 0xf8dc103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1b566c │ │ │ │ + blls 0x1b5894 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ ldrdcc pc, [r6], #-140 @ 0xffffff74 │ │ │ │ ldrsbteq pc, [sl], -ip @ │ │ │ │ ldrsbtne pc, [lr], -ip @ │ │ │ │ ldrdcs pc, [r2], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -245944,147 +246082,147 @@ │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ @ instruction: 0xf8390102 │ │ │ │ @ instruction: 0x46727014 │ │ │ │ @ instruction: 0xf8313302 │ │ │ │ vst1.8 @ instruction: 0xf4871014 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ - @ instruction: 0xff1ef723 │ │ │ │ + cdp2 7, 0, cr15, cr10, cr3, {1} │ │ │ │ @ instruction: 0x46424639 │ │ │ │ ldrbmi r9, [r0], -r1 │ │ │ │ - @ instruction: 0xff18f723 │ │ │ │ + cdp2 7, 0, cr15, cr4, cr3, {1} │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0001030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9da780 │ │ │ │ + b 0x9da9a8 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x1002fb │ │ │ │ + strne pc, [pc, #-965] @ 0x100523 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r2, {r0, r1, r2, r4, r7, r8, ip, lr, pc} │ │ │ │ cdp2 7, 8, cr15, cr14, cr10, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff4bcdde │ │ │ │ + blx 0xfefbd006 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xfc76c │ │ │ │ + beq 0xfc994 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d056 │ │ │ │ ldrbeq r5, [r2, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100730 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100958 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100754 │ │ │ │ + strgt r2, [pc, #-48] @ 0x10097c │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e0838 │ │ │ │ + blls 0x1e0a60 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ movwmi pc, #256 @ 0x100 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #6 │ │ │ │ - blx 0x143e43c │ │ │ │ + @ instruction: 0xf938f724 │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - blx 0x12be448 │ │ │ │ + @ instruction: 0xf932f724 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - teqpne r8, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + teqpcc r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ - bcs 0x4fd700 │ │ │ │ + bcs 0x4fd928 │ │ │ │ ldrbmi r3, [r6], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7ea4648 │ │ │ │ - blmi 0x3bffd8 │ │ │ │ - blls 0x35a868 │ │ │ │ + blmi 0x3c0200 │ │ │ │ + blls 0x35aa90 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fb37 │ │ │ │ + svclt 0x0000fb23 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], ip, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfd47 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r0, asr #20 │ │ │ │ - beq 0xfbcc88 │ │ │ │ + beq 0xfbceb0 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r2, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x2358bc │ │ │ │ + blls 0x235ae4 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246094,58 +246232,58 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x2609b0 │ │ │ │ + blls 0x260bd8 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andsvc pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8457 @ 0x2109 @ │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ movwcs fp, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7278832 │ │ │ │ - @ instruction: 0xf8cdffbd │ │ │ │ + @ instruction: 0xf8cdfea9 │ │ │ │ ldrbmi r8, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xffb4f727 │ │ │ │ + cdp2 7, 10, cr15, cr0, cr7, {1} │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9da9fc │ │ │ │ + b 0x9dac24 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x100577 │ │ │ │ + strne pc, [pc, #-965] @ 0x10079f │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r2, r4, r7, r8, ip, lr, pc} │ │ │ │ ldc2l 7, cr15, [r0, #-936] @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe53d058 │ │ │ │ + blx 0x203d280 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2886 @ 0xfffff4ba │ │ │ │ @@ -246175,30 +246313,30 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - bls 0x260ad4 │ │ │ │ + bls 0x260cfc │ │ │ │ movweq pc, #16650 @ 0x410a @ │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13872 @ 0x3630 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf830f72a │ │ │ │ + @ instruction: 0xff1cf729 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ - @ instruction: 0xf72a4630 │ │ │ │ - vmlal.u8 , d7, d23 │ │ │ │ + @ instruction: 0xf7294630 │ │ │ │ + vmov.f32 d31, #-1.1875 @ 0xbf980000 │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ mcrls 3, 0, r0, cr4, cr5, {1} │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ @@ -246214,37 +246352,37 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9f6f1ba │ │ │ │ + @ instruction: 0xf9e2f1ba │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfc07 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r0, asr #20 │ │ │ │ - beq 0xfbcf08 │ │ │ │ + beq 0xfbd130 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x235b3c │ │ │ │ + blls 0x235d64 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246254,30 +246392,30 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x260c30 │ │ │ │ + blls 0x260e58 │ │ │ │ andslt pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf1097014 │ │ │ │ ldrtmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ vst1.8 {d12[0]}, [r1], r0 │ │ │ │ ldmdahi r2!, {r8, lr} │ │ │ │ - cdp2 7, 7, cr15, cr10, cr7, {1} │ │ │ │ + stc2l 7, cr15, [r6, #-156]! @ 0xffffff64 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf7274638 │ │ │ │ - rsclt pc, sl, #1808 @ 0x710 │ │ │ │ - teqpne r8, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + rsclt pc, sl, #5952 @ 0x1740 │ │ │ │ + teqpcc r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -246289,25 +246427,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3bfc04 │ │ │ │ - blls 0x3dac3c │ │ │ │ + blmi 0x3bfe2c │ │ │ │ + blls 0x3dae64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000f94d │ │ │ │ + svclt 0x0000f939 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ @@ -246337,78 +246475,78 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - blls 0x260d5c │ │ │ │ + blls 0x260f84 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10a6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, sl, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf729682a │ │ │ │ - @ instruction: 0xf8cdfee9 │ │ │ │ + @ instruction: 0xf8cdfdd5 │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - cdp2 7, 14, cr15, cr0, cr9, {1} │ │ │ │ + stc2l 7, cr15, [ip, #164] @ 0xa4 │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - teqpne r8, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + teqpcc r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ stmdbcs pc, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [pc], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ea4658 │ │ │ │ - blmi 0x3bfac8 │ │ │ │ - blls 0x3dad78 │ │ │ │ + blmi 0x3bfcf0 │ │ │ │ + blls 0x3dafa0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000f8af │ │ │ │ + svclt 0x0000f89b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfabf │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r0, asr #22 │ │ │ │ - bleq 0xfbd19c │ │ │ │ + bleq 0xfbd3c4 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r6, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x235dcc │ │ │ │ + blls 0x235ff4 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246418,74 +246556,74 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x260ec0 │ │ │ │ + blls 0x2610e8 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ andshi pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8458 @ 0x210a @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ movwcs r7, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ strmi pc, [r0, -r7, lsl #9] │ │ │ │ @ instruction: 0xf7278832 │ │ │ │ - @ instruction: 0xf8cdfd31 │ │ │ │ + @ instruction: 0xf8cdfc1d │ │ │ │ ldrtmi r9, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - stc2 7, cr15, [r8, #-156]! @ 0xffffff64 │ │ │ │ + ldc2 7, cr15, [r4], {39} @ 0x27 │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9daf14 │ │ │ │ + b 0x9db13c │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x100a8f │ │ │ │ + strne pc, [pc, #-965] @ 0x100cb7 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r4, r7, r8, ip, lr, pc} │ │ │ │ - blx 0xff23ee08 │ │ │ │ + blx 0xff23f030 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf804f1ba │ │ │ │ + @ instruction: 0xfff0f1b9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r2, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xfcf00 │ │ │ │ + beq 0xfd128 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05d │ │ │ │ ldrbeq r5, [sl, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -246501,78 +246639,78 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - bls 0x260fec │ │ │ │ + bls 0x261214 │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf1034630 │ │ │ │ movwls r4, #13056 @ 0x3300 │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ - stc2 7, cr15, [r0, #164]! @ 0xa4 │ │ │ │ + stc2 7, cr15, [ip], {41} @ 0x29 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf7294630 │ │ │ │ - @ instruction: 0xf3c7fd97 │ │ │ │ + vmull.u8 , d23, d3 │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ mcrls 3, 0, r0, cr4, cr5, {1} │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ eorvs r4, lr, lr, asr r0 │ │ │ │ vbic.i16 d27, #252 @ 0x00fc │ │ │ │ strcc r2, [r8, #-2575] @ 0xfffff5f1 │ │ │ │ strcs r4, [r2], #-1623 @ 0xfffff9a9 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4648d199 │ │ │ │ - blx 0xabef44 │ │ │ │ + blx 0xabf16c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff66f1b9 │ │ │ │ + @ instruction: 0xff52f1b9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdf977 │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r0, asr #22 │ │ │ │ - bleq 0xfbd42c │ │ │ │ + bleq 0xfbd654 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x23605c │ │ │ │ + blls 0x236284 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246582,30 +246720,30 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x261150 │ │ │ │ + blls 0x261378 │ │ │ │ andsvc pc, r4, sl, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r7], r2 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0xf10a8014 │ │ │ │ strbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {lr, pc} │ │ │ │ - blx 0xffbbed26 │ │ │ │ + blx 0xff6bef4c │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf7274640 │ │ │ │ - rsclt pc, sl, #230400 @ 0x38400 │ │ │ │ - teqpne r8, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + rsclt pc, sl, #839680 @ 0xcd000 │ │ │ │ + teqpcc r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -246617,39 +246755,39 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3bf6e4 │ │ │ │ - blls 0x3db15c │ │ │ │ + blmi 0x3bf90c │ │ │ │ + blls 0x3db384 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000febd │ │ │ │ + svclt 0x0000fea9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xfd190 │ │ │ │ + beq 0xfd3b8 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05c │ │ │ │ ldrbeq r5, [sl, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -246665,69 +246803,69 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - blls 0x26127c │ │ │ │ + blls 0x2614a4 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10b6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs sl!, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7292300 │ │ │ │ - @ instruction: 0xf8cdfc59 │ │ │ │ + @ instruction: 0xf8cdfb45 │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - mrrc2 7, 2, pc, r0, cr9 @ │ │ │ │ + blx 0x103f0b6 │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - teqpne r8, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + teqpcc r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ - bcs 0x4fe134 │ │ │ │ + bcs 0x4fe35c │ │ │ │ ldrbmi r3, [r7], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ea4648 │ │ │ │ - blmi 0x3bf5a8 │ │ │ │ - blls 0x3db298 │ │ │ │ + blmi 0x3bf7d0 │ │ │ │ + blls 0x3db4c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fe1f │ │ │ │ + svclt 0x0000fe0b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1ffaec │ │ │ │ + blx 0xfe1ffd14 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vbic.i16 d17, #8 @ 0x0008 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf7ea0935 │ │ │ │ ldrcc pc, [sl, -r9, lsr #16]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -246738,46 +246876,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #45824 @ 0xb300 │ │ │ │ + rsclt pc, sl, #162816 @ 0x27c00 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c93a4 │ │ │ │ + b 0x9c95cc │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7ea4658 │ │ │ │ - blmi 0x3bf4dc │ │ │ │ - blls 0x25b364 │ │ │ │ + blmi 0x3bf704 │ │ │ │ + blls 0x25b58c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fdb9 │ │ │ │ + svclt 0x0000fda5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd2da8 │ │ │ │ + blmi 0xbd2fd0 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffc4f7e9 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -246785,50 +246923,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd2d38 │ │ │ │ + bhi 0xfd2f60 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - mrrc2 7, 2, pc, r6, cr2 @ │ │ │ │ + blx 0x11bf24e │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x3bf414 │ │ │ │ - blls 0x25b42c │ │ │ │ + blmi 0x3bf63c │ │ │ │ + blls 0x25b654 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fd55 │ │ │ │ + svclt 0x0000fd41 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1ffc80 │ │ │ │ + blx 0xfe1ffea8 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vbic.i16 d17, #8 @ 0x0008 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373aff5f │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -246839,46 +246977,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #242688 @ 0x3b400 │ │ │ │ + rsclt pc, sl, #888832 @ 0xd9000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9538 │ │ │ │ + b 0x9c9760 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c1348 │ │ │ │ - blls 0x25b4f8 │ │ │ │ + blmi 0x3c1570 │ │ │ │ + blls 0x25b720 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fcef │ │ │ │ + svclt 0x0000fcdb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd2f3c │ │ │ │ + blmi 0xbd3164 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 15, cr15, cr10, cr9, {7} │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -246886,50 +247024,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd2ecc │ │ │ │ + bhi 0xfd30f4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2 7, cr15, [ip], {34} @ 0x22 │ │ │ │ + blx 0xfff3f3e0 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c1280 │ │ │ │ - blls 0x25b5c0 │ │ │ │ + blmi 0x3c14a8 │ │ │ │ + blls 0x25b7e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fc8b │ │ │ │ + svclt 0x0000fc77 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1ffe14 │ │ │ │ + blx 0xfe20003c │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vbic.i16 d17, #8 @ 0x0008 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373afe95 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -246940,46 +247078,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #348 @ 0x15c │ │ │ │ + rsclt pc, sl, #1072 @ 0x430 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c96cc │ │ │ │ + b 0x9c98f4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c11b4 │ │ │ │ - blls 0x25b68c │ │ │ │ + blmi 0x3c13dc │ │ │ │ + blls 0x25b8b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fc25 │ │ │ │ + svclt 0x0000fc11 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd30d0 │ │ │ │ + blmi 0xbd32f8 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 3, cr15, cr0, cr9, {7} │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -246987,50 +247125,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd3060 │ │ │ │ + bhi 0xfd3288 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - blx 0xff13f350 │ │ │ │ + @ instruction: 0xf9acf723 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c10ec │ │ │ │ - blls 0x25b754 │ │ │ │ + blmi 0x3c1314 │ │ │ │ + blls 0x25b97c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fbc1 │ │ │ │ + svclt 0x0000fbad │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe1fffa8 │ │ │ │ + blx 0xfe2001d0 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vbic.i16 d17, #8 @ 0x0008 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ ldrcc pc, [sl, -fp, asr #27]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -247038,51 +247176,51 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ cmpppl r0, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ strle r3, [fp], #-314 @ 0xfffffec6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfebb8c │ │ │ │ + bhi 0xfebdb4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf7278830 │ │ │ │ - rsclt pc, sl, #6488064 @ 0x630000 │ │ │ │ + @ instruction: 0xf7268830 │ │ │ │ + rsclt pc, sl, #316 @ 0x13c │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9868 │ │ │ │ + b 0x9c9a90 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c1018 │ │ │ │ - blls 0x2db828 │ │ │ │ + blmi 0x3c1240 │ │ │ │ + blls 0x2dba50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fb57 │ │ │ │ + svclt 0x0000fb43 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc5326c │ │ │ │ + blmi 0xc53494 │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #-932]! @ 0xfffffc5c │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -247095,47 +247233,47 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdavs r0!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf910f729 │ │ │ │ + @ instruction: 0xfffcf728 │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c0f48 │ │ │ │ - blls 0x2db8f8 │ │ │ │ + blmi 0x3c1170 │ │ │ │ + blls 0x2dbb20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000faef │ │ │ │ + svclt 0x0000fadb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe20014c │ │ │ │ + blx 0xfe200374 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vbic.i16 d17, #8 @ 0x0008 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373afcf9 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -247143,51 +247281,51 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ subpl pc, r0, #46137344 @ 0x2c00000 │ │ │ │ strle r3, [fp], #-570 @ 0xfffffdc6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfec130 │ │ │ │ + bhi 0xfec358 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2081 @ 0x821 │ │ │ │ andls r8, r0, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf7264652 │ │ │ │ - rsclt pc, sl, #580 @ 0x244 │ │ │ │ + rsclt pc, sl, #2000 @ 0x7d0 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9a0c │ │ │ │ + b 0x9c9c34 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c0e74 │ │ │ │ - blls 0x2db9cc │ │ │ │ + blmi 0x3c109c │ │ │ │ + blls 0x2dbbf4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fa85 │ │ │ │ + svclt 0x0000fa71 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc53410 │ │ │ │ + blmi 0xc53638 │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0], {233} @ 0xe9 │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -247195,39 +247333,39 @@ │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x181a34 │ │ │ │ + bge 0x181c5c │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ andls r3, r0, #0 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #6 │ │ │ │ ldmdavs r0!, {r0, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf83ef729 │ │ │ │ + @ instruction: 0xff2af728 │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c0da4 │ │ │ │ - blls 0x2dba9c │ │ │ │ + blmi 0x3c0fcc │ │ │ │ + blls 0x2dbcc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fa1d │ │ │ │ + svclt 0x0000fa09 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @@ -247237,302 +247375,302 @@ │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x114153c │ │ │ │ + bllt 0x1141314 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 10, cr15, cr2, cr1, {1} │ │ │ │ + stc2 7, cr15, [lr, #132] @ 0x84 │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7363402 │ │ │ │ - vqdmulh.s , , d3[6] │ │ │ │ + vorr.i16 , #55040 @ 0xd700 │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fc91 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afcab │ │ │ │ + @ instruction: 0xf50afb97 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ @ instruction: 0x4630e7db │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afc9f │ │ │ │ + @ instruction: 0xf50afb8b │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0xff7bfad2 │ │ │ │ + blx 0xff7bfcfa │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101777 │ │ │ │ + strne pc, [pc, #-965] @ 0x10199f │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fc51 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - ldmdblt r8, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 11, cr15, cr4, cr1, {1} │ │ │ │ + stc2 7, cr15, [r0, #132]! @ 0x84 │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - mcrr2 7, 3, pc, r8, cr6 @ │ │ │ │ + blx 0xe3fa7e │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - stc2 7, cr15, [r2], {57} @ 0x39 │ │ │ │ + blx 0x1cbfa96 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ ldchi 6, cr4, [r3, #-256] @ 0xffffff00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7218513 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r7, ror #1 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afc71 │ │ │ │ + @ instruction: 0xf50afb5d │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0xfe1bfb82 │ │ │ │ + blx 0xfe1bfdaa │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x11413dc │ │ │ │ + bllt 0x11411b4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [r2, #132]! @ 0x84 │ │ │ │ + ldc2l 7, cr15, [lr], {33} @ 0x21 │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7363402 │ │ │ │ - @ instruction: 0xf3c5fbcb │ │ │ │ + @ instruction: 0xf3c5fab7 │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afbfb │ │ │ │ + @ instruction: 0xf50afae7 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ @ instruction: 0x4630e7db │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afbef │ │ │ │ + @ instruction: 0xf50afadb │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0xbbfc32 │ │ │ │ + blx 0xbbfe5a │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x1018d7 │ │ │ │ + strne pc, [pc, #-965] @ 0x101aff │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, lsr #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - ldmdblt r8, {r0, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 0, cr15, cr4, cr1, {1} │ │ │ │ + ldc2l 7, cr15, [r0], #132 @ 0x84 │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - blx 0xfeb3f9b6 │ │ │ │ + blx 0xfe63fbdc │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0xff5bf9ce │ │ │ │ + blx 0xff0bfbf4 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ ldchi 6, cr4, [r3, #-256] @ 0xffffff00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7218513 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r7, ror #1 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afbc1 │ │ │ │ + @ instruction: 0xf50afaad │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0xff5bfce0 │ │ │ │ + blx 0xff5bff08 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x134127c │ │ │ │ + bllt 0x1341054 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2l 7, cr15, [r2, #-132] @ 0xffffff7c │ │ │ │ + stc2 7, cr15, [lr], #-132 @ 0xffffff7c │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0x3bfa52 │ │ │ │ - streq pc, [pc, #965] @ 0x102141 │ │ │ │ + @ instruction: 0xf9f6f736 │ │ │ │ + streq pc, [pc, #965] @ 0x102369 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ - blx 0xd3fd2e │ │ │ │ + blx 0xd3ff56 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x13bfa8a │ │ │ │ + blx 0xebfcb0 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534680 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7da8753 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0x10bfaa2 │ │ │ │ + blx 0xbbfcc8 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534606 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7c98753 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0x1fbfd90 │ │ │ │ + blx 0x1fbffb8 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101a37 │ │ │ │ + strne pc, [pc, #-965] @ 0x101c5f │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - stmdblt r0!, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r2, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [r4, #-132] @ 0xffffff7c │ │ │ │ + mcrr2 7, 2, pc, r0, cr1 @ │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf7364100 │ │ │ │ - strmi pc, [r6], -r7, ror #21 │ │ │ │ + @ instruction: 0x4606f9d3 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afb21 │ │ │ │ + @ instruction: 0xf50afa0d │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ - ldc2 7, cr15, [ip, #-132]! @ 0xffffff7c │ │ │ │ + stc2 7, cr15, [r8], #-132 @ 0xffffff7c │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x53fb52 │ │ │ │ + @ instruction: 0xf9fcf739 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldchi 6, cr4, [r3, #-512] @ 0xfffffe00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bfi r8, r3, #10, #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0x9bfe40 │ │ │ │ + blx 0x9c0068 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x134111c │ │ │ │ + bllt 0x1340ef4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2 7, cr15, [r2], {33} @ 0x21 │ │ │ │ + blx 0x20bfd76 │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0x1bbfbb0 │ │ │ │ - streq pc, [pc, #965] @ 0x1022a1 │ │ │ │ + @ instruction: 0xf956f736 │ │ │ │ + streq pc, [pc, #965] @ 0x1024c9 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ - blx 0xfe13fe8c │ │ │ │ + blx 0xfe1400b4 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0xfe7bfbe8 │ │ │ │ + @ instruction: 0xf986f739 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534680 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7da8753 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0xfe4bfc00 │ │ │ │ + @ instruction: 0xf97af739 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534606 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7c98753 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -247540,43 +247678,43 @@ │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ @ instruction: 0xf9caf7e9 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101b97 │ │ │ │ + strne pc, [pc, #-965] @ 0x101dbf │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, asr #20 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - stmdblt r0!, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2 7, cr15, [r4], #132 @ 0x84 │ │ │ │ + blx 0xfe53fe3e │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf7364100 │ │ │ │ - strmi pc, [r6], -r7, asr #20 │ │ │ │ + @ instruction: 0x4606f933 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afa71 │ │ │ │ + @ instruction: 0xf50af95d │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ - stc2 7, cr15, [ip], {33} @ 0x21 │ │ │ │ + blx 0x1f3fe6e │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x193fcb0 │ │ │ │ + @ instruction: 0xf94cf739 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldchi 6, cr4, [r3, #-512] @ 0xfffffe00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bfi r8, r3, #10, #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -247592,30 +247730,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf922f7e9 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b60b8 │ │ │ │ + blx 0x12b62e0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182090 │ │ │ │ + bge 0x1822b8 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - mrc2 7, 3, pc, cr14, cr6, {1} │ │ │ │ + stc2l 7, cr15, [sl, #-216]! @ 0xffffff28 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247629,26 +247767,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 7, pc, cr8, cr8, {5} @ │ │ │ │ + mrc2 1, 6, pc, cr4, cr8, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d3b18 │ │ │ │ + blx 0x8d3d40 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e9083a │ │ │ │ strcs pc, [r3], #-2293 @ 0xfffff70b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e94648 │ │ │ │ stmib sp, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -247665,15 +247803,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - mcr2 7, 0, pc, cr10, cr6, {1} @ │ │ │ │ + ldc2l 7, cr15, [r6], #216 @ 0xd8 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247687,15 +247825,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 3, pc, cr4, cr8, {5} │ │ │ │ + mcr2 1, 3, pc, cr0, cr8, {5} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247708,30 +247846,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf83af7e9 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6288 │ │ │ │ + blx 0x12f64b0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182260 │ │ │ │ + bge 0x182488 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - ldc2 7, cr15, [lr, #216] @ 0xd8 │ │ │ │ + stc2 7, cr15, [sl], {54} @ 0x36 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247745,15 +247883,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 0, pc, cr0, cr8, {5} @ │ │ │ │ + stc2l 1, cr15, [ip, #736]! @ 0x2e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247766,52 +247904,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xffc6f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f636c │ │ │ │ + blx 0x12f6594 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182348 │ │ │ │ + bge 0x182570 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364651 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x176a88 │ │ │ │ + bls 0x176cb0 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d2438 │ │ │ │ + b 0x9d2660 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e93cac │ │ │ │ - blmi 0x3c0484 │ │ │ │ - blls 0x2dc3bc │ │ │ │ + blmi 0x3c06ac │ │ │ │ + blls 0x2dc5e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fd8d │ │ │ │ + svclt 0x0000fd79 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247824,30 +247962,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xff52f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6458 │ │ │ │ + blx 0x12b6680 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182430 │ │ │ │ + bge 0x182658 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - stc2 7, cr15, [lr], #216 @ 0xd8 │ │ │ │ + blx 0xfe7c030a │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247861,26 +247999,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r8, #-736] @ 0xfffffd20 │ │ │ │ + stc2 1, cr15, [r4, #-736] @ 0xfffffd20 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d3eb8 │ │ │ │ + blx 0x8d40e0 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-3877 @ 0xfffff0db │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -247897,15 +248035,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - ldc2 7, cr15, [sl], #-216 @ 0xffffff28 │ │ │ │ + blx 0xac03f2 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247919,15 +248057,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r4], #736 @ 0x2e0 │ │ │ │ + ldc2 1, cr15, [r0], {184} @ 0xb8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247940,30 +248078,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 6, cr15, cr10, cr8, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6628 │ │ │ │ + blx 0x12f6850 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182600 │ │ │ │ + bge 0x182828 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - blx 0xff4c02b2 │ │ │ │ + blx 0xfefc04d8 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247977,15 +248115,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r0], #-736 @ 0xfffffd20 │ │ │ │ + ldc2 1, cr15, [ip], {184} @ 0xb8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247998,52 +248136,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2l 7, cr15, [r6, #928]! @ 0x3a0 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f670c │ │ │ │ + blx 0x12f6934 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1826e8 │ │ │ │ + bge 0x182910 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364651 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x176e28 │ │ │ │ + bls 0x177050 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d27d8 │ │ │ │ + b 0x9d2a00 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c20e4 │ │ │ │ - blls 0x2dc75c │ │ │ │ + blmi 0x3c230c │ │ │ │ + blls 0x2dc984 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fbbd │ │ │ │ + svclt 0x0000fba9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248056,30 +248194,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ stc2 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b67f8 │ │ │ │ + blx 0x12b6a20 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1827d0 │ │ │ │ + bge 0x1829f8 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xff8c0480 │ │ │ │ + @ instruction: 0xf9caf736 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248093,26 +248231,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x133eee2 │ │ │ │ + blx 0xe3f10a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4258 │ │ │ │ + blx 0x8d4480 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-3413 @ 0xfffff2ab │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248129,15 +248267,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - blx 0x1bc0568 │ │ │ │ + @ instruction: 0xf956f736 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248151,15 +248289,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff63efc8 │ │ │ │ + blx 0xff13f1f0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248172,30 +248310,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2 7, cr15, [sl], {232} @ 0xe8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f69c8 │ │ │ │ + blx 0x12f6bf0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1829a0 │ │ │ │ + bge 0x182bc8 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf9fef736 │ │ │ │ + @ instruction: 0xf8eaf736 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248209,15 +248347,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x193f0b0 │ │ │ │ + blx 0x143f2d8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248230,88 +248368,88 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ stc2 7, cr15, [r6], #-928 @ 0xfffffc60 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6aac │ │ │ │ + blx 0x12f6cd4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182a88 │ │ │ │ + bge 0x182cb0 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364650 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x1771c8 │ │ │ │ + bls 0x1773f0 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d2b78 │ │ │ │ + b 0x9d2da0 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c1d44 │ │ │ │ - blls 0x2dcafc │ │ │ │ + blmi 0x3c1f6c │ │ │ │ + blls 0x2dcd24 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f9ed │ │ │ │ + svclt 0x0000f9d9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq sl!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfffc0a8e │ │ │ │ + blx 0xfffc0cb6 │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ - blx 0xfedc0a9a │ │ │ │ + blx 0xfedc0cc2 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6b98 │ │ │ │ + blx 0x12b6dc0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182b70 │ │ │ │ + bge 0x182d98 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf90ef736 │ │ │ │ + @ instruction: 0xfffaf735 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248325,26 +248463,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf978f1b8 │ │ │ │ + @ instruction: 0xf964f1b8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d45f8 │ │ │ │ + blx 0x8d4820 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-2949 @ 0xfffff47b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248361,222 +248499,222 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - @ instruction: 0xf89af736 │ │ │ │ + @ instruction: 0xff86f735 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0xff240c02 │ │ │ │ + blx 0xff240e2a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf904f1b8 │ │ │ │ + @ instruction: 0xf8f0f1b8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x5c0c5e │ │ │ │ + blx 0x5c0e86 │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0xff3c0c68 │ │ │ │ + blx 0xff3c0e90 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6d68 │ │ │ │ + blx 0x12f6f90 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182d40 │ │ │ │ + bge 0x182f68 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf82ef736 │ │ │ │ + @ instruction: 0xff1af735 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, lr, r7, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi r3, #1610612747 @ 0x6000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0x1540cea │ │ │ │ + blx 0x1540f12 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf890f1b8 │ │ │ │ + @ instruction: 0xf87cf1b8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe8c0d44 │ │ │ │ + blx 0xfe8c0f6c │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0x16c0d50 │ │ │ │ + blx 0x16c0f78 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6e4c │ │ │ │ + blx 0x12f7074 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182e28 │ │ │ │ + bge 0x183050 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x177568 │ │ │ │ + bls 0x177790 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d2f18 │ │ │ │ + b 0x9d3140 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c19a4 │ │ │ │ - blls 0x2dce9c │ │ │ │ + blmi 0x3c1bcc │ │ │ │ + blls 0x2dd0c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f81d │ │ │ │ + svclt 0x0000f809 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq sl!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xbc0e2c │ │ │ │ + blx 0xbc1054 │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf9e2f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6f38 │ │ │ │ + blx 0x12b7160 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182f10 │ │ │ │ + bge 0x183138 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xff3ef735 │ │ │ │ + mcr2 7, 1, pc, cr10, cr5, {1} @ │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0x1b40eb8 │ │ │ │ + blx 0x1b410e0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffa8f1b7 │ │ │ │ + @ instruction: 0xff94f1b7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4998 │ │ │ │ + blx 0x8d4bc0 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-2485 @ 0xfffff64b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248593,15 +248731,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - mcr2 7, 6, pc, cr10, cr5, {1} @ │ │ │ │ + ldc2 7, cr15, [r6, #212]! @ 0xd4 │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248615,15 +248753,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff34f1b7 │ │ │ │ + @ instruction: 0xff20f1b7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248636,30 +248774,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf8faf7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f7108 │ │ │ │ + blx 0x12f7330 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1830e0 │ │ │ │ + bge 0x183308 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - mrc2 7, 2, pc, cr14, cr5, {1} │ │ │ │ + stc2l 7, cr15, [sl, #-212] @ 0xffffff2c │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248673,15 +248811,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 6, pc, cr0, cr7, {5} @ │ │ │ │ + mcr2 1, 5, pc, cr12, cr7, {5} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248694,52 +248832,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf886f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f71ec │ │ │ │ + blx 0x12f7414 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1831c8 │ │ │ │ + bge 0x1833f0 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x177908 │ │ │ │ + bls 0x177b30 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d32b8 │ │ │ │ + b 0x9d34e0 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c1604 │ │ │ │ - blls 0x2dd23c │ │ │ │ + blmi 0x3c182c │ │ │ │ + blls 0x2dd464 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fe4d │ │ │ │ + svclt 0x0000fe39 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248752,30 +248890,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf812f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b72d8 │ │ │ │ + blx 0x12b7500 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1832b0 │ │ │ │ + bge 0x1834d8 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - stc2l 7, cr15, [lr, #-212]! @ 0xffffff2c │ │ │ │ + mrrc2 7, 3, pc, sl, cr5 @ │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248789,26 +248927,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r8, #732] @ 0x2dc │ │ │ │ + stc2l 1, cr15, [r4, #732] @ 0x2dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4d38 │ │ │ │ + blx 0x8d4f60 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e7083a │ │ │ │ strcs pc, [r3], #-4069 @ 0xfffff01b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248825,15 +248963,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - ldc2l 7, cr15, [sl], #212 @ 0xd4 │ │ │ │ + blx 0xffac126e │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248847,15 +248985,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r4, #-732]! @ 0xfffffd24 │ │ │ │ + ldc2l 1, cr15, [r0, #-732] @ 0xfffffd24 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248868,30 +249006,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xff2af7e7 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f74a8 │ │ │ │ + blx 0x12f76d0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x183480 │ │ │ │ + bge 0x1836a8 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - stc2 7, cr15, [lr], {53} @ 0x35 │ │ │ │ + blx 0x1fc1356 │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248905,15 +249043,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r0], #732 @ 0x2dc │ │ │ │ + ldc2l 1, cr15, [ip], {183} @ 0xb7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248926,64 +249064,64 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 11, cr15, cr6, cr7, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f758c │ │ │ │ + blx 0x12f77b4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x183568 │ │ │ │ + bge 0x183790 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x177ca8 │ │ │ │ + bls 0x177ed0 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d3658 │ │ │ │ + b 0x9d3880 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e73cac │ │ │ │ - blmi 0x3c3264 │ │ │ │ - blls 0x2dd5dc │ │ │ │ + blmi 0x3c348c │ │ │ │ + blls 0x2dd804 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fc7d │ │ │ │ + svclt 0x0000fc69 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc1501c │ │ │ │ + blmi 0xc15244 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 8, cr15, cr8, cr7, {7} │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -248991,50 +249129,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd4fb0 │ │ │ │ + bhi 0xfd51d8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7954651 │ │ │ │ - rsclt pc, sl, #74752 @ 0x12400 │ │ │ │ + rsclt pc, sl, #217088 @ 0x35000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9cb6e8 │ │ │ │ + b 0x9cb910 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3c3198 │ │ │ │ - blls 0x25d6a8 │ │ │ │ + blmi 0x3c33c0 │ │ │ │ + blls 0x25d8d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fc17 │ │ │ │ + svclt 0x0000fc03 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd50e8 │ │ │ │ + blmi 0xbd5310 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 2, cr15, cr2, cr7, {7} │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249042,49 +249180,49 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd507c │ │ │ │ + bhi 0xfd52a4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0xffa41536 │ │ │ │ + blx 0xff54175c │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x103abd │ │ │ │ + streq pc, [pc, #965] @ 0x103ce5 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ cdp2 7, 7, cr15, cr2, cr7, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfedbfe0a │ │ │ │ + blx 0xfe8c0032 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc151b0 │ │ │ │ + blmi 0xc153d8 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr, #924]! @ 0x39c │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249092,50 +249230,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5144 │ │ │ │ + bhi 0xfd536c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7954651 │ │ │ │ - rsclt pc, sl, #716800 @ 0xaf000 │ │ │ │ + rsclt pc, sl, #2539520 @ 0x26c000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9cb87c │ │ │ │ + b 0x9cbaa4 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3c3004 │ │ │ │ - blls 0x25d83c │ │ │ │ + blmi 0x3c322c │ │ │ │ + blls 0x25da64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fb4d │ │ │ │ + svclt 0x0000fb39 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd527c │ │ │ │ + blmi 0xbd54a4 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8, #-924] @ 0xfffffc64 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249143,49 +249281,49 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5210 │ │ │ │ + bhi 0xfd5438 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0x13c16ca │ │ │ │ + blx 0xec18f0 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x103c51 │ │ │ │ + streq pc, [pc, #965] @ 0x103e79 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ stc2 7, cr15, [r8, #924]! @ 0x39c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffb3ff9c │ │ │ │ + blx 0xff6401c4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd5348 │ │ │ │ + blmi 0xbd5570 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4], #924 @ 0x39c │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249193,49 +249331,49 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd52d8 │ │ │ │ + bhi 0xfd5500 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xf886f795 │ │ │ │ + @ instruction: 0xff72f794 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2e74 │ │ │ │ - blls 0x25d9cc │ │ │ │ + blmi 0x3c309c │ │ │ │ + blls 0x25dbf4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fa85 │ │ │ │ + svclt 0x0000fa71 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd5410 │ │ │ │ + blmi 0xbd5638 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0], {231} @ 0xe7 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249243,49 +249381,49 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd53a0 │ │ │ │ + bhi 0xfd55c8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xf8eef795 │ │ │ │ + @ instruction: 0xffdaf794 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2dac │ │ │ │ - blls 0x25da94 │ │ │ │ + blmi 0x3c2fd4 │ │ │ │ + blls 0x25dcbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fa21 │ │ │ │ + svclt 0x0000fa0d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd54d8 │ │ │ │ + blmi 0xbd5700 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip], #-924 @ 0xfffffc64 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249293,320 +249431,320 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5468 │ │ │ │ + bhi 0xfd5690 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xffdcf794 │ │ │ │ + mcr2 7, 6, pc, cr8, cr4, {4} @ │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2ce4 │ │ │ │ - blls 0x25db5c │ │ │ │ + blmi 0x3c2f0c │ │ │ │ + blls 0x25dd84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f9bd │ │ │ │ + svclt 0x0000f9a9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd55a0 │ │ │ │ + blmi 0xbd57c8 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff341aee │ │ │ │ + blx 0xff341d16 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5530 │ │ │ │ + bhi 0xfd5758 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xf844f795 │ │ │ │ + @ instruction: 0xff30f794 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2c1c │ │ │ │ - blls 0x25dc24 │ │ │ │ + blmi 0x3c2e44 │ │ │ │ + blls 0x25de4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f959 │ │ │ │ + svclt 0x0000f945 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd55458 │ │ │ │ + bmi 0xd55680 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - ldmdbne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x19c1bba │ │ │ │ + blx 0x19c1de2 │ │ │ │ mlascc ip, r7, r8, pc @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - blls 0x14c428 │ │ │ │ + blls 0x14c650 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorscc pc, ip, r7, lsl #17 │ │ │ │ eorle r0, r2, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ eorseq pc, sl, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d70c08 │ │ │ │ @ instruction: 0xf8d72042 │ │ │ │ @ instruction: 0xf8d73046 │ │ │ │ @ instruction: 0xf8d7003a │ │ │ │ stmia ip!, {r1, r2, r3, r4, r5, ip} │ │ │ │ - bge 0x183c9c │ │ │ │ + bge 0x183ec4 │ │ │ │ strhcc pc, [sl], #-135 @ 0xffffff79 @ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ tstcs r0, r0, lsr r8 │ │ │ │ - @ instruction: 0xf872f795 │ │ │ │ + @ instruction: 0xff5ef794 │ │ │ │ @ instruction: 0xf859b2eb │ │ │ │ stmdahi r3!, {r0, r1, r4, r5, sp} │ │ │ │ - b 0x9d3cbc │ │ │ │ + b 0x9d3ee4 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x10404d │ │ │ │ + streq pc, [pc, #965] @ 0x104275 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ - blls 0x1383e0 │ │ │ │ + blls 0x138608 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7303c │ │ │ │ - blmi 0x3c2b38 │ │ │ │ - blls 0x2ddd08 │ │ │ │ + blmi 0x3c2d60 │ │ │ │ + blls 0x2ddf30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f8e7 │ │ │ │ + svclt 0x0000f8d3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd5553c │ │ │ │ + bmi 0xd55764 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - ldmdbne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0xffd41c9c │ │ │ │ + blx 0xffd41ec4 │ │ │ │ mlascc ip, r7, r8, pc @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - blls 0x14c50c │ │ │ │ + blls 0x14c734 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorscc pc, ip, r7, lsl #17 │ │ │ │ eorle r0, r2, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ eorseq pc, sl, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d70c08 │ │ │ │ @ instruction: 0xf8d72042 │ │ │ │ @ instruction: 0xf8d73046 │ │ │ │ @ instruction: 0xf8d7003a │ │ │ │ stmia ip!, {r1, r2, r3, r4, r5, ip} │ │ │ │ - bge 0x183d80 │ │ │ │ + bge 0x183fa8 │ │ │ │ strhcc pc, [sl], #-135 @ 0xffffff79 @ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ tstcs r0, r0, lsr r8 │ │ │ │ - @ instruction: 0xf900f795 │ │ │ │ + @ instruction: 0xffecf794 │ │ │ │ @ instruction: 0xf859b2eb │ │ │ │ stmdahi r3!, {r0, r1, r4, r5, sp} │ │ │ │ - b 0x9d3da0 │ │ │ │ + b 0x9d3fc8 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x104131 │ │ │ │ + streq pc, [pc, #965] @ 0x104359 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ - blls 0x1384c4 │ │ │ │ + blls 0x1386ec │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7303c │ │ │ │ - blmi 0x3c2a54 │ │ │ │ - blls 0x2dddec │ │ │ │ + blmi 0x3c2c7c │ │ │ │ + blls 0x2de014 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f875 │ │ │ │ + svclt 0x0000f861 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xc9561c │ │ │ │ + bmi 0xc95844 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x20c1d80 │ │ │ │ + blx 0x20c1fa8 │ │ │ │ mlacc sl, r7, r8, pc @ │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x14c5f0 │ │ │ │ + blls 0x14c818 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorcc pc, sl, r7, lsl #17 │ │ │ │ andsle r0, ip, r2, lsr #14 │ │ │ │ svclt 0x004807e3 │ │ │ │ eoreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ - blvs 0xf86e34 │ │ │ │ - bvs 0xfef1ec04 │ │ │ │ + blvs 0xf8705c │ │ │ │ + bvs 0xfef1ee2c │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, r7, r9, fp, sp, lr} │ │ │ │ - bge 0x183e5c │ │ │ │ + bge 0x184084 │ │ │ │ @ instruction: 0xf8ac8f3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - rsclt pc, r3, #1040 @ 0x410 │ │ │ │ + rsclt pc, r3, #2880 @ 0xb40 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x103e44 │ │ │ │ + strne pc, [pc], #-964 @ 0x10406c │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x1385b4 │ │ │ │ + blls 0x1387dc │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7302a │ │ │ │ - blmi 0x3c297c │ │ │ │ - blls 0x2ddec4 │ │ │ │ + blmi 0x3c2ba4 │ │ │ │ + blls 0x2de0ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f809 │ │ │ │ + @ instruction: 0xf1b68ff0 │ │ │ │ + svclt 0x0000fff5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xc956f4 │ │ │ │ + bmi 0xc9591c │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - ldmdane r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x5c1e58 │ │ │ │ + blx 0x5c2080 │ │ │ │ mlacc sl, r7, r8, pc @ │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x14c6c8 │ │ │ │ + blls 0x14c8f0 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorcc pc, sl, r7, lsl #17 │ │ │ │ andsle r0, ip, r2, lsr #14 │ │ │ │ svclt 0x004807e3 │ │ │ │ eoreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ - blvs 0xf86f0c │ │ │ │ - bvs 0xfef1ecdc │ │ │ │ + blvs 0xf87134 │ │ │ │ + bvs 0xfef1ef04 │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, r7, r9, fp, sp, lr} │ │ │ │ - bge 0x183f34 │ │ │ │ + bge 0x18415c │ │ │ │ @ instruction: 0xf8ac8f3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - rsclt pc, r3, #2576 @ 0xa10 │ │ │ │ + rsclt pc, r3, #9024 @ 0x2340 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x103f1c │ │ │ │ + strne pc, [pc], #-964 @ 0x104144 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x13868c │ │ │ │ + blls 0x1388b4 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7302a │ │ │ │ - blmi 0x3c28a4 │ │ │ │ - blls 0x2ddf9c │ │ │ │ + blmi 0x3c2acc │ │ │ │ + blls 0x2de1c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000ff9d │ │ │ │ + svclt 0x0000ff89 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ - blpl 0x1141390 │ │ │ │ - bmi 0xcd57d0 │ │ │ │ + blpl 0x11415b8 │ │ │ │ + bmi 0xcd59f8 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - bne 0xf4088c │ │ │ │ - beq 0xe80a84 │ │ │ │ + bcc 0xd40ab4 │ │ │ │ + beq 0xe80cac │ │ │ │ @ instruction: 0xf1049000 │ │ │ │ @ instruction: 0xf10b0810 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r8, r9, sl} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf7e70200 │ │ │ │ andcs pc, r0, #2670592 @ 0x28c000 │ │ │ │ stmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -249619,18 +249757,18 @@ │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ @ instruction: 0xf10bbf48 │ │ │ │ strle r0, [fp], #-314 @ 0xfffffec6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfee3e0 │ │ │ │ + bhi 0xfee608 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7958830 │ │ │ │ - rsclt pc, fp, #16640 @ 0x4100 │ │ │ │ + rsclt pc, fp, #46080 @ 0xb400 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ andsmi r8, r0, r3, lsr #16 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @@ -249642,70 +249780,70 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff2ef1b6 │ │ │ │ + @ instruction: 0xff1af1b6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blpl 0x1141474 │ │ │ │ - bmi 0xcd58a8 │ │ │ │ + blpl 0x114169c │ │ │ │ + bmi 0xcd5ad0 │ │ │ │ movwls r4, #1550 @ 0x60e │ │ │ │ - bne 0xf40968 │ │ │ │ - beq 0xe80b60 │ │ │ │ + bcc 0xd40b90 │ │ │ │ + beq 0xe80d88 │ │ │ │ ldmdaeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ streq pc, [r8, -fp, lsl #2]! │ │ │ │ @ instruction: 0xf936f7e7 │ │ │ │ - blls 0x10c878 │ │ │ │ + blls 0x10caa0 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf89b2018 │ │ │ │ stmib sp, {r1, r3, r5, sp}^ │ │ │ │ @ instruction: 0xf88b2900 │ │ │ │ streq r3, [r2, -sl, lsr #32]! │ │ │ │ @ instruction: 0x07e3d01b │ │ │ │ @ instruction: 0xf10bbf48 │ │ │ │ strle r0, [fp], #-296 @ 0xfffffed8 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfee4bc │ │ │ │ + bhi 0xfee6e4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7956828 │ │ │ │ - rsclt pc, r3, #244736 @ 0x3bc00 │ │ │ │ + rsclt pc, r3, #897024 @ 0xdb000 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x1040d4 │ │ │ │ + strne pc, [pc], #-964 @ 0x1042fc │ │ │ │ strbmi r3, [r5, #-1540] @ 0xfffff9fc │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf88b2000 │ │ │ │ @ instruction: 0xf7e7202a │ │ │ │ - blmi 0x3c26ec │ │ │ │ - blls 0x2de154 │ │ │ │ + blmi 0x3c2914 │ │ │ │ + blls 0x2de37c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000fec1 │ │ │ │ + svclt 0x0000fead │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000ba2b │ │ │ │ @ instruction: 0xf7e72301 │ │ │ │ svclt 0x0000ba27 │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000baa9 │ │ │ │ @@ -249717,15 +249855,15 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vbic.i16 d17, #8 @ 0x0008 │ │ │ │ + vbic.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf7e70935 │ │ │ │ @ instruction: 0x373af8bd │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -249735,46 +249873,46 @@ │ │ │ │ strle r3, [sl], #-314 @ 0xfffffec6 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ - blx 0xffac1e5c │ │ │ │ + @ instruction: 0xf9d2f72d │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x104585 │ │ │ │ + streq pc, [pc, #965] @ 0x1047ad │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xf90ef7e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - mcr2 1, 2, pc, cr14, cr6, {5} @ │ │ │ │ + mrc2 1, 1, pc, cr10, cr6, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ ldrmi r4, [r5], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.s8 d20, d3, d14 │ │ │ │ - vmvn.i16 d17, #8 @ 0x0008 │ │ │ │ + vmvn.i16 d19, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf7e70835 │ │ │ │ @ instruction: 0x3728f85b │ │ │ │ @ instruction: 0xf1054604 │ │ │ │ movwcs r0, #2320 @ 0x910 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -249784,34 +249922,34 @@ │ │ │ │ strle r3, [sl], #-296 @ 0xfffffed8 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ - blx 0xffec1f20 │ │ │ │ + @ instruction: 0xf9e2f72d │ │ │ │ ldmdavs r1!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ strcc r6, [r4, #-51] @ 0xffffffcd │ │ │ │ - strne pc, [pc], #-964 @ 0x104284 │ │ │ │ + strne pc, [pc], #-964 @ 0x1044ac │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xf8acf7e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2l 1, cr15, [ip, #728]! @ 0x2d8 │ │ │ │ + ldc2l 1, cr15, [r8, #728] @ 0x2d8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orrcc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ andeq pc, r8, #160, 2 @ 0x28 │ │ │ │ svclt 0x00882a01 │ │ │ │ svclt 0x00942b03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00142810 │ │ │ │ @@ -249821,217 +249959,217 @@ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stmiblt r3!, {r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x504f7c │ │ │ │ + blcc 0x5051a4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6422301 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf8520235 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ - bcs 0x10f450 │ │ │ │ + bcs 0x10f678 │ │ │ │ @ instruction: 0xf8d0d1ef │ │ │ │ - bl 0x1134b8 │ │ │ │ + bl 0x1136e0 │ │ │ │ @ instruction: 0xf8d00083 │ │ │ │ bicsmi r3, fp, #12, 24 @ 0xc00 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b554 │ │ │ │ + bl 0xfec5b77c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d3, d0 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ - blmi 0x1c4824 │ │ │ │ + @ instruction: 0xf6432000 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x1c4a4c │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ svclt 0x0000ffc5 │ │ │ │ - eorseq r2, r5, r0, lsr #27 │ │ │ │ + mlaseq r5, r8, pc, r2 @ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ vaddl.u8 q8, d16, d24 │ │ │ │ ldmiblt r0!, {r6, sp} │ │ │ │ @ instruction: 0x314cf892 │ │ │ │ @ instruction: 0xf8d2b9b3 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x505014 │ │ │ │ + blcc 0x50523c │ │ │ │ stmdale fp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - rsbspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ + rsbvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ eoreq pc, r3, r2, asr r8 @ │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b5d8 │ │ │ │ + bl 0xfec5b800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [r5], -r8, lsl #14 │ │ │ │ pkhbtmi r4, r8, ip, lsl #12 │ │ │ │ svccc 0x00104616 │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ stmiblt r8!, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #34213 @ 0x85a5 @ │ │ │ │ @ instruction: 0xf8c34638 │ │ │ │ @ instruction: 0xf8c582c0 │ │ │ │ @ instruction: 0xf8c56cb0 │ │ │ │ @ instruction: 0xf7694cc0 │ │ │ │ - @ instruction: 0xf784ffe9 │ │ │ │ - @ instruction: 0x0103f991 │ │ │ │ + @ instruction: 0xf784fed5 │ │ │ │ + tstpeq r3, sp, ror r8 @ p-variant is OBSOLETE │ │ │ │ cdpeq 5, 11, cr13, cr3, cr12, {7} │ │ │ │ - blcs 0x2cd424 │ │ │ │ + blcs 0x2cd64c │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ strb r7, [r5, r0, lsl #12]! │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + mvnscc pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andscs pc, r4, fp, asr #12 │ │ │ │ + andmi pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - ldc2l 1, cr15, [r4, #-516] @ 0xfffffdfc │ │ │ │ - eorseq r2, r5, ip, lsr #27 │ │ │ │ + ldc2l 1, cr15, [r8, #-516] @ 0xfffffdfc │ │ │ │ + eorseq r2, r5, r4, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5b648 │ │ │ │ + bl 0xfec5b870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r0, ror #2 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #32 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x4738b8 │ │ │ │ + bcs 0x473ae0 │ │ │ │ stmdale pc!, {r0, r2, r3, r5, ip, lr, pc} @ │ │ │ │ - bcs 0x212ca0 │ │ │ │ - blcs 0x57a848 │ │ │ │ + bcs 0x212ec8 │ │ │ │ + blcs 0x57aa70 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xff98f7ff │ │ │ │ andle r2, lr, sp, lsl #20 │ │ │ │ - bcs 0x152ce8 │ │ │ │ - blcc 0x6ba530 │ │ │ │ + bcs 0x152f10 │ │ │ │ + blcc 0x6ba758 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ andlt sp, r2, r9, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x6b3904 │ │ │ │ + blcs 0x6b3b2c │ │ │ │ ldrdlt sp, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x8f3918 │ │ │ │ + blcs 0x8f3b40 │ │ │ │ ldrb sp, [r4, r5, asr #3] │ │ │ │ bicle r2, r2, lr, lsl #20 │ │ │ │ andmi pc, r4, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [ip, #2011]! @ 0x7db │ │ │ │ andcs lr, r0, fp, asr #15 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + mvnscc pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addcs pc, sl, #64, 4 │ │ │ │ cdp2 1, 15, cr15, cr12, cr9, {2} │ │ │ │ - ldrhteq r2, [r5], -ip │ │ │ │ + ldrhteq r2, [r5], -r4 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b710 │ │ │ │ + bl 0xfec5b938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r9, [pc], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7703810 │ │ │ │ - @ instruction: 0x463bfe93 │ │ │ │ + @ instruction: 0x463bfd7f │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000ff4d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf001469a │ │ │ │ addlt r0, r7, r3, lsl #6 │ │ │ │ ldrmi r3, [r1], r1, lsl #6 │ │ │ │ - b 0x14c6774 │ │ │ │ - ldrbcs r0, [pc, #2243]! @ 0x104e13 │ │ │ │ + b 0x14c699c │ │ │ │ + ldrbcs r0, [pc, #2243]! @ 0x10503b │ │ │ │ andcs r9, r0, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0x46179c10 │ │ │ │ strls r9, [r2], #-2833 @ 0xfffff4ef │ │ │ │ movwls r9, #12293 @ 0x3005 │ │ │ │ stmdbls r2, {r0, r9, ip, pc} │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ - blx 0xa545a0 │ │ │ │ - blx 0x280588 │ │ │ │ + blx 0xa547c8 │ │ │ │ + blx 0x2807b0 │ │ │ │ movwmi pc, #33036 @ 0x810c @ │ │ │ │ - blx 0x3aa98c │ │ │ │ + blx 0x3aabb4 │ │ │ │ andmi pc, r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf102fa29 │ │ │ │ vseleq.f32 s30, s24, s21 │ │ │ │ tsteq fp, r1, asr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ strmi fp, [r8, #713] @ 0x2c9 │ │ │ │ - blls 0x23aa38 │ │ │ │ - bl 0x1ebdb4 │ │ │ │ + blls 0x23ac60 │ │ │ │ + bl 0x1ebfdc │ │ │ │ ldrdeq r0, [r9], #1 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ teqpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1c10840 │ │ │ │ - bl 0x1c7e34 │ │ │ │ + bl 0x1c805c │ │ │ │ @ instruction: 0xf1a11340 │ │ │ │ @ instruction: 0xf5030020 │ │ │ │ - bl 0x2a14fc │ │ │ │ + bl 0x2a1724 │ │ │ │ @ instruction: 0xf8560bc3 │ │ │ │ sbcmi r3, fp, r3, lsr r0 │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf0034303 │ │ │ │ - blx 0x1c55dc │ │ │ │ - blx 0xa00614 │ │ │ │ + blx 0x1c5804 │ │ │ │ + blx 0xa0083c │ │ │ │ msrmi CPSR_, #4, 8 @ 0x4000000 │ │ │ │ tstmi pc, #147 @ 0x93 │ │ │ │ andcc r9, r8, #1024 @ 0x400 │ │ │ │ - bcs 0x1115200 │ │ │ │ + bcs 0x1115428 │ │ │ │ @ instruction: 0xd1b49301 │ │ │ │ @ instruction: 0x46194638 │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5b814 │ │ │ │ + bl 0xfec5ba3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r8, asr #24 │ │ │ │ stclcc 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ - bl 0x132c70 │ │ │ │ + bl 0x132e98 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, ip, lsl #24]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3196] @ 0xfffff384 │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -250046,15 +250184,15 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b884 │ │ │ │ + bl 0xfec5baac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0x460bb19a │ │ │ │ @ instruction: 0xf1b34611 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ ldrmi sp, [r8], -r3, lsr #32 │ │ │ │ @@ -250074,15 +250212,15 @@ │ │ │ │ tstpeq r0, #19 @ p-variant is OBSOLETE │ │ │ │ movwcs sp, #4325 @ 0x10e5 │ │ │ │ @ instruction: 0xf8cd2117 │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ @ instruction: 0xf04fff11 │ │ │ │ ldrb r4, [ip, r0, lsl #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b8f4 │ │ │ │ + bl 0xfec5bb1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [fp], -sl, ror #2 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ @ instruction: 0xff12f176 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ @@ -250111,33 +250249,33 @@ │ │ │ │ @ instruction: 0xf0023011 │ │ │ │ movwmi r3, #33348 @ 0x8244 │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54a9b4 │ │ │ │ + b 0xfe54abdc │ │ │ │ strle r0, [r5, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ andcs fp, r1, #92, 30 @ 0x170 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54a9d4 │ │ │ │ + b 0xfe54abfc │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54b1fc │ │ │ │ + b 0xfe54b424 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -250151,15 +250289,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x003e1a89 │ │ │ │ movwcs r2, #4352 @ 0x1100 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x114d42c │ │ │ │ + blx 0x114d654 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ svclt 0x00c80f00 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ @ instruction: 0xf102bfc8 │ │ │ │ stcle 1, cr3, [r5], {255} @ 0xff │ │ │ │ svccc 0x00fff1bc │ │ │ │ @@ -250167,18 +250305,18 @@ │ │ │ │ subsmi r3, r1, #32, 4 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - blx 0x11d607c │ │ │ │ - blx 0x4c0874 │ │ │ │ + blx 0x11d62a4 │ │ │ │ + blx 0x4c0a9c │ │ │ │ stmdacs r0, {r1, sl, ip, sp, lr, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0x104884 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0x104aac │ │ │ │ strbtmi fp, [r3], -r4, asr #31 │ │ │ │ eor pc, r0, #12910592 @ 0xc50000 │ │ │ │ andcc sp, r1, r4, lsl #24 │ │ │ │ @ instruction: 0xf8c5bfbc │ │ │ │ rsbmi lr, r3, #32, 4 │ │ │ │ addslt r1, fp, #150994944 @ 0x9000000 │ │ │ │ vpmax.s8 , q1, │ │ │ │ @@ -250192,26 +250330,26 @@ │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ svclt 0x00bc0301 │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ - blle 0x2d114c │ │ │ │ + blle 0x2d1374 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ addsmi r3, r1, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf8c0bf8c │ │ │ │ strmi r3, [sl], -r0, lsr #4 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strmi fp, [r6], r0, lsl #10 │ │ │ │ - blx 0x431120 │ │ │ │ - blcs 0x141100 │ │ │ │ + blx 0x431348 │ │ │ │ + blcs 0x141328 │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x2000bfbc │ │ │ │ eorgt pc, r0, #13500416 @ 0xce0000 │ │ │ │ addsmi sp, sl, #5120 @ 0x1400 │ │ │ │ svclt 0x003c4618 │ │ │ │ @ instruction: 0xf8ce4610 │ │ │ │ strne ip, [fp], #-544 @ 0xfffffde0 │ │ │ │ @@ -250226,15 +250364,15 @@ │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ movwvc pc, #1155 @ 0x483 @ │ │ │ │ msrcc SPSR_, r0, asr #17 │ │ │ │ - ldmlt r8!, {r0, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00e4f788 │ │ │ │ strbcc pc, [r0], #-2256 @ 0xfffff730 @ │ │ │ │ strle r0, [r6], #-923 @ 0xfffffc65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -250245,92 +250383,92 @@ │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf8cd210c │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ svclt 0x0000fdbd │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bba0 │ │ │ │ + bl 0xfec5bdc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andseq pc, r0, r3, lsr #3 │ │ │ │ sbccs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - ldc2 7, cr15, [r2, #-420] @ 0xfffffe5c │ │ │ │ + blx 0xc298a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bbc4 │ │ │ │ + bl 0xfec5bdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bbd8 │ │ │ │ + bl 0xfec5be00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ cmpplt r0, fp, ror #24 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #34212 @ 0x85a4 @ │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ @ instruction: 0xf8c33810 │ │ │ │ @ instruction: 0xf76912c0 │ │ │ │ - @ instruction: 0xf64bfcf3 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + @ instruction: 0xf64bfbdf │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ - blmi 0x184ac8 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ + blmi 0x184cf0 │ │ │ │ rscsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1b41018 │ │ │ │ - ldrsbteq r2, [r5], -r8 │ │ │ │ + blx 0x1c41240 │ │ │ │ + ldrsbteq r2, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bc20 │ │ │ │ + bl 0xfec5be48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000fcd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bc34 │ │ │ │ + bl 0xfec5be5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r3, lsl #12 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fcbf │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bc5c │ │ │ │ + bl 0xfec5be84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7860ff8 │ │ │ │ - @ instruction: 0x4603fcb7 │ │ │ │ + strmi pc, [r3], -r3, lsr #23 │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5bc88 │ │ │ │ + bl 0xfec5beb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #6 │ │ │ │ - ldc2l 7, cr15, [sl], {134} @ 0x86 │ │ │ │ + blx 0xff2c2ada │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - bl 0x242c14 │ │ │ │ - ldmdalt r0, {r0, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bl 0x242e3c │ │ │ │ + svclt 0x003cf788 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5bcac │ │ │ │ + bl 0xfec5bed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ @ instruction: 0xf64b460f │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ vhadd.s8 d16, d0, d31 │ │ │ │ @ instruction: 0xf5a62121 │ │ │ │ @ instruction: 0xf06f5508 │ │ │ │ @ instruction: 0xf506fec5 │ │ │ │ ldccc 3, cr3, [r0, #-600] @ 0xfffffda8 │ │ │ │ - bmi 0xfe642e20 │ │ │ │ + bmi 0xfe643048 │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ stccs 7, cr4, [r0], {144} @ 0x90 │ │ │ │ @ instruction: 0xf06fd1f7 │ │ │ │ @ instruction: 0xf506feb7 │ │ │ │ movscc r3, #1677721602 @ 0x64000002 │ │ │ │ @@ -250360,26 +250498,26 @@ │ │ │ │ @ instruction: 0xf0110280 │ │ │ │ shsub16mi r6, r9, r0 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ @ instruction: 0xf0131200 │ │ │ │ svclt 0x00180ff0 │ │ │ │ andeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf7862301 │ │ │ │ - @ instruction: 0xf896fc71 │ │ │ │ - blvs 0xffdcd0a4 │ │ │ │ - bcs 0x116434 │ │ │ │ + @ instruction: 0xf896fb5d │ │ │ │ + blvs 0xffdcd2cc │ │ │ │ + bcs 0x11665c │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf50663f3 │ │ │ │ @ instruction: 0xf7883696 │ │ │ │ - @ instruction: 0xf506ffdd │ │ │ │ + @ instruction: 0xf506fec9 │ │ │ │ vst1.64 {d23-d25}, [pc :256], r8 │ │ │ │ @ instruction: 0xf64b710c │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf06f002f │ │ │ │ @ instruction: 0xf8d6fe5b │ │ │ │ teqlt ip, r8, lsr #17 │ │ │ │ stmiavs r4!, {r0, r1, r5, r9, sl, lr} │ │ │ │ ldmib r3, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrmi r2, [r0, r0, lsl #2] │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ @@ -250420,15 +250558,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r2, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5be5c │ │ │ │ + bl 0xfec5c084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -250447,19 +250585,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0x11c2cc6 │ │ │ │ + blx 0x11c2eee │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5bed8 │ │ │ │ + bl 0xfec5c100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ strmi r3, [r4], -r0, ror #2 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r0, pc, lsl fp │ │ │ │ svclt 0x0008428b │ │ │ │ tstle r5, r0, asr #22 │ │ │ │ @@ -250489,30 +250627,30 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ tstcs r1, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb35 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5bf70 │ │ │ │ + bl 0xfec5c198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ movwls r9, #8195 @ 0x2003 │ │ │ │ - blx 0x1842d86 │ │ │ │ + blx 0x1842fae │ │ │ │ stmdals r3, {r1, r8, r9, fp, ip, pc} │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ stmdale r9!, {r0, r3, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r9, {r0, r2, r8, fp, ip}^ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {81} @ 0x51 │ │ │ │ - bl 0x1349bc │ │ │ │ + bl 0x134be4 │ │ │ │ @ instruction: 0xf8c00083 │ │ │ │ @ instruction: 0xf04051dc │ │ │ │ andlt r8, r5, r3, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -250526,18 +250664,18 @@ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ msrpl SPSR_s, r0, asr #17 │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r3!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - bvc 0x1da0f70 │ │ │ │ + bvc 0x1da1198 │ │ │ │ ldclvc 2, cr3, [r8], #-200 @ 0xffffff38 │ │ │ │ ldrbtvc r3, [r6], #-562 @ 0xfffffdce │ │ │ │ - blpl 0xd916d8 │ │ │ │ + blpl 0xd91900 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r5, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {48} @ 0x30 │ │ │ │ @@ -250551,18 +250689,18 @@ │ │ │ │ cmncc r2, #0, 6 │ │ │ │ eorpl pc, r3, r0, asr #16 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1dc2e64 │ │ │ │ + blx 0x1dc308c │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0xb05330 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + blmi 0xb05558 │ │ │ │ eorsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ movwcs pc, #2623 @ 0xa3f @ │ │ │ │ @ instruction: 0xf840336a │ │ │ │ andlt r5, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -250590,36 +250728,36 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x1c53c4 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + blmi 0x1c55ec │ │ │ │ eorsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ svclt 0x0000f9f5 │ │ │ │ - ldrshteq r2, [r5], -r4 │ │ │ │ + eorseq r2, r5, ip, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5c120 │ │ │ │ + bl 0xfec5c348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ andne lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf7ff9203 │ │ │ │ - bls 0x203950 │ │ │ │ + bls 0x203b78 │ │ │ │ ldrdne lr, [r4], -sp │ │ │ │ movweq pc, #33186 @ 0x81a2 @ │ │ │ │ stmdale r9!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r6, {r0, r2, fp, ip}^ │ │ │ │ ldmdbcs r0, {r0, r2, r5, r8, r9, fp, ip, sp} │ │ │ │ ldmdbcs r1, {r1, r3, r4, r6, ip, lr, pc} │ │ │ │ - bl 0x134b68 │ │ │ │ + bl 0x134d90 │ │ │ │ @ instruction: 0xf8d00082 │ │ │ │ @ instruction: 0xf04001dc │ │ │ │ mullt r7, lr, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -250660,16 +250798,16 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8503272 │ │ │ │ str r0, [r8, r2, lsr #32]! │ │ │ │ @ instruction: 0xf99cf7ff │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0xa454dc │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + blmi 0xa45704 │ │ │ │ eorsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ movwcs pc, #2409 @ 0x969 @ │ │ │ │ @ instruction: 0xf850336a │ │ │ │ andlt r0, r7, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -250694,68 +250832,68 @@ │ │ │ │ movwcs lr, #18413 @ 0x47ed │ │ │ │ movwcs lr, #14315 @ 0x37eb │ │ │ │ movwcs lr, #26601 @ 0x67e9 │ │ │ │ movwcs lr, #30695 @ 0x77e7 │ │ │ │ movwcs lr, #6117 @ 0x17e5 │ │ │ │ movwcs lr, #10211 @ 0x27e3 │ │ │ │ andcs lr, r0, r1, ror #15 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + mvnscc pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf924f149 │ │ │ │ - eorseq r2, r5, r8, lsl #28 │ │ │ │ + eorseq r3, r5, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c2c0 │ │ │ │ + bl 0xfec5c4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ addscc pc, r6, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ ldrmi fp, [r7], -r7, lsl #1 │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ @ instruction: 0xf7860520 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r8, r0 │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ movscc r4, #1048576 @ 0x100000 │ │ │ │ stcpl 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r2, #-1962] @ 0xfffff856 │ │ │ │ - bcs 0x463500 │ │ │ │ - blvs 0xff47b618 │ │ │ │ + bcs 0x463728 │ │ │ │ + blvs 0xff47b840 │ │ │ │ eorsle r2, sl, r0, lsl #26 │ │ │ │ @ instruction: 0x46201e32 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ andls r9, r5, #-1073741824 @ 0xc0000000 │ │ │ │ strmi r9, [r8, r4, lsl #6]! │ │ │ │ orrlt r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf0109b04 │ │ │ │ cmnle sl, r2, lsl #30 │ │ │ │ stcpl 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - bls 0x24f140 │ │ │ │ + bls 0x24f368 │ │ │ │ stmdacc r5, {r0, r1, r2, r3, r4, r5, r6, fp, ip, lr, pc} │ │ │ │ ldmdale lr!, {r0, fp, sp}^ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrble r0, [r8], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4809d │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x505dc4 │ │ │ │ + blcc 0x505fec │ │ │ │ stmdale ip, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - rsbspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ + rsbvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ vstrle d18, [r4, #-4] │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + mvnscc pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorscs pc, r8, fp, asr #12 │ │ │ │ + eorsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b5c │ │ │ │ @ instruction: 0xf1807261 │ │ │ │ - @ instruction: 0x4608feb7 │ │ │ │ + @ instruction: 0x4608febb │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d4bdf0 │ │ │ │ ldrshmi r0, [r0], #88 @ 0x58 │ │ │ │ ldrtle r0, [r2], #1984 @ 0x7c0 │ │ │ │ @@ -250769,150 +250907,150 @@ │ │ │ │ cmple r5, r0, lsl #20 │ │ │ │ strvc pc, [r0, -pc, asr #32] │ │ │ │ ldrle r0, [r4], #-1450 @ 0xfffffa56 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-132]! @ 0xffffff7c │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x393e10 │ │ │ │ + blcs 0x394038 │ │ │ │ @ instruction: 0xf642d809 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf8520235 │ │ │ │ - blcs 0x15126c │ │ │ │ + blcs 0x151494 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r7, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf853d145 │ │ │ │ @ instruction: 0xf0133c08 │ │ │ │ svclt 0x00146f00 │ │ │ │ tstcs sp, r1, lsl #2 │ │ │ │ svclt 0x00b82b00 │ │ │ │ - blle 0xffc8de18 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + blle 0xffc8e040 │ │ │ │ + mvnscc pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addcs pc, r4, fp, asr #12 │ │ │ │ + rsbsmi pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d16 │ │ │ │ @ instruction: 0xf180328b │ │ │ │ - stmdacs r8, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r8, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strhcs sp, [r0], -r7 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + mvnscc pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsr #22 │ │ │ │ rsbscc pc, fp, #64, 4 │ │ │ │ @ instruction: 0xf85ef149 │ │ │ │ stmibvc fp, {r1, r3, r6, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00082a01 │ │ │ │ @ instruction: 0xd1b32b03 │ │ │ │ - blcs 0x1e3a7c │ │ │ │ - blcs 0x174eb4 │ │ │ │ + blcs 0x1e3ca4 │ │ │ │ + blcs 0x1750dc │ │ │ │ stmdbvc sl, {r1, r2, r3, r5, r7, fp, ip, lr, pc}^ │ │ │ │ - blcs 0x2e3888 │ │ │ │ - bcs 0x1350c0 │ │ │ │ + blcs 0x2e3ab0 │ │ │ │ + bcs 0x1352e8 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ str r7, [r7, r0, lsl #14]! │ │ │ │ ldrdcc pc, [r8, #-132] @ 0xffffff7c │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ svclt 0x00b82b01 │ │ │ │ ldr r2, [r7, r1, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-132] @ 0xffffff7c │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ ldmle r2, {r1, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x14cf90 │ │ │ │ + bcs 0x14d1b8 │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r6, r7, fp, ip, lr, pc} │ │ │ │ svcge 0x004ef43f │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf7ff012f │ │ │ │ stmdacs r3, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64bd015 │ │ │ │ - vmla.i d18, d0, d0[7] │ │ │ │ - blmi 0x445368 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ + blmi 0x445590 │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 1, 1, cr15, cr8, cr0, {4} │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + cdp2 1, 1, cr15, cr12, cr0, {4} │ │ │ │ + mvnscc pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorcs pc, ip, fp, asr #12 │ │ │ │ + eormi pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ @ instruction: 0xf1803201 │ │ │ │ - @ instruction: 0xf64bfe0b │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ - blmi 0x185394 │ │ │ │ + @ instruction: 0xf64bfe0f │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ + blmi 0x1855bc │ │ │ │ addcc pc, r7, #64, 4 │ │ │ │ - cdp2 1, 0, cr15, cr2, cr0, {4} │ │ │ │ - eorseq r2, r5, ip, lsl lr │ │ │ │ - eorseq r2, r5, r8, lsr lr │ │ │ │ + cdp2 1, 0, cr15, cr6, cr0, {4} │ │ │ │ + eorseq r3, r5, r4, lsl r0 │ │ │ │ + eorseq r3, r5, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5c4f0 │ │ │ │ + bl 0xfec5c718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf5003096 │ │ │ │ @ instruction: 0xf8d070f8 │ │ │ │ - @ instruction: 0xf7860520 │ │ │ │ - teqplt r8, r5, ror #16 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7850520 │ │ │ │ + teqplt r8, r1, asr pc @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + mvnscc pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorcs pc, ip, fp, asr #12 │ │ │ │ + eormi pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1803299 │ │ │ │ - svclt 0x0000fdd9 │ │ │ │ - eorseq r2, r5, r4, asr lr │ │ │ │ + svclt 0x0000fddd │ │ │ │ + eorseq r3, r5, ip, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c540 │ │ │ │ + bl 0xfec5c768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf783460e │ │ │ │ - sbceq pc, r3, #3948544 @ 0x3c4000 │ │ │ │ + sbceq pc, r3, #14483456 @ 0xdd0000 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #11632 @ 0x2d70 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8c8f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c580 │ │ │ │ + bl 0xfec5c7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, lr, lsl #12 │ │ │ │ @ instruction: 0x46044675 │ │ │ │ - cdp2 7, 13, cr15, cr4, cr6, {4} │ │ │ │ + stc2l 7, cr15, [r0, #536] @ 0x218 │ │ │ │ andsle r2, ip, r1, lsl r8 │ │ │ │ tstle sp, r8, lsl r8 │ │ │ │ sbccc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x110ffa4 │ │ │ │ + blle 0x11101cc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adcscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd4ffc0 │ │ │ │ + ble 0xffd501e8 │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ ldrdcs pc, [r8], r3 @ │ │ │ │ vsubw.u8 q9, q1, d1 │ │ │ │ sbclt r6, r1, #192 @ 0xc0 │ │ │ │ @ instruction: 0xf8d4e00b │ │ │ │ - blcs 0x111ec8 │ │ │ │ + blcs 0x1120f0 │ │ │ │ @ instruction: 0xf504dae4 │ │ │ │ @ instruction: 0xf8d33399 │ │ │ │ movwcs r2, #8360 @ 0x20a8 │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ - bcs 0x131ef0 │ │ │ │ + bcs 0x132118 │ │ │ │ stmdacs r0, {r1, r5, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d0d8 │ │ │ │ vst2. {d1-d4}, [r1], r0 │ │ │ │ ldmdblt r0!, {r7, sp, lr}^ │ │ │ │ stceq 0, cr15, [r1], {1} │ │ │ │ @ instruction: 0x0e00ea5c │ │ │ │ subseq sp, r2, r2, lsr #32 │ │ │ │ @@ -250933,71 +251071,71 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ orrcs pc, r0, r1, lsl #8 │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ strb sp, [r0, r6, lsr #1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c660 │ │ │ │ + bl 0xfec5c888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf413b083 │ │ │ │ mrsle r7, LR_und │ │ │ │ ldrd pc, [r4], #-129 @ 0xffffff7f │ │ │ │ strdlt r4, [r3], -r4 @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ strmi r4, [ip], -r0, ror #14 │ │ │ │ vmax.s8 d20, d0, d5 │ │ │ │ @ instruction: 0xf64b31cf │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ andls r0, r1, #47 @ 0x2f │ │ │ │ @ instruction: 0xf9e0f06f │ │ │ │ - bls 0x156d1c │ │ │ │ + bls 0x156f44 │ │ │ │ stclvs 3, cr2, [r4], #-0 │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06f4030 │ │ │ │ svclt 0x0000b9d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5c6b4 │ │ │ │ + bl 0xfec5c8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq fp, [r3, #130] @ 0x82 │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ mullt r2, r8, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ - rscsne pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ bicscc pc, sp, r0, asr #4 │ │ │ │ @ instruction: 0xf9b4f06f │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ ldcvs 6, cr4, [sl], {25} │ │ │ │ mulls r1, r0, r7 │ │ │ │ @ instruction: 0xf9aef06f │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c718 │ │ │ │ + bl 0xfec5c940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ streq fp, [r4, #130]! @ 0x82 │ │ │ │ @ instruction: 0xf8d1d406 │ │ │ │ ldrbtmi lr, [r4], r4, asr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0x47604070 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ cmnpvc fp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - rscsne pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf984f06f │ │ │ │ ldmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ strmi r6, [r0, r4, ror #24]! │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -251006,141 +251144,141 @@ │ │ │ │ ldreq r6, [r3, #2314] @ 0x90a │ │ │ │ stcvs 4, cr13, [fp], {1} │ │ │ │ ldrlt r4, [r0, #-1816] @ 0xfffff8e8 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - rscsne pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf06f31fa │ │ │ │ - blls 0x143b18 │ │ │ │ + blls 0x143d40 │ │ │ │ ldrmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x47906c1a │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ @ instruction: 0xf95af06f │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ subseq r3, r9, r8, lsl #24 │ │ │ │ - blcs 0x13aa08 │ │ │ │ + blcs 0x13ac30 │ │ │ │ @ instruction: 0xf8d0db0a │ │ │ │ @ instruction: 0x009b33b0 │ │ │ │ andcs sp, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ biccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbtle r0, [r4], #1498 @ 0x5da │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5c7f0 │ │ │ │ + bl 0xfec5ca18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mrc2 7, 3, pc, cr2, cr14, {7} │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c818 │ │ │ │ + bl 0xfec5ca40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @ instruction: 0x460e3399 │ │ │ │ bicne pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xb08233b0 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0012c08 │ │ │ │ svceq 0x00d10580 │ │ │ │ ldrtle r0, [r9], #-1426 @ 0xfffffa6e │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9ea │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ - bcc 0x505ec8 │ │ │ │ + bcc 0x5060f0 │ │ │ │ ldmdale r2!, {r1, r3, r9, fp, sp} │ │ │ │ - rsbspl pc, r4, r2, asr #12 │ │ │ │ + rsbvc pc, ip, r2, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ eorcs pc, r2, r0, asr r8 @ │ │ │ │ - bcs 0x171d04 │ │ │ │ + bcs 0x171f2c │ │ │ │ stccs 0, cr13, [r0, #-168] @ 0xffffff58 │ │ │ │ @ instruction: 0xf853d152 │ │ │ │ adcmi r3, fp, #8, 24 @ 0x800 │ │ │ │ andlt sp, r2, lr, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd70 │ │ │ │ vmla.f q9, q1, d0[2] │ │ │ │ stmdbcs r0, {r0, r7, r9} │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf850f783 │ │ │ │ + @ instruction: 0xff3cf782 │ │ │ │ svcvs 0x0080f411 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ @ instruction: 0xf504d1df │ │ │ │ @ instruction: 0xf5013196 │ │ │ │ @ instruction: 0xf8d171f8 │ │ │ │ stmdbcs r1, {r3, r4, r9, sl, ip} │ │ │ │ ldrd sp, [sp], -r7 @ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ biclt fp, r9, r2, ror r1 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ - @ instruction: 0xf83af783 │ │ │ │ + @ instruction: 0xff26f782 │ │ │ │ @ instruction: 0xf4109b00 │ │ │ │ sbcle r2, ip, r0, lsl #30 │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ strtmi r2, [r0], -ip, lsl #2 │ │ │ │ mrc2 7, 3, pc, cr14, cr14, {7} │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ strble r0, [r8, #2002]! @ 0x7d2 │ │ │ │ stccs 1, cr11, [r0, #-996] @ 0xfffffc1c │ │ │ │ and sp, pc, r1, asr #1 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ - @ instruction: 0xf820f783 │ │ │ │ + @ instruction: 0xff0cf782 │ │ │ │ @ instruction: 0xf4119b00 │ │ │ │ bicsle r6, sp, r0, lsl #31 │ │ │ │ addscc pc, r6, #4, 10 @ 0x1000000 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x2618f8d2 │ │ │ │ sbcsle r2, r5, r1, lsl #20 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2l 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ movwls pc, #3669 @ 0xe55 @ │ │ │ │ - @ instruction: 0xf804f783 │ │ │ │ + cdp2 7, 15, cr15, cr0, cr2, {4} │ │ │ │ @ instruction: 0xf4119b00 │ │ │ │ orrsle r6, r6, r0, lsl #31 │ │ │ │ addscc pc, r6, #4, 10 @ 0x1000000 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x2618f8d2 │ │ │ │ addle r2, lr, r1, lsl #20 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ @ instruction: 0xf012b2d3 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ strmi fp, [fp], -fp, lsr #18 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1c34770 │ │ │ │ - blx 0x145fe4 │ │ │ │ + blx 0x14620c │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blcs 0x91753c │ │ │ │ + blcs 0x917764 │ │ │ │ movwcs fp, #3868 @ 0xf1c │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf001bf04 │ │ │ │ @ instruction: 0xf8c00101 │ │ │ │ @ instruction: 0x46181210 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -251182,92 +251320,92 @@ │ │ │ │ tstpeq pc, #18 @ p-variant is OBSOLETE │ │ │ │ sbcslt sp, r2, #-2147483646 @ 0x80000002 │ │ │ │ svceq 0x00cbb112 │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ ldrmi r4, [r8], -fp, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x194d1ac │ │ │ │ + blx 0x194d3d4 │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ strpl pc, [r0], #1089 @ 0x441 │ │ │ │ rsbmi r4, r2, #148, 12 @ 0x9400000 │ │ │ │ - blls 0x397258 │ │ │ │ + blls 0x397480 │ │ │ │ tstle r1, #-1610612727 @ 0xa0000009 │ │ │ │ strbtmi r9, [r3], -sl, lsl #20 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7729600 │ │ │ │ - ldrdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r1, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, sl, lr}^ │ │ │ │ strbtmi r6, [r0], r0, lsl #28 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2], {114} @ 0x72 │ │ │ │ + blx 0xfecc38a6 │ │ │ │ strbmi r9, [r3], -sl, lsl #20 │ │ │ │ strbmi r1, [r8], -r9, lsr #22 │ │ │ │ stmib sp, {r1, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf7726700 │ │ │ │ - @ instruction: 0xb003fcb9 │ │ │ │ + andlt pc, r3, r5, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5cae4 │ │ │ │ + bl 0xfec5cd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xff22f782 │ │ │ │ + cdp2 7, 0, cr15, cr14, cr2, {4} │ │ │ │ @ instruction: 0xf6c02320 │ │ │ │ andmi r0, r3, r0, lsl #6 │ │ │ │ andle r2, r8, r0, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strbeq fp, [r1, #3344] @ 0xd10 │ │ │ │ @ instruction: 0xf8d4d5f4 │ │ │ │ ldrbeq r3, [sl, #560] @ 0x230 │ │ │ │ @ instruction: 0xf504d5f0 │ │ │ │ ldmib r3, {r0, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ - bcs 0x10ddcc │ │ │ │ + bcs 0x10dff4 │ │ │ │ bicsvs lr, r2, #323584 @ 0x4f000 │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ @ instruction: 0xf013da34 │ │ │ │ subsle r0, r3, r1, lsl #6 │ │ │ │ biccc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ orrvs pc, r0, r3, lsl #8 │ │ │ │ @ instruction: 0xf003bb79 │ │ │ │ - b 0x1505948 │ │ │ │ + b 0x1505b70 │ │ │ │ suble r0, r5, r1, lsl #24 │ │ │ │ @ instruction: 0x00530f90 │ │ │ │ @ instruction: 0xf504d507 │ │ │ │ cmpcc r0, #1744830466 @ 0x68000002 │ │ │ │ vst1.8 {d6-d7}, [r3 :64], fp │ │ │ │ movwmi r6, #45920 @ 0xb360 │ │ │ │ orrcs sp, r0, #31 │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ mlasle lr, r3, r3, r4 │ │ │ │ msrcc SPSR_f, #212, 16 @ 0xd40000 │ │ │ │ strle r0, [r6, #-1985] @ 0xfffff83f │ │ │ │ orrscc pc, sl, r4, lsl #10 │ │ │ │ - bvs 0x351eb8 │ │ │ │ + bvs 0x3520e0 │ │ │ │ svcvs 0x0060f411 │ │ │ │ orrseq sp, r0, r3, lsr r0 │ │ │ │ vrecps.f32 , q0, q4 │ │ │ │ ldrle r4, [r0, #-518]! @ 0xfffffdfa │ │ │ │ vqdmulh.s d18, d0, d0 │ │ │ │ vqsub.s8 d18, d0, d1 │ │ │ │ svclt 0x00a84306 │ │ │ │ @@ -251282,48 +251420,48 @@ │ │ │ │ @ instruction: 0xf4223b98 │ │ │ │ @ instruction: 0xf8c47280 │ │ │ │ @ instruction: 0xf8c4cb9c │ │ │ │ @ instruction: 0xf5a423b0 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x19c3604 │ │ │ │ + stmdblt lr, {r2, r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ mvnle r4, r3, lsl #6 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrsmi r4, r3, #0, 6 │ │ │ │ vrhadd.s8 d29, d0, d7 │ │ │ │ @ instruction: 0xf8d42211 │ │ │ │ @ instruction: 0xf4033ba0 │ │ │ │ tstmi r3, #80, 6 @ 0x40000001 │ │ │ │ @ instruction: 0xf8d4e7d7 │ │ │ │ strb r3, [r0, r8, ror #6] │ │ │ │ - bcc 0x14d32c │ │ │ │ + bcc 0x14d554 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x896476 │ │ │ │ + blx 0x89669e │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x14d350 │ │ │ │ + bcc 0x14d578 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x89649a │ │ │ │ + blx 0x8966c2 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x14d374 │ │ │ │ + bcc 0x14d59c │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x8964be │ │ │ │ + blx 0x8966e6 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -251331,15 +251469,15 @@ │ │ │ │ @ instruction: 0xf101b087 │ │ │ │ ldrmi r0, [sp], -r8, lsl #12 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ ldcls 6, cr4, [r0], {131} @ 0x83 │ │ │ │ svcls 0x00111a89 │ │ │ │ vaddw.u8 , q2, d1 │ │ │ │ - blx 0x18cfe9c │ │ │ │ + blx 0x18d00c4 │ │ │ │ @ instruction: 0xf1b9fc84 │ │ │ │ @ instruction: 0xf10c0f02 │ │ │ │ svclt 0x00180c01 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00159005 │ │ │ │ @@ -251357,28 +251495,28 @@ │ │ │ │ @ instruction: 0xf1a447b8 │ │ │ │ ldrtmi r0, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8554681 │ │ │ │ ldrmi r0, [r8, r8, lsl #24]! │ │ │ │ strmi r4, [r0], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554631 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x1579e0 │ │ │ │ + blls 0x157c08 │ │ │ │ andge pc, r0, fp, asr #17 │ │ │ │ ldmdbne sl, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8cb9b02 │ │ │ │ stmib fp, {r2, ip, pc}^ │ │ │ │ addsmi r8, r3, #2 │ │ │ │ - bleq 0x541f44 │ │ │ │ + bleq 0x54216c │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9803 │ │ │ │ strbmi sl, [r8, #20] │ │ │ │ - bl 0x3bbf4c │ │ │ │ + bl 0x3bc174 │ │ │ │ andcs r0, r0, r9, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5f3c │ │ │ │ + bl 0xfe9c6164 │ │ │ │ ldrmi r0, [r0, #522] @ 0x20a │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251394,53 +251532,53 @@ │ │ │ │ @ instruction: 0xf8ddc014 │ │ │ │ vmla.i , q0, d0[3] │ │ │ │ sbclt r2, r2, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ - b 0x14cdd94 │ │ │ │ + b 0x14cdfbc │ │ │ │ svclt 0x001602c2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ usatmi r4, #17, r1, lsl #13 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14d6bc8 │ │ │ │ + b 0x14d6df0 │ │ │ │ svclt 0x000809a9 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf838e203 │ │ │ │ @ instruction: 0xf8370024 │ │ │ │ strcc r1, [r1], #-36 @ 0xffffffdc │ │ │ │ - b 0xfe12c804 │ │ │ │ + b 0xfe12ca2c │ │ │ │ movwls r0, #10 │ │ │ │ streq r4, [r9], #-1627 @ 0xfffff9a5 │ │ │ │ @ instruction: 0xf8550400 │ │ │ │ @ instruction: 0xf7242f04 │ │ │ │ - strbmi pc, [ip, #-3929] @ 0xfffff0a7 @ │ │ │ │ + strbmi pc, [ip, #-3653] @ 0xfffff1bb @ │ │ │ │ svceq 0x0004f846 │ │ │ │ ldmib sp, {r0, r1, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dde203 │ │ │ │ ldrbmi ip, [r2, #-20]! @ 0xffffffec │ │ │ │ - bl 0x43c010 │ │ │ │ + bl 0x43c238 │ │ │ │ strcs r0, [r0], #-782 @ 0xfffffcf2 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9d7000 │ │ │ │ + bl 0xfe9d7228 │ │ │ │ addmi r0, sl, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ movwls r4, #26133 @ 0x6615 │ │ │ │ - bcc 0x6803a0 │ │ │ │ + bcc 0x6805c8 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldrsblt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ @@ -251453,39 +251591,39 @@ │ │ │ │ subeq lr, r0, r5, lsl #22 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2a04 │ │ │ │ ldrmi r0, [r6], r0, lsl #2 │ │ │ │ svclt 0x00a84689 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmib sp, {r0, r2, ip, pc}^ │ │ │ │ - blls 0x24f49c │ │ │ │ + blls 0x24f6c4 │ │ │ │ strbmi r0, [ip], -sp, lsl #1 │ │ │ │ smlabt r2, sp, r9, lr │ │ │ │ eorvc pc, r9, r3, lsr r8 @ │ │ │ │ - blls 0x297054 │ │ │ │ - blls 0x20c20c │ │ │ │ + blls 0x29727c │ │ │ │ + blls 0x20c434 │ │ │ │ ldrmi r0, [sp], #-1087 @ 0xfffffbc1 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ - blls 0x617584 │ │ │ │ - b 0xfe112ca8 │ │ │ │ + blls 0x6177ac │ │ │ │ + b 0xfe112ed0 │ │ │ │ @ instruction: 0xf856000a │ │ │ │ movwls r2, #2820 @ 0xb04 │ │ │ │ streq r4, [r0], #-1627 @ 0xfffff9a5 │ │ │ │ - cdp2 7, 14, cr15, cr10, cr4, {1} │ │ │ │ + ldc2l 7, cr15, [r6, #144] @ 0x90 │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xffc488cc │ │ │ │ + blle 0xffc48af4 │ │ │ │ ldrd lr, [r2, -sp] │ │ │ │ ldrbtmi r9, [r1], #-2823 @ 0xfffff4f9 │ │ │ │ ldclle 5, cr4, [sl], {75} @ 0x4b │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ stmdble r8, {r2, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r6, ror #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea860e8 │ │ │ │ + bl 0xfea86310 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ @@ -251497,19 +251635,19 @@ │ │ │ │ bicscc lr, r0, pc, asr #20 │ │ │ │ ldmiblt sl!, {r3, r4, ip, lr, pc}^ │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ svclt 0x00144293 │ │ │ │ @ instruction: 0xf04e4670 │ │ │ │ @ instruction: 0xf1ac0001 │ │ │ │ @ instruction: 0xf1cc0c15 │ │ │ │ - blx 0x1c96f4 │ │ │ │ + blx 0x1c991c │ │ │ │ vst2.8 {d31-d34}, [pc], ip │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - b 0x408f38 │ │ │ │ - b 0x1414e4c │ │ │ │ + b 0x409160 │ │ │ │ + b 0x1415074 │ │ │ │ addsmi r5, r0, #52736 @ 0xce00 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ sbcvc lr, r1, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -251524,23 +251662,23 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r4], r9, lsl #1 │ │ │ │ eorspl pc, sp, r3, lsl #10 │ │ │ │ ldcls 4, cr2, [r2, #-72] @ 0xffffffb8 │ │ │ │ mulshi r2, r0, r8 │ │ │ │ ldmib sp, {r0, r1, r4, fp, ip, pc}^ │ │ │ │ vqshlu.s8 d30, d4, #0 │ │ │ │ - blx 0x20809e │ │ │ │ + blx 0x2082c6 │ │ │ │ vsubw.u8 , , d0 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blpl 0x10c31b4 │ │ │ │ + blpl 0x10c33dc │ │ │ │ svclt 0x0018b2eb │ │ │ │ @ instruction: 0xf1033001 │ │ │ │ vsubw.u8 q8, , d1 │ │ │ │ @ instruction: 0xf10b25c0 │ │ │ │ - b 0x14c8a1c │ │ │ │ + b 0x14c8c44 │ │ │ │ svclt 0x001b03c3 │ │ │ │ strmi r0, [r4], -r0, asr #1 │ │ │ │ andls r4, r7, ip, lsl r6 │ │ │ │ andseq pc, r0, r4, lsr #3 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strls r4, [r3], #-1124 @ 0xfffffb9c │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ @@ -251548,62 +251686,62 @@ │ │ │ │ streq lr, [r0], #-2565 @ 0xfffff5fb │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ @ instruction: 0x3c05e9cd │ │ │ │ smultteq sp, r0, r0 │ │ │ │ @ instruction: 0xf851180f │ │ │ │ ldrmi r1, [r0], #-52 @ 0xffffffcc │ │ │ │ eorsmi pc, r4, r2, asr r8 @ │ │ │ │ - blx 0x95fff8 │ │ │ │ + blx 0x960220 │ │ │ │ @ instruction: 0xf1c5f905 │ │ │ │ stmdavs r2, {r5, r8}^ │ │ │ │ - blx 0x284698 │ │ │ │ - blx 0x2cee0c │ │ │ │ - b 0x1382214 │ │ │ │ + blx 0x2848c0 │ │ │ │ + blx 0x2cf034 │ │ │ │ + b 0x138243c │ │ │ │ @ instruction: 0xf1a50901 │ │ │ │ - blx 0xac6298 │ │ │ │ - b 0x1382220 │ │ │ │ + blx 0xac64c0 │ │ │ │ + b 0x1382448 │ │ │ │ rscmi r0, pc, r1, lsl #18 │ │ │ │ smlabbeq lr, r9, sl, lr │ │ │ │ @ instruction: 0xf1c59104 │ │ │ │ rsbsmi r0, r7, r0, lsr #2 │ │ │ │ - blx 0x1977c8 │ │ │ │ - b 0x13c2238 │ │ │ │ + blx 0x1979f0 │ │ │ │ + b 0x13c2460 │ │ │ │ @ instruction: 0xf1a50a01 │ │ │ │ - blx 0x9862bc │ │ │ │ - blx 0x9c3254 │ │ │ │ - b 0x13c2248 │ │ │ │ + blx 0x9864e4 │ │ │ │ + blx 0x9c347c │ │ │ │ + b 0x13c2470 │ │ │ │ stmdbls r4, {r0, r9, fp} │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ @ instruction: 0xf004fa21 │ │ │ │ - blx 0xad7760 │ │ │ │ + blx 0xad7988 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff49 │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r1], r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xb9777c │ │ │ │ + blx 0xb979a4 │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46019b16 │ │ │ │ @ instruction: 0x46486832 │ │ │ │ - ldc2l 7, cr15, [r8, #144]! @ 0x90 │ │ │ │ + stc2l 7, cr15, [r4], #144 @ 0x90 │ │ │ │ @ instruction: 0xf8469b03 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r0, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x2d4ebc │ │ │ │ + bls 0x2d50e4 │ │ │ │ stmdble r8, {r0, r1, r4, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1122 @ 0xfffffb9e │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9972c0 │ │ │ │ + bl 0xfe9974e8 │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r9], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251620,21 +251758,21 @@ │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r0, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ stmdahi r2, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf102b2e2 │ │ │ │ svclt 0x001e0201 │ │ │ │ @ instruction: 0x46b200f6 │ │ │ │ - b 0x14eb730 │ │ │ │ + b 0x14eb958 │ │ │ │ vmlal.u q8, d20, d2[0] │ │ │ │ svclt 0x000826c0 │ │ │ │ vqshlu.s64 d20, d2, #4 │ │ │ │ @ instruction: 0xf1aa3402 │ │ │ │ stmib sp, {r4, r8, r9, sl}^ │ │ │ │ - blx 0xfeeceb40 │ │ │ │ + blx 0xfeeced68 │ │ │ │ svclt 0x0008f787 │ │ │ │ @ instruction: 0xf8309205 │ │ │ │ @ instruction: 0xf5080014 │ │ │ │ ldmdbeq pc!, {r1, r2, r3, r4, r5, fp, ip, lr}^ @ │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [r7], #-2566 @ 0xfffff5fa │ │ │ │ streq lr, [r7], -r6, lsr #20 │ │ │ │ @@ -251642,36 +251780,36 @@ │ │ │ │ vdiveq.f64 d30, d4, d1 │ │ │ │ @ instruction: 0xf8510176 │ │ │ │ @ instruction: 0xf1c67034 │ │ │ │ @ instruction: 0xf8de0120 │ │ │ │ rscsmi r4, r7, r4 │ │ │ │ @ instruction: 0xf101fa04 │ │ │ │ @ instruction: 0xf1a6430f │ │ │ │ - blx 0xa063f4 │ │ │ │ - blx 0xa43790 │ │ │ │ - b 0xfe2c2380 │ │ │ │ + blx 0xa0661c │ │ │ │ + blx 0xa439b8 │ │ │ │ + b 0xfe2c25a8 │ │ │ │ movwmi r0, #62988 @ 0xf60c │ │ │ │ rsbmi r4, pc, r9, asr #12 │ │ │ │ mrc2 7, 5, pc, cr8, cr15, {7} │ │ │ │ ldrtmi r9, [sl], -r4, lsl #22 │ │ │ │ strbmi r4, [r7], -r3, lsl #13 │ │ │ │ @ instruction: 0x461d449a │ │ │ │ ldrmi r2, [r0], r0, lsl #8 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa28 │ │ │ │ - blx 0x2978cc │ │ │ │ + blx 0x297af4 │ │ │ │ ldrcc pc, [r0], #-514 @ 0xfffffdfe │ │ │ │ vpmax.u8 d15, d3, d22 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ mcr2 7, 5, pc, cr0, cr15, {7} @ │ │ │ │ - blls 0x62bbbc │ │ │ │ + blls 0x62bde4 │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r2, #-144]! @ 0xffffff70 │ │ │ │ - bleq 0x2440dc │ │ │ │ + mcrr2 7, 2, pc, lr, cr4 @ │ │ │ │ + bleq 0x244304 │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ movwcs lr, #14813 @ 0x39dd │ │ │ │ addmi r9, sl, #81920 @ 0x14000 │ │ │ │ ldrmi sp, [r9], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ addmi r1, r2, #200, 20 @ 0xc8000 │ │ │ │ @@ -251685,15 +251823,15 @@ │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiane ip, {s28-s106} │ │ │ │ vstmiane r2, {d30-} │ │ │ │ andeq lr, r1, #12, 22 @ 0x3000 │ │ │ │ sbcne pc, r7, r2, asr #6 │ │ │ │ @ instruction: 0xf08317d3 │ │ │ │ - bl 0xfed06e1c │ │ │ │ + bl 0xfed07044 │ │ │ │ svclt 0x00181fe2 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbcc r1, {r4, r5, r8, sl, ip, sp, pc} │ │ │ │ stmdacc r1, {r0, r1, sl, fp, ip, pc} │ │ │ │ @@ -251773,18 +251911,18 @@ │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi r3, [ip], #-2049 @ 0xfffff7ff │ │ │ │ @ instruction: 0xf9112540 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x5d5d86 │ │ │ │ + blx 0x5d5fae │ │ │ │ vcgt.u8 d21, d3, d12 │ │ │ │ - b 0x14cd4a4 │ │ │ │ - bl 0xff025d18 │ │ │ │ + b 0x14cd6cc │ │ │ │ + bl 0xff025f40 │ │ │ │ @ instruction: 0xf08e1fe3 │ │ │ │ svclt 0x00180e7f │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -251794,25 +251932,25 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiacc ip, {s28-s106} │ │ │ │ sbccc lr, r2, ip, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe10e9d8 │ │ │ │ - blls 0x162564 │ │ │ │ + b 0xfe10ec00 │ │ │ │ + blls 0x16278c │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - b 0x14f3630 │ │ │ │ + b 0x14f3858 │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - blx 0x5593fa │ │ │ │ - b 0x14f9204 │ │ │ │ + blx 0x559622 │ │ │ │ + b 0x14f942c │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 0, cr15, cr0, cr0, {0} │ │ │ │ svcmi 0x0030f8ce │ │ │ │ @@ -251820,15 +251958,15 @@ │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ teqp r2, #17408 @ p-variant is OBSOLETE @ 0x4400 │ │ │ │ vcge.u8 , , q5 │ │ │ │ addsmi r3, sl, #1006632963 @ 0x3c000003 │ │ │ │ @ instruction: 0xf500d008 │ │ │ │ @ instruction: 0xf6475000 │ │ │ │ - b 0xfe1e3238 │ │ │ │ + b 0xfe1e3460 │ │ │ │ andcs r7, r1, #-2013265917 @ 0x88000003 │ │ │ │ svccs 0x0030f8c0 │ │ │ │ @ instruction: 0xf08cfa1f │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -251837,207 +251975,207 @@ │ │ │ │ mrcne 6, 4, r4, cr0, cr9, {4} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscslt r1, r4, #2720 @ 0xaa0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf6473601 │ │ │ │ - b 0x14e427c │ │ │ │ + b 0x14e44a4 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462300f3 │ │ │ │ @ instruction: 0xf93218ce │ │ │ │ @ instruction: 0xf931ef02 │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ - b 0x14f1ea0 │ │ │ │ + b 0x14f20c8 │ │ │ │ @ instruction: 0xf50e3ece │ │ │ │ - blx 0x819ca2 │ │ │ │ + blx 0x819eca │ │ │ │ @ instruction: 0xf34cec0a │ │ │ │ - b 0x14d5de4 │ │ │ │ + b 0x14d600c │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e62b4 │ │ │ │ + b 0xfe2e64dc │ │ │ │ addmi r7, lr, #236, 28 @ 0xec0 │ │ │ │ and pc, r0, r2, lsr #17 │ │ │ │ addsmi sp, ip, #1073741881 @ 0x40000039 │ │ │ │ strtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r4, #92160 @ 0x16800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x57372e │ │ │ │ - b 0x1505af8 │ │ │ │ + blx 0x573956 │ │ │ │ + b 0x1505d20 │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - bl 0xfec194f8 │ │ │ │ - b 0x14c9334 │ │ │ │ + bl 0xfec19720 │ │ │ │ + b 0x14c955c │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 0, cr15, cr0, cr0, {0} │ │ │ │ svcmi 0x0030f8ce │ │ │ │ - blx 0x54b38a │ │ │ │ + blx 0x54b5b2 │ │ │ │ bicseq pc, fp, #-2147483636 @ 0x8000000c │ │ │ │ orrmi pc, r0, #12582912 @ 0xc00000 │ │ │ │ bicsne r1, sl, #372736 @ 0x5b000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ mulle r8, sl, r2 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ - blx 0x8d2004 │ │ │ │ - b 0x1142578 │ │ │ │ + blx 0x8d222c │ │ │ │ + b 0x11427a0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8, #-16] │ │ │ │ @ instruction: 0x27014698 │ │ │ │ mcrne 14, 5, r1, cr2, cr3, {4} │ │ │ │ vmlal.u , d21, d0[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14f5fd4 │ │ │ │ + b 0x14f61fc │ │ │ │ strmi r0, [r6], r5, asr #29 │ │ │ │ streq lr, [lr, #-2817] @ 0xfffff4ff │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blls 0x1c4858 │ │ │ │ + blls 0x1c4a80 │ │ │ │ svcge 0x0002f933 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc19fb0a │ │ │ │ stmibcc pc, {r2, r3, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45cc │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ stmibvc ip!, {r1, r2, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8a2428d │ │ │ │ mvnle r9, r0 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec9ffd8 │ │ │ │ + bl 0xfeca0200 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcrls 6, 0, r4, cr7, cr9, {4} │ │ │ │ - bcc 0x197c04 │ │ │ │ + bcc 0x197e2c │ │ │ │ @ instruction: 0xf04f3802 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf6471c73 │ │ │ │ - b 0x14e440c │ │ │ │ + b 0x14e4634 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00db │ │ │ │ @ instruction: 0x462b461e │ │ │ │ @ instruction: 0xf931440e │ │ │ │ @ instruction: 0xf832eb02 │ │ │ │ - blx 0x83a032 │ │ │ │ + blx 0x83a25a │ │ │ │ @ instruction: 0xf34cfc0e │ │ │ │ - b 0x14d5f6c │ │ │ │ + b 0x14d6194 │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e643c │ │ │ │ + b 0xfe2e6664 │ │ │ │ adcsmi r7, r1, #236, 28 @ 0xec0 │ │ │ │ svc 0x0002f820 │ │ │ │ addsmi sp, sp, #-1073741766 @ 0xc000003a │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ - bcc 0x197edc │ │ │ │ + bcc 0x198104 │ │ │ │ @ instruction: 0xf44f1eab │ │ │ │ rsclt r4, r0, #128, 12 @ 0x8000000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14c8498 │ │ │ │ + b 0x14c86c0 │ │ │ │ @ instruction: 0xf64700c0 │ │ │ │ svclt 0x001577ff │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1670 @ 0xfffff97a │ │ │ │ - blgt 0x1c4970 │ │ │ │ + blgt 0x1c4b98 │ │ │ │ svcge 0x0002f832 │ │ │ │ @ instruction: 0x6c0afb1c │ │ │ │ - bcc 0xff5031e8 │ │ │ │ + bcc 0xff503410 │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45d4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ - bvc 0xffc40ee4 │ │ │ │ + bvc 0xffc4110c │ │ │ │ @ instruction: 0xf823428c │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -lr, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfeca00e8 │ │ │ │ + bl 0xfeca0310 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf114 │ │ │ │ - blcs 0x1c5f24 │ │ │ │ + blx 0x18cf33c │ │ │ │ + blcs 0x1c614c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x197ef8 │ │ │ │ + bl 0x198120 │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3938 │ │ │ │ + b 0x14e3b60 │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x317d4c │ │ │ │ + blcs 0x317f74 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93c46c6 │ │ │ │ - blx 0x18916e │ │ │ │ + blx 0x189396 │ │ │ │ vhadd.u8 d31, d0, d0 │ │ │ │ bicne r3, r0, #3391488 @ 0x33c000 │ │ │ │ svclt 0x001c4548 │ │ │ │ - b 0xfe21e648 │ │ │ │ + b 0xfe21e870 │ │ │ │ ldrmi r7, [ip, #2528] @ 0x9e0 │ │ │ │ svcls 0x0002f82e │ │ │ │ - bls 0x17ad3c │ │ │ │ + bls 0x17af64 │ │ │ │ @ instruction: 0xf10c3708 │ │ │ │ @ instruction: 0xf1080310 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xf8dddce2 │ │ │ │ strmi lr, [r8], -ip │ │ │ │ strmi r9, [lr, #2306] @ 0x902 │ │ │ │ strmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252051,35 +252189,35 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1], -r0, lsl #16 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf1dc │ │ │ │ - blcs 0x1c5fec │ │ │ │ + blx 0x18cf404 │ │ │ │ + blcs 0x1c6214 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and lr, r2, sp, asr #19 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x460b4673 │ │ │ │ - bl 0x197fc0 │ │ │ │ + bl 0x1981e8 │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ - b 0x14d7804 │ │ │ │ + b 0x14d7a2c │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r3], -r0, lsl #2 │ │ │ │ svclt 0x00a82b08 │ │ │ │ subseq r2, sl, r8, lsl #6 │ │ │ │ @ instruction: 0xf64718ab │ │ │ │ @ instruction: 0xf93b75ff │ │ │ │ - bl 0xfe9ee680 │ │ │ │ + bl 0xfe9ee8a8 │ │ │ │ strbmi r0, [lr], r2, lsl #24 │ │ │ │ - blne 0x1c4b18 │ │ │ │ + blne 0x1c4d40 │ │ │ │ tstpmi sl, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ sbccc pc, pc, r1, asr #6 │ │ │ │ addmi r1, r1, #603979779 @ 0x24000003 │ │ │ │ eorsvs fp, lr, ip, lsl pc │ │ │ │ rscvc lr, r1, r5, lsl #21 │ │ │ │ @ instruction: 0xf82e459c │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ @@ -252088,41 +252226,41 @@ │ │ │ │ @ instruction: 0xf1090310 │ │ │ │ strbmi r0, [r1, #-2320] @ 0xfffff6f0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, ip} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7a74 │ │ │ │ + bne 0x3d7c9c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf2a0 │ │ │ │ - blcs 0x1c60b0 │ │ │ │ + blx 0x18cf4c8 │ │ │ │ + blcs 0x1c62d8 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x198084 │ │ │ │ + bl 0x1982ac │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3ac4 │ │ │ │ + b 0x14e3cec │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x317ed8 │ │ │ │ + blcs 0x318100 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -252140,41 +252278,41 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7b44 │ │ │ │ + bne 0x3d7d6c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf370 │ │ │ │ - blcs 0x1c6180 │ │ │ │ + blx 0x18cf598 │ │ │ │ + blcs 0x1c63a8 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x198154 │ │ │ │ + bl 0x19837c │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3b94 │ │ │ │ + b 0x14e3dbc │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x317fa8 │ │ │ │ + blcs 0x3181d0 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -252192,57 +252330,57 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7c14 │ │ │ │ + bne 0x3d7e3c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - bcc 0x1b3de8 │ │ │ │ - blcc 0x1ad83c │ │ │ │ + bcc 0x1b4010 │ │ │ │ + blcc 0x1ada64 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svc 0x0002f933 │ │ │ │ - blmi 0x1c4d14 │ │ │ │ + blmi 0x1c4f3c │ │ │ │ svcgt 0x0002f832 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ @ instruction: 0xec04fb1c │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ ssatmi fp, #7, r8, lsl #30 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - bcc 0x1b3e4c │ │ │ │ - blcc 0x1ad8a0 │ │ │ │ + bcc 0x1b4074 │ │ │ │ + blcc 0x1adac8 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svcgt 0x0002f933 │ │ │ │ - blmi 0x1c4d78 │ │ │ │ + blmi 0x1c4fa0 │ │ │ │ svc 0x0002f932 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc14fb0e │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ @@ -252257,21 +252395,21 @@ │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ sbcslt fp, fp, #10, 30 @ 0x28 │ │ │ │ movwcc r3, #5121 @ 0x1401 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x106f57 @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x10717f @ │ │ │ │ @ instruction: 0xf931440c │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d6526 │ │ │ │ + blx 0x5d674e │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ - b 0xfe255c60 │ │ │ │ - bl 0xff0264b4 │ │ │ │ + b 0xfe255e88 │ │ │ │ + bl 0xff0266dc │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -252283,18 +252421,18 @@ │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ @ instruction: 0xf647440c │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d6582 │ │ │ │ + blx 0x5d67aa │ │ │ │ vcgt.u8 d22, d3, d12 │ │ │ │ - b 0xfe255cbc │ │ │ │ - bl 0xff026510 │ │ │ │ + b 0xfe255ee4 │ │ │ │ + bl 0xff026738 │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -252305,15 +252443,15 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 14, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472600 │ │ │ │ - b 0x14e41cc │ │ │ │ + b 0x14e43f4 │ │ │ │ @ instruction: 0xf9390868 │ │ │ │ @ instruction: 0xf1ae4016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @@ -252332,27 +252470,27 @@ │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ stmdbeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0xf1a00e0e │ │ │ │ - b 0x14c8a44 │ │ │ │ - bl 0x189164 │ │ │ │ + b 0x14c8c6c │ │ │ │ + bl 0x18938c │ │ │ │ strcs r0, [r0, -r3, asr #20] │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stmdbeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x107097 @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x1072bf @ │ │ │ │ andsmi pc, r7, sl, lsr r9 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314640 │ │ │ │ - blx 0x5d666a │ │ │ │ + blx 0x5d6892 │ │ │ │ vcgt.u8 d22, d3, d4 │ │ │ │ - b 0xfe2535a4 │ │ │ │ - bl 0xfeda5df8 │ │ │ │ + b 0xfe2537cc │ │ │ │ + bl 0xfeda6020 │ │ │ │ svclt 0x00183fe3 │ │ │ │ ldrbmi r4, [r1, #-1634]! @ 0xfffff99e │ │ │ │ svccs 0x0002f820 │ │ │ │ strcc sp, [r8, -pc, ror #3] │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r3], #740 @ 0x2e4 │ │ │ │ @@ -252363,37 +252501,37 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x588a00 │ │ │ │ - bl 0x11c72ec │ │ │ │ + bl 0x588c28 │ │ │ │ + bl 0x11c7514 │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x110a9c8 │ │ │ │ + b 0x110abf0 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfedcc9dc │ │ │ │ + bl 0xfedccc04 │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ subsmi r2, r0, r1, lsl #6 │ │ │ │ andsvs r9, r3, r1, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff149b02 │ │ │ │ + blx 0xff149d2a │ │ │ │ svceq 0x00db3c02 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8ca78 │ │ │ │ + bl 0xfed8cca0 │ │ │ │ andle r7, r7, ip, ror #31 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ andcs r4, r1, #75 @ 0x4b │ │ │ │ svccs 0x0030f8c0 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -252406,54 +252544,54 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ ldrmi r4, [lr], r3, lsl #13 │ │ │ │ stmdbeq r4, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d4368 │ │ │ │ + b 0x14d4590 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462200f2 │ │ │ │ stmne ip, {r1, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf85c9201 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf0036b04 │ │ │ │ @ instruction: 0xf8594000 │ │ │ │ ldrbeq r5, [sl, r4, lsl #30] │ │ │ │ subseq lr, r3, r0, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andcs pc, r5, r6, asr #23 │ │ │ │ - b 0x118aae0 │ │ │ │ + b 0x118ad08 │ │ │ │ ldrbne r0, [r3, r0, asr #4] │ │ │ │ svcvc 0x00e0ebb3 │ │ │ │ @ instruction: 0xf8cebf1c │ │ │ │ - b 0xfe2e6ba8 │ │ │ │ + b 0xfe2e6dd0 │ │ │ │ addmi r7, ip, #224, 4 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ - bls 0x17b330 │ │ │ │ + bls 0x17b558 │ │ │ │ stmdble r8, {r1, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, sl, asr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - bl 0xfe986fcc │ │ │ │ + bl 0xfe9871f4 │ │ │ │ ldrmi r0, [sl, #779] @ 0x30b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - bne 0x17c9bf4 │ │ │ │ + bne 0x17c9e1c │ │ │ │ @ instruction: 0x0c02eb6c │ │ │ │ - b 0x11cab68 │ │ │ │ - b 0x14c7930 │ │ │ │ + b 0x11cad90 │ │ │ │ + b 0x14c7b58 │ │ │ │ ldrbne r7, [sl, ip, ror #3] │ │ │ │ svcvc 0x00ecebb2 │ │ │ │ @ instruction: 0xf500d007 │ │ │ │ @ instruction: 0xf06f5000 │ │ │ │ submi r4, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ sasxmi r2, r8, r0 │ │ │ │ @@ -252462,45 +252600,45 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x46cc4699 │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ strmi r4, [r3], r0, lsl #14 │ │ │ │ @ instruction: 0x460d1f16 │ │ │ │ - blx 0x18edc74 │ │ │ │ + blx 0x18ede9c │ │ │ │ vmull.p8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rsceq fp, r3, r4, lsl pc │ │ │ │ svcne 0x00044673 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8559301 │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ @ instruction: 0xf8541f04 │ │ │ │ @ instruction: 0xf0000f04 │ │ │ │ - blx 0xfe1d747a │ │ │ │ + blx 0xfe1d76a2 │ │ │ │ strbeq r1, [r3, r1, lsl #20] │ │ │ │ orrmi pc, r0, #-1073741820 @ 0xc0000004 │ │ │ │ subseq lr, r0, #270336 @ 0x42000 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ - bl 0x198d5f8 │ │ │ │ + bl 0x198d820 │ │ │ │ svceq 0x00db020a │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ - bl 0xfed4cbfc │ │ │ │ + bl 0xfed4ce24 │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, ip, asr #17 │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ eorvs r4, r3, r9, lsr #11 │ │ │ │ - blls 0x17b420 │ │ │ │ + blls 0x17b648 │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, fp, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c70c4 │ │ │ │ + bl 0xfe9c72ec │ │ │ │ ldrmi r0, [r6, #523] @ 0x20b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -252508,117 +252646,117 @@ │ │ │ │ @ instruction: 0xf1a24698 │ │ │ │ svcne 0x002b0e04 │ │ │ │ rsclt r2, r0, #262144 @ 0x40000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf06f3401 │ │ │ │ - b 0x14d84fc │ │ │ │ + b 0x14d8724 │ │ │ │ svclt 0x001500c0 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x244e54 │ │ │ │ + blcs 0x24507c │ │ │ │ svcls 0x0004f85e │ │ │ │ stmdbcs r9, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x118ac64 │ │ │ │ - b 0x14c7644 │ │ │ │ - bl 0xfefa58ac │ │ │ │ + b 0x118ae8c │ │ │ │ + b 0x14c786c │ │ │ │ + bl 0xfefa5ad4 │ │ │ │ svclt 0x001c7fe9 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ rscvc lr, r9, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf84342a1 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -ip, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec20950 │ │ │ │ + bl 0xfec20b78 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r0, fp, lsl #13 │ │ │ │ svcne 0x0010b083 │ │ │ │ streq pc, [r4, #-424] @ 0xfffffe58 │ │ │ │ - beq 0x182eb0 │ │ │ │ + beq 0x1830d8 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d3d90 │ │ │ │ + b 0x14d3fb8 │ │ │ │ svclt 0x000b06c6 │ │ │ │ rsceq r9, r3, r1, lsl #12 │ │ │ │ @ instruction: 0x461f4637 │ │ │ │ movwls fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf851440f │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504c80 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0xff1ca5b2 │ │ │ │ - b 0x14fa5bc │ │ │ │ - b 0x1426128 │ │ │ │ + blx 0xff1ca7da │ │ │ │ + b 0x14fa7e4 │ │ │ │ + b 0x1426350 │ │ │ │ ldrbne r0, [sl, lr, asr #6] │ │ │ │ svcvc 0x00eeebb2 │ │ │ │ @ instruction: 0xf8cbbf1c │ │ │ │ - b 0xfe36edc8 │ │ │ │ + b 0xfe36eff0 │ │ │ │ addmi r7, pc, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f845 │ │ │ │ - blls 0x17b568 │ │ │ │ + blls 0x17b790 │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c71ec │ │ │ │ + bl 0xfe9c7414 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf3c59d0e │ │ │ │ rsclt r2, fp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1032e02 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14d4624 │ │ │ │ - b 0x14d04b8 │ │ │ │ + b 0x14d484c │ │ │ │ + b 0x14d06e0 │ │ │ │ movwls r0, #13251 @ 0x33c3 │ │ │ │ rscseq fp, r1, r6, lsl pc │ │ │ │ @ instruction: 0x460e461e │ │ │ │ - beq 0xfe281a3c │ │ │ │ + beq 0xfe281c64 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmiaeq r6!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r1, lsl #12 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ strmi r2, [r1], -r4, lsl #20 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85a444c │ │ │ │ - bl 0xfea0ef0c │ │ │ │ + bl 0xfea0f134 │ │ │ │ strmi r0, [lr], r9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blcc 0x244fa8 │ │ │ │ + blcc 0x2451d0 │ │ │ │ @ instruction: 0x3c02fb83 │ │ │ │ - b 0x11caddc │ │ │ │ - b 0x14c7ba4 │ │ │ │ - bl 0xfef25204 │ │ │ │ + b 0x11cb004 │ │ │ │ + b 0x14c7dcc │ │ │ │ + bl 0xfef2542c │ │ │ │ svclt 0x001c7fec │ │ │ │ - b 0xfe25ef78 │ │ │ │ + b 0xfe25f1a0 │ │ │ │ adcmi r7, r0, #236, 6 @ 0xb0000003 │ │ │ │ - blcc 0x244fc0 │ │ │ │ + blcc 0x2451e8 │ │ │ │ @ instruction: 0xf8ddd1ec │ │ │ │ @ instruction: 0xf100c000 │ │ │ │ - blls 0x147ed4 │ │ │ │ + blls 0x1480fc │ │ │ │ @ instruction: 0xf10c3110 │ │ │ │ strbmi r0, [r3, #-3076]! @ 0xfffff3fc │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ addmi r1, fp, #134217728 @ 0x8000000 │ │ │ │ ldrbmi sp, [r9], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ @@ -252639,34 +252777,34 @@ │ │ │ │ andcs pc, r1, r5, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159304 │ │ │ │ - beq 0xff141844 │ │ │ │ + beq 0xff141a6c │ │ │ │ @ instruction: 0x4652461a │ │ │ │ - bl 0x218978 │ │ │ │ + bl 0x218ba0 │ │ │ │ andls r0, r1, r5, lsl #1 │ │ │ │ @ instruction: 0x46351092 │ │ │ │ ldrmi r2, [r0], -r4, lsl #20 │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - bcs 0x1c1658 │ │ │ │ - bleq 0xfe141864 │ │ │ │ + bcs 0x1c1880 │ │ │ │ + bleq 0xfe141a8c │ │ │ │ vmlaeq.f64 d14, d11, d1 │ │ │ │ - bl 0xfecadb34 │ │ │ │ + bl 0xfecadd5c │ │ │ │ strtmi r0, [lr], -fp, lsl #2 │ │ │ │ eormi pc, ip, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8514623 │ │ │ │ @ instruction: 0xf04fab04 │ │ │ │ strcs r4, [r0], #-640 @ 0xfffffd80 │ │ │ │ strcs pc, [r3], #-3018 @ 0xfffff436 │ │ │ │ - b 0x118ae94 │ │ │ │ - b 0x14c7860 │ │ │ │ - bl 0xfefa5adc │ │ │ │ + b 0x118b0bc │ │ │ │ + b 0x14c7a88 │ │ │ │ + bl 0xfefa5d04 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ rscvc lr, r4, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf8464571 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0xf10c9b02 │ │ │ │ @ instruction: 0xf1010c04 │ │ │ │ @@ -252686,46 +252824,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r6, pc, lsl #12 @ │ │ │ │ strmi fp, [r8], -r5, lsl #1 │ │ │ │ @ instruction: 0xf06f2601 │ │ │ │ stcls 5, cr4, [lr], {-0} │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x1b3b48 │ │ │ │ + blcs 0x1b3d70 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r1, pc, asr #20 │ │ │ │ svclt 0x00159103 │ │ │ │ stmiaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [r3], -fp, lsl #12 │ │ │ │ - bl 0x198a04 │ │ │ │ + bl 0x198c2c │ │ │ │ ldrbtmi r0, [r1], -r4, lsl #21 │ │ │ │ stmibeq r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x464b4674 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svclt 0x00a82b04 │ │ │ │ addseq r2, sl, r4, lsl #6 │ │ │ │ andcs r1, r0, r3, lsl #17 │ │ │ │ @ instruction: 0xf85a4698 │ │ │ │ - bl 0xfeb13088 │ │ │ │ + bl 0xfeb132b0 │ │ │ │ strtmi r0, [r6], r2, lsl #24 │ │ │ │ @ instruction: 0xf85e9000 │ │ │ │ @ instruction: 0xf85c0b04 │ │ │ │ @ instruction: 0xf0009b04 │ │ │ │ - b 0x13d9c1c │ │ │ │ + b 0x13d9e44 │ │ │ │ @ instruction: 0x07c00b50 │ │ │ │ - bleq 0x205f48 │ │ │ │ + bleq 0x206170 │ │ │ │ addmi pc, r0, r0, lsl r1 @ │ │ │ │ - bleq 0x143558 │ │ │ │ - b 0x110af30 │ │ │ │ - b 0x14c7160 │ │ │ │ - bl 0xfef657b8 │ │ │ │ + bleq 0x143780 │ │ │ │ + b 0x110b158 │ │ │ │ + b 0x14c7388 │ │ │ │ + bl 0xfef659e0 │ │ │ │ svclt 0x001c7feb │ │ │ │ - b 0xfe25f138 │ │ │ │ + b 0xfe25f360 │ │ │ │ strbmi r7, [r4, #235] @ 0xeb │ │ │ │ stceq 8, cr15, [r4], {78} @ 0x4e │ │ │ │ stmdals r0, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r9, [r0], #-2817 @ 0xfffff4ff │ │ │ │ addmi r3, r3, #4 │ │ │ │ @ instruction: 0xf8dddcd3 │ │ │ │ @@ -252747,51 +252885,51 @@ │ │ │ │ cdpls 7, 1, cr2, cr0, cr1, {0} │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f6d10 │ │ │ │ + b 0x14f6f38 │ │ │ │ ldrmi r0, [r8], -r0, asr #29 │ │ │ │ - bl 0x198a80 │ │ │ │ + bl 0x198ca8 │ │ │ │ svclt 0x00080a86 │ │ │ │ @ instruction: 0xf8cd469e │ │ │ │ - b 0x14ef0fc │ │ │ │ + b 0x14ef324 │ │ │ │ stmib sp, {r5, r7, r8, fp}^ │ │ │ │ strbmi lr, [sl], -r4, lsl #6 │ │ │ │ - bcs 0x20f0d8 │ │ │ │ + bcs 0x20f300 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ - bl 0x16b108 │ │ │ │ - b 0x14c86f4 │ │ │ │ - bls 0x1c9af8 │ │ │ │ + bl 0x16b330 │ │ │ │ + b 0x14c891c │ │ │ │ + bls 0x1c9d20 │ │ │ │ vmlaeq.f64 d14, d26, d21 │ │ │ │ andls r4, r1, r1, ror #13 │ │ │ │ eorcs pc, r0, r2, asr r8 @ │ │ │ │ - bllt 0x245278 │ │ │ │ - blmi 0x245268 │ │ │ │ + bllt 0x2454a0 │ │ │ │ + blmi 0x245490 │ │ │ │ andmi pc, r0, r4 │ │ │ │ - b 0x1109090 │ │ │ │ - blx 0xfe3c7262 │ │ │ │ + b 0x11092b8 │ │ │ │ + blx 0xfe3c748a │ │ │ │ @ instruction: 0xf111b402 │ │ │ │ @ instruction: 0xf1404180 │ │ │ │ - bl 0xfed4711c │ │ │ │ - bl 0x190754c │ │ │ │ + bl 0xfed47344 │ │ │ │ + bl 0x1907774 │ │ │ │ svceq 0x00c90004 │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ - bl 0xfee0d05c │ │ │ │ + bl 0xfee0d284 │ │ │ │ svclt 0x001c7fe0 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ mvnvc lr, r6, lsl #21 │ │ │ │ @ instruction: 0xf84945ae │ │ │ │ bicsle r1, sp, r4, lsl #24 │ │ │ │ @ instruction: 0xf10e9801 │ │ │ │ - bls 0x188588 │ │ │ │ + bls 0x1887b0 │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ addmi r3, r2, #4 │ │ │ │ @ instruction: 0xf8dddccd │ │ │ │ @ instruction: 0x461ce010 │ │ │ │ ldrbmi r9, [r3, #-2821]! @ 0xfffff4fb │ │ │ │ strtmi sp, [r6], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252812,24 +252950,24 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf852440d │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0083b04 │ │ │ │ @ instruction: 0xf8544e00 │ │ │ │ - b 0x14e6dcc │ │ │ │ - b 0x14a64e0 │ │ │ │ + b 0x14e6ff4 │ │ │ │ + b 0x14a6708 │ │ │ │ @ instruction: 0xf11c0e58 │ │ │ │ @ instruction: 0xf14e4c80 │ │ │ │ - blx 0xff2ca9ce │ │ │ │ - b 0x14fa9dc │ │ │ │ - b 0x11e4144 │ │ │ │ + blx 0xff2cabf6 │ │ │ │ + b 0x14fac04 │ │ │ │ + b 0x11e436c │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b6e40 │ │ │ │ + b 0xfe2b7068 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -252842,26 +252980,26 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440d │ │ │ │ @ instruction: 0xf8543b04 │ │ │ │ @ instruction: 0xf8527f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe1daa36 │ │ │ │ - b 0x14d4e54 │ │ │ │ + blx 0xfe1dac5e │ │ │ │ + b 0x14d507c │ │ │ │ @ instruction: 0xf11c7cc8 │ │ │ │ - b 0x149a440 │ │ │ │ + b 0x149a668 │ │ │ │ @ instruction: 0xf14e0e58 │ │ │ │ - bl 0xff00aa48 │ │ │ │ - bl 0x1c8a258 │ │ │ │ - b 0x14caa6c │ │ │ │ - b 0x11e41c4 │ │ │ │ + bl 0xff00ac70 │ │ │ │ + bl 0x1c8a480 │ │ │ │ + b 0x14cac94 │ │ │ │ + b 0x11e43ec │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b6ec0 │ │ │ │ + b 0xfe2b70e8 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -252872,18 +253010,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - blx 0xfe1d2ebe │ │ │ │ + blx 0xfe1d30e6 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8d220 │ │ │ │ + bl 0xfed8d448 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #544768 @ 0x85000 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -252897,18 +253035,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf04f2b04 │ │ │ │ @ instruction: 0xf8544380 │ │ │ │ @ instruction: 0xf04f0f04 │ │ │ │ - blx 0xff10a312 │ │ │ │ + blx 0xff10a53a │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8d284 │ │ │ │ + bl 0xfed8d4ac │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84e428e │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -252916,28 +253054,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ stclne 2, cr11, [r7], #-892 @ 0xfffffc84 │ │ │ │ addsne r3, fp, #262144 @ 0x40000 │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ setend le │ │ │ │ - bl 0x18739c │ │ │ │ + bl 0x1875c4 │ │ │ │ @ instruction: 0xf06f0883 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf85e462a │ │ │ │ - blx 0xfe155f86 │ │ │ │ + blx 0xfe1561ae │ │ │ │ svceq 0x00db3c03 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00ecebb9 │ │ │ │ - b 0xfe2b6fe8 │ │ │ │ + b 0xfe2b7210 │ │ │ │ strmi r7, [r6, #1004] @ 0x3ec │ │ │ │ - blcc 0x245498 │ │ │ │ + blcc 0x2456c0 │ │ │ │ strcc sp, [r4], #-493 @ 0xfffffe13 │ │ │ │ andseq pc, r0, lr, lsl #2 │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r2, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -252949,41 +253087,41 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2500 │ │ │ │ - b 0x14d8fe0 │ │ │ │ + b 0x14d9208 │ │ │ │ @ instruction: 0xf85908a8 │ │ │ │ @ instruction: 0xf1a41025 │ │ │ │ @ instruction: 0x46320e10 │ │ │ │ - blge 0x245568 │ │ │ │ + blge 0x245790 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3c01fbca │ │ │ │ - b 0x11cb36c │ │ │ │ - b 0x14c8134 │ │ │ │ - bl 0xfefa5f94 │ │ │ │ + b 0x11cb594 │ │ │ │ + b 0x14c835c │ │ │ │ + bl 0xfefa61bc │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84245a6 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf10e3504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5e63c │ │ │ │ + bl 0xfec5e864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0x1002ac4 │ │ │ │ + blvc 0x1002cec │ │ │ │ @ instruction: 0xf89d4d3c │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -253001,66 +253139,66 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01a │ │ │ │ - bl 0x88acb0 │ │ │ │ - b 0x14c74b4 │ │ │ │ - b 0x14e37c8 │ │ │ │ + bl 0x88aed8 │ │ │ │ + b 0x14c76dc │ │ │ │ + b 0x14e39f0 │ │ │ │ cmpmi r0, r4, asr r4 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ stmiane r4!, {r0, r9, sl, fp}^ │ │ │ │ movwmi pc, #5 @ │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ - bl 0x1158cdc │ │ │ │ - bl 0x6078e4 │ │ │ │ + bl 0x1158f04 │ │ │ │ + bl 0x607b0c │ │ │ │ @ instruction: 0xf141030e │ │ │ │ strmi r0, [ip], r0, lsl #2 │ │ │ │ @ instruction: 0xf112b14e │ │ │ │ svclt 0x002c4280 │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ strmi r0, [r3], -r0, lsl #2 │ │ │ │ ldmne fp, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ - b 0x11d7a24 │ │ │ │ + b 0x11d7c4c │ │ │ │ @ instruction: 0x17cb70d2 │ │ │ │ svcvc 0x00ecebb3 │ │ │ │ svclt 0x001e4b0c │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbmi r4, r1, r0, ror #7 │ │ │ │ - blls 0x2e1580 │ │ │ │ + blls 0x2e17a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldc2 1, cr15, [r0], #716 @ 0x2cc │ │ │ │ + ldc2 1, cr15, [ip], {179} @ 0xb3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c2a00 │ │ │ │ + blhi 0x1c2c28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ mcrrmi 0, 8, fp, r7, cr9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460c9d14 │ │ │ │ - blhi 0x10c2bf0 │ │ │ │ + blhi 0x10c2e18 │ │ │ │ stmdacs r1, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - blx 0x18f71a8 │ │ │ │ + blx 0x18f73d0 │ │ │ │ @ instruction: 0xf108fc85 │ │ │ │ @ instruction: 0xf10c0801 │ │ │ │ @ instruction: 0xf1a00c01 │ │ │ │ svclt 0x00140508 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ @@ -253069,56 +253207,56 @@ │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf05b8b04 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x17c01cc │ │ │ │ + b 0x17c03f4 │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x17c1f14 │ │ │ │ + beq 0x17c213c │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff401f08 │ │ │ │ + bvc 0xff402130 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0x142254 │ │ │ │ + beq 0x14247c │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x1118f80 │ │ │ │ - bl 0x1187764 │ │ │ │ - bl 0x787dfc │ │ │ │ + b 0x11191a8 │ │ │ │ + bl 0x118798c │ │ │ │ + bl 0x788024 │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfed0d544 │ │ │ │ + bl 0xfed0d76c │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf06fbf1c │ │ │ │ - b 0xfe417a38 │ │ │ │ + b 0xfe417c60 │ │ │ │ strmi r0, [r0, #257]! @ 0x101 │ │ │ │ @ instruction: 0xd1ac6069 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ - blhi 0x1c2948 │ │ │ │ + blhi 0x1c2b70 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r4], {179} @ 0xb3 │ │ │ │ + stc2 1, cr15, [r0], {179} @ 0xb3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -253129,18 +253267,18 @@ │ │ │ │ @ instruction: 0xf3c59d0c │ │ │ │ @ instruction: 0xf1b92901 │ │ │ │ svclt 0x000a0f02 │ │ │ │ stc2 10, cr15, [r5], {95} @ 0x5f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - b 0x14f7308 │ │ │ │ - b 0x14c9de0 │ │ │ │ + b 0x14f7530 │ │ │ │ + b 0x14ca008 │ │ │ │ strmi r0, [r9], #2508 @ 0x9cc │ │ │ │ - blvc 0x1c2d1c │ │ │ │ + blvc 0x1c2f44 │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ strbmi pc, [ip, #-3757] @ 0xfffff153 @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ @@ -253172,36 +253310,36 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x110dad0 │ │ │ │ - b 0x14c7f68 │ │ │ │ - b 0x11e6aec │ │ │ │ + bl 0x110dcf8 │ │ │ │ + b 0x14c8190 │ │ │ │ + b 0x11e6d14 │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cf73d8 │ │ │ │ + b 0x1cf7600 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3bbeec │ │ │ │ - blls 0x2e17fc │ │ │ │ + blmi 0x3bc114 │ │ │ │ + blls 0x2e1a24 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b383f0 │ │ │ │ - svclt 0x0000fb6d │ │ │ │ + svclt 0x0000fb59 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x00024c2e │ │ │ │ @@ -253225,227 +253363,227 @@ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x114dba4 │ │ │ │ - b 0x11c8040 │ │ │ │ - b 0x14e4780 │ │ │ │ + bl 0x114ddcc │ │ │ │ + b 0x11c8268 │ │ │ │ + b 0x14e49a8 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cf74ac │ │ │ │ + b 0x1cf76d4 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3bbfa0 │ │ │ │ - blls 0x2e18d0 │ │ │ │ + blmi 0x3bc1c8 │ │ │ │ + blls 0x2e1af8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b383f0 │ │ │ │ - svclt 0x0000fb03 │ │ │ │ + svclt 0x0000faef │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c2d50 │ │ │ │ + blhi 0x1c2f78 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r7], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x543cb0 │ │ │ │ - blhi 0xe02f2c │ │ │ │ + bleq 0x543ed8 │ │ │ │ + blhi 0xe03154 │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x1439f8 │ │ │ │ + beq 0x143c20 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f74f0 │ │ │ │ + blx 0x18f7718 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d8cec │ │ │ │ + bl 0x1d8f14 │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - bls 0x286c68 │ │ │ │ + bls 0x286e90 │ │ │ │ stmdbls r7, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - b 0x11cdc80 │ │ │ │ - bl 0x1164860 │ │ │ │ + b 0x11cdea8 │ │ │ │ + bl 0x1164a88 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd8128 │ │ │ │ - b 0xfe1a48b0 │ │ │ │ + b 0x1cd8350 │ │ │ │ + b 0xfe1a4ad8 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d9 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4be874 │ │ │ │ - blls 0x3619b8 │ │ │ │ + blmi 0x4bea9c │ │ │ │ + blls 0x361be0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b38ff0 │ │ │ │ - svclt 0x0000fa8d │ │ │ │ + svclt 0x0000fa79 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c2e48 │ │ │ │ + blhi 0x1c3070 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x543da8 │ │ │ │ - blhi 0xf03024 │ │ │ │ + bleq 0x543fd0 │ │ │ │ + blhi 0xf0324c │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x143af0 │ │ │ │ + beq 0x143d18 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f75e8 │ │ │ │ + blx 0x18f7810 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d8de4 │ │ │ │ + bl 0x1d900c │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - blls 0x286b70 │ │ │ │ + blls 0x286d98 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ submi pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmdane fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cdd88 │ │ │ │ - bl 0x1164968 │ │ │ │ + b 0x11cdfb0 │ │ │ │ + bl 0x1164b90 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd8230 │ │ │ │ - b 0xfe1a49b8 │ │ │ │ + b 0x1cd8458 │ │ │ │ + b 0xfe1a4be0 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d1 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4be95c │ │ │ │ - blls 0x361ac0 │ │ │ │ + blmi 0x4beb84 │ │ │ │ + blls 0x361ce8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b38ff0 │ │ │ │ - svclt 0x0000fa09 │ │ │ │ + svclt 0x0000f9f5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ svcne 0x001c4683 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f7704 │ │ │ │ + b 0x14f792c │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x14f6d0 │ │ │ │ + bl 0x14f8f8 │ │ │ │ stmib sp, {r3}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9926002 │ │ │ │ @ instruction: 0xf991e002 │ │ │ │ @ instruction: 0xf9927003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf912cb04 │ │ │ │ addmi sl, r8, #4, 22 @ 0x1000 │ │ │ │ stc2 11, cr15, [sl], {28} @ │ │ │ │ movwgt pc, #39699 @ 0x9b13 @ │ │ │ │ svcgt 0x0004f854 │ │ │ │ - blx 0x6d8c82 │ │ │ │ - blx 0x69571a │ │ │ │ + blx 0x6d8eaa │ │ │ │ + blx 0x695942 │ │ │ │ @ instruction: 0xf845760e │ │ │ │ mvnle r6, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1240 @ 0xfffffb28 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb18f1c │ │ │ │ + bl 0xfeb19144 │ │ │ │ addsmi r0, pc, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d4b4c │ │ │ │ + b 0x14d4d74 │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3af782 │ │ │ │ + blx 0x3af9aa │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x332b7e │ │ │ │ + blx 0x332da6 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x398cb6 │ │ │ │ + blx 0x398ede │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x32ab9a │ │ │ │ + blx 0x32adc2 │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -253456,33 +253594,33 @@ │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d4be0 │ │ │ │ + b 0x14d4e08 │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3af816 │ │ │ │ + blx 0x3afa3e │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x332c12 │ │ │ │ + blx 0x332e3a │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x398d4a │ │ │ │ + blx 0x398f72 │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x32ac2e │ │ │ │ + blx 0x32ae56 │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -253495,39 +253633,39 @@ │ │ │ │ @ instruction: 0xf1a03b08 │ │ │ │ addlt r0, r7, r8, lsl #24 │ │ │ │ andls r9, r5, r0, lsl ip │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10e2c02 │ │ │ │ svclt 0x00180e01 │ │ │ │ - b 0x14d4c7c │ │ │ │ + b 0x14d4ea4 │ │ │ │ svclt 0x00140ece │ │ │ │ ldrbtmi r0, [r7], -r7, ror #1 │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf9b17e03 │ │ │ │ mrscc r4, (UNDEF: 8) │ │ │ │ @ instruction: 0x0000f9b2 │ │ │ │ @ instruction: 0xf8313208 │ │ │ │ @ instruction: 0xf832ec06 │ │ │ │ - blx 0xfe226ca6 │ │ │ │ + blx 0xfe226ece │ │ │ │ @ instruction: 0xf8328900 │ │ │ │ strbmi r0, [r4], -r6, lsl #24 │ │ │ │ - blx 0xff4995de │ │ │ │ + blx 0xff499806 │ │ │ │ @ instruction: 0xf8534580 │ │ │ │ stmib sp, {r3, r8, r9, sl, fp}^ │ │ │ │ stcls 5, cr4, [r0], {-0} │ │ │ │ - bl 0x62f0bc │ │ │ │ + bl 0x62f2e4 │ │ │ │ ldmdavs ip, {r9, fp}^ │ │ │ │ stc 8, cr15, [r2], {49} @ 0x31 │ │ │ │ - bleq 0x2829d4 │ │ │ │ + bleq 0x282bfc │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ stceq 8, cr15, [r4], {49} @ 0x31 │ │ │ │ - blx 0xff498796 │ │ │ │ + blx 0xff4989be │ │ │ │ @ instruction: 0xf8324587 │ │ │ │ - blx 0xff142cea │ │ │ │ + blx 0xff142f12 │ │ │ │ stmib ip!, {r1, r2, r3, r7, r8, sl, lr}^ │ │ │ │ bicsle r4, r2, r2, lsl #10 │ │ │ │ @ instruction: 0x7e03e9dd │ │ │ │ ldrmi r9, [lr, #2053]! @ 0x805 │ │ │ │ strmi sp, [r7], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ @@ -253540,39 +253678,39 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r5], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d4d30 │ │ │ │ + b 0x14d4f58 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r7], -r7, ror #1 │ │ │ │ - beq 0x30293c │ │ │ │ + beq 0x302b64 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x9002f8b2 │ │ │ │ @ instruction: 0xc004f8b1 │ │ │ │ @ instruction: 0xf8b18897 │ │ │ │ @ instruction: 0xf8b28006 │ │ │ │ @ instruction: 0xf8b1e006 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8316b08 │ │ │ │ - blx 0xfea1a97e │ │ │ │ - blx 0xffbe0d7a │ │ │ │ + blx 0xfea1aba6 │ │ │ │ + blx 0xffbe0fa2 │ │ │ │ @ instruction: 0xf8536409 │ │ │ │ - bl 0x6af988 │ │ │ │ + bl 0x6afbb0 │ │ │ │ ldmdavs lr, {r0, r3, r8, fp}^ │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ - blx 0xffb192ba │ │ │ │ - blx 0xffc2cdb2 │ │ │ │ + blx 0xffb194e2 │ │ │ │ + blx 0xffc2cfda │ │ │ │ @ instruction: 0xf8409407 │ │ │ │ subvs r9, r4, r8, lsl #30 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, lr, #0, 12 │ │ │ │ - strtmi sp, [pc], #-2311 @ 0x107d8c │ │ │ │ + strtmi sp, [pc], #-2311 @ 0x107fb4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, lr, #125952 @ 0x1ec00 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -253585,15 +253723,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe2829e8 │ │ │ │ + bleq 0xfe282c10 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -253604,30 +253742,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x246274 │ │ │ │ + blne 0x24649c │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x245f90 │ │ │ │ - blx 0x798fa2 │ │ │ │ - blx 0x50e65e │ │ │ │ + bllt 0x2461b8 │ │ │ │ + blx 0x7991ca │ │ │ │ + blx 0x50e886 │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x1825c0 │ │ │ │ + blt 0x1827e8 │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe98ae58 │ │ │ │ + bl 0xfe98b080 │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x284288 │ │ │ │ - bl 0x1990b4 │ │ │ │ - bls 0x249290 │ │ │ │ + beq 0x2844b0 │ │ │ │ + bl 0x1992dc │ │ │ │ + bls 0x2494b8 │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrmi r9, [r8], -r6, lsl #24 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ strmi sp, [r4], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r4, ror #17] │ │ │ │ addsmi r1, r3, #139264 @ 0x22000 │ │ │ │ @@ -253639,44 +253777,44 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r7, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14d42bc │ │ │ │ - b 0x14d1550 │ │ │ │ + b 0x14d44e4 │ │ │ │ + b 0x14d1778 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x199738 │ │ │ │ + bl 0x199960 │ │ │ │ smlabbcs r0, r5, sl, r0 │ │ │ │ - bleq 0xfe64280c │ │ │ │ + bleq 0xfe642a34 │ │ │ │ strlt lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ stmdacs r4, {r3, r4, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf81a008c │ │ │ │ - bl 0x3a7f68 │ │ │ │ + bl 0x3a8190 │ │ │ │ strmi r0, [r9], r4, lsl #6 │ │ │ │ mul r1, r3, r8 │ │ │ │ mulgt r2, r3, r8 │ │ │ │ - blls 0x1a626c │ │ │ │ - blls 0x14e36c │ │ │ │ + blls 0x1a6494 │ │ │ │ + blls 0x14e594 │ │ │ │ ldrtmi r1, [ip], #-2330 @ 0xfffff6e6 │ │ │ │ mullt r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf1024288 │ │ │ │ - blx 0x30871e │ │ │ │ - blx 0x4c6b3e │ │ │ │ + blx 0x308946 │ │ │ │ + blx 0x4c6d66 │ │ │ │ @ instruction: 0xf855bb03 │ │ │ │ ldrbmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stclt 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ stclt 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #47884 @ 0xbb0c @ │ │ │ │ - blcc 0x24603c │ │ │ │ + blcc 0x246264 │ │ │ │ cdpne 12, 4, cr13, cr3, cr6, {7} │ │ │ │ tstpeq r1, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00b84288 │ │ │ │ ldrmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ andeq lr, r9, r3, lsl #22 │ │ │ │ @@ -253700,55 +253838,55 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe282bb4 │ │ │ │ + bleq 0xfe282ddc │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x226334 │ │ │ │ - bls 0x1ce434 │ │ │ │ + bls 0x22655c │ │ │ │ + bls 0x1ce65c │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x54ec0a │ │ │ │ - blx 0x744422 │ │ │ │ + blx 0x54ee32 │ │ │ │ + blx 0x74464a │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3c6c64 │ │ │ │ + bne 0x3c6e8c │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x246120 │ │ │ │ + bleq 0x246348 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d989c │ │ │ │ + blls 0x2d9ac4 │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x9a1c54 │ │ │ │ + bne 0x9a1e7c │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253759,15 +253897,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe282ca0 │ │ │ │ + bleq 0xfe282ec8 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -253778,36 +253916,36 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x54ecf6 │ │ │ │ - blx 0x80450e │ │ │ │ + blx 0x54ef1e │ │ │ │ + blx 0x804736 │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x306d5c │ │ │ │ + bne 0x306f84 │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x24620c │ │ │ │ + bleq 0x246434 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d9988 │ │ │ │ + blls 0x2d9bb0 │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x9a1d40 │ │ │ │ + bne 0x9a1f68 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253818,25 +253956,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x1999e8 │ │ │ │ + bl 0x199c10 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x14ccdc4 │ │ │ │ + b 0x14ccfec │ │ │ │ @ instruction: 0x46c10ad1 │ │ │ │ @ instruction: 0xf8cd4652 │ │ │ │ - bcs 0x1b0258 │ │ │ │ + bcs 0x1b0480 │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x36cdb8 │ │ │ │ - blls 0x4485bc │ │ │ │ + bl 0x36cfe0 │ │ │ │ + blls 0x4487e4 │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -253848,42 +253986,42 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff42b20e │ │ │ │ - bl 0x6a2004 │ │ │ │ + blx 0xff42b436 │ │ │ │ + bl 0x6a222c │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff3ae632 │ │ │ │ + blx 0xff3ae85a │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe9c963c │ │ │ │ + bl 0xfe9c9864 │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1d92bc │ │ │ │ - blls 0x40ba7c │ │ │ │ + bl 0x1d94e4 │ │ │ │ + blls 0x40bca4 │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe959670 │ │ │ │ + bl 0xfe959898 │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253894,52 +254032,52 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x199b18 │ │ │ │ + bl 0x199d40 │ │ │ │ stmib sp, {r2, r6, r7, sl, fp}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1acadc │ │ │ │ + bcs 0x1acd04 │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf83c00f8 │ │ │ │ - bl 0x4303ac │ │ │ │ + bl 0x4305d4 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ ldmdahi sl, {r2, r8, r9, sl, lr, pc}^ │ │ │ │ @ instruction: 0x9004f8b3 │ │ │ │ movwls r8, #14555 @ 0x38db │ │ │ │ andls r9, r2, #9216 @ 0x2400 │ │ │ │ - blls 0x30e358 │ │ │ │ - blls 0x28e350 │ │ │ │ + blls 0x30e580 │ │ │ │ + blls 0x28e578 │ │ │ │ stmhi sp, {r3, r4, sl, lr} │ │ │ │ stmiahi lr, {r3, ip, sp}^ │ │ │ │ @ instruction: 0xf8b13701 │ │ │ │ @ instruction: 0xf831e002 │ │ │ │ strls r3, [r1, #-2824] @ 0xfffff4f8 │ │ │ │ ldmib r4, {r1, r8, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe9f8b0a │ │ │ │ + blx 0xfe9f8d32 │ │ │ │ strcc r3, [r8], #-2826 @ 0xfffff4f6 │ │ │ │ - blcc 0x2872c8 │ │ │ │ - bl 0x5ef720 │ │ │ │ - bl 0x1188f48 │ │ │ │ + blcc 0x2874f0 │ │ │ │ + bl 0x5ef948 │ │ │ │ + bl 0x1189170 │ │ │ │ ldrmi r0, [r8, #523]! @ 0x20b │ │ │ │ andcc pc, r5, #235520 @ 0x39800 │ │ │ │ - blx 0xffa6f72a │ │ │ │ + blx 0xffa6f952 │ │ │ │ stmdb r0, {r0, r3, r9, ip, sp}^ │ │ │ │ stclle 2, cr3, [r0], #8 │ │ │ │ @ instruction: 0xc604e9dd │ │ │ │ mvnscc pc, #8, 2 │ │ │ │ - blne 0xfe7cf514 │ │ │ │ + blne 0xfe7cf73c │ │ │ │ svclt 0x00b845b8 │ │ │ │ strcc r2, [r3], -r0, lsl #6 │ │ │ │ - bl 0x1d93c0 │ │ │ │ - blls 0x2ca360 │ │ │ │ + bl 0x1d95e8 │ │ │ │ + blls 0x2ca588 │ │ │ │ ldcle 2, cr4, [sp], #748 @ 0x2ec │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ addmi r9, fp, #6, 28 @ 0x60 │ │ │ │ ldrtmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ addsmi r1, r3, #141312 @ 0x22800 │ │ │ │ @@ -253955,32 +254093,32 @@ │ │ │ │ vrshr.u64 , q12, #57 │ │ │ │ svccs 0x00022701 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14f7ff8 │ │ │ │ + b 0x14f8220 │ │ │ │ strmi r0, [r6], r7, asr #29 │ │ │ │ - b 0x14cf66c │ │ │ │ + b 0x14cf894 │ │ │ │ @ instruction: 0xf835099e │ │ │ │ @ instruction: 0xf836302c │ │ │ │ @ instruction: 0xf837a02c │ │ │ │ - blx 0x7b4472 │ │ │ │ + blx 0x7b469a │ │ │ │ @ instruction: 0xf838fa03 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ strbmi r0, [ip, #3073] @ 0xc01 │ │ │ │ movwge pc, #47891 @ 0xbb13 @ │ │ │ │ svcge 0x0004f852 │ │ │ │ @ instruction: 0xf8414453 │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfeca1ff4 │ │ │ │ + bl 0xfeca221c │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253989,28 +254127,28 @@ │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ strmi r0, [r8], -r2, lsl #16 │ │ │ │ rscslt r9, ip, #12, 30 @ 0x30 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1042f02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6034 │ │ │ │ + b 0x14d625c │ │ │ │ svclt 0x001404c4 │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ strtmi r4, [r2], r4, lsr #13 │ │ │ │ - b 0x14cf6fc │ │ │ │ + b 0x14cf924 │ │ │ │ @ instruction: 0x462c099c │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ eorne pc, lr, r0, lsr r8 @ │ │ │ │ eorvs pc, lr, r4, lsr r8 @ │ │ │ │ eorpl pc, lr, r7, lsr r8 @ │ │ │ │ eorgt pc, lr, r8, lsr r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blx 0x299b9a │ │ │ │ - blx 0x28486a │ │ │ │ + blx 0x299dc2 │ │ │ │ + blx 0x284a92 │ │ │ │ @ instruction: 0xf853110c │ │ │ │ strtmi r5, [r9], #-3844 @ 0xfffff0fc │ │ │ │ svcne 0x0004f842 │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strbmi ip, [r2, #4]! │ │ │ │ ldrbmi sp, [ip], #2312 @ 0x908 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -254024,49 +254162,49 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x1910c0 │ │ │ │ + blcs 0x1912e8 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x199cd4 │ │ │ │ + bl 0x199efc │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c8840 │ │ │ │ + b 0x14c8a68 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf9390090 │ │ │ │ - bl 0x380574 │ │ │ │ + bl 0x38079c │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f9b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x5d8f52 │ │ │ │ - blx 0x78514a │ │ │ │ + blx 0x5d917a │ │ │ │ + blx 0x785372 │ │ │ │ @ instruction: 0xf854330c │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x24661c │ │ │ │ + blcc 0x246844 │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x12c54c │ │ │ │ + bl 0x12c774 │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1ff884 │ │ │ │ + blls 0x1ffaac │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254075,49 +254213,49 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x19118c │ │ │ │ + blcs 0x1913b4 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x199da0 │ │ │ │ + bl 0x199fc8 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c890c │ │ │ │ + b 0x14c8b34 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf8390090 │ │ │ │ - bl 0x380640 │ │ │ │ + bl 0x380868 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f8b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x49901e │ │ │ │ - blx 0x4451ea │ │ │ │ + blx 0x499246 │ │ │ │ + blx 0x445412 │ │ │ │ @ instruction: 0xf8543309 │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x2466e8 │ │ │ │ + blcc 0x246910 │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x12c618 │ │ │ │ + bl 0x12c840 │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1ff950 │ │ │ │ + blls 0x1ffb78 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254134,38 +254272,38 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14d3574 │ │ │ │ + b 0x14d379c │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140702 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x49a21c │ │ │ │ + bl 0x49a444 │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40, 8 @ 0x28000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0xff346314 │ │ │ │ + @ instruction: 0xf9b4f71b │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8274641 │ │ │ │ ldrtmi ip, [r0], -r2, lsl #24 │ │ │ │ - blx 0xff146324 │ │ │ │ + @ instruction: 0xf9acf71b │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x24675c │ │ │ │ - blls 0x13c70c │ │ │ │ + bleq 0x246984 │ │ │ │ + blls 0x13c934 │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ stmdahi r0!, {r1, sl, fp, pc} │ │ │ │ - blcs 0x12a868 │ │ │ │ + blcs 0x12aa90 │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], ip │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcde │ │ │ │ ldrb r4, [fp, r0, lsl #2] │ │ │ │ @ instruction: 0xec01e9dd │ │ │ │ @@ -254190,49 +254328,49 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14d3654 │ │ │ │ + b 0x14d387c │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140704 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x49a2fc │ │ │ │ + bl 0x49a524 │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40 @ 0x28 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdami r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0x19463f4 │ │ │ │ + @ instruction: 0xf94cf71b │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8474641 │ │ │ │ ldrtmi ip, [r0], -r4, lsl #24 │ │ │ │ - blx 0x1746404 │ │ │ │ + @ instruction: 0xf944f71b │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x3468bc │ │ │ │ - blls 0x13c7e8 │ │ │ │ + bleq 0x346ae4 │ │ │ │ + blls 0x13ca10 │ │ │ │ tsthi r1, r5, asr r9 │ │ │ │ @ instruction: 0x0600e9d4 │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ cdpls 12, 0, cr14, cr3, cr1, {0} │ │ │ │ stmdble r8, {r2, r4, r5, r6, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec88be4 │ │ │ │ + bl 0xfec88e0c │ │ │ │ ldrmi r0, [ip, #774] @ 0x306 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -254248,15 +254386,15 @@ │ │ │ │ ldrtmi sl, [r9], ip, lsr #32 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f848c │ │ │ │ + b 0x14f86b4 │ │ │ │ ldrmi r0, [fp], r0, asr #23 │ │ │ │ andeq pc, r8, #-1073741782 @ 0xc000002a │ │ │ │ movwlt lr, #39373 @ 0x99cd │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, q3, q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r6, lsl #8 │ │ │ │ @@ -254266,21 +254404,21 @@ │ │ │ │ stcmi 0, cr15, [r0], {39} @ 0x27 │ │ │ │ stmdbls r8, {r0, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x0c0ceb71 │ │ │ │ @ instruction: 0xf107d301 │ │ │ │ ldmib sp, {r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf71b9000 │ │ │ │ - ldrcc pc, [r0, #-2787] @ 0xfffff51d │ │ │ │ + ldrcc pc, [r0, #-2511] @ 0xfffff631 │ │ │ │ smlabteq r0, r6, r9, lr │ │ │ │ ldmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r4, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf71b3410 │ │ │ │ - @ instruction: 0x3610fad7 │ │ │ │ + ldrcc pc, [r0], -r3, asr #19 │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ andsle r4, fp, sp, asr r5 │ │ │ │ ldrdeq lr, [r0, -r5] │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrdeq lr, [r2, -r5] │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @@ -254311,147 +254449,147 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r4], sp, lsl #1 │ │ │ │ svcls 0x00171c9e │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ - beq 0xb418 │ │ │ │ - beq 0x14334c │ │ │ │ + beq 0xb640 │ │ │ │ + beq 0x143574 │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ movwcc pc, #967 @ 0x3c7 @ │ │ │ │ @ instruction: 0xf00ab2fd │ │ │ │ @ instruction: 0xf1b80a01 │ │ │ │ - b 0xb8c558 │ │ │ │ + b 0xb8c780 │ │ │ │ @ instruction: 0xf1050b03 │ │ │ │ - b 0x389d5c │ │ │ │ + b 0x389f84 │ │ │ │ svclt 0x00180a03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbeq lr, [sl, -pc, asr #20] │ │ │ │ - b 0xa2e57c │ │ │ │ - b 0x20a580 │ │ │ │ + b 0xa2e7a4 │ │ │ │ + b 0x20a7a8 │ │ │ │ svclt 0x00140403 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00046a8 │ │ │ │ mvnseq r0, #1 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0809308 │ │ │ │ - b 0x14c9594 │ │ │ │ + b 0x14c97bc │ │ │ │ subeq r3, r0, fp, asr #23 │ │ │ │ - beq 0x17432d4 │ │ │ │ + beq 0x17434fc │ │ │ │ streq pc, [r2, -ip, lsl #2] │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ stmib sp, {r0, r4, fp, ip}^ │ │ │ │ tstls r6, r9, lsl #10 │ │ │ │ @ instruction: 0xf8339b07 │ │ │ │ - blls 0x2a8a08 │ │ │ │ + blls 0x2a8c30 │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ - blls 0x24ca10 │ │ │ │ + blls 0x24cc38 │ │ │ │ smlabbeq r1, fp, sl, lr │ │ │ │ andspl pc, r4, r3, lsr r8 @ │ │ │ │ - blls 0x2159d4 │ │ │ │ + blls 0x215bfc │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x1d8b48 │ │ │ │ + blls 0x1d8d70 │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ - @ instruction: 0xff40f71f │ │ │ │ + mcr2 7, 1, pc, cr12, cr15, {0} @ │ │ │ │ stceq 8, cr15, [r2], {39} @ 0x27 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x31a28c │ │ │ │ + blls 0x31a4b4 │ │ │ │ @ instruction: 0xf8364640 │ │ │ │ @ instruction: 0xf71f2b04 │ │ │ │ - ldrbmi pc, [r4, #-3893] @ 0xfffff0cb @ │ │ │ │ - bleq 0x246a94 │ │ │ │ + ldrbmi pc, [r4, #-3617] @ 0xfffff1df @ │ │ │ │ + bleq 0x246cbc │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x43ee2c │ │ │ │ + bl 0x43f054 │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c8e1c │ │ │ │ + bl 0xfe9c9044 │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x86d67c │ │ │ │ + blls 0x86d8a4 │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0x14c366c │ │ │ │ + bleq 0x14c3894 │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andeq pc, r1, r0 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ bicseq r4, fp, #13 │ │ │ │ - b 0x92d6d0 │ │ │ │ + b 0x92d8f8 │ │ │ │ andmi r0, r1, r1, lsl #6 │ │ │ │ strls r0, [r4, #-109] @ 0xffffff93 │ │ │ │ movwls r0, #41947 @ 0xa3db │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ strcs r0, [r0, #-2147] @ 0xfffff79d │ │ │ │ movwls r2, #39688 @ 0x9b08 │ │ │ │ movwcs fp, #36648 @ 0x8f28 │ │ │ │ eors pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldcne 6, cr4, [r3], {16} │ │ │ │ movwls r9, #45583 @ 0xb20f │ │ │ │ - bls 0x4af70c │ │ │ │ + bls 0x4af934 │ │ │ │ andsls pc, r5, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8339b0b │ │ │ │ orrslt r3, sl, #21 │ │ │ │ subsmi r9, r3, ip, lsl #20 │ │ │ │ movwls fp, #12955 @ 0x329b │ │ │ │ rsbseq r9, ip, sl, lsl #22 │ │ │ │ - beq 0x28371c │ │ │ │ + beq 0x283944 │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ stmdbeq r3, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ andsvc pc, r5, fp, lsr r8 @ │ │ │ │ ldmdahi r2!, {r1, r8, sl, ip, sp} │ │ │ │ ldmib sp, {r2, sl, ip, sp}^ │ │ │ │ ldrtmi r1, [r8], -r3, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf71f3604 │ │ │ │ - @ instruction: 0xf824fea3 │ │ │ │ - blls 0x24bb2c │ │ │ │ + @ instruction: 0xf824fd8f │ │ │ │ + blls 0x24bd54 │ │ │ │ @ instruction: 0xf8364638 │ │ │ │ strbmi r2, [r9], -r2, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 4, pc, cr8, cr15, {0} │ │ │ │ + stc2 7, cr15, [r4, #124] @ 0x7c │ │ │ │ @ instruction: 0xf8244555 │ │ │ │ - blle 0xff9cbb3c │ │ │ │ + blle 0xff9cbd64 │ │ │ │ @ instruction: 0xc706e9dd │ │ │ │ strbtmi r9, [r7], #-2825 @ 0xfffff4f7 │ │ │ │ stcle 5, cr4, [r9, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xe7c34655 │ │ │ │ - b 0xfe36f378 │ │ │ │ + b 0xfe36f5a0 │ │ │ │ ldrmi r0, [r9], r2, lsl #20 │ │ │ │ vshll.u8 , d15, #2 │ │ │ │ strb r9, [r7, r3, lsl #6] │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254475,85 +254613,85 @@ │ │ │ │ ldmibcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vmull.u q8, d20, d0[4] │ │ │ │ vmlal.u8 q9, d4, d1 │ │ │ │ rsclt r3, r5, #0, 6 │ │ │ │ streq lr, [r9], #-2688 @ 0xfffff580 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - bleq 0x203458 │ │ │ │ + bleq 0x203680 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ @ instruction: 0xf0090801 │ │ │ │ - b 0x14cafe4 │ │ │ │ + b 0x14cb20c │ │ │ │ strls r0, [r3], #-1092 @ 0xfffffbbc │ │ │ │ streq lr, [r3], #-2592 @ 0xfffff5e0 │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f8854 │ │ │ │ - b 0x14caf18 │ │ │ │ + b 0x14f8a7c │ │ │ │ + b 0x14cb140 │ │ │ │ svclt 0x000873c4 │ │ │ │ movwls r4, #18088 @ 0x46a8 │ │ │ │ movwls r0, #32835 @ 0x8043 │ │ │ │ movweq pc, #4233 @ 0x1089 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0xff40354c │ │ │ │ + blvc 0xff403774 │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ - bl 0x199e5c │ │ │ │ + bl 0x19a084 │ │ │ │ smlabbls r7, r3, r3, r0 │ │ │ │ - b 0x14ed838 │ │ │ │ + b 0x14eda60 │ │ │ │ stmib sp, {r3, r4, r7, r8, r9}^ │ │ │ │ movwls r8, #21769 @ 0x5509 │ │ │ │ @ instruction: 0xf8599b07 │ │ │ │ @ instruction: 0xf8531024 │ │ │ │ - b 0xfe3e8cc4 │ │ │ │ - blls 0x28903c │ │ │ │ + b 0xfe3e8eec │ │ │ │ + blls 0x289264 │ │ │ │ @ instruction: 0xf8534640 │ │ │ │ strcc r5, [r2], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi sl, sp, r0 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ @ instruction: 0xf7212c04 │ │ │ │ - @ instruction: 0xf847ff1b │ │ │ │ + @ instruction: 0xf847fe07 │ │ │ │ @ instruction: 0xf8cd0c04 │ │ │ │ strtmi sl, [r9], -r0 │ │ │ │ strbmi r9, [r0], -r8, lsl #22 │ │ │ │ - blcs 0x346dbc │ │ │ │ - @ instruction: 0xff10f721 │ │ │ │ + blcs 0x346fe4 │ │ │ │ + ldc2l 7, cr15, [ip, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf8479b05 │ │ │ │ addsmi r0, ip, #8, 22 @ 0x2000 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x43f0a4 │ │ │ │ + bl 0x43f2cc │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c9094 │ │ │ │ + bl 0xfe9c92bc │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x86d8f4 │ │ │ │ + blls 0x86db1c │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0xfe4c38e4 │ │ │ │ + bleq 0xfe4c3b0c │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq pc, [r1, #-5] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -254572,44 +254710,44 @@ │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ movwls r0, #39075 @ 0x98a3 │ │ │ │ stmib sp, {r2, r8, r9, fp, sp}^ │ │ │ │ svclt 0x00284610 │ │ │ │ andls r2, pc, #4, 6 @ 0x10000000 │ │ │ │ ldcne 6, cr4, [r3, #-624] @ 0xfffffd90 │ │ │ │ stmdbls lr, {r2, r3, r8, r9, ip, pc} │ │ │ │ - bls 0x42f988 │ │ │ │ + bls 0x42fbb0 │ │ │ │ eorcc pc, r5, r3, asr r8 @ │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ stmdbls sl, {r0, r3, r7, r8, r9, ip, sp, pc} │ │ │ │ - beq 0x1c3760 │ │ │ │ + beq 0x1c3988 │ │ │ │ adcseq r9, ip, fp, lsl #20 │ │ │ │ stmdbeq r5, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ eorvc pc, r5, fp, asr r8 @ │ │ │ │ ldmdavs r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blls 0x216188 │ │ │ │ + blls 0x2163b0 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ strcc r8, [r8], -r0 │ │ │ │ - cdp2 7, 7, cr15, cr14, cr1, {1} │ │ │ │ - blls 0x260e10 │ │ │ │ + stc2l 7, cr15, [sl, #-132]! @ 0xffffff7c │ │ │ │ + blls 0x261038 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ strcc r2, [r8], #-3076 @ 0xfffff3fc │ │ │ │ @ instruction: 0xf8cd9903 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - strbmi pc, [sp, #-3699] @ 0xfffff18d @ │ │ │ │ + strbmi pc, [sp, #-3423] @ 0xfffff2a1 @ │ │ │ │ stceq 8, cr15, [r4], {68} @ 0x44 │ │ │ │ ldmib sp, {r2, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blls 0x37a9c8 │ │ │ │ + blls 0x37abf0 │ │ │ │ strbmi r4, [fp, #-1127] @ 0xfffffb99 │ │ │ │ strbmi sp, [sp], -r6, lsl #26 │ │ │ │ stmdbls sl, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - beq 0x2037c4 │ │ │ │ + beq 0x2039ec │ │ │ │ bfi r4, r3, (invalid: 12:11) │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #232448 @ 0x38c00 │ │ │ │ @@ -254623,81 +254761,81 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r0], pc, lsl #1 │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @ instruction: 0xf8cd9819 │ │ │ │ vmvn.i32 d24, #132 @ 0x00000084 │ │ │ │ - blx 0x18d1e1c │ │ │ │ + blx 0x18d2044 │ │ │ │ @ instruction: 0x2c02f980 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - blcs 0xfe543764 │ │ │ │ + blcs 0xfe54398c │ │ │ │ ldrbcs lr, [r0, #2639] @ 0xa4f │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - beq 0x184e60 │ │ │ │ + beq 0x185088 │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - b 0xfe25a774 │ │ │ │ + b 0xfe25a99c │ │ │ │ @ instruction: 0xf3c00b0b │ │ │ │ @ instruction: 0xf08a3300 │ │ │ │ @ instruction: 0xf00b0401 │ │ │ │ ldmeq r0!, {r0, r8, r9, fp}^ │ │ │ │ vmlaeq.f32 s28, s6, s23 │ │ │ │ - bleq 0x203680 │ │ │ │ + bleq 0x2038a8 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ - bl 0x196e64 │ │ │ │ + bl 0x19708c │ │ │ │ @ instruction: 0xf020040c │ │ │ │ - b 0x14c8e6c │ │ │ │ + b 0x14c9094 │ │ │ │ andls r7, r8, #-536870900 @ 0xe000000c │ │ │ │ subeq lr, fp, #323584 @ 0x4f000 │ │ │ │ - b 0xa6d688 │ │ │ │ + b 0xa6d8b0 │ │ │ │ andsmi r0, sp, r3, lsl #4 │ │ │ │ - b 0x14d9fbc │ │ │ │ + b 0x14da1e4 │ │ │ │ ldrbeq r0, [r3, sl, asr #21] │ │ │ │ - bleq 0x3c3a88 │ │ │ │ + bleq 0x3c3cb0 │ │ │ │ rsbeq r9, fp, r9, lsl #6 │ │ │ │ movwls r4, #30277 @ 0x7645 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ biceq lr, r0, #3072 @ 0xc00 │ │ │ │ stmdbvs fp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ - blls 0x3b8f40 │ │ │ │ + blls 0x3b9168 │ │ │ │ stmdavs r2!, {r4, r8, sl, ip, sp}^ │ │ │ │ - bne 0xff9ef2cc │ │ │ │ + bne 0xff9ef4f4 │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ - bl 0x1d8fd8 │ │ │ │ + bl 0x1d9200 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdals r5, {r4, sl, ip, sp} │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf854404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r7, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7214649 │ │ │ │ - @ instruction: 0x4632fe9d │ │ │ │ + ldrtmi pc, [r2], -r9, lsl #27 @ │ │ │ │ stmdb r5, {r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #12 │ │ │ │ strls r9, [r2], -r7, lsl #28 │ │ │ │ stmdbhi r4, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7219b04 │ │ │ │ - blls 0x2c8934 │ │ │ │ + blls 0x2c870c │ │ │ │ tsteq r2, r5, asr #18 │ │ │ │ bicle r4, sl, fp, asr r5 │ │ │ │ stmdbvs fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrsbthi pc, [r4], -sp @ │ │ │ │ stmdble r8, {r0, r4, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r6, asr #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea89328 │ │ │ │ + bl 0xfea89550 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -254705,22 +254843,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14da960 │ │ │ │ + b 0x14dab88 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x15098c │ │ │ │ + bl 0x150bb4 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf95ef790 │ │ │ │ + @ instruction: 0xf84af790 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254734,22 +254872,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14da9d4 │ │ │ │ + b 0x14dabfc │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150c00 │ │ │ │ + bl 0x150e28 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf9cef790 │ │ │ │ + @ instruction: 0xf8baf790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254763,22 +254901,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daa48 │ │ │ │ + b 0x14dac70 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150c74 │ │ │ │ + bl 0x150e9c │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf998f790 │ │ │ │ + @ instruction: 0xf884f790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254792,29 +254930,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daabc │ │ │ │ + b 0x14dace4 │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7904652 │ │ │ │ - stmib r7!, {r0, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r2, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x33f50c │ │ │ │ + bl 0x33f734 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c94fc │ │ │ │ + bl 0xfe9c9724 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -254822,22 +254960,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dab34 │ │ │ │ + b 0x14dad5c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150b60 │ │ │ │ + bl 0x150d88 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf9eaf790 │ │ │ │ + @ instruction: 0xf8d6f790 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254851,22 +254989,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daba8 │ │ │ │ + b 0x14dadd0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150dd4 │ │ │ │ + bl 0x150ffc │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0xac7004 │ │ │ │ + @ instruction: 0xf912f790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254880,22 +255018,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dac1c │ │ │ │ + b 0x14dae44 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150e48 │ │ │ │ + bl 0x151070 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf9f0f790 │ │ │ │ + @ instruction: 0xf8dcf790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254909,29 +255047,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dac90 │ │ │ │ + b 0x14daeb8 │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7904652 │ │ │ │ - stmib r7!, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r2, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x33f6e0 │ │ │ │ + bl 0x33f908 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c96d0 │ │ │ │ + bl 0xfe9c98f8 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -254939,22 +255077,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dad08 │ │ │ │ + b 0x14daf30 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150d34 │ │ │ │ + bl 0x150f5c │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0xb46fc4 │ │ │ │ + @ instruction: 0xf914f728 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254968,22 +255106,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dad7c │ │ │ │ + b 0x14dafa4 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150fa8 │ │ │ │ + bl 0x1511d0 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0x1947038 │ │ │ │ + @ instruction: 0xf94cf728 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254997,22 +255135,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dadf0 │ │ │ │ + b 0x14db018 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x15101c │ │ │ │ + bl 0x151244 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xff28f78e │ │ │ │ + cdp2 7, 1, cr15, cr4, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255026,22 +255164,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dae64 │ │ │ │ + b 0x14db08c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151090 │ │ │ │ + bl 0x1512b8 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xff82f78e │ │ │ │ + cdp2 7, 6, cr15, cr14, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255055,22 +255193,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daed8 │ │ │ │ + b 0x14db100 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151104 │ │ │ │ + bl 0x15132c │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - cdp2 7, 12, cr15, cr8, cr14, {4} │ │ │ │ + ldc2 7, cr15, [r4, #568]! @ 0x238 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255084,22 +255222,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daf4c │ │ │ │ + b 0x14db174 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151178 │ │ │ │ + bl 0x1513a0 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xff22f78e │ │ │ │ + cdp2 7, 0, cr15, cr14, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255113,22 +255251,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dafc0 │ │ │ │ + b 0x14db1e8 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150fec │ │ │ │ + bl 0x151214 │ │ │ │ @ instruction: 0xf9350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0xff84728e │ │ │ │ + blx 0xff3474b4 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255142,22 +255280,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db034 │ │ │ │ + b 0x14db25c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151060 │ │ │ │ + bl 0x151288 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - cdp2 7, 10, cr15, cr2, cr13, {1} │ │ │ │ + stc2 7, cr15, [lr, #180] @ 0xb4 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255171,31 +255309,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db0a8 │ │ │ │ + b 0x14db2d0 │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2442c0 │ │ │ │ + beq 0x2444e8 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf729dced │ │ │ │ - strmi pc, [sl, #3119]! @ 0xc2f │ │ │ │ + strmi pc, [sl, #2843]! @ 0xb1b │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255208,31 +255346,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db13c │ │ │ │ + b 0x14db364 │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x244354 │ │ │ │ + beq 0x24457c │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf72bdced │ │ │ │ - strmi pc, [sl, #2839]! @ 0xb17 │ │ │ │ + strmi pc, [sl, #2563]! @ 0xa03 │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255245,85 +255383,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dafec │ │ │ │ + b 0x14db214 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c5e60 │ │ │ │ + beq 0x1c6088 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c78bc │ │ │ │ + blne 0x1c7ae4 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xfefc74ac │ │ │ │ - b 0x14dae98 │ │ │ │ + @ instruction: 0xf9a6f72f │ │ │ │ + b 0x14db0c0 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff789c14 │ │ │ │ + blne 0xff789e3c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db064 │ │ │ │ + b 0x14db28c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x245ed8 │ │ │ │ + beq 0x246100 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2479b4 │ │ │ │ + blne 0x247bdc │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xfe2c7524 │ │ │ │ - b 0x14daf10 │ │ │ │ + @ instruction: 0xf972f72f │ │ │ │ + b 0x14db138 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff789c8c │ │ │ │ + blne 0xff789eb4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5ac8 │ │ │ │ + b 0x14f5cf0 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b0f4 │ │ │ │ + bl 0x14b31c │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - bfine pc, fp, (invalid: 21:3) @ │ │ │ │ + strbne pc, [r3, r7, lsl #19] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -255338,23 +255476,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db160 │ │ │ │ + b 0x14db388 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c5fd4 │ │ │ │ + beq 0x1c61fc │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c7a30 │ │ │ │ + blne 0x1c7c58 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0x147620 │ │ │ │ + @ instruction: 0xf8ecf72f │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255370,23 +255508,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db1e0 │ │ │ │ + b 0x14db408 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x246054 │ │ │ │ + beq 0x24627c │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x247b30 │ │ │ │ + blne 0x247d58 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9c8f72f │ │ │ │ + @ instruction: 0xf8b4f72f │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255402,25 +255540,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5c4c │ │ │ │ + b 0x14f5e74 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b278 │ │ │ │ + bl 0x14b4a0 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255437,98 +255575,98 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db2ec │ │ │ │ + b 0x14db514 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c6160 │ │ │ │ + beq 0x1c6388 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7bbc │ │ │ │ + bleq 0x1c7de4 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf93ef72f │ │ │ │ + @ instruction: 0xf82af72f │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14db198 │ │ │ │ + b 0x14db3c0 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c9f1c │ │ │ │ + blne 0xff9ca144 │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db36c │ │ │ │ + b 0x14db594 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2461e0 │ │ │ │ + beq 0x246408 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x247cbc │ │ │ │ + bleq 0x247ee4 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf92cf72f │ │ │ │ + @ instruction: 0xf818f72f │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14db218 │ │ │ │ + b 0x14db440 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c9f9c │ │ │ │ + blne 0xff9ca1c4 │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5dd8 │ │ │ │ + b 0x14f6000 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b404 │ │ │ │ + bl 0x14b62c │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - blx 0xfed48194 │ │ │ │ + blx 0xfed47f6c │ │ │ │ strmi pc, [r9, #128]! @ 0x80 │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0a024 │ │ │ │ + bl 0xfea0a24c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -255536,85 +255674,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db478 │ │ │ │ + b 0x14db6a0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c62ec │ │ │ │ + beq 0x1c6514 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7d48 │ │ │ │ + bleq 0x1c7f70 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf874f72f │ │ │ │ - b 0x14db324 │ │ │ │ + @ instruction: 0xff60f72e │ │ │ │ + b 0x14db54c │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff78a0a0 │ │ │ │ + blne 0xff78a2c8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db4f0 │ │ │ │ + b 0x14db718 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x246364 │ │ │ │ + beq 0x24658c │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x247e40 │ │ │ │ + bleq 0x248068 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf840f72f │ │ │ │ - b 0x14db39c │ │ │ │ + @ instruction: 0xff2cf72e │ │ │ │ + b 0x14db5c4 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff78a118 │ │ │ │ + blne 0xff78a340 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5f54 │ │ │ │ + b 0x14f617c │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b580 │ │ │ │ + bl 0x14b7a8 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ - @ instruction: 0xf72fa000 │ │ │ │ - @ instruction: 0x17c3f855 │ │ │ │ + @ instruction: 0xf72ea000 │ │ │ │ + strbne pc, [r3, r1, asr #30] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -255629,23 +255767,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db5ec │ │ │ │ + b 0x14db814 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c6460 │ │ │ │ + beq 0x1c6688 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7ebc │ │ │ │ + bleq 0x1c80e4 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xffbaf72e │ │ │ │ + cdp2 7, 10, cr15, cr6, cr14, {1} │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255661,23 +255799,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db66c │ │ │ │ + b 0x14db894 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2464e0 │ │ │ │ + beq 0x246708 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x247fbc │ │ │ │ + bleq 0x2481e4 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xff82f72e │ │ │ │ + cdp2 7, 6, cr15, cr14, cr14, {1} │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255693,25 +255831,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f60d8 │ │ │ │ + b 0x14f6300 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b704 │ │ │ │ + bl 0x14b92c │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ @ instruction: 0xf72ea000 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255731,28 +255869,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d6f6c │ │ │ │ + b 0x14d7194 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244b78 │ │ │ │ - bleq 0x1c804c │ │ │ │ + bleq 0x244da0 │ │ │ │ + bleq 0x1c8274 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-2467] @ 0xfffff65d @ │ │ │ │ + ldrbmi pc, [sp, #-2191] @ 0xfffff771 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3803b4 │ │ │ │ + bl 0x3805dc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca3a4 │ │ │ │ + bl 0xfe9ca5cc │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255763,28 +255901,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d6fec │ │ │ │ + b 0x14d7214 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244bf8 │ │ │ │ - bleq 0x1c80cc │ │ │ │ + bleq 0x244e20 │ │ │ │ + bleq 0x1c82f4 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3611] @ 0xfffff1e5 @ │ │ │ │ + ldrbmi pc, [sp, #-3335] @ 0xfffff2f9 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380434 │ │ │ │ + bl 0x38065c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca424 │ │ │ │ + bl 0xfe9ca64c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255795,28 +255933,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d706c │ │ │ │ + b 0x14d7294 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244c78 │ │ │ │ - bleq 0x2481cc │ │ │ │ + bleq 0x244ea0 │ │ │ │ + bleq 0x2483f4 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - ldrbmi pc, [sp, #-3555] @ 0xfffff21d @ │ │ │ │ + ldrbmi pc, [sp, #-3279] @ 0xfffff331 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3804b4 │ │ │ │ + bl 0x3806dc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca4a4 │ │ │ │ + bl 0xfe9ca6cc │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255824,33 +255962,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f110c │ │ │ │ + blx 0x18f1334 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15ba08 │ │ │ │ + bl 0x15bc30 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - ldrbmi pc, [r5, #-3743] @ 0xfffff161 @ │ │ │ │ + ldrbmi pc, [r5, #-3467] @ 0xfffff275 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x38053c │ │ │ │ + bl 0x380764 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca52c │ │ │ │ + bl 0xfe9ca754 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -255861,28 +255999,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7174 │ │ │ │ + b 0x14d739c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244d80 │ │ │ │ - bleq 0x1c8254 │ │ │ │ + bleq 0x244fa8 │ │ │ │ + bleq 0x1c847c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-2207] @ 0xfffff761 @ │ │ │ │ + @ instruction: 0xf7191f02 │ │ │ │ + ldrbmi pc, [sp, #-3979] @ 0xfffff075 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3805bc │ │ │ │ + bl 0x3807e4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca5ac │ │ │ │ + bl 0xfe9ca7d4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255893,28 +256031,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d71f4 │ │ │ │ + b 0x14d741c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244e00 │ │ │ │ - bleq 0x1c82d4 │ │ │ │ + bleq 0x245028 │ │ │ │ + bleq 0x1c84fc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-2147] @ 0xfffff79d @ │ │ │ │ + @ instruction: 0xf7191f02 │ │ │ │ + ldrbmi pc, [sp, #-3919] @ 0xfffff0b1 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x38063c │ │ │ │ + bl 0x380864 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca62c │ │ │ │ + bl 0xfe9ca854 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255925,28 +256063,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7274 │ │ │ │ + b 0x14d749c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244e80 │ │ │ │ - bleq 0x1c8354 │ │ │ │ + bleq 0x2450a8 │ │ │ │ + bleq 0x1c857c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3291] @ 0xfffff325 @ │ │ │ │ + ldrbmi pc, [sp, #-3015] @ 0xfffff439 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3806bc │ │ │ │ + bl 0x3808e4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca6ac │ │ │ │ + bl 0xfe9ca8d4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255957,28 +256095,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d72f4 │ │ │ │ + b 0x14d751c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244f00 │ │ │ │ - bleq 0x248454 │ │ │ │ + bleq 0x245128 │ │ │ │ + bleq 0x24867c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - ldrbmi pc, [sp, #-3359] @ 0xfffff2e1 @ │ │ │ │ + ldrbmi pc, [sp, #-3083] @ 0xfffff3f5 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x38073c │ │ │ │ + bl 0x380964 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca72c │ │ │ │ + bl 0xfe9ca954 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255986,33 +256124,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f1394 │ │ │ │ + blx 0x18f15bc │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15bc90 │ │ │ │ + bl 0x15beb8 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - ldrbmi pc, [r5, #-3609] @ 0xfffff1e7 @ │ │ │ │ + ldrbmi pc, [r5, #-3333] @ 0xfffff2fb @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x3807c4 │ │ │ │ + bl 0x3809ec │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca7b4 │ │ │ │ + bl 0xfe9ca9dc │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256023,28 +256161,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d73fc │ │ │ │ + b 0x14d7624 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245008 │ │ │ │ - bleq 0x1c84dc │ │ │ │ + bleq 0x245230 │ │ │ │ + bleq 0x1c8704 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3935] @ 0xfffff0a1 @ │ │ │ │ + ldrbmi pc, [sp, #-3659] @ 0xfffff1b5 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380844 │ │ │ │ + bl 0x380a6c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca834 │ │ │ │ + bl 0xfe9caa5c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256055,28 +256193,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d747c │ │ │ │ + b 0x14d76a4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245088 │ │ │ │ - bleq 0x1c855c │ │ │ │ + bleq 0x2452b0 │ │ │ │ + bleq 0x1c8784 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-3437] @ 0xfffff293 @ │ │ │ │ + ldrbmi pc, [sp, #-3161] @ 0xfffff3a7 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3808c4 │ │ │ │ + bl 0x380aec │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca8b4 │ │ │ │ + bl 0xfe9caadc │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256087,28 +256225,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d74fc │ │ │ │ + b 0x14d7724 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245108 │ │ │ │ - bleq 0x1c85dc │ │ │ │ + bleq 0x245330 │ │ │ │ + bleq 0x1c8804 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-4043] @ 0xfffff035 @ │ │ │ │ + ldrbmi pc, [sp, #-3767] @ 0xfffff149 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380944 │ │ │ │ + bl 0x380b6c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca934 │ │ │ │ + bl 0xfe9cab5c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256119,28 +256257,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d757c │ │ │ │ + b 0x14d77a4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245188 │ │ │ │ - bleq 0x2486dc │ │ │ │ + bleq 0x2453b0 │ │ │ │ + bleq 0x248904 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71a1f04 │ │ │ │ - ldrbmi pc, [sp, #-2905] @ 0xfffff4a7 @ │ │ │ │ + ldrbmi pc, [sp, #-2629] @ 0xfffff5bb @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3809c4 │ │ │ │ + bl 0x380bec │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca9b4 │ │ │ │ + bl 0xfe9cabdc │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256148,33 +256286,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f161c │ │ │ │ + blx 0x18f1844 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15bf18 │ │ │ │ + bl 0x15c140 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71ab000 │ │ │ │ - ldrbmi pc, [r5, #-2969] @ 0xfffff467 @ │ │ │ │ + ldrbmi pc, [r5, #-2693] @ 0xfffff57b @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x380a4c │ │ │ │ + bl 0x380c74 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9caa3c │ │ │ │ + bl 0xfe9cac64 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256189,32 +256327,32 @@ │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ strls fp, [r1, -lr, lsl #30] │ │ │ │ movwls r0, #4323 @ 0x10e3 │ │ │ │ - bl 0x171294 │ │ │ │ + bl 0x1714bc │ │ │ │ @ instruction: 0xf8350903 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf7194608 │ │ │ │ - @ instruction: 0xf3c0ff03 │ │ │ │ - b 0x11cb2e0 │ │ │ │ + vqrdmulh.s , q8, d3[7] │ │ │ │ + b 0x11cb508 │ │ │ │ vld2. {d3-d6}, [r0], r4 │ │ │ │ addslt r4, fp, #0, 4 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ strmi fp, [r3], -r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ - bl 0x340aec │ │ │ │ + bl 0x340d14 │ │ │ │ andcs r0, r0, r3, lsl #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0aadc │ │ │ │ + bl 0xfea0ad04 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256225,35 +256363,35 @@ │ │ │ │ ldrmi fp, [fp], r3, lsl #1 │ │ │ │ strmi r4, [lr], -r1, lsl #13 │ │ │ │ stcls 15, cr1, [ip, #-92] @ 0xffffffa4 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7b24 │ │ │ │ + b 0x14d7d4c │ │ │ │ svclt 0x000e08c8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4331 @ 0x10eb │ │ │ │ - blls 0x152344 │ │ │ │ - beq 0x205338 │ │ │ │ - blne 0x248890 │ │ │ │ + blls 0x15256c │ │ │ │ + beq 0x205560 │ │ │ │ + blne 0x248ab8 │ │ │ │ @ instruction: 0xf857465a │ │ │ │ strmi r4, [r8], -r4, lsl #30 │ │ │ │ - blx 0xfe1483ac │ │ │ │ + @ instruction: 0xf96cf71a │ │ │ │ andmi pc, r0, #32 │ │ │ │ strbvc lr, [r4], #2626 @ 0xa42 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r4], -r8, lsl #31 │ │ │ │ @ instruction: 0xf8454556 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #2817] @ 0xb01 │ │ │ │ - bl 0x380b88 │ │ │ │ + bl 0x380db0 │ │ │ │ andcs r0, r0, r3, lsl #10 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ - bl 0xfea4ab78 │ │ │ │ + bl 0xfea4ada0 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256264,37 +256402,37 @@ │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0xf6c70a00 │ │ │ │ @ instruction: 0x460c7af0 │ │ │ │ @ instruction: 0xf1a29d10 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ strls r0, [r5, -r0, lsl #16] │ │ │ │ - blx 0xfe28913a │ │ │ │ + blx 0xfe289362 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf10b2d02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d7bd0 │ │ │ │ + b 0x14d7df8 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -fp, ror #1 │ │ │ │ streq pc, [r8, #-423] @ 0xfffffe59 │ │ │ │ - blcc 0x204f10 │ │ │ │ + blcc 0x205138 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ ldm r4!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf71a4619 │ │ │ │ - @ instruction: 0xf021faab │ │ │ │ + @ instruction: 0xf021f997 │ │ │ │ strmi r4, [r0, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #124928 @ 0x1e800 │ │ │ │ - b 0x11fa4a8 │ │ │ │ + b 0x11fa6d0 │ │ │ │ strbmi r7, [ip, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blcc 0x204f88 │ │ │ │ + blcc 0x2051b0 │ │ │ │ ldrmi r9, [fp, #3845] @ 0xf05 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r3, #3034] @ 0xbda │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256309,22 +256447,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7874 │ │ │ │ + b 0x14d7a9c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8954 │ │ │ │ + bleq 0x1c8b7c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - strbmi pc, [sp, #-2523] @ 0xfffff625 @ │ │ │ │ + strbmi pc, [sp, #-2247] @ 0xfffff739 @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256341,22 +256479,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d78f4 │ │ │ │ + b 0x14d7b1c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248a54 │ │ │ │ + bleq 0x248c7c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - strbmi pc, [sp, #-2591] @ 0xfffff5e1 @ │ │ │ │ + strbmi pc, [sp, #-2315] @ 0xfffff6f5 @ │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256370,34 +256508,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1994 │ │ │ │ + blx 0x18f1bbc │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c290 │ │ │ │ + bl 0x15c4b8 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - @ instruction: 0xf846fb19 │ │ │ │ + @ instruction: 0xf846fa05 │ │ │ │ @ instruction: 0xf0210f08 │ │ │ │ ldrbmi r4, [r5, #-256] @ 0xffffff00 │ │ │ │ mvnsle r6, r1, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0adb8 │ │ │ │ + bl 0xfea0afe0 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256408,31 +256546,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7a00 │ │ │ │ + b 0x14d7c28 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8ae0 │ │ │ │ + bleq 0x1c8d08 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - vld2.8 {d15,d17}, [r0 :64], r5 │ │ │ │ + vld2.8 {d15-d16}, [r0], r1 │ │ │ │ @ instruction: 0xf5b34300 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0ae44 │ │ │ │ + bl 0xfea0b06c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256443,31 +256581,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7a8c │ │ │ │ + b 0x14d7cb4 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248bec │ │ │ │ + bleq 0x248e14 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - @ instruction: 0xf020f953 │ │ │ │ + @ instruction: 0xf020f83f │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00884fff │ │ │ │ strbmi r4, [sp, #-1539] @ 0xfffff9fd │ │ │ │ svccc 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ - bl 0x340ee0 │ │ │ │ + bl 0x341108 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9caed0 │ │ │ │ + bl 0xfe9cb0f8 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256476,41 +256614,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sl], r5, lsl #1 │ │ │ │ @ instruction: 0xf1a2460d │ │ │ │ @ instruction: 0xf1a00708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ stcls 8, cr0, [lr], {-0} │ │ │ │ - blx 0xfe24948a │ │ │ │ + blx 0xfe2496b2 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10b2c02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d7b20 │ │ │ │ + b 0x14d7d48 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -r3, ror #1 │ │ │ │ @ instruction: 0xf6c72400 │ │ │ │ stmib sp, {r4, r5, r6, r7, sl, ip, sp, lr}^ │ │ │ │ - bl 0x159738 │ │ │ │ + bl 0x159960 │ │ │ │ strmi r0, [r3], r3, lsl #18 │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x11487a8 │ │ │ │ + @ instruction: 0xf92cf719 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8464580 │ │ │ │ - bl 0x1e0e770 │ │ │ │ + bl 0x1e0e998 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [sp, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ ldrbmi r9, [r8], -r2, lsl #22 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r7, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x79bf7c │ │ │ │ + bne 0x79c1a4 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -256521,22 +256659,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7bc4 │ │ │ │ + b 0x14d7dec │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8ca4 │ │ │ │ + bleq 0x1c8ecc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf72e1f02 │ │ │ │ - blx 0xfed48f00 │ │ │ │ + @ instruction: 0xf72d1f02 │ │ │ │ + blx 0xfed4acd8 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256555,22 +256693,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7c4c │ │ │ │ + b 0x14d7e74 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248dac │ │ │ │ + bleq 0x248fd4 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ - @ instruction: 0xf72e1f04 │ │ │ │ - blx 0xfed48f30 │ │ │ │ + @ instruction: 0xf72d1f04 │ │ │ │ + blx 0xfed4ad08 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256586,36 +256724,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1cf4 │ │ │ │ + blx 0x18f1f1c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c5f0 │ │ │ │ + bl 0x15c818 │ │ │ │ ldmib r7!, {r2, r9, fp}^ │ │ │ │ ldm r5!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ - @ instruction: 0xf72eb000 │ │ │ │ - blx 0xfed49098 │ │ │ │ + @ instruction: 0xf72db000 │ │ │ │ + blx 0xfed4ae70 │ │ │ │ ldrbmi pc, [r5, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b120 │ │ │ │ + bl 0xfea0b348 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256626,30 +256764,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7d68 │ │ │ │ + b 0x14d7f90 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c8e48 │ │ │ │ + blne 0x1c9070 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72d0f02 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b1a8 │ │ │ │ + bl 0xfea0b3d0 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256660,30 +256798,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7df0 │ │ │ │ + b 0x14d8018 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x248f50 │ │ │ │ + blne 0x249178 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72d0f04 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b230 │ │ │ │ + bl 0xfea0b458 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256691,27 +256829,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1e98 │ │ │ │ + blx 0x18f20c0 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c794 │ │ │ │ + bl 0x15c9bc │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf72db000 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r5, asr r5 │ │ │ │ strmi sp, [r0, #493]! @ 0x1ed │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256731,22 +256869,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7f0c │ │ │ │ + b 0x14d8134 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c8fec │ │ │ │ + blne 0x1c9214 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72d0f02 │ │ │ │ - strbmi pc, [sp, #-3873] @ 0xfffff0df @ │ │ │ │ + strbmi pc, [sp, #-3597] @ 0xfffff1f3 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256763,22 +256901,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7f8c │ │ │ │ + b 0x14d81b4 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2490ec │ │ │ │ + blne 0x249314 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72d0f04 │ │ │ │ - strbmi pc, [sp, #-3817] @ 0xfffff117 @ │ │ │ │ + strbmi pc, [sp, #-3541] @ 0xfffff22b @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256792,27 +256930,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f202c │ │ │ │ + blx 0x18f2254 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c928 │ │ │ │ + bl 0x15cb50 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf72db000 │ │ │ │ - @ instruction: 0x17c3fef9 │ │ │ │ + strbne pc, [r3, r5, ror #27] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r5, asr r5 │ │ │ │ strmi sp, [r0, #497]! @ 0x1f1 │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #39844 @ 0x9ba4 │ │ │ │ @@ -256830,32 +256968,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d8098 │ │ │ │ + b 0x14d82c0 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c9178 │ │ │ │ + blne 0x1c93a0 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf72d000e │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b4e0 │ │ │ │ + bl 0xfea0b708 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256866,32 +257004,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d8128 │ │ │ │ + b 0x14d8350 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x249288 │ │ │ │ + blne 0x2494b0 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf72d4000 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b570 │ │ │ │ + bl 0xfea0b798 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256899,30 +257037,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f25d8 │ │ │ │ + blx 0x18f2800 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15cad8 │ │ │ │ + bl 0x15cd00 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf72d4100 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f847 │ │ │ │ rsbsvs r4, r8, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-487] @ 0xfffffe19 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256942,24 +257080,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d8258 │ │ │ │ + b 0x14d8480 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c9338 │ │ │ │ + blne 0x1c9560 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf72d000e │ │ │ │ - strbmi pc, [sp, #-3447] @ 0xfffff289 @ │ │ │ │ + strbmi pc, [sp, #-3171] @ 0xfffff39d @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256976,24 +257114,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d82e0 │ │ │ │ + b 0x14d8508 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x249440 │ │ │ │ + blne 0x249668 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf72d4000 │ │ │ │ - strbmi pc, [sp, #-3387] @ 0xfffff2c5 @ │ │ │ │ + strbmi pc, [sp, #-3111] @ 0xfffff3d9 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -257007,30 +257145,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2788 │ │ │ │ + blx 0x18f29b0 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15cc88 │ │ │ │ + bl 0x15ceb0 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf72d4100 │ │ │ │ - strbne pc, [r3, r5, asr #26] @ │ │ │ │ + @ instruction: 0x17c3fc31 │ │ │ │ svccc 0x0008f847 │ │ │ │ rsbsvs r4, fp, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-491] @ 0xfffffe15 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ movweq lr, #39845 @ 0x9ba5 │ │ │ │ @@ -257048,28 +257186,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8400 │ │ │ │ + b 0x14d8628 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24600c │ │ │ │ - bleq 0x1c94e0 │ │ │ │ + bleq 0x246234 │ │ │ │ + bleq 0x1c9708 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-4023] @ 0xfffff049 @ │ │ │ │ + ldrbmi pc, [sp, #-3747] @ 0xfffff15d @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381848 │ │ │ │ + bl 0x381a70 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb838 │ │ │ │ + bl 0xfe9cba60 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257080,28 +257218,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8480 │ │ │ │ + b 0x14d86a8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24608c │ │ │ │ - bleq 0x2495e0 │ │ │ │ + bleq 0x2462b4 │ │ │ │ + bleq 0x249808 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-4023] @ 0xfffff049 @ │ │ │ │ + ldrbmi pc, [sp, #-3747] @ 0xfffff15d @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3818c8 │ │ │ │ + bl 0x381af0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb8b8 │ │ │ │ + bl 0xfe9cbae0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257109,33 +257247,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2520 │ │ │ │ + blx 0x18f2748 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15ce1c │ │ │ │ + bl 0x15d044 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3987] @ 0xfffff06d @ │ │ │ │ + ldrbmi pc, [r5, #-3711] @ 0xfffff181 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381950 │ │ │ │ + bl 0x381b78 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb940 │ │ │ │ + bl 0xfe9cbb68 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257146,28 +257284,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8588 │ │ │ │ + b 0x14d87b0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246194 │ │ │ │ - bleq 0x1c9668 │ │ │ │ + bleq 0x2463bc │ │ │ │ + bleq 0x1c9890 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3843] @ 0xfffff0fd @ │ │ │ │ + ldrbmi pc, [sp, #-3567] @ 0xfffff211 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3819d0 │ │ │ │ + bl 0x381bf8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb9c0 │ │ │ │ + bl 0xfe9cbbe8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257178,28 +257316,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8608 │ │ │ │ + b 0x14d8830 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246214 │ │ │ │ - bleq 0x249768 │ │ │ │ + bleq 0x24643c │ │ │ │ + bleq 0x249990 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3843] @ 0xfffff0fd @ │ │ │ │ + ldrbmi pc, [sp, #-3567] @ 0xfffff211 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381a50 │ │ │ │ + bl 0x381c78 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cba40 │ │ │ │ + bl 0xfe9cbc68 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257207,33 +257345,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f26a8 │ │ │ │ + blx 0x18f28d0 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15cfa4 │ │ │ │ + bl 0x15d1cc │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3887] @ 0xfffff0d1 @ │ │ │ │ + ldrbmi pc, [r5, #-3611] @ 0xfffff1e5 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381ad8 │ │ │ │ + bl 0x381d00 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbac8 │ │ │ │ + bl 0xfe9cbcf0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257244,28 +257382,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8710 │ │ │ │ + b 0x14d8938 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24631c │ │ │ │ - bleq 0x1c97f0 │ │ │ │ + bleq 0x246544 │ │ │ │ + bleq 0x1c9a18 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3635] @ 0xfffff1cd @ │ │ │ │ + ldrbmi pc, [sp, #-3359] @ 0xfffff2e1 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381b58 │ │ │ │ + bl 0x381d80 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbb48 │ │ │ │ + bl 0xfe9cbd70 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257276,28 +257414,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8790 │ │ │ │ + b 0x14d89b8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24639c │ │ │ │ - bleq 0x2498f0 │ │ │ │ + bleq 0x2465c4 │ │ │ │ + bleq 0x249b18 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3635] @ 0xfffff1cd @ │ │ │ │ + ldrbmi pc, [sp, #-3359] @ 0xfffff2e1 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381bd8 │ │ │ │ + bl 0x381e00 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbbc8 │ │ │ │ + bl 0xfe9cbdf0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257305,33 +257443,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2830 │ │ │ │ + blx 0x18f2a58 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15d12c │ │ │ │ + bl 0x15d354 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3619] @ 0xfffff1dd @ │ │ │ │ + ldrbmi pc, [r5, #-3343] @ 0xfffff2f1 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381c60 │ │ │ │ + bl 0x381e88 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbc50 │ │ │ │ + bl 0xfe9cbe78 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257342,28 +257480,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8898 │ │ │ │ + b 0x14d8ac0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2464a4 │ │ │ │ - bleq 0x1c9978 │ │ │ │ + bleq 0x2466cc │ │ │ │ + bleq 0x1c9ba0 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3455] @ 0xfffff281 @ │ │ │ │ + ldrbmi pc, [sp, #-3179] @ 0xfffff395 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381ce0 │ │ │ │ + bl 0x381f08 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbcd0 │ │ │ │ + bl 0xfe9cbef8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257374,28 +257512,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8918 │ │ │ │ + b 0x14d8b40 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246524 │ │ │ │ - bleq 0x249a78 │ │ │ │ + bleq 0x24674c │ │ │ │ + bleq 0x249ca0 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3455] @ 0xfffff281 @ │ │ │ │ + ldrbmi pc, [sp, #-3179] @ 0xfffff395 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381d60 │ │ │ │ + bl 0x381f88 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbd50 │ │ │ │ + bl 0xfe9cbf78 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257403,33 +257541,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f29b8 │ │ │ │ + blx 0x18f2be0 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15d2b4 │ │ │ │ + bl 0x15d4dc │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3519] @ 0xfffff241 @ │ │ │ │ + ldrbmi pc, [r5, #-3243] @ 0xfffff355 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381de8 │ │ │ │ + bl 0x382010 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbdd8 │ │ │ │ + bl 0xfe9cc000 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257440,50 +257578,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d9620 │ │ │ │ + b 0x14d9848 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x153448 │ │ │ │ + blls 0x153670 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143a78 │ │ │ │ + blcs 0x143ca0 │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [r5], -r8 @ │ │ │ │ - ldc2 7, cr15, [r4, #-96]! @ 0xffffffa0 │ │ │ │ + stc2 7, cr15, [r0], #-96 @ 0xffffffa0 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf8faf718 │ │ │ │ + @ instruction: 0xffe6f717 │ │ │ │ @ instruction: 0xf8279b00 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ @ instruction: 0xf836d01f │ │ │ │ strtmi r8, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x1c9b34 │ │ │ │ - ldc2l 7, cr15, [r2, #188] @ 0xbc │ │ │ │ + bleq 0x1c9d5c │ │ │ │ + ldc2 7, cr15, [lr], #188 @ 0xbc │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - strmi pc, [r1], -sp, asr #27 │ │ │ │ + @ instruction: 0x4601fcb9 │ │ │ │ movweq pc, #58315 @ 0xe3cb @ │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stceq 3, cr15, [lr], {193} @ 0xc1 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf44f9b00 │ │ │ │ @ instruction: 0xf8274080 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ - blls 0x180214 │ │ │ │ + blls 0x18043c │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbeb0 │ │ │ │ + bl 0xfe9cc0d8 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257494,50 +257632,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d96f8 │ │ │ │ + b 0x14d9920 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x153720 │ │ │ │ + blls 0x153948 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143b50 │ │ │ │ + blcs 0x143d78 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - @ instruction: 0xf896f719 │ │ │ │ + @ instruction: 0xff82f718 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf912f718 │ │ │ │ + @ instruction: 0xfffef717 │ │ │ │ @ instruction: 0xf8479b00 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x249c8c │ │ │ │ - ldc2l 7, cr15, [lr, #-188]! @ 0xffffff44 │ │ │ │ + bleq 0x249eb4 │ │ │ │ + stc2l 7, cr15, [sl], #-188 @ 0xffffff44 │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - @ instruction: 0xf02bfd79 │ │ │ │ + @ instruction: 0xf02bfc65 │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b00 │ │ │ │ @ instruction: 0xf8474080 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x1802ec │ │ │ │ + blls 0x180514 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbf88 │ │ │ │ + bl 0xfe9cc1b0 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257548,45 +257686,45 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d97d0 │ │ │ │ + b 0x14d99f8 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x1535f8 │ │ │ │ + blls 0x153820 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143c3c │ │ │ │ + blcs 0x143e64 │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [sl], -r8 @ │ │ │ │ - mrrc2 7, 1, pc, ip, cr8 @ │ │ │ │ + blx 0x1349a7a │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - @ instruction: 0xf822f718 │ │ │ │ + @ instruction: 0xff0ef717 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7224180 │ │ │ │ - blls 0x14a144 │ │ │ │ + blls 0x149f1c │ │ │ │ svceq 0x0002f827 │ │ │ │ mulsle pc, sp, r2 @ │ │ │ │ svchi 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf72f0b02 │ │ │ │ - @ instruction: 0x4621fcf5 │ │ │ │ + strtmi pc, [r1], -r1, ror #23 │ │ │ │ strbmi r4, [r0], -r3, lsl #13 │ │ │ │ - ldc2l 7, cr15, [r0], #188 @ 0xbc │ │ │ │ + blx 0xff849b0e │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strtmi r0, [r2], -lr, lsl #6 │ │ │ │ vmov.i32 q10, #-1744830464 @ 0x98000000 │ │ │ │ @ instruction: 0xf5b30c0e │ │ │ │ ldrshle r4, [r2, #248] @ 0xf8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blls 0x140394 │ │ │ │ + blls 0x1405bc │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ svceq 0x0002f827 │ │ │ │ @ instruction: 0xd1df429d │ │ │ │ ldrmi r9, [r9, #2817] @ 0xb01 │ │ │ │ ldrbmi sp, [r3], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -257605,189 +257743,189 @@ │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000e1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d98b4 │ │ │ │ + b 0x14d9adc │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ movwls r0, #12539 @ 0x30fb │ │ │ │ vsubw.s8 q9, q2, d0 │ │ │ │ movwls r0, #9024 @ 0x2340 │ │ │ │ - blls 0x1d38e4 │ │ │ │ + blls 0x1d3b0c │ │ │ │ movwls r1, #6347 @ 0x18cb │ │ │ │ - blcs 0x143d24 │ │ │ │ + blcs 0x143f4c │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r9], -pc @ │ │ │ │ - @ instruction: 0xffb4f718 │ │ │ │ + mcr2 7, 5, pc, cr0, cr8, {0} @ │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf7189802 │ │ │ │ - @ instruction: 0x4622f831 │ │ │ │ + @ instruction: 0xf7179802 │ │ │ │ + qadd16mi pc, r2, sp @ │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf942f722 │ │ │ │ + @ instruction: 0xf82ef722 │ │ │ │ @ instruction: 0xf8479b01 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x249e58 │ │ │ │ - ldc2 7, cr15, [r8], {47} @ 0x2f │ │ │ │ + bleq 0x24a080 │ │ │ │ + blx 0xfe249bee │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - @ instruction: 0xf02bfc93 │ │ │ │ + @ instruction: 0xf02bfb7f │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d3 │ │ │ │ bicsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ @ instruction: 0xf847507f │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x2004b8 │ │ │ │ + blls 0x2006e0 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc154 │ │ │ │ + bl 0xfe9cc37c │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18d37dc │ │ │ │ + blx 0x18d3a04 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d6d4 │ │ │ │ + bl 0x11d8fc │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0x1fc9a16 │ │ │ │ + blx 0x1ac9c3c │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf824ff3d │ │ │ │ + @ instruction: 0xf824fe29 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc541d0 │ │ │ │ + blne 0xc543f8 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18d3a64 │ │ │ │ + blx 0x18d3c8c │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d75c │ │ │ │ + bl 0x11d984 │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - @ instruction: 0xff04f718 │ │ │ │ + ldc2l 7, cr15, [r0, #96]! @ 0x60 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf844ff01 │ │ │ │ + @ instruction: 0xf844fded │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc54258 │ │ │ │ + blne 0xc54480 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18d38ec │ │ │ │ + blx 0x18d3b14 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d7e4 │ │ │ │ + bl 0x11da0c │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0xffdc9b24 │ │ │ │ + @ instruction: 0xf9def718 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf824feb9 │ │ │ │ + @ instruction: 0xf824fda5 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc542e0 │ │ │ │ + blne 0xc54508 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18d3b74 │ │ │ │ + blx 0x18d3d9c │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d86c │ │ │ │ + bl 0x11da94 │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - mrc2 7, 3, pc, cr12, cr8, {0} │ │ │ │ + stc2l 7, cr15, [r8, #-96]! @ 0xffffffa0 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf844fef9 │ │ │ │ + @ instruction: 0xf844fde5 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc54368 │ │ │ │ + blne 0xc54590 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -257798,25 +257936,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d93b8 │ │ │ │ + b 0x14d95e0 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x346bc4 │ │ │ │ + beq 0x346dec │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 1, pc, r2, cr12 @ │ │ │ │ - bleq 0x1ca06c │ │ │ │ + blx 0xcc9e72 │ │ │ │ + bleq 0x1ca294 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -257831,25 +257969,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d943c │ │ │ │ + b 0x14d9664 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x346c48 │ │ │ │ + beq 0x346e70 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r6, #-120] @ 0xffffff88 │ │ │ │ - bleq 0x24a170 │ │ │ │ + stc2 7, cr15, [r2], {30} │ │ │ │ + bleq 0x24a398 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -257867,24 +258005,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0900 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d94cc │ │ │ │ + b 0x14d96f4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x286cd4 │ │ │ │ + beq 0x286efc │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c6814 │ │ │ │ + blls 0x1c6a3c │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - ldc2 7, cr15, [r6, #120] @ 0x78 │ │ │ │ + stc2 7, cr15, [r2], {30} │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -257900,25 +258038,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9550 │ │ │ │ + b 0x14d9778 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x346d5c │ │ │ │ + beq 0x346f84 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 7, pc, cr6, cr14, {0} │ │ │ │ - bleq 0x1ca204 │ │ │ │ + stc2l 7, cr15, [r2, #120]! @ 0x78 │ │ │ │ + bleq 0x1ca42c │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -257934,25 +258072,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d95d8 │ │ │ │ + b 0x14d9800 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xdc9e6a │ │ │ │ - bleq 0x1ca28c │ │ │ │ + blx 0x8ca090 │ │ │ │ + bleq 0x1ca4b4 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -257968,25 +258106,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ svcne 0x000f4604 │ │ │ │ stcls 15, cr1, [sl, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d9660 │ │ │ │ + b 0x14d9888 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r4], {30} │ │ │ │ - bleq 0x24a394 │ │ │ │ + blx 0xffd4a120 │ │ │ │ + bleq 0x24a5bc │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -258004,30 +258142,30 @@ │ │ │ │ @ instruction: 0xf1a20508 │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9e0e0900 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d9af0 │ │ │ │ + b 0x14d9d18 │ │ │ │ svclt 0x001408c8 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - beq 0x2c6ef8 │ │ │ │ + beq 0x2c7120 │ │ │ │ svceq 0x0008f855 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blls 0x1c6a3c │ │ │ │ + blls 0x1c6c64 │ │ │ │ ldmib r7!, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1012302 │ │ │ │ @ instruction: 0xf71e4100 │ │ │ │ - stmia r4!, {r0, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r4!, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r4, #-258] @ 0xfffffefe │ │ │ │ ldrmi sp, [r0, #492]! @ 0x1ec │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xe94728 │ │ │ │ + blne 0xe94950 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2467] @ 0x9a3 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -258039,25 +258177,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d977c │ │ │ │ + b 0x14d99a4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r0, #120]! @ 0x78 │ │ │ │ - bleq 0x1ca430 │ │ │ │ + stc2l 7, cr15, [ip], {30} │ │ │ │ + bleq 0x1ca658 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -258072,25 +258210,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9800 │ │ │ │ + b 0x14d9a28 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x34700c │ │ │ │ + beq 0x347234 │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x8ca090 │ │ │ │ - bleq 0x1ca4b4 │ │ │ │ + @ instruction: 0xf90af71c │ │ │ │ + bleq 0x1ca6dc │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -258105,25 +258243,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9884 │ │ │ │ + b 0x14d9aac │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x347090 │ │ │ │ + beq 0x3472b8 │ │ │ │ movwcs r6, #10274 @ 0x2822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xffdca11c │ │ │ │ - bleq 0x24a5b8 │ │ │ │ + @ instruction: 0xf9def71e │ │ │ │ + bleq 0x24a7e0 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -258141,24 +258279,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0902 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d9914 │ │ │ │ + b 0x14d9b3c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x28711c │ │ │ │ + beq 0x287344 │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c6c5c │ │ │ │ + blls 0x1c6e84 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - blx 0x1dca1ae │ │ │ │ + blx 0x18ca3d4 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -258174,62 +258312,62 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9998 │ │ │ │ + b 0x14d9bc0 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x3471a4 │ │ │ │ + beq 0x3473cc │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r2], {30} │ │ │ │ - bleq 0x1ca64c │ │ │ │ + blx 0xff0ca45a │ │ │ │ + bleq 0x1ca874 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d7600 │ │ │ │ + blx 0x18d7828 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14fc268 │ │ │ │ - b 0x14d011c │ │ │ │ - b 0x14d549c │ │ │ │ + b 0x14fc490 │ │ │ │ + b 0x14d0344 │ │ │ │ + b 0x14d56c4 │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14ce810 │ │ │ │ + b 0x14cea38 │ │ │ │ @ instruction: 0x46070c5e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ subeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andspl pc, r6, r0, lsr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf83e2200 │ │ │ │ andcc r3, r1, #2048 @ 0x800 │ │ │ │ - blx 0x5dd0a2 │ │ │ │ + blx 0x5dd2ca │ │ │ │ @ instruction: 0xf821f305 │ │ │ │ vldmiale r6!, {d19} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -258240,37 +258378,37 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d76a4 │ │ │ │ + blx 0x18d78cc │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14fc30c │ │ │ │ - b 0x14d01c0 │ │ │ │ - b 0x14d5540 │ │ │ │ + b 0x14fc534 │ │ │ │ + b 0x14d03e8 │ │ │ │ + b 0x14d5768 │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14ce9b4 │ │ │ │ + b 0x14cebdc │ │ │ │ @ instruction: 0x46070c9e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ addeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ eorpl pc, r6, r0, asr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf85e2200 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blx 0x25d146 │ │ │ │ + blx 0x25d36e │ │ │ │ @ instruction: 0xf841f303 │ │ │ │ vldmiale r6!, {d19-d20} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -258289,38 +258427,38 @@ │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ sbcseq r0, r2, r0, lsl #16 │ │ │ │ vaddw.u8 , , d1 │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ @ instruction: 0x23a3ea4f │ │ │ │ tstcc r1, r2, lsl pc │ │ │ │ @ instruction: 0x46164611 │ │ │ │ - bleq 0xff20709c │ │ │ │ + bleq 0xff2072c4 │ │ │ │ sbceq fp, lr, r8, lsl pc │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ shadd16mi fp, r1, r8 │ │ │ │ ldmdbcs r0, {r9, sp} │ │ │ │ - beq 0xff6c70b0 │ │ │ │ + beq 0xff6c72d8 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ stmiaeq sp, {r1, r8, ip, pc}^ │ │ │ │ ldmne r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x35d7dc │ │ │ │ + bl 0x35da04 │ │ │ │ @ instruction: 0xf8590103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ strmi r9, [r8], r1, lsl #22 │ │ │ │ ldmib r4, {r2, r3, r4, r7, fp, ip}^ │ │ │ │ andcc r1, r8, r0, lsl #22 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr12, {0} │ │ │ │ @ instruction: 0xf04f3408 │ │ │ │ ldrbmi r0, [r5, #-3073]! @ 0xfffff3ff │ │ │ │ vqrdmulh.s d15, d8, d1 │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ - blne 0x2cb640 │ │ │ │ + blne 0x2cb868 │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ @ instruction: 0xf840445b │ │ │ │ stclle 12, cr3, [sl], #16 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strtmi r9, [r8], #2818 @ 0xb02 │ │ │ │ ldrbmi r4, [r0, #1050] @ 0x41a │ │ │ │ ldmib sp, {r2, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @@ -258337,35 +258475,35 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ tstls r0, lr, lsl #24 │ │ │ │ vmov.i32 d20, #-922746880 @ 0xc9000000 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d9424 │ │ │ │ - b 0x14d5ab4 │ │ │ │ + b 0x14d964c │ │ │ │ + b 0x14d5cdc │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x190478 │ │ │ │ + bl 0x1906a0 │ │ │ │ svclt 0x00a80a44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14d5044 │ │ │ │ + b 0x14d526c │ │ │ │ stmib sp, {r0, r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x14ed450 │ │ │ │ + b 0x14ed678 │ │ │ │ @ instruction: 0x46160458 │ │ │ │ stmdbls r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x0c02eb03 │ │ │ │ andlt pc, r2, sl, lsr r8 @ │ │ │ │ stmne sp, {r3, r4, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf83c2100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - bl 0x1ca940 │ │ │ │ - blx 0x89d2a2 │ │ │ │ + bl 0x1cab68 │ │ │ │ + blx 0x89d4ca │ │ │ │ @ instruction: 0xf8208e0b │ │ │ │ vldmiale r4!, {d30} │ │ │ │ strtmi r9, [r6], #-2305 @ 0xfffff6ff │ │ │ │ strmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258381,35 +258519,35 @@ │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ strmi fp, [sl], r5, lsl #1 │ │ │ │ stcls 6, cr4, [lr], {134} @ 0x86 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d94d4 │ │ │ │ - b 0x14d5b64 │ │ │ │ + b 0x14d96fc │ │ │ │ + b 0x14d5d8c │ │ │ │ svclt 0x001505c5 │ │ │ │ ssatmi r0, #9, fp, asr #1 │ │ │ │ @ instruction: 0x462b4698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe2474f0 │ │ │ │ + bleq 0xfe247718 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14ce930 │ │ │ │ + b 0x14ceb58 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14ec908 │ │ │ │ + b 0x14ecb30 │ │ │ │ stmib sp, {r3, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf85b3502 │ │ │ │ - bl 0x3a4904 │ │ │ │ - blls 0x10dd08 │ │ │ │ + bl 0x3a4b2c │ │ │ │ + blls 0x10df30 │ │ │ │ andcs r1, r0, #3735552 @ 0x390000 │ │ │ │ - bl 0x1de3d0 │ │ │ │ + bl 0x1de5f8 │ │ │ │ @ instruction: 0xf85c0c00 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x24aa70 │ │ │ │ - blx 0x31d372 │ │ │ │ + blvs 0x24ac98 │ │ │ │ + blx 0x31d59a │ │ │ │ @ instruction: 0xf8413306 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [r8], #-1486 @ 0xfffffa32 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, sp, #8388608 @ 0x800000 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258439,81 +258577,81 @@ │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ andscs fp, r0, r8, lsr #31 │ │ │ │ rsceq r4, r0, r2, lsl #13 │ │ │ │ andsge pc, ip, sp, asr #17 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ ldrtmi r9, [lr], r5 │ │ │ │ stmiaeq r8, {r8, r9, sl, sp}^ │ │ │ │ - blls 0x2709c8 │ │ │ │ + blls 0x270bf0 │ │ │ │ streq lr, [r7, #-2827] @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x293128 │ │ │ │ + blls 0x293350 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x1d312c │ │ │ │ + blls 0x1d3354 │ │ │ │ andmi pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x14711c │ │ │ │ + bcc 0x147344 │ │ │ │ ldmib r5, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x218a0e │ │ │ │ + blx 0x218c36 │ │ │ │ strcc r2, [r8, #-522] @ 0xfffffdf6 │ │ │ │ - bcc 0x24b880 │ │ │ │ + bcc 0x24baa8 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2823 @ 0xfffff4f9 │ │ │ │ - blls 0x21da94 │ │ │ │ + blls 0x21dcbc │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movwne lr, #35293 @ 0x89dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe95de3c │ │ │ │ + bl 0xfe95e064 │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ stcls 0, cr11, [lr], {133} @ 0x85 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d9670 │ │ │ │ - b 0x14d5d00 │ │ │ │ + b 0x14d9898 │ │ │ │ + b 0x14d5f28 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x1906c4 │ │ │ │ + bl 0x1908ec │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14d5290 │ │ │ │ + b 0x14d54b8 │ │ │ │ @ instruction: 0x46160953 │ │ │ │ ldrbeq lr, [r8], #-2639 @ 0xfffff5b1 │ │ │ │ movwhi lr, #6605 @ 0x19cd │ │ │ │ - bl 0x3b36a0 │ │ │ │ + bl 0x3b38c8 │ │ │ │ @ instruction: 0xf83b0c02 │ │ │ │ popne {r1, pc} │ │ │ │ vmlaeq.f64 d14, d2, d3 │ │ │ │ @ instruction: 0xf83c2000 │ │ │ │ andcc r1, r1, r2, lsl #22 │ │ │ │ - blcc 0x1cabb0 │ │ │ │ - blx 0x55d4ce │ │ │ │ - bl 0xfea08ee0 │ │ │ │ + blcc 0x1cadd8 │ │ │ │ + blx 0x55d6f6 │ │ │ │ + bl 0xfea09108 │ │ │ │ @ instruction: 0xf8250301 │ │ │ │ vldmiale r2!, {d19} │ │ │ │ strtmi r9, [r6], #-2817 @ 0xfffff4ff │ │ │ │ ldrmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258529,36 +258667,36 @@ │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ stcls 14, cr0, [lr], {-0} │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d9724 │ │ │ │ - b 0x14d5db4 │ │ │ │ + b 0x14d994c │ │ │ │ + b 0x14d5fdc │ │ │ │ svclt 0x001500c0 │ │ │ │ pkhtbmi r0, r0, fp, asr #1 │ │ │ │ @ instruction: 0x46034698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe247740 │ │ │ │ + bleq 0xfe247968 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14ceb80 │ │ │ │ + b 0x14ceda8 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14ecb58 │ │ │ │ + b 0x14ecd80 │ │ │ │ @ instruction: 0xf04f0498 │ │ │ │ stmib sp, {fp}^ │ │ │ │ - blls 0x118b5c │ │ │ │ + blls 0x118d84 │ │ │ │ streq lr, [lr, #-2826] @ 0xfffff4f6 │ │ │ │ andvs pc, lr, fp, asr r8 @ │ │ │ │ andeq lr, lr, r7, lsl #22 │ │ │ │ @ instruction: 0x0c0eeb03 │ │ │ │ @ instruction: 0xf85c2100 │ │ │ │ tstcc r1, r4, lsl #22 │ │ │ │ - blcs 0x24acc4 │ │ │ │ - blx 0x29d5a6 │ │ │ │ + blcs 0x24aeec │ │ │ │ + blx 0x29d7ce │ │ │ │ @ instruction: 0xf8403312 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r0], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [lr], #1480 @ 0x5c8 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258572,55 +258710,55 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, fp, r1, lsl #13 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ rsclt r1, r3, #4, 6 @ 0x10000000 │ │ │ │ sbcseq r3, sp, r1, lsl #6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - b 0x14d77d4 │ │ │ │ + b 0x14d79fc │ │ │ │ svclt 0x001324a4 │ │ │ │ strtmi r3, [fp], -r1, lsl #6 │ │ │ │ sbcseq r4, r8, r8, lsr #12 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x4603bf18 │ │ │ │ - b 0x14d7824 │ │ │ │ + b 0x14d7a4c │ │ │ │ svclt 0x00a80bd0 │ │ │ │ @ instruction: 0xf8cd2310 │ │ │ │ @ instruction: 0x469ab01c │ │ │ │ @ instruction: 0xf8cd00e3 │ │ │ │ @ instruction: 0x464ca018 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #153092096 @ 0x9200000 │ │ │ │ - blls 0x1f1814 │ │ │ │ + blls 0x1f1a3c │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ ldmne r9, {r0, r9, ip, pc} │ │ │ │ - bl 0x1f3828 │ │ │ │ - bl 0x38fc20 │ │ │ │ + bl 0x1f3a50 │ │ │ │ + bl 0x38fe48 │ │ │ │ @ instruction: 0xf85a0301 │ │ │ │ @ instruction: 0xf8d31001 │ │ │ │ strmi r8, [lr], r4 │ │ │ │ ldmne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1032300 │ │ │ │ strcc r0, [r8, #-2305] @ 0xfffff6ff │ │ │ │ - blcc 0x14738c │ │ │ │ + blcc 0x1475b4 │ │ │ │ ldmib ip, {r3, r9, sl, ip, sp}^ │ │ │ │ cpsid a │ │ │ │ - blx 0x1cfc62 │ │ │ │ - blx 0x4c9466 │ │ │ │ - blx 0xfe9d5476 │ │ │ │ - bne 0xff11b884 │ │ │ │ - bl 0x195ddb8 │ │ │ │ + blx 0x1cfe8a │ │ │ │ + blx 0x4c968e │ │ │ │ + blx 0xfe9d569e │ │ │ │ + bne 0xff11baac │ │ │ │ + bl 0x195dfe0 │ │ │ │ movwcs r0, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf845454f │ │ │ │ @ instruction: 0xf8450c08 │ │ │ │ stclle 12, cr1, [r4], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrtmi r9, [r9], #2822 @ 0xb06 │ │ │ │ - blls 0x2ddcd4 │ │ │ │ + blls 0x2ddefc │ │ │ │ bicle r4, sl, #641728512 @ 0x26400000 │ │ │ │ streq lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ addmi r4, r5, #168820736 @ 0xa100000 │ │ │ │ strtmi sp, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #39840 @ 0x9ba0 │ │ │ │ @@ -258633,40 +258771,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d58c4 │ │ │ │ - blcs 0x1caed4 │ │ │ │ + blx 0x18d5aec │ │ │ │ + blcs 0x1cb0fc │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14f3900 │ │ │ │ + b 0x14f3b28 │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1f3914 │ │ │ │ + bl 0x1f3b3c │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1cadfc │ │ │ │ + bleq 0x1cb024 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r7, #671744 @ 0xa4000 │ │ │ │ - bleq 0x1cadb4 │ │ │ │ - blls 0x1c40f4 │ │ │ │ + adcmi pc, r7, #1376256 @ 0x150000 │ │ │ │ + bleq 0x1cafdc │ │ │ │ + blls 0x1c431c │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258680,40 +258818,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d5980 │ │ │ │ - blcs 0x1caf90 │ │ │ │ + blx 0x18d5ba8 │ │ │ │ + blcs 0x1cb1b8 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14f39bc │ │ │ │ + b 0x14f3be4 │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1f39d0 │ │ │ │ + bl 0x1f3bf8 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1caeb8 │ │ │ │ + bleq 0x1cb0e0 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7173401 │ │ │ │ - adcmi pc, r7, #107520 @ 0x1a400 │ │ │ │ - bleq 0x1cae70 │ │ │ │ - blls 0x1c41b0 │ │ │ │ + adcmi pc, r7, #348160 @ 0x55000 │ │ │ │ + bleq 0x1cb098 │ │ │ │ + blls 0x1c43d8 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258727,40 +258865,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d5a3c │ │ │ │ - blcs 0x1cb04c │ │ │ │ + blx 0x18d5c64 │ │ │ │ + blcs 0x1cb274 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ ldmeq pc!, {r0, r8, r9, ip, pc} @ │ │ │ │ movwls r0, #10419 @ 0x28b3 │ │ │ │ - b 0x14f3a78 │ │ │ │ + b 0x14f3ca0 │ │ │ │ strcs r0, [r0], #-1416 @ 0xfffffa78 │ │ │ │ eorvs pc, r8, r3, asr r8 @ │ │ │ │ - bl 0x1f3a8c │ │ │ │ + bl 0x1f3cb4 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x24aff4 │ │ │ │ + bleq 0x24b21c │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7173401 │ │ │ │ - adcmi pc, r7, #3472 @ 0xd90 │ │ │ │ - bleq 0x24afac │ │ │ │ - blls 0x1c426c │ │ │ │ + adcmi pc, r7, #12608 @ 0x3140 │ │ │ │ + bleq 0x24b1d4 │ │ │ │ + blls 0x1c4494 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258772,55 +258910,55 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x149028 │ │ │ │ + bleq 0x149250 │ │ │ │ tstls r6, r4, lsl ip │ │ │ │ vaddl.u8 , d4, d3 │ │ │ │ rsclt r2, r6, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1062b02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d9b08 │ │ │ │ - b 0x14d6198 │ │ │ │ + b 0x14d9d30 │ │ │ │ + b 0x14d63c0 │ │ │ │ andls r0, r7, #207618048 @ 0xc600000 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x14d0b5c │ │ │ │ + b 0x14d0d84 │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x231b48 │ │ │ │ + blls 0x231d70 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ stmiane r2!, {r8, sl, sp}^ │ │ │ │ ldrmi r9, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ - bl 0x1f3b5c │ │ │ │ - blls 0x1cef58 │ │ │ │ + bl 0x1f3d84 │ │ │ │ + blls 0x1cf180 │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf717a000 │ │ │ │ - stclne 14, cr15, [fp], #-988 @ 0xfffffc24 │ │ │ │ + stclne 13, cr15, [fp], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, pc, asr r4 │ │ │ │ stmia r7!, {r8, sp}^ │ │ │ │ - bl 0xfeacd394 │ │ │ │ + bl 0xfeacd5bc │ │ │ │ addsmi r0, lr, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -258830,40 +258968,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d93d8 │ │ │ │ - b 0x14d6268 │ │ │ │ + b 0x14d9600 │ │ │ │ + b 0x14d6490 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x1967f8 │ │ │ │ - b 0x14cdd0c │ │ │ │ + bl 0x196a20 │ │ │ │ + b 0x14cdf34 │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x172c10 │ │ │ │ + bls 0x172e38 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1b106c │ │ │ │ + bls 0x1b1294 │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf7170b02 │ │ │ │ - strcc pc, [r1], #-2625 @ 0xfffff5bf │ │ │ │ + strcc pc, [r1], #-2349 @ 0xfffff6d3 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3587]! @ 0xe03 │ │ │ │ - bleq 0x1cb0cc │ │ │ │ + strmi pc, [r0, #3311]! @ 0xcef │ │ │ │ + bleq 0x1cb2f4 │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -258882,40 +259020,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d94a8 │ │ │ │ - b 0x14d6338 │ │ │ │ + b 0x14d96d0 │ │ │ │ + b 0x14d6560 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x1968c8 │ │ │ │ - b 0x14cdedc │ │ │ │ + bl 0x196af0 │ │ │ │ + b 0x14ce104 │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x172ce0 │ │ │ │ + bls 0x172f08 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a917c │ │ │ │ + bls 0x1a93a4 │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf7170b04 │ │ │ │ - strcc pc, [r1], #-3495 @ 0xfffff259 │ │ │ │ + strcc pc, [r1], #-3219 @ 0xfffff36d │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3491]! @ 0xda3 │ │ │ │ - bleq 0x24b21c │ │ │ │ + strmi pc, [r0, #3215]! @ 0xc8f │ │ │ │ + bleq 0x24b444 │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -258934,40 +259072,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d9578 │ │ │ │ - b 0x14d6408 │ │ │ │ + b 0x14d97a0 │ │ │ │ + b 0x14d6630 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x196998 │ │ │ │ - b 0x14cdeac │ │ │ │ + bl 0x196bc0 │ │ │ │ + b 0x14ce0d4 │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x172db0 │ │ │ │ + bls 0x172fd8 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1b120c │ │ │ │ + bls 0x1b1434 │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf7170b02 │ │ │ │ - strcc pc, [r1], #-2417 @ 0xfffff68f │ │ │ │ + strcc pc, [r1], #-2141 @ 0xfffff7a3 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3383]! @ 0xd37 │ │ │ │ - bleq 0x1cb26c │ │ │ │ + strmi pc, [r0, #3107]! @ 0xc23 │ │ │ │ + bleq 0x1cb494 │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -258986,40 +259124,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d9648 │ │ │ │ - b 0x14d64d8 │ │ │ │ + b 0x14d9870 │ │ │ │ + b 0x14d6700 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x196a68 │ │ │ │ - b 0x14ce07c │ │ │ │ + bl 0x196c90 │ │ │ │ + b 0x14ce2a4 │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x172e80 │ │ │ │ + bls 0x1730a8 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a931c │ │ │ │ + bls 0x1a9544 │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf7170b04 │ │ │ │ - strcc pc, [r1], #-3287 @ 0xfffff329 │ │ │ │ + strcc pc, [r1], #-3011 @ 0xfffff43d │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3411]! @ 0xd53 │ │ │ │ - bleq 0x24b3bc │ │ │ │ + strmi pc, [r0, #3135]! @ 0xc3f │ │ │ │ + bleq 0x24b5e4 │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -259036,50 +259174,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149448 │ │ │ │ + bleq 0x149670 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf530 │ │ │ │ + b 0x14cf758 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f3f60 │ │ │ │ + b 0x14f4188 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb444 │ │ │ │ + bleq 0x1cb66c │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71ba000 │ │ │ │ - strmi pc, [r0, #2673]! @ 0xa71 │ │ │ │ - bleq 0x1cb414 │ │ │ │ - blls 0x284744 │ │ │ │ + strmi pc, [r0, #2397]! @ 0x95d │ │ │ │ + bleq 0x1cb63c │ │ │ │ + blls 0x28496c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d398 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d5c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259090,50 +259228,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149520 │ │ │ │ + bleq 0x149748 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf708 │ │ │ │ + b 0x14cf930 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f4038 │ │ │ │ + b 0x14f4260 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24b59c │ │ │ │ + bleq 0x24b7c4 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2843]! @ 0xb1b │ │ │ │ - bleq 0x24b56c │ │ │ │ - blls 0x28481c │ │ │ │ + strmi pc, [r0, #2567]! @ 0xa07 │ │ │ │ + bleq 0x24b794 │ │ │ │ + blls 0x284a44 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d470 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d698 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259141,56 +259279,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1495ec │ │ │ │ - blls 0x7720d8 │ │ │ │ + bleq 0x149814 │ │ │ │ + blls 0x772300 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d78d4 │ │ │ │ + b 0x14d7afc │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14defdc │ │ │ │ + b 0x14df204 │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46cabf18 │ │ │ │ @ instruction: 0xf1ba9307 │ │ │ │ - b 0x14d1130 │ │ │ │ + b 0x14d1358 │ │ │ │ svclt 0x00a801d9 │ │ │ │ - beq 0x549634 │ │ │ │ + beq 0x54985c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14f1920 │ │ │ │ + b 0x14f1b48 │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2ed5d8 │ │ │ │ + blls 0x2ed800 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3d389c │ │ │ │ - blls 0x39e580 │ │ │ │ - blls 0x353998 │ │ │ │ - blls 0x293994 │ │ │ │ + blls 0x3d3ac4 │ │ │ │ + blls 0x39e7a8 │ │ │ │ + blls 0x353bc0 │ │ │ │ + blls 0x293bbc │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf71d2304 │ │ │ │ - @ instruction: 0xf108fb6b │ │ │ │ + @ instruction: 0xf108fa57 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x344900 │ │ │ │ + blls 0x344b28 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -259206,50 +259344,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1496f0 │ │ │ │ + bleq 0x149918 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf7d8 │ │ │ │ + b 0x14cfa00 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f4208 │ │ │ │ + b 0x14f4430 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb6ec │ │ │ │ + bleq 0x1cb914 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #3229]! @ 0xc9d │ │ │ │ - bleq 0x1cb6bc │ │ │ │ - blls 0x2849ec │ │ │ │ + strmi pc, [r0, #2953]! @ 0xb89 │ │ │ │ + bleq 0x1cb8e4 │ │ │ │ + blls 0x284c14 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d640 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d868 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259260,51 +259398,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1497c8 │ │ │ │ + bleq 0x1499f0 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf8b0 │ │ │ │ + b 0x14cfad8 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f42e0 │ │ │ │ + b 0x14f4508 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb7c4 │ │ │ │ + bleq 0x1cb9ec │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ - @ instruction: 0xf71ba000 │ │ │ │ - strmi pc, [r0, #2223]! @ 0x8af │ │ │ │ - bleq 0x1cb798 │ │ │ │ - blls 0x284ac0 │ │ │ │ + @ instruction: 0xf71aa000 │ │ │ │ + strmi pc, [r0, #3995]! @ 0xf9b │ │ │ │ + bleq 0x1cb9c0 │ │ │ │ + blls 0x284ce8 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d71c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d944 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259315,51 +259453,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1498a4 │ │ │ │ + bleq 0x149acc │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfa8c │ │ │ │ + b 0x14cfcb4 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f43bc │ │ │ │ + b 0x14f45e4 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24b920 │ │ │ │ + bleq 0x24bb48 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2391]! @ 0x957 │ │ │ │ - bleq 0x24b8f4 │ │ │ │ - blls 0x284b9c │ │ │ │ + strmi pc, [r0, #2115]! @ 0x843 │ │ │ │ + bleq 0x24bb1c │ │ │ │ + blls 0x284dc4 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d7f8 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10da20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259367,64 +259505,64 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x149974 │ │ │ │ + bleq 0x149b9c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bls 0x772064 │ │ │ │ + bls 0x77228c │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ smlabtcs r1, r2, r3, pc @ │ │ │ │ stmdbcs r2, {r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ movwvc lr, #43469 @ 0xa9cd │ │ │ │ - b 0x14fd4b8 │ │ │ │ + b 0x14fd6e0 │ │ │ │ strtmi r0, [r2], r1, asr #17 │ │ │ │ strtmi r4, [r0], r2, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14d00bc │ │ │ │ + b 0x14d02e4 │ │ │ │ andls r0, r7, #216, 2 @ 0x36 │ │ │ │ - beq 0xff7c81c0 │ │ │ │ + beq 0xff7c83e8 │ │ │ │ stmib sp, {r3, r8, ip, pc}^ │ │ │ │ - blls 0x2ee8bc │ │ │ │ + blls 0x2eeae4 │ │ │ │ strbeq lr, [r9, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf04f9a09 │ │ │ │ stmiane fp!, {fp}^ │ │ │ │ - bls 0x39e8e8 │ │ │ │ - bls 0x3d3df0 │ │ │ │ - bls 0x293e00 │ │ │ │ + bls 0x39eb10 │ │ │ │ + bls 0x3d4018 │ │ │ │ + bls 0x294028 │ │ │ │ ldmib r3, {r0, r2, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib r4, {r2, r8, r9, sp}^ │ │ │ │ strcc r0, [r8], #-256 @ 0xffffff00 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf9a6f71d │ │ │ │ + @ instruction: 0xf892f71d │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r8], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ bicsle r4, r2, #641728512 @ 0x26400000 │ │ │ │ strhi lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ stmdble r8, {r2, r6, r8, sl, lr} │ │ │ │ andcs r4, r0, r0, ror #9 │ │ │ │ stmia r8!, {r8, sp}^ │ │ │ │ - bl 0xfeb0dd04 │ │ │ │ + bl 0xfeb0df2c │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -259432,51 +259570,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149a78 │ │ │ │ + bleq 0x149ca0 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfb60 │ │ │ │ + b 0x14cfd88 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f4590 │ │ │ │ + b 0x14f47b8 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cba74 │ │ │ │ + bleq 0x1cbc9c │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2775]! @ 0xad7 │ │ │ │ - bleq 0x1cba48 │ │ │ │ - blls 0x284d70 │ │ │ │ + strmi pc, [r0, #2499]! @ 0x9c3 │ │ │ │ + bleq 0x1cbc70 │ │ │ │ + blls 0x284f98 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d9cc │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10dbf4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259487,50 +259625,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149b54 │ │ │ │ + bleq 0x149d7c │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfc3c │ │ │ │ + b 0x14cfe64 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f466c │ │ │ │ + b 0x14f4894 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cbb50 │ │ │ │ + bleq 0x1cbd78 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71aa000 │ │ │ │ - strmi pc, [r0, #3819]! @ 0xeeb │ │ │ │ - bleq 0x1cbb20 │ │ │ │ - blls 0x284e50 │ │ │ │ + strmi pc, [r0, #3543]! @ 0xdd7 │ │ │ │ + bleq 0x1cbd48 │ │ │ │ + blls 0x285078 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10daa4 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10dccc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259541,50 +259679,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149c2c │ │ │ │ + bleq 0x149e54 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfe14 │ │ │ │ + b 0x14d003c │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f4744 │ │ │ │ + b 0x14f496c │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24bca8 │ │ │ │ + bleq 0x24bed0 │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71ca000 │ │ │ │ - strmi pc, [r0, #3989]! @ 0xf95 │ │ │ │ - bleq 0x24bc78 │ │ │ │ - blls 0x284f28 │ │ │ │ + strmi pc, [r0, #3713]! @ 0xe81 │ │ │ │ + bleq 0x24bea0 │ │ │ │ + blls 0x285150 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10db7c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10dda4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259592,56 +259730,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1c9cf8 │ │ │ │ - blls 0x7727e4 │ │ │ │ + bleq 0x1c9f20 │ │ │ │ + blls 0x772a0c │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d7fe0 │ │ │ │ + b 0x14d8208 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14df6e8 │ │ │ │ + b 0x14df910 │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00189307 │ │ │ │ @ instruction: 0xf8cd46ca │ │ │ │ @ instruction: 0xf1ba9030 │ │ │ │ - b 0x14d183c │ │ │ │ + b 0x14d1a64 │ │ │ │ svclt 0x00a803d9 │ │ │ │ - beq 0x549d40 │ │ │ │ + beq 0x549f68 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14f282c │ │ │ │ + b 0x14f2a54 │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2edce4 │ │ │ │ + blls 0x2edf0c │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3d3fa8 │ │ │ │ - blls 0x39ec8c │ │ │ │ - blls 0x3540a4 │ │ │ │ - blls 0x2940a0 │ │ │ │ + blls 0x3d41d0 │ │ │ │ + blls 0x39eeb4 │ │ │ │ + blls 0x3542cc │ │ │ │ + blls 0x2942c8 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf71c2304 │ │ │ │ - @ instruction: 0xf108ffe5 │ │ │ │ + @ instruction: 0xf108fed1 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x34500c │ │ │ │ + blls 0x345234 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -259657,50 +259795,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149dfc │ │ │ │ + bleq 0x14a024 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfee4 │ │ │ │ + b 0x14d010c │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f4914 │ │ │ │ + b 0x14f4b3c │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cbdf8 │ │ │ │ + bleq 0x1cc020 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2327]! @ 0x917 │ │ │ │ - bleq 0x1cbdc8 │ │ │ │ - blls 0x2850f8 │ │ │ │ + strmi pc, [r0, #2051]! @ 0x803 │ │ │ │ + bleq 0x1cbff0 │ │ │ │ + blls 0x285320 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10dd4c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10df74 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259713,96 +259851,96 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fd9f0 │ │ │ │ + b 0x14fdc18 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f812 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20fff │ │ │ │ ldrbtcs r4, [pc], r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x2441f4 │ │ │ │ + bl 0x24441c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e1e8 │ │ │ │ + blne 0x78e410 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14cf220 │ │ │ │ + b 0x14cf448 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1cbef4 │ │ │ │ + blvc 0x1cc11c │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b43f80 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e268 │ │ │ │ + blne 0x78e490 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {5} │ │ │ │ smlabbcs r0, r9, r6, r4 │ │ │ │ svcne 0x002e1f18 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14fdaec │ │ │ │ + b 0x14fdd14 │ │ │ │ ldrtmi r0, [ip], r4, asr #25 │ │ │ │ stmdaeq ip, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf852460c │ │ │ │ @ instruction: 0xf850eb04 │ │ │ │ - bl 0x5ddac0 │ │ │ │ - bl 0x120eaec │ │ │ │ + bl 0x5ddce8 │ │ │ │ + bl 0x120ed14 │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x001c0f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8462101 │ │ │ │ strbmi r3, [r2, #-3844] @ 0xfffff0fc │ │ │ │ tstlt r1, sp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r7, #-0]! │ │ │ │ - bl 0x2842f8 │ │ │ │ + bl 0x284520 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178e2ec │ │ │ │ + blne 0x178e514 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vmlals.f32 s6, s14, s2 │ │ │ │ @@ -259810,15 +259948,15 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdb74 │ │ │ │ + b 0x14fdd9c │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ ldrmi r4, [ip, #1204] @ 0x4b4 │ │ │ │ @ instruction: 0x2701bfb8 │ │ │ │ @@ -259826,18 +259964,18 @@ │ │ │ │ svclt 0x00d20f7f │ │ │ │ cmncs pc, #103809024 @ 0x6300000 │ │ │ │ ldrmi r2, [r0, #1793] @ 0x701 │ │ │ │ svccc 0x0001f800 │ │ │ │ tstlt r7, sl, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x244384 │ │ │ │ + bl 0x2445ac │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e378 │ │ │ │ + blne 0x78e5a0 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpls 6, 0, cr4, cr9, cr5, {0} │ │ │ │ @@ -259846,24 +259984,24 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14fdc04 │ │ │ │ + b 0x14fde2c │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xf51c44d4 │ │ │ │ svclt 0x00b84f00 │ │ │ │ - blle 0x2577dc │ │ │ │ + blle 0x257a04 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ @ instruction: 0x4663bfb2 │ │ │ │ @ instruction: 0x2601463b │ │ │ │ @ instruction: 0xf820454a │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ @@ -259882,91 +260020,91 @@ │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdc94 │ │ │ │ + b 0x14fdebc │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x195d1c │ │ │ │ + bl 0x195f44 │ │ │ │ @ instruction: 0xf850070c │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524100 │ │ │ │ - bl 0x774c6c │ │ │ │ - b 0x14d186c │ │ │ │ - bl 0x11eaff0 │ │ │ │ + bl 0x774e94 │ │ │ │ + b 0x14d1a94 │ │ │ │ + bl 0x11eb218 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x15fa44 │ │ │ │ + blle 0x15fc6c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0e4b0 │ │ │ │ + bl 0xfec0e6d8 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls s6, [r7, #-4] │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ @ instruction: 0xf04f1e58 │ │ │ │ rsclt r0, lr, #0, 16 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db4e8 │ │ │ │ + b 0x14db710 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ mcrne 6, 3, r4, cr5, cr6, {5} │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcgt 0x0001f812 │ │ │ │ @ instruction: 0xf8102100 │ │ │ │ - bl 0xff01dd04 │ │ │ │ + bl 0xff01df2c │ │ │ │ svclt 0x00540c03 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8050801 │ │ │ │ adcsmi r1, sl, #1, 30 │ │ │ │ @ instruction: 0xf1b8d1f0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x244544 │ │ │ │ + bl 0x24476c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e538 │ │ │ │ + blne 0x78e760 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ cdpne 6, 9, cr4, cr8, cr9, {4} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fddbc │ │ │ │ + b 0x14fdfe4 │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x195c08 │ │ │ │ + bl 0x195e30 │ │ │ │ @ instruction: 0xf832070e │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ svccc 0x0002f830 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ uqsaxmi fp, r1, r4 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0002f825 │ │ │ │ @@ -259987,22 +260125,22 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcls 6, cr4, [r6, #-16] │ │ │ │ @ instruction: 0xf1a34688 │ │ │ │ rsclt r0, lr, #4, 28 @ 0x40 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db5ec │ │ │ │ + b 0x14db814 │ │ │ │ svclt 0x001406c6 │ │ │ │ vstmiaeq r5, {s29-s107} │ │ │ │ svcne 0x000546b4 │ │ │ │ streq lr, [ip, -r2, lsl #22] │ │ │ │ @ instruction: 0xf8522000 │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - bne 0x17d5e14 │ │ │ │ + bne 0x17d603c │ │ │ │ tsteq r1, r1, ror #22 │ │ │ │ svclt 0x00bc2900 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ svccc 0x0004f845 │ │ │ │ ldrhle r4, [r0, #42]! @ 0x2a │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @@ -260022,23 +260160,23 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdec4 │ │ │ │ + b 0x14fe0ec │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ @ instruction: 0x0c06ebac │ │ │ │ svclt 0x00b8459c │ │ │ │ - blle 0x257e98 │ │ │ │ + blle 0x2580c0 │ │ │ │ svceq 0x007ff1bc │ │ │ │ @ instruction: 0x4663bfd2 │ │ │ │ smlsdxcs r1, pc, r3, r2 @ │ │ │ │ @ instruction: 0xf8004542 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @@ -260059,15 +260197,15 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14fdf58 │ │ │ │ + b 0x14fe180 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0x0c0aebac │ │ │ │ @@ -260077,58 +260215,58 @@ │ │ │ │ svclt 0x00b24f00 │ │ │ │ ldrtmi r4, [fp], -r3, ror #12 │ │ │ │ strbmi r2, [sl, #-1537] @ 0xfffff9ff │ │ │ │ svccc 0x0002f820 │ │ │ │ tstlt r6, r7, ror #3 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ ldrbmi r3, [r4, #-0]! │ │ │ │ - bl 0x284770 │ │ │ │ + bl 0x284998 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178e764 │ │ │ │ + blne 0x178e98c │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {6} │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdfe8 │ │ │ │ + b 0x14fe210 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x196070 │ │ │ │ + bl 0x196298 │ │ │ │ @ instruction: 0xf852070c │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0xfedf5fc0 │ │ │ │ - b 0x14d1bd8 │ │ │ │ - bl 0x19eb344 │ │ │ │ + bl 0xfedf61e8 │ │ │ │ + b 0x14d1e00 │ │ │ │ + bl 0x19eb56c │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x15fd98 │ │ │ │ + blle 0x15ffc0 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0e804 │ │ │ │ + bl 0xfec0ea2c │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -260136,55 +260274,55 @@ │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ smlsdcs r0, r8, lr, r1 │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fe08c │ │ │ │ + b 0x14fe2b4 │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x195dd8 │ │ │ │ + bl 0x196000 │ │ │ │ @ instruction: 0xf812080e │ │ │ │ tstcs r0, r1, lsl #30 │ │ │ │ svccc 0x0001f910 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ strcs fp, [r1, -r8, asr #30] │ │ │ │ @ instruction: 0xf1bcd405 │ │ │ │ svclt 0x00d20fff │ │ │ │ mvnscs r4, r1, ror #12 │ │ │ │ strbmi r2, [r2, #-1793] @ 0xfffff8ff │ │ │ │ svcne 0x0001f805 │ │ │ │ tstlt r7, fp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x24489c │ │ │ │ + bl 0x244ac4 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e890 │ │ │ │ + blne 0x78eab8 │ │ │ │ mvnsle r4, #536870923 @ 0x2000000b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ cdpne 6, 9, cr4, cr8, cr10, {4} │ │ │ │ rsclt r2, r6, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db4c0 │ │ │ │ + b 0x14db6e8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ mcrne 6, 5, r4, cr12, cr6, {5} │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcc 0x1cc598 │ │ │ │ + blcc 0x1cc7c0 │ │ │ │ @ instruction: 0xf9302100 │ │ │ │ @ instruction: 0xf64fcf02 │ │ │ │ - bl 0x82c8d8 │ │ │ │ + bl 0x82cb00 │ │ │ │ svclt 0x00480c03 │ │ │ │ strle r2, [r5], #-1793 @ 0xfffff8ff │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0x4661bfb2 │ │ │ │ strcs r4, [r1, -r1, asr #12] │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ @@ -260205,23 +260343,23 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0018468b │ │ │ │ rsclt r4, r5, #203423744 @ 0xc200000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14dcd4c │ │ │ │ + b 0x14dcf74 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ svcne 0x003446ae │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svccc 0x0004f850 │ │ │ │ @ instruction: 0xf8522100 │ │ │ │ - bl 0x60117c │ │ │ │ - b 0x14d15a0 │ │ │ │ + bl 0x6013a4 │ │ │ │ + b 0x14d17c8 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf04fda01 │ │ │ │ @@ -260246,85 +260384,85 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fe244 │ │ │ │ + b 0x14fe46c │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f912 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20f7f │ │ │ │ ldrbtcs r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x244a48 │ │ │ │ + bl 0x244c70 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78ea3c │ │ │ │ + blne 0x78ec64 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14cfa74 │ │ │ │ + b 0x14cfc9c │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1ccb48 │ │ │ │ + blvc 0x1ccd70 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b44f00 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78eabc │ │ │ │ + blne 0x78ece4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {6} │ │ │ │ svcne 0x00184689 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fe340 │ │ │ │ + b 0x14fe568 │ │ │ │ strtmi r0, [lr], r4, asr #29 │ │ │ │ - bl 0x1963c8 │ │ │ │ + bl 0x1965f0 │ │ │ │ @ instruction: 0xf852070e │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0x842318 │ │ │ │ - b 0x14d1718 │ │ │ │ + bl 0x842540 │ │ │ │ + b 0x14d1940 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8440801 │ │ │ │ adcsmi r1, sl, #4, 30 │ │ │ │ @@ -260347,23 +260485,23 @@ │ │ │ │ andeq pc, r8, r3, lsr #3 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14fe3dc │ │ │ │ + b 0x14fe604 │ │ │ │ ldrtmi r0, [r8], r4, asr #29 │ │ │ │ @ instruction: 0x46be46f0 │ │ │ │ @ instruction: 0xf1a64490 │ │ │ │ @ instruction: 0xf8500408 │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ andge lr, r0, #220, 18 @ 0x370000 │ │ │ │ stceq 1, cr15, [r8], {12} │ │ │ │ - bl 0x5e88bc │ │ │ │ + bl 0x5e8ae4 │ │ │ │ cmnmi sl, sl, lsl #6 │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ svclt 0x00182900 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svccc 0x0008f844 │ │ │ │ sadd16mi fp, sl, ip │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -260378,15 +260516,15 @@ │ │ │ │ movweq lr, #27566 @ 0x6bae │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x32003c │ │ │ │ + blcc 0x320264 │ │ │ │ @ instruction: 0xf1a0b083 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ strmi r0, [r2], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {179} @ 0xb3 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -260400,27 +260538,27 @@ │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ @ instruction: 0x460f6815 │ │ │ │ andcc r6, r8, #5636096 @ 0x560000 │ │ │ │ ldmdavs r8, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ stmdaeq r0, {r1, r2, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1a95500 │ │ │ │ + bl 0x1a95728 │ │ │ │ @ instruction: 0xf84c0700 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andvc pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r0], -r0, lsl #2 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r7, #-805306360 @ 0xd0000008 │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe8494 │ │ │ │ + bne 0xbe86bc │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -260428,46 +260566,46 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14dbcd0 │ │ │ │ + b 0x14dbef8 │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ ldmne r2, {r3, sl, fp, ip, sp}^ │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [r3], #-2891 @ 0xfffff4b5 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x209334 │ │ │ │ - b 0x9dea98 │ │ │ │ - blcs 0x10f53c │ │ │ │ + bleq 0x20955c │ │ │ │ + b 0x9decc0 │ │ │ │ + blcs 0x10f764 │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec9fd50 │ │ │ │ + bl 0xfec9ff78 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -260475,66 +260613,66 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14dbd8c │ │ │ │ + b 0x14dbfb4 │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ - bne 0xfe79d9d0 │ │ │ │ + bne 0xfe79dbf8 │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [fp], #-2915 @ 0xfffff49d │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x2093f0 │ │ │ │ - b 0x1deb54 │ │ │ │ - blcs 0x10f5f8 │ │ │ │ + bleq 0x209618 │ │ │ │ + b 0x1ded7c │ │ │ │ + blcs 0x10f820 │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec9fe0c │ │ │ │ + bl 0xfeca0034 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf04f468b │ │ │ │ addlt r0, r5, r0, lsl #20 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscslt r9, r4, #14, 28 @ 0xe0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc244 │ │ │ │ + b 0x14dc46c │ │ │ │ stmib sp, {r2, r6, r7, sl}^ │ │ │ │ svclt 0x00154002 │ │ │ │ vstmiaeq r6, {s29-s107} │ │ │ │ strbtmi r4, [r1], r1, lsr #13 │ │ │ │ - bl 0x3604e4 │ │ │ │ + bl 0x36070c │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf1a3c004 │ │ │ │ and r0, sp, r8, lsl #24 │ │ │ │ stmdaeq r8, {r0, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ strmi r0, [r7], -r1, lsl #20 │ │ │ │ @@ -260542,19 +260680,19 @@ │ │ │ │ @ instruction: 0xf8ce428a │ │ │ │ eorle r7, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x5600e9d2 │ │ │ │ andcc r4, r8, #202375168 @ 0xc100000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x1694f34 │ │ │ │ + bl 0x169515c │ │ │ │ svclt 0x00280703 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff8d96a0 │ │ │ │ - bl 0x19df434 │ │ │ │ + ble 0xff8d98c8 │ │ │ │ + bl 0x19df65c │ │ │ │ adcmi r0, r5, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15222 @ 0x3b76 │ │ │ │ andcs sp, r0, r0, ror #5 │ │ │ │ svceq 0x0008f84e │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ addmi r0, sl, #4096 @ 0x1000 │ │ │ │ andvc pc, r4, lr, asr #17 │ │ │ │ @@ -260562,23 +260700,23 @@ │ │ │ │ stmdals r3, {r0, sl, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r8, #164, 10 @ 0x29000000 │ │ │ │ strcs r4, [r0], -r4, lsl #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec286ec │ │ │ │ + bl 0xfec28914 │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x32033c │ │ │ │ + blcc 0x320564 │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ streq lr, [r2], -sp, asr #19 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ @@ -260590,110 +260728,110 @@ │ │ │ │ ldrmi r4, [r1], #1549 @ 0x60d │ │ │ │ smlabtpl r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x0700e9d2 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1d06b64 │ │ │ │ - bl 0xfeb90b58 │ │ │ │ + b 0x1d06d8c │ │ │ │ + bl 0xfeb90d80 │ │ │ │ strmi r0, [r8, #1031] @ 0x407 │ │ │ │ streq lr, [lr], #-2932 @ 0xfffff48c │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x1494ba4 │ │ │ │ + bl 0x1494dcc │ │ │ │ @ instruction: 0xf84c0507 │ │ │ │ strbmi r6, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldmib sp, {r8, ip, lr}^ │ │ │ │ @ instruction: 0xf1bb0602 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, r3, r1, lsl #6 │ │ │ │ stmdble r7, {r0, r3, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe87a4 │ │ │ │ + bne 0xbe89cc │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14ddfc8 │ │ │ │ - b 0x14cfee0 │ │ │ │ + b 0x14de1f0 │ │ │ │ + b 0x14d0108 │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x30a27c │ │ │ │ - blvc 0x1c9e90 │ │ │ │ + blvc 0x30a4a4 │ │ │ │ + blvc 0x1ca0b8 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc03c │ │ │ │ - b 0x14d76c4 │ │ │ │ + b 0x14dc264 │ │ │ │ + b 0x14d78ec │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0xf9311943 │ │ │ │ @ instruction: 0xf9b0ef02 │ │ │ │ - blx 0x14bec54 │ │ │ │ + blx 0x14bee7c │ │ │ │ ldrbtmi pc, [r4], #3586 @ 0xe02 @ │ │ │ │ - blgt 0x1cccdc │ │ │ │ + blgt 0x1ccf04 │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x30a2e4 │ │ │ │ + blvc 0x30a50c │ │ │ │ vstmia r3!, {s2-s234} │ │ │ │ ldmdane sl, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18fc154 │ │ │ │ + blx 0x18fc37c │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14fe904 │ │ │ │ + b 0x14feb2c │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ tstmi r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec2d8f8 │ │ │ │ + bl 0xfec2db20 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -260711,104 +260849,104 @@ │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ svccc 0x0008f85e │ │ │ │ stmdaeq r0!, {r2, r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdls lr, [r0, -r0] │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ - blx 0x2cd54c │ │ │ │ + blx 0x2cd774 │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - b 0x11feab0 │ │ │ │ - blx 0x118f974 │ │ │ │ - bl 0x60b588 │ │ │ │ + b 0x11fecd8 │ │ │ │ + blx 0x118fb9c │ │ │ │ + bl 0x60b7b0 │ │ │ │ @ instruction: 0xf8400309 │ │ │ │ - bl 0x115dd80 │ │ │ │ + bl 0x115dfa8 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcmi sp, r5, #-2147483593 @ 0x80000037 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0xa18974 │ │ │ │ + bne 0xa18b9c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14de1a4 │ │ │ │ - b 0x14d00bc │ │ │ │ + b 0x14de3cc │ │ │ │ + b 0x14d02e4 │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x2ca458 │ │ │ │ - blvc 0x1ca06c │ │ │ │ + blvc 0x2ca680 │ │ │ │ + blvc 0x1ca294 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc214 │ │ │ │ - b 0x14d789c │ │ │ │ + b 0x14dc43c │ │ │ │ + b 0x14d7ac4 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0x0c05eb00 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x1cceb4 │ │ │ │ + blcc 0x1cd0dc │ │ │ │ mvnsle r4, r4, lsl #11 │ │ │ │ stmdble r8, {r2, r3, r5, r7, r9, lr} │ │ │ │ - ldc 6, cr4, [pc, #396] @ 0x10efcc │ │ │ │ - bne 0xffb6da60 │ │ │ │ - blvc 0x1ca0d4 │ │ │ │ + ldc 6, cr4, [pc, #396] @ 0x10f1f4 │ │ │ │ + bne 0xffb6dc88 │ │ │ │ + blvc 0x1ca2fc │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18fc32c │ │ │ │ + blx 0x18fc554 │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14feadc │ │ │ │ + b 0x14fed04 │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ sbcsmi r6, r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec2dad0 │ │ │ │ + bl 0xfec2dcf8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -260818,120 +260956,120 @@ │ │ │ │ @ instruction: 0xf1beb2d4 │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ smlatbeq r8, r1, r1, pc @ │ │ │ │ - b 0x14feb4c │ │ │ │ + b 0x14fed74 │ │ │ │ strtmi r0, [r6], lr, asr #29 │ │ │ │ streq lr, [lr, -r0, lsl #22] │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ - beq 0x94b5bc │ │ │ │ + beq 0x94b7e4 │ │ │ │ svccc 0x0008f851 │ │ │ │ @ instruction: 0xf8d06805 │ │ │ │ - blx 0x9eef28 │ │ │ │ + blx 0x9ef150 │ │ │ │ stmdavs sl, {r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf906fa02 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf90afa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf840195b │ │ │ │ - bl 0x131db58 │ │ │ │ + bl 0x131dd80 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldrbmi sp, [r4, #-484]! @ 0xfffffe1c │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec98b4c │ │ │ │ + bl 0xfec98d74 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0x128b5c │ │ │ │ + bl 0x128d84 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbb84 │ │ │ │ - b 0x14d7a0c │ │ │ │ + b 0x14dbdac │ │ │ │ + b 0x14d7c34 │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr5, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ @ instruction: 0xf9111e42 │ │ │ │ addmi r3, lr, #1, 30 │ │ │ │ vpmax.u8 , , │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ cmneq r3, #14336 @ 0x3800 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbmi sp, [r4, #-499]! @ 0xfffffe0d │ │ │ │ - bl 0x1453d8 │ │ │ │ - ldc 3, cr0, [pc, #48] @ 0x10efec │ │ │ │ + bl 0x145600 │ │ │ │ + ldc 3, cr0, [pc, #48] @ 0x10f214 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7adbcc │ │ │ │ + bne 0x7addf4 │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbbfc │ │ │ │ - b 0x14d7a84 │ │ │ │ + b 0x14dbe24 │ │ │ │ + b 0x14d7cac │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1cd4d8 │ │ │ │ - blx 0x11dfa50 │ │ │ │ + blcc 0x1cd700 │ │ │ │ + blx 0x11dfc78 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x492824 │ │ │ │ + bl 0x492a4c │ │ │ │ @ instruction: 0xf8220363 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2ca6b0 │ │ │ │ - blvc 0x1ca2c4 │ │ │ │ + blvc 0x2ca8d8 │ │ │ │ + blvc 0x1ca4ec │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbc6c │ │ │ │ - b 0x14d7af4 │ │ │ │ + b 0x14dbe94 │ │ │ │ + b 0x14d7d1c │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x24d1c8 │ │ │ │ - blx 0x11dfac0 │ │ │ │ + blcc 0x24d3f0 │ │ │ │ + blx 0x11dfce8 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x492894 │ │ │ │ + bl 0x492abc │ │ │ │ @ instruction: 0xf8420363 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2ca720 │ │ │ │ - blvc 0x1ca334 │ │ │ │ + blvc 0x2ca948 │ │ │ │ + blvc 0x1ca55c │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -260945,79 +261083,79 @@ │ │ │ │ svclt 0x00144606 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf10246ae │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ stmdacc r8, {r0, r5, sl} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x94b7f4 │ │ │ │ + beq 0x94ba1c │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x3cda18 │ │ │ │ + blx 0x3cdc40 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11fee84 │ │ │ │ + b 0x11ff0ac │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf840189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ bicsle r6, sp, r3, asr #32 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec8f558 │ │ │ │ + bl 0xfec8f780 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14fedd8 │ │ │ │ + b 0x14ff000 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0x1e503901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x11dfbd8 │ │ │ │ + blx 0x11dfe00 │ │ │ │ @ instruction: 0xf003f300 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ ldrmi r0, [r3], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f80e │ │ │ │ strbmi sp, [r5, #-498]! @ 0xfffffe0e │ │ │ │ - bl 0x2455d8 │ │ │ │ + bl 0x245800 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f5cc │ │ │ │ + blne 0x78f7f4 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14fee48 │ │ │ │ + b 0x14ff070 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0xf1a41e50 │ │ │ │ - bl 0x152a0c │ │ │ │ + bl 0x152c34 │ │ │ │ @ instruction: 0xf831060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q0, │ │ │ │ andeq pc, r1, #3 │ │ │ │ movteq pc, #58307 @ 0xe3c3 @ │ │ │ │ @ instruction: 0xf82e4413 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ @@ -261030,31 +261168,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbe5c │ │ │ │ - b 0x14d7ce4 │ │ │ │ + b 0x14dc084 │ │ │ │ + b 0x14d7f0c │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x24d3b8 │ │ │ │ - blx 0x9dfcb0 │ │ │ │ + blcc 0x24d5e0 │ │ │ │ + blx 0x9dfed8 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x492a84 │ │ │ │ + bl 0x492cac │ │ │ │ @ instruction: 0xf8420353 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2ca910 │ │ │ │ - blvc 0x1ca524 │ │ │ │ + blvc 0x2cab38 │ │ │ │ + blvc 0x1ca74c │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ @@ -261069,55 +261207,55 @@ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr0, cr12, {5} │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ stmdaeq ip, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - blx 0x19b718 │ │ │ │ + blx 0x19b940 │ │ │ │ sbcmi pc, r3, r7, lsl #18 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf904fa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - b 0x14df614 │ │ │ │ + b 0x14df83c │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ - b 0x134ff18 │ │ │ │ + b 0x1350140 │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ movweq lr, #15129 @ 0x3b19 │ │ │ │ svccc 0x0008f84e │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ mvnle r2, r4 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0f744 │ │ │ │ + bl 0xfec0f96c │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dbf6c │ │ │ │ - b 0x14d7df4 │ │ │ │ + b 0x14dc194 │ │ │ │ + b 0x14d801c │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svcgt 0x0001f911 │ │ │ │ svceq 0x0001f812 │ │ │ │ - blx 0x141fdcc │ │ │ │ + blx 0x141fff4 │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1cff9c │ │ │ │ + bl 0x1d01c4 │ │ │ │ strmi r0, [r3], #-876 @ 0xfffffc94 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261125,54 +261263,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dbfdc │ │ │ │ - b 0x14d7e64 │ │ │ │ + b 0x14dc204 │ │ │ │ + b 0x14d808c │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x156df8 │ │ │ │ + bl 0x157020 │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ stc2 10, cr15, [r6], {76} @ 0x4c @ │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ andshi r4, r3, r3, lsl #8 │ │ │ │ ldrbmi sp, [r5, #-497]! @ 0xfffffe0f │ │ │ │ - bl 0x245834 │ │ │ │ + bl 0x245a5c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f828 │ │ │ │ + blne 0x78fa50 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc04c │ │ │ │ - b 0x14d7ed4 │ │ │ │ + b 0x14dc274 │ │ │ │ + b 0x14d80fc │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14ff0a4 │ │ │ │ + b 0x14ff2cc │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x24d5a8 │ │ │ │ + blcc 0x24d7d0 │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x11dfea8 │ │ │ │ + blx 0x11e00d0 │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x412478 │ │ │ │ + bl 0x4126a0 │ │ │ │ ldrmi r0, [r3], #-867 @ 0xfffffc9d │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261191,31 +261329,31 @@ │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ sbceq fp, r0, r8, lsl pc │ │ │ │ strteq pc, [r1], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ ldmib r1, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ @ instruction: 0xf1be3200 │ │ │ │ @ instruction: 0xf1010a20 │ │ │ │ - blx 0x18f900 │ │ │ │ - blx 0xa0d4f4 │ │ │ │ - b 0x120c120 │ │ │ │ - blx 0x119010c │ │ │ │ + blx 0x18fb28 │ │ │ │ + blx 0xa0d71c │ │ │ │ + b 0x120c348 │ │ │ │ + blx 0x1190334 │ │ │ │ svclt 0x0058fa0a │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ svchi 0x0008f85c │ │ │ │ @ instruction: 0xf90efa42 │ │ │ │ - beq 0x18b50c │ │ │ │ - b 0x11d1670 │ │ │ │ - b 0x14ec42c │ │ │ │ - bl 0x5cfeb0 │ │ │ │ + beq 0x18b734 │ │ │ │ + b 0x11d1898 │ │ │ │ + b 0x14ec654 │ │ │ │ + bl 0x5d00d8 │ │ │ │ @ instruction: 0xf142030a │ │ │ │ - bl 0x70fd14 │ │ │ │ + bl 0x70ff3c │ │ │ │ @ instruction: 0xf8cc0303 │ │ │ │ @ instruction: 0xf8dc3000 │ │ │ │ - bl 0x119b530 │ │ │ │ + bl 0x119b758 │ │ │ │ addmi r0, pc, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ addmi sp, r5, #-1073741772 @ 0xc0000034 │ │ │ │ ldrtmi sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @@ -261225,50 +261363,50 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc16c │ │ │ │ - b 0x14d7ff4 │ │ │ │ + b 0x14dc394 │ │ │ │ + b 0x14d821c │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x11dffcc │ │ │ │ + blx 0x11e01f4 │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ strmi r0, [r4], #1 │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ andsvc r4, r3, r3, ror #8 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x2459c8 │ │ │ │ + bl 0x245bf0 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f9bc │ │ │ │ + blne 0x78fbe4 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc1e0 │ │ │ │ - b 0x14d8068 │ │ │ │ + b 0x14dc408 │ │ │ │ + b 0x14d8290 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x156ffc │ │ │ │ + bl 0x157224 │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ vraddhn.i16 d20, , q2 │ │ │ │ strbtmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -261282,26 +261420,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc250 │ │ │ │ - b 0x14d80d8 │ │ │ │ + b 0x14dc478 │ │ │ │ + b 0x14d8300 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14ff2a8 │ │ │ │ + b 0x14ff4d0 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x24d7ac │ │ │ │ + blcc 0x24d9d4 │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x9e00ac │ │ │ │ + blx 0x9e02d4 │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x41267c │ │ │ │ + bl 0x4128a4 │ │ │ │ ldrmi r0, [r3], #-851 @ 0xfffffcad │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261321,63 +261459,63 @@ │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr0, cr14, {5} │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ - blx 0x1dbb08 │ │ │ │ + blx 0x1dbd30 │ │ │ │ sbcmi pc, r2, r7, lsl #18 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf904fa23 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ - b 0x14dfa08 │ │ │ │ + b 0x14dfc30 │ │ │ │ @ instruction: 0xf0020952 │ │ │ │ - b 0x134ff08 │ │ │ │ + b 0x1350130 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r2, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0008f85c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #11075 @ 0x2b43 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ bicsle r3, r9, r4 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec8fb44 │ │ │ │ + bl 0xfec8fd6c │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec6695c │ │ │ │ + bl 0xfec66b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r4], -r2, lsl #22 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14ff3dc │ │ │ │ + b 0x14ff604 │ │ │ │ stmdavc fp, {r0, r1, r6, r7, r9, sl, fp} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ eorseq pc, r8, r6, lsl #2 │ │ │ │ strtmi fp, [lr], r8, lsl #30 │ │ │ │ mulgt r0, r4, r8 │ │ │ │ ldmdacs pc!, {r0, r1, r4, r5, r8, lr} @ │ │ │ │ @ instruction: 0xf04fd837 │ │ │ │ @ instruction: 0xf1c037ff │ │ │ │ - b 0xfe410020 │ │ │ │ - blx 0x2d03b0 │ │ │ │ - blx 0xb0bfb0 │ │ │ │ + b 0xfe410248 │ │ │ │ + blx 0x2d05d8 │ │ │ │ + blx 0xb0c1d8 │ │ │ │ tstpmi r0, #0 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r0, #3784704 @ 0x39c000 │ │ │ │ andmi r4, r3, r7, ror r4 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ eorvc r4, r3, r4, lsr #13 │ │ │ │ @@ -261385,77 +261523,77 @@ │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-307]! @ 0xfffffecd │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #2563 @ 0xa03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x245c08 │ │ │ │ + bl 0x245e30 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78fbfc │ │ │ │ + blne 0x78fe24 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf700bdf8 │ │ │ │ - svclt 0x0000fda6 │ │ │ │ + svclt 0x0000fc92 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66a14 │ │ │ │ + bl 0xfec66c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdahi fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14f1850 │ │ │ │ + b 0x14f1a78 │ │ │ │ @ instruction: 0xf10605c5 │ │ │ │ svclt 0x00140230 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ - bcs 0x10dfd10 │ │ │ │ + bcs 0x10dff38 │ │ │ │ @ instruction: 0xf04fd836 │ │ │ │ @ instruction: 0xf1c23eff │ │ │ │ rsbsmi r0, fp, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.s8 d15, d2, d30 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ ldceq 1, cr15, [r0], {6} │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andsmi r4, r3, r4, lsl #13 │ │ │ │ rsbsmi r4, fp, r0, lsr #8 │ │ │ │ - blcc 0x1cd924 │ │ │ │ + blcc 0x1cdb4c │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1dfd4c │ │ │ │ + b 0xfe1dff74 │ │ │ │ andsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cd93c │ │ │ │ + blcc 0x1cdb64 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa1789c │ │ │ │ + bne 0xffa17ac4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - stc2l 7, cr15, [pc, #-0] @ 0x10f8b8 │ │ │ │ + ldc2 7, cr15, [fp], #-0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66ac0 │ │ │ │ + bl 0xfec66ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ strmi r2, [r6], -r2, lsl #26 │ │ │ │ @ instruction: 0xf104680b │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dcce0 │ │ │ │ - b 0x14d7b68 │ │ │ │ + b 0x14dcf08 │ │ │ │ + b 0x14d7d90 │ │ │ │ @ instruction: 0xf10004c4 │ │ │ │ svclt 0x00140e20 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ sbcmi r6, r3, r7, lsr r8 │ │ │ │ svceq 0x003ff1be │ │ │ │ @ instruction: 0xf04fd834 │ │ │ │ @ instruction: 0xf1ce32ff │ │ │ │ @@ -261463,85 +261601,85 @@ │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ vmlseq.f32 s28, s24, s28 │ │ │ │ ldrtmi r4, [r4], r2, asr #1 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ rsbsmi r4, fp, lr, lsr #8 │ │ │ │ - blcc 0x24da50 │ │ │ │ + blcc 0x24dc78 │ │ │ │ svccc 0x0004f851 │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ subsmi r4, r3, r3, asr #1 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0xf84c4053 │ │ │ │ ldrmi r3, [r4, #2820]! @ 0xb04 │ │ │ │ adcmi sp, ip, #-2147483588 @ 0x8000003c │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea57d44 │ │ │ │ + bl 0xfea57f6c │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x40fd54 │ │ │ │ + bl 0x40ff7c │ │ │ │ addsmi r0, ip, #134217728 @ 0x8000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - ldc2l 7, cr15, [r9] │ │ │ │ + blx 0xffa8d78e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vrsubhn.i16 d20, q1, q2 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf103b2d3 │ │ │ │ @ instruction: 0xf1ce0301 │ │ │ │ svclt 0x00180920 │ │ │ │ - bleq 0xff14a2d0 │ │ │ │ + bleq 0xff14a4f8 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [fp], r8, lsl #30 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1beb083 │ │ │ │ - blx 0x1136ac │ │ │ │ - b 0x150cdd8 │ │ │ │ - blx 0x992524 │ │ │ │ - b 0x11cc1f4 │ │ │ │ - blx 0x9101d4 │ │ │ │ - b 0x11ccde4 │ │ │ │ - blx 0x9101dc │ │ │ │ + blx 0x1138d4 │ │ │ │ + b 0x150d000 │ │ │ │ + blx 0x99274c │ │ │ │ + b 0x11cc41c │ │ │ │ + blx 0x9103fc │ │ │ │ + b 0x11cd00c │ │ │ │ + blx 0x910404 │ │ │ │ stmdavs r5!, {r1, r2, r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fd85a │ │ │ │ - b 0xfe41d5d0 │ │ │ │ + b 0xfe41d7f8 │ │ │ │ andls r0, r0, #536870912 @ 0x20000000 │ │ │ │ - blx 0x29fb7c │ │ │ │ + blx 0x29fda4 │ │ │ │ @ instruction: 0xf1baf209 │ │ │ │ - blx 0xa935e8 │ │ │ │ - b 0x130d620 │ │ │ │ - blx 0xa915f4 │ │ │ │ - b 0x130c210 │ │ │ │ - bls 0x1115fc │ │ │ │ + blx 0xa93810 │ │ │ │ + b 0x130d848 │ │ │ │ + blx 0xa9181c │ │ │ │ + b 0x130c438 │ │ │ │ + bls 0x111824 │ │ │ │ @ instruction: 0xf60efa26 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, r0, lsl #20 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r5, r0, lsl #21 │ │ │ │ rsbvs r6, r0, r2, lsr #32 │ │ │ │ @ instruction: 0xf104d026 │ │ │ │ - bl 0x212a34 │ │ │ │ + bl 0x212c5c │ │ │ │ stmib sp, {r0, r1, r3, r9, fp}^ │ │ │ │ @ instruction: 0xf851b300 │ │ │ │ @ instruction: 0xf8dc3f08 │ │ │ │ @ instruction: 0xf8dc5000 │ │ │ │ - blx 0x9cfa38 │ │ │ │ + blx 0x9cfc60 │ │ │ │ stmdavs sl, {r1, r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x38e23a │ │ │ │ + blx 0x38e462 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ - blx 0x34e2c2 │ │ │ │ + blx 0x34e4ea │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ vpmax.s8 d15, d14, d18 │ │ │ │ submi r4, r2, fp, rrx │ │ │ │ eorsmi r4, r2, fp, lsr r0 │ │ │ │ @ instruction: 0xf84c406b │ │ │ │ submi r3, r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf84c45e2 │ │ │ │ @@ -261553,73 +261691,73 @@ │ │ │ │ strvs lr, [r2, -r2, ror #17] │ │ │ │ addmi r1, fp, #17408 @ 0x4400 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 7, cr15, [r7], #-0 │ │ │ │ + blx 0x160d8b2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66c90 │ │ │ │ + bl 0xfec66eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r6, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r5], -r2, lsl #22 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ adccs lr, r2, pc, asr #20 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r8, #192, 2 @ 0x30 │ │ │ │ - b 0x14ff708 │ │ │ │ + b 0x14ff930 │ │ │ │ ldrtmi r0, [r6], r3, asr #29 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr} │ │ │ │ - bcs 0x13f964 │ │ │ │ + bcs 0x13fb8c │ │ │ │ ldcle 8, cr7, [lr, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], #-448 @ 0xfffffe40 @ │ │ │ │ ldcle 2, cr4, [sl], #-648 @ 0xfffffd78 │ │ │ │ ldrteq pc, [r8], #-256 @ 0xffffff00 @ │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x10fc14 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x10fe3c │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ - blx 0xc1fcec │ │ │ │ + blx 0xc1ff14 │ │ │ │ rsbsmi pc, fp, r4, lsl #8 │ │ │ │ vpmax.s8 d15, d2, d12 │ │ │ │ @ instruction: 0xf1004314 │ │ │ │ - blx 0xc10350 │ │ │ │ + blx 0xc10578 │ │ │ │ tstpmi r4, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eormi r4, r3, r4, lsl #1 │ │ │ │ - bl 0x25fce8 │ │ │ │ + bl 0x25ff10 │ │ │ │ ldrbtmi r0, [r7], #-1804 @ 0xfffff8f4 │ │ │ │ eorvc r4, fp, ip, lsr #13 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-131]! @ 0xffffff7d │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x285f48 │ │ │ │ + bl 0x286170 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178ff3c │ │ │ │ + blne 0x1790164 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf700bdf8 │ │ │ │ - svclt 0x0000fc06 │ │ │ │ + svclt 0x0000faf2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66d54 │ │ │ │ + bl 0xfec66f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dcb70 │ │ │ │ - b 0x14d85f8 │ │ │ │ + b 0x14dcd98 │ │ │ │ + b 0x14d8820 │ │ │ │ @ instruction: 0xf1c205c5 │ │ │ │ svclt 0x00140610 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ svclt 0x00a82a00 │ │ │ │ stmdahi fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1c2dd40 │ │ │ │ @@ -261634,199 +261772,199 @@ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ ldceq 1, cr15, [r0], {2} │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ strtmi r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ mlasmi r3, r6, r0, r4 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cdc7c │ │ │ │ + blcc 0x1cdea4 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1dfe24 │ │ │ │ + b 0xfe1e004c │ │ │ │ eorsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cdc94 │ │ │ │ + blcc 0x1cdebc │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa17bf4 │ │ │ │ + bne 0xffa17e1c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xfea0d812 │ │ │ │ + blx 0xfe50da38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66e18 │ │ │ │ + bl 0xfec67040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dcc34 │ │ │ │ - b 0x14db6bc │ │ │ │ + b 0x14dce5c │ │ │ │ + b 0x14db8e4 │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140220 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bcs 0x13faec │ │ │ │ + bcs 0x13fd14 │ │ │ │ ldcle 8, cr6, [sp, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], -lr, asr #3 @ │ │ │ │ ldcle 2, cr4, [r9], #-712 @ 0xfffffd38 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ - blx 0x9a0970 │ │ │ │ + blx 0x9a0b98 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe1dfd50 │ │ │ │ + b 0xfe1dff78 │ │ │ │ strmi r0, [r4], ip, lsl #6 │ │ │ │ @ instruction: 0xf84c4420 │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ - blx 0x1d7c98 │ │ │ │ + blx 0x1d7ec0 │ │ │ │ subsmi pc, r3, lr, lsl #6 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ - blcc 0x24ddd4 │ │ │ │ + blcc 0x24dffc │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa17cb4 │ │ │ │ + bne 0xffa17edc │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x120d8d2 │ │ │ │ + blx 0xd0daf8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ sbcslt r4, r3, #140509184 @ 0x8600000 │ │ │ │ andcs pc, r1, r2, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, ip, sp} │ │ │ │ svclt 0x0018b083 │ │ │ │ - b 0x14dbcf8 │ │ │ │ + b 0x14dbf20 │ │ │ │ svclt 0x000803c3 │ │ │ │ @ instruction: 0xf8de461f │ │ │ │ svclt 0x0018c000 │ │ │ │ addsne r0, r0, #199 @ 0xc7 │ │ │ │ strbeq pc, [r0, #-448] @ 0xfffffe40 @ │ │ │ │ ldrdls pc, [r4], -lr │ │ │ │ stmdacs r0, {r1, r2, r3, r4, r5, r6, r7, fp} │ │ │ │ stccs 15, cr11, [r0, #-672] @ 0xfffffd60 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ ldclle 6, cr9, [r7, #-0] │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x10fd6f @ │ │ │ │ - beq 0x94c424 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x10ff97 @ │ │ │ │ + beq 0x94c64c │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x25ff34 │ │ │ │ - blx 0xa8e558 │ │ │ │ - blx 0xa8d534 │ │ │ │ - b 0x12cdd58 │ │ │ │ - b 0x1291564 │ │ │ │ + blx 0x26015c │ │ │ │ + blx 0xa8e780 │ │ │ │ + blx 0xa8d75c │ │ │ │ + b 0x12cdf80 │ │ │ │ + b 0x129178c │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ sbcmi r0, r5, r0, lsr #20 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ - b 0x125ff60 │ │ │ │ + b 0x1260188 │ │ │ │ @ instruction: 0xf1c00508 │ │ │ │ - blx 0xa91dd4 │ │ │ │ - b 0x128e978 │ │ │ │ - blx 0x211188 │ │ │ │ - b 0x11ce988 │ │ │ │ - blx 0xa10590 │ │ │ │ - b 0x11ce988 │ │ │ │ + blx 0xa91ffc │ │ │ │ + b 0x128eba0 │ │ │ │ + blx 0x2113b0 │ │ │ │ + b 0x11cebb0 │ │ │ │ + blx 0xa107b8 │ │ │ │ + b 0x11cebb0 │ │ │ │ addmi r0, r4, fp, lsl #4 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ - b 0xfe21ff8c │ │ │ │ + b 0xfe2201b4 │ │ │ │ eormi r0, sl, ip, lsl #8 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @ instruction: 0xf8ce4034 │ │ │ │ ldmeq sl!, {r2, sp}^ │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf8ce2a01 │ │ │ │ eorle r4, r8, r0 │ │ │ │ stceq 1, cr15, [r8], {14} │ │ │ │ stmdbeq r7, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ movwvc lr, #2509 @ 0x9cd │ │ │ │ svcmi 0x0008f851 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ vpmax.s8 d15, d0, d4 │ │ │ │ - blx 0x21ff18 │ │ │ │ + blx 0x220140 │ │ │ │ eorsmi pc, r2, sl, lsl #22 │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x34def0 │ │ │ │ + blcs 0x34e118 │ │ │ │ strbmi r4, [ip, #131] @ 0x83 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ stccc 8, cr15, [r4], {76} @ 0x4c │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, fp, #0, 6 │ │ │ │ - bl 0x4c620c │ │ │ │ + bl 0x4c6434 │ │ │ │ strcs r0, [r0], #-519 @ 0xfffffdf9 │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9a11fc │ │ │ │ + bl 0xfe9a1424 │ │ │ │ addsmi r0, r9, #-2147483645 @ 0x80000003 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfea0da10 │ │ │ │ + @ instruction: 0xf98ff700 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec67018 │ │ │ │ + bl 0xfec67240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x10fe90 │ │ │ │ - vldr d7, [pc, #36] @ 0x10fe68 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x1100b8 │ │ │ │ + vldr d7, [pc, #36] @ 0x110090 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ mullt r7, r1, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6707c │ │ │ │ + bl 0xfec672a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x10feb0 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x1100d8 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mrrcvc 6, 4, pc, r0, cr2 @ │ │ │ │ - blvc 0x64b518 │ │ │ │ + blvc 0x64b740 │ │ │ │ andgt pc, ip, r3, asr r8 @ │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x10feb8 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x1100e0 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r3, asr pc @ │ │ │ │ @@ -261850,93 +261988,93 @@ │ │ │ │ vabal.u8 q9, d4, d1 │ │ │ │ stccs 14, cr2, [r2, #-768] @ 0xfffffd00 │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ svcpl 0x0080f414 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ uqadd16mi fp, r6, r8 │ │ │ │ @ instruction: 0xf41419be │ │ │ │ - b 0x14eb134 │ │ │ │ + b 0x14eb35c │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ ldrbvc pc, [r0, #-1602] @ 0xfffff9be @ │ │ │ │ vmlseq.f32 s29, s28, s30 │ │ │ │ ldmdbpl sp!, {r0, r1, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ vaddl.u8 q14, d5, d8 │ │ │ │ andle r4, fp, r0, asr #15 │ │ │ │ - beq 0x1cbf68 │ │ │ │ + beq 0x1cc190 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4c00 │ │ │ │ ldrbmi r0, [r4], -r0, lsl #24 │ │ │ │ strls r2, [r2], #-1026 @ 0xfffffbfe │ │ │ │ - bleq 0x4cab74 │ │ │ │ + bleq 0x4cad9c │ │ │ │ @ instruction: 0xf8cd1f1e │ │ │ │ svcne 0x0005b010 │ │ │ │ - beq 0x4cab7c │ │ │ │ + beq 0x4cada4 │ │ │ │ strbtmi r2, [r3], r0, lsl #8 │ │ │ │ ldrtmi r9, [r9], -r4, lsl #22 │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ andls pc, r4, r3, lsr r8 @ │ │ │ │ andeq lr, r0, fp, lsl #21 │ │ │ │ mrc2 7, 5, pc, cr4, cr5, {7} │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf7f54648 │ │ │ │ - bls 0x20fa58 │ │ │ │ + bls 0x20fc80 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ strbmi r9, [r0], -r2, lsl #22 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf71a3404 │ │ │ │ - blls 0x28f564 │ │ │ │ + blls 0x28f33c │ │ │ │ svceq 0x0004f845 │ │ │ │ - blle 0xff960a28 │ │ │ │ + blle 0xff960c50 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec671d8 │ │ │ │ + bl 0xfec67400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x110050 │ │ │ │ - vldr d7, [pc, #36] @ 0x110028 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x110278 │ │ │ │ + vldr d7, [pc, #36] @ 0x110250 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6723c │ │ │ │ + bl 0xfec67464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x110070 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x110298 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mrrcvc 6, 4, pc, r0, cr2 @ │ │ │ │ - blvc 0x64b6d8 │ │ │ │ + blvc 0x64b900 │ │ │ │ andgt pc, ip, r3, asr r8 @ │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x110078 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x1102a0 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r5, lsr #30 │ │ │ │ @@ -261974,66 +262112,66 @@ │ │ │ │ stmibmi r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf004d00a │ │ │ │ stccs 4, cr0, [r0], {2} │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4800 │ │ │ │ strtmi r0, [r0], -r0, lsl #16 │ │ │ │ andls r2, r2, r2 │ │ │ │ - bl 0x161c34 │ │ │ │ + bl 0x161e5c │ │ │ │ @ instruction: 0xf04f0746 │ │ │ │ - bl 0x192134 │ │ │ │ + bl 0x19235c │ │ │ │ movwls r0, #29253 @ 0x7245 │ │ │ │ - blls 0x274950 │ │ │ │ + blls 0x274b78 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, r8, r3, lsr r8 @ │ │ │ │ ldc2l 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ strmi r9, [r3], r7, lsl #22 │ │ │ │ streq lr, [r8], -r3, lsl #22 │ │ │ │ - bl 0x1f6d6c │ │ │ │ - blpl 0xf11578 │ │ │ │ + bl 0x1f6f94 │ │ │ │ + blpl 0xf117a0 │ │ │ │ strcc r4, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ andeq lr, r0, sl, lsl #21 │ │ │ │ stc2l 7, cr15, [sl, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #22 │ │ │ │ - blls 0x1b4d70 │ │ │ │ - stc2 7, cr15, [sl], {26} │ │ │ │ + blls 0x1b4f98 │ │ │ │ + blx 0x1ece006 │ │ │ │ @ instruction: 0xf8452c10 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf1089b04 │ │ │ │ @ instruction: 0x37100810 │ │ │ │ - blle 0xff7217e8 │ │ │ │ + blle 0xff721a10 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb5f0 │ │ │ │ sbcslt r0, ip, #2, 30 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1040301 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x14dc9c0 │ │ │ │ + b 0x14dcbe8 │ │ │ │ svclt 0x001204c4 │ │ │ │ @ instruction: 0x4627461f │ │ │ │ ldrmi r4, [r7], #-1571 @ 0xfffff9dd │ │ │ │ and r1, sl, r5, asr #28 │ │ │ │ svceq 0x0007f1bc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2c0140 │ │ │ │ + blx 0x2c0368 │ │ │ │ addsmi pc, r7, #12, 28 @ 0xc0 │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf912d013 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf1bc6f01 │ │ │ │ - ble 0xffc53df8 │ │ │ │ + ble 0xffc54020 │ │ │ │ svceq 0x0007f11c │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xf1ccbfa8 │ │ │ │ addsmi r0, r7, #0, 28 │ │ │ │ @ instruction: 0xfe0efa46 │ │ │ │ svc 0x0001f805 │ │ │ │ adcmi sp, r3, #-1073741766 @ 0xc000003a │ │ │ │ @@ -262050,31 +262188,31 @@ │ │ │ │ strmi r0, [r4], -r2, lsl #30 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smlatbeq r2, r1, r1, pc @ │ │ │ │ streq pc, [r2, #-420] @ 0xfffffe5c │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14ffec0 │ │ │ │ + b 0x15000e8 │ │ │ │ strbtmi r0, [r7], -ip, asr #25 │ │ │ │ strmi r4, [r4], r7, lsl #12 │ │ │ │ and r4, r9, r7, lsl r4 │ │ │ │ @ instruction: 0xf04f2b0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s12 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andsle lr, r3, r2, lsl #30 │ │ │ │ - blcc 0x1ce748 │ │ │ │ + blcc 0x1ce970 │ │ │ │ svcvs 0x0002f931 │ │ │ │ - blcs 0x13cbf4 │ │ │ │ + blcs 0x13ce1c │ │ │ │ @ instruction: 0xf113daee │ │ │ │ @ instruction: 0xf04f0f0f │ │ │ │ svclt 0x00a80e0f │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ - blx 0x12a0d84 │ │ │ │ + blx 0x12a0fac │ │ │ │ @ instruction: 0xf825fe0e │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r0, #26624 @ 0x6800 │ │ │ │ @@ -262086,102 +262224,102 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ cps #1 │ │ │ │ @ instruction: 0xf10132ff │ │ │ │ - b 0x14dcae8 │ │ │ │ + b 0x14dcd10 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ and r1, sl, ip, ror #28 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x2c0268 │ │ │ │ + blx 0x2c0490 │ │ │ │ stcle 3, cr15, [r0, #-12] │ │ │ │ adcsmi r2, sl, #0, 6 │ │ │ │ svccc 0x0001f804 │ │ │ │ @ instruction: 0xf812d015 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ - blx 0x14ebf24 │ │ │ │ + blx 0x14ec14c │ │ │ │ @ instruction: 0xf1befe83 │ │ │ │ - ble 0xffbd3f28 │ │ │ │ + ble 0xffbd4150 │ │ │ │ stmdaeq r0, {r1, r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0007f11e │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x12c01d8 │ │ │ │ + blx 0x12c0400 │ │ │ │ adcsmi pc, sl, #8, 6 @ 0x20000000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strmi sp, [r4, #489] @ 0x1e9 │ │ │ │ - bl 0x284b68 │ │ │ │ + bl 0x284d90 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a9f5c │ │ │ │ + blne 0x17aa184 │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ @ instruction: 0xf1a10001 │ │ │ │ @ instruction: 0xf1a50102 │ │ │ │ - b 0x14d1394 │ │ │ │ + b 0x14d15bc │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x5083c8 │ │ │ │ - blx 0x2c0304 │ │ │ │ + blcs 0x5085f0 │ │ │ │ + blx 0x2c052c │ │ │ │ stcle 14, cr15, [r1, #-12] │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf82442ba │ │ │ │ andsle lr, r2, r2, lsl #30 │ │ │ │ - blcc 0x1ce480 │ │ │ │ + blcc 0x1ce6a8 │ │ │ │ svcvs 0x0002f831 │ │ │ │ - blcs 0x13cd2c │ │ │ │ + blcs 0x13cf54 │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ movwcc r0, #63488 @ 0xf800 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x12c0270 │ │ │ │ + blx 0x12c0498 │ │ │ │ adcsmi pc, sl, #8, 28 @ 0x80 │ │ │ │ svc 0x0002f824 │ │ │ │ strmi sp, [r4, #492] @ 0x1ec │ │ │ │ - bl 0x284c00 │ │ │ │ + bl 0x284e28 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a9ff4 │ │ │ │ + blne 0x17aa21c │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e1e28 │ │ │ │ + b 0x14e2050 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a246ba │ │ │ │ @ instruction: 0xf1a2463c │ │ │ │ strmi r0, [sl], #1544 @ 0x608 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blx 0xfff4c5d6 │ │ │ │ + blx 0xfff4c7fe │ │ │ │ stmib r8!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -262204,52 +262342,52 @@ │ │ │ │ svclt 0x00164c29 │ │ │ │ strbmi r0, [r0], -sp, ror #1 │ │ │ │ addlt r4, r8, r8, lsr #12 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strtcs lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq lr, r0, pc, asr #20 │ │ │ │ - beq 0x54c8c8 │ │ │ │ + beq 0x54caf0 │ │ │ │ rscscc pc, pc, r0, lsl #2 │ │ │ │ strbmi fp, [r5], -r8, lsl #30 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ streq pc, [r8], -r9, lsl #2 │ │ │ │ rsceq r4, r4, r0, lsr #8 │ │ │ │ strmi r1, [ip], #-2327 @ 0xfffff6e9 │ │ │ │ - beq 0xff14b108 │ │ │ │ + beq 0xff14b330 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ movwcs lr, #18676 @ 0x48f4 │ │ │ │ ldc 7, cr3, [r1, #64] @ 0x40 │ │ │ │ vstr d7, [sp] │ │ │ │ @ instruction: 0xf0637b00 │ │ │ │ ldrbmi pc, [r4, #-3341] @ 0xfffff2f3 @ │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ movwcs lr, #18662 @ 0x48e6 │ │ │ │ strmi sp, [r8, #490]! @ 0x1ea │ │ │ │ - bl 0x386934 │ │ │ │ + bl 0x386b5c │ │ │ │ andcs r0, r0, r5, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d0924 │ │ │ │ + bl 0xfe9d0b4c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ - blmi 0x3c6908 │ │ │ │ - blls 0x2ea590 │ │ │ │ + blmi 0x3c6b30 │ │ │ │ + blls 0x2ea7b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1aa87f0 │ │ │ │ - svclt 0x0000fca3 │ │ │ │ + svclt 0x0000fc8f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67758 │ │ │ │ + bl 0xfec67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ pkhbtmi r1, lr, r8, lsl #5 │ │ │ │ sbceq fp, r1, r2, lsl #1 │ │ │ │ @ instruction: 0x0c01eb02 │ │ │ │ streq lr, [r1, #-2830] @ 0xfffff4f2 │ │ │ │ @ instruction: 0xf8529301 │ │ │ │ @@ -262267,208 +262405,208 @@ │ │ │ │ ldrsbeq r0, [fp], #1 │ │ │ │ @ instruction: 0xf1a32918 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ svclt 0x00980100 │ │ │ │ @ instruction: 0xf1042208 │ │ │ │ andlt r0, r2, r0, lsl r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt lr, {r1, r2, r3, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmialt sl, {r1, r2, r3, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x18fda14 │ │ │ │ + blx 0x18fdc3c │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198de0 │ │ │ │ + bcs 0x199008 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x1105f0 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x110818 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14e108c │ │ │ │ + b 0x14e12b4 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf80c0300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x110828 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x110a50 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7af22c │ │ │ │ + bne 0x7af454 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fda88 │ │ │ │ + blx 0x18fdcb0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198e54 │ │ │ │ + bcs 0x19907c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x110664 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x11088c │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f811 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf80c12c0 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x110694 │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x1108bc │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af298 │ │ │ │ + bne 0x7af4c0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fdaf0 │ │ │ │ + blx 0x18fdd18 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198ebc │ │ │ │ + bcs 0x1990e4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x1106cc │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x1108f4 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bd74 │ │ │ │ - blvc 0x1cb988 │ │ │ │ + blvc 0x30bf9c │ │ │ │ + blvc 0x1cbbb0 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdb60 │ │ │ │ + blx 0x18fdd88 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198f2c │ │ │ │ + bcs 0x199154 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x11073c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x110964 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bde4 │ │ │ │ - blvc 0x1cb9f8 │ │ │ │ + blvc 0x30c00c │ │ │ │ + blvc 0x1cbc20 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdbd0 │ │ │ │ + blx 0x18fddf8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198f9c │ │ │ │ + bcs 0x1991c4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x1107ac │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x1109d4 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ mvnseq pc, #131 @ 0x83 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x1109e0 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x110c08 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7af3e4 │ │ │ │ + bne 0x7af60c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdc40 │ │ │ │ + blx 0x18fde68 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19900c │ │ │ │ + bcs 0x199234 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14e12b8 │ │ │ │ + b 0x14e14e0 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf82c0300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x110a54 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x110c7c │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af458 │ │ │ │ + bne 0x7af680 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fdcb0 │ │ │ │ + blx 0x18fded8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19907c │ │ │ │ + bcs 0x1992a4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccs 0x0002f831 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf82c32c0 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x1108bc │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x110ae4 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af4c0 │ │ │ │ + bne 0x7af6e8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fdd18 │ │ │ │ + blx 0x18fdf40 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1990e4 │ │ │ │ + bcs 0x19930c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -262476,26 +262614,26 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bf9c │ │ │ │ - blvc 0x1cbbb0 │ │ │ │ + blvc 0x30c1c4 │ │ │ │ + blvc 0x1cbdd8 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdd88 │ │ │ │ + blx 0x18fdfb0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x199154 │ │ │ │ + bcs 0x19937c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -262503,42 +262641,42 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30c00c │ │ │ │ - blvc 0x1cbc20 │ │ │ │ + blvc 0x30c234 │ │ │ │ + blvc 0x1cbe48 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fddf8 │ │ │ │ + blx 0x18fe020 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1991c4 │ │ │ │ + bcs 0x1993ec │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f82c │ │ │ │ ldrmi sp, [r6, #502] @ 0x1f6 │ │ │ │ stmne r3, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ - blvc 0x2cc078 │ │ │ │ - blvc 0x1cbc8c │ │ │ │ + blvc 0x2cc2a0 │ │ │ │ + blvc 0x1cbeb4 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @@ -262550,23 +262688,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ svc 0x0001f910 │ │ │ │ - bl 0xfec221ec │ │ │ │ + bl 0xfec22414 │ │ │ │ svclt 0x00c8020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x790e7c │ │ │ │ + blne 0x7910a4 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262578,15 +262716,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf93118cf │ │ │ │ @ instruction: 0xf930cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc09e4 │ │ │ │ + bl 0xfecc0c0c │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -262601,17 +262739,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x24ec90 │ │ │ │ + blcs 0x24eeb8 │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe9a156c │ │ │ │ + bl 0xfe9a1794 │ │ │ │ svclt 0x00c80001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -262622,39 +262760,39 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14e2388 │ │ │ │ + b 0x14e25b0 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x151ba8 │ │ │ │ + bl 0x151dd0 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1aa07b4 │ │ │ │ + bl 0x1aa09dc │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x807b64 │ │ │ │ + bne 0x807d8c │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x286fe8 │ │ │ │ + bl 0x287210 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1790fdc │ │ │ │ + blne 0x1791204 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262665,23 +262803,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f811 │ │ │ │ svc 0x0001f810 │ │ │ │ - bl 0xfec223b8 │ │ │ │ + bl 0xfec225e0 │ │ │ │ svclt 0x0088020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x791048 │ │ │ │ + blne 0x791270 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262693,15 +262831,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf83118cf │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc0ab0 │ │ │ │ + bl 0xfecc0cd8 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -262716,17 +262854,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x24ee5c │ │ │ │ + blcs 0x24f084 │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe9a1738 │ │ │ │ + bl 0xfe9a1960 │ │ │ │ svclt 0x00880001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -262737,124 +262875,124 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14e2554 │ │ │ │ + b 0x14e277c │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x151d74 │ │ │ │ + bl 0x151f9c │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1aa0980 │ │ │ │ + bl 0x1aa0ba8 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x805d30 │ │ │ │ + bne 0x805f58 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x2871b4 │ │ │ │ + bl 0x2873dc │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x17911a8 │ │ │ │ + blne 0x17913d0 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14e25e0 │ │ │ │ + b 0x14e2808 │ │ │ │ @ instruction: 0xf10406c6 │ │ │ │ svclt 0x00143cff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ mcrne 6, 2, r4, cr13, cr6, {5} │ │ │ │ - bl 0x418724 │ │ │ │ + bl 0x41894c │ │ │ │ @ instruction: 0xf915080e │ │ │ │ @ instruction: 0xf9102f01 │ │ │ │ @ instruction: 0xf91c1f01 │ │ │ │ addmi r7, sl, #1, 30 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400cdc │ │ │ │ + bne 0xfe400f04 │ │ │ │ ldrtmi r4, [fp], #-1476 @ 0xfffffa3c │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24722c │ │ │ │ + bl 0x247454 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x791220 │ │ │ │ + blne 0x791448 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d124c │ │ │ │ + b 0x14d1474 │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140202 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf9311987 │ │ │ │ @ instruction: 0xf932cf02 │ │ │ │ @ instruction: 0xf930ef02 │ │ │ │ ldrbmi r5, [r4, #2818]! @ 0xb02 │ │ │ │ movweq lr, #60332 @ 0xebac │ │ │ │ - bl 0xfecc0d48 │ │ │ │ + bl 0xfecc0f70 │ │ │ │ adcsmi r0, r8, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf820442b │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x34c4f8 │ │ │ │ + blvc 0x34c720 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d46cc │ │ │ │ + b 0x14d48f4 │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400dc0 │ │ │ │ + bne 0xfe400fe8 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xdafb10 │ │ │ │ - blvc 0x1cc178 │ │ │ │ + bne 0xdafd38 │ │ │ │ + blvc 0x1cc3a0 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -262863,34 +263001,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff408f6c │ │ │ │ + bne 0xff409194 │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x119ff6c │ │ │ │ + bl 0x11a0194 │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x38bd3c │ │ │ │ - bne 0x1807f04 │ │ │ │ + beq 0x38bf64 │ │ │ │ + bne 0x180812c │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe9338c │ │ │ │ + bne 0xe935b4 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -262901,82 +263039,82 @@ │ │ │ │ svclt 0x00180601 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, #0, 2 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144605 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ mcrne 6, 2, r4, cr15, cr4, {5} │ │ │ │ - bl 0x1d8928 │ │ │ │ + bl 0x1d8b50 │ │ │ │ @ instruction: 0xf817080c │ │ │ │ @ instruction: 0xf8142f01 │ │ │ │ @ instruction: 0xf9131f01 │ │ │ │ addsmi lr, r1, #1, 30 │ │ │ │ andeq lr, r1, r2, lsr #23 │ │ │ │ - bne 0xfe340e10 │ │ │ │ + bne 0xfe341038 │ │ │ │ strmi r4, [r6], #1347 @ 0x543 │ │ │ │ and pc, r0, r3, lsl #17 │ │ │ │ strbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x287420 │ │ │ │ + bl 0x287648 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1791414 │ │ │ │ + blne 0x179163c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, sp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d2040 │ │ │ │ + b 0x14d2268 │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140102 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf8341987 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf830ef02 │ │ │ │ strbmi r3, [r6, #2818]! @ 0xb02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc0e7c │ │ │ │ + bl 0xfecc10a4 │ │ │ │ adcsmi r0, r8, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8204413 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x30c6ec │ │ │ │ + blvc 0x30c914 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d48bc │ │ │ │ + b 0x14d4ae4 │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400db0 │ │ │ │ + bne 0xfe400fd8 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xdafd00 │ │ │ │ - blvc 0x1cc368 │ │ │ │ + bne 0xdaff28 │ │ │ │ + blvc 0x1cc590 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -262985,34 +263123,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff40915c │ │ │ │ + bne 0xff409384 │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x11a015c │ │ │ │ + bl 0x11a0384 │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x38bf2c │ │ │ │ - bne 0x18060f4 │ │ │ │ + beq 0x38c154 │ │ │ │ + bne 0x180631c │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe9357c │ │ │ │ + bne 0xe937a4 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -263027,61 +263165,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - stccs 12, cr14, [r2], {16} │ │ │ │ + stccs 12, cr14, [r2], {20} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f79f4 │ │ │ │ + b 0x14f7c1c │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #1088 @ 0x440 │ │ │ │ + adcmi pc, r5, #259072 @ 0x3f400 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128be48 │ │ │ │ + bleq 0x128c070 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #65280 @ 0xff00 │ │ │ │ - bleq 0x1cf2ec │ │ │ │ - blls 0x148610 │ │ │ │ + adcmi pc, r5, #240640 @ 0x3ac00 │ │ │ │ + bleq 0x1cf514 │ │ │ │ + blls 0x148838 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d165c │ │ │ │ + bl 0xfe9d1884 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487640 │ │ │ │ - blls 0x126b2c8 │ │ │ │ + blmi 0x487868 │ │ │ │ + blls 0x126b4f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - stc2 1, cr15, [r4], {169} @ 0xa9 │ │ │ │ + ldc2l 1, cr15, [r0], #-676 @ 0xfffffd5c │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - cdp2 1, 0, cr15, cr0, cr9, {5} │ │ │ │ + stc2l 1, cr15, [ip, #676]! @ 0x2a4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263090,61 +263228,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - @ instruction: 0x2c02eb92 │ │ │ │ + @ instruction: 0x2c02eb96 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7af0 │ │ │ │ + b 0x14f7d18 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #39680 @ 0x9b00 │ │ │ │ + adcmi pc, r5, #138240 @ 0x21c00 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28bf44 │ │ │ │ + bleq 0xfe28c16c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #35072 @ 0x8900 │ │ │ │ - bleq 0x24f468 │ │ │ │ - blls 0x14870c │ │ │ │ + adcmi pc, r5, #119808 @ 0x1d400 │ │ │ │ + bleq 0x24f690 │ │ │ │ + blls 0x148934 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1758 │ │ │ │ + bl 0xfe9d1980 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48773c │ │ │ │ - blls 0x126b3c4 │ │ │ │ + blmi 0x487964 │ │ │ │ + blls 0x126b5ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - stc2 1, cr15, [r6], {169} @ 0xa9 │ │ │ │ + blx 0xffdcdc52 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - stc2 1, cr15, [r2, #676] @ 0x2a4 │ │ │ │ + stc2l 1, cr15, [lr, #-676]! @ 0xfffffd5c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263154,65 +263292,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - bl 0x54da34 │ │ │ │ + bl 0x64dc5c │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e2a30 │ │ │ │ + b 0x14e2c58 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - stc2 7, cr15, [r0, #-72]! @ 0xffffffb8 │ │ │ │ + stc2 7, cr15, [ip], {18} │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c040 │ │ │ │ + bleq 0xff28c268 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7129700 │ │ │ │ - adcsmi pc, r5, #960 @ 0x3c0 │ │ │ │ + adcsmi pc, r5, #257024 @ 0x3ec00 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea1184c │ │ │ │ + bl 0xfea11a74 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647830 │ │ │ │ - blls 0x12eb4b8 │ │ │ │ + blmi 0x647a58 │ │ │ │ + blls 0x12eb6e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5430 │ │ │ │ - blne 0x78bdb0 │ │ │ │ + bls 0x1f5658 │ │ │ │ + blne 0x78bfd8 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - andls pc, r3, pc, ror fp @ │ │ │ │ + andls pc, r3, fp, ror #22 │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000fcfb │ │ │ │ + svclt 0x0000fce7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263221,61 +263359,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - @ instruction: 0x2c02ea8c │ │ │ │ + @ instruction: 0x2c02ea90 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7cfc │ │ │ │ + b 0x14f7f24 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #51, 30 @ 0xcc │ │ │ │ + adcmi pc, r5, #496 @ 0x1f0 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c150 │ │ │ │ + bleq 0x128c378 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #33, 30 @ 0x84 │ │ │ │ - bleq 0x1cf5f4 │ │ │ │ - blls 0x148918 │ │ │ │ + adcmi pc, r5, #13, 28 @ 0xd0 │ │ │ │ + bleq 0x1cf81c │ │ │ │ + blls 0x148b40 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1964 │ │ │ │ + bl 0xfe9d1b8c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487948 │ │ │ │ - blls 0x126b5d0 │ │ │ │ + blmi 0x487b70 │ │ │ │ + blls 0x126b7f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0x14dc36 │ │ │ │ + blx 0xffc4de5c │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - ldc2l 1, cr15, [ip], #-676 @ 0xfffffd5c │ │ │ │ + stc2l 1, cr15, [r8], #-676 @ 0xfffffd5c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263284,61 +263422,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - @ instruction: 0x2c02ea0e │ │ │ │ + @ instruction: 0x2c02ea12 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7df8 │ │ │ │ + b 0x14f8020 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #3920 @ 0xf50 │ │ │ │ + adcmi pc, r5, #14400 @ 0x3840 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c24c │ │ │ │ + bleq 0xfe28c474 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #3632 @ 0xe30 │ │ │ │ - bleq 0x24f770 │ │ │ │ - blls 0x148a14 │ │ │ │ + adcmi pc, r5, #13248 @ 0x33c0 │ │ │ │ + bleq 0x24f998 │ │ │ │ + blls 0x148c3c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1a60 │ │ │ │ + bl 0xfe9d1c88 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487a44 │ │ │ │ - blls 0x126b6cc │ │ │ │ + blmi 0x487c6c │ │ │ │ + blls 0x126b8f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0xfe1cdd30 │ │ │ │ + blx 0x1ccdf58 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xcdd3a │ │ │ │ + blx 0xffbcdf62 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263348,65 +263486,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - stmib ip, {r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r0, {r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e2d38 │ │ │ │ + b 0x14e2f60 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - cdp2 7, 9, cr15, cr10, cr6, {1} │ │ │ │ + stc2 7, cr15, [r6, #152] @ 0x98 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c348 │ │ │ │ + bleq 0xff28c570 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #2192 @ 0x890 │ │ │ │ + adcsmi pc, r5, #7488 @ 0x1d40 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea11b54 │ │ │ │ + bl 0xfea11d7c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647b38 │ │ │ │ - blls 0x12eb7c0 │ │ │ │ + blmi 0x647d60 │ │ │ │ + blls 0x12eb9e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5738 │ │ │ │ - blne 0x78c0b8 │ │ │ │ + bls 0x1f5960 │ │ │ │ + blne 0x78c2e0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - strdls pc, [r3], -fp │ │ │ │ + andls pc, r3, r7, ror #19 │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000fb77 │ │ │ │ + svclt 0x0000fb63 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263415,61 +263553,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - @ instruction: 0x2c02e908 │ │ │ │ + @ instruction: 0x2c02e90c │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8004 │ │ │ │ + b 0x14f822c │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #12224 @ 0x2fc0 │ │ │ │ + adcmi pc, r5, #43776 @ 0xab00 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c458 │ │ │ │ + bleq 0x128c680 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #11072 @ 0x2b40 │ │ │ │ - bleq 0x1cf8fc │ │ │ │ - blls 0x148c20 │ │ │ │ + adcmi pc, r5, #39168 @ 0x9900 │ │ │ │ + bleq 0x1cfb24 │ │ │ │ + blls 0x148e48 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1c6c │ │ │ │ + bl 0xfe9d1e94 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487c50 │ │ │ │ - blls 0x126b8d8 │ │ │ │ + blmi 0x487e78 │ │ │ │ + blls 0x126bb00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf97cf1a9 │ │ │ │ + @ instruction: 0xf968f1a9 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xfff4df44 │ │ │ │ + blx 0xffa4e16c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263478,61 +263616,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - stccs 8, cr14, [r2], {138} @ 0x8a │ │ │ │ + stccs 8, cr14, [r2], {142} @ 0x8e │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8100 │ │ │ │ + b 0x14f8328 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #8256 @ 0x2040 │ │ │ │ + adcmi pc, r5, #27904 @ 0x6d00 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c554 │ │ │ │ + bleq 0xfe28c77c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #7104 @ 0x1bc0 │ │ │ │ - bleq 0x24fa78 │ │ │ │ - blls 0x148d1c │ │ │ │ + adcmi pc, r5, #23296 @ 0x5b00 │ │ │ │ + bleq 0x24fca0 │ │ │ │ + blls 0x148f44 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1d68 │ │ │ │ + bl 0xfe9d1f90 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487d4c │ │ │ │ - blls 0x126b9d4 │ │ │ │ + blmi 0x487f74 │ │ │ │ + blls 0x126bbfc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf8fef1a9 │ │ │ │ + @ instruction: 0xf8eaf1a9 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0x1fce040 │ │ │ │ + blx 0x1ace268 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263542,65 +263680,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - stmda r8, {r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmda ip, {r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3040 │ │ │ │ + b 0x14e3268 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - ldc2l 7, cr15, [r6, #-152]! @ 0xffffff68 │ │ │ │ + stc2l 7, cr15, [r2], #-152 @ 0xffffff68 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c650 │ │ │ │ + bleq 0xff28c878 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #6464 @ 0x1940 │ │ │ │ + adcsmi pc, r5, #20736 @ 0x5100 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea11e5c │ │ │ │ + bl 0xfea12084 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647e40 │ │ │ │ - blls 0x12ebac8 │ │ │ │ + blmi 0x648068 │ │ │ │ + blls 0x12ebcf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5a40 │ │ │ │ - blne 0x78c3c0 │ │ │ │ + bls 0x1f5c68 │ │ │ │ + blne 0x78c5e8 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - andls pc, r3, r7, ror r8 @ │ │ │ │ + andls pc, r3, r3, ror #16 │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000f9f3 │ │ │ │ + svclt 0x0000f9df │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263609,61 +263747,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1972401 │ │ │ │ - stccs 15, cr14, [r2], {132} @ 0x84 │ │ │ │ + stccs 15, cr14, [r2], {136} @ 0x88 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f830c │ │ │ │ + b 0x14f8534 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #12032 @ 0x2f00 │ │ │ │ + adcmi pc, r5, #27648 @ 0x6c00 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c760 │ │ │ │ + bleq 0x128c988 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #7424 @ 0x1d00 │ │ │ │ - bleq 0x1cfc04 │ │ │ │ - blls 0x148f28 │ │ │ │ + adcmi pc, r5, #9216 @ 0x2400 │ │ │ │ + bleq 0x1cfe2c │ │ │ │ + blls 0x149150 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1f74 │ │ │ │ + bl 0xfe9d219c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487f58 │ │ │ │ - blls 0x126bbe0 │ │ │ │ + blmi 0x488180 │ │ │ │ + blls 0x126be08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xfff8f1a8 │ │ │ │ + @ instruction: 0xffe4f1a8 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xf974f1a9 │ │ │ │ + @ instruction: 0xf960f1a9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263672,61 +263810,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1972401 │ │ │ │ - stccs 15, cr14, [r2], {6} │ │ │ │ + stccs 15, cr14, [r2], {10} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8408 │ │ │ │ + b 0x14f8630 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #246784 @ 0x3c400 │ │ │ │ + adcmi pc, r5, #905216 @ 0xdd000 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c85c │ │ │ │ + bleq 0xfe28ca84 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #228352 @ 0x37c00 │ │ │ │ - bleq 0x24fd80 │ │ │ │ - blls 0x149024 │ │ │ │ + adcmi pc, r5, #831488 @ 0xcb000 │ │ │ │ + bleq 0x24ffa8 │ │ │ │ + blls 0x14924c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d2070 │ │ │ │ + bl 0xfe9d2298 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x488054 │ │ │ │ - blls 0x126bcdc │ │ │ │ + blmi 0x48827c │ │ │ │ + blls 0x126bf04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xff7af1a8 │ │ │ │ + @ instruction: 0xff66f1a8 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xf8f6f1a9 │ │ │ │ + @ instruction: 0xf8e2f1a9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263736,65 +263874,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - mcr 1, 4, pc, cr4, cr7, {4} @ │ │ │ │ + mcr 1, 4, pc, cr8, cr7, {4} @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3348 │ │ │ │ + b 0x14e3570 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0xfebcf9ba │ │ │ │ + blx 0xfe6cfbe0 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c958 │ │ │ │ + bleq 0xff28cb80 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #156672 @ 0x26400 │ │ │ │ + adcsmi pc, r5, #544768 @ 0x85000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea12164 │ │ │ │ + bl 0xfea1238c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x648148 │ │ │ │ - blls 0x12ebdd0 │ │ │ │ + blmi 0x648370 │ │ │ │ + blls 0x12ebff8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5d48 │ │ │ │ - blne 0x78c6c8 │ │ │ │ + bls 0x1f5f70 │ │ │ │ + blne 0x78c8f0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a84622 │ │ │ │ - strdls pc, [r3], -r3 │ │ │ │ + ldrdls pc, [r3], -pc @ │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000f86f │ │ │ │ + svclt 0x0000f85b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263803,61 +263941,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1972401 │ │ │ │ - stccs 14, cr14, [r2], {-0} │ │ │ │ + stccs 14, cr14, [r2], {4} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8614 │ │ │ │ + b 0x14f883c │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #765952 @ 0xbb000 │ │ │ │ + adcmi pc, r5, #2736128 @ 0x29c000 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128ca68 │ │ │ │ + bleq 0x128cc90 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #692224 @ 0xa9000 │ │ │ │ - bleq 0x1cff0c │ │ │ │ - blls 0x149230 │ │ │ │ + adcmi pc, r5, #2441216 @ 0x254000 │ │ │ │ + bleq 0x1d0134 │ │ │ │ + blls 0x149458 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d227c │ │ │ │ + bl 0xfe9d24a4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x488260 │ │ │ │ - blls 0x126bee8 │ │ │ │ + blmi 0x488488 │ │ │ │ + blls 0x126c110 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - cdp2 1, 7, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 1, 6, cr15, cr0, cr8, {5} │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xfff0f1a8 │ │ │ │ + @ instruction: 0xffdcf1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263866,61 +264004,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1972401 │ │ │ │ - stccs 13, cr14, [r2], {130} @ 0x82 │ │ │ │ + stccs 13, cr14, [r2], {134} @ 0x86 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8710 │ │ │ │ + b 0x14f8938 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #512000 @ 0x7d000 │ │ │ │ + adcmi pc, r5, #1720320 @ 0x1a4000 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28cb64 │ │ │ │ + bleq 0xfe28cd8c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #438272 @ 0x6b000 │ │ │ │ - bleq 0x250088 │ │ │ │ - blls 0x14932c │ │ │ │ + adcmi pc, r5, #1425408 @ 0x15c000 │ │ │ │ + bleq 0x2502b0 │ │ │ │ + blls 0x149554 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d2378 │ │ │ │ + bl 0xfe9d25a0 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48835c │ │ │ │ - blls 0x126bfe4 │ │ │ │ + blmi 0x488584 │ │ │ │ + blls 0x126c20c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - ldc2l 1, cr15, [r6, #672]! @ 0x2a0 │ │ │ │ + stc2l 1, cr15, [r2, #672]! @ 0x2a0 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xff72f1a8 │ │ │ │ + @ instruction: 0xff5ef1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263930,65 +264068,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - stc 1, cr15, [r0, #-604] @ 0xfffffda4 │ │ │ │ + stc 1, cr15, [r4, #-604] @ 0xfffffda4 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3650 │ │ │ │ + b 0x14e3878 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0xfe2cfcc0 │ │ │ │ + @ instruction: 0xf972f726 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28cc60 │ │ │ │ + bleq 0xff28ce88 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #479232 @ 0x75000 │ │ │ │ + adcsmi pc, r5, #1589248 @ 0x184000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea1246c │ │ │ │ + bl 0xfea12694 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x648450 │ │ │ │ - blls 0x12ec0d8 │ │ │ │ + blmi 0x648678 │ │ │ │ + blls 0x12ec300 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f6050 │ │ │ │ - blne 0x78c9d0 │ │ │ │ + bls 0x1f6278 │ │ │ │ + blne 0x78cbf8 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a84622 │ │ │ │ - andls pc, r3, pc, ror #26 │ │ │ │ + andls pc, r3, fp, asr sp @ │ │ │ │ @ instruction: 0xf1a8e7aa │ │ │ │ - svclt 0x0000feeb │ │ │ │ + svclt 0x0000fed7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -263997,15 +264135,15 @@ │ │ │ │ strmi r4, [r7], -lr, lsr #22 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1973501 │ │ │ │ - stccs 12, cr14, [r2], {124} @ 0x7c │ │ │ │ + stccs 12, cr14, [r2], {128} @ 0x80 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr6, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -264021,144 +264159,144 @@ │ │ │ │ andsgt pc, r3, r6, lsl r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8004461 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2568 │ │ │ │ + blne 0xff5d2790 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x191590 │ │ │ │ + bls 0x191768 │ │ │ │ ldr r4, [lr, r6, lsl #12]! │ │ │ │ - cdp2 1, 7, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 1, 6, cr15, cr6, cr8, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc9b1cc │ │ │ │ + blmi 0xc9b3f4 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stc 1, cr15, [sl], {151} @ 0x97 │ │ │ │ + stc 1, cr15, [lr], {151} @ 0x97 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df1ec │ │ │ │ + b 0x14df414 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e2cd0 │ │ │ │ + b 0x14e2ef8 │ │ │ │ mlasle r6, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8204461 │ │ │ │ ldclle 15, cr1, [r5], #8 │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x1d02b0 │ │ │ │ + blne 0x1d04d8 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8630 │ │ │ │ - blls 0x126c2b4 │ │ │ │ + blmi 0x4c8858 │ │ │ │ + blls 0x126c4dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - stc2 1, cr15, [lr], {168} @ 0xa8 │ │ │ │ + ldc2l 1, cr15, [sl], #-672 @ 0xfffffd60 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7be │ │ │ │ - svclt 0x0000fe09 │ │ │ │ + svclt 0x0000fdf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc9b2b0 │ │ │ │ + blmi 0xc9b4d8 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - bl 0xfe74e920 │ │ │ │ + bl 0xfe84eb48 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df2d0 │ │ │ │ + b 0x14df4f8 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e2db4 │ │ │ │ + b 0x14e2fdc │ │ │ │ ldrsbtle r0, [r6], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8404461 │ │ │ │ ldclle 15, cr1, [r5], #16 │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x250414 │ │ │ │ + blne 0x25063c │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8714 │ │ │ │ - blls 0x126c398 │ │ │ │ + blmi 0x4c893c │ │ │ │ + blls 0x126c5c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - ldc2 1, cr15, [ip], {168} @ 0xa8 │ │ │ │ + stc2 1, cr15, [r8], {168} @ 0xa8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7be │ │ │ │ - svclt 0x0000fd97 │ │ │ │ + svclt 0x0000fd83 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ sbclt r4, r6, pc, lsl r6 │ │ │ │ ldmdaeq r7, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -264168,27 +264306,27 @@ │ │ │ │ ldrmi r4, [r4], -r9, lsl #13 │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ strbmi r7, [r0], -r0, lsl #5 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf19700ed │ │ │ │ - svccs 0x0002eb26 │ │ │ │ + svccs 0x0002eb2a │ │ │ │ strcc sp, [r1, -sl, asr #32] │ │ │ │ - b 0x14e2e4c │ │ │ │ - b 0x14d4ed4 │ │ │ │ + b 0x14e3074 │ │ │ │ + b 0x14d50fc │ │ │ │ suble r1, sp, sl, lsl r7 │ │ │ │ - b 0x14ff09c │ │ │ │ + b 0x14ff2c4 │ │ │ │ strbmi r1, [r9], -r7, lsl #28 │ │ │ │ stmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmib r1, {r0, r4, r5, r6, r7, sl, lr}^ │ │ │ │ ldmib r1, {sl, fp, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf848189b │ │ │ │ - bl 0x1421ffc │ │ │ │ + bl 0x1422224 │ │ │ │ strmi r0, [r9, #768] @ 0x300 │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ @ instruction: 0x4621d1f1 │ │ │ │ strbeq lr, [r7, r6, lsl #22] │ │ │ │ ldmib r1, {r1, r2, r5, r7, sl, lr}^ │ │ │ │ strcc r3, [r8, -r0] │ │ │ │ strcs lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @@ -264197,37 +264335,37 @@ │ │ │ │ andeq lr, r4, r0, asr #22 │ │ │ │ @ instruction: 0xf847458e │ │ │ │ mvnsle r0, r4, lsl #24 │ │ │ │ svclt 0x003e45aa │ │ │ │ andeq lr, r6, #10240 @ 0x2800 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r2!, {r2, r9, ip, lr, pc}^ │ │ │ │ - blne 0xfe5d2828 │ │ │ │ + blne 0xfe5d2a50 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r6, pc, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x14e2ee0 │ │ │ │ + b 0x14e3108 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b3 │ │ │ │ ldrbmi r4, [r2], -r1, lsr #12 │ │ │ │ vst1.16 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf8cd7380 │ │ │ │ @ instruction: 0xf1a8a004 │ │ │ │ - @ instruction: 0xf8ddfb93 │ │ │ │ + @ instruction: 0xf8ddfb7f │ │ │ │ strmi sl, [r4], -r4 │ │ │ │ @ instruction: 0xf1a8e7a4 │ │ │ │ - svclt 0x0000fd0d │ │ │ │ + svclt 0x0000fcf9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264236,15 +264374,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1973501 │ │ │ │ - @ instruction: 0x2c02ea9e │ │ │ │ + @ instruction: 0x2c02eaa2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -264262,52 +264400,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d292c │ │ │ │ + blne 0xff5d2b54 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x1911cc │ │ │ │ + bls 0x1913a4 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - ldc2 1, cr15, [r8], {168} @ 0xa8 │ │ │ │ + stc2 1, cr15, [r4], {168} @ 0xa8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b590 │ │ │ │ + blmi 0xd1b7b8 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - b 0xb4ec00 │ │ │ │ + b 0xc4ee28 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df5b0 │ │ │ │ + b 0x14df7d8 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3094 │ │ │ │ + b 0x14e32bc │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264316,57 +264454,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d067c │ │ │ │ + blne 0x1d08a4 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c89fc │ │ │ │ - blls 0x126c680 │ │ │ │ + blmi 0x4c8c24 │ │ │ │ + blls 0x126c8a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xfeb4ece0 │ │ │ │ + blx 0xfe64ef08 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fc23 │ │ │ │ + svclt 0x0000fc0f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b67c │ │ │ │ + blmi 0xd1b8a4 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - ldmib r2!, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r6!, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df69c │ │ │ │ + b 0x14df8c4 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3180 │ │ │ │ + b 0x14e33a8 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264375,35 +264513,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x2507e8 │ │ │ │ + blne 0x250a10 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8ae8 │ │ │ │ - blls 0x126c76c │ │ │ │ + blmi 0x4c8d10 │ │ │ │ + blls 0x126c994 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xdcedcc │ │ │ │ + blx 0x8ceff4 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fbad │ │ │ │ + svclt 0x0000fb99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264412,15 +264550,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1973501 │ │ │ │ - @ instruction: 0x2c02e93e │ │ │ │ + @ instruction: 0x2c02e942 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -264438,52 +264576,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2bec │ │ │ │ + blne 0xff5d2e14 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x190f0c │ │ │ │ + bls 0x1910e4 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - blx 0xf4eec2 │ │ │ │ + blx 0xa4f0ea │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b850 │ │ │ │ + blmi 0xd1ba78 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmia r8, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia ip, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df870 │ │ │ │ + b 0x14dfa98 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3354 │ │ │ │ + b 0x14e357c │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264492,57 +264630,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d093c │ │ │ │ + blne 0x1d0b64 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8cbc │ │ │ │ - blls 0x126c940 │ │ │ │ + blmi 0x4c8ee4 │ │ │ │ + blls 0x126cb68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf948f1a8 │ │ │ │ + @ instruction: 0xf934f1a8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fac3 │ │ │ │ + svclt 0x0000faaf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b93c │ │ │ │ + blmi 0xd1bb64 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - ldmda r2, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmda r6, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df95c │ │ │ │ + b 0x14dfb84 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3440 │ │ │ │ + b 0x14e3668 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ uqasxmi fp, r1, r8 │ │ │ │ @@ -264551,35 +264689,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00384561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x250aa8 │ │ │ │ + blne 0x250cd0 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8da8 │ │ │ │ - blls 0x126ca2c │ │ │ │ + blmi 0x4c8fd0 │ │ │ │ + blls 0x126cc54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf8d2f1a8 │ │ │ │ + @ instruction: 0xf8bef1a8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fa4d │ │ │ │ + svclt 0x0000fa39 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264588,15 +264726,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1963501 │ │ │ │ - stccs 15, cr14, [r2], {222} @ 0xde │ │ │ │ + stccs 15, cr14, [r2], {226} @ 0xe2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -264614,52 +264752,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2eac │ │ │ │ + blne 0xff5d30d4 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x190c4c │ │ │ │ + bls 0x190e24 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - @ instruction: 0xf9d8f1a8 │ │ │ │ + @ instruction: 0xf9c4f1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bb10 │ │ │ │ + blmi 0xd1bd38 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - svc 0x0068f196 │ │ │ │ + svc 0x006cf196 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfb30 │ │ │ │ + b 0x14dfd58 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3614 │ │ │ │ + b 0x14e383c │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264668,57 +264806,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d0bfc │ │ │ │ + blne 0x1d0e24 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8f7c │ │ │ │ - blls 0x126cc00 │ │ │ │ + blmi 0x4c91a4 │ │ │ │ + blls 0x126ce28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xffe8f1a7 │ │ │ │ + @ instruction: 0xffd4f1a7 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000f963 │ │ │ │ + svclt 0x0000f94f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bbfc │ │ │ │ + blmi 0xd1be24 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - mrc 1, 7, APSR_nzcv, cr2, cr6, {4} │ │ │ │ + mrc 1, 7, APSR_nzcv, cr6, cr6, {4} │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfc1c │ │ │ │ + b 0x14dfe44 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3700 │ │ │ │ + b 0x14e3928 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264727,35 +264865,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x250d68 │ │ │ │ + blne 0x250f90 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c9068 │ │ │ │ - blls 0x126ccec │ │ │ │ + blmi 0x4c9290 │ │ │ │ + blls 0x126cf14 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xff72f1a7 │ │ │ │ + @ instruction: 0xff5ef1a7 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000f8ed │ │ │ │ + svclt 0x0000f8d9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264764,15 +264902,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1963501 │ │ │ │ - stccs 14, cr14, [r2], {126} @ 0x7e │ │ │ │ + stccs 14, cr14, [r2], {130} @ 0x82 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -264790,52 +264928,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d316c │ │ │ │ + blne 0xff5d3394 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a79201 │ │ │ │ - bls 0x19298c │ │ │ │ + bls 0x192b64 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - @ instruction: 0xf878f1a8 │ │ │ │ + @ instruction: 0xf864f1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bdd0 │ │ │ │ + blmi 0xd1bff8 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - mcr 1, 0, pc, cr8, cr6, {4} @ │ │ │ │ + mcr 1, 0, pc, cr12, cr6, {4} @ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfdf0 │ │ │ │ + b 0x14e0018 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e38d4 │ │ │ │ + b 0x14e3afc │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264844,57 +264982,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d0ebc │ │ │ │ + blne 0x1d10e4 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c923c │ │ │ │ - blls 0x126cec0 │ │ │ │ + blmi 0x4c9464 │ │ │ │ + blls 0x126d0e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - cdp2 1, 8, cr15, cr8, cr7, {5} │ │ │ │ + cdp2 1, 7, cr15, cr4, cr7, {5} │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ - @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000f803 │ │ │ │ + @ instruction: 0xf1a7e7ba │ │ │ │ + svclt 0x0000ffef │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bebc │ │ │ │ + blmi 0xd1c0e4 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - ldc 1, cr15, [r2, #600] @ 0x258 │ │ │ │ + ldc 1, cr15, [r6, #600] @ 0x258 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfedc │ │ │ │ + b 0x14e0104 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e39c0 │ │ │ │ + b 0x14e3be8 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #30 │ │ │ │ @@ -264903,54 +265041,54 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00284561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x251028 │ │ │ │ + blne 0x251250 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c9328 │ │ │ │ - blls 0x126cfac │ │ │ │ + blmi 0x4c9550 │ │ │ │ + blls 0x126d1d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - cdp2 1, 1, cr15, cr2, cr7, {5} │ │ │ │ + ldc2l 1, cr15, [lr, #668]! @ 0x29c │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a7e7ba │ │ │ │ - svclt 0x0000ff8d │ │ │ │ + svclt 0x0000ff79 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e49a4 │ │ │ │ + b 0x14e4bcc │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24dbbc │ │ │ │ + beq 0x24dde4 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - blx 0x1ed0dda │ │ │ │ + blx 0x19d1000 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -264964,24 +265102,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4a20 │ │ │ │ + b 0x14e4c48 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24dc38 │ │ │ │ + beq 0x24de60 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - stc2l 7, cr15, [ip], #-532 @ 0xfffffdec │ │ │ │ + blx 0x175107e │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -264995,30 +265133,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4a9c │ │ │ │ + b 0x14e4cc4 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15acc4 │ │ │ │ + bl 0x15aeec │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3271] @ 0xfffff339 @ │ │ │ │ + ldrbmi pc, [r5, #-2995] @ 0xfffff44d @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3894ec │ │ │ │ + bl 0x389714 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d34dc │ │ │ │ + bl 0xfe9d3704 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265026,30 +265164,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4b18 │ │ │ │ + b 0x14e4d40 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ad40 │ │ │ │ + bl 0x15af68 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3413] @ 0xfffff2ab @ │ │ │ │ + ldrbmi pc, [r5, #-3137] @ 0xfffff3bf @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389568 │ │ │ │ + bl 0x389790 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3558 │ │ │ │ + bl 0xfe9d3780 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265057,30 +265195,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4b94 │ │ │ │ + b 0x14e4dbc │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15abbc │ │ │ │ + bl 0x15ade4 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3451] @ 0xfffff285 @ │ │ │ │ + ldrbmi pc, [r5, #-3175] @ 0xfffff399 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3895e4 │ │ │ │ + bl 0x38980c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d35d4 │ │ │ │ + bl 0xfe9d37fc │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265088,30 +265226,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4c10 │ │ │ │ + b 0x14e4e38 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ac38 │ │ │ │ + bl 0x15ae60 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3645] @ 0xfffff1c3 @ │ │ │ │ + ldrbmi pc, [r5, #-3369] @ 0xfffff2d7 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389660 │ │ │ │ + bl 0x389888 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3650 │ │ │ │ + bl 0xfe9d3878 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265119,24 +265257,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4c8c │ │ │ │ + b 0x14e4eb4 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24dea4 │ │ │ │ + beq 0x24e0cc │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - cdp2 7, 15, cr15, cr14, cr5, {4} │ │ │ │ + stc2l 7, cr15, [sl, #532]! @ 0x214 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -265150,24 +265288,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4d08 │ │ │ │ + b 0x14e4f30 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24df20 │ │ │ │ + beq 0x24e148 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - cdp2 7, 14, cr15, cr12, cr5, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #532] @ 0x214 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -265181,30 +265319,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4d84 │ │ │ │ + b 0x14e4fac │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15afac │ │ │ │ + bl 0x15b1d4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-2929] @ 0xfffff48f @ │ │ │ │ + ldrbmi pc, [r5, #-2653] @ 0xfffff5a3 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3897d4 │ │ │ │ + bl 0x3899fc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d37c4 │ │ │ │ + bl 0xfe9d39ec │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265212,30 +265350,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4e00 │ │ │ │ + b 0x14e5028 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15b028 │ │ │ │ + bl 0x15b250 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3071] @ 0xfffff401 @ │ │ │ │ + ldrbmi pc, [r5, #-2795] @ 0xfffff515 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389850 │ │ │ │ + bl 0x389a78 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3840 │ │ │ │ + bl 0xfe9d3a68 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265243,30 +265381,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4e7c │ │ │ │ + b 0x14e50a4 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15aea4 │ │ │ │ + bl 0x15b0cc │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3127] @ 0xfffff3c9 @ │ │ │ │ + ldrbmi pc, [r5, #-2851] @ 0xfffff4dd @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3898cc │ │ │ │ + bl 0x389af4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d38bc │ │ │ │ + bl 0xfe9d3ae4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265274,30 +265412,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4ef8 │ │ │ │ + b 0x14e5120 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15af20 │ │ │ │ + bl 0x15b148 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3321] @ 0xfffff307 @ │ │ │ │ + ldrbmi pc, [r5, #-3045] @ 0xfffff41b @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389948 │ │ │ │ + bl 0x389b70 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3938 │ │ │ │ + bl 0xfe9d3b60 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265305,25 +265443,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4f74 │ │ │ │ + b 0x14e519c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24e188 │ │ │ │ + beq 0x24e3b0 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - @ instruction: 0xf890f785 │ │ │ │ + @ instruction: 0xff7cf784 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265338,25 +265476,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4ff8 │ │ │ │ + b 0x14e5220 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24e20c │ │ │ │ + beq 0x24e434 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - @ instruction: 0xf982f785 │ │ │ │ + @ instruction: 0xf86ef785 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265371,32 +265509,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e507c │ │ │ │ + b 0x14e52a4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b2a0 │ │ │ │ + bl 0x15b4c8 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2569] @ 0xfffff5f7 @ │ │ │ │ + ldrbmi pc, [r5, #-2293] @ 0xfffff70b @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389ad4 │ │ │ │ + bl 0x389cfc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3ac4 │ │ │ │ + bl 0xfe9d3cec │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265404,32 +265542,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5100 │ │ │ │ + b 0x14e5328 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b324 │ │ │ │ + bl 0x15b54c │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2707] @ 0xfffff56d @ │ │ │ │ + ldrbmi pc, [r5, #-2431] @ 0xfffff681 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389b58 │ │ │ │ + bl 0x389d80 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3b48 │ │ │ │ + bl 0xfe9d3d70 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265437,32 +265575,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5184 │ │ │ │ + b 0x14e53ac │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b1a8 │ │ │ │ + bl 0x15b3d0 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2775] @ 0xfffff529 @ │ │ │ │ + ldrbmi pc, [r5, #-2499] @ 0xfffff63d @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389bdc │ │ │ │ + bl 0x389e04 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3bcc │ │ │ │ + bl 0xfe9d3df4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265470,32 +265608,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5208 │ │ │ │ + b 0x14e5430 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b22c │ │ │ │ + bl 0x15b454 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2965] @ 0xfffff46b @ │ │ │ │ + ldrbmi pc, [r5, #-2689] @ 0xfffff57f @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389c60 │ │ │ │ + bl 0x389e88 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3c50 │ │ │ │ + bl 0xfe9d3e78 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265503,24 +265641,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e528c │ │ │ │ + b 0x14e54b4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b2b0 │ │ │ │ + bl 0x15b4d8 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ - @ instruction: 0xffdcf785 │ │ │ │ + cdp2 7, 12, cr15, cr8, cr5, {4} │ │ │ │ svceq 0x0002f826 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265535,24 +265673,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e530c │ │ │ │ + b 0x14e5534 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b530 │ │ │ │ + bl 0x15b758 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r1], -r4, lsl #22 │ │ │ │ - @ instruction: 0xffb8f785 │ │ │ │ + cdp2 7, 10, cr15, cr4, cr5, {4} │ │ │ │ svceq 0x0004f846 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265561,58 +265699,58 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d7578 │ │ │ │ + blx 0x18d77a0 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x15035e4 │ │ │ │ + b 0x150380c │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14e0588 │ │ │ │ + b 0x14e07b0 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf9111e44 │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d5, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x149dd8 │ │ │ │ + bl 0x14a000 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x7a4dcc │ │ │ │ + bne 0x7a4ff4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d75ec │ │ │ │ + blx 0x18d7814 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x1503658 │ │ │ │ + b 0x1503880 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14d4a08 │ │ │ │ + b 0x14d4c30 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1d1ed4 │ │ │ │ + blpl 0x1d20fc │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x5e44de │ │ │ │ - b 0x1510630 │ │ │ │ + blx 0x5e4706 │ │ │ │ + b 0x1510858 │ │ │ │ @ instruction: 0xf8244323 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -265628,23 +265766,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - blcs 0x251bc0 │ │ │ │ + blcs 0x251de8 │ │ │ │ svceq 0x0004f85e │ │ │ │ - blx 0xfe12456a │ │ │ │ + blx 0xfe124792 │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x793ea4 │ │ │ │ + blne 0x7940cc │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -265654,26 +265792,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5318 │ │ │ │ + b 0x14e5540 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1cf160 │ │ │ │ + blvc 0x1cf388 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x14f144 │ │ │ │ + blvc 0x14f36c │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ @ instruction: 0x3608fbd1 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265684,62 +265822,62 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf99af1a7 │ │ │ │ + @ instruction: 0xf986f1a7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d7774 │ │ │ │ + blx 0x18d799c │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x15037e0 │ │ │ │ + b 0x1503a08 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14e0784 │ │ │ │ + b 0x14e09ac │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf8111e44 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x149fd4 │ │ │ │ + bl 0x14a1fc │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x7a4fc8 │ │ │ │ + bne 0x7a51f0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d77e8 │ │ │ │ + blx 0x18d7a10 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x1503854 │ │ │ │ + b 0x1503a7c │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14d4c04 │ │ │ │ + b 0x14d4e2c │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1d1cd0 │ │ │ │ + blpl 0x1d1ef8 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x2646da │ │ │ │ - b 0x1510824 │ │ │ │ + blx 0x264902 │ │ │ │ + b 0x1510a4c │ │ │ │ @ instruction: 0xf8244313 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -265755,23 +265893,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - bleq 0x251dbc │ │ │ │ + bleq 0x251fe4 │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe924766 │ │ │ │ + blx 0xfe92498e │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7940a0 │ │ │ │ + blne 0x7942c8 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -265781,26 +265919,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5514 │ │ │ │ + b 0x14e573c │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1cf35c │ │ │ │ + blvc 0x1cf584 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x14f340 │ │ │ │ + blvc 0x14f568 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ strcc pc, [r8], -r3, lsr #21 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265811,103 +265949,103 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf89cf1a7 │ │ │ │ + @ instruction: 0xf888f1a7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ - blx 0x18df170 │ │ │ │ + blx 0x18df398 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3501 │ │ │ │ addlt r0, r5, r1, lsl #28 │ │ │ │ strcs pc, [r5], r3, asr #7 │ │ │ │ - b 0x15039dc │ │ │ │ - b 0x14d6094 │ │ │ │ + b 0x1503c04 │ │ │ │ + b 0x14d62bc │ │ │ │ @ instruction: 0xf1a20ece │ │ │ │ @ instruction: 0xf1c60408 │ │ │ │ svclt 0x00140200 │ │ │ │ ldrbtmi r4, [r7], -r7, asr #12 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x9504b4 │ │ │ │ - bleq 0x950438 │ │ │ │ + beq 0x9506dc │ │ │ │ + bleq 0x950660 │ │ │ │ ldrbtmi fp, [r0], r8, lsl #30 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ strls r8, [r0, -r1, lsl #28] │ │ │ │ @ instruction: 0xf8549003 │ │ │ │ @ instruction: 0xf1a20f08 │ │ │ │ ldmib r1, {r5, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf1c2c300 │ │ │ │ tstcc r8, r0, lsr #16 │ │ │ │ - b 0xfe42df60 │ │ │ │ + b 0xfe42e188 │ │ │ │ rsbsmi r0, fp, r0 │ │ │ │ stc2 10, cr15, [r6], {32} @ │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ @ instruction: 0xf90afa03 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf90bfa23 │ │ │ │ @ instruction: 0xf808fa20 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x1424028 │ │ │ │ + b 0x1424250 │ │ │ │ @ instruction: 0xf8450000 │ │ │ │ - blx 0x1d7a10 │ │ │ │ - b 0x114fdfc │ │ │ │ + blx 0x1d7c38 │ │ │ │ + b 0x1150024 │ │ │ │ rscsmi r0, r3, lr │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ rsbvs r4, fp, r3, lsl #6 │ │ │ │ addsmi r9, r9, #0, 22 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, pc} │ │ │ │ stmdble r8, {r1, r2, r6, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1152 @ 0xfffffb80 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb25224 │ │ │ │ + bl 0xfeb2544c │ │ │ │ ldrmi r0, [lr, #768] @ 0x300 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b03c │ │ │ │ + bl 0xfec6b264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - ldclne 6, cr15, [r9], #276 @ 0x114 │ │ │ │ + stcmi 6, cr15, [r1], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ mcr2 7, 0, pc, cr8, cr1, {7} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b074 │ │ │ │ + bl 0xfec6b29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - ldccs 6, cr15, [sp], {69} @ 0x45 │ │ │ │ + mcrrmi 6, 4, pc, r5, cr5 @ │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stc2l 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b0ac │ │ │ │ + bl 0xfec6b2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - mcrrcs 6, 4, pc, r1, cr5 @ │ │ │ │ + stclmi 6, cr15, [r9], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0, #964] @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -265967,91 +266105,91 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r0, lsl #13 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf710461c │ │ │ │ - @ instruction: 0x4607fe3f │ │ │ │ + strmi pc, [r7], -fp, lsr #26 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7104028 │ │ │ │ - @ instruction: 0x4622fe35 │ │ │ │ + strtmi pc, [r2], -r1, lsr #26 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 7, 3, cr15, cr2, cr15, {0} │ │ │ │ + ldc2 7, cr15, [lr, #-60] @ 0xffffffc4 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf70f41f0 │ │ │ │ - svclt 0x0000be2b │ │ │ │ + svclt 0x0000bd17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r1], -sp, lsl #12 │ │ │ │ ldrmi fp, [ip], -fp, lsl #1 │ │ │ │ - b 0x14d50cc │ │ │ │ - b 0x14e6068 │ │ │ │ + b 0x14d52f4 │ │ │ │ + b 0x14e6290 │ │ │ │ @ instruction: 0xf0274911 │ │ │ │ streq r4, [fp], #-1536 @ 0xfffffa00 │ │ │ │ - b 0x14fa870 │ │ │ │ - b 0x14e6044 │ │ │ │ + b 0x14faa98 │ │ │ │ + b 0x14e626c │ │ │ │ @ instruction: 0xf1b64909 │ │ │ │ strdls r4, [r5], -pc @ │ │ │ │ stmdale r7, {r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ - b 0x271034 │ │ │ │ + b 0x27125c │ │ │ │ @ instruction: 0xf1b00003 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcrr2 7, 0, pc, r8, cr15 @ │ │ │ │ + blx 0xe51eae │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ strtmi r9, [r2], -r5, lsl #16 │ │ │ │ andlt r4, fp, r9, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldcllt 7, cr15, [r6, #60]! @ 0x3c │ │ │ │ + stcllt 7, cr15, [r2], #60 @ 0x3c │ │ │ │ @ instruction: 0xf0200408 │ │ │ │ @ instruction: 0xf1b04000 │ │ │ │ stmiale fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf1b14019 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46214638 │ │ │ │ @ instruction: 0xf71c9209 │ │ │ │ - stmib sp, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r0, [r0], -r6, lsl #2 │ │ │ │ strcs r4, [r0, #-1569] @ 0xfffff9df │ │ │ │ - mrrc2 7, 1, pc, ip, cr12 @ │ │ │ │ + blx 0x1351f22 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ stmdals r8, {r0, r5, r9, sl, lr} │ │ │ │ - mrrc2 7, 1, pc, r6, cr12 @ │ │ │ │ + blx 0x11d1f2e │ │ │ │ strmi r4, [fp], r2, lsl #13 │ │ │ │ strtmi r4, [r1], -r8, asr #12 │ │ │ │ - mrrc2 7, 1, pc, r0, cr12 @ │ │ │ │ + blx 0x1051f3a │ │ │ │ strmi r9, [r0], r9, lsl #20 │ │ │ │ ldrbmi r4, [fp], -r9, lsl #13 │ │ │ │ ldmib sp, {r9, ip, pc}^ │ │ │ │ ldrbmi r0, [r2], -r6, lsl #2 │ │ │ │ - mcr2 7, 2, pc, cr12, cr0, {0} @ │ │ │ │ + ldc2 7, cr15, [r8, #-64]! @ 0xffffffc0 │ │ │ │ stmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ strbmi r0, [fp], -r0, lsl #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ strls r9, [r2, #-1027] @ 0xfffffbfd │ │ │ │ - mcr2 7, 6, pc, cr2, cr6, {0} @ │ │ │ │ + stc2 7, cr15, [lr, #88]! @ 0x58 │ │ │ │ @ instruction: 0xf71c4622 │ │ │ │ - strmi pc, [r7], -r5, asr #25 │ │ │ │ + @ instruction: 0x4607fbb1 │ │ │ │ @ instruction: 0x4621e7bc │ │ │ │ @ instruction: 0xf70f4640 │ │ │ │ - strdlt pc, [r8, -pc] │ │ │ │ + smlattlt r8, fp, sl, pc @ │ │ │ │ ldr r4, [r5, r7, asr #12]! │ │ │ │ strtmi r9, [r1], -r8, lsl #16 │ │ │ │ - blx 0xfff51d26 │ │ │ │ + blx 0xffa51f4c │ │ │ │ svcls 0x0008b108 │ │ │ │ strtmi lr, [r1], -lr, lsr #15 │ │ │ │ @ instruction: 0xf70f4648 │ │ │ │ - ldmdblt r8!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b6 │ │ │ │ strmi sp, [r3], -r6, lsr #17 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf0239b08 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ @@ -266073,15 +266211,15 @@ │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strls r3, [ip], #-769 @ 0xfffffcff │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strmi lr, [r1], #-2503 @ 0xfffff639 │ │ │ │ sbcseq fp, fp, r6, lsl pc │ │ │ │ movwls r4, #13867 @ 0x362b │ │ │ │ - bleq 0xfea0eaac │ │ │ │ + bleq 0xfea0ecd4 │ │ │ │ @ instruction: 0x314cf89c │ │ │ │ strls fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ eorshi r6, ip, #252 @ 0xfc │ │ │ │ rsble r2, r9, r0, lsl #22 │ │ │ │ stmdapl r0, {r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [lr], r7, lsl #22 │ │ │ │ @ instruction: 0xf6429302 │ │ │ │ @@ -266102,33 +266240,33 @@ │ │ │ │ ldrtmi r9, [ip], r4, lsl #18 │ │ │ │ @ instruction: 0xf1a69205 │ │ │ │ @ instruction: 0xf1a10804 │ │ │ │ strls r0, [r4, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ strls r9, [r5], -r5, lsl #26 │ │ │ │ - beq 0x25088c │ │ │ │ + beq 0x250ab4 │ │ │ │ @ instruction: 0xf8de9e02 │ │ │ │ @ instruction: 0xf8ac3000 │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ @ instruction: 0xf88d0305 │ │ │ │ smladxls r0, r2, r0, r3 │ │ │ │ strcc r4, [r1], #-1587 @ 0xfffff9cd │ │ │ │ svccs 0x0004f859 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f85a │ │ │ │ mrc2 7, 7, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf848455c │ │ │ │ - blle 0xffd17e24 │ │ │ │ + blle 0xffd1804c │ │ │ │ @ instruction: 0x5604e9dd │ │ │ │ adcmi r9, fp, #3072 @ 0xc00 │ │ │ │ - blls 0x208a40 │ │ │ │ + blls 0x208c68 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, sl, lr}^ │ │ │ │ - blne 0xfe794634 │ │ │ │ + blne 0xfe79485c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, sp, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -266157,43 +266295,43 @@ │ │ │ │ svcne 0x0004f859 │ │ │ │ @ instruction: 0xf85a3401 │ │ │ │ @ instruction: 0xf7ff0f04 │ │ │ │ ldrbmi pc, [ip, #-3707] @ 0xfffff185 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ vstrls d13, [r4, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1a6e7ae │ │ │ │ - svclt 0x0000fde9 │ │ │ │ + svclt 0x0000fdd5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldclmi 0, cr11, [r0], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf10d4691 │ │ │ │ stmdavs r4!, {r3, r6, r9, fp} │ │ │ │ @ instruction: 0xf04f9417 │ │ │ │ strcs r0, [r0], -r0, lsl #8 │ │ │ │ strmi r9, [r6], r6, lsl #6 │ │ │ │ fstmdbxls r2!, {d9-d25} @ Deprecated │ │ │ │ sbcslt r9, sl, #18874368 @ 0x1200000 │ │ │ │ - blcs 0xfea0ec34 │ │ │ │ + blcs 0xfea0ee5c │ │ │ │ tstls r5, r1, lsl #4 │ │ │ │ strvs lr, [r1], -sl, asr #19 │ │ │ │ vshr.u64 q8, q2, #61 │ │ │ │ - bcs 0x19cb0c │ │ │ │ + bcs 0x19cd34 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ andcc fp, r1, #19, 30 @ 0x4c │ │ │ │ strls r4, [sl], #-1570 @ 0xfffff9de │ │ │ │ svclt 0x001800d2 │ │ │ │ @ instruction: 0xf8ca920a │ │ │ │ addsne r6, r2, ip │ │ │ │ andsvs pc, r0, sl, lsr #17 │ │ │ │ andls r2, r4, #4, 20 @ 0x4000 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ - blcs 0x138b3c │ │ │ │ + blcs 0x138d64 │ │ │ │ @ instruction: 0xf505d06d │ │ │ │ @ instruction: 0xf10d5c00 │ │ │ │ @ instruction: 0xf6420834 │ │ │ │ @ instruction: 0x46477350 │ │ │ │ @ instruction: 0xf8dc58ed │ │ │ │ @ instruction: 0xf8dc0faa │ │ │ │ @ instruction: 0xf8dc3fb6 │ │ │ │ @@ -266203,116 +266341,116 @@ │ │ │ │ movwcs r8, #4155 @ 0x103b │ │ │ │ subcc pc, r0, sp, lsl #17 │ │ │ │ strble r0, [r1, #-1195]! @ 0xfffffb55 │ │ │ │ @ instruction: 0x464646b4 │ │ │ │ orreq lr, fp, #9216 @ 0x2400 │ │ │ │ ldrbmi r9, [r5], -r9, lsl #6 │ │ │ │ cdpgt 6, 0, cr4, cr15, cr1, {7} │ │ │ │ - strgt r2, [pc, #-1797] @ 0x113c73 │ │ │ │ + strgt r2, [pc, #-1797] @ 0x113e9b │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ ldmdavs r3!, {r5, sp, lr, pc} │ │ │ │ strbtmi r8, [r3], -fp, lsr #32 │ │ │ │ subvc pc, sl, sp, lsl #17 │ │ │ │ strbmi r9, [ip], -r9, lsl #20 │ │ │ │ movwls r0, #28829 @ 0x709d │ │ │ │ eorlt pc, r9, r2, asr r8 @ │ │ │ │ ldrmi r9, [r1], #2563 @ 0xa03 │ │ │ │ ldmdbne r7, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ ldmdbne r6, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r5], #-2568 @ 0xfffff5f8 │ │ │ │ - bleq 0x252504 │ │ │ │ + bleq 0x25272c │ │ │ │ @ instruction: 0xf8564643 │ │ │ │ ldrbmi r1, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ strbmi pc, [ip, #-3613] @ 0xfffff1e3 @ │ │ │ │ - bleq 0x2524d4 │ │ │ │ - bls 0x20b384 │ │ │ │ + bleq 0x2526fc │ │ │ │ + bls 0x20b5ac │ │ │ │ ldrmi r9, [r3], #-2823 @ 0xfffff4f9 │ │ │ │ strbmi r9, [sl, #-2564] @ 0xfffff5fc │ │ │ │ stcls 12, cr13, [fp], {220} @ 0xdc │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ - blls 0x3ca800 │ │ │ │ + blls 0x3caa28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 0xfe9d47f0 │ │ │ │ + bl 0xfe9d4a18 │ │ │ │ addsmi r0, r4, #-536870912 @ 0xe0000000 │ │ │ │ - blmi 0xbca7d4 │ │ │ │ - blls 0x6ee45c │ │ │ │ + blmi 0xbca9fc │ │ │ │ + blls 0x6ee684 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 122) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5058ff0 │ │ │ │ @ instruction: 0xf10d553e │ │ │ │ ldrcc r0, [r8, #-2100] @ 0xfffff7cc │ │ │ │ strcs r4, [r1, -r6, asr #12] │ │ │ │ strgt ip, [pc], -pc, lsl #26 │ │ │ │ subvc pc, r0, sp, lsl #17 │ │ │ │ eorshi r6, r3, fp, lsr #16 │ │ │ │ - beq 0x150568 │ │ │ │ + beq 0x150790 │ │ │ │ orreq lr, fp, #9216 @ 0x2400 │ │ │ │ andcs r4, r1, #221249536 @ 0xd300000 │ │ │ │ @ instruction: 0xf88d9308 │ │ │ │ @ instruction: 0xf88d203d │ │ │ │ andcs r2, r6, #63 @ 0x3f │ │ │ │ @ instruction: 0xf88d9409 │ │ │ │ @ instruction: 0xf8cd2036 │ │ │ │ - blls 0x34c4bc │ │ │ │ - b 0x14e5dc0 │ │ │ │ + blls 0x34c6e4 │ │ │ │ + b 0x14e5fe8 │ │ │ │ @ instruction: 0xf853058a │ │ │ │ - blls 0x1f8504 │ │ │ │ - blls 0x2a56c8 │ │ │ │ - blls 0x25a9dc │ │ │ │ - blls 0x2da9dc │ │ │ │ + blls 0x1f872c │ │ │ │ + blls 0x2a58f0 │ │ │ │ + blls 0x25ac04 │ │ │ │ + blls 0x2dac04 │ │ │ │ @ instruction: 0xf856441d │ │ │ │ strbmi r1, [r3], -r4, lsl #22 │ │ │ │ - bleq 0x2525cc │ │ │ │ + bleq 0x2527f4 │ │ │ │ strcc r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ ldc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffd97090 │ │ │ │ + blle 0xffd972b8 │ │ │ │ ldrmi r9, [sl], #2819 @ 0xb03 │ │ │ │ ldrbmi r9, [fp, #-2820] @ 0xfffff4fc │ │ │ │ stcls 12, cr13, [r9], {223} @ 0xdf │ │ │ │ @ instruction: 0xe01cf8dd │ │ │ │ @ instruction: 0xf1a6e7a0 │ │ │ │ - svclt 0x0000fcfd │ │ │ │ + svclt 0x0000fce9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stcmi 0, cr11, [r5], {153} @ 0x99 │ │ │ │ - beq 0x13508e8 │ │ │ │ + beq 0x1350b10 │ │ │ │ stmdavs r4!, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9417 │ │ │ │ strmi r0, [r6], r0, lsl #8 │ │ │ │ - blls 0x9f90d4 │ │ │ │ + blls 0x9f92fc │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ sbcslt r9, sl, #8704 @ 0x2200 │ │ │ │ andcc r9, r1, #75497472 @ 0x4800000 │ │ │ │ - blcs 0xfe1913e0 │ │ │ │ + blcs 0xfe191608 │ │ │ │ stmdacc r0, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strpl lr, [r1, #-2506] @ 0xfffff636 │ │ │ │ vshr.u64 q8, q3, #61 │ │ │ │ - bcs 0x19cce8 │ │ │ │ + bcs 0x19cf10 │ │ │ │ strls fp, [sl], -sl, lsl #30 │ │ │ │ ldrtmi r3, [r2], -r1, lsl #4 │ │ │ │ andpl pc, ip, sl, asr #17 │ │ │ │ sbcseq fp, r2, ip, lsl pc │ │ │ │ @ instruction: 0xf8aa920a │ │ │ │ addsne r5, r1, r0, lsl r0 │ │ │ │ @ instruction: 0x214cf894 │ │ │ │ tstls r5, r4, lsl #18 │ │ │ │ smlatbcs r4, r8, pc, fp @ │ │ │ │ - bcs 0x138918 │ │ │ │ + bcs 0x138b40 │ │ │ │ addhi pc, r3, r0 │ │ │ │ stmdbpl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642af0d │ │ │ │ ssatmi r7, #29, r0, asr #6 │ │ │ │ @ instruction: 0xf8d958e4 │ │ │ │ @ instruction: 0xf8d90faa │ │ │ │ @ instruction: 0xf8d93fb6 │ │ │ │ @@ -266320,118 +266458,118 @@ │ │ │ │ stmia ip!, {r1, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf8b9000f │ │ │ │ @ instruction: 0xf8ac3fba │ │ │ │ movwcs r3, #4096 @ 0x1000 │ │ │ │ subcc pc, r0, sp, lsl #17 │ │ │ │ ldrble r0, [r5, #-1187]! @ 0xfffffb5d │ │ │ │ ldrbmi r9, [r4], -r6, lsl #22 │ │ │ │ - bls 0x23a958 │ │ │ │ + bls 0x23ab80 │ │ │ │ mcrreq 11, 0, lr, r8, cr3 │ │ │ │ strtmi r9, [r8], r7, lsl #22 │ │ │ │ @ instruction: 0x960b463d │ │ │ │ orreq lr, fp, #3072 @ 0xc00 │ │ │ │ addeq r9, fp, r8, lsl #6 │ │ │ │ - bl 0x1b9188 │ │ │ │ + bl 0x1b93b0 │ │ │ │ @ instruction: 0xf04f0903 │ │ │ │ - vstrgt d0, [pc, #-20] @ 0x114558 │ │ │ │ + vstrgt d0, [pc, #-20] @ 0x114780 │ │ │ │ @ instruction: 0xf8cdc40f │ │ │ │ stmdavs fp!, {r2, r3, r4, sp, lr, pc} │ │ │ │ strbmi r8, [fp], -r3, lsr #32 │ │ │ │ sublt pc, sl, sp, lsl #17 │ │ │ │ ldrtmi r4, [fp], r1, asr #13 │ │ │ │ - blls 0x325fe4 │ │ │ │ + blls 0x32620c │ │ │ │ streq lr, [r9], #2639 @ 0xa4f │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8534665 │ │ │ │ strbtmi r7, [r1], r9, lsr #32 │ │ │ │ ldmdbne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0x1100f8b5 │ │ │ │ @ instruction: 0xf835463a │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ @ instruction: 0xf8cd0b04 │ │ │ │ - b 0x11fc5b0 │ │ │ │ + b 0x11fc7d8 │ │ │ │ ldrbmi r4, [fp], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf84445b0 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ strbmi r9, [ip], r3, lsl #22 │ │ │ │ @ instruction: 0x9018f8dd │ │ │ │ - blls 0x365830 │ │ │ │ + blls 0x365a58 │ │ │ │ ldrmi r4, [r8], #1180 @ 0x49c │ │ │ │ strbmi r9, [fp, #-2821] @ 0xfffff4fb │ │ │ │ mcrls 12, 0, sp, cr11, cr5, {6} │ │ │ │ @ instruction: 0xe01cf8dd │ │ │ │ addsmi r9, lr, #10240 @ 0x2800 │ │ │ │ - blls 0x3caa08 │ │ │ │ + blls 0x3cac30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 0xfe9d49f8 │ │ │ │ + bl 0xfe9d4c20 │ │ │ │ addsmi r0, r6, #-536870912 @ 0xe0000000 │ │ │ │ - blmi 0xe0a9dc │ │ │ │ - blls 0x6ee664 │ │ │ │ + blmi 0xe0ac04 │ │ │ │ + blls 0x6ee88c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple sp, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5048ff0 │ │ │ │ svcge 0x000d543e │ │ │ │ @ instruction: 0x463d3418 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - strgt ip, [pc, #-3087] @ 0x113a19 │ │ │ │ + strgt ip, [pc, #-3087] @ 0x113c41 │ │ │ │ subgt pc, r0, sp, lsl #17 │ │ │ │ eorhi r6, fp, r3, lsr #16 │ │ │ │ @ instruction: 0xf04f9b06 │ │ │ │ strls r0, [r9], -r0, lsl #18 │ │ │ │ cmpeq r8, r3, lsl #22 │ │ │ │ ldrtmi r9, [r8], r7, lsl #22 │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ - bl 0x1e6080 │ │ │ │ + bl 0x1e62a8 │ │ │ │ movwls r0, #33675 @ 0x838b │ │ │ │ - b 0x14fb25c │ │ │ │ + b 0x14fb484 │ │ │ │ movwcs r0, #7299 @ 0x1c83 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d46e2 │ │ │ │ movwcs r3, #24639 @ 0x603f │ │ │ │ eorscc pc, r6, sp, lsl #17 │ │ │ │ - bl 0x1fb278 │ │ │ │ - blls 0x31729c │ │ │ │ + bl 0x1fb4a0 │ │ │ │ + blls 0x3174c4 │ │ │ │ streq lr, [r9], #2639 @ 0xa4f │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8534675 │ │ │ │ ldrbtmi r7, [r1], r9, lsr #32 │ │ │ │ ldmdbne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0x1100f8b5 │ │ │ │ @ instruction: 0xf835463a │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ - b 0x11d72a4 │ │ │ │ + b 0x11d74cc │ │ │ │ strbmi r4, [r3], -r1, lsl #2 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ @ instruction: 0xf84445b3 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ - bl 0x37b2b4 │ │ │ │ + bl 0x37b4dc │ │ │ │ @ instruction: 0xf8dd0e0a │ │ │ │ ldrbmi r9, [r3], #24 │ │ │ │ - blls 0x265918 │ │ │ │ + blls 0x265b40 │ │ │ │ ldclle 5, cr4, [r8], {75} @ 0x4b │ │ │ │ @ instruction: 0xf8dd9e09 │ │ │ │ usada8 sp, ip, r0, lr │ │ │ │ - blx 0xffad0d5e │ │ │ │ + blx 0xff5d0f86 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ stcmi 6, cr4, [r8], #84 @ 0x54 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ - blls 0x8d66e8 │ │ │ │ + blls 0x8d6910 │ │ │ │ ldrls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrsbt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ sbcslt r8, sl, #56 @ 0x38 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1022b02 │ │ │ │ @@ -266504,27 +266642,27 @@ │ │ │ │ @ instruction: 0xf8542c0c │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ strls pc, [r0, -pc, ror #23] │ │ │ │ ldrbmi r4, [r3], -r3, lsl #13 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blx 0xffa5282a │ │ │ │ + blx 0xffa52a52 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [r4], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - blx 0xff85283a │ │ │ │ + blx 0xff852a62 │ │ │ │ @ instruction: 0xf8c89b03 │ │ │ │ - blls 0x220844 │ │ │ │ - blcc 0x18ef68 │ │ │ │ + blls 0x220a6c │ │ │ │ + blcc 0x18f190 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8489b02 │ │ │ │ ldrmi r0, [r9, #3076] @ 0xc04 │ │ │ │ ldmib sp, {r0, r1, r5, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blls 0x287474 │ │ │ │ + blls 0x28769c │ │ │ │ stmdble r9, {r2, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrbmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, fp, #166912 @ 0x28c00 │ │ │ │ ldmle r9!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r6, r8, r9, fp, lr} │ │ │ │ @@ -266533,15 +266671,15 @@ │ │ │ │ andslt sp, r5, ip, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cdppl 5, 3, cr15, cr14, cr14, {0} │ │ │ │ - beq 0xa50cd4 │ │ │ │ + beq 0xa50efc │ │ │ │ cdpeq 1, 1, cr15, cr8, cr14, {0} │ │ │ │ @ instruction: 0xf04f4657 │ │ │ │ ldm lr!, {r0, fp} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ eorshi pc, r0, sp, lsl #17 │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ stcls 0, cr8, [r3], {59} @ 0x3b │ │ │ │ @@ -266552,128 +266690,128 @@ │ │ │ │ eorcc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf8cd2306 │ │ │ │ @ instruction: 0xf88db018 │ │ │ │ stmdavs sl!, {r1, r2, r5, ip, sp} │ │ │ │ stmdavs r1!, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r6, [r0], #-2096 @ 0xfffff7d0 │ │ │ │ - blx 0x18528ea │ │ │ │ + blx 0x1852b12 │ │ │ │ @ instruction: 0xf854686a │ │ │ │ ldrbmi r1, [r3], -ip, lsl #24 │ │ │ │ - blx 0x16d28f6 │ │ │ │ + blx 0x16d2b1e │ │ │ │ @ instruction: 0xf85468aa │ │ │ │ @ instruction: 0x46531c10 │ │ │ │ ldrcc r9, [r0], -r3 │ │ │ │ stceq 8, cr15, [ip], {86} @ 0x56 │ │ │ │ @ instruction: 0xf7ff3510 │ │ │ │ @ instruction: 0xf855fb4b │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ ldrbmi r1, [r3], -ip, lsl #24 │ │ │ │ - blx 0x125291a │ │ │ │ + blx 0x1252b42 │ │ │ │ ldccs 8, cr15, [r0], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r3, lsl #13 │ │ │ │ stceq 8, cr15, [r8], {86} @ 0x56 │ │ │ │ - blx 0xfd292e │ │ │ │ + blx 0xfd2b56 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf7ff4653 │ │ │ │ @ instruction: 0xf855fb33 │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ strmi r1, [r1], r8, lsl #24 │ │ │ │ @ instruction: 0xf8564653 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ ldrbmi pc, [r3], -r9, lsr #22 @ │ │ │ │ stccs 8, cr15, [r4], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - blx 0x9d295e │ │ │ │ + blx 0x9d2b86 │ │ │ │ stmib r7, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ - blls 0x1a3568 │ │ │ │ + blls 0x1a3790 │ │ │ │ andls lr, r2, r7, asr #19 │ │ │ │ ldrmi r3, [r8, #1808] @ 0x710 │ │ │ │ @ instruction: 0xf8dddbb3 │ │ │ │ @ instruction: 0xf8ddc010 │ │ │ │ @ instruction: 0xe76eb018 │ │ │ │ - blx 0xfe351018 │ │ │ │ + blx 0x1e51240 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bb8c │ │ │ │ + bl 0xfec6bdb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8d4f7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bbc4 │ │ │ │ + bl 0xfec6bdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @ instruction: 0xb004f8b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bc00 │ │ │ │ + bl 0xfec6be28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ mullt r4, r9, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bc3c │ │ │ │ + bl 0xfec6be64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8dcf7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bc74 │ │ │ │ + bl 0xfec6be9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @ instruction: 0xb004f8bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bcb0 │ │ │ │ + bl 0xfec6bed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @@ -266688,82 +266826,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504760 │ │ │ │ + b 0x1504988 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf9134498 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24af5c │ │ │ │ + bl 0x24b184 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x794f50 │ │ │ │ + blne 0x795178 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a6378 │ │ │ │ + bcc 0x1a65a0 │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14e1f80 │ │ │ │ + b 0x14e21a8 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf9333b02 │ │ │ │ @ instruction: 0xf931cf02 │ │ │ │ @ instruction: 0xf9327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24afd8 │ │ │ │ + bl 0x24b200 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x794fcc │ │ │ │ + blne 0x7951f4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504854 │ │ │ │ + b 0x1504a7c │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec20828 │ │ │ │ + bl 0xfec20a50 │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ @ instruction: 0x4652bfb8 │ │ │ │ svclt 0x00a8454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -266782,42 +266920,42 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14d4ca4 │ │ │ │ + b 0x14d4ecc │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1daedc4 │ │ │ │ + bl 0x1daefec │ │ │ │ svclt 0x00bc0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1ee5700 │ │ │ │ + bl 0x1ee5928 │ │ │ │ svclt 0x00bc0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb550f8 │ │ │ │ + bl 0xfeb55320 │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -266825,82 +266963,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504984 │ │ │ │ + b 0x1504bac │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8134498 │ │ │ │ @ instruction: 0xf811cf01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24b180 │ │ │ │ + bl 0x24b3a8 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x795174 │ │ │ │ + blne 0x79539c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a659c │ │ │ │ + bcc 0x1a67c4 │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14e21a4 │ │ │ │ + b 0x14e23cc │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf8333b02 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf8327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24b1fc │ │ │ │ + bl 0x24b424 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7951f0 │ │ │ │ + blne 0x795418 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504a78 │ │ │ │ + b 0x1504ca0 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec20a4c │ │ │ │ + bl 0xfec20c74 │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ uasxmi fp, r2, r8 │ │ │ │ svclt 0x0028454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -266919,57 +267057,57 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14d4ec8 │ │ │ │ + b 0x14d50f0 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1daefe8 │ │ │ │ + bl 0x1daf210 │ │ │ │ svclt 0x003c0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1ee5924 │ │ │ │ + bl 0x1ee5b4c │ │ │ │ svclt 0x003c0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb5531c │ │ │ │ + bl 0xfeb55544 │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19d748 │ │ │ │ + bcs 0x19d970 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - ldrbcc pc, [pc, #257]! @ 0x115051 @ │ │ │ │ + ldrbcc pc, [pc, #257]! @ 0x115279 @ │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ svclt 0x00154680 │ │ │ │ ssatmi r0, #26, r4, asr #1 │ │ │ │ ldrtmi r4, [ip], -r1, lsr #13 │ │ │ │ cdpne 4, 4, cr4, cr6, cr9, {5} │ │ │ │ svceq 0x0001f815 │ │ │ │ @ instruction: 0xf8b4f167 │ │ │ │ @@ -266985,39 +267123,39 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ sbcslt r4, r0, #4, 12 @ 0x400000 │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ - bcs 0x1a0fb4 │ │ │ │ + bcs 0x1a11dc │ │ │ │ cdpeq 1, 0, cr15, cr8, cr4, {5} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ strmi fp, [r5], -r7, lsl #30 │ │ │ │ - b 0x14e69d4 │ │ │ │ + b 0x14e6bfc │ │ │ │ strbtmi r0, [r5], -r2, asr #25 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5e5cbc │ │ │ │ + bl 0x5e5ee4 │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x12e3114 │ │ │ │ - b 0x14d6c2c │ │ │ │ - bl 0x1196b54 │ │ │ │ - b 0x12d7418 │ │ │ │ + b 0x12e333c │ │ │ │ + b 0x14d6e54 │ │ │ │ + bl 0x1196d7c │ │ │ │ + b 0x12d7640 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -267027,104 +267165,104 @@ │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8ce428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r4, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec2ec60 │ │ │ │ + bl 0xfec2ee88 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19d88c │ │ │ │ + bcs 0x19dab4 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e6a94 │ │ │ │ + b 0x14e6cbc │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7840b04 │ │ │ │ - @ instruction: 0xf846fb3f │ │ │ │ + @ instruction: 0xf846fa2b │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x34b4e0 │ │ │ │ + bl 0x34b708 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d54d0 │ │ │ │ + bl 0xfe9d56f8 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19d900 │ │ │ │ + bcs 0x19db28 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e6b08 │ │ │ │ + b 0x14e6d30 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7840b04 │ │ │ │ - @ instruction: 0xf846fb27 │ │ │ │ + @ instruction: 0xf846fa13 │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x34b554 │ │ │ │ + bl 0x34b77c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d5544 │ │ │ │ + bl 0xfe9d576c │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xf269e8 │ │ │ │ + blmi 0xf26c10 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ mrrcne 2, 15, fp, lr, cr14 │ │ │ │ @ instruction: 0xf0243601 │ │ │ │ strmi r0, [r9], pc, lsl #8 │ │ │ │ rscseq r4, r6, r5, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc 1, cr15, [sl], #-592 @ 0xfffffdb0 │ │ │ │ + stc 1, cr15, [lr], #-592 @ 0xfffffdb0 │ │ │ │ ldrtmi r4, [r2], -r9, asr #12 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1a55547 │ │ │ │ - vqdmulh.s , , d3[7] │ │ │ │ + @ instruction: 0xf3c7fcdb │ │ │ │ strbmi r2, [r0], -r1, asr #3 │ │ │ │ - blx 0x2a263e │ │ │ │ + blx 0x2a2866 │ │ │ │ strbmi pc, [r6], #-257 @ 0xfffffeff @ │ │ │ │ stmibeq fp, {r0, r3, r6} │ │ │ │ cdpeq 0, 3, cr15, cr15, cr1, {0} │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @ instruction: 0xf8543102 │ │ │ │ @@ -267132,66 +267270,66 @@ │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ stc2 10, cr15, [ip], {7} @ │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf0034313 │ │ │ │ ldmdaeq sl, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x255ef8 │ │ │ │ + bl 0x256120 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf8550e20 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, sl, fp}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ vseleq.f32 s30, s28, s14 │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - blcc 0x193224 │ │ │ │ + blcc 0x19344c │ │ │ │ strhle r4, [ip, #32] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - cdp2 1, 2, cr15, cr2, cr5, {5} │ │ │ │ + cdp2 1, 0, cr15, cr14, cr5, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xfa6adc │ │ │ │ + blmi 0xfa6d04 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1944620 │ │ │ │ - strbmi lr, [r9], -ip, lsr #23 │ │ │ │ + @ instruction: 0x4649ebb0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2l 1, cr15, [r2], #-660 @ 0xfffffd6c │ │ │ │ + mrrc2 1, 10, pc, lr, cr5 @ │ │ │ │ cdpcs 3, 12, cr15, cr2, cr6, {6} │ │ │ │ @ instruction: 0xf507086b │ │ │ │ strbmi r5, [r0], -r7, asr #2 │ │ │ │ - bl 0x32173c │ │ │ │ - blx 0x1d82d6 │ │ │ │ - bl 0xff354afc │ │ │ │ - bl 0x118c00 │ │ │ │ + bl 0x321964 │ │ │ │ + blx 0x1d84fe │ │ │ │ + bl 0xff354d24 │ │ │ │ + bl 0x118e28 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9, sl} │ │ │ │ streq pc, [r0, #-454]! @ 0xfffffe3a │ │ │ │ eoreq pc, r0, #-2147483607 @ 0x80000029 │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ rscsmi r6, r3, pc, ror r8 │ │ │ │ @@ -267201,294 +267339,294 @@ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, r1, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, r1, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9af50c │ │ │ │ - blx 0x311f20 │ │ │ │ - blx 0xb12b30 │ │ │ │ + blx 0x9af734 │ │ │ │ + blx 0x312148 │ │ │ │ + blx 0xb12d58 │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ strbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ - blmi 0x389a64 │ │ │ │ - blls 0x11ef394 │ │ │ │ + blmi 0x389c8c │ │ │ │ + blls 0x11ef5bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a583f0 │ │ │ │ - svclt 0x0000fda3 │ │ │ │ + svclt 0x0000fd8f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xde6bdc │ │ │ │ + blmi 0xde6e04 │ │ │ │ strmi fp, [r1], r4, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, sl, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e6c1c │ │ │ │ + b 0x14e6e44 │ │ │ │ @ instruction: 0xf1940895 │ │ │ │ - strtmi lr, [sl], -sl, lsr #22 │ │ │ │ + strtmi lr, [sl], -lr, lsr #22 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ strbpl pc, [r7, -r7, lsl #10] @ │ │ │ │ - blx 0xffcd1a4a │ │ │ │ + blx 0xff7d1c72 │ │ │ │ sbccs pc, r3, #402653187 @ 0x18000003 │ │ │ │ streq pc, [r4, #-425] @ 0xfffffe57 │ │ │ │ - blx 0x323042 │ │ │ │ - bl 0x1d1bcc │ │ │ │ + blx 0x32326a │ │ │ │ + bl 0x1d1df4 │ │ │ │ subseq r0, r2, r8, lsl #12 │ │ │ │ ldmibeq r3, {r1, r2, r4, r5, r6} │ │ │ │ - ldceq 0, cr15, [pc], #-8 @ 0x1153c8 │ │ │ │ + ldceq 0, cr15, [pc], #-8 @ 0x1155f0 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ vdiveq.f64 d30, d3, d4 │ │ │ │ @ instruction: 0xf8543202 │ │ │ │ adcsmi r3, r2, #51 @ 0x33 │ │ │ │ ldrd pc, [r4], -lr │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf000fa0e │ │ │ │ @ instruction: 0xf101fa2e │ │ │ │ movweq lr, #2627 @ 0xa43 │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ svccc 0x0004f845 │ │ │ │ - blmi 0x389b88 │ │ │ │ - blls 0x11ef478 │ │ │ │ + blmi 0x389db0 │ │ │ │ + blls 0x11ef6a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r4, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a587f0 │ │ │ │ - svclt 0x0000fd31 │ │ │ │ + svclt 0x0000fd1d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r1], lr, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c176c │ │ │ │ + bcs 0x1c1994 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x115468 │ │ │ │ + streq pc, [pc], #-36 @ 0x115690 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ ldrbcs lr, [r3, pc, asr #20] │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1940801 │ │ │ │ - @ instruction: 0x4651eab2 │ │ │ │ + @ instruction: 0x4651eab6 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - blx 0x1f51b36 │ │ │ │ + blx 0x1a51d5e │ │ │ │ tstpeq r1, r7 @ p-variant is OBSOLETE │ │ │ │ cdppl 5, 4, cr15, cr7, cr9, {0} │ │ │ │ - b 0x14dd4ac │ │ │ │ + b 0x14dd6d4 │ │ │ │ @ instruction: 0xf10e2908 │ │ │ │ - blx 0x258d36 │ │ │ │ + blx 0x258f5e │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ - b 0x14d74c4 │ │ │ │ + b 0x14d76ec │ │ │ │ strls r0, [r1, #-3141] @ 0xfffff3bb │ │ │ │ stmdbne sl, {r0, r3, r6}^ │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ - beq 0x1500e4 │ │ │ │ + beq 0x15030c │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-2080] @ 0xfffff7e0 │ │ │ │ - bleq 0xff2100f0 │ │ │ │ + bleq 0xff210318 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0xa014fc │ │ │ │ + blx 0xa01724 │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3d5974 │ │ │ │ - blx 0xc13518 │ │ │ │ - b 0x1211900 │ │ │ │ - b 0x11d6120 │ │ │ │ + blx 0x3d5b9c │ │ │ │ + blx 0xc13740 │ │ │ │ + b 0x1211b28 │ │ │ │ + b 0x11d6348 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d6114 │ │ │ │ - b 0x14d5a58 │ │ │ │ + b 0x14d633c │ │ │ │ + b 0x14d5c80 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x496210 │ │ │ │ + bl 0x496438 │ │ │ │ @ instruction: 0xf85e08c1 │ │ │ │ @ instruction: 0xf8d81031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x9575a4 │ │ │ │ + blx 0x9577cc │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d61ac │ │ │ │ - b 0x1193550 │ │ │ │ - blx 0xbd5954 │ │ │ │ - b 0x1192144 │ │ │ │ + blx 0x3d63d4 │ │ │ │ + b 0x1193778 │ │ │ │ + blx 0xbd5b7c │ │ │ │ + b 0x119236c │ │ │ │ @ instruction: 0xf80a0103 │ │ │ │ bicle r1, r7, r1, lsl #22 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strbmi r4, [r8], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0xf1b84467 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - blmi 0x38f430 │ │ │ │ - blls 0x126f5c8 │ │ │ │ + blmi 0x38f658 │ │ │ │ + blls 0x126f7f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a58ff0 │ │ │ │ - svclt 0x0000fc89 │ │ │ │ + svclt 0x0000fc75 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], fp, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c18bc │ │ │ │ + bcs 0x1c1ae4 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x1155b8 │ │ │ │ + streq pc, [pc], #-36 @ 0x1157e0 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14df1dc │ │ │ │ + b 0x14df404 │ │ │ │ @ instruction: 0xf1942bd3 │ │ │ │ - ldrbmi lr, [r1], -ip, lsl #20 │ │ │ │ + @ instruction: 0x4651ea10 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a5086e │ │ │ │ - @ instruction: 0xf00bfad1 │ │ │ │ + @ instruction: 0xf00bfabd │ │ │ │ @ instruction: 0xf5080103 │ │ │ │ - b 0x14ecf14 │ │ │ │ + b 0x14ed13c │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, r0, lsr #28 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmibne sl, {r0, r3, r6} │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ @ instruction: 0x0c00eb09 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-1568] @ 0xfffff9e0 │ │ │ │ - bleq 0xff210238 │ │ │ │ + bleq 0xff210460 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0xa01644 │ │ │ │ + blx 0xa0186c │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3d5abc │ │ │ │ - blx 0xc12e58 │ │ │ │ - b 0x1211a48 │ │ │ │ - b 0x11d6260 │ │ │ │ + blx 0x3d5ce4 │ │ │ │ + blx 0xc13080 │ │ │ │ + b 0x1211c70 │ │ │ │ + b 0x11d6488 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d625c │ │ │ │ - b 0x14d5ba0 │ │ │ │ + b 0x14d6484 │ │ │ │ + b 0x14d5dc8 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x496358 │ │ │ │ + bl 0x496580 │ │ │ │ @ instruction: 0xf85e06c1 │ │ │ │ @ instruction: 0xf8d61031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x956eec │ │ │ │ + blx 0x957114 │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d62f4 │ │ │ │ - b 0x1192e90 │ │ │ │ - blx 0xbd5a94 │ │ │ │ - b 0x119228c │ │ │ │ + blx 0x3d651c │ │ │ │ + b 0x11930b8 │ │ │ │ + blx 0xbd5cbc │ │ │ │ + b 0x11924b4 │ │ │ │ @ instruction: 0xf82c0103 │ │ │ │ bicle r1, r7, r2, lsl #22 │ │ │ │ ldrmi r9, [r1], -r0, lsl #22 │ │ │ │ @ instruction: 0xf1b84450 │ │ │ │ - ldrmi r0, [pc], #-3841 @ 0x115694 │ │ │ │ - blls 0x1896a8 │ │ │ │ + ldrmi r0, [pc], #-3841 @ 0x1158bc │ │ │ │ + blls 0x1898d0 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b8441a │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffad1d5a │ │ │ │ + blx 0xff5d1f82 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x19dee4 │ │ │ │ + bcs 0x19e10c │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe214066 │ │ │ │ + blx 0xfe21428e │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ mcrrmi 5, 1, r0, r0, cr7 │ │ │ │ - streq pc, [pc, #-37] @ 0x1156d3 │ │ │ │ - b 0x150535c │ │ │ │ + streq pc, [pc, #-37] @ 0x1158fb │ │ │ │ + b 0x1505584 │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x1505324 │ │ │ │ + b 0x150554c │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e6fb8 │ │ │ │ + b 0x14e71e0 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - stmdb r2!, {r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdb r6!, {r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e6fdc │ │ │ │ + b 0x14e7204 │ │ │ │ @ instruction: 0xf1a5049b │ │ │ │ - @ instruction: 0xf008fa27 │ │ │ │ + @ instruction: 0xf008fa13 │ │ │ │ @ instruction: 0xf5070107 │ │ │ │ - b 0x14eb468 │ │ │ │ + b 0x14eb690 │ │ │ │ strls r2, [r1], #-2569 @ 0xfffff5f7 │ │ │ │ - blx 0x2233d6 │ │ │ │ + blx 0x2235fe │ │ │ │ andcs pc, r0, r1, lsl #2 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x155884 │ │ │ │ + bl 0x155aac │ │ │ │ rsbeq r0, r4, r4, lsl #16 │ │ │ │ vmlseq.f32 s29, s16, s30 │ │ │ │ - bl 0x295890 │ │ │ │ + bl 0x295ab8 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf1c2023f │ │ │ │ tstcc r2, r0, lsr #18 │ │ │ │ sbceq lr, r3, r5, lsl #22 │ │ │ │ @ instruction: 0xf855458e │ │ │ │ @@ -267497,71 +267635,71 @@ │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf909fa00 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ - blcc 0x2538e0 │ │ │ │ + blcc 0x253b08 │ │ │ │ @ instruction: 0xf8ddd1e0 │ │ │ │ strbmi r9, [r1], -r0 │ │ │ │ andeq lr, sl, fp, lsl #22 │ │ │ │ @ instruction: 0xf1b944a6 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [r8], #2305 @ 0x901 │ │ │ │ - blmi 0x38f700 │ │ │ │ - blls 0x126f83c │ │ │ │ + blmi 0x38f928 │ │ │ │ + blls 0x126fa64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a58ff0 │ │ │ │ - svclt 0x0000fb4f │ │ │ │ + svclt 0x0000fb3b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r6], -r6, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c1b30 │ │ │ │ + bcs 0x1c1d58 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x11582c │ │ │ │ + streq pc, [pc], #-36 @ 0x115a54 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [pc], -sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0a04 │ │ │ │ @ instruction: 0xf1940a01 │ │ │ │ - @ instruction: 0x4639e8d2 │ │ │ │ + @ instruction: 0x4639e8d6 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf998f1a5 │ │ │ │ + @ instruction: 0xf984f1a5 │ │ │ │ cdppl 5, 4, cr15, cr7, cr6, {0} │ │ │ │ @ instruction: 0xf10e2000 │ │ │ │ - b 0x14d90ec │ │ │ │ + b 0x14d9314 │ │ │ │ rsbeq r2, lr, sl, lsl #20 │ │ │ │ andcs r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrreq 10, 4, lr, r5, cr15 │ │ │ │ rsbseq r9, sp, r1, lsl #10 │ │ │ │ stmdaeq r0, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ stmibeq fp!, {r9, ip, pc} │ │ │ │ eorseq pc, pc, #5 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ - bl 0x222c98 │ │ │ │ + bl 0x222ec0 │ │ │ │ adcmi r0, lr, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d2, d19 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ vpmax.s8 d15, d2, d27 │ │ │ │ @@ -267577,70 +267715,70 @@ │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ vpmax.s8 d15, d3, d18 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ - blcs 0x193910 │ │ │ │ + blcs 0x193b38 │ │ │ │ ldmib sp, {r0, r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrmi r4, [pc], #-1126 @ 0x1158fc │ │ │ │ + ldrmi r4, [pc], #-1126 @ 0x115b24 │ │ │ │ @ instruction: 0xd1bc3a01 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfeed1fb8 │ │ │ │ + blx 0xfe9d21e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], sl, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c1c60 │ │ │ │ + bcs 0x1c1e88 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x11595c │ │ │ │ + streq pc, [pc], #-36 @ 0x115b84 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14df580 │ │ │ │ + b 0x14df7a8 │ │ │ │ @ instruction: 0xf1942bd3 │ │ │ │ - @ instruction: 0x4651e83a │ │ │ │ + @ instruction: 0x4651e83e │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a5086e │ │ │ │ - @ instruction: 0xf00bf8ff │ │ │ │ + @ instruction: 0xf00bf8eb │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ - b 0x14ed2b8 │ │ │ │ + b 0x14ed4e0 │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, #32, 28 @ 0x200 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmib sp, {r2, sp}^ │ │ │ │ addeq r5, r9, r0, lsl #12 │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strbeq lr, [r8, -pc, asr #20] │ │ │ │ - bl 0x355af0 │ │ │ │ + bl 0x355d18 │ │ │ │ stmibeq fp!, {r1, sl, fp} │ │ │ │ teqpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r0], -r1, asr #3 │ │ │ │ - bl 0x222dd4 │ │ │ │ + bl 0x222ffc │ │ │ │ adcmi r0, pc, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d1, d19 │ │ │ │ msreq CPSR_, r1, lsr #3 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ @ instruction: 0xf101fa2b │ │ │ │ @@ -267656,202 +267794,202 @@ │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ @ instruction: 0xf103fa21 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ tsteq r6, r1, asr #20 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ - blne 0x1d3adc │ │ │ │ - blls 0x14a14c │ │ │ │ + blne 0x1d3d04 │ │ │ │ + blls 0x14a374 │ │ │ │ ldrbmi r4, [r2], #-1601 @ 0xfffff9bf │ │ │ │ - ldrmi r3, [pc], #-2049 @ 0x115a38 │ │ │ │ - blls 0x189a44 │ │ │ │ + ldrmi r3, [pc], #-2049 @ 0x115c60 │ │ │ │ + blls 0x189c6c │ │ │ │ @ instruction: 0xe7bb4498 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x6d20f8 │ │ │ │ + blx 0x1d2320 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x19e284 │ │ │ │ + bcs 0x19e4ac │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe214406 │ │ │ │ + blx 0xfe21462e │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ ldcmi 5, cr0, [sp], #-92 @ 0xffffffa4 │ │ │ │ - streq pc, [pc, #-37] @ 0x115a73 │ │ │ │ - b 0x15056fc │ │ │ │ + streq pc, [pc, #-37] @ 0x115c9b │ │ │ │ + b 0x1505924 │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x15056c4 │ │ │ │ + b 0x15058ec │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e7358 │ │ │ │ + b 0x14e7580 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - svc 0x0092f193 │ │ │ │ + svc 0x0096f193 │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e737c │ │ │ │ + b 0x14e75a4 │ │ │ │ @ instruction: 0xf1a5049b │ │ │ │ - @ instruction: 0xf008f857 │ │ │ │ - b 0x14d5ef4 │ │ │ │ + @ instruction: 0xf008f843 │ │ │ │ + b 0x14d611c │ │ │ │ @ instruction: 0xf5072a09 │ │ │ │ strls r5, [r1], #-1863 @ 0xfffff8b9 │ │ │ │ - blx 0x223776 │ │ │ │ + blx 0x22399e │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ andcs r0, r4, r0, lsl #16 │ │ │ │ - bl 0x155d24 │ │ │ │ + bl 0x155f4c │ │ │ │ rsbeq r0, r4, r4, lsl #18 │ │ │ │ vmlseq.f32 s29, s18, s30 │ │ │ │ - bl 0x295c30 │ │ │ │ + bl 0x295e58 │ │ │ │ strtmi r0, [r3], r8, lsl #24 │ │ │ │ stmibeq fp, {ip, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ - bl 0x261f28 │ │ │ │ + bl 0x262150 │ │ │ │ strmi r0, [lr, #1219] @ 0x4c3 │ │ │ │ eorscc pc, r3, r5, asr r8 @ │ │ │ │ - blx 0x9efcbc │ │ │ │ + blx 0x9efee4 │ │ │ │ @ instruction: 0xf1a2f302 │ │ │ │ - blx 0x2163b4 │ │ │ │ - blx 0xa51b38 │ │ │ │ - b 0x1212344 │ │ │ │ - b 0x11d6740 │ │ │ │ + blx 0x2165dc │ │ │ │ + blx 0xa51d60 │ │ │ │ + b 0x121256c │ │ │ │ + b 0x11d6968 │ │ │ │ @ instruction: 0xf0030302 │ │ │ │ @ instruction: 0xf8570303 │ │ │ │ @ instruction: 0xf84c3023 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrbmi r9, [ip], -r0, lsl #16 │ │ │ │ ldrbmi r4, [r0], #1609 @ 0x649 │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r6, r7, sl, lr} │ │ │ │ - blls 0x189b68 │ │ │ │ + blls 0x189d90 │ │ │ │ bfi r4, r9, #9, #9 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf984f1a5 │ │ │ │ + @ instruction: 0xf970f1a5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12a7418 │ │ │ │ + blmi 0x12a7640 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1934620 │ │ │ │ - strbmi lr, [r9], -lr, lsl #30 │ │ │ │ + @ instruction: 0x4649ef12 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xffd4f1a4 │ │ │ │ + @ instruction: 0xffc0f1a4 │ │ │ │ biccs pc, r0, r6, asr #7 │ │ │ │ mcrrpl 5, 0, pc, r7, cr8 @ │ │ │ │ @ instruction: 0xf10c4638 │ │ │ │ - bl 0x2d8c78 │ │ │ │ - blx 0x259412 │ │ │ │ + bl 0x2d8ea0 │ │ │ │ + blx 0x25963a │ │ │ │ addeq pc, r9, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a2e026 │ │ │ │ - blx 0xa57888 │ │ │ │ - blx 0x2d2814 │ │ │ │ - blx 0xad3c30 │ │ │ │ - b 0x1213830 │ │ │ │ + blx 0xa57ab0 │ │ │ │ + blx 0x2d2a3c │ │ │ │ + blx 0xad3e58 │ │ │ │ + b 0x1213a58 │ │ │ │ teqmi fp, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldmdaeq sl, {r2, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x416924 │ │ │ │ + bl 0x416b4c │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf85c0620 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, r8, sl}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ @ instruction: 0xf606fa07 │ │ │ │ @ instruction: 0xf505fa27 │ │ │ │ @ instruction: 0x432b4333 │ │ │ │ - blcc 0x193c4c │ │ │ │ + blcc 0x193e74 │ │ │ │ eorle r4, r1, r0, ror r5 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x217c6c │ │ │ │ + bl 0x217e94 │ │ │ │ @ instruction: 0xf1b807c3 │ │ │ │ @ instruction: 0xf8540f40 │ │ │ │ @ instruction: 0xf1c25033 │ │ │ │ ldmdavs lr!, {r5, fp}^ │ │ │ │ ldmvs fp!, {r0, r3, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x2a65d4 │ │ │ │ - blx 0xa93c9c │ │ │ │ + blx 0x2a67fc │ │ │ │ + blx 0xa93ec4 │ │ │ │ @ instruction: 0xf007f202 │ │ │ │ - b 0x1197180 │ │ │ │ - blx 0xa964a8 │ │ │ │ - b 0x11d40b0 │ │ │ │ + b 0x11973a8 │ │ │ │ + blx 0xa966d0 │ │ │ │ + b 0x11d42d8 │ │ │ │ adcmi r0, fp, r9, lsl #4 │ │ │ │ bfi r4, r3, (invalid: 6:1) │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf8ecf1a5 │ │ │ │ + @ instruction: 0xf8d8f1a5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12e7548 │ │ │ │ + blmi 0x12e7770 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1934620 │ │ │ │ - @ instruction: 0x4649ee76 │ │ │ │ + @ instruction: 0x4649ee7a │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff3cf1a4 │ │ │ │ + @ instruction: 0xff28f1a4 │ │ │ │ biccs pc, r1, r6, asr #7 │ │ │ │ @ instruction: 0xf508086b │ │ │ │ ldrtmi r5, [r8], -r7, asr #24 │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vmlaeq.f64 d14, d5, d7 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ eor r0, r6, r9, lsl #1 │ │ │ │ @@ -267864,17 +268002,17 @@ │ │ │ │ tstcc r4, pc, lsl #6 │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, ip, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, ip, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9aff68 │ │ │ │ - blx 0x31297c │ │ │ │ - blx 0xb1358c │ │ │ │ + blx 0x9b0190 │ │ │ │ + blx 0x312ba4 │ │ │ │ + blx 0xb137b4 │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ ldrbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ stmibeq fp, {r0, r5, ip, lr, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @@ -267882,35 +268020,35 @@ │ │ │ │ eorspl pc, r3, r4, asr r8 @ │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmible r9, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1a268bb │ │ │ │ subsmi r0, r7, #32, 18 @ 0x80000 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ - ldreq pc, [pc, #-7]! @ 0x115dad │ │ │ │ + ldreq pc, [pc, #-7]! @ 0x115fd5 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #171 @ 0xab │ │ │ │ - blmi 0x38fccc │ │ │ │ - blls 0x11efe34 │ │ │ │ + blmi 0x38fef4 │ │ │ │ + blls 0x11f005c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a583f0 │ │ │ │ - svclt 0x0000f853 │ │ │ │ + svclt 0x0000f83f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1167680 │ │ │ │ + blmi 0x11678a8 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4862 @ 0x12fe │ │ │ │ @@ -267918,34 +268056,34 @@ │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, lr, asr #1 │ │ │ │ rscseq fp, r6, r8, lsl #30 │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1935547 │ │ │ │ - @ instruction: 0xf44fedda │ │ │ │ + @ instruction: 0xf44fedde │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf1a43520 │ │ │ │ - @ instruction: 0xf3c7fe9f │ │ │ │ + vmull.p8 , d23, d11 │ │ │ │ ldmeq r3!, {r1, r6, r7, r9, sl, fp, sp} │ │ │ │ - bl 0x32775c │ │ │ │ - blx 0x1d8e7a │ │ │ │ - bl 0xff35569c │ │ │ │ + bl 0x327984 │ │ │ │ + blx 0x1d90a2 │ │ │ │ + bl 0xff3558c4 │ │ │ │ ands r0, r2, lr, lsl #29 │ │ │ │ streq pc, [r0, -r2, lsr #3]! │ │ │ │ vpmax.u8 d15, d2, d17 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf707fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf003433b │ │ │ │ @ instruction: 0xf855030f │ │ │ │ @ instruction: 0xf8403023 │ │ │ │ strbmi r3, [r0, #-2820]! @ 0xfffff4fc │ │ │ │ - bl 0x149f38 │ │ │ │ + bl 0x14a160 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9} │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0040f1b8 │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorsne pc, r3, r4, asr r8 @ │ │ │ │ @@ -267957,67 +268095,67 @@ │ │ │ │ teqpeq pc, r7 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #139 @ 0x8b │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ - blcc 0x253fe0 │ │ │ │ + blcc 0x254208 │ │ │ │ bicsle r4, r4, r0, ror #10 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xffc4f1a4 │ │ │ │ + @ instruction: 0xffb0f1a4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c56 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c224c │ │ │ │ + bcs 0x1c2474 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x115e2f │ │ │ │ - streq pc, [pc, #-37] @ 0x115f1b │ │ │ │ + ldreq pc, [pc, #-269] @ 0x116057 │ │ │ │ + streq pc, [pc, #-37] @ 0x116143 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [pc], -r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1930801 │ │ │ │ - ldrtmi lr, [r9], -r8, asr #26 │ │ │ │ + ldrtmi lr, [r9], -ip, asr #26 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - cdp2 1, 0, cr15, cr14, cr4, {5} │ │ │ │ + ldc2l 1, cr15, [sl, #656]! @ 0x290 │ │ │ │ cdppl 5, 4, cr15, cr7, cr6, {0} │ │ │ │ adceq r2, r6, r0, lsl #6 │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ @ instruction: 0xf10e9403 │ │ │ │ ldrmi r0, [pc], -r0, lsr #28 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ addseq r0, r8, r4, lsr #1 │ │ │ │ @ instruction: 0x0c07eb0b │ │ │ │ stmib sp, {r0, r4, r5, r7, r9, sl, lr}^ │ │ │ │ eor r8, ip, r1, lsl #14 │ │ │ │ vpmax.s8 d15, d7, d24 │ │ │ │ stmdaeq r0!, {r0, r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x2a5c28 │ │ │ │ - b 0x11d3fcc │ │ │ │ - blx 0xa967d0 │ │ │ │ + blx 0x2a5e50 │ │ │ │ + b 0x11d41f4 │ │ │ │ + blx 0xa969f8 │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r3, [r8, #-4] │ │ │ │ ldrbeq lr, [r2], -pc, asr #20 │ │ │ │ subne lr, r2, #323584 @ 0x4f000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ @@ -268026,688 +268164,688 @@ │ │ │ │ streq pc, [r0, -r2, asr #3]! │ │ │ │ @ instruction: 0xf602fa26 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf707fa08 │ │ │ │ streq lr, [r7], -r6, asr #20 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ streq lr, [r2], -r6, asr #20 │ │ │ │ - blvs 0x194024 │ │ │ │ + blvs 0x19424c │ │ │ │ stmibeq r6, {r1, r5, ip, lr, pc} │ │ │ │ ldreq pc, [pc, -r0]! │ │ │ │ - beq 0x25241c │ │ │ │ + beq 0x252644 │ │ │ │ sbceq lr, r6, #5120 @ 0x1400 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ stmible r5, {r1, r2, r4, r6, fp, sp, lr}^ │ │ │ │ - beq 0x952730 │ │ │ │ + beq 0x952958 │ │ │ │ @ instruction: 0xf807fa28 │ │ │ │ - blx 0x2b0264 │ │ │ │ - b 0x1354848 │ │ │ │ + blx 0x2b048c │ │ │ │ + b 0x1354a70 │ │ │ │ @ instruction: 0xf1a7080a │ │ │ │ rsbsmi r0, pc, #32, 20 @ 0x20000 │ │ │ │ ldreq pc, [pc, -r7]! │ │ │ │ - blx 0x3d48c8 │ │ │ │ + blx 0x3d4af0 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x11a6320 │ │ │ │ + b 0x11a6548 │ │ │ │ ldr r0, [fp, r8, lsl #4]! │ │ │ │ @ instruction: 0x8701e9dd │ │ │ │ - bls 0x1dc45c │ │ │ │ + bls 0x1dc684 │ │ │ │ @ instruction: 0xf1b8440f │ │ │ │ ldrmi r0, [r3], #-3841 @ 0xfffff0ff │ │ │ │ @ instruction: 0xf04fd002 │ │ │ │ ldr r0, [ip, r1, lsl #16] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff0cf1a4 │ │ │ │ + cdp2 1, 15, cr15, cr8, cr4, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vqshlu.s64 d20, d0, #3 │ │ │ │ - bcs 0x19e898 │ │ │ │ + bcs 0x19eac0 │ │ │ │ svclt 0x000ab0c9 │ │ │ │ andcc fp, r1, #-536870899 @ 0xe000000d │ │ │ │ @ instruction: 0xf10d3601 │ │ │ │ mrrcmi 5, 1, r0, r4, cr15 │ │ │ │ - streq pc, [pc, #-37] @ 0x116083 │ │ │ │ + streq pc, [pc, #-37] @ 0x1162ab │ │ │ │ sbcseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x468a00f6 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blcs 0xff610a00 │ │ │ │ + blcs 0xff610c28 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ stmdavs r4!, {r0, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9447 │ │ │ │ @ instruction: 0xf1930400 │ │ │ │ - @ instruction: 0x4632ec90 │ │ │ │ + @ instruction: 0x4632ec94 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a40874 │ │ │ │ - @ instruction: 0xf00bfd55 │ │ │ │ + @ instruction: 0xf00bfd41 │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ eorseq r5, sl, #1136 @ 0x470 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bleq 0x12d0a34 │ │ │ │ + bleq 0x12d0c5c │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {0} │ │ │ │ strls r2, [r3], #-0 │ │ │ │ stmdbne pc, {r0, r3, r6} @ │ │ │ │ @ instruction: 0xf608fa07 │ │ │ │ andhi lr, r1, sp, asr #19 │ │ │ │ - bl 0x356338 │ │ │ │ + bl 0x356560 │ │ │ │ ldrtmi r0, [r0], r0, lsl #24 │ │ │ │ - blx 0xa4e1c4 │ │ │ │ + blx 0xa4e3ec │ │ │ │ @ instruction: 0xf1c0f300 │ │ │ │ stmdacc r0!, {r5, sl} │ │ │ │ vst1.8 {d15-d16}, [r4], r6 │ │ │ │ - blx 0xaa6db8 │ │ │ │ + blx 0xaa6fe0 │ │ │ │ movwmi pc, #12288 @ 0x3000 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strbmi r3, [r1, #-260] @ 0xfffffefc │ │ │ │ subseq lr, r3, pc, asr #20 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ eorseq pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36866 │ │ │ │ - blx 0x9171d4 │ │ │ │ + blx 0x9173fc │ │ │ │ @ instruction: 0xf1a3f003 │ │ │ │ - blx 0x296ddc │ │ │ │ - b 0x1153170 │ │ │ │ - blx 0xa96174 │ │ │ │ - b 0x1152d74 │ │ │ │ + blx 0x297004 │ │ │ │ + b 0x1153398 │ │ │ │ + blx 0xa9639c │ │ │ │ + b 0x1152f9c │ │ │ │ @ instruction: 0xf82c0003 │ │ │ │ eorle r0, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf001098c │ │ │ │ @ instruction: 0xf100003f │ │ │ │ - bl 0x25898c │ │ │ │ + bl 0x258bb4 │ │ │ │ @ instruction: 0xf1ba03c4 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r2, r4, r5, lr}^ │ │ │ │ @ instruction: 0xf1c0d9c7 │ │ │ │ sbcmi r0, r4, r0, lsr #20 │ │ │ │ - blx 0x2b0400 │ │ │ │ - b 0x12549c0 │ │ │ │ + blx 0x2b0628 │ │ │ │ + b 0x1254be8 │ │ │ │ @ instruction: 0xf1a0040a │ │ │ │ submi r0, r0, #32, 20 @ 0x20000 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ - blx 0x3d4a40 │ │ │ │ + blx 0x3d4c68 │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x43234083 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x1761bc │ │ │ │ + bl 0x1763e4 │ │ │ │ ldrtmi r0, [r9], -fp, lsl #12 │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b03 │ │ │ │ - ldrmi r0, [pc], #-2049 @ 0x1161cc │ │ │ │ - blmi 0x390048 │ │ │ │ - blls 0x12f023c │ │ │ │ + ldrmi r0, [pc], #-2049 @ 0x1163f4 │ │ │ │ + blmi 0x390270 │ │ │ │ + blls 0x12f0464 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a48ff0 │ │ │ │ - svclt 0x0000fe4f │ │ │ │ + svclt 0x0000fe3b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c50 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c2538 │ │ │ │ + bcs 0x1c2760 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x11611b │ │ │ │ - streq pc, [pc, #-37] @ 0x116207 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x116343 │ │ │ │ + streq pc, [pc, #-37] @ 0x11642f │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14dfe50 │ │ │ │ + b 0x14e0078 │ │ │ │ @ instruction: 0xf1932ad3 │ │ │ │ - @ instruction: 0x4641ebd2 │ │ │ │ + @ instruction: 0x4641ebd6 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldc2 1, cr15, [r6], {164} @ 0xa4 │ │ │ │ + stc2 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ tstpeq r3, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f023b │ │ │ │ @ instruction: 0xf5060802 │ │ │ │ stmib sp, {r0, r1, r2, r6, r9, sl, ip, lr}^ │ │ │ │ - blx 0x368682 │ │ │ │ + blx 0x3688aa │ │ │ │ strtcc pc, [r0], -r1, lsl #2 │ │ │ │ ldrmi r2, [ip], -r0, lsl #4 │ │ │ │ - bl 0x1563a8 │ │ │ │ - blx 0x2d7eac │ │ │ │ + bl 0x1565d0 │ │ │ │ + blx 0x2d80d4 │ │ │ │ addeq pc, r8, r8, lsl #28 │ │ │ │ @ instruction: 0x0c02eb0b │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ ands r8, r4, r4 │ │ │ │ @ instruction: 0xf103fa28 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x1a4f24 │ │ │ │ - b 0x11942c8 │ │ │ │ - blx 0x9966cc │ │ │ │ + blx 0x1a514c │ │ │ │ + b 0x11944f0 │ │ │ │ + blx 0x9968f4 │ │ │ │ tstpmi r9, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r3, [r0, #-4]! │ │ │ │ eorcc pc, r1, r6, asr r8 @ │ │ │ │ - blcc 0x2543f0 │ │ │ │ + blcc 0x254618 │ │ │ │ stmibeq r2, {r1, r5, ip, lr, pc} │ │ │ │ teqpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ - beq 0x2526d8 │ │ │ │ + beq 0x252900 │ │ │ │ biceq lr, r2, r5, lsl #22 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ ldmible sp, {r1, r3, r6, fp, sp, lr}^ │ │ │ │ - beq 0x9529ec │ │ │ │ + beq 0x952c14 │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x1b050c │ │ │ │ - b 0x1354b14 │ │ │ │ + blx 0x1b0734 │ │ │ │ + b 0x1354d3c │ │ │ │ @ instruction: 0xf1a3080a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3d4b84 │ │ │ │ + blx 0x3d4dac │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1166568 │ │ │ │ + b 0x1166790 │ │ │ │ ldrb r0, [r3, r8, lsl #2] │ │ │ │ ldrdhi pc, [r4], -sp │ │ │ │ andeq lr, r4, #9216 @ 0x2400 │ │ │ │ ldrtmi r9, [r9], -r2, lsl #22 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ vmlaeq.f64 d14, d3, d0 │ │ │ │ - blls 0x20a330 │ │ │ │ + blls 0x20a558 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b0441f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r2, #656]! @ 0x290 │ │ │ │ + stc2 1, cr15, [lr, #656] @ 0x290 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vmov.i32 d20, #-1241513984 @ 0xb6000000 │ │ │ │ - bcs 0x19eb6c │ │ │ │ + bcs 0x19ed94 │ │ │ │ svclt 0x0008b0c9 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svclt 0x00144c50 │ │ │ │ stmdaeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-269] @ 0x116273 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x11649b │ │ │ │ svcvs 0x0080f413 │ │ │ │ - streq pc, [pc, #-37] @ 0x116363 │ │ │ │ + streq pc, [pc, #-37] @ 0x11658b │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strcs fp, [r4], #-3860 @ 0xfffff0ec │ │ │ │ strmi r2, [pc], -r1, lsl #8 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strmi r2, [r1], r0, lsl #2 │ │ │ │ @ instruction: 0xf1934628 │ │ │ │ - ldrtmi lr, [r9], -r6, lsr #22 │ │ │ │ + ldrtmi lr, [r9], -sl, lsr #22 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - bleq 0x1750cf4 │ │ │ │ - blx 0xffbd2a4e │ │ │ │ + bleq 0x1750f1c │ │ │ │ + blx 0xff6d2c76 │ │ │ │ cdppl 5, 4, cr15, cr7, cr6, {0} │ │ │ │ strcs r0, [r0], #-545 @ 0xfffffddf │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {0} │ │ │ │ strbeq lr, [r8], -pc, asr #20 │ │ │ │ movwcs r4, #17959 @ 0x4627 │ │ │ │ mcrreq 10, 4, lr, r8, cr15 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bl 0x35665c │ │ │ │ + bl 0x356884 │ │ │ │ ldrtmi r0, [r2], r7, lsl #16 │ │ │ │ strcc lr, [r1, -sp, asr #19] │ │ │ │ - blx 0xb0e490 │ │ │ │ + blx 0xb0e6b8 │ │ │ │ @ instruction: 0xf1c2f302 │ │ │ │ - bcc 0x918070 │ │ │ │ + bcc 0x918298 │ │ │ │ @ instruction: 0xf707fa06 │ │ │ │ - blx 0xaa70e4 │ │ │ │ + blx 0xaa730c │ │ │ │ tstpmi r3, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrbmi r3, [r0, #-4] │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2], lr, lsl #22 │ │ │ │ eorscs pc, r2, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36877 │ │ │ │ - blx 0x997ca0 │ │ │ │ + blx 0x997ec8 │ │ │ │ @ instruction: 0xf1a3f203 │ │ │ │ - blx 0x2d70a8 │ │ │ │ - b 0x11d3c44 │ │ │ │ - blx 0xad6c48 │ │ │ │ - b 0x11d3040 │ │ │ │ + blx 0x2d72d0 │ │ │ │ + b 0x11d3e6c │ │ │ │ + blx 0xad6e70 │ │ │ │ + b 0x11d3268 │ │ │ │ @ instruction: 0xf8280203 │ │ │ │ eorle r2, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf0000986 │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x259058 │ │ │ │ + bl 0x259280 │ │ │ │ @ instruction: 0xf1bb03c6 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1c2d9c7 │ │ │ │ sbcsmi r0, r7, r0, lsr #22 │ │ │ │ - blx 0x2b06cc │ │ │ │ - b 0x1315090 │ │ │ │ + blx 0x2b08f4 │ │ │ │ + b 0x13152b8 │ │ │ │ @ instruction: 0xf1a2070b │ │ │ │ subsmi r0, r2, #32, 22 @ 0x8000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ - blx 0x414d0e │ │ │ │ + blx 0x414f36 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ teqmi fp, #147 @ 0x93 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x124088 │ │ │ │ - bls 0x1d7cb8 │ │ │ │ - blcc 0x1674c8 │ │ │ │ + bl 0x1242b0 │ │ │ │ + bls 0x1d7ee0 │ │ │ │ + blcc 0x1676f0 │ │ │ │ @ instruction: 0xd1a34414 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [lr], #656 @ 0x290 │ │ │ │ + ldc2l 1, cr15, [sl], {164} @ 0xa4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi r4, [r6], -ip, asr #24 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c27f8 │ │ │ │ + bcs 0x1c2a20 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x1163db │ │ │ │ - streq pc, [pc, #-37] @ 0x1164c7 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x116603 │ │ │ │ + streq pc, [pc, #-37] @ 0x1166ef │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14e0110 │ │ │ │ + b 0x14e0338 │ │ │ │ @ instruction: 0xf1932ad3 │ │ │ │ - @ instruction: 0x4641ea72 │ │ │ │ + @ instruction: 0x4641ea76 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xed2bb6 │ │ │ │ + blx 0x9d2dde │ │ │ │ tstpeq r1, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf506023b │ │ │ │ stmib sp, {r0, r1, r2, r6, r9, sl, ip, lr}^ │ │ │ │ strtcc r4, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf101fb09 │ │ │ │ andcs r2, r4, #0, 14 │ │ │ │ addeq r4, r9, ip, lsl r6 │ │ │ │ stmdaeq r9, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0e88ea4f │ │ │ │ - bl 0x3d676c │ │ │ │ + bl 0x3d6994 │ │ │ │ strtmi r0, [r1], r7, lsl #24 │ │ │ │ ands r9, r3, r1, lsl #4 │ │ │ │ vpmax.s8 d15, d3, d17 │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ - blx 0x2251e0 │ │ │ │ + blx 0x225408 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ @ instruction: 0xf002431a │ │ │ │ andcc r0, r4, pc, lsl #4 │ │ │ │ @ instruction: 0xf8564570 │ │ │ │ @ instruction: 0xf84c3022 │ │ │ │ eorle r3, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0000981 │ │ │ │ @ instruction: 0xf103033f │ │ │ │ - bl 0x258d98 │ │ │ │ + bl 0x258fc0 │ │ │ │ @ instruction: 0xf1ba02c1 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs r4, {r0, r4, r5, ip}^ │ │ │ │ @ instruction: 0xf1c3d9de │ │ │ │ sbcsmi r0, r9, r0, lsr #20 │ │ │ │ - blx 0x2307e8 │ │ │ │ - b 0x1194dcc │ │ │ │ + blx 0x230a10 │ │ │ │ + b 0x1194ff4 │ │ │ │ @ instruction: 0xf1a3010a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3d4e44 │ │ │ │ + blx 0x3d506c │ │ │ │ tsteq sl, r1, asr #20 │ │ │ │ movwmi r4, #41114 @ 0xa09a │ │ │ │ - bls 0x190514 │ │ │ │ - blls 0x1a7ef4 │ │ │ │ + bls 0x19073c │ │ │ │ + blls 0x1a811c │ │ │ │ strbmi r4, [r1], -pc, asr #8 │ │ │ │ - bl 0x124dd0 │ │ │ │ + bl 0x124ff8 │ │ │ │ andle r0, r2, r3, lsl #28 │ │ │ │ ldrmi r9, [r8], #2819 @ 0xb03 │ │ │ │ - blmi 0x3904b8 │ │ │ │ - blls 0x12f0644 │ │ │ │ + blmi 0x3906e0 │ │ │ │ + blls 0x12f086c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a48ff0 │ │ │ │ - svclt 0x0000fc4b │ │ │ │ + svclt 0x0000fc37 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6d808 │ │ │ │ + bl 0xfec6da30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {240} @ 0xf0 │ │ │ │ stmdavs r1, {r1, r7, ip, sp, pc} │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ - mrc2 1, 6, pc, cr4, cr3, {4} │ │ │ │ + mcr2 1, 6, pc, cr0, cr3, {4} @ │ │ │ │ stmdaeq r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7286ba0 │ │ │ │ - blvs 0xfe954f4c │ │ │ │ + blvs 0xfe954d24 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1160131 │ │ │ │ - blvs 0xfea153d4 │ │ │ │ + blvs 0xfea155fc │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svclt 0x009d2896 │ │ │ │ - teqpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + teqpcc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - teqpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + teqpcc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ and r2, r2, r0, lsl #4 │ │ │ │ - bcs 0xfe6e2e7c │ │ │ │ + bcs 0xfe6e30a4 │ │ │ │ ldmdavs r9, {r3, ip, lr, pc} │ │ │ │ addmi r3, r1, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x4610d1f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrmi r2, [r0], -pc, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6d8b4 │ │ │ │ + bl 0xfec6dadc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf5030396 │ │ │ │ addlt r5, r3, r0, lsl #5 │ │ │ │ - @ instruction: 0x21a8f64b │ │ │ │ + asrmi pc, fp, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blvs 0x1530840 │ │ │ │ + blvs 0x1530a68 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ movwcs lr, #47570 @ 0xb9d2 │ │ │ │ @ instruction: 0xf1339300 │ │ │ │ mullt r3, r5, sp │ │ │ │ - bl 0x254860 │ │ │ │ - stmdalt sl!, {r0, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x170800 │ │ │ │ + bl 0x254a88 │ │ │ │ + svclt 0x0056f728 │ │ │ │ + blcs 0x170a28 │ │ │ │ push {r0, r1, r2, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec6d900 │ │ │ │ + bl 0xfec6db28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ stmdavs r1, {r1, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xfe5dea40 │ │ │ │ + blvs 0xfe5dec68 │ │ │ │ svclt 0x0024429e │ │ │ │ - eorvc pc, r4, pc, asr #4 │ │ │ │ + andsne pc, ip, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdbvs r9, {r0, r6, r9, ip, lr, pc} │ │ │ │ strpl pc, [r0, r5, lsl #10] │ │ │ │ ldrbtvc pc, [sp], #576 @ 0x240 @ │ │ │ │ addmi r6, ip, #83968 @ 0x14800 │ │ │ │ movweq lr, #27555 @ 0x6ba3 │ │ │ │ strmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x46906b78 │ │ │ │ stmdale r7!, {r0, r1, r5, r7, r9, lr} │ │ │ │ - cmnppl r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 104), ip │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1329303 │ │ │ │ stcls 13, cr15, [r3], {139} @ 0x8b │ │ │ │ - blvs 0xfef27fe4 │ │ │ │ - blx 0xff652bbc │ │ │ │ - blvs 0xfeff0a08 │ │ │ │ + blvs 0xfef2820c │ │ │ │ + blx 0xff652de4 │ │ │ │ + blvs 0xfeff0c30 │ │ │ │ tsteq r6, r8, lsl #22 │ │ │ │ mcrvs 8, 0, r6, cr3, cr10, {0} │ │ │ │ tstlt sp, #2512 @ 0x9d0 │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ strmi r4, [r8, r3, lsr #12]! │ │ │ │ ldmib r7, {r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strtmi r0, [r2], -sp, lsl #6 │ │ │ │ - @ instruction: 0xf7296819 │ │ │ │ - blvs 0x2014820 │ │ │ │ + @ instruction: 0xf7286819 │ │ │ │ + blvs 0x20165f8 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ andlt r0, r4, r0, lsl #2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmiblt r2!, {r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x31acf640 │ │ │ │ + ldmlt lr, {r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x51a4f640 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ stc2l 1, cr15, [r4, #-200]! @ 0xffffff38 │ │ │ │ vaba.s8 q15, , q4 │ │ │ │ - vmla.i d21, d0, d0[4] │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ andlt r0, r4, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff75445c │ │ │ │ + stmiblt r4, {r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ - @ instruction: 0xf80af762 │ │ │ │ + cdp2 7, 15, cr15, cr6, cr1, {3} │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf728002e │ │ │ │ - svclt 0x0000bacd │ │ │ │ + svclt 0x0000b9b9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6d9dc │ │ │ │ + bl 0xfec6dc04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ stmdavs r0, {r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r0!, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf6452100 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ stmdbvs r3, {r1, r2, r4, r7, sl} │ │ │ │ - bvs 0x13ac04 │ │ │ │ + bvs 0x13ae2c │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf01c3010 │ │ │ │ - blvs 0x1a55f70 │ │ │ │ - blle 0x3de020 │ │ │ │ + blvs 0x1a56198 │ │ │ │ + blle 0x3de248 │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vsra.s64 q9, q0, #64 │ │ │ │ + vmla.f d20, d16, d0[2] │ │ │ │ @ instruction: 0xf133012f │ │ │ │ strdlt pc, [r2], -r5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00caf728 │ │ │ │ - @ instruction: 0xff6cf166 │ │ │ │ + cdplt 7, 11, cr15, cr6, cr8, {1} │ │ │ │ + @ instruction: 0xff70f166 │ │ │ │ @ instruction: 0xf64b4603 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ strtmi r0, [r0], -pc, lsr #2 │ │ │ │ @ instruction: 0xf133681a │ │ │ │ andlt pc, r2, r5, ror #25 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00baf728 │ │ │ │ + cdplt 7, 10, cr15, cr6, cr8, {1} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6da58 │ │ │ │ + bl 0xfec6dc80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf19d6818 │ │ │ │ - andcc pc, r1, r3, ror #17 │ │ │ │ + andcc pc, r1, pc, asr #17 │ │ │ │ @ instruction: 0xf64bd007 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d20, d16, d0[3] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7284010 │ │ │ │ - blmi 0x345260 │ │ │ │ + blmi 0x345038 │ │ │ │ @ instruction: 0xf1666b5c │ │ │ │ - strmi pc, [r3], -r5, asr #30 │ │ │ │ - biccs pc, r8, fp, asr #12 │ │ │ │ + strmi pc, [r3], -r9, asr #30 │ │ │ │ + bicmi pc, r0, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ ldc2 1, cr15, [lr], #204 @ 0xcc │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x0094f728 │ │ │ │ + cdplt 7, 8, cr15, cr0, cr8, {1} │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #16 │ │ │ │ ldmdavs sp, {r1, r2, r3, r4, r8, fp, sp, lr} │ │ │ │ svcpl 0x0000f5b6 │ │ │ │ @ instruction: 0xf44fbf28 │ │ │ │ ldrtmi r5, [r0], -r0, lsl #12 │ │ │ │ stmdbhi r8, {r0, r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x11d2d70 │ │ │ │ + blx 0x11d2f98 │ │ │ │ @ instruction: 0xb3a84604 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf19b8900 │ │ │ │ - vldrmi d15, [fp, #-308] @ 0xfffffecc │ │ │ │ - blle 0x71e0ec │ │ │ │ + vldrmi d15, [fp, #-228] @ 0xffffff1c │ │ │ │ + blle 0x71e314 │ │ │ │ @ instruction: 0xf64b6b68 │ │ │ │ - vsra.s64 q9, q6, #64 │ │ │ │ + vsra.s64 q10, q2, #64 │ │ │ │ andls r0, r3, #-1073741813 @ 0xc000000b │ │ │ │ stc2 1, cr15, [lr], {51} @ 0x33 │ │ │ │ - blvs 0x1b3d104 │ │ │ │ + blvs 0x1b3d32c │ │ │ │ @ instruction: 0xf7284621 │ │ │ │ - blvs 0x1c166ac │ │ │ │ + blvs 0x1c16484 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf7280100 │ │ │ │ - @ instruction: 0x4620f93b │ │ │ │ + strtmi pc, [r0], -r7, lsr #16 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1294370 │ │ │ │ @ instruction: 0xf166ba11 │ │ │ │ - @ instruction: 0x4603fef9 │ │ │ │ - biccs pc, r8, fp, asr #12 │ │ │ │ + @ instruction: 0x4603fefd │ │ │ │ + bicmi pc, r0, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldc2l 1, cr15, [r2], #-204 @ 0xffffff34 │ │ │ │ - @ instruction: 0xff4af728 │ │ │ │ + cdp2 7, 3, cr15, cr6, cr8, {1} │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ cmnmi r0, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt lr!, {r0, r3, r5, r8, ip, sp, lr, pc}^ │ │ │ │ - sbcscs pc, r8, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x5d45e8 │ │ │ │ + @ instruction: 0xf8fef728 │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6db58 │ │ │ │ + bl 0xfec6dd80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf7ff6800 │ │ │ │ strmi pc, [r5], -sp, asr #28 │ │ │ │ andpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf9f0f129 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4601d036 │ │ │ │ ldcmi 6, cr4, [lr, #-160] @ 0xffffff60 │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stc2l 0, cr15, [r8, #-112]! @ 0xffffff90 │ │ │ │ - blvs 0x1bde190 │ │ │ │ + blvs 0x1bde3b8 │ │ │ │ @ instruction: 0x4618db18 │ │ │ │ - bicscs pc, ip, fp, asr #12 │ │ │ │ + bicsmi pc, r4, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1339201 │ │ │ │ - bls 0x195a88 │ │ │ │ + bls 0x195cb0 │ │ │ │ strtmi r6, [r1], -r8, ror #22 │ │ │ │ - @ instruction: 0xff18f728 │ │ │ │ + cdp2 7, 0, cr15, cr4, cr8, {1} │ │ │ │ andcs r6, r1, #109568 @ 0x1ac00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ - @ instruction: 0xf8e8f728 │ │ │ │ + @ instruction: 0xffd4f727 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmiblt lr!, {r0, r3, r5, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1669301 │ │ │ │ - strmi pc, [r2], -r5, lsr #29 │ │ │ │ - biccs pc, r8, fp, asr #12 │ │ │ │ + strmi pc, [r2], -r9, lsr #29 │ │ │ │ + bicmi pc, r0, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, fp, ip, pc} │ │ │ │ ldc2 1, cr15, [lr], {51} @ 0x33 │ │ │ │ - cdp2 7, 15, cr15, cr6, cr8, {1} │ │ │ │ + stc2l 7, cr15, [r2, #160]! @ 0xa0 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmiblt sl!, {r0, r3, r5, r8, ip, sp, lr, pc} │ │ │ │ - sbcscs pc, r8, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf9bef728 │ │ │ │ + @ instruction: 0xf8aaf728 │ │ │ │ svclt 0x0000e7de │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6dc00 │ │ │ │ + bl 0xfec6de28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdavs r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ - bvs 0x7f0e80 │ │ │ │ - @ instruction: 0xf729461d │ │ │ │ - msrlt CPSR_f, #8978432 @ 0x890000 │ │ │ │ - @ instruction: 0xf8baf729 │ │ │ │ + bvs 0x7f10a8 │ │ │ │ + @ instruction: 0xf728461d │ │ │ │ + msrlt CPSR_f, #468 @ 0x1d4 │ │ │ │ + @ instruction: 0xffa6f728 │ │ │ │ @ instruction: 0xf8d0b310 │ │ │ │ @ instruction: 0xb1fb3290 │ │ │ │ ldrdcc pc, [ip], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1e3 │ │ │ │ biclt r3, fp, r8, lsr #8 │ │ │ │ movwls r4, #5656 @ 0x1618 │ │ │ │ - stc2l 1, cr15, [r6], {147} @ 0x93 │ │ │ │ + ldc2 1, cr15, [r2], #588 @ 0x24c │ │ │ │ ldmdale r3, {r2, r7, r9, lr} │ │ │ │ - blls 0x15cfc8 │ │ │ │ + blls 0x15d1f0 │ │ │ │ @ instruction: 0xf64b4282 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ svclt 0x0088012f │ │ │ │ stmdami sl, {r0, r2, r8, r9, fp, ip} │ │ │ │ strtmi r4, [sl], -r3, lsr #8 │ │ │ │ @ instruction: 0xf1336b40 │ │ │ │ ldrdlt pc, [r3], -fp │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 7, 11, cr15, cr0, cr8, {1} │ │ │ │ - eorvc pc, r4, pc, asr #4 │ │ │ │ + ldclt 7, cr15, [ip, #160] @ 0xa0 │ │ │ │ + andsne pc, ip, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7284030 │ │ │ │ - svclt 0x0000b97b │ │ │ │ + svclt 0x0000b867 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ @ instruction: 0xf8d0460a │ │ │ │ strmi r1, [r3], -ip, lsl #1 │ │ │ │ @ instruction: 0xd1064291 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -268720,187 +268858,187 @@ │ │ │ │ cmnpcs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, pc} │ │ │ │ @ instruction: 0xf64fd0e8 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ stmdavs r9, {r1, r2, r4, r7, r8, sp} │ │ │ │ strble r0, [r1, #1033]! @ 0x409 │ │ │ │ - rsccs pc, ip, fp, asr #12 │ │ │ │ + rscmi pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blt 0xed2c24 │ │ │ │ + blt 0xed2e4c │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ vhadd.s8 d27, d21, d22 │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ - blge 0xad7d4c │ │ │ │ + blge 0xad7f74 │ │ │ │ stmdami sp!, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ - blvs 0x254c4c │ │ │ │ + blvs 0x254e74 │ │ │ │ eorls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ - andscc pc, r4, fp, asr #12 │ │ │ │ + andpl pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1826823 │ │ │ │ - blls 0x155a60 │ │ │ │ + blls 0x155c98 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1a46820 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf183200a │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6fb4628 │ │ │ │ - @ instruction: 0xf053f9eb │ │ │ │ + @ instruction: 0xf053f8d7 │ │ │ │ ldmiblt r0, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffbcf05d │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ @ instruction: 0xf192a802 │ │ │ │ - stmdage r3, {r2, r4, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf826f173 │ │ │ │ + stmdage r3, {r3, r4, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf82af173 │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ @ instruction: 0xf1729223 │ │ │ │ - @ instruction: 0xf6f9feed │ │ │ │ - @ instruction: 0xf053ffd7 │ │ │ │ + @ instruction: 0xf6f9fef1 │ │ │ │ + @ instruction: 0xf053fec3 │ │ │ │ strmi pc, [r4], -sp, lsr #19 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf182002f │ │ │ │ - blls 0x1959f8 │ │ │ │ + blls 0x195c30 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1a44620 │ │ │ │ - strtmi pc, [r1], -r9, lsr #19 │ │ │ │ + @ instruction: 0x4621f995 │ │ │ │ @ instruction: 0xf183200a │ │ │ │ - @ instruction: 0x4628f9f3 │ │ │ │ + @ instruction: 0x4628f9f7 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6fb4621 │ │ │ │ - @ instruction: 0x4620f9b7 │ │ │ │ + strtmi pc, [r0], -r3, lsr #17 │ │ │ │ @ instruction: 0xf990f053 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #20]! │ │ │ │ stcle 8, cr2, [r6, #-32] @ 0xffffffe0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - orrscc pc, r4, #70254592 @ 0x4300000 │ │ │ │ + orrpl pc, ip, #70254592 @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcc R12_usr, fp │ │ │ │ + tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorscc pc, r8, fp, asr #12 │ │ │ │ + eorspl pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf16f223f │ │ │ │ - svclt 0x0000f979 │ │ │ │ + svclt 0x0000f97d │ │ │ │ @ instruction: 0xf6fc200c │ │ │ │ - svclt 0x0000be2f │ │ │ │ - adcscc pc, r4, r3, asr #12 │ │ │ │ + svclt 0x0000bd1b │ │ │ │ + adcpl pc, ip, r3, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6de10 │ │ │ │ + bl 0xfec6e038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ @ instruction: 0xf2c024d8 │ │ │ │ andscs r2, r0, #-1778384896 @ 0x96000000 │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ mcrr2 1, 1, pc, lr, cr4 @ │ │ │ │ @ instruction: 0xf72a6020 │ │ │ │ - movwcs pc, #19529 @ 0x4c49 @ │ │ │ │ + movwcs pc, #19253 @ 0x4b35 @ │ │ │ │ andcs fp, r2, #32, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x61a260a1 │ │ │ │ rsbvs r6, r3, r3, ror #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6de5c │ │ │ │ + bl 0xfec6e084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ @ instruction: 0xf8d06818 │ │ │ │ @ instruction: 0xf1bcc004 │ │ │ │ stmdble r5!, {r0, r8, r9, sl, fp} │ │ │ │ ldrd pc, [r0], -r0 │ │ │ │ and r2, r2, r1, lsl #2 │ │ │ │ andle r4, pc, r2, ror #10 │ │ │ │ tsteq fp, r1, lsl r6 │ │ │ │ @ instruction: 0xf85e1c4a │ │ │ │ - blcs 0x122c9c │ │ │ │ + blcs 0x122ec4 │ │ │ │ @ instruction: 0x460bd1f6 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r3, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1149301 │ │ │ │ - blls 0x196a4c │ │ │ │ + blls 0x196c74 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r2, r1, lsl #6 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - blle 0x5a0cd0 │ │ │ │ + blle 0x5a0ef8 │ │ │ │ bicscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdble sl, {r1, r7, r9, lr} │ │ │ │ tsteq r3, sl, lsl r8 │ │ │ │ ldrdle r1, [r7], -r0 │ │ │ │ - blcs 0x12d038 │ │ │ │ + blcs 0x12d260 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6df08 │ │ │ │ + bl 0xfec6e130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - blle 0x8e0d14 │ │ │ │ + blle 0x8e0f3c │ │ │ │ bicscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdble r7, {r1, r7, r9, lr} │ │ │ │ tsteq r4, sp, lsl r8 │ │ │ │ andsle r1, r3, lr, lsr #18 │ │ │ │ @ instruction: 0xf72a9101 │ │ │ │ - stmdbls r1, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, r1, fp, lsr #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - biccc pc, ip, #70254592 @ 0x4300000 │ │ │ │ + bicpl pc, r4, #70254592 @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppcc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r8, r3, asr #12 │ │ │ │ + rsbvc pc, r0, r3, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf16f2283 │ │ │ │ - svclt 0x0000f8b9 │ │ │ │ + svclt 0x0000f8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6df7c │ │ │ │ + bl 0xfec6e1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d14, d12 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ addmi r6, r4, #92, 16 @ 0x5c0000 │ │ │ │ @ instruction: 0xf8d3d914 │ │ │ │ @@ -268910,94 +269048,94 @@ │ │ │ │ @ instruction: 0xf84c0e03 │ │ │ │ andcs lr, r0, r0 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cmppcc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r8, r3, asr #12 │ │ │ │ + rsbvc pc, r0, r3, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ addcs r4, ip, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf886f16f │ │ │ │ - eorseq r3, r5, r0, ror #23 │ │ │ │ + @ instruction: 0xf88af16f │ │ │ │ + ldrsbteq r3, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6dfe4 │ │ │ │ + bl 0xfec6e20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d14, d4 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - cmppcc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r8, r3, asr #12 │ │ │ │ + rsbvc pc, r0, r3, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ addscs r4, fp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf85af16f │ │ │ │ - ldrshteq r3, [r5], -r4 │ │ │ │ + @ instruction: 0xf85ef16f │ │ │ │ + eorseq r3, r5, ip, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e03c │ │ │ │ + bl 0xfec6e264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {5} │ │ │ │ vand , q7, q2 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ strls r2, [r6], #-406 @ 0xfffffe6a │ │ │ │ stmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ smladxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ stmdbls r1, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ - bls 0x156b94 │ │ │ │ + bls 0x156dbc │ │ │ │ ubfx r1, r3, #15, #11 │ │ │ │ - blcs 0x130fa4 │ │ │ │ + blcs 0x1311cc │ │ │ │ ldrlt sp, [r0, #-339] @ 0xfffffead │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ strmi r6, [ip], -fp, asr #17 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0242003 │ │ │ │ @ instruction: 0x4603fd31 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5b1134 │ │ │ │ + blt 0x5b135c │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5b1440 │ │ │ │ + blt 0x5b1668 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x5b164c │ │ │ │ - bvs 0x9af430 │ │ │ │ + blt 0x5b1874 │ │ │ │ + bvs 0x9af658 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5c56f8 │ │ │ │ + blt 0x5c5920 │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5c5710 │ │ │ │ + blt 0x5c5938 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x5b1f7c │ │ │ │ + blt 0x5b21a4 │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x5b2788 │ │ │ │ + blt 0x5b29b0 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -269009,31 +269147,31 @@ │ │ │ │ @ instruction: 0xf06f4770 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6e150 │ │ │ │ + bl 0xfec6e378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr8, {7} │ │ │ │ - blle 0x90afb4 │ │ │ │ + blle 0x90b1dc │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ mvnslt pc, r9, asr #25 │ │ │ │ - blcs 0x134f7c │ │ │ │ + blcs 0x1351a4 │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2l 0, cr15, [r4, #-144] @ 0xffffff70 │ │ │ │ - blle 0x460f90 │ │ │ │ + blle 0x4611b8 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -269046,29 +269184,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [lr], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd9c0c │ │ │ │ movwls r8, #20532 @ 0x5034 │ │ │ │ - blx 0x1cd4c8c │ │ │ │ + @ instruction: 0xf95af72a │ │ │ │ @ instruction: 0xb3209905 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r5, r8, r9, fp, ip, lr, pc}^ │ │ │ │ vshl.s8 d16, d0, d14 │ │ │ │ @ instruction: 0xf2c024fc │ │ │ │ @ instruction: 0xf8cd2496 │ │ │ │ strtmi r8, [sl], -r8 │ │ │ │ @ instruction: 0xf64b2300 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d21, d0, d0[6] │ │ │ │ eorvs r0, r6, pc, lsr #2 │ │ │ │ - eorsvs pc, r1, r6, asr #12 │ │ │ │ + subseq pc, r9, r7, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ - blx 0xff154cc4 │ │ │ │ + @ instruction: 0xf9acf72a │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462881f0 │ │ │ │ @ instruction: 0xff88f7ff │ │ │ │ @@ -269091,168 +269229,168 @@ │ │ │ │ svclt 0x004805a3 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00480560 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq r4, [r2, #-1576]! @ 0xfffff9d8 │ │ │ │ svclt 0x00484642 │ │ │ │ orreq pc, r0, r1, asr #32 │ │ │ │ - blx 0x1f53712 │ │ │ │ - ble 0x5de8ac │ │ │ │ + blx 0x1a5393a │ │ │ │ + ble 0x5dead4 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf166d416 │ │ │ │ - strmi pc, [r1], -pc, lsr #22 │ │ │ │ + @ instruction: 0x4601fb33 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf004e7c5 │ │ │ │ ldrb r0, [r9, r2, lsl #2] │ │ │ │ stc2l 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ strtmi r4, [r1], -r5, lsl #12 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ ldr r1, [r7, fp, ror #15]! │ │ │ │ @ instruction: 0xf643462a │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf64b0135 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf052002f │ │ │ │ ldrb pc, [ip, fp, lsr #30] @ │ │ │ │ str r2, [r5, lr, lsl #2]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e2fc │ │ │ │ + bl 0xfec6e524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ ldc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x20d554 │ │ │ │ + blcc 0x20d77c │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr2, cr15, {7} │ │ │ │ teqle r2, r1, lsl #22 │ │ │ │ stmdacs r2, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf19cd9ee │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf166daea │ │ │ │ - @ instruction: 0x4603fadf │ │ │ │ + strmi pc, [r3], -r3, ror #21 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orrscc pc, r8, fp, asr #12 │ │ │ │ + orrspl pc, r0, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf72a4628 │ │ │ │ - @ instruction: 0x4620fa15 │ │ │ │ + strtmi pc, [r0], -r1, lsl #18 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ tstcs r9, pc, lsr #28 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - @ instruction: 0x31a4f64b │ │ │ │ + orrspl pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r3, lsr r2 │ │ │ │ @ instruction: 0xf8a2f137 │ │ │ │ - eorseq r3, r5, r4, lsl ip │ │ │ │ + eorseq r3, r5, ip, lsl #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r5, lsl r6 │ │ │ │ @ instruction: 0xf06f461e │ │ │ │ strmi r4, [r0], r0, lsl #8 │ │ │ │ - bls 0x3a8a18 │ │ │ │ + bls 0x3a8c40 │ │ │ │ addsmi r6, r4, #2818048 @ 0x2b0000 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ ldrmi fp, [r4], -r8, lsr #30 │ │ │ │ ldmdale r5!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andseq r3, r9, #1327104 @ 0x144000 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x20d3292 │ │ │ │ + blx 0x20d34ba │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0254640 │ │ │ │ tstpcs r0, pc, ror #18 @ p-variant is OBSOLETE │ │ │ │ ldrbne r4, [r3, r2, lsl #12] │ │ │ │ strbmi r9, [r0], -sl, lsl #2 │ │ │ │ andlt r4, r4, r9, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmib r5, {r3, r8, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r1], -r2, lsl #6 │ │ │ │ - bne 0xff59f238 │ │ │ │ + bne 0xff59f460 │ │ │ │ addsmi r2, r4, #0, 6 │ │ │ │ ldrmi fp, [r4], -r8, lsr #30 │ │ │ │ @ instruction: 0xf0244622 │ │ │ │ stmdacs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiavs fp!, {r0, r6, ip, lr, pc}^ │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6f84419 │ │ │ │ - stmiavs fp!, {r1, r3, r4, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r1, r2, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ strtmi r4, [r2], -r0, asr #12 │ │ │ │ ldrtmi r4, [r9], -r3, lsr #8 │ │ │ │ movwcs r6, #235 @ 0xeb │ │ │ │ andlt r9, r4, sl, lsl #6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdavs sl!, {r3, r8, r9, sl, lr}^ │ │ │ │ strmi r2, [r8], -r0, lsl #6 │ │ │ │ movwls r9, #13314 @ 0x3402 │ │ │ │ - @ instruction: 0x31bcf64b │ │ │ │ + @ instruction: 0x51b4f64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwvs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf990f72a │ │ │ │ + @ instruction: 0xf87cf72a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463181f0 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0242003 │ │ │ │ strmi pc, [r6], -pc, lsr #22 │ │ │ │ and fp, lr, r8, lsr #18 │ │ │ │ - blx 0xdd3840 │ │ │ │ + blx 0xed3a68 │ │ │ │ stmdbcs r4, {r0, fp, sp, lr} │ │ │ │ stmdavs r8!, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ - blx 0xfec53932 │ │ │ │ + blx 0xfe753b5a │ │ │ │ rscsle r1, r3, r3, asr #24 │ │ │ │ strmi r2, [r2], -r0, lsl #2 │ │ │ │ smlatbcs lr, r7, r7, lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04fe7a2 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0xe79d33ff │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ - blmi 0x1d77a0 │ │ │ │ + vsra.s64 d21, d12, #64 │ │ │ │ + blmi 0x1d79c8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf13722ea │ │ │ │ svclt 0x0000f807 │ │ │ │ - eorseq r3, r5, r8, lsr #24 │ │ │ │ + eorseq r3, r5, r0, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e4fc │ │ │ │ + bl 0xfec6e724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ tstls r1, lr, lsl r6 │ │ │ │ @ instruction: 0xf7ff9c06 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi fp, [r2], -r0, asr #2 │ │ │ │ @@ -269264,24 +269402,24 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ andlt ip, r2, r8, lsl r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00004708 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e54c │ │ │ │ + bl 0xfec6e774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd8 │ │ │ │ ldrmi fp, [ip], r5, lsl #1 │ │ │ │ strmi pc, [r0], #-111 @ 0xffffff91 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs fp!, {r1, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1034294 │ │ │ │ svclt 0x002833ff │ │ │ │ - blcs 0x1e8bc0 │ │ │ │ + blcs 0x1e8de8 │ │ │ │ ldm pc, {r0, r1, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ svcne 0x0036f003 │ │ │ │ movwcs r0, #4627 @ 0x1213 │ │ │ │ strtmi r4, [r2], -r1, ror #12 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r1], -r4, asr #32 │ │ │ │ @@ -269294,47 +269432,47 @@ │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2154 @ 0x86a │ │ │ │ strls r4, [r2], #-1544 @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf64b9303 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ - @ instruction: 0xf72ac300 │ │ │ │ - andlt pc, r5, r7, ror #17 │ │ │ │ + @ instruction: 0xf729c300 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ strtmi r4, [r2], -r1, ror #12 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ strmi pc, [r1], -r7, lsl #21 │ │ │ │ stmdavs r8!, {r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf19e4622 │ │ │ │ - mcrrne 13, 2, pc, r3, cr11 @ │ │ │ │ - b 0x14e8c10 │ │ │ │ + mcrrne 13, 1, pc, r3, cr7 @ │ │ │ │ + b 0x14e8e38 │ │ │ │ svclt 0x001875e0 │ │ │ │ mrsle r2, (UNDEF: 18) │ │ │ │ - @ instruction: 0xf980f166 │ │ │ │ + @ instruction: 0xf984f166 │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ strb r4, [r8, fp, lsr #12] │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r2, [r3], -r5, lsl #2 │ │ │ │ andcs lr, r0, r1, asr #15 │ │ │ │ - @ instruction: 0x31a4f64b │ │ │ │ + orrspl pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r5, asr #4 │ │ │ │ @ instruction: 0xff62f136 │ │ │ │ - eorseq r3, r5, r0, asr #24 │ │ │ │ + eorseq r3, r5, r8, lsr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e644 │ │ │ │ + bl 0xfec6e86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ tstls r1, lr, lsl r6 │ │ │ │ @ instruction: 0xf7ff9c06 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi fp, [r2], -r0, asr #2 │ │ │ │ @@ -269355,15 +269493,15 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x460d4610 │ │ │ │ strvc lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ stc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ cmplt r0, r9, lsl #2 │ │ │ │ - blcc 0x1714c4 │ │ │ │ + blcc 0x1716ec │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andeq r1, lr, #40, 18 @ 0xa0000 │ │ │ │ @ instruction: 0xf04f211d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46294630 │ │ │ │ @@ -269371,61 +269509,61 @@ │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d02f │ │ │ │ eorsle r0, lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstcs r6, lr, lsr #32 │ │ │ │ stmdavs r2, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - mvncc pc, fp, asr #12 │ │ │ │ + bicspl pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ stmib sp, {r4, r5, pc}^ │ │ │ │ andlt r7, r4, sl, lsl #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmdalt r6, {r1, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x0032f729 │ │ │ │ ldrtmi r6, [sl], -r0, asr #16 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ @ instruction: 0xf19e8000 │ │ │ │ - @ instruction: 0xf1b1f827 │ │ │ │ + @ instruction: 0xf1b1f813 │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b0 │ │ │ │ strmi r4, [r2], -fp, lsl #12 │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1662302 │ │ │ │ - ldmib sp, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r1, {r1, r8, r9, sp} │ │ │ │ stmiavs r3, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - blle 0xff4a2550 │ │ │ │ + blle 0xff4a2778 │ │ │ │ smlabbcs r0, r3, r8, r6 │ │ │ │ adcsmi r4, fp, #60817408 @ 0x3a00000 │ │ │ │ movweq lr, #19313 @ 0x4b71 │ │ │ │ sbcvs fp, r7, r4, lsr #31 │ │ │ │ - ble 0xfee28df0 │ │ │ │ + ble 0xfee29018 │ │ │ │ stmvs r3, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - @ instruction: 0x31a4f64b │ │ │ │ + orrspl pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorscc pc, fp, #64, 4 │ │ │ │ mrc2 1, 5, pc, cr10, cr6, {1} │ │ │ │ - eorseq r3, r5, r8, asr ip │ │ │ │ + eorseq r3, r5, r0, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e794 │ │ │ │ + bl 0xfec6e9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @ instruction: 0x2109fb93 │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1e61b4 │ │ │ │ + blcs 0x1e63dc │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -269437,81 +269575,81 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, fp, asr #12 │ │ │ │ + mvnpl pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00c6f729 │ │ │ │ + cdplt 7, 11, cr15, cr2, cr9, {1} │ │ │ │ @ instruction: 0xf19d6840 │ │ │ │ - tstpcs r0, r1, asr pc @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, lsr pc @ p-variant is OBSOLETE │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ - @ instruction: 0xf872f166 │ │ │ │ + @ instruction: 0xf876f166 │ │ │ │ andcs r9, r0, #2048 @ 0x800 │ │ │ │ ldrb r6, [r7, r1, lsl #16] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ - blmi 0x1d7af8 │ │ │ │ + vsra.s64 d21, d12, #64 │ │ │ │ + blmi 0x1d7d20 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1363255 │ │ │ │ svclt 0x0000fe5b │ │ │ │ - eorseq r3, r5, ip, ror #24 │ │ │ │ + eorseq r3, r5, r4, ror #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e854 │ │ │ │ + bl 0xfec6ea7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4b3e │ │ │ │ stcls 6, cr4, [r6], #-88 @ 0xffffffa8 │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xc55672 │ │ │ │ + blx 0xc5589a │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ - blcs 0x1b1688 │ │ │ │ - blcs 0x20b718 │ │ │ │ - blcs 0x18b6d4 │ │ │ │ + blcs 0x1b18b0 │ │ │ │ + blcs 0x20b940 │ │ │ │ + blcs 0x18b8fc │ │ │ │ stmdavs r4, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf192a802 │ │ │ │ - stmdbge r2, {r1, r4, r5, r7, r8, fp, sp, lr, pc} │ │ │ │ + stmdbge r2, {r1, r2, r4, r5, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf19c4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2, lsr fp │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ tstls r0, ip, lsl #6 │ │ │ │ @ instruction: 0xe01a47b0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmvs r2, {r1, r2, r3, r6, r8, ip, lr, pc} │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x93264631 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ - mvnscc pc, fp, asr #12 │ │ │ │ + mvnspl pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7294300 │ │ │ │ - blmi 0x8d7458 │ │ │ │ - blls 0x8f1750 │ │ │ │ + blmi 0x8d7230 │ │ │ │ + blls 0x8f1978 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf802f166 │ │ │ │ + @ instruction: 0xf806f166 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x462833ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ @ instruction: 0xe7e247b0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -269519,174 +269657,174 @@ │ │ │ │ tstcs r9, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9126 │ │ │ │ @ instruction: 0x462833ff │ │ │ │ eorlt r4, r1, r1, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ andcs r4, r0, r8, lsl #14 │ │ │ │ - @ instruction: 0x31a4f64b │ │ │ │ + orrspl pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbcc pc, pc, #64, 4 │ │ │ │ ldc2l 1, cr15, [r2, #216] @ 0xd8 │ │ │ │ - blx 0xfe7d3dea │ │ │ │ + blx 0xfe2d4012 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r0, lsl #25 │ │ │ │ + eorseq r3, r5, r8, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e96c │ │ │ │ + bl 0xfec6eb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #30 │ │ │ │ adclt r4, r1, r6, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ stmdacs r0, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r1, r3, r6, ip, lr, pc} │ │ │ │ eorsle r2, r9, r2, lsl #22 │ │ │ │ andsle r2, r9, r4, lsl #22 │ │ │ │ cmple lr, r1, lsl #22 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ - stmdb r6!, {r1, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb sl!, {r1, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r0], -r2, lsl #18 │ │ │ │ - ldc2 1, cr15, [r0], #-624 @ 0xfffffd90 │ │ │ │ + ldc2 1, cr15, [ip], {156} @ 0x9c │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ - @ instruction: 0xffaaf165 │ │ │ │ + @ instruction: 0xffaef165 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, ip, r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #18 │ │ │ │ - blx 0x15557d2 │ │ │ │ + blx 0x15559fa │ │ │ │ svclt 0x00181e02 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r3], -r1, asr #4 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ - blmi 0x7a9688 │ │ │ │ - blls 0x8f1854 │ │ │ │ + blmi 0x7a98b0 │ │ │ │ + blls 0x8f1a7c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf7297300 │ │ │ │ - @ instruction: 0xe7e2febf │ │ │ │ + strb pc, [r2, fp, lsr #27]! @ │ │ │ │ ldrb sl, [r4, r2, lsl #18] │ │ │ │ @ instruction: 0xf04f2109 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ @ instruction: 0xf1a3e7d7 │ │ │ │ - andcs pc, r0, fp, lsr #22 │ │ │ │ - @ instruction: 0x31a4f64b │ │ │ │ + andcs pc, r0, r7, lsl fp @ │ │ │ │ + orrspl pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andls r7, r0, r2, ror #4 │ │ │ │ ldc2l 1, cr15, [r6, #-216] @ 0xffffff28 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r5, r8, ip, r3 │ │ │ │ - eorseq r3, r5, r8, lsl #26 │ │ │ │ + mlaseq r5, r0, lr, r3 │ │ │ │ + eorseq r3, r5, r0, lsl #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsr #1 │ │ │ │ strmi r4, [r7], -r1, asr #22 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldrdhi pc, [r0], sp @ │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 7, 1, cr15, cr12, cr9, {1} │ │ │ │ + stc2 7, cr15, [r8, #-164] @ 0xffffff5c │ │ │ │ strtmi fp, [r9], -r8, lsr #3 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf1b0fb5b │ │ │ │ - blle 0xe1a898 │ │ │ │ + blle 0xe1aac0 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ @ instruction: 0xf64b8008 │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vaddw.s8 q11, q0, d4 │ │ │ │ movwls r0, #12591 @ 0x312f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 7, cr15, cr4, cr9, {1} │ │ │ │ + stc2l 7, cr15, [r0, #-164]! @ 0xffffff5c │ │ │ │ @ instruction: 0x4601e013 │ │ │ │ stmdage r4, {r4, r5, r6, r9, sp} │ │ │ │ - ldm sl, {r1, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldm lr, {r1, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x11558c6 │ │ │ │ + blx 0x1155aee │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [ip], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ - blmi 0xaa97a0 │ │ │ │ - blls 0x97194c │ │ │ │ + blmi 0xaa99c8 │ │ │ │ + blls 0x971b74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_svc │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x8780c4 │ │ │ │ - blls 0x971970 │ │ │ │ + blmi 0x8782ec │ │ │ │ + blls 0x971b98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9128 │ │ │ │ @ instruction: 0x463833ff │ │ │ │ eorlt r4, r2, r1, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #5896 @ 0x1708 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xffe4f023 │ │ │ │ stmdbge r4, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8d0f19e │ │ │ │ + @ instruction: 0xf8bcf19e │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ - cdp2 1, 14, cr15, cr4, cr5, {3} │ │ │ │ + cdp2 1, 14, cr15, cr8, cr5, {3} │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ ldrtmi r1, [r8], -r3, ror #15 │ │ │ │ ldrmi r9, [r0, r0, lsl #2]! │ │ │ │ stmdbge r4, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r1], -sp, lsl #21 │ │ │ │ strmi r4, [r3], -r2, lsl #12 │ │ │ │ rscsle r2, r2, r0, lsl #16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r3], -r1, asr #4 │ │ │ │ smlattcs lr, sp, r7, lr │ │ │ │ @ instruction: 0xf1a3e7ae │ │ │ │ - svclt 0x0000fa8d │ │ │ │ + svclt 0x0000fa79 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6eb84 │ │ │ │ + bl 0xfec6edac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ movwls r4, #13844 @ 0x3614 │ │ │ │ - ldc2 7, cr15, [r4, #164] @ 0xa4 │ │ │ │ + stc2 7, cr15, [r0], {41} @ 0x29 │ │ │ │ mvnlt r9, r3, lsl #18 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf1b0fad3 │ │ │ │ svclt 0x00b80c00 │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ @ instruction: 0x4622db1b │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - tstpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 7, cr15, [ip, #164]! @ 0xa4 │ │ │ │ + ldc2l 7, cr15, [r8], {41} @ 0x29 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x1e02fab5 │ │ │ │ @@ -269699,19 +269837,19 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ biclt pc, r0, r5, ror pc @ │ │ │ │ - stc2l 1, cr15, [lr], {120} @ 0x78 │ │ │ │ + ldc2l 1, cr15, [r2], {120} @ 0x78 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ smlawtlt r0, r4, r7, r1 │ │ │ │ @ instruction: 0xf1659003 │ │ │ │ - bls 0x2173f4 │ │ │ │ + bls 0x21762c │ │ │ │ strtmi r6, [r3], -r1, lsl #16 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r4, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -269721,36 +269859,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [sp], -r8, lsl #1 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8dd9f0e │ │ │ │ movwls r8, #24636 @ 0x603c │ │ │ │ - stc2 7, cr15, [r8, #-164]! @ 0xffffff5c │ │ │ │ + ldc2 7, cr15, [r4], {41} @ 0x29 │ │ │ │ @ instruction: 0xb3209906 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlsne.f32 s30, s6, s15 │ │ │ │ @ instruction: 0x4641db30 │ │ │ │ movwls r4, #26168 @ 0x6638 │ │ │ │ - blx 0x1955a84 │ │ │ │ + blx 0x1955cac │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ andls sp, r4, r2, asr fp │ │ │ │ movwls r4, #1570 @ 0x622 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ movwls r9, #14082 @ 0x3702 │ │ │ │ - msrmi R12_usr, fp │ │ │ │ + tstpvs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2l 7, cr15, [sl, #-164]! @ 0xffffff5c │ │ │ │ + stc2l 7, cr15, [r6], #-164 @ 0xffffff5c │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ - blx 0x11d5ac0 │ │ │ │ + blx 0x11d5ce8 │ │ │ │ ldcle 14, cr1, [r1], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [lr, -pc] │ │ │ │ @ instruction: 0x46294630 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ @@ -269764,43 +269902,43 @@ │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ vmlane.f32 s30, s4, s7 │ │ │ │ movwcs sp, #7648 @ 0x1de0 │ │ │ │ @ instruction: 0x46184639 │ │ │ │ cdp2 0, 15, cr15, cr6, cr3, {1} │ │ │ │ @ instruction: 0xb1b84601 │ │ │ │ @ instruction: 0xf1784620 │ │ │ │ - strmi pc, [r1], -r7, ror #24 │ │ │ │ + strmi pc, [r1], -fp, ror #24 │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ andcc lr, r6, sp, asr #19 │ │ │ │ - ldc2l 1, cr15, [r0, #404]! @ 0x194 │ │ │ │ + ldc2l 1, cr15, [r4, #404]! @ 0x194 │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ strb r6, [lr, r1, lsl #16] │ │ │ │ @ instruction: 0xf04f4241 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0xe7c833ff │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ andeq pc, sp, #111 @ 0x6f │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ed54 │ │ │ │ + bl 0xfec6ef7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ movwls r4, #13845 @ 0x3615 │ │ │ │ - stc2 7, cr15, [ip], #164 @ 0xa4 │ │ │ │ + blx 0xfe755a36 │ │ │ │ stmdbls r3, {r3, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x1e04f9eb │ │ │ │ strtmi sp, [sl], -sp, lsr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64b9400 │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ @ instruction: 0xf729012f │ │ │ │ - andlt pc, r5, r9, lsl #26 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls r3, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9d0f7ff │ │ │ │ @@ -269823,41 +269961,41 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ cdp2 0, 7, cr15, cr14, cr3, {1} │ │ │ │ @ instruction: 0xf177b1c8 │ │ │ │ - strmi pc, [r5], -r7, lsr #20 │ │ │ │ + strmi pc, [r5], -fp, lsr #20 │ │ │ │ mcrrne 7, 12, r1, r2, cr3 │ │ │ │ strtmi sp, [sl], -sp │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xb00547b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwls fp, #15856 @ 0x3df0 │ │ │ │ - stc2l 1, cr15, [lr, #-404]! @ 0xfffffe6c │ │ │ │ + ldc2l 1, cr15, [r2, #-404]! @ 0xfffffe6c │ │ │ │ stmdavs r4, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ smlattcs lr, fp, r7, lr │ │ │ │ svclt 0x0000e7ba │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ee44 │ │ │ │ + bl 0xfec6f06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - ldc2 7, cr15, [r4], #-164 @ 0xffffff5c │ │ │ │ + blx 0x955b26 │ │ │ │ movwcs fp, #416 @ 0x1a0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - cmppmi r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2 7, cr15, [r6], {41} @ 0x29 │ │ │ │ + blx 0xfe1d5b3e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ orrlt r2, r4, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @@ -269873,36 +270011,36 @@ │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ strmi pc, [r4], -r3, lsr #28 │ │ │ │ @ instruction: 0xf122b1c0 │ │ │ │ movwcs pc, #3079 @ 0xc07 @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf98cf164 │ │ │ │ - blt 0x5c64d0 │ │ │ │ + blt 0x5c66f8 │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strb r2, [fp, lr, lsl #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6eefc │ │ │ │ + bl 0xfec6f124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6420135 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x18d3dd4 │ │ │ │ + blx 0x18d3ffc │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwge fp, #61811 @ 0xf173 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -269916,27 +270054,27 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6ef7c │ │ │ │ + bl 0xfec6f1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x2295d8 │ │ │ │ + blls 0x229800 │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - tstppl ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02c012f │ │ │ │ @ instruction: 0xf500fa17 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmnlt r3, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r2, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -269947,28 +270085,28 @@ │ │ │ │ andlt r4, r2, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6eff8 │ │ │ │ + bl 0xfec6f220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r9, [sp], -r6, lsl #22 │ │ │ │ @ instruction: 0xb12b461c │ │ │ │ @ instruction: 0xf8d04614 │ │ │ │ @ instruction: 0x46252290 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vmov.i32 d21, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6420235 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf9d6f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -269979,29 +270117,29 @@ │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6f078 │ │ │ │ + bl 0xfec6f2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x2296d4 │ │ │ │ + blls 0x2298fc │ │ │ │ @ instruction: 0xf8d0b143 │ │ │ │ @ instruction: 0xf1b32290 │ │ │ │ svclt 0x00180419 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x117e94 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x1180bc @ │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6420135 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf994f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -270012,28 +270150,28 @@ │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f0fc │ │ │ │ + bl 0xfec6f324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - blls 0x329720 │ │ │ │ + blls 0x329948 │ │ │ │ @ instruction: 0xf643b3a3 │ │ │ │ - vorr.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x46140535 │ │ │ │ @ instruction: 0xf8d64617 │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf954f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -270044,52 +270182,52 @@ │ │ │ │ andsvc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vorr.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf6420535 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ strls r0, [r0, #-559] @ 0xfffffdd1 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf926f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ movwcs r1, #4676 @ 0x1244 │ │ │ │ ldrmi r3, [sl], -r1, lsl #18 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ msrlt CPSR_f, r7, lsr #25 │ │ │ │ strtmi r7, [r7], -r4, lsl #16 │ │ │ │ @ instruction: 0xf8d0e7b3 │ │ │ │ ldrb r1, [r2, r8, asr #6]! │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x117fc0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x1181e8 @ │ │ │ │ strtmi r2, [r7], -lr, lsl #6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f1d0 │ │ │ │ + bl 0xfec6f3f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0x1129858 │ │ │ │ + blmi 0x1129a80 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ orrlt r0, r9, #0, 6 │ │ │ │ - ldrpl pc, [ip, #-1603] @ 0xfffff9bd │ │ │ │ + ldrvc pc, [r4, #-1603] @ 0xfffff9bd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf8d64617 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8e4f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #411 @ 0x19b │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ @@ -270098,78 +270236,78 @@ │ │ │ │ andlt sp, r7, sl, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8c0bdf0 │ │ │ │ @ instruction: 0xe7eb7210 │ │ │ │ - blvc 0x9536d0 │ │ │ │ + blvc 0x9538f8 │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vorr.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf6420535 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ strls r0, [r0, #-559] @ 0xfffffdd1 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blvc 0x1d36a8 │ │ │ │ + blvc 0x1d38d0 │ │ │ │ @ instruction: 0xf8b4f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b9db │ │ │ │ movwcs r1, #580 @ 0x244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ - bl 0x466520 │ │ │ │ + bl 0x466748 │ │ │ │ ldrtmi r0, [r0], -r3, lsl #4 │ │ │ │ - blx 0xfe955e1a │ │ │ │ - blls 0x1c66dc │ │ │ │ - blt 0x7fe8ac │ │ │ │ + blx 0xfe456040 │ │ │ │ + blls 0x1c6904 │ │ │ │ + blt 0x7fead4 │ │ │ │ addsmi fp, pc, #73728 @ 0x12000 │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ strtmi fp, [r7], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0a7 │ │ │ │ strdcs r3, [fp, #-127] @ 0xffffff81 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x1180b8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x1182e0 @ │ │ │ │ @ instruction: 0xf8d0e79d │ │ │ │ strb r1, [r2, r8, asr #6]! │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xe79434ff │ │ │ │ - cdp2 1, 14, cr15, cr0, cr2, {5} │ │ │ │ + cdp2 1, 12, cr15, cr12, cr2, {5} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f2e8 │ │ │ │ + bl 0xfec6f510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4617231b │ │ │ │ - ldrpl pc, [ip], #-1603 @ 0xfffff9bd │ │ │ │ + ldrvc pc, [r4], #-1603 @ 0xfffff9bd │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ strmi r0, [r5], -pc, lsr #2 │ │ │ │ @ instruction: 0xf866f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3cb │ │ │ │ @ instruction: 0xf5051258 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ movtlt r3, #13148 @ 0x335c │ │ │ │ tstcc r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xff9d41c6 │ │ │ │ - blls 0x344e5c │ │ │ │ + blx 0xff9d43ee │ │ │ │ + blls 0x345084 │ │ │ │ @ instruction: 0xb3bb6806 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02c012f │ │ │ │ @ instruction: 0xf500f843 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ biclt r3, fp, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r3, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -270192,47 +270330,47 @@ │ │ │ │ @ instruction: 0xe7c51bf6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ mrcmi 0, 5, fp, cr9, cr3, {4} │ │ │ │ @ instruction: 0xf6432500 │ │ │ │ - vmov.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ tstcs fp, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xf6429507 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r6!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9611 │ │ │ │ @ instruction: 0xf02b0600 │ │ │ │ @ instruction: 0xf500fff5 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x124f70 │ │ │ │ + blcs 0x125198 │ │ │ │ @ instruction: 0xf8d0d04b │ │ │ │ tstcs fp, #80, 4 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xffe0f02b │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3d3 │ │ │ │ mrcne 2, 3, r6, cr11, cr8, {2} │ │ │ │ ldmdale r8!, {r4, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ strbeq r0, [r4], #-1117 @ 0xfffffba3 │ │ │ │ bicseq r0, lr, #-822083584 @ 0xcf000000 │ │ │ │ adcseq r0, r5, #536870927 @ 0x2000000f │ │ │ │ rsbeq r0, r8, #144, 4 │ │ │ │ orrseq r0, r6, #335544323 @ 0x14000003 │ │ │ │ - ldrbeq r0, [pc], #55 @ 0x118250 │ │ │ │ + ldrbeq r0, [pc], #55 @ 0x118478 │ │ │ │ ldreq r0, [r6, #-815] @ 0xfffffcd1 │ │ │ │ subseq r0, r9, #-939524093 @ 0xc8000003 │ │ │ │ andseq r0, r0, #60, 4 @ 0xc0000003 │ │ │ │ eorseq r0, r7, sl, lsl r1 │ │ │ │ adcseq r0, sp, ip, lsl #3 │ │ │ │ subeq r0, fp, r7, lsr r0 │ │ │ │ mlaseq r7, lr, r0, r0 │ │ │ │ @@ -270250,88 +270388,88 @@ │ │ │ │ @ instruction: 0xf8d00100 │ │ │ │ @ instruction: 0xe7b27210 │ │ │ │ andsvs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vabd.s8 q15, , │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ @ instruction: 0x463b0496 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ - stc2 1, cr15, [r2], #-648 @ 0xfffffd78 │ │ │ │ + stc2 1, cr15, [lr], {162} @ 0xa2 │ │ │ │ andcs r6, r0, #2162688 @ 0x210000 │ │ │ │ @ instruction: 0xf6f94628 │ │ │ │ - @ instruction: 0xf6f8fe23 │ │ │ │ - @ instruction: 0xf505fc23 │ │ │ │ + @ instruction: 0xf6f8fd0f │ │ │ │ + @ instruction: 0xf505fb0f │ │ │ │ svccs 0x00205300 │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ @ instruction: 0xf000335c │ │ │ │ - blcs 0x139d10 │ │ │ │ + blcs 0x139f38 │ │ │ │ ldrbhi pc, [r3], r0 @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x2d437e │ │ │ │ + blx 0x2d45a6 │ │ │ │ @ instruction: 0xf898b178 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5854 @ 0x16de │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfff54398 │ │ │ │ + blx 0xfff545c0 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d586dd │ │ │ │ @ instruction: 0x210e2290 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ adcsne pc, r0, r2, asr #17 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500ff55 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1250b0 │ │ │ │ + blcs 0x1252d8 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x16e11a0 │ │ │ │ - blls 0x5723bc │ │ │ │ + blmi 0x16e13c8 │ │ │ │ + blls 0x5725e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r3, r4, lsr r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ addsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500ff23 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125114 │ │ │ │ + blcs 0x12533c │ │ │ │ strhi pc, [sp], #0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ movwcs lr, #1997 @ 0x7cd │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8d54698 │ │ │ │ @ instruction: 0x46317290 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5337 @ 0x14d9 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfe554468 │ │ │ │ + blx 0xfe554690 │ │ │ │ addsle r2, r8, r0, lsl #16 │ │ │ │ ldrsbtvs pc, [ip], r7 @ │ │ │ │ ldrmi r6, [r9], r3, lsl #16 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf8d78677 │ │ │ │ @ instruction: 0x960d30b8 │ │ │ │ movwls sl, #52748 @ 0xce0c │ │ │ │ @@ -270343,71 +270481,71 @@ │ │ │ │ movwcs r8, #1118 @ 0x45e │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0079f43f │ │ │ │ subvs r2, r3, r0, lsl #6 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ - blge 0x525c3c │ │ │ │ + blge 0x525e64 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ addsmi r3, lr, #8, 14 @ 0x200000 │ │ │ │ str sp, [r3, r6, ror #3]! │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fec7 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1251cc │ │ │ │ + blcs 0x1253f4 │ │ │ │ ldrbhi pc, [r2], #0 @ │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7702394 │ │ │ │ addsne pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrsbtpl pc, [r0], r1 @ │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf02b9400 │ │ │ │ @ instruction: 0xf500fea9 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125208 │ │ │ │ + blcs 0x125430 │ │ │ │ ldrbthi pc, [r0], #-0 @ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7545394 │ │ │ │ - blcc 0xfe7caca8 │ │ │ │ + blcc 0xfe7caed0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ cmppcc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldrbthi pc, [r7], #-0 @ │ │ │ │ andcs sl, r1, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf198330a │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d18-d21}, [pc], r8 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ svcls 0x000a339a │ │ │ │ smlatbcs r3, r2, fp, pc @ │ │ │ │ - blx 0x1dec32 │ │ │ │ - bl 0x115c8ec │ │ │ │ + blx 0x1dee5a │ │ │ │ + bl 0x115cb14 │ │ │ │ @ instruction: 0xf50571e7 │ │ │ │ @ instruction: 0xf64f5300 │ │ │ │ vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0x46982096 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ - blne 0xff6f2520 │ │ │ │ - bl 0x1972610 │ │ │ │ - blcs 0x11a914 │ │ │ │ + blne 0xff6f2748 │ │ │ │ + bl 0x1972838 │ │ │ │ + blcs 0x11ab3c │ │ │ │ strbhi pc, [r4], #-0 @ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf9f0f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #3832 @ 0xef8 │ │ │ │ subvs r6, r3, r7 │ │ │ │ @@ -270437,16 +270575,16 @@ │ │ │ │ movwcs r8, #5367 @ 0x14f7 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ ldmib r3, {r1, fp, sp, lr}^ │ │ │ │ - bl 0xfeae6200 │ │ │ │ - bne 0xdb1b4 │ │ │ │ + bl 0xfeae6428 │ │ │ │ + bne 0xdb3dc │ │ │ │ svclt 0x00382f01 │ │ │ │ adcsmi r2, sl, #262144 @ 0x40000 │ │ │ │ strhi pc, [r2, #-192] @ 0xffffff40 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf10685a5 │ │ │ │ movwcs r0, #264 @ 0x108 │ │ │ │ @@ -270468,32 +270606,32 @@ │ │ │ │ @ instruction: 0xf0236dd9 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr3, cr15, {3} @ │ │ │ │ rscscc pc, pc, #8, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsr #32 │ │ │ │ svcne 0x0001f812 │ │ │ │ andsvc fp, r0, r1, lsl #18 │ │ │ │ - bl 0xfe9e5228 │ │ │ │ + bl 0xfe9e5450 │ │ │ │ adcsmi r0, r3, #8, 6 @ 0x20000000 │ │ │ │ tstcs fp, #-738197501 @ 0xd4000003 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r0, #172] @ 0xac │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, r2, lsl #11 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ @ instruction: 0xe67a0194 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x1253d4 │ │ │ │ + blcs 0x1255fc │ │ │ │ strhi pc, [r5], #-0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf944f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ae4c │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270501,112 +270639,112 @@ │ │ │ │ movwcs r8, #5146 @ 0x141a │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf934f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - cmnppl r1, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r9, r7, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff3301 │ │ │ │ strb pc, [lr], -pc, asr #20 @ │ │ │ │ @ instruction: 0xf1942000 │ │ │ │ - @ instruction: 0x4606fd1d │ │ │ │ + strmi pc, [r6], -r9, lsl #26 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ tstcs fp, #144, 8 @ 0x90000000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [r4, #172] @ 0xac │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #955 @ 0x3bb │ │ │ │ orrsvs lr, r4, #192, 18 @ 0x300000 │ │ │ │ @ instruction: 0xf193e631 │ │ │ │ - @ instruction: 0xf648ffeb │ │ │ │ + @ instruction: 0xf648ffd7 │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x17c601db │ │ │ │ strls r2, [r0], #-795 @ 0xfffffce5 │ │ │ │ andne pc, r0, #132096 @ 0x20400 │ │ │ │ - bl 0xff2a9fa4 │ │ │ │ + bl 0xff2aa1cc │ │ │ │ ldrb r3, [sp, r2, lsr #12] │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4860 @ 0x12fc │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r5, #252]! @ 0xfc │ │ │ │ tstcs fp, #393216 @ 0x60000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpmi r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stc2l 0, cr15, [lr, #-172] @ 0xffffff54 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8900ff6 │ │ │ │ - blcs 0x1254c0 │ │ │ │ + blcs 0x1256e8 │ │ │ │ @ instruction: 0xf8c0d1c7 │ │ │ │ ldrb r6, [sl, #528]! @ 0x210 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fd37 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1254ec │ │ │ │ + blcs 0x125714 │ │ │ │ cmpphi r5, #0 @ p-variant is OBSOLETE │ │ │ │ movtcc pc, #35024 @ 0x88d0 @ │ │ │ │ - blcc 0x16178c │ │ │ │ + blcc 0x1619b4 │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vrshr.s64 q9, q6, #64 │ │ │ │ - @ instruction: 0xf6472296 │ │ │ │ - vsra.s64 q11, , #64 │ │ │ │ + vqsub.s8 d18, d24, d6 │ │ │ │ + vorr.i32 d17, #9 @ 0x00000009 │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ stc2 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf505e5d5 │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4927 @ 0x133f │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7, #252]! @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x1327e8 │ │ │ │ + blcs 0x132a10 │ │ │ │ orrshi pc, fp, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf890f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r3, r4, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8984699 │ │ │ │ - blcs 0x12555c │ │ │ │ + blcs 0x125784 │ │ │ │ ldrhi pc, [sp], #-0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7, #252] @ 0xfc │ │ │ │ strbmi r6, [fp], -r4, lsl #16 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - bicseq pc, sp, r8, asr #4 │ │ │ │ + tstpcc r5, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ ldr pc, [r8, #3437] @ 0xd6d │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x125598 │ │ │ │ + blcs 0x1257c0 │ │ │ │ tstphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf862f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad6a │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270623,15 +270761,15 @@ │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf842f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r1, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vsra.s64 q8, , #64 │ │ │ │ + vaddw.s8 , q0, d5 │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ ldc2l 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf505e55b │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4682 @ 0x124a │ │ │ │ @@ -270644,51 +270782,51 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4974 @ 0x136e │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sp, #-252] @ 0xffffff04 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x1328fc │ │ │ │ + blcs 0x132b24 │ │ │ │ @ instruction: 0x83bbf000 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sp, #-252] @ 0xffffff04 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ @ instruction: 0xf890f146 │ │ │ │ @ instruction: 0xf1994606 │ │ │ │ - rscslt pc, sl, #618496 @ 0x97000 │ │ │ │ + rscslt pc, sl, #536576 @ 0x83000 │ │ │ │ andls r9, r1, #0 │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ @ instruction: 0xf64ba807 │ │ │ │ - vmvn.i32 q10, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q11, d0, d0[7] │ │ │ │ @ instruction: 0xf1a2022f │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mcrrne 11, 0, sp, r6, cr6 │ │ │ │ vrshl.s8 q10, q3, q0 │ │ │ │ stmdals r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - @ instruction: 0xf884f18f │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0xf888f18f │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fc4b │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0x1216c4 │ │ │ │ + bcs 0x1218ec │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ ldrbt r0, [r4], #404 @ 0x194 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x1256e0 │ │ │ │ + blcs 0x125908 │ │ │ │ bicshi pc, r8, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffbef022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898acc6 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270696,45 +270834,45 @@ │ │ │ │ movwcs r8, #4827 @ 0x12db │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xffaef022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r1, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf6474628 │ │ │ │ - vmla.f d21, d16, d1[7] │ │ │ │ + vmax.s8 d20, d8, d24 │ │ │ │ + vorr.i32 d16, #5 @ 0x00000005 │ │ │ │ movwls r0, #8465 @ 0x2111 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ stc2l 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf505e4c5 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0x12573c │ │ │ │ + blcs 0x125964 │ │ │ │ bichi pc, fp, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff90f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r3, r4, r7, sl, fp, sp, pc} │ │ │ │ - msrvs (UNDEF: 109), r7 │ │ │ │ + orrseq pc, r5, r8, asr #4 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ strt pc, [ip], #3533 @ 0xdcd │ │ │ │ @ instruction: 0xf0234630 │ │ │ │ cdpne 8, 0, cr15, cr7, cr13, {0} │ │ │ │ rsbhi pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284633 │ │ │ │ rsccs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - mvnsmi pc, r7, asr #12 │ │ │ │ + tstpvc r9, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9700 │ │ │ │ ldr pc, [r8], #3221 @ 0xc95 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x125798 │ │ │ │ + blcs 0x1259c0 │ │ │ │ andhi pc, sp, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff62f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac6a │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270750,137 +270888,137 @@ │ │ │ │ movwcs r8, #4868 @ 0x1304 │ │ │ │ @ instruction: 0xf1062208 │ │ │ │ @ instruction: 0x46180110 │ │ │ │ @ instruction: 0xff42f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r1, r3, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf898469a │ │ │ │ - blcs 0x1257f8 │ │ │ │ + blcs 0x125a20 │ │ │ │ movwhi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #24, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf1096801 │ │ │ │ ldrtmi r0, [sl], -r1, lsl #6 │ │ │ │ tstcc r1, r8, lsr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6479101 │ │ │ │ - vbic.i32 , #1 @ 0x00000001 │ │ │ │ + vsra.s64 d23, d9, #64 │ │ │ │ @ instruction: 0xf7fe0111 │ │ │ │ strb pc, [r6], #-4039 @ 0xfffff039 @ │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4417 @ 0x1141 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ @ instruction: 0xf6476802 │ │ │ │ - vbic.i32 , #1 @ 0x00000001 │ │ │ │ + vsra.s64 d23, d9, #64 │ │ │ │ @ instruction: 0x46280111 │ │ │ │ - blx 0x1d6aea │ │ │ │ + blx 0x1d6d12 │ │ │ │ @ instruction: 0xf505e42d │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4336 @ 0x10f0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x115c10 │ │ │ │ + blge 0x115e38 │ │ │ │ ldrmi r6, [r9], r3, lsl #16 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4638 @ 0x121e │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffd15c30 │ │ │ │ + blge 0xffd15e58 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x132b58 │ │ │ │ + blcs 0x132d80 │ │ │ │ addhi pc, r1, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff915c50 │ │ │ │ + blge 0xff915e78 │ │ │ │ strbmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf0224698 │ │ │ │ strmi pc, [r6], -r5, lsl #31 │ │ │ │ stmdacs r0, {r0, r1, r2, ip, pc} │ │ │ │ - blge 0xff695c64 │ │ │ │ + blge 0xff695e8c │ │ │ │ svclt 0x00842f0b │ │ │ │ @ instruction: 0xf8d52116 │ │ │ │ vqsub.s8 d2, d16, d0 │ │ │ │ @ instruction: 0xf64b8224 │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf191012f │ │ │ │ - strmi pc, [r1], -r9, asr #16 │ │ │ │ + strmi pc, [r1], -r5, asr #16 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ svccs 0x000382e8 │ │ │ │ svccs 0x0007d903 │ │ │ │ smlabbcs r2, ip, pc, fp @ │ │ │ │ tstls r5, r1, lsl #2 │ │ │ │ @ instruction: 0xf85cf7fe │ │ │ │ strmi r9, [r6], -r5, lsl #18 │ │ │ │ @ instruction: 0xf8aef7fe │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fb11 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0x121938 │ │ │ │ + bcs 0x121b60 │ │ │ │ sbcshi pc, r9, #0 │ │ │ │ stmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf7ff6294 │ │ │ │ strcs fp, [r1], #-3004 @ 0xfffff444 │ │ │ │ @ instruction: 0x46284633 │ │ │ │ rsccs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - mvnsmi pc, r7, asr #12 │ │ │ │ + tstpvc r9, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ @ instruction: 0xf7fffba9 │ │ │ │ @ instruction: 0xf505bbac │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0x125970 │ │ │ │ + blcs 0x125b98 │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 7, cr15, cr6, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r1, r2, r3, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fad7 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1259ac │ │ │ │ + blcs 0x125bd4 │ │ │ │ msrhi CPSR_fsxc, r0 │ │ │ │ movtmi pc, #35024 @ 0x88d0 @ │ │ │ │ ldrtmi r3, [r3], -r0, asr #24 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf6470211 │ │ │ │ - vmla.f d23, d16, d1[1] │ │ │ │ + vrshr.s64 d23, d9, #64 │ │ │ │ + vqsub.s8 d16, d8, d1 │ │ │ │ + vmla.f d17, d16, d1[7] │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ ldc2l 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ - bllt 0x1e96c60 │ │ │ │ + bllt 0x1e96e88 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x1259e0 │ │ │ │ + blcs 0x125c08 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 3, cr15, cr14, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ab46 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270888,15 +271026,15 @@ │ │ │ │ movwcs r8, #4421 @ 0x1145 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 2, cr15, cr14, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r1, r2, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - cmnppl r1, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r9, r7, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe3301 │ │ │ │ @ instruction: 0xf7fffe61 │ │ │ │ @ instruction: 0xf04fbb48 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ andcs fp, r4, #67584 @ 0x10800 │ │ │ │ @@ -270906,86 +271044,86 @@ │ │ │ │ ldmdavs r3!, {r2, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff6003 │ │ │ │ movwcs fp, #7075 @ 0x1ba3 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0010f47f │ │ │ │ - bllt 0x496cf4 │ │ │ │ + bllt 0x496f1c │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [ip, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac37 │ │ │ │ movwcs fp, #6914 @ 0x1b02 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ - blt 0xfff16d20 │ │ │ │ + blt 0xfff16f48 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r6, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffae28 │ │ │ │ movwcs fp, #6892 @ 0x1aec │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ - blt 0xff996d4c │ │ │ │ + blt 0xff996f74 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r0, #136] @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebf │ │ │ │ movwcs fp, #6870 @ 0x1ad6 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blt 0xff416d78 │ │ │ │ + blt 0xff416fa0 │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - blt 0xffa96d80 │ │ │ │ + blt 0xffa96fa8 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xad5f90 │ │ │ │ - blt 0xff096d94 │ │ │ │ + blge 0xad61b8 │ │ │ │ + blt 0xff096fbc │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfee95ea4 │ │ │ │ + bge 0xfee960cc │ │ │ │ @ instruction: 0xf7ff6007 │ │ │ │ stmdage r8, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - @ instruction: 0xf9f8f194 │ │ │ │ + @ instruction: 0xf9e4f194 │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ strbmi pc, [sl, -pc, asr #8] @ │ │ │ │ ldrcc pc, [sl, r3, asr #13] │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ - b 0x111f73c │ │ │ │ - bl 0x1931118 │ │ │ │ + b 0x111f964 │ │ │ │ + bl 0x1931340 │ │ │ │ ldmne fp, {r1}^ │ │ │ │ ldmne fp, {r6, r8, lr}^ │ │ │ │ ldmdane fp, {r6, r8, lr}^ │ │ │ │ @ instruction: 0x0c00eb42 │ │ │ │ stmdbls r9, {r3, r9, fp, ip, pc} │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ mrrcvc 10, 4, lr, r3, cr12 │ │ │ │ - blx 0xfe999162 │ │ │ │ + blx 0xfe99938a │ │ │ │ ldmne r2, {r0, r1, r2, sp}^ │ │ │ │ tstpeq r1, r7, lsl #22 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #22 │ │ │ │ - bllt 0x1e96e00 │ │ │ │ + bllt 0x1e97028 │ │ │ │ movtmi pc, #42063 @ 0xa44f @ │ │ │ │ orrscc pc, sl, #204472320 @ 0xc300000 │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - blt 0xfe896e10 │ │ │ │ + blt 0xfe897038 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [lr, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaf30 │ │ │ │ @ instruction: 0xf8d0ba74 │ │ │ │ strt r3, [r9], #580 @ 0x244 │ │ │ │ @@ -270995,26 +271133,26 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacc1 │ │ │ │ movwcs fp, #6758 @ 0x1a66 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ - blt 0x1816e58 │ │ │ │ + blt 0x1817080 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [sl, #-136] @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7fface8 │ │ │ │ movwcs fp, #6736 @ 0x1a50 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x16080 │ │ │ │ - blt 0x1296e84 │ │ │ │ + blge 0x162a8 │ │ │ │ + blt 0x12970ac │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2 0, cr15, [r4, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebe │ │ │ │ @ instruction: 0xf8d0ba3a │ │ │ │ strb r4, [pc], r4, asr #4 │ │ │ │ @@ -271023,25 +271161,25 @@ │ │ │ │ stc2 0, cr15, [r6, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacd3 │ │ │ │ movwcs fp, #6700 @ 0x1a2c │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffb160c8 │ │ │ │ - blt 0x996ecc │ │ │ │ + blge 0xffb162f0 │ │ │ │ + blt 0x9970f4 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500f97b │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125c64 │ │ │ │ + blcs 0x125e8c │ │ │ │ msrhi CPSR_sc, r0 │ │ │ │ ldmib r3, {r0, r2, r4, r5, r7, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ff2394 │ │ │ │ movwcs fp, #6692 @ 0x1a24 │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ @@ -271086,27 +271224,27 @@ │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addscs pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8c22107 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf04fe4b5 │ │ │ │ @ instruction: 0xf8c332ff │ │ │ │ @ instruction: 0xf7ff2210 │ │ │ │ @ instruction: 0xf164b9b8 │ │ │ │ - stmdavs r3, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8d5ab6a │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ @ instruction: 0xf7ff30b0 │ │ │ │ - blcs 0x147d88 │ │ │ │ + blcs 0x147fb0 │ │ │ │ ldmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [sl], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffa972 │ │ │ │ movwcs fp, #6528 @ 0x1980 │ │ │ │ @@ -271139,17 +271277,17 @@ │ │ │ │ ldc2 0, cr15, [lr], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacfc │ │ │ │ strtcs fp, [r6], #-2372 @ 0xfffff6bc │ │ │ │ streq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ svclt 0x00181b34 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ - stc2l 7, cr15, [r6, #-160] @ 0xffffff60 │ │ │ │ + ldc2 7, cr15, [r2], #-160 @ 0xffffff60 │ │ │ │ @ instruction: 0xf1714620 │ │ │ │ - movwcs pc, #7027 @ 0x1b73 @ │ │ │ │ + movwcs pc, #7031 @ 0x1b77 @ │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r6], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacf5 │ │ │ │ movwcs fp, #6444 @ 0x192c │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @@ -271161,117 +271299,117 @@ │ │ │ │ svclt 0x0018429f │ │ │ │ ldrb r2, [ip, r1, lsl #8] │ │ │ │ @ instruction: 0xf0194630 │ │ │ │ @ instruction: 0xf100fc5d │ │ │ │ @ instruction: 0xf8c76600 │ │ │ │ strh r0, [r4], -r8 │ │ │ │ ldrsbtcc pc, [r8], r7 @ │ │ │ │ - bl 0x1db260 │ │ │ │ + bl 0x1db488 │ │ │ │ @ instruction: 0x46300656 │ │ │ │ mrrc2 0, 1, pc, r0, cr9 @ │ │ │ │ ldmle r5!, {r1, r2, r7, r9, lr}^ │ │ │ │ adcsvs pc, ip, r7, asr #17 │ │ │ │ ldmdblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ andvs r1, r6, lr, ror lr │ │ │ │ - blt 0x189711c │ │ │ │ + blt 0x1897344 │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ - blx 0xffb551b6 │ │ │ │ + blx 0xffb553de │ │ │ │ stmdacs r0, {r0, r1, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x4632d03c │ │ │ │ - stmda r2!, {r0, r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x000ef6f6 │ │ │ │ @ instruction: 0xf18e9807 │ │ │ │ - @ instruction: 0xf7fffc7d │ │ │ │ + @ instruction: 0xf7fffc81 │ │ │ │ @ instruction: 0xf64bba72 │ │ │ │ @ instruction: 0xf6cd63ef │ │ │ │ @ instruction: 0xf8c063ad │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ @ instruction: 0xf8c3b8fe │ │ │ │ @ instruction: 0xf7ff2210 │ │ │ │ @ instruction: 0xf64bb8fa │ │ │ │ - vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ + vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ - ldc2l 1, cr15, [r6, #-576] @ 0xfffffdc0 │ │ │ │ + ldc2l 1, cr15, [r2, #-576] @ 0xfffffdc0 │ │ │ │ svccs 0x0001b968 │ │ │ │ @ instruction: 0xf8d5d923 │ │ │ │ andcs r3, sp, #144, 4 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ adcscs pc, r0, r3, asr #17 │ │ │ │ @ instruction: 0xf8c3e512 │ │ │ │ @ instruction: 0xf7ff6210 │ │ │ │ - bl 0x247518 │ │ │ │ + bl 0x247740 │ │ │ │ @ instruction: 0xf1080787 │ │ │ │ strbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vbic.i32 , #1 @ 0x00000001 │ │ │ │ + vsra.s64 d23, d9, #64 │ │ │ │ ldmdbvs ip!, {r0, r4, r8} │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strls r7, [r1], #-1234 @ 0xfffffb2e │ │ │ │ @ instruction: 0xff0cf7fd │ │ │ │ ldmlt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf18e4608 │ │ │ │ - @ instruction: 0xf7fffc43 │ │ │ │ + @ instruction: 0xf7fffc47 │ │ │ │ @ instruction: 0xf7fdb8ae │ │ │ │ stmdbmi r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r2, [r6], -r5, lsl #4 │ │ │ │ ldc2l 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf1a1e4ee │ │ │ │ - svclt 0x0000fe63 │ │ │ │ - eorseq r3, r5, r4, lsr #26 │ │ │ │ + svclt 0x0000fe4f │ │ │ │ + eorseq r3, r5, ip, lsl pc │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - subspl pc, ip, r3, asr #12 │ │ │ │ + subsvc pc, r4, r3, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ cdplt 0, 0, cr15, cr10, cr10, {1} │ │ │ │ cmplt r3, #4390912 @ 0x430000 │ │ │ │ @ instruction: 0x4604b530 │ │ │ │ - b 0x14f33f0 │ │ │ │ - bl 0x11cb40 │ │ │ │ + b 0x14f3618 │ │ │ │ + bl 0x11cd68 │ │ │ │ @ instruction: 0xf8dc1c0e │ │ │ │ addsmi r1, r1, #4 │ │ │ │ @ instruction: 0xf8dcd812 │ │ │ │ - blcc 0x16d224 │ │ │ │ + blcc 0x16d44c │ │ │ │ andseq pc, r0, ip, lsl #2 │ │ │ │ ldmdaeq fp, {r0, r3, r5, sl, lr}^ │ │ │ │ stmdble sl, {r0, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dc68e0 │ │ │ │ ldrmi r3, [r8], #-0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blcs 0x12abf4 │ │ │ │ + blcs 0x12ae1c │ │ │ │ vrhadd.s8 , q8, │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ tstcs r0, r1, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d0, d16 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ tstcs r0, r1, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70480 │ │ │ │ + bl 0xfec706a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blcs 0x12aa9c │ │ │ │ + blcs 0x12acc4 │ │ │ │ cmnlt r1, #83 @ 0x53 │ │ │ │ msrcc SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ stmib r4, {r2, r3, r4, fp, ip, lr, pc}^ │ │ │ │ stmib r4, {}^ @ │ │ │ │ @@ -271295,22 +271433,22 @@ │ │ │ │ vmla.i d19, d0, d0[2] │ │ │ │ stmib r4, {r1, r2, r4, r7, sp}^ │ │ │ │ vrhadd.s8 d17, d14, d0 │ │ │ │ vqdmlal.s , d0, d0[6] │ │ │ │ stmib r4, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ stmdavs r2, {r1, r8, ip} │ │ │ │ smlabtne r4, r4, r9, lr │ │ │ │ - bcs 0x131990 │ │ │ │ + bcs 0x131bb8 │ │ │ │ movwcs sp, #4569 @ 0x11d9 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ - stc2l 1, cr15, [r4, #628] @ 0x274 │ │ │ │ + ldc2 1, cr15, [r0, #628]! @ 0x274 │ │ │ │ submi r9, r0, #4096 @ 0x1000 │ │ │ │ rsbsmi pc, r0, r0, lsr #8 │ │ │ │ @ instruction: 0xf0209b00 │ │ │ │ - bl 0x219724 │ │ │ │ + bl 0x21994c │ │ │ │ @ instruction: 0xf84401c2 │ │ │ │ vld4.8 {d16-d19}, [pc :256], r2 │ │ │ │ subvs r4, sl, r1, ror #4 │ │ │ │ vaba.s8 q15, q15, q0 │ │ │ │ vmla.i d19, d0, d0[2] │ │ │ │ stmib r4, {r1, r2, r4, r7, sp}^ │ │ │ │ stmib r4, {r8, r9, ip, sp}^ │ │ │ │ @@ -271325,61 +271463,61 @@ │ │ │ │ vstmiaeq ip, {d30-d31} │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ str r6, [sp, r2, lsl #16]! │ │ │ │ ldrb r2, [r5, r1, lsl #6]! │ │ │ │ strb r2, [fp, r1, lsl #4] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1d4838 │ │ │ │ + blhi 0x1d4a60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [sl], #-3695 @ 0xfffff191 │ │ │ │ ldmne pc!, {r1, r8, ip, sp, lr, pc}^ @ │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bcc 0x1355cdc │ │ │ │ - bcs 0xfe6d5ea8 │ │ │ │ + bcc 0x1355f04 │ │ │ │ + bcs 0xfe6d60d0 │ │ │ │ pkhbtmi r4, r9, r3, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xc54a30 │ │ │ │ + blhi 0xc54c58 │ │ │ │ ldmdami pc!, {r3, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ - @ instruction: 0xf8aef19e │ │ │ │ + @ instruction: 0xf89af19e │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x161a3e4 │ │ │ │ + bllt 0x161a60c │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x1623f0 │ │ │ │ - bl 0x1dac18 │ │ │ │ + bl 0x162618 │ │ │ │ + bl 0x1dae40 │ │ │ │ stmdblt r7!, {r0, r3} │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ svclt 0x00181be4 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x1d471c │ │ │ │ + blhi 0x1d4944 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ - @ instruction: 0xf8e4f19e │ │ │ │ + @ instruction: 0xf8d0f19e │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ ldclne 13, cr3, [fp], #-32 @ 0xffffffe0 │ │ │ │ andcs sp, r1, lr, asr #3 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -271387,45 +271525,45 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x14568c │ │ │ │ + blcs 0x1458b4 │ │ │ │ @ instruction: 0x4698d057 │ │ │ │ movwls r1, #7747 @ 0x1e43 │ │ │ │ @ instruction: 0xf108d45d │ │ │ │ @ instruction: 0x469135ff │ │ │ │ - bl 0x16adb0 │ │ │ │ + bl 0x16afd8 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ movwls r0, #1291 @ 0x50b │ │ │ │ - blls 0x1268a4 │ │ │ │ + blls 0x126acc │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ - @ instruction: 0xff8af190 │ │ │ │ + @ instruction: 0xff76f190 │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ addsmi r1, lr, #1028096 @ 0xfb000 │ │ │ │ - bl 0x24f5a8 │ │ │ │ + bl 0x24f7d0 │ │ │ │ adcsmi r0, r5, #6144 @ 0x1800 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfebe0180 │ │ │ │ + bl 0xfebe03a8 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x36ae38 │ │ │ │ - blne 0x10d94ec │ │ │ │ + bl 0x36b060 │ │ │ │ + blne 0x10d9714 │ │ │ │ @ instruction: 0xf6f61b36 │ │ │ │ - bicslt lr, sp, r0, asr lr │ │ │ │ + bicslt lr, sp, ip, lsr sp │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x1800ec │ │ │ │ + blcc 0x180314 │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea4d574 │ │ │ │ - bl 0x359d20 │ │ │ │ + bl 0xfea4d79c │ │ │ │ + bl 0x359f48 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ @ instruction: 0x4638f87d │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -271442,19 +271580,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ vaba.s8 q15, , q10 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andscs r0, r2, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - mcr2 1, 5, pc, cr12, cr15, {3} @ │ │ │ │ + mrc2 1, 5, pc, cr0, cr15, {3} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf90ef171 │ │ │ │ + @ instruction: 0xf912f171 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strhtcc pc, [r8], #-128 @ 0xffffff80 @ │ │ │ │ strmi r4, [fp], r1, lsl #13 │ │ │ │ @ instruction: 0xf103b3cb │ │ │ │ @@ -271481,15 +271619,15 @@ │ │ │ │ stmdavs r7!, {r1, ip, lr, pc}^ │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ @ instruction: 0xf98cf022 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc} │ │ │ │ adcsmi r6, r4, #3 │ │ │ │ streq pc, [ip], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf1abd1d4 │ │ │ │ - bl 0xfeadb228 │ │ │ │ + bl 0xfeadb450 │ │ │ │ @ instruction: 0xf1ab0b08 │ │ │ │ movwcs r0, #1028 @ 0x404 │ │ │ │ strtmi r2, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ tstplt r0, r9, ror r9 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs r8, #3 │ │ │ │ @@ -271502,15 +271640,15 @@ │ │ │ │ rsbmi pc, r4, r9, asr #17 │ │ │ │ subscc pc, r4, r9, asr #17 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - bl 0xfe9c6c0c │ │ │ │ + bl 0xfe9c6e34 │ │ │ │ @ instruction: 0xf0130e01 │ │ │ │ stmdavs r2, {r0, sl} │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addsvs r0, r1, r1 │ │ │ │ strtmi fp, [r1], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04f6010 │ │ │ │ sbcsvs r0, r0, r0 │ │ │ │ @@ -271556,22 +271694,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ - blx 0xff0d5d9a │ │ │ │ + blx 0xfebd5fc2 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ strmi r5, [r5], -r0, lsl #1 │ │ │ │ strtmi lr, [ip], #-0 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf75e4610 │ │ │ │ - blne 0xe1797c │ │ │ │ + @ instruction: 0xf75d4610 │ │ │ │ + blne 0xe19754 │ │ │ │ ldmle r6!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdavs r0, {r2, r7, r9, sl, lr} │ │ │ │ @@ -271598,17 +271736,17 @@ │ │ │ │ @ instruction: 0xf8dc1a52 │ │ │ │ andcs r3, r0, r4 │ │ │ │ @ instruction: 0xf8cc4413 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf81ebd00 │ │ │ │ - blcs 0x14293d0 │ │ │ │ + blcs 0x14295f8 │ │ │ │ @ instruction: 0xf89ed1ee │ │ │ │ - blcs 0x12a57d8 │ │ │ │ + blcs 0x12a5a00 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ strb sp, [r8, r8, ror #3]! │ │ │ │ svceq 0x0001f013 │ │ │ │ ldrblt sp, [r0, #-75]! @ 0xffffffb5 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @@ -271620,31 +271758,31 @@ │ │ │ │ ldmdavs sp, {r1, r2, fp, sp, lr} │ │ │ │ and r4, r5, sp, lsl #8 │ │ │ │ streq lr, [r0], #-2980 @ 0xfffff45c │ │ │ │ andle r4, sp, r5, lsl #8 │ │ │ │ stcle 12, cr2, [r9, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf19c4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf163daf2 │ │ │ │ - stmdavs r3, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmiane ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20f0b80 │ │ │ │ + blcs 0x20f0da8 │ │ │ │ stmdavc r3!, {r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 0x12609f0 │ │ │ │ + blcs 0x1260c18 │ │ │ │ @ instruction: 0xf815d1cc │ │ │ │ - blcs 0x1429468 │ │ │ │ + blcs 0x1429690 │ │ │ │ stmdavc fp!, {r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, r5, r6, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -271662,228 +271800,228 @@ │ │ │ │ strvs lr, [lr], -sp, asr #19 │ │ │ │ @ instruction: 0xf8d3960a │ │ │ │ @ instruction: 0xf04f4280 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf04f9239 │ │ │ │ strls r0, [fp], -r0, lsl #4 │ │ │ │ @ instruction: 0xf19f9309 │ │ │ │ - stmiblt r8!, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x3628d0 │ │ │ │ - blls 0xf7393c │ │ │ │ + stmiblt r8!, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blmi 0x362af8 │ │ │ │ + blls 0xf73b64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r4, lsr #4 │ │ │ │ tstcs r0, fp, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andcs sl, r4, ip, lsl #18 │ │ │ │ - mrc2 1, 4, pc, cr4, cr12, {4} │ │ │ │ - blle 0xff9e3904 │ │ │ │ + mcr2 1, 4, pc, cr0, cr12, {4} @ │ │ │ │ + blle 0xff9e3b2c │ │ │ │ andcc lr, ip, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - blx 0xff5d74f4 │ │ │ │ + @ instruction: 0xf9bef6f9 │ │ │ │ @ instruction: 0xf842f004 │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vsra.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vorr.i32 d17, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf75d0111 │ │ │ │ - stmdage sl, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmppvc r5, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stmdage sl, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + cmnpne sp, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - ldc2l 7, cr15, [r0, #-372] @ 0xfffffe8c │ │ │ │ + ldc2 7, cr15, [ip], #-372 @ 0xfffffe8c │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0x3601b13b │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x2a27f2 │ │ │ │ + blx 0x2a2a1a │ │ │ │ @ instruction: 0xf8d4f303 │ │ │ │ andcs r2, r0, r8, asr #1 │ │ │ │ - blvs 0xfe5bfd84 │ │ │ │ + blvs 0xfe5bffac │ │ │ │ andcc r3, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0220149 │ │ │ │ @ instruction: 0xf1110203 │ │ │ │ @ instruction: 0xf1020cc4 │ │ │ │ @ instruction: 0xf1400214 │ │ │ │ - bl 0x599974 │ │ │ │ + bl 0x599b9c │ │ │ │ tstls r1, ip, lsl #4 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ @ instruction: 0xf14018d6 │ │ │ │ @ instruction: 0xf6400300 │ │ │ │ ldmne r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf143990b │ │ │ │ andls r0, r2, r0 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ ldrmi r1, [r3], r9, lsl #17 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1dea3cc │ │ │ │ + bl 0x1dea5f4 │ │ │ │ @ instruction: 0xf0c00000 │ │ │ │ @ instruction: 0xf11481bb │ │ │ │ @ instruction: 0xf64bfa03 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vsra.s64 q11, q2, #64 │ │ │ │ strmi r0, [r1], pc, lsr #2 │ │ │ │ ldc2 1, cr15, [r8, #-92] @ 0xffffffa4 │ │ │ │ ldrdcc pc, [ip], #132 @ 0x84 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ @ instruction: 0xf1190428 │ │ │ │ @ instruction: 0x4607fddb │ │ │ │ - blx 0xdd6030 │ │ │ │ + blx 0x8d6258 │ │ │ │ strmi r4, [r3], -r2, asr #12 │ │ │ │ @ instruction: 0xf64b4639 │ │ │ │ - vmla.i d20, d16, d0[7] │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf12d002f │ │ │ │ andls pc, r0, r1, lsr sl @ │ │ │ │ @ instruction: 0xf1264638 │ │ │ │ strbmi pc, [r0], -r7, lsr #19 @ │ │ │ │ @ instruction: 0xf9a4f126 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r8], -r2 │ │ │ │ @ instruction: 0xf85ef114 │ │ │ │ @ instruction: 0xf44f9f00 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ ldrtmi r2, [r8], -r1, asr #2 │ │ │ │ - mrc2 1, 5, pc, cr14, cr11, {4} │ │ │ │ + mcr2 1, 5, pc, cr10, cr11, {4} @ │ │ │ │ ldrtmi r9, [r8], -r9 │ │ │ │ @ instruction: 0xf992f126 │ │ │ │ - blcs 0x14063c │ │ │ │ + blcs 0x140864 │ │ │ │ cmpphi sp, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf1260800 │ │ │ │ - blls 0x1d7f24 │ │ │ │ - vcge.s8 d25, d9, d3 │ │ │ │ - vmla.f d22, d0, d1[1] │ │ │ │ - blls 0x159e78 │ │ │ │ + blls 0x1d814c │ │ │ │ + @ instruction: 0xf6499313 │ │ │ │ + vmla.f d16, d0, d1[7] │ │ │ │ + blls 0x15a0a0 │ │ │ │ teqcc r4, #5 │ │ │ │ - bne 0xffdb2848 │ │ │ │ - bicsmi pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + bne 0xffdb2a70 │ │ │ │ + bicvs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strmi r6, [r2], -r2, asr #8 │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - blls 0x3b3ab4 │ │ │ │ + blls 0x3b3cdc │ │ │ │ ldmdage r0, {r4, sp, lr} │ │ │ │ ldrhi r3, [r3, #769] @ 0x301 │ │ │ │ cmpvs r3, r1, lsl #6 │ │ │ │ bicsvs r2, r3, r4, lsr r3 │ │ │ │ @ instruction: 0xf8c22304 │ │ │ │ cmpvs r3, #36 @ 0x24 │ │ │ │ msreq CPSR_f, #192, 4 │ │ │ │ teqcs r4, #-1073741820 @ 0xc0000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vqsub.s8 d22, d16, d3 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ subsvs r0, r3, r1, lsl #6 │ │ │ │ cmppeq r4, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ @ instruction: 0xf75d9310 │ │ │ │ - @ instruction: 0xf8d4fca3 │ │ │ │ + @ instruction: 0xf8d4fb8f │ │ │ │ andcs r3, r5, r8, asr #1 │ │ │ │ tstcs r6, r0, lsl sl │ │ │ │ @ instruction: 0xf1026b9b │ │ │ │ subsvs r0, r3, ip, lsl #14 │ │ │ │ andsvs r3, r0, r3, lsl #6 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @ instruction: 0xf1036091 │ │ │ │ @ instruction: 0xf64b0608 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vrsra.s64 q11, q12, #64 │ │ │ │ movwls r0, #815 @ 0x32f │ │ │ │ strls r9, [r4], -r1, lsl #14 │ │ │ │ sbcsvs r6, r0, r8, lsl r8 │ │ │ │ andseq pc, r4, r2, lsl #2 │ │ │ │ vmul.i8 d23, d14, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ teqvc sl, r6 @ │ │ │ │ ldrtmi r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ smladls r7, lr, r8, r6 │ │ │ │ - blvs 0xfe5b4828 │ │ │ │ + blvs 0xfe5b4a50 │ │ │ │ movwls r4, #25649 @ 0x6431 │ │ │ │ - bl 0x13576c4 │ │ │ │ - bls 0x1806f0 │ │ │ │ + b 0xe578ec │ │ │ │ + bls 0x180918 │ │ │ │ stmdbls r4, {r0, r2, sp} │ │ │ │ qaddcs r5, r0, r3 │ │ │ │ - bls 0x1b3b5c │ │ │ │ + bls 0x1b3d84 │ │ │ │ rsbscs r7, ip, #973078528 @ 0x3a000000 │ │ │ │ ldmdage r4, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ smlabtcs r1, r7, r9, lr │ │ │ │ @ instruction: 0xf18f4641 │ │ │ │ - @ instruction: 0xf198ef74 │ │ │ │ - @ instruction: 0xf8adf9d1 │ │ │ │ + @ instruction: 0xf198ef78 │ │ │ │ + @ instruction: 0xf8adf9bd │ │ │ │ @ instruction: 0xf1980058 │ │ │ │ - @ instruction: 0xf8adf95d │ │ │ │ + @ instruction: 0xf8adf949 │ │ │ │ @ instruction: 0xf198005a │ │ │ │ - andsls pc, r7, r9, lsl #19 │ │ │ │ - @ instruction: 0xf98ef198 │ │ │ │ + andsls pc, r7, r5, ror r9 @ │ │ │ │ + @ instruction: 0xf97af198 │ │ │ │ @ instruction: 0xf1989018 │ │ │ │ - andsls pc, r9, fp, ror r9 @ │ │ │ │ + andsls pc, r9, r7, ror #18 │ │ │ │ @ instruction: 0xf1984640 │ │ │ │ - blls 0x2d81f4 │ │ │ │ + blls 0x2d83cc │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ ldmdage pc, {r1, r3, r4, ip, pc} @ │ │ │ │ ldmib r2, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r3, #5911 @ 0x1717 │ │ │ │ ldrmi r1, [r9], #-2814 @ 0xfffff502 │ │ │ │ svclt 0x00282e50 │ │ │ │ @ instruction: 0x46322650 │ │ │ │ - bl 0x5d7730 │ │ │ │ + ldmib lr!, {r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, fp, ror r1 │ │ │ │ strmi sp, [fp], -r9 │ │ │ │ svccs 0x0001f811 │ │ │ │ andvc fp, r8, r2, lsl #18 │ │ │ │ - bge 0x62881c │ │ │ │ + bge 0x628a44 │ │ │ │ addsmi r1, lr, #634880 @ 0x9b000 │ │ │ │ @ instruction: 0xf8d4d8f5 │ │ │ │ @ instruction: 0xf8d220cc │ │ │ │ @ instruction: 0xf1190428 │ │ │ │ andscs pc, r0, #64768 @ 0xfd00 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ @ instruction: 0xf190a81b │ │ │ │ - @ instruction: 0x4620fd9d │ │ │ │ + strtmi pc, [r0], -r9, lsl #27 │ │ │ │ @ instruction: 0xf8d0f126 │ │ │ │ rsbscs r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0xf6f6a914 │ │ │ │ - blls 0x21475c │ │ │ │ - blcs 0x133c14 │ │ │ │ + blls 0x214534 │ │ │ │ + blcs 0x133e3c │ │ │ │ stcls 0, cr13, [r7], {125} @ 0x7d │ │ │ │ stmdbpl r8, {r0, r2, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r4, [ip], #1565 @ 0x61d │ │ │ │ @ instruction: 0xf8442394 │ │ │ │ - blls 0x128be0 │ │ │ │ + blls 0x128e08 │ │ │ │ svclt 0x001845a9 │ │ │ │ @ instruction: 0xf04f2600 │ │ │ │ @ instruction: 0xf04f0290 │ │ │ │ svclt 0x00080100 │ │ │ │ ldmdavs r8, {r1, r2, r4, r6, r9, sl, lr} │ │ │ │ ssatmi fp, #17, r8, lsl #30 │ │ │ │ svclt 0x0008791b │ │ │ │ ldrdvs r4, [r0], -r0 @ │ │ │ │ @ instruction: 0x7123a815 │ │ │ │ @ instruction: 0xf8442305 │ │ │ │ movwcs r3, #7180 @ 0x1c0c │ │ │ │ stccc 8, cr15, [r4], {68} @ 0x44 │ │ │ │ streq pc, [r8, -r4, lsl #2] │ │ │ │ - cdp 1, 15, cr15, cr14, cr15, {4} │ │ │ │ + svc 0x0002f18f │ │ │ │ addscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ subsvs pc, ip, sp, lsr #17 │ │ │ │ strpl pc, [r0], -r5, lsl #10 │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ tstls sl, #1769472 @ 0x1b0000 │ │ │ │ - @ instruction: 0xf91af198 │ │ │ │ + @ instruction: 0xf906f198 │ │ │ │ @ instruction: 0xf198901b │ │ │ │ - andsls pc, ip, r7, lsl #18 │ │ │ │ + @ instruction: 0x901cf8f3 │ │ │ │ @ instruction: 0xf1982000 │ │ │ │ - @ instruction: 0xf8d6f93b │ │ │ │ + @ instruction: 0xf8d6f927 │ │ │ │ @ instruction: 0x93273214 │ │ │ │ andscc pc, r8, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf8d69328 │ │ │ │ @ instruction: 0x9329321c │ │ │ │ eorcc pc, r0, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf8d6932a │ │ │ │ @ instruction: 0x932b3224 │ │ │ │ @@ -271902,73 +272040,73 @@ │ │ │ │ subcc pc, r8, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf505901d │ │ │ │ teqls r4, #8 │ │ │ │ @ instruction: 0xf8d63010 │ │ │ │ @ instruction: 0x93263210 │ │ │ │ subcc pc, ip, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf7719335 │ │ │ │ - @ instruction: 0xf8d6fba5 │ │ │ │ + @ instruction: 0xf8d6fa91 │ │ │ │ addscs r3, r4, #16, 4 │ │ │ │ ldmdbge r4, {r1, r2, r4, r5, ip, pc} │ │ │ │ teqls r7, #56, 12 @ 0x3800000 │ │ │ │ - b 0x1d57874 │ │ │ │ + ldmdb ip, {r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbspl pc, r4, #13959168 @ 0xd50000 │ │ │ │ stccs 4, cr3, [r0, #-672] @ 0xfffffd60 │ │ │ │ cdpls 1, 0, cr13, cr9, cr8, {4} │ │ │ │ stcls 6, cr4, [r5, #-368] @ 0xfffffe90 │ │ │ │ andle lr, pc, r4 │ │ │ │ - bne 0xa2acc8 │ │ │ │ + bne 0xa2aef0 │ │ │ │ ldcle 12, cr2, [sp, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf19c4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf163daf3 │ │ │ │ - stmdavs r3, {r0, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xf1269805 │ │ │ │ @ instruction: 0xf163f831 │ │ │ │ - stmdavs r4, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034264 │ │ │ │ - @ instruction: 0xf6f9fe71 │ │ │ │ - stmdals r9, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6f8fe71 │ │ │ │ + stmdals r9, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ff2800 │ │ │ │ @ instruction: 0xf199adf0 │ │ │ │ - strb pc, [ip, #3741]! @ 0xe9d @ │ │ │ │ + strb pc, [ip, #3721]! @ 0xe89 @ │ │ │ │ @ instruction: 0xf1269805 │ │ │ │ stmdage r9, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - bicsvc pc, r9, r9, asr #4 │ │ │ │ + tstpcs r1, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1ad7a7e │ │ │ │ + blx 0x15d7ca4 │ │ │ │ @ instruction: 0xf1634604 │ │ │ │ - stccs 12, cr15, [r0], {255} @ 0xff │ │ │ │ + stccs 13, cr15, [r0], {3} │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ andvs r2, r3, r0, lsl #8 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrb r4, [lr, r4, ror #4] │ │ │ │ - ldc2l 1, cr15, [r4], #396 @ 0x18c │ │ │ │ + ldc2l 1, cr15, [r8], #396 @ 0x18c │ │ │ │ @ instruction: 0xf1a1e7f5 │ │ │ │ - svclt 0x0000f8b3 │ │ │ │ + svclt 0x0000f89f │ │ │ │ @ instruction: 0xf5a06d40 │ │ │ │ - blx 0xfed21d34 │ │ │ │ + blx 0xfed21f5c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70f44 │ │ │ │ + bl 0xfec7116c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ tstcs fp, #131 @ 0x83 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - orrspl pc, r0, r3, asr #12 │ │ │ │ + orrvc pc, r8, r3, asr #12 │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02a012f │ │ │ │ @ instruction: 0xf500fa33 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ @ instruction: 0xf8d331a8 │ │ │ │ vst4.32 {d2-d5}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf4126300 │ │ │ │ @ instruction: 0xf3c24f00 │ │ │ │ @@ -272027,29 +272165,29 @@ │ │ │ │ bicmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf3c2e7c1 │ │ │ │ stmdacs r2, {r0, r1, sp, lr} │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ strb r2, [sl, r1] │ │ │ │ svcvs 0x0060f412 │ │ │ │ ldr sp, [r6, sp, ror #3]! │ │ │ │ - umulleq r6, r0, r0, r0 │ │ │ │ + addeq r5, r0, r8, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec71088 │ │ │ │ + bl 0xfec712b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r5!, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdp 0, 1, cr11, cr13, cr3, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - orrspl pc, r0, r3, asr #12 │ │ │ │ + orrvc pc, r8, r3, asr #12 │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf02a012f │ │ │ │ @ instruction: 0xf500f991 │ │ │ │ @ instruction: 0xf8d232a8 │ │ │ │ @ instruction: 0xf0133758 │ │ │ │ strdle r0, [r4], -r0 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ andcs fp, r3, r4, lsl pc │ │ │ │ @@ -272069,123 +272207,123 @@ │ │ │ │ @ instruction: 0xf0130020 │ │ │ │ svclt 0x00180ff0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r0, ip, asr #30 │ │ │ │ + addeq r5, r0, r4, lsr #26 │ │ │ │ svclt 0x009f281b │ │ │ │ - orrspl pc, r0, #70254592 @ 0x4300000 │ │ │ │ + orrvc pc, r8, #70254592 @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - orrspl pc, r0, #70254592 @ 0x4300000 │ │ │ │ + orrvc pc, r8, #70254592 @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stmdbcc r8, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blmi 0xff4c61d0 │ │ │ │ + blmi 0xff4c63f8 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ tstls r3, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1ba900b │ │ │ │ svclt 0x00180f00 │ │ │ │ svclt 0x00344592 │ │ │ │ strcs r2, [r0, #-1281] @ 0xfffffaff │ │ │ │ bicshi pc, r0, r0, asr #1 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ - @ instruction: 0xff7ef19c │ │ │ │ + @ instruction: 0xff6af19c │ │ │ │ movtcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcpl 0x0080f5b8 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ ldmdavc ip, {r7, fp, ip, lr} │ │ │ │ rsbsle r2, r9, r0, lsl #24 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, sl, ip, lr}^ │ │ │ │ ldrls r5, [r2, #-1296] @ 0xfffffaf0 │ │ │ │ ldrcc pc, [ip, #-590]! @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ - blx 0xd56652 │ │ │ │ + blx 0x85687a │ │ │ │ strmi r4, [r2], r1, asr #12 │ │ │ │ strtmi r6, [r0], -ip, lsr #16 │ │ │ │ - blx 0xff55656e │ │ │ │ + blx 0xff556796 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - blx 0xfee3a6c0 │ │ │ │ + blx 0xfee3a8e8 │ │ │ │ ldrtmi pc, [r2], -r4, lsl #7 @ │ │ │ │ stmdage ip, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff095b │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81bbf000 │ │ │ │ @ instruction: 0x46214652 │ │ │ │ @ instruction: 0xf7ffa80c │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ vnmls.f64 d4, d29, d24 │ │ │ │ @ instruction: 0xf6432f70 │ │ │ │ - vqshl.s64 d21, d0, #0 │ │ │ │ + vabdl.s8 , d16, d8 │ │ │ │ ldrbtmi r0, [fp], #-1845 @ 0xfffff8cb │ │ │ │ @ instruction: 0xf642681b │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ smladls r0, fp, r3, r2 │ │ │ │ - rscscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf8d0f02a │ │ │ │ adccc pc, sl, r0, lsl #10 │ │ │ │ ldrsbtvs pc, [r8], r0 @ │ │ │ │ strbcs pc, [r0], -r6, asr #7 @ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf19c80d7 │ │ │ │ - submi pc, r4, #37, 30 @ 0x94 │ │ │ │ + submi pc, r4, #17, 30 @ 0x44 │ │ │ │ vld2.8 {d6-d7}, [r4 :128], fp │ │ │ │ - ldc 4, cr4, [pc, #448] @ 0x11a220 │ │ │ │ + ldc 4, cr4, [pc, #448] @ 0x11a448 │ │ │ │ @ instruction: 0xf0247b93 │ │ │ │ @ instruction: 0xf8d904ff │ │ │ │ - bl 0x22206c │ │ │ │ + bl 0x222294 │ │ │ │ @ instruction: 0x23220903 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00384294 │ │ │ │ @ instruction: 0x46012332 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #136314880 @ 0x8200000 │ │ │ │ andcs r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blvc 0x1d56c0 │ │ │ │ - blx 0x14d6704 │ │ │ │ + blvc 0x1d58e8 │ │ │ │ + blx 0xfd692c │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ strmi r8, [r1, #391] @ 0x187 │ │ │ │ addshi pc, lr, r0 │ │ │ │ - orrvs pc, r0, fp, asr #12 │ │ │ │ + cmnpeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ orrseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ eorsmi pc, r7, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf924f134 │ │ │ │ movwcs sl, #7436 @ 0x1d0c │ │ │ │ @ instruction: 0x46394632 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, sl, lr}^ │ │ │ │ ldrls r4, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ @ instruction: 0xf8d4f7ff │ │ │ │ @ instruction: 0x4620b158 │ │ │ │ - blx 0xfedd674c │ │ │ │ + blx 0xfe8d6974 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d9d172 │ │ │ │ movwcs sl, #0 │ │ │ │ stmib r5, {r2, r3, r8, r9, ip, pc}^ │ │ │ │ stmib r5, {r1, r8, r9, ip, sp}^ │ │ │ │ @@ -272194,42 +272332,42 @@ │ │ │ │ @ instruction: 0xf51a80df │ │ │ │ @ instruction: 0xf8cd4f71 │ │ │ │ svclt 0x0024a034 │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ rschi pc, sp, r0, asr #1 │ │ │ │ @ instruction: 0xf1089b0a │ │ │ │ tstls r2, #1044480 @ 0xff000 │ │ │ │ - blx 0xfedd6272 │ │ │ │ + blx 0xfedd649a │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - blx 0xfe456798 │ │ │ │ - bleq 0x156848 │ │ │ │ + blx 0x1f569c0 │ │ │ │ + bleq 0x156a70 │ │ │ │ cdpcs 0, 0, cr9, cr0, cr6, {0} │ │ │ │ rschi pc, r1, r0 │ │ │ │ strcs r2, [r0, -r8, lsr #32] │ │ │ │ ldc2 1, cr15, [r6, #148]! @ 0x94 │ │ │ │ @ instruction: 0xf06f9a06 │ │ │ │ tstvs r2, pc, ror r3 │ │ │ │ @ instruction: 0x463118d3 │ │ │ │ - bl 0x12f2754 │ │ │ │ + bl 0x12f297c │ │ │ │ cmpvs r7, r7, lsl #6 │ │ │ │ bicvs r4, r3, ip, asr r6 │ │ │ │ @ instruction: 0xf05446d3 │ │ │ │ - blls 0x3d903c │ │ │ │ + blls 0x3d9264 │ │ │ │ rsbcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls lr, r8, #3358720 @ 0x334000 │ │ │ │ addne pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ biceq lr, r3, #5120 @ 0x1400 │ │ │ │ andshi pc, ip, sp, asr #17 │ │ │ │ - bl 0x1bed88 │ │ │ │ - b 0x15a5a4 │ │ │ │ + bl 0x1befb0 │ │ │ │ + b 0x15a7cc │ │ │ │ strbmi r0, [sl, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8ddd86c │ │ │ │ @ instruction: 0xf85aa014 │ │ │ │ - bl 0x3691a8 │ │ │ │ + bl 0x3693d0 │ │ │ │ @ instruction: 0xf85a0803 │ │ │ │ strbmi r3, [fp], #-3076 @ 0xfffff3fc │ │ │ │ ldmdale r8, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ movwcs r4, #1602 @ 0x642 │ │ │ │ @ instruction: 0xf0544630 │ │ │ │ stmdacs r0, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -272246,72 +272384,72 @@ │ │ │ │ ldrcc pc, [ip, #-590]! @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldr r6, [sp, -ip, lsr #32] │ │ │ │ andcs r6, r5, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf5a34651 │ │ │ │ @ instruction: 0xf8434370 │ │ │ │ andcs r2, r1, #4, 24 @ 0x400 │ │ │ │ - @ instruction: 0xf9d4f19d │ │ │ │ + @ instruction: 0xf9c0f19d │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf10a80d0 │ │ │ │ andcs r3, sp, #-1073741761 @ 0xc000003f │ │ │ │ strtmi r4, [r0], -r1, lsr #6 │ │ │ │ - @ instruction: 0xf98af75e │ │ │ │ + @ instruction: 0xf876f75e │ │ │ │ strbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf1614620 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf4136813 │ │ │ │ - blmi 0xa6e020 │ │ │ │ + blmi 0xa6e248 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adchi pc, pc, r0, asr #32 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x37e208 │ │ │ │ - bl 0xfe9f42b8 │ │ │ │ - bcs 0x11aa70 │ │ │ │ - bl 0x78e508 │ │ │ │ + blls 0x37e430 │ │ │ │ + bl 0xfe9f44e0 │ │ │ │ + bcs 0x11ac98 │ │ │ │ + bl 0x78e730 │ │ │ │ orrle r0, ip, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0554630 │ │ │ │ strcs pc, [r0], #-3129 @ 0xfffff3c7 │ │ │ │ strtmi r2, [r0], r8, lsl #14 │ │ │ │ @ instruction: 0xf64b990b │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf04b002f │ │ │ │ @ instruction: 0xf8cdfa81 │ │ │ │ tstcs r8, ip │ │ │ │ - @ instruction: 0xf64b9700 │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vabd.s8 d25, d12, d0 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ strcc r0, [r1], #-47 @ 0xffffffd1 │ │ │ │ strcc r6, [r8, #-2155] @ 0xfffff795 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf88ef04b │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ andcs sp, r1, fp, ror #3 │ │ │ │ - blx 0x1e56860 │ │ │ │ + blx 0x1f56a88 │ │ │ │ @ instruction: 0xf1c86983 │ │ │ │ ldrmi r0, [sl], #-513 @ 0xfffffdff │ │ │ │ svclt 0x0000e7d1 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r5, r0, r2, asr #27 │ │ │ │ + umulleq r5, r0, sl, fp │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ orrslt r9, r7, sp, lsl #6 │ │ │ │ movwcs r2, #13314 @ 0x3402 │ │ │ │ strvc lr, [lr], -sp, asr #19 │ │ │ │ @ instruction: 0xf19c930a │ │ │ │ - bl 0x499a70 │ │ │ │ + bl 0x499c48 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld2.8 {d22-d25}, [pc :64], r3 │ │ │ │ cmpvs r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #10002 @ 0x2712 │ │ │ │ movwls r2, #41985 @ 0xa401 │ │ │ │ @@ -272325,88 +272463,88 @@ │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf832f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4622d133 │ │ │ │ - @ instruction: 0xf64b460b │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vmax.s8 d20, d12, d11 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ andslt r0, r5, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ cdplt 0, 0, cr15, cr4, cr15, {2} │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - andpl pc, r8, fp, asr #12 │ │ │ │ + andvc pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x5d647c │ │ │ │ + blx 0x5d66a4 │ │ │ │ @ instruction: 0xf1702001 │ │ │ │ - vpmin.s8 d31, d5, d9 │ │ │ │ + vpmin.s8 d31, d5, d13 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf8cd0096 │ │ │ │ strtmi r8, [r3], -r0 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0xff3569f6 │ │ │ │ + blx 0xfee56c1e │ │ │ │ @ instruction: 0xf1702001 │ │ │ │ - stmdbls fp, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ - addspl pc, r8, fp, asr #12 │ │ │ │ + stmdbls fp, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + addsvc pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f04b │ │ │ │ @ instruction: 0xf1702001 │ │ │ │ - @ instruction: 0xf1a0f9fd │ │ │ │ - @ instruction: 0xf64bfd7f │ │ │ │ - vshr.s64 d22, d8, #64 │ │ │ │ + @ instruction: 0xf1a0fa01 │ │ │ │ + vadd.f32 , q6, │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf6f6002f │ │ │ │ - andcs pc, r1, r7, lsr ip @ │ │ │ │ - @ instruction: 0xf9f2f170 │ │ │ │ - rsbvs pc, r4, fp, asr #12 │ │ │ │ + andcs pc, r1, r3, lsr #22 │ │ │ │ + @ instruction: 0xf9f6f170 │ │ │ │ + subseq pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stc2 6, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ - @ instruction: 0xf64be773 │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ - @ instruction: 0xf64b012f │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ - blmi 0x19a480 │ │ │ │ + blx 0x7d81b2 │ │ │ │ + vaba.s8 q15, q6, │ │ │ │ + vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d16, d12, d31 │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ + blmi 0x19a6a8 │ │ │ │ eorsmi pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [ip, #428] @ 0x1ac │ │ │ │ - eorseq r3, r5, r8, lsr lr │ │ │ │ + ldc2 1, cr15, [r0, #428] @ 0x1ac │ │ │ │ + eorseq r4, r5, r0, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ andcs r4, r0, #23068672 @ 0x1600000 │ │ │ │ andls r9, sl, r8, lsl fp │ │ │ │ movwls r4, #22104 @ 0x5658 │ │ │ │ - blmi 0xfea7e810 │ │ │ │ + blmi 0xfea7ea38 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ - blge 0x41b000 │ │ │ │ + blge 0x41b228 │ │ │ │ teqcs r4, #134217728 @ 0x8000000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcs r9, #780 @ 0x30c │ │ │ │ - blx 0x1fd6418 │ │ │ │ + blx 0x1fd6640 │ │ │ │ @ instruction: 0xf89bb190 │ │ │ │ - blcs 0x20e6418 │ │ │ │ - @ instruction: 0xf64bd01a │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - @ instruction: 0xf64b022f │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ + blcs 0x20e6640 │ │ │ │ + vqadd.s8 d29, d12, d10 │ │ │ │ + vrshr.s64 q8, q12, #64 │ │ │ │ + vhsub.s8 d16, d12, d31 │ │ │ │ + vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - blmi 0xfe704460 │ │ │ │ + blmi 0xfe704688 │ │ │ │ rscmi pc, r6, #64, 12 @ 0x4000000 │ │ │ │ stc2l 0, cr15, [lr, #296] @ 0x128 │ │ │ │ vadd.i8 d25, d12, d12 │ │ │ │ - vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ - bls 0x39a910 │ │ │ │ + vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ + bls 0x39ab38 │ │ │ │ cdp2 0, 8, cr15, cr14, cr10, {2} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf99cf170 │ │ │ │ + @ instruction: 0xf9a0f170 │ │ │ │ mulcc r1, fp, r8 │ │ │ │ mvnle r2, r5, asr #22 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ bicsle r2, ip, ip, asr #22 │ │ │ │ mulcc r3, fp, r8 │ │ │ │ bicsle r2, r8, r6, asr #22 │ │ │ │ mulcc r4, fp, r8 │ │ │ │ @@ -272414,34 +272552,34 @@ │ │ │ │ mulcc r5, fp, r8 │ │ │ │ bicsle r2, r0, r1, lsl #22 │ │ │ │ mulcc r6, fp, r8 │ │ │ │ bicle r2, ip, r1, lsl #22 │ │ │ │ @ instruction: 0x3012f8bb │ │ │ │ andle r2, pc, r8, lsr #22 │ │ │ │ stmdage ip, {r7, r8, r9, fp, lr} │ │ │ │ - andvc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + rscseq pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrvs pc, r0, fp, asr #12 │ │ │ │ + cmnpeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf04a42eb │ │ │ │ bfi pc, r7, (invalid: 27:7) @ │ │ │ │ strhtcc pc, [r8], -fp @ │ │ │ │ mvnle r2, r4, lsr fp │ │ │ │ strhtcc pc, [sl], -fp @ │ │ │ │ mvnle r2, r0, lsr #22 │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r1!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwls sl, #2828 @ 0xb0c │ │ │ │ - blls 0x2e38cc │ │ │ │ + blls 0x2e3af4 │ │ │ │ strhtcs pc, [ip], -fp @ │ │ │ │ @ instruction: 0xf8db4629 │ │ │ │ cmpeq r2, ip, lsl r0 │ │ │ │ - blx 0xfe4d64e4 │ │ │ │ + blx 0xfe4d670c │ │ │ │ andls r4, r9, r4, lsl #12 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ rsbpl pc, r8, r6, lsr #17 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0036735 │ │ │ │ @ instruction: 0xf886fa53 │ │ │ │ @ instruction: 0xf8bb8058 │ │ │ │ @@ -272451,15 +272589,15 @@ │ │ │ │ vmov.i32 , #24832 @ 0x00006100 │ │ │ │ vst1.16 {d20-d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0x46a87eff │ │ │ │ @ instruction: 0xf04f46a9 │ │ │ │ @ instruction: 0x469237ff │ │ │ │ ands pc, r8, sp, asr #17 │ │ │ │ - blcs 0x212560 │ │ │ │ + blcs 0x212788 │ │ │ │ addhi pc, pc, r0 │ │ │ │ svclt 0x00014553 │ │ │ │ @ instruction: 0xf00369a3 │ │ │ │ @ instruction: 0xf8860301 │ │ │ │ @ instruction: 0xf8bb3058 │ │ │ │ strcc ip, [r1, #-44] @ 0xffffffd4 │ │ │ │ strmi r3, [ip, #1056]! @ 0x420 │ │ │ │ @@ -272473,40 +272611,40 @@ │ │ │ │ ldrmi r9, [r3], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8bb3b01 │ │ │ │ andmi ip, sl, ip, lsr #32 │ │ │ │ svclt 0x00284297 │ │ │ │ ldrmi r4, [r9, #1559] @ 0x617 │ │ │ │ @ instruction: 0x4699bf38 │ │ │ │ stccc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - b 0x132bc2c │ │ │ │ + b 0x132be54 │ │ │ │ stclle 8, cr0, [r0], #12 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ strcs fp, [r1, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0xfee0e5dc │ │ │ │ + blx 0xfee0e804 │ │ │ │ msrcc CPSR_, #201326594 @ 0xc000002 │ │ │ │ - blx 0xfedc69c4 │ │ │ │ - blcs 0x1573a8 │ │ │ │ + blx 0xfedc6bec │ │ │ │ + blcs 0x1575d0 │ │ │ │ adchi pc, sp, #0 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ streq pc, [r1, #-451]! @ 0xfffffe3d │ │ │ │ - blx 0x1a9234 │ │ │ │ - blx 0x9d79c8 │ │ │ │ + blx 0x1a945c │ │ │ │ + blx 0x9d7bf0 │ │ │ │ tstpmi sp, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ - blcs 0x1411d0 │ │ │ │ + blcs 0x1413f8 │ │ │ │ @ instruction: 0xf8bbd06d │ │ │ │ - blcs 0x1a6604 │ │ │ │ - bl 0xfeb8e758 │ │ │ │ + blcs 0x1a682c │ │ │ │ + bl 0xfeb8e980 │ │ │ │ stmdals sl, {r0, r1, r2, sl} │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ orrscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bl 0x2f464c │ │ │ │ + bl 0x2f4874 │ │ │ │ stccs 8, cr0, [r0, #-12] │ │ │ │ subshi pc, sl, #64 @ 0x40 │ │ │ │ @ instruction: 0x1010f8bb │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, sl, ip, sp} │ │ │ │ @@ -272515,74 +272653,74 @@ │ │ │ │ strcs r3, [r0, #-767] @ 0xfffffd01 │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ ldc2 0, cr15, [r0], #12 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf163d17c │ │ │ │ - @ instruction: 0xf64bf875 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vtst.8 , q6, │ │ │ │ + vrsra.s64 d17, d24, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - orrvs pc, r0, fp, asr #12 │ │ │ │ + cmnpeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x5f2e74 │ │ │ │ + blmi 0x5f309c │ │ │ │ ldc2l 0, cr15, [ip], #296 @ 0x128 │ │ │ │ - blls 0x294228 │ │ │ │ + blls 0x294450 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdavs r9, {r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ stmdbvs r2!, {r2, r3, r4, r7, r9, pc} │ │ │ │ stmdavs r0!, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ - blls 0x2ff260 │ │ │ │ + blls 0x2ff488 │ │ │ │ @ instruction: 0xf9caf002 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adchi pc, r0, #0 │ │ │ │ strmi r6, [r2], #-2338 @ 0xfffff6de │ │ │ │ stceq 8, cr15, [r1], {18} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - bls 0x27b054 │ │ │ │ + bls 0x27b27c │ │ │ │ @ instruction: 0xf1256013 │ │ │ │ @ instruction: 0xf8bbfb5b │ │ │ │ ldrb ip, [r8, -ip, lsr #32] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, ip, asr #28 │ │ │ │ + eorseq r4, r5, r4, asr #32 │ │ │ │ strbmi r9, [sl], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ ldrtmi pc, [r8], r3, ror #24 @ │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ - blcs 0x1a1638 │ │ │ │ + blcs 0x1a1860 │ │ │ │ mvnshi pc, r0 │ │ │ │ - blx 0xfff56d22 │ │ │ │ + blx 0xffa56f4a │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - ldc 2, cr8, [pc, #160] @ 0x11a758 │ │ │ │ + ldc 2, cr8, [pc, #160] @ 0x11a980 │ │ │ │ @ instruction: 0x46407bb7 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - beq 0x3552d8 │ │ │ │ + beq 0x355500 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 6, cr4, [sp, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0037b02 │ │ │ │ mcrrne 12, 4, pc, r3, cr15 @ │ │ │ │ ldrbmi sp, [r4, #-159] @ 0xffffff61 │ │ │ │ rsbhi pc, r9, #0 │ │ │ │ rsbmi r4, fp, #128, 8 @ 0x80000000 │ │ │ │ streq lr, [r3, #-2568] @ 0xfffff5f8 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0x11a6f0 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0x11a918 @ │ │ │ │ ldmvc pc!, {r1, r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strmi r4, [r0], #1068 @ 0x42c │ │ │ │ vhsub.u32 d20, d31, d24 │ │ │ │ vshl.u32 d16, d11, d15 │ │ │ │ andle r0, r2, fp, lsl #16 │ │ │ │ @ instruction: 0xf0041a29 │ │ │ │ strbmi pc, [r4, #-2335] @ 0xfffff6e1 @ │ │ │ │ - bl 0xfeb4e720 │ │ │ │ + bl 0xfeb4e948 │ │ │ │ strtmi r0, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf918f004 │ │ │ │ movwls r1, #23531 @ 0x5beb │ │ │ │ mulcc r7, fp, r8 │ │ │ │ @ instruction: 0xf0002b41 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r7, r8, pc} │ │ │ │ mvnsvc pc, #9437184 @ 0x900000 │ │ │ │ @@ -272611,44 +272749,44 @@ │ │ │ │ stmdbvs r7!, {r0, r1, r5, r7, r8, fp, sp, lr} │ │ │ │ vmlal.u8 q11, d19, d22 │ │ │ │ ldreq r0, [r9, r0, lsl #17] │ │ │ │ @ instruction: 0xf0039a05 │ │ │ │ svclt 0x00480301 │ │ │ │ stmdaeq r2, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x9014f8d4 │ │ │ │ - b 0x132b7fc │ │ │ │ + b 0x132ba24 │ │ │ │ svccs 0x00000883 │ │ │ │ ldrtmi sp, [r7], #-370 @ 0xfffffe8e │ │ │ │ @ instruction: 0xf00844b1 │ │ │ │ - strbmi r0, [pc, #-2818] @ 0x119cb2 │ │ │ │ + strbmi r0, [pc, #-2818] @ 0x119eda │ │ │ │ @ instruction: 0xf018d343 │ │ │ │ andle r0, fp, r4, lsl #30 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da42b3 │ │ │ │ svclt 0x0088300c │ │ │ │ andvs pc, r8, sl, asr #17 │ │ │ │ andle r4, r1, #-1342177269 @ 0xb000000b │ │ │ │ andvc pc, ip, sl, asr #17 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2ced10 │ │ │ │ + blls 0x2cef38 │ │ │ │ strtcc r3, [r0], #-1281 @ 0xfffffaff │ │ │ │ strhtgt pc, [ip], -r3 @ │ │ │ │ stclle 5, cr4, [sl], {172} @ 0xac │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8dd4656 │ │ │ │ ldmdblt fp, {r3, r4, ip, sp, pc} │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ movwcc lr, #18886 @ 0x49c6 │ │ │ │ - blx 0x105693e │ │ │ │ + blx 0x1056b66 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf00380b2 │ │ │ │ - blls 0x318b80 │ │ │ │ + blls 0x318da8 │ │ │ │ @ instruction: 0xf1996898 │ │ │ │ - stmdals r9, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe556cac │ │ │ │ + stmdals r9, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe556ed4 │ │ │ │ ldmdavs sl, {r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, r5, r0, asr #32 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -272673,146 +272811,146 @@ │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ adcsmi r6, fp, #16 │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ @ instruction: 0xe7a47014 │ │ │ │ vmul.i q11, q3, d3[4] │ │ │ │ stmdals r8, {r0, r1, r3, r8} │ │ │ │ - bne 0x18010b8 │ │ │ │ + bne 0x18012e0 │ │ │ │ ldrtmi r9, [r9], #-512 @ 0xfffffe00 │ │ │ │ strbmi r9, [r2], -r1, lsl #6 │ │ │ │ eorsmi r2, r0, r2, lsl r3 │ │ │ │ @ instruction: 0xf8daf002 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xe6b4af7c │ │ │ │ movwls r4, #46648 @ 0xb638 │ │ │ │ - mcr2 7, 2, pc, cr4, cr12, {2} @ │ │ │ │ + ldc2 7, cr15, [r0, #-368]! @ 0xfffffe90 │ │ │ │ @ instruction: 0xf0109b0b │ │ │ │ svclt 0x00080f07 │ │ │ │ orrpl pc, r0, #683671552 @ 0x28c00000 │ │ │ │ streq sp, [r2, r2, asr #1] │ │ │ │ msrhi CPSR_fx, r0, asr #2 │ │ │ │ eorscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r2, #45312 @ 0xb100 │ │ │ │ - blne 0xff7b4920 │ │ │ │ + blne 0xff7b4b48 │ │ │ │ @ instruction: 0xf18f4438 │ │ │ │ - bls 0x354b08 │ │ │ │ + bls 0x354d40 │ │ │ │ @ instruction: 0xf6099b0b │ │ │ │ @ instruction: 0x401171ff │ │ │ │ ldmible r3!, {r0, r3, r4, r7, r9, lr} │ │ │ │ - blvc 0xb15f74 │ │ │ │ + blvc 0xb1619c │ │ │ │ ldrmi r1, [r8], -r9, asr #21 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ - blvc 0x1d5f3c │ │ │ │ + blvc 0x1d6164 │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, r5, lsr fp @ │ │ │ │ @ instruction: 0xf162d1a4 │ │ │ │ - @ instruction: 0xf64bfefb │ │ │ │ - vsubw.s8 , q8, d28 │ │ │ │ + @ instruction: 0xf24cfeff │ │ │ │ + vsubw.s8 , q8, d20 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - orrvs pc, r0, fp, asr #12 │ │ │ │ + cmnpeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x7df46c │ │ │ │ - blx 0xfe1d6a62 │ │ │ │ - blmi 0x793f34 │ │ │ │ - @ instruction: 0xf64ba80c │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf64b022f │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ + blmi 0x7df694 │ │ │ │ + blx 0xfe1d6c8a │ │ │ │ + blmi 0x79415c │ │ │ │ + vadd.i8 d26, d12, d12 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vhsub.s8 d16, d12, d31 │ │ │ │ + vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ adcne pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x10d6a82 │ │ │ │ + blx 0x10d6caa │ │ │ │ @ instruction: 0xf8dae56e │ │ │ │ @ instruction: 0xf8ca300c │ │ │ │ addsmi r6, pc, #8 │ │ │ │ svcge 0x0034f63f │ │ │ │ @ instruction: 0xf8bbe785 │ │ │ │ eorcs r5, r8, #48 @ 0x30 │ │ │ │ @ instruction: 0xf8db2400 │ │ │ │ - blls 0x2da9f8 │ │ │ │ + blls 0x2dac20 │ │ │ │ strls r4, [r0], #-1569 @ 0xfffff9df │ │ │ │ vqdmulh.s d15, d2, d5 │ │ │ │ @ instruction: 0xf83af002 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ stccs 0, cr13, [r0, #-484] @ 0xfffffe1c │ │ │ │ @ instruction: 0x4621d077 │ │ │ │ and r4, fp, r4, lsl #12 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, ip, asr lr │ │ │ │ + eorseq r4, r5, r4, asr r0 │ │ │ │ strtcc r3, [r8], #-257 @ 0xfffffeff │ │ │ │ rsble r4, r8, sp, lsl #5 │ │ │ │ - blcs 0x1b4b3c │ │ │ │ + blcs 0x1b4d64 │ │ │ │ stmibvs r5!, {r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0x1e365a │ │ │ │ + blx 0x1e3882 │ │ │ │ stmdbvs pc!, {r0, r2, r8, sl, sp, lr}^ @ │ │ │ │ @ instruction: 0xf1254638 │ │ │ │ strmi pc, [r1], r7, asr #19 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs sl!, {r0, r2, r3, r4, r5, r7, pc} │ │ │ │ strls r9, [r0, -r7, lsl #22] │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ smladxls r2, fp, r6, r4 │ │ │ │ @ instruction: 0xff94f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r5!, {r0, r4, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf1254628 │ │ │ │ @ instruction: 0x4680f9b3 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x2fac98 │ │ │ │ + blls 0x2faec0 │ │ │ │ stmib sp, {r1, r5, r8, fp, sp, lr}^ │ │ │ │ ldrtmi r5, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0019702 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ @ instruction: 0xf000092d │ │ │ │ ssatmi r8, #29, sp, lsl #1 │ │ │ │ cdpvs 6, 15, cr15, cr14, cr15, {2} │ │ │ │ streq lr, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ - blcc 0x17d1a8 │ │ │ │ + blcc 0x17d3d0 │ │ │ │ ldrbmi fp, [r3, #-667]! @ 0xfffffd65 │ │ │ │ - blvc 0xa10a34 │ │ │ │ + blvc 0xa10c5c │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsble r2, pc, r2, lsl #22 │ │ │ │ adcmi r3, pc, #1, 26 @ 0x40 │ │ │ │ vstrcs d13, [r0, #-164] @ 0xffffff5c │ │ │ │ addhi pc, r8, r0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf1254640 │ │ │ │ @ instruction: 0x4604fa19 │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ - cmppcs r1, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + cmnpmi r9, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1b57018 │ │ │ │ + blx 0x1c57240 │ │ │ │ @ instruction: 0xf1252014 │ │ │ │ vmla.i8 d31, d9, d1 │ │ │ │ - vqdmlal.s , d16, d1[4] │ │ │ │ + vsubw.s8 q10, q0, d9 │ │ │ │ andvs r0, r3, r1, lsl r3 │ │ │ │ orrscs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andls pc, ip, r0, asr #17 │ │ │ │ strpl lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ tstvs r2, sl, lsl r8 │ │ │ │ @ instruction: 0x46306018 │ │ │ │ @ instruction: 0xf95af125 │ │ │ │ - bl 0x354584 │ │ │ │ - blgt 0x4df6a0 │ │ │ │ + bl 0x3547ac │ │ │ │ + blgt 0x4df8c8 │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ ldr r0, [r1, #784]! @ 0x310 │ │ │ │ - b 0x32b44c │ │ │ │ + b 0x32b674 │ │ │ │ ldrb r0, [fp, #2051]! @ 0x803 │ │ │ │ strhtcc pc, [r8], #-134 @ 0xffffff7a @ │ │ │ │ - blx 0x1e2ade │ │ │ │ + blx 0x1e2d06 │ │ │ │ @ instruction: 0xf125f000 │ │ │ │ usatvs pc, #16, r7, asr #17 @ │ │ │ │ strhtgt pc, [ip], -fp @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ andcs r9, r0, #9216 @ 0x2400 │ │ │ │ and r9, fp, r5, lsl #24 │ │ │ │ @@ -272825,149 +272963,149 @@ │ │ │ │ stmdbcs r1, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldmvs r9, {r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r3, [r1], #-12 │ │ │ │ stcne 8, cr15, [ip], {64} @ 0x40 │ │ │ │ @ instruction: 0xf8406899 │ │ │ │ ldmdbvs r9, {r3, sl, fp, ip}^ │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blx 0xfef54aac │ │ │ │ + blx 0xfef54cd4 │ │ │ │ stmdbeq sp!, {r3, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, q4, q2 │ │ │ │ ldrb r0, [r9, #-802]! @ 0xfffffcde │ │ │ │ strcc r6, [r1, -r3, ror #16] │ │ │ │ adcmi r9, pc, #20480 @ 0x5000 │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ - b 0x1511544 │ │ │ │ + b 0x151176c │ │ │ │ ldrb r1, [r7, -r7, lsl #24]! │ │ │ │ stmdage ip, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ - rsbsvc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + rsbsne pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrvs pc, r0, fp, asr #12 │ │ │ │ + cmnpeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf04a12c1 │ │ │ │ ldrbt pc, [r9], #-2633 @ 0xfffff5b7 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1254648 │ │ │ │ @ instruction: 0x4640f8f5 │ │ │ │ @ instruction: 0xf8f2f125 │ │ │ │ @ instruction: 0xf1254630 │ │ │ │ ldrb pc, [r4], -pc, ror #17 @ │ │ │ │ strbtmi r4, [r1], r5, asr #12 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrmi lr, [sl], r8, lsr #10 │ │ │ │ - subvc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + eorsne pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrvs pc, r0, fp, asr #12 │ │ │ │ + cmnpeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blmi 0x57f37c │ │ │ │ + blmi 0x57f5a4 │ │ │ │ @ instruction: 0xf640a80c │ │ │ │ @ instruction: 0xf04a521e │ │ │ │ ldrbmi pc, [r0], -r7, lsr #20 @ │ │ │ │ @ instruction: 0xf8d6f125 │ │ │ │ - @ instruction: 0xf64be454 │ │ │ │ - vsubl.s8 , d0, d24 │ │ │ │ - @ instruction: 0xf64b022f │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ + vqshl.s8 q15, q2, q6 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ + vhsub.s8 d16, d12, d31 │ │ │ │ + vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - blmi 0x304bd4 │ │ │ │ + blmi 0x304dfc │ │ │ │ andspl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x656cd4 │ │ │ │ - beq 0x156cec │ │ │ │ + blx 0x656efc │ │ │ │ + beq 0x156f14 │ │ │ │ @ instruction: 0xf1a0e7e9 │ │ │ │ - strmi pc, [r5], -sp, ror #18 │ │ │ │ + @ instruction: 0x4605f959 │ │ │ │ svclt 0x0000e5ae │ │ │ │ - eorseq r3, r5, ip, asr lr │ │ │ │ - eorseq r3, r5, ip, asr #28 │ │ │ │ + eorseq r4, r5, r4, asr r0 │ │ │ │ + eorseq r4, r5, r4, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71dcc │ │ │ │ + bl 0xfec71ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b30 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ - svc 0x0004f18e │ │ │ │ + svc 0x0008f18e │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - ldc2 1, cr15, [sl], #616 @ 0x268 │ │ │ │ + stc2 1, cr15, [r6], #616 @ 0x268 │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r9, [r6], -r3, lsl #2 │ │ │ │ eorscs sl, r4, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf19a4620 │ │ │ │ - ldmdacs r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r3!, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r0, lsl r8 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrtmi r9, [r2], -r3, lsl #22 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - ldc2 1, cr15, [r4], {154} @ 0x9a │ │ │ │ + stc2 1, cr15, [r0], {154} @ 0x9a │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ - blls 0x28f3cc │ │ │ │ + blls 0x28f5f4 │ │ │ │ andne pc, r1, #64, 4 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ @ instruction: 0xd1d24293 │ │ │ │ strhtcc pc, [r2], -sp @ │ │ │ │ bicle r2, lr, r8, lsr #22 │ │ │ │ teqcs r4, #57344 @ 0xe000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xd1c8429a │ │ │ │ strhtcc pc, [r0], -sp @ │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r2, {r0, r8, r9, fp, sp}^ │ │ │ │ strb r9, [r1, sp, lsl #16] │ │ │ │ - @ instruction: 0xf8fcf1a0 │ │ │ │ + @ instruction: 0xf8e8f1a0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr8, cr12, {6} │ │ │ │ ldrhtlt r4, [r1], #185 @ 0xb9 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb570f0 │ │ │ │ + beq 0xb57318 │ │ │ │ @ instruction: 0xf10da851 │ │ │ │ ldmdavs fp, {r6, r7, r8, fp} │ │ │ │ @ instruction: 0xf04f936f │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf18e0800 │ │ │ │ - addcs lr, r4, #2336 @ 0x920 │ │ │ │ + addcs lr, r4, #2400 @ 0x960 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp 1, 8, cr15, cr12, cr14, {4} │ │ │ │ + cdp 1, 9, cr15, cr0, cr14, {4} │ │ │ │ strbmi r2, [r1], -r4, lsl #5 │ │ │ │ @ instruction: 0xf8caa80f │ │ │ │ @ instruction: 0xf18e8000 │ │ │ │ - @ instruction: 0xf8cdee86 │ │ │ │ + @ instruction: 0xf8cdee8a │ │ │ │ strtmi sl, [sl], -r0 │ │ │ │ orrvs pc, r0, r7, lsl #10 │ │ │ │ strteq pc, [r8], #-2263 @ 0xfffff729 │ │ │ │ @ instruction: 0xf7ffab51 │ │ │ │ vqdmulh.s , q7, │ │ │ │ vrsra.s64 q11, q6, #64 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf19c3400 │ │ │ │ - ldc 8, cr15, [pc, #788] @ 0x11b02c │ │ │ │ + ldc 8, cr15, [pc, #708] @ 0x11b204 │ │ │ │ @ instruction: 0xf5b07b9d │ │ │ │ @ instruction: 0xf8955f80 │ │ │ │ svclt 0x00383058 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi r1, [r6], -r1, lsr #16 │ │ │ │ svclt 0x00144543 │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ @@ -272980,118 +273118,118 @@ │ │ │ │ ldrtmi r8, [r1], -r7, lsr #8 │ │ │ │ ldrbmi r4, [lr], #-1602 @ 0xfffff9be │ │ │ │ @ instruction: 0xf0023c04 │ │ │ │ ldrtmi pc, [r4], #-3719 @ 0xfffff179 @ │ │ │ │ vst1.8 {d22-d25}, [pc :128], lr │ │ │ │ @ instruction: 0xf8c75080 │ │ │ │ @ instruction: 0xf124440c │ │ │ │ - bvs 0xc1abe0 │ │ │ │ + bvs 0xc1ae08 │ │ │ │ strmi r9, [r4], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8d74602 │ │ │ │ @ instruction: 0xf507340c │ │ │ │ andcs r6, r1, r5, lsl #3 │ │ │ │ - blx 0x1ed8d7a │ │ │ │ + blx 0x1ed8fa2 │ │ │ │ streq pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strmi r6, [r3], -r8, ror #9 │ │ │ │ strtmi r6, [r2], -r9, lsr #20 │ │ │ │ @ instruction: 0xf8d79100 │ │ │ │ @ instruction: 0xf8d71424 │ │ │ │ @ instruction: 0xf7fe041c │ │ │ │ @ instruction: 0xf8c7fb69 │ │ │ │ strtvs r0, [r8], -ip, lsl #8 │ │ │ │ - bvs 0xb6c5b0 │ │ │ │ + bvs 0xb6c7d8 │ │ │ │ tstls r0, r2, lsr #12 │ │ │ │ strtne pc, [r0], #-2263 @ 0xfffff729 │ │ │ │ ldreq pc, [r8], #-2263 @ 0xfffff729 │ │ │ │ - blx 0x1858dae │ │ │ │ + blx 0x1858fd6 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ strcc pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0xf12465eb │ │ │ │ @ instruction: 0xf8d7ffbb │ │ │ │ - blcs 0x127df8 │ │ │ │ + blcs 0x128020 │ │ │ │ @ instruction: 0x83b1f000 │ │ │ │ ldrdge pc, [r0], -sl │ │ │ │ stcge 14, cr10, [ip], {94} @ 0x5e │ │ │ │ svceq 0x0000f1ba │ │ │ │ stcge 0, cr13, [ip], {70} @ 0x46 │ │ │ │ @ instruction: 0x46412234 │ │ │ │ @ instruction: 0xf18e4630 │ │ │ │ - ldrbmi lr, [r0], -r8, lsl #28 │ │ │ │ + ldrbmi lr, [r0], -ip, lsl #28 │ │ │ │ stmdahi r0, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andhi pc, r8, r4, asr #17 │ │ │ │ eorhi pc, ip, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [sl, #284] @ 0x11c │ │ │ │ @ instruction: 0xf19a4641 │ │ │ │ - cdpne 12, 0, cr15, cr3, cr5, {6} │ │ │ │ + mcrne 12, 0, pc, cr3, cr1, {5} @ │ │ │ │ cmnphi lr, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwls r4, #22073 @ 0x5639 │ │ │ │ - mcr2 1, 0, pc, cr0, cr10, {4} @ │ │ │ │ + stc2l 1, cr15, [ip, #616]! @ 0x268 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x83a3f2c0 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stmib r4, {r0, r1, r2, r3, r9, fp, sp, pc}^ │ │ │ │ strtmi r0, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0x46504633 │ │ │ │ @ instruction: 0xf7ff6027 │ │ │ │ - bls 0x699974 │ │ │ │ + bls 0x699b9c │ │ │ │ addsmi r6, sl, #2801664 @ 0x2ac000 │ │ │ │ stmdbls pc, {r0, r2, r8, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf1b11ac9 │ │ │ │ svclt 0x00387f80 │ │ │ │ vrhadd.s8 d22, d28, d26 │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ ldrbmi r0, [r0], -pc, lsr #2 │ │ │ │ - cdp2 1, 14, cr15, cr2, cr14, {4} │ │ │ │ + cdp2 1, 13, cr15, cr14, cr14, {4} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vhadd.s8 d24, d28, d7 │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ + vaddw.s8 q9, q0, d20 │ │ │ │ ldrbmi r0, [r0], -pc, lsr #2 │ │ │ │ - cdp2 1, 13, cr15, cr8, cr14, {4} │ │ │ │ + cdp2 1, 13, cr15, cr4, cr14, {4} │ │ │ │ rsbsle r2, sp, r0, lsl #16 │ │ │ │ teqphi r0, pc @ @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ @ instruction: 0xf18e4630 │ │ │ │ - @ instruction: 0xf8c4edc0 │ │ │ │ + @ instruction: 0xf8c4edc4 │ │ │ │ strtmi r8, [r1], -r0 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x11afbc │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x11b1e4 │ │ │ │ andcs r4, r0, #53477376 @ 0x3300000 │ │ │ │ ldrbcs pc, [r8], -r0, asr #12 @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ stmib r4, {r0, r1, r2, r3, r5}^ │ │ │ │ strbmi r6, [sl], -r1, lsl #24 │ │ │ │ - blx 0xfe7d8e98 │ │ │ │ + blx 0xfe7d90c0 │ │ │ │ cmppcs r4, r8, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4600e9d9 │ │ │ │ ldccc 2, cr15, [ip], #-312 @ 0xfffffec8 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ stmdavs pc!, {r3, r8, sl, ip, sp, lr, pc} @ │ │ │ │ svccc 0x0004f851 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ strbmi r4, [r1, #-1075] @ 0xfffffbcd │ │ │ │ strtmi r5, [r2], #-2074 @ 0xfffff7e6 │ │ │ │ mvnsle r5, sl, lsl r0 │ │ │ │ ldrdeq lr, [r4, -r9] │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bne 0x3636e8 │ │ │ │ + bne 0x363910 │ │ │ │ stcmi 2, cr15, [r1], {6} │ │ │ │ andgt pc, r0, r3, asr #17 │ │ │ │ stc2l 0, cr15, [r4, #8] │ │ │ │ @ instruction: 0xf89d626c │ │ │ │ @ instruction: 0xf8d7214b │ │ │ │ @ instruction: 0xf8d7040c │ │ │ │ @ instruction: 0xf8d78418 │ │ │ │ @ instruction: 0xf1ba941c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stclge 2, cr8, [fp], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf04f2a41 │ │ │ │ svclt 0x00180300 │ │ │ │ - bleq 0x105733c │ │ │ │ + bleq 0x1057564 │ │ │ │ stmib r4, {r0, r1, r3, r5, r6, r8, r9, ip, pc}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ rschi pc, r1, #0 │ │ │ │ vnmls.f64 d4, d13, d16 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x33aaf503 │ │ │ │ @@ -273099,73 +273237,73 @@ │ │ │ │ cmpeq r9, r8, lsl #24 │ │ │ │ @ instruction: 0x069ad438 │ │ │ │ ldreq sp, [sl, -lr, lsl #8] │ │ │ │ sbchi pc, r8, #0, 2 │ │ │ │ svcmi 0x0000f413 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ adcshi pc, ip, #0 │ │ │ │ - mvnvc pc, fp, asr #12 │ │ │ │ + mvnne pc, ip, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eor r4, sp, sl, lsl r6 │ │ │ │ @ instruction: 0xf1400599 │ │ │ │ - @ instruction: 0xf64b82ac │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vhsub.s8 d24, d28, d28 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ movwcs r0, #33071 @ 0x812f │ │ │ │ eor r2, r3, r5, lsl #4 │ │ │ │ - blvc 0x3965e4 │ │ │ │ + blvc 0x39680c │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ andcs r4, r5, #16, 6 @ 0x40000000 │ │ │ │ vst3.16 {d22,d24,d26}, [pc :128], fp │ │ │ │ @ instruction: 0xf04f5180 │ │ │ │ stc 3, cr3, [sp, #1020] @ 0x3fc │ │ │ │ movwls r7, #2818 @ 0xb02 │ │ │ │ vsubw.s8 q9, q0, d18 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ @ instruction: 0xe76dfff7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r4, r0, sl, asr #29 │ │ │ │ - eorseq r3, r5, r8, ror lr │ │ │ │ - @ instruction: 0xf64b2304 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + addeq r4, r0, r2, lsr #25 │ │ │ │ + eorseq r4, r5, r0, ror r0 │ │ │ │ + vcgt.s8 d18, d12, d4 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ ldrmi r0, [sl], -pc, lsr #2 │ │ │ │ movwls r1, #31427 @ 0x7ac3 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - blls 0x319c44 │ │ │ │ + blls 0x319e6c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @ instruction: 0xf0529305 │ │ │ │ - blls 0x29ac1c │ │ │ │ + blls 0x29ae44 │ │ │ │ andscs r4, r0, #34603008 @ 0x2100000 │ │ │ │ movwls r3, #39696 @ 0x9b10 │ │ │ │ @ instruction: 0x461c4618 │ │ │ │ - blx 0x5d6fde │ │ │ │ + blx 0x5d7206 │ │ │ │ movweq lr, #39688 @ 0x9b08 │ │ │ │ andcs r3, r3, fp, lsr #6 │ │ │ │ eorshi pc, ip, r5, asr #17 │ │ │ │ orreq lr, r3, #164, 22 @ 0x29000 │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ andeq pc, pc, #35 @ 0x23 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ andcc r9, r4, #8, 4 @ 0x80000000 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ - bl 0x1ff818 │ │ │ │ + bl 0x1ffa40 │ │ │ │ strtvs r0, [sl], #-1156 @ 0xfffffb7c │ │ │ │ andcs r9, r4, #335544320 @ 0x14000000 │ │ │ │ strtmi r6, [r1], -fp, lsr #9 │ │ │ │ @ instruction: 0xf8c523a0 │ │ │ │ @ instruction: 0x63ab9044 │ │ │ │ cmnvs ip, #0, 6 │ │ │ │ ldc2l 0, cr15, [r0], #-128 @ 0xffffff80 │ │ │ │ movwcs fp, #12552 @ 0x3108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ stmiane r1!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r7, ror #24 @ p-variant is OBSOLETE │ │ │ │ - bls 0x17351e0 │ │ │ │ + bls 0x1735408 │ │ │ │ andvs r4, r3, r3, lsl r4 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, fp, asr ip @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r4, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -273210,95 +273348,95 @@ │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, lsr #2 │ │ │ │ stc2 0, cr15, [r4], {32} │ │ │ │ movwcs fp, #33032 @ 0x8108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsr #2 │ │ │ │ - blx 0xfffd718a │ │ │ │ + blx 0xfffd73b2 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, lsr r1 │ │ │ │ - blx 0xffd5719e │ │ │ │ + blx 0xffd573c6 │ │ │ │ movwcs fp, #37128 @ 0x9108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsr r1 │ │ │ │ - blx 0xffad71b2 │ │ │ │ - bvs 0xfec07554 │ │ │ │ + blx 0xffad73da │ │ │ │ + bvs 0xfec0777c │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, lsr r1 │ │ │ │ - blx 0xff8571c6 │ │ │ │ + blx 0xff8573ee │ │ │ │ movwcs fp, #45320 @ 0xb108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsr r1 │ │ │ │ - blx 0xff5d71da │ │ │ │ + blx 0xff5d7402 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - mcr2 1, 5, pc, cr10, cr6, {4} @ │ │ │ │ + mrc2 1, 4, pc, cr6, cr6, {4} │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r0, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabtlt r8, r5, fp, pc @ │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0x4683fbbb │ │ │ │ @ instruction: 0xf196b118 │ │ │ │ - @ instruction: 0xf8cbfe1b │ │ │ │ + @ instruction: 0xf8cbfe07 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, asr #2 │ │ │ │ - blx 0xfecd7222 │ │ │ │ + blx 0xfecd744a │ │ │ │ movwcs fp, #53512 @ 0xd108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, asr #2 │ │ │ │ - blx 0xfea57236 │ │ │ │ + blx 0xfea5745e │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - mcr2 1, 0, pc, cr12, cr6, {4} @ │ │ │ │ + ldc2l 1, cr15, [r8, #600]! @ 0x258 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r0, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fb97 │ │ │ │ andvs r2, r3, lr, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], sp, lsl #23 │ │ │ │ @ instruction: 0xf196b118 │ │ │ │ - @ instruction: 0xf8cbfde5 │ │ │ │ + @ instruction: 0xf8cbfdd1 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, asr r1 │ │ │ │ - blx 0xfe15727e │ │ │ │ + blx 0xfe1574a6 │ │ │ │ tstcs r0, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, asr r1 │ │ │ │ - blx 0x1ed7292 │ │ │ │ + blx 0x1ed74ba │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ ldc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq SPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r9, ror #22 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq SPSR_s, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ pkhtbmi pc, r3, pc, asr #22 @ │ │ │ │ andcs fp, r2, r0, lsr #2 │ │ │ │ - @ instruction: 0xff62f197 │ │ │ │ + @ instruction: 0xff4ef197 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq SPSR_f, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r1, asr fp @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r9, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -273335,37 +273473,37 @@ │ │ │ │ andvs r2, r3, sl, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ orreq pc, r4, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r7, lsl #22 │ │ │ │ @ instruction: 0xf7feb118 │ │ │ │ @ instruction: 0xf8cbfdc5 │ │ │ │ - blls 0x2db2fc │ │ │ │ - bleq 0xfe357710 │ │ │ │ + blls 0x2db524 │ │ │ │ + bleq 0xfe357938 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ movwcs r8, #169 @ 0xa9 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strdlt pc, [r8, -r5] │ │ │ │ andvs r2, r3, r1, lsr #6 │ │ │ │ movwcs r2, #516 @ 0x204 │ │ │ │ tsteq r2, fp, lsl #22 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlattlt r0, fp, sl, pc @ │ │ │ │ movwcs r6, #6 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ - blx 0xff9d73b8 │ │ │ │ + blx 0xff9d75e0 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ - blx 0xff7573cc │ │ │ │ + blx 0xff7575f4 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ - blvs 0x1bf3360 │ │ │ │ + blvs 0x1bf3588 │ │ │ │ @ instruction: 0xf1c36baa │ │ │ │ ldrbmi r0, [fp], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ stmdbls r8, {r1, r2, r5, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabtlt r8, r7, sl, pc @ │ │ │ │ @@ -273376,17 +273514,17 @@ │ │ │ │ movwcs fp, #24 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb100fab7 │ │ │ │ strtmi r6, [r0], -r4 │ │ │ │ @ instruction: 0xf0203601 │ │ │ │ andcc pc, r1, sp, lsr fp @ │ │ │ │ - bleq 0x2577cc │ │ │ │ + bleq 0x2579f4 │ │ │ │ ldrmi r4, [r0, #1028]! @ 0x404 │ │ │ │ - blls 0x2cfb5c │ │ │ │ + blls 0x2cfd84 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ stmdbls r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlatblt r8, r1, sl, pc @ │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -273397,142 +273535,142 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb100fa91 │ │ │ │ strtmi r6, [r0], -r4 │ │ │ │ @ instruction: 0xf0203601 │ │ │ │ andcc pc, r1, r7, lsl fp @ │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r1, #1028]! @ 0x404 │ │ │ │ - blls 0x28fba8 │ │ │ │ + blls 0x28fdd0 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ stmdbls r5, {r0, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, fp, ror sl @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c79b08 │ │ │ │ mvnvs r3, ip, lsl #8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - bls 0x50f434 │ │ │ │ - blls 0x76cd60 │ │ │ │ + bls 0x50f65c │ │ │ │ + blls 0x76cf88 │ │ │ │ adcvs r6, fp, #42 @ 0x2a │ │ │ │ stc2 1, cr15, [r8], {36} @ 0x24 │ │ │ │ - orreq pc, r5, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0x23adf649 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ ldmdavs sl, {r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r0, ip, asr r1 │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0x14574e4 │ │ │ │ + blx 0x145770c │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ - blx 0x11d74f8 │ │ │ │ - blls 0x30789c │ │ │ │ + blx 0x11d7720 │ │ │ │ + blls 0x307ac4 │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe7400b90 │ │ │ │ @ instruction: 0xac6b2a41 │ │ │ │ @ instruction: 0x46d3bf18 │ │ │ │ - bge 0x1c15bc4 │ │ │ │ - bge 0x1c95bc8 │ │ │ │ + bge 0x1c15dec │ │ │ │ + bge 0x1c95df0 │ │ │ │ ldcge 4, cr15, [lr, #-508]! @ 0xfffffe04 │ │ │ │ tstpeq r3, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldrbmi pc, [r3], r5, ror #16 @ │ │ │ │ rsbsge pc, ip, r5, asr #17 │ │ │ │ - bge 0x895bc0 │ │ │ │ + bge 0x895de8 │ │ │ │ movwcs lr, #17714 @ 0x4532 │ │ │ │ - mvnvc pc, fp, asr #12 │ │ │ │ + bicsne pc, r8, ip, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrb r4, [r7, #-1562]! @ 0xfffff9e6 │ │ │ │ - mvnvc pc, fp, asr #12 │ │ │ │ + mvnne pc, ip, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrb r4, [r1, #-1562]! @ 0xfffff9e6 │ │ │ │ - @ instruction: 0xf64b2304 │ │ │ │ - vmla.f d23, d16, d0[5] │ │ │ │ + vcgt.s8 d18, d12, d4 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ ldrmi r0, [sl], -pc, lsr #2 │ │ │ │ @ instruction: 0xf020e56a │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf846f7fe │ │ │ │ strmi sl, [r1], -pc, lsl #22 │ │ │ │ ldrmi r6, [r8], -fp, ror #15 │ │ │ │ @ instruction: 0xf7fe952e │ │ │ │ - blls 0xb595ec │ │ │ │ + blls 0xb59814 │ │ │ │ @ instruction: 0xf10d676b │ │ │ │ - blls 0xbde1e8 │ │ │ │ + blls 0xbde410 │ │ │ │ str r6, [fp, #-1963] @ 0xfffff855 │ │ │ │ - stc2l 1, cr15, [r8], {159} @ 0x9f │ │ │ │ - @ instruction: 0xf904f162 │ │ │ │ + ldc2 1, cr15, [r4], #636 @ 0x27c │ │ │ │ + @ instruction: 0xf908f162 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf6404b30 │ │ │ │ stmdavs r1, {r1, r2, r3, r4, r9, sp, lr} │ │ │ │ tstls r0, fp, lsl #16 │ │ │ │ - orrvs pc, r0, fp, asr #12 │ │ │ │ + cmnpeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r2, #292] @ 0x124 │ │ │ │ @ instruction: 0xf049980b │ │ │ │ @ instruction: 0xf04ffc09 │ │ │ │ @ instruction: 0xf16f30ff │ │ │ │ - vmla.i8 d31, d5, d29 │ │ │ │ + vmul.i8 d31, d5, d17 │ │ │ │ vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf8d70296 │ │ │ │ andcs r5, r7, r8, lsr #8 │ │ │ │ @ instruction: 0xf18e6814 │ │ │ │ - strtmi pc, [fp], -pc, ror #28 │ │ │ │ + strtmi pc, [fp], -fp, ror #28 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf19f022f │ │ │ │ - @ instruction: 0xf04ffad7 │ │ │ │ + @ instruction: 0xf04ffac3 │ │ │ │ @ instruction: 0xf16f30ff │ │ │ │ - @ instruction: 0xf162f915 │ │ │ │ - @ instruction: 0xf64bf8d5 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + @ instruction: 0xf162f919 │ │ │ │ + vtst.8 , q14, │ │ │ │ + vrsra.s64 , q10, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - orrvs pc, r0, fp, asr #12 │ │ │ │ + cmnpeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage fp, {r1, fp, sp, lr} │ │ │ │ andls r4, r0, #20, 22 @ 0x5000 │ │ │ │ eorvs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ ldc2l 0, cr15, [ip, #-292] @ 0xfffffedc │ │ │ │ ldrbmi r9, [r2], -fp, lsl #16 │ │ │ │ - teqpne ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcc r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ stc2l 0, cr15, [r8, #292]! @ 0x124 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf8f6f16f │ │ │ │ - rscsvc pc, r0, fp, asr #12 │ │ │ │ + @ instruction: 0xf8faf16f │ │ │ │ + rscne pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xdd917e │ │ │ │ + blx 0x8d93a4 │ │ │ │ @ instruction: 0xf16f4658 │ │ │ │ - @ instruction: 0xf64bf8ed │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ + vtst.8 , q14, │ │ │ │ + vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ - blmi 0x21b67c │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ + blmi 0x21b8a4 │ │ │ │ adcscs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [lr], {106} @ 0x6a │ │ │ │ + ldc2 1, cr15, [r2], {106} @ 0x6a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r8, ror #28 │ │ │ │ - eorseq r4, r5, ip, ror #18 │ │ │ │ + eorseq r4, r5, r0, rrx │ │ │ │ + eorseq r4, r5, r4, ror #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec727dc │ │ │ │ + bl 0xfec72a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ subcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ stmibvs lr!, {r8, sp}^ │ │ │ │ - b 0x1d7c28 │ │ │ │ + b 0x2d7e50 │ │ │ │ strtvs r2, [r3], #-784 @ 0xfffffcf0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0116aa9 │ │ │ │ @ instruction: 0xf1060f01 │ │ │ │ svclt 0x000c0108 │ │ │ │ eorscs r2, r0, r0, lsl r0 │ │ │ │ ldrmi r6, [r8], -r0, lsr #8 │ │ │ │ @@ -273566,29 +273704,29 @@ │ │ │ │ rsbvs r6, r3, #43, 30 @ 0xac │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec72898 │ │ │ │ + bl 0xfec72ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ - blx 0x11d933c │ │ │ │ + @ instruction: 0xf92ef726 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - mcrlt 7, 1, pc, cr10, cr1, {2} @ │ │ │ │ + ldclt 7, cr15, [r6, #-324] @ 0xfffffebc │ │ │ │ stmdble ip!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec728b8 │ │ │ │ + bl 0xfec72ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi lr, [r0, lr]! │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x6a56d0 │ │ │ │ + blle 0x6a58f8 │ │ │ │ andcc r8, r3, #2752512 @ 0x2a0000 │ │ │ │ adcmi r4, r3, #19 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-526 @ 0xfffffdf2 │ │ │ │ stmdble fp, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -sl, lsr #16 │ │ │ │ svclt 0x008c2a03 │ │ │ │ @@ -273615,24 +273753,24 @@ │ │ │ │ tstcc r0, #12713984 @ 0xc20000 │ │ │ │ ldrmi r6, [r3], #-2258 @ 0xfffff72e │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7295c │ │ │ │ + bl 0xfec72b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ andls r4, r1, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf8c6f020 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ andls r9, r1, r1, lsl #20 │ │ │ │ @ instruction: 0xf6f44620 │ │ │ │ - stmdbls r1, {r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbls r1, {r2, r3, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stmdahi fp, {sp} │ │ │ │ andlt r8, r2, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @@ -273648,31 +273786,31 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q6, q8 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ strb pc, [ip, pc, lsr #23]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec729f0 │ │ │ │ + bl 0xfec72c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xffaef003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec72a20 │ │ │ │ + bl 0xfec72c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468e0ff8 │ │ │ │ ldmdble r5, {r4, r8, fp, sp} │ │ │ │ stmdavs r1, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf101290f │ │ │ │ svclt 0x008c0303 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @@ -273688,44 +273826,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b2bd08 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ stmdale r3, {r1, r3, r7, r9, lr} │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ smlabble sp, sl, r2, r4 │ │ │ │ - bl 0xfec2ce0c │ │ │ │ + bl 0xfec2d034 │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4670d8d1 │ │ │ │ @ instruction: 0xf6a2e7e5 │ │ │ │ @ instruction: 0xf5b10134 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf06fd407 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r1], -r8, lsl #26 │ │ │ │ - addsne pc, r0, ip, asr #4 │ │ │ │ + addcc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x11579fe │ │ │ │ + blx 0x1157c26 │ │ │ │ svclt 0x0000e7ef │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec72ad4 │ │ │ │ + bl 0xfec72cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4e40ec │ │ │ │ + blcs 0x4e4314 │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x17dafc │ │ │ │ + bcs 0x17dd24 │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64fbd08 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @@ -273738,17 +273876,17 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - adcsne pc, r8, ip, asr #4 │ │ │ │ + adcscc pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfffd7a88 │ │ │ │ + blx 0xfffd7cb0 │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -273765,119 +273903,119 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x4aa1f4 │ │ │ │ + bcs 0x4aa41c │ │ │ │ teqphi r6, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r8, r8, lsl #1 │ │ │ │ teqeq r4, r8, lsl #1 │ │ │ │ ldrhteq r0, [sl], sl │ │ │ │ ldrheq r0, [r4, -sl]! │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ @ instruction: 0xf8da00fa │ │ │ │ - ldrbeq r3, [pc, #-0] @ 0x11b9e0 │ │ │ │ + ldrbeq r3, [pc, #-0] @ 0x11bc08 │ │ │ │ cmpphi r8, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f3203 │ │ │ │ @ instruction: 0x401373fc │ │ │ │ andle r4, r5, #281018368 @ 0x10c00000 │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84499 │ │ │ │ ldmdale fp, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x915928 │ │ │ │ + blcs 0x915b50 │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1b80820 │ │ │ │ stmible lr!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - bvs 0xfeb59360 │ │ │ │ - bcs 0xfe6d8528 │ │ │ │ - blvc 0xfe898358 │ │ │ │ - bleq 0x598530 │ │ │ │ + bvs 0xfeb59588 │ │ │ │ + bcs 0xfe6d8750 │ │ │ │ + blne 0xff299580 │ │ │ │ + bleq 0x598758 │ │ │ │ stmdbeq r0!, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ ldrmi r2, [r3], -r3, lsl #20 │ │ │ │ smlabbcs r0, ip, pc, fp @ │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf041bf88 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0xf8b9d1d6 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ stmdacc r4, {r6, lr} │ │ │ │ ldmle lr!, {r0, r3, r4, fp, sp} │ │ │ │ @ instruction: 0xf857a701 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andseq fp, r1, r1, ror #19 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - andseq fp, r1, r1, ror #19 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - andseq fp, r1, r7, lsr #24 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - @ instruction: 0x0011b9d7 │ │ │ │ - andseq fp, r1, r1, ror #19 │ │ │ │ + andseq fp, r1, r9, lsl #24 │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + andseq fp, r1, r9, lsl #24 │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + andseq fp, r1, pc, asr #28 │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + @ instruction: 0x0011bbff │ │ │ │ + andseq fp, r1, r9, lsl #24 │ │ │ │ ldmible r6, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmible r2, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ stmibvs r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12299 @ 0x300b │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ ldrmi sp, [r0], #2434 @ 0x982 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af7f │ │ │ │ addsmi r3, pc, #0 │ │ │ │ - blcs 0x20b7a8 │ │ │ │ + blcs 0x20b9d0 │ │ │ │ svcge 0x0078f67f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x16343c │ │ │ │ + bcs 0x163664 │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ vrshl.s8 , , q14 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8fa0d │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af64 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x005ff67f │ │ │ │ - bvs 0xfeb59480 │ │ │ │ - bcs 0xfe6d8648 │ │ │ │ + bvs 0xfeb596a8 │ │ │ │ + bcs 0xfe6d8870 │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb93b94 │ │ │ │ + blx 0xb93dbc │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13597 @ 0x351d │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x0048f4bf │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -273889,15 +274027,15 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8af37 │ │ │ │ stmdbcs pc, {r1, ip} @ │ │ │ │ @ instruction: 0xf8dad9dd │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vqrshl.s8 , , q14 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8f9cd │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af24 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x001ff67f │ │ │ │ @@ -273918,47 +274056,47 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8aefd │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e1 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vqrshl.s8 , , q14 │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8f993 │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ - bcs 0x255714 │ │ │ │ + bcs 0x25593c │ │ │ │ @ instruction: 0xf109d93b │ │ │ │ and r0, lr, r4, lsl #14 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ strtle r0, [r2], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfe9ec694 │ │ │ │ + bl 0xfe9ec8bc │ │ │ │ ldmdble r7, {r1, r8, r9} │ │ │ │ - blcs 0x22ccac │ │ │ │ + blcs 0x22ced4 │ │ │ │ ldmdahi r9!, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x0028428b │ │ │ │ stmdble pc, {r0, r1, r8, fp, sp} @ │ │ │ │ vld2.16 {d8-d9}, [r2 :256], sl │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ ldrbmi sp, [sl], -r6, ror #3 │ │ │ │ movwls r1, #7480 @ 0x1d38 │ │ │ │ ldc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldmdahi r9!, {r0, r1, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrb r9, [pc, r1, lsl #22] │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ @ instruction: 0x4611e6b0 │ │ │ │ - sbcsne pc, ip, ip, asr #4 │ │ │ │ + sbcscc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9301 │ │ │ │ ubfx pc, r9, #18, #17 │ │ │ │ - andcs pc, r0, ip, asr #4 │ │ │ │ + rscscc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf952f04e │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ andcs lr, r4, #165675008 @ 0x9e00000 │ │ │ │ svclt 0x0000e69c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -273973,92 +274111,92 @@ │ │ │ │ stmdavs lr!, {r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x009442a6 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982e0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmiahi fp!, {r0, r1, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ - bcs 0x16375c │ │ │ │ + bcs 0x163984 │ │ │ │ @ instruction: 0x4656d811 │ │ │ │ - blmi 0xfe3ed5bc │ │ │ │ - blls 0x675d68 │ │ │ │ + blmi 0xfe3ed7e4 │ │ │ │ + blls 0x675f90 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, r9, asr r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x53fcdc │ │ │ │ + blcc 0x53ff04 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r1, r2, r4, r5, r6, r8, pc}^ @ │ │ │ │ subseq pc, r3, r3, lsl r0 @ │ │ │ │ subseq r0, r3, r3, asr r0 │ │ │ │ rsceq r0, ip, r4, ror r1 │ │ │ │ rsceq r0, ip, ip, ror #1 │ │ │ │ teqeq r4, r4, ror r1 │ │ │ │ teqeq r4, r4, lsr r1 │ │ │ │ andseq r0, lr, r4, ror r1 │ │ │ │ andseq r0, lr, lr, lsl r0 │ │ │ │ stcls 6, cr4, [sp, #-680] @ 0xfffffd58 │ │ │ │ strvs lr, [fp], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf0231cf3 │ │ │ │ adcmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffa50894 │ │ │ │ + bne 0xffa50abc │ │ │ │ ldccs 4, cr4, [r0], {29} │ │ │ │ @ instruction: 0x4656d8bb │ │ │ │ cdpcs 7, 1, cr14, cr11, cr10, {6} │ │ │ │ @ instruction: 0xf1a6d9f2 │ │ │ │ @ instruction: 0xf1b8081c │ │ │ │ stmible sp!, {r2, r8, r9, sl, fp}^ │ │ │ │ - blvs 0xfeb596b0 │ │ │ │ - blcs 0xfe6d8878 │ │ │ │ + blvs 0xfeb598d8 │ │ │ │ + blcs 0xfe6d8aa0 │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ strcc lr, [r3, -fp] │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r3, #-59] @ 0xffffffc5 │ │ │ │ - bl 0xfeb5090c │ │ │ │ + bl 0xfeb50b34 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9da │ │ │ │ svccs 0x00037000 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ strbmi r2, [r7, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf043bf88 │ │ │ │ - blcs 0x11c9b0 │ │ │ │ + blcs 0x11cbd8 │ │ │ │ @ instruction: 0xf8b9d1ce │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9e3 │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ vqrshl.s8 , , q14 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xe7d8f8bd │ │ │ │ ldmible sp!, {r0, r1, r2, r3, r4, r9, sl, fp, sp} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ ldmible r9!, {r2, r8, r9, fp, sp} │ │ │ │ stmdbeq r0!, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - blvs 0xfeb5971c │ │ │ │ - blcs 0xfe6d88e4 │ │ │ │ + blvs 0xfeb59944 │ │ │ │ + blcs 0xfe6d8b0c │ │ │ │ andsmi pc, sp, #73400320 @ 0x4600000 │ │ │ │ rscspl pc, sl, #192, 12 @ 0xc000000 │ │ │ │ - cdpmi 2, 0, cr15, cr4, cr12, {2} │ │ │ │ + cdppl 2, 15, cr15, cr12, cr12, {2} │ │ │ │ cdpeq 2, 2, cr15, cr15, cr0, {6} │ │ │ │ strls r9, [sp, #-515] @ 0xfffffdfd │ │ │ │ - submi pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + eorsvs pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0x46554698 │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd640b │ │ │ │ eor lr, r6, r4, lsr #32 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380ff │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x6d0250 │ │ │ │ + blcs 0x6d0478 │ │ │ │ eorshi pc, r7, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ @ instruction: 0xf8db8199 │ │ │ │ ldrbeq r3, [sl, #-0] │ │ │ │ @ instruction: 0x83b5f100 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ @@ -274073,24 +274211,24 @@ │ │ │ │ svclt 0x008c4634 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00884546 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8b9af65 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9ecb84 │ │ │ │ - blcc 0xa93598 │ │ │ │ + blcs 0x9ecdac │ │ │ │ + blcc 0xa937c0 │ │ │ │ ldmle r2, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x5105e0 │ │ │ │ + blcs 0x510808 │ │ │ │ addshi pc, r6, #0 │ │ │ │ bicle r2, r8, r6, lsl #22 │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x2582cc │ │ │ │ + beq 0x2584f4 │ │ │ │ cmn sl, #655360 @ 0xa0000 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ sbcle r4, r1, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ ldmible sp!, {r2, sl, fp, sp} │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ @@ -274101,15 +274239,15 @@ │ │ │ │ @ instruction: 0xd1b12b00 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ ldrble r0, [sp, #1371] @ 0x55b │ │ │ │ - sbccc pc, r4, ip, asr #4 │ │ │ │ + adcspl pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf824f04e │ │ │ │ mrccs 7, 0, lr, cr7, cr6, {6} │ │ │ │ svcge 0x0024f67f │ │ │ │ ldmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ svcge 0x001ef67f │ │ │ │ @@ -274119,35 +274257,35 @@ │ │ │ │ @ instruction: 0xf64f4625 │ │ │ │ vaddhn.i16 d22, q8, q12 │ │ │ │ mul pc, r6, r4 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf0804543 │ │ │ │ - bl 0xfeb3c92c │ │ │ │ + bl 0xfeb3cb54 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ rsbshi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x00944547 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8b98268 │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x3c89d8 │ │ │ │ - blx 0xc11f7c │ │ │ │ + blcs 0x3c8c00 │ │ │ │ + blx 0xc121a4 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r1, r3, r4, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [r7, #1368] @ 0x558 │ │ │ │ - addmi pc, r4, ip, asr #4 │ │ │ │ + rsbsvs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9200 │ │ │ │ - bls 0x15bf00 │ │ │ │ + bls 0x15c128 │ │ │ │ cdpcs 7, 1, cr14, cr11, cr14, {6} │ │ │ │ mrcge 6, 6, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdaeq ip, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ vmin.s8 q10, , │ │ │ │ @@ -274157,64 +274295,64 @@ │ │ │ │ vaddhn.i16 d22, q8, q12 │ │ │ │ muls r1, r6, r4 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r8, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [sl], -ip │ │ │ │ vqrshl.s8 d20, d0, d16 │ │ │ │ - bl 0xfeb3c884 │ │ │ │ + bl 0xfeb3caac │ │ │ │ ldrmi r0, [r1], #2050 @ 0x802 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ eorhi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x002845b8 │ │ │ │ vmax.f32 d18, d0, d3 │ │ │ │ @ instruction: 0xf8b9821e │ │ │ │ ldmdbcs r4, {r1, ip} │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r3, #1362]! @ 0x552 │ │ │ │ - sbcmi pc, r8, ip, asr #4 │ │ │ │ + sbcvs pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15be80 │ │ │ │ + blls 0x15c0a8 │ │ │ │ @ instruction: 0xf06fe7da │ │ │ │ @ instruction: 0xe6720015 │ │ │ │ - blcs 0x56ac1c │ │ │ │ + blcs 0x56ae44 │ │ │ │ svcge 0x000bf63f │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ andge sl, r1, #8, 30 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, pc, lsr #28 │ │ │ │ - andseq fp, r1, pc, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, pc, lsr #28 │ │ │ │ - andseq fp, r1, pc, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq fp, r1, r9, lsr lr │ │ │ │ - andseq ip, r1, sp, rrx │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r7, asr r0 │ │ │ │ + andseq ip, r1, r7, asr r0 │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r7, asr r0 │ │ │ │ + andseq ip, r1, r7, asr r0 │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + andseq ip, r1, r1, rrx │ │ │ │ + mulseq r1, r5, r2 │ │ │ │ cdpcs 3, 0, cr2, cr4, cr0, {0} │ │ │ │ tstcc r1, #3358720 @ 0x334000 │ │ │ │ tstcc r3, #3358720 @ 0x334000 │ │ │ │ addshi pc, r1, #64, 4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ vmin.s8 d20, d28, d10 │ │ │ │ - vqdmlal.s q9, d16, d4 │ │ │ │ + vbic.i16 q10, #12 @ 0x000c │ │ │ │ vmla.i8 d16, d12, d31 │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ + vmull.s8 q10, d16, d20 │ │ │ │ movwls r0, #11311 @ 0x2c2f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ stmdavs r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldmdahi lr!, {r3, r8, sl, ip, pc} │ │ │ │ ldrtmi r2, [r0], r3, lsl #28 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ @@ -274227,63 +274365,63 @@ │ │ │ │ strne pc, [r3], -r3 │ │ │ │ eorseq r4, r2, r7, lsl #12 │ │ │ │ movwls r1, #3387 @ 0xd3b │ │ │ │ movwls r1, #7987 @ 0x1f33 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ andle r4, r3, #805306378 @ 0x3000000a │ │ │ │ - ldrmi r1, [pc], #-2788 @ 0x11c0ec │ │ │ │ + ldrmi r1, [pc], #-2788 @ 0x11c314 │ │ │ │ ldmle ip, {r2, sl, fp, sp}^ │ │ │ │ stmdavs r5, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls lr, [r7, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x195b7c │ │ │ │ + bls 0x195da4 │ │ │ │ stmdals r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x4d873c │ │ │ │ + @ instruction: 0xf9faf18e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x17c848 │ │ │ │ + bls 0x17ca70 │ │ │ │ stmdals r0, {r2, r8, fp, ip, pc} │ │ │ │ - blx 0x2d874c │ │ │ │ + @ instruction: 0xf9f2f18e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db81fa │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ stmdbls r0, {r2, r3, r4, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ - sbcscs pc, r0, ip, asr #4 │ │ │ │ + sbcmi pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0af04d │ │ │ │ - bls 0x1d6084 │ │ │ │ + bls 0x1d62ac │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9f2f18e │ │ │ │ + @ instruction: 0xf9def18e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db817c │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ ldrbmi sp, [r1], -r8, asr #11 │ │ │ │ - andscc pc, r4, ip, asr #4 │ │ │ │ + andpl pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr6, cr13, {2} │ │ │ │ svcne 0x0033e7c0 │ │ │ │ - beq 0x25857c │ │ │ │ + beq 0x2587a4 │ │ │ │ ldr r9, [fp, r2, lsl #6]! │ │ │ │ vceq.f32 d18, d0, d4 │ │ │ │ @ instruction: 0xf109821c │ │ │ │ vabd.s8 d16, d12, d4 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ strls r0, [r4, #-559] @ 0xfffffdd1 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ssatmi r4, #28, sp, asr #12 │ │ │ │ ands r4, r7, r7, lsr r6 │ │ │ │ subsle r2, r1, sl, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ @ instruction: 0x81b8f100 │ │ │ │ - beq 0x2185bc │ │ │ │ + beq 0x2187e4 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ andeq lr, r2, #40960 @ 0xa000 │ │ │ │ vqsub.s8 d20, d16, d4 │ │ │ │ @ instruction: 0xf64f813e │ │ │ │ - b 0x3b8d98 │ │ │ │ - bne 0xfea1c9b4 │ │ │ │ + b 0x3b8fc0 │ │ │ │ + bne 0xfea1cbdc │ │ │ │ stccs 4, cr4, [r4], {147} @ 0x93 │ │ │ │ teqphi r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xa000f8bb │ │ │ │ ldrbmi r4, [r4, #-1622] @ 0xfffff9aa │ │ │ │ @ instruction: 0xf1babf28 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0xf8bb812c │ │ │ │ @@ -274292,76 +274430,76 @@ │ │ │ │ svclt 0x00810f04 │ │ │ │ ssatmi r4, #17, r3, asr #12 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ @ instruction: 0x3603e1dc │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb50a5c │ │ │ │ + bl 0xfeb50c84 │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdahi r1!, {r1, r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ rscle r2, r6, r1, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15bc68 │ │ │ │ + blls 0x15be90 │ │ │ │ @ instruction: 0x4654e7dd │ │ │ │ @ instruction: 0xe7b1469a │ │ │ │ svceq 0x0004f1ba │ │ │ │ ldrbmi fp, [r3], -r1, lsl #31 │ │ │ │ @ instruction: 0x46a246b0 │ │ │ │ streq pc, [r4], #-267 @ 0xfffffef5 │ │ │ │ @ instruction: 0xe1add810 │ │ │ │ stmdavs sl!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ - ldrle r0, [pc], #-1360 @ 0x11c248 │ │ │ │ + ldrle r0, [pc], #-1360 @ 0x11c470 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ rscle r4, r8, #276824064 @ 0x10800000 │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r2!, {r2, r8, r9, sl, fp}^ │ │ │ │ strbmi r8, [r6, #-2086] @ 0xfffff7da │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ cdpcs 2, 0, cr2, cr3, cr1, {0} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ - bcs 0x11ca78 │ │ │ │ + bcs 0x11cca0 │ │ │ │ stmdahi r1!, {r0, r1, r2, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmible r1!, {r0, r1, r8, fp, sp}^ │ │ │ │ - bcs 0x1e3fa8 │ │ │ │ + bcs 0x1e41d0 │ │ │ │ stmdavs sl!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ - ldrble r0, [pc, #1360] @ 0x11c7d8 │ │ │ │ - addcc pc, r4, ip, asr #4 │ │ │ │ + ldrble r0, [pc, #1360] @ 0x11ca00 │ │ │ │ + rsbspl pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15bbf4 │ │ │ │ + blls 0x15be1c │ │ │ │ mcrcs 7, 0, lr, cr4, cr6, {6} │ │ │ │ orrhi pc, r1, r0, asr #4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ ldrbmi r4, [sp], -sl, lsr #13 │ │ │ │ @ instruction: 0x463746bb │ │ │ │ stmdavs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4000f8bb │ │ │ │ @ instruction: 0x46a042bc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ stccs 2, cr2, [r3], {1} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmiblt sl!, {r0, r9}^ │ │ │ │ @ instruction: 0x1002f8bb │ │ │ │ - bcs 0x423bf8 │ │ │ │ + bcs 0x423e20 │ │ │ │ orrhi pc, r5, r0, lsl #4 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ svcne 0x00090909 │ │ │ │ - bmi 0x7e2f08 │ │ │ │ + bmi 0x7e3130 │ │ │ │ ldrbmi r0, [r4], -r9 │ │ │ │ strcc r4, [r3], #-1690 @ 0xfffff966 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #34 @ 0x22 │ │ │ │ @ instruction: 0xf64fd206 │ │ │ │ strdmi r7, [r2], -ip @ │ │ │ │ ldrmi r1, [r3], #2751 @ 0xabf │ │ │ │ @@ -274373,15 +274511,15 @@ │ │ │ │ stccs 7, cr14, [r4], {233} @ 0xe9 │ │ │ │ ldrbmi fp, [r3], -r2, lsl #31 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ strcc lr, [r3], -r6, asr #2 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb50e98 │ │ │ │ + bl 0xfeb510c0 │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r1, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @@ -274402,30 +274540,30 @@ │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r8!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ strbmi r2, [r6, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf042bf88 │ │ │ │ - bcs 0x11cbac │ │ │ │ + bcs 0x11cdd4 │ │ │ │ stmdahi r1!, {r0, r2, r3, r4, r7, r8, ip, lr, pc}^ │ │ │ │ rscle r2, r5, r1, lsl #18 │ │ │ │ ldrbeq r6, [r0, #-2090] @ 0xfffff7d6 │ │ │ │ vrshl.s8 , q9, q14 │ │ │ │ - vmla.i d19, d16, d0[4] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ movwls r0, #47 @ 0x2f │ │ │ │ stc2l 0, cr15, [r0, #308] @ 0x134 │ │ │ │ ldrb r9, [r9, r0, lsl #22] │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x2587f4 │ │ │ │ + beq 0x258a1c │ │ │ │ rsc sp, r6, ip, lsl #16 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf4bf42a3 │ │ │ │ - bne 0xffa47898 │ │ │ │ + bne 0xffa47ac0 │ │ │ │ stccs 4, cr4, [r4], {154} @ 0x9a │ │ │ │ stcge 6, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ svclt 0x009442a7 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -274453,15 +274591,15 @@ │ │ │ │ muls r2, r6, r6 │ │ │ │ ldmdacs r6, {r3, r6, r9, sl, fp, ip} │ │ │ │ ldmdavs r0!, {r0, r1, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ strcc r8, [r3, #-133] @ 0xffffff7b │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb528c0 │ │ │ │ + bl 0xfeb52ae8 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r2, r3, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmdble r8, {r0, r1, r8, sl, fp, sp} │ │ │ │ ldmdbcs r9, {r0, r5, r6, fp, pc} │ │ │ │ stmible r3!, {r0, r1, r3, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @@ -274479,109 +274617,109 @@ │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldmdblt r1, {r0, r1, r2, r3, sp, lr, pc} │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ strcc sp, [r3, #-1115] @ 0xfffffba5 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb52c58 │ │ │ │ + bl 0xfeb52e80 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r3, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ ldmible r4, {r0, r1, r8, sl, fp, sp}^ │ │ │ │ stmdbcs r7!, {r0, r5, r6, fp, pc} │ │ │ │ @ instruction: 0xf1a1d9e7 │ │ │ │ stmdacs r5, {r0, r3, r5} │ │ │ │ strb sp, [r3, r7, ror #19]! │ │ │ │ - adccc pc, r4, ip, asr #4 │ │ │ │ + addspl pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #-308] @ 0xfffffecc │ │ │ │ cdpcs 6, 0, cr14, cr4, cr0, {2} │ │ │ │ @ instruction: 0x464bd952 │ │ │ │ ssatmi r4, #2, sl, asr #12 │ │ │ │ ldcne 6, cr4, [ip, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0x463746ba │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strcc lr, [r3, #-11] │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb52bfc │ │ │ │ + bl 0xfeb52e24 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r1, r3, r5, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmible r6!, {r0, r1, r8, sl, fp, sp} │ │ │ │ cdpne 8, 4, cr8, cr8, cr1, {3} │ │ │ │ stmible sl!, {r3, fp, sp}^ │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ vrshl.s8 , , q14 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04d320e │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [ip, lr, lsl #4] │ │ │ │ - rscscs pc, r0, ip, asr #4 │ │ │ │ + rscmi pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ stc2l 0, cr15, [r2], #308 @ 0x134 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ vabd.s8 q15, q6, │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04d320e │ │ │ │ ldmib sp, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r8, lr, lsl #4] │ │ │ │ - beq 0x2189c8 │ │ │ │ + beq 0x218bf0 │ │ │ │ @ instruction: 0x3603e5ff │ │ │ │ vqshl.s8 q15, , q6 │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf04d002f │ │ │ │ strb pc, [r3], #-3273 @ 0xfffff337 @ │ │ │ │ ldr r3, [lr], r3, lsl #8 │ │ │ │ ldr r2, [r5, #772] @ 0x304 │ │ │ │ - stc2l 1, cr15, [r8], #-632 @ 0xfffffd88 │ │ │ │ + mrrc2 1, 9, pc, r4, cr14 @ │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [r8, #-2075] @ 0xfffff7e5 │ │ │ │ stcge 5, cr15, [r6, #508] @ 0x1fc │ │ │ │ - eorscc pc, ip, ip, asr #4 │ │ │ │ + eorspl pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #308 @ 0x134 │ │ │ │ @ instruction: 0xf64fe57e │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0556 │ │ │ │ @ instruction: 0xf24cae7e │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf04d002f │ │ │ │ ldrbt pc, [r6], -r5, lsr #25 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec73804 │ │ │ │ + bl 0xfec73a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1548 @ 0x60c │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf01f9201 │ │ │ │ smclt 36753 @ 0x8f91 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - stc 6, cr15, [ip, #972]! @ 0x3cc │ │ │ │ + ldc 6, cr15, [r8], {243} @ 0xf3 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ svclt 0x0000e7f3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x136dec4 │ │ │ │ + blmi 0x136e0ec │ │ │ │ cdp 6, 1, cr4, cr13, cr15, {0} │ │ │ │ ldrbtmi r1, [fp], #-3952 @ 0xfffff090 │ │ │ │ mcrrne 8, 1, r6, r5, cr11 │ │ │ │ ldclne 6, cr4, [lr], #-580 @ 0xfffffdbc │ │ │ │ streq lr, [r5, #2985] @ 0xba9 │ │ │ │ stmiapl fp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ streq lr, [r6], r5, lsr #23 │ │ │ │ @@ -274615,15 +274753,15 @@ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ tstplt r8, fp, lsl #18 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrdcc pc, [r8], #139 @ 0x8b │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcle 6, cr6, [r7, #-112] @ 0xffffff90 │ │ │ │ - bcc 0x118b24 │ │ │ │ + bcc 0x118d4c │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf8faf01f │ │ │ │ strmi r3, [r3], -r4, lsl #10 │ │ │ │ tstlt r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf01f601c │ │ │ │ @ instruction: 0xf10af97f │ │ │ │ @@ -274647,75 +274785,75 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2056 @ 0x808 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mulvs r6, r0, r0 │ │ │ │ svclt 0x0000e78e │ │ │ │ - addeq r3, r0, sl, lsl #15 │ │ │ │ + addeq r3, r0, r2, ror #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73984 │ │ │ │ + bl 0xfec73bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror pc @ │ │ │ │ - blmi 0x182e200 │ │ │ │ + blmi 0x182e428 │ │ │ │ stcls 6, cr4, [r6], #-20 @ 0xffffffec │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdpls 15, 2, cr9, cr5, cr4, {1} │ │ │ │ strtne pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ streq pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ teqlt r1, r1, lsl r8 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ svccc 0x0004f850 │ │ │ │ - blcs 0x128bbc │ │ │ │ + blcs 0x128de4 │ │ │ │ @ instruction: 0xf8c4d1fa │ │ │ │ @ instruction: 0xf8c41418 │ │ │ │ @ instruction: 0xf8dc2420 │ │ │ │ teqlt r2, r0 │ │ │ │ andcs r4, r0, #101711872 @ 0x6100000 │ │ │ │ svceq 0x0004f851 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ strdcs sp, [r0, -sl] │ │ │ │ ldrcs pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ strtgt pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0x46682270 │ │ │ │ - stmdb r6, {r0, r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb sl, {r0, r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r9, ror #12 │ │ │ │ - ldc2 1, cr15, [r0], {151} @ 0x97 │ │ │ │ - blle 0x1e267f4 │ │ │ │ + blx 0x59076 │ │ │ │ + blle 0x1e26a1c │ │ │ │ @ instruction: 0xf4059d04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ cmple sp, r0, lsl #30 │ │ │ │ svceq 0x0049f015 │ │ │ │ @ instruction: 0xf195d05a │ │ │ │ - @ instruction: 0xf8c4fadd │ │ │ │ + @ instruction: 0xf8c4fac9 │ │ │ │ @ instruction: 0xf1950410 │ │ │ │ - streq pc, [fp, #-2769]! @ 0xfffff52f │ │ │ │ + streq pc, [fp, #-2749]! @ 0xfffff543 │ │ │ │ strvs pc, [r1, #1029] @ 0x405 │ │ │ │ ldreq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ - blls 0x2cc540 │ │ │ │ + blls 0x2cc768 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c4bf48 │ │ │ │ @ instruction: 0xf5b53410 │ │ │ │ @ instruction: 0xf8d46f81 │ │ │ │ strtmi r0, [r1], -r8, lsl #8 │ │ │ │ - blls 0x30c448 │ │ │ │ + blls 0x30c670 │ │ │ │ ldrcc pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ - @ instruction: 0xf8e8f199 │ │ │ │ - blle 0x15e4058 │ │ │ │ + @ instruction: 0xf8d4f199 │ │ │ │ + blle 0x15e4280 │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ @ instruction: 0xf8c4db2c │ │ │ │ @ instruction: 0xf8c44400 │ │ │ │ stmdavc r3!, {r2, sl, ip, lr} │ │ │ │ eorsle r2, r4, pc, ror fp │ │ │ │ @ instruction: 0xd12f2b62 │ │ │ │ - blcs 0x12ba9ec │ │ │ │ + blcs 0x12bac14 │ │ │ │ stmiavc r3!, {r2, r3, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xd1292b4c │ │ │ │ - blcs 0x163abf8 │ │ │ │ + blcs 0x163ae20 │ │ │ │ ldrtmi sp, [r1], -r6, lsr #2 │ │ │ │ @ instruction: 0xf01f4620 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7fe4631 │ │ │ │ andcs pc, r0, r9, lsr #29 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ @@ -274724,105 +274862,105 @@ │ │ │ │ andslt sp, pc, sl, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addvs pc, r0, #826277888 @ 0x31400000 │ │ │ │ stmdbne r0!, {r8, sp}^ │ │ │ │ - stmia r2!, {r0, r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmia r6!, {r0, r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ strpl pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ stclle 13, cr2, [sl], {3} │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ stmdavc r3!, {r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ mvnsle r2, r5, asr #22 │ │ │ │ - blcs 0x143ab58 │ │ │ │ + blcs 0x143ad80 │ │ │ │ stmiavc r3!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mvnsle r2, r6, asr #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9e0f7fe │ │ │ │ @ instruction: 0xf160e7cb │ │ │ │ - stmdavs r5, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strb r4, [r7, sp, ror #4]! │ │ │ │ - blx 0xff5d8f64 │ │ │ │ - rscmi pc, r4, ip, asr #4 │ │ │ │ + blx 0xff0d918c │ │ │ │ + sbcsvs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf98af6f4 │ │ │ │ + @ instruction: 0xf876f6f4 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xff44f16d │ │ │ │ + @ instruction: 0xff48f16d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73b0c │ │ │ │ + bl 0xfec73d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf8dd4694 │ │ │ │ - bls 0x2d498c │ │ │ │ + bls 0x2d4bb4 │ │ │ │ ldrdpl pc, [r4], -lr │ │ │ │ streq lr, [ip], #-2834 @ 0xfffff4ee │ │ │ │ tstpeq r0, r3, asr #2 @ p-variant is OBSOLETE │ │ │ │ adcmi r2, r5, #0, 4 │ │ │ │ - ble 0x116cf58 │ │ │ │ + ble 0x116d180 │ │ │ │ @ instruction: 0xf8de4606 │ │ │ │ stmdacs r0, {r3} │ │ │ │ movwls sp, #6988 @ 0x1b4c │ │ │ │ - bls 0x2ae204 │ │ │ │ + bls 0x2ae42c │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x758f9e │ │ │ │ + blx 0x2591c6 │ │ │ │ addsmi r9, r8, #6144 @ 0x1800 │ │ │ │ stmdacs r0, {r3, r4, r5, ip, lr, pc} │ │ │ │ vpadd.i8 d29, d12, d10 │ │ │ │ - vaddhn.i16 d21, q0, q10 │ │ │ │ + vmov.i32 d23, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf644042f │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d12, d21 │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ stmdals r8, {r0, r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-717 @ 0xfffffd33 │ │ │ │ - blx 0xd58a96 │ │ │ │ + blx 0xd58cbe │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 1, 12, cr15, cr0, cr0, {3} │ │ │ │ - mvnsvc pc, #78643200 @ 0x4b00000 │ │ │ │ + cdp2 1, 12, cr15, cr4, cr0, {3} │ │ │ │ + mvnsne pc, #76, 4 @ 0xc0000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ sbccs r9, fp, #67108864 @ 0x4000000 │ │ │ │ - orrne pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + cmnpcc r8, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d22, d12, d4 │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ stmdals r8, {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0489400 │ │ │ │ ldrb pc, [pc, r5, asr #22] @ │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ strbtmi r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ - bl 0xff8da58c │ │ │ │ + b 0xff3da7b4 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ sbccs r9, r2, #8, 16 @ 0x80000 │ │ │ │ - strpl pc, [ip], #-588 @ 0xfffffdb4 │ │ │ │ - strteq pc, [pc], #-704 @ 0x11c9e0 │ │ │ │ - orrne pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + strvc pc, [r4], #-588 @ 0xfffffdb4 │ │ │ │ + strteq pc, [pc], #-704 @ 0x11cc08 │ │ │ │ + cmnpcc r8, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnsmi pc, ip, asr #4 │ │ │ │ + mvnvs pc, ip, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0489400 │ │ │ │ ldr pc, [sp, pc, ror #21]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73c00 │ │ │ │ + bl 0xfec73e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf1239305 │ │ │ │ - blls 0x3daeac │ │ │ │ + blls 0x3db0d4 │ │ │ │ movwls r4, #9770 @ 0x262a │ │ │ │ movwls r9, #6917 @ 0x1b05 │ │ │ │ strls r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ cmpplt r8, sp, ror #30 @ p-variant is OBSOLETE │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -274837,85 +274975,85 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x5c8c8c │ │ │ │ + blcs 0x5c8eb4 │ │ │ │ cmple lr, lr, lsl #26 │ │ │ │ stccs 8, cr6, [r0], {172} @ 0xac │ │ │ │ stmdavs fp!, {r3, r6, r9, fp, ip, lr, pc}^ │ │ │ │ - bls 0x4ee4c8 │ │ │ │ + bls 0x4ee6f0 │ │ │ │ stmdble lr!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ - blvc 0x10d8108 │ │ │ │ + blvc 0x10d8330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #515 @ 0x203 │ │ │ │ @ instruction: 0x46802332 │ │ │ │ - blvc 0x1d80d0 │ │ │ │ + blvc 0x1d82f8 │ │ │ │ @ instruction: 0xf001460e │ │ │ │ strmi pc, [r4], -fp, ror #20 │ │ │ │ eorle r1, r4, r3, asr #24 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xff24f01e │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r5, {r0, r3, r6, ip, lr, pc}^ │ │ │ │ - blls 0x4e1ec0 │ │ │ │ + blls 0x4e20e8 │ │ │ │ ldrtmi r4, [r3], #-1049 @ 0xfffffbe7 │ │ │ │ ldmdble pc, {r0, r1, r3, r5, r7, r9, lr} @ │ │ │ │ - blls 0x5016e0 │ │ │ │ + blls 0x501908 │ │ │ │ ldrtmi r1, [sl], -pc, ror #21 │ │ │ │ - bl 0x165a6a0 │ │ │ │ - bl 0x3c36ec │ │ │ │ + b 0x115a8c8 │ │ │ │ + bl 0x3c3914 │ │ │ │ tstcs r0, r7 │ │ │ │ @ instruction: 0xf18c1b5a │ │ │ │ - @ instruction: 0xf1b9ef8a │ │ │ │ + @ instruction: 0xf1b9ef8e │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ @ instruction: 0x4620ffbb │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf6f34632 │ │ │ │ - @ instruction: 0xe7e8eb38 │ │ │ │ + strb lr, [r8, r4, lsr #20]! │ │ │ │ strls r9, [r0], #-3343 @ 0xfffff2f1 │ │ │ │ strls r2, [r2, #-1024] @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0019403 │ │ │ │ strmi pc, [r4], -sp, lsr #20 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q14, q8 │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ - blmi 0x55cc04 │ │ │ │ + vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x55ce2c │ │ │ │ @ instruction: 0xf16922e6 │ │ │ │ - vmla.i8 , q14, │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.i8 , q14, │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ - blmi 0x3dcc1c │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + blmi 0x3dce44 │ │ │ │ @ instruction: 0xf16922f9 │ │ │ │ - vmul.i8 d31, d28, d31 │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.i8 , q14, │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vmla.i d21, d0, d0[6] │ │ │ │ - blmi 0x25cc34 │ │ │ │ + vmla.i d23, d0, d0[4] │ │ │ │ + blmi 0x25ce5c │ │ │ │ @ instruction: 0xf16922f1 │ │ │ │ - svclt 0x0000f9b3 │ │ │ │ + svclt 0x0000f9b7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r4, r5, ip, lsl #19 │ │ │ │ + eorseq r4, r5, r4, lsl #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -274932,214 +275070,214 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73df4 │ │ │ │ + bl 0xfec7401c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vpmin.s8 , q15, │ │ │ │ + vpmin.s8 , q15, │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x61182396 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73e20 │ │ │ │ + bl 0xfec74048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vpmax.s8 , q15, │ │ │ │ + vpmax.s8 , q15, │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x61582396 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73e4c │ │ │ │ + bl 0xfec74074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vpmin.s8 , q15, │ │ │ │ + vpmax.s8 , q15, │ │ │ │ vrsra.s64 q11, q4, #64 │ │ │ │ mulsvs r8, r5, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x0094f74f │ │ │ │ - svclt 0x0046f74f │ │ │ │ + cdplt 7, 8, cr15, cr0, cr15, {2} │ │ │ │ + cdplt 7, 3, cr15, cr2, cr15, {2} │ │ │ │ stcllt 0, cr15, [r0], #348 @ 0x15c │ │ │ │ tstppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - blt 0xb58dbc │ │ │ │ + blt 0xb58fe4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73e90 │ │ │ │ + bl 0xfec740b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1704611 │ │ │ │ - vceq.f32 d31, d14, d21 │ │ │ │ + vceq.f32 d31, d14, d25 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andcs r2, r1, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73ec8 │ │ │ │ + bl 0xfec740f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1290ff8 │ │ │ │ vmax.f32 d31, d30, d19 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73ef4 │ │ │ │ + bl 0xfec7411c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs r0, r7, lsl fp │ │ │ │ tstls r0, r5, lsl #12 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf8c8f19a │ │ │ │ + @ instruction: 0xf8b4f19a │ │ │ │ strmi r4, [r4], -fp, ror #12 │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ @ instruction: 0xf0424628 │ │ │ │ ldmdblt r0, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ adcmi r9, r3, #0, 22 │ │ │ │ vhadd.s8 d29, d12, d6 │ │ │ │ - vshr.s64 d21, d4, #64 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ stc2l 0, cr15, [ip, #-288] @ 0xfffffee0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r3, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19ebd30 │ │ │ │ - svclt 0x0000f89b │ │ │ │ + svclt 0x0000f887 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73f68 │ │ │ │ + bl 0xfec74190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d23, d16, d0[3] │ │ │ │ @ instruction: 0xf17c002f │ │ │ │ - andcs pc, r0, r3, lsr #26 │ │ │ │ - stc2 1, cr15, [r4, #-436] @ 0xfffffe4c │ │ │ │ + andcs pc, r0, r7, lsr #26 │ │ │ │ + stc2 1, cr15, [r8, #-436] @ 0xfffffe4c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - subsvs pc, r0, ip, asr #4 │ │ │ │ + subeq pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrne pc, [r8], #1604 @ 0x644 │ │ │ │ + ldrcc pc, [r0], #1604 @ 0x644 │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf17c2608 │ │ │ │ - and pc, r8, r7, lsl #26 │ │ │ │ + and pc, r8, fp, lsl #26 │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - blx 0x2593f2 │ │ │ │ + blx 0xffd59618 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0x1593fa │ │ │ │ - bvc 0x9ee7c8 │ │ │ │ + blx 0xffc59620 │ │ │ │ + bvc 0x9ee9f0 │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf18d3701 │ │ │ │ - strmi pc, [r7], #-2809 @ 0xfffff507 │ │ │ │ + strmi pc, [r7], #-2789 @ 0xfffff51b │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0x12e6dc │ │ │ │ + blcs 0x12e904 │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ - vhadd.s8 d18, d12, d1 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ - vcgt.s8 d16, d12, d31 │ │ │ │ - vsra.s64 q11, q8, #64 │ │ │ │ + @ instruction: 0xf64c2001 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + @ instruction: 0xf64c032f │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ - vcgt.s8 d21, d12, d0 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - vcgt.s8 d16, d12, d31 │ │ │ │ - vmlal.s8 , d0, d28 │ │ │ │ - vadd.i8 d16, d12, d31 │ │ │ │ - vorr.i16 d23, #2048 @ 0x0800 │ │ │ │ + @ instruction: 0xf64c5300 │ │ │ │ + vrsra.s64 q8, q6, #64 │ │ │ │ + @ instruction: 0xf64c032f │ │ │ │ + vmlal.s8 , d0, d20 │ │ │ │ + @ instruction: 0xf64c082f │ │ │ │ + vorr.i16 d17, #0 @ 0x0000 │ │ │ │ @ instruction: 0x4c250b2f │ │ │ │ - mrc2 1, 6, pc, cr12, cr13, {4} │ │ │ │ + mcr2 1, 6, pc, cr8, cr13, {4} @ │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf18d4650 │ │ │ │ - vsubne.f32 s31, s7, s26 │ │ │ │ + mrcne 10, 3, APSR_nzcv, cr3, cr9, {5} │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @ instruction: 0xf8540c1c │ │ │ │ ldrbmi r7, [r2], -r0, lsr #24 │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ - mcr2 1, 6, pc, cr4, cr13, {4} @ │ │ │ │ + mrc2 1, 5, pc, cr0, cr13, {4} │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0x12be98 │ │ │ │ + blcs 0x12c0c0 │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - mcr2 1, 5, pc, cr14, cr13, {4} @ │ │ │ │ + mrc2 1, 4, pc, cr10, cr13, {4} │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ sbcsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - vhadd.s8 d18, d12, d1 │ │ │ │ - vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64c2001 │ │ │ │ + vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldmib r2, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf19d2300 │ │ │ │ - @ instruction: 0xf24cfe9d │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64cfe89 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf17c002f │ │ │ │ - strbmi pc, [r8], -sp, lsl #25 @ │ │ │ │ - stc2l 1, cr15, [lr], #-436 @ 0xfffffe4c │ │ │ │ - ldrhteq r4, [r5], -r0 │ │ │ │ + @ instruction: 0x4648fc91 │ │ │ │ + ldc2l 1, cr15, [r2], #-436 @ 0xfffffe4c │ │ │ │ + eorseq r4, r5, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec740b8 │ │ │ │ + bl 0xfec742e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec740cc │ │ │ │ + bl 0xfec742f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #51200 @ 0xc800 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xf594ac │ │ │ │ + blx 0x10596d4 │ │ │ │ ldmdavc r9, {r8, r9, fp, ip, pc} │ │ │ │ eorsle r2, pc, sp, asr #18 │ │ │ │ stmdbcs r7, {r0, r2, r3, r5, fp, ip, lr, pc}^ │ │ │ │ stmdbcs fp, {r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0x469cbf1c │ │ │ │ tstle fp, r2, lsl #12 │ │ │ │ - blx 0x12532c │ │ │ │ + blx 0x125554 │ │ │ │ @ instruction: 0xf103f201 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ - blx 0x9ccf10 │ │ │ │ + blx 0x9cd138 │ │ │ │ addmi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ ldmdavc r9, {r1, r4, r5, r8, ip, lr, pc}^ │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ svclt 0x0018428a │ │ │ │ subsvs r3, sl, #4096 @ 0x1000 │ │ │ │ @@ -275151,282 +275289,282 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs fp!, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ vqadd.s8 , , q3 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ swpcs r0, r6, [r1] │ │ │ │ - adccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + addsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19d6800 │ │ │ │ - andcs pc, r1, sp, asr #27 │ │ │ │ - stc2 1, cr15, [ip], {109} @ 0x6d │ │ │ │ + @ instruction: 0x2001fdb9 │ │ │ │ + ldc2 1, cr15, [r0], {109} @ 0x6d │ │ │ │ bfi r2, r4, #2, #5 │ │ │ │ bfi r2, lr, #2, #3 │ │ │ │ - @ instruction: 0xff8af19d │ │ │ │ + @ instruction: 0xff76f19d │ │ │ │ msrne CPSR_s, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - addcs pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf17c681b │ │ │ │ - mulcs r1, r3, r9 │ │ │ │ - blx 0xffed9552 │ │ │ │ + mulcs r1, r7, r9 │ │ │ │ + blx 0xfffd977a │ │ │ │ ldrb r4, [r8, r3, ror #12] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec741ac │ │ │ │ + bl 0xfec743d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04d0ff8 │ │ │ │ vmla.i8 d31, d30, d19 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ addsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ msrne CPSR_f, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf04d6818 │ │ │ │ strdcs pc, [r1], -r3 │ │ │ │ - blx 0xff5d959a │ │ │ │ + blx 0xff6d97c2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec741ec │ │ │ │ + bl 0xfec74414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vmla.i8 d31, d14, d3 │ │ │ │ + vtst.8 , q15, │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ sbcsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - biccs pc, r8, ip, asr #12 │ │ │ │ + bicmi pc, r0, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - cdp2 1, 0, cr15, cr0, cr12, {4} │ │ │ │ + ldc2l 1, cr15, [ip, #560]! @ 0x230 │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - @ instruction: 0xf942f6f5 │ │ │ │ + @ instruction: 0xf82ef6f5 │ │ │ │ @ instruction: 0xf16d2001 │ │ │ │ - svclt 0x0000fba9 │ │ │ │ + svclt 0x0000fbad │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec74240 │ │ │ │ + bl 0xfec74468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf97ef171 │ │ │ │ + @ instruction: 0xf982f171 │ │ │ │ bicsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mvnlt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13ddbf8 │ │ │ │ + bcs 0x13dde20 │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3f51e4 │ │ │ │ - blls 0x1770f0 │ │ │ │ + blmi 0x3f540c │ │ │ │ + blls 0x177318 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19dfe6b │ │ │ │ - svclt 0x0000fef1 │ │ │ │ + svclt 0x0000fedd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec742bc │ │ │ │ + bl 0xfec744e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf64d4b17 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vabal.s8 , d0, d20 │ │ │ │ @ instruction: 0xf18d2596 │ │ │ │ - strmi pc, [r6], -sp, lsl #17 │ │ │ │ + strmi pc, [r6], -r9, lsl #17 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0456b28 │ │ │ │ ldmiblt r8, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1d5972e │ │ │ │ + blx 0x1859956 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x3918d0 │ │ │ │ - blls 0x17716c │ │ │ │ + blmi 0x391af8 │ │ │ │ + blls 0x177394 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 1, cr15, [r0], {138} @ 0x8a │ │ │ │ + ldclt 1, cr15, [r4], {138} @ 0x8a │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19dfe31 │ │ │ │ - svclt 0x0000feb7 │ │ │ │ + svclt 0x0000fea3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec74330 │ │ │ │ + bl 0xfec74558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf64d4b17 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vabal.s8 , d0, d20 │ │ │ │ @ instruction: 0xf18d2596 │ │ │ │ - @ instruction: 0x4606f853 │ │ │ │ + strmi pc, [r6], -pc, asr #16 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0456b28 │ │ │ │ ldmiblt r8, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xed97a2 │ │ │ │ + blx 0x9d99ca │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x391944 │ │ │ │ - blls 0x1771e0 │ │ │ │ + blmi 0x391b6c │ │ │ │ + blls 0x177408 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mrrclt 1, 8, pc, r6, cr10 @ │ │ │ │ + mrrclt 1, 8, pc, sl, cr10 @ │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19dfdf7 │ │ │ │ - svclt 0x0000fe7d │ │ │ │ + svclt 0x0000fe69 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec743a4 │ │ │ │ + bl 0xfec745cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ @ instruction: 0xf8ecf042 │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fdd9 │ │ │ │ addseq lr, r6, #88, 6 @ 0x60000001 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec743dc │ │ │ │ + bl 0xfec74604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6f50ff8 │ │ │ │ - @ instruction: 0xf000ffdd │ │ │ │ + @ instruction: 0xf000fec9 │ │ │ │ @ instruction: 0xf6f5fc1d │ │ │ │ - @ instruction: 0xf725fe63 │ │ │ │ - @ instruction: 0xf643f88f │ │ │ │ + @ instruction: 0xf724fd4f │ │ │ │ + @ instruction: 0xf643ff7b │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ - bicscs pc, r0, ip, asr #12 │ │ │ │ + bicmi pc, r8, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7441c │ │ │ │ + bl 0xfec74644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ eorcs r0, lr, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf64c4604 │ │ │ │ - vsra.s64 q9, q0, #64 │ │ │ │ + vmla.f d20, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d14, d31 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0442096 │ │ │ │ - blx 0xfee5c468 │ │ │ │ + blx 0xfee5c690 │ │ │ │ stmdbeq r0, {r2, r7, ip, sp, lr, pc}^ │ │ │ │ stc2 0, cr15, [r8], {-0} │ │ │ │ vpadd.i8 d27, d16, d4 │ │ │ │ vabdl.s8 q8, d0, d8 │ │ │ │ ldmdavs sl!, {r1, r4, r7, r8, r9, sl} │ │ │ │ mrc 14, 0, r4, cr13, cr9, {0} │ │ │ │ - bl 0x2b5018 │ │ │ │ + bl 0x2b5240 │ │ │ │ @ instruction: 0xb1a20e05 │ │ │ │ rsbseq pc, r4, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0x46024613 │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ mulle sl, r9, r2 │ │ │ │ @ instruction: 0x1c9de9d3 │ │ │ │ @ instruction: 0xf8c1b1c9 │ │ │ │ @ instruction: 0xf8d3c278 │ │ │ │ @ instruction: 0xf8cc1274 │ │ │ │ @ instruction: 0xf8c31000 │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r9, lr} │ │ │ │ @ instruction: 0xf6f5d1ea │ │ │ │ - ldmdbpl r3!, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbpl r3!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsvc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1c593a0 │ │ │ │ + blx 0x1c595c8 │ │ │ │ ldmdbpl r0!, {r3, r4, r5, sp, lr}^ │ │ │ │ - @ instruction: 0xf7254621 │ │ │ │ - pop {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6f640f8 │ │ │ │ - @ instruction: 0xf8c7b82b │ │ │ │ + @ instruction: 0xf7244621 │ │ │ │ + pop {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6f540f8 │ │ │ │ + @ instruction: 0xf8c7bf17 │ │ │ │ strb ip, [r6, r4]! │ │ │ │ cdp 14, 1, cr4, cr13, cr2, {0} │ │ │ │ @ instruction: 0xf6f55f70 │ │ │ │ - strb pc, [lr, sp, lsl #28]! @ │ │ │ │ + @ instruction: 0xe7eefcf9 │ │ │ │ muleq r0, r0, r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfed23b28 │ │ │ │ + blx 0xfed23d50 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - mcrlt 6, 0, pc, cr10, cr4, {7} @ │ │ │ │ + ldcllt 6, cr15, [r6], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf19a20e0 │ │ │ │ - blls 0x19bbe8 │ │ │ │ + blls 0x19bdc0 │ │ │ │ andlt r6, r3, r8, lsl r0 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - svclt 0x0042f6f5 │ │ │ │ + mcrlt 6, 1, pc, cr14, cr5, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec74524 │ │ │ │ + bl 0xfec7474c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fd0 │ │ │ │ strmi r5, [r4], -r0, lsl #4 │ │ │ │ stmdbmi sl!, {r3, r7, ip, sp, pc} │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ stmib r2, {r2, r6, r7, ip}^ │ │ │ │ @ instruction: 0xf8c230d7 │ │ │ │ stmib sp, {r2, r5, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1953304 │ │ │ │ - mcrne 14, 0, pc, cr3, cr9, {6} @ │ │ │ │ - blmi 0x914398 │ │ │ │ - blls 0x2f73cc │ │ │ │ + cdpne 14, 0, cr15, cr3, cr5, {6} │ │ │ │ + blmi 0x9145c0 │ │ │ │ + blls 0x2f75f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andcs sl, r7, r2, lsl #18 │ │ │ │ @ instruction: 0xf1939301 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x191b30 │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blls 0x191d58 │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ andgt lr, r2, #3620864 @ 0x374000 │ │ │ │ ldrbne r9, [r9, r4, lsl #16] │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ vfmsvc.f32 s29, s0, s30 │ │ │ │ andcs pc, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ @@ -275436,43 +275574,43 @@ │ │ │ │ ldmne r6, {r0, r4, r5, r6, sl, lr}^ │ │ │ │ ldmib r3, {r1, r2, r8, r9, sp, pc}^ │ │ │ │ @ instruction: 0xf15e2300 │ │ │ │ stmdane r8!, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tsteq r1, r6, asr #22 │ │ │ │ smlabteq sl, r4, r9, lr │ │ │ │ @ instruction: 0xf19de7c7 │ │ │ │ - svclt 0x0000fd5f │ │ │ │ - blcc 0xfe7cfbd8 │ │ │ │ + svclt 0x0000fd4b │ │ │ │ + blcc 0xfe7cfe00 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec745e8 │ │ │ │ + bl 0xfec74810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q12 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ - blvs 0xfe741400 │ │ │ │ - stc2 6, cr15, [r8, #-976] @ 0xfffffc30 │ │ │ │ + blvs 0xfe741628 │ │ │ │ + blx 0xffe5b1fa │ │ │ │ @ instruction: 0xf6f44605 │ │ │ │ - stmdbls r1, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andscc pc, r0, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ strpl pc, [r8], #-1441 @ 0xfffffa5f │ │ │ │ @ instruction: 0xf8d43010 │ │ │ │ @ instruction: 0xf8c532b8 │ │ │ │ @ instruction: 0xf6f232c8 │ │ │ │ - andcs lr, r0, #172, 28 @ 0xac0 │ │ │ │ + andcs lr, r0, #152, 26 @ 0x2600 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ rsbmi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ - @ instruction: 0xf6f64628 │ │ │ │ - stmiavs r4!, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6f54628 │ │ │ │ + stmiavs r4!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andlt r3, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -275528,154 +275666,154 @@ │ │ │ │ orreq pc, r0, #67 @ 0x43 │ │ │ │ subeq pc, r0, #67 @ 0x43 │ │ │ │ ldrmi r4, [r0], lr, lsr #5 │ │ │ │ addmi sp, r6, #3735552 @ 0x390000 │ │ │ │ vst2.8 {d29-d30}, [r3 :128], r9 │ │ │ │ ldrtmi r6, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0xf75a4629 │ │ │ │ - adcsmi pc, sp, #932 @ 0x3a4 │ │ │ │ + adcsmi pc, sp, #3408 @ 0xd50 │ │ │ │ @ instruction: 0x4639d31b │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf64fff93 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf64f2396 │ │ │ │ vabal.s8 q11, d16, d24 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, sl, sp} │ │ │ │ - bcs 0x137610 │ │ │ │ + bcs 0x137838 │ │ │ │ ldrbeq sp, [fp], #-321 @ 0xfffffebf │ │ │ │ strtmi sp, [r0], -r1, lsr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464281f0 │ │ │ │ stclne 6, cr4, [r8], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0xffc6f75a │ │ │ │ + mrc2 7, 5, pc, cr2, cr10, {2} │ │ │ │ mrcne 7, 3, lr, cr1, cr13, {6} │ │ │ │ @ instruction: 0xf75a9307 │ │ │ │ - blls 0x31d498 │ │ │ │ + blls 0x31d270 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ andvs pc, r4, #1124073472 @ 0x43000000 │ │ │ │ - @ instruction: 0xffbaf75a │ │ │ │ + mcr2 7, 5, pc, cr6, cr10, {2} @ │ │ │ │ sbcsle r4, r0, #-805306357 @ 0xd000000b │ │ │ │ ldrtmi lr, [r9], -fp, ror #15 │ │ │ │ - @ instruction: 0xffb4f75a │ │ │ │ + mcr2 7, 5, pc, cr0, cr10, {2} @ │ │ │ │ @ instruction: 0xf04ce7cb │ │ │ │ strmi pc, [r5], -r9, lsl #25 │ │ │ │ sbcsle r2, r8, r0, lsl #16 │ │ │ │ eorcs r4, r3, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf17b002f │ │ │ │ - @ instruction: 0x4628fe79 │ │ │ │ - @ instruction: 0xff40f759 │ │ │ │ + @ instruction: 0x4628fe7d │ │ │ │ + mcr2 7, 1, pc, cr12, cr9, {2} @ │ │ │ │ @ instruction: 0xf04c4628 │ │ │ │ @ instruction: 0x4620fc79 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64f81f0 │ │ │ │ vrshr.s64 d18, d26, #64 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, r6, r0, lsl #20 │ │ │ │ ldrle r0, [r4, #1050]! @ 0x41a │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - andscc pc, r0, sp, asr #4 │ │ │ │ + andpl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], {76} @ 0x4c │ │ │ │ str r6, [sl, fp, lsr #16]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1946700 │ │ │ │ - adcmi pc, r0, #40192 @ 0x9d00 │ │ │ │ + adcmi pc, r0, #35072 @ 0x8900 │ │ │ │ andcs sp, r1, sl, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r6, {r1, r2, r8, sl, fp, ip, lr, pc} │ │ │ │ - bl 0xfea2e678 │ │ │ │ - bl 0x12de668 │ │ │ │ + bl 0xfea2e8a0 │ │ │ │ + bl 0x12de890 │ │ │ │ strb r7, [r1, r0, ror #15]! │ │ │ │ - @ instruction: 0xf84ef160 │ │ │ │ - blcs 0x237680 │ │ │ │ + @ instruction: 0xf852f160 │ │ │ │ + blcs 0x2378a8 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf18c4628 │ │ │ │ - @ instruction: 0xe7dae9b6 │ │ │ │ + @ instruction: 0xe7dae9ba │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - svclt 0x00b4f199 │ │ │ │ + svclt 0x00a0f199 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec748a4 │ │ │ │ + bl 0xfec74acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - @ instruction: 0xff34f199 │ │ │ │ + @ instruction: 0xff20f199 │ │ │ │ svclt 0x00181a20 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - blls 0x52ef50 │ │ │ │ + blls 0x52f178 │ │ │ │ msreq CPSR_fsxc, #3 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ vhadd.s8 d24, d30, d16 │ │ │ │ vmvn.i16 d19, #12 @ 0x000c │ │ │ │ @ instruction: 0xf1992896 │ │ │ │ - vnmulne.f64 d31, d19, d7 │ │ │ │ + vmovne.8 d19[5], pc │ │ │ │ stmdbeq r0, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84682 │ │ │ │ adcsmi r2, r4, #0 │ │ │ │ movweq lr, #11012 @ 0x2b04 │ │ │ │ subsle r9, r4, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x159868 │ │ │ │ + bleq 0x159a90 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r6, #7, 30 │ │ │ │ - bleq 0x158068 │ │ │ │ + adcmi pc, r6, #15552 @ 0x3cc0 │ │ │ │ + bleq 0x158290 │ │ │ │ strmi sp, [r9, #2294]! @ 0x8f6 │ │ │ │ strbmi sp, [r8], -r8, lsl #18 │ │ │ │ stmibpl r0, {r0, r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - mrc2 7, 7, pc, cr12, cr9, {2} │ │ │ │ - b 0x13eec84 │ │ │ │ + stc2l 7, cr15, [r8, #356]! @ 0x164 │ │ │ │ + b 0x13eeeac │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x131185c │ │ │ │ + b 0x1311a84 │ │ │ │ vsubw.u8 q8, , d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ @ instruction: 0xf3c30b03 │ │ │ │ @ instruction: 0xf0030780 │ │ │ │ - b 0x121e37c │ │ │ │ + b 0x121e5a4 │ │ │ │ tstmi pc, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0xf0039b10 │ │ │ │ streq r0, [r3, r0, lsr #22]! │ │ │ │ @ instruction: 0xf8d8d55b │ │ │ │ stclne 0, cr1, [sl], #-0 │ │ │ │ ldrtmi r1, [r1], #-2962 @ 0xfffff46e │ │ │ │ svceq 0x0000f1bb │ │ │ │ @@ -275684,125 +275822,125 @@ │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xd00442bc │ │ │ │ ldrtmi r9, [sl], -r5, lsl #16 │ │ │ │ @ instruction: 0xf1994651 │ │ │ │ - strdcs pc, [r1], -r1 │ │ │ │ + ldrdcs pc, [r1], -sp │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ - ldmdb r2, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r6, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi lr, [r9, #2024]! @ 0x7e8 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle r2!, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x8d8e60 │ │ │ │ + blvc 0x8d9088 │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46519b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @ instruction: 0xf1990320 │ │ │ │ - addmi pc, r7, #2352 @ 0x930 │ │ │ │ + addmi pc, r7, #2032 @ 0x7f0 │ │ │ │ strtmi fp, [r7], -r8, lsl #30 │ │ │ │ mcrrne 0, 11, sp, r2, cr2 │ │ │ │ ldrbmi sp, [r1], -r6 │ │ │ │ @ instruction: 0xff3af7ff │ │ │ │ - @ instruction: 0xff78f15f │ │ │ │ + @ instruction: 0xff7cf15f │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0448ff0 │ │ │ │ stmdals r5, {r1, sl} │ │ │ │ @ instruction: 0x46224651 │ │ │ │ - mcr2 1, 5, pc, cr8, cr9, {4} @ │ │ │ │ + mrc2 1, 4, pc, cr4, cr9, {4} │ │ │ │ @ instruction: 0x07b9e79b │ │ │ │ svcge 0x005df57f │ │ │ │ - @ instruction: 0xff5ef15f │ │ │ │ + @ instruction: 0xff62f15f │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ cdpne 6, 4, cr4, cr12, cr0, {4} │ │ │ │ addlt r4, r5, r4, asr #8 │ │ │ │ - blcc 0x119c90 │ │ │ │ - blx 0x4d9eea │ │ │ │ + blcc 0x119eb8 │ │ │ │ + blx 0xfffda110 │ │ │ │ strmi r4, [r3], #579 @ 0x243 │ │ │ │ - bleq 0x2180b8 │ │ │ │ + bleq 0x2182e0 │ │ │ │ stmdbeq r8, {r0, r1, r9, fp, sp, lr, pc} │ │ │ │ ldrbcc pc, [pc, fp, lsl #2]! @ │ │ │ │ movweq lr, #39847 @ 0x9ba7 │ │ │ │ stmdale r4!, {r3, r4, r7, r9, lr} │ │ │ │ strmi r4, [r2], r8, asr #11 │ │ │ │ strbmi fp, [sp], -r4, lsl #31 │ │ │ │ stmdble sl, {r9, sl, sp} │ │ │ │ @ instruction: 0xf5054628 │ │ │ │ @ instruction: 0xf7595580 │ │ │ │ - strmi pc, [r8, #3657]! @ 0xe49 │ │ │ │ + strmi pc, [r8, #3381]! @ 0xd35 │ │ │ │ streq lr, [r0], -r6, asr #20 │ │ │ │ strdlt sp, [r6, -r6] │ │ │ │ adcsmi r4, ip, #-788529152 @ 0xd1000000 │ │ │ │ strcs sp, [r0, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf5041c60 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r7, #944 @ 0x3b0 │ │ │ │ + adcmi pc, r7, #2496 @ 0x9c0 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strdlt sp, [sp, -r6] │ │ │ │ streq lr, [sl, -r7, lsr #23] │ │ │ │ stmdale pc!, {r0, r3, r4, r5, r7, r8, sl, lr} @ │ │ │ │ - bleq 0x199d00 │ │ │ │ + bleq 0x199f28 │ │ │ │ strbmi lr, [r8, #24] │ │ │ │ @ instruction: 0x464ed951 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #10 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - mcr2 7, 1, pc, cr6, cr9, {2} @ │ │ │ │ - b 0x126efbc │ │ │ │ + ldc2 7, cr15, [r2, #-356] @ 0xfffffe9c │ │ │ │ + b 0x126f1e4 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ @ instruction: 0xf5041c60 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r7, #432 @ 0x1b0 │ │ │ │ + adcmi pc, r7, #448 @ 0x1c0 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ ldmiblt sp, {r1, r2, r4, r5, r6, r7, fp, ip, lr, pc} │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ smlatbeq r9, fp, fp, lr │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, lr} │ │ │ │ stmiblt r2, {r0, r3, r4, r7, sl, lr} │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - mcrlt 1, 3, pc, cr2, cr9, {4} @ │ │ │ │ + mcrlt 1, 2, pc, cr14, cr9, {4} @ │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strcs r8, [r0], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ andcs r3, r0, #-67108861 @ 0xfc000003 │ │ │ │ strbmi r9, [r8], -r0, lsl #6 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - ldc2l 1, cr15, [lr, #612] @ 0x264 │ │ │ │ + stc2l 1, cr15, [sl, #612] @ 0x264 │ │ │ │ @ instruction: 0x0000ebb9 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdlt r3, [r5], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -275813,57 +275951,57 @@ │ │ │ │ stmpl fp, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ addpl r1, r8, r8, asr ip │ │ │ │ andcs fp, r0, r3, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1834802 │ │ │ │ - svclt 0x0000bfb3 │ │ │ │ + svclt 0x0000bfb7 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74bcc │ │ │ │ + bl 0xfec74df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0x133c08 │ │ │ │ - blcc 0x194e18 │ │ │ │ + blcs 0x133e30 │ │ │ │ + blcc 0x195040 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ - ldcllt 1, cr15, [r6, #-528] @ 0xfffffdf0 │ │ │ │ - stc2l 6, cr15, [r2], {242} @ 0xf2 │ │ │ │ + ldcllt 1, cr15, [sl, #-528] @ 0xfffffdf0 │ │ │ │ + blx 0xfecdb7f2 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ muleq r0, r4, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74c2c │ │ │ │ + bl 0xfec74e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x2a1a14 │ │ │ │ + bmi 0x2a1c3c │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1834803 │ │ │ │ - @ instruction: 0xf6f3bf6d │ │ │ │ - svclt 0x0000f865 │ │ │ │ + @ instruction: 0xf6f2bf71 │ │ │ │ + svclt 0x0000ff51 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1832100 │ │ │ │ - stmdami r1, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - stclt 1, cr15, [r2, #-528]! @ 0xfffffdf0 │ │ │ │ + stmdami r1, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + stclt 1, cr15, [r6, #-528]! @ 0xfffffdf0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ movwcs fp, #147 @ 0x93 │ │ │ │ ldrmi r4, [r1], -sp, lsl #12 │ │ │ │ @@ -275890,139 +276028,139 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 15, cr8, [r0, #-960] @ 0xfffffc40 │ │ │ │ addshi pc, r3, r0 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - ldrbvc pc, [pc, #1541]! @ 0x11e0f5 @ │ │ │ │ + ldrbvc pc, [pc, #1541]! @ 0x11e31d @ │ │ │ │ vceq.i32 d22, d15, d11 │ │ │ │ cdpne 5, 6, cr0, cr10, cr11, {0} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ movwcc r8, #4227 @ 0x1083 │ │ │ │ addsmi r1, ip, #93184 @ 0x16c00 │ │ │ │ tstls r4, lr, ror r8 │ │ │ │ - @ instruction: 0xf9caf199 │ │ │ │ + @ instruction: 0xf9b6f199 │ │ │ │ strmi r1, [r2], -r3, ror #28 │ │ │ │ subsmi r1, r3, #88, 18 @ 0x160000 │ │ │ │ cdp 14, 1, cr1, cr13, cr6, {2} │ │ │ │ ldrmi r1, [r6], #-3952 @ 0xfffff090 │ │ │ │ - b 0x2af528 │ │ │ │ + b 0x2af750 │ │ │ │ cdpmi 5, 9, cr0, cr1, cr3, {0} │ │ │ │ strtmi r4, [fp], r9, lsl #13 │ │ │ │ eormi r1, r3, pc, ror #28 │ │ │ │ mcrrne 8, 7, r5, r5, cr0 │ │ │ │ stmdbls r4, {r0, r2, r4, r5, r6, ip, lr} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bne 0xfff3defc │ │ │ │ + bne 0xfff3e124 │ │ │ │ vhsub.s8 d20, d16, d2 │ │ │ │ addsmi r8, ip, #131 @ 0x83 │ │ │ │ tstphi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, fp, r8, lsl #13 │ │ │ │ ldrtmi r9, [r0], -r4, lsl #4 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - ldc2l 7, cr15, [r4], #356 @ 0x164 │ │ │ │ - b 0x126e630 │ │ │ │ + blx 0xff95baea │ │ │ │ + b 0x126e858 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ ldrmi r4, [sl, #1625]! @ 0x659 │ │ │ │ ssatmi sp, #4, r2, lsl #4 │ │ │ │ @ instruction: 0x463c4656 │ │ │ │ @ instruction: 0x460f4698 │ │ │ │ ldclne 2, cr9, [r0], #-16 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - stc2l 7, cr15, [r0], #356 @ 0x164 │ │ │ │ - b 0x126e658 │ │ │ │ + blx 0xff45bb12 │ │ │ │ + b 0x126e880 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ @ instruction: 0x4639465c │ │ │ │ andls r9, fp, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f950e │ │ │ │ strtmi r0, [r3], r1, lsl #16 │ │ │ │ ldrcc pc, [ip, -lr, asr #4]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ cdpge 12, 0, cr10, cr14, cr11, {0} │ │ │ │ tstls r4, r0, lsl #10 │ │ │ │ strcc lr, [r1, #-4] │ │ │ │ strcc r3, [r4], -r4, lsl #8 │ │ │ │ - ble 0x1def0d0 │ │ │ │ + ble 0x1def2f8 │ │ │ │ ldmdavs r1!, {r3, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf853683a │ │ │ │ ldrmi r0, [r0], #-37 @ 0xffffffdb │ │ │ │ addeq pc, r0, #67108867 @ 0x4000003 │ │ │ │ tstpeq r3, r1 @ p-variant is OBSOLETE │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ - ldc2l 1, cr15, [lr], {153} @ 0x99 │ │ │ │ + stc2l 1, cr15, [sl], {153} @ 0x99 │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x19af3e8 │ │ │ │ + blmi 0x19af610 │ │ │ │ andcc pc, r9, r3, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ ldmdbmi pc, {r0, r1, r3, r4, r5, r7, pc}^ @ │ │ │ │ @ instruction: 0xf8413b01 │ │ │ │ - blcs 0x129c18 │ │ │ │ + blcs 0x129e40 │ │ │ │ svcge 0x0062f47f │ │ │ │ andls r4, r4, #92, 16 @ 0x5c0000 │ │ │ │ - mrrc2 1, 8, pc, r4, cr4 @ │ │ │ │ + mrrc2 1, 8, pc, r8, cr4 @ │ │ │ │ ldrb r9, [fp, -r4, lsl #20] │ │ │ │ andeq pc, fp, #111 @ 0x6f │ │ │ │ @ instruction: 0x462ae758 │ │ │ │ @ instruction: 0xf64fe756 │ │ │ │ vrshr.s64 d18, d30, #64 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faf48 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ tstls r2, r0, asr #30 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d21, d13, d0 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ tstls r4, pc, lsr #32 │ │ │ │ @ instruction: 0xf980f04c │ │ │ │ ldr r9, [r2, -r4, lsl #18]! │ │ │ │ ldmdble r7!, {r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x460e461d │ │ │ │ stmib sp, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ strtmi r1, [r8], -r4, lsl #4 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - ldc2l 7, cr15, [r2], #-356 @ 0xfffffe9c │ │ │ │ - b 0x12ae714 │ │ │ │ + blx 0x18dbbee │ │ │ │ + b 0x12ae93c │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ adcsmi r4, r1, #70254592 @ 0x4300000 │ │ │ │ ldrmi sp, [r3], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0x960e45ba │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ cmple lr, #-1342177280 @ 0xb0000000 │ │ │ │ stmible sl, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - bl 0xfec084d8 │ │ │ │ - bl 0x19f4a0 │ │ │ │ + bl 0xfec08700 │ │ │ │ + bl 0x19f6c8 │ │ │ │ @ instruction: 0xf84c0c8c │ │ │ │ @ instruction: 0xf84c3c28 │ │ │ │ @ instruction: 0xf84c6c1c │ │ │ │ @ instruction: 0xe77c1c10 │ │ │ │ ldrbmi r9, [ip], -r4, lsl #18 │ │ │ │ andeq pc, r7, #1 │ │ │ │ @ instruction: 0xf0424620 │ │ │ │ ldrbmi r0, [r1], -r8, lsl #4 │ │ │ │ - stc2 7, cr15, [lr], #-360 @ 0xfffffe98 │ │ │ │ + blx 0x7dbc4a │ │ │ │ ldr r2, [r0, r0, lsl #4] │ │ │ │ eorsle r4, r6, #780140544 @ 0x2e800000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strgt lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x460e4655 │ │ │ │ @ instruction: 0x463c4698 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf5051c68 │ │ │ │ @ instruction: 0xf7595580 │ │ │ │ - adcmi pc, ip, #13056 @ 0x3300 │ │ │ │ + adcmi pc, ip, #31744 @ 0x7c00 │ │ │ │ streq lr, [r0], -r6, asr #20 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ strbmi r1, [r3], -r6, lsl #4 │ │ │ │ strgt lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ strhtle r4, [r7], -r1 │ │ │ │ addeq lr, ip, sp, lsl #22 │ │ │ │ addsmi r1, sp, #774144 @ 0xbd000 │ │ │ │ @@ -276032,180 +276170,180 @@ │ │ │ │ sbcvs r0, r2, #256 @ 0x100 │ │ │ │ andeq pc, r1, #1073741825 @ 0x40000001 │ │ │ │ orrvs r4, r6, #154140672 @ 0x9300000 │ │ │ │ ldmle r9!, {r1, r9, sp, lr} │ │ │ │ ldmdami r4, {r0, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ andne lr, r5, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf1839304 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blls 0x222540 │ │ │ │ + ldmib sp, {r0, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blls 0x222768 │ │ │ │ adcsmi lr, fp, #1310720 @ 0x140000 │ │ │ │ @ instruction: 0xf04fbf3c │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ @ instruction: 0xd3a70c00 │ │ │ │ @ instruction: 0xf04fe7b4 │ │ │ │ ldr r0, [pc, r1, lsl #24]! │ │ │ │ svclt 0x00884547 │ │ │ │ stmdaeq r1, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bcd89e │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ str sl, [r7, r2, lsr #30]! │ │ │ │ str r4, [r6, -sp, lsl #12] │ │ │ │ - @ instruction: 0xf898f19d │ │ │ │ - blx 0x55b92e │ │ │ │ + @ instruction: 0xf884f19d │ │ │ │ + @ instruction: 0xf9fcf6f2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1d9230 │ │ │ │ + blhi 0x1d9458 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - @ instruction: 0xf888f199 │ │ │ │ + @ instruction: 0xf874f199 │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ msrcc SPSR_fs, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bvs 0x82e6c0 │ │ │ │ + bvs 0x82e8e8 │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1053f01 │ │ │ │ strmi r3, [r7], #-3327 @ 0xfffff301 │ │ │ │ stmdbeq ip, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c56819 │ │ │ │ - b 0x3615c4 │ │ │ │ + b 0x3617ec │ │ │ │ eorsmi r0, lr, lr, lsl #6 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ - blls 0x22f800 │ │ │ │ - bcc 0x105a710 │ │ │ │ - bcs 0xfe6da8dc │ │ │ │ + blls 0x22fa28 │ │ │ │ + bcc 0x105a938 │ │ │ │ + bcs 0xfe6dab04 │ │ │ │ stmdbcc r4!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr4, [pc, #380] @ 0x11df64 │ │ │ │ + ldc 6, cr4, [pc, #380] @ 0x11e18c │ │ │ │ ldrbmi r8, [ip], -r1, ror #22 │ │ │ │ vmax.s8 q10, q15, q8 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf8cd2196 │ │ │ │ tstls r5, r8, lsl r0 │ │ │ │ - blhi 0x1d9434 │ │ │ │ + blhi 0x1d965c │ │ │ │ @ instruction: 0xf8da2200 │ │ │ │ ldrtmi r0, [r1], -r0 │ │ │ │ @ instruction: 0xf04f4418 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ - blx 0xfe3da47e │ │ │ │ + blx 0x1eda6a6 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf8dad034 │ │ │ │ cdpne 0, 7, cr3, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf8d94401 │ │ │ │ - bne 0xff365e2c │ │ │ │ + bne 0xff366054 │ │ │ │ andsle r4, r7, r7, lsl #5 │ │ │ │ ldmdble r8!, {r0, r4, r7, r9, lr} │ │ │ │ - bleq 0x159f74 │ │ │ │ + bleq 0x15a19c │ │ │ │ @ instruction: 0xf1994631 │ │ │ │ - bllt 0x85cdcc │ │ │ │ + bllt 0x85cfa4 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3996 @ 0xfffff064 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf603d904 │ │ │ │ strcs r7, [r1], #-1023 @ 0xfffffc01 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ strb r4, [sp, pc, lsr #12] │ │ │ │ stmdale sp, {r0, r4, r7, r9, lr} │ │ │ │ addsmi r1, r3, #798720 @ 0xc3000 │ │ │ │ - b 0x614034 │ │ │ │ + b 0x61425c │ │ │ │ rsble r0, r0, r8, lsl #30 │ │ │ │ - bleq 0x19a2a0 │ │ │ │ + bleq 0x19a4c8 │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf1bbd035 │ │ │ │ eorle r0, lr, r2, lsl #30 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - blx 0xff0da4ee │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x11de8c @ │ │ │ │ + blx 0xfebda716 │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x11e0b4 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1d9188 │ │ │ │ + blhi 0x1d93b0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bne 0xff201e68 │ │ │ │ + bne 0xff202090 │ │ │ │ ldmdale r1, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ svceq 0x0008ea13 │ │ │ │ - bls 0x2d1fb0 │ │ │ │ + bls 0x2d21d8 │ │ │ │ ldrtmi r4, [r1], -r3, asr #8 │ │ │ │ - bleq 0x159ff8 │ │ │ │ + bleq 0x15a220 │ │ │ │ movwls r4, #28691 @ 0x7013 │ │ │ │ - blx 0xfe95a52a │ │ │ │ - blcs 0x144ae4 │ │ │ │ - bls 0x2521b0 │ │ │ │ + blx 0xfe45a752 │ │ │ │ + blcs 0x144d0c │ │ │ │ + bls 0x2523d8 │ │ │ │ svclt 0x008c429a │ │ │ │ @ instruction: 0xf0042100 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0x462fd1d6 │ │ │ │ ldrtmi lr, [r1], -lr, lsl #15 │ │ │ │ - blx 0xfe55a54a │ │ │ │ - bls 0x2d7d94 │ │ │ │ + blx 0x205a772 │ │ │ │ + bls 0x2d7fbc │ │ │ │ andsmi r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf1999307 │ │ │ │ - blls 0x31cd18 │ │ │ │ + blls 0x31cef0 │ │ │ │ submi lr, r6, #60555264 @ 0x39c0000 │ │ │ │ smmlar r5, r4, r0, r4 │ │ │ │ stmdals r4, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf759462b │ │ │ │ - @ instruction: 0x4604fb99 │ │ │ │ + strmi pc, [r4], -r5, lsl #21 │ │ │ │ @ instruction: 0xd1bf1c42 │ │ │ │ msrcc SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blls 0x237f78 │ │ │ │ + blls 0x2381a0 │ │ │ │ ldmible r5!, {r0, r1, r7, r9, lr} │ │ │ │ strtmi r9, [fp], -r4, lsl #18 │ │ │ │ stmdbcc r1, {r1, r4, r5, r9, sl, lr} │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7594ff0 │ │ │ │ - ldrmi fp, [ip], -r3, lsl #23 │ │ │ │ + ldrmi fp, [ip], -pc, ror #20 │ │ │ │ msrcc SPSR_fs, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bvs 0x7c4350 │ │ │ │ + bvs 0x7c4578 │ │ │ │ @ instruction: 0xd1a3428a │ │ │ │ adcmi r6, r2, #368640 @ 0x5a000 │ │ │ │ ldmdbne r6!, {r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xe79d621e │ │ │ │ - cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #4 │ │ │ │ + adcspl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf16712e7 │ │ │ │ - svclt 0x0000ffbd │ │ │ │ + svclt 0x0000ffc1 │ │ │ │ ... │ │ │ │ - eorseq r4, r5, r4, lsr #24 │ │ │ │ + eorseq r4, r5, ip, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ - blmi 0xfec2f9ec │ │ │ │ + blmi 0xfec2fc14 │ │ │ │ @ instruction: 0x4605b0b1 │ │ │ │ @ instruction: 0x932f681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ mrcls 6, 1, r4, cr12, cr7, {0} │ │ │ │ ldrsbtls pc, [r4], #141 @ 0x8d @ │ │ │ │ - blcs 0x138018 │ │ │ │ + blcs 0x138240 │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ svccs 0x000f808b │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - ldrbtvc pc, [pc], #1537 @ 0x11dfc0 @ │ │ │ │ + ldrbtvc pc, [pc], #1537 @ 0x11e1e8 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 d24, d10, #58 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andls r9, fp, #603979776 @ 0x24000000 │ │ │ │ cmnle r9, r0, lsl #22 │ │ │ │ tstpne r0, #24 @ p-variant is OBSOLETE │ │ │ │ @@ -276220,18 +276358,18 @@ │ │ │ │ addsmi r1, sp, #27648 @ 0x6c00 │ │ │ │ stmmi pc, {r0, r2, r3, r4, r5, r6, fp, ip, lr, pc} @ │ │ │ │ svcne 0x0070ee1d │ │ │ │ stmdapl r3, {r1, r3, r8, ip, pc}^ │ │ │ │ subpl r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1988109 │ │ │ │ - vmax.f32 , q7, │ │ │ │ + vmax.f32 d31, d14, d31 │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ pkhbtmi r2, r3, r6, lsl #7 │ │ │ │ - blcs 0x138094 │ │ │ │ + blcs 0x1382bc │ │ │ │ @ instruction: 0xf418d06e │ │ │ │ @ instruction: 0xf0401f80 │ │ │ │ @ instruction: 0xf0188251 │ │ │ │ svclt 0x00180f10 │ │ │ │ @ instruction: 0xf00046c2 │ │ │ │ @ instruction: 0xf0078269 │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @@ -276249,180 +276387,180 @@ │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ ldmdavs r7, {r3, r4, r5, sp, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x461d80f9 │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf18ba812 │ │ │ │ - ldmdals sl!, {r2, r4, r5, r7, sl, fp, sp, lr, pc} │ │ │ │ + ldmdals sl!, {r3, r4, r5, r7, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf195a912 │ │ │ │ - @ instruction: 0x3001ffbd │ │ │ │ + andcc pc, r1, r9, lsr #31 │ │ │ │ mvnshi pc, #0 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ addsmi r9, lr, #229376 @ 0x38000 │ │ │ │ andsne pc, r0, r1 │ │ │ │ - bl 0x1f820e8 │ │ │ │ + bl 0x1f82310 │ │ │ │ vaddl.s8 q8, d0, d2 │ │ │ │ - blls 0x4feb78 │ │ │ │ - beq 0x95a1bc │ │ │ │ + blls 0x4feda0 │ │ │ │ + beq 0x95a3e4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f83d1 │ │ │ │ mcrls 3, 0, r3, cr9, cr15, {7} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ sbcs r9, r3, sl, lsr r3 │ │ │ │ - blx 0x8da64e │ │ │ │ + blx 0x9da876 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x11e0d8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x11e300 @ │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, fp, #64 @ 0x40 │ │ │ │ eorslt r4, r1, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf15f8ff0 │ │ │ │ - movwcs pc, #51973 @ 0xcb05 @ │ │ │ │ + movwcs pc, #51977 @ 0xcb09 @ │ │ │ │ strb r6, [r5, r3]! │ │ │ │ movweq pc, #28679 @ 0x7007 @ │ │ │ │ andeq pc, r3, #7 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ vsubw.u8 , , d13 │ │ │ │ @ instruction: 0xf5b00380 │ │ │ │ - b 0x11f5f20 │ │ │ │ + b 0x11f6148 │ │ │ │ movwls r0, #49922 @ 0xc302 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ tstphi r4, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ nopeq {8} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf1ba8089 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - blcs 0x13ef7c │ │ │ │ + blcs 0x13f1a4 │ │ │ │ rschi pc, r4, #0 │ │ │ │ @ instruction: 0xf0484657 │ │ │ │ strbmi r0, [r2], r0, lsr #6 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ - blvc 0xf597d0 │ │ │ │ + blvc 0xf599f8 │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ - bl 0xfe9afa3c │ │ │ │ + bl 0xfe9afc64 │ │ │ │ ldrtmi r0, [r9], -fp, lsl #14 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - blvc 0x1d979c │ │ │ │ - bls 0x44296c │ │ │ │ - @ instruction: 0xf9def199 │ │ │ │ + blvc 0x1d99c4 │ │ │ │ + bls 0x442b94 │ │ │ │ + @ instruction: 0xf9caf199 │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ orrhi pc, r3, #0 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ adcsmi r8, ip, #805306376 @ 0x30000008 │ │ │ │ rsbshi pc, fp, #192 @ 0xc0 │ │ │ │ svceq 0x0020f01a │ │ │ │ subshi pc, r4, #0 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bne 0xffc78208 │ │ │ │ + bne 0xffc78430 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0x83bbf200 │ │ │ │ vmulne.f64 d25, d1, d11 │ │ │ │ strtmi r9, [r9], #-2569 @ 0xfffff5f7 │ │ │ │ svclt 0x00084313 │ │ │ │ andle r4, r8, fp, lsl #12 │ │ │ │ @ instruction: 0xf10b9809 │ │ │ │ strmi r3, [fp], #-1023 @ 0xfffffc01 │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ andsmi r1, r3, fp, lsl sl │ │ │ │ - bls 0x46cdd4 │ │ │ │ + bls 0x46cffc │ │ │ │ andls r4, r1, #40, 12 @ 0x2800000 │ │ │ │ andls r9, r0, #57344 @ 0xe000 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0x4604f993 │ │ │ │ @ instruction: 0xf64fe0f1 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faedf │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ - blls 0xfc9d60 │ │ │ │ + blls 0xfc9f88 │ │ │ │ stmib sp, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d24, d13, d3 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ movwcs r0, #47 @ 0x2f │ │ │ │ stmib sp, {r8, ip, pc}^ │ │ │ │ strls r6, [r2, -r6, lsl #18] │ │ │ │ tstls r9, r1, lsl #6 │ │ │ │ cdp2 0, 9, cr15, cr0, cr11, {2} │ │ │ │ strb r9, [r3], r9, lsl #18 │ │ │ │ @ instruction: 0xf1834806 │ │ │ │ - @ instruction: 0xe6f2fb79 │ │ │ │ + @ instruction: 0xe6f2fb7d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vmax.s8 q10, q15, q1 │ │ │ │ vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r7, {r1, r2, r4, r7, r9, sp} │ │ │ │ - blcs 0x12f314 │ │ │ │ + blcs 0x12f53c │ │ │ │ teqphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ svcne 0x0010f01a │ │ │ │ svclt 0x00044653 │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ nopeq {74} @ 0x4a │ │ │ │ svcge 0x0070f43f │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x4653993a │ │ │ │ ldrtmi r9, [r8], -r0, lsl #2 │ │ │ │ - bls 0x42fb04 │ │ │ │ + bls 0x42fd2c │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf952f199 │ │ │ │ + @ instruction: 0xf93ef199 │ │ │ │ @ instruction: 0x460342b8 │ │ │ │ @ instruction: 0xf104bf02 │ │ │ │ ldmdbne fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ addsle r4, sl, r9, lsl r6 │ │ │ │ mrrcne 10, 11, r4, r8, cr2 │ │ │ │ ldmdapl r5, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ rscshi pc, r4, #0 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xf9f0f7ff │ │ │ │ - blx 0xcda82c │ │ │ │ + blx 0xddaa54 │ │ │ │ stccs 3, cr2, [r0, #-68] @ 0xffffffbc │ │ │ │ vhadd.u8 d22, d0, d3 │ │ │ │ - blmi 0xfebbe968 │ │ │ │ - bls 0x3ad6c4 │ │ │ │ + blmi 0xfebbeb90 │ │ │ │ + bls 0x3ad8ec │ │ │ │ stccs 0, cr5, [r0, #-628] @ 0xfffffd8c │ │ │ │ svcge 0x0006f47f │ │ │ │ @ instruction: 0xf18448a7 │ │ │ │ - str pc, [r1, -sp, ror #17] │ │ │ │ + @ instruction: 0xe701f8f1 │ │ │ │ movweq pc, #459 @ 0x1cb @ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ addshi pc, lr, r0 │ │ │ │ vqsub.s8 d18, d14, d0 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ movwls r1, #47339 @ 0xb8eb │ │ │ │ eorsle r2, sp, r0, lsl #20 │ │ │ │ svceq 0x0020f01a │ │ │ │ msrhi SPSR_fsxc, r0 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bls 0x396f44 │ │ │ │ + bls 0x39716c │ │ │ │ stmdbne r1!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x1c2744 │ │ │ │ + b 0x1c296c │ │ │ │ addmi r0, r5, #5 │ │ │ │ adchi pc, r2, #64, 4 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ - bcc 0x182b58 │ │ │ │ + bcc 0x182d80 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vqsub.s8 d4, d16, d1 │ │ │ │ - bls 0xfbea30 │ │ │ │ + bls 0xfbec58 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi sl, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ @@ -276434,54 +276572,54 @@ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf8cdd157 │ │ │ │ strbmi sl, [r2], ip, lsr #32 │ │ │ │ stmibne r1!, {r0, r3, r9, fp, ip, pc} │ │ │ │ streq lr, [r6, #-2562] @ 0xfffff5fe │ │ │ │ - b 0x383780 │ │ │ │ + b 0x3839a8 │ │ │ │ movwls r7, #13282 @ 0x33e2 │ │ │ │ - blne 0x1385068 │ │ │ │ + blne 0x1385290 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #6 │ │ │ │ andeq lr, fp, #3620864 @ 0x374000 │ │ │ │ - @ instruction: 0xf8d0f199 │ │ │ │ + @ instruction: 0xf8bcf199 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vqsub.s8 q12, q7, q11 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ - blne 0x1e671f4 │ │ │ │ + blne 0x1e6741c │ │ │ │ ldmdavs fp, {r1, r6, r8, fp, ip} │ │ │ │ vpmin.s8 , q15, q1 │ │ │ │ vqdmlal.s , d0, d0[5] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ - blls 0x47ee60 │ │ │ │ + blls 0x47f088 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ cdpne 3, 6, cr10, cr3, cr0, {0} │ │ │ │ @ instruction: 0x46194413 │ │ │ │ @ instruction: 0xf8a0f7ff │ │ │ │ - bmi 0x1aefbd8 │ │ │ │ + bmi 0x1aefe00 │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x17e850 │ │ │ │ - blcs 0x132524 │ │ │ │ + blcc 0x17ea78 │ │ │ │ + blcs 0x13274c │ │ │ │ stclne 0, cr13, [r2], #-480 @ 0xfffffe20 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq pc, [pc], -r8 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0x1949dc8 │ │ │ │ + blmi 0x1949ff0 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r9, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ ldmpl r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf74f4628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr10, cr15, {3} @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf74f4100 │ │ │ │ - @ instruction: 0x4628ffbb │ │ │ │ - mcr2 7, 4, pc, cr2, cr5, {2} @ │ │ │ │ + strtmi pc, [r8], -r7, lsr #29 │ │ │ │ + stc2l 7, cr15, [lr, #-340]! @ 0xfffffeac │ │ │ │ strbmi lr, [r2], r0, ror #12 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ streq pc, [r0, #-26]! @ 0xffffffe6 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ stmdbls r9, {r1, r5, r6, r9, sl, fp, ip} │ │ │ │ @@ -276490,332 +276628,332 @@ │ │ │ │ andmi r9, fp, lr, lsl #4 │ │ │ │ cdpne 5, 5, cr9, cr12, cr15, {0} │ │ │ │ adcmi r2, r2, #32, 6 @ 0x80000000 │ │ │ │ ldrcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ smlalbthi pc, r5, r0, r0 @ │ │ │ │ @ instruction: 0xf1c29a0f │ │ │ │ ldmdbne pc, {r0, r8, r9} @ │ │ │ │ - blne 0x1645084 │ │ │ │ - blls 0x5248cc │ │ │ │ + blne 0x16452ac │ │ │ │ + blls 0x524af4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x57eba4 │ │ │ │ + blls 0x57edcc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdals pc, {r2, r3, r4, r7, r8, pc} @ │ │ │ │ @ instruction: 0xf1691b73 │ │ │ │ - bls 0x41e874 │ │ │ │ + bls 0x41ea9c │ │ │ │ movwls r1, #10267 @ 0x281b │ │ │ │ @ instruction: 0xf1419b3a │ │ │ │ movwls r0, #256 @ 0x100 │ │ │ │ ldrbmi r4, [r3], -r0, lsr #12 │ │ │ │ ldrtmi r9, [r9], -r3, lsl #2 │ │ │ │ - @ instruction: 0xf850f199 │ │ │ │ + @ instruction: 0xf83cf199 │ │ │ │ addmi r4, r4, #3145728 @ 0x300000 │ │ │ │ svcge 0x0054f43f │ │ │ │ vmovne r4, r8, s7, s8 │ │ │ │ ldmdapl r4, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ andhi pc, sl, #0 │ │ │ │ @ instruction: 0x46394618 │ │ │ │ @ instruction: 0xf8f2f7ff │ │ │ │ - @ instruction: 0xf930f15f │ │ │ │ + @ instruction: 0xf934f15f │ │ │ │ stccs 3, cr2, [r0], {17} │ │ │ │ vhadd.u8 d22, d0, d3 │ │ │ │ - blmi 0xbfe76c │ │ │ │ - bls 0x3ad4c0 │ │ │ │ + blmi 0xbfe994 │ │ │ │ + bls 0x3ad6e8 │ │ │ │ stccs 0, cr5, [r0], {156} @ 0x9c │ │ │ │ mcrge 4, 0, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf8cde700 │ │ │ │ ldrb sl, [fp, #56] @ 0x38 │ │ │ │ @ instruction: 0xf1834826 │ │ │ │ - str pc, [r2, fp, ror #31] │ │ │ │ + str pc, [r2, pc, ror #31] │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ - @ instruction: 0xf7594421 │ │ │ │ - @ instruction: 0xf028f879 │ │ │ │ + @ instruction: 0xf7584421 │ │ │ │ + @ instruction: 0xf028ff65 │ │ │ │ @ instruction: 0xf0431310 │ │ │ │ stmdacs r0, {r4, r9, fp} │ │ │ │ stcge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ - @ instruction: 0xf90ef15f │ │ │ │ - bls 0x3b1164 │ │ │ │ + @ instruction: 0xf912f15f │ │ │ │ + bls 0x3b138c │ │ │ │ andscs r5, r1, #10158080 @ 0x9b0000 │ │ │ │ - blcs 0x136504 │ │ │ │ + blcs 0x13672c │ │ │ │ addhi pc, r8, r0, asr #6 │ │ │ │ - blcc 0x170d64 │ │ │ │ + blcc 0x170f8c │ │ │ │ subspl r9, r3, sl, lsl #18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ ldrb sl, [fp], r3, ror #27 │ │ │ │ strmi r4, [r2], -r3, asr #4 │ │ │ │ svcpl 0x0080f5bb │ │ │ │ andeq lr, r5, r3, lsl #20 │ │ │ │ tsteq r6, r4, lsl #22 │ │ │ │ streq lr, [r6, #-2563] @ 0xfffff5fd │ │ │ │ smlatbeq r5, r1, fp, lr │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ @ instruction: 0xf7ff5280 │ │ │ │ mcrrne 12, 1, pc, r3, cr15 @ │ │ │ │ - blne 0x1e0e1b0 │ │ │ │ - beq 0x55a65c │ │ │ │ + blne 0x1e0e3d8 │ │ │ │ + beq 0x55a884 │ │ │ │ @ instruction: 0xf47f181d │ │ │ │ @ instruction: 0xf15fad7e │ │ │ │ - stmdbmi r7, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi r7, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, ip, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ vldrle d18, [sp, #-0] │ │ │ │ tstpl fp, r1, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe6b3adbb │ │ │ │ ldrt r4, [ip], r2, asr #13 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ - strdeq r1, [r0], r2 │ │ │ │ + addeq r1, r0, sl, asr #15 │ │ │ │ vmax.s8 q10, q15, q1 │ │ │ │ vbic.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ - blls 0xfa83d4 │ │ │ │ + blls 0xfa85fc │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #2306 @ 0x902 │ │ │ │ ldmdavs r8!, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1984628 │ │ │ │ - strmi pc, [r2], -sp, asr #31 │ │ │ │ + @ instruction: 0x4602ffb9 │ │ │ │ @ instruction: 0xf0001c46 │ │ │ │ - bne 0xc7eb64 │ │ │ │ + bne 0xc7ed8c │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrpl lr, [sl, #-2581] @ 0xfffff5eb │ │ │ │ orrhi pc, pc, r0, asr #32 │ │ │ │ - bne 0xff5b8698 │ │ │ │ + bne 0xff5b88c0 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andscc pc, ip, r2, asr #12 │ │ │ │ + andspl pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d23 │ │ │ │ @ instruction: 0xf167226a │ │ │ │ - @ instruction: 0xf10bfc87 │ │ │ │ - b 0xfe26b5d8 │ │ │ │ + @ instruction: 0xf10bfc8b │ │ │ │ + b 0xfe26b800 │ │ │ │ andsmi r0, sl, r6, lsl #4 │ │ │ │ mvnvc lr, #36864 @ 0x9000 │ │ │ │ subsle r4, ip, sl, lsl r3 │ │ │ │ movweq pc, #61450 @ 0xf00a @ │ │ │ │ svclt 0x00022b02 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf43fc310 │ │ │ │ @ instruction: 0xf15fae82 │ │ │ │ - stmibmi fp!, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmibmi fp!, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ andscs r9, r6, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ vstmiale r1!, {d2-d1} │ │ │ │ - mrc2 6, 5, pc, cr8, cr1, {7} │ │ │ │ + stc2 6, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ @ instruction: 0xf14919a0 │ │ │ │ addmi r0, r3, #0, 24 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ - blls 0x515404 │ │ │ │ + blls 0x51562c │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bls 0x4c9ebc │ │ │ │ + bls 0x4ca0e4 │ │ │ │ nopeq {66} @ 0x42 │ │ │ │ str r4, [fp, #1682] @ 0x692 │ │ │ │ @ instruction: 0xf04a993a │ │ │ │ tstls r0, r0, lsl r3 │ │ │ │ stmdbls r9, {r3, r5, r9, sl, lr} │ │ │ │ - bne 0x1984e78 │ │ │ │ + bne 0x19850a0 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff6ef198 │ │ │ │ + @ instruction: 0xff5af198 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf15fad9d │ │ │ │ - @ instruction: 0x4606f859 │ │ │ │ + @ instruction: 0x4606f85d │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ - bmi 0xfe5dc6b4 │ │ │ │ + bmi 0xfe5dc8dc │ │ │ │ eorsvs r9, r4, sl, lsl #18 │ │ │ │ - blcs 0x1347bc │ │ │ │ - blcc 0x195dac │ │ │ │ - blcs 0x1327c4 │ │ │ │ + blcs 0x1349e4 │ │ │ │ + blcc 0x195fd4 │ │ │ │ + blcs 0x1329ec │ │ │ │ stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ - blne 0xf97f10 │ │ │ │ + blne 0xf98138 │ │ │ │ @ instruction: 0xf7ff1928 │ │ │ │ - ldrb pc, [pc, #-2051]! @ 0x11de85 @ │ │ │ │ + ldrb pc, [pc, #-2051]! @ 0x11e0ad @ │ │ │ │ orrpl pc, r0, r3, asr #11 │ │ │ │ movwne lr, #63949 @ 0xf9cd │ │ │ │ @ instruction: 0xfffcf7fe │ │ │ │ - blls 0x544ad4 │ │ │ │ + blls 0x544cfc │ │ │ │ addpl pc, r0, #700448768 @ 0x29c00000 │ │ │ │ ldmne pc, {r0, r2, r3, sl, lr} @ │ │ │ │ movwcs lr, #1391 @ 0x56f │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ - blls 0xfd7f58 │ │ │ │ + blls 0xfd8180 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi sl, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ - bls 0x4cb2fc │ │ │ │ + bls 0x4cb524 │ │ │ │ mvnscc pc, #-1073741822 @ 0xc0000002 │ │ │ │ ldrmi r9, [r3], #-2313 @ 0xfffff6f7 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #15360 @ 0x3c00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {5} │ │ │ │ - bls 0xfd7fa0 │ │ │ │ + bls 0xfd81c8 │ │ │ │ streq lr, [fp], #-2980 @ 0xfffff45c │ │ │ │ stmib sp, {r0, r5, r6, sl, fp, ip}^ │ │ │ │ - blne 0x1dc6ee4 │ │ │ │ + blne 0x1dc710c │ │ │ │ @ instruction: 0xf169463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4aff18 │ │ │ │ + bls 0x4b0140 │ │ │ │ @ instruction: 0xfff2f7fe │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ stmdbls sl, {r0, r1, r3, r5, r6, r9, fp, lr} │ │ │ │ addmi r5, r3, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0xe781dcb3 │ │ │ │ @ instruction: 0xf8cd462f │ │ │ │ ldrt r8, [r7], #56 @ 0x38 │ │ │ │ movwls r1, #39619 @ 0x9ac3 │ │ │ │ movweq lr, #11116 @ 0x2b6c │ │ │ │ movwls r9, #47631 @ 0xba0f │ │ │ │ @ instruction: 0xf0439b0e │ │ │ │ - bcs 0x11f3a8 │ │ │ │ + bcs 0x11f5d0 │ │ │ │ adchi pc, r2, r0 │ │ │ │ - blvc 0x1899dac │ │ │ │ + blvc 0x1899fd4 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #34603008 @ 0x2100000 │ │ │ │ - bls 0x43001c │ │ │ │ - blvc 0x1d9d74 │ │ │ │ - mrc2 1, 7, pc, cr4, cr8, {4} │ │ │ │ + bls 0x430244 │ │ │ │ + blvc 0x1d9f9c │ │ │ │ + mcr2 1, 7, pc, cr0, cr8, {4} @ │ │ │ │ adcsmi r4, r8, #3145728 @ 0x300000 │ │ │ │ stcge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ movwls r9, #2874 @ 0xb3a │ │ │ │ stmdbls r9, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ tstpne r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ - bne 0x1984f8c │ │ │ │ + bne 0x19851b4 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mcr2 1, 7, pc, cr2, cr8, {4} @ │ │ │ │ + mcr2 1, 6, pc, cr14, cr8, {4} @ │ │ │ │ svclt 0x001c3001 │ │ │ │ mvnscc pc, r4, lsl #2 │ │ │ │ @ instruction: 0xf47f1949 │ │ │ │ @ instruction: 0xf15ead23 │ │ │ │ - blls 0x4de6a0 │ │ │ │ + blls 0x4de8d8 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ sbcseq r4, r9, #6291456 @ 0x600000 │ │ │ │ adchi pc, sp, r0, asr #2 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff7ef7fe │ │ │ │ stmdbls sl, {r0, r1, r2, r6, r9, fp, lr} │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ - blcs 0x1348e8 │ │ │ │ + blcs 0x134b10 │ │ │ │ svcge 0x0069f73f │ │ │ │ - ldc 7, cr14, [pc, #216] @ 0x11e87c │ │ │ │ + ldc 7, cr14, [pc, #216] @ 0x11eaa4 │ │ │ │ @ instruction: 0xf04f7b40 │ │ │ │ - bls 0x42b7a8 │ │ │ │ + bls 0x42b9d0 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf04a4620 │ │ │ │ @ instruction: 0xf0420320 │ │ │ │ stc 2, cr0, [sp, #8] │ │ │ │ @ instruction: 0xf1987b02 │ │ │ │ - @ instruction: 0x4603feb5 │ │ │ │ + strmi pc, [r3], -r1, lsr #29 │ │ │ │ @ instruction: 0xf47f4284 │ │ │ │ stmdals pc, {r0, r2, r5, r6, r9, sl, fp, sp, pc} @ │ │ │ │ @ instruction: 0xf1691b72 │ │ │ │ movwls r0, #37120 @ 0x9100 │ │ │ │ ldmdals sl!, {r1, r4, fp, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ mrsls r9, R9_usr │ │ │ │ ldrmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrtmi r9, [sl], -r2, lsl #4 │ │ │ │ @ instruction: 0xff12f7fe │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ ldreq r9, [r1, ip, lsl #20] │ │ │ │ stcge 5, cr15, [r2, #252]! @ 0xfc │ │ │ │ ldrtmi r9, [r9], -r9, lsl #16 │ │ │ │ - mcr2 1, 6, pc, cr10, cr8, {4} @ │ │ │ │ - ldc 5, cr14, [pc, #624] @ 0x11ea74 │ │ │ │ + mrc2 1, 5, pc, cr6, cr8, {4} │ │ │ │ + ldc 5, cr14, [pc, #624] @ 0x11ec9c │ │ │ │ @ instruction: 0xf04f7b28 │ │ │ │ - bls 0x42b808 │ │ │ │ + bls 0x42ba30 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ ldrbmi r4, [r3], -r0, lsr #12 │ │ │ │ - blvc 0x1d9e4c │ │ │ │ - mcr2 1, 4, pc, cr8, cr8, {4} @ │ │ │ │ + blvc 0x1da074 │ │ │ │ + mrc2 1, 3, pc, cr4, cr8, {4} │ │ │ │ addmi r4, r4, #3145728 @ 0x300000 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr8, cr15, {3} │ │ │ │ - bcs 0x14506c │ │ │ │ + bcs 0x145294 │ │ │ │ str sp, [r7, #463] @ 0x1cf │ │ │ │ andeq lr, r5, sl, asr sl │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0x46219b3a │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1986902 │ │ │ │ - @ instruction: 0x4602fe73 │ │ │ │ + @ instruction: 0x4602fe5f │ │ │ │ andsle r1, r8, r3, asr #24 │ │ │ │ ldrcc pc, [ip, -lr, asr #4]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ strt r4, [r7], r2, asr #13 │ │ │ │ str r9, [lr, -pc]! │ │ │ │ str r4, [r5], #-1730 @ 0xfffff93e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrsbtls pc, [ip], -sp @ │ │ │ │ @ instruction: 0x4653933a │ │ │ │ - strbt r9, [pc], #-3593 @ 0x11e870 │ │ │ │ + strbt r9, [pc], #-3593 @ 0x11ea98 │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ stmdals r9, {r2, r3, r5, r6, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ - bmi 0x45e49c │ │ │ │ + bmi 0x45e6c4 │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe6c1aef4 │ │ │ │ @ instruction: 0xf77f2d00 │ │ │ │ stccc 14, cr10, [r1, #-764] @ 0xfffffd04 │ │ │ │ stccs 0, cr5, [r0, #-340] @ 0xfffffeac │ │ │ │ ldcge 4, cr15, [ip], {127} @ 0x7f │ │ │ │ @ instruction: 0xf19ce514 │ │ │ │ - svclt 0x0000faf7 │ │ │ │ + svclt 0x0000fae3 │ │ │ │ ... │ │ │ │ - eorseq r4, r5, r4, lsr ip │ │ │ │ + eorseq r4, r5, ip, lsr #28 │ │ │ │ muleq r0, r4, r0 │ │ │ │ @ instruction: 0xf77f2c00 │ │ │ │ stccc 14, cr10, [r1], {171} @ 0xab │ │ │ │ stccs 0, cr5, [r0], {84} @ 0x54 │ │ │ │ stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ strtmi lr, [r1], -r0, lsl #10 │ │ │ │ mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ - @ instruction: 0xff1ef15e │ │ │ │ + @ instruction: 0xff22f15e │ │ │ │ @ instruction: 0x9c0a491a │ │ │ │ stmdbpl fp, {r0, r4, r9, sp} │ │ │ │ - blcs 0x1368e4 │ │ │ │ + blcs 0x136b0c │ │ │ │ mrcge 7, 1, APSR_nzcv, cr10, cr15, {1} │ │ │ │ mcrne 6, 3, lr, cr1, cr6, {4} │ │ │ │ strtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - mrc2 7, 3, pc, cr2, cr8, {2} │ │ │ │ + ldc2l 7, cr15, [lr, #-352] @ 0xfffffea0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ strbmi sl, [r0], -fp, asr #30 │ │ │ │ - ldc2 1, cr15, [r4], {139} @ 0x8b │ │ │ │ + ldc2 1, cr15, [r0], {139} @ 0x8b │ │ │ │ vmax.s8 d20, d13, d1 │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04b002f │ │ │ │ udiv pc, pc, fp │ │ │ │ - cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andscc pc, ip, r2, asr #12 │ │ │ │ + andspl pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ @ instruction: 0xf167322b │ │ │ │ - vpmax.s8 , , │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vpmax.s8 , , │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ - blmi 0x21e9f0 │ │ │ │ + vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + blmi 0x21ec18 │ │ │ │ rscscs pc, sp, #64, 4 │ │ │ │ - blx 0xff65aed8 │ │ │ │ + blx 0xff75b100 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - eorseq r4, r5, ip, asr #24 │ │ │ │ - eorseq r4, r5, r0, asr #24 │ │ │ │ + eorseq r4, r5, r4, asr #28 │ │ │ │ + eorseq r4, r5, r8, lsr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75b50 │ │ │ │ + bl 0xfec75d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ umulllt r2, r4, r6, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @@ -276823,272 +276961,272 @@ │ │ │ │ mvnsvc pc, r1, lsl #12 │ │ │ │ tstpeq fp, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r4, r0, lsl #18 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r3, r6, r9, sl, fp, ip} │ │ │ │ stmdale ip!, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0x17eb594 │ │ │ │ + bne 0x17eb7bc │ │ │ │ stmdale r8!, {r2, r3, r4, r7, r9, lr} │ │ │ │ cdp 13, 1, cr4, cr13, cr13, {1} │ │ │ │ @ instruction: 0x46060f70 │ │ │ │ mrrcne 8, 2, r5, sl, cr11 │ │ │ │ orrlt r5, r3, #42 @ 0x2a │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ @ instruction: 0xff5cf7fe │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x1e63b958 │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strtmi r1, [r0], -r2 │ │ │ │ - stc2 7, cr15, [sl, #356]! @ 0x164 │ │ │ │ + ldc2 7, cr15, [r6], {89} @ 0x59 │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ ldc2l 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ - blmi 0x9451d8 │ │ │ │ - blcs 0x13503c │ │ │ │ + blmi 0x945400 │ │ │ │ + blcs 0x135264 │ │ │ │ ldmdbmi lr, {r1, r3, r4, r5, r8, sl, fp, ip, lr, pc} │ │ │ │ orrpl r3, fp, r1, lsl #22 │ │ │ │ ldmdami sp, {r0, r1, r3, r4, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1839202 │ │ │ │ - bls 0x1ddf70 │ │ │ │ + bls 0x1de1a8 │ │ │ │ @ instruction: 0xf15ee005 │ │ │ │ - @ instruction: 0xf04ffe91 │ │ │ │ + @ instruction: 0xf04ffe95 │ │ │ │ tstcs r6, #-268435441 @ 0xf000000f │ │ │ │ ldrmi r6, [r0], -r3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdami r2, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1829102 │ │ │ │ - stmdbls r2, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fe7c8 │ │ │ │ vrsra.s64 d18, d24, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ movwcs sp, #1436 @ 0x59c │ │ │ │ tstls r0, r2, lsl #12 │ │ │ │ - eorsmi pc, ip, sp, asr #4 │ │ │ │ + eorsvs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ smlabtcc r1, sp, r9, lr │ │ │ │ - blx 0xfe15ab70 │ │ │ │ + blx 0xfe15ad98 │ │ │ │ str r9, [pc, r2, lsl #18] │ │ │ │ - ldc2 6, cr15, [ip], {241} @ 0xf1 │ │ │ │ + blx 0xfe35c83a │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbtcc pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r4], r9, lsl #1 │ │ │ │ andls r1, r3, #1248 @ 0x4e0 │ │ │ │ adcsmi r6, r2, #2228224 @ 0x220000 │ │ │ │ strmi sp, [r7], -r6, lsl #6 │ │ │ │ mrrcne 6, 8, r4, r0, cr0 │ │ │ │ - bne 0x11702b8 │ │ │ │ + bne 0x11704e0 │ │ │ │ ldmdble r0, {r0, r1, r2, r3, r7, r9, lr} │ │ │ │ - mcr2 1, 2, pc, cr0, cr14, {2} @ │ │ │ │ + mcr2 1, 2, pc, cr4, cr14, {2} @ │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ andcs r3, ip, #255 @ 0xff │ │ │ │ andlt r6, r9, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0138ff0 │ │ │ │ subsle r0, r3, r2, lsl #28 │ │ │ │ ldrbcc pc, [pc, ip, lsl #2]! @ │ │ │ │ adcsmi r4, sl, #195035136 @ 0xba00000 │ │ │ │ - bls 0x5d3a54 │ │ │ │ - blne 0xff13045c │ │ │ │ + bls 0x5d3c7c │ │ │ │ + blne 0xff130684 │ │ │ │ mvnle r4, #144, 4 │ │ │ │ @ instruction: 0xf10007da │ │ │ │ strmi r8, [r0, #288] @ 0x120 │ │ │ │ stmibmi pc!, {r2, r3, r4, r6, r7, fp, ip, lr, pc} @ │ │ │ │ svcvc 0x0070ee1d │ │ │ │ strmi r9, [r9], r4, lsl #14 │ │ │ │ mrrcne 9, 12, r5, r0, cr10 @ │ │ │ │ - bcs 0x133200 │ │ │ │ + bcs 0x133428 │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ eorscc pc, ip, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ qadd16mi r9, r9, r2 │ │ │ │ stmdavs r0, {r0, r2, ip, pc} │ │ │ │ - bl 0x305304 │ │ │ │ + bl 0x30552c │ │ │ │ strbmi r0, [r0], #-3072 @ 0xfffff400 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff25b16e │ │ │ │ + blx 0xfed5b396 │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrrne 0, 13, r8, r3, cr2 │ │ │ │ addshi pc, pc, r0 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fe9206 │ │ │ │ - bls 0x2de5a4 │ │ │ │ + bls 0x2de7cc │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdavs r3!, {r1, r4, r6, r7, r9, fp, ip} │ │ │ │ addsmi r4, sl, #154140672 @ 0x9300000 │ │ │ │ - blls 0x20e9a8 │ │ │ │ - bcc 0x11af48 │ │ │ │ + blls 0x20ebd0 │ │ │ │ + bcc 0x11b170 │ │ │ │ vmul.i8 , , │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ - blmi 0xfe51ec0c │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ + blmi 0xfe51ee34 │ │ │ │ adcmi pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf9c6f167 │ │ │ │ + @ instruction: 0xf9caf167 │ │ │ │ @ instruction: 0xf10007d9 │ │ │ │ svcls 0x00038081 │ │ │ │ ldrtmi r3, [sl], r1, lsl #30 │ │ │ │ orrle r4, pc, #-1610612725 @ 0xa000000b │ │ │ │ - bne 0xfe145378 │ │ │ │ + bne 0xfe1455a0 │ │ │ │ stmle fp, {r7, r8, sl, lr} │ │ │ │ cdp 15, 1, cr4, cr13, cr6, {4} │ │ │ │ ssub16mi r2, r1, r0 │ │ │ │ ldrtmi r9, [r9], r4, lsl #4 │ │ │ │ mrrcne 8, 11, r5, r0, cr10 │ │ │ │ - bcs 0x132d64 │ │ │ │ + bcs 0x132f8c │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls r9, r7, #49152 @ 0xc000 │ │ │ │ - bcs 0x138be0 │ │ │ │ + bcs 0x138e08 │ │ │ │ addmi fp, sp, #24, 30 @ 0x60 │ │ │ │ addshi pc, r1, r0, asr #1 │ │ │ │ eorscc pc, ip, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movweq lr, #22989 @ 0x59cd │ │ │ │ - bls 0x1f0454 │ │ │ │ + bls 0x1f067c │ │ │ │ strbmi r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ - blx 0x1bdb222 │ │ │ │ - blls 0x2b03c4 │ │ │ │ + blx 0x16db44a │ │ │ │ + blls 0x2b05ec │ │ │ │ suble r1, ip, r0, asr ip │ │ │ │ stmdavs r8, {r0, r2, r8, fp, ip, pc} │ │ │ │ - bne 0x6f8c4c │ │ │ │ + bne 0x6f8e74 │ │ │ │ addmi r4, pc, #196083712 @ 0xbb00000 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ teqle r9, #339738624 @ 0x14400000 │ │ │ │ tstcc r1, r3, lsl #30 │ │ │ │ strmi r1, [fp, #3017] @ 0xbc9 │ │ │ │ - blls 0x314cb0 │ │ │ │ + blls 0x314ed8 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, ip, pc} │ │ │ │ svclt 0x00182b00 │ │ │ │ vhsub.s8 d4, d16, d13 │ │ │ │ @ instruction: 0x464080b8 │ │ │ │ - stc2 7, cr15, [r8], #352 @ 0x160 │ │ │ │ + blx 0xfe65cb7e │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ tsteq r8, r6, lsl #22 │ │ │ │ @ instruction: 0xf7594640 │ │ │ │ - bl 0x2dde28 │ │ │ │ + bl 0x2ddc00 │ │ │ │ strbmi r0, [r0], -r8, lsl #2 │ │ │ │ ldc2 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ tsteq fp, sl, lsl #22 │ │ │ │ @ instruction: 0xf0454658 │ │ │ │ @ instruction: 0xf7590248 │ │ │ │ - bl 0x3dde10 │ │ │ │ + bl 0x3ddbe8 │ │ │ │ ldrbmi r0, [r8], -fp, lsl #2 │ │ │ │ stc2 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf8599a04 │ │ │ │ - blcs 0x12ac34 │ │ │ │ + blcs 0x12ae5c │ │ │ │ adchi pc, ip, r0, asr #6 │ │ │ │ - blcc 0x185044 │ │ │ │ + blcc 0x18526c │ │ │ │ andcc pc, r1, r9, asr #16 │ │ │ │ ldrbmi fp, [r8], -fp, lsl #2 │ │ │ │ ldmdami r5, {r0, r1, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - ldc2 1, cr15, [r2], #-524 @ 0xfffffdf4 │ │ │ │ + ldc2 1, cr15, [r6], #-524 @ 0xfffffdf4 │ │ │ │ @ instruction: 0xe7264658 │ │ │ │ strtmi r9, [sl], -r3, lsl #18 │ │ │ │ @ instruction: 0xf19a4440 │ │ │ │ - @ instruction: 0xf15efb1d │ │ │ │ - movwcs pc, #52571 @ 0xcd5b @ │ │ │ │ + @ instruction: 0xf15efb09 │ │ │ │ + movwcs pc, #52575 @ 0xcd5f @ │ │ │ │ @ instruction: 0xf04f6003 │ │ │ │ @ instruction: 0xe7e13bff │ │ │ │ cdp 8, 1, cr4, cr13, cr10, {2} │ │ │ │ smlsdxls r4, r0, pc, r7 @ │ │ │ │ stmibpl r2, {r0, r7, r9, sl, lr}^ │ │ │ │ bicpl r1, r1, r1, asr ip │ │ │ │ rsble r2, r7, r0, lsl #20 │ │ │ │ vst2.8 {d25,d27}, [pc], r3 │ │ │ │ andcs r5, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf7ff9305 │ │ │ │ - blls 0x29ce60 │ │ │ │ + blls 0x29d088 │ │ │ │ eorsle r1, fp, r7, asr #24 │ │ │ │ ldrcc pc, [ip, -lr, asr #4]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf0439a03 │ │ │ │ strtmi r0, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0xf8d79705 │ │ │ │ strbtmi ip, [r0], #-0 │ │ │ │ - bl 0x342ca4 │ │ │ │ + bl 0x342ecc │ │ │ │ @ instruction: 0xf19a000c │ │ │ │ - vpmin.s8 , q15, │ │ │ │ + vpmin.s8 , q15, │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0x46022396 │ │ │ │ - blcs 0x138d24 │ │ │ │ + blcs 0x138f4c │ │ │ │ mrrcne 1, 4, sp, r1, cr10 │ │ │ │ svcge 0x0034f47f │ │ │ │ stmdals r3, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andeq lr, r5, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0x0c00eb08 │ │ │ │ @ instruction: 0xf4bf4562 │ │ │ │ ldrtmi sl, [r7], -r7, ror #30 │ │ │ │ strls r4, [r5, #-1699] @ 0xfffff95d │ │ │ │ ldrmi r4, [r4], -r6, ror #12 │ │ │ │ movwls r2, #25856 @ 0x6500 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ - stc2 7, cr15, [lr], #-352 @ 0xfffffea0 │ │ │ │ - b 0x126f7bc │ │ │ │ + blx 0x7dcc72 │ │ │ │ + b 0x126f9e4 │ │ │ │ mvnsle r0, r0, lsl #10 │ │ │ │ ldrtmi r4, [lr], -r9, lsr #12 │ │ │ │ movwpl lr, #23005 @ 0x59dd │ │ │ │ stmdbcs r0, {r2, r3, r4, r6, r9, sl, lr} │ │ │ │ svcge 0x0050f43f │ │ │ │ - stc2 1, cr15, [r4, #-376] @ 0xfffffe88 │ │ │ │ + stc2 1, cr15, [r8, #-376] @ 0xfffffe88 │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ stmdami r0!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ svcvc 0x0070ee1d │ │ │ │ strmi r9, [r1], r4, lsl #14 │ │ │ │ mrrcne 9, 12, r5, r1, cr2 @ │ │ │ │ - bcs 0x133420 │ │ │ │ + bcs 0x133648 │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ movwls r4, #22556 @ 0x581c │ │ │ │ - ldc2l 1, cr15, [ip, #520]! @ 0x208 │ │ │ │ + cdp2 1, 0, cr15, cr0, cr2, {4} │ │ │ │ ldrb r9, [fp], r5, lsl #22 │ │ │ │ stmib sp, {r0, r3, r4, fp, lr}^ │ │ │ │ @ instruction: 0xf182e305 │ │ │ │ - ldmib sp, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1bee305 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [pc], r3, lsr #30 │ │ │ │ movwls r4, #22547 @ 0x5813 │ │ │ │ - stc2l 1, cr15, [sl, #520]! @ 0x208 │ │ │ │ + stc2l 1, cr15, [lr, #520]! @ 0x208 │ │ │ │ ldr r9, [r1, r5, lsl #22] │ │ │ │ strtmi r9, [r9], -r6 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ - bls 0x2de370 │ │ │ │ - bne 0x1b98c14 │ │ │ │ + bls 0x2de598 │ │ │ │ + bne 0x1b98e3c │ │ │ │ andeq lr, r5, r8, lsl #22 │ │ │ │ @ instruction: 0xf7fe9206 │ │ │ │ - bls 0x2de360 │ │ │ │ + bls 0x2de588 │ │ │ │ vmin.s8 q15, , q6 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ - blmi 0x21ee3c │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ + blmi 0x21f064 │ │ │ │ addmi pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf8aef167 │ │ │ │ - blx 0x5c950 │ │ │ │ + @ instruction: 0xf8b2f167 │ │ │ │ + @ instruction: 0xf9e8f6f1 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - eorseq r4, r5, r8, asr ip │ │ │ │ + eorseq r4, r5, r0, asr lr │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ stmdbcs r0, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ addshi pc, sp, r0 │ │ │ │ mvnsvc pc, r1, lsl #12 │ │ │ │ tstpeq fp, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 , q7, │ │ │ │ @@ -277102,195 +277240,195 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcc r4, #6000 @ 0x1770 │ │ │ │ addsmi r1, r8, #372736 @ 0x5b000 │ │ │ │ ldrblt sp, [r0, #2290]! @ 0x8f2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - bmi 0x1270648 │ │ │ │ + bmi 0x1270870 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ svccs 0x00124606 │ │ │ │ @ instruction: 0xf10358d3 │ │ │ │ andle r0, pc, r1, lsl #4 │ │ │ │ andle r2, sp, r3, lsl pc │ │ │ │ eorle r2, pc, r4, lsl #30 │ │ │ │ cmppl sl, sp, lsr r9 │ │ │ │ rsble r2, r8, r0, lsl #22 │ │ │ │ svclt 0x00c22a00 │ │ │ │ cmppl r3, sl, lsr sl │ │ │ │ ldcle 3, cr2, [sp], {-0} │ │ │ │ - blx 0xfeddc9e4 │ │ │ │ + @ instruction: 0xf99ef6f1 │ │ │ │ cmppl r2, r7, lsr r8 │ │ │ │ subsle r2, r4, r0, lsl #22 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r1, r0, lsr r6 │ │ │ │ - mrc2 7, 4, pc, cr12, cr8, {2} │ │ │ │ + stc2 7, cr15, [r8, #352] @ 0x160 │ │ │ │ @ instruction: 0xf06f9901 │ │ │ │ stmdacs r0, {r0, r2, r4, r8, r9} │ │ │ │ - bmi 0xd53330 │ │ │ │ - bcs 0x13538c │ │ │ │ + bmi 0xd53558 │ │ │ │ + bcs 0x1355b4 │ │ │ │ stmdbmi lr!, {r1, r3, r5, r6, r7, r8, sl, fp, ip, lr, pc} │ │ │ │ cmppl sl, r1, lsl #20 │ │ │ │ stmdami sp!, {r1, r5, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1839301 │ │ │ │ - blls 0x19dafc │ │ │ │ + blls 0x19dd34 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ cmppl r2, r5, lsr #16 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r1, r0, lsr r6 │ │ │ │ - mrc2 7, 3, pc, cr8, cr8, {2} │ │ │ │ + stc2l 7, cr15, [r4, #-352]! @ 0xfffffea0 │ │ │ │ stmdblt r8, {r0, r8, fp, ip, pc} │ │ │ │ ldrb r4, [ip, r3, lsl #12] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ tstls r1, r4, lsl #4 │ │ │ │ ldrtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - blx 0xff8db4f8 │ │ │ │ + blx 0xff3db720 │ │ │ │ mcrr2 0, 1, pc, r0, cr3 @ │ │ │ │ strmi r9, [r3], -r1, lsl #18 │ │ │ │ bicle r2, ip, r0, lsl #16 │ │ │ │ andls r1, r1, r2, ror lr │ │ │ │ @ instruction: 0x46304411 │ │ │ │ - blx 0xfe8dcc14 │ │ │ │ + @ instruction: 0xf98af759 │ │ │ │ ldmdbpl sl, {r0, r1, r4, r8, r9, fp, lr}^ │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r8, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1981830 │ │ │ │ - @ instruction: 0xf013fac5 │ │ │ │ + @ instruction: 0xf013fab1 │ │ │ │ strmi pc, [r3], -r7, lsr #24 │ │ │ │ stmdami ip, {r0, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1829101 │ │ │ │ - stmdbls r1, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #1956 @ 0x7a4 │ │ │ │ stmdami r8, {r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1829301 │ │ │ │ - blmi 0x29e358 │ │ │ │ - blls 0x175458 │ │ │ │ + blmi 0x29e590 │ │ │ │ + blls 0x175680 │ │ │ │ stmdami r4, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1829101 │ │ │ │ - stmdbls r1, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7b8 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ ldrmi fp, [sp], -r1, lsr #1 │ │ │ │ @ instruction: 0x46814bbb │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ subscs r2, r8, #0, 2 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf18a0300 │ │ │ │ - @ instruction: 0xf197ed60 │ │ │ │ - @ instruction: 0x0086ffb3 │ │ │ │ + @ instruction: 0xf197ed64 │ │ │ │ + umulleq pc, r6, pc, pc @ │ │ │ │ svcmi 0x0080f5b6 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ stccs 6, cr4, [r0], {128} @ 0x80 │ │ │ │ sbchi pc, lr, r0 │ │ │ │ eormi r1, r3, #1840 @ 0x730 │ │ │ │ sbchi pc, r4, r0, asr #32 │ │ │ │ tstcs r2, r8, lsl #20 │ │ │ │ @ instruction: 0xf19b4640 │ │ │ │ - @ instruction: 0xf013fbcd │ │ │ │ + @ instruction: 0xf013fbb9 │ │ │ │ @ instruction: 0x4603fbdd │ │ │ │ svcpl 0x0080f510 │ │ │ │ adchi pc, r5, r0, lsl #1 │ │ │ │ - @ instruction: 0xff98f197 │ │ │ │ + @ instruction: 0xff84f197 │ │ │ │ vpadd.i8 d25, d14, d1 │ │ │ │ vmlal.s , d0, d0[5] │ │ │ │ mrcne 2, 2, r2, cr9, cr6, {4} │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ submi r4, r0, #16777216 @ 0x1000000 │ │ │ │ vhadd.u32 d20, d15, d1 │ │ │ │ addsmi r0, r9, #738197504 @ 0x2c000000 │ │ │ │ pkhbtmi r6, sl, r2, lsl #16 │ │ │ │ sasxmi fp, r9, r8 │ │ │ │ strmi r1, [fp], r8, asr #28 │ │ │ │ mulls r4, r0, r2 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ - bne 0x15ab7a8 │ │ │ │ + bne 0x15ab9d0 │ │ │ │ vqsub.s8 d4, d16, d4 │ │ │ │ svcmi 0x009980a3 │ │ │ │ svceq 0x0070ee1d │ │ │ │ andpl pc, r0, #620756992 @ 0x25000000 │ │ │ │ andls r9, r6, r5, lsl #4 │ │ │ │ mrrcne 8, 3, r5, r1, cr10 │ │ │ │ - bcs 0x1330a4 │ │ │ │ + bcs 0x1332cc │ │ │ │ addshi pc, r9, r0 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf41580c5 │ │ │ │ ldrmi r4, [r7], -r0, lsl #5 │ │ │ │ rscshi pc, r3, r0 │ │ │ │ @ instruction: 0xf0c04553 │ │ │ │ vhadd.s8 d24, d30, d26 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs lr, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0004426 │ │ │ │ @ instruction: 0xf415813c │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ teqcs r2, #0, 10 │ │ │ │ - blvc 0xfe1da678 │ │ │ │ + blvc 0xfe1da8a0 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ stc 6, cr4, [sp, #356] @ 0x164 │ │ │ │ @ instruction: 0xf1987b02 │ │ │ │ - adcsmi pc, r0, #585728 @ 0x8f000 │ │ │ │ + adcsmi pc, r0, #503808 @ 0x7b000 │ │ │ │ cmpphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf19b461a │ │ │ │ - strmi pc, [r3], -r1, lsr #22 │ │ │ │ + strmi pc, [r3], -sp, lsl #22 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ addsmi r8, lr, #-1073741807 @ 0xc0000011 │ │ │ │ cmpphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ @ instruction: 0xf4139e04 │ │ │ │ - b 0x14f6e40 │ │ │ │ + b 0x14f7068 │ │ │ │ svclt 0x000c3363 │ │ │ │ subcs r2, r9, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #16387 @ 0x4003 @ │ │ │ │ tstmi sl, #637534208 @ 0x26000000 │ │ │ │ @ instruction: 0xf7594631 │ │ │ │ - @ instruction: 0x4631fa5f │ │ │ │ + ldrtmi pc, [r1], -fp, asr #18 @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ eorcs pc, r8, fp, lsl #20 │ │ │ │ cdp2 1, 2, cr15, cr0, cr0, {1} │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ msrcc (UNDEF: 108), pc │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bicvs r6, r3, r3, asr #2 │ │ │ │ @ instruction: 0xf04f6104 │ │ │ │ - blmi 0x1a9e118 │ │ │ │ + blmi 0x1a9e340 │ │ │ │ ldmpl fp, {r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x19bf580 │ │ │ │ + bmi 0x19bf7a8 │ │ │ │ stmdbls r6, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0x1331dc │ │ │ │ + blcs 0x133404 │ │ │ │ addhi pc, r2, r0 │ │ │ │ andpl pc, r8, r9, lsr #11 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf74f3810 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fd07c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtle r0, [r6], #-1112 @ 0xfffffba8 │ │ │ │ - bmi 0x1670944 │ │ │ │ - bls 0x8f9100 │ │ │ │ + bmi 0x1670b6c │ │ │ │ + bls 0x8f9328 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xf0400200 │ │ │ │ ldrmi r8, [r8], -pc, lsl #2 │ │ │ │ tstcs r0, r1, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -277299,29 +277437,29 @@ │ │ │ │ andsmi r4, ip, r3, ror r2 │ │ │ │ svcge 0x0036f47f │ │ │ │ strmi pc, [r0], #1045 @ 0x415 │ │ │ │ svcge 0x0032f43f │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ stmdami r7, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1829307 │ │ │ │ - blls 0x31e144 │ │ │ │ + blls 0x31e37c │ │ │ │ @ instruction: 0xf04ae760 │ │ │ │ @ instruction: 0x4605fedf │ │ │ │ sbcsle r2, r3, r0, lsl #16 │ │ │ │ eorcs r4, r4, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ @ instruction: 0xf17a002f │ │ │ │ - strtmi pc, [r8], -pc, asr #17 │ │ │ │ - @ instruction: 0xf996f758 │ │ │ │ + @ instruction: 0x4628f8d3 │ │ │ │ + @ instruction: 0xf882f758 │ │ │ │ @ instruction: 0xf04a4628 │ │ │ │ strtmi pc, [r3], -pc, asr #29 │ │ │ │ cdpne 7, 6, cr14, cr1, cr3, {6} │ │ │ │ ldrbmi r1, [r1], #-2272 @ 0xfffff720 │ │ │ │ - blx 0x145ce98 │ │ │ │ + @ instruction: 0xf938f758 │ │ │ │ rsble r2, sp, r0, lsl #16 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ svcpl 0x0080f415 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ ldmdavs lr, {r0, r1, r9, sp} │ │ │ │ strb r4, [pc, -r6, lsr #8] │ │ │ │ @@ -277339,25 +277477,25 @@ │ │ │ │ subsle r6, fp, r7, lsl r8 │ │ │ │ svcpl 0x0080f415 │ │ │ │ @ instruction: 0xf587fab7 │ │ │ │ andcs fp, r3, #12, 30 @ 0x30 │ │ │ │ stmdbeq sp!, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xe72f2332 │ │ │ │ @ instruction: 0xf183481e │ │ │ │ - ldrb pc, [r9, -r5, lsl #19]! @ │ │ │ │ + ldrb pc, [r9, -r9, lsl #19]! @ │ │ │ │ andpl pc, r8, r9, lsr #11 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf74f3810 │ │ │ │ - @ instruction: 0xf5a9f8eb │ │ │ │ + @ instruction: 0xf74e3810 │ │ │ │ + @ instruction: 0xf5a9ffd7 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ - @ instruction: 0xffb0f754 │ │ │ │ + mrc2 7, 4, pc, cr12, cr4, {2} │ │ │ │ movwls lr, #30581 @ 0x7775 │ │ │ │ - blls 0x230a40 │ │ │ │ + blls 0x230c68 │ │ │ │ @ instruction: 0xf75818e1 │ │ │ │ - teqplt r8, #20480 @ p-variant is OBSOLETE @ 0x5000 │ │ │ │ + teqplt r8, #15794176 @ p-variant is OBSOLETE @ 0xf10000 │ │ │ │ eorscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r6], #-1363 @ 0xfffffaad │ │ │ │ subsle r6, r6, r1, lsl r8 │ │ │ │ @@ -277371,75 +277509,75 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ stmdals r6, {r1, r3, r4, r5, r8, fp, lr} │ │ │ │ - bcs 0x13524c │ │ │ │ - bcc 0x1967dc │ │ │ │ - bcs 0x133254 │ │ │ │ + bcs 0x135474 │ │ │ │ + bcc 0x196a04 │ │ │ │ + bcs 0x13347c │ │ │ │ svcge 0x0043f47f │ │ │ │ movwls r4, #18486 @ 0x4836 │ │ │ │ - @ instruction: 0xf938f183 │ │ │ │ + @ instruction: 0xf93cf183 │ │ │ │ ldr r9, [ip, -r4, lsl #22]! │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf19b461a │ │ │ │ - strmi pc, [r3], -sp, lsl #20 │ │ │ │ + @ instruction: 0x4603f9f9 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf013aeec │ │ │ │ strmi pc, [r4], -r1, ror #20 │ │ │ │ strtmi fp, [r3], -pc, lsl #7 │ │ │ │ vaba.s8 q15, q15, q6 │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blls 0x28b8dc │ │ │ │ + blls 0x28bb04 │ │ │ │ vst1.16 {d20-d22}, [r3], r0 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - @ instruction: 0xf9f4f19b │ │ │ │ + @ instruction: 0xf9e0f19b │ │ │ │ mcrrne 6, 0, r4, r1, cr3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - blx 0x135b2d8 │ │ │ │ + blx 0x135b500 │ │ │ │ strtmi r4, [r3], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - bls 0x293a44 │ │ │ │ + bls 0x293c6c │ │ │ │ strb r4, [lr, r0, asr #12]! │ │ │ │ movweq pc, #45167 @ 0xb06f @ │ │ │ │ mcrrne 7, 11, lr, r7, cr12 │ │ │ │ @ instruction: 0xf06fd013 │ │ │ │ stccs 3, cr0, [r0, #-84] @ 0xffffffac │ │ │ │ @ instruction: 0x4659d0b6 │ │ │ │ movwls r4, #17968 @ 0x4630 │ │ │ │ @ instruction: 0xf9eaf7fe │ │ │ │ str r9, [pc, r4, lsl #22]! │ │ │ │ - blx 0xcdb30c │ │ │ │ + blx 0xcdb534 │ │ │ │ ldrbmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ strtmi pc, [r3], -r1, ror #19 │ │ │ │ andls lr, r4, r6, lsr #15 │ │ │ │ - blx 0x85b84c │ │ │ │ - blcs 0x5792e4 │ │ │ │ + blx 0x95ba74 │ │ │ │ + blcs 0x57950c │ │ │ │ stmdals r4, {r0, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - blx 0x8db32c │ │ │ │ + blx 0x8db554 │ │ │ │ strb r4, [r2, r3, lsl #12]! │ │ │ │ - ldc2l 1, cr15, [r4, #620] @ 0x26c │ │ │ │ - cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stc2l 1, cr15, [r0, #620] @ 0x26c │ │ │ │ + cmpppl r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsmi pc, ip, sp, asr #4 │ │ │ │ + rsbsvs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf1665299 │ │ │ │ - @ instruction: 0xf6f1fdf1 │ │ │ │ - svclt 0x0000f83f │ │ │ │ + @ instruction: 0xf6f0fdf5 │ │ │ │ + svclt 0x0000ff2b │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ - eorseq r4, r5, r8, ror #24 │ │ │ │ + eorseq r4, r5, r0, ror #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr12, {1} │ │ │ │ addlt r6, r4, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -277460,258 +277598,258 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ suble r0, r0, r0, lsl #30 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - @ instruction: 0xf988f19b │ │ │ │ + @ instruction: 0xf974f19b │ │ │ │ @ instruction: 0xf9c8f013 │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0x135a80 │ │ │ │ - blcc 0x196890 │ │ │ │ + blcs 0x135ca8 │ │ │ │ + blcc 0x196ab8 │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami sl, {r4, r5, r6, r7, r8, pc} │ │ │ │ - blx 0xfee5b9c0 │ │ │ │ + blx 0xfef5bbe8 │ │ │ │ ldmdami r8, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf874f183 │ │ │ │ + @ instruction: 0xf878f183 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460281f0 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ movweq pc, #4548 @ 0x11c4 @ │ │ │ │ movwls r4, #13379 @ 0x3443 │ │ │ │ - @ instruction: 0xf896f759 │ │ │ │ + @ instruction: 0xff82f758 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf842f7fe │ │ │ │ strtmi r9, [r0], -r3, lsl #18 │ │ │ │ - blx 0xedd3f0 │ │ │ │ + blx 0xedd618 │ │ │ │ ldmibpl fp!, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vstrle d2, [r9, #-0] │ │ │ │ @ instruction: 0x51bb3b01 │ │ │ │ @ instruction: 0xf06fb113 │ │ │ │ bfi r0, r5, (invalid: 10:7) │ │ │ │ @ instruction: 0xf1834803 │ │ │ │ - ldrb pc, [r8, fp, asr #16]! @ │ │ │ │ - @ instruction: 0xffb6f6f0 │ │ │ │ + ldrb pc, [r8, pc, asr #16]! @ │ │ │ │ + mcr2 6, 5, pc, cr2, cr0, {7} @ │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7662c │ │ │ │ + bl 0xfec76854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5631d4 │ │ │ │ + blmi 0x5633fc │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf18a0300 │ │ │ │ - stmdage r1, {r1, r2, r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xfeb5b9fa │ │ │ │ + stmdage r1, {r1, r3, r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + blx 0xfec5bc22 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf16a4620 │ │ │ │ - @ instruction: 0xf192fa71 │ │ │ │ - strtmi pc, [r1], -fp, ror #25 │ │ │ │ - blx 0x175ba0e │ │ │ │ + @ instruction: 0xf192fa75 │ │ │ │ + @ instruction: 0x4621fcd7 │ │ │ │ + blx 0x185bc36 │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff6dba16 │ │ │ │ + blx 0xff7dbc3e │ │ │ │ @ instruction: 0xf16aa801 │ │ │ │ - andcs pc, r1, r5, ror fp @ │ │ │ │ - @ instruction: 0xf9e6f192 │ │ │ │ + andcs pc, r1, r9, ror fp @ │ │ │ │ + @ instruction: 0xf9d2f192 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76684 │ │ │ │ + bl 0xfec768ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x16a33ec │ │ │ │ + bmi 0x16a3614 │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ - blcs 0x2e70f4 │ │ │ │ + blcs 0x2e731c │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - ldrbcs pc, [r0], -fp, asr #12 @ │ │ │ │ + strbmi pc, [r8], -fp, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf19b9600 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf19b9600 │ │ │ │ - bge 0x25e698 │ │ │ │ + bge 0x25e870 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - eorpl pc, ip, sp, asr #4 │ │ │ │ + eorvc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf940f046 │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrbcs pc, [r0, #-1600] @ 0xfffff9c0 @ │ │ │ │ + strbmi pc, [r8, #-1600] @ 0xfffff9c0 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x2a6e70 │ │ │ │ + bcs 0x2a7098 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x192d6a8 │ │ │ │ + blpl 0x192d8d0 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - strbmi pc, [r0, #589] @ 0x24d @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f260 │ │ │ │ + ldrvs pc, [r8, #589]! @ 0x24d │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f488 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - andpl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + andvc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrmi pc, [r4, #589]! @ 0x24d │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f27c │ │ │ │ + strvs pc, [ip, #589]! @ 0x24d │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f4a4 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - sbcsmi pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + sbcsvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strbmi pc, [r4, #589] @ 0x24d @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f298 │ │ │ │ + ldrvs pc, [ip, #589]! @ 0x24d │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f4c0 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - andspl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + andvc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d29, d28 │ │ │ │ - vshl.s64 d20, d24, #0 │ │ │ │ + vshl.s64 d22, d16, #0 │ │ │ │ @ instruction: 0xf64b052f │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q10, d0, d0[2] │ │ │ │ stmvs r3, {r4, r5, r9, sl} │ │ │ │ @ instruction: 0xf64be7a9 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q10, d0, d0[2] │ │ │ │ @ instruction: 0xe7a40630 │ │ │ │ - sbcsmi pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + sbcvs pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vabd.s8 d30, d29, d24 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vmlal.s q11, d16, d0[1] │ │ │ │ str r0, [r3, pc, lsr #4]! │ │ │ │ - andspl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + andsvc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d29, d14 │ │ │ │ - vmlal.s q10, d16, d0[5] │ │ │ │ + vrshr.s64 q11, q6, #64 │ │ │ │ ldr r0, [r9, pc, lsr #4] │ │ │ │ - eorpl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + andsvc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d29, d4 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vrshr.s64 q11, q14, #64 │ │ │ │ str r0, [pc, pc, lsr #4] │ │ │ │ - rscsmi pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + rscsvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vabd.s8 d30, d29, d10 │ │ │ │ - vrshr.s64 q10, q10, #64 │ │ │ │ + vmlal.s q11, d16, d0[7] │ │ │ │ str r0, [r5, pc, lsr #4] │ │ │ │ - rscmi pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + rscvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec767f0 │ │ │ │ + bl 0xfec76a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd8 │ │ │ │ - bmi 0x173421c │ │ │ │ + bmi 0x1734444 │ │ │ │ strmi fp, [r5], -r8, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ @ instruction: 0xf64f7280 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ stmdbcs r6, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd562900 │ │ │ │ mrrcle 9, 4, r2, sp, cr0 @ │ │ │ │ addscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - blcs 0x136788 │ │ │ │ + blcs 0x1369b0 │ │ │ │ @ instruction: 0x4621d15c │ │ │ │ @ instruction: 0xf7224628 │ │ │ │ - stccs 12, cr15, [r8], {25} │ │ │ │ + @ instruction: 0x2c08fb05 │ │ │ │ stccs 13, cr13, [fp], {77} @ 0x4d │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf822f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x15f1f8 │ │ │ │ + blcs 0x15f420 │ │ │ │ strcs sp, [r6], -r2, ror #2 │ │ │ │ - stc2 7, cr15, [r8], {34} @ 0x22 │ │ │ │ + blx 0xffe5d50c │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mrc2 7, 2, pc, cr6, cr13, {7} │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdbge r2, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andeq lr, r2, sp, asr #19 │ │ │ │ andeq lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf1962004 │ │ │ │ - stmdbge r2, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #4 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1962302 │ │ │ │ - vmax.f32 , , │ │ │ │ + vmax.f32 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x46300396 │ │ │ │ @ instruction: 0xf18b681f │ │ │ │ - strtmi pc, [r3], -r9, lsr #17 │ │ │ │ + @ instruction: 0x4623f895 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ vmin.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 d21, d24, #64 │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ andls r0, r1, #-268435454 @ 0xf0000002 │ │ │ │ - addpl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + addvc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x85bd38 │ │ │ │ - blcs 0x1595b4 │ │ │ │ + blx 0x35bf60 │ │ │ │ + blcs 0x1597dc │ │ │ │ @ instruction: 0x4626d134 │ │ │ │ - blx 0xff3dd362 │ │ │ │ + blx 0xfeedd588 │ │ │ │ stccs 7, cr14, [r2], {179} @ 0xb3 │ │ │ │ @ instruction: 0xe7bdddb1 │ │ │ │ teqle r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf7222641 │ │ │ │ - str pc, [sl, r1, asr #23]! │ │ │ │ + str pc, [sl, sp, lsr #21]! │ │ │ │ biccs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x141764 │ │ │ │ + blcs 0x14198c │ │ │ │ @ instruction: 0xf64fd09b │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r4, #1050] @ 0x41a │ │ │ │ @ instruction: 0x46224633 │ │ │ │ vmax.s8 d20, d13, d25 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ @ instruction: 0xf04a002f │ │ │ │ usad8 sl, r5, ip │ │ │ │ biccs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x141794 │ │ │ │ + blcs 0x1419bc │ │ │ │ @ instruction: 0xf64fd095 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [lr, #1051] @ 0x41b │ │ │ │ strb r4, [r5, r6, lsr #12]! │ │ │ │ @ instruction: 0xf64f460e │ │ │ │ vqdmlal.s q9, d16, d0[2] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bicsle r2, r6, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe45d3de │ │ │ │ + blx 0x1f5d604 │ │ │ │ @ instruction: 0x2641e775 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ mvnvs pc, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @@ -277729,36 +277867,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strbvs pc, [r0, #590]! @ 0x24e @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ ldrsbls pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ - beq 0x19bed0 │ │ │ │ + beq 0x19c0f8 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ - bl 0x2778d4 │ │ │ │ + bl 0x277afc │ │ │ │ @ instruction: 0xf815010a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #30 │ │ │ │ - ldccs 12, cr3, [pc], #-4 @ 0x11f7d0 │ │ │ │ + ldccs 12, cr3, [pc], #-4 @ 0x11f9f8 │ │ │ │ @ instruction: 0xf16ad80c │ │ │ │ - msrne (UNDEF: 98), r5 │ │ │ │ - ldreq pc, [pc], #-4 @ 0x11f7e0 │ │ │ │ + msrne (UNDEF: 98), r9 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x11fa08 │ │ │ │ @ instruction: 0xf857b130 │ │ │ │ - blx 0x32b870 │ │ │ │ + blx 0x32ba98 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ eorcc pc, r2, r7, asr #16 │ │ │ │ mvnle r4, sp, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ addseq lr, r5, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76a10 │ │ │ │ + bl 0xfec76c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a11 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -277770,37 +277908,37 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19bbd10 │ │ │ │ - svclt 0x0000fb19 │ │ │ │ + svclt 0x0000fb05 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrcc pc, [r8, #591] @ 0x24f │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ - @ instruction: 0xf976f16a │ │ │ │ + @ instruction: 0xf97af16a │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ - blne 0x1a138e0 │ │ │ │ + blne 0x1a13b08 │ │ │ │ svcne 0x0001f814 │ │ │ │ andseq pc, pc, #3 │ │ │ │ cmpne fp, r8, asr #28 │ │ │ │ - blx 0x2a99a0 │ │ │ │ + blx 0x2a9bc8 │ │ │ │ ldmle r2!, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r3, r9, asr r8 @ │ │ │ │ rscle r4, lr, sl, lsl r2 │ │ │ │ @ instruction: 0xf16a4638 │ │ │ │ - strbmi pc, [r4, #-2443] @ 0xfffff675 @ │ │ │ │ + strbmi pc, [r4, #-2447] @ 0xfffff671 @ │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -277809,25 +277947,25 @@ │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ sbclt r4, sl, ip, lsl #23 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ stmdage r9, {r7, r9, sp} │ │ │ │ movtls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmda ip!, {r1, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stm r0, {r1, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf18aa829 │ │ │ │ - @ instruction: 0xf64fe878 │ │ │ │ + @ instruction: 0xf64fe87c │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ movwpl pc, #34215 @ 0x85a7 @ │ │ │ │ @ instruction: 0xf8d33b10 │ │ │ │ movwls r3, #8848 @ 0x2290 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bcs 0x12c538 │ │ │ │ + bcs 0x12c760 │ │ │ │ @ instruction: 0xf64fd170 │ │ │ │ vabal.s8 q11, d16, d24 │ │ │ │ movwcs r2, #1430 @ 0x596 │ │ │ │ stmdavs fp!, {r0, r1, r5, sp, lr} │ │ │ │ strbtle r0, [r1], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ rscvs fp, r3, fp, lsl r2 │ │ │ │ @@ -277837,146 +277975,146 @@ │ │ │ │ movweq r0, #13061 @ 0x3305 │ │ │ │ @ instruction: 0x61236923 │ │ │ │ @ instruction: 0xf5a73404 │ │ │ │ ldrtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r7, r8, r9, sp} │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ @ instruction: 0xf7224623 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d4-d6}, [r3], r6 │ │ │ │ ldmiblt r8, {r8, r9, sp} │ │ │ │ - blmi 0x1b0e844 │ │ │ │ - blls 0x13799e4 │ │ │ │ + blmi 0x1b0ea6c │ │ │ │ + blls 0x1379c0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhlt r8, [sl], #-6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmcc pc!, {r8, ip, sp, lr, pc}^ @ │ │ │ │ vqsub.s8 d18, d15, d4 │ │ │ │ vshl.s64 d19, d8, #0 │ │ │ │ - blx 0x1a9006 │ │ │ │ + blx 0x1a922e │ │ │ │ mrrcvs 2, 0, r5, r2, cr8 │ │ │ │ - bcs 0x14e140 │ │ │ │ + bcs 0x14e368 │ │ │ │ @ instruction: 0xf1a6d13f │ │ │ │ - blcs 0x1a060c │ │ │ │ + blcs 0x1a0834 │ │ │ │ @ instruction: 0x2e1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ teqmi r3, r9, ror r3 │ │ │ │ ldrble r0, [r2, #2009] @ 0x7d9 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ mcr2 7, 0, pc, cr8, cr15, {7} @ │ │ │ │ - blx 0xc5c024 │ │ │ │ + blx 0x75c24c │ │ │ │ @ instruction: 0xf16a2113 │ │ │ │ - bfi pc, r9, (invalid: 17:8) @ │ │ │ │ + bfi pc, sp, (invalid: 17:8) @ │ │ │ │ @ instruction: 0xf00aa929 │ │ │ │ @ instruction: 0xe7c4fabf │ │ │ │ andls sl, r3, #671744 @ 0xa4000 │ │ │ │ - blx 0xfefdba1c │ │ │ │ - bcs 0x146204 │ │ │ │ + blx 0xfefdbc44 │ │ │ │ + bcs 0x14642c │ │ │ │ ldrsb sp, [ip], -sp @ │ │ │ │ stcne 2, cr2, [r1, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf6f0a829 │ │ │ │ - @ instruction: 0xe797ebbc │ │ │ │ + ldr lr, [r7, r8, lsr #21] │ │ │ │ biccs pc, r6, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strvs pc, [r8, #1615]! @ 0x64f │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ - blcs 0x141a88 │ │ │ │ + blcs 0x141cb0 │ │ │ │ stmdavs fp!, {r0, r1, r2, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - sbcpl pc, r4, sp, asr #4 │ │ │ │ + adcsvc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe35bb5c │ │ │ │ - bcs 0x199824 │ │ │ │ + blx 0xfe35bd84 │ │ │ │ + bcs 0x199a4c │ │ │ │ andcc sp, r1, #157 @ 0x9d │ │ │ │ tstcs r4, #200 @ 0xc8 │ │ │ │ stmdbge r7, {r0, r2, r4, r5, r9, fp, lr} │ │ │ │ - blx 0x209a6e │ │ │ │ + blx 0x209c96 │ │ │ │ movwls pc, #13064 @ 0x3308 @ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x2010f8d9 │ │ │ │ @ instruction: 0xf8d99208 │ │ │ │ andls r2, r7, #12 │ │ │ │ @ instruction: 0xff02f7ff │ │ │ │ strtmi r9, [fp], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0x005a6c9b │ │ │ │ cdpcs 4, 0, cr13, cr0, cr10, {0} │ │ │ │ @ instruction: 0x4631bfd8 │ │ │ │ cdpcs 13, 4, cr13, cr0, cr3, {0} │ │ │ │ smlalbtcs fp, r1, ip, pc @ │ │ │ │ stmdage r9, {r0, r3, r5, r7, r8, sl, fp, ip, lr} │ │ │ │ - @ instruction: 0xf8a6f16a │ │ │ │ + @ instruction: 0xf8aaf16a │ │ │ │ stmdage r5, {r1, r8, fp, ip, pc} │ │ │ │ movwpl pc, #38145 @ 0x9501 @ │ │ │ │ movwls r3, #13076 @ 0x3314 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ tstppl fp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3114469a │ │ │ │ cmppcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ stmdblt r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x371310 │ │ │ │ + bge 0x371538 │ │ │ │ @ instruction: 0xf16a4618 │ │ │ │ - tstpcs r4, #16449536 @ p-variant is OBSOLETE @ 0xfb0000 │ │ │ │ + tstpcs r4, #16711680 @ p-variant is OBSOLETE @ 0xff0000 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ - blx 0x1e880e │ │ │ │ + blx 0x1e8a36 │ │ │ │ ldcvs 3, cr5, [fp], {8} │ │ │ │ - strle r0, [pc, #-1883] @ 0x11f369 │ │ │ │ + strle r0, [pc, #-1883] @ 0x11f591 │ │ │ │ strtmi sl, [r2], -r5, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf77a9700 │ │ │ │ - tstpcs r4, #97280 @ p-variant is OBSOLETE @ 0x17c00 │ │ │ │ + tstpcs r4, #307200 @ p-variant is OBSOLETE @ 0x4b000 │ │ │ │ strpl pc, [r8, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x13ad88 │ │ │ │ + blcs 0x13afb0 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ strb r6, [r8, -fp, ror #8] │ │ │ │ - bge 0x2713d4 │ │ │ │ + bge 0x2715fc │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xfff5d8d8 │ │ │ │ + @ instruction: 0xf9e4f77a │ │ │ │ @ instruction: 0xf19be7ef │ │ │ │ - andcs pc, r0, sp, asr #19 │ │ │ │ - cmnpmi r8, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + @ instruction: 0x2000f9b9 │ │ │ │ + cmnpvs r0, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnpl pc, sp, asr #4 │ │ │ │ + mvnvc pc, sp, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12e9000 │ │ │ │ svclt 0x0000fbf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq pc, r6, #220, 6 @ 0x70000003 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76d24 │ │ │ │ + bl 0xfec76f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x50bd44 │ │ │ │ + bmi 0x50bf6c │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x39f584 │ │ │ │ - blls 0x1f9bb4 │ │ │ │ + blmi 0x39f7ac │ │ │ │ + blls 0x1f9ddc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf992f19b │ │ │ │ + @ instruction: 0xf97ef19b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76d78 │ │ │ │ + bl 0xfec76fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a10 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -277987,18 +278125,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19bbd10 │ │ │ │ - svclt 0x0000f967 │ │ │ │ + svclt 0x0000f953 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76dd0 │ │ │ │ + bl 0xfec76ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -278010,33 +278148,33 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19bbd00 │ │ │ │ - svclt 0x0000f939 │ │ │ │ + svclt 0x0000f925 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76e2c │ │ │ │ + bl 0xfec77054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x8639f4 │ │ │ │ - blmi 0x88bec0 │ │ │ │ + bmi 0x863c1c │ │ │ │ + blmi 0x88c0e8 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - cdp 1, 12, cr15, cr14, cr9, {4} │ │ │ │ + cdp 1, 13, cr15, cr2, cr9, {4} │ │ │ │ @ instruction: 0xf169a801 │ │ │ │ - andcs pc, r0, #644 @ 0x284 │ │ │ │ + andcs pc, r0, #660 @ 0x294 │ │ │ │ andcs sl, r2, r1, lsl #18 │ │ │ │ - @ instruction: 0xff42f169 │ │ │ │ + @ instruction: 0xff46f169 │ │ │ │ movwpl pc, #54532 @ 0xd504 @ │ │ │ │ andcs r3, r1, #24, 6 @ 0x60000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -278044,43 +278182,43 @@ │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8f4f19b │ │ │ │ + @ instruction: 0xf8e0f19b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - umulleq r0, r0, lr, r1 @ │ │ │ │ + rsbseq pc, pc, r6, ror pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76eb8 │ │ │ │ + bl 0xfec770e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r7, cr8 │ │ │ │ - blmi 0x130bf5c │ │ │ │ + blmi 0x130c184 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d358f3 │ │ │ │ @ instruction: 0xb1426290 │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r4, r0, lsl r6 │ │ │ │ movwls r2, #12928 @ 0x3280 │ │ │ │ - b 0x12dd8b0 │ │ │ │ + ldmdb r2!, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ vstrcs d9, [r0, #-12] │ │ │ │ @ instruction: 0xf8d3d03a │ │ │ │ addcs r3, r0, #144, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1899303 │ │ │ │ - stmdage r5, {r3, r4, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff4af169 │ │ │ │ + stmdage r5, {r2, r3, r4, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xff4ef169 │ │ │ │ stmdbge r5, {r9, sp} │ │ │ │ @ instruction: 0xf1692002 │ │ │ │ - blls 0x21f8c4 │ │ │ │ + blls 0x21fafc │ │ │ │ vsubl.u q1, d15, d1 │ │ │ │ @ instruction: 0xf5038f5b │ │ │ │ tstcc r8, #872415232 @ 0x34000000 │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -278089,110 +278227,110 @@ │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ eorle r3, r9, r4, lsl r6 │ │ │ │ eorle r2, lr, r2, lsl #24 │ │ │ │ teqle ip, r0, lsl #24 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ ldrcc r4, [r4], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffa6f169 │ │ │ │ + @ instruction: 0xffaaf169 │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ - @ instruction: 0xff5af169 │ │ │ │ + @ instruction: 0xff5ef169 │ │ │ │ @ instruction: 0x46302113 │ │ │ │ - @ instruction: 0xff56f169 │ │ │ │ - blmi 0x7e7d70 │ │ │ │ - blls 0xa79ddc │ │ │ │ + @ instruction: 0xff5af169 │ │ │ │ + blmi 0x7e7f98 │ │ │ │ + blls 0xa7a004 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r6, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bd70 │ │ │ │ @ instruction: 0xf1694630 │ │ │ │ - strcc pc, [r1], #-3907 @ 0xfffff0bd │ │ │ │ + strcc pc, [r1], #-3911 @ 0xfffff0b9 │ │ │ │ rscle r2, r1, r2, asr #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff62f169 │ │ │ │ + @ instruction: 0xff66f169 │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andscc r4, r4, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - stmib r2!, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmia lr, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ bfi r3, r4, #12, #4 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmla.f d21, d16, d0[7] │ │ │ │ - blmi 0x26028c │ │ │ │ + vmla.f d23, d16, d0[5] │ │ │ │ + blmi 0x2604b4 │ │ │ │ andls r2, r0, r9, ror #5 │ │ │ │ - blx 0xfe5dc290 │ │ │ │ - @ instruction: 0xf85af19b │ │ │ │ + blx 0xfe5dc4b8 │ │ │ │ + @ instruction: 0xf846f19b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r0, r0, r2, lsl r1 │ │ │ │ - eorseq r4, r5, r8, lsl #25 │ │ │ │ + rsbseq pc, pc, sl, ror #29 │ │ │ │ + eorseq r4, r5, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec76ff0 │ │ │ │ + bl 0xfec77218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x423dd8 │ │ │ │ + blmi 0x424000 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf6f03014 │ │ │ │ - @ instruction: 0x2000e9b4 │ │ │ │ + andcs lr, r0, r0, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - rsbseq pc, pc, r4, ror #31 │ │ │ │ + ldrhteq pc, [pc], #-220 @ │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - ldrhteq pc, [pc], #-242 @ │ │ │ │ + rsbseq pc, pc, sl, lsl #27 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ msrcc SPSR_s, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe128bec │ │ │ │ + bne 0xfe128e14 │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq pc, pc, r2, lsl #31 │ │ │ │ + rsbseq pc, pc, sl, asr sp @ │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x4152e8 │ │ │ │ + blmi 0x415510 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2364 │ │ │ │ cmppcc ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbseq pc, pc, r0, asr #30 │ │ │ │ + rsbseq pc, pc, r8, lsl sp @ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x86bc98 │ │ │ │ + blmi 0x86bec0 │ │ │ │ ldrsbtgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, ip, asr r3 │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -278214,28 +278352,28 @@ │ │ │ │ andcs r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ ldclt 0, cr6, [r0], {66} @ 0x42 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - rsbseq pc, pc, r8, lsl #30 │ │ │ │ - ldrshteq pc, [pc], #-228 @ │ │ │ │ + rsbseq pc, pc, r0, ror #25 │ │ │ │ + rsbseq pc, pc, ip, asr #25 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x793d1c │ │ │ │ + blmi 0x793f44 │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d3435c │ │ │ │ - blne 0x5a4d08 │ │ │ │ + blne 0x5a4f30 │ │ │ │ ldmdale fp, {r0, r4, r7, r9, lr} │ │ │ │ - bcs 0x17a088 │ │ │ │ - bcs 0x1d63cc │ │ │ │ + bcs 0x17a2b0 │ │ │ │ + bcs 0x1d65f4 │ │ │ │ @ instruction: 0xf06fbf18 │ │ │ │ tstle r6, r5, lsl r0 │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ @ instruction: 0xf8c3135c │ │ │ │ ldclt 3, cr2, [r0], {100} @ 0x64 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -278243,22 +278381,22 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf5b26882 │ │ │ │ movwle r6, #20224 @ 0x4f00 │ │ │ │ strb r6, [sp, r1, lsl #16]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf06fe7ef │ │ │ │ strb r0, [ip, fp]! │ │ │ │ - rsbseq pc, pc, r6, lsl #29 │ │ │ │ + rsbseq pc, pc, lr, asr ip @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec771cc │ │ │ │ + bl 0xfec773f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b082 │ │ │ │ - blcs 0x14fffc │ │ │ │ - blcs 0x11573f8 │ │ │ │ + blcs 0x150224 │ │ │ │ + blcs 0x1157620 │ │ │ │ vfma.f32 , q7, │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ ldclpl 2, cr0, [r3], {149} @ 0x95 │ │ │ │ addeq pc, r0, #60 @ 0x3c │ │ │ │ @ instruction: 0xf11cd011 │ │ │ │ andle r0, lr, r6, lsl #30 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @@ -278271,15 +278409,15 @@ │ │ │ │ andcs r2, r0, #67108865 @ 0x4000001 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x46114616 │ │ │ │ ldceq 6, cr4, [r2], {21} │ │ │ │ stc2 10, cr15, [ip], {15} @ │ │ │ │ movwcs r6, #3 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bcs 0x278140 │ │ │ │ + bcs 0x278368 │ │ │ │ ldm pc, {r0, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ ldrcs r0, [r8], -r3, lsl #28 │ │ │ │ and pc, ip, r0, asr #17 │ │ │ │ andlt r6, r2, r4, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -278322,17 +278460,17 @@ │ │ │ │ ldclpl 2, cr0, [r3], {149} @ 0x95 │ │ │ │ rsbseq pc, pc, #37 @ 0x25 │ │ │ │ streq lr, [r3, #-2626] @ 0xfffff5be │ │ │ │ vst2.32 {d22,d24}, [pc], fp │ │ │ │ stmibvs r9, {r7, r9, sp}^ │ │ │ │ tstcs r1, #31457280 @ 0x1e00000 │ │ │ │ mulcs r0, r3, r7 │ │ │ │ - cmnpmi r8, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + cmnpvs r0, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnpl pc, sp, asr #4 │ │ │ │ + mvnvc pc, sp, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12e9000 │ │ │ │ svclt 0x0000f8f3 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ @@ -278354,17 +278492,17 @@ │ │ │ │ stcge 8, cr6, [r5, #-108] @ 0xffffff94 │ │ │ │ @ instruction: 0xf10dae06 │ │ │ │ addcs r0, ip, #28, 16 @ 0x1c0000 │ │ │ │ stmiapl fp, {r2, r9, sl, lr}^ │ │ │ │ tstcs r0, r0, asr r6 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1899303 │ │ │ │ - addcs lr, ip, #60, 24 @ 0x3c00 │ │ │ │ + addcs lr, ip, #64, 24 @ 0x4000 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ - ldc 1, cr15, [r6], #-548 @ 0xfffffddc │ │ │ │ + ldc 1, cr15, [sl], #-548 @ 0xfffffddc │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c86033 │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ cmnphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ strbvs pc, [r0, lr, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ stmdbeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -278372,15 +278510,15 @@ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xff98f03e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d981e0 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x93e234 │ │ │ │ + blcs 0x93e45c │ │ │ │ bicshi pc, r7, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf03e4649 │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81bff040 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ @@ -278389,75 +278527,75 @@ │ │ │ │ @ instruction: 0x464381b6 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ @ instruction: 0xff76f03e │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ orrshi pc, sp, r0, asr #32 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ addmi r7, r3, #1245184 @ 0x130000 │ │ │ │ - blcs 0xc4fe6c │ │ │ │ + blcs 0xc50094 │ │ │ │ orrshi pc, r5, r0, asr #32 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c84281 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ - stc2l 1, cr15, [r4, #-420]! @ 0xfffffe5c │ │ │ │ + stc2l 1, cr15, [r8, #-420]! @ 0xfffffe5c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf169dc17 │ │ │ │ - stmdavs fp!, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x5b0c98 │ │ │ │ - bllt 0x1fb7624 │ │ │ │ + stmdavs fp!, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blle 0x5b0ec0 │ │ │ │ + bllt 0x1fb784c │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ vabd.s8 d30, d21, d18 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ swpcs r0, r6, [r1] │ │ │ │ - adcvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + addseq pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19a6800 │ │ │ │ - andcs pc, r1, r7, asr #24 │ │ │ │ - blx 0xfe2dc824 │ │ │ │ + andcs pc, r1, r3, lsr ip @ │ │ │ │ + blx 0xfe3dca4c │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - addvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + rsbseq pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19a6800 │ │ │ │ - andcs pc, r1, r7, lsr ip @ │ │ │ │ - blx 0x1edc844 │ │ │ │ + andcs pc, r1, r3, lsr #24 │ │ │ │ + blx 0x1fdca6c │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - sbcvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + adcseq pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19a6800 │ │ │ │ - andcs pc, r1, r7, lsr #24 │ │ │ │ - blx 0x1adc864 │ │ │ │ + andcs pc, r1, r3, lsl ip @ │ │ │ │ + blx 0x1bdca8c │ │ │ │ strbtvs pc, [r0], #590 @ 0x24e @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ vqshl.s64 d19, d8, #0 │ │ │ │ @ instruction: 0x71a32796 │ │ │ │ - stc2 1, cr15, [lr, #-420] @ 0xfffffe5c │ │ │ │ + ldc2 1, cr15, [r2, #-420] @ 0xfffffe5c │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ea │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf169602b │ │ │ │ - stmdavs fp!, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0x120504 │ │ │ │ - stc2 1, cr15, [r0, #-420] @ 0xfffffe5c │ │ │ │ + stmdavs fp!, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0x12072c │ │ │ │ + stc2 1, cr15, [r4, #-420] @ 0xfffffe5c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlabthi fp, r0, r2, pc @ │ │ │ │ stclvs 2, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ vhsub.s8 d18, d15, d1 │ │ │ │ vqshl.s64 d19, d8, #0 │ │ │ │ @ instruction: 0x46642796 │ │ │ │ @@ -278465,15 +278603,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #222 @ 0xde │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x1163b40 │ │ │ │ + bcs 0x1163d68 │ │ │ │ stmdbmi r3, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ ldmibcc r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ @@ -278491,164 +278629,164 @@ │ │ │ │ eorsvs r2, r3, r1, asr #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8c88094 │ │ │ │ @ instruction: 0xf64f1000 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2005e0 │ │ │ │ + blls 0x200808 │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf5034d29 │ │ │ │ @ instruction: 0xf04f5209 │ │ │ │ andscc r0, r4, #0, 16 │ │ │ │ @ instruction: 0xf1692401 │ │ │ │ - stmdage sl, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffd5c966 │ │ │ │ + stmdage sl, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xffe5cb8e │ │ │ │ @ instruction: 0xf8ca2304 │ │ │ │ @ instruction: 0xf6403084 │ │ │ │ - vsubw.s8 q8, q8, d13 │ │ │ │ + vrsra.s64 d18, d21, #64 │ │ │ │ @ instruction: 0xf8ca0312 │ │ │ │ ands r3, r4, r0 │ │ │ │ svclt 0x00ac2c03 │ │ │ │ tstcs r0, r1, asr r6 │ │ │ │ ldrtmi sl, [r0], -ip, lsr #20 │ │ │ │ - blx 0xfec5c988 │ │ │ │ + blx 0xfed5cbb0 │ │ │ │ @ instruction: 0xf1a39b2c │ │ │ │ - blx 0xfede0ff0 │ │ │ │ + blx 0xfede1218 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r8, r5, asr #16 │ │ │ │ mcrrcs 4, 0, r3, r1, cr1 │ │ │ │ @ instruction: 0xf108d02c │ │ │ │ @ instruction: 0xf8190805 │ │ │ │ cdpcs 15, 4, cr6, cr0, cr1, {0} │ │ │ │ stccs 12, cr13, [r6], {246} @ 0xf6 │ │ │ │ stccs 0, cr13, [r8], {6} │ │ │ │ stccs 13, cr13, [fp], {226} @ 0xe2 │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r1, r0, lsl #2]! │ │ │ │ strtmi sl, [r0], -ip, lsr #20 │ │ │ │ strcs r2, [r7], #-256 @ 0xffffff00 │ │ │ │ - blx 0xfe45c9c8 │ │ │ │ + blx 0xfe55cbf0 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1694630 │ │ │ │ - blls 0xc5ee4c │ │ │ │ + blls 0xc5f084 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1083028 │ │ │ │ ldrb r0, [ip, r5, lsl #16] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r6, lsl #25 │ │ │ │ + rsbseq pc, pc, lr, asr sl @ │ │ │ │ addseq lr, r5, r0, lsr #14 │ │ │ │ addseq pc, r6, #220, 6 @ 0x70000003 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ - blx 0x1cdca04 │ │ │ │ + blx 0x1ddcc2c │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ andcs fp, r0, r1, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1698ff0 │ │ │ │ - vfma.f32 d31, d14, d19 │ │ │ │ + vfma.f32 d31, d14, d23 │ │ │ │ vmls.i d22, d16, d0[4] │ │ │ │ stcne 4, cr0, [r3], {149} @ 0x95 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x113a564 │ │ │ │ + bcs 0x113a78c │ │ │ │ svcge 0x0012f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf1696032 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r1], -r6, lsl #14 │ │ │ │ andcs lr, r6, #28049408 @ 0x1ac0000 │ │ │ │ ldr r5, [fp, -r2, ror #9] │ │ │ │ bicscs pc, r6, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x142538 │ │ │ │ + blcs 0x142760 │ │ │ │ svcge 0x0069f43f │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0061f57f │ │ │ │ - eorvc pc, r8, sp, asr #4 │ │ │ │ + eorne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #-292]! @ 0xfffffedc │ │ │ │ eorsvs lr, r3, r9, asr r7 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf8c5d001 │ │ │ │ vhadd.s8 d27, d5, d0 │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ mulls r0, r6, r4 │ │ │ │ - vrhadd.s8 d18, d13, d1 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + @ instruction: 0xf64d2101 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0xfff5cb7c │ │ │ │ + blx 0xffa5cda4 │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ - vmul.i8 d31, d5, d23 │ │ │ │ + vmul.i8 d31, d5, d27 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorscs r0, r5, #1476395010 @ 0x58000002 │ │ │ │ - vrhadd.s8 d18, d13, d1 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + @ instruction: 0xf64d2101 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - mcr2 1, 6, pc, cr4, cr8, {3} @ │ │ │ │ + mcr2 1, 6, pc, cr8, cr8, {3} @ │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ - vmla.i8 d31, d5, d23 │ │ │ │ + vmla.i8 d31, d5, d27 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r9, #1476395010 @ 0x58000002 │ │ │ │ - vrhadd.s8 d18, d13, d1 │ │ │ │ - vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64d2101 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - mrc2 1, 5, pc, cr4, cr8, {3} │ │ │ │ + mrc2 1, 5, pc, cr8, cr8, {3} │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ - vmul.i8 d31, d5, d7 │ │ │ │ + vmul.i8 d31, d5, d11 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r8, #1476395010 @ 0x58000002 │ │ │ │ - vrhadd.s8 d18, d13, d1 │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + @ instruction: 0xf64d2101 │ │ │ │ + vaddl.s8 q8, d0, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - mcr2 1, 5, pc, cr4, cr8, {3} @ │ │ │ │ + mcr2 1, 5, pc, cr8, cr8, {3} @ │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ - vmla.i8 d31, d5, d7 │ │ │ │ + vmla.i8 d31, d5, d11 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, sl, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - mrc2 1, 4, pc, cr4, cr8, {3} │ │ │ │ + mrc2 1, 4, pc, cr8, cr8, {3} │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ - @ instruction: 0xf19af8f7 │ │ │ │ - svclt 0x0000fc79 │ │ │ │ + @ instruction: 0xf19af8fb │ │ │ │ + svclt 0x0000fc65 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec777ac │ │ │ │ + bl 0xfec779d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0xba4354 │ │ │ │ - blmi 0xbcc840 │ │ │ │ + bmi 0xba457c │ │ │ │ + blmi 0xbcca68 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ @ instruction: 0xf18958e6 │ │ │ │ - @ instruction: 0xf64fea10 │ │ │ │ + @ instruction: 0xf64fea14 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf8d62396 │ │ │ │ ldmdavs fp, {r4, r7, r9, lr} │ │ │ │ addcs fp, r0, #4112384 @ 0x3ec000 │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ andls r0, r3, #212 @ 0xd4 │ │ │ │ @ instruction: 0xf6ef9501 │ │ │ │ - andcs lr, r1, #196, 26 @ 0x3100 │ │ │ │ + andcs lr, r1, #176, 24 @ 0xb000 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcspl pc, r0, r4, asr #17 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r2, lsr #2 │ │ │ │ @@ -278661,50 +278799,50 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5d1 │ │ │ │ strtmi r5, [sl], -r8, lsl #2 │ │ │ │ - vand d19, d13, d0 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64d3110 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ @ instruction: 0xe7c6fc77 │ │ │ │ - ldc2 1, cr15, [sl], {154} @ 0x9a │ │ │ │ + stc2 1, cr15, [r6], {154} @ 0x9a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, lr, lsl r8 @ │ │ │ │ + ldrshteq pc, [pc], #-86 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ adclt r4, r2, sp, lsr #26 │ │ │ │ vnmls.f64 d4, d13, d29 │ │ │ │ stmdavs sp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f9521 │ │ │ │ strmi r0, [pc], -r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ rsbscs r2, ip, #0, 2 │ │ │ │ stmiapl r6!, {r1, fp, sp, pc}^ │ │ │ │ - stmib ip!, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r0!, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi pc, r0, #14024704 @ 0xd60000 │ │ │ │ - bllt 0x9fa718 │ │ │ │ + bllt 0x9fa940 │ │ │ │ addcs fp, r0, #-1342177269 @ 0xb000000b │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ vst4. {d16-d19}, [r3 :64], r4 │ │ │ │ strls r3, [r1, #-832] @ 0xfffffcc0 │ │ │ │ stmdacc r3, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldcl 6, cr15, [ip, #-956] @ 0xfffffc44 │ │ │ │ + mcrr 6, 14, pc, r8, cr15 @ │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ - blmi 0x6a9434 │ │ │ │ - blls 0x97a740 │ │ │ │ + blmi 0x6a965c │ │ │ │ + blls 0x97a968 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -278713,48 +278851,48 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5cc │ │ │ │ strtmi r5, [sl], -r8, lsl #2 │ │ │ │ - vand d19, d13, d0 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64d3110 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ strb pc, [r1, pc, lsl #24] @ │ │ │ │ - blx 0xfeddcd96 │ │ │ │ + blx 0xfe8dcfbe │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, ip, asr r7 @ │ │ │ │ + rsbseq pc, pc, r4, lsr r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7793c │ │ │ │ + bl 0xfec77b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd244e4 │ │ │ │ + blmi 0xd2470c │ │ │ │ adclt r2, r3, fp, lsl #16 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.f32 d27, d15, d4 │ │ │ │ vrsra.s64 d19, d8, #64 │ │ │ │ mrc 3, 0, r2, cr13, cr6, {4} │ │ │ │ @ instruction: 0xf04f4f70 │ │ │ │ stmdage r2, {r8} │ │ │ │ @ instruction: 0xf8c3bf08 │ │ │ │ rsbscs r2, ip, #12, 2 │ │ │ │ ldrbtmi r4, [fp], #-2853 @ 0xfffff4db │ │ │ │ stmiapl r5!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldmdb ip!, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb r0, {r0, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi pc, r0, #13959168 @ 0xd50000 │ │ │ │ - bllt 0x1fa7f8 │ │ │ │ + bllt 0x1faa20 │ │ │ │ stmdbge r1, {r7, r9, sp} │ │ │ │ sbcseq pc, r4, r4, lsl #2 │ │ │ │ andls r2, r3, #46137344 @ 0x2c00000 │ │ │ │ @ instruction: 0xf6ef9501 │ │ │ │ - andcs lr, r1, #240, 24 @ 0xf000 │ │ │ │ + andcs lr, r1, #220, 22 @ 0x37000 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcspl pc, r0, r4, asr #17 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r3, r2, lsr #2 │ │ │ │ @@ -278767,23 +278905,23 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf505d5d0 │ │ │ │ andcs r5, fp, #8, 2 │ │ │ │ - vand d19, d13, d0 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64d3110 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ strb pc, [r5, r3, lsr #23] @ │ │ │ │ - blx 0x12dce6e │ │ │ │ + blx 0xddd096 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r2, ror r6 @ │ │ │ │ + rsbseq pc, pc, sl, asr #8 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec77a14 │ │ │ │ + bl 0xfec77c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ ldrdpl pc, [r8], r5 @ │ │ │ │ tstlt r5, sp, lsr #22 │ │ │ │ strls r9, [r0], -r4, lsl #28 │ │ │ │ @@ -278791,30 +278929,30 @@ │ │ │ │ andeq pc, fp, pc, asr #32 │ │ │ │ tstcs r2, ip, lsl #30 │ │ │ │ strbmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ sbcscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ - stc2l 7, cr15, [r4, #308]! @ 0x134 │ │ │ │ + ldc2l 7, cr15, [r0], {77} @ 0x4d │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec77a5c │ │ │ │ + bl 0xfec77c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr8, {7} │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d5461e │ │ │ │ - blvs 0x1c74b10 │ │ │ │ + blvs 0x1c74d38 │ │ │ │ strmi fp, [r8, r5, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf44ffef3 │ │ │ │ ldrtmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf74d32d0 │ │ │ │ - svclt 0x0000fdc7 │ │ │ │ + svclt 0x0000fcb3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ strhtlt r4, [fp], sl │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -278822,76 +278960,76 @@ │ │ │ │ strmi r0, [sp], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf858a808 │ │ │ │ @ instruction: 0xf8d77003 │ │ │ │ @ instruction: 0x469a3290 │ │ │ │ - ldm r2, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldm r6, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ orrscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbcc pc, [r4, #-2259] @ 0xfffff72d @ │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ stmiavs fp!, {r0, r1, r2, r6, r8, pc} │ │ │ │ vstrle d2, [ip, #-0] │ │ │ │ - bcs 0x2e8574 │ │ │ │ + bcs 0x2e879c │ │ │ │ ldm pc, {r0, r3, fp, ip, lr, pc}^ @ │ │ │ │ rsceq pc, r3, r2, lsl r0 @ │ │ │ │ andeq r0, r8, r3, ror #1 │ │ │ │ rsceq r0, r3, r6, ror #1 │ │ │ │ andeq r0, r8, r8 │ │ │ │ cdpne 0, 6, cr0, cr2, cr15, {5} │ │ │ │ vpmin.s8 d2, d0, d31 │ │ │ │ andcs r8, r0, #144 @ 0x90 │ │ │ │ ldrmi r9, [r3], r4, lsl #4 │ │ │ │ stmibvs r0!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ - bcc 0x185128 │ │ │ │ - bcs 0x1105130 │ │ │ │ + bcc 0x185350 │ │ │ │ + bcs 0x1105358 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - bcs 0x13a97c │ │ │ │ + bcs 0x13aba4 │ │ │ │ cmpphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr3 │ │ │ │ @ instruction: 0xf819dc1c │ │ │ │ tstcs r0, r4 │ │ │ │ stmdage fp, {r2, r4, r5, r6, r9, sp} │ │ │ │ strls r9, [r8], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf1899109 │ │ │ │ - blls 0x29aa98 │ │ │ │ + blls 0x29acd0 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [r9, #124] @ 0x7c │ │ │ │ stmiavs sl!, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002c11 │ │ │ │ ldccs 1, cr8, [sp], {91} @ 0x5b │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ vst1.8 {d25-d28}, [pc], ip │ │ │ │ ands r3, r5, r0, lsl #4 │ │ │ │ - blvc 0xfe19bffc │ │ │ │ + blvc 0xfe19c224 │ │ │ │ tstcs r0, r4, ror r2 │ │ │ │ movwls sl, #22539 @ 0x580b │ │ │ │ - blvc 0x35bfc0 │ │ │ │ - ldmda r2!, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + blvc 0x35c1e8 │ │ │ │ + ldmda r6!, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0339b05 │ │ │ │ andle r0, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0401d9a │ │ │ │ stmiavs sl!, {r0, r2, r3, r5, r8, pc}^ │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ andcs r9, r0, #12, 4 @ 0xc0000000 │ │ │ │ strcs fp, [r4], #667 @ 0x29b │ │ │ │ movwls r4, #41747 @ 0xa313 │ │ │ │ addcs r9, r0, #3072 @ 0xc00 │ │ │ │ - blx 0x24adda │ │ │ │ + blx 0x24b002 │ │ │ │ @ instruction: 0xf504a403 │ │ │ │ @ instruction: 0xf6ef70ac │ │ │ │ - blls 0x1db93c │ │ │ │ + blls 0x1db714 │ │ │ │ cmppcc r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0xf1bb2358 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldclvs 1, cr8, [r1, #248]! @ 0xf8 │ │ │ │ cmnpne r8, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ @@ -278903,22 +279041,22 @@ │ │ │ │ svclt 0x0098428a │ │ │ │ stmdacs r0, {sp} │ │ │ │ sbcshi pc, sp, r0, asr #32 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtvs r2, [r3], fp, lsl #2 │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ @ instruction: 0xf16966f3 │ │ │ │ - tstpcs r7, r3, lsl #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r7, r7, lsl #18 @ p-variant is OBSOLETE │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ - @ instruction: 0xf8fef169 │ │ │ │ + @ instruction: 0xf902f169 │ │ │ │ ldrbtmi r4, [fp], #-2909 @ 0xfffff4a3 │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf6f10003 │ │ │ │ - blmi 0x175f3b8 │ │ │ │ - blls 0xb7aa98 │ │ │ │ + blmi 0x175f190 │ │ │ │ + blls 0xb7acc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, fp, ip, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -278932,150 +279070,150 @@ │ │ │ │ vrsra.u64 d18, d6, #63 │ │ │ │ strbmi r2, [r1], -r0, asr #17 │ │ │ │ ldclvs 8, cr6, [r3, #104]! @ 0x68 │ │ │ │ movwls r4, #25236 @ 0x6294 │ │ │ │ svclt 0x008c4692 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf7569302 │ │ │ │ - blls 0x1dfcbc │ │ │ │ - b 0x5f2490 │ │ │ │ + blls 0x1dfa94 │ │ │ │ + b 0x5f26b8 │ │ │ │ @ instruction: 0xf0000f08 │ │ │ │ stmiavs fp!, {r0, r1, r7, pc} │ │ │ │ suble r2, r1, r2, lsl #22 │ │ │ │ svclt 0x00082802 │ │ │ │ subsle r3, r8, r8, ror #12 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbtcc r9, [r8], -r6, lsl #16 │ │ │ │ - bne 0xff13ab1c │ │ │ │ - blx 0xff4de752 │ │ │ │ + bne 0xff13ad44 │ │ │ │ + blx 0xfefde978 │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldmibvs r1!, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclvs 8, cr10, [r3, #28]! │ │ │ │ vsubw.u8 , , d7 │ │ │ │ @ instruction: 0xf75621c0 │ │ │ │ - @ instruction: 0xf646fc69 │ │ │ │ + @ instruction: 0xf646fb55 │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ pkhbtmi r2, r1, r6, lsl #7 │ │ │ │ ldmdavs fp, {r0, r1, r2, fp, ip, pc} │ │ │ │ @ instruction: 0xf7271ac0 │ │ │ │ - @ instruction: 0x4683fbb7 │ │ │ │ + strmi pc, [r3], r3, lsr #21 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x17ad98 │ │ │ │ - bls 0x310760 │ │ │ │ + blcs 0x17afc0 │ │ │ │ + bls 0x310988 │ │ │ │ @ instruction: 0xf47f9204 │ │ │ │ vmax.f32 d26, d14, d13 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ stmiavs ip!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa3ab78 │ │ │ │ - @ instruction: 0xffeef168 │ │ │ │ + bne 0xffa3ada0 │ │ │ │ + @ instruction: 0xfff2f168 │ │ │ │ strbmi r9, [sl], -r7, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mrc2 7, 4, pc, cr12, cr15, {7} │ │ │ │ - bls 0x2ae4c0 │ │ │ │ + bls 0x2ae6e8 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7564638 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x007df47f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ @ instruction: 0xf646d00a │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ stmdals r6, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff13abb0 │ │ │ │ - blx 0xfe25e7e6 │ │ │ │ + bne 0xff13add8 │ │ │ │ + blx 0x1d5ea0c │ │ │ │ adcsle r2, r5, r0, lsl #16 │ │ │ │ - blcs 0x1badfc │ │ │ │ + blcs 0x1bb024 │ │ │ │ @ instruction: 0xf04fd05b │ │ │ │ ldrtmi r0, [r1], -r1, lsl #16 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - @ instruction: 0xffc6f168 │ │ │ │ + @ instruction: 0xffcaf168 │ │ │ │ strbmi r9, [r3], -r6, lsl #26 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ mcr2 7, 2, pc, cr14, cr15, {7} @ │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ - @ instruction: 0xf9b8f6f1 │ │ │ │ + @ instruction: 0xf8a4f6f1 │ │ │ │ svclt 0x0000e753 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r0, lsr r5 @ │ │ │ │ - rsbseq pc, pc, r6, asr #7 │ │ │ │ + rsbseq pc, pc, r8, lsl #6 │ │ │ │ + @ instruction: 0x007ff19e │ │ │ │ andle r2, sl, r2, lsl #16 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r2, fp, ip, pc} │ │ │ │ @ instruction: 0xf7271ac0 │ │ │ │ - stmdacs r0, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtcc sp, [r8], -r2, lsl #1 │ │ │ │ stmiale ip, {r2, r4, r6, r8, sl, lr}^ │ │ │ │ ldrbvs lr, [r3, #1992]! @ 0x7c8 │ │ │ │ @ instruction: 0xf64fe720 │ │ │ │ vmlal.s q9, d16, d0[1] │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faeb5 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0410 │ │ │ │ @ instruction: 0xf507aead │ │ │ │ - blls 0x1b5004 │ │ │ │ + blls 0x1b522c │ │ │ │ tstcc r0, r2, lsr #12 │ │ │ │ - addvc pc, r4, sp, asr #4 │ │ │ │ + rsbsne pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9a8f049 │ │ │ │ ldr r6, [pc], fp, lsr #17 │ │ │ │ andls r6, fp, #15335424 @ 0xea0000 │ │ │ │ andls r6, ip, #688128 @ 0xa8000 │ │ │ │ andls r6, sp, #1736704 @ 0x1a8000 │ │ │ │ adccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi lr, [r0], -lr, asr #13 │ │ │ │ - ldc2 7, cr15, [sl], {86} @ 0x56 │ │ │ │ + blx 0xfe2deb92 │ │ │ │ svclt 0x00480703 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs sp, #5277 @ 0x149d │ │ │ │ ldr r6, [r8, fp, lsr #1] │ │ │ │ - blcs 0x185450 │ │ │ │ + blcs 0x185678 │ │ │ │ andls r6, ip, #688128 @ 0xa8000 │ │ │ │ andle r6, sl, sl, ror #18 │ │ │ │ cmnpeq pc, r2, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ stmdbcs r0, {r2, ip, lr, pc}^ │ │ │ │ smlalbtcs fp, r1, ip, pc @ │ │ │ │ andne pc, r1, r9, lsl r8 @ │ │ │ │ rsbseq pc, pc, #34 @ 0x22 │ │ │ │ andls r4, sp, #671088640 @ 0x28000000 │ │ │ │ andls r6, lr, #2785280 @ 0x2a8000 │ │ │ │ andls r6, pc, #3833856 @ 0x3a8000 │ │ │ │ addcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf19ae6aa │ │ │ │ - vst2.8 {d31,d33}, [pc :64]! │ │ │ │ + vst2.8 {d31,d33}, [pc], r9 │ │ │ │ stmdbls r4, {r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf8c74638 │ │ │ │ @ instruction: 0xf74d32d0 │ │ │ │ - svclt 0x0000fbdb │ │ │ │ + svclt 0x0000fac7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77e70 │ │ │ │ + bl 0xfec78098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf5a0460d │ │ │ │ addlt r5, r2, r8, lsl #2 │ │ │ │ @ instruction: 0xf8d16812 │ │ │ │ ldmiblt r2, {r7, r9, lr}^ │ │ │ │ addcs r8, r0, #409600 @ 0x64000 │ │ │ │ sbcseq pc, r4, r4, lsl #2 │ │ │ │ tstmi r6, r1, asr #20 │ │ │ │ @ instruction: 0x46196099 │ │ │ │ - b 0x1c5e860 │ │ │ │ + ldmdb r8, {r0, r1, r2, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ andlt r2, r2, r8, asr r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -279084,32 +279222,32 @@ │ │ │ │ vmlal.s q9, d16, d2[0] │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ @ instruction: 0x4601d5d6 │ │ │ │ - vmax.s8 d20, d13, d26 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64d462a │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ movwls r0, #4143 @ 0x102f │ │ │ │ @ instruction: 0xf928f049 │ │ │ │ strb r9, [fp, r1, lsl #22] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77f00 │ │ │ │ + bl 0xfec78128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ strmi r4, [r5], -lr, lsr #20 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xb28d28 │ │ │ │ - blls 0x1fad94 │ │ │ │ + blmi 0xb28f50 │ │ │ │ + blls 0x1fafbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -279121,36 +279259,36 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01a2003 │ │ │ │ strmi pc, [r7], -r3, asr #27 │ │ │ │ - blmi 0x64d97c │ │ │ │ + blmi 0x64dba4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32364 │ │ │ │ movwcs r1, #9052 @ 0x235c │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17fbb6c │ │ │ │ + bne 0x17fbd94 │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2f2760 │ │ │ │ + blgt 0x2f2988 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf19ae7b1 │ │ │ │ - svclt 0x0000f865 │ │ │ │ + svclt 0x0000f851 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r4, rrx │ │ │ │ + rsbseq lr, pc, ip, lsr lr @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strvc pc, [r8, -pc, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ adclt r4, r5, r0, lsl #23 │ │ │ │ @@ -279162,37 +279300,37 @@ │ │ │ │ @ instruction: 0xf10880b6 │ │ │ │ @ instruction: 0xf1b939ff │ │ │ │ vrecps.f32 d0, d0, d31 │ │ │ │ teqlt r5, r4, ror #1 │ │ │ │ svceq 0x0013f1b8 │ │ │ │ @ instruction: 0xf1b8bf18 │ │ │ │ @ instruction: 0xf0000f09 │ │ │ │ - blmi 0x1e41190 │ │ │ │ + blmi 0x1e413b8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ addcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - ldcl 1, cr15, [lr, #544] @ 0x220 │ │ │ │ + stcl 1, cr15, [r2, #544]! @ 0x220 │ │ │ │ @ instruction: 0xf1684668 │ │ │ │ - @ instruction: 0x4669feb1 │ │ │ │ + @ instruction: 0x4669feb5 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - cdp2 1, 5, cr15, cr2, cr8, {3} │ │ │ │ + cdp2 1, 5, cr15, cr6, cr8, {3} │ │ │ │ movwpl pc, #54532 @ 0xd504 @ │ │ │ │ tstcs r1, r8, lsl r3 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccs 0x0000e853 │ │ │ │ andne lr, r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ strhlt r8, [lr, r9] │ │ │ │ vqsub.s8 d18, d15, d4 │ │ │ │ vrsra.s64 d19, d8, #64 │ │ │ │ - blx 0x1a9cd2 │ │ │ │ + blx 0x1a9efa │ │ │ │ @ instruction: 0xf1033309 │ │ │ │ mrrcvs 0, 5, r0, r9, cr0 │ │ │ │ ldcvs 0, cr6, [r9], {49} @ 0x31 │ │ │ │ ldclvs 0, cr6, [fp], {113} @ 0x71 │ │ │ │ stmdagt r3, {r0, r1, r4, r5, r7, sp, lr} │ │ │ │ smlabteq r3, r6, r9, lr │ │ │ │ tstcs r4, #1073741881 @ 0x40000039 │ │ │ │ @@ -279201,93 +279339,93 @@ │ │ │ │ ldmdavs pc!, {r1, r3, r5, fp, sp, lr} @ │ │ │ │ movwmi pc, #39683 @ 0x9b03 @ │ │ │ │ andvs pc, r8, r4, lsl r8 @ │ │ │ │ stmdavs r8!, {r1, r3, r4, r6, sl, sp, lr}^ │ │ │ │ stmiavs r8!, {r3, r4, r7, sl, sp, lr} │ │ │ │ ldmib r5, {r3, r4, r6, r7, sl, sp, lr}^ │ │ │ │ stmib r3, {r0, r1, r8}^ │ │ │ │ - bllt 0x10e130c │ │ │ │ - @ instruction: 0xff1ef168 │ │ │ │ - blle 0x631984 │ │ │ │ + bllt 0x10e1534 │ │ │ │ + @ instruction: 0xff22f168 │ │ │ │ + blle 0x631bac │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ teqle r6, fp @ │ │ │ │ - blmi 0x12e8ed0 │ │ │ │ - blls 0x9faf3c │ │ │ │ + blmi 0x12e90f8 │ │ │ │ + blls 0x9fb164 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, r5, r4, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64f83f0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vaddl.s8 q8, d0, d16 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ bfi pc, sp, #16, #16 @ │ │ │ │ bicscs pc, r2, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x142f84 │ │ │ │ + blcs 0x1431ac │ │ │ │ @ instruction: 0xf64fd0d0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ - rscvc pc, ip, sp, asr #4 │ │ │ │ + rscne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf806f049 │ │ │ │ addcs lr, ip, #192, 14 @ 0x3000000 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldcl 1, cr15, [r8, #-544] @ 0xfffffde0 │ │ │ │ + ldcl 1, cr15, [ip, #-544] @ 0xfffffde0 │ │ │ │ @ instruction: 0xf168a801 │ │ │ │ - tstpcs r4, #688 @ p-variant is OBSOLETE @ 0x2b0 │ │ │ │ + tstpcs r4, #752 @ p-variant is OBSOLETE @ 0x2f0 │ │ │ │ eorls r2, r1, #4, 4 @ 0x40000000 │ │ │ │ strmi pc, [r9], #-2819 @ 0xfffff4fd │ │ │ │ - blcs 0x17c0e4 │ │ │ │ - bllt 0x2015000 │ │ │ │ + blcs 0x17c30c │ │ │ │ + bllt 0x2015228 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf1b8dc1e │ │ │ │ ldcle 15, cr0, [lr], {2} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0xf64fe020 │ │ │ │ vrsra.s64 q9, q2, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faf42 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ subcs sl, r0, #58, 30 @ 0xe8 │ │ │ │ - vmax.s8 q10, , │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + @ instruction: 0xf64d4641 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe730ffd3 │ │ │ │ svceq 0x000bf1b8 │ │ │ │ @ instruction: 0xf640d1e0 │ │ │ │ - vsubw.s8 q8, q8, d13 │ │ │ │ + vrsra.s64 d18, d21, #64 │ │ │ │ movwls r0, #786 @ 0x312 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1684630 │ │ │ │ - str pc, [r8, r1, asr #25] │ │ │ │ + str pc, [r8, r5, asr #25] │ │ │ │ @ instruction: 0xf6406ca2 │ │ │ │ - vsubw.s8 q8, q8, d13 │ │ │ │ + vrsra.s64 d18, d21, #64 │ │ │ │ movwls r0, #786 @ 0x312 │ │ │ │ svclt 0x004200d3 │ │ │ │ vsubw.s8 q9, , d4 │ │ │ │ @ instruction: 0x93210300 │ │ │ │ @ instruction: 0xf06fe7ec │ │ │ │ @ instruction: 0xe7780015 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf199e773 │ │ │ │ - svclt 0x0000ff53 │ │ │ │ + svclt 0x0000ff3f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq lr, [pc], #-252 │ │ │ │ + @ instruction: 0x007fed94 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @@ -279297,432 +279435,432 @@ │ │ │ │ andls r6, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf506484b │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf5065709 │ │ │ │ stmdavs r0, {r8, r9, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - beq 0x75d464 │ │ │ │ + beq 0x75d68c │ │ │ │ @ instruction: 0xf1883714 │ │ │ │ - @ instruction: 0xf8daecda │ │ │ │ - bcs 0x129048 │ │ │ │ + @ instruction: 0xf8daecde │ │ │ │ + bcs 0x129270 │ │ │ │ stmdage r3, {r1, r5, r6, ip, lr, pc} │ │ │ │ - stc2 1, cr15, [r8, #416]! @ 0x1a0 │ │ │ │ + stc2 1, cr15, [ip, #416]! @ 0x1a0 │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ @ instruction: 0xf1682002 │ │ │ │ - @ instruction: 0xf8d6fd49 │ │ │ │ - bllt 0xc313a0 │ │ │ │ + @ instruction: 0xf8d6fd4d │ │ │ │ + bllt 0xc315c8 │ │ │ │ strcs r4, [r1], #-1589 @ 0xfffff9cb │ │ │ │ strcc lr, [r1], #-3 │ │ │ │ mcrrcs 5, 8, r3, r1, cr4 │ │ │ │ @ instruction: 0xf8dbd035 │ │ │ │ @ instruction: 0xf5062354 │ │ │ │ andscc r5, r4, fp │ │ │ │ ldrtmi fp, [r8], -r2, lsl #18 │ │ │ │ ldrsbcs pc, [r4, #-133] @ 0xffffff7b @ │ │ │ │ rscsle r2, r0, r0, lsl #20 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ - stc2l 1, cr15, [ip, #416]! @ 0x1a0 │ │ │ │ + ldc2l 1, cr15, [r0, #416]! @ 0x1a0 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strcs r1, [r4, #3682] @ 0xe62 │ │ │ │ stmdals r0, {r0, r5, r9, sl, lr} │ │ │ │ andvs pc, r2, #5120 @ 0x1400 │ │ │ │ adcvc pc, sl, #8388608 @ 0x800000 │ │ │ │ ldc2 7, cr15, [r6], {254} @ 0xfe │ │ │ │ ldrsbmi pc, [r0], #134 @ 0x86 @ │ │ │ │ sbcsle r2, r9, r0, lsl #24 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ tstls r1, r8, lsr r6 │ │ │ │ @ instruction: 0xf1681e65 │ │ │ │ - stmdbls r1, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ teqle fp, r0, lsl #16 │ │ │ │ - blx 0x1a9916 │ │ │ │ + blx 0x1a9b3e │ │ │ │ mrrcvs 2, 0, r8, r2, cr5 │ │ │ │ eorsle r2, r5, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ @ instruction: 0x462102d0 │ │ │ │ - blx 0x5f0d2 │ │ │ │ + blx 0x5f2fa │ │ │ │ @ instruction: 0xf8cae7c2 │ │ │ │ addcs r9, r0, #0 │ │ │ │ tstpvc r5, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8cba803 │ │ │ │ - @ instruction: 0xf6ef9354 │ │ │ │ - tstcs fp, r8, asr #16 │ │ │ │ + @ instruction: 0xf6ee9354 │ │ │ │ + tstcs fp, r4, lsr pc │ │ │ │ @ instruction: 0xf168a803 │ │ │ │ - @ instruction: 0x2107fd91 │ │ │ │ + @ instruction: 0x2107fd95 │ │ │ │ @ instruction: 0xf168a803 │ │ │ │ - andcs pc, r0, #9024 @ 0x2340 │ │ │ │ + andcs pc, r0, #9280 @ 0x2440 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - ldc2l 1, cr15, [r2], #416 @ 0x1a0 │ │ │ │ + ldc2l 1, cr15, [r6], #416 @ 0x1a0 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ orrsle r2, ip, r0, lsl #20 │ │ │ │ @ instruction: 0xf8cb4b0f │ │ │ │ ldmdavs sl, {r2, r4, r6, r8, r9, sp} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r5, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1684638 │ │ │ │ - andscs pc, r4, #6976 @ 0x1b40 │ │ │ │ + andscs pc, r4, #7232 @ 0x1c40 │ │ │ │ strhi pc, [r5, #-2818] @ 0xfffff4fe │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ @ instruction: 0xf199e7c0 │ │ │ │ - svclt 0x0000fea1 │ │ │ │ + svclt 0x0000fe8d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7835c │ │ │ │ + bl 0xfec78584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x8250e4 │ │ │ │ - bcs 0x34d37c │ │ │ │ + blmi 0x82530c │ │ │ │ + bcs 0x34d5a4 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blmi 0x795614 │ │ │ │ + blmi 0x79583c │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02301 │ │ │ │ @ instruction: 0x46184290 │ │ │ │ - blx 0xfef5d1f6 │ │ │ │ + blx 0xfef5d41e │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdavs r3, {r0, r1, r3, sl, ip, lr}^ │ │ │ │ stmdavs r2, {r2, r4, sl, ip, sp} │ │ │ │ strtmi sl, [r0], -r1, lsl #18 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x195f19e │ │ │ │ + blx 0x195f3c6 │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ - mrc2 1, 2, pc, cr14, cr9, {4} │ │ │ │ + mcr2 1, 2, pc, cr10, cr9, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, pc, sl, ror #24 │ │ │ │ + rsbseq lr, pc, r2, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec783e4 │ │ │ │ + bl 0xfec7860c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ addlt r6, r2, r1, asr #16 │ │ │ │ ldmdblt r9, {r0, r1, r9, sl, lr} │ │ │ │ ldmvs r9, {r0, r2, r5, sp, lr, pc}^ │ │ │ │ tstlt r1, #8, 6 @ 0x20000000 │ │ │ │ adcmi r6, r0, #24, 16 @ 0x180000 │ │ │ │ - vand , , │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + @ instruction: 0xf643d1f9 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ stmib sp, {r0, r1, r4, r5}^ │ │ │ │ @ instruction: 0xf0483200 │ │ │ │ - blls 0x160c78 │ │ │ │ + blls 0x160ea0 │ │ │ │ ldmdavs fp, {r0, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64db19b │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ - bcs 0x1216f0 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + bcs 0x121918 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ strtmi fp, [r1], -r1, lsl #29 │ │ │ │ - subeq pc, r8, sp, asr #12 │ │ │ │ + subcs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489200 │ │ │ │ - bls 0x160c38 │ │ │ │ + bls 0x160e60 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x132aa4 │ │ │ │ + bcs 0x132ccc │ │ │ │ vqadd.s8 , q0, q0 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ - @ instruction: 0xf64d0131 │ │ │ │ - vbic.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vand d16, d14, d17 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf100072f │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ @ instruction: 0xb1b2340c │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ vand , , │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf0480033 │ │ │ │ stmiavs r2!, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #12 │ │ │ │ - b 0xa6e2e8 │ │ │ │ - bcs 0x1226c8 │ │ │ │ + b 0xa6e510 │ │ │ │ + bcs 0x1228f0 │ │ │ │ addsmi sp, r6, #232, 2 @ 0x3a │ │ │ │ @ instruction: 0xb1a5dd28 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - subeq pc, ip, sp, asr #12 │ │ │ │ + subcs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04847f0 │ │ │ │ @ instruction: 0xf64dbe2b │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ strmi r0, [r9, #305]! @ 0x131 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 0, 1, cr15, cr8, cr8, {2} │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04847f0 │ │ │ │ svclt 0x0000be03 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78548 │ │ │ │ + bl 0xfec78770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0486849 │ │ │ │ @ instruction: 0x4621fdf3 │ │ │ │ @ instruction: 0xf6442201 │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf7ff0035 │ │ │ │ vrecps.f32 , q7, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ svclt 0x0000bde3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78588 │ │ │ │ + bl 0xfec787b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0486849 │ │ │ │ stmdami r6, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff58f7ff │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 0, cr15, [r6, #288] @ 0x120 │ │ │ │ - ldrsbteq r4, [r5], -r0 │ │ │ │ + eorseq r4, r5, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec785c4 │ │ │ │ + bl 0xfec787ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x36ffd8 │ │ │ │ + blcs 0x370200 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x2714c4 │ │ │ │ + bleq 0x2716ec │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - addseq pc, r0, sp, asr #12 │ │ │ │ + addcs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #288]! @ 0x120 │ │ │ │ - strle r0, [pc], #-802 @ 0x1213f4 │ │ │ │ + strle r0, [pc], #-802 @ 0x12161c │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - adcseq pc, ip, sp, asr #12 │ │ │ │ + adcscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [r8, #288] @ 0x120 │ │ │ │ - adceq pc, ip, sp, asr #12 │ │ │ │ + adccs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #288] @ 0x120 │ │ │ │ @ instruction: 0xf64de7e8 │ │ │ │ - vaddl.s8 q8, d16, d16 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ ldrb pc, [pc, fp, lsl #27] @ │ │ │ │ - rsbeq pc, ip, sp, asr #12 │ │ │ │ + rsbcs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #288] @ 0x120 │ │ │ │ @ instruction: 0xf64de7d8 │ │ │ │ - vmla.i d16, d0, d0[4] │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe7d1fd7d │ │ │ │ - rsbseq pc, r8, sp, asr #12 │ │ │ │ + rsbscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf64de7ca │ │ │ │ - vaddl.s8 q8, d16, d4 │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strb pc, [r3, pc, ror #26] @ │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x3a9ce8 │ │ │ │ - beq 0x3a3ca4 │ │ │ │ + beq 0x3a9f10 │ │ │ │ + beq 0x3a3ecc │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ @ instruction: 0xf64b5852 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ @ instruction: 0xf64dbd59 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd53 │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ + vshr.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd4d │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vshr.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd47 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd41 │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd3b │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd35 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd2f │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd29 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd23 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd1d │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd17 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd11 │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svclt 0x0000bd0b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec78738 │ │ │ │ + bl 0xfec78960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf64d4504 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldc2l 0, cr15, [sl], #288 @ 0x120 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strtmi pc, [r9], -r9, lsl #31 │ │ │ │ - rsbne pc, r4, sp, asr #12 │ │ │ │ + subscc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [lr], #288 @ 0x120 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - vshr.s64 q10, q6, #64 │ │ │ │ + vshr.s64 q11, q2, #64 │ │ │ │ @ instruction: 0x460d0031 │ │ │ │ ldc2l 0, cr15, [lr], {72} @ 0x48 │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ rsbne lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ strmi pc, [r0], fp, lsr #19 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ @ instruction: 0xf64ddb22 │ │ │ │ - vbic.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vbic.i32 , #67108864 @ 0x04000000 │ │ │ │ vabd.s8 d16, d0, d31 │ │ │ │ - vmvn.i32 , #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0631 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmls.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf04f052f │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r8, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ stc2 0, cr15, [ip], #288 @ 0x120 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - adcsvc pc, ip, ip, asr #12 │ │ │ │ + adcsne pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [r0], #288 @ 0x120 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78820 │ │ │ │ + bl 0xfec78a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - adcsne pc, r0, r0, asr #4 │ │ │ │ + adccc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf64d460e │ │ │ │ - vbic.i32 , #524288 @ 0x00080000 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048052f │ │ │ │ and pc, r9, r3, lsl #25 │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ - blx 0x55d6b0 │ │ │ │ + blx 0x55d8d8 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf048b109 │ │ │ │ strcc pc, [r4], #-3193 @ 0xfffff387 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf94ef01a │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64dbd70 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ mcrcs 1, 0, r0, cr0, cr1, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - addne pc, r0, sp, asr #12 │ │ │ │ + rsbscc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrrclt 0, 4, pc, r4, cr8 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec788a4 │ │ │ │ + bl 0xfec78acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ ldmdavs r7!, {r0, r2, r4, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r5, r7, lsr #32 │ │ │ │ - ldmib sl, {r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib lr, {r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf03568f3 │ │ │ │ andsle r0, r9, r0, lsl #5 │ │ │ │ andsle r1, r7, sl, lsr #27 │ │ │ │ eorsle r2, r8, r1, lsl pc │ │ │ │ eorle r2, r4, sp, lsl pc │ │ │ │ vst1.8 {d6[7]}, [r5], r3 │ │ │ │ ldmdbvs r2!, {r5, r7, r8, r9, sp} │ │ │ │ @@ -279768,298 +279906,298 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ @ instruction: 0xf64b000f │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ @ instruction: 0xf64dbbd3 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbbcd │ │ │ │ - vshr.s64 d17, d8, #64 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbbc7 │ │ │ │ - vshr.s64 d17, d0, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbbc1 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svclt 0x0000bbbb │ │ │ │ andsle r2, r3, r0, lsl r8 │ │ │ │ eorle r2, sp, r1, lsl r9 │ │ │ │ @ instruction: 0xb329dc08 │ │ │ │ tstle sp, r6, lsl #18 │ │ │ │ - subcc pc, r4, sp, asr #12 │ │ │ │ + eorspl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfec5d90c │ │ │ │ + bllt 0xfec5db34 │ │ │ │ @ instruction: 0xd11529ff │ │ │ │ - subscc pc, ip, sp, asr #12 │ │ │ │ + subspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfea5d91c │ │ │ │ + bllt 0xfea5db44 │ │ │ │ stmdale sp, {r1, r2, r4, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrtcc r2, [r0], -r4, lsr #20 │ │ │ │ mcrmi 2, 2, r4, cr8, cr12, {1} │ │ │ │ @ instruction: 0x66605a54 │ │ │ │ cdpvc 2, 7, cr7, cr8, cr12, {3} │ │ │ │ addls r0, sl, r4, lsl #25 │ │ │ │ mulseq lr, r6, ip │ │ │ │ - subscs pc, r0, fp, asr #12 │ │ │ │ + submi pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - bllt 0xfe4dd948 │ │ │ │ - eorscc pc, r8, sp, asr #12 │ │ │ │ + bllt 0xfe4ddb70 │ │ │ │ + eorspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfe35d954 │ │ │ │ - subscc pc, r0, sp, asr #12 │ │ │ │ + bllt 0xfe35db7c │ │ │ │ + subpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfe1dd960 │ │ │ │ - eorcc pc, ip, sp, asr #12 │ │ │ │ + bllt 0xfe1ddb88 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x205d96c │ │ │ │ - adcsne pc, r0, sp, asr #12 │ │ │ │ + bllt 0x205db94 │ │ │ │ + adccc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1edd978 │ │ │ │ - sbcne pc, r0, sp, asr #12 │ │ │ │ + bllt 0x1eddba0 │ │ │ │ + adcscc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1d5d984 │ │ │ │ - sbcsne pc, r0, sp, asr #12 │ │ │ │ + bllt 0x1d5dbac │ │ │ │ + sbccc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1bdd990 │ │ │ │ - rscne pc, r4, sp, asr #12 │ │ │ │ + bllt 0x1bddbb8 │ │ │ │ + sbcscc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1a5d99c │ │ │ │ - rscsne pc, r8, sp, asr #12 │ │ │ │ + bllt 0x1a5dbc4 │ │ │ │ + rscscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x18dd9a8 │ │ │ │ - andcs pc, ip, sp, asr #12 │ │ │ │ + bllt 0x18ddbd0 │ │ │ │ + andmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x175d9b4 │ │ │ │ - andscs pc, ip, sp, asr #12 │ │ │ │ + bllt 0x175dbdc │ │ │ │ + andsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x15dd9c0 │ │ │ │ - eorcs pc, ip, sp, asr #12 │ │ │ │ + bllt 0x15ddbe8 │ │ │ │ + eormi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x145d9cc │ │ │ │ - eorscs pc, ip, sp, asr #12 │ │ │ │ + bllt 0x145dbf4 │ │ │ │ + eorsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x12dd9d8 │ │ │ │ - subcs pc, ip, sp, asr #12 │ │ │ │ + bllt 0x12ddc00 │ │ │ │ + submi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x115d9e4 │ │ │ │ - subscs pc, ip, sp, asr #12 │ │ │ │ + bllt 0x115dc0c │ │ │ │ + subsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfdd9f0 │ │ │ │ - rsbscs pc, r0, sp, asr #12 │ │ │ │ + bllt 0xfddc18 │ │ │ │ + rsbmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xe5d9fc │ │ │ │ - addcs pc, r4, sp, asr #12 │ │ │ │ + bllt 0xe5dc24 │ │ │ │ + rsbsmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xcdda08 │ │ │ │ - addscs pc, r8, sp, asr #12 │ │ │ │ + bllt 0xcddc30 │ │ │ │ + addsmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xb5da14 │ │ │ │ - adccs pc, r8, sp, asr #12 │ │ │ │ + bllt 0xb5dc3c │ │ │ │ + adcmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x9dda20 │ │ │ │ - adcscs pc, r8, sp, asr #12 │ │ │ │ + bllt 0x9ddc48 │ │ │ │ + adcsmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x85da2c │ │ │ │ - sbcscs pc, r0, sp, asr #12 │ │ │ │ + bllt 0x85dc54 │ │ │ │ + sbcmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x6dda38 │ │ │ │ - rsccs pc, r0, sp, asr #12 │ │ │ │ + bllt 0x6ddc60 │ │ │ │ + sbcsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x55da44 │ │ │ │ - rscscs pc, r8, sp, asr #12 │ │ │ │ + bllt 0x55dc6c │ │ │ │ + rscsmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x3dda50 │ │ │ │ - andcc pc, ip, sp, asr #12 │ │ │ │ + bllt 0x3ddc78 │ │ │ │ + andpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x25da5c │ │ │ │ - andscc pc, ip, sp, asr #12 │ │ │ │ + bllt 0x25dc84 │ │ │ │ + andspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blt 0xdda68 │ │ │ │ + blt 0xddc90 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec78b50 │ │ │ │ + bl 0xfec78d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fc79 │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082d00 │ │ │ │ - vmin.s8 d20, d3, d9 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + @ instruction: 0xf6434619 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ pop {r0, r1, r4, r5} │ │ │ │ @ instruction: 0xf0484038 │ │ │ │ - @ instruction: 0xf64dbad9 │ │ │ │ - vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ + vpmin.s8 , q15, │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0x462afad3 │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e456 │ │ │ │ - eorseq r4, r5, r0, lsl #28 │ │ │ │ - eorseq r4, r5, r0, lsr lr │ │ │ │ + ldrshteq r4, [r5], -r8 │ │ │ │ + eorseq r5, r5, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78bbc │ │ │ │ + bl 0xfec78de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ - blmi 0x9a2288 │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ + blmi 0x9a24b0 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ and r4, r2, sp, lsl #12 │ │ │ │ movwcc r6, #51546 @ 0xc95a │ │ │ │ ldmdavs r9, {r1, r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ mvnsle r4, r1, lsr #7 │ │ │ │ vmin.s8 d20, d15, d1 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ vqadd.s8 d16, d0, d19 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #4657 @ 0x1231 │ │ │ │ - blx 0xfeaddb18 │ │ │ │ - @ instruction: 0xf64d9b01 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + blx 0xfeaddd40 │ │ │ │ + vqdmulh.s d25, d14, d1 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, r8} │ │ │ │ streq lr, [r3], #-2596 @ 0xfffff5dc │ │ │ │ rsbsmi pc, r0, #52, 8 @ 0x34000000 │ │ │ │ @ instruction: 0xf64dd11a │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ stccs 1, cr0, [r0, #-196] @ 0xffffff3c │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484030 │ │ │ │ vpmax.s8 d27, d16, d7 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf4340131 │ │ │ │ rscle r4, r4, r0, ror r2 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + rsbpl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1fddb70 │ │ │ │ + blx 0x1fddd98 │ │ │ │ svclt 0x0000e7dd │ │ │ │ - eorseq r4, r5, r8, lsl #30 │ │ │ │ + eorseq r5, r5, r0, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec78c60 │ │ │ │ + bl 0xfec78e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x1a1f30 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x1a2158 │ │ │ │ mulls r0, r1, r2 │ │ │ │ mcrr2 1, 2, pc, r0, cr12 @ │ │ │ │ - eorseq r4, r5, r8, ror #30 │ │ │ │ + eorseq r5, r5, r0, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - sbcsmi pc, ip, r1, asr #4 │ │ │ │ + sbcsvs pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - ldrcc pc, [r0, r4, asr #12]! │ │ │ │ + strpl pc, [r8, r4, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x13ddbd0 │ │ │ │ - strvc pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ + blx 0x13dddf8 │ │ │ │ + ldrne pc, [r8, #-1603] @ 0xfffff9bd │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - ldmdane r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdacc ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aa4649 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ strbmi r9, [sl], r0, lsl #22 │ │ │ │ - bleq 0x15dc0c │ │ │ │ + bleq 0x15de34 │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1ba │ │ │ │ @ instruction: 0x46284651 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ - blx 0xc5dc0c │ │ │ │ + blx 0xc5de34 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ @ instruction: 0xf10a0b01 │ │ │ │ @ instruction: 0xf1bb0a01 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x1aa304 │ │ │ │ + blx 0x1aa52c │ │ │ │ eormi pc, r2, #-1342177280 @ 0xb0000000 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ - blx 0x7ddc30 │ │ │ │ + blx 0x7dde58 │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ - bls 0x195b6c │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + bls 0x195d94 │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addscc pc, r4, sp, asr #12 │ │ │ │ + addpl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x15dc64 │ │ │ │ + blt 0x15de8c │ │ │ │ stmdbeq r1!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ - eorseq r4, r5, ip, ror pc │ │ │ │ + eorseq r5, r5, r4, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78d58 │ │ │ │ + bl 0xfec78f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf0489e04 │ │ │ │ strtmi pc, [r0], -r9, ror #19 │ │ │ │ ldc2l 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f048 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0xf64dfc19 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0x2c11f9d7 │ │ │ │ stccs 0, cr13, [r2], {25} │ │ │ │ stccs 15, cr11, [sl, #-32] @ 0xffffffe0 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ ldmiblt r3, {r8, r9, sp} │ │ │ │ svclt 0x00082c02 │ │ │ │ svclt 0x000c2d0a │ │ │ │ strcs r2, [r0, #-1281] @ 0xfffffaff │ │ │ │ strtmi fp, [r0], -r5, ror #18 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ vceq.f32 d31, d14, d9 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ adcslt fp, r6, #3063808 @ 0x2ec000 │ │ │ │ andle r2, lr, r3, lsl #28 │ │ │ │ @ instruction: 0xf64b4631 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ vmul.i8 d31, d30, d17 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ @ instruction: 0xf64db9a9 │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.i8 d31, d30, d19 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ svclt 0x0000b99b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -280076,1008 +280214,1008 @@ │ │ │ │ strbmi r8, [r6], -r0 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4605fe51 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf64d4649 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strtmi pc, [r0], -fp, ror #18 │ │ │ │ stc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf962f048 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ @ instruction: 0xf64dfb9b │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svccs 0x0011f959 │ │ │ │ svccs 0x0002d014 │ │ │ │ @ instruction: 0xf1b8bf08 │ │ │ │ andle r0, pc, sl, lsl #30 │ │ │ │ stccs 6, cr4, [r2], {41} @ 0x29 │ │ │ │ cdpcs 15, 0, cr11, cr10, cr8, {0} │ │ │ │ strtmi sp, [r0], -fp │ │ │ │ ldc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r2, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdbcs r3, {r0, r3, r5, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf64bd013 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ vmul.i8 d31, d14, d25 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04843f8 │ │ │ │ @ instruction: 0x4606b931 │ │ │ │ ldr r4, [r1, r0, lsl #13]! │ │ │ │ strmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0xf64de7a3 │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.i8 d31, d14, d21 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04843f8 │ │ │ │ svclt 0x0000b91d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78f14 │ │ │ │ + bl 0xfec7913c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q15, q8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf64e0ff0 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf048b082 │ │ │ │ pldw [r4, #-2317] @ 0xfffff6f3 │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - andpl pc, r4, sp, asr #12 │ │ │ │ + rscsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ - vmla.i8 d31, d15, d3 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + @ instruction: 0xf64ff903 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt sl!, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0104608 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0e6 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strb pc, [r6, fp, ror #17]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78f78 │ │ │ │ + bl 0xfec791a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0484614 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f048 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r8, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vtst.8 d31, d30, d29 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ svclt 0x0000b8b5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78fe4 │ │ │ │ + bl 0xfec7920c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ andcs pc, r0, #10682368 @ 0xa30000 │ │ │ │ vmax.s8 d20, d14, d17 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf7ff0095 │ │ │ │ - blls 0x1a05ac │ │ │ │ + blls 0x1a07d4 │ │ │ │ vmul.i8 d27, d16, d3 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vadd.i8 d31, d30, d15 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andlt r0, r2, pc, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmlt r6, {r3, r6, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe7eaf87b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec79058 │ │ │ │ + bl 0xfec79280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9b0f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf858f048 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ ldrmi fp, [r9], -pc, asr #16 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf844f048 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec790cc │ │ │ │ + bl 0xfec792f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf976f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf81ef048 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ @ instruction: 0x4619b815 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf80af048 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec79140 │ │ │ │ + bl 0xfec79368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0479301 │ │ │ │ ldmdami r3, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf93cf7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffe4f047 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474010 │ │ │ │ @ instruction: 0x4619bfdb │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd0f047 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec791b4 │ │ │ │ + bl 0xfec793dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - vmin.s8 d20, d14, d4 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf64e4614 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xffbcf047 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmiblt r5, {r0, r3, r9, ip, lr, pc}^ │ │ │ │ - sbcvs pc, r8, pc, asr #4 │ │ │ │ + sbceq pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474030 │ │ │ │ rsbmi fp, r1, #700 @ 0x2bc │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ - blx 0xfedde032 │ │ │ │ + blx 0xfedde25a │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, ip, r0, lsl #16 │ │ │ │ - adccc pc, r4, sp, asr #12 │ │ │ │ + addspl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffa0f047 │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4605fc75 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strtmi pc, [r9], -pc, lsl #31 │ │ │ │ - sbcscc pc, ip, sp, asr #12 │ │ │ │ + sbcspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff88f047 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff82f047 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7924c │ │ │ │ + bl 0xfec79474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ @ instruction: 0xff70f047 │ │ │ │ @ instruction: 0xf64db9e5 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldmiblt r4!, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff5af047 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0052f047 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ stccs 15, cr15, [r0], {71} @ 0x47 │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff3af047 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0032f047 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec792e8 │ │ │ │ + bl 0xfec79510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q15, q8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf64e0ff0 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf047b082 │ │ │ │ pldw [r4, #-3875] @ 0xfffff0dd │ │ │ │ andsle r5, ip, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0470030 │ │ │ │ stccs 15, cr15, [r5], {25} │ │ │ │ ldm pc, {r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ svccc 0x0046f004 │ │ │ │ @ instruction: 0x232a3138 │ │ │ │ - adccc pc, r4, sp, asr #12 │ │ │ │ + addspl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0cf047 │ │ │ │ - sbcvs pc, r8, pc, asr #4 │ │ │ │ + sbceq pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474010 │ │ │ │ rsbmi fp, r1, #3, 30 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ - blx 0x2de18a │ │ │ │ + blx 0x2de3b2 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0470030 │ │ │ │ @ instruction: 0xe7e5fef3 │ │ │ │ - sbcmi pc, r0, sp, asr #12 │ │ │ │ + adcsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr12, cr7, {2} │ │ │ │ @ instruction: 0xf64de7de │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldrb pc, [r7, r5, ror #29] @ │ │ │ │ - rsbsmi pc, r4, sp, asr #12 │ │ │ │ + rsbvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr14, cr7, {2} │ │ │ │ @ instruction: 0xf64de7d0 │ │ │ │ - vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7c9fed7 │ │ │ │ - eorsmi pc, r4, sp, asr #12 │ │ │ │ + eorvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr0, cr7, {2} │ │ │ │ @ instruction: 0xf64de7c2 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldr pc, [fp, r9, asr #29]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec793bc │ │ │ │ + bl 0xfec795e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 0, 11, cr15, cr2, cr7, {2} │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr6, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64ba805 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf1870430 │ │ │ │ - movtcs lr, #3062 @ 0xbf6 │ │ │ │ + movtcs lr, #3066 @ 0xbfa │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d0 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ vqadd.s8 d16, d15, d17 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2l 1, cr15, [r8, #608] @ 0x260 │ │ │ │ + ldc2 1, cr15, [r4, #608]! @ 0x260 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr8, cr7, {2} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d4 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 7, cr15, cr8, cr7, {2} │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strb pc, [r5, sp, ror #28] @ │ │ │ │ - mrc2 1, 0, pc, cr0, cr8, {4} │ │ │ │ + ldc2l 1, cr15, [ip, #608]! @ 0x260 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7947c │ │ │ │ + bl 0xfec796a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, fp, lsr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 0, 5, cr15, cr2, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ - movtcs lr, #2982 @ 0xba6 │ │ │ │ + movtcs lr, #2986 @ 0xbaa │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - mrrccs 6, 4, pc, r0, cr11 @ │ │ │ │ + mcrrmi 6, 4, pc, r8, cr11 @ │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcpl 2, cr15, [ip], #316 @ 0x13c │ │ │ │ + stcvc 2, cr15, [r4], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 1, cr15, [r2, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2l 1, cr15, [lr, #-608] @ 0xfffffda0 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 3, cr15, cr2, cr7, {2} │ │ │ │ vmla.i8 , q8, q6 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ - blmi 0x521b94 │ │ │ │ - blls 0x67c364 │ │ │ │ + blmi 0x521dbc │ │ │ │ + blls 0x67c58c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474030 │ │ │ │ @ instruction: 0x4621be17 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr12, cr7, {2} │ │ │ │ @ instruction: 0xf198e7e3 │ │ │ │ - svclt 0x0000fdaf │ │ │ │ + svclt 0x0000fd9b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79540 │ │ │ │ + bl 0xfec79768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xbf3bc0 │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + blmi 0xbf3de8 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479f1c │ │ │ │ subcs pc, r0, #15296 @ 0x3bc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtne pc, [ip], #-1613 @ 0xfffff9b3 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x122374 │ │ │ │ - bl 0x10de994 │ │ │ │ + ldrbtcc pc, [r4], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x12259c │ │ │ │ + bl 0x11debbc │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d20, d0, d0[2] │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vmull.s8 , d16, d28 │ │ │ │ + vmull.s8 , d16, d20 │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf198c000 │ │ │ │ - ldrtmi pc, [r1], -pc, lsl #26 @ │ │ │ │ + @ instruction: 0x4631fcfb │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ ldmiblt sp, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ andcs pc, r1, #12736 @ 0x31c0 │ │ │ │ @ instruction: 0x46394810 │ │ │ │ @ instruction: 0xff4cf7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d1 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r2, #284]! @ 0x11c │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #284]! @ 0x11c │ │ │ │ @ instruction: 0xf198e7e1 │ │ │ │ - svclt 0x0000fd4d │ │ │ │ + svclt 0x0000fd39 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r4, [r5], -r8 │ │ │ │ + ldrshteq r5, [r5], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79608 │ │ │ │ + bl 0xfec79830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc73c8c │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + blmi 0xc73eb4 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0470300 │ │ │ │ stccs 13, cr15, [r0], {139} @ 0x8b │ │ │ │ @ instruction: 0xf64dd13c │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ subcs pc, r0, #8128 @ 0x1fc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r0], #-1611 @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ ldrteq pc, [r0], #-704 @ 0xfffffd40 @ │ │ │ │ - b 0xff4dea74 │ │ │ │ + b 0xff5dec9c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - ldrtmi pc, [r1], -r1, lsr #25 @ │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #25 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ andcs pc, r1, #6208 @ 0x1840 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mcr2 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d4 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [ip, #-284] @ 0xfffffee4 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strb pc, [r0, r1, asr #26] @ │ │ │ │ - stc2l 1, cr15, [r4], #608 @ 0x260 │ │ │ │ + ldc2l 1, cr15, [r0], {152} @ 0x98 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, lsr r0 │ │ │ │ + eorseq r5, r5, ip, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec796d8 │ │ │ │ + bl 0xfec79900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc73d5c │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + blmi 0xc73f84 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0470300 │ │ │ │ stccs 13, cr15, [r0], {35} @ 0x23 │ │ │ │ @ instruction: 0xf64dd13c │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ subcs pc, r0, #1472 @ 0x5c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r0], #-1611 @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ ldrteq pc, [r0], #-704 @ 0xfffffd40 @ │ │ │ │ - b 0x1adeb44 │ │ │ │ + b 0x1bded6c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - @ instruction: 0x4631fc39 │ │ │ │ + ldrtmi pc, [r1], -r5, lsr #24 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ andcs pc, r1, #63744 @ 0xf900 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mcr2 7, 2, pc, cr0, cr14, {7} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d4 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [r4], #284 @ 0x11c │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7c0fcd9 │ │ │ │ - ldc2l 1, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ + stc2l 1, cr15, [r8], #-608 @ 0xfffffda0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r5, ip, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec797a8 │ │ │ │ + bl 0xfec799d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2 0, cr15, [ip], #284 @ 0x11c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ - movtcs lr, #2576 @ 0xa10 │ │ │ │ + movtcs lr, #2580 @ 0xa14 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - mrrccs 6, 4, pc, r0, cr11 @ │ │ │ │ + mcrrmi 6, 4, pc, r8, cr11 @ │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcpl 2, cr15, [ip], #316 @ 0x13c │ │ │ │ + stcvc 2, cr15, [r4], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff85ec66 │ │ │ │ + blx 0xff35ee8e │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [ip], {71} @ 0x47 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - orrsmi pc, r8, #68, 12 @ 0x4400000 │ │ │ │ + orrsvs pc, r0, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [ip], {71} @ 0x47 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {71} @ 0x47 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d0 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 0, cr15, [r2], #-284 @ 0xfffffee4 │ │ │ │ @ instruction: 0xf6444621 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ ldrb pc, [sp, fp, ror #24] @ │ │ │ │ - stc2 1, cr15, [lr], {152} @ 0x98 │ │ │ │ + blx 0xfffdeefe │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79880 │ │ │ │ + bl 0xfec79aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrrc2 0, 4, pc, r0, cr7 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ - movtcs lr, #2468 @ 0x9a4 │ │ │ │ + movtcs lr, #2472 @ 0x9a8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - mrrccs 6, 4, pc, r0, cr11 @ │ │ │ │ + mcrrmi 6, 4, pc, r8, cr11 @ │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcpl 2, cr15, [ip], #316 @ 0x13c │ │ │ │ + stcvc 2, cr15, [r4], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1d5ed3e │ │ │ │ + blx 0x185ef66 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - orrsmi pc, r8, #68, 12 @ 0x4400000 │ │ │ │ + orrsvs pc, r0, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], {71} @ 0x47 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d0 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 0, cr15, [r6], {71} @ 0x47 │ │ │ │ @ instruction: 0xf6444621 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ @ instruction: 0xe7ddfbff │ │ │ │ - blx 0xfe9dedae │ │ │ │ + blx 0xfe4defd6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ strmi r4, [r0], pc, lsr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r7], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479d1c │ │ │ │ subcs pc, r0, #230400 @ 0x38400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmdb r4!, {r0, r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r8!, {r0, r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrbtne pc, [ip], #-1613 @ 0xfffff9b3 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x12279c │ │ │ │ + ldrbtcc pc, [r4], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x1229c4 │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d20, d0, d0[2] │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - ldrtmi pc, [r9], -r3, lsl #22 @ │ │ │ │ + ldrtmi pc, [r9], -pc, ror #21 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ @ instruction: 0xf508fbc3 │ │ │ │ subcs r3, r0, #152, 6 @ 0x60000002 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ movwcc pc, #2195 @ 0x893 @ │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1874635 │ │ │ │ - movtcs lr, #2320 @ 0x910 │ │ │ │ + movtcs lr, #2324 @ 0x914 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - mvnmi pc, sp, asr #12 │ │ │ │ + mvnvs pc, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0xff9dee58 │ │ │ │ + blx 0xff4df080 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfe9de91e │ │ │ │ + blx 0xfe9deb46 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe5de93c │ │ │ │ - blx 0xedee86 │ │ │ │ + bllt 0xfe5deb64 │ │ │ │ + blx 0x9df0ae │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79a30 │ │ │ │ + bl 0xfec79c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ stcls 2, cr9, [r6], {1} │ │ │ │ - blx 0x205e96a │ │ │ │ - bcs 0x909054 │ │ │ │ + blx 0x205eb92 │ │ │ │ + bcs 0x90927c │ │ │ │ @ instruction: 0xf644d84f │ │ │ │ - vrsra.s64 d20, d8, #64 │ │ │ │ - bl 0x1e3530 │ │ │ │ - vcgt.s8 d16, d19, d2 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x1e3758 │ │ │ │ + @ instruction: 0xf6430382 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04712e0 │ │ │ │ @ instruction: 0xf64dfb6b │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ stmiblt sp!, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x16de9b6 │ │ │ │ + blx 0x16debde │ │ │ │ vmul.i8 , q8, q14 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ vqdmulh.s , q7, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andlt r0, r3, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x11de9dc │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + bllt 0x11dec04 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ @ instruction: 0x2c00fb37 │ │ │ │ @ instruction: 0x4621d0df │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xbdea0e │ │ │ │ + blx 0xbdec36 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - adcscc pc, r0, r4, asr #12 │ │ │ │ + adcpl pc, r8, r4, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0x9dea1e │ │ │ │ + blx 0x9dec46 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ @ instruction: 0xf64d4b34 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0478070 │ │ │ │ subcs pc, r0, #7168 @ 0x1c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbne pc, [ip, #-1613]! @ 0xfffff9b3 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x122684 │ │ │ │ - ldmda r6, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldrbcc pc, [r4, #-1613]! @ 0xfffff9b3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x1228ac │ │ │ │ + ldmda sl, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9502 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d20, d0, d0[2] │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - ldrtmi pc, [r9], -r9, lsr #20 @ │ │ │ │ + @ instruction: 0x4639fa15 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - bllt 0xfe2e1518 │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + bllt 0xfe2e1740 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ subcs pc, r0, #921600 @ 0xe1000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmda r4!, {r0, r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmda r8!, {r0, r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d0, d5 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-305 @ 0xfffffecf │ │ │ │ @ instruction: 0xf6449102 │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1984619 │ │ │ │ - strbmi pc, [r1], -r7, lsl #20 @ │ │ │ │ + @ instruction: 0x4641f9f3 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - blmi 0x4a14d4 │ │ │ │ - blls 0x67ca24 │ │ │ │ + blmi 0x4a16fc │ │ │ │ + blls 0x67cc4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04741f0 │ │ │ │ @ instruction: 0x462abab7 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strb pc, [ip, pc, lsr #21] @ │ │ │ │ - blx 0x15df04c │ │ │ │ + blx 0x10df274 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf64d4b38 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ - blx 0xfe5deb3c │ │ │ │ + blx 0xfe5ded64 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmvn.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf186062f │ │ │ │ - movtcs lr, #4066 @ 0xfe2 │ │ │ │ + movtcs lr, #4070 @ 0xfe6 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf9b4f198 │ │ │ │ + @ instruction: 0xf9a0f198 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x1e5eb78 │ │ │ │ + blx 0x1e5eda0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #4040 @ 0xfc8 │ │ │ │ + movtcs lr, #4044 @ 0xfcc │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf9a2f198 │ │ │ │ + @ instruction: 0xf98ef198 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x19deb9c │ │ │ │ + blx 0x19dedc4 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, sp} │ │ │ │ - orrsmi pc, r8, #68, 12 @ 0x4400000 │ │ │ │ + orrsvs pc, r0, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x15debbc │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0x15dede4 │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0x135ebd0 │ │ │ │ + blx 0x135edf8 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d0 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xf5ebf0 │ │ │ │ + blt 0xf5ee18 │ │ │ │ @ instruction: 0xf6444639 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ @ instruction: 0xe7ddfa31 │ │ │ │ - @ instruction: 0xf9d4f198 │ │ │ │ + @ instruction: 0xf9c0f198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79cf4 │ │ │ │ + bl 0xfec79f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf34374 │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + blmi 0xf3459c │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r7], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479e1c │ │ │ │ subcs pc, r0, #86016 @ 0x15000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtne pc, [ip], #-1613 @ 0xfffff9b3 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x122b28 │ │ │ │ - svc 0x0064f186 │ │ │ │ + ldrbtcc pc, [r4], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x122d50 │ │ │ │ + svc 0x0068f186 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d20, d0, d0[2] │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vmull.s8 , d16, d28 │ │ │ │ + vmull.s8 , d16, d20 │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf198c000 │ │ │ │ - @ instruction: 0x4639f935 │ │ │ │ + ldrtmi pc, [r9], -r1, lsr #18 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - bllt 0x4a1330 │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + bllt 0x4a1558 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ - bllt 0x8e1320 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x8e1548 │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f047 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d22 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt r2, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf9caf047 │ │ │ │ sbcsle r2, fp, r0, lsl #28 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ mrc2 0, 4, pc, cr14, cr8, {0} │ │ │ │ tstlt r0, r1, lsl #12 │ │ │ │ vadd.i8 d22, d0, d1 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmla.i d22, d16, d0[6] │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7d1f9b5 │ │ │ │ - @ instruction: 0xf958f198 │ │ │ │ + @ instruction: 0xf944f198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79dec │ │ │ │ + bl 0xfec7a014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4308 @ 0x10d4 │ │ │ │ @ instruction: 0x4604b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460d │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -281087,622 +281225,622 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r9!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r6], -fp, ror #28 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4621461e │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf980f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d15, d5 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ @ instruction: 0xf1860433 │ │ │ │ - @ instruction: 0xf64deed0 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf64deed4 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r5, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xf8a6f198 │ │ │ │ + @ instruction: 0xf892f198 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf966f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3770 @ 0xeba │ │ │ │ + movtcs lr, #3774 @ 0xebe │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf890f198 │ │ │ │ + @ instruction: 0xf87cf198 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf950f047 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r0, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8e4f198 │ │ │ │ + @ instruction: 0xf8d0f198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf64d4b37 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ cdpls 3, 1, cr0, cr14, cr0, {0} │ │ │ │ - ldrbne pc, [ip, #-1613]! @ 0xfffff9b3 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x122a40 │ │ │ │ + ldrbcc pc, [r4, #-1613]! @ 0xfffff9b3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x122c68 │ │ │ │ @ instruction: 0xf0479f20 │ │ │ │ subcs pc, r0, #507904 @ 0x7c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 7, cr15, cr2, cr6, {4} │ │ │ │ + cdp 1, 7, cr15, cr6, cr6, {4} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf64ba805 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d20, d0, d0[2] │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - strbmi pc, [r9], -r5, asr #16 @ │ │ │ │ + @ instruction: 0x4649f831 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ stmdami r2!, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe3e0d3c │ │ │ │ + blx 0xfe3e0f64 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3668 @ 0xe54 │ │ │ │ + movtcs lr, #3672 @ 0xe58 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - strbmi pc, [r8, #1613]! @ 0x64d @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x122aa0 │ │ │ │ + strbvs pc, [r0, #1613]! @ 0x64d @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x122cc8 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf82af198 │ │ │ │ + @ instruction: 0xf816f198 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8eaf047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3646 @ 0xe3e │ │ │ │ + movtcs lr, #3650 @ 0xe42 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf814f198 │ │ │ │ + @ instruction: 0xf800f198 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d4f047 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r4, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf868f198 │ │ │ │ + @ instruction: 0xf854f198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r5, r4, r0, r5 │ │ │ │ + eorseq r5, r5, ip, lsl #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ @ instruction: 0x46983098 │ │ │ │ ldrmi r4, [r1], r2, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64d371f │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ - bcs 0x14afe4 │ │ │ │ + bcs 0x14b20c │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf89cf047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + vbic.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf186052f │ │ │ │ - movtcs lr, #3564 @ 0xdec │ │ │ │ + movtcs lr, #3568 @ 0xdf0 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - ldrbcs pc, [r0], -fp, asr #12 @ │ │ │ │ + strbmi pc, [r8], -fp, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xffbef197 │ │ │ │ + @ instruction: 0xffaaf197 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf87ef047 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64dd142 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ strtmi r0, [r9], -pc, lsr #32 │ │ │ │ @ instruction: 0xf874f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3528 @ 0xdc8 │ │ │ │ + movtcs lr, #3532 @ 0xdcc │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xffa2f197 │ │ │ │ + @ instruction: 0xff8ef197 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf862f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3510 @ 0xdb6 │ │ │ │ + movtcs lr, #3514 @ 0xdba │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - mvnmi pc, sp, asr #12 │ │ │ │ + mvnvs pc, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xff88f197 │ │ │ │ + @ instruction: 0xff74f197 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf848f047 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d1 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmdalt r8!, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf830f047 │ │ │ │ @ instruction: 0xf197e7ba │ │ │ │ - svclt 0x0000ffd3 │ │ │ │ + svclt 0x0000ffbf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b098 │ │ │ │ ldrmi r4, [r4], -r7, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ - bls 0x922fd0 │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ + bls 0x9231f8 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r0, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf047671e │ │ │ │ strtmi pc, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6442200 │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf7fe0035 │ │ │ │ subcs pc, r0, #2375680 @ 0x244000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldcl 1, cr15, [sl, #-536] @ 0xfffffde8 │ │ │ │ + ldcl 1, cr15, [lr, #-536] @ 0xfffffde8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - ldrbne pc, [ip, #-1613]! @ 0xfffff9b3 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x122c90 │ │ │ │ - ldrbtmi pc, [r8], #1613 @ 0x64d @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x122f58 │ │ │ │ + ldrbcc pc, [r4, #-1613]! @ 0xfffff9b3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x122eb8 │ │ │ │ + ldrbtvs pc, [r0], #1613 @ 0x64d @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x123180 │ │ │ │ strls r9, [r1], #-1282 @ 0xfffffafe │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ - strbmi pc, [r1], -r9, lsr #30 @ │ │ │ │ + @ instruction: 0x4641ff15 │ │ │ │ @ instruction: 0xf046a807 │ │ │ │ subcs pc, r0, #932 @ 0x3a4 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldc 1, cr15, [ip, #-536]! @ 0xfffffde8 │ │ │ │ + stcl 1, cr15, [r0, #-536] @ 0xfffffde8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ strls r9, [r0], #-1282 @ 0xfffffafe │ │ │ │ - stcpl 6, cr15, [ip], {77} @ 0x4d │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x122c90 │ │ │ │ + stcvc 6, cr15, [r4], {77} @ 0x4d │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x122eb8 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xff12f197 │ │ │ │ + mrc2 1, 7, pc, cr14, cr7, {4} │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffd2f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - @ instruction: 0xf64ded26 │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ + @ instruction: 0xf64ded2a │ │ │ │ + vorr.i32 d23, #3072 @ 0x00000c00 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2055] @ 0xfffff7f9 │ │ │ │ - mrc2 1, 7, pc, cr12, cr7, {4} │ │ │ │ + mcr2 1, 7, pc, cr8, cr7, {4} @ │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffbcf046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #3344 @ 0xd10 │ │ │ │ + movtcs lr, #3348 @ 0xd14 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R8_fiq, sp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - mcr2 1, 7, pc, cr2, cr7, {4} @ │ │ │ │ + mcr2 1, 6, pc, cr14, cr7, {4} @ │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xffa2f046 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r8, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0092f046 │ │ │ │ - @ instruction: 0xff36f197 │ │ │ │ + @ instruction: 0xff22f197 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r6], -r8, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ stmdals r0!, {r0, r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf64d9005 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmdavs fp, {r2, r7, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ svcls 0x00220300 │ │ │ │ @ instruction: 0xff6ef046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #3266 @ 0xcc2 │ │ │ │ + movtcs lr, #3270 @ 0xcc6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ - ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ vrshl.s8 d25, d1, d15 │ │ │ │ - vabal.s8 , d16, d28 │ │ │ │ + vabal.s8 , d16, d20 │ │ │ │ strls r0, [r0, #-1331] @ 0xfffffacd │ │ │ │ - mrc2 1, 4, pc, cr4, cr7, {4} │ │ │ │ + mcr2 1, 4, pc, cr0, cr7, {4} @ │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ - ldrbtpl pc, [ip], r8, asr #12 @ │ │ │ │ + ldrbtvc pc, [r4], r8, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xff50f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #3236 @ 0xca4 │ │ │ │ + movtcs lr, #3240 @ 0xca8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r1], -r0, lsl #10 │ │ │ │ - mrc2 1, 3, pc, cr14, cr7, {4} │ │ │ │ + mcr2 1, 3, pc, cr10, cr7, {4} @ │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff3ef046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #3218 @ 0xc92 │ │ │ │ + movtcs lr, #3222 @ 0xc96 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r2], #-1536 @ 0xfffffa00 │ │ │ │ - mcr2 1, 3, pc, cr12, cr7, {4} @ │ │ │ │ + mrc2 1, 2, pc, cr8, cr7, {4} │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xff2cf046 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64dd12b │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ @ instruction: 0xff22f046 │ │ │ │ - vmax.f32 d18, d3, d2 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + @ instruction: 0xf6432f02 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ svclt 0x009d0033 │ │ │ │ - orrsmi pc, r8, #68, 12 @ 0x4400000 │ │ │ │ + orrsvs pc, r0, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - cmpppl r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012f │ │ │ │ @ instruction: 0xf0461450 │ │ │ │ - blmi 0x4a2d60 │ │ │ │ - blls 0x6fd198 │ │ │ │ + blmi 0x4a2f88 │ │ │ │ + blls 0x6fd3c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04643f0 │ │ │ │ @ instruction: 0x4622befd │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7d1fef5 │ │ │ │ - mrc2 1, 4, pc, cr8, cr7, {4} │ │ │ │ + mcr2 1, 4, pc, cr4, cr7, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a36c │ │ │ │ + bl 0xfec7a594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r2, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ andcs r4, r4, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - blx 0xfef5f1ee │ │ │ │ + blx 0xfef5f416 │ │ │ │ tstlt r8, r7, lsl #12 │ │ │ │ ldrmi r6, [pc], -r3, lsl #16 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r1, [r8], -r1, lsr #17 │ │ │ │ - blx 0xfecdf202 │ │ │ │ + blx 0xfecdf42a │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r4, #5637 @ 0x1605 │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ andcs r6, r4, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r4], -r3, lsr #23 │ │ │ │ stmdavs r4!, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vmvn.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf046062f │ │ │ │ subcs pc, r0, #2960 @ 0xb90 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stc 1, cr15, [ip], {134} @ 0x86 │ │ │ │ + ldc 1, cr15, [r0], {134} @ 0x86 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf64b9602 │ │ │ │ - vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d20, d0, d0[2] │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vmull.s8 , d16, d28 │ │ │ │ + vmull.s8 , d16, d20 │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf197c000 │ │ │ │ - @ instruction: 0x4639fddd │ │ │ │ + ldrtmi pc, [r9], -r9, asr #27 @ │ │ │ │ @ instruction: 0xf046a805 │ │ │ │ stccs 14, cr15, [r0, #-628] @ 0xfffffd8c │ │ │ │ @ instruction: 0xf64dd048 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ ldrtmi r0, [r2], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0464629 │ │ │ │ andcs pc, r1, #2352 @ 0x930 │ │ │ │ strtmi r4, [r1], -r7, lsr #16 │ │ │ │ @ instruction: 0xf818f7fe │ │ │ │ ldmdavs sl, {r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d31 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 7, cr15, cr14, cr6, {2} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x16df2b2 │ │ │ │ + blx 0x16df4da │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d1b1 │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ cdp2 0, 6, cr15, cr12, cr6, {2} │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3008 @ 0xbc0 │ │ │ │ + movtcs lr, #3012 @ 0xbc4 │ │ │ │ andcs r9, r1, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d15, d31 │ │ │ │ - vabal.s8 , d16, d28 │ │ │ │ + vabal.s8 , d16, d20 │ │ │ │ tstls r2, r3, lsr r5 │ │ │ │ ldrmi r9, [r9], -r0, lsl #10 │ │ │ │ - ldc2 1, cr15, [r2, #604] @ 0x25c │ │ │ │ + ldc2l 1, cr15, [lr, #-604]! @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 5, cr15, cr2, cr6, {2} │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr8, cr6, {2} │ │ │ │ @ instruction: 0xf197e7b3 │ │ │ │ - svclt 0x0000fdeb │ │ │ │ + svclt 0x0000fdd7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r5, [r5], -r4 │ │ │ │ + eorseq r5, r5, ip, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r2], lr, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042f │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q10, d0, d0[2] │ │ │ │ vmin.s8 d16, d15, d16 │ │ │ │ - vabal.s8 , d16, d28 │ │ │ │ + vabal.s8 , d16, d20 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x8724e9dd │ │ │ │ cdp2 0, 1, cr15, cr8, cr6, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2924 @ 0xb6c │ │ │ │ + movtcs lr, #2928 @ 0xb70 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - stc2l 1, cr15, [r6, #-604] @ 0xfffffda4 │ │ │ │ + ldc2 1, cr15, [r2, #-604]! @ 0xfffffda4 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ cdp2 0, 0, cr15, cr6, cr6, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64dd15e │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ ldc2l 0, cr15, [ip, #280]! @ 0x118 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2896 @ 0xb50 │ │ │ │ + movtcs lr, #2900 @ 0xb54 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1025] @ 0xfffffbff │ │ │ │ - stc2 1, cr15, [sl, #-604]! @ 0xfffffda4 │ │ │ │ + ldc2 1, cr15, [r6, #-604] @ 0xfffffda4 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [sl, #280]! @ 0x118 │ │ │ │ stmdbls r5, {r0, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ @ instruction: 0xf1b8ff6f │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #280] @ 0x118 │ │ │ │ vpadd.i8 d27, d0, d23 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ - blmi 0x7e2ae0 │ │ │ │ - blls 0x6fd418 │ │ │ │ + blmi 0x7e2d08 │ │ │ │ + blls 0x6fd640 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0464ff0 │ │ │ │ @ instruction: 0xf64dbdbd │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ strbmi r0, [r1], -pc, lsr #32 │ │ │ │ ldc2 0, cr15, [r2, #280]! @ 0x118 │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ vmin.s8 d20, d0, d25 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [r6, r5, lsr #27] @ │ │ │ │ strtmi r4, [r2], -r9, asr #12 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #280] @ 0x118 │ │ │ │ @ instruction: 0xf197e79e │ │ │ │ - svclt 0x0000fd3f │ │ │ │ + svclt 0x0000fd2b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r5, [r5], -r4 │ │ │ │ + eorseq r5, r5, ip, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5c │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ umullcc pc, ip, sp, r8 @ │ │ │ │ - bls 0x95dbb8 │ │ │ │ + bls 0x95dde0 │ │ │ │ ldrdlt pc, [r8], sp │ │ │ │ movwcs fp, #4491 @ 0x118b │ │ │ │ @ instruction: 0x46182218 │ │ │ │ - blx 0x165f4b4 │ │ │ │ + blx 0x165f6dc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r4, r7, pc}^ │ │ │ │ ldmib r0, {r1, r8, r9, sp, lr}^ │ │ │ │ ldrmi r4, [r9], r0, lsl #14 │ │ │ │ ldrmi r6, [sl], r3, lsl #18 │ │ │ │ ldrmi r6, [fp], r3, asr #18 │ │ │ │ strmi lr, [ip], -r1 │ │ │ │ @ instruction: 0xf64d4617 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r5}^ │ │ │ │ stc2l 0, cr15, [r2, #-280]! @ 0xfffffee8 │ │ │ │ rsble r2, pc, r0, lsl #24 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0464621 │ │ │ │ subcs pc, r0, #5440 @ 0x1540 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmdane ip!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdacc r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - b 0xfea5fac4 │ │ │ │ + b 0xfeb5fcec │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - ldc2l 1, cr15, [r6], #-604 @ 0xfffffda4 │ │ │ │ + stc2l 1, cr15, [r2], #-604 @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r6, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0x46314833 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ ldmdami r2!, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ mrc2 7, 5, pc, cr6, cr13, {7} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #2688 @ 0xa80 │ │ │ │ + movtcs lr, #2692 @ 0xa84 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-2049 @ 0xfffff7ff │ │ │ │ - mrrc2 1, 9, pc, sl, cr7 @ │ │ │ │ + mcrr2 1, 9, pc, r6, cr7 @ │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [sl, #-280] @ 0xfffffee8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #2670 @ 0xa6e │ │ │ │ + movtcs lr, #2674 @ 0xa72 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - cmppeq r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - mcrr2 1, 9, pc, r0, cr7 @ │ │ │ │ + stc2 1, cr15, [ip], #-604 @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r0, #-280] @ 0xfffffee8 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d21 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [r0], #280 @ 0x118 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6], #280 @ 0x118 │ │ │ │ - blmi 0x3dd3b8 │ │ │ │ - blls 0x67d5e8 │ │ │ │ + blmi 0x3dd5e0 │ │ │ │ + blls 0x67d810 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1978ff0 │ │ │ │ - svclt 0x0000fc77 │ │ │ │ + svclt 0x0000fc63 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, lsr r0 │ │ │ │ - mlaseq r5, ip, r1, r5 │ │ │ │ + eorseq r5, r5, ip, lsr #4 │ │ │ │ + mlaseq r5, r4, r3, r5 │ │ │ │ stcls 4, cr11, [r3], {16} │ │ │ │ ldrdgt lr, [r1], -sp │ │ │ │ stcls 4, cr9, [r4], {2} │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ @ instruction: 0x4663461a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @@ -281740,87 +281878,87 @@ │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf950f018 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ strbmi r6, [r1], -r7, lsl #16 │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #-280 @ 0xfffffee8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf64df87f │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strtmi pc, [r8], -r1, ror #24 │ │ │ │ mrc2 7, 4, pc, cr10, cr13, {7} │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r8, cr6 @ │ │ │ │ eorsle r2, fp, r1, lsl ip │ │ │ │ svclt 0x00082c02 │ │ │ │ eorsle r2, r7, sl, lsl #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf894f7fe │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mcrr2 0, 4, pc, r8, cr6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #2460 @ 0x99c │ │ │ │ + movtcs lr, #2464 @ 0x9a0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - strbcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x1236d4 │ │ │ │ + ldrtmi pc, [r8], #1611 @ 0x64b @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x1238fc │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ vshl.s8 d25, d1, d15 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ strls r0, [r0], #-1075 @ 0xfffffbcd │ │ │ │ - blx 0x1bdfd46 │ │ │ │ + blx 0x16dff6e │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [sl], #-280 @ 0xfffffee8 │ │ │ │ ldmdavs sl, {r0, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d9 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 0, cr15, [sl], {70} @ 0x46 │ │ │ │ andle r2, r7, r3, lsl #28 │ │ │ │ @ instruction: 0xf64b4631 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0460030 │ │ │ │ bfi pc, r1, (invalid: 24:1) @ │ │ │ │ - addscc pc, r8, sp, asr #12 │ │ │ │ + addspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {70} @ 0x46 │ │ │ │ @ instruction: 0xf197e7ba │ │ │ │ - svclt 0x0000fbad │ │ │ │ + svclt 0x0000fb99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7a944 │ │ │ │ + bl 0xfec7ab6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8d2f018 │ │ │ │ @ instruction: 0x4601b170 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subpl pc, ip, sp, asr #12 │ │ │ │ + subvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ - bllt 0xffadf890 │ │ │ │ + bllt 0xffadfab8 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464010 │ │ │ │ svclt 0x0000bbd9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -281828,480 +281966,480 @@ │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls r9, #23074 @ 0x5a22 │ │ │ │ @ instruction: 0xf644d817 │ │ │ │ - vrsra.s64 d20, d8, #64 │ │ │ │ - bl 0x1e44a0 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x1e46c8 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbtne pc, [ip], -sp, asr #12 @ │ │ │ │ + ldrbtcc pc, [r4], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - blx 0xfe8df922 │ │ │ │ + blx 0xfe8dfb4a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64ba807 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.f d20, d0, d0[2] │ │ │ │ @ instruction: 0xf1860530 │ │ │ │ - movtcs lr, #2286 @ 0x8ee │ │ │ │ + movtcs lr, #2290 @ 0x8f2 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xff25fe90 │ │ │ │ + blx 0xfed600b8 │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfe25f956 │ │ │ │ + blx 0xfe25fb7e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2264 @ 0x8d8 │ │ │ │ + movtcs lr, #2268 @ 0x8dc │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfeddfeb4 │ │ │ │ + blx 0xfe8e00dc │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x1ddf97a │ │ │ │ + blx 0x1ddfba2 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2246 @ 0x8c6 │ │ │ │ + movtcs lr, #2250 @ 0x8ca │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfe95fed8 │ │ │ │ + blx 0xfe460100 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x195f99e │ │ │ │ + blx 0x195fbc6 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2228 @ 0x8b4 │ │ │ │ + movtcs lr, #2232 @ 0x8b8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfe4dfefc │ │ │ │ + blx 0x1fe0124 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x14df9c2 │ │ │ │ + blx 0x14dfbea │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2210 @ 0x8a2 │ │ │ │ + movtcs lr, #2214 @ 0x8a6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x205ff20 │ │ │ │ + blx 0x1b60148 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x105f9e6 │ │ │ │ + blx 0x105fc0e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2192 @ 0x890 │ │ │ │ + movtcs lr, #2196 @ 0x894 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1bdff44 │ │ │ │ + blx 0x16e016c │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0xbdfa0a │ │ │ │ + blx 0xbdfc32 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x7dfa28 │ │ │ │ - blx 0xff0dff70 │ │ │ │ + bllt 0x7dfc50 │ │ │ │ + blx 0xfebe0198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ab20 │ │ │ │ + bl 0xfec7ad48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -r7, lsl #22 │ │ │ │ @ instruction: 0xf896f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfff5fa6c │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0xfff5fc94 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xffd5fa7c │ │ │ │ + blt 0xffd5fca4 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, r5, ror #21]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7dffad9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ab9c │ │ │ │ + bl 0xfec7adc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -r9, asr #21 │ │ │ │ @ instruction: 0xf858f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfefdfae8 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0xfefdfd10 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfeddfaf8 │ │ │ │ + blt 0xfeddfd20 │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, r7, lsr #21]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ bfi pc, fp, #21, #11 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ac18 │ │ │ │ + bl 0xfec7ae40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -fp, lsl #21 │ │ │ │ @ instruction: 0xf81af018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x205fb64 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0x205fd8c │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1e5fb74 │ │ │ │ + blt 0x1e5fd9c │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, r9, ror #20]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7dffa5d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ac94 │ │ │ │ + bl 0xfec7aebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -sp, asr #20 │ │ │ │ @ instruction: 0xffdcf017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10dfbe0 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0x10dfe08 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xedfbf0 │ │ │ │ + blt 0xedfe18 │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, fp, lsr #20]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ bfc pc, #20, #12 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ad10 │ │ │ │ + bl 0xfec7af38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -pc, lsl #20 │ │ │ │ @ instruction: 0xff9ef017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x15fc5c │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0x15fe84 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r8!, {r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, sp, ror #19]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r1, ror #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ad8c │ │ │ │ + bl 0xfec7afb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620f9d1 │ │ │ │ @ instruction: 0xff60f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9c2f046 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt sl!, {r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, pc, lsr #19]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r3, lsr #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ae08 │ │ │ │ + bl 0xfec7b030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620f993 │ │ │ │ @ instruction: 0xff22f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf984f046 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt ip!, {r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7ebf971 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r5, ror #18] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ ldrmi r4, [r6], -r5, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0460300 │ │ │ │ @ instruction: 0x2e0af94b │ │ │ │ @ instruction: 0xf644d857 │ │ │ │ - vrsra.s64 d20, d8, #64 │ │ │ │ - bl 0x1e4990 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x1e4bb8 │ │ │ │ vcgt.s8 d16, d31, d6 │ │ │ │ - vabal.s8 , d16, d28 │ │ │ │ + vabal.s8 , d16, d20 │ │ │ │ stcge 5, cr0, [r5], {51} @ 0x33 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - adcpl pc, ip, pc, asr #4 │ │ │ │ + adcvc pc, r4, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf932f046 │ │ │ │ @ instruction: 0xf64dbb9f │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ subcs pc, r0, #638976 @ 0x9c000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp 1, 7, cr15, cr10, cr5, {4} │ │ │ │ + cdp 1, 7, cr15, cr14, cr5, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [r0, #-305] @ 0xfffffecf │ │ │ │ @ instruction: 0xf64b9102 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d20, d0, d0[2] │ │ │ │ tstls r1, r0, lsr r1 │ │ │ │ @ instruction: 0xf1974619 │ │ │ │ - strbmi pc, [r1], -sp, asr #16 @ │ │ │ │ + @ instruction: 0x4641f839 │ │ │ │ @ instruction: 0xf0464620 │ │ │ │ - blmi 0x922160 │ │ │ │ - blls 0x67dd98 │ │ │ │ + blmi 0x922388 │ │ │ │ + blls 0x67dfc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04641f0 │ │ │ │ @ instruction: 0x4639b8fd │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8f2f046 │ │ │ │ stcge 7, cr14, [r5], {201} @ 0xc9 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1854620 │ │ │ │ - @ instruction: 0xf64dee44 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf64dee48 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - mvnspl pc, #72, 12 @ 0x4800000 │ │ │ │ + mvnsvc pc, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vmax.s8 d20, d15, d16 │ │ │ │ - vabal.s8 , d16, d28 │ │ │ │ + vabal.s8 , d16, d20 │ │ │ │ strls r0, [r0, #-1331] @ 0xfffffacd │ │ │ │ - @ instruction: 0xf812f197 │ │ │ │ + @ instruction: 0xfffef196 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf8d2f046 │ │ │ │ @ instruction: 0xf197e79e │ │ │ │ - svclt 0x0000f875 │ │ │ │ + svclt 0x0000f861 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7afb4 │ │ │ │ + bl 0xfec7b1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf8bcf046 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ asrslt pc, fp, #28 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strtmi pc, [r8], -sp, lsr #17 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ vfma.f32 d31, d14, d3 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r4, {r0, r5, r7, fp, ip, sp, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf896f046 │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf88af046 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ ldc2l 0, cr15, [r4, #-92] @ 0xffffffa4 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ vmax.s8 d20, d14, d5 │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0460032 │ │ │ │ cdpcs 8, 0, cr15, cr0, cr15, {3} │ │ │ │ @ instruction: 0xf64ddd55 │ │ │ │ - vmul.i d21, d0, d0[4] │ │ │ │ - @ instruction: 0xf642082f │ │ │ │ - vqdmlsl.s q11, d0, d0[6] │ │ │ │ + vmov.i16 , #8 @ 0x0008 │ │ │ │ + vadd.i8 d16, d3, d31 │ │ │ │ + vqdmlsl.s q8, d0, d0[4] │ │ │ │ @ instruction: 0xf162072f │ │ │ │ - stccc 8, cr15, [r1, #-300] @ 0xfffffed4 │ │ │ │ + stccc 8, cr15, [r1, #-316] @ 0xfffffec4 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0464640 │ │ │ │ stccs 8, cr15, [r8], #-332 @ 0xfffffeb4 │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ sha1c.32 , q15, q15 │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0460032 │ │ │ │ adcmi pc, r6, #4784128 @ 0x490000 │ │ │ │ @ instruction: 0xf64dd107 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ @ instruction: 0xf64db83f │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xf64df839 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ ldmdblt ip, {r0, r4, r5, fp, ip, sp, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r4!, {r1, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ strcs fp, [r0], #-2071 @ 0xfffff7e9 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -282327,4555 +282465,4555 @@ │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2 0, cr15, [ip], #92 @ 0x5c │ │ │ │ smlabblt r8, r0, r6, r4 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vbic.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vbic.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf045072f │ │ │ │ subcs pc, r0, #836 @ 0x344 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r0], -fp, asr #12 @ │ │ │ │ + strbmi pc, [r8], -fp, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - stc 1, cr15, [r0, #-532]! @ 0xfffffdec │ │ │ │ + stc 1, cr15, [r4, #-532]! @ 0xfffffdec │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d15, d2 │ │ │ │ - vabal.s8 , d16, d28 │ │ │ │ + vabal.s8 , d16, d20 │ │ │ │ @ instruction: 0x96010533 │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ - @ instruction: 0x4651fef7 │ │ │ │ + ldrbmi pc, [r1], -r3, ror #29 @ │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ @ instruction: 0x4621ffb7 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stc 1, cr15, [r6, #-532] @ 0xfffffdec │ │ │ │ + stc 1, cr15, [sl, #-532] @ 0xfffffdec │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ - strtmi pc, [r1], -r1, ror #29 │ │ │ │ + strtmi pc, [r1], -sp, asr #29 │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ andcs pc, r1, #644 @ 0x284 │ │ │ │ strbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf926f7fd │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x008cf045 │ │ │ │ - @ instruction: 0xff30f196 │ │ │ │ + @ instruction: 0xff1cf196 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r5, [r5], -r4 │ │ │ │ + eorseq r5, r5, ip, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b240 │ │ │ │ + bl 0xfec7b468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xff76f045 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fd05 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldmdami r2, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8ecf7fd │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x005af045 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r6, pc, asr #30]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [sl, r3, asr #30] @ │ │ │ │ - eorseq r5, r5, r8, asr #6 │ │ │ │ + eorseq r5, r5, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b2cc │ │ │ │ + bl 0xfec7b4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xff30f045 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fcbf │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldmdami r2, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8a6f7fd │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0014f045 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r6, r9, lsl #30]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7dafefd │ │ │ │ - eorseq r5, r5, r8, ror r3 │ │ │ │ + eorseq r5, r5, r0, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b358 │ │ │ │ + bl 0xfec7b580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 14, cr15, cr10, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35961 @ 0x8c79 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrsblt pc, [ip, #-235] @ 0xffffff15 @ │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 12, cr15, cr14, cr5, {2} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbpl pc, r8, sp, asr #12 │ │ │ │ + rsbvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr4, cr5, {2} │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 11, cr15, cr12, cr5, {2} │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7d4feb1 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r8, r5, lsr #29] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b404 │ │ │ │ + bl 0xfec7b62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 9, cr15, cr4, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35875 @ 0x8c23 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ cmpplt ip, r5, lsl #29 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xfef6223a │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0xfef62462 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 7, cr15, cr8, cr5, {2} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbpl pc, r8, sp, asr #12 │ │ │ │ + rsbvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr14, cr5, {2} │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 6, cr15, cr6, cr5, {2} │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7d4fe5b │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r8, pc, asr #28] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b4b0 │ │ │ │ + bl 0xfec7b6d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 3, cr15, cr14, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35789 @ 0x8bcd @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ cmpplt ip, pc, lsr #28 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0x19e22e6 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0x19e250e │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 2, cr15, cr2, cr5, {2} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbpl pc, r8, sp, asr #12 │ │ │ │ + rsbvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr8, cr5, {2} │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 1, cr15, cr0, cr5, {2} │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [r4, r5, lsl #28] @ │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7c8fdf9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b55c │ │ │ │ + bl 0xfec7b784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r8, #276]! @ 0x114 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #121856 @ 0x1dc00 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #276] @ 0x114 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r6, #276] @ 0x114 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vmla.f32 d31, d30, d27 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #276]! @ 0x114 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #276] @ 0x114 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b618 │ │ │ │ + bl 0xfec7b840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [sl, #276] @ 0x114 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #25600 @ 0x6400 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #-276]! @ 0xfffffeec │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r8, #-276]! @ 0xfffffeec │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vmla.f32 , q7, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r2, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #-276] @ 0xfffffeec │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-276]! @ 0xfffffeec │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b6d4 │ │ │ │ + bl 0xfec7b8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [ip, #-276]! @ 0xfffffeec │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #765952 @ 0xbb000 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #-276] @ 0xfffffeec │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [sl, #-276] @ 0xfffffeec │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vfma.f32 , q15, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], #276 @ 0x114 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #276 @ 0x114 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b790 │ │ │ │ + bl 0xfec7b9b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [lr], {69} @ 0x45 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #380928 @ 0x5d000 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #276 @ 0x114 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [ip], #276 @ 0x114 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xf24efca1 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r3, r4, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], {69} @ 0x45 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {69} @ 0x45 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b84c │ │ │ │ + bl 0xfec7ba74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #4177920 @ 0x3fc000 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r6, cr5 @ │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ mcrrlt 0, 4, pc, lr, cr5 @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ sha1c.32 , q7, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - addvc pc, r0, lr, asr #4 │ │ │ │ + rsbsne pc, r8, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ ldc2 0, cr15, [r2], {69} @ 0x45 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - subscs pc, r0, fp, asr #12 │ │ │ │ + submi pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], {69} @ 0x45 │ │ │ │ - rsbspl pc, r0, sp, asr #12 │ │ │ │ + rsbvc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {69} @ 0x45 │ │ │ │ suble r2, pc, r0, lsl #28 │ │ │ │ subsle r2, r3, r0, lsl #26 │ │ │ │ - ldmdacc r8!, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdapl r0!, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r1!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldmdbpl r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbvc r0, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - ldrbne pc, [ip, -sp, asr #12]! @ │ │ │ │ + ldrbcc pc, [r4, -sp, asr #12]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ @ instruction: 0x4601f97f │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xffae088e │ │ │ │ + blx 0xffae0ab6 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xc22cac │ │ │ │ + bne 0xc22ed4 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-2373 @ 0xfffff6bb │ │ │ │ ldrtmi fp, [r8], -r5, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ - blx 0xff6e08ae │ │ │ │ + blx 0xff6e0ad6 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ strmi pc, [r1], -r5, ror #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64dbb74 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [sp, r5, asr #23] @ │ │ │ │ @ instruction: 0xf00d4268 │ │ │ │ strmi pc, [r2], -r9, asr #31 │ │ │ │ @ instruction: 0x4629bb70 │ │ │ │ - subscs pc, r0, fp, asr #12 │ │ │ │ + submi pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - blx 0xfef608ea │ │ │ │ - rsbspl pc, r0, sp, asr #12 │ │ │ │ + blx 0xfef60b12 │ │ │ │ + rsbvc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfede08f6 │ │ │ │ + blx 0xfede0b1e │ │ │ │ @ instruction: 0xd1b12e00 │ │ │ │ - rsbpl pc, r4, r2, asr #4 │ │ │ │ + subsvc pc, ip, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0xfebe0906 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0xfebe0b2e │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfea60912 │ │ │ │ - sbcvs pc, r8, pc, asr #4 │ │ │ │ + blx 0xfea60b3a │ │ │ │ + sbceq pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe860920 │ │ │ │ + bllt 0xfe860b48 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7a9fb91 │ │ │ │ @ instruction: 0xf64d4269 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ - vqdmulh.s d31, d31, d9 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + @ instruction: 0xf64ffb89 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ pop {r0, r1, r4, r5} │ │ │ │ @ instruction: 0xf04543f8 │ │ │ │ svclt 0x0000bb81 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ba4c │ │ │ │ + bl 0xfec7bc74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1be0986 │ │ │ │ + blx 0x1be0bae │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03a │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x17e09a6 │ │ │ │ + blx 0x17e0bce │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ - movtcs lr, #2222 @ 0x8ae │ │ │ │ + movtcs lr, #2226 @ 0x8b2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - mrrccs 6, 4, pc, r0, cr11 @ │ │ │ │ + mcrrmi 6, 4, pc, r8, cr11 @ │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcpl 2, cr15, [ip], #316 @ 0x13c │ │ │ │ + stcvc 2, cr15, [r4], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1fe0f20 │ │ │ │ + blx 0x1ae1148 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfe09e6 │ │ │ │ + blx 0xfe0c0e │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d16 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xbe0a04 │ │ │ │ + bllt 0xbe0c2c │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ bfc pc, (invalid: 22:3) @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7b7fb13 │ │ │ │ - blx 0xfeee0f7c │ │ │ │ + blx 0xfe9e11a4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bb30 │ │ │ │ + bl 0xfec7bd58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfff60a68 │ │ │ │ + blx 0xfff60c90 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ - movtcs lr, #2124 @ 0x84c │ │ │ │ + movtcs lr, #2128 @ 0x850 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - mrrccs 6, 4, pc, r0, cr11 @ │ │ │ │ + mcrrmi 6, 4, pc, r8, cr11 @ │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcpl 2, cr15, [ip], #316 @ 0x13c │ │ │ │ + stcvc 2, cr15, [r4], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x760fe4 │ │ │ │ + blx 0x26120c │ │ │ │ strtmi sl, [r9], -r5, lsl #16 │ │ │ │ - blx 0xff760aa8 │ │ │ │ + blx 0xff760cd0 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ bicslt pc, r0, r7, ror #16 │ │ │ │ vmax.s8 d20, d0, d1 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ - blmi 0x6a34d8 │ │ │ │ - blls 0x67ea20 │ │ │ │ + blmi 0x6a3700 │ │ │ │ + blls 0x67ec48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454030 │ │ │ │ ldmdblt r4, {r0, r3, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfece0afc │ │ │ │ + blx 0xfece0d24 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe9e0b14 │ │ │ │ + blx 0xfe9e0d3c │ │ │ │ @ instruction: 0xf196e7d7 │ │ │ │ - svclt 0x0000fa45 │ │ │ │ + svclt 0x0000fa31 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xf8dfb096 │ │ │ │ ldrmi ip, [pc], -ip, lsr #2 │ │ │ │ @ instruction: 0xf8dc2a03 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc054 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldcls 8, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x698bb0 │ │ │ │ + bcs 0x698dd8 │ │ │ │ stmdami r3, {r1, r4, ip, lr, pc}^ │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ - b 0xfe54aa9c │ │ │ │ + b 0xfe54acc4 │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ cmnle sl, r0 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1d60b78 │ │ │ │ - orrpl pc, r4, sp, asr #12 │ │ │ │ + blt 0x1d60da0 │ │ │ │ + cmnpvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ae0b8c │ │ │ │ + blx 0x1ae0db4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ - movtcs lr, #4026 @ 0xfba │ │ │ │ + movtcs lr, #4030 @ 0xfbe │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042f │ │ │ │ - vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d20, d0, d0[2] │ │ │ │ strls r0, [r2], #-3120 @ 0xfffff3d0 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcpl 2, cr15, [ip], #316 @ 0x13c │ │ │ │ + stcvc 2, cr15, [r4], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf986f196 │ │ │ │ + @ instruction: 0xf972f196 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x12e0bcc │ │ │ │ + blx 0x12e0df4 │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0x1060be0 │ │ │ │ + blx 0x1060e08 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x8a39dc │ │ │ │ - blls 0x67eb44 │ │ │ │ + blmi 0x8a3c04 │ │ │ │ + blls 0x67ed6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04541f0 │ │ │ │ ldrtmi fp, [r3], -r7, lsr #20 │ │ │ │ @ instruction: 0xf64d463a │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4640fa1b │ │ │ │ stc2 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - rsbne pc, r4, sp, asr #12 │ │ │ │ + subscc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04541f0 │ │ │ │ strtmi fp, [r1], -r7, lsl #20 │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x160c58 │ │ │ │ + blx 0x160e80 │ │ │ │ @ instruction: 0xf196e7c2 │ │ │ │ - svclt 0x0000f9a3 │ │ │ │ + svclt 0x0000f98f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r4, [r5], -r8 │ │ │ │ + ldrshteq r5, [r5], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bd5c │ │ │ │ + bl 0xfec7bf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf045461d │ │ │ │ @ instruction: 0xf114f9e7 │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4628f9d9 │ │ │ │ @ instruction: 0xff68f016 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9caf045 │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vqdmulh.s , q7, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ @ instruction: 0xf64db9bd │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4628f9b3 │ │ │ │ @ instruction: 0xff42f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9a2f045 │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf996f045 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - ldrhteq r5, [r5], -r4 │ │ │ │ + eorseq r5, r5, ip, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7be28 │ │ │ │ + bl 0xfec7c050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r8, r0, pc @ │ │ │ │ - blmi 0x14364a4 │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + blmi 0x14366cc │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andls r6, r5, #4784128 @ 0x490000 │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf97af045 │ │ │ │ @ instruction: 0xf64d9a05 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ - bcs 0x1a4d18 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ + bcs 0x1a4f40 │ │ │ │ @ instruction: 0xf644bf9d │ │ │ │ - vrsra.s64 d20, d8, #64 │ │ │ │ - bl 0x1e593c │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x1e5b64 │ │ │ │ @ instruction: 0xf64d0382 │ │ │ │ - svclt 0x008c5144 │ │ │ │ + svclt 0x008c713c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x1734f8d3 │ │ │ │ @ instruction: 0xf964f045 │ │ │ │ svclt 0x00181e23 │ │ │ │ stccs 3, cr2, [r8, #-4] │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ mrc2 0, 1, pc, cr2, cr6, {0} │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ cdpcs 14, 0, cr15, cr0, cr15, {7} │ │ │ │ @ instruction: 0xf64dd144 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ subcs pc, r0, #1130496 @ 0x114000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldrtcc pc, [r0], #1604 @ 0x644 @ │ │ │ │ + strtpl pc, [r8], #1604 @ 0x644 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - cdp 1, 9, cr15, cr4, cr4, {4} │ │ │ │ + cdp 1, 9, cr15, cr8, cr4, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ - strtmi pc, [r9], -r7, ror #16 │ │ │ │ + @ instruction: 0x4629f853 │ │ │ │ @ instruction: 0xf045a807 │ │ │ │ - blmi 0x823194 │ │ │ │ - blls 0x6fed64 │ │ │ │ + blmi 0x8233bc │ │ │ │ + blls 0x6fef8c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ ldmiblt ip!, {r0, r1, r2, r4, r8, fp, ip, sp, pc} │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf045 │ │ │ │ adcsle r2, sl, r0, lsl #28 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7b8f8ff │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7a0f8f3 │ │ │ │ - @ instruction: 0xf896f196 │ │ │ │ + @ instruction: 0xf882f196 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7bf70 │ │ │ │ + bl 0xfec7c198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0450440 │ │ │ │ @ instruction: 0x4630f8db │ │ │ │ mcr2 0, 3, pc, cr10, cr6, {0} @ │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8ccf045 │ │ │ │ @ instruction: 0xf184fab4 │ │ │ │ stmdbeq r9, {r3, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ vmul.i8 d27, d14, d28 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04540f8 │ │ │ │ @ instruction: 0xb1bfb8bd │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ ldc2l 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r0!, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db9e6 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [r7, r5, lsr #17] @ │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbpl pc, r8, sp, asr #12 │ │ │ │ + rsbvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf89af045 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r2, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldr pc, [r9, r7, lsl #17]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c040 │ │ │ │ + bl 0xfec7c268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf366c8 │ │ │ │ + blmi 0xf368f0 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64d4606 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldcls 0, cr0, [ip], {47} @ 0x2f │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf86ef045 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r1, asr #32 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf85ef045 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf893a805 │ │ │ │ - blcs 0x131a98 │ │ │ │ + blcs 0x131cc0 │ │ │ │ ldrtmi fp, [ip], -r8, lsl #30 │ │ │ │ - stc 1, cr15, [sl, #528]! @ 0x210 │ │ │ │ + stc 1, cr15, [lr, #528]! @ 0x210 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0031 │ │ │ │ - vqdmulh.s d20, d16, d0[6] │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ andls r0, r2, pc, lsr #24 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ vadd.i8 d26, d15, d5 │ │ │ │ - vmull.s8 , d16, d28 │ │ │ │ + vmull.s8 , d16, d20 │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf195c000 │ │ │ │ - qsub16mi pc, r1, r7 @ │ │ │ │ + strtmi pc, [r1], -r3, ror #30 │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x6a2fb4 │ │ │ │ - blls 0x67ef44 │ │ │ │ + blmi 0x6a31dc │ │ │ │ + blls 0x67f16c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04540f0 │ │ │ │ ldmdblt r5, {r0, r1, r2, r5, fp, ip, sp, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf81cf045 │ │ │ │ @ instruction: 0x4629e7bc │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf810f045 │ │ │ │ @ instruction: 0xf195e7b0 │ │ │ │ - svclt 0x0000ffb3 │ │ │ │ + svclt 0x0000ff9f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c138 │ │ │ │ + bl 0xfec7c360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr6, cr9, {2} │ │ │ │ svcls 0x0008461d │ │ │ │ @ instruction: 0xfff8f044 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adcpl pc, r8, sp, asr #12 │ │ │ │ + adcvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffeaf044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fd79 │ │ │ │ @ instruction: 0xf64db350 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4630ffdb │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf95cf7fc │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00caf044 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, ip, sp, asr #12 │ │ │ │ + addsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffc0f044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -pc, asr #26 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [r2, pc, lsr #31] @ │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r6, r3, lsr #31] @ │ │ │ │ - ldrsbteq r5, [r5], -r8 │ │ │ │ + ldrsbteq r5, [r5], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c20c │ │ │ │ + bl 0xfec7c434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf044461e │ │ │ │ @ instruction: 0xf114ff8f │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrtmi pc, [r0], -r1, lsl #31 @ │ │ │ │ ldc2 0, cr15, [r0, #-88] @ 0xffffffa8 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff72f044 │ │ │ │ @ instruction: 0x4628b15d │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ @ instruction: 0xf24efca5 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ vmax.f32 , q0, │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d21, d0, d0[6] │ │ │ │ + vmla.i d23, d0, d0[4] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vrecps.f32 , q7, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ @ instruction: 0xf64dbf53 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrtmi pc, [r0], -r9, asr #30 @ │ │ │ │ ldc2l 0, cr15, [r8], {22} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff38f044 │ │ │ │ ldrtmi lr, [r1], -r4, asr #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff2cf044 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c2f8 │ │ │ │ + bl 0xfec7c520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xff18f044 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adcpl pc, r8, sp, asr #12 │ │ │ │ + adcvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0af044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fc99 │ │ │ │ @ instruction: 0xf64db358 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4631fefb │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf880f7fc │ │ │ │ @ instruction: 0x4639481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vtst.8 , q7, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04440f8 │ │ │ │ @ instruction: 0xf64dbee9 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4628fedf │ │ │ │ stc2l 0, cr15, [lr], #-88 @ 0xffffffa8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr14, cr4, {2} │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr2, cr4, {2} │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - eorseq r5, r5, r8, ror r3 │ │ │ │ - ldrshteq r5, [r5], -ip │ │ │ │ + eorseq r5, r5, r0, ror r5 │ │ │ │ + ldrshteq r5, [r5], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ ldmdami pc!, {r0, r9, sl, lr} @ │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ andsls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ - blx 0xfe1e1252 │ │ │ │ + blx 0xfe1e147a │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ ldmib r0, {r1, r4, r6, ip, lr, pc}^ │ │ │ │ subcs r8, r0, #0, 18 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xffe6181c │ │ │ │ + bl 0xfff61a44 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrbtne pc, [ip], #-1613 @ 0xfffff9b3 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x12521c │ │ │ │ - ldrpl pc, [r4, #1613]! @ 0x64d │ │ │ │ - streq pc, [pc, #-704]! @ 0x124f64 │ │ │ │ + ldrbtcc pc, [r4], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x125444 │ │ │ │ + strvc pc, [ip, #1613]! @ 0x64d │ │ │ │ + streq pc, [pc, #-704]! @ 0x12518c │ │ │ │ strls r9, [r1, #-1026] @ 0xfffffbfe │ │ │ │ - strpl pc, [ip, #591]! @ 0x24f │ │ │ │ + strvc pc, [r4, #591]! @ 0x24f │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1959500 │ │ │ │ - strbmi pc, [fp], -r3, asr #27 @ │ │ │ │ + strbmi pc, [fp], -pc, lsr #27 @ │ │ │ │ stmdage r5, {r1, r6, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr2, cr4, {2} │ │ │ │ ldmib r6, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #18 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ - movtcs lr, #3028 @ 0xbd4 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + movtcs lr, #3032 @ 0xbd8 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ ldrmi r4, [r9], -r2, lsr #12 │ │ │ │ stmdage r5, {r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf64d9500 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vrshr.s64 d23, d28, #64 │ │ │ │ andls r0, r1, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf1952201 │ │ │ │ - strbmi pc, [r2], -r3, lsr #27 @ │ │ │ │ + strbmi pc, [r2], -pc, lsl #27 @ │ │ │ │ stmdage r5, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 6, cr15, cr2, cr4, {2} │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00184287 │ │ │ │ - blmi 0x376b24 │ │ │ │ - blls 0x67f324 │ │ │ │ + blmi 0x376d4c │ │ │ │ + blls 0x67f54c │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 3, cr15, cr4, cr4, {2} │ │ │ │ - ldc2l 1, cr15, [r8, #596] @ 0x254 │ │ │ │ + stc2l 1, cr15, [r4, #596] @ 0x254 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c4ec │ │ │ │ + bl 0xfec7c714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - vmin.s8 d20, d14, d4 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf64e4614 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ stcls 0, cr0, [r8, #-188] @ 0xffffff44 │ │ │ │ cdp2 0, 2, cr15, cr0, cr4, {2} │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf64bd210 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0x46210030 │ │ │ │ cdp2 0, 1, cr15, cr6, cr4, {2} │ │ │ │ - vmla.i8 , , │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + @ instruction: 0xf64fb9c5 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 0, cr15, cr12, cr4, {2} │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00d4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0e5 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7e6fdfd │ │ │ │ - sbcspl pc, r4, sp, asr #12 │ │ │ │ + sbcvc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #272]! @ 0x110 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff36f7ff │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #272]! @ 0x110 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ @ instruction: 0xf64d4b48 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf044a81e │ │ │ │ subcs pc, r0, #13376 @ 0x3440 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtne pc, [ip], -sp, asr #12 @ │ │ │ │ + ldrbtcc pc, [r4], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - bl 0x9619c4 │ │ │ │ + bl 0xa61bec │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9602 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.f d20, d0, d0[2] │ │ │ │ vqrshl.s8 d16, d16, d15 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ strls r0, [r1, #-1075] @ 0xfffffbcd │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - @ instruction: 0x4649fcf3 │ │ │ │ + @ instruction: 0x4649fcdf │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ svccs 0x000efdb3 │ │ │ │ @ instruction: 0xf644d838 │ │ │ │ - vrsra.s64 d20, d8, #64 │ │ │ │ - bl 0x1e60c0 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x1e62e8 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ cmnlt r9, #136, 14 @ 0x2200000 │ │ │ │ - adcspl pc, r0, sp, asr #12 │ │ │ │ + adcvc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #272]! @ 0x110 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf64dd13b │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf1b8fd95 │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #272] @ 0x110 │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d16 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 0, cr15, [r8, #-272]! @ 0xfffffef0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ - movtcs lr, #2764 @ 0xacc │ │ │ │ + movtcs lr, #2768 @ 0xad0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - stc2 1, cr15, [r6], #596 @ 0x254 │ │ │ │ + ldc2 1, cr15, [r2], {149} @ 0x95 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r6, #-272]! @ 0xfffffef0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ @ instruction: 0xf1b8fea3 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c7fd51 │ │ │ │ - ldc2l 1, cr15, [r4], #596 @ 0x254 │ │ │ │ + stc2l 1, cr15, [r0], #596 @ 0x254 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c6b4 │ │ │ │ + bl 0xfec7c8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [ip, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35531 @ 0x8acb @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -sp, lsr #26 │ │ │ │ - blx 0xff061548 │ │ │ │ + blx 0xff061770 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-272] @ 0xfffffef0 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r6, #-272] @ 0xfffffef0 │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [ip, fp, lsl #26] @ │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dffcff │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c4fcf3 │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r7, r7, ror #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c780 │ │ │ │ + bl 0xfec7c9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r6], {68} @ 0x44 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35429 @ 0x8a65 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -r7, asr #25 │ │ │ │ - blx 0x16e1614 │ │ │ │ + blx 0x16e183c │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #272 @ 0x110 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r0], #272 @ 0x110 │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [ip, r5, lsr #25] @ │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ bfi pc, r9, #25, #7 @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r4, sp, lsl #25] @ │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r7, r1, lsl #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c84c │ │ │ │ + bl 0xfec7ca74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r0], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35327 @ 0x89ff @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -r1, ror #24 │ │ │ │ @ instruction: 0xf9f0f016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r2, cr4 @ │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ mcrrlt 0, 4, pc, sl, cr4 @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dcfc3f │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dffc33 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r4, r7, lsr #24] @ │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ bfi pc, fp, (invalid: 24:7) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c918 │ │ │ │ + bl 0xfec7cb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ stc2 0, cr15, [sl], {68} @ 0x44 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35225 @ 0x8999 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4628fbfb │ │ │ │ @ instruction: 0xf98af016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffc6187e │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0xffc61aa6 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffa6188c │ │ │ │ + bllt 0xffa61ab4 │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dcfbd9 │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [pc, sp, asr #23] @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r4, r1, asr #23] @ │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c7fbb5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c9e4 │ │ │ │ + bl 0xfec7cc0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f7060 │ │ │ │ + blmi 0x10f7288 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ @ instruction: 0x4628fb9d │ │ │ │ @ instruction: 0xf92cf016 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x2c00fb8d │ │ │ │ @ instruction: 0xf64dd137 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ subcs pc, r0, #132096 @ 0x20400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtcc pc, [r0], #1604 @ 0x644 @ │ │ │ │ + strtpl pc, [r8], #1604 @ 0x644 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - ldm r0, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r4, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - ldrtmi pc, [r1], -r3, lsr #21 @ │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #21 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x82460c │ │ │ │ - blls 0x67f8ec │ │ │ │ + blmi 0x824834 │ │ │ │ + blls 0x67fb14 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ @ instruction: 0x4621bb53 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x13619c6 │ │ │ │ + blx 0x1361bee │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10619de │ │ │ │ + blx 0x1061c06 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xd619f6 │ │ │ │ + blx 0xd61c1e │ │ │ │ @ instruction: 0xf195e7a1 │ │ │ │ - svclt 0x0000fad3 │ │ │ │ + svclt 0x0000fabf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7caf8 │ │ │ │ + bl 0xfec7cd20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f7174 │ │ │ │ + blmi 0x10f739c │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ @ instruction: 0x4628fb13 │ │ │ │ @ instruction: 0xf8a2f016 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x2c00fb03 │ │ │ │ @ instruction: 0xf64dd137 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ subcs pc, r0, #1011712 @ 0xf7000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtcc pc, [r0], #1604 @ 0x644 @ │ │ │ │ + strtpl pc, [r8], #1604 @ 0x644 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - stmda r6, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda sl, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - @ instruction: 0x4631fa19 │ │ │ │ + ldrtmi pc, [r1], -r5, lsl #20 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x8244f8 │ │ │ │ - blls 0x67fa00 │ │ │ │ + blmi 0x824720 │ │ │ │ + blls 0x67fc28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ strtmi fp, [r1], -r9, asr #21 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff0e1ad8 │ │ │ │ + blx 0xff0e1d00 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfede1af0 │ │ │ │ + blx 0xfede1d18 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeae1b08 │ │ │ │ + blx 0xfeae1d30 │ │ │ │ @ instruction: 0xf195e7a1 │ │ │ │ - svclt 0x0000fa49 │ │ │ │ + svclt 0x0000fa35 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cc0c │ │ │ │ + bl 0xfec7ce34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0xb1a8ff6d │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf2400c2f │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0331 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ stccs 0, cr0, [r0], {47} @ 0x2f │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1fe1b60 │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + blt 0x1fe1d88 │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1ae1b88 │ │ │ │ + blt 0x1ae1db0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7cc80 │ │ │ │ + bl 0xfec7cea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [ip], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0449201 │ │ │ │ - bls 0x1a43f0 │ │ │ │ + bls 0x1a4618 │ │ │ │ @ instruction: 0xf64db9ea │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ stmiblt r4, {r0, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10e1bd8 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0x10e1e00 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444010 │ │ │ │ tstcs r0, r5, lsr sl │ │ │ │ @ instruction: 0xf7ff4610 │ │ │ │ stccs 15, cr15, [r0], {145} @ 0x91 │ │ │ │ strtmi sp, [r0], -r6, ror #1 │ │ │ │ mcr2 7, 1, pc, cr8, cr13, {7} @ │ │ │ │ svclt 0x0000e7ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ccf8 │ │ │ │ + bl 0xfec7cf20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ stcls 3, cr9, [sl, #-4] │ │ │ │ - blx 0x6e1c28 │ │ │ │ + blx 0x6e1e50 │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ stc2 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x461c3c │ │ │ │ + blx 0x461e64 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1e1c50 │ │ │ │ + blx 0x1e1e78 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ ldc2 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f8f044 │ │ │ │ vmul.i8 d27, d16, d5 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vmla.i8 , q15, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andlt r0, r3, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r4!, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff40f7ff │ │ │ │ svclt 0x0000e7f1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7cd90 │ │ │ │ + bl 0xfec7cfb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmiblt r8, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46194611 │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt r2, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xf9baf044 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ - andvs pc, r8, sp, asr #12 │ │ │ │ + andeq pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9b0f044 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf64dd11c │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf64df9a3 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ stccs 1, cr0, [r0, #-196] @ 0xffffff3c │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - addne pc, r4, sp, asr #12 │ │ │ │ + rsbscc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmiblt r0, {r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strb pc, [r8, sp, ror #29]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ce34 │ │ │ │ + bl 0xfec7d05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - vmin.s8 d20, d14, d4 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf64e4614 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ stcls 0, cr0, [r7, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf97cf044 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - subscs pc, r0, fp, asr #12 │ │ │ │ + submi pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf972f044 │ │ │ │ - andsvs pc, r4, sp, asr #12 │ │ │ │ + andeq pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf96cf044 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff8af7ff │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf962f044 │ │ │ │ - sbcvs pc, r8, pc, asr #4 │ │ │ │ + sbceq pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444030 │ │ │ │ rsbmi fp, r1, #1458176 @ 0x164000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ ldc2l 0, cr15, [ip, #-48] @ 0xffffffd0 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - adccc pc, r4, sp, asr #12 │ │ │ │ + addspl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf94af044 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cebc │ │ │ │ + bl 0xfec7d0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - vmin.s8 d20, d14, d4 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf64e4614 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf938f044 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - subscs pc, r0, fp, asr #12 │ │ │ │ + submi pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf92ef044 │ │ │ │ - sbcspl pc, r4, sp, asr #12 │ │ │ │ + sbcvc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf928f044 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff46f7ff │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf91ef044 │ │ │ │ - sbcvs pc, r8, pc, asr #4 │ │ │ │ + sbceq pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444030 │ │ │ │ rsbmi fp, r1, #344064 @ 0x54000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ ldc2 0, cr15, [r8, #-48] @ 0xffffffd0 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - adccc pc, r4, sp, asr #12 │ │ │ │ + addspl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf906f044 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cf44 │ │ │ │ + bl 0xfec7d16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - vmin.s8 d20, d14, d4 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf64e4614 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0449e06 │ │ │ │ pldw [r4, #-2291] @ 0xfffff70d │ │ │ │ eorsle r5, r1, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0440030 │ │ │ │ @ instruction: 0xf64df8e9 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d23, d16, d0[3] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ - bllt 0xff0a410c │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0xff0a4334 │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d8f044 │ │ │ │ vqdmulh.s , q0, q3 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vadd.i8 , q15, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ - vadd.i8 , , │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + @ instruction: 0xf64ff8c7 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt lr!, {r2, r6, ip, sp, lr, pc} │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0c4 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r6, pc, lsr #17]! @ │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ ldrb pc, [ip, r7, lsr #25] @ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 0, pc, cr6, cr15, {7} @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ - addvc pc, r0, lr, asr #4 │ │ │ │ + rsbsne pc, r8, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd780a │ │ │ │ mcrls 0, 0, r9, cr13, cr0, {1} │ │ │ │ @ instruction: 0xf88ef044 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23e │ │ │ │ - eorvs pc, r4, sp, asr #12 │ │ │ │ + andseq pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf884f044 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfe5e3e32 │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + blx 0xfe5e405a │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf87af044 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe363e46 │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + blx 0xfe36406e │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf870f044 │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0x20e3e5a │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + blx 0x20e4082 │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf866f044 │ │ │ │ vqdmulh.s , q0, q3 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vtst.8 , q7, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ - vtst.8 , , │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + @ instruction: 0xf64ff855 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt ip, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r1, r9, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0b7 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7e6f83d │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d0e0 │ │ │ │ + bl 0xfec7d308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0449d04 │ │ │ │ vadd.i8 d31, d14, d21 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ andcs r0, r0, #149 @ 0x95 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ - bllt 0x20644b0 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x20646d8 │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf812f044 │ │ │ │ vmla.i8 d27, d16, d13 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vadd.i8 d31, d14, d7 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0434070 │ │ │ │ qsub8mi fp, r9, pc @ │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfff4f043 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00ecf043 │ │ │ │ - rscspl pc, r8, sp, asr #12 │ │ │ │ + rscsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffe6f043 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ - andvs pc, r8, sp, asr #12 │ │ │ │ + andeq pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffdcf043 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf64dd114 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf64dffcf │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [r1, r5, asr #31]! │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r0, r1, lsr #26]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d1cc │ │ │ │ + bl 0xfec7d3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0xb1a8fc8d │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf2400c2f │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0xf64d0331 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vcge.s8 d16, d14, d17 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stccs 0, cr0, [r0], {47} @ 0x2f │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x009af043 │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0086f043 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf64d4b85 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ svcls 0x00204615 │ │ │ │ ldmdbge lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff6af043 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf64d80e4 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf1b8ff5d │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ @ instruction: 0xf6448090 │ │ │ │ - vrsra.s64 d20, d8, #64 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ @ instruction: 0x06220335 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ vrecps.f32 , q0, │ │ │ │ - vmvn.i32 , #134217728 @ 0x08000000 │ │ │ │ - @ instruction: 0xf64d0631 │ │ │ │ - @ instruction: 0x46316150 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmin.s8 d16, d14, d17 │ │ │ │ + ldrtmi r0, [r1], -r8, asr #2 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmin.s8 , q0, q12 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmin.s8 , q0, q8 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ svclt 0x00480031 │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ svcvc 0x0080f414 │ │ │ │ @ instruction: 0x37c4f8d3 │ │ │ │ - @ instruction: 0xf64dac05 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + @ instruction: 0xf24eac05 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ svclt 0x0008022f │ │ │ │ @ instruction: 0xf6484602 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d0033 │ │ │ │ - vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + vbic.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf043052f │ │ │ │ subcs pc, r0, #41, 30 @ 0xa4 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldcl 1, cr15, [ip], #-524 @ 0xfffffdf4 │ │ │ │ + stc 1, cr15, [r0], {131} @ 0x83 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xf64d4620 │ │ │ │ - vbic.i32 q11, #786432 @ 0x000c0000 │ │ │ │ + vmax.s8 d20, d14, d16 │ │ │ │ + vbic.i32 q8, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strpl pc, [ip, #591]! @ 0x24f │ │ │ │ + strvc pc, [r4, #591]! @ 0x24f │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1949500 │ │ │ │ - ldrbmi pc, [r1], -pc, asr #28 @ │ │ │ │ + @ instruction: 0x4651fe3b │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ @ instruction: 0xf642ff0f │ │ │ │ - blx 0x9eee30 │ │ │ │ + blx 0x9ef058 │ │ │ │ ldrbeq pc, [fp, r8, lsl #6] @ │ │ │ │ @ instruction: 0xf1b9d569 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf64d808e │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ svccs 0x0000fefb │ │ │ │ @ instruction: 0xf64dd169 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ subcs pc, r0, #3824 @ 0xef0 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mcrr 1, 8, pc, r2, cr3 @ │ │ │ │ + mcrr 1, 8, pc, r6, cr3 @ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r2], -r0, lsr #12 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1944619 │ │ │ │ - @ instruction: 0x4639fe19 │ │ │ │ + ldrtmi pc, [r9], -r5, lsl #28 @ │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ - blmi 0xe65cf8 │ │ │ │ - blls 0x680200 │ │ │ │ + blmi 0xe65f20 │ │ │ │ + blls 0x680428 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04347f0 │ │ │ │ strtmi fp, [r1], -r9, asr #29 │ │ │ │ - eorseq pc, r8, r0, asr #4 │ │ │ │ + eorscs pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf043ac05 │ │ │ │ subcs pc, r0, #3088 @ 0xc10 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc 1, cr15, [r4], {131} @ 0x83 │ │ │ │ - ldrbtcc pc, [r8], -r0, asr #4 @ │ │ │ │ + ldc 1, cr15, [r8], {131} @ 0x83 │ │ │ │ + ldrbtpl pc, [r0], -r0, asr #4 @ │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - @ instruction: 0xf64d9302 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vcgt.s8 d25, d14, d2 │ │ │ │ + vbic.i32 q8, #1024 @ 0x00000400 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - strpl pc, [ip, #591]! @ 0x24f │ │ │ │ + strvc pc, [r4, #591]! @ 0x24f │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1949500 │ │ │ │ - @ instruction: 0x4651fddf │ │ │ │ + ldrbmi pc, [r1], -fp, asr #27 @ │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ @ instruction: 0xf1b9fe9f │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ svccs 0x0000fe91 │ │ │ │ @ instruction: 0x4639d095 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr4, cr3, {2} │ │ │ │ @ instruction: 0x4629e793 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr8, cr3, {2} │ │ │ │ @ instruction: 0x4648e719 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe776feb3 │ │ │ │ - mrc2 1, 0, pc, cr6, cr4, {4} │ │ │ │ + mcr2 1, 0, pc, cr2, cr4, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7d470 │ │ │ │ + bl 0xfec7d698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0439301 │ │ │ │ stmdami pc, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xffa4f7fa │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr12, cr3, {2} │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0434010 │ │ │ │ tstcs r1, r3, asr #28 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ @ instruction: 0xe7f1fe7f │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d4d4 │ │ │ │ + bl 0xfec7d6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xdb7b5c │ │ │ │ + blmi 0xdb7d84 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ cdp2 0, 2, cr15, cr4, cr3, {2} │ │ │ │ stmdami fp!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf64d2200 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf7fa042f │ │ │ │ subcs pc, r0, #412 @ 0x19c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x1ce2924 │ │ │ │ + bl 0x1de2b4c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d20, d0, d0[2] │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vmull.s8 , d16, d28 │ │ │ │ + vmull.s8 , d16, d20 │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf194c000 │ │ │ │ - @ instruction: 0x4639fd3f │ │ │ │ + ldrtmi pc, [r9], -fp, lsr #26 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - bllt 0x4e5b44 │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + bllt 0x4e5d6c │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0434621 │ │ │ │ ldmiblt sp!, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #268]! @ 0x10c │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d3 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [ip, #268] @ 0x10c │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ sbcsle r2, pc, r0, lsl #26 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf194e7e4 │ │ │ │ - svclt 0x0000fd75 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d5b8 │ │ │ │ + bl 0xfec7d7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - vmin.s8 d20, d14, d4 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf64e4614 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ ldc2 0, cr15, [sl, #268]! @ 0x10c │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r6, lsr #4 │ │ │ │ - subscs pc, r0, fp, asr #12 │ │ │ │ + submi pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #268]! @ 0x10c │ │ │ │ - sbcspl pc, r4, sp, asr #12 │ │ │ │ + sbcvc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #268]! @ 0x10c │ │ │ │ vqdmulh.s , q0, │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vmla.f32 d31, d30, d15 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ - vmla.f32 d31, d31, d9 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + @ instruction: 0xf64ffd99 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 0, cr15, [r0, #268] @ 0x10c │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0cf │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r1, lsl #27]! @ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d658 │ │ │ │ + bl 0xfec7d880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r0, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stmdavs sp!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9515 │ │ │ │ @ instruction: 0xf0150500 │ │ │ │ strmi pc, [r7], -r3, asr #20 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0x4604fa39 │ │ │ │ - addvs pc, r0, sp, asr #12 │ │ │ │ + rsbseq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf0436826 │ │ │ │ subcs pc, r0, #5312 @ 0x14c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - b 0xfe9e2abc │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + b 0xfeae2ce4 │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - @ instruction: 0x4639fc75 │ │ │ │ + ldrtmi pc, [r9], -r1, ror #24 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ mcrcs 13, 0, pc, cr2, cr5, {1} @ │ │ │ │ stmdale r5, {r3, r4, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #28 │ │ │ │ - addsvs pc, r4, sp, asr #12 │ │ │ │ + addeq pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #-268]! @ 0xfffffef4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [sl, #-268] @ 0xfffffef4 │ │ │ │ - addsvs pc, ip, sp, asr #12 │ │ │ │ + addseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0xf043e7e8 │ │ │ │ @ instruction: 0x4621fd11 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - b 0x1a62b38 │ │ │ │ + b 0x1b62d60 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64d2201 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d20, d0, d0[2] │ │ │ │ andls r0, r2, r0, lsr r4 │ │ │ │ strls sl, [r1], #-2053 @ 0xfffff7fb │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - @ instruction: 0x4639fc33 │ │ │ │ + @ instruction: 0x4639fc1f │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - @ instruction: 0xf64dfcf3 │ │ │ │ - vaddl.s8 q11, d16, d12 │ │ │ │ + vfma.f32 , q15, │ │ │ │ + vaddl.s8 q8, d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r1, sp, ror #25] @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ - movtcs lr, #2624 @ 0xa40 │ │ │ │ + movtcs lr, #2628 @ 0xa44 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d1, d0 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-561 @ 0xfffffdcf │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ - ldc2 1, cr15, [r6], {148} @ 0x94 │ │ │ │ + stc2 1, cr15, [r2], {148} @ 0x94 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r6], {67} @ 0x43 │ │ │ │ @ instruction: 0xf194e7aa │ │ │ │ - svclt 0x0000fc79 │ │ │ │ + svclt 0x0000fc65 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7d7ac │ │ │ │ + bl 0xfec7d9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ ldc2 0, cr15, [lr], #268 @ 0x10c │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adcpl pc, r8, sp, asr #12 │ │ │ │ + adcvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #268 @ 0x10c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fa3f │ │ │ │ @ instruction: 0xf64db3b0 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ orrlt pc, r5, r1, lsr #25 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf9d4f7fb │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ vceq.f32 d31, d14, d17 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04340f8 │ │ │ │ @ instruction: 0xf64dbc8f │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d21, d0, d0[6] │ │ │ │ + vmla.i d23, d0, d0[4] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r7, r5, lsl #25]! @ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, ip, sp, asr #12 │ │ │ │ + addsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r9, lsl #20 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r9, ror #24] @ │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, sp, #24, #27 │ │ │ │ - ldrshteq r5, [r5], -ip │ │ │ │ + ldrshteq r5, [r5], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7d898 │ │ │ │ + bl 0xfec7dac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ mcrr2 0, 4, pc, r8, cr3 @ │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adcpl pc, r8, sp, asr #12 │ │ │ │ + adcvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r9, asr #19 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf64db9b5 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r0!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r2], {67} @ 0x43 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r7, lsl #24]! @ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, ip, sp, asr #12 │ │ │ │ + addsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x6285a │ │ │ │ + blx 0x62a82 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -fp, lsl #19 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [pc, fp, ror #23]! │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, pc, #23, #20 │ │ │ │ - ldrshteq r5, [r5], -ip │ │ │ │ + ldrshteq r5, [r5], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d994 │ │ │ │ + bl 0xfec7dbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x10b801c │ │ │ │ + blmi 0x10b8244 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ strtmi pc, [r0], -r5, asr #23 │ │ │ │ @ instruction: 0xf954f015 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ subcs pc, r0, #185344 @ 0x2d400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - stmdb r4, {r0, r1, r7, r8, ip, sp, lr, pc} │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + stmdb r8, {r0, r1, r7, r8, ip, sp, lr, pc} │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - @ instruction: 0x4639fad7 │ │ │ │ + ldrtmi pc, [r9], -r3, asr #21 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ subcs pc, r0, #154624 @ 0x25c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmia sl!, {r0, r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia lr!, {r0, r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d0, d5 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [r1, #-561] @ 0xfffffdcf │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - ldrtmi pc, [r1], -r1, asr #21 @ │ │ │ │ + ldrtmi pc, [r1], -sp, lsr #21 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - blmi 0x6a5648 │ │ │ │ - blls 0x6808b0 │ │ │ │ + blmi 0x6a5870 │ │ │ │ + blls 0x680ad8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ ldmdblt r4, {r0, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ae2986 │ │ │ │ + blx 0x1ae2bae │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x17e299e │ │ │ │ + blx 0x17e2bc6 │ │ │ │ @ instruction: 0xf194e7a3 │ │ │ │ - svclt 0x0000fafd │ │ │ │ + svclt 0x0000fae9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7daa4 │ │ │ │ + bl 0xfec7dccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ - blx 0x11e29ce │ │ │ │ + blx 0x11e2bf6 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adcpl pc, r8, sp, asr #12 │ │ │ │ + adcvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xe629ea │ │ │ │ + blx 0xe62c12 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r3, asr #17 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xa62a0a │ │ │ │ + blx 0xa62c32 │ │ │ │ @ instruction: 0xf64db9b5 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r0!, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ ldc2 7, cr15, [lr], {250} @ 0xfa │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x462a38 │ │ │ │ + bllt 0x462c60 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r1, lsl #22]! @ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, ip, sp, asr #12 │ │ │ │ + addsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffee2a64 │ │ │ │ + blx 0xffee2c8c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r5, lsl #17 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [pc, r5, ror #21]! │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, r9, #21, #20 │ │ │ │ - ldrshteq r5, [r5], -ip │ │ │ │ + ldrshteq r5, [r5], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0430440 │ │ │ │ ldrtmi pc, [r0], -r1, asr #21 @ │ │ │ │ @ instruction: 0xf850f015 │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ - blx 0xfee654a8 │ │ │ │ + blx 0xfee656d0 │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fa0949 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe9e2b0c │ │ │ │ + blt 0xfe9e2d34 │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ @ instruction: 0xf1b8ffd5 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe562b30 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0xfe562d58 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe362b40 │ │ │ │ + blt 0xfe362d68 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vpmin.s8 , q7, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04341f0 │ │ │ │ stmiblt r6, {r0, r2, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1be2b7c │ │ │ │ + blx 0x1be2da4 │ │ │ │ @ instruction: 0xf64de7b7 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d21, d0, d0[6] │ │ │ │ + vmla.i d23, d0, d0[4] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf1b8fa5f │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ ldrtmi lr, [r1], -r0, asr #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1562bb0 │ │ │ │ + blx 0x1562dd8 │ │ │ │ svclt 0x0000e79d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7dcb0 │ │ │ │ + bl 0xfec7ded8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [lr], -pc, lsr #32 │ │ │ │ @ instruction: 0x5708e9dd │ │ │ │ @ instruction: 0xf0439201 │ │ │ │ - bls 0x1a53bc │ │ │ │ + bls 0x1a55e4 │ │ │ │ strbeq pc, [r0], #-5 @ │ │ │ │ svceq 0x0064f112 │ │ │ │ ldrmi sp, [r1], -pc, lsr #32 │ │ │ │ - adcpl pc, r8, sp, asr #12 │ │ │ │ + adcvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xbe2bfc │ │ │ │ + blx 0xbe2e24 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ cmnplt r8, #740 @ p-variant is OBSOLETE @ 0x2e4 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ - blx 0xfee6537c │ │ │ │ + blx 0xfee655a4 │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fa0949 │ │ │ │ stmdblt r4, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ mvnslt fp, fp, lsl #20 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff3ef7fa │ │ │ │ @ instruction: 0xf64de7f0 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0x4630f9fb │ │ │ │ @ instruction: 0xff8af014 │ │ │ │ bicle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db9ae │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [lr, fp, ror #19] @ │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbpl pc, r8, sp, asr #12 │ │ │ │ + rsbvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f043 │ │ │ │ ldrtmi lr, [r1], -sl, asr #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9d4f043 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7dda8 │ │ │ │ + bl 0xfec7dfd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ stcls 7, cr6, [sl], {8} │ │ │ │ @ instruction: 0xf9bef043 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r4, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4611 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf043022f │ │ │ │ strtmi pc, [r8], -pc, lsr #19 │ │ │ │ @ instruction: 0xff3ef014 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r8!, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - blx 0xa64bfa │ │ │ │ + blx 0xa64e22 │ │ │ │ andcs r4, r0, #2490368 @ 0x260000 │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ ldmiblt r4, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf98af043 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ strtmi fp, [r1], -r1, lsl #19 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf976f043 │ │ │ │ @ instruction: 0xf64de7ea │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strtmi pc, [r8], -fp, ror #18 │ │ │ │ mrc2 0, 7, pc, cr10, cr4, {0} │ │ │ │ @ instruction: 0xd1bb2800 │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, fp, #18, #27 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ str pc, [lr, pc, asr #18]! │ │ │ │ - mlaseq r5, r4, r4, r5 │ │ │ │ - eorseq r5, r5, r8, ror #9 │ │ │ │ + eorseq r5, r5, ip, lsl #13 │ │ │ │ + eorseq r5, r5, r0, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7deb8 │ │ │ │ + bl 0xfec7e0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4], {73} @ 0x49 │ │ │ │ @ instruction: 0xf043461e │ │ │ │ @ instruction: 0xf115f939 │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrtmi pc, [r0], -fp, lsr #18 @ │ │ │ │ mrc2 0, 5, pc, cr10, cr4, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd049 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmiblt ip!, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf910f043 │ │ │ │ tstcs r1, r8 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r4, {r0, r1, r6, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vrhadd.s8 , q8, │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vtst.8 , q15, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0434070 │ │ │ │ @ instruction: 0xf64db8eb │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrtmi pc, [r0], -r1, ror #17 @ │ │ │ │ mrc2 0, 3, pc, cr0, cr4, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f043 │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8c4f043 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7dfc8 │ │ │ │ + bl 0xfec7e1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf043461c │ │ │ │ @ instruction: 0x4630f8b1 │ │ │ │ mcr2 0, 2, pc, cr0, cr4, {0} @ │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf114f8a1 │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0x4628f893 │ │ │ │ mcr2 0, 1, pc, cr2, cr4, {0} @ │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf884f043 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdalt ip!, {r0, r1, r6, ip, sp, lr, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, ip, sp, asr #12 │ │ │ │ + addsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf872f043 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ strmi pc, [r1], -r1, lsl #28 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ vpadd.i8 d27, d0, d5 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrb pc, [fp, r1, ror #16] @ │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, r5, #16, #19 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ str pc, [r6, r9, asr #16]! │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xe7b7f83d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e0d4 │ │ │ │ + bl 0xfec7e2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14b8758 │ │ │ │ + blmi 0x14b8980 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x571ce9dd │ │ │ │ @ instruction: 0xf824f043 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adcpl pc, r8, sp, asr #12 │ │ │ │ + adcvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf816f043 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r5, lsr #27 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf806f043 │ │ │ │ teqle r7, r0, lsl #26 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfffaf042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf644a805 │ │ │ │ - @ instruction: 0xf2c034b0 │ │ │ │ + vaddhn.i16 d21, q8, q12 │ │ │ │ @ instruction: 0xf1820433 │ │ │ │ - movtcs lr, #3402 @ 0xd4a │ │ │ │ + movtcs lr, #3406 @ 0xd4e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d0 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ vqadd.s8 d16, d15, d17 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff1cf193 │ │ │ │ + @ instruction: 0xff08f193 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffdcf042 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d28 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00ccf042 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r5, r1, asr #31] @ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, ip, sp, asr #12 │ │ │ │ + addsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffb6f042 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r5, asr #26 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldr pc, [sp, r5, lsr #31] │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe791ff99 │ │ │ │ - @ instruction: 0xff3cf193 │ │ │ │ + @ instruction: 0xff28f193 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf64d4b47 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf042691e │ │ │ │ subcs pc, r0, #492 @ 0x1ec │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbne pc, [ip, #-1613]! @ 0xfffff9b3 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x126d9c │ │ │ │ - stcl 1, cr15, [sl], {130} @ 0x82 │ │ │ │ + ldrbcc pc, [r4, #-1613]! @ 0xfffff9b3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x126fc4 │ │ │ │ + stcl 1, cr15, [lr], {130} @ 0x82 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9502 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d20, d0, d0[2] │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - stmdage r5, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r5, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0424641 │ │ │ │ shsaxmi pc, r8, sp @ │ │ │ │ stc2l 0, cr15, [ip], #80 @ 0x50 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff50f042 │ │ │ │ @ instruction: 0xf64dbb9e │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ subcs pc, r0, #276 @ 0x114 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [r8], {130} @ 0x82 │ │ │ │ + ldc 1, cr15, [ip], {130} @ 0x82 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d0, d5 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-305 @ 0xfffffecf │ │ │ │ @ instruction: 0xf6449102 │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - strbmi pc, [r9], -fp, ror #28 @ │ │ │ │ + @ instruction: 0x4649fe57 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ - blmi 0x766d9c │ │ │ │ - blls 0x68115c │ │ │ │ + blmi 0x766fc4 │ │ │ │ + blls 0x681384 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04243f0 │ │ │ │ shadd16mi fp, r1, fp │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff10f042 │ │ │ │ ldmdblt pc!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldr pc, [r5, r7, lsl #30]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr14, cr2, {2} │ │ │ │ @ instruction: 0xf193e7ac │ │ │ │ - svclt 0x0000fea1 │ │ │ │ + svclt 0x0000fe8d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmib sp, {r7, ip, pc}^ │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0420300 │ │ │ │ @ instruction: 0xf114fedd │ │ │ │ subsle r0, pc, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strtmi pc, [r8], -pc, asr #29 │ │ │ │ mrrc2 0, 1, pc, lr, cr4 @ │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ subcs pc, r0, #3056 @ 0xbf0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtne pc, [ip], -sp, asr #12 @ │ │ │ │ + ldrbtcc pc, [r4], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - stc 1, cr15, [lr], {130} @ 0x82 │ │ │ │ + ldc 1, cr15, [r2], {130} @ 0x82 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9602 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.f d20, d0, d0[2] │ │ │ │ vqrshl.s8 d16, d16, d15 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ strls r0, [r1, #-1075] @ 0xfffffbcd │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - ldrtmi pc, [r9], -r1, ror #27 @ │ │ │ │ + ldrtmi pc, [r9], -sp, asr #27 @ │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ subcs pc, r0, #2576 @ 0xa10 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xffe63814 │ │ │ │ + bl 0xfff63a3c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - strbmi pc, [r1], -pc, asr #27 @ │ │ │ │ + @ instruction: 0x4641fdbb │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ andcs pc, r1, #2288 @ 0x8f0 │ │ │ │ @ instruction: 0x4649481f │ │ │ │ @ instruction: 0xf814f7fa │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d31 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 7, cr15, cr10, cr2, {2} │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, ip, sp, asr #12 │ │ │ │ + addsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr0, cr2, {2} │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr0, cr2, {2} │ │ │ │ @ instruction: 0x4629e79f │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr4, cr2, {2} │ │ │ │ @ instruction: 0xf193e793 │ │ │ │ - svclt 0x0000fdf7 │ │ │ │ + svclt 0x0000fde3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r5, [r5], -ip │ │ │ │ + ldrshteq r5, [r5], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7e4b4 │ │ │ │ + bl 0xfec7e6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r4, [pc], -r6, lsl #12 │ │ │ │ cdp2 0, 3, cr15, cr10, cr2, {2} │ │ │ │ svceq 0x0064f115 │ │ │ │ strtmi sp, [r9], -r0, asr #32 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adcpl pc, r8, sp, asr #12 │ │ │ │ + adcvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr12, cr2, {2} │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601fbbb │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr12, cr2, {2} │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adcpl pc, r8, sp, asr #12 │ │ │ │ + adcvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr14, cr2, {2} │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fb9d │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #264]! @ 0x108 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [r6, #264]! @ 0x108 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, ip, sp, asr #12 │ │ │ │ + addsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #264]! @ 0x108 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601fb7b │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ @ instruction: 0xf64dbb97 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ sbfx pc, fp, #27, #30 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, ip, sp, asr #12 │ │ │ │ + addsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #264] @ 0x108 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fb5f │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , q0, q3 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7bffdbf │ │ │ │ vmin.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7b3fdb3 │ │ │ │ @ instruction: 0xf64d4639 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r9, r7, lsr #27] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e600 │ │ │ │ + bl 0xfec7e828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15f8c84 │ │ │ │ + blmi 0x15f8eac │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x471ce9dd │ │ │ │ stc2 0, cr15, [lr, #264] @ 0x108 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -sp, lsl #22 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #-264]! @ 0xfffffef8 │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #-264]! @ 0xfffffef8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf644a805 │ │ │ │ - @ instruction: 0xf2c034b0 │ │ │ │ + vaddhn.i16 d21, q8, q12 │ │ │ │ @ instruction: 0xf1820433 │ │ │ │ - movtcs lr, #2738 @ 0xab2 │ │ │ │ + movtcs lr, #2742 @ 0xab6 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d0 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ vqadd.s8 d16, d15, d17 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2 1, cr15, [r4], {147} @ 0x93 │ │ │ │ + ldc2l 1, cr15, [r0], #-588 @ 0xfffffdb4 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4, #-264] @ 0xfffffef8 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q7, q2 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r4, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r5, r9, lsr #26] @ │ │ │ │ @ instruction: 0xf64db9b5 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe79dfd1d │ │ │ │ @ instruction: 0xf64db9b6 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7a1fd11 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r5, r5, lsl #26] │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe789fcf9 │ │ │ │ - ldc2 1, cr15, [ip], {147} @ 0x93 │ │ │ │ + stc2 1, cr15, [r8], {147} @ 0x93 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e764 │ │ │ │ + bl 0xfec7e98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [lr], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ svcls 0x000a4508 │ │ │ │ stc2l 0, cr15, [r0], #264 @ 0x108 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4611 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf042022f │ │ │ │ @ instruction: 0x4630fcd1 │ │ │ │ - blx 0x19635f8 │ │ │ │ + blx 0x1963820 │ │ │ │ suble r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xf114fcc1 │ │ │ │ suble r0, r3, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0x4628fcb3 │ │ │ │ - blx 0x11e3634 │ │ │ │ + blx 0x11e385c │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd042 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stmdami lr!, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04240f0 │ │ │ │ @ instruction: 0xf64dbc95 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrtmi pc, [r0], -fp, lsl #25 @ │ │ │ │ - blx 0x7e3684 │ │ │ │ + blx 0x7e38ac │ │ │ │ @ instruction: 0xd1b92800 │ │ │ │ @ instruction: 0xf64dbb96 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7b8fc7b │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, ip, sp, asr #12 │ │ │ │ + addsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ @ instruction: 0x4601f9ff │ │ │ │ @ instruction: 0xd1bc2800 │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ sbfx pc, pc, #24, #27 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ sbfx pc, r3, #24, #15 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r4, r7, asr #24] │ │ │ │ - ldrshteq r5, [r5], -ip │ │ │ │ + ldrshteq r5, [r5], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e8c4 │ │ │ │ + bl 0xfec7eaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ - blmi 0x15f8f40 │ │ │ │ + blmi 0x15f9168 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ @ instruction: 0xf0420300 │ │ │ │ ldrtmi pc, [r0], -sp, lsr #24 @ │ │ │ │ @ instruction: 0xf9bcf014 │ │ │ │ rsbsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stccs 12, cr15, [r0], {29} │ │ │ │ @ instruction: 0xf414d060 │ │ │ │ strtmi r4, [r0], -r0, asr #7 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ movwls r2, #20736 @ 0x5100 │ │ │ │ @ instruction: 0xf94af7fa │ │ │ │ ldmdblt fp!, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand , q7, │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [r0], {66} @ 0x42 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ strbne sl, [lr, r7, lsl #16]! │ │ │ │ - ldmdb r2, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + ldmdb r6, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - @ instruction: 0xf64d9302 │ │ │ │ - vsubw.s8 q11, q8, d24 │ │ │ │ + vcgt.s8 d25, d14, d2 │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - @ instruction: 0xf426fb21 │ │ │ │ + @ instruction: 0xf426fb0d │ │ │ │ vbic.i32 q11, #223 @ 0x000000df │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf042a807 │ │ │ │ - bleq 0xba66fc │ │ │ │ + bleq 0xba6924 │ │ │ │ tstpl r6, r1, asr #20 │ │ │ │ stmdage r7, {r6, r9, sp} │ │ │ │ tstpeq r7, r5, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ - stmdb r8!, {r1, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb ip!, {r1, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2055 @ 0xfffff7f9 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - vrhadd.s8 d25, d3, d2 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + @ instruction: 0xf6439102 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - @ instruction: 0x4629fafb │ │ │ │ + strtmi pc, [r9], -r7, ror #21 │ │ │ │ @ instruction: 0xf042a807 │ │ │ │ @ instruction: 0xe7a9fbbb │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbpl pc, r8, sp, asr #12 │ │ │ │ + rsbvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfed638ee │ │ │ │ + blx 0xfed63b16 │ │ │ │ ldmdblt r6, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfea63906 │ │ │ │ + blx 0xfea63b2e │ │ │ │ ldrtmi lr, [r1], -r5, lsl #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe76391e │ │ │ │ + blx 0xfe763b46 │ │ │ │ @ instruction: 0xf193e779 │ │ │ │ - svclt 0x0000fb3b │ │ │ │ + svclt 0x0000fb27 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf64d4b49 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ - blx 0x1fe395a │ │ │ │ + blx 0x1fe3b82 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmvn.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf182062f │ │ │ │ - movtcs lr, #2250 @ 0x8ca │ │ │ │ + movtcs lr, #2254 @ 0x8ce │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xfe863ed0 │ │ │ │ + blx 0xfe3640f8 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x1863996 │ │ │ │ + blx 0x1863bbe │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ - movtcs lr, #2224 @ 0x8b0 │ │ │ │ + movtcs lr, #2228 @ 0x8b4 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfe3e3ef4 │ │ │ │ + blx 0x1ee411c │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x13e39ba │ │ │ │ + blx 0x13e3be2 │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf007e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ - @ instruction: 0xf64d0003 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vhadd.s8 d16, d14, d3 │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ - blmi 0xa665c0 │ │ │ │ - blls 0x681938 │ │ │ │ + blmi 0xa667e8 │ │ │ │ + blls 0x681b60 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04243f0 │ │ │ │ - @ instruction: 0xf64dbb2d │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ + vqdmulh.s d27, d14, d29 │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r8, r7, lsr #22]! @ │ │ │ │ - sbcvs pc, r0, sp, asr #12 │ │ │ │ + adcseq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x963a0e │ │ │ │ - @ instruction: 0xf64de7e1 │ │ │ │ - vmla.i d22, d16, d0[3] │ │ │ │ + blx 0x963c36 │ │ │ │ + vabd.s8 q15, q15, │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ bfi pc, r9, #22, #5 @ │ │ │ │ - sbcsvs pc, r8, sp, asr #12 │ │ │ │ + sbcseq pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x5e3a2a │ │ │ │ + blx 0x5e3c52 │ │ │ │ @ instruction: 0xf193e7d3 │ │ │ │ - subcs pc, r0, #741376 @ 0xb5000 │ │ │ │ + subcs pc, r0, #659456 @ 0xa1000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmda r2!, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda r6!, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64d9102 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - @ instruction: 0x4639fa35 │ │ │ │ + ldrtmi pc, [r9], -r1, lsr #20 @ │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ @ instruction: 0xe7b6faf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdapl r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ - blx 0xff8e3a90 │ │ │ │ + blx 0xff8e3cb8 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff4e3ab0 │ │ │ │ + blx 0xff4e3cd8 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d051 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff0e3ad0 │ │ │ │ + blx 0xff0e3cf8 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ strmi pc, [r1], -sp, asr #16 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfece3af0 │ │ │ │ + blx 0xfece3d18 │ │ │ │ andcs r4, r0, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf7f94641 │ │ │ │ stmiblt ip, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe8e3b10 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + blx 0xfe8e3d38 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe6e3b20 │ │ │ │ + blt 0xfe6e3d48 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ vpmax.s8 d31, d30, d11 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04241f0 │ │ │ │ - bllt 0x6d644c │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x6d6674 │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1f63b5c │ │ │ │ - bllt 0x7218f8 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1f63d84 │ │ │ │ + bllt 0x721b20 │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1c63b74 │ │ │ │ - bllt 0x6a1920 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1c63d9c │ │ │ │ + bllt 0x6a1b48 │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1963b8c │ │ │ │ + blx 0x1963db4 │ │ │ │ @ instruction: 0x4631e7b0 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1663ba4 │ │ │ │ + blx 0x1663dcc │ │ │ │ ldrtmi lr, [r9], -r4, lsl #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1363bbc │ │ │ │ + blx 0x1363de4 │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1063bd4 │ │ │ │ + blx 0x1063dfc │ │ │ │ svclt 0x0000e78c │ │ │ │ - mlaseq r5, ip, r5, r5 │ │ │ │ + mlaseq r5, r4, r7, r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ecdc │ │ │ │ + bl 0xfec7ef04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19f9364 │ │ │ │ + blmi 0x19f958c │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x461ce9dd │ │ │ │ - blx 0x963c0c │ │ │ │ + blx 0x963e34 │ │ │ │ svceq 0x0064f115 │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0x4638fa11 │ │ │ │ @ instruction: 0xffa0f013 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x163c4c │ │ │ │ + blx 0x163e74 │ │ │ │ subsle r2, pc, r0, lsl #24 │ │ │ │ strbmi pc, [r0, #1044] @ 0x414 @ │ │ │ │ svclt 0x000c4620 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xff2ef7f9 │ │ │ │ - blmi 0x12d6170 │ │ │ │ - blls 0x681bc8 │ │ │ │ + blmi 0x12d6398 │ │ │ │ + blls 0x681df0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vhadd.s8 d24, d30, d3 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r4!, {r1, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ - svc 0x0036f181 │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + svc 0x003af181 │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - @ instruction: 0xf64d9302 │ │ │ │ - vsubw.s8 q11, q8, d24 │ │ │ │ + vcgt.s8 d25, d14, d2 │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strpl pc, [ip, #591]! @ 0x24f │ │ │ │ + strvc pc, [r4, #591]! @ 0x24f │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1939500 │ │ │ │ - vld2.8 {d15,d17}, [r4], r5 │ │ │ │ + vld2. {d15-d16}, [r4 :256], r1 │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ - bleq 0xda62c4 │ │ │ │ + bleq 0xda64ec │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - svc 0x000cf181 │ │ │ │ + svc 0x0010f181 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - vrhadd.s8 d25, d3, d2 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + @ instruction: 0xf6439102 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - @ instruction: 0x4621f8df │ │ │ │ + strtmi pc, [r1], -fp, asr #17 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ @ instruction: 0xe7a8f99f │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbpl pc, r8, sp, asr #12 │ │ │ │ + rsbvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf994f042 │ │ │ │ @ instruction: 0xf64de79d │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrtmi pc, [r8], -r9, lsl #19 @ │ │ │ │ @ instruction: 0xff18f013 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ @ instruction: 0xf64db957 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe775f977 │ │ │ │ @ instruction: 0xf64d4639 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r9, -fp, ror #18]! @ │ │ │ │ - @ instruction: 0xf90ef193 │ │ │ │ + @ instruction: 0xf8faf193 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ee80 │ │ │ │ + bl 0xfec7f0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, lr, r0, lsl #31 │ │ │ │ - blmi 0xfe1794fc │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + blmi 0xfe179724 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andls r6, r4, #4784128 @ 0x490000 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf042330a │ │ │ │ - bls 0x2661d8 │ │ │ │ + bls 0x266400 │ │ │ │ svceq 0x0064f112 │ │ │ │ @ instruction: 0x4611d075 │ │ │ │ - adcpl pc, r8, sp, asr #12 │ │ │ │ + adcvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf93af042 │ │ │ │ @ instruction: 0xf0134620 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d074 │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r8, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf92af042 │ │ │ │ - blcs 0x70e978 │ │ │ │ - bls 0x95e110 │ │ │ │ + blcs 0x70eba0 │ │ │ │ + bls 0x95e338 │ │ │ │ tstcs r8, r6, lsl #16 │ │ │ │ ldc2l 0, cr15, [r0, #-40] @ 0xffffffd8 │ │ │ │ rsble r2, fp, r0, lsl #16 │ │ │ │ - blcs 0x14e988 │ │ │ │ + blcs 0x14ebb0 │ │ │ │ @ instruction: 0xf64dd042 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ stmdbls r0!, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf912f042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a80d │ │ │ │ - movtcs lr, #3686 @ 0xe66 │ │ │ │ + movtcs lr, #3690 @ 0xe6a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - ldccc 6, cr15, [r0], #272 @ 0x110 │ │ │ │ + stcpl 6, cr15, [r8], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ stmdage sp, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcpl 2, cr15, [ip], #316 @ 0x13c │ │ │ │ + stcvc 2, cr15, [r4], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf832f193 │ │ │ │ + @ instruction: 0xf81ef193 │ │ │ │ stmdage sp, {r0, r5, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf8f2f042 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8ecf042 │ │ │ │ ldmdavs sl, {r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, lr, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f042 │ │ │ │ @ instruction: 0xf64de7bc │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strtmi pc, [r0], -r5, asr #17 │ │ │ │ mrc2 0, 2, pc, cr4, cr3, {0} │ │ │ │ orrle r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0xf64dbbb4 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe789f8b5 │ │ │ │ vhadd.s8 d25, d0, d4 │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ - blls 0x2e60a0 │ │ │ │ + blls 0x2e62c8 │ │ │ │ andcs r4, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf7f90103 │ │ │ │ - blls 0x2666b8 │ │ │ │ + blls 0x2668e0 │ │ │ │ tstpeq r3, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64dd124 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0420033 │ │ │ │ - blls 0x2e6074 │ │ │ │ + blls 0x2e629c │ │ │ │ strtle r0, [r5], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #163840 @ 0x28000 │ │ │ │ @ instruction: 0xf7f9481d │ │ │ │ vpmin.s8 d31, d14, d9 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrb pc, [r5, -r9, lsl #17]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe751f87d │ │ │ │ - rsbsvs pc, r8, sp, asr #12 │ │ │ │ + rsbseq pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ @ instruction: 0xf874f042 │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf7f9480e │ │ │ │ @ instruction: 0xe7d6f9f9 │ │ │ │ tstlt r8, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f92100 │ │ │ │ ldrb pc, [r3, r1, lsr #27] @ │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r8, sp, asr #12 │ │ │ │ + rsbvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf85ef042 │ │ │ │ - @ instruction: 0xf193e7c8 │ │ │ │ - svclt 0x0000f801 │ │ │ │ + @ instruction: 0xf192e7c8 │ │ │ │ + svclt 0x0000ffed │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r5, r0, lsl #28 │ │ │ │ - eorseq r5, r5, r4, asr #12 │ │ │ │ - eorseq r4, r5, r0, lsr lr │ │ │ │ + ldrshteq r4, [r5], -r8 │ │ │ │ + eorseq r5, r5, ip, lsr r8 │ │ │ │ + eorseq r5, r5, r8, lsr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f0a8 │ │ │ │ + bl 0xfec7f2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ - @ instruction: 0xf64db082 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vhadd.s8 d27, d30, d2 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ stmiavs ip!, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf842f042 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - orrsmi pc, r8, #68, 12 @ 0x4400000 │ │ │ │ + orrsvs pc, r0, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ @ instruction: 0xf644bf8b │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ vmvn.i32 d16, #3 @ 0x00000003 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ vadd.i8 d31, d0, d25 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ - vand d16, d3, d17 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf6430131 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0420033 │ │ │ │ - @ instruction: 0xf64df81f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vtst.8 d31, d14, d15 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stccs 8, cr15, [r0], {25} │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - tstpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, lr, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf800f042 │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - andeq pc, r0, lr, asr #4 │ │ │ │ + rscsne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf04168e9 │ │ │ │ vmax.f32 , , │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00e6f041 │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf64d0400 │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vshl.s8 d16, d0, d14 │ │ │ │ + vshr.s64 d17, d24, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ubfx pc, r9, #31, #9 │ │ │ │ - adcsvc pc, r4, sp, asr #12 │ │ │ │ + adcne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd2f041 │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ vrhadd.s8 , q0, │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrb pc, [r4, r5, asr #31] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - addsvc pc, ip, sp, asr #12 │ │ │ │ + addsne pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffbcf041 │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf64d1203 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vhsub.s8 d17, d14, d3 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7c2ffb3 │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - rsbvc pc, r4, sp, asr #12 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffaaf041 │ │ │ │ - @ instruction: 0xf64de7b9 │ │ │ │ - vsra.s64 q11, q8, #64 │ │ │ │ + vaba.s8 d30, d30, d25 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ ldr r0, [sp, pc, lsr #2] │ │ │ │ - teqpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, lr │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf64de798 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vaba.s8 d30, d30, d8 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ ldr r0, [r3, pc, lsr #2] │ │ │ │ - tstpvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf64de78e │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + vabd.s8 d30, d30, d14 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ str r0, [r9, pc, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - mvnsvs pc, sp, asr #12 │ │ │ │ + mvnseq pc, lr, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - subscs pc, r0, fp, asr #12 │ │ │ │ + submi pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xff82f041 │ │ │ │ vabd.s8 d30, d16, d0 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe786ff77 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vaddw.s8 q8, q0, d24 │ │ │ │ - blmi 0x268520 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ + blmi 0x268748 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1269000 │ │ │ │ - @ instruction: 0xf64df947 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ + vmla.i8 , q7, │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ ldrb r0, [pc, -pc, lsr #2] │ │ │ │ - mlaseq r5, r8, r6, r5 │ │ │ │ + mlaseq r5, r0, r8, r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15f9908 │ │ │ │ + blmi 0x15f9b30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmdavs ip!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc 1, cr15, [r4], #516 @ 0x204 │ │ │ │ + stc 1, cr15, [r8], #516 @ 0x204 │ │ │ │ @ instruction: 0xf64d6861 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf041042f │ │ │ │ subcs pc, r0, #260 @ 0x104 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - ldc 1, cr15, [r4], {129} @ 0x81 │ │ │ │ + ldc 1, cr15, [r8], {129} @ 0x81 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf64ba825 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d20, d0, d0[2] │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - ldrtmi pc, [r9], -r7, ror #28 @ │ │ │ │ + @ instruction: 0x4639fe53 │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ - ldccs 15, cr15, [pc, #-156] @ 0x12805c │ │ │ │ + ldccs 15, cr15, [pc, #-156] @ 0x128284 │ │ │ │ @ instruction: 0xf644d850 │ │ │ │ - vrsra.s64 d20, d8, #64 │ │ │ │ - bl 0x1e8dd8 │ │ │ │ - vcgt.s8 d16, d19, d5 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x1e9000 │ │ │ │ + @ instruction: 0xf6430385 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04112e0 │ │ │ │ @ instruction: 0xf64dff17 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ movwcs pc, #7949 @ 0x1f0d @ │ │ │ │ ldrtmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a825 │ │ │ │ - movtcs lr, #3154 @ 0xc52 │ │ │ │ + movtcs lr, #3158 @ 0xc56 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - asrscc pc, r4, #12 @ │ │ │ │ + @ instruction: 0x51a8f644 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - mcr2 1, 1, pc, cr4, cr2, {4} @ │ │ │ │ + mrc2 1, 0, pc, cr0, cr2, {4} │ │ │ │ stmdage r5!, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 14, cr15, cr4, cr1, {2} │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d24 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ eorslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 13, cr15, cr4, cr1, {2} │ │ │ │ @ instruction: 0xf6444629 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ ldr pc, [r4, sp, asr #29]! │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r1, r1, asr #29] @ │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7b5feb5 │ │ │ │ - mrc2 1, 2, pc, cr8, cr2, {4} │ │ │ │ + mcr2 1, 2, pc, cr4, cr2, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x1539c60 │ │ │ │ + blmi 0x1539e88 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbtne pc, [ip], -sp, asr #12 @ │ │ │ │ + ldrbtcc pc, [r4], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ ldmdavc lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - bl 0xffb64828 │ │ │ │ + bl 0xffc64a50 │ │ │ │ @ instruction: 0xf64d6861 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ vhadd.s8 d16, d15, d31 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ @ instruction: 0xf0410433 │ │ │ │ subcs pc, r0, #2128 @ 0x850 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xff764848 │ │ │ │ + bl 0xff864a70 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - @ instruction: 0x4651fdb3 │ │ │ │ + @ instruction: 0x4651fd9f │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ subcs pc, r0, #1840 @ 0x730 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xff2e486c │ │ │ │ + bl 0xff3e4a94 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - strbmi pc, [r9], -r1, lsr #27 @ │ │ │ │ + strbmi pc, [r9], -sp, lsl #27 @ │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ svccs 0x001ffe61 │ │ │ │ @ instruction: 0xf644d835 │ │ │ │ - vrsra.s64 d20, d8, #64 │ │ │ │ - bl 0x1e8f64 │ │ │ │ - vcgt.s8 d16, d19, d7 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x1e918c │ │ │ │ + @ instruction: 0xf6430387 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04112e0 │ │ │ │ @ instruction: 0xf64dfe51 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ movwcs pc, #7751 @ 0x1e47 @ │ │ │ │ strbmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ mvnslt pc, sp, lsl fp @ │ │ │ │ stmdage r5, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf9e8f7f9 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x7e7a70 │ │ │ │ - blls 0xe82340 │ │ │ │ + blmi 0x7e7c98 │ │ │ │ + blls 0xe82568 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf04147f0 │ │ │ │ ldrtmi fp, [r9], -r9, lsr #28 │ │ │ │ - adcscc pc, r0, r4, asr #12 │ │ │ │ + adcpl pc, r8, r4, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr2, cr1, {2} │ │ │ │ @ instruction: 0xf1b8e7cf │ │ │ │ tstle sl, r0, lsl #30 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr4, cr1, {2} │ │ │ │ @ instruction: 0x4641e7d9 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr8, cr1, {2} │ │ │ │ @ instruction: 0xf192e7cd │ │ │ │ - svclt 0x0000fdab │ │ │ │ + svclt 0x0000fd97 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f548 │ │ │ │ + bl 0xfec7f770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -pc, lsl #12 │ │ │ │ ldrmi r4, [r6], -r6, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ ldcls 3, cr0, [ip, #-0] │ │ │ │ - bl 0x1264970 │ │ │ │ + bl 0x1364b98 │ │ │ │ @ instruction: 0xf64d6879 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ subcs pc, r0, #14656 @ 0x3940 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xf64988 │ │ │ │ + bl 0x1064bb0 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - ldclne 6, cr15, [ip], #-308 @ 0xfffffecc │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x128094 │ │ │ │ + ldclcc 6, cr15, [r4], #-308 @ 0xfffffecc │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x1282bc │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ - mrrccs 6, 4, pc, r0, cr11 @ │ │ │ │ + mcrrmi 6, 4, pc, r8, cr11 @ │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcpl 2, cr15, [ip], #316 @ 0x13c │ │ │ │ + stcvc 2, cr15, [r4], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 1, cr15, [r4, #-584] @ 0xfffffdb8 │ │ │ │ + ldc2l 1, cr15, [r0], #584 @ 0x248 │ │ │ │ stmdage r5!, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4, #260] @ 0x104 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - orrsmi pc, r8, #68, 12 @ 0x4400000 │ │ │ │ + orrsvs pc, r0, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldc2 0, cr15, [r4, #260]! @ 0x104 │ │ │ │ - cmnpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #260]! @ 0x104 │ │ │ │ addcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfe164448 │ │ │ │ + blx 0xfe164670 │ │ │ │ @ instruction: 0x4601b1f0 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d24 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ eorslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [ip, #260] @ 0x104 │ │ │ │ @ instruction: 0xf6444621 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ strb pc, [pc, r5, lsl #27] @ │ │ │ │ vmul.i8 , q0, │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7dbfd79 │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [pc, sp, ror #26] @ │ │ │ │ - ldc2 1, cr15, [r0, #-584] @ 0xfffffdb8 │ │ │ │ + ldc2l 1, cr15, [ip], #584 @ 0x248 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r7, r1, lsl #6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0x460a4691 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0xde44e4 │ │ │ │ + blx 0xde470c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdahi r1, {r0, r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr5, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r6, sp, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - blvc 0x36a8e0 │ │ │ │ + blvc 0x36ab08 │ │ │ │ vhadd.s8 d16, d30, d4 │ │ │ │ - vqdmlsl.s , d16, d0[1] │ │ │ │ + vqshl.s64 d19, d28, #0 │ │ │ │ stclne 7, cr0, [ip], #-188 @ 0xffffff44 │ │ │ │ stmdaeq lr, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - adcne pc, r8, lr, asr #4 │ │ │ │ + adccc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #-260]! @ 0xfffffefc │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0414638 │ │ │ │ strmi pc, [r0, #3377]! @ 0xd31 │ │ │ │ - blvc 0xffb9ccc8 │ │ │ │ - sbcne pc, ip, lr, asr #4 │ │ │ │ + blvc 0xffb9cef0 │ │ │ │ + sbccc pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #-260]! @ 0xfffffefc │ │ │ │ - adcne pc, r4, lr, asr #4 │ │ │ │ + addscc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-260]! @ 0xfffffefc │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andlt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 0, cr15, [ip, #-260] @ 0xfffffefc │ │ │ │ - eorseq pc, ip, lr, asr #4 │ │ │ │ + eorscs pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #-260] @ 0xfffffefc │ │ │ │ andsle r2, r0, r2, lsl #28 │ │ │ │ stclne 14, cr1, [ip], #-460 @ 0xfffffe34 │ │ │ │ - strbvs pc, [r8, -r2, asr #12]! @ │ │ │ │ + strbeq pc, [r0, -r3, asr #4]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ and r4, r3, sp, lsl r4 │ │ │ │ ldc2l 0, cr15, [sl], #260 @ 0x104 │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ svcne 0x0001f814 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ vand , q15, q11 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r9, sp, ror #25] @ │ │ │ │ vadd.i8 q12, q7, │ │ │ │ - vmla.i d16, d0, d0[4] │ │ │ │ - blt 0x1368634 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + blt 0x136885c │ │ │ │ @ instruction: 0xf041b289 │ │ │ │ stmibvc r8!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvc sl!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr}^ │ │ │ │ andls r7, r0, r9, lsr #18 │ │ │ │ - addeq pc, r8, lr, asr #4 │ │ │ │ + addcs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], {65} @ 0x41 │ │ │ │ - adcne pc, r4, lr, asr #4 │ │ │ │ + addscc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], {65} @ 0x41 │ │ │ │ ldmib r0, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d14, d1 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ str pc, [r5, r9, asr #25]! │ │ │ │ stmdavs r2, {r0, r6, fp, pc}^ │ │ │ │ - adceq pc, ip, lr, asr #4 │ │ │ │ + adccs pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ ldc2 0, cr15, [lr], #260 @ 0x104 │ │ │ │ stmdbcs r4, {r0, r3, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ ldm pc, {r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbmi r0, {r0, ip, sp, lr, pc}^ │ │ │ │ andseq r3, fp, r2, asr #22 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ str pc, [r7, fp, lsr #25] │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe77bfc9f │ │ │ │ - eorsne pc, r4, lr, asr #4 │ │ │ │ + eorcc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], {65} @ 0x41 │ │ │ │ - blvc 0xfec079b8 │ │ │ │ - blvc 0xb873c4 │ │ │ │ + blvc 0xfec07be0 │ │ │ │ + blvc 0xb875ec │ │ │ │ vhadd.s8 d25, d14, d4 │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ stcvc 0, cr0, [ip], #188 @ 0xbc │ │ │ │ stclvc 4, cr9, [ip], #-12 │ │ │ │ stcvc 4, cr9, [ip], #-8 │ │ │ │ - blvc 0xffc4d638 │ │ │ │ + blvc 0xffc4d860 │ │ │ │ @ instruction: 0xf0419400 │ │ │ │ @ instruction: 0xf24efc85 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe75bfc7f │ │ │ │ - eorne pc, r0, lr, asr #4 │ │ │ │ + andscc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], #-260 @ 0xfffffefc │ │ │ │ vaba.s8 q15, q15, q7 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7d7fc71 │ │ │ │ - rscseq pc, r8, lr, asr #4 │ │ │ │ + rscscs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #-260 @ 0xfffffefc │ │ │ │ vaba.s8 q15, q15, q0 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r9, r3, ror #24] @ │ │ │ │ - subscs pc, r0, fp, asr #12 │ │ │ │ + submi pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, ip, cr1 @ │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -286911,62 +287049,62 @@ │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ andcs r0, r4, #20, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r0], fp, ror #17 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x46314698 │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbne pc, [ip, -sp, asr #12]! @ │ │ │ │ + ldrbcc pc, [r4, -sp, asr #12]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ stc2 0, cr15, [r0], {65} @ 0x41 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64ba807 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q10, d0, d0[2] │ │ │ │ @ instruction: 0xf1810630 │ │ │ │ - movtcs lr, #2384 @ 0x950 │ │ │ │ + movtcs lr, #2388 @ 0x954 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, -r7, lsl #16] │ │ │ │ - strpl pc, [ip, #591]! @ 0x24f │ │ │ │ + strvc pc, [r4, #591]! @ 0x24f │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - blx 0xae4dba │ │ │ │ + blx 0x5e4fe2 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0xffae487e │ │ │ │ + blx 0xffae4aa6 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x17e676e │ │ │ │ + blx 0x17e6996 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a807 │ │ │ │ - movtcs lr, #2358 @ 0x936 │ │ │ │ + movtcs lr, #2362 @ 0x93a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - blx 0x564de6 │ │ │ │ + blx 0x6500c │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff5648aa │ │ │ │ + blx 0xff564ad2 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84649 │ │ │ │ andcs pc, r0, #5440 @ 0x1540 │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 2, pc, cr14, cr15, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d10 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfeee48dc │ │ │ │ + bllt 0xfeee4b04 │ │ │ │ ldrb r9, [r3, -r5]! │ │ │ │ - blx 0x1764e2a │ │ │ │ + blx 0x1265052 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r5, [r5], -r4 │ │ │ │ + eorseq r5, r5, ip, ror #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f9f0 │ │ │ │ + bl 0xfec7fc18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4296 @ 0x10c8 │ │ │ │ @ instruction: 0x4607b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460c │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -286981,325 +287119,325 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf85ef013 │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r4, lsl #16 │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1f6495a │ │ │ │ + blx 0x1f64b82 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ - @ instruction: 0xf64de8cc │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf64de8d0 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + movtmi pc, #34379 @ 0x864b @ │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vcgt.s8 d25, d15, d1 │ │ │ │ - vsubw.s8 , q8, d28 │ │ │ │ + vsubw.s8 , q8, d20 │ │ │ │ movwls r0, #819 @ 0x333 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe7e4ed0 │ │ │ │ + blx 0xfe2e50f8 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x17e4996 │ │ │ │ + blx 0x17e4bbe │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x3a8050 │ │ │ │ - blls 0x682908 │ │ │ │ + blmi 0x3a8278 │ │ │ │ + blls 0x682b30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04140f0 │ │ │ │ @ instruction: 0xf192bb45 │ │ │ │ - svclt 0x0000fae9 │ │ │ │ + svclt 0x0000fad5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4698b09b │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmvn.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ stcls 6, cr0, [r4], #-188 @ 0xffffff44 │ │ │ │ ldrdvc lr, [r2], -sp @ │ │ │ │ stcls 0, cr9, [r5, #-20]! @ 0xffffffec │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vshl.s8 d25, d6, d15 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ strls r0, [r7, #-1075] @ 0xfffffbcd │ │ │ │ - blx 0x7e4a16 │ │ │ │ + blx 0x7e4c3e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a809 │ │ │ │ - movtcs lr, #2158 @ 0x86e │ │ │ │ + movtcs lr, #2162 @ 0x872 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r9, lsl #16 │ │ │ │ - ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ + strbmi pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - blx 0x1264f7c │ │ │ │ + blx 0xd651a4 │ │ │ │ stmdage r9, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x264a42 │ │ │ │ + blx 0x264c6a │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0x1f66930 │ │ │ │ + blx 0x1f66b58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a809 │ │ │ │ - movtcs lr, #2132 @ 0x854 │ │ │ │ + movtcs lr, #2136 @ 0x858 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r3, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xce4fa8 │ │ │ │ + blx 0x7e51d0 │ │ │ │ stmdage r9, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xffce4a6c │ │ │ │ + blx 0xffce4c94 │ │ │ │ stmdbls r5, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7f82200 │ │ │ │ andcs pc, r1, #29440 @ 0x7300 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ ldc2l 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, fp, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff664aa0 │ │ │ │ - blx 0x1f64fe8 │ │ │ │ + blt 0xff664cc8 │ │ │ │ + blx 0x1a65210 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r5, [r5], -r4 │ │ │ │ + eorseq r5, r5, ip, ror #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fbb0 │ │ │ │ + bl 0xfec7fdd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x97a230 │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + blmi 0x97a458 │ │ │ │ + subscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0419c1a │ │ │ │ subcs pc, r0, #749568 @ 0xb7000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmda sl, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + stmda lr, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64b9302 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q10, d0, d0[2] │ │ │ │ movwls r0, #4912 @ 0x1330 │ │ │ │ - @ instruction: 0x53acf24f │ │ │ │ + @ instruction: 0x73a4f24f │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf192a805 │ │ │ │ - @ instruction: 0x4631f9d9 │ │ │ │ + ldrtmi pc, [r1], -r5, asr #19 @ │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ andcs pc, r1, #626688 @ 0x99000 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe264b40 │ │ │ │ - blx 0xb65088 │ │ │ │ + blt 0xfe264d68 │ │ │ │ + blx 0x6652b0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fc4c │ │ │ │ + bl 0xfec7fe74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - vmin.s8 d20, d14, d4 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf64e4614 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0415607 │ │ │ │ pldw [r4, #-2671] @ 0xfffff591 │ │ │ │ andsle r5, r0, #128, 30 @ 0x200 │ │ │ │ - subscs pc, r0, fp, asr #12 │ │ │ │ + submi pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0414621 │ │ │ │ stmiblt r5, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - sbcvs pc, r8, pc, asr #4 │ │ │ │ + sbceq pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414070 │ │ │ │ rsbmi fp, r1, #372736 @ 0x5b000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ cdp2 0, 5, cr15, cr14, cr9, {0} │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ - adccc pc, r4, sp, asr #12 │ │ │ │ + addspl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1464bb0 │ │ │ │ + blx 0x1464dd8 │ │ │ │ vabd.s8 q15, q15, q11 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrtmi pc, [r2], -r5, asr #20 @ │ │ │ │ tstle r9, r8, lsl #28 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ tstplt r8, r9, lsl pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f82101 │ │ │ │ ldrd pc, [sl], -r7 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0414629 │ │ │ │ vpmax.s8 d31, d14, d29 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r1, r7, lsr #20] @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fd00 │ │ │ │ + bl 0xfec7ff28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - addvc pc, r0, lr, asr #4 │ │ │ │ + rsbsne pc, r8, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0419d1e │ │ │ │ pldw [r4, #-2577] @ 0xfffff5ef │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0410030 │ │ │ │ @ instruction: 0xf64dfa07 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d23, d16, d0[3] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ - bllt 0x20a7348 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x20a7570 │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f041 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f0f041 │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - vrhadd.s8 , , q14 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + @ instruction: 0xf64fd16c │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ andslt r0, r9, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r0!, {r0, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r5, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r5, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0c8 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7dff9d1 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ mcr2 0, 5, pc, cr6, cr2, {0} @ │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ subcs r4, r0, #5242880 @ 0x500000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x6700e9d5 │ │ │ │ - svc 0x0014f180 │ │ │ │ - cmnpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + svc 0x0018f180 │ │ │ │ + cmnpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vcgt.s8 d25, d14, d2 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - ldrtmi pc, [fp], -r7, ror #17 @ │ │ │ │ + @ instruction: 0x463bf8d3 │ │ │ │ stmdage r7, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9a6f041 │ │ │ │ ldmib r5, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ @ instruction: 0xf180a807 │ │ │ │ - movtcs lr, #3832 @ 0xef8 │ │ │ │ + movtcs lr, #3836 @ 0xefc │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ andls r0, r2, #268435459 @ 0x10000003 │ │ │ │ - rscsne pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + rsccc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf8caf192 │ │ │ │ + @ instruction: 0xf8b6f192 │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf041a807 │ │ │ │ ldr pc, [r1, r9, lsl #19] │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe785f97d │ │ │ │ - @ instruction: 0xf920f192 │ │ │ │ + @ instruction: 0xf90cf192 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fe5c │ │ │ │ + bl 0xfec80084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - vmin.s8 d20, d14, d4 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf64e4614 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0415606 │ │ │ │ pldw [r4, #-2407] @ 0xfffff699 │ │ │ │ eorle r5, r9, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64e4621 │ │ │ │ vmls.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf64b0495 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0410030 │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ eor fp, fp, fp, lsl r9 │ │ │ │ svccc 0x0028f854 │ │ │ │ addsmi fp, sp, #201326593 @ 0xc000001 │ │ │ │ stmiavs r5!, {r1, r3, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ streq pc, [r2, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xd1232d01 │ │ │ │ - sbcspl pc, r4, sp, asr #12 │ │ │ │ + sbcvc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf946f041 │ │ │ │ - blcc 0x183348 │ │ │ │ + blcc 0x183570 │ │ │ │ stmdale r5!, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x21213422 │ │ │ │ ldrtcc r2, [r6], -r1, lsr #2 │ │ │ │ strbcc r3, [r1], #-2081 @ 0xfffff7df │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0cc │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ and pc, r1, fp, lsr #18 │ │ │ │ sbcsle r2, r6, r0, lsl #26 │ │ │ │ - sbcvs pc, r8, pc, asr #4 │ │ │ │ + sbceq pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414070 │ │ │ │ strcs fp, [r4, #-2335] @ 0xfffff6e1 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r4, #72]! @ 0x48 │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ vqdmulh.s d31, d30, d17 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r3, sp, lsl #18]! @ │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ ldc2 0, cr15, [r0, #-72]! @ 0xffffffb8 │ │ │ │ @@ -287307,52 +287445,52 @@ │ │ │ │ @ instruction: 0xf64fe7e0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ vmul.i8 , q0, q3 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrb pc, [r4, r9, ror #17] @ │ │ │ │ vmin.s8 d20, d0, d17 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7c8f8dd │ │ │ │ mcr2 7, 3, pc, cr4, cr8, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ @ instruction: 0xf64d4bbb │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0419078 │ │ │ │ subcs pc, r0, #12648448 @ 0xc10000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbne pc, [ip, -sp, asr #12]! @ │ │ │ │ + ldrbcc pc, [r4, -sp, asr #12]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - cdp 1, 1, cr15, cr0, cr0, {4} │ │ │ │ + cdp 1, 1, cr15, cr4, cr0, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9702 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q10, d0, d0[2] │ │ │ │ vmin.s8 d16, d15, d16 │ │ │ │ - vabal.s8 , d16, d28 │ │ │ │ + vabal.s8 , d16, d20 │ │ │ │ @ instruction: 0x96010533 │ │ │ │ @ instruction: 0xf1919500 │ │ │ │ - strbmi pc, [r1], -r3, ror #31 @ │ │ │ │ + strbmi pc, [r1], -pc, asr #31 @ │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ stccs 8, cr15, [r6], #-652 @ 0xfffffd74 │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orreq pc, lr, r4, lsl r0 @ │ │ │ │ orrseq r0, r3, r7, lsl #3 │ │ │ │ @@ -287375,351 +287513,351 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3ea68c │ │ │ │ + bpl 0xfe3ea8b4 │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #3514 @ 0xdba │ │ │ │ + movtcs lr, #3518 @ 0xdbe │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - @ instruction: 0xff94f191 │ │ │ │ + @ instruction: 0xff80f191 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf854f041 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand , q0, │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ - blmi 0x1f26fd4 │ │ │ │ - blls 0x682f24 │ │ │ │ + blmi 0x1f271fc │ │ │ │ + blls 0x68314c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vrhadd.s8 q12, q7, q4 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r6!, {r0, r6, ip, sp, lr, pc} │ │ │ │ - sbcscs pc, ip, lr, asr #4 │ │ │ │ + sbcsmi pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf830f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #3460 @ 0xd84 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + movtcs lr, #3464 @ 0xd88 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff5af191 │ │ │ │ + @ instruction: 0xff46f191 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf81af041 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmla.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ bfi pc, r3, (invalid: 16:10) @ │ │ │ │ - eorscc pc, r4, lr, asr #4 │ │ │ │ + eorpl pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vaba.s8 q15, q15, q5 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldr pc, [lr, r7, lsl #16]! │ │ │ │ - subscc pc, r4, lr, asr #4 │ │ │ │ + subpl pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf800f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - vmla.f32 q15, q0, q2 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f32 q15, q0, q4 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ movtcs r0, #305 @ 0x131 │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - tstppl r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvs pc, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ vabd.s8 q15, q15, q5 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [lr, r7, ror #31] │ │ │ │ - andcc pc, r8, lr, asr #4 │ │ │ │ + andpl pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vabd.s8 d30, d30, d30 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vmla.i d20, d16, d0[7] │ │ │ │ str r0, [r9, pc, lsr #32]! │ │ │ │ - sbccs pc, ip, lr, asr #4 │ │ │ │ + sbcmi pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffc8f040 │ │ │ │ vaba.s8 q15, q7, │ │ │ │ - vaddl.s8 q9, d16, d28 │ │ │ │ + vaddl.s8 q10, d16, d20 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ffc1 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - andscc pc, r4, lr, asr #4 │ │ │ │ + andpl pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffb6f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ vaba.s8 q15, q15, │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ffab │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - eorcc pc, r4, lr, asr #4 │ │ │ │ + andspl pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffa0f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ vabd.s8 q15, q15, │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vshr.s64 d20, d8, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff95 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - addscs pc, r4, lr, asr #4 │ │ │ │ + addmi pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff8af040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ vaba.s8 d30, d30, d17 │ │ │ │ - vaddl.s8 q9, d16, d8 │ │ │ │ + vaddl.s8 q10, d16, d0 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff7f │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - rsbscs pc, r0, lr, asr #4 │ │ │ │ + rsbmi pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff74f040 │ │ │ │ vabd.s8 d30, d14, d27 │ │ │ │ - vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ subcs pc, r0, #436 @ 0x1b4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [r0], {128} @ 0x80 │ │ │ │ + stcl 1, cr15, [r4], {128} @ 0x80 │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - subscs pc, r8, lr, asr #4 │ │ │ │ + subsmi pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff5ef040 │ │ │ │ vaba.s8 d30, d14, d5 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ strb r0, [r8, pc, lsr #32]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - subcs pc, ip, lr, asr #4 │ │ │ │ + submi pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff50f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {1} │ │ │ │ vaba.s8 q15, q7, │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ + vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff45 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe76caef0 │ │ │ │ - eorscs pc, r4, lr, asr #4 │ │ │ │ + eormi pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff3af040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0063f47f │ │ │ │ vmax.s8 q15, q15, │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldmdami sp, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0092201 │ │ │ │ @ instruction: 0xf7f80103 │ │ │ │ @ instruction: 0xf039f8b3 │ │ │ │ @ instruction: 0xd1220403 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xff1cf040 │ │ │ │ vmin.s8 q15, q15, │ │ │ │ - vaddl.s8 q9, d0, d16 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6ccff15 │ │ │ │ - andcs pc, ip, lr, asr #4 │ │ │ │ + andmi pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0ef040 │ │ │ │ vmax.s8 q15, q15, │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ ldrb r0, [r5], pc, lsr #32 │ │ │ │ - andscs pc, r4, lr, asr #4 │ │ │ │ + andmi pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf64de6d0 │ │ │ │ - vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmin.s8 q15, q15, q0 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf882f7f8 │ │ │ │ @ instruction: 0xf191e6af │ │ │ │ - svclt 0x0000fe9b │ │ │ │ - eorseq r4, r5, r0, lsl #28 │ │ │ │ - eorseq r4, r5, r0, lsr lr │ │ │ │ + svclt 0x0000fe87 │ │ │ │ + ldrshteq r4, [r5], -r8 │ │ │ │ + eorseq r5, r5, r8, lsr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ @ instruction: 0xf64d4b8c │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0409078 │ │ │ │ subcs pc, r0, #3440 @ 0xd70 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbne pc, [ip, -sp, asr #12]! @ │ │ │ │ + ldrbcc pc, [r4, -sp, asr #12]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - stc 1, cr15, [r6], #-512 @ 0xfffffe00 │ │ │ │ + stc 1, cr15, [sl], #-512 @ 0xfffffe00 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9702 │ │ │ │ - vmov.i16 q9, #0 @ 0x0000 │ │ │ │ + vmul.i d20, d0, d0[2] │ │ │ │ vtst.8 d16, d15, d16 │ │ │ │ - vsubhn.i16 d21, q8, q14 │ │ │ │ + vsubhn.i16 d23, q8, q10 │ │ │ │ @ instruction: 0xf8cd0633 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - ldc2l 1, cr15, [r8, #580]! @ 0x244 │ │ │ │ + stc2l 1, cr15, [r4, #580]! @ 0x244 │ │ │ │ @ instruction: 0xf64e4621 │ │ │ │ vmls.i d17, d16, d0[5] │ │ │ │ stmdage r5, {r0, r2, r4, r7, sl} │ │ │ │ cdp2 0, 11, cr15, cr4, cr0, {2} │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r3, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ - vadd.i8 d22, d19, d17 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + @ instruction: 0xf64368a1 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0400033 │ │ │ │ stmdbvs r3!, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04043f0 │ │ │ │ @ instruction: 0x4619be91 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - strbeq pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x129230 │ │ │ │ - bl 0xff965834 │ │ │ │ + strbcs pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x129458 │ │ │ │ + bl 0xffa65a5c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1916400 │ │ │ │ - @ instruction: 0x4629fdbb │ │ │ │ + strtmi pc, [r9], -r7, lsr #27 │ │ │ │ @ instruction: 0xf040a805 │ │ │ │ subcs pc, r0, #1968 @ 0x7b0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff4e5858 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + bl 0xff5e5a80 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf191a805 │ │ │ │ - strbmi pc, [r9], -r5, lsr #27 @ │ │ │ │ + @ instruction: 0x4649fd91 │ │ │ │ @ instruction: 0xf040a805 │ │ │ │ strb pc, [r1, r5, ror #28] @ │ │ │ │ - rsbsne pc, ip, sp, asr #12 │ │ │ │ + rsbscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr14, cr0, {2} │ │ │ │ - blcc 0x183818 │ │ │ │ + blcc 0x183a40 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfeae58a8 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + bl 0xfebe5ad0 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr6, cr0, {2} │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfe3658e4 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bl 0xfe465b0c │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ @ instruction: 0xf6442201 │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0x96000133 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x183690 │ │ │ │ - blcc 0x1dd674 │ │ │ │ + blcs 0x1838b8 │ │ │ │ + blcc 0x1dd89c │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3f7f18 │ │ │ │ + blcs 0x3f8140 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - msreq R8_fiq, lr │ │ │ │ + msrcs R8_usr, lr │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ sbcseq pc, r7, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xffe0f124 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xff7e5390 │ │ │ │ + blx 0xff7e55b8 │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf886f012 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x167bd6 │ │ │ │ + blx 0x167dfe │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x1833f2 │ │ │ │ + blx 0x18361a │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbccc pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #256] @ 0x100 │ │ │ │ @ instruction: 0xf191e72e │ │ │ │ - @ instruction: 0xf7f8fd75 │ │ │ │ + @ instruction: 0xf7f8fd61 │ │ │ │ svclt 0x0000fb57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r8, lsr #13 │ │ │ │ + eorseq r5, r5, r0, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ movwcs r4, #7342 @ 0x1cae │ │ │ │ @ instruction: 0x4606b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -287737,610 +287875,610 @@ │ │ │ │ tstpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4681fa7b │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5785 @ 0x1699 │ │ │ │ @ instruction: 0xf1052204 │ │ │ │ ldrmi r0, [r8], -ip, lsl #2 │ │ │ │ - blx 0x1d65464 │ │ │ │ + blx 0x1d6568c │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x1ae5478 │ │ │ │ + blx 0x1ae56a0 │ │ │ │ smlabblt r8, r2, r6, r4 │ │ │ │ ldrmi r6, [sl], r3, lsl #16 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vmvn.i16 , #12 @ 0x000c │ │ │ │ + vmvn.i16 , #4 @ 0x0004 │ │ │ │ @ instruction: 0xf040082f │ │ │ │ subcs pc, r0, #7872 @ 0x1ec0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r0], -fp, asr #12 @ │ │ │ │ + strbmi pc, [r8], -fp, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - b 0xff3e5a60 │ │ │ │ + b 0xff4e5c88 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - strpl pc, [ip, #591]! @ 0x24f │ │ │ │ + strvc pc, [r4, #591]! @ 0x24f │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - stc2 1, cr15, [r0], #580 @ 0x244 │ │ │ │ + stc2 1, cr15, [ip], {145} @ 0x91 │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r0, #-256]! @ 0xffffff00 │ │ │ │ stmdale ip, {r0, r4, sl, fp, sp} │ │ │ │ ldmdale r3!, {r0, r4, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ eorscc r9, r2, #-1342177272 @ 0xb0000008 │ │ │ │ sbcscc r3, sl, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ stccs 15, cr13, [r9], #-200 @ 0xffffff38 │ │ │ │ rschi pc, lr, r0 │ │ │ │ strdle r2, [r3, -pc]! │ │ │ │ - addscc pc, r0, lr, asr #4 │ │ │ │ + addpl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6, #-256] @ 0xffffff00 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #2714 @ 0xa9a │ │ │ │ + movtcs lr, #2718 @ 0xa9e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - ldc2l 1, cr15, [r4], #-580 @ 0xfffffdbc │ │ │ │ + stc2l 1, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r4, #-256]! @ 0xffffff00 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ strbmi r8, [r2], -r4, asr #1 │ │ │ │ @ instruction: 0xf64d4639 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ eors pc, r1, r9, lsr #26 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #2684 @ 0xa7c │ │ │ │ + movtcs lr, #2688 @ 0xa80 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - mrrc2 1, 9, pc, r6, cr1 @ │ │ │ │ + mcrr2 1, 9, pc, r2, cr1 @ │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r6, #-256] @ 0xffffff00 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #2666 @ 0xa6a │ │ │ │ + movtcs lr, #2670 @ 0xa6e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - mcrr2 1, 9, pc, r4, cr1 @ │ │ │ │ + ldc2 1, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0xf64d8094 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ ldrtmi r0, [r9], -pc, lsr #32 │ │ │ │ ldc2l 0, cr15, [r6], #256 @ 0x100 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #2634 @ 0xa4a │ │ │ │ + movtcs lr, #2638 @ 0xa4e │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - stc2 1, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ + stc2 1, cr15, [ip], {145} @ 0x91 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r0], #256 @ 0x100 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r7, #64 @ 0x40 │ │ │ │ - adceq pc, r8, lr, asr #4 │ │ │ │ + adccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ sha1c.32 , q15, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r1, r9, asr #25]! │ │ │ │ - addscc pc, ip, lr, asr #4 │ │ │ │ + addspl pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], {64} @ 0x40 │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ stmiale r7!, {r2, r3, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x001299b7 │ │ │ │ - andseq r9, r2, r9, lsr #19 │ │ │ │ - andseq r9, r2, r3, ror #18 │ │ │ │ - andseq r9, r2, r5, asr r9 │ │ │ │ - andseq r9, r2, r7, asr #18 │ │ │ │ - andseq r9, r2, r9, lsr r9 │ │ │ │ - andseq r9, r2, fp, lsr #18 │ │ │ │ - andseq r9, r2, sp, lsl r9 │ │ │ │ - andseq r9, r2, pc, lsl #18 │ │ │ │ - andseq r9, r2, r1, lsl #18 │ │ │ │ - mulseq r2, fp, r9 │ │ │ │ - andseq r9, r2, sp, lsl #19 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, pc, ror r9 │ │ │ │ - andseq r9, r2, r1, ror r9 │ │ │ │ - @ instruction: 0x001298f3 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, ror #17 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, asr r6 │ │ │ │ - andseq r9, r2, r9, asr #17 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, pc, lsl #16 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - @ instruction: 0x001297d5 │ │ │ │ - rsbscc pc, r0, lr, asr #4 │ │ │ │ + @ instruction: 0x00129bdf │ │ │ │ + @ instruction: 0x00129bd1 │ │ │ │ + andseq r9, r2, fp, lsl #23 │ │ │ │ + andseq r9, r2, sp, ror fp │ │ │ │ + andseq r9, r2, pc, ror #22 │ │ │ │ + andseq r9, r2, r1, ror #22 │ │ │ │ + andseq r9, r2, r3, asr fp │ │ │ │ + andseq r9, r2, r5, asr #22 │ │ │ │ + andseq r9, r2, r7, lsr fp │ │ │ │ + andseq r9, r2, r9, lsr #22 │ │ │ │ + andseq r9, r2, r3, asr #23 │ │ │ │ + @ instruction: 0x00129bb5 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, r7, lsr #23 │ │ │ │ + mulseq r2, r9, fp │ │ │ │ + andseq r9, r2, fp, lsl fp │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsl #22 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, ror r8 │ │ │ │ + @ instruction: 0x00129af1 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, r7, lsr sl │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + @ instruction: 0x001299fd │ │ │ │ + rsbpl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vabd.s8 d30, d30, d31 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ str r0, [sl, pc, lsr #32]! │ │ │ │ - adcmi pc, r4, lr, asr #4 │ │ │ │ + addsvs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ @ instruction: 0xf64d813a │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strb pc, [fp, -r3, ror #24]! @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - andspl pc, r0, lr, asr #4 │ │ │ │ + andvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, sl, cr0 @ │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ @ instruction: 0xf63f2b4d │ │ │ │ andge sl, r1, #63, 30 @ 0xfc │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r9, r2, pc, asr fp │ │ │ │ - andseq r9, r2, r1, asr fp │ │ │ │ - andseq r9, r2, r3, asr #22 │ │ │ │ - andseq r9, r2, r5, lsr fp │ │ │ │ - andseq r9, r2, r7, lsr #22 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r9, lsl fp │ │ │ │ - andseq r9, r2, fp, lsl #22 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - @ instruction: 0x00129afd │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, pc, ror #21 │ │ │ │ - andseq r9, r2, r1, ror #21 │ │ │ │ - andseq r9, r2, sp, asr #21 │ │ │ │ - @ instruction: 0x00129ab9 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, fp, lsr #21 │ │ │ │ - mulseq r2, sp, sl │ │ │ │ - andseq r9, r2, pc, lsl #21 │ │ │ │ - andseq r9, r2, r1, lsl #21 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r3, ror sl │ │ │ │ - andseq r9, r2, pc, asr sl │ │ │ │ - andseq r9, r2, r1, asr sl │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r3, asr #20 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsr sl │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r7, lsr #20 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r9, lsl sl │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, fp, lsl #20 │ │ │ │ - @ instruction: 0x001299fd │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, pc, ror #19 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r1, ror #19 │ │ │ │ - @ instruction: 0x001299d3 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, lsl r5 │ │ │ │ - andseq r9, r2, r5, asr #19 │ │ │ │ - addmi pc, r4, lr, asr #4 │ │ │ │ + andseq r9, r2, r7, lsl #27 │ │ │ │ + andseq r9, r2, r9, ror sp │ │ │ │ + andseq r9, r2, fp, ror #26 │ │ │ │ + andseq r9, r2, sp, asr sp │ │ │ │ + andseq r9, r2, pc, asr #26 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, r1, asr #26 │ │ │ │ + andseq r9, r2, r3, lsr sp │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, r5, lsr #26 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, r7, lsl sp │ │ │ │ + andseq r9, r2, r9, lsl #26 │ │ │ │ + @ instruction: 0x00129cf5 │ │ │ │ + andseq r9, r2, r1, ror #25 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + @ instruction: 0x00129cd3 │ │ │ │ + andseq r9, r2, r5, asr #25 │ │ │ │ + @ instruction: 0x00129cb7 │ │ │ │ + andseq r9, r2, r9, lsr #25 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + mulseq r2, fp, ip │ │ │ │ + andseq r9, r2, r7, lsl #25 │ │ │ │ + andseq r9, r2, r9, ror ip │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, fp, ror #24 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, asr ip │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, pc, asr #24 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, r1, asr #24 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, r3, lsr ip │ │ │ │ + andseq r9, r2, r5, lsr #24 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, r7, lsl ip │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, r9, lsl #24 │ │ │ │ + @ instruction: 0x00129bfb │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, lsr r7 │ │ │ │ + andseq r9, r2, sp, ror #23 │ │ │ │ + rsbsvs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfed658e6 │ │ │ │ + blx 0xfed65b0e │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ strmi pc, [r1], -r3, lsl #17 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - rsbsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscsmi pc, r0, sp, asr #12 │ │ │ │ + rscvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe7e5912 │ │ │ │ + blx 0xfe7e5b3a │ │ │ │ vmax.s8 d30, d30, d18 │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ movwcs pc, #2963 @ 0xb93 @ │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ strmi pc, [r0], r9, ror #16 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d16, d5 │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0400031 │ │ │ │ @ instruction: 0xf8d8fb83 │ │ │ │ movwcs r1, #4 │ │ │ │ andcs r2, r1, r8, lsl #4 │ │ │ │ @ instruction: 0xf858f012 │ │ │ │ strmi r4, [r4], -r3, lsl #13 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b8818d │ │ │ │ - blcc 0x17585c │ │ │ │ + blcc 0x175a84 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ vand d24, d30, d2 │ │ │ │ - @ instruction: 0xf2c049d8 │ │ │ │ + @ instruction: 0xf2c069d0 │ │ │ │ strcs r0, [r0, -pc, lsr #18] │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143701 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0404648 │ │ │ │ @ instruction: 0xf8b8fb5d │ │ │ │ - blcc 0x175890 │ │ │ │ + blcc 0x175ab8 │ │ │ │ stclle 2, cr4, [fp], #748 @ 0x2ec │ │ │ │ fstmiaxeq r7, {d30-d34} @ Deprecated │ │ │ │ eorscs pc, r7, fp, lsr r8 @ │ │ │ │ - rscsmi pc, r0, lr, asr #4 │ │ │ │ + rscvs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc4639 │ │ │ │ @ instruction: 0xf89c4004 │ │ │ │ strls r3, [r1], #-2 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf0409400 │ │ │ │ @ instruction: 0xf8b8fb45 │ │ │ │ vhadd.s8 d17, d14, d0 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe645fb3d │ │ │ │ - adcsmi pc, r4, lr, asr #4 │ │ │ │ + adcvs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xee59da │ │ │ │ + blx 0xee5c02 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldrtmi sl, [r8], -r6, asr #29 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldrt pc, [r7], -pc, lsl #17 @ │ │ │ │ - addsmi pc, r4, lr, asr #4 │ │ │ │ + addvs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xb659f6 │ │ │ │ + blx 0xb65c1e │ │ │ │ vaba.s8 q15, q7, q11 │ │ │ │ - vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmla.i d22, d0, d0[7] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strb pc, [pc, -r1, lsr #22]! @ │ │ │ │ - eorsmi pc, r4, lr, asr #4 │ │ │ │ + eorvs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x7e5a12 │ │ │ │ + blx 0x7e5c3a │ │ │ │ vabd.s8 q15, q7, q12 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe761fb13 │ │ │ │ - andsmi pc, r8, lr, asr #4 │ │ │ │ + andsvs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x465a2e │ │ │ │ + blx 0x465c56 │ │ │ │ vaba.s8 q15, q7, q5 │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vaddl.s8 q11, d0, d4 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r3, -r5, lsl #22] @ │ │ │ │ - rscscc pc, ip, lr, asr #4 │ │ │ │ + rscspl pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xe5a48 │ │ │ │ + blx 0xe5c70 │ │ │ │ vabd.s8 q15, q7, q6 │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe745faf7 │ │ │ │ - rsccc pc, r0, lr, asr #4 │ │ │ │ + sbcspl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffd65a64 │ │ │ │ + blx 0xffd65c8c │ │ │ │ vaba.s8 d30, d14, d30 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d21, d16, d0[3] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r7, -r9, ror #21]! │ │ │ │ - sbccc pc, r4, lr, asr #4 │ │ │ │ + adcspl pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff9e5a80 │ │ │ │ + blx 0xff9e5ca8 │ │ │ │ vaba.s8 d30, d14, d16 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe729fadb │ │ │ │ - subsmi pc, r4, lr, asr #4 │ │ │ │ + subvs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff665a9c │ │ │ │ + blx 0xff665cc4 │ │ │ │ vabd.s8 d30, d14, d18 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [fp, -sp, asr #21] │ │ │ │ - adcscc pc, r4, lr, asr #4 │ │ │ │ + adcpl pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff2e5ab8 │ │ │ │ + blx 0xff2e5ce0 │ │ │ │ vaba.s8 d30, d14, d4 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe70dfabf │ │ │ │ - rscvs pc, r4, lr, asr #4 │ │ │ │ + sbcseq pc, ip, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfef65ad4 │ │ │ │ - vabd.s8 d30, d14, d6 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + blx 0xfef65cfc │ │ │ │ + @ instruction: 0xf64ee706 │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6fffab1 │ │ │ │ - rscsvs pc, r4, lr, asr #4 │ │ │ │ + rsceq pc, ip, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfebe5af0 │ │ │ │ - vmin.s8 q15, q15, q12 │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ + blx 0xfebe5d18 │ │ │ │ + @ instruction: 0xf64ee6f8 │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrbt pc, [r1], r3, lsr #21 @ │ │ │ │ - addsvs pc, r4, lr, asr #4 │ │ │ │ + addeq pc, ip, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe865b0c │ │ │ │ - vmax.s8 q15, q15, q13 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + blx 0xfe865d34 │ │ │ │ + @ instruction: 0xf64ee6ea │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ usat pc, #3, r5, lsl #21 @ │ │ │ │ - adcsvs pc, ip, lr, asr #4 │ │ │ │ + adcseq pc, r4, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe4e5b28 │ │ │ │ - vmin.s8 q15, q15, q6 │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + blx 0xfe4e5d50 │ │ │ │ + @ instruction: 0xf64ee6dc │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r5], r7, lsl #21 @ │ │ │ │ - eorvs pc, r4, lr, asr #4 │ │ │ │ + andseq pc, ip, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe165b44 │ │ │ │ - vmax.s8 q15, q15, q7 │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + blx 0xfe165d6c │ │ │ │ + @ instruction: 0xf64ee6ce │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6c7fa79 │ │ │ │ - adcspl pc, r4, lr, asr #4 │ │ │ │ + adcvc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1de5b60 │ │ │ │ - vmax.s8 q15, q15, q0 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + blx 0x1de5d88 │ │ │ │ + @ instruction: 0xf64ee6c0 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ svccs 0x0000fa6b │ │ │ │ ldclge 4, cr15, [fp, #252]! @ 0xfc │ │ │ │ vrshl.s8 q15, , q7 │ │ │ │ - vmla.i d21, d0, d0[3] │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strt pc, [pc], r1, ror #20 │ │ │ │ - eorspl pc, ip, lr, asr #4 │ │ │ │ + eorsvc pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x17e5b90 │ │ │ │ + blx 0x17e5db8 │ │ │ │ vmax.s8 d30, d30, d24 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ssat pc, #2, r3, asr #20 @ │ │ │ │ - eorspl pc, r0, lr, asr #4 │ │ │ │ + eorvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1465bac │ │ │ │ + blx 0x1465dd4 │ │ │ │ vmin.s8 d30, d30, d10 │ │ │ │ - vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r3], r5, asr #20 │ │ │ │ - eorsvc pc, r4, lr, asr #4 │ │ │ │ + eorne pc, ip, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10e5bc8 │ │ │ │ + blx 0x10e5df0 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldr sl, [r8, #-3534]! @ 0xfffff232 │ │ │ │ - andsvc pc, ip, lr, asr #4 │ │ │ │ + andsne pc, r4, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xe65bdc │ │ │ │ + blx 0xe65e04 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ str sl, [lr, #-3524]! @ 0xfffff23c │ │ │ │ - addpl pc, ip, lr, asr #4 │ │ │ │ + addvc pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xbe5bf0 │ │ │ │ + blx 0xbe5e18 │ │ │ │ vmin.s8 q15, q7, q12 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrbt pc, [r1], -r3, lsr #20 @ │ │ │ │ - rsbpl pc, r0, lr, asr #4 │ │ │ │ + subsvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x865c0c │ │ │ │ + blx 0x865e34 │ │ │ │ vmax.s8 q15, q7, q13 │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe663fa15 │ │ │ │ - sbcspl pc, ip, lr, asr #4 │ │ │ │ + sbcsvc pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x4e5c28 │ │ │ │ - vmin.s8 q15, q7, q6 │ │ │ │ - vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ + blx 0x4e5e50 │ │ │ │ + @ instruction: 0xf64ee65c │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r5], -r7, lsl #20 @ │ │ │ │ - addvs pc, r0, lr, asr #4 │ │ │ │ + rsbseq pc, r8, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x165c44 │ │ │ │ - vmax.s8 q15, q7, q7 │ │ │ │ - vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ + blx 0x165e6c │ │ │ │ + @ instruction: 0xf64ee64e │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe647f9f9 │ │ │ │ - rscspl pc, ip, lr, asr #4 │ │ │ │ + rscsvc pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f2f040 │ │ │ │ vmax.s8 q15, q7, q0 │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrt pc, [r9], -fp, ror #19 @ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ - sbccs pc, r0, fp, asr #12 │ │ │ │ + adcsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f040 │ │ │ │ @ instruction: 0xf191e69b │ │ │ │ - strcs pc, [r0, -r5, lsl #19] │ │ │ │ + smusdxcs r0, r1, r9 │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec80d94 │ │ │ │ + bl 0xfec80fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1cad9bc │ │ │ │ + blmi 0x1cadbe4 │ │ │ │ stmdavs r1, {r0, r3, r4, r7, ip, sp, pc} │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ stmiavs r3, {r8, r9}^ │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ - adcsne pc, r0, r0, asr #4 │ │ │ │ + adccc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ tstls r5, pc, lsl r6 │ │ │ │ @ instruction: 0xf9c2f040 │ │ │ │ - subvc pc, ip, lr, asr #4 │ │ │ │ + subne pc, r4, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9bcf040 │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7f74861 │ │ │ │ - vqdmulh.s , q7, │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64efb41 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldmdami lr, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ vld1.8 {d2-d5}, [r4], r0 │ │ │ │ @ instruction: 0xf7f7417f │ │ │ │ strbeq pc, [r0, #2869]! @ 0xb35 @ │ │ │ │ @ instruction: 0xf414d473 │ │ │ │ cmnle r9, r0, asr #3 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ strteq sp, [r1], #381 @ 0x17d │ │ │ │ addhi pc, r2, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000462 │ │ │ │ strteq r8, [r3], #-136 @ 0xffffff78 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ - rsbvc pc, r4, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf994f040 │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf016808f │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4.32 {d8-d11}, [r6], r6 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74849 │ │ │ │ - vqdmulh.s d31, d14, d13 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ - vhadd.s8 d16, d14, d31 │ │ │ │ - @ instruction: 0xf2c07490 │ │ │ │ + @ instruction: 0xf64efb0d │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ + @ instruction: 0xf64e002f │ │ │ │ + vaddhn.i16 d17, q8, q4 │ │ │ │ @ instruction: 0xf040042f │ │ │ │ andcs pc, r0, #1982464 @ 0x1e4000 │ │ │ │ stmdami r3, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ - blx 0xe7c38 │ │ │ │ - rsbsvc pc, ip, lr, asr #4 │ │ │ │ + blx 0xe7e60 │ │ │ │ + rsbsne pc, r4, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf96ef040 │ │ │ │ tstpeq r1, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - rsbsne pc, r8, sp, asr #12 │ │ │ │ + rsbscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf966f040 │ │ │ │ - addvc pc, r4, lr, asr #4 │ │ │ │ + rsbsne pc, ip, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf960f040 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [sp], #-28 @ 0xffffffe4 │ │ │ │ - mrc 1, 5, APSR_nzcv, cr2, cr15, {3} │ │ │ │ + mrc 1, 5, APSR_nzcv, cr6, cr15, {3} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - strtpl pc, [ip], #591 @ 0x24f │ │ │ │ + strtvc pc, [r4], #591 @ 0x24f │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1919400 │ │ │ │ - strtmi pc, [r9], -r5, lsl #17 │ │ │ │ + @ instruction: 0x4629f871 │ │ │ │ @ instruction: 0xf040a807 │ │ │ │ - blmi 0xae81d0 │ │ │ │ - blls 0x703d28 │ │ │ │ + blmi 0xae83f8 │ │ │ │ + blls 0x703f50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_svc │ │ │ │ - sbcpl pc, ip, r5, asr #4 │ │ │ │ + sbcvc pc, r4, r5, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04040f0 │ │ │ │ vst2.8 {d27,d29}, [pc :256], r5 │ │ │ │ stmdami r2!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2683 @ 0xfffff585 │ │ │ │ addle r6, r5, r0, asr #3 │ │ │ │ andcs r4, r0, #2031616 @ 0x1f0000 │ │ │ │ - blx 0x1e67cd0 │ │ │ │ + blx 0x1e67ef8 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami sp, {r0, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strteq pc, [r1], #2669 @ 0xa6d │ │ │ │ svcge 0x007ef57f │ │ │ │ ldmdami sl, {r9, sp} │ │ │ │ tstppl r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1a67cf0 │ │ │ │ + blx 0x1a67f18 │ │ │ │ @ instruction: 0xf57f0462 │ │ │ │ ldmdami r7, {r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74180 │ │ │ │ strteq pc, [r3], #-2651 @ 0xfffff5a5 │ │ │ │ svcge 0x0072f57f │ │ │ │ andcs r4, r0, #1245184 @ 0x130000 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x15e7d14 │ │ │ │ + blx 0x15e7f3c │ │ │ │ ldmdami r1, {r1, r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ ldrb pc, [r4, -sp, asr #20]! @ │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ - blx 0x1367d28 │ │ │ │ + blx 0x1367f50 │ │ │ │ @ instruction: 0xf191e76b │ │ │ │ - svclt 0x0000f89f │ │ │ │ + svclt 0x0000f88b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r5, [r5], -r4 │ │ │ │ - eorseq r5, r5, r4, ror r7 │ │ │ │ - eorseq r5, r5, r0, ror #15 │ │ │ │ - eorseq r5, r5, r0, asr #16 │ │ │ │ + eorseq r5, r5, ip, lsr #17 │ │ │ │ + eorseq r5, r5, ip, ror #18 │ │ │ │ + ldrsbteq r5, [r5], -r8 │ │ │ │ + eorseq r5, r5, r8, lsr sl │ │ │ │ addseq lr, r5, r4, ror #16 │ │ │ │ addseq lr, r5, ip, ror r8 │ │ │ │ addseq lr, r5, r4, lsr #17 │ │ │ │ addseq lr, r5, ip, asr #17 │ │ │ │ addseq lr, r5, r4, ror #17 │ │ │ │ @ instruction: 0x0095e8fc │ │ │ │ @ instruction: 0x0095e9bc │ │ │ │ @@ -288353,39 +288491,39 @@ │ │ │ │ ldrmi r4, [r3], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwls r8, #30995 @ 0x7913 │ │ │ │ ldrsbge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf88af040 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ movwpl pc, #34214 @ 0x85a6 @ │ │ │ │ - blcc 0x5321c0 │ │ │ │ - adcsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + blcc 0x5323e8 │ │ │ │ + adcne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ - mrc2 1, 4, pc, cr10, cr0, {4} │ │ │ │ + mcr2 1, 4, pc, cr6, cr0, {4} @ │ │ │ │ @ instruction: 0xf6452200 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0x46100135 │ │ │ │ ldclne 2, cr15, [r3], #-256 @ 0xffffff00 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r1, lsl r0 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - vmax.s8 d20, d14, d24 │ │ │ │ - vrshr.s64 d23, d20, #64 │ │ │ │ + @ instruction: 0xf64e4628 │ │ │ │ + vsubl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf190022f │ │ │ │ - strtmi pc, [r8], -r1, lsl #29 │ │ │ │ + strtmi pc, [r8], -sp, ror #28 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ tstcs r4, #6094848 @ 0x5d0000 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ biclt r6, r4, ip, asr #17 │ │ │ │ - blls 0x2fb6dc │ │ │ │ + blls 0x2fb904 │ │ │ │ stmib sp, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ strmi r7, [r0, r0, lsl #16]! │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt sl, {r6, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ @@ -288393,21 +288531,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r3, [r8], -r1, lsl #8 │ │ │ │ tstcs r1, r7, lsl #20 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ - addsvc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + addsne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - bls 0x264598 │ │ │ │ + bls 0x2647c0 │ │ │ │ svclt 0x00182c00 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1907802 │ │ │ │ - strtmi pc, [r8], -r9, asr #28 │ │ │ │ + @ instruction: 0x4628fe35 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ svclt 0x0000b825 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -288415,15 +288553,15 @@ │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r4, r8, fp, pc}^ │ │ │ │ ldmib sp, {r0, r1, r2, ip}^ │ │ │ │ movwls sl, #39703 @ 0x9b17 │ │ │ │ @ instruction: 0xf80ef040 │ │ │ │ andcs fp, r0, #88, 6 @ 0x60000001 │ │ │ │ strmi r9, [r4], -r7, lsl #18 │ │ │ │ - ldcne 6, cr15, [r0], {69} @ 0x45 │ │ │ │ + stccc 6, cr15, [r8], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ vmin.s8 d20, d0, d0 │ │ │ │ @ instruction: 0xf85c1e73 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r8, fp, lsl #5 │ │ │ │ ldrbmi r3, [r0, #-1]! │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @@ -288441,88 +288579,88 @@ │ │ │ │ @ instruction: 0xf03f4ff0 │ │ │ │ andlt fp, fp, r3, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - addvc pc, r0, lr, asr #4 │ │ │ │ + rsbsne pc, r8, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf810f040 │ │ │ │ svcpl 0x0080f516 │ │ │ │ @ instruction: 0xf64bd20d │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmlal.s q10, d0, d0[2] │ │ │ │ @ instruction: 0x46330230 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - stc2l 1, cr15, [r4, #576]! @ 0x240 │ │ │ │ + ldc2l 1, cr15, [r0, #576] @ 0x240 │ │ │ │ andcs r4, sl, r1, lsr #12 │ │ │ │ - @ instruction: 0xf81cf170 │ │ │ │ + @ instruction: 0xf820f170 │ │ │ │ rsbsmi lr, r1, #51118080 @ 0x30c0000 │ │ │ │ strmi r9, [r8], -r7, lsl #2 │ │ │ │ stc2 0, cr15, [r2], {8} │ │ │ │ strmi r9, [r2], -r7, lsl #18 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ - adccc pc, r4, sp, asr #12 │ │ │ │ + addspl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfff0f03f │ │ │ │ svclt 0x0000e7ea │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81170 │ │ │ │ + bl 0xfec81398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf03f460e │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ - vrhadd.s8 d18, d14, d1 │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ + @ instruction: 0xf64e2101 │ │ │ │ + vmla.i d17, d16, d0[0] │ │ │ │ @ instruction: 0xf16f002f │ │ │ │ - @ instruction: 0x2d1ff993 │ │ │ │ + @ instruction: 0x2d1ff997 │ │ │ │ @ instruction: 0xf644d925 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0x46290033 │ │ │ │ @ instruction: 0xffcef03f │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorvc pc, r0, r3, asr #4 │ │ │ │ + andsne pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xffc4f03f │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ - @ instruction: 0xffdcf16f │ │ │ │ + @ instruction: 0xffe0f16f │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -fp, ror #30 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - sbcsvc pc, r0, lr, asr #4 │ │ │ │ + sbcne pc, r8, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf970f16f │ │ │ │ + @ instruction: 0xf974f16f │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf03f4070 │ │ │ │ @ instruction: 0xf644bf71 │ │ │ │ - vrsra.s64 d20, d8, #64 │ │ │ │ - bl 0x1eacc4 │ │ │ │ - vcgt.s8 d16, d19, d5 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x1eaeec │ │ │ │ + @ instruction: 0xf6430385 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf03f12e0 │ │ │ │ ldrb pc, [r1, r1, lsr #31] @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f62c4 │ │ │ │ + blvs 0xfe7f64ec │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6f4040 │ │ │ │ + blle 0x6f4268 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -288530,47 +288668,47 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x3c2e80 │ │ │ │ - blcs 0x3e045c │ │ │ │ + blcs 0x3c30a8 │ │ │ │ + blcs 0x3e0684 │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq sl, r2, r1, ror r0 │ │ │ │ - andseq sl, r2, r1, ror r0 │ │ │ │ - andseq sl, r2, r1, ror r0 │ │ │ │ - andseq sl, r2, sp, rrx │ │ │ │ - andseq sl, r2, sp, rrx │ │ │ │ - andseq sl, r2, sp, rrx │ │ │ │ - andseq sl, r2, r1, ror r0 │ │ │ │ - andseq sl, r2, r1, ror r0 │ │ │ │ - andseq sl, r2, r1, ror r0 │ │ │ │ - andseq sl, r2, r1, ror r0 │ │ │ │ - andseq sl, r2, r1, ror r0 │ │ │ │ + mulseq r2, r9, r2 │ │ │ │ + mulseq r2, r9, r2 │ │ │ │ + mulseq r2, r9, r2 │ │ │ │ + mulseq r2, r5, r2 │ │ │ │ + mulseq r2, r5, r2 │ │ │ │ + mulseq r2, r5, r2 │ │ │ │ + mulseq r2, r9, r2 │ │ │ │ + mulseq r2, r9, r2 │ │ │ │ + mulseq r2, r9, r2 │ │ │ │ + mulseq r2, r9, r2 │ │ │ │ + mulseq r2, r9, r2 │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec812dc │ │ │ │ + bl 0xfec81504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ - blx 0xe6146 │ │ │ │ + blx 0xe636e │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -288583,40 +288721,40 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81354 │ │ │ │ + bl 0xfec8157c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff3e61ae │ │ │ │ + blx 0xff3e63d6 │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec813a4 │ │ │ │ + bl 0xfec815cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfe9e61fe │ │ │ │ + blx 0xfe9e6426 │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ strmi r6, [r3], -r2 │ │ │ │ stmiavs r2!, {sp} │ │ │ │ bfine r6, sl, #1, #18 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -288625,40 +288763,40 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec813fc │ │ │ │ + bl 0xfec81624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x1ee6256 │ │ │ │ + blx 0x1ee647e │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8144c │ │ │ │ + bl 0xfec81674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x14e62a6 │ │ │ │ + blx 0x14e64ce │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ addsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -288670,22 +288808,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec814b0 │ │ │ │ + bl 0xfec816d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #29696 @ 0x7400 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1bbad8 │ │ │ │ + bcs 0x1bbd00 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -288701,20 +288839,20 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8152c │ │ │ │ + bl 0xfec81754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff8e6384 │ │ │ │ + blx 0xff8e65ac │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ sbcsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ cmpvs r9, r4, lsl #2 │ │ │ │ @@ -288726,22 +288864,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81590 │ │ │ │ + bl 0xfec817b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #708608 @ 0xad000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1bbbb8 │ │ │ │ + bcs 0x1bbde0 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -288757,15 +288895,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8160c │ │ │ │ + bl 0xfec81834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, pc, ror #20 │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -288778,20 +288916,20 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81660 │ │ │ │ + bl 0xfec81888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x12664b8 │ │ │ │ + blx 0x12666e0 │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ andsvs r2, sl, r0 │ │ │ │ subsvs r6, sl, r2, lsr #17 │ │ │ │ addsvs r6, sl, r2, lsr #18 │ │ │ │ sbcsvs r6, sl, r2, lsr #19 │ │ │ │ tstvs sl, r2, lsr #20 │ │ │ │ @@ -288814,83 +288952,83 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec816f0 │ │ │ │ + bl 0xfec81918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r3, r8, r0 @ │ │ │ │ @ instruction: 0xf8904614 │ │ │ │ stccs 3, cr5, [r0, #-0] │ │ │ │ movwcs sp, #56 @ 0x38 │ │ │ │ andcs r2, r3, r8, ror #4 │ │ │ │ @ instruction: 0xf9f6f011 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ rsbcs sp, r8, #109 @ 0x6d │ │ │ │ @ instruction: 0xf17f2100 │ │ │ │ - ldmib r4, {r2, r3, r5, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r4, r5, r6, r9, fp, sp, lr, pc}^ │ │ │ │ eorvs r1, r9, r0, lsl #4 │ │ │ │ ldmib r4, {r1, r3, r5, r6, sp, lr}^ │ │ │ │ strbtvs r2, [r9], -r2, lsl #2 │ │ │ │ stmiavs r2!, {r1, r3, r5, r9, sl, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r2, r9, #8, 2 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9c31fc │ │ │ │ + blvs 0x9c3424 │ │ │ │ ldmib r4, {r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r2, [r9], #-270 @ 0xfffffef2 │ │ │ │ stcvs 4, cr6, [r2], #-168 @ 0xffffff58 │ │ │ │ stcvs 4, cr6, [r2, #-680]! @ 0xfffffd58 │ │ │ │ cdpvs 5, 2, cr6, cr2, cr10, {1} │ │ │ │ stcvs 5, cr6, [r2], #680 @ 0x2a8 │ │ │ │ stcvs 4, cr6, [r2, #936]! @ 0x3a8 │ │ │ │ cdpvs 5, 10, cr6, cr2, cr10, {3} │ │ │ │ eors r6, r2, sl, ror #11 │ │ │ │ rsbcs r4, r0, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf0112003 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbcs sp, r0, #53 @ 0x35 │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ - b 0xde6b8c │ │ │ │ + b 0xee6db4 │ │ │ │ stmdahi r2!, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldmib r4, {r1, r3, r4, pc}^ │ │ │ │ ldrbvs r2, [r9, #258] @ 0x102 │ │ │ │ stmiavs r2!, {r1, r3, r4, r7, r8, sl, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r2], #-872 @ 0xfffffc98 │ │ │ │ ldmib r4, {r1, r3, r4, sl, pc}^ │ │ │ │ tstvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9c3128 │ │ │ │ - blvs 0xfe9c332c │ │ │ │ + blvs 0x9c3350 │ │ │ │ + blvs 0xfe9c3554 │ │ │ │ stcvs 3, cr6, [r2], #-616 @ 0xfffffd98 │ │ │ │ stcvs 4, cr6, [r2, #-104]! @ 0xffffff98 │ │ │ │ mcrvs 4, 1, r6, cr2, cr10, {4} │ │ │ │ stcvs 5, cr6, [r2], #104 @ 0x68 │ │ │ │ stcvs 4, cr6, [r2, #360]! @ 0x168 │ │ │ │ mcrvs 4, 5, r6, cr2, cr10, {6} │ │ │ │ andcs r6, r0, sl, asr r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd30 │ │ │ │ ldrb r0, [r3, sp]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81800 │ │ │ │ + bl 0xfec81a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r5, ror r9 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -288902,15 +289040,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81850 │ │ │ │ + bl 0xfec81a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, sp, asr #18 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -288922,124 +289060,124 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec818a0 │ │ │ │ + bl 0xfec81ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr8, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2104 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7543018 │ │ │ │ - andlt lr, r2, r8, asr #26 │ │ │ │ + andlt lr, r2, r4, lsr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbseq r5, pc, r2, lsr r7 @ │ │ │ │ + rsbseq r5, pc, sl, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec818ec │ │ │ │ + bl 0xfec81b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r8, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024694 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d19c07 │ │ │ │ stmdbls r6, {r4, r7, r9} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabt r1, sp, r9, lr │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ andscc r9, r8, r3, lsl #8 │ │ │ │ - ldc 7, cr15, [ip, #-336] @ 0xfffffeb0 │ │ │ │ + stc 7, cr15, [r8], {84} @ 0x54 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, pc, r4, ror #13 │ │ │ │ + ldrhteq r5, [pc], #-76 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ subsle r2, r9, r0, lsl #20 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ pkhtbmi sp, r1, sl, asr #16 │ │ │ │ ldrmi r4, [r0], -ip, lsl #12 │ │ │ │ ldrmi r2, [pc], -r8, lsl #2 │ │ │ │ - blx 0x20e6bbe │ │ │ │ + blx 0x20e6de6 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ movwcs sp, #4189 @ 0x105d │ │ │ │ rsceq r4, sl, r1, lsr #12 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldmiblt r0, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r0], -lr, lsl #8 │ │ │ │ - blx 0xff7e6bd8 │ │ │ │ - @ instruction: 0xffc2f152 │ │ │ │ + blx 0xff7e6e00 │ │ │ │ + @ instruction: 0xffc6f152 │ │ │ │ strcs r6, [r0], -r4 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r0, #240, 30 @ 0x3c0 │ │ │ │ - beq 0x1a67c4 │ │ │ │ + beq 0x1a69ec │ │ │ │ @ instruction: 0xf1061d04 │ │ │ │ ldrmi r0, [r7], -r4, lsl #16 │ │ │ │ andls r4, r0, #154140672 @ 0x9300000 │ │ │ │ and r9, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8484630 │ │ │ │ strcc r6, [r1, -r4, lsl #24] │ │ │ │ adcmi r3, pc, #8, 8 @ 0x8000000 │ │ │ │ - bleq 0x3688e8 │ │ │ │ + bleq 0x368b10 │ │ │ │ stmdavs r6!, {r1, r3, r5, ip, lr, pc} │ │ │ │ - blle 0xb75fd0 │ │ │ │ + blle 0xb761f8 │ │ │ │ @ instruction: 0xf854d0f2 │ │ │ │ ldrbmi r1, [r3], -r4, lsl #24 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ @ instruction: 0xf88ef011 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ andcs fp, r0, r8, asr #3 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x15ef8c │ │ │ │ + blls 0x15f1b4 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ adcsmi r1, r0, #200, 20 @ 0xc8000 │ │ │ │ tstls r0, r1, lsr pc │ │ │ │ @ instruction: 0x4630199b │ │ │ │ ldrb r9, [sl, r0, lsl #6] │ │ │ │ - @ instruction: 0xff80f152 │ │ │ │ + @ instruction: 0xff84f152 │ │ │ │ ldr r6, [ip, r5]! │ │ │ │ - @ instruction: 0xff7cf152 │ │ │ │ + @ instruction: 0xff80f152 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ ldmdblt pc, {r0, r1, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ str r9, [sp, r1, lsl #28]! │ │ │ │ ldr r9, [r3, r1, lsl #28]! │ │ │ │ ldrcs r9, [r6], #-3585 @ 0xfffff1ff │ │ │ │ @ instruction: 0xf152e7a9 │ │ │ │ - movwcs pc, #53103 @ 0xcf6f @ │ │ │ │ + movwcs pc, #53107 @ 0xcf73 @ │ │ │ │ str r6, [sl, r3]! │ │ │ │ - bleq 0x1a6974 │ │ │ │ + bleq 0x1a6b9c │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81a44 │ │ │ │ + bl 0xfec81c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ - vmax.s8 d20, d7, d4 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf6474604 │ │ │ │ + vsubhn.i16 d16, q0, q4 │ │ │ │ andcs r0, pc, #55574528 @ 0x3500000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff5cf010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r5, asr pc @ │ │ │ │ @@ -289077,19 +289215,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81b0c │ │ │ │ + bl 0xfec81d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ - vmax.s8 d20, d7, d4 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf6474604 │ │ │ │ + vsubhn.i16 d16, q0, q4 │ │ │ │ andcs r0, pc, #55574528 @ 0x3500000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff1af010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r3, lsl pc @ │ │ │ │ @@ -289135,326 +289273,326 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34681 │ │ │ │ strmi r3, [sp], -r8, asr #1 │ │ │ │ - bvs 0x7d1a54 │ │ │ │ + bvs 0x7d1c7c │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r0, r1, r2, r3, r4, r6, r7, pc} │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0x180ac78 │ │ │ │ + bvs 0x180aea0 │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813b │ │ │ │ ldmib r5, {r3, r6, pc}^ │ │ │ │ ldmib r5, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x15ada58 │ │ │ │ + b 0x15adc80 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ teqpcc ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r8!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r9!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ tstpeq r1, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ - b 0x113c474 │ │ │ │ + b 0x113c69c │ │ │ │ svclt 0x000c5003 │ │ │ │ cmncs r2, sp, lsr #2 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ andeq pc, r7, r2, ror #6 │ │ │ │ tstpeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf895910c │ │ │ │ - b 0x11eeb18 │ │ │ │ + b 0x11eed40 │ │ │ │ movwls r0, #33538 @ 0x8302 │ │ │ │ @ instruction: 0x232dbf0c │ │ │ │ movwls r2, #9079 @ 0x2377 │ │ │ │ movweq pc, #16404 @ 0x4014 @ │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ rsbscs fp, r3, #12, 30 @ 0x30 │ │ │ │ andls r2, r4, #112, 4 │ │ │ │ movwls r2, #53505 @ 0xd101 │ │ │ │ - subcc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + subpl pc, r0, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - blvc 0x4e60f4 │ │ │ │ + blvc 0x4e631c │ │ │ │ @ instruction: 0x46504633 │ │ │ │ - blvc 0x3e60dc │ │ │ │ - @ instruction: 0xffe8f18f │ │ │ │ + blvc 0x3e6304 │ │ │ │ + @ instruction: 0xffd4f18f │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, r7, r0 │ │ │ │ movteq pc, #37312 @ 0x91c0 @ │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf6404650 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ @ instruction: 0xf8cd0230 │ │ │ │ @ instruction: 0xf18f8004 │ │ │ │ - @ instruction: 0xf899ffd3 │ │ │ │ - blcs 0x136b0c │ │ │ │ - blne 0xff11ec64 │ │ │ │ + @ instruction: 0xf899ffbf │ │ │ │ + blcs 0x136d34 │ │ │ │ + blne 0xff11ee8c │ │ │ │ streq pc, [r0], #20 │ │ │ │ mlacs fp, r5, r8, pc @ │ │ │ │ orrscs lr, r7, #323584 @ 0x4f000 │ │ │ │ svclt 0x0018990c │ │ │ │ @ instruction: 0xf1bb461c │ │ │ │ rsble r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmdbls sp, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - bcs 0x14ae4c │ │ │ │ + bcs 0x14b074 │ │ │ │ cmnphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + msrpl R12_usr, r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorscc pc, r0, r0, asr #12 │ │ │ │ + eorpl pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldrcc pc, [r8, -r0, asr #12]! │ │ │ │ + ldrpl pc, [r0, -r0, asr #12]! │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - ldrtcc pc, [ip], -r0, asr #12 @ │ │ │ │ + ldrtpl pc, [r4], -r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ @ instruction: 0x46944615 │ │ │ │ muls lr, r6, r6 │ │ │ │ - ldmdacc r8, {r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdapl r0, {r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x1648d4 │ │ │ │ + bcs 0x164afc │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - eorscc pc, r0, r0, asr #12 │ │ │ │ + eorpl pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - strbcc pc, [r0, #-1600] @ 0xfffff9c0 @ │ │ │ │ + ldrpl pc, [r8, #-1600]! @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldrtcc pc, [ip], -r0, asr #12 @ │ │ │ │ + ldrtpl pc, [r4], -r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - cdpcc 6, 4, cr15, cr4, cr0, {2} │ │ │ │ + cdppl 6, 3, cr15, cr12, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0x46944611 │ │ │ │ stmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldrbmi r0, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0x2e09e9cd │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf640c505 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ strcs r0, [r4, #-560] @ 0xfffffdd0 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf18f5500 │ │ │ │ - andlt pc, pc, sp, ror #30 │ │ │ │ + andlt pc, pc, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldmdacc r0, {r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdapl r8, {r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ tstcs r1, r5, lsr #14 │ │ │ │ - vmin.s8 q10, , q0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + @ instruction: 0xf64f4650 │ │ │ │ + vmlal.s q8, d16, d0[0] │ │ │ │ @ instruction: 0xf18f0233 │ │ │ │ - @ instruction: 0xe780ff55 │ │ │ │ + str pc, [r0, r1, asr #30] │ │ │ │ stmdbls sp, {r0, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bcs 0x14adf4 │ │ │ │ + bcs 0x14b01c │ │ │ │ msrhi CPSR_fx, r0 │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - eorcc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + eorpl pc, r0, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + msrpl R12_usr, r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldccc 6, cr15, [r4], #-256 @ 0xffffff00 │ │ │ │ + stcpl 6, cr15, [ip], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrcc pc, [r8, -r0, asr #12]! │ │ │ │ + ldrpl pc, [r0, -r0, asr #12]! │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ ldr r4, [r2, r6, lsl #13]! │ │ │ │ biclt r9, r1, #212992 @ 0x34000 │ │ │ │ - cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf6408127 │ │ │ │ - vsubl.s8 , d0, d24 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf6400230 │ │ │ │ - vmvn.i32 d19, #1279 @ 0x000004ff │ │ │ │ + vmull.s8 , d0, d28 │ │ │ │ @ instruction: 0x46080c30 │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ strmi r4, [lr], lr, lsl #12 │ │ │ │ stmdbls sp, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vrecps.f32 q13, q0, q15 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ - bcs 0x12b118 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + bcs 0x12b340 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ - eorcc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + eorpl pc, r0, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - eorscc pc, r0, r0, asr #12 │ │ │ │ + eorpl pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldccc 6, cr15, [r4], #-256 @ 0xffffff00 │ │ │ │ + stcpl 6, cr15, [ip], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrtcc pc, [ip], -r0, asr #12 @ │ │ │ │ + ldrtpl pc, [r4], -r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ ldrb r4, [ip, -lr, lsl #13]! │ │ │ │ - stmdacc r0!, {r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdapl r8, {r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x164790 │ │ │ │ + bcs 0x1649b8 │ │ │ │ addhi pc, sl, r0 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ @ instruction: 0xe7684696 │ │ │ │ subsle r2, sl, r0, lsl #20 │ │ │ │ - ldrbcc pc, [r8, #-576]! @ 0xfffffdc0 @ │ │ │ │ + ldrbpl pc, [r0, #-576]! @ 0xfffffdc0 @ │ │ │ │ ldreq pc, [r1, #-704]! @ 0xfffffd40 │ │ │ │ - eorcc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + eorpl pc, r0, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + msrpl R12_usr, r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorscc pc, r0, r0, asr #12 │ │ │ │ + eorpl pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldccc 6, cr15, [r4], #-256 @ 0xffffff00 │ │ │ │ + stcpl 6, cr15, [ip], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrcc pc, [r8, -r0, asr #12]! │ │ │ │ + ldrpl pc, [r0, -r0, asr #12]! │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - ldrtcc pc, [ip], -r0, asr #12 @ │ │ │ │ + ldrtpl pc, [r4], -r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ strb r4, [r8, -lr, lsr #13] │ │ │ │ vcge.s8 d27, d0, d10 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6400231 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vbic.i32 d19, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46100730 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ vaba.s8 d30, d0, d21 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6400231 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf6400030 │ │ │ │ - vmvn.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 d21, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x46110630 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964617 │ │ │ │ vabd.s8 d30, d0, d19 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6400231 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vmls.f d19, d0, d0[0] │ │ │ │ + vbic.i32 d21, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf6400530 │ │ │ │ - vbic.i32 d19, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6400730 │ │ │ │ - vqrdmlah.s d19, d0, d0[1] │ │ │ │ + vmov.i64 d21, #0x00000000ffff0000 │ │ │ │ @ instruction: 0x46100e30 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xf640e70b │ │ │ │ - vsubl.s8 , d0, d24 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf6400230 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf6400030 │ │ │ │ - vmls.f d19, d0, d0[0] │ │ │ │ + vbic.i32 d21, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf6400530 │ │ │ │ - vmvn.i32 d19, #1279 @ 0x000004ff │ │ │ │ + vmull.s8 , d0, d28 │ │ │ │ @ instruction: 0xf6400c30 │ │ │ │ - vbic.i32 d19, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6400730 │ │ │ │ - vmvn.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 d21, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf6400630 │ │ │ │ - vqrdmlah.s d19, d0, d0[1] │ │ │ │ + vmov.i64 d21, #0x00000000ffff0000 │ │ │ │ @ instruction: 0xe6ea0e30 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - strbcc pc, [r0, #-1600] @ 0xfffff9c0 @ │ │ │ │ + ldrpl pc, [r8, #-1600]! @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - cdpcc 6, 4, cr15, cr4, cr0, {2} │ │ │ │ + cdppl 6, 3, cr15, cr12, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe6d84616 │ │ │ │ - eorcc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + eorpl pc, r0, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - eorscc pc, r0, r0, asr #12 │ │ │ │ + eorpl pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - strbcc pc, [r0, #-1600] @ 0xfffff9c0 @ │ │ │ │ + ldrpl pc, [r8, #-1600]! @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldccc 6, cr15, [r4], #-256 @ 0xffffff00 │ │ │ │ + stcpl 6, cr15, [ip], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrtcc pc, [ip], -r0, asr #12 @ │ │ │ │ + ldrtpl pc, [r4], -r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - cdpcc 6, 4, cr15, cr4, cr0, {2} │ │ │ │ + cdppl 6, 3, cr15, cr12, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ ldrt r4, [lr], pc, lsl #12 │ │ │ │ - rsbscc pc, r8, #64, 4 │ │ │ │ + rsbspl pc, r0, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + msrpl R12_usr, r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorscc pc, r0, r0, asr #12 │ │ │ │ + eorpl pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - strbcc pc, [r0, #-1600] @ 0xfffff9c0 @ │ │ │ │ + ldrpl pc, [r8, #-1600]! @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldrcc pc, [r8, -r0, asr #12]! │ │ │ │ + ldrpl pc, [r0, -r0, asr #12]! │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - ldrtcc pc, [ip], -r0, asr #12 @ │ │ │ │ + ldrtpl pc, [r4], -r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - cdpcc 6, 4, cr15, cr4, cr0, {2} │ │ │ │ + cdppl 6, 3, cr15, cr12, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ ssat r4, #1, r4, lsl #13 │ │ │ │ - rsbscc pc, r8, r0, asr #4 │ │ │ │ + rsbspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - eorcc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + eorpl pc, r0, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + msrpl R12_usr, r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - strbcc pc, [r0, #-1600] @ 0xfffff9c0 @ │ │ │ │ + ldrpl pc, [r8, #-1600]! @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldccc 6, cr15, [r4], #-256 @ 0xffffff00 │ │ │ │ + stcpl 6, cr15, [ip], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrcc pc, [r8, -r0, asr #12]! │ │ │ │ + ldrpl pc, [r0, -r0, asr #12]! │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - cdpcc 6, 4, cr15, cr4, cr0, {2} │ │ │ │ + cdppl 6, 3, cr15, cr12, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ str r4, [r2], r6, lsl #12 │ │ │ │ - eorcc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + eorpl pc, r0, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - strbcc pc, [r0, #-1600] @ 0xfffff9c0 @ │ │ │ │ + ldrpl pc, [r8, #-1600]! @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldccc 6, cr15, [r4], #-256 @ 0xffffff00 │ │ │ │ + stcpl 6, cr15, [ip], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - cdpcc 6, 4, cr15, cr4, cr0, {2} │ │ │ │ + cdppl 6, 3, cr15, cr12, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ strbt r4, [lr], -lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec820a4 │ │ │ │ + bl 0xfec822cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stmdbmi r7, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4672 │ │ │ │ andcs pc, r0, r9, lsl #27 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r7, r5, r0, ror fp │ │ │ │ + eorseq r7, r5, r8, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrtcc pc, [ip], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strbcc pc, [r4, -lr, asr #4]! @ │ │ │ │ @@ -289462,110 +289600,110 @@ │ │ │ │ strmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x46816834 │ │ │ │ @ instruction: 0xf04f469a │ │ │ │ cdpne 8, 6, cr0, cr5, cr0, {0} │ │ │ │ stmdbne sl, {r0, r2, r4, sl, lr} │ │ │ │ ldmdavs r1!, {r1, r2, sp, lr, pc} │ │ │ │ ldmdavs fp!, {r1, r5, r6, sl, fp, ip} │ │ │ │ - bleq 0x1a5d98 │ │ │ │ + bleq 0x1a5fc0 │ │ │ │ ldmdale r4!, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0432800 │ │ │ │ ldmdavs sl!, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ adcmi r4, r5, #1048576 @ 0x100000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ svclt 0x00386833 │ │ │ │ - bne 0xff9fc7e8 │ │ │ │ + bne 0xff9fca10 │ │ │ │ ldmdale r3, {r0, r1, r4, r7, r9, lr} │ │ │ │ ldrbmi r3, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ adcmi pc, r5, #4160 @ 0x1040 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mvnspl pc, r0, asr #12 │ │ │ │ + mvnsvc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andsvs pc, r0, r0, asr #12 │ │ │ │ + andeq pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b08 │ │ │ │ @ instruction: 0xf15a72f1 │ │ │ │ - @ instruction: 0xf640ffb3 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - @ instruction: 0xf6400130 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ - blmi 0x1ab050 │ │ │ │ + @ instruction: 0xf640ffb7 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + vand d16, d1, d16 │ │ │ │ + vaddl.s8 q8, d0, d16 │ │ │ │ + blmi 0x1ab278 │ │ │ │ rscsvc pc, r9, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffa6f15a │ │ │ │ - eorseq r7, r5, r0, asr #23 │ │ │ │ + @ instruction: 0xffaaf15a │ │ │ │ + ldrhteq r7, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec821a4 │ │ │ │ + bl 0xfec823cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf17e0ff8 │ │ │ │ - blx 0xfed6a87c │ │ │ │ + blx 0xfed6aa94 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec821cc │ │ │ │ + bl 0xfec823f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xcaedf4 │ │ │ │ + blmi 0xcaf01c │ │ │ │ @ instruction: 0x460db09a │ │ │ │ - @ instruction: 0xf6402206 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vhsub.s8 d18, d1, d6 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0x46040130 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe7675ec │ │ │ │ + blx 0xfe267814 │ │ │ │ @ instruction: 0x9003b9b8 │ │ │ │ - cmppvs r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andcs r1, r5, #160, 26 @ 0x2800 │ │ │ │ @ instruction: 0xf17f4606 │ │ │ │ - stmdblt r0, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf17e4629 │ │ │ │ - blx 0xfed6a818 │ │ │ │ + blx 0xfed6aa30 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r2!, {r2, sp, lr, pc} │ │ │ │ - bcs 0x3398e4 │ │ │ │ + bcs 0x339b0c │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, sl, r9, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, asr r2 │ │ │ │ @ instruction: 0xf17ea805 │ │ │ │ - @ instruction: 0xf186ecd4 │ │ │ │ - cmppcs r0, #3856 @ p-variant is OBSOLETE @ 0xf10 │ │ │ │ + @ instruction: 0xf186ecd8 │ │ │ │ + cmppcs r0, #3536 @ p-variant is OBSOLETE @ 0xdd0 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - subsvs pc, r0, #64, 12 @ 0x4000000 │ │ │ │ + subeq pc, r8, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ andls sl, r0, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf18f2201 │ │ │ │ - stmdage r5, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9aaf17f │ │ │ │ + stmdage r5, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf996f17f │ │ │ │ strmi sl, [r2], -r5, lsl #18 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ - blx 0x15e7678 │ │ │ │ + blx 0x10e78a0 │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ ldmne r0!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf18fe7c2 │ │ │ │ - svclt 0x0000ff03 │ │ │ │ + svclt 0x0000feef │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @@ -289579,150 +289717,150 @@ │ │ │ │ vbic.i16 d16, #251 @ 0x00fb │ │ │ │ tstls r5, r3, lsl #2 │ │ │ │ orrvs pc, r0, r2, asr #7 │ │ │ │ streq pc, [fp], -r3, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, ip, pc} │ │ │ │ adcshi pc, r4, r0 │ │ │ │ qaddls r2, r4, r6 │ │ │ │ - @ instruction: 0xf814f188 │ │ │ │ + @ instruction: 0xf800f188 │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ vcgt.u8 d25, d0, d10 │ │ │ │ - @ instruction: 0xf64b8094 │ │ │ │ - @ instruction: 0xf2c07cd4 │ │ │ │ + vqadd.s8 d24, d28, d4 │ │ │ │ + vqdmulh.s d17, d16, d0[3] │ │ │ │ @ instruction: 0xf04f0c2f │ │ │ │ movwcs r0, #14344 @ 0x3808 │ │ │ │ cdpeq 3, 3, cr9, cr11, cr12, {0} │ │ │ │ stmdbeq pc, {r0, r1, r2, ip, sp, lr, pc} @ │ │ │ │ - strteq pc, [r0], -pc, asr #12 │ │ │ │ + ldrcs pc, [r8], -pc, asr #12 │ │ │ │ ldrteq pc, [r2], -r0, asr #5 @ │ │ │ │ - @ instruction: 0xf6402700 │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vabd.s8 d18, d1, d0 │ │ │ │ + vmvn.i32 q8, #1024 @ 0x00000400 │ │ │ │ movwls r0, #25136 @ 0x6230 │ │ │ │ @ instruction: 0x1c07e9cd │ │ │ │ strls r9, [sp], #-521 @ 0xfffffdf7 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwls lr, #6605 @ 0x19cd │ │ │ │ - bls 0x37c9cc │ │ │ │ + bls 0x37cbf4 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf18f8000 │ │ │ │ - @ instruction: 0xf1bafca3 │ │ │ │ + @ instruction: 0xf1bafc8f │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe63ca90 │ │ │ │ - blx 0xfed673d4 │ │ │ │ + blx 0xfe63ccb8 │ │ │ │ + blx 0xfed675fc │ │ │ │ @ instruction: 0xf7eef080 │ │ │ │ ldrtmi pc, [r2], -pc, ror #29 @ │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf18f4628 │ │ │ │ - mcrne 12, 3, pc, cr3, cr3, {4} @ │ │ │ │ + mcrne 12, 3, pc, cr3, cr15, {3} @ │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [ip], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ cdp2 7, 14, cr15, cr10, cr14, {7} │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - stc2 1, cr15, [r0], {143} @ 0x8f │ │ │ │ + stc2l 1, cr15, [ip], #-572 @ 0xfffffdc4 │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x29f944 │ │ │ │ + blls 0x29fb6c │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2fca2c │ │ │ │ - sbcsvs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ + blls 0x2fcc54 │ │ │ │ + sbceq pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf18f9b06 │ │ │ │ - @ instruction: 0xf1b8fc6f │ │ │ │ + @ instruction: 0xf1b8fc5b │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr #12 │ │ │ │ - @ instruction: 0xf6404628 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmax.s8 d20, d1, d24 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ smladxcc r1, r0, r2, r0 │ │ │ │ - stc2l 1, cr15, [r2], #-572 @ 0xfffffdc4 │ │ │ │ + mcrr2 1, 8, pc, lr, cr15 @ │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ stcls 1, cr13, [sp], {176} @ 0xb0 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf504d027 │ │ │ │ vmin.s8 d19, d16, d6 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ tstcs r1, r1, lsr r4 │ │ │ │ - vmax.s8 d20, d15, d24 │ │ │ │ - vqdmlal.s q11, d0, d0[1] │ │ │ │ + @ instruction: 0xf64f4628 │ │ │ │ + vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8d6032e │ │ │ │ - bcs 0x135174 │ │ │ │ + bcs 0x13539c │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf6409200 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vhsub.s8 d25, d1, d0 │ │ │ │ + vmvn.i32 d17, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf18f0230 │ │ │ │ - tstpcs r1, r3, asr #24 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf6404628 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + tstpcs r1, pc, lsr #24 @ p-variant is OBSOLETE │ │ │ │ + vmax.s8 d20, d1, d24 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf18f0230 │ │ │ │ - @ instruction: 0xf640fc3b │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf241fc27 │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ tstcs r1, r0, lsr r2 │ │ │ │ @ instruction: 0xf18f4628 │ │ │ │ - andcs pc, r0, r3, lsr ip @ │ │ │ │ + andcs pc, r0, pc, lsl ip @ │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf6409b0c │ │ │ │ - vmov.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vqdmulh.s d25, d1, d12 │ │ │ │ + vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf18f0230 │ │ │ │ - @ instruction: 0xe7affc1d │ │ │ │ + str pc, [pc, r9, lsl #24]! │ │ │ │ ldrle r0, [r4, #-1681] @ 0xfffff96f │ │ │ │ movwmi pc, #25543 @ 0x63c7 @ │ │ │ │ movwls r2, #20564 @ 0x5054 │ │ │ │ ldrle r0, [r8, #-1427]! @ 0xfffffa6d │ │ │ │ - @ instruction: 0xff5af187 │ │ │ │ + @ instruction: 0xff46f187 │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15795 @ 0x3db3 │ │ │ │ - mrrcvs 6, 4, pc, ip, cr0 @ │ │ │ │ + mrrceq 2, 4, pc, r4, cr1 @ │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x1224f88 │ │ │ │ + b 0x12251b0 │ │ │ │ vsubw.u8 , q1, d0 │ │ │ │ movwls r0, #45504 @ 0xb1c0 │ │ │ │ @ instruction: 0xf3c2b991 │ │ │ │ - bllt 0xfe177984 │ │ │ │ + bllt 0xfe177bac │ │ │ │ @ instruction: 0xf1872054 │ │ │ │ - cdpne 15, 0, cr15, cr3, cr1, {2} │ │ │ │ + cdpne 15, 0, cr15, cr3, cr13, {1} │ │ │ │ ldcle 3, cr9, [sl, #40] @ 0x28 │ │ │ │ - @ instruction: 0xf6402307 │ │ │ │ - vqdmulh.s d22, d0, d0[5] │ │ │ │ + vcgt.s8 d18, d1, d7 │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ tstcs r1, r0, lsr ip │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [ip, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r6 │ │ │ │ - @ instruction: 0xff30f187 │ │ │ │ + @ instruction: 0xff1cf187 │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ stcle 3, cr9, [r8, #40] @ 0x28 │ │ │ │ - @ instruction: 0xf6402307 │ │ │ │ - vmvn.i32 q11, #1279 @ 0x000004ff │ │ │ │ + vcgt.s8 d18, d1, d7 │ │ │ │ + vqdmulh.s d16, d0, d0[7] │ │ │ │ @ instruction: 0xf04f0c30 │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf187e71b │ │ │ │ - cdpne 15, 0, cr15, cr3, cr1, {1} │ │ │ │ + cdpne 15, 0, cr15, cr3, cr13, {0} │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16250 @ 0x3f7a │ │ │ │ - mrrcvs 6, 4, pc, r4, cr0 @ │ │ │ │ + mcrreq 2, 4, pc, ip, cr1 @ │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, fp, lsl #14 │ │ │ │ @ instruction: 0xf1879106 │ │ │ │ - stmdbls r6, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r6, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0067f77f │ │ │ │ - @ instruction: 0xf6402307 │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ + vcgt.s8 d18, d1, d7 │ │ │ │ + vqdmulh.s d16, d0, d0[5] │ │ │ │ @ instruction: 0xf04f0c30 │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -289734,59 +289872,59 @@ │ │ │ │ strcs r4, [r0, #-1672] @ 0xfffff978 │ │ │ │ @ instruction: 0xf8d7e003 │ │ │ │ adcmi r3, fp, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf8d7dd1a │ │ │ │ @ instruction: 0xf8533420 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xf17f4630 │ │ │ │ - mcrrne 8, 3, pc, r4, cr11 @ │ │ │ │ + mcrrne 8, 2, pc, r4, cr7 @ │ │ │ │ @ instruction: 0x46224631 │ │ │ │ @ instruction: 0xf18a4640 │ │ │ │ - adcmi pc, r0, #7872 @ 0x1ec0 │ │ │ │ + adcmi pc, r0, #6592 @ 0x19c0 │ │ │ │ @ instruction: 0xf04fd0eb │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8258c │ │ │ │ + bl 0xfec827b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [lr], -r8 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r3, r6, r7, sp}^ │ │ │ │ strtmi r1, [r2], -sp, lsl #8 │ │ │ │ - blx 0xfeae73f0 │ │ │ │ + blx 0xfeae7618 │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa3c3d0 │ │ │ │ + bne 0xa3c5f8 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2l 1, cr15, [r4, #-552] @ 0xfffffdd8 │ │ │ │ + ldc2 1, cr15, [r0, #-552]! @ 0xfffffdd8 │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf18a9100 │ │ │ │ - andcs pc, r0, r9, asr #17 │ │ │ │ + @ instruction: 0x2000f8b5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf64e681b │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vtst.8 d22, d15, d11 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ svclt 0x00004718 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -289803,301 +289941,301 @@ │ │ │ │ @ instruction: 0xf50d5282 │ │ │ │ ldrmi r5, [r8], r0, lsl #3 │ │ │ │ tstcc r4, sp, ror #22 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ ldmdavc r4, {r8, sp} │ │ │ │ - ldc2 1, cr15, [lr], #376 @ 0x178 │ │ │ │ + stc2l 1, cr15, [r2], {94} @ 0x5e │ │ │ │ cmplt r8, r6, lsl #12 │ │ │ │ - @ instruction: 0xf6402206 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vhsub.s8 d18, d1, d6 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf17f0130 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r5], -r8, lsl #30 │ │ │ │ - orrsvc pc, ip, r0, asr #12 │ │ │ │ + orrsne pc, r4, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ orrslt pc, r8, #10048 @ 0x2740 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ ldmdavs fp, {r2, r3, r4, r8, r9, ip, sp} │ │ │ │ svceq 0x0006f013 │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ msrcc SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stccs 8, cr6, [r0], {25} │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ tstcc r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9a4f18a │ │ │ │ + @ instruction: 0xf990f18a │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ ldc2 1, cr15, [sl], #-80 @ 0xffffffb0 │ │ │ │ orrpl pc, r0, sp, lsl #10 │ │ │ │ tstcc r4, lr, asr #22 │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288093 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - orrvc pc, ip, r0, asr #12 │ │ │ │ + orrne pc, r4, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ and r4, r2, r2, asr #24 │ │ │ │ svcne 0x000cf854 │ │ │ │ stmiavs r3!, {r0, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ rscsle r2, r7, r0, lsl #16 │ │ │ │ tstlt fp, #2293760 @ 0x230000 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x1be7b18 │ │ │ │ - @ instruction: 0xf6402100 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + b 0x1ce7d40 │ │ │ │ + vrhadd.s8 d18, d1, d0 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf18e0030 │ │ │ │ - vmlane.f32 s30, s10, s7 │ │ │ │ + vmlane.f32 s30, s10, s30 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ - @ instruction: 0xf8e4f152 │ │ │ │ + @ instruction: 0xf8e8f152 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ ldmdavs sl, {r0, r2, r5, r9, sl, lr} │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blx 0x1c67b74 │ │ │ │ + blx 0x1767d9c │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xe7b0601a │ │ │ │ streq pc, [r1, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf152e7ad │ │ │ │ - stmdavs r3, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1a82b26 │ │ │ │ - adcvc pc, ip, r0, asr #12 │ │ │ │ + adcne pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf912f15f │ │ │ │ + @ instruction: 0xf916f15f │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addsvc pc, r4, #64, 12 @ 0x4000000 │ │ │ │ + addne pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ ldrmi r4, [r9], -r2, lsl #12 │ │ │ │ stmdage r5, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf6402201 │ │ │ │ - vshl.s64 d23, d20, #0 │ │ │ │ + vhsub.s8 d18, d1, d1 │ │ │ │ + vabal.s8 , d16, d28 │ │ │ │ strls r0, [r0, #-1328] @ 0xfffffad0 │ │ │ │ - stc2 1, cr15, [lr], {143} @ 0x8f │ │ │ │ + blx 0xfffe7e06 │ │ │ │ @ instruction: 0xf18ba805 │ │ │ │ - mcrne 15, 0, pc, cr5, cr9, {3} @ │ │ │ │ + cdpne 15, 0, cr15, cr5, cr5, {3} │ │ │ │ stmdage r5, {r0, r3, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x767bda │ │ │ │ + blx 0x267e02 │ │ │ │ @ instruction: 0x9000e7bf │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1894628 │ │ │ │ - @ instruction: 0xe77effd7 │ │ │ │ + ldrb pc, [lr, -r3, asr #31]! @ │ │ │ │ @ instruction: 0x460b4812 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r9, {fp, sp, lr} │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrpl pc, r1, sp, lsl #10 │ │ │ │ @ instruction: 0xf5003118 │ │ │ │ andscc r5, r8, sp │ │ │ │ stmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc], r0 │ │ │ │ @ instruction: 0xf75371a1 │ │ │ │ - @ instruction: 0x4605edba │ │ │ │ + strmi lr, [r5], -r6, lsr #25 │ │ │ │ @ instruction: 0xf152e765 │ │ │ │ - @ instruction: 0xf04ff88b │ │ │ │ + @ instruction: 0xf04ff88f │ │ │ │ @ instruction: 0x232835ff │ │ │ │ ldrb r6, [lr, -r3] │ │ │ │ - mcrr2 1, 8, pc, r6, cr15 @ │ │ │ │ + ldc2 1, cr15, [r2], #-572 @ 0xfffffdc4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r7, [r5], -r4 │ │ │ │ - rsbseq r4, pc, sl, lsl r8 @ │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + eorseq r7, r5, ip, asr #27 │ │ │ │ + ldrshteq r4, [pc], #-82 │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0362238 │ │ │ │ svclt 0x0000ba99 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec82828 │ │ │ │ + bl 0xfec82a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0xff58f03d │ │ │ │ - @ instruction: 0xf844f722 │ │ │ │ + @ instruction: 0xff30f721 │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf5a5681b │ │ │ │ @ instruction: 0xf5a55108 │ │ │ │ ldmdbcc r0, {r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d650d1 │ │ │ │ @ instruction: 0xf18c7080 │ │ │ │ - strmi pc, [r3], -sp, lsl #17 │ │ │ │ + @ instruction: 0x4603f879 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ mrc2 7, 1, pc, cr12, cr1, {7} │ │ │ │ ldmiblt r1!, {r0, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ - bllt 0xd86df0 │ │ │ │ + bllt 0xd87018 │ │ │ │ cmpeq ip, r6, asr r9 │ │ │ │ stc2 0, cr15, [lr], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf1042200 │ │ │ │ andcs r0, r2, r0, ror #2 │ │ │ │ - blx 0xee7bf8 │ │ │ │ + blx 0xfe7e20 │ │ │ │ @ instruction: 0xf1761d20 │ │ │ │ - @ instruction: 0xf104f94d │ │ │ │ + @ instruction: 0xf104f951 │ │ │ │ @ instruction: 0xf1720020 │ │ │ │ - stcne 15, cr15, [r0, #-828]! @ 0xfffffcc4 │ │ │ │ - @ instruction: 0xff0af176 │ │ │ │ + stcne 15, cr15, [r0, #-844]! @ 0xfffffcb4 │ │ │ │ + @ instruction: 0xff0ef176 │ │ │ │ @ instruction: 0xf176480f │ │ │ │ - stmdami lr, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff04f176 │ │ │ │ + stmdami lr, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff08f176 │ │ │ │ @ instruction: 0xf76e4628 │ │ │ │ - movwcs pc, #3903 @ 0xf3f @ │ │ │ │ + movwcs pc, #3627 @ 0xe2b @ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf926f010 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ movwcs lr, #2006 @ 0x7d6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf91cf010 │ │ │ │ sbcsle r2, r1, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ svclt 0x0000e7ce │ │ │ │ - rsbseq r4, pc, r2, lsr #15 │ │ │ │ + rsbseq r4, pc, sl, ror r5 @ │ │ │ │ addseq pc, r6, #104, 18 @ 0x1a0000 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r4, asr r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq r4, pc, r4, lsl #14 │ │ │ │ + ldrsbteq r4, [pc], #-76 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec82908 │ │ │ │ + bl 0xfec82b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x1abbd8 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x1abe00 │ │ │ │ mulls r0, r1, r2 │ │ │ │ stc2l 1, cr15, [ip, #136]! @ 0x88 │ │ │ │ - eorseq r7, r5, r8, lsr #24 │ │ │ │ + eorseq r7, r5, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82930 │ │ │ │ + bl 0xfec82b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1510ff8 │ │ │ │ - stmdavs r0, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec82958 │ │ │ │ + bl 0xfec82b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2108 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf7533018 │ │ │ │ - andlt lr, r2, sl, ror #25 │ │ │ │ + ldrdlt lr, [r2], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbseq r4, pc, sl, ror r6 @ │ │ │ │ + rsbseq r4, pc, r2, asr r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec829a8 │ │ │ │ + bl 0xfec82bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8d09302 │ │ │ │ smlabbls r3, r0, r2, r3 │ │ │ │ @ instruction: 0xf88d9301 │ │ │ │ - blmi 0x773808 │ │ │ │ + blmi 0x773a30 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8e2f7f2 │ │ │ │ @ instruction: 0xf854f044 │ │ │ │ mvnlt r9, r2 │ │ │ │ - @ instruction: 0xf64aa801 │ │ │ │ - vmla.f d22, d16, d1[3] │ │ │ │ + vadd.i8 d26, d11, d1 │ │ │ │ + vsra.s64 q8, , #64 │ │ │ │ @ instruction: 0xf74b0112 │ │ │ │ - stmdals r2, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf970f044 │ │ │ │ @ instruction: 0xf8e8f7f2 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r1, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ - orrsvs pc, r9, sl, asr #12 │ │ │ │ + biceq pc, r1, fp, asr #4 │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [r8, #300] @ 0x12c │ │ │ │ + stc2l 7, cr15, [r4], {75} @ 0x4b │ │ │ │ @ instruction: 0xf18fe7e4 │ │ │ │ - svclt 0x0000fb33 │ │ │ │ + svclt 0x0000fb1f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82a38 │ │ │ │ + bl 0xfec82c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec82a60 │ │ │ │ + bl 0xfec82c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf94af18f │ │ │ │ + @ instruction: 0xf936f18f │ │ │ │ msrcc SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - sbcvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + sbcne pc, r0, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf18f681b │ │ │ │ - @ instruction: 0xf5a5f93d │ │ │ │ + @ instruction: 0xf5a5f929 │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r9, sp} │ │ │ │ - blx 0x1069432 │ │ │ │ + blx 0xb69658 │ │ │ │ @ instruction: 0xf16e4620 │ │ │ │ - andcs pc, r0, #93184 @ 0x16c00 │ │ │ │ + andcs pc, r0, #97280 @ 0x17c00 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e77a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82ab4 │ │ │ │ + bl 0xfec82cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec82adc │ │ │ │ + bl 0xfec82d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r3, r8, lsl #6 │ │ │ │ strmi r2, [lr], -r0 │ │ │ │ @ instruction: 0xf8d32500 │ │ │ │ @ instruction: 0xf11d7280 │ │ │ │ strmi pc, [r4], -r5, asr #26 │ │ │ │ @@ -290111,192 +290249,192 @@ │ │ │ │ @ instruction: 0x1717a817 │ │ │ │ ldccc 7, cr1, [r7], {23} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-180]! @ 0xffffff4c │ │ │ │ - mvnsvc pc, r0, asr #12 │ │ │ │ + mvnsne pc, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ stc2l 1, cr15, [r6], #-120 @ 0xffffff88 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf18a4630 │ │ │ │ - stmdavs r3!, {r0, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0404298 │ │ │ │ strcc r8, [r1, #-138] @ 0xffffff76 │ │ │ │ strcs lr, [r0, #-1998] @ 0xfffff832 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ strtmi r8, [r5], -r6, lsl #1 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0x462069da │ │ │ │ - asrsvc pc, lr, #4 @ │ │ │ │ + @ instruction: 0x11a8f64e │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ mcrr2 1, 1, pc, r2, cr14 @ │ │ │ │ @ instruction: 0xf186e7da │ │ │ │ - @ instruction: 0x4602fa59 │ │ │ │ - asrsvc pc, lr, #4 @ │ │ │ │ + strmi pc, [r2], -r5, asr #20 │ │ │ │ + @ instruction: 0x11a8f64e │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf11e4620 │ │ │ │ @ instruction: 0xe7cffc37 │ │ │ │ - @ instruction: 0xf6404620 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vmax.s8 d20, d1, d16 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf11d0130 │ │ │ │ @ instruction: 0xe7c7fc5f │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ - asrcc pc, r9, #4 @ │ │ │ │ + orrspl pc, r8, r9, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf11c6818 │ │ │ │ mcrrne 12, 4, pc, r2, cr11 @ │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6404620 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + vmax.s8 d20, d1, d16 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf11e0130 │ │ │ │ @ instruction: 0xe7b1fc19 │ │ │ │ - blx 0xb67ffc │ │ │ │ + blx 0x668224 │ │ │ │ @ instruction: 0xf03de7d5 │ │ │ │ stmvs r3, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ addvs r1, r2, sl, asr ip │ │ │ │ suble r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ - blcs 0x145a6c │ │ │ │ + blcs 0x145c94 │ │ │ │ andcs sp, r0, #89 @ 0x59 │ │ │ │ @ instruction: 0xf8d33201 │ │ │ │ - blcs 0x1383dc │ │ │ │ + blcs 0x138604 │ │ │ │ andls sp, r1, #-2147483586 @ 0x8000003e │ │ │ │ ldc2 0, cr15, [r8], #-244 @ 0xffffff0c │ │ │ │ - bls 0x185c24 │ │ │ │ + bls 0x185e4c │ │ │ │ suble r2, lr, r0, lsl #22 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r1, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ andls sp, r1, #163 @ 0xa3 │ │ │ │ @ instruction: 0xf64f7103 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf0372096 │ │ │ │ - bls 0x1a9e3c │ │ │ │ + bls 0x1aa064 │ │ │ │ @ instruction: 0xf186e799 │ │ │ │ - str pc, [r0, fp, ror #19]! │ │ │ │ + sbfx pc, r7, #19, #1 │ │ │ │ movwpl pc, #54535 @ 0xd507 @ │ │ │ │ teqcc r0, #32, 12 @ 0x2000000 │ │ │ │ - mvnsvc pc, r0, asr #12 │ │ │ │ + mvnne pc, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ - blx 0xff667ee2 │ │ │ │ + blx 0xff66810a │ │ │ │ @ instruction: 0xf04fe76c │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf11d4620 │ │ │ │ strtmi pc, [r8], -pc, asr #20 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf643bdf0 │ │ │ │ vqdmlal.s , d0, d0[3] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ sbfx r8, fp, #30, #12 │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ - @ instruction: 0xf6404620 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + vmax.s8 d20, d1, d16 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf8d30130 │ │ │ │ ldmdavs sl, {r5, sl, ip, sp} │ │ │ │ - blx 0xfece7f2e │ │ │ │ + blx 0xfece8156 │ │ │ │ ldrmi lr, [sl], -r6, asr #14 │ │ │ │ - @ instruction: 0xf640e7a9 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf640012f │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ - blmi 0x1abb88 │ │ │ │ + vabd.s8 d30, d17, d25 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ + vrhadd.s8 d16, d1, d31 │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ + blmi 0x1abdb0 │ │ │ │ @ instruction: 0xf15a2265 │ │ │ │ - svclt 0x0000fa09 │ │ │ │ - eorseq r7, r5, r8, lsr ip │ │ │ │ + svclt 0x0000fa0d │ │ │ │ + eorseq r7, r5, r0, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 3, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [sl], r9, ror #1 │ │ │ │ strmi r4, [sp], -r7, asr #23 │ │ │ │ ldrmi r4, [r1], r7, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r1, r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9367 │ │ │ │ @ instruction: 0xf17d0300 │ │ │ │ - @ instruction: 0xf415ef78 │ │ │ │ + @ instruction: 0xf415ef7c │ │ │ │ suble r4, r3, r0, lsl #9 │ │ │ │ - ldrbtvs pc, [pc], #1611 @ 0x12bb10 @ │ │ │ │ - ldrtvc pc, [pc], #1735 @ 0x12bb14 @ │ │ │ │ + ldrbtvs pc, [pc], #1611 @ 0x12bd38 @ │ │ │ │ + ldrtvc pc, [pc], #1735 @ 0x12bd3c @ │ │ │ │ @ instruction: 0xf64e402c │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ eormi r6, r3, r7, lsl #7 │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], r7 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ cmnphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf876f7f4 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ msrhi SPSR_fsc, r0, asr #32 │ │ │ │ - blx 0x1369b0a │ │ │ │ - cdp2 1, 15, cr15, cr2, cr5, {4} │ │ │ │ + blx 0x1369d32 │ │ │ │ + cdp2 1, 13, cr15, cr14, cr5, {4} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ @ instruction: 0xf10004e3 │ │ │ │ @ instruction: 0xf5a78139 │ │ │ │ strtmi r5, [r8], -r0, lsl #12 │ │ │ │ - blx 0x17e9b26 │ │ │ │ + blx 0x17e9d4e │ │ │ │ strvc pc, [r4], -r6, lsr #11 │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfeb0c0e4 │ │ │ │ - blls 0x1b05bdc │ │ │ │ + blmi 0xfeb0c30c │ │ │ │ + blls 0x1b05e04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288153 │ │ │ │ tstcs r0, r9, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf14005e9 │ │ │ │ @ instruction: 0xf5a780cb │ │ │ │ rsccs r5, r0, #0, 12 │ │ │ │ stmdage lr!, {r0, r5, r9, sl, lr} │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ @ instruction: 0xf17d469b │ │ │ │ - eorcs lr, r4, #36, 30 @ 0x90 │ │ │ │ + eorcs lr, r4, #40, 30 @ 0xa0 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ - svc 0x001ef17d │ │ │ │ + svc 0x0022f17d │ │ │ │ mvnsmi pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvs pc, r7, #208666624 @ 0xc700000 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ msrhi CPSR_x, r0, asr #32 │ │ │ │ movwpl pc, #34215 @ 0x85a7 @ │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ movwls r3, #15120 @ 0x3b10 │ │ │ │ @ instruction: 0xf862f114 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ stmmi sl, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - mrc2 1, 4, pc, cr10, cr5, {3} │ │ │ │ + mrc2 1, 4, pc, cr14, cr5, {3} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7424100 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7f14638 │ │ │ │ strmi pc, [r7], -pc, ror #23 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8c0d001 │ │ │ │ @ instruction: 0xf5a79034 │ │ │ │ andcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @@ -290305,67 +290443,67 @@ │ │ │ │ addcs r5, r0, #9 │ │ │ │ addmi pc, r0, #12779520 @ 0xc30000 │ │ │ │ andscc r3, r4, r4, lsl r1 │ │ │ │ ldrdcc pc, [ip], #139 @ 0x8b │ │ │ │ sbccc pc, ip, r4, asr #17 │ │ │ │ ldrdcc pc, [r8], #139 @ 0x8b │ │ │ │ sbccc pc, r8, r4, asr #17 │ │ │ │ - b 0xfe9697cc │ │ │ │ + stmib ip, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x004402aa │ │ │ │ @ instruction: 0xf8c49b73 │ │ │ │ @ instruction: 0x032b30b4 │ │ │ │ addshi pc, fp, r0, lsl #2 │ │ │ │ smlattcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17da82e │ │ │ │ - ldrdcs lr, [r0, -r0] │ │ │ │ + ldrdcs lr, [r0, -r4] │ │ │ │ @ instruction: 0xf175a82f │ │ │ │ - stmdage pc!, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} @ │ │ │ │ - mrc2 1, 2, pc, cr14, cr5, {3} │ │ │ │ + stmdage pc!, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} @ │ │ │ │ + mcr2 1, 3, pc, cr2, cr5, {3} @ │ │ │ │ ldmdage r6!, {r8, sp} │ │ │ │ - mcr2 1, 3, pc, cr0, cr2, {3} @ │ │ │ │ + mcr2 1, 3, pc, cr4, cr2, {3} @ │ │ │ │ mvneq r9, lr, lsr #14 │ │ │ │ svclt 0x0044a805 │ │ │ │ movtls r9, #19315 @ 0x4b73 │ │ │ │ svclt 0x004802ec │ │ │ │ tstpge r4, sp, asr #17 @ p-variant is OBSOLETE │ │ │ │ - ldc2 1, cr15, [lr], {114} @ 0x72 │ │ │ │ + stc2 1, cr15, [r2], #456 @ 0x1c8 │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf172a805 │ │ │ │ - smlabtcs r1, r7, ip, pc @ │ │ │ │ + smlabtcs r1, fp, ip, pc @ │ │ │ │ @ instruction: 0xf04fa805 │ │ │ │ @ instruction: 0xf17235ff │ │ │ │ - stmdage lr, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff80f15d │ │ │ │ + stmdage lr, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff84f15d │ │ │ │ stmdbge lr, {r1, r2, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf15d2000 │ │ │ │ - @ instruction: 0xf042ff21 │ │ │ │ - blge 0xcea02c │ │ │ │ + @ instruction: 0xf042ff25 │ │ │ │ + blge 0xcea254 │ │ │ │ cmpeq ip, r6, asr #18 │ │ │ │ - andsvs pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + subeq pc, r5, #78643200 @ 0x4b00000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmdage r2, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ - ldc2l 1, cr15, [r2, #460]! @ 0x1cc │ │ │ │ + ldc2l 1, cr15, [r6, #460]! @ 0x1cc │ │ │ │ andcs sl, r0, #1146880 @ 0x118000 │ │ │ │ andcs r4, r2, r4, lsl #12 │ │ │ │ - @ instruction: 0xff0ef15d │ │ │ │ + @ instruction: 0xff12f15d │ │ │ │ @ instruction: 0xf172a805 │ │ │ │ - stccs 12, cr15, [r0], {103} @ 0x67 │ │ │ │ + stccs 12, cr15, [r0], {107} @ 0x6b │ │ │ │ stmdage pc!, {r0, r2, r3, r6, ip, lr, pc} @ │ │ │ │ - blx 0xffa682ba │ │ │ │ + blx 0xffb684e2 │ │ │ │ @ instruction: 0xf172a836 │ │ │ │ - stmdage pc!, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ - blx 0xfe8e82c0 │ │ │ │ + stmdage pc!, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + blx 0xfe9e84e8 │ │ │ │ @ instruction: 0xf1764848 │ │ │ │ - @ instruction: 0xe73cfbdb │ │ │ │ + @ instruction: 0xe73cfbdf │ │ │ │ stmne r0, {r2, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8c7d001 │ │ │ │ @ instruction: 0x26009034 │ │ │ │ @ instruction: 0x4630603e │ │ │ │ - blx 0xfe269cd0 │ │ │ │ + blx 0xfe269ef8 │ │ │ │ ldrle r0, [r4], #-480 @ 0xfffffe20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf5a7d121 │ │ │ │ @ instruction: 0x03215600 │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ adceq sp, r2, #1157627904 @ 0x45000000 │ │ │ │ svcge 0x001cf57f │ │ │ │ @@ -290375,48 +290513,48 @@ │ │ │ │ streq pc, [r0], #1060 @ 0x424 │ │ │ │ ldrtmi lr, [r3], -sp, ror #13 │ │ │ │ andcs r9, r4, #1884160 @ 0x1cc000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @ instruction: 0x4606fddb │ │ │ │ rscle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf18b20e0 │ │ │ │ - eorsvs pc, r0, r1, lsl sp @ │ │ │ │ + ldrshtvs pc, [r0], -sp @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #221 @ 0xdd │ │ │ │ andcs r4, r4, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r6], -fp, asr #27 │ │ │ │ sbcsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf18b20e0 │ │ │ │ - eorsvs pc, r0, r1, lsl #26 │ │ │ │ + eorsvs pc, r0, sp, ror #25 │ │ │ │ stmdbge pc!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf173a836 │ │ │ │ - stclls 8, cr15, [r3, #-860] @ 0xfffffca4 │ │ │ │ + stclls 8, cr15, [r3, #-876] @ 0xfffffc94 │ │ │ │ ldrtmi lr, [r8], -fp, lsr #15 │ │ │ │ - cdp2 7, 12, cr15, cr10, cr1, {3} │ │ │ │ + ldc2 7, cr15, [r6, #388]! @ 0x184 │ │ │ │ biclt r2, r8, #0, 6 │ │ │ │ ldrbcc pc, [r4, #-2247] @ 0xfffff739 @ │ │ │ │ @ instruction: 0xf8c79b72 │ │ │ │ @ instruction: 0xe7593550 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7424640 │ │ │ │ - strbmi pc, [r0], -pc, ror #21 @ │ │ │ │ - @ instruction: 0xf9b6f748 │ │ │ │ + @ instruction: 0x4640f9db │ │ │ │ + @ instruction: 0xf8a2f748 │ │ │ │ ldrtmi lr, [r8], -r6, lsr #14 │ │ │ │ @ instruction: 0xf7619303 │ │ │ │ - blls 0x22b884 │ │ │ │ + blls 0x22b65c │ │ │ │ bicslt r2, r8, r0, lsl #4 │ │ │ │ ldrbcs pc, [r4, #-2247] @ 0xfffff739 @ │ │ │ │ @ instruction: 0xf8c79a72 │ │ │ │ sbfx r2, r0, #10, #13 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ - ldc2l 1, cr15, [r0], {139} @ 0x8b │ │ │ │ - blle 0x1b35e8 │ │ │ │ + ldc2 1, cr15, [ip], #556 @ 0x22c │ │ │ │ + blle 0x1b3810 │ │ │ │ @ instruction: 0xf0344626 │ │ │ │ movwcs pc, #3791 @ 0xecf @ │ │ │ │ andcs r4, r4, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ stmdacs r0, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ ldrt r6, [r0], r6 │ │ │ │ @@ -290428,26 +290566,26 @@ │ │ │ │ @ instruction: 0xe71f3558 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq pc, r6, #104, 18 @ 0x1a0000 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ vst1.32 {d30-d32}, [pc :128], r9 │ │ │ │ @ instruction: 0xf6cf457e │ │ │ │ @ instruction: 0xe6a475ff │ │ │ │ - @ instruction: 0xf834f18f │ │ │ │ - rscsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf820f18f │ │ │ │ + rscsne pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - mvnspl pc, r0, asr #12 │ │ │ │ + mvnsvc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1222267 │ │ │ │ svclt 0x0000fa5b │ │ │ │ - eorseq r7, r5, r8, asr #24 │ │ │ │ + eorseq r7, r5, r0, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec83054 │ │ │ │ + bl 0xfec8327c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, r9, asr #26 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -290465,23 +290603,23 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec830bc │ │ │ │ + bl 0xfec832e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr0, {7} │ │ │ │ svclt 0x00b8b082 │ │ │ │ - blle 0xb34acc │ │ │ │ + blle 0xb34cf4 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1245184 @ 0x130000 │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ svclt 0x00284294 │ │ │ │ @@ -290489,22 +290627,22 @@ │ │ │ │ eorcc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8526812 │ │ │ │ tstlt r3, r4, lsr #32 │ │ │ │ vtst.8 d22, d14, d11 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ movwls r2, #4246 @ 0x1096 │ │ │ │ - blx 0x1fe9f1a │ │ │ │ + blx 0x1fea142 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec83138 │ │ │ │ + bl 0xfec83360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46012210 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #36055 @ 0x8cd7 @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -290531,19 +290669,19 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4691 │ │ │ │ - blle 0x16337d8 │ │ │ │ + blle 0x1633a00 │ │ │ │ ldrbcc pc, [ip], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ eorscs r6, r8, #2293760 @ 0x230000 │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r4, r8, #1342177289 @ 0x50000009 │ │ │ │ @@ -290551,22 +290689,22 @@ │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ ldmvs r2, {r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movwls r9, #513 @ 0x201 │ │ │ │ - blx 0xea010 │ │ │ │ + blx 0xea238 │ │ │ │ cmplt r2, #4096 @ 0x1000 │ │ │ │ eorscs r6, r8, #36, 16 @ 0x240000 │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - blls 0x13deb0 │ │ │ │ + blls 0x13e0d8 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ @ instruction: 0xf8d8d205 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ tstlt r4, r5, lsr #32 │ │ │ │ vadd.i8 d22, d30, d20 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @@ -290581,86 +290719,86 @@ │ │ │ │ movwcs pc, #6865 @ 0x1ad1 @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ @ instruction: 0xf00f4618 │ │ │ │ teqplt r0, #16640 @ p-variant is OBSOLETE @ 0x4100 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - ldmda r8!, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x0064f6e3 │ │ │ │ andcs r8, r0, ip, lsr r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x1c33a74 │ │ │ │ + blcs 0x1c33c9c │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stcpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1], -r3, lsl #18 │ │ │ │ ldrtmi r2, [r2], -lr, ror #28 │ │ │ │ svclt 0x00284601 │ │ │ │ ldrtmi r2, [r8], -lr, ror #4 │ │ │ │ - ldmda ip, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x0048f6e3 │ │ │ │ eorshi r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec832d8 │ │ │ │ + bl 0xfec83500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f39203 │ │ │ │ ldmdbmi r1, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ - bls 0x20611c │ │ │ │ + bls 0x206344 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ - @ instruction: 0xf7533018 │ │ │ │ - mcrrne 8, 2, lr, r3, cr10 │ │ │ │ + @ instruction: 0xf7523018 │ │ │ │ + mcrrne 15, 1, lr, r3, cr6 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff8cf7fd │ │ │ │ andlt r4, r4, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrshteq r3, [pc], #-194 │ │ │ │ + rsbseq r3, pc, sl, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8333c │ │ │ │ + bl 0xfec83564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054914 │ │ │ │ andscs r4, r3, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2155 @ 0xfffff795 │ │ │ │ strtmi r6, [r2], -r9, lsl #16 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 15, 15, lr, r3, cr6 │ │ │ │ + mcrrne 14, 14, lr, r3, cr2 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff58f7fd │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r5, r0, asr ip │ │ │ │ - rsbseq r3, pc, sl, lsl #25 │ │ │ │ + eorseq r7, r5, r8, asr #28 │ │ │ │ + rsbseq r3, pc, r2, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec833a8 │ │ │ │ + bl 0xfec835d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fd0 │ │ │ │ vmls.i d16, d16, d0[6] │ │ │ │ umulllt r2, r9, r6, r4 │ │ │ │ stmdbmi r8!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ movwls r9, #19212 @ 0x4b0c │ │ │ │ @@ -290675,41 +290813,41 @@ │ │ │ │ andscc r6, r4, fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r4!, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 15, 11, lr, r3, cr0 │ │ │ │ + mcrrne 14, 9, lr, r3, cr12 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ - stmdavs r0, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff12f7fd │ │ │ │ - blmi 0x5bcb14 │ │ │ │ - blls 0x306280 │ │ │ │ + blmi 0x5bcd3c │ │ │ │ + blls 0x3064a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf645bd30 │ │ │ │ - vmla.f d22, d0, d1[7] │ │ │ │ - @ instruction: 0xf6450123 │ │ │ │ - vaddl.s8 q11, d16, d5 │ │ │ │ + vmla.f32 d27, d6, d16 │ │ │ │ + vsra.s64 d16, d5, #64 │ │ │ │ + vrhadd.s8 d16, d6, d19 │ │ │ │ + vaddl.s8 q8, d16, d29 │ │ │ │ andls r0, r3, #35 @ 0x23 │ │ │ │ ldc2 1, cr15, [r0], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xf8c49a03 │ │ │ │ bfi r0, r8, (invalid: 1:0) │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18ee7dd │ │ │ │ - svclt 0x0000fe1b │ │ │ │ + svclt 0x0000fe07 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r3, [pc], #-188 │ │ │ │ + ldrsbteq r3, [pc], #-148 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8346c │ │ │ │ + bl 0xfec83694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -290720,52 +290858,52 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - svc 0x0054f752 │ │ │ │ + mcr 7, 2, pc, cr0, cr2, {2} @ │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ - blx 0xa68808 │ │ │ │ + blx 0xb68a30 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #2896 @ 0xb50 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #469762048 @ 0x1c000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0x3e8326 │ │ │ │ + blx 0x3e854e │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ - blls 0x244400 │ │ │ │ + blls 0x244628 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0x584608 │ │ │ │ - blls 0x306368 │ │ │ │ + blmi 0x584830 │ │ │ │ + blls 0x306590 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r9, r8, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt R8_usr, fp │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ - stc2 1, cr15, [sl, #568]! @ 0x238 │ │ │ │ - rsbseq r3, pc, sl, asr #22 │ │ │ │ + ldc2 1, cr15, [r6, #568] @ 0x238 │ │ │ │ + rsbseq r3, pc, r2, lsr #18 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8354c │ │ │ │ + bl 0xfec83774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -290776,80 +290914,80 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mcr 7, 7, pc, cr4, cr2, {2} @ │ │ │ │ + ldcl 7, cr15, [r0, #328] @ 0x148 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ - @ instruction: 0xf9b4f151 │ │ │ │ + @ instruction: 0xf9b8f151 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #1104 @ 0x450 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #402653184 @ 0x18000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0xfe7e8404 │ │ │ │ + blx 0xfe7e862c │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r1, r6, sp, lr}^ │ │ │ │ sbcvs r3, r2, r4, lsl #4 │ │ │ │ - blmi 0x5845e8 │ │ │ │ - blls 0x306448 │ │ │ │ + blmi 0x584810 │ │ │ │ + blls 0x306670 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r9, r8, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt R8_usr, fp │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ - ldc2 1, cr15, [sl, #-568]! @ 0xfffffdc8 │ │ │ │ - rsbseq r3, pc, sl, ror #20 │ │ │ │ + stc2 1, cr15, [r6, #-568]! @ 0xfffffdc8 │ │ │ │ + rsbseq r3, pc, r2, asr #16 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8362c │ │ │ │ + bl 0xfec83854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ stmdami fp!, {r2, r3, r9, sl, lr} │ │ │ │ vhadd.s8 d27, d22, d5 │ │ │ │ vqdmlal.s q10, d12, d2[1] │ │ │ │ ldmdavs r1!, {r3, r8, r9}^ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xd1404299 │ │ │ │ stmdbls sl, {r8, r9, sp} │ │ │ │ andcs r4, r1, r7, lsl r6 │ │ │ │ movwls r2, #8712 @ 0x2208 │ │ │ │ - blx 0x14e849c │ │ │ │ + blx 0x14e86c4 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x1c44fc │ │ │ │ + blge 0x1c4724 │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mcr 7, 3, pc, cr8, cr2, {2} @ │ │ │ │ + ldcl 7, cr15, [r4, #-328] @ 0xfffffeb8 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r8, r7, lsr #20 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ @@ -290859,43 +290997,43 @@ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ee7ea │ │ │ │ - svclt 0x0000fcd7 │ │ │ │ + svclt 0x0000fcc3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r3, pc, lr, ror #18 │ │ │ │ + rsbseq r3, pc, r6, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec836f4 │ │ │ │ + bl 0xfec8391c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ andle r2, r6, r2, lsl #24 │ │ │ │ eorsle r2, r1, r3, lsl #24 │ │ │ │ svclt 0x00182c01 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0x4605d116 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ ldmdbmi pc, {r3, r4, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00f220d │ │ │ │ - b 0x116a910 │ │ │ │ + b 0x116ab38 │ │ │ │ strtmi r0, [r8], -r4, lsl #6 │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [sl], {2} │ │ │ │ strls r4, [r0], #-1585 @ 0xfffff9cf │ │ │ │ ldc2 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ andle r1, r6, r3, asr #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf151bdf0 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ andlt r4, r5, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stclvs 2, cr15, [ip], {64} @ 0x40 │ │ │ │ @@ -290905,112 +291043,112 @@ │ │ │ │ @ instruction: 0xf413d108 │ │ │ │ @ instruction: 0xf04f2f00 │ │ │ │ vmull.s8 q8, d0, d3 │ │ │ │ svclt 0x00180c08 │ │ │ │ strb r4, [r0, r4, ror #12] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ svclt 0x0000e7d4 │ │ │ │ - eorseq r7, r5, r0, lsl #27 │ │ │ │ + eorseq r7, r5, r8, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec837a4 │ │ │ │ + bl 0xfec839cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r0, r2, r7, ip, sp, pc} │ │ │ │ movwcs r4, #1565 @ 0x61d │ │ │ │ tstls r3, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ svclt 0x00480323 │ │ │ │ tstpcs r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq sl, [r4, #-2817]! @ 0xfffff4ff │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ @ instruction: 0xf18d6100 │ │ │ │ - @ instruction: 0x4604fd75 │ │ │ │ + strmi pc, [r4], -r1, ror #26 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - @ instruction: 0xf894f151 │ │ │ │ + @ instruction: 0xf898f151 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #2368 @ 0x940 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x661234 │ │ │ │ - blls 0x206660 │ │ │ │ + blmi 0x66145c │ │ │ │ + blls 0x206888 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ @ instruction: 0xf96ef00f │ │ │ │ - bls 0x198b84 │ │ │ │ + bls 0x198dac │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, r5, ror #18 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ - stc2 1, cr15, [r6], #-568 @ 0xfffffdc8 │ │ │ │ + ldc2 1, cr15, [r2], {142} @ 0x8e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec83850 │ │ │ │ + bl 0xfec83a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ rscsvs r6, fp, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blle 0x13b3eb4 │ │ │ │ + blle 0x13b40dc │ │ │ │ stceq 1, cr15, [r8], {3} │ │ │ │ vld1.8 {d4-d6}, [ip], r4 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ - b 0x448a74 │ │ │ │ - bl 0xfec6c698 │ │ │ │ - bllt 0x72fa9c │ │ │ │ + b 0x448c9c │ │ │ │ + bl 0xfec6c8c0 │ │ │ │ + bllt 0x72fcc4 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ stc2 7, cr15, [r0], {255} @ 0xff │ │ │ │ - blmi 0x718c6c │ │ │ │ + blmi 0x718e94 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0] │ │ │ │ @ instruction: 0x4669687a │ │ │ │ @ instruction: 0xf18d4620 │ │ │ │ - vmovne d1, pc, r3 │ │ │ │ + mcrrne 10, 15, pc, r3, cr13 @ │ │ │ │ @ instruction: 0xf151d1e9 │ │ │ │ - stmdavs r0, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ strb r4, [r2, r0, asr #4]! │ │ │ │ - bl 0x47a6f8 │ │ │ │ + bl 0x47a920 │ │ │ │ andsvs r0, r0, r0, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ bicsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf06fe7e4 │ │ │ │ bfi r0, r5, #0, #19 │ │ │ │ - blx 0xff268d42 │ │ │ │ + blx 0xfed68f6a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83914 │ │ │ │ + bl 0xfec83b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0x1d892c │ │ │ │ + blcs 0x1d8b54 │ │ │ │ movwcs sp, #4425 @ 0x1149 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stmdbls r8, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8e4f00f │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ @@ -291021,50 +291159,50 @@ │ │ │ │ stmdale pc!, {r7, r8, r9, sl, fp, ip, lr} @ │ │ │ │ vldrne d9, [r9, #-32] @ 0xffffffe0 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8d0f00f │ │ │ │ stmdahi r2!, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ stcne 6, cr4, [r0, #-4]! │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ - stc 6, cr15, [r8, #-908] @ 0xfffffc74 │ │ │ │ + bl 0xffe6a520 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 12, 14, lr, r3, cr10 │ │ │ │ + mcrrne 11, 13, lr, r3, cr6 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrr2 7, 15, pc, ip, cr13 @ │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf640e7f3 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ - blmi 0x1ec888 │ │ │ │ + vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ + blmi 0x1ecab0 │ │ │ │ sbcpl pc, pc, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfe3e8d36 │ │ │ │ - rsbseq r3, pc, lr, ror #12 │ │ │ │ - eorseq r7, r5, r0, asr lr │ │ │ │ + blx 0xfe4e8f5e │ │ │ │ + rsbseq r3, pc, r6, asr #8 │ │ │ │ + eorseq r8, r5, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec839e0 │ │ │ │ + bl 0xfec83c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b32 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x16ed3f8 │ │ │ │ + blle 0x16ed620 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ @@ -291089,41 +291227,41 @@ │ │ │ │ strtmi sl, [sl], -r2, lsl #22 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldcl 7, cr15, [r2], #-328 @ 0xfffffeb8 │ │ │ │ + bl 0x18ea7ec │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ - @ instruction: 0xff44f150 │ │ │ │ + @ instruction: 0xff48f150 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #218112 @ 0x35400 │ │ │ │ stmdacc r4, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq lr, #2829 @ 0xb0d │ │ │ │ @ instruction: 0x460a6018 │ │ │ │ stmdbge r2, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r6, r8, asr #3] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf18ee7c4 │ │ │ │ - svclt 0x0000faef │ │ │ │ + svclt 0x0000fadb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r3, pc, r4, lsl #11 │ │ │ │ + rsbseq r3, pc, ip, asr r3 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83ac4 │ │ │ │ + bl 0xfec83cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r6], -r0, lsr #22 │ │ │ │ ldmdavs fp, {r0, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ strpl lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffe8f188 │ │ │ │ + @ instruction: 0xffd4f188 │ │ │ │ @ instruction: 0xf5104604 │ │ │ │ tstle r2, #128, 30 @ 0x200 │ │ │ │ eorle r1, r3, r3, asr #24 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r6, lsr #2 │ │ │ │ @@ -291135,54 +291273,54 @@ │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ orrslt pc, r0, pc, ror #31 │ │ │ │ strtmi r9, [fp], -r1, lsl #20 │ │ │ │ ldcne 0, cr6, [r1, #-8]! │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xffe6f00e │ │ │ │ - blls 0x1d8e54 │ │ │ │ + blls 0x1d907c │ │ │ │ ldrb r6, [fp, r3] │ │ │ │ - mcr2 1, 7, pc, cr8, cr0, {2} @ │ │ │ │ + mcr2 1, 7, pc, cr12, cr0, {2} @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #123904 @ 0x1e400 │ │ │ │ @ instruction: 0xf06fe7d4 │ │ │ │ ldrb r0, [r1, sp, lsl #8] │ │ │ │ - blx 0xfe968f88 │ │ │ │ + blx 0xfe4691b0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83b5c │ │ │ │ + bl 0xfec83d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bicmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_s, #204, 4 @ 0xc000000c │ │ │ │ addsmi fp, sp, #131 @ 0x83 │ │ │ │ @ instruction: 0x4617d175 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ movwcs r9, #2312 @ 0x908 │ │ │ │ andcs r2, r3, r4, lsr #4 │ │ │ │ @ instruction: 0xffbcf00e │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ eorcs sp, r4, #74 @ 0x4a │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldmda r0!, {r0, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ + ldmda r4!, {r0, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ rscvs r6, r2, sl, ror #17 │ │ │ │ teqle r9, r0, lsl #20 │ │ │ │ cmnvs r2, sl, ror #18 │ │ │ │ cmple r0, r0, lsl #20 │ │ │ │ mvnvs r6, sl, ror #19 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xee1d492d │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 11, 12, lr, r3, cr10 │ │ │ │ + mcrrne 10, 11, lr, r3, cr6 │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -291201,111 +291339,111 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff66f00e │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x1451c4 │ │ │ │ - bvs 0xba0d18 │ │ │ │ + bcs 0x1453ec │ │ │ │ + bvs 0xba0f40 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff5af00e │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ - mrc2 1, 2, pc, cr12, cr0, {2} │ │ │ │ + mcr2 1, 3, pc, cr0, cr0, {2} @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #970752 @ 0xed000 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - rsbseq r3, pc, lr, lsr #8 │ │ │ │ + rsbseq r3, pc, r6, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83c70 │ │ │ │ + bl 0xfec83e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x12707f8 │ │ │ │ + blmi 0x1270a20 │ │ │ │ ldrmi fp, [r4], -r4, lsr #1 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf17c0300 │ │ │ │ - @ instruction: 0xf424efb2 │ │ │ │ + @ instruction: 0xf424efb6 │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x14569c │ │ │ │ + blcs 0x1458c4 │ │ │ │ movwcs sp, #4462 @ 0x116e │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, rrx │ │ │ │ @ instruction: 0xf7f3a803 │ │ │ │ ldmdbmi r6!, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46202213 │ │ │ │ cdp2 0, 2, cr15, cr12, cr14, {0} │ │ │ │ strmi sl, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf18c4630 │ │ │ │ - @ instruction: 0x4604fcbf │ │ │ │ + strmi pc, [r4], -fp, lsr #25 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - mrc2 1, 0, pc, cr12, cr0, {2} │ │ │ │ + mcr2 1, 1, pc, cr0, cr0, {2} @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #708608 @ 0xad000 │ │ │ │ - ble 0x537ae0 │ │ │ │ + ble 0x537d08 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -ip, asr #2 │ │ │ │ tstcs r0, r4, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf643bd70 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ strcc pc, [r0, #-590] @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ - @ instruction: 0xf64e2238 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vqsub.s8 d18, d15, d24 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldrmi r6, [lr], -fp, lsr #16 │ │ │ │ vqsub.s8 d20, d30, d12 │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ tstle r3, #1476395010 @ 0x58000002 │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r8, lsl r8 │ │ │ │ eorvs r2, r9, r4, lsl #4 │ │ │ │ @ instruction: 0xf1139301 │ │ │ │ stmdavs sl!, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x174f50 │ │ │ │ + blls 0x175178 │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x12cda0 │ │ │ │ + bl 0x12cfc8 │ │ │ │ @ instruction: 0xf17c0086 │ │ │ │ - blls 0x1a8890 │ │ │ │ + blls 0x1a8ac8 │ │ │ │ vtst.8 d22, d14, d10 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ vqadd.s8 d18, d30, d6 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @ instruction: 0xf8420395 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ ldr pc, [r1, fp, asr #26]! │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7ae │ │ │ │ str r0, [fp, sp, lsl #8]! │ │ │ │ - @ instruction: 0xf982f18e │ │ │ │ + @ instruction: 0xf96ef18e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r7, r5, r0, asr ip │ │ │ │ + eorseq r7, r5, r8, asr #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #19 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ vstrls d3, [r8, #-4] │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r3, r5, r7, pc}^ @ │ │ │ │ - bvc 0xfe5a8bc8 │ │ │ │ + bvc 0xfe5a8df0 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ mcrvc 12, 0, r7, cr6, cr12, {3} │ │ │ │ strcs r7, [r4, -r6, lsl #21] │ │ │ │ @ instruction: 0xf1132040 │ │ │ │ strmi pc, [r4], -r5, asr #17 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4248 @ 0x1098 │ │ │ │ @@ -291314,37 +291452,37 @@ │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r9, r0 │ │ │ │ ldreq pc, [r4, -r4, lsl #2] │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ @ instruction: 0xf00e4638 │ │ │ │ @ instruction: 0xf994fb07 │ │ │ │ - bvs 0x978c54 │ │ │ │ + bvs 0x978e7c │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ rscvs r0, r3, r0, lsl #6 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ svclt 0x00a86025 │ │ │ │ - bvs 0x19be474 │ │ │ │ + bvs 0x19be69c │ │ │ │ strbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0x2003bfb8 │ │ │ │ adcvs r6, r1, r5, rrx │ │ │ │ cdp2 0, 6, cr15, cr12, cr14, {0} │ │ │ │ stmdacs r0, {r5, r8, sp, lr} │ │ │ │ eorvs sp, r0, #103 @ 0x67 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x46424937 │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ smladxls r0, r6, r1, r2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - strmi lr, [r5], -sl, lsl #21 │ │ │ │ + @ instruction: 0x4605e976 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - ldc2l 1, cr15, [sl, #-320] @ 0xfffffec0 │ │ │ │ + ldc2l 1, cr15, [lr, #-320] @ 0xfffffec0 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r5, #3850240 @ 0x3ac000 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf866f113 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -291371,27 +291509,27 @@ │ │ │ │ @ instruction: 0xf64fe780 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe77569df │ │ │ │ ldrb r2, [r3, -r1, lsl #14]! │ │ │ │ - msrvs (UNDEF: 109), r5 │ │ │ │ + orrseq pc, r5, r6, asr #4 │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - addvs pc, r5, r5, asr #12 │ │ │ │ + adceq pc, sp, r6, asr #4 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ cdp2 1, 13, cr15, cr10, cr7, {0} │ │ │ │ addseq pc, r8, r6, asr #17 │ │ │ │ strtmi lr, [r0], -sl, asr #15 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf81af113 │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, fp, lsl #10]! │ │ │ │ ldc2l 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ - rsbseq r3, pc, lr, lsr #3 │ │ │ │ + rsbseq r2, pc, r6, lsl #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -291404,54 +291542,54 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f9008 │ │ │ │ + blvs 0xfe7f9230 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf74a4621 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6d9e0 │ │ │ │ + bl 0xfec6dc08 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7ce0c │ │ │ │ - blcs 0x1301d0 │ │ │ │ + bl 0xfec7d034 │ │ │ │ + blcs 0x1303f8 │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18c46e9 │ │ │ │ - strmi pc, [r5], -r7, lsr #31 │ │ │ │ + @ instruction: 0x4605ff93 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ ldmvs fp!, {r3, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2 0, cr15, [r2, #56] @ 0x38 │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - ldmib ip!, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia r8!, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -291466,25 +291604,25 @@ │ │ │ │ @ instruction: 0x4628d11b │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf15083f0 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8e8f7fd │ │ │ │ ldr r4, [r9, r5, asr #4]! │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ - @ instruction: 0xf18ee7dc │ │ │ │ - svclt 0x0000f809 │ │ │ │ + @ instruction: 0xf18de7dc │ │ │ │ + svclt 0x0000fff5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r3, pc, sl, lsl #1 │ │ │ │ + rsbseq r2, pc, r2, ror #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -291497,54 +291635,54 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f917c │ │ │ │ + blvs 0xfe7f93a4 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf74a4621 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6db54 │ │ │ │ + bl 0xfec6dd7c │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7cf80 │ │ │ │ - blcs 0x130344 │ │ │ │ + bl 0xfec7d1a8 │ │ │ │ + blcs 0x13056c │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18c46e9 │ │ │ │ - @ instruction: 0x4605fefd │ │ │ │ + strmi pc, [r5], -r9, ror #29 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ ldmvs fp!, {r3, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2l 0, cr15, [r8], {14} │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - stmdb r2, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x00eef6e2 │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -291559,81 +291697,81 @@ │ │ │ │ @ instruction: 0x4628d11b │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf15083f0 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf82ef7fd │ │ │ │ ldr r4, [r9, r5, asr #4]! │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7dc │ │ │ │ - svclt 0x0000ff4f │ │ │ │ + svclt 0x0000ff3b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, r6, lsl pc @ │ │ │ │ + rsbseq r2, pc, lr, ror #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, lr, lr, asr fp │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x460c4a5d │ │ │ │ muleq r3, r3, r8 │ │ │ │ eorls r6, sp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ @ instruction: 0x21002298 │ │ │ │ @ instruction: 0xf17ca806 │ │ │ │ - stmibvs fp!, {r1, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ - blcs 0x3fbc3c │ │ │ │ + stmibvs fp!, {r1, r2, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ + blcs 0x3fbe64 │ │ │ │ adchi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r6, [r6], -r1, lsl #7 │ │ │ │ strbvs r0, [r5, #-1542]! @ 0xfffff9fa │ │ │ │ cmnvs r6, #6144 @ 0x1800 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ @ instruction: 0x46189934 │ │ │ │ mrrc2 0, 0, pc, r2, cr14 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strmi r8, [r1], -lr, lsl #1 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ @ instruction: 0x46200218 │ │ │ │ @ instruction: 0xf8cef00e │ │ │ │ - blcc 0x1870fc │ │ │ │ + blcc 0x187324 │ │ │ │ ldmdale pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ stmiavs r2!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r0], r1, lsl #22 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r7, pc}^ @ │ │ │ │ ldrbtmi pc, [r5], #-3 @ │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ - blvs 0x2be9a8 │ │ │ │ + blvs 0x2bebd0 │ │ │ │ andcs r4, r4, #96, 8 @ 0x60000000 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -fp, rrx │ │ │ │ movwcs sl, #6660 @ 0x1a04 │ │ │ │ @ instruction: 0xf00ea806 │ │ │ │ - blge 0x2eb364 │ │ │ │ + blge 0x2eb58c │ │ │ │ @ instruction: 0xee1d4937 │ │ │ │ rscvs r0, r3, r0, ror pc │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ teqcs r6, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stmda r6, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x0032f751 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0x76961e │ │ │ │ + blx 0x869846 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #676 @ 0x2a4 │ │ │ │ ldmdavs sl, {r0, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, r6, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -291643,63 +291781,63 @@ │ │ │ │ andcs r8, r2, #240, 2 @ 0x3c │ │ │ │ andcs lr, r8, #42205184 @ 0x2840000 │ │ │ │ andcs lr, r2, #41680896 @ 0x27c0000 │ │ │ │ andcs lr, r8, #192, 14 @ 0x3000000 │ │ │ │ stmibvs sl!, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ andls r0, r3, #32 │ │ │ │ - blx 0x10e915e │ │ │ │ - blx 0x153936 │ │ │ │ + blx 0x10e9386 │ │ │ │ + blx 0x153b5e │ │ │ │ ldr pc, [r0, r2, lsl #4] │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x1871aa │ │ │ │ + blx 0x1873d2 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ andcs lr, r1, #34865152 @ 0x2140000 │ │ │ │ @ instruction: 0xf64fe783 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - bls 0x275fa8 │ │ │ │ + bls 0x2761d0 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe79b69da │ │ │ │ tstcs r0, r5, lsl #20 │ │ │ │ andls sl, r3, #393216 @ 0x60000 │ │ │ │ - blx 0x8691a2 │ │ │ │ - blx 0x15397a │ │ │ │ + blx 0x8693ca │ │ │ │ + blx 0x153ba2 │ │ │ │ ldr pc, [r1, r2, lsl #4] │ │ │ │ str r2, [pc, r1, lsl #4] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ ldr r0, [r1, sp]! │ │ │ │ - cdp2 1, 8, cr15, cr6, cr13, {4} │ │ │ │ - blx 0xff06b180 │ │ │ │ - eorseq r7, r5, r8, ror #28 │ │ │ │ + cdp2 1, 7, cr15, cr2, cr13, {4} │ │ │ │ + blx 0xff06b3a8 │ │ │ │ + eorseq r8, r5, r0, rrx │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, sl, lsr #26 │ │ │ │ + rsbseq r2, pc, r2, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [lr], -ip, lsl #1 │ │ │ │ movwcs r4, #1556 @ 0x614 │ │ │ │ @ instruction: 0x46074a70 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ stmib sp, {r3, r7, r9, sl, lr}^ │ │ │ │ vld2.8 {d3-d6}, [r6], r8 │ │ │ │ ldmdavs r2, {r6, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ - blcs 0x46d9c8 │ │ │ │ + blcs 0x46dbf0 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ svcpl 0x008a7407 │ │ │ │ strvc r5, [r7], #-3935 @ 0xfffff0a1 │ │ │ │ ldmdbls r4!, {r2, r4, r5, r6, r8, r9, sl}^ │ │ │ │ strcs r0, [r0, #-1887] @ 0xfffff8a1 │ │ │ │ - blcs 0x153e30 │ │ │ │ + blcs 0x154058 │ │ │ │ movwcs sp, #4211 @ 0x1073 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addshi pc, r9, r0 │ │ │ │ andscs r9, r0, #311296 @ 0x4c000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, r0, r0 │ │ │ │ @@ -291709,79 +291847,79 @@ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ movwls r6, #34947 @ 0x8883 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi fp, [r1], -sl, lsr #2 │ │ │ │ movwls r4, #22072 @ 0x5638 │ │ │ │ - blls 0x27f06c │ │ │ │ + blls 0x27f294 │ │ │ │ ldmdavs sl, {r2, r9, sl, lr} │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ ldrtmi r4, [r3], -pc, asr #16 │ │ │ │ cdp 4, 1, cr4, cr13, cr2, {1} │ │ │ │ ldrbtmi r4, [r8], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d09c15 │ │ │ │ strls r0, [r3], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r2, lsl ip │ │ │ │ @ instruction: 0xf8cd9502 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - svc 0x0080f751 │ │ │ │ + mcr 7, 3, pc, cr12, cr1, {2} @ │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0x15e97a8 │ │ │ │ + blx 0x16e99d0 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #3632 @ 0xe30 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrvs 1, 0, r8, cr3, cr0, {7} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ - blcs 0x148108 │ │ │ │ + blcs 0x148330 │ │ │ │ ldmdbls r4, {r3, r4, r6, ip, lr, pc} │ │ │ │ mrcvs 7, 1, r4, cr11, cr8, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ vpadd.i8 d22, d30, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldr r1, [r3, r5, asr #16]! │ │ │ │ strcs r6, [r0, #-3587] @ 0xfffff1fd │ │ │ │ @ instruction: 0xf8d346a8 │ │ │ │ - blvs 0xfe7b9564 │ │ │ │ + blvs 0xfe7b978c │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cdpvs 7, 3, cr14, cr11, cr8, {5} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ vpadd.i8 d22, d30, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xe79d2396 │ │ │ │ strcs r9, [r0, #-2066] @ 0xfffff7ee │ │ │ │ - blx 0x136b2b4 │ │ │ │ + blx 0x136b4dc │ │ │ │ @ instruction: 0x46a86e3b │ │ │ │ @ instruction: 0xf8d39012 │ │ │ │ - blvs 0xfe7b9598 │ │ │ │ + blvs 0xfe7b97c0 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cdpvs 7, 0, cr14, cr3, cr14, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xb1136b9b │ │ │ │ @ instruction: 0x47989914 │ │ │ │ vqadd.s8 d25, d14, d4 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs sp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrmi r9, [sp], #-2836 @ 0xfffff4ec │ │ │ │ ldmdbls r3, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xffb69364 │ │ │ │ + blx 0xffb6958c │ │ │ │ cdpvs 1, 3, cr11, cr11, cr0, {6} │ │ │ │ ldmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ ldrbne r9, [fp, r6, lsl #6] │ │ │ │ stmdavs r3, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ vcgt.s8 d25, d14, d8 │ │ │ │ @@ -291789,31 +291927,31 @@ │ │ │ │ @ instruction: 0xe7672396 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r2, r4, r8, fp, ip, pc} │ │ │ │ strb r1, [r6, -sp, lsl #17]! │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18de784 │ │ │ │ - @ instruction: 0xf06ffd93 │ │ │ │ + @ instruction: 0xf06ffd7f │ │ │ │ ldrb r0, [pc, -r5, lsr #32]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, r6, lsr #23 │ │ │ │ + rsbseq r2, pc, lr, ror r9 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrcs pc, [r0], -pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ addlt r4, sp, r2, ror #22 │ │ │ │ strmi r4, [sp], -r2, ror #24 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x00066833 │ │ │ │ @ instruction: 0xf5034684 │ │ │ │ - ldc 3, cr5, [pc, #512] @ 0x12d5ac │ │ │ │ + ldc 3, cr5, [pc, #512] @ 0x12d7d4 │ │ │ │ ldm r4, {r1, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ stm r7, {r0, r1} │ │ │ │ @ instruction: 0xf8d30003 │ │ │ │ cdp 1, 1, cr3, cr13, cr12, {7} │ │ │ │ ldmdami r9, {r4, r5, r6, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46992136 │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @@ -291821,18 +291959,18 @@ │ │ │ │ stc 3, cr9, [sp, #20] │ │ │ │ ldrbtmi r7, [r8], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf8dc6800 │ │ │ │ stmdapl r0!, {r2, ip, sp} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009500 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mrc 7, 5, APSR_nzcv, cr10, cr1, {2} │ │ │ │ + stc 7, cr15, [r6, #324]! @ 0x144 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ - @ instruction: 0xf98af150 │ │ │ │ + @ instruction: 0xf98ef150 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r4, #432 @ 0x1b0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d5d243 │ │ │ │ @ instruction: 0xf1a88000 │ │ │ │ @ instruction: 0xf8580514 │ │ │ │ stmdavs sl!, {r2, r4, sl, fp, ip, sp}^ │ │ │ │ @@ -291847,68 +291985,68 @@ │ │ │ │ strbmi r6, [sl], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8582003 │ │ │ │ @ instruction: 0xf00e1c14 │ │ │ │ movwcs pc, #2653 @ 0xa5d @ │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ cdp2 0, 13, cr15, cr12, cr13, {0} │ │ │ │ - blcc 0x194074 │ │ │ │ + blcc 0x19429c │ │ │ │ ldmdale r8, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06062b3e │ │ │ │ stccs 6, cr0, [sp, #-24]! @ 0xffffffe8 │ │ │ │ - blcs 0xcfac80 │ │ │ │ + blcs 0xcfaea8 │ │ │ │ ldmdbls r4, {r2, r9, sp} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ - blx 0x12694ac │ │ │ │ + blx 0x12696d4 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ ldccs 8, cr15, [r4], {88} @ 0x58 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ - bge 0x357898 │ │ │ │ + bge 0x357ac0 │ │ │ │ cdp2 0, 12, cr15, cr0, cr13, {0} │ │ │ │ @ instruction: 0xf1124628 │ │ │ │ - blmi 0xa2c5e4 │ │ │ │ - blls 0x4074fc │ │ │ │ + blmi 0xa2c80c │ │ │ │ + blls 0x407724 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r2, #240, 6 @ 0xc0000003 │ │ │ │ andcs lr, r8, #56885248 @ 0x3640000 │ │ │ │ - bls 0x3a7418 │ │ │ │ + bls 0x3a7640 │ │ │ │ ldmdavs r3!, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d069da │ │ │ │ tstcs r0, r9, lsl #28 │ │ │ │ @ instruction: 0xf00ea80a │ │ │ │ - blx 0x16ba72 │ │ │ │ + blx 0x16bc9a │ │ │ │ strb pc, [r8, r6, lsl #4] @ │ │ │ │ strb r2, [r6, r1, lsl #4] │ │ │ │ - msrvs (UNDEF: 109), r5 │ │ │ │ + orrseq pc, r5, r6, asr #4 │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - addvs pc, r5, r5, asr #12 │ │ │ │ + adceq pc, sp, r6, asr #4 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1079303 │ │ │ │ - blls 0x22c060 │ │ │ │ + blls 0x22c288 │ │ │ │ addseq pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0x4628e796 │ │ │ │ ldc2 1, cr15, [ip], {18} │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7c3 │ │ │ │ - @ instruction: 0xf7fefcc3 │ │ │ │ + @ instruction: 0xf7fefcaf │ │ │ │ svclt 0x0000f8f9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r7, r5, r0, ror lr │ │ │ │ - rsbseq r2, pc, r2, lsl sl @ │ │ │ │ + eorseq r8, r5, r8, rrx │ │ │ │ + rsbseq r2, pc, sl, ror #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmiavs r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ andls r2, r4, #2048 @ 0x800 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @@ -291917,21 +292055,21 @@ │ │ │ │ stmibvs r3, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402b0b │ │ │ │ @ instruction: 0xf64f80de │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r0, {r1, r2, r4, r7, sl, sp}^ │ │ │ │ movwcs r2, #5424 @ 0x1530 │ │ │ │ stmdavs r2!, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x2939ae │ │ │ │ + blx 0x293bd6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00e69d2 │ │ │ │ strmi pc, [r7], -r3, asr #19 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8093 │ │ │ │ - blcs 0x2795f4 │ │ │ │ + blcs 0x27981c │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdmi pc, [r0, -r8] │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf8d880cb │ │ │ │ adcmi r3, r3, #244 @ 0xf4 │ │ │ │ @ instruction: 0xf8d8dd62 │ │ │ │ @@ -291942,20 +292080,20 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ ldmdavs r3, {r1, r3, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b06 │ │ │ │ stmdavs fp!, {r2, r6, r7, pc} │ │ │ │ strdls r1, [r2, -r9] │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ andls sp, r3, #73 @ 0x49 │ │ │ │ - blx 0x1469608 │ │ │ │ + blx 0x1469830 │ │ │ │ @ instruction: 0xf8c99a03 │ │ │ │ stmdacs r0, {r2, r6} │ │ │ │ @ instruction: 0xf8d8d064 │ │ │ │ strcc r3, [r1], #-244 @ 0xffffff0c │ │ │ │ - beq 0x1269a08 │ │ │ │ + beq 0x1269c30 │ │ │ │ strcc r3, [r4, #-516] @ 0xfffffdfc │ │ │ │ ldcle 2, cr4, [r0, #-652] @ 0xfffffd74 │ │ │ │ svceq 0x0004f856 │ │ │ │ rscle r2, r0, r4, asr #16 │ │ │ │ movwcs r6, #6185 @ 0x1829 │ │ │ │ strcc r4, [r1], #-1096 @ 0xfffffbb8 │ │ │ │ strcc r4, [r4, #-1081] @ 0xfffffbc7 │ │ │ │ @@ -291968,99 +292106,99 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8db9a04 │ │ │ │ stmdapl r1, {r2, ip, sp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5009000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldc 7, cr15, [r4, #324] @ 0x144 │ │ │ │ + stc 7, cr15, [r0], {81} @ 0x51 │ │ │ │ eorle r1, ip, r3, asr #24 │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, lr, r0 │ │ │ │ - blcs 0x154250 │ │ │ │ + blcs 0x154478 │ │ │ │ andlt sp, r7, r6, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8c98ff0 │ │ │ │ ldr r0, [sl, r4, asr #32]! │ │ │ │ @ instruction: 0xee1d4946 │ │ │ │ @ instruction: 0xf8db0f70 │ │ │ │ ldrbtmi r3, [r9], #-4 │ │ │ │ - bls 0x247698 │ │ │ │ + bls 0x2478c0 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7513018 │ │ │ │ - andcc lr, r1, ip, ror #26 │ │ │ │ + andcc lr, r1, r8, asr ip │ │ │ │ strtmi fp, [r2], r4, lsl #30 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf150d164 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ strb r4, [fp, r0, asr #4] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf640e7cf │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ - blmi 0xdad77c │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + blmi 0xdad9a4 │ │ │ │ sbcsmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ - ldc2 1, cr15, [r0], {88} @ 0x58 │ │ │ │ - mvnspl pc, r0, asr #12 │ │ │ │ + ldc2 1, cr15, [r4], {88} @ 0x58 │ │ │ │ + mvnsvc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorseq pc, r0, r1, asr #4 │ │ │ │ + eorcs pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d27 │ │ │ │ @ instruction: 0xf15842d4 │ │ │ │ - @ instruction: 0xf640fc03 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + @ instruction: 0xf640fc07 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ - blmi 0xa6d7b0 │ │ │ │ + vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ + blmi 0xa6d9d8 │ │ │ │ sbcsmi pc, r3, #268435460 @ 0x10000004 │ │ │ │ - blx 0xffee9c5a │ │ │ │ - mvnspl pc, r0, asr #12 │ │ │ │ + blx 0xfffe9e82 │ │ │ │ + mvnsvc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcseq pc, r8, r1, asr #4 │ │ │ │ + sbcscs pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d14 │ │ │ │ @ instruction: 0xf15842ff │ │ │ │ - @ instruction: 0xf640fbe9 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + @ instruction: 0xf640fbed │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vmla.i d16, d0, d0[2] │ │ │ │ - blmi 0x72d7e4 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ + blmi 0x72da0c │ │ │ │ sbcsmi pc, r6, #268435460 @ 0x10000004 │ │ │ │ - blx 0xff869c8e │ │ │ │ - mvnspl pc, r0, asr #12 │ │ │ │ + blx 0xff969eb6 │ │ │ │ + mvnsvc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addeq pc, r8, r1, asr #4 │ │ │ │ + addcs pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d1 │ │ │ │ @ instruction: 0xf15842df │ │ │ │ - @ instruction: 0xf640fbcf │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + @ instruction: 0xf640fbd3 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vaddl.s8 q8, d16, d16 │ │ │ │ - blmi 0x3ed818 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ + blmi 0x3eda40 │ │ │ │ rscmi pc, r6, #268435460 @ 0x10000004 │ │ │ │ - blx 0xff1e9cc2 │ │ │ │ - mvnspl pc, r0, asr #12 │ │ │ │ + blx 0xff2e9eea │ │ │ │ + mvnsvc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbceq pc, r0, r1, asr #4 │ │ │ │ + adcscs pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d4 │ │ │ │ @ instruction: 0xf15842fe │ │ │ │ - svclt 0x0000fbb5 │ │ │ │ - rsbseq r2, pc, ip, asr #15 │ │ │ │ - rsbseq r2, pc, r6, ror r7 @ │ │ │ │ - eorseq r7, r5, r8, ror lr │ │ │ │ + svclt 0x0000fbb9 │ │ │ │ + rsbseq r2, pc, r4, lsr #11 │ │ │ │ + rsbseq r2, pc, lr, asr #10 │ │ │ │ + eorseq r8, r5, r0, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf64f4692 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46052296 │ │ │ │ @@ -292072,15 +292210,15 @@ │ │ │ │ muleq r3, r3, r8 │ │ │ │ @ instruction: 0xf8d72a09 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf0400103 │ │ │ │ stmiavs sl!, {r0, r1, r2, r3, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r1, r3, r4, r6, r7, pc} │ │ │ │ - blcs 0x3fc3dc │ │ │ │ + blcs 0x3fc604 │ │ │ │ sbcshi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x0606a4b7 │ │ │ │ strtge r0, [r6], r6, lsl #12 │ │ │ │ strtge sl, [r8], #3590 @ 0xe06 │ │ │ │ movwcs r2, #5892 @ 0x1704 │ │ │ │ @ instruction: 0x463a9910 │ │ │ │ @@ -292091,15 +292229,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ strtmi r4, [r0], -sl, asr #12 │ │ │ │ ldc2l 0, cr15, [ip], #52 @ 0x34 │ │ │ │ @ instruction: 0xf64469a0 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ addsmi r4, r8, #1207959554 @ 0x48000002 │ │ │ │ addshi pc, r9, r0, lsl #1 │ │ │ │ - blx 0x1f6506 │ │ │ │ + blx 0x1f672e │ │ │ │ eorcc pc, r0, r0 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf112d972 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r5, r0 │ │ │ │ @ instruction: 0xf04f6823 │ │ │ │ andvs r0, r3, r1, lsl #22 │ │ │ │ @@ -292114,19 +292252,19 @@ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbmi r6, [r2], -fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldcl 7, cr15, [r0], #-324 @ 0xfffffebc │ │ │ │ + bl 0x186b7ec │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ - stmdavs r0, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff5eb882 │ │ │ │ + stmdavs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff5ebaaa │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ eorle r5, r8, #128, 30 @ 0x200 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #19 │ │ │ │ stmdbvs r2!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ andvc pc, r8, #2048 @ 0x800 │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @@ -292152,17 +292290,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r8], -pc, lsr #2 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bleq 0x169a54 │ │ │ │ + bleq 0x169c7c │ │ │ │ strtmi lr, [r0], -r1, lsr #15 │ │ │ │ - blx 0x469d68 │ │ │ │ + blx 0x469f90 │ │ │ │ @ instruction: 0xf06fe7e6 │ │ │ │ strb r0, [r0, sp, lsl #10]! │ │ │ │ strb r2, [r0, -r2, lsl #14]! │ │ │ │ ldrb r2, [lr, -r8, lsl #14] │ │ │ │ eorscs r6, r0, #3850240 @ 0x3ac000 │ │ │ │ strvc pc, [r3, -r2, lsl #22] │ │ │ │ smmlsr r8, pc, r9, r6 @ │ │ │ │ @@ -292171,33 +292309,33 @@ │ │ │ │ @ instruction: 0xff2cf00d │ │ │ │ @ instruction: 0xf707fb00 │ │ │ │ strcs lr, [r1, -pc, asr #14] │ │ │ │ @ instruction: 0xf06fe74d │ │ │ │ bfi r0, r5, #10, #2 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7c8 │ │ │ │ - @ instruction: 0xf06ffa97 │ │ │ │ + @ instruction: 0xf06ffa83 │ │ │ │ strb r0, [r3, fp, lsl #10] │ │ │ │ - mvnspl pc, r0, asr #12 │ │ │ │ + mvnsvc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscseq pc, r4, r1, asr #4 │ │ │ │ + rsccs pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vcgt.s8 d19, d1, d8 │ │ │ │ @ instruction: 0xf1582256 │ │ │ │ - @ instruction: 0xf7fdfab1 │ │ │ │ + @ instruction: 0xf7fdfab5 │ │ │ │ @ instruction: 0xf640febd │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ movwcc r0, #32816 @ 0x8030 │ │ │ │ subscs pc, r7, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfe9e9f00 │ │ │ │ - eorseq r7, r5, r4, lsl #29 │ │ │ │ + blx 0xfeaea128 │ │ │ │ + eorseq r8, r5, ip, ror r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, ip, ror r5 @ │ │ │ │ + rsbseq r2, pc, r4, asr r3 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi r4, [r6], -r0, lsr #23 │ │ │ │ stmiami r0!, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @@ -292206,17 +292344,17 @@ │ │ │ │ ldmdbvs r5!, {}^ @ │ │ │ │ muleq r3, r3, r8 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ muleq r3, r7, r8 │ │ │ │ stmib sp, {r0, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0400109 │ │ │ │ @ instruction: 0x4692811e │ │ │ │ - bcs 0x207db8 │ │ │ │ + bcs 0x207fe0 │ │ │ │ tstphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x1880c4 │ │ │ │ + blcc 0x1882ec │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r2, r8, pc}^ @ │ │ │ │ rsceq pc, r3, r3, lsl r0 @ │ │ │ │ strheq r0, [ip], -sp │ │ │ │ andeq r0, ip, ip │ │ │ │ sbceq r0, r0, ip │ │ │ │ andeq r0, ip, r0, asr #1 │ │ │ │ @@ -292226,84 +292364,84 @@ │ │ │ │ @ instruction: 0x464a9916 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r4, r0 │ │ │ │ @ instruction: 0xf1064601 │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xffa69a76 │ │ │ │ + blx 0xffa69c9e │ │ │ │ @ instruction: 0xf8d49b09 │ │ │ │ - blcc 0x18da58 │ │ │ │ + blcc 0x18dc80 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r2, r3, r4, r6, r7, pc}^ @ │ │ │ │ - blls 0xff5a9a60 │ │ │ │ + blls 0xff5a9c88 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ stmdbgt r6, {r2, r5, r7, sl, sp, pc} │ │ │ │ @ instruction: 0x27049bbe │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addshi pc, r5, r0 │ │ │ │ ldrtmi r6, [r9], -r0, lsr #16 │ │ │ │ cdp2 1, 9, cr15, cr10, cr13, {2} │ │ │ │ @ instruction: 0xf1030143 │ │ │ │ @ instruction: 0xf5b00008 │ │ │ │ svclt 0x009c5f80 │ │ │ │ andls r2, r3, #0, 4 │ │ │ │ strtmi sp, [r5], -lr, ror #16 │ │ │ │ - blcc 0x36bb9c │ │ │ │ + blcc 0x36bdc4 │ │ │ │ cdp 0, 1, cr6, cr13, cr5, {3} │ │ │ │ stmdbmi lr!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldmdavs r3!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - bl 0x17eb7f0 │ │ │ │ + b 0x12eba18 │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff06baac │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff06bcd4 │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ - blcs 0x1546d4 │ │ │ │ - blmi 0x18e1fe4 │ │ │ │ - blls 0x407b38 │ │ │ │ + blcs 0x1548fc │ │ │ │ + blmi 0x18e220c │ │ │ │ + blls 0x407d60 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308092 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbmi r6, [sl], -r3, lsr #16 │ │ │ │ andcs r9, r3, r6, lsl r9 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ - bne 0x162843c │ │ │ │ - blx 0x2f6706 │ │ │ │ + bne 0x1628664 │ │ │ │ + blx 0x2f692e │ │ │ │ @ instruction: 0xf8c4f90a │ │ │ │ @ instruction: 0xf00d9000 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x261cdc │ │ │ │ + bls 0x261f04 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ - blx 0x1ee9b52 │ │ │ │ + blx 0x1ee9d7a │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x464ad0d0 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0xf1bafee7 │ │ │ │ sbcle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ strtmi r0, [r9], -r0, lsl #18 │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf109aa07 │ │ │ │ @ instruction: 0xf00d0901 │ │ │ │ ldrtmi pc, [r8], #2911 @ 0xb5f @ │ │ │ │ strbmi r3, [sl, #1312] @ 0x520 │ │ │ │ - blls 0x222320 │ │ │ │ + blls 0x222548 │ │ │ │ adcsle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf1124620 │ │ │ │ ldr pc, [r4, sp, ror #17]! │ │ │ │ @ instruction: 0xf1129305 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r0, r1, r3, r6, ip, lr, pc} │ │ │ │ andvs r2, r2, r1, lsl #6 │ │ │ │ @@ -292323,68 +292461,68 @@ │ │ │ │ ldmibvs r2!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x901cf8d3 │ │ │ │ ldmibvs r5!, {r0, r1, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062100 │ │ │ │ @ instruction: 0xf00d0020 │ │ │ │ - blx 0x16d382 │ │ │ │ + blx 0x16d5aa │ │ │ │ str pc, [sl, -r5, lsl #18]! │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fe727 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - bls 0x3b6a30 │ │ │ │ + bls 0x3b6c58 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe73d69df │ │ │ │ tstcs r0, sl, lsl #30 │ │ │ │ @ instruction: 0xf00da80b │ │ │ │ - blx 0x16d356 │ │ │ │ + blx 0x16d57e │ │ │ │ ldr pc, [r5, -r7, lsl #14]! │ │ │ │ ldr r2, [r3, -r1, lsl #14]! │ │ │ │ streq pc, [sp], -pc, rrx │ │ │ │ @ instruction: 0xf18de765 │ │ │ │ - @ instruction: 0xf06ff947 │ │ │ │ + @ instruction: 0xf06ff933 │ │ │ │ strb r0, [r0, -fp, lsl #12]! │ │ │ │ ldc2l 7, cr15, [sl, #-1012]! @ 0xfffffc0c │ │ │ │ - mvnspl pc, r0, asr #12 │ │ │ │ + mvnsvc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andne pc, ip, r1, asr #4 │ │ │ │ + andcc pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vcge.s8 d19, d1, d0 │ │ │ │ @ instruction: 0xf15822aa │ │ │ │ - @ instruction: 0xf640f95f │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + @ instruction: 0xf640f963 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vshr.s64 q8, q10, #64 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ tstcc r0, #48 @ 0x30 │ │ │ │ adccs pc, r9, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf952f158 │ │ │ │ - eorseq r7, r5, r4, lsr #29 │ │ │ │ + @ instruction: 0xf956f158 │ │ │ │ + mlaseq r5, ip, r0, r8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, r0, asr r3 @ │ │ │ │ + rsbseq r2, pc, r8, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec84e54 │ │ │ │ + bl 0xfec8507c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ movweq r0, #50447 @ 0xc50f │ │ │ │ svclt 0x0048b085 │ │ │ │ strcs pc, [r0, #-1093] @ 0xfffffbbb │ │ │ │ streq r4, [r9, #-1558] @ 0xfffff9ea │ │ │ │ vst3.8 {d29,d31,d33}, [r5 :128], r1 │ │ │ │ ldmdacs r0, {r8, sl, sp, lr} │ │ │ │ ldmdacs r1, {r3, r5, ip, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsr #32 │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - blx 0x56a2b4 │ │ │ │ + @ instruction: 0xf9fcf18c │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9d0f7fc │ │ │ │ - blcs 0x13e5a4 │ │ │ │ + blcs 0x13e7cc │ │ │ │ vstrcs d13, [sl, #-12] │ │ │ │ ldccs 0, cr13, [r0], {91} @ 0x5b │ │ │ │ @ instruction: 0x4618d01b │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdacs r0, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @@ -292402,22 +292540,22 @@ │ │ │ │ mcrcs 0, 0, sp, cr0, cr15, {6} │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ vtst.8 d22, d14, d4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ eorscs r2, r8, #629145600 @ 0x25800000 │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r0, r3, lsl #6]! │ │ │ │ vadd.i8 d22, d14, d26 │ │ │ │ vaddhn.i16 d19, q0, q8 │ │ │ │ - blls 0x1f6f74 │ │ │ │ + blls 0x1f719c │ │ │ │ addsmi r4, r3, #24117248 @ 0x1700000 │ │ │ │ addhi pc, r3, r0, lsl #1 │ │ │ │ vadd.i8 d22, d14, d17 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ @ instruction: 0xf8410295 │ │ │ │ vhadd.s8 d18, d14, d19 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @@ -292430,137 +292568,137 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwls fp, #15856 @ 0x3df0 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ vtst.8 d22, d14, d4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ eorscs r2, r8, #629145600 @ 0x25800000 │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdavs lr!, {r5, r7, r8, r9, sl, lr} │ │ │ │ vqdmulh.s d25, d14, d3 │ │ │ │ vaddhn.i16 d19, q0, q8 │ │ │ │ adcsmi r2, r3, #-1778384896 @ 0x96000000 │ │ │ │ @ instruction: 0xf023d312 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ @ instruction: 0xf836f112 │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - bl 0x145e28 │ │ │ │ - blne 0xfe5adfc4 │ │ │ │ + bl 0x146050 │ │ │ │ + blne 0xfe5ae1ec │ │ │ │ @ instruction: 0xf17b0092 │ │ │ │ - blls 0x22963c │ │ │ │ + blls 0x229874 │ │ │ │ sbcvs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldr r6, [r6, r1, lsr #16]! │ │ │ │ @ instruction: 0xf6439303 │ │ │ │ vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs r4, {r1, r2, r4, r7, r9} │ │ │ │ strcc pc, [r0, #-590] @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ - @ instruction: 0xf64e2238 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vqsub.s8 d18, d15, d24 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47a02096 │ │ │ │ - blls 0x207ea4 │ │ │ │ + blls 0x2080cc │ │ │ │ strtcc pc, [r0], #-590 @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ tstle r2, #805306379 @ 0x3000000b │ │ │ │ teqpeq pc, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ movwls r6, #14368 @ 0x3820 │ │ │ │ @ instruction: 0xf1126029 │ │ │ │ stmdavs sl!, {r0, fp, ip, sp, lr, pc} │ │ │ │ eorvs r2, r0, r0, lsl #2 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ umullseq r1, r2, r2, fp │ │ │ │ - stcl 1, cr15, [ip, #492]! @ 0x1ec │ │ │ │ + ldcl 1, cr15, [r0, #492]! @ 0x1ec │ │ │ │ vqdmulh.s d25, d14, d3 │ │ │ │ vrshr.s64 d22, d20, #64 │ │ │ │ stmdavs r1!, {r0, r2, r4, r7, r9} │ │ │ │ @ instruction: 0xf023e781 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ @ instruction: 0xffe8f111 │ │ │ │ ldrtmi r6, [r1], -sl, lsr #16 │ │ │ │ - bl 0x145ec4 │ │ │ │ - blne 0xff5ae064 │ │ │ │ + bl 0x1460ec │ │ │ │ + blne 0xff5ae28c │ │ │ │ @ instruction: 0xf17b0092 │ │ │ │ - blls 0x2295a0 │ │ │ │ + blls 0x2297d8 │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - mvnspl pc, r0, asr #12 │ │ │ │ + mvnsvc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addsmi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x13ea2e8 │ │ │ │ - eorseq r7, r5, r4, asr #29 │ │ │ │ + blx 0x13ea510 │ │ │ │ + ldrhteq r8, [r5], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f3 │ │ │ │ pkhbtmi sl, r8, r1, lsl #28 │ │ │ │ svcge 0x00314630 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blmi 0xfeff6890 │ │ │ │ + blmi 0xfeff6ab8 │ │ │ │ tstls r8, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9371 │ │ │ │ @ instruction: 0xf17b0300 │ │ │ │ - addcs lr, r0, #10880 @ 0x2a80 │ │ │ │ + addcs lr, r0, #11136 @ 0x2b80 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc 1, cr15, [r4, #492]! @ 0x1ec │ │ │ │ + stc 1, cr15, [r8, #492]! @ 0x1ec │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17ba851 │ │ │ │ - stmib sp, {r5, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + stmib sp, {r2, r5, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf1b8550e │ │ │ │ cmnle lr, r0, lsl #30 │ │ │ │ movwls r9, #39688 @ 0x9b08 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ - blcs 0x155f20 │ │ │ │ + blcs 0x156148 │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ - blcs 0x14df3c │ │ │ │ + blcs 0x14e164 │ │ │ │ rscshi pc, sp, r0, asr #32 │ │ │ │ - blcs 0x154cd4 │ │ │ │ + blcs 0x154efc │ │ │ │ ldmdbls ip!, {r3, r6, r8, ip, lr, pc}^ │ │ │ │ vnmls.f32 s8, s27, s11 │ │ │ │ - blls 0x371cb0 │ │ │ │ + blls 0x371ed8 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d25882 │ │ │ │ andcs r0, r0, #144, 4 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r3, lsl #4 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf751a000 │ │ │ │ - strmi lr, [r1], r6, lsr #18 │ │ │ │ + pkhbtmi lr, r1, r2, lsl #16 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14fd106 │ │ │ │ - stmdavs r0, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf886f7fc │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f519 │ │ │ │ - blls 0x362770 │ │ │ │ + blls 0x362998 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x28e3d0 │ │ │ │ + blls 0x28e5f8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2ce4d4 │ │ │ │ + blls 0x2ce6fc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x204e5fc │ │ │ │ + blls 0x204e824 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfe3ce70c │ │ │ │ - blls 0x1d87fc0 │ │ │ │ + blmi 0xfe3ce934 │ │ │ │ + blls 0x1d881e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464881fe │ │ │ │ tstcs r0, r3, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -292569,43 +292707,43 @@ │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 0, cr15, [ip], #52 @ 0x34 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r6, r7, r8, pc} │ │ │ │ stmdavs r2, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ ldrbne r9, [fp, ip, lsl #6] │ │ │ │ vst2.8 {d25-d28}, [pc]! │ │ │ │ - blx 0x20ad86 │ │ │ │ + blx 0x20afae │ │ │ │ andls pc, lr, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf114e7a2 │ │ │ │ @ instruction: 0xf104091f │ │ │ │ svclt 0x00580b3e │ │ │ │ movwcs r4, #5835 @ 0x16cb │ │ │ │ ldrmi r9, [r8], -r8, lsl #18 │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ ldc2 0, cr15, [lr], {13} │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ bichi pc, r8, r0 │ │ │ │ strtmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf17b4630 │ │ │ │ - @ instruction: 0xf1b9ed12 │ │ │ │ + @ instruction: 0xf1b9ed16 │ │ │ │ stcle 15, cr0, [fp, #-124]! @ 0xffffff84 │ │ │ │ strls r4, [r9], #-1730 @ 0xfffff93e │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [ip], -r8, lsr #13 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - bleq 0x268c10 │ │ │ │ + bleq 0x268e38 │ │ │ │ @ instruction: 0xf18c4658 │ │ │ │ - @ instruction: 0xf00bfd6d │ │ │ │ + @ instruction: 0xf00bfd59 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x37208c │ │ │ │ + blx 0x3722b4 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -292622,29 +292760,29 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ mrrc2 0, 0, pc, r0, cr13 @ │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17b4638 │ │ │ │ - ldccs 12, cr14, [pc, #-784] @ 0x12dd60 │ │ │ │ + ldccs 12, cr14, [pc, #-800] @ 0x12df78 │ │ │ │ strbmi sp, [r2], ip, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2010] @ 0xfffff826 │ │ │ │ - bleq 0x268cac │ │ │ │ + bleq 0x268ed4 │ │ │ │ @ instruction: 0xf18c4658 │ │ │ │ - @ instruction: 0xf00bfd1f │ │ │ │ + @ instruction: 0xf00bfd0b │ │ │ │ @ instruction: 0xf857031f │ │ │ │ - blx 0x372128 │ │ │ │ + blx 0x372350 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r7, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -292661,225 +292799,225 @@ │ │ │ │ rsbne lr, r9, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ stc2 0, cr15, [r2], {13} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17ba851 │ │ │ │ - @ instruction: 0xf1b8ec76 │ │ │ │ + @ instruction: 0xf1b8ec7a │ │ │ │ ldcle 15, cr0, [r1, #-124]! @ 0xffffff84 │ │ │ │ eorge pc, r8, sp, asr #17 │ │ │ │ strls r4, [fp], #-1705 @ 0xfffff957 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x16a25c │ │ │ │ + beq 0x16a484 │ │ │ │ @ instruction: 0xf8d92400 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ ldrbmi r9, [ip], -r4, lsl #8 │ │ │ │ vpmax.u8 d15, d5, d20 │ │ │ │ ldrle r0, [r1, #-2011] @ 0xfffff825 │ │ │ │ - bleq 0x2a8d60 │ │ │ │ + bleq 0x2a8f88 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18c0b1f │ │ │ │ - blge 0x1ded478 │ │ │ │ + blge 0x1ded650 │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ - blx 0x42c96e │ │ │ │ + blx 0x42cb96 │ │ │ │ stccc 8, cr15, [r4], {80} @ 0x50 │ │ │ │ movweq lr, #14923 @ 0x3a4b │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ stcls 1, cr13, [r4], {230} @ 0xe6 │ │ │ │ - beq 0x96a58c │ │ │ │ + beq 0x96a7b4 │ │ │ │ @ instruction: 0xf1099b07 │ │ │ │ strcc r0, [r1], #-2308 @ 0xfffff6fc │ │ │ │ ldclle 2, cr4, [r8], {163} @ 0xa3 │ │ │ │ strge lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ stmiavc r2!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e6b2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r1, [pc], #-228 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e074 │ │ │ │ - beq 0x10ea59c │ │ │ │ + rsbseq r1, pc, ip, asr #25 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12e29c │ │ │ │ + beq 0x10ea7c4 │ │ │ │ ssatmi fp, #11, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f6d98 │ │ │ │ + b 0x14f6fc0 │ │ │ │ andls r1, r7, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ strcs sl, [r0, #-3782] @ 0xfffff13a │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r3, lsl #13 │ │ │ │ strls lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwls r2, #17408 @ 0x4400 │ │ │ │ - bl 0x27fc48 │ │ │ │ + bl 0x27fe70 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #20 │ │ │ │ - beq 0x92a1f4 │ │ │ │ - stc2 1, cr15, [r6], {140} @ 0x8c │ │ │ │ + beq 0x92a41c │ │ │ │ + ldc2l 1, cr15, [r2], #-560 @ 0xfffffdd0 │ │ │ │ eorne pc, r0, r6, asr r8 @ │ │ │ │ - blx 0x3ec9f8 │ │ │ │ + blx 0x3ecc20 │ │ │ │ svceq 0x0001ea1a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ adcmi r2, r1, r0, lsl #2 │ │ │ │ - b 0x137b1ec │ │ │ │ + b 0x137b414 │ │ │ │ @ instruction: 0x2c200901 │ │ │ │ - blls 0x262994 │ │ │ │ - bls 0x2fb674 │ │ │ │ + blls 0x262bbc │ │ │ │ + bls 0x2fb89c │ │ │ │ @ instruction: 0xf84b3301 │ │ │ │ addsmi r9, sl, #4, 22 @ 0x1000 │ │ │ │ - blls 0x2a5578 │ │ │ │ + blls 0x2a57a0 │ │ │ │ strls lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114ae9c │ │ │ │ @ instruction: 0xf104051f │ │ │ │ svclt 0x0058083e │ │ │ │ ldrmi r4, [r9], -r8, lsr #13 │ │ │ │ movwcs r2, #3 │ │ │ │ rsbne lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r4, lsl #4 │ │ │ │ - blx 0x1bea25e │ │ │ │ + blx 0x1bea486 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - ldccs 0, cr8, [pc, #-596] @ 0x12dfdc │ │ │ │ + ldccs 0, cr8, [pc, #-596] @ 0x12e204 │ │ │ │ mcrge 7, 4, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf8cd2601 │ │ │ │ @ instruction: 0xf04f9014 │ │ │ │ strls r0, [r7], #-2560 @ 0xfffff600 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r4], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x33fb64 │ │ │ │ + bl 0x33fd8c │ │ │ │ strtmi r0, [r8], -r9, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x12e257 │ │ │ │ - ldc2 1, cr15, [lr], #-560 @ 0xfffffdd0 │ │ │ │ + ldreq pc, [pc, #-5] @ 0x12e47f │ │ │ │ + stc2 1, cr15, [sl], #-560 @ 0xfffffdd0 │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r4], {160} @ 0xa0 │ │ │ │ - beq 0x1aa6b0 │ │ │ │ + beq 0x1aa8d8 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84445d3 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ stcls 0, cr9, [r7], {20} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104ae54 │ │ │ │ - ldrcc r0, [pc], #-2110 @ 0x12e2a8 │ │ │ │ + ldrcc r0, [pc], #-2110 @ 0x12e4d0 │ │ │ │ ssatmi fp, #1, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f6eb4 │ │ │ │ + b 0x14f70dc │ │ │ │ andls r1, r4, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldccs 0, cr13, [pc], {74} @ 0x4a │ │ │ │ mcrge 7, 2, pc, cr1, cr15, {3} @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd2501 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf04f9010 │ │ │ │ strbmi r0, [fp], r0, lsl #18 │ │ │ │ streq lr, [r8], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ @ instruction: 0xf18c041f │ │ │ │ - bl 0x4ad2cc │ │ │ │ - blx 0x26e4f4 │ │ │ │ + bl 0x4ad4a4 │ │ │ │ + blx 0x26e71c │ │ │ │ @ instruction: 0xf8d0f404 │ │ │ │ andsmi r2, r4, #68, 2 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - blx 0x1b6b04 │ │ │ │ + blx 0x1b6d2c │ │ │ │ @ instruction: 0xf10bf20b │ │ │ │ - b 0x1370f10 │ │ │ │ + b 0x1371138 │ │ │ │ @ instruction: 0xf1bb0902 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ @ instruction: 0xf1083601 │ │ │ │ ldrmi r0, [r2, #2080]! @ 0x820 │ │ │ │ - blls 0x26c43c │ │ │ │ - blls 0x2065690 │ │ │ │ + blls 0x26c664 │ │ │ │ + blls 0x20658b8 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4619ae12 │ │ │ │ movwcs r2, #520 @ 0x208 │ │ │ │ stcls 0, cr2, [ip, #-12] │ │ │ │ @ instruction: 0xf00d9c0e │ │ │ │ ldrsblt pc, [r8, #-175] @ 0xffffff51 @ │ │ │ │ bicspl pc, r3, #68, 12 @ 0x4400000 │ │ │ │ msreq SPSR_x, #268435468 @ 0x1000000c │ │ │ │ - blx 0xfe206362 │ │ │ │ + blx 0xfe20658a │ │ │ │ strbne r3, [r3, r4, lsl #4]! │ │ │ │ @ instruction: 0x13a2ebc3 │ │ │ │ ldrb r6, [ip, #67]! @ 0x43 │ │ │ │ stmdbeq sp, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf18ce5f9 │ │ │ │ - svclt 0x0000fd97 │ │ │ │ + svclt 0x0000fd83 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcge 0x0004b08b │ │ │ │ - blmi 0xfea3fbec │ │ │ │ + blmi 0xfea3fe14 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f617b │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x149484 │ │ │ │ + blcs 0x1496ac │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldclvs 3, cr2, [r9], #-4 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfebea3dc │ │ │ │ + blx 0xfebea604 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r3, r8, pc} │ │ │ │ - blcs 0x13fe18 │ │ │ │ + blcs 0x140040 │ │ │ │ tstphi r7, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46691dda │ │ │ │ cmnpvs pc, #570425344 @ p-variant is OBSOLETE @ 0x22000000 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ movweq lr, #15277 @ 0x3bad │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x25a834 │ │ │ │ + blcc 0x25aa5c │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ andsls pc, r0, r7, asr #17 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0xf44f4b86 │ │ │ │ ldrbtmi r7, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ - blge 0x22ee48 │ │ │ │ + blge 0x22f070 │ │ │ │ strhi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf500469a │ │ │ │ movwls r5, #8205 @ 0x200d │ │ │ │ @ instruction: 0xf1073018 │ │ │ │ movwls r0, #13072 @ 0x3310 │ │ │ │ @ instruction: 0xf750462b │ │ │ │ - strmi lr, [r4], -r0, lsr #29 │ │ │ │ + strmi lr, [r4], -ip, lsl #27 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - @ instruction: 0xf970f14f │ │ │ │ + @ instruction: 0xf974f14f │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #1, 28 │ │ │ │ svcpl 0x0080f514 │ │ │ │ adchi pc, r8, r0, lsl #1 │ │ │ │ - blle 0x16f9c40 │ │ │ │ + blle 0x16f9e68 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf64e2238 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vqsub.s8 d18, d15, d24 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, r6, #1703936 @ 0x1a0000 │ │ │ │ adchi pc, fp, r0, lsl #1 │ │ │ │ @@ -292891,16 +293029,16 @@ │ │ │ │ ldmdavs r2, {r5, r7, pc} │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ adcsvs r6, fp, sl, ror r0 │ │ │ │ @ instruction: 0xf8bcf7fd │ │ │ │ teqlt r2, #7995392 @ 0x7a0000 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ - @ instruction: 0xf64e2238 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vqsub.s8 d18, d15, d24 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 12 │ │ │ │ ldmdavs r3, {r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ @@ -292921,40 +293059,40 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcvs 0, cr13, [r9], #-472 @ 0xfffffe28 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0x4606f9f7 │ │ │ │ @ instruction: 0x462ab170 │ │ │ │ @ instruction: 0xf6e14651 │ │ │ │ - stccs 14, cr14, [r1, #-200] @ 0xffffff38 │ │ │ │ + stccs 13, cr14, [r1, #-120] @ 0xffffff88 │ │ │ │ @ instruction: 0xf8bad008 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842d1b │ │ │ │ @ instruction: 0x61b38b33 │ │ │ │ movwcs r6, #3193 @ 0xc79 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf9e0f00d │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r9 │ │ │ │ - blmi 0xe265d0 │ │ │ │ + blmi 0xe267f8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf5006c3b │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ strls r3, [r1], #-770 @ 0xfffffcfe │ │ │ │ andscc r4, r8, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldcl 7, cr15, [r6, #320]! @ 0x140 │ │ │ │ + stcl 7, cr15, [r2], #320 @ 0x140 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xd3235f80 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r9 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r8, lsr #2 │ │ │ │ @@ -292968,194 +293106,194 @@ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mcrge 4, 7, pc, cr10, cr15, {3} @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ vabd.s8 q15, q15, q9 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fd2096 │ │ │ │ usad8 sl, pc, r8 @ │ │ │ │ - blle 0xff779dd8 │ │ │ │ + blle 0xff77a000 │ │ │ │ ldrdls pc, [r0], #-135 @ 0xffffff79 │ │ │ │ ldrdge pc, [r0], #-135 @ 0xffffff79 │ │ │ │ strmi lr, [r4], -lr, lsr #14 │ │ │ │ @ instruction: 0xf06fe7d2 │ │ │ │ bfi r0, r5, #8, #8 │ │ │ │ - mrrc2 1, 8, pc, r0, cr12 @ │ │ │ │ - mvnspl pc, r0, asr #12 │ │ │ │ + ldc2 1, cr15, [ip], #-560 @ 0xfffffdd0 │ │ │ │ + mvnsvc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r0, r1, asr #4 │ │ │ │ + eorspl pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf15762c1 │ │ │ │ - svclt 0x0000fc6d │ │ │ │ + svclt 0x0000fc71 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, sl, ror #19 │ │ │ │ - @ instruction: 0x007f1894 │ │ │ │ - ldrsbteq r7, [r5], -r0 │ │ │ │ + rsbseq r1, pc, r2, asr #15 │ │ │ │ + rsbseq r1, pc, ip, ror #12 │ │ │ │ + eorseq r8, r5, r8, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 0, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f7 │ │ │ │ pkhbtmi sl, r8, r5, lsl #28 │ │ │ │ svcge 0x00354630 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blmi 0x1e77040 │ │ │ │ + blmi 0x1e77268 │ │ │ │ tstls r9, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9375 │ │ │ │ @ instruction: 0xf89d0300 │ │ │ │ movwls r3, #49672 @ 0xc208 │ │ │ │ - stmib lr, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmib r2, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17b4638 │ │ │ │ - addcs lr, r0, #3309568 @ 0x328000 │ │ │ │ + addcs lr, r0, #3375104 @ 0x338000 │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ - stmib r4, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib r8, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ ldrpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrpl lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ movwls r9, #47881 @ 0xbb09 │ │ │ │ - blcs 0x1552a0 │ │ │ │ + blcs 0x1554c8 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #43782 @ 0xab06 │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0xfe14ec08 │ │ │ │ + blls 0xfe14ee30 │ │ │ │ cmple pc, r0, lsl #22 │ │ │ │ @ instruction: 0xf8dd9b81 │ │ │ │ - blcs 0x14eea8 │ │ │ │ - bmi 0x1822c74 │ │ │ │ + blcs 0x14f0d0 │ │ │ │ + bmi 0x1822e9c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf5009a0a │ │ │ │ andls r5, r0, #13 │ │ │ │ andcs r3, r0, #24 │ │ │ │ stmdapl r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r2], -r3, lsl #4 │ │ │ │ - stcl 7, cr15, [r4, #-320] @ 0xfffffec0 │ │ │ │ + ldc 7, cr15, [r0], #-320 @ 0xfffffec0 │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - @ instruction: 0xf814f14f │ │ │ │ + @ instruction: 0xf818f14f │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fca5 │ │ │ │ @ instruction: 0xf51a0a00 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ - blcs 0x15531c │ │ │ │ + blcs 0x155544 │ │ │ │ orrshi pc, r8, r0, asr #32 │ │ │ │ - blcs 0x155318 │ │ │ │ + blcs 0x155540 │ │ │ │ bicshi pc, lr, r0, asr #32 │ │ │ │ - blcs 0x155324 │ │ │ │ + blcs 0x15554c │ │ │ │ eorhi pc, r3, #64 @ 0x40 │ │ │ │ - blcs 0x155340 │ │ │ │ + blcs 0x155568 │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ orrlt r9, r3, r0, lsl #23 │ │ │ │ movwcs r9, #2432 @ 0x980 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf8ecf00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r6, r9, pc}^ │ │ │ │ andvs r2, r2, r0, lsl r3 │ │ │ │ - blls 0x5c6840 │ │ │ │ + blls 0x5c6a68 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0xec6a48 │ │ │ │ - blls 0x1e887a8 │ │ │ │ + blmi 0xec6c70 │ │ │ │ + blls 0x1e889d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrbmi r8, [r0], -sl, asr #4 │ │ │ │ tstcs r0, r7, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x155394 │ │ │ │ + blcs 0x1555bc │ │ │ │ mrshi pc, (UNDEF: 65) @ │ │ │ │ stmibls r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf8c4f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r9, pc} │ │ │ │ stmib sp, {r1, r6, fp, sp, lr}^ │ │ │ │ stmvs r3, {r4, r9, ip, sp} │ │ │ │ @ instruction: 0xf10d9312 │ │ │ │ - blls 0xfe17088c │ │ │ │ + blls 0xfe170ab4 │ │ │ │ addle r2, ip, r0, lsl #22 │ │ │ │ movwcs r4, #5657 @ 0x1619 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8b0f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r1, {r0, r1, r4, r9, pc} │ │ │ │ addle r2, r0, r0, lsl #18 │ │ │ │ stmdage lr, {r1, r6, fp, sp, lr} │ │ │ │ ldc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ andcs sp, r8, #1073741872 @ 0x40000030 │ │ │ │ - bmi 0x752ff8 │ │ │ │ + bmi 0x753220 │ │ │ │ svclt 0x0070ee1d │ │ │ │ vqdmulh.s d25, d0, d11 │ │ │ │ ldrbtmi r1, [sl], #-335 @ 0xfffffeb1 │ │ │ │ @ instruction: 0xf85b6812 │ │ │ │ @ instruction: 0xf8d22002 │ │ │ │ - bge 0x4af214 │ │ │ │ + bge 0x4af43c │ │ │ │ andhi lr, r2, #3358720 @ 0x334000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andls r9, r0, #40960 @ 0xa000 │ │ │ │ @ instruction: 0x46223018 │ │ │ │ @ instruction: 0xf7509501 │ │ │ │ - @ instruction: 0x4682ecbc │ │ │ │ + strmi lr, [r2], r8, lsr #23 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ mvnhi pc, r0 │ │ │ │ svcvc 0x0000f51a │ │ │ │ - blmi 0x3a2a78 │ │ │ │ + blmi 0x3a2ca0 │ │ │ │ ldrbtmi r2, [fp], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xe76c2354 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, r2, lsr r7 @ │ │ │ │ - rsbseq r1, pc, lr, lsl r6 @ │ │ │ │ - rsbseq r1, pc, r6, ror #11 │ │ │ │ - bleq 0x92ac78 │ │ │ │ - beq 0x10eac3c │ │ │ │ + rsbseq r1, pc, sl, lsl #10 │ │ │ │ + ldrshteq r1, [pc], #-54 │ │ │ │ + ldrhteq r1, [pc], #-62 │ │ │ │ + bleq 0x92aea0 │ │ │ │ + beq 0x10eae64 │ │ │ │ @ instruction: 0x46dabf58 │ │ │ │ stmdbls r9, {r0, r8, r9, sp} │ │ │ │ - b 0x1500098 │ │ │ │ + b 0x15002c0 │ │ │ │ andls r1, r8, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ pkhtbmi pc, r0, sp, asr #16 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #-1073741777 @ 0xc000002f │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldm r0, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r4, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ svceq 0x001ff1bb │ │ │ │ strbmi sp, [r1], sl, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ strtmi r0, [ip], -r1, lsl #16 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - bleq 0x16a9a8 │ │ │ │ + bleq 0x16abd0 │ │ │ │ ldrbmi r9, [r5], -r5, lsl #10 │ │ │ │ vpmax.u8 d15, d11, d21 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - beq 0x42948c │ │ │ │ + beq 0x4296b4 │ │ │ │ @ instruction: 0xf18c4650 │ │ │ │ - @ instruction: 0xf00af92d │ │ │ │ + @ instruction: 0xf00af919 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x33290c │ │ │ │ + blx 0x332b34 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ - bleq 0x1aacc4 │ │ │ │ + bleq 0x1aaeec │ │ │ │ svceq 0x0020f1bb │ │ │ │ stcls 1, cr13, [r5, #-928] @ 0xfffffc60 │ │ │ │ - blls 0x33b924 │ │ │ │ + blls 0x33bb4c │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #4194304 @ 0x400000 │ │ │ │ stcls 12, cr13, [sl], {218} @ 0xda │ │ │ │ strls r9, [fp], -r6, lsl #22 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114aee9 │ │ │ │ @ instruction: 0xf104051f │ │ │ │ @@ -293165,205 +293303,205 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r8, lsl #4 │ │ │ │ @ instruction: 0xf812f00d │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17b4638 │ │ │ │ - ldccs 8, cr14, [pc, #-536] @ 0x12e6d4 │ │ │ │ + ldccs 8, cr14, [pc, #-552] @ 0x12e8ec │ │ │ │ @ instruction: 0xf04fdd2a │ │ │ │ strls r0, [sl], #-2304 @ 0xfffff700 │ │ │ │ - beq 0x1aaa34 │ │ │ │ + beq 0x1aac5c │ │ │ │ strbmi r4, [r8], r4, asr #12 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strls r2, [r5], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa40278 │ │ │ │ + blx 0xa404a0 │ │ │ │ ldrbeq pc, [sl, r5, lsl #6] @ │ │ │ │ - bl 0x3a3d44 │ │ │ │ + bl 0x3a3f6c │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - @ instruction: 0xf8e2f18c │ │ │ │ + @ instruction: 0xf8cef18c │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r7, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d10 │ │ │ │ @ instruction: 0xf847430b │ │ │ │ strcc r3, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1089c05 │ │ │ │ - blls 0x33093c │ │ │ │ + blls 0x330b64 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [r3, #-1028] @ 0xfffffbfc │ │ │ │ stcls 12, cr13, [sl], {220} @ 0xdc │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ - blcs 0x154574 │ │ │ │ + blcs 0x15479c │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e840 │ │ │ │ - bleq 0x10ead68 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12ea68 │ │ │ │ + bleq 0x10eaf90 │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ stmdbls r7, {r0, r8, r9, sp} │ │ │ │ - b 0x15001c4 │ │ │ │ + b 0x15003ec │ │ │ │ andls r1, r8, #-1342177274 @ 0xb0000006 │ │ │ │ @ instruction: 0xf00c0092 │ │ │ │ strmi pc, [r0], r7, asr #31 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #1073741834 @ 0x4000000a │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ - ldmda sl!, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ + ldmda lr!, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ ldcle 13, cr2, [r0, #-124]! @ 0xffffff84 │ │ │ │ strls r4, [sp], #-1729 @ 0xfffff93f │ │ │ │ - beq 0x1aaac8 │ │ │ │ + beq 0x1aacf0 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8d90800 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ - blx 0xb40500 │ │ │ │ + blx 0xb40728 │ │ │ │ ldrbeq pc, [fp, r5, lsl #6] @ │ │ │ │ - bl 0x263dec │ │ │ │ + bl 0x264014 │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - bleq 0x92a9dc │ │ │ │ - @ instruction: 0xf894f18c │ │ │ │ - bl 0x219790 │ │ │ │ - blx 0x3aebbc │ │ │ │ + bleq 0x92ac04 │ │ │ │ + @ instruction: 0xf880f18c │ │ │ │ + bl 0x2199b8 │ │ │ │ + blx 0x3aede4 │ │ │ │ @ instruction: 0xf850fb0b │ │ │ │ - b 0x13fdbd4 │ │ │ │ + b 0x13fddfc │ │ │ │ @ instruction: 0xf8400303 │ │ │ │ strcc r3, [r1, #-3204] @ 0xfffff37c │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blls 0x33ba58 │ │ │ │ + blls 0x33bc80 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 5, cr4, [r6], {67} @ 0x43 │ │ │ │ ldclge 12, cr9, [r5, #-52] @ 0xffffffcc │ │ │ │ movwcs lr, #5719 @ 0x1657 │ │ │ │ andcs r9, r8, #128, 18 @ 0x200000 │ │ │ │ @ instruction: 0xf00c4618 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r6, r0 │ │ │ │ tstls r0, #196608 @ 0x30000 │ │ │ │ tstls r1, #57409536 @ 0x36c0000 │ │ │ │ ldrt r6, [sp], r3, asr #16 │ │ │ │ - blcs 0x15580c │ │ │ │ + blcs 0x155a34 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr5, cr15, {1} │ │ │ │ andcs r9, r8, #12, 22 @ 0x3000 │ │ │ │ andcs r9, r3, r0, lsl #19 │ │ │ │ @ instruction: 0xff70f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x54ed70 │ │ │ │ - blls 0x5c6a34 │ │ │ │ + blls 0x54ef98 │ │ │ │ + blls 0x5c6c5c │ │ │ │ str r6, [r6], r3, asr #32 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e91c │ │ │ │ - bleq 0x10eae44 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12eb44 │ │ │ │ + bleq 0x10eb06c │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f7640 │ │ │ │ - b 0x14f4ff0 │ │ │ │ + b 0x14f7868 │ │ │ │ + b 0x14f5218 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ strls r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - beq 0x16aba0 │ │ │ │ + beq 0x16adc8 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r9, [ip], -r5, lsl #8 │ │ │ │ - bleq 0x3a969c │ │ │ │ + bleq 0x3a98c4 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18c0b1f │ │ │ │ - @ instruction: 0xf856f82f │ │ │ │ - blx 0x336b04 │ │ │ │ - b 0x82d6b4 │ │ │ │ + @ instruction: 0xf856f81b │ │ │ │ + blx 0x336d2c │ │ │ │ + b 0x82d8dc │ │ │ │ svclt 0x00140f02 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d9, d2 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b94314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {161} @ 0xa1 │ │ │ │ @ instruction: 0xf10a9b08 │ │ │ │ strcc r0, [r1], #-2592 @ 0xfffff5e0 │ │ │ │ - blls 0x26cbc4 │ │ │ │ + blls 0x26cdec │ │ │ │ ldclle 2, cr4, [r9], {163} @ 0xa3 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ - blcs 0x157ae0 │ │ │ │ + blcs 0x157d08 │ │ │ │ mcrge 4, 1, pc, cr2, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e9b0 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12ebd8 │ │ │ │ ldmdaeq lr!, {r2, r8, ip, sp, lr, pc} │ │ │ │ ssatmi fp, #9, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f76d4 │ │ │ │ - b 0x14f5078 │ │ │ │ + b 0x14f78fc │ │ │ │ + b 0x14f52a0 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldccs 0, cr13, [pc, #-456] @ 0x12e91c │ │ │ │ + ldccs 0, cr13, [pc, #-456] @ 0x12eb44 │ │ │ │ mcrge 7, 0, pc, cr14, cr15, {3} @ │ │ │ │ andsge pc, r8, sp, asr #17 │ │ │ │ strls r2, [r8], #-1537 @ 0xfffff9ff │ │ │ │ - bleq 0x16ac30 │ │ │ │ - beq 0x16ac34 │ │ │ │ + bleq 0x16ae58 │ │ │ │ + beq 0x16ae5c │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r5], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x340414 │ │ │ │ + bl 0x34063c │ │ │ │ strtmi r0, [r8], -sl, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x12eb07 │ │ │ │ - @ instruction: 0xffe6f18b │ │ │ │ + ldreq pc, [pc, #-5] @ 0x12ed2f │ │ │ │ + @ instruction: 0xffd2f18b │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {160} @ 0xa0 │ │ │ │ - bleq 0x1aaf64 │ │ │ │ - beq 0x96af64 │ │ │ │ + bleq 0x1ab18c │ │ │ │ + beq 0x96b18c │ │ │ │ @ instruction: 0xf84445d9 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ stcls 0, cr10, [r8], {24} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104addd │ │ │ │ - ldrcc r0, [pc], #-1598 @ 0x12eb58 │ │ │ │ + ldrcc r0, [pc], #-1598 @ 0x12ed80 │ │ │ │ qsaxmi fp, r6, r8 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f7764 │ │ │ │ - b 0x14f5100 │ │ │ │ + b 0x14f798c │ │ │ │ + b 0x14f5328 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ cmpplt r8, #3184 @ p-variant is OBSOLETE @ 0xc70 │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0xf04fadcb │ │ │ │ strmi r0, [r6], -r0, lsl #22 │ │ │ │ ldrbmi r2, [pc], -r1, lsl #10 │ │ │ │ strls r2, [r5], -r0, lsl #8 │ │ │ │ - bl 0x240420 │ │ │ │ + bl 0x240648 │ │ │ │ strbmi r0, [r0], -fp, lsl #16 │ │ │ │ ldmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xffa4f18b │ │ │ │ + @ instruction: 0xff90f18b │ │ │ │ addeq lr, r0, sp, lsl #22 │ │ │ │ @ instruction: 0xf808fa05 │ │ │ │ ldrsbcs pc, [r4, #-128] @ 0xffffff80 @ │ │ │ │ svceq 0x0002ea18 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ adcmi r2, r2, r0, lsl #4 │ │ │ │ tstmi r6, #16777216 @ 0x1000000 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ mcrls 6, 0, r4, cr5, cr4, {1} │ │ │ │ @ instruction: 0xf10b3701 │ │ │ │ ldrmi r0, [r9, #2848]! @ 0xb20 │ │ │ │ - blmi 0x26ccdc │ │ │ │ + blmi 0x26cf04 │ │ │ │ str sp, [r1, #3292]! @ 0xcdc │ │ │ │ - beq 0x4aad88 │ │ │ │ + beq 0x4aafb0 │ │ │ │ @ instruction: 0xf14ee5b5 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xcecbc4 │ │ │ │ - beq 0x16b2dc │ │ │ │ + stmdavs r0, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xcecdec │ │ │ │ + beq 0x16b504 │ │ │ │ @ instruction: 0xf18ce60a │ │ │ │ - svclt 0x0000f957 │ │ │ │ + svclt 0x0000f943 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0002b084 │ │ │ │ ldrmi r2, [r1], r0, lsl #10 │ │ │ │ vld1.16 {d4-d5}, [r3 :256], r3 │ │ │ │ @@ -293380,72 +293518,72 @@ │ │ │ │ adchi pc, r9, r0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ cdp2 0, 6, cr15, cr2, cr12, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r3, r7, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blmi 0x19cef40 │ │ │ │ + blmi 0x19cf168 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1682 @ 0xfffff96e │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7faefc │ │ │ │ + blvs 0xfe7fb124 │ │ │ │ rsbsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stccs 8, cr6, [r0, #-108] @ 0xffffff94 │ │ │ │ addsmi sp, r8, #-1073741797 @ 0xc000001b │ │ │ │ andcs sp, r3, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf7484629 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [sl, #424]! @ 0x1a8 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6f8cc │ │ │ │ + bl 0xfec6faf4 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7ecf8 │ │ │ │ + bl 0xfec7ef20 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ eorsvs r6, sp, r8, lsl r0 │ │ │ │ - blmi 0x12c05c4 │ │ │ │ + blmi 0x12c07ec │ │ │ │ @ instruction: 0x71b7f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r7, [r8], r0, lsl #8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7503018 │ │ │ │ - strmi lr, [r4], -r2, asr #20 │ │ │ │ + strmi lr, [r4], -lr, lsr #18 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - ldc2 1, cr15, [r2, #-312] @ 0xfffffec8 │ │ │ │ + ldc2 1, cr15, [r6, #-312] @ 0xfffffec8 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #2670592 @ 0x28c000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xb1b5461d │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ ldc2l 0, cr15, [r8, #48]! @ 0x30 │ │ │ │ cmnlt r0, r6, lsl #12 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ - b 0xdec89c │ │ │ │ + ldmdb lr, {r0, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andle r2, r8, r1, lsl #26 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x3cedf0 │ │ │ │ + blcs 0x3cf018 │ │ │ │ ldccs 1, cr13, [fp, #-12] │ │ │ │ - blhi 0xe1eb3c │ │ │ │ + blhi 0xe1ed64 │ │ │ │ movwcs r6, #435 @ 0x1b3 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ msrlt SPSR_f, r1, ror #27 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ vhadd.s8 d30, d14, d12 │ │ │ │ vqdmlal.s , d0, d0[5] │ │ │ │ @@ -293467,35 +293605,35 @@ │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-439 @ 0xfffffe49 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #12 │ │ │ │ - ldmib lr, {r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmia sl, {r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf14ed1d8 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf940f7fb │ │ │ │ ldrb r4, [r1, r4, asr #4] │ │ │ │ - blne 0x17fb9c0 │ │ │ │ + blne 0x17fbbe8 │ │ │ │ bicle r4, fp, #805306376 @ 0x30000008 │ │ │ │ @ instruction: 0xf06fe759 │ │ │ │ bfi r0, r5, #8, #2 │ │ │ │ - @ instruction: 0xf862f18c │ │ │ │ + @ instruction: 0xf84ef18c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007f1196 │ │ │ │ - rsbseq r1, pc, r4, lsr #2 │ │ │ │ - rsbseq r1, pc, ip, asr r0 @ │ │ │ │ + rsbseq r0, pc, lr, ror #30 │ │ │ │ + ldrshteq r0, [pc], #-236 │ │ │ │ + rsbseq r0, pc, r4, lsr lr @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcge 0x0004b08f │ │ │ │ - blmi 0xfeac0854 │ │ │ │ + blmi 0xfeac0a7c │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ @ instruction: 0xa054f897 │ │ │ │ rsbsvs r6, fp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xb058f897 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf1b18092 │ │ │ │ @@ -293504,15 +293642,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ stc2l 0, cr15, [ip, #-48]! @ 0xffffffd0 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ cmnpvs pc, #637534208 @ p-variant is OBSOLETE @ 0x26000000 │ │ │ │ @ instruction: 0xf023466a │ │ │ │ - bl 0xfec6fa74 │ │ │ │ + bl 0xfec6fc9c │ │ │ │ addsmi r0, sl, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [sl], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd429a │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ vstreq d14, [r6, #-692] @ 0xfffffd4c │ │ │ │ @@ -293524,50 +293662,50 @@ │ │ │ │ @ instruction: 0xf8462033 │ │ │ │ @ instruction: 0xf9302033 │ │ │ │ @ instruction: 0xf8212033 │ │ │ │ movwcc r2, #4147 @ 0x1033 │ │ │ │ @ instruction: 0xd1f4429c │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r1, #348] @ 0x15c │ │ │ │ - bge 0x2695a4 │ │ │ │ + bge 0x2697cc │ │ │ │ @ instruction: 0x4651bfb8 │ │ │ │ - bge 0x2e95ac │ │ │ │ + bge 0x2e97d4 │ │ │ │ @ instruction: 0xf644db19 │ │ │ │ vrshr.s64 , , #63 │ │ │ │ - b 0x14ef824 │ │ │ │ - blx 0xfe1cbe46 │ │ │ │ + b 0x14efa4c │ │ │ │ + blx 0xfe1cc06e │ │ │ │ @ instruction: 0xf1071209 │ │ │ │ - bl 0xff1ef2e8 │ │ │ │ + bl 0xff1ef510 │ │ │ │ teqvs fp, r2, lsr #7 │ │ │ │ ldrsbvs r1, [sl, #-122]! @ 0xffffff86 │ │ │ │ rsbsvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ ldmdbls r3, {r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movtcs pc, #580 @ 0x244 @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vqrdmulh.s d15, d9, d3 │ │ │ │ - blmi 0x1dc75b4 │ │ │ │ + blmi 0x1dc77dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs r5, #2258 @ 0x8d2 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ - ldmdb r8!, {r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda r4!, {r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - stc2 1, cr15, [r8], {78} @ 0x4e │ │ │ │ + stc2 1, cr15, [ip], {78} @ 0x4e │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0f899 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ - blmi 0x190f144 │ │ │ │ - bvs 0x2008f7c │ │ │ │ + blmi 0x190f36c │ │ │ │ + bvs 0x20091a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464080b5 │ │ │ │ ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -293583,42 +293721,42 @@ │ │ │ │ andcs sp, r8, #120, 2 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ stc2l 0, cr15, [lr], {12} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r1, r2, r3, r7, pc} │ │ │ │ @ instruction: 0x17db613b │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - beq 0x56b390 │ │ │ │ + beq 0x56b5b8 │ │ │ │ @ instruction: 0xf1b861bb │ │ │ │ andle r0, r8, r0, lsl #30 │ │ │ │ ldcvs 6, cr4, [sl, #-260]! @ 0xfffffefc │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ @ instruction: 0xf8e6f7f2 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ - blmi 0x11a368c │ │ │ │ + blmi 0x11a38b4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ ldmvs fp!, {sp, pc}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r1, lsl #6 │ │ │ │ movwls r2, #8968 @ 0x2308 │ │ │ │ - @ instruction: 0xf7504623 │ │ │ │ - pkhtbmi lr, r0, r2, asr #17 │ │ │ │ + @ instruction: 0xf74f4623 │ │ │ │ + selmi lr, r0, lr │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14ed106 │ │ │ │ - stmdavs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf832f7fb │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrshlt r6, [r3, #-139]! @ 0xffffff75 │ │ │ │ svcvc 0x0000f518 │ │ │ │ - blmi 0xce323c │ │ │ │ + blmi 0xce3464 │ │ │ │ ldrbtmi r6, [fp], #-2170 @ 0xfffff786 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32201 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xf5182354 │ │ │ │ addle r5, r8, #128, 30 @ 0x200 │ │ │ │ @@ -293653,40 +293791,40 @@ │ │ │ │ @ instruction: 0xf8dab148 │ │ │ │ andvs r3, r3, r0 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldrb r6, [r5, r3, asr #32] │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe745 │ │ │ │ strb r0, [r2, -sp, lsl #16] │ │ │ │ - @ instruction: 0xff02f18b │ │ │ │ + cdp2 1, 14, cr15, cr14, cr11, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r0, pc, r8, lsl pc @ │ │ │ │ - rsbseq r0, pc, ip, asr #28 │ │ │ │ - rsbseq r0, pc, r2, lsl #28 │ │ │ │ + ldrshteq r0, [pc], #-192 │ │ │ │ + rsbseq r0, pc, r4, lsr #24 │ │ │ │ + ldrsbteq r0, [pc], #-186 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec862a4 │ │ │ │ + bl 0xfec864cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1df2e2c │ │ │ │ + blmi 0x1df3054 │ │ │ │ strmi fp, [r7], -r3, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r0, ror #4 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf17a0300 │ │ │ │ - eorcs lr, r0, #152, 24 @ 0x9800 │ │ │ │ + eorcs lr, r0, #156, 24 @ 0x9c00 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc 1, cr15, [r2], {122} @ 0x7a │ │ │ │ + ldc 1, cr15, [r6], {122} @ 0x7a │ │ │ │ stmdale r8, {r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - blhi 0x7f5f8c │ │ │ │ + blhi 0x7f61b4 │ │ │ │ streq r0, [r7, -r7, lsl #14] │ │ │ │ - blne 0x2f0d00 │ │ │ │ + blne 0x2f0f28 │ │ │ │ @ instruction: 0xf06f008b │ │ │ │ - blmi 0x19f0140 │ │ │ │ - blls 0x989158 │ │ │ │ + blmi 0x19f0368 │ │ │ │ + blls 0x989380 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080bc │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -293704,55 +293842,55 @@ │ │ │ │ strls r6, [r8], #-2076 @ 0xfffff7e4 │ │ │ │ ldmdavs ip, {r3, r9, fp, sp, pc}^ │ │ │ │ strls r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ strls r6, [sl], #-2204 @ 0xfffff764 │ │ │ │ strls r6, [fp], #-2268 @ 0xfffff724 │ │ │ │ strls r6, [ip], #-2332 @ 0xfffff6e4 │ │ │ │ strls r8, [sp], #-2716 @ 0xfffff564 │ │ │ │ - bvs 0x1c51dc4 │ │ │ │ + bvs 0x1c51fec │ │ │ │ @ instruction: 0xf8ad9412 │ │ │ │ movwcs r3, #56 @ 0x38 │ │ │ │ - bvs 0xffc53db0 │ │ │ │ + bvs 0xffc53fd8 │ │ │ │ tstmi r4, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r2, r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ - blvs 0xffbffdc8 │ │ │ │ + blvs 0xffbffff0 │ │ │ │ stcvs 3, cr9, [fp], #-96 @ 0xffffffa0 │ │ │ │ stclvs 3, cr9, [fp], #-100 @ 0xffffff9c │ │ │ │ stcvs 3, cr9, [fp], #104 @ 0x68 │ │ │ │ stclvs 3, cr9, [fp], #108 @ 0x6c │ │ │ │ @ instruction: 0xf18a931c │ │ │ │ - strmi pc, [r4], -r3, asr #31 │ │ │ │ + strmi pc, [r4], -pc, lsr #31 │ │ │ │ rsble r1, r8, r1, asr #24 │ │ │ │ subscs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xfedeb1ca │ │ │ │ + blx 0xfedeb3f2 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ movwcs sp, #102 @ 0x66 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x363328 │ │ │ │ - blls 0x3871c0 │ │ │ │ - blls 0x3c72c4 │ │ │ │ - blls 0x4073c8 │ │ │ │ - blls 0x4474cc │ │ │ │ - blls 0x4875d0 │ │ │ │ + blls 0x363550 │ │ │ │ + blls 0x3873e8 │ │ │ │ + blls 0x3c74ec │ │ │ │ + blls 0x4075f0 │ │ │ │ + blls 0x4476f4 │ │ │ │ + blls 0x4877f8 │ │ │ │ @ instruction: 0xf8bd8283 │ │ │ │ movwhi r3, #12344 @ 0x3038 │ │ │ │ rsbvs r9, fp, #18432 @ 0x4800 │ │ │ │ rscvs r9, fp, #20, 22 @ 0x5000 │ │ │ │ cmnvs fp, #22528 @ 0x5800 │ │ │ │ mvnvs r9, #24, 22 @ 0x6000 │ │ │ │ strtvs r9, [fp], #-2841 @ 0xfffff4e7 │ │ │ │ strbtvs r9, [fp], #-2842 @ 0xfffff4e6 │ │ │ │ strtvs r9, [fp], #2843 @ 0xb1b │ │ │ │ strbtvs r9, [fp], #2844 @ 0xb1c │ │ │ │ @ instruction: 0x4621e77d │ │ │ │ ldrtmi r4, [r8], -sl, ror #12 │ │ │ │ - @ instruction: 0xff8af18a │ │ │ │ + @ instruction: 0xff76f18a │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ movwcs sp, #40 @ 0x28 │ │ │ │ ldrtmi r2, [r1], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ cmnplt r8, #123904 @ p-variant is OBSOLETE @ 0x1e400 │ │ │ │ andvs r9, r3, r0, lsl #22 │ │ │ │ subvs r9, r3, r1, lsl #22 │ │ │ │ @@ -293761,104 +293899,104 @@ │ │ │ │ tstvs r3, r4, lsl #22 │ │ │ │ cmpvs r3, r5, lsl #22 │ │ │ │ orrvs r9, r3, r6, lsl #22 │ │ │ │ @ instruction: 0x301cf8bd │ │ │ │ ldrb r8, [ip, -r3, lsl #7] │ │ │ │ ldrtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18a4611 │ │ │ │ - strmi pc, [r4], -r9, ror #30 │ │ │ │ + @ instruction: 0x4604ff55 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf14eaf54 │ │ │ │ - stmdavs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 7, pc, cr4, cr10, {7} │ │ │ │ strb r4, [ip, -r4, asr #4] │ │ │ │ - blx 0x186b78c │ │ │ │ + blx 0x196b9b4 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #3792 @ 0xed0 │ │ │ │ @ instruction: 0xf14ee7cf │ │ │ │ - stmdavs r0, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 7, pc, cr6, cr10, {7} @ │ │ │ │ str r4, [pc, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18be73b │ │ │ │ - svclt 0x0000fe0d │ │ │ │ + svclt 0x0000fdf9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcge 0x0004b089 │ │ │ │ @ instruction: 0x469b4c7b │ │ │ │ rscsvs r6, ip, r4, lsr #16 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blcs 0x14a28c │ │ │ │ + blcs 0x14a4b4 │ │ │ │ rschi pc, r6, r0, asr #5 │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0x46904618 │ │ │ │ - blx 0xaeb2e2 │ │ │ │ + blx 0xaeb50a │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbcshi pc, pc, r0 │ │ │ │ - blle 0x7fa6bc │ │ │ │ + blle 0x7fa8e4 │ │ │ │ ldrbcc pc, [ip], -r3, asr #12 @ │ │ │ │ ldreq pc, [r6], r0, asr #5 │ │ │ │ eorscs r6, r8, #3342336 @ 0x330000 │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ cmnle fp, #1342177289 @ 0x50000009 │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf98ef7fc │ │ │ │ - blvs 0xfeff8af8 │ │ │ │ - blvs 0x1c168 │ │ │ │ + blvs 0xfeff8d20 │ │ │ │ + blvs 0x1c390 │ │ │ │ @ instruction: 0xf1034669 │ │ │ │ vld1.8 {d0-d3}, [r2], r8 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6ff48 │ │ │ │ + bl 0xfec70170 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7f374 │ │ │ │ + bl 0xfec7f59c │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stmdbge r4, {r3, r4, sp, lr} │ │ │ │ - blvs 0xa220 │ │ │ │ + blvs 0xa448 │ │ │ │ rsbsvs r4, r9, r8, lsr #12 │ │ │ │ mrc2 7, 1, pc, cr4, cr12, {7} │ │ │ │ - bllt 0x1540d48 │ │ │ │ + bllt 0x1540f70 │ │ │ │ vnmla.f64 d4, d13, d15 │ │ │ │ qsub16mi r0, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358c3 │ │ │ │ - blvs 0xfffefd98 │ │ │ │ + blvs 0xfffeffc0 │ │ │ │ ldmdavs r9!, {r0, r1, r8, r9, ip, pc}^ │ │ │ │ smlabtlt r1, sp, r9, lr │ │ │ │ - blmi 0x13a7398 │ │ │ │ + blmi 0x13a75c0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andlt pc, r4, sp, asr #17 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r8, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5003302 │ │ │ │ strtmi r5, [r3], -sp │ │ │ │ vst4.8 {d19-d22}, [pc :64], r8 │ │ │ │ @ instruction: 0xf8cd7191 │ │ │ │ @ instruction: 0xf74f8000 │ │ │ │ - strmi lr, [r1], r8, ror #29 │ │ │ │ + pkhtbmi lr, r1, r4, asr #27 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ mcrcs 0, 0, sp, cr0, cr8, {2} │ │ │ │ - blmi 0xf6391c │ │ │ │ + blmi 0xf63b44 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ ldrcc r4, [r4, -r8, asr #12] │ │ │ │ @ instruction: 0x210046bd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -293869,22 +294007,22 @@ │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ addle r2, r9, r0, lsl #20 │ │ │ │ vtst.8 q11, q7, q1 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ mlasvs fp, r6, r0, r2 │ │ │ │ @ instruction: 0xf7fc607a │ │ │ │ ldmib r7, {r0, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x13bbec │ │ │ │ + bcs 0x13be14 │ │ │ │ strbmi sp, [r0], -r2, lsl #1 │ │ │ │ @ instruction: 0xf110607b │ │ │ │ @ instruction: 0x4642fc35 │ │ │ │ strmi r4, [r2], r1, lsr #12 │ │ │ │ - cdp 6, 11, cr15, cr14, cr0, {7} │ │ │ │ + stc 6, cr15, [sl, #896]! @ 0x380 │ │ │ │ eorscs r6, r8, #3538944 @ 0x360000 │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], -r8, lsr #30 │ │ │ │ @ instruction: 0xf8d9d205 │ │ │ │ @@ -293894,55 +294032,55 @@ │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fc2096 │ │ │ │ strbmi pc, [r1], -fp, ror #17 @ │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ stmdbeq r0, {r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r6], -pc, lsl #22 │ │ │ │ @ instruction: 0xe7544654 │ │ │ │ - @ instruction: 0xf95ef14e │ │ │ │ + @ instruction: 0xf962f14e │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ @ instruction: 0xf1c0fdef │ │ │ │ @ instruction: 0x2e000900 │ │ │ │ @ instruction: 0x4620d09f │ │ │ │ stc2l 1, cr15, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0x4654e79b │ │ │ │ @ instruction: 0xf1104620 │ │ │ │ ldr pc, [r6, r5, ror #24] │ │ │ │ ldmdbeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe793 │ │ │ │ ldr r0, [r0, sp, lsl #18] │ │ │ │ - stc2 1, cr15, [r8, #-556] @ 0xfffffdd4 │ │ │ │ + ldc2l 1, cr15, [r4], #556 @ 0x22c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007f0a98 │ │ │ │ - rsbseq r0, pc, sl, ror sl @ │ │ │ │ + rsbseq r0, pc, r0, ror r8 @ │ │ │ │ + rsbseq r0, pc, r2, asr r8 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec86694 │ │ │ │ + bl 0xfec868bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfe2331bc │ │ │ │ + blmi 0xfe2333e4 │ │ │ │ strmi fp, [r5], -r9, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ ldmdavs fp, {r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9327 │ │ │ │ @ instruction: 0xf17a0300 │ │ │ │ - eorcs lr, r4, #160, 20 @ 0xa0000 │ │ │ │ + eorcs lr, r4, #164, 20 @ 0xa4000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - b 0xfe7ebaa8 │ │ │ │ + b 0xfe8ebcd0 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ stccs 3, cr3, [lr], {5} │ │ │ │ ldm pc, {r0, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldcne 0, cr15, [r1], {4} │ │ │ │ stmdaeq r8, {r2, r3, r4, r9, sl, fp, ip, sp, pc} │ │ │ │ stmdaeq r8, {r3, fp} │ │ │ │ ldcne 1, cr9, [r1], {8} │ │ │ │ @ instruction: 0xf06f00a1 │ │ │ │ - blmi 0x1d30540 │ │ │ │ - blls 0xb09558 │ │ │ │ + blmi 0x1d30768 │ │ │ │ + blls 0xb09780 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080d7 │ │ │ │ tstcs r0, r9, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -293959,31 +294097,31 @@ │ │ │ │ @ instruction: 0x462180b6 │ │ │ │ ldrls r6, [r0], #-2076 @ 0xfffff7e4 │ │ │ │ ldmdavs ip, {r4, r9, fp, sp, pc}^ │ │ │ │ ldrls r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ ldrls r6, [r2], #-2204 @ 0xfffff764 │ │ │ │ ldrls r6, [r3], #-2268 @ 0xfffff724 │ │ │ │ ldrls r6, [r4], #-2332 @ 0xfffff6e4 │ │ │ │ - blhi 0x811fc4 │ │ │ │ + blhi 0x8121ec │ │ │ │ subscc pc, r8, sp, lsr #17 │ │ │ │ tstls r9, #503808 @ 0x7b000 │ │ │ │ tstls sl, #765952 @ 0xbb000 │ │ │ │ tstls fp, #0, 6 │ │ │ │ ldrdgt pc, [r4], #-135 @ 0xffffff79 │ │ │ │ ldrsbt pc, [r0], -r7 @ │ │ │ │ tst ip, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d79415 │ │ │ │ stmib sp, {r3, r4, r5, sp, lr, pc}^ │ │ │ │ ldcvs 3, cr14, [ip], #120 @ 0x78 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, sl, fp, sp, lr}^ │ │ │ │ strtls r3, [r2], #-3104 @ 0xfffff3e0 │ │ │ │ - @ instruction: 0xf8b8f18b │ │ │ │ + @ instruction: 0xf8a4f18b │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ movwcs r4, #580 @ 0x244 │ │ │ │ @ instruction: 0x46312254 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ strmi pc, [r5], -fp, lsr #19 │ │ │ │ rsbsle r2, sl, r0, lsl #16 │ │ │ │ subcs r2, r0, #0, 6 │ │ │ │ @@ -293993,78 +294131,78 @@ │ │ │ │ andvs r9, r3, r0, lsl fp │ │ │ │ subvs r9, r3, r1, lsl fp │ │ │ │ addvs r9, r3, r2, lsl fp │ │ │ │ sbcvs r9, r3, r3, lsl fp │ │ │ │ tstvs r3, r4, lsl fp │ │ │ │ addhi r9, r3, #21504 @ 0x5400 │ │ │ │ ldrhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - blls 0x7901e8 │ │ │ │ - blls 0x7c7f8c │ │ │ │ - blls 0x848090 │ │ │ │ - blls 0x8c8294 │ │ │ │ - blls 0x948498 │ │ │ │ - blls 0x98869c │ │ │ │ - blls 0x9c87a0 │ │ │ │ + blls 0x790410 │ │ │ │ + blls 0x7c81b4 │ │ │ │ + blls 0x8482b8 │ │ │ │ + blls 0x8c84bc │ │ │ │ + blls 0x9486c0 │ │ │ │ + blls 0x9888c4 │ │ │ │ + blls 0x9c89c8 │ │ │ │ ldrb r6, [r8, -fp, lsr #9]! │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf18b4628 │ │ │ │ - @ instruction: 0x4604f87b │ │ │ │ + strmi pc, [r4], -r7, ror #16 │ │ │ │ @ instruction: 0xf47f1c43 │ │ │ │ @ instruction: 0xf14eaf70 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ strb r4, [r8, -r4, asr #4]! │ │ │ │ tstcs lr, r1, lsl #20 │ │ │ │ @ instruction: 0xf18b4628 │ │ │ │ - strmi pc, [r4], -fp, ror #16 │ │ │ │ + @ instruction: 0x4604f857 │ │ │ │ eorsle r1, r5, r2, asr #24 │ │ │ │ andscs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf964f00c │ │ │ │ eorsle r2, r4, r0, lsl #16 │ │ │ │ andvs r9, r3, r1, lsl #22 │ │ │ │ subvs r9, r3, r2, lsl #22 │ │ │ │ addvs r9, r3, r3, lsl #22 │ │ │ │ sbcvs r9, r3, r4, lsl #22 │ │ │ │ tstvs r3, r5, lsl #22 │ │ │ │ cmpvs r3, r6, lsl #22 │ │ │ │ tstcs r3, fp, asr #14 │ │ │ │ strtmi sl, [r8], -r7, lsl #20 │ │ │ │ - @ instruction: 0xf84ef18b │ │ │ │ + @ instruction: 0xf83af18b │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ movwcs sp, #17 │ │ │ │ @ instruction: 0x46312214 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ biclt pc, r0, r7, asr #18 │ │ │ │ andvs r9, r3, r7, lsl #22 │ │ │ │ subvs r9, r3, r8, lsl #22 │ │ │ │ addvs r9, r3, r9, lsl #22 │ │ │ │ sbcvs r9, r3, sl, lsl #22 │ │ │ │ tstvs r3, fp, lsl #22 │ │ │ │ @ instruction: 0xf14ee731 │ │ │ │ - stmdavs r0, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2], {250} @ 0xfa │ │ │ │ strb r4, [r6, r4, asr #4]! │ │ │ │ - @ instruction: 0xf83af14e │ │ │ │ + @ instruction: 0xf83ef14e │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #51968 @ 0xcb00 │ │ │ │ @ instruction: 0xf06fe7c2 │ │ │ │ str r0, [r0, -sp, lsl #8]! │ │ │ │ - blx 0xffdebcda │ │ │ │ + blx 0xff8ebf02 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xb08d4bb3 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r6, [r1], r3, lsl #19 │ │ │ │ - blcs 0x3fe2dc │ │ │ │ + blcs 0x3fe504 │ │ │ │ andshi pc, r0, #0, 4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rscseq r0, r7, r9, lsl r1 │ │ │ │ andeq r0, ip, ip │ │ │ │ andeq r0, ip, ip │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ tsteq r5, ip │ │ │ │ @@ -294076,22 +294214,22 @@ │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf10a4601 │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r3, #40, 12 @ 0x2800000 │ │ │ │ ldc2l 0, cr15, [r4, #-44]! @ 0xffffffd4 │ │ │ │ subeq r6, r0, r8, ror #17 │ │ │ │ - blx 0xff0ebb68 │ │ │ │ + blx 0xff0ebd90 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6e04642 │ │ │ │ - stmdbvs r5!, {r1, r2, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r1, r4, sl, fp, sp, lr, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ stmiavs r7!, {r0, r1, r2, r5, r8, pc}^ │ │ │ │ ldmdbls r6, {r0, r8, r9, sp} │ │ │ │ - blne 0x2100fa4 │ │ │ │ + blne 0x21011cc │ │ │ │ strtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ @ instruction: 0xf8d8f00c │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ bichi pc, pc, r0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ rscscs pc, pc, #64, 4 │ │ │ │ sbcvs pc, r7, #204472320 @ 0xc300000 │ │ │ │ @@ -294101,102 +294239,102 @@ │ │ │ │ tstpne r3, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x13b61313 │ │ │ │ bicsne r1, r5, #1275068416 @ 0x4c000000 │ │ │ │ ldmdaeq r3, {r0, r1, r4, r8, r9, ip} │ │ │ │ @ instruction: 0x460100b6 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e09304 │ │ │ │ - blls 0x26ab74 │ │ │ │ + blls 0x26a94c │ │ │ │ ldrdeq lr, [r0, -r6] │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0xee1d497f │ │ │ │ @ instruction: 0x464a0f70 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldcl 7, cr15, [r6], {79} @ 0x4f │ │ │ │ + bl 0xff1ed718 │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf1104620 │ │ │ │ - blmi 0x1d2e2a0 │ │ │ │ - blls 0x409840 │ │ │ │ + blmi 0x1d2e4c8 │ │ │ │ + blls 0x409a68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrtmi r8, [r0], -fp, lsl #3 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcc lr, [r3, -r4] │ │ │ │ - bl 0xfe9f780c │ │ │ │ - blls 0x6b1c08 │ │ │ │ + bl 0xfe9f7a34 │ │ │ │ + blls 0x6b1e30 │ │ │ │ ldrmi r4, [r9], #-1610 @ 0xfffff9b6 │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ @ instruction: 0xf8daf877 │ │ │ │ vhadd.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf6c323ff │ │ │ │ ldrmi r6, [r3], #-967 @ 0xfffffc39 │ │ │ │ - blcs 0x4c1034 │ │ │ │ + blcs 0x4c125c │ │ │ │ adcshi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ andeq r0, pc, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r6, lsl #2 │ │ │ │ subeq r0, r4, r7, lsl r1 │ │ │ │ - blmi 0x162f958 │ │ │ │ - bleq 0xa6bc80 │ │ │ │ + blmi 0x162fb80 │ │ │ │ + bleq 0xa6bea8 │ │ │ │ strls r6, [r4], #-2343 @ 0xfffff6d9 │ │ │ │ ldm r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ stm fp, {r0, r1} │ │ │ │ ands r0, r9, r3 │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ - ldc2 1, cr15, [r0, #488]! @ 0x1e8 │ │ │ │ + ldc2 1, cr15, [ip, #488] @ 0x1e8 │ │ │ │ strbmi r3, [r8, #-13] │ │ │ │ vqadd.s8 d6, d16, d24 │ │ │ │ movwcs r8, #313 @ 0x139 │ │ │ │ @ instruction: 0x465a4639 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ @ instruction: 0xf107fcc7 │ │ │ │ @ instruction: 0xf105010c │ │ │ │ @ instruction: 0xf17a000c │ │ │ │ - ldmvs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [sp], #-1063 @ 0xfffffbd9 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {188} @ 0xbc │ │ │ │ strtmi sp, [r3], -r2, ror #3 │ │ │ │ @ instruction: 0x465a4639 │ │ │ │ stcls 6, cr4, [r4], {40} @ 0x28 │ │ │ │ ldc2 0, cr15, [r2], #44 @ 0x2c │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, ip, r5, lsl #2 │ │ │ │ - blx 0xdebe9a │ │ │ │ + blx 0xcec0c2 │ │ │ │ @ instruction: 0x46429916 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf820f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x20fd24 │ │ │ │ + bls 0x20ff4c │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ ldc2 0, cr15, [lr], {11} │ │ │ │ @ instruction: 0xf04fe77e │ │ │ │ ldr r0, [r3, -r2, lsl #16] │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601e710 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e09304 │ │ │ │ - blls 0x26aa18 │ │ │ │ + blls 0x26a7f0 │ │ │ │ stmibvs r4, {r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ eorcc r2, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xff56f00b │ │ │ │ @ instruction: 0xf804fb00 │ │ │ │ @ instruction: 0xf64fe700 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ @@ -294212,37 +294350,37 @@ │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ ldmdavs fp, {r0, r2, r8, fp, sp, pc} │ │ │ │ ldmdbcc ip!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #5784 @ 0x1698 │ │ │ │ - bge 0x38120c │ │ │ │ + bge 0x381434 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - bl 0x2eeac4 │ │ │ │ + bl 0x2eecec │ │ │ │ @ instruction: 0xf17a0008 │ │ │ │ - @ instruction: 0xf8d5fd37 │ │ │ │ + @ instruction: 0xf8d5fd23 │ │ │ │ @ instruction: 0xf100a014 │ │ │ │ - bl 0x2b1e04 │ │ │ │ + bl 0x2b202c │ │ │ │ @ instruction: 0xf1050108 │ │ │ │ @ instruction: 0xf8c50028 │ │ │ │ @ instruction: 0xf17a9014 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r3, [r6], #-1793 @ 0xfffff8ff │ │ │ │ adcsmi r4, fp, #1291845632 @ 0x4d000000 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8a04 │ │ │ │ @ instruction: 0xf8da9018 │ │ │ │ str r3, [r5, -r4] │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ svclt 0x0000e71e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r0, pc, r8, asr #12 │ │ │ │ - ldrshteq r7, [r5], -r0 │ │ │ │ - eorseq r7, r5, r8, ror #29 │ │ │ │ + rsbseq r0, pc, r0, lsr #8 │ │ │ │ + eorseq r8, r5, r8, ror #1 │ │ │ │ + eorseq r8, r5, r0, ror #1 │ │ │ │ @ instruction: 0xf10d4957 │ │ │ │ stmdbvs r3!, {r2, r5, r8, r9, fp}^ │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faf7d │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ @@ -294256,22 +294394,22 @@ │ │ │ │ muls r6, fp, r6 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r0], -r5, lsl #20 │ │ │ │ ldc2 0, cr15, [r0], {11} │ │ │ │ msreq CPSR_f, r7, lsl #2 │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe4ebfe0 │ │ │ │ - bl 0x289fe8 │ │ │ │ + blx 0xfe3ec208 │ │ │ │ + bl 0x28a210 │ │ │ │ stmdbvs r3!, {r0, r1, r9, fp} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, sl, lr}^ │ │ │ │ strbmi r1, [fp, #-2471] @ 0xfffff659 │ │ │ │ @ instruction: 0xf107d970 │ │ │ │ ldmdbvs lr!, {r3, r5}^ │ │ │ │ - ldc2l 1, cr15, [r8], {122} @ 0x7a │ │ │ │ + stc2l 1, cr15, [r4], {122} @ 0x7a │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ andcc r9, r1, r4, lsl #20 │ │ │ │ strmi r4, [r3], #-1115 @ 0xfffffba5 │ │ │ │ addsmi r6, r3, #-1073741794 @ 0xc000001e │ │ │ │ stmibvs r3!, {r1, r3, r4, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @@ -294283,58 +294421,58 @@ │ │ │ │ ldmib r2!, {r8, r9, sp}^ │ │ │ │ movwcc r0, #4354 @ 0x1102 │ │ │ │ stmia r5!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdbmi fp!, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bleq 0xa6be98 │ │ │ │ + bleq 0xa6c0c0 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ - bcc 0x46ddc0 │ │ │ │ + bcc 0x46dfe8 │ │ │ │ movwcc r9, #4868 @ 0x1304 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf107e019 │ │ │ │ @ instruction: 0xf17a0010 │ │ │ │ - blls 0x2eed04 │ │ │ │ + blls 0x2eeedc │ │ │ │ eorsvs r4, r8, r8, lsl r4 │ │ │ │ stmdale r1!, {r3, r6, r8, sl, lr} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ - blx 0xfeeebaca │ │ │ │ + blx 0xfeeebcf2 │ │ │ │ @ instruction: 0xf1079b04 │ │ │ │ stmiane r8!, {r4, r8}^ │ │ │ │ - blx 0xeec090 │ │ │ │ + blx 0xdec2b8 │ │ │ │ strtmi r6, [r7], #-2107 @ 0xfffff7c5 │ │ │ │ - bl 0xfeb80b24 │ │ │ │ + bl 0xfeb80d4c │ │ │ │ ldmdavs ip!, {r0, r1, r8, fp} │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrtmi r4, [r9], -r3, lsr #12 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf00b9c05 │ │ │ │ stmdals r4, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf17a4428 │ │ │ │ - strbt pc, [sp], r1, lsr #20 @ │ │ │ │ + usat pc, #13, sp, lsl #20 @ │ │ │ │ stmibvs r3!, {r0, r2, sl, fp, ip, pc}^ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r7], r3, ror #3 │ │ │ │ stmibvs r3!, {r2, sl, fp, ip, pc}^ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r1], r3, ror #3 │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ @ instruction: 0xf06fe6de │ │ │ │ strbt r0, [r9], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf9caf18b │ │ │ │ + @ instruction: 0xf9b6f18b │ │ │ │ mcr2 7, 0, pc, cr0, cr11, {7} @ │ │ │ │ - eorseq r7, r5, r8, ror #29 │ │ │ │ - ldrshteq r7, [r5], -r8 │ │ │ │ + eorseq r8, r5, r0, ror #1 │ │ │ │ + ldrshteq r8, [r5], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec86d10 │ │ │ │ + bl 0xfec86f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r8, asr #31 │ │ │ │ addlt r4, r6, lr, ror r9 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [sp], -r0, lsl #2 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -294351,24 +294489,24 @@ │ │ │ │ ldcle 15, cr0, [ip], {37} @ 0x25 │ │ │ │ svceq 0x0012f1bc │ │ │ │ @ instruction: 0xf64fdc41 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f80be │ │ │ │ - blmi 0x1b30bc8 │ │ │ │ - blls 0x289be0 │ │ │ │ + blmi 0x1b30df0 │ │ │ │ + blls 0x289e08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080bf │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ - bcs 0x7b0430 │ │ │ │ + bcs 0x7b0658 │ │ │ │ strcs sp, [r1], #-2273 @ 0xfffff71f │ │ │ │ orrsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ msrvs CPSR_sxc, #192, 4 │ │ │ │ mlami r3, r4, r0, r4 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ movwcs pc, #12876 @ 0x324c @ │ │ │ │ tstpeq r8, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @@ -294393,49 +294531,49 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, lr} │ │ │ │ @ instruction: 0xf1bcd1b5 │ │ │ │ @ instruction: 0xd1aa0f25 │ │ │ │ strtmi r9, [sl], -fp, lsl #24 │ │ │ │ strbtmi r9, [r0], -r0, lsl #8 │ │ │ │ stmdbge r4, {r2, r8, ip, pc} │ │ │ │ @ instruction: 0xf1899b0a │ │ │ │ - @ instruction: 0x4604fb9d │ │ │ │ + strmi pc, [r4], -r9, lsl #23 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - ldc2l 1, cr15, [r4, #-308]! @ 0xfffffecc │ │ │ │ + ldc2l 1, cr15, [r8, #-308]! @ 0xfffffecc │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #20480 @ 0x5000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ movwcs sp, #671 @ 0x29f │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x263db0 │ │ │ │ + blls 0x263fd8 │ │ │ │ ldr r6, [r4, r3] │ │ │ │ strtmi r9, [sl], -sl, lsl #22 │ │ │ │ @ instruction: 0x46604631 │ │ │ │ strls r9, [r0], #-3083 @ 0xfffff3f5 │ │ │ │ - blx 0x20ec27e │ │ │ │ + blx 0x1bec4a6 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14dd189 │ │ │ │ - stmdavs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9e6f7fa │ │ │ │ str r4, [r2, r4, asr #4] │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 4, cr15, cr2, cr11, {0} │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ - blls 0x3c1484 │ │ │ │ + blls 0x3c16ac │ │ │ │ andcs r4, pc, sl, lsr #12 │ │ │ │ stcls 7, cr14, [fp], {228} @ 0xe4 │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ - blls 0x3da0a0 │ │ │ │ + blls 0x3da2c8 │ │ │ │ strcs r2, [r0], #-2 │ │ │ │ @ instruction: 0xf1899404 │ │ │ │ - @ instruction: 0x4604fb5d │ │ │ │ + strmi pc, [r4], -r9, asr #22 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - ldc2 1, cr15, [r4, #-308]! @ 0xfffffecc │ │ │ │ + ldc2 1, cr15, [r8, #-308]! @ 0xfffffecc │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #3227648 @ 0x314000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ svcge 0x005ff4bf │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ cdp2 0, 1, cr15, cr14, cr11, {0} │ │ │ │ @@ -294443,25 +294581,25 @@ │ │ │ │ movwls r9, #14340 @ 0x3804 │ │ │ │ stc2l 7, cr15, [sl, #-956] @ 0xfffffc44 │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ movwcs lr, #5967 @ 0x174f │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ msrlt (UNDEF: 96), pc │ │ │ │ - blls 0x3c14e8 │ │ │ │ + blls 0x3c1710 │ │ │ │ andscs r4, r0, sl, lsr #12 │ │ │ │ @ instruction: 0x4661e7b2 │ │ │ │ - eorne pc, r4, r1, asr #4 │ │ │ │ + andscc pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf926f03a │ │ │ │ @ instruction: 0xf06fe739 │ │ │ │ ldr r0, [r8, -sp, lsl #8]! │ │ │ │ - @ instruction: 0xf8c6f18b │ │ │ │ + @ instruction: 0xf8b2f18b │ │ │ │ @ instruction: 0xf7ef4630 │ │ │ │ - blls 0x3ef1f0 │ │ │ │ + blls 0x3ef418 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ ldr r2, [sp, r1] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @@ -294559,45 +294697,45 @@ │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ str sp, [r8, sl, ror #3]! │ │ │ │ movwcs r4, #1738 @ 0x6ca │ │ │ │ @ instruction: 0xf8ca4658 │ │ │ │ @ instruction: 0xf00b3000 │ │ │ │ @ instruction: 0x4604fddf │ │ │ │ addsle r2, lr, r0, lsl #16 │ │ │ │ - orrsvc pc, ip, r0, asr #12 │ │ │ │ + orrsne pc, r4, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf884f7fb │ │ │ │ vrhadd.s8 d27, d14, d16 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ ldmdavs ip, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vnmls.f64 d4, d13, d23 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldmiblt r3!, {r2, r8, r9, fp, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r4, r8, r2, lsr #12 │ │ │ │ tstcs fp, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldmdb r8!, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda r4!, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b94681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf14daf7c │ │ │ │ - stmdavs r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf898f7fa │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdbls r0, {r0, r1, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ - bls 0x2817a4 │ │ │ │ + bls 0x2819cc │ │ │ │ strls r3, [r0, #-24] @ 0xffffffe8 │ │ │ │ orrne pc, r3, r0, asr #4 │ │ │ │ - ldmdb lr, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda sl, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r4, [r4, r1, lsl #13]! │ │ │ │ - blcs 0x141780 │ │ │ │ + blcs 0x1419a8 │ │ │ │ svcge 0x0027f47f │ │ │ │ andcs r2, r1, r4, lsl #2 │ │ │ │ @ instruction: 0xff48f10f │ │ │ │ tstcs r4, r5, lsl #12 │ │ │ │ @ instruction: 0xf10f2001 │ │ │ │ strmi pc, [r2], r3, asr #30 │ │ │ │ eorvs r4, pc, r0, lsl #13 │ │ │ │ @@ -294605,29 +294743,29 @@ │ │ │ │ @ instruction: 0xf10f2104 │ │ │ │ tstpcs r4, fp, lsr pc @ p-variant is OBSOLETE │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xff36f10f │ │ │ │ str r4, [pc, -r0, lsl #13]! │ │ │ │ str r6, [r2, lr, lsr #32] │ │ │ │ ldr r4, [sl, r2, asr #13] │ │ │ │ - rsbseq pc, lr, r6, lsl pc @ │ │ │ │ + rsbseq pc, lr, lr, ror #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ @ instruction: 0x4698b0b3 │ │ │ │ @ instruction: 0x46074bb2 │ │ │ │ sbcslt r4, r4, #143654912 @ 0x8900000 │ │ │ │ subcs r2, r8, #0, 2 │ │ │ │ ldmdavs fp, {r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9331 │ │ │ │ @ instruction: 0xf1790300 │ │ │ │ - eorcs lr, r8, #2944 @ 0xb80 │ │ │ │ + eorcs lr, r8, #3200 @ 0xc80 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ - stc 1, cr15, [r8, #-484]! @ 0xfffffe1c │ │ │ │ + stc 1, cr15, [ip, #-484]! @ 0xfffffe1c │ │ │ │ ldmdale r5, {r0, r1, r4, sl, fp, sp} │ │ │ │ @ instruction: 0xf014e8df │ │ │ │ eorseq r0, r9, r9, lsr #32 │ │ │ │ tsteq r6, r9, lsr r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ @@ -294645,17 +294783,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #1008 @ 0x3f0 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf18a4638 │ │ │ │ - strmi pc, [r5], -pc, ror #19 │ │ │ │ + @ instruction: 0x4605f9db │ │ │ │ mvnle r1, r3, asr #24 │ │ │ │ - blx 0x206c54a │ │ │ │ + blx 0xfe16c772 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r5, #851968 @ 0xd0000 │ │ │ │ movwcs lr, #6108 @ 0x17dc │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ strmi pc, [r5], -r9, ror #24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -294671,25 +294809,25 @@ │ │ │ │ strls sl, [sp], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [lr], #-8 │ │ │ │ ldrdmi pc, [ip], -ip │ │ │ │ @ instruction: 0xf8dc940f │ │ │ │ ldrls r4, [r0], #-16 │ │ │ │ @ instruction: 0x4014f8bc │ │ │ │ - blvs 0x1c550b8 │ │ │ │ + blvs 0x1c552e0 │ │ │ │ @ instruction: 0xc018f8bc │ │ │ │ strcs r9, [r0], #-1050 @ 0xfffffbe6 │ │ │ │ subgt pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r1, r2, r3, r5, r6, r9, fp, sp, lr}^ │ │ │ │ - bvs 0xffc890e0 │ │ │ │ + bvs 0xffc89308 │ │ │ │ ldrpl lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9acf18a │ │ │ │ + @ instruction: 0xf998f18a │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffcaf7f9 │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ strmi pc, [r4], -r7, lsr #24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #195 @ 0xc3 │ │ │ │ @@ -294700,25 +294838,25 @@ │ │ │ │ andvs r9, r3, ip, lsl #22 │ │ │ │ subvs r9, r3, sp, lsl #22 │ │ │ │ addvs r9, r3, lr, lsl #22 │ │ │ │ sbcvs r9, r3, pc, lsl #22 │ │ │ │ tstvs r3, r0, lsl fp │ │ │ │ addhi r9, r3, #17408 @ 0x4400 │ │ │ │ strhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - bls 0x7d0cf4 │ │ │ │ + bls 0x7d0f1c │ │ │ │ cmnvs r2, #22528 @ 0x5800 │ │ │ │ - blls 0x748a7c │ │ │ │ + blls 0x748ca4 │ │ │ │ ldrb r6, [r1, -r3, ror #5]! │ │ │ │ str r4, [r3, r3, asr #12] │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf179a81e │ │ │ │ - blge 0x8eb2ec │ │ │ │ + blge 0x8eb524 │ │ │ │ tstcs r0, r2, lsl #4 │ │ │ │ @ instruction: 0xf18a4638 │ │ │ │ - andcc pc, r1, sp, ror #18 │ │ │ │ + andcc pc, r1, r9, asr r9 @ │ │ │ │ stcls 0, cr13, [ip, #-500]! @ 0xfffffe0c │ │ │ │ strtmi r2, [r8], -r2, lsl #2 │ │ │ │ cdp2 1, 9, cr15, cr12, cr15, {0} │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ addshi pc, r1, r0 │ │ │ │ rsbeq r2, sl, r1, lsl #6 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ @@ -294729,44 +294867,44 @@ │ │ │ │ ldmdane r2, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf830dd05 │ │ │ │ @ instruction: 0xf8213b02 │ │ │ │ addmi r3, sl, #2048 @ 0x800 │ │ │ │ @ instruction: 0x4622d1f9 │ │ │ │ ldrtmi r4, [r3], -r9, asr #12 │ │ │ │ @ instruction: 0xf18a4638 │ │ │ │ - strmi pc, [r5], -r7, asr #18 │ │ │ │ + @ instruction: 0x4605f933 │ │ │ │ tstle r5, r8, ror #24 │ │ │ │ - blx 0xff66c698 │ │ │ │ + blx 0xff76c8c0 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #404 @ 0x194 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf179a81e │ │ │ │ - blge 0x8eb278 │ │ │ │ + blge 0x8eb4b0 │ │ │ │ andcs r4, r2, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf18a2100 │ │ │ │ - andcc pc, r1, r3, lsr r9 @ │ │ │ │ + andcc pc, r1, pc, lsl r9 @ │ │ │ │ stcls 0, cr13, [ip], #-312 @ 0xfffffec8 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ rsbeq r2, r2, r3 │ │ │ │ @ instruction: 0xf00b9201 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {80} @ 0x50 │ │ │ │ - bls 0x1a75c0 │ │ │ │ + bls 0x1a77e8 │ │ │ │ ldmne r2!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ - blne 0x1ee274 │ │ │ │ - blne 0x1ee22c │ │ │ │ + blne 0x1ee49c │ │ │ │ + blne 0x1ee454 │ │ │ │ @ instruction: 0xd1f9429a │ │ │ │ @ instruction: 0xf10f4630 │ │ │ │ str pc, [pc, -r1, asr #27] │ │ │ │ - blge 0x1c1a44 │ │ │ │ + blge 0x1c1c6c │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf912f18a │ │ │ │ + @ instruction: 0xf8fef18a │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff30f7f9 │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r8, lsr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ cmpplt r8, #144384 @ p-variant is OBSOLETE @ 0x23400 │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r3, lsl #22 │ │ │ │ @@ -294775,37 +294913,37 @@ │ │ │ │ tstvs r3, r6, lsl #22 │ │ │ │ cmpvs r3, r7, lsl #22 │ │ │ │ orrvs r9, r3, r8, lsl #22 │ │ │ │ bicvs r9, r3, r9, lsl #22 │ │ │ │ andvs r9, r3, #10240 @ 0x2800 │ │ │ │ subvs r9, r3, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xf14de6e4 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0ef7f9 │ │ │ │ strmi r4, [r6], -r5, asr #4 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe794aedb │ │ │ │ - blx 0x1dec75c │ │ │ │ + blx 0x1eec984 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr3, cr15, {3} │ │ │ │ @ instruction: 0x4630e6d0 │ │ │ │ ldc2l 1, cr15, [lr, #-60]! @ 0xffffffc4 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ae6ca │ │ │ │ - @ instruction: 0xf06ffe25 │ │ │ │ + @ instruction: 0xf06ffe11 │ │ │ │ strb r0, [r5], fp, lsl #10 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r9, r3, lsl #1 │ │ │ │ tstcs r0, r2, lsl #30 │ │ │ │ - blmi 0xfee81ae0 │ │ │ │ + blmi 0xfee81d08 │ │ │ │ cmnvs sl, r6, lsl #12 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ stmib r7, {r0, r3, r4, r5, r9, sp, lr}^ │ │ │ │ stmib r7, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0x63b9110c │ │ │ │ mvnsvs r6, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -294823,62 +294961,62 @@ │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ strdmi r7, [fp], -r8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdage r2, {r0, r1, r2, r4, r5, r8, pc} │ │ │ │ teqvs r8, #0, 2 │ │ │ │ - bl 0xfe56c8b8 │ │ │ │ + bl 0xfe66cae0 │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ @ instruction: 0xf8d963bb │ │ │ │ mvnsvs r3, ip │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - strthi pc, [pc], #-512 @ 0x1302e8 │ │ │ │ + strthi pc, [pc], #-512 @ 0x130510 │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ stccs 1, cr6, [r0, #-748] @ 0xfffffd14 │ │ │ │ adchi pc, r7, r0 │ │ │ │ ldmib r7, {r0, r8, r9, sp}^ │ │ │ │ ldrmi r1, [r8], -r6, lsl #4 │ │ │ │ - blx 0x8ee2e8 │ │ │ │ + blx 0x8ee510 │ │ │ │ ldmdblt r8!, {r1, r7, r9, sl, lr} │ │ │ │ - blx 0x1ec83c │ │ │ │ + blx 0x2eca64 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ subshi pc, r4, #64 @ 0x40 │ │ │ │ @ instruction: 0x2e0069fb │ │ │ │ movwge lr, #43463 @ 0xa9c7 │ │ │ │ @ instruction: 0xf643db64 │ │ │ │ vorr.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdavs fp!, {r1, r2, r4, r7, r8, sl} │ │ │ │ strcc pc, [r0], #-590 @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf64e2238 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vqsub.s8 d18, d15, d24 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ vhsub.s8 , q7, q4 │ │ │ │ vqdmlsl.s , d0, d16 │ │ │ │ @ instruction: 0xf8db2b96 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ - blcs 0x13c3f4 │ │ │ │ + blcs 0x13c61c │ │ │ │ @ instruction: 0xf8d3d03e │ │ │ │ vhadd.s8 d24, d14, d4 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fb2096 │ │ │ │ @ instruction: 0xf1b8f951 │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr}^ │ │ │ │ ldc2l 1, cr15, [r2], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0x46806abb │ │ │ │ andne lr, r0, #3457024 @ 0x34c000 │ │ │ │ - mrc 6, 7, APSR_nzcv, cr10, cr15, {6} │ │ │ │ + stcl 6, cr15, [r6, #892]! @ 0x37c │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @@ -294894,32 +295032,32 @@ │ │ │ │ ldc2 1, cr15, [r2], #60 @ 0x3c │ │ │ │ svceq 0x0000f1ba │ │ │ │ rsb sp, r0, fp, rrx │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf914f7fb │ │ │ │ @ instruction: 0xf8d96b7b │ │ │ │ - blcs 0x3f8440 │ │ │ │ + blcs 0x3f8668 │ │ │ │ strcs fp, [r0, #-3988] @ 0xfffff06c │ │ │ │ - bcs 0x40b0ec │ │ │ │ + bcs 0x40b314 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ cmnvs ip, #0, 8 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf107494f │ │ │ │ ldrtmi r0, [r2], -r0, lsr #6 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - cdp 7, 9, cr15, cr12, cr14, {2} │ │ │ │ + stc 7, cr15, [r8, #312] @ 0x138 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14dd1d2 │ │ │ │ - stmdavs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf1ba4244 │ │ │ │ eorsle r0, r8, r0, lsl #30 │ │ │ │ ldmib r7, {r0, r2, r3, r5, sp, lr, pc}^ │ │ │ │ strtmi r1, [fp], -r6, lsl #4 │ │ │ │ @ instruction: 0xf7fa2003 │ │ │ │ @ instruction: 0x4682f977 │ │ │ │ @@ -294931,65 +295069,65 @@ │ │ │ │ ldrbtmi r4, [sl], #-2616 @ 0xfffff5c8 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ msrne R9_fiq, r0 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf500697a │ │ │ │ andls r5, r0, #13 │ │ │ │ @ instruction: 0x46323018 │ │ │ │ - cdp 7, 6, cr15, cr14, cr14, {2} │ │ │ │ + ldcl 7, cr15, [sl, #-312] @ 0xfffffec8 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ ldmibvs sl!, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldmibvs r9!, {r0, r8, r9, sp} │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xb6c4d8 │ │ │ │ + blx 0xb6c700 │ │ │ │ @ instruction: 0xf10f4650 │ │ │ │ - blmi 0xa2f5c0 │ │ │ │ - blvs 0xa520 │ │ │ │ + blmi 0xa2f7e8 │ │ │ │ + blvs 0xa748 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r5, asr #6 │ │ │ │ ldrtmi r3, [sp], r4, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d98ff0 │ │ │ │ strbtmi r3, [ip], -r4 │ │ │ │ @ instruction: 0xf103627b │ │ │ │ vld4.8 {d0-d3}, [r0], r8 │ │ │ │ @ instruction: 0xf021617f │ │ │ │ - bl 0xfec7092c │ │ │ │ + bl 0xfec70b54 │ │ │ │ addmi r0, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [ip], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd428c │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ - bl 0xfec80510 │ │ │ │ + bl 0xfec80738 │ │ │ │ stmdbcs r0, {r0, r8, sl, fp} │ │ │ │ cmpphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7fb6239 │ │ │ │ @ instruction: 0xf110fd45 │ │ │ │ strmi r0, [r4], -lr, lsl #30 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ eorsvs r3, fp, #-67108861 @ 0xfc000003 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldr sl, [ip, sp, lsr #29]! │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe6c46018 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq pc, [lr], #-152 @ 0xffffff68 @ │ │ │ │ - rsbseq pc, lr, lr, ror r9 @ │ │ │ │ + ldrhteq pc, [lr], #-112 @ 0xffffff90 @ │ │ │ │ + rsbseq pc, lr, r6, asr r7 @ │ │ │ │ @ instruction: 0xf8d92301 │ │ │ │ @ instruction: 0x46181010 │ │ │ │ @ instruction: 0xf9d2f00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stccs 2, cr8, [r0, #-996] @ 0xfffffc1c │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf64f6b79 │ │ │ │ @@ -295014,49 +295152,49 @@ │ │ │ │ vqadd.s8 d29, d0, d19 │ │ │ │ addmi r1, r1, #23 │ │ │ │ mrshi pc, (UNDEF: 2) @ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ @ instruction: 0x465281d9 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - ldcl 6, cr15, [r6, #892] @ 0x37c │ │ │ │ + stcl 6, cr15, [r2], {223} @ 0xdf │ │ │ │ cdpcs 8, 0, cr6, cr11, cr14, {1} │ │ │ │ ldmib r7, {r1, r2, r3, r4, r8, fp, ip, lr, pc}^ │ │ │ │ rsbsmi r3, r2, #12, 2 │ │ │ │ andeq pc, r3, #2 │ │ │ │ andcc r4, ip, #184549376 @ 0xb000000 │ │ │ │ addsmi r1, sl, #93184 @ 0x16c00 │ │ │ │ - bne 0xfe82663c │ │ │ │ + bne 0xfe826864 │ │ │ │ tstle r1, #805306379 @ 0x3000000b │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmvs r8!, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ streq pc, [r3], -r6, lsr #32 │ │ │ │ ldrtmi r3, [r5], #-771 @ 0xfffffcfd │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ ldmdbvs fp!, {r3, r4, r7, sl, lr} │ │ │ │ @ instruction: 0xf108695a │ │ │ │ - bne 0x7f1240 │ │ │ │ + bne 0x7f1468 │ │ │ │ adcsle r4, r2, #-1610612727 @ 0xa0000009 │ │ │ │ - bvs 0x1aad74 │ │ │ │ - bcs 0x1aa1e0 │ │ │ │ + bvs 0x1aaf9c │ │ │ │ + bcs 0x1aa408 │ │ │ │ bichi pc, sl, r0 │ │ │ │ bicle r2, fp, r2, lsl #20 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf8d860eb │ │ │ │ @ instruction: 0x612b3010 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strb r6, [ip, fp, ror #2] │ │ │ │ - blle 0x17bbe3c │ │ │ │ - blcc 0x186df4c │ │ │ │ - bleq 0xfe6ed144 │ │ │ │ + blle 0x17bc064 │ │ │ │ + blcc 0x186e174 │ │ │ │ + bleq 0xfe6ed36c │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ stmdacc r0, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf64e2238 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vqsub.s8 d18, d15, d24 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorsle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ msrcc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -295065,91 +295203,91 @@ │ │ │ │ vtst.8 d22, d14, d2 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x617a2096 │ │ │ │ @ instruction: 0xf7fa613b │ │ │ │ ldmdbvs sl!, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dbb37a │ │ │ │ eorscs fp, r8, #0 │ │ │ │ - tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8d847d8 │ │ │ │ addsmi r2, r6, #0 │ │ │ │ strcs fp, [r0], -r8, lsr #30 │ │ │ │ ldmdbvs fp!, {r0, r2, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf853681b │ │ │ │ tstlt r6, r6, lsr #32 │ │ │ │ vtst.8 d22, d14, d22 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fa2096 │ │ │ │ - bvs 0xff030554 │ │ │ │ + bvs 0xff03077c │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ svclt 0x002842a1 │ │ │ │ ldrmi r4, [r0, r1, lsr #12]! │ │ │ │ svcpl 0x0080f510 │ │ │ │ strmi sp, [r4], -r7, lsl #6 │ │ │ │ vmin.s8 q15, q15, │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fa2096 │ │ │ │ - blvs 0x2030530 │ │ │ │ + blvs 0x2030758 │ │ │ │ @ instruction: 0xf8d92b0b │ │ │ │ svclt 0x00983014 │ │ │ │ - bleq 0x16c83c │ │ │ │ + bleq 0x16ca64 │ │ │ │ @ instruction: 0x461e461a │ │ │ │ @ instruction: 0xf8d7bf88 │ │ │ │ - blcs 0x41c7cc │ │ │ │ - bvs 0x10e6898 │ │ │ │ + blcs 0x41c9f4 │ │ │ │ + bvs 0x10e6ac0 │ │ │ │ @ instruction: 0xf8c96bbb │ │ │ │ @ instruction: 0xf8c95014 │ │ │ │ mrcne 0, 3, r3, cr3, cr8, {0} │ │ │ │ movwcc r6, #14973 @ 0x3a7d │ │ │ │ andpl pc, r4, r9, asr #17 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0xf8d9aeb8 │ │ │ │ movwcs r1, #0 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @ instruction: 0xf8e0f00b │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ andhi pc, sp, #0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - ldc 6, cr15, [r8, #-892] @ 0xfffffc84 │ │ │ │ + stc 6, cr15, [r4], {223} @ 0xdf │ │ │ │ @ instruction: 0xf43f2d01 │ │ │ │ ldmdahi r3!, {r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf47f2b0a │ │ │ │ ldccs 14, cr10, [fp, #-640] @ 0xfffffd80 │ │ │ │ mrcge 6, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0x3018f8b8 │ │ │ │ andscc pc, r8, r8, asr #17 │ │ │ │ - bvs 0xfefaa1cc │ │ │ │ + bvs 0xfefaa3f4 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf1074632 │ │ │ │ @ instruction: 0xf8c10320 │ │ │ │ stmibmi r0, {pc}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - stcl 7, cr15, [r2], #312 @ 0x138 │ │ │ │ + bl 0xff4ee6fc │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - @ instruction: 0xffb2f14c │ │ │ │ + @ instruction: 0xffb6f14c │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf14ce60d │ │ │ │ - stmdavs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ ldrbt r4, [r8], -r4, asr #4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf6df4618 │ │ │ │ - @ instruction: 0xe702ecda │ │ │ │ + str lr, [r2, -r6, asr #23] │ │ │ │ strbtmi r3, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldr r6, [pc], r8 │ │ │ │ @ instruction: 0x1010f8d9 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf88ef00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1bb81bc │ │ │ │ @@ -295165,31 +295303,31 @@ │ │ │ │ movwmi lr, #2523 @ 0x9db │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ ldrdcc pc, [r8], -fp │ │ │ │ streq pc, [ip], -r4, lsr #3 │ │ │ │ andcc pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8db4635 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ - blcs 0x112044c │ │ │ │ + blcs 0x1120674 │ │ │ │ addhi pc, r4, r0 │ │ │ │ svclt 0x00984554 │ │ │ │ stmdble sl, {r1, r2, r3, r4, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ streq pc, [ip], -sl, lsr #3 │ │ │ │ @ instruction: 0xf04360fe │ │ │ │ @ instruction: 0xf8c90308 │ │ │ │ @ instruction: 0xf8db3018 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf8dbd14b │ │ │ │ - blcs 0x33c880 │ │ │ │ + blcs 0x33caa8 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ @ instruction: 0xf0002b0b │ │ │ │ - blcs 0x1d0ca0 │ │ │ │ + blcs 0x1d0ec8 │ │ │ │ cdpcs 1, 0, cr13, cr4, cr1, {2} │ │ │ │ stccs 15, cr11, [r4, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf8dbd13d │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf106300c │ │ │ │ @ instruction: 0xf8c8030c │ │ │ │ ldclne 0, cr3, [r3] │ │ │ │ @@ -295198,85 +295336,85 @@ │ │ │ │ movwcc r1, #49152 @ 0xc000 │ │ │ │ svclt 0x00a84553 │ │ │ │ stmdbcs fp, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ cmnvs sl, sl, lsl r4 │ │ │ │ ldmib r7, {r1, r5, r8, fp, ip, lr, pc}^ │ │ │ │ strmi r2, [r2], #-12 │ │ │ │ @ instruction: 0xf0004248 │ │ │ │ - bl 0xfe9b08bc │ │ │ │ + bl 0xfe9b0ae4 │ │ │ │ andcc r0, ip, fp, lsl #4 │ │ │ │ ldmdale r7, {r4, r7, r9, lr} │ │ │ │ addsmi r1, r1, #73728 @ 0x12000 │ │ │ │ @ instruction: 0x360fd814 │ │ │ │ @ instruction: 0xf0213103 │ │ │ │ @ instruction: 0xf0260103 │ │ │ │ ldrtmi r0, [r0], #1539 @ 0x603 │ │ │ │ ldmdbvs r9!, {r0, r1, r3, r7, sl, lr} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ @ instruction: 0xf8d91a52 │ │ │ │ addsmi r1, r1, #20 │ │ │ │ - bl 0xfebe54f0 │ │ │ │ + bl 0xfebe5718 │ │ │ │ @ instruction: 0xf1ba0a03 │ │ │ │ ldmle r1, {r0, r1, r3, r8, r9, sl, fp} │ │ │ │ - bmi 0x16b048 │ │ │ │ + bmi 0x16b270 │ │ │ │ smlsdx lr, sp, r9, r6 │ │ │ │ ldmvs fp!, {r0, r8, sp} │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ ldmdavs sl, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ movweq pc, #49419 @ 0xc10b @ │ │ │ │ @ instruction: 0xf1000552 │ │ │ │ adcmi r8, lr, #1073741829 @ 0x40000005 │ │ │ │ @ instruction: 0x46194632 │ │ │ │ strtmi fp, [sl], -r8, lsr #31 │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ - ldc 6, cr15, [r2], #-892 @ 0xfffffc84 │ │ │ │ + bl 0x8ee6bc │ │ │ │ ldcle 2, cr4, [r0, #696]! @ 0x2b8 │ │ │ │ - bl 0x3376e8 │ │ │ │ + bl 0x337910 │ │ │ │ tstcs r0, r4 │ │ │ │ - stmda r6!, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda sl!, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dbe7a9 │ │ │ │ - blcs 0x77c950 │ │ │ │ - blcs 0xe64a70 │ │ │ │ + blcs 0x77cb78 │ │ │ │ + blcs 0xe64c98 │ │ │ │ @ instruction: 0xe79ad1dd │ │ │ │ svceq 0x0013f1ba │ │ │ │ strcs fp, [r8], -r4, lsl #31 │ │ │ │ @ instruction: 0xf67f60fe │ │ │ │ @ instruction: 0xf8dbaf79 │ │ │ │ - blcs 0x1bc96c │ │ │ │ + blcs 0x1bcb94 │ │ │ │ rschi pc, r3, r0 │ │ │ │ @ instruction: 0xf0002b3f │ │ │ │ - blcs 0x190ca0 │ │ │ │ + blcs 0x190ec8 │ │ │ │ ldmeq r0!, {r1, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10bd08f │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ - bl 0x1f1198 │ │ │ │ + bl 0x1f13c0 │ │ │ │ @ instruction: 0xf8530080 │ │ │ │ @ instruction: 0xf8421f04 │ │ │ │ addsmi r1, r8, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xe782d1f9 │ │ │ │ - rsbsne pc, r4, r1, asr #4 │ │ │ │ + rsbcc pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf039603b │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fe61d │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @ instruction: 0xf8d72396 │ │ │ │ ldrmi sl, [r4], -r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf57f055d │ │ │ │ ldmib r8, {r1, r2, r3, r5, r8, sl, fp, sp, pc}^ │ │ │ │ vhsub.s8 d17, d1, d1 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0390030 │ │ │ │ str pc, [r4, #-2761]! @ 0xfffff537 │ │ │ │ - beq 0xfe7eb334 │ │ │ │ + beq 0xfe7eb55c │ │ │ │ mcrge 4, 0, pc, cr11, cr15, {1} @ │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ - beq 0xfe3eb5d0 │ │ │ │ - blcs 0x26eb2c │ │ │ │ + beq 0xfe3eb7f8 │ │ │ │ + blcs 0x26ed54 │ │ │ │ svccs 0x0004f843 │ │ │ │ @ instruction: 0xd1f9459a │ │ │ │ mcrcs 5, 1, lr, cr12, cr14, {7} │ │ │ │ stccs 15, cr11, [ip, #-32]! @ 0xffffffe0 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ orrle r2, r8, r0, lsl #6 │ │ │ │ ldrdcs pc, [ip], -fp │ │ │ │ @@ -295305,25 +295443,25 @@ │ │ │ │ subvs r6, r2, r1 │ │ │ │ @ instruction: 0xf8db6083 │ │ │ │ @ instruction: 0xf8db3034 │ │ │ │ @ instruction: 0xf8db102c │ │ │ │ cmpvs r2, r0, lsr r0 │ │ │ │ smlabbvs r1, r3, r1, r6 │ │ │ │ @ instruction: 0x301cf8bb │ │ │ │ - blcs 0x3d0a68 │ │ │ │ - blhi 0x220670 │ │ │ │ + blcs 0x3d0c90 │ │ │ │ + blhi 0x220898 │ │ │ │ str r6, [ip, -r3, lsl #3] │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ @ instruction: 0x3010f8db │ │ │ │ andscc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ andscc pc, r4, r8, asr #17 │ │ │ │ svclt 0x0000e6ff │ │ │ │ - rsbseq pc, lr, r4, ror #12 │ │ │ │ + rsbseq pc, lr, ip, lsr r4 @ │ │ │ │ svclt 0x00082e20 │ │ │ │ @ instruction: 0xf47f2d20 │ │ │ │ @ instruction: 0xf8dbaf32 │ │ │ │ strmi r2, [fp], -ip │ │ │ │ andcs pc, ip, r8, asr #17 │ │ │ │ tstpeq ip, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @@ -295360,21 +295498,21 @@ │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf8db300c │ │ │ │ @ instruction: 0xf8c83010 │ │ │ │ @ instruction: 0xf8db3010 │ │ │ │ @ instruction: 0xf8c83014 │ │ │ │ ssat r3, #7, r4 │ │ │ │ ldrdcs pc, [r8], -fp │ │ │ │ - adcne pc, r0, r1, asr #4 │ │ │ │ + addscc pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf03960fb │ │ │ │ ldmvs fp!, {r0, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf06fe6df │ │ │ │ ldrt r0, [r2], #1113 @ 0x459 │ │ │ │ - @ instruction: 0xf9a0f18a │ │ │ │ + @ instruction: 0xf98cf18a │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ @ instruction: 0xf06fe49f │ │ │ │ ldr r0, [ip], #1037 @ 0x40d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -295393,44 +295531,44 @@ │ │ │ │ strcc lr, [r1, #-8] │ │ │ │ strdvs r0, [r0, #51]! @ 0x33 │ │ │ │ @ instruction: 0xf046bf48 │ │ │ │ strtcc r0, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ ldrtmi r4, [r2], -r3, asr #12 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x13eebba │ │ │ │ + blx 0x13eede2 │ │ │ │ svcpl 0x0080f510 │ │ │ │ stccs 3, cr13, [r0, #-948] @ 0xfffffc4c │ │ │ │ strmi fp, [r5], -r8, lsl #30 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e7f2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec87dec │ │ │ │ + bl 0xfec88014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfedb4ab4 │ │ │ │ + blmi 0xfedb4cdc │ │ │ │ strmi fp, [ip], -pc, lsl #1 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ @ instruction: 0xf1780300 │ │ │ │ - @ instruction: 0x4620eef4 │ │ │ │ + @ instruction: 0x4620eef8 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93302 │ │ │ │ @ instruction: 0xf110fa0f │ │ │ │ @ instruction: 0xf0000f16 │ │ │ │ strmi r8, [r5], -r2, lsr #4 │ │ │ │ stcle 12, cr2, [sl], #-152 @ 0xffffff68 │ │ │ │ - stcle 12, cr2, [pc, #-8]! @ 0x130c24 │ │ │ │ - blcs 0x9f87bc │ │ │ │ + stcle 12, cr2, [pc, #-8]! @ 0x130e4c │ │ │ │ + blcs 0x9f89e4 │ │ │ │ ldm pc, {r2, r3, r5, fp, ip, lr, pc}^ @ │ │ │ │ mvneq pc, r3, lsl r0 @ │ │ │ │ orrseq r0, sp, r3, asr r1 │ │ │ │ rsbseq r0, sp, sp, ror r0 │ │ │ │ adceq r0, r4, r4, lsr #1 │ │ │ │ orreq r0, r0, r4, ror r1 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ @@ -295445,27 +295583,27 @@ │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ vqadd.s8 q8, q0, q1 │ │ │ │ addsmi r4, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5b4dc77 │ │ │ │ - ble 0x1f4ca8c │ │ │ │ + ble 0x1f4ccb4 │ │ │ │ @ instruction: 0xee1d498c │ │ │ │ qsub16mi r0, r3, r0 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d021dd │ │ │ │ @ instruction: 0x97000290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74e3018 │ │ │ │ - @ instruction: 0x4604ea5a │ │ │ │ + strmi lr, [r4], -r6, asr #18 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ - blmi 0xfe19116c │ │ │ │ - blls 0x48ad24 │ │ │ │ + blmi 0xfe191394 │ │ │ │ + blls 0x48af4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462081d6 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -295492,28 +295630,28 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldr r9, [r9, r0, lsl #8]! │ │ │ │ ldrtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ stc2l 0, cr15, [r0, #40]! @ 0x28 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf9b08195 │ │ │ │ - blcs 0x1bcd48 │ │ │ │ + blcs 0x1bcf70 │ │ │ │ orrhi pc, sp, r0, lsl #4 │ │ │ │ ldrtmi r6, [r2], -r1, asr #16 │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ tstls r6, r3, asr #16 │ │ │ │ smlabtls r7, r9, r7, r1 │ │ │ │ andscc pc, r2, sp, lsr #17 │ │ │ │ stmvs r1, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ strbne r9, [r9, r8, lsl #2] │ │ │ │ ldmdbmi r7, {r0, r3, r8, ip, pc}^ │ │ │ │ andls r6, sl, r0, asr #17 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vqshl.s64 q7, , #36 @ 0x24 │ │ │ │ - blcs 0x201998 │ │ │ │ + blcs 0x201bc0 │ │ │ │ ldmdbmi r3, {r1, r2, r7, fp, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs lr, #6021 @ 0x1785 │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -295533,15 +295671,15 @@ │ │ │ │ cdp 0, 1, cr9, cr13, cr10, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r4, lsl #18 │ │ │ │ @ instruction: 0xf50021dd │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmib sl!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia r6!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ qsaxmi sl, r3, lr │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -295559,17 +295697,17 @@ │ │ │ │ shsub16mi r0, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ stmdbge r2, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74e3018 │ │ │ │ - strmi lr, [r4], -r8, lsl #19 │ │ │ │ + @ instruction: 0x4604e874 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - mrrc2 1, 4, pc, r8, cr12 @ │ │ │ │ + mrrc2 1, 4, pc, ip, cr12 @ │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #15269888 @ 0xe90000 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ movwcs sl, #3878 @ 0xf26 │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -295587,57 +295725,57 @@ │ │ │ │ stcge 15, cr0, [r2], {112} @ 0x70 │ │ │ │ ldrbtmi r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ ldrtmi r6, [r2], -r9, lsl #16 │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbt r9, [r3], r0, lsl #8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, lr, lr, asr #2 │ │ │ │ - rsbseq pc, lr, sl, asr #1 │ │ │ │ - rsbseq pc, lr, r4, ror r0 @ │ │ │ │ - rsbseq pc, lr, ip, asr r0 @ │ │ │ │ - rsbseq pc, lr, r2, lsl r0 @ │ │ │ │ - rsbseq lr, lr, ip, lsr #31 │ │ │ │ - rsbseq lr, lr, sl, lsr pc │ │ │ │ + rsbseq lr, lr, r6, lsr #30 │ │ │ │ + rsbseq lr, lr, r2, lsr #29 │ │ │ │ + rsbseq lr, lr, ip, asr #28 │ │ │ │ + rsbseq lr, lr, r4, lsr lr │ │ │ │ + rsbseq lr, lr, sl, ror #27 │ │ │ │ + rsbseq lr, lr, r4, lsl #27 │ │ │ │ + rsbseq lr, lr, r2, lsl sp │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ stmdbmi r6!, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32213 │ │ │ │ @ instruction: 0xf00a4290 │ │ │ │ andls pc, r0, r1, lsl ip @ │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ @ instruction: 0x301821dd │ │ │ │ - stmdb ip!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda r8, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - blx 0x6d446 │ │ │ │ + stc2 1, cr15, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #9240576 @ 0x8d0000 │ │ │ │ - blmi 0x176aa4c │ │ │ │ + blmi 0x176ac74 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 7, cr15, [r4], #-952 @ 0xfffffc48 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stmdb r4, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x00f0f74d │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - blx 0xff6ed492 │ │ │ │ + blx 0xff7ed6ba │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r0, #6750208 @ 0x670000 │ │ │ │ - blx 0xfffeef26 │ │ │ │ + blx 0xfffef14e │ │ │ │ strt r4, [r2], r4, lsl #12 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184639 │ │ │ │ stc2l 0, cr15, [r0], {10} │ │ │ │ rsbsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0x3000f9b0 │ │ │ │ stmdale lr!, {r1, r8, r9, fp, sp}^ │ │ │ │ @@ -295652,78 +295790,78 @@ │ │ │ │ ldcmi 1, cr9, [r7], #-36 @ 0xffffffdc │ │ │ │ smlabtls sl, r1, r8, r6 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15929 │ │ │ │ stmdbge r4, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ - @ instruction: 0xf74e3018 │ │ │ │ - strmi lr, [r4], -ip, asr #17 │ │ │ │ + @ instruction: 0xf74d3018 │ │ │ │ + @ instruction: 0x4604efb8 │ │ │ │ suble r1, r3, r6, asr #24 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ @ instruction: 0x4623ae70 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bdd042 │ │ │ │ andhi r3, r3, r0, lsl r0 │ │ │ │ @ instruction: 0x3012f8bd │ │ │ │ - blls 0x2d1100 │ │ │ │ - blls 0x349104 │ │ │ │ - blls 0x3c9208 │ │ │ │ + blls 0x2d1328 │ │ │ │ + blls 0x34932c │ │ │ │ + blls 0x3c9430 │ │ │ │ strcs r6, [r0], #-195 @ 0xffffff3d │ │ │ │ stmdbmi r2!, {r0, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldm lr, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x008af74d │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf800f7f9 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mrcge 6, 1, APSR_nzcv, cr13, cr15, {7} │ │ │ │ stmdbmi pc, {r5, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00a2213 │ │ │ │ strmi pc, [r4], -fp, lsl #23 │ │ │ │ @ instruction: 0xf14ce635 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff0f7f8 │ │ │ │ strb r4, [sp], r4, asr #4 │ │ │ │ - blx 0x176d58e │ │ │ │ + blx 0x186d7b6 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #932 @ 0x3a4 │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ @ instruction: 0xe6240415 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf189e621 │ │ │ │ - svclt 0x0000ff0d │ │ │ │ - ldrshteq lr, [lr], #-238 @ 0xffffff12 │ │ │ │ - eorseq r7, r5, r0, asr ip │ │ │ │ - ldrhteq lr, [lr], #-238 @ 0xffffff12 │ │ │ │ - rsbseq lr, lr, r4, lsr #29 │ │ │ │ - rsbseq lr, lr, r4, lsr lr │ │ │ │ - ldrsbteq lr, [lr], #-216 @ 0xffffff28 │ │ │ │ + svclt 0x0000fef9 │ │ │ │ + ldrsbteq lr, [lr], #-198 @ 0xffffff3a │ │ │ │ + eorseq r7, r5, r8, asr #28 │ │ │ │ + @ instruction: 0x007eec96 │ │ │ │ + rsbseq lr, lr, ip, ror ip │ │ │ │ + rsbseq lr, lr, ip, lsl #24 │ │ │ │ + ldrhteq lr, [lr], #-176 @ 0xffffff50 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [ip], -ip, lsl #1 │ │ │ │ - blx 0x903f98 │ │ │ │ + blx 0x9041c0 │ │ │ │ ldrmi pc, [r7], -r1, lsl #25 │ │ │ │ ldmdavs fp, {r0, r3, sl, fp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf10c0300 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ ldmib sp, {r4, r6, pc}^ │ │ │ │ - blcs 0x70b518 │ │ │ │ + blcs 0x70b740 │ │ │ │ ldm pc, {r0, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ eoreq pc, r3, r3, lsl r0 @ │ │ │ │ rsbseq r0, r6, pc, lsl #1 │ │ │ │ mulseq r8, lr, r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ sbcseq r0, fp, r8, lsl r0 │ │ │ │ @@ -295741,38 +295879,38 @@ │ │ │ │ sub r0, r1, r5, lsr #8 │ │ │ │ svcvc 0x00faf5b4 │ │ │ │ andhi pc, pc, #0, 4 │ │ │ │ strtmi r2, [r0], -r6, lsl #2 │ │ │ │ cdp2 1, 3, cr15, cr2, cr14, {0} │ │ │ │ movwcs r2, #4614 @ 0x1206 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ - blx 0x24298e │ │ │ │ + blx 0x242bb6 │ │ │ │ andls pc, r5, #536870912 @ 0x20000000 │ │ │ │ - blx 0xffa6d15e │ │ │ │ + blx 0xffa6d386 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x29191c │ │ │ │ + bls 0x291b44 │ │ │ │ strmi r4, [r2], #-1579 @ 0xfffff9d5 │ │ │ │ stmdahi r1, {r2, r3, r5, r6, r8, ip, sp, pc} │ │ │ │ andshi r3, r9, r6 │ │ │ │ addmi r3, r2, #402653184 @ 0x18000000 │ │ │ │ stcne 8, cr15, [r4], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r4], {35} @ 0x23 │ │ │ │ stcne 8, cr15, [r2], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ - blmi 0xfe525924 │ │ │ │ + blmi 0xfe525b4c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl r9, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d12300 │ │ │ │ movwls r0, #4752 @ 0x1290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strtmi r9, [fp], -r0, lsl #8 │ │ │ │ vst4.8 {d19-d22}, [pc :64], r8 │ │ │ │ @ instruction: 0xf74d719c │ │ │ │ - strmi lr, [r4], -lr, ror #31 │ │ │ │ + @ instruction: 0x4604eeda │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strtmi r8, [r8], -sp, lsr #1 │ │ │ │ ldc2l 1, cr15, [r2, #56] @ 0x38 │ │ │ │ ldmdavs r9, {r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, ip, r0, asr #32 │ │ │ │ @@ -295791,17 +295929,17 @@ │ │ │ │ @ instruction: 0x81b2f040 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 6, pc, cr2, cr14, {7} @ │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1894638 │ │ │ │ - strmi pc, [r4], -r3, ror #17 │ │ │ │ + strmi pc, [r4], -pc, asr #17 │ │ │ │ bicle r1, sp, r3, asr #24 │ │ │ │ - blx 0xfe36d72c │ │ │ │ + blx 0xfe46d954 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #25, 30 @ 0x64 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ stmdbcs r0, {r3, r8, r9, ip, sp} │ │ │ │ cmpphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -295838,30 +295976,30 @@ │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ stcne 0, cr9, [r0, #-20]! @ 0xffffffec │ │ │ │ ldc2l 1, cr15, [r8, #-56] @ 0xffffffc8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ strtmi r9, [r2], -r5, lsl #18 │ │ │ │ - blcc 0x26f3f4 │ │ │ │ - blcc 0x26f3b4 │ │ │ │ - svc 0x0062f6de │ │ │ │ + blcc 0x26f61c │ │ │ │ + blcc 0x26f5dc │ │ │ │ + mcr 6, 2, pc, cr14, cr14, {6} @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q8, │ │ │ │ @ instruction: 0xf8d3112d │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ @ instruction: 0xf8cd500d │ │ │ │ andscc r8, r8, r4 │ │ │ │ - svc 0x0040f74d │ │ │ │ + cdp 7, 2, cr15, cr12, cr13, {2} │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ svcge 0x0053f47f │ │ │ │ - blx 0x56d81c │ │ │ │ + blx 0x66da44 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #2576 @ 0xa10 │ │ │ │ strmi lr, [sp], -fp, asr #14 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ movwcs r8, #4263 @ 0x10a7 │ │ │ │ andcs r4, r8, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -295883,33 +296021,33 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vst2. {d21-d22}, [pc], fp │ │ │ │ @ instruction: 0xf8d37197 │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andscc r6, r8, r1, lsl #16 │ │ │ │ - cdp 7, 15, cr15, cr14, cr13, {2} │ │ │ │ + stcl 7, cr15, [sl, #308]! @ 0x134 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr0, cr8, {7} @ │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ adcshi pc, r9, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c9682b │ │ │ │ str r3, [r4, -r0] │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 1, 10, cr15, cr8, cr8, {4} │ │ │ │ + cdp2 1, 9, cr15, cr4, cr8, {4} │ │ │ │ mcrrne 6, 0, r4, r7, cr4 │ │ │ │ svcge 0x0000f47f │ │ │ │ svclt 0x0000e730 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, lr, lr, ror ip │ │ │ │ - rsbseq lr, lr, r4, ror fp │ │ │ │ - rsbseq lr, lr, r4, lsr #22 │ │ │ │ - rsbseq lr, lr, r0, lsr #21 │ │ │ │ + rsbseq lr, lr, r6, asr sl │ │ │ │ + rsbseq lr, lr, ip, asr #18 │ │ │ │ + ldrshteq lr, [lr], #-140 @ 0xffffff74 │ │ │ │ + rsbseq lr, lr, r8, ror r8 │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -295922,55 +296060,55 @@ │ │ │ │ svcpl 0x0080f510 │ │ │ │ movwcs sp, #543 @ 0x21f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, ip, r0 │ │ │ │ andvs r2, r5, r0, lsl #8 │ │ │ │ - blmi 0x162af28 │ │ │ │ - blls 0x40b46c │ │ │ │ + blmi 0x162b150 │ │ │ │ + blls 0x40b694 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308097 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed47f0 │ │ │ │ qsub16mi fp, r1, sp │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xf952f189 │ │ │ │ + @ instruction: 0xf93ef189 │ │ │ │ stclne 6, cr4, [r2], #-16 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - blmi 0x132afc0 │ │ │ │ - blls 0x40b49c │ │ │ │ + blmi 0x132b1e8 │ │ │ │ + blls 0x40b6c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blle 0x1b7c450 │ │ │ │ + blle 0x1b7c678 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x156d484 │ │ │ │ + blx 0x156d6ac │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ stcne 0, cr13, [r0, #-408]! @ 0xfffffe68 │ │ │ │ ldc2l 1, cr15, [r4], #-56 @ 0xffffffc8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - blmi 0xf6561c │ │ │ │ + blmi 0xf65844 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ strls r4, [r0], #-1579 @ 0xfffff9d5 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - strmi lr, [r4], -r6, ror #28 │ │ │ │ + @ instruction: 0x4604ed52 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - @ instruction: 0xf936f14c │ │ │ │ + @ instruction: 0xf93af14c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #12736 @ 0x31c0 │ │ │ │ ldcle 12, cr2, [r2], {-0} │ │ │ │ @ instruction: 0xf8ca682b │ │ │ │ strbt r3, [ip], -r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -295981,41 +296119,41 @@ │ │ │ │ movwls r6, #34883 @ 0x8843 │ │ │ │ movwcs lr, #1699 @ 0x6a3 │ │ │ │ @ instruction: 0x46221d31 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ @ instruction: 0xb1a8fa0f │ │ │ │ stcne 6, cr4, [r9, #-136]! @ 0xffffff78 │ │ │ │ andeq pc, r4, sl, lsl #2 │ │ │ │ - mcr 6, 2, pc, cr8, cr14, {6} @ │ │ │ │ + ldc 6, cr15, [r4, #-888]! @ 0xfffffc88 │ │ │ │ movwcs lr, #2014 @ 0x7de │ │ │ │ tstpeq r4, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x16d524 │ │ │ │ + blx 0x16d74c │ │ │ │ @ instruction: 0x4622b130 │ │ │ │ @ instruction: 0xf1091d29 │ │ │ │ @ instruction: 0xf6de0004 │ │ │ │ - @ instruction: 0xe737ee3a │ │ │ │ + ldr lr, [r7, -r6, lsr #26]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x460ae63d │ │ │ │ - sbcne pc, r8, r1, asr #4 │ │ │ │ + sbccc pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0384661 │ │ │ │ ldrb pc, [r2, #3345]! @ 0xd11 @ │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x4628e634 │ │ │ │ stc2 1, cr15, [r4], {14} │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe62e │ │ │ │ strt r0, [fp], -r6, lsl #8 │ │ │ │ - stc2 1, cr15, [r8], #548 @ 0x224 │ │ │ │ + ldc2 1, cr15, [r4], {137} @ 0x89 │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe626 │ │ │ │ strt r0, [r0], -fp, lsl #8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, lr, lr, ror #18 │ │ │ │ + rsbseq lr, lr, r6, asr #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stceq 8, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ umulllt r4, r4, r5, fp @ │ │ │ │ @@ -296024,25 +296162,25 @@ │ │ │ │ @ instruction: 0xf50d0495 │ │ │ │ strmi r5, [sp], -r0, lsl #1 │ │ │ │ sbcvs r6, r3, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r3, [r0], ip │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ stmdage r3, {r7, r9, ip, lr} │ │ │ │ - b 0xcedb78 │ │ │ │ + b 0xdedda0 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e025 │ │ │ │ tstlt r3, #40, 30 @ 0xa0 │ │ │ │ mvnsle r4, fp, lsr #5 │ │ │ │ movtlt r6, #26918 @ 0x6926 │ │ │ │ ldrtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cda903 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ @ instruction: 0xf50d4604 │ │ │ │ - blmi 0xfe185bc0 │ │ │ │ + blmi 0xfe185de8 │ │ │ │ ldmdavs sl, {r2, r3, r8, ip, sp} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4620 │ │ │ │ andlt r5, r4, r0, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -296052,57 +296190,57 @@ │ │ │ │ @ instruction: 0xf64f81f0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r3], #-1372 @ 0xfffffaa4 │ │ │ │ ldreq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ rscsle r2, r9, r0, lsl #22 │ │ │ │ - bcs 0x2cbb90 │ │ │ │ - bcs 0x1e7678 │ │ │ │ - bllt 0x1fe770c │ │ │ │ + bcs 0x2cbdb8 │ │ │ │ + bcs 0x1e78a0 │ │ │ │ + bllt 0x1fe7934 │ │ │ │ cdp 8, 1, cr4, cr13, cr13, {3} │ │ │ │ shsub16mi r4, sl, r0 │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - @ instruction: 0x4604ed9a │ │ │ │ + strmi lr, [r4], -r6, lsl #25 │ │ │ │ bicle r1, r2, r0, ror #24 │ │ │ │ - @ instruction: 0xf86af14c │ │ │ │ + @ instruction: 0xf86ef14c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #64256 @ 0xfb00 │ │ │ │ - bcs 0x3ab530 │ │ │ │ + bcs 0x3ab758 │ │ │ │ stmibvs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ - blcs 0x400250 │ │ │ │ + blcs 0x400478 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorscc r7, r2, #591396864 @ 0x23400000 │ │ │ │ @ instruction: 0x77773232 │ │ │ │ strvc r7, [r2, #2354] @ 0x932 │ │ │ │ vmax.s8 d20, d1, d25 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf0380030 │ │ │ │ strb pc, [r3, fp, ror #24] @ │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4629d5bc │ │ │ │ - andscs pc, r0, r1, asr #4 │ │ │ │ + andmi pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ mrrc2 0, 3, pc, ip, cr8 @ │ │ │ │ stmdbmi pc, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ @ instruction: 0xf5008000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldcl 7, cr15, [r8, #-308] @ 0xfffffecc │ │ │ │ + mcrr 7, 4, pc, r4, cr13 @ │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldr sp, [sp, r1, lsl #3]! │ │ │ │ stmiavs r3!, {r2, r8, sl, sp}^ │ │ │ │ ldreq pc, [r8], -r4, lsl #2 │ │ │ │ rsbsle r2, r1, r1, lsl #22 │ │ │ │ subsle r2, r4, r2, lsl #22 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @@ -296116,18 +296254,18 @@ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ cdp 8, 1, cr6, cr13, cr9, {0} │ │ │ │ stmdapl r1, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r3, lsl #18 │ │ │ │ @ instruction: 0xf5002136 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stc 7, cr15, [ip, #-308]! @ 0xfffffecc │ │ │ │ + ldc 7, cr15, [r8], {77} @ 0x4d │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - @ instruction: 0xf14bd105 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf14cd105 │ │ │ │ + stmdavs r0, {r0, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bf5f80 │ │ │ │ strtmi sl, [sl], -ip, asr #30 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -296135,20 +296273,20 @@ │ │ │ │ stmdbge r3, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r6, #-36]! @ 0xffffffdc │ │ │ │ strcs lr, [r2, #-1853] @ 0xfffff8c3 │ │ │ │ strcs lr, [r8, #-1979] @ 0xfffff845 │ │ │ │ stmibvs r5!, {r0, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf00a0020 │ │ │ │ - blx 0x16f7f2 │ │ │ │ + blx 0x16fa1a │ │ │ │ ldr pc, [r0, r5, lsl #10]! │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x18b7d6 │ │ │ │ + blx 0x18b9fe │ │ │ │ ldmibvs sp, {r1, r8, r9, ip, sp}^ │ │ │ │ strcs lr, [r1, #-1957] @ 0xfffff85b │ │ │ │ movwcs lr, #6051 @ 0x17a3 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @ instruction: 0x4601f8bf │ │ │ │ ldrtmi fp, [r2], -r0, asr #3 │ │ │ │ @@ -296162,22 +296300,22 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrb r9, [lr, -r0, lsl #8]! │ │ │ │ ldrtmi r4, [sl], -fp, lsl #18 │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ ldr r6, [ip, r9, lsl #16] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf189e6ff │ │ │ │ - @ instruction: 0xf7f9fb69 │ │ │ │ + @ instruction: 0xf7f9fb55 │ │ │ │ svclt 0x0000ff9f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, lr, sl, asr #15 │ │ │ │ - rsbseq lr, lr, lr, asr #14 │ │ │ │ - ldrshteq lr, [lr], #-106 @ 0xffffff96 │ │ │ │ - rsbseq lr, lr, r0, asr r6 │ │ │ │ - rsbseq lr, lr, r6, lsr r6 │ │ │ │ + rsbseq lr, lr, r2, lsr #11 │ │ │ │ + rsbseq lr, lr, r6, lsr #10 │ │ │ │ + ldrsbteq lr, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbseq lr, lr, r8, lsr #8 │ │ │ │ + rsbseq lr, lr, lr, lsl #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [ip], -sp, lsl #1 │ │ │ │ @ instruction: 0x461f49be │ │ │ │ movwcs r4, #1542 @ 0x606 │ │ │ │ @@ -296201,16 +296339,16 @@ │ │ │ │ orrshi pc, r1, r0 │ │ │ │ svcvc 0x0087f5b4 │ │ │ │ @ instruction: 0xf64fd05c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f82c9 │ │ │ │ - blmi 0xfea329d4 │ │ │ │ - blls 0x40b8c8 │ │ │ │ + blmi 0xfea32bfc │ │ │ │ + blls 0x40baf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r1, ror #5 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -296218,21 +296356,21 @@ │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r0, r0 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ strtmi r8, [r1], -r6, asr #5 │ │ │ │ - blge 0x243160 │ │ │ │ + blge 0x243388 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ strcs sl, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf1889404 │ │ │ │ - @ instruction: 0x4604fa57 │ │ │ │ + strmi pc, [r4], -r3, asr #20 │ │ │ │ rsbsle r1, r0, r6, asr #24 │ │ │ │ - blle 0xff53c8b8 │ │ │ │ + blle 0xff53cae0 │ │ │ │ rsbsle r2, r3, r3, lsl #26 │ │ │ │ tstle r3, r4, lsl #26 │ │ │ │ @ instruction: 0xf7f89803 │ │ │ │ @ instruction: 0x9003fbb7 │ │ │ │ strbmi r9, [r5], -r4, lsl #22 │ │ │ │ ldrmi r4, [r8, #1593] @ 0x639 │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ @@ -296243,231 +296381,231 @@ │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf802f00a │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ str r6, [ip, r5]! │ │ │ │ - blcs 0x379450 │ │ │ │ + blcs 0x379678 │ │ │ │ andge sp, r1, #10420224 @ 0x9f0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r1, r3, r1, lsr r9 │ │ │ │ - andseq r1, r3, r1, lsr r9 │ │ │ │ - andseq r1, r3, r1, lsr r9 │ │ │ │ - andseq r1, r3, r3, asr #16 │ │ │ │ - andseq r1, r3, r3, asr #16 │ │ │ │ - andseq r1, r3, r1, lsr r9 │ │ │ │ - andseq r1, r3, sp, ror #21 │ │ │ │ - andseq r1, r3, r1, lsr r9 │ │ │ │ - andseq r1, r3, r1, lsr r9 │ │ │ │ - andseq r1, r3, r1, lsr r9 │ │ │ │ + andseq r1, r3, r9, asr fp │ │ │ │ + andseq r1, r3, r9, asr fp │ │ │ │ + andseq r1, r3, r9, asr fp │ │ │ │ + andseq r1, r3, fp, ror #20 │ │ │ │ + andseq r1, r3, fp, ror #20 │ │ │ │ + andseq r1, r3, r9, asr fp │ │ │ │ + andseq r1, r3, r5, lsl sp │ │ │ │ + andseq r1, r3, r9, asr fp │ │ │ │ + andseq r1, r3, r9, asr fp │ │ │ │ + andseq r1, r3, r9, asr fp │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffdef009 │ │ │ │ stmdavs r3, {r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf0402b04 │ │ │ │ vst1.16 {d24-d27}, [pc :128], lr │ │ │ │ movwls r7, #16775 @ 0x4187 │ │ │ │ - blge 0x2431fc │ │ │ │ + blge 0x243424 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf188ab03 │ │ │ │ - @ instruction: 0x4604f9ff │ │ │ │ + strmi pc, [r4], -fp, ror #19 │ │ │ │ @ instruction: 0xf0001c41 │ │ │ │ stccs 1, cr8, [r0], {68} @ 0x44 │ │ │ │ svcge 0x0077f6ff │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xffc2f009 │ │ │ │ - bls 0x25debc │ │ │ │ + bls 0x25e0e4 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf14be761 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x13ef982 │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x13efbaa │ │ │ │ str r4, [r7, r4, asr #4] │ │ │ │ @ instruction: 0xf0039b03 │ │ │ │ tsteq r8, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ ldreq r2, [r9, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ cdpne 7, 5, cr14, cr3, cr4, {4} │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #92, 30 @ 0x170 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x00131dd9 │ │ │ │ - andseq r1, r3, fp, ror r8 │ │ │ │ - andseq r1, r3, fp, ror r8 │ │ │ │ - andseq r1, r3, fp, ror r8 │ │ │ │ - andseq r1, r3, fp, ror r8 │ │ │ │ - andseq r1, r3, fp, ror r8 │ │ │ │ - andseq r1, r3, fp, ror r8 │ │ │ │ - andseq r1, r3, fp, ror r8 │ │ │ │ - andseq r1, r3, fp, ror r8 │ │ │ │ - andseq r1, r3, fp, ror r8 │ TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes